JP2016200769A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2016200769A
JP2016200769A JP2015082378A JP2015082378A JP2016200769A JP 2016200769 A JP2016200769 A JP 2016200769A JP 2015082378 A JP2015082378 A JP 2015082378A JP 2015082378 A JP2015082378 A JP 2015082378A JP 2016200769 A JP2016200769 A JP 2016200769A
Authority
JP
Japan
Prior art keywords
pixel
subpixel
sub
color
subpixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015082378A
Other languages
English (en)
Inventor
光隆 沖田
Mitsutaka Okita
光隆 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2015082378A priority Critical patent/JP2016200769A/ja
Priority to US15/089,880 priority patent/US9904122B2/en
Priority to CN201610223469.0A priority patent/CN106057139B/zh
Publication of JP2016200769A publication Critical patent/JP2016200769A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements

Abstract

【課題】表示品位の劣化を抑制することが可能な表示装置を提供する。【解決手段】第１色を表示する第１副画素と、第１色とは異なる第２色を表示し前記第１副画素の第１方向に並んだ第２副画素と、前記第１及び第２色とは異なる第３色を表示し前記第１副画素の第２方向に並び且つ前記第２副画素の第１方向に並んだ第３副画素と、を備えた第１主画素と、前記第１乃至第３色とは異なる第４色を表示し前記第３副画素の第２方向に並んだ第４副画素と、前記第１及び第３色の一方を表示し前記第４副画素の第１方向に並び且つ前記第２副画素の第２方向に並んだ第５副画素と、前記第１及び第３色の他方を表示し前記第４副画素の第１方向に並び且つ前記第５副画素の第２方向に並んだ第６副画素と、を備えた第２主画素と、を備えた表示装置。【選択図】図３

Description

本発明の実施形態は、表示装置に関する。
互いに対向する一対の基板を備えた表示装置においては、信号配線、スイッチング素子、画素電極などが形成された一方の基板と、遮光層やカラーフィルタなどが形成された他方の基板とを貼り合わせた構成が広く採用されている。このような表示装置において、一方の基板と他方の基板との合わせずれが生じると、隣り合う画素の色が混ざって視認される混色現象が生じたり、信号配線と対向すべき遮光層の位置がずれることによって開口率が低下したりする。
近年、スマートフォンやタブレット向けの表示装置では、さらなる高解像度化及び高開口率化の要求が高まっている。高解像度化に伴って画素サイズが小さくなると、画素面積に対する信号配線や遮光層の比率が高まるため、開口率が低くなる。例えば、特許文献１によれば、高解像度を実現しながら、開口率を確保する技術の一例として、第１色の光を放出する第１副画素及び第２色の光を放出する第２副画素を同一の列ラインに配置し、第３色の光を放出する第３副画素を第１副画素及び第２副画素が配置された列ラインと隣接した列ラインに配置した有機電界発光表示装置が開示されている。
特開２０１１−２４９３３４号公報
本実施形態の目的は、表示品位の劣化を抑制することが可能な表示装置を提供することである。
本実施形態によれば、
第１色を表示する第１副画素と、第１色とは異なる第２色を表示し前記第１副画素の第１方向に並んだ第２副画素と、前記第１及び第２色とは異なる第３色を表示し前記第１副画素の第２方向に並び且つ前記第２副画素の第１方向に並んだ第３副画素と、を備えた第１主画素と、前記第１乃至第３色とは異なる第４色を表示し前記第３副画素の第２方向に並んだ第４副画素と、前記第１及び第３色の一方を表示し前記第４副画素の第１方向に並び且つ前記第２副画素の第２方向に並んだ第５副画素と、前記第１及び第３色の他方を表示し前記第４副画素の第１方向に並び且つ前記第５副画素の第２方向に並んだ第６副画素と、を備えた第２主画素と、を備えた表示装置が提供される。
本実施形態によれば、
第１色を表示する第１副画素と、第１色とは異なる第２色を表示し前記第１副画素の第１方向に並んだ第２副画素と、前記第１及び第２色とは異なる第３色を表示し前記第１及び第２副画素の第２方向に並んだ第３副画素と、を備えた第１主画素と、前記第１主画素の第２方向に並んだ第２主画素であって、前記第１及び第２色の一方を表示する第４副画素と、前記第１及び第２色の他方を表示し前記第４副画素の第１方向に並んだ第５副画素と、前記第４及び第５副画素の第２方向に並んだ第６副画素と、を備えた第２主画素と、を備えた表示装置が提供される。
図１は、表示装置ＤＳＰの構成を概略的に示す斜視図である。 図２は、表示パネルＰＮＬの断面を示す概略図である。 図３は、表示領域ＤＡにおける画素配列の一例を示す図である。 図４は、図３に示した単位画素ＵＰＸの構成例を示す図である。 図５は、画素電極ＰＥ１乃至ＰＥ６の構成例を示す図である。 図６は、図５のＡ−Ｂ線に沿って示す表示パネルＰＮＬの概略断面図である。 図７は、単位画素ＵＰＸの他の構成例を示す図である。 図８は、単位画素ＵＰＸの他の構成例を示す図である。 図９は、表示領域ＤＡにおける画素配列の他の例を示す図である。 図１０は、図９に示した単位画素ＵＰＸの構成例を示す図である。 図１１は、表示領域ＤＡにおける画素配列の他の例を示す図である。 図１２は、表示領域ＤＡにおける画素配列の他の例を示す図である。
以下、一実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
図１は、表示装置ＤＳＰの構成を概略的に示す斜視図である。
表示装置ＤＳＰは、アクティブマトリックス型の表示パネルＰＮＬ、表示パネルＰＮＬを駆動する駆動ＩＣチップＩＣ、表示パネルＰＮＬを照明するバックライトユニットＢＬ、制御モジュールＣＭ、フレキシブル配線基板ＦＰＣ１、ＦＰＣ２などを備えている。
表示パネルＰＮＬは、アレイ基板ＡＲと、アレイ基板ＡＲに対向配置された対向基板ＣＴとを備えている。本実施形態において、アレイ基板ＡＲは第１基板として機能し、対向基板ＣＴは第２基板として機能する。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示パネルＰＮＬは、表示領域ＤＡにおいてマトリクス状に配列された複数の画素（後述する副画素に相当）ＰＸを備えている。
バックライトユニットＢＬは、アレイ基板ＡＲの背面側に配置されている。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。駆動ＩＣチップＩＣは、アレイ基板ＡＲに実装されている。フレキシブル配線基板ＦＰＣ１は、表示パネルＰＮＬと制御モジュールＣＭとを接続している。フレキシブル配線基板ＦＰＣ２は、バックライトユニットＢＬと制御モジュールＣＭとを接続している。
このような構成の表示装置ＤＳＰは、バックライトユニットＢＬから表示パネルＰＮＬに入射する光を各画素ＰＸで選択的に透過させることによって画像を表示する、いわゆる透過型の液晶表示装置に相当する。但し、表示装置ＤＳＰは、外部から表示パネルＰＮＬに向かって入射する外光を各画素ＰＸで選択的に反射させることによって画像を表示する反射型の液晶表示装置であっても良いし、透過型及び反射型の双方の機能を備えた半透過型の液晶表示装置であっても良い。
図２は、表示パネルＰＮＬの断面を示す概略図である。
表示パネルＰＮＬは、アレイ基板ＡＲ、対向基板ＣＴ、液晶層ＬＱ、シール材ＳＥ、光学素子ＯＤ１、光学素子ＯＤ２などを備えている。アレイ基板ＡＲ及び対向基板ＣＴの詳細については後述する。
シール材ＳＥは、非表示領域ＮＤＡに配置され、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせている。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に保持されている。光学素子ＯＤ１は、アレイ基板ＡＲの液晶層ＬＱに接する面の反対側に配置されている。光学素子ＯＤ２は、対向基板ＣＴの液晶層ＬＱに接する面の反対側に配置されている。光学素子ＯＤ１及びＯＤ２は、それぞれ偏光板を備えている。なお、光学素子ＯＤ１及びＯＤ２は、位相差板などの他の光学素子を含んでいても良い。
なお、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、基板主面に沿った横電界を利用する表示モード、さらには、上記の縦電界、横電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を有していても良い。
図３は、表示領域ＤＡにおける画素配列の一例を示す図である。ここでは、第１方向Ｘ及び第２方向Ｙは、互いに直交している。図示した例では、表示領域ＤＡは、少なくとも２種類の主画素ＭＰ１及びＭＰ２を備えている。主画素ＭＰ１及びＭＰ２の各々は、複数の副画素を備えている。これらの主画素ＭＰ１及びＭＰ２は、第２方向Ｙに並び、単位画素ＵＰＸを構成している。単位画素ＵＰＸは、カラー画像を表示するための最小単位に相当する。なお、第１方向Ｘに並んだ副画素は「行」を形成し、第２方向Ｙに並んだ副画素は「列」を形成する。
主画素ＭＰ１は、副画素ＰＸ１乃至ＰＸ３を備えている。副画素ＰＸ１及びＰＸ３は、第２方向Ｙに並んでいる。副画素ＰＸ２は、副画素ＰＸ１及びＰＸ３の第１方向Ｘに並んでいる。副画素ＰＸ１は、第１色を表示する画素であり、第１色のカラーフィルタＣＦ１を備えている。副画素ＰＸ２は、第１色とは異なる第２色を表示する画素であり、第２色のカラーフィルタＣＦ２を備えている。副画素ＰＸ３は、第１色及び第２色とは異なる第３色を表示する画素であり、第３色のカラーフィルタＣＦ３を備えている。
主画素ＭＰ２は、副画素ＰＸ４乃至ＰＸ６を備えている。副画素ＰＸ５及びＰＸ６は、第２方向Ｙに並んでいる。副画素ＰＸ４は、副画素ＰＸ５及びＰＸ６の第１方向Ｘに並んでいる。また、副画素ＰＸ４は、副画素ＰＸ３の第２方向Ｙに並んでいる。また、副画素ＰＸ５は、副画素ＰＸ２の第２方向Ｙに並んでいる。つまり、副画素ＰＸ４は、副画素ＰＸ１及びＰＸ２と同列に位置し、副画素ＰＸ３とは異なる列（あるいは副画素ＰＸ３が位置する列と隣り合う列）に位置している。副画素ＰＸ４は、第１色乃至第３色とは異なる第４色を表示する画素であり、第４色のカラーフィルタＣＦ４を備えている。副画素ＰＸ５は、第１色及び第３色のいずれか一方を表示する画素である。副画素ＰＸ６は、第１色及び第３色のいずれか他方を表示する画素である。図示した例では、副画素ＰＸ５は、第１色を表示する画素であり、カラーフィルタＣＦ１を備えている。また、副画素ＰＸ６は、第３色を表示する画素であり、カラーフィルタＣＦ３を備えている。
一例では、第１色が緑色であり、第２色が青色であり、第３色が赤色であり、第４色が白色あるいは実質的に透明である。カラーフィルタＣＦ１乃至ＣＦ３は、それぞれ着色された樹脂材料によって形成されている。カラーフィルタＣＦ４は、透明な樹脂材料、あるいは薄く色付いた樹脂材料によって形成されている。本明細書では、一例として、３８０ｎｍ乃至７８０ｎｍの波長範囲の光を「可視光」として定義する。「青色」は、３８０ｎｍ以上４９０ｎｍ未満の第１波長範囲内に透過率ピークを有する色と定義する。「緑色」は、４９０ｎｍ以上５９０ｎｍ未満の第２波長範囲内に透過率ピークを有する色と定義する。「赤色」は、５９０ｎｍ以上７８０ｎｍ以下の第３波長範囲内に透過率ピークを有する色と定義する。「実質的に透明」とは、無着色である場合に加えて、可視光におけるいずれかの色に薄く着色された場合も包含する。
図示した例では、副画素ＰＸ１は緑色のカラーフィルタＣＦ１を備えた緑色の副画素ＰＸＧ１に相当し、副画素ＰＸ２は青色のカラーフィルタＣＦ２を備えた緑色の副画素ＰＸＢに相当し、副画素ＰＸ３は赤色のカラーフィルタＣＦ３を備えた赤色の副画素ＰＸＲ１に相当し、副画素ＰＸ４は白色あるいは透明のカラーフィルタＣＦ４を備えた副画素ＰＸＷに相当し、副画素ＰＸ５は緑色のカラーフィルタＣＦ１を備えた緑色の副画素ＰＸＧ２に相当し、副画素ＰＸ６は赤色のカラーフィルタＣＦ３を備えた赤色の副画素ＰＸＲ２に相当する。図示した例では、単位画素ＵＰＸにおいて、青色の副画素ＰＸ２と、白色あるいは透明の副画素ＰＸ４とは、互いに異なる列に位置している。なお、副画素ＰＸＷにおいては、カラーフィルタを省略しても良い。
但し、単位画素ＵＰＸは、緑色、赤色、青色、白色以外の色を表示する副画素を含んでいても良いし、白色の副画素を省略して緑色、赤色、青色の３色の副画素によって構成されていても良い。また、単位画素ＵＰＸにおいて、副画素ＰＸ２と副画素ＰＸ４とが入れ替わっていても良い。詳述しないが、図示した例では、単位画素ＵＰＸの第１方向Ｘに並んだ他の単位画素においては、主画素ＭＰ１の第１方向Ｘに並んだ位置において白色の副画素ＰＸＷが配置され、主画素ＭＰ２の第１方向Ｘに並んだ位置において青色の副画素ＰＸＢが配置されている。
単位画素ＵＰＸにおいて、副画素ＰＸ１、ＰＸ３、ＰＸ５、及び、ＰＸ６はほぼ同一の第１面積を有しており、副画素ＰＸ２及びＰＸ４は第１面積よりも大きい第２面積を有している。図示した例では、副画素ＰＸ２及びＰＸ４は、第２方向Ｙに延出した縦長形状である。例えば、第２面積は、第１面積の約２倍である。
カラーフィルタＣＦ１乃至ＣＦ４については、それぞれ上記の副画素のレイアウトに従って配置され、また、それぞれの副画素のサイズに応じた面積を有している。すなわち、カラーフィルタＣＦ１乃至ＣＦ４は、それぞれ島状に形成されている。カラーフィルタＣＦ１及びカラーフィルタＣＦ２は、ほぼ同一の第１面積を有している。カラーフィルタＣＦ３及びカラーフィルタＣＦ４は、ほぼ同一の第２面積を有している。遮光層ＳＨは、副画素の各々を区画するように配置され、第１方向Ｘ及び第２方向Ｙにそれぞれ隣り合う副画素の間に延在している。
なお、上記の副画素の形状は、図示したような略平行四辺形の例に限らず、正方形や長方形などであっても良い。また、副画素ＰＸ２は、副画素ＰＸ４とは異なる面積を有していても良い。また、副画素ＰＸ１、ＰＸ３、ＰＸ５、及び、ＰＸ６は、互いに異なる面積を有していても良い。
図４は、図３に示した単位画素ＵＰＸの構成例を示す図である。
ソース配線Ｓ１乃至Ｓ４は、第１方向Ｘに並んでいる。ゲート配線Ｇ１乃至Ｇ３は、第２方向Ｙに並んでいる。図示した例では、ゲート配線Ｇ１乃至Ｇ３は、いずれも第１方向Ｘに沿って直線状に延出している。また、ソース配線Ｓ１乃至Ｓ４は、副画素の形状に応じて屈曲している。
副画素ＰＸ１及びＰＸ３は、ゲート配線Ｇ１及びＧ２と、ソース配線Ｓ１及びＳ２とで囲まれている。副画素ＰＸ２は、ゲート配線Ｇ１及びＧ２と、ソース配線Ｓ３及びＳ４とで囲まれている。副画素ＰＸ４は、ゲート配線Ｇ２及びＧ３と、ソース配線Ｓ１及びＳ２とで囲まれている。副画素ＰＸ５及びＰＸ６は、ゲート配線Ｇ２及びＧ３と、ソース配線Ｓ３及びＳ４とで囲まれている。
副画素ＰＸ１は、ゲート配線Ｇ１及びソース配線Ｓ２と電気的に接続されたスイッチング素子ＳＷ１、及び、スイッチング素子ＳＷ１と電気的に接続された画素電極ＰＥ１を備えている。副画素ＰＸ２は、ゲート配線Ｇ２及びソース配線Ｓ３と電気的に接続されたスイッチング素子ＳＷ２、及び、スイッチング素子ＳＷ２と電気的に接続された画素電極ＰＥ２を備えている。副画素ＰＸ３は、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ３、及び、スイッチング素子ＳＷ３と電気的に接続された画素電極ＰＥ３を備えている。
副画素ＰＸ４は、ゲート配線Ｇ３及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ４、及び、スイッチング素子ＳＷ４と電気的に接続された画素電極ＰＥ４を備えている。副画素ＰＸ５は、ゲート配線Ｇ２及びソース配線Ｓ２と電気的に接続されたスイッチング素子ＳＷ５、及び、スイッチング素子ＳＷ５と電気的に接続された画素電極ＰＥ５を備えている。副画素ＰＸ６は、ゲート配線Ｇ３及びソース配線Ｓ３と電気的に接続されたスイッチング素子ＳＷ６、及び、スイッチング素子ＳＷ６と電気的に接続された画素電極ＰＥ６を備えている。
画素電極ＰＥ１乃至ＰＥ３はゲート配線Ｇ１及びＧ２の間に位置し、画素電極ＰＥ４乃至ＰＥ６はゲート配線Ｇ２及びＧ３の間に位置している。画素電極ＰＥ１、ＰＥ３、及び、ＰＥ４は、ソース配線Ｓ１及びＳ２の間に位置している。画素電極ＰＥ２、ＰＥ５、及び、ＰＥ６は、ソース配線Ｓ３及びＳ４の間に位置している。
副画素ＰＸ１、ＰＸ３、及び、ＰＸ４は、第１方向Ｘに沿った幅Ｗ１を有している。副画素ＰＸ２、ＰＸ５、及び、ＰＸ６は、第１方向Ｘに沿った幅Ｗ２を有している。副画素ＰＸ１及びＰＸ２の第１方向Ｘに沿った幅の総和（あるいは単位画素ＵＰＸの第１方向Ｘに沿った幅）をＷＰとしたとき、幅Ｗ１及びＷ２は、総和ＷＰの１／３より大きく、総和ＷＰの２／３より小さい。図示した例では、幅Ｗ１及びＷ２は、それぞれ総和ＷＰの約１／２である。また、副画素ＰＸ１及びＰＸ３の第２方向Ｙに沿った長さの総和Ｈ１１、副画素ＰＸ２の第２方向Ｙに沿った長さＨ１２、副画素ＰＸ４の第２方向Ｙに沿った長さＨ２１、及び、副画素ＰＸ５及びＰＸ６の第２方向Ｙに沿った長さの総和Ｈ２２は、いずれも同等である。なお、副画素ＰＸ２及びＰＸ４のそれぞれの長さＨ１２及びＨ２１は、副画素ＰＸ１、ＰＸ３、ＰＸ５、及び、ＰＸ６のそれぞれの第２方向Ｙに沿った長さの約２倍である。
図５は、画素電極ＰＥ１乃至ＰＥ６の構成例を示す図である。図示した例では、単位画素ＵＰＸは、表示モードとしてＦＦＳ（Fringe Field Switching）モードに対応した構成を有している。
画素電極ＰＥ１乃至ＰＥ６は、共通電極ＣＥと対向している。画素電極ＰＥ１乃至ＰＥ３は、第２方向Ｙに対して時計回りに鋭角に交差する第１延出方向Ｄ１に沿って延出している。画素電極ＰＥ４乃至ＰＥ６は、第２方向Ｙに対して反時計回りに鋭角に交差する第２延出方向Ｄ２に沿って延出している。より具体的には、画素電極ＰＥ１は、第１延出方向Ｄ１に沿って延出したスリットＳＬ１及び帯状電極ＰＡ１を有している。画素電極ＰＥ２及びＰＥ３についても、画素電極ＰＥ１と同様に形成されている。画素電極ＰＥ４は、第２延出方向Ｄ２に沿って延出したスリットＳＬ２及び帯状電極ＰＡ２を有している。画素電極ＰＥ５及びＰＥ６についても、画素電極ＰＥ４と同様に形成されている。なお、画素電極ＰＥ１乃至ＰＥ６の形状については、図示した例に限定されるものではなく、櫛歯状などの他の形状であっても良い。
図６は、図５のＡ−Ｂ線に沿って示す表示パネルＰＮＬの概略断面図である。
アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、絶縁基板１０の対向基板ＣＴと対向する側に、ソース配線Ｓ１乃至Ｓ４、共通電極ＣＥ、画素電極ＰＥ１及びＰＥ２、絶縁膜１１乃至１５、配向膜ＡＬ１などを備えている。なお、図示しないが、アレイ基板ＡＲは、ゲート配線やスイッチング素子なども備えている。スイッチング素子は、例えばトップゲート構造であり、絶縁基板１１と絶縁膜１２との間に配置された半導体層を有している。ゲート配線は、絶縁膜１２及び１３の間に配置されている。ソース配線Ｓ１乃至Ｓ４は、絶縁膜１３及び１４の間に配置されている。共通電極ＣＥは、絶縁膜１４及び１５の間に配置されている。画素電極ＰＥ１及びＰＥ２は、絶縁膜１５と配向膜ＡＬ１との間に配置されている。共通電極ＣＥ、及び、画素電極ＰＥ１及びＰＥ２は、例えばインジウム・ジンク・オキサイド（ＩＺＯ）やインジウム・ティン・オキサイド（ＩＴＯ）などの透明導電材料によって形成されている。
対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する絶縁基板２０を用いて形成されている。対向基板ＣＴは、絶縁基板１０のアレイ基板ＡＲと対向する側に、遮光層ＳＨ、カラーフィルタＣＦ１及びＣＦ２、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。遮光層ＳＨは、ソース配線Ｓ１乃至Ｓ４と対向する位置に形成されている。なお、図示しないが、遮光層ＳＨは、ゲート配線やスイッチング素子と対向する位置にも形成されている。カラーフィルタＣＦ１は、画素電極ＰＥ１と対向している。カラーフィルタＣＦ２は、画素電極ＰＥ２と対向している。なお、図示しないカラーフィルタＣＦ３及びＣＦ４は、画素電極ＰＥ３及びＰＥ４とそれぞれ対向している。カラーフィルタＣＦ１及びＣＦ２のそれぞれの端部は、遮光層ＳＨと重なっている。オーバーコート層ＯＣは、カラーフィルタＣＦ１及びＣＦ２を覆っている。このようなオーバーコート層ＯＣは、透明な樹脂材料によって形成されている。配向膜ＡＬ２は、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。配向膜ＡＬ１及びＡＬ２は、水平配向性を示す材料によって形成されている。なお、図示した例では、カラーフィルタは、対向基板ＣＴに形成されたが、アレイ基板ＡＲに形成されていても良い。
図示したように、横電界を利用する表示モードの表示パネルＰＮＬでは、画素電極ＰＥ及び共通電極ＣＥの双方がアレイ基板ＡＲに備えられている。なお、表示パネルＰＮＬは、縦電界あるいは斜め電界を利用する表示モードに対応した構成であっても良く、これらの表示モードでは、画素電極ＰＥがアレイ基板ＡＲに備えられる一方で、共通電極ＣＥが対向基板ＣＴに備えられる。
本実施形態によれば、単位画素ＵＰＸは、第１方向Ｘに並んだ２列の副画素によって構成されており、赤色の副画素、緑色の副画素、及び、青色の副画素が第１方向Ｘに並んだ構成の単位画素と比較して、各副画素の第１方向Ｘに沿った幅を拡大することができ、一例では約１．５倍にすることが可能となる。すなわち、本実施形態によれば、４００ｐｐｉ以上、さらには６００ｐｐｉクラスの高解像度の表示装置においても比較的大きな幅の副画素を得ることが可能となり、開口率の低下を抑制することができる。
一方で、緑色の副画素ＰＸ１及びＰＸ５、及び、赤色の副画素ＰＸ３及びＰＸ６が同一の列に位置し、青色の副画素ＰＸ２及び白色の副画素ＰＸ４が同一の列に位置した単位画素においては、以下のような課題がある。すなわち、緑色の副画素ＰＸ１及びＰＸ５、赤色の副画素ＰＸ３及びＰＸ６、青色の副画素ＰＸ２の各面積は、単位画素において白色を表示した際の色度を最適化するように設定される。また、白色の副画素ＰＸ４の面積は、例えば単位画素における輝度あるいは透過率などを最適化するように設定される。これらの副画素ＰＸ１乃至ＰＸ６の各面積は、主に第１方向Ｘに沿った幅によって調整される。副画素ＰＸ２及びＰＸ４が同一の列に位置している場合、例えば、色度の最適化と、輝度の最適化といった異なる目的を達成するために、副画素ＰＸ２及びＰＸ４のそれぞれの幅を異なる値に設定することは困難である。また、単位画素において、白色色度等を最適化するに際して、緑色及び赤色の副画素の幅に対して、青色の副画素の幅が狭くなることがある。この場合、青色の副画素において、画素電極とスイッチング素子とを電気的に接続するための配線長が増大し、開口率の低下を招くことがある。
本実施形態によれば、単位画素ＵＰＸにおいて、青色の副画素ＰＸ２と、白色の副画素ＰＸ４とは、互いに異なる列に位置しているため、副画素ＰＸ２及びＰＸ４の第１方向Ｘに沿ったそれぞれの幅を独立に調整することが可能となる。すなわち、副画素ＰＸ２の幅は、例えば単位画素ＵＰＸの白色色度を最適化するのに必要な副画素ＰＸ２の面積に応じて設定することが可能となる。また、副画素ＰＸ４の幅は、例えば単位画素ＵＰＸの輝度などを最適化するのに必要な副画素ＰＸ４の面積に応じて設定することが可能となる。
加えて、副画素ＰＸ４の幅は、副画素ＰＸ１及びＰＸ３の幅とともに設定することができ、また、副画素ＰＸ２の幅は、副画素ＰＸ５及びＰＸ６の幅とともに設定することができるため、副画素ＰＸ１乃至ＰＸ６のいずれかで極端に幅が狭くなることはない。つまり、副画素ＰＸ１乃至ＰＸ６においていずれも十分な幅を確保することができ、特定の色の副画素における配線長の増大に伴う開口率の低下を抑制することが可能となる。
また、副画素ＰＸ１乃至ＰＸ６がそれぞれ第１方向Ｘに沿って比較的大きな幅を有するため、第１方向Ｘに隣接する異なる色の副画素間での混色を抑制することが可能となる。すなわち、混色は、表示パネルＰＮＬの主面の法線に対して傾斜した方向から表示パネルＰＮＬに入射した光が、互いに整合しないカラーフィルタを透過することで生じる。一例では、単位画素において赤色の単色を表示する場合、赤色の副画素に配置された赤色のカラーフィルタを透過した光のみが表示に寄与すべきところ、赤色の副画素の第１方向Ｘに隣り合う青色の副画素に配置された青色のカラーフィルタを透過した光も表示に寄与した場合に、赤色と青色とが混ざった色として視認される。このように隣接する副画素のカラーフィルタを透過して混色を招く不整合光は、隣り合う副画素の境界で発生する。副画素のサイズあるいは副画素の第１方向Ｘの幅が大きい場合には、大部分の光が本来表示すべき色のカラーフィルタを透過して表示に寄与するため、不整合光が表示に寄与する割合が極めて小さくなる。このため、副画素が第１方向Ｘに沿って比較的大きな幅を有する場合には、混色が視認されにくくなり、表示品位の劣化を抑制することが可能となる。
なお、本実施形態の単位画素ＵＰＸにおいて、副画素ＰＸ１、ＰＸ３、及び、ＰＸ４の幅Ｗ１、及び、副画素ＰＸ２、ＰＸ５、及び、ＰＸ６の幅Ｗ２は、赤色の副画素、緑色の副画素、及び、青色の副画素が第１方向Ｘに並んだ構成の単位画素における各副画素の幅より広いことが望ましいため、幅Ｗ１及びＷ２の総和ＷＰの１／３より大きく、総和ＷＰの２／３より小さい範囲に設定される。
次に、本実施形態の他の構成例について説明する。
図７は、単位画素ＵＰＸの他の構成例を示す図である。図示した構成例は、図４に示した構成例と比較して、副画素ＰＸ１及びＰＸ３の第２方向Ｙに沿った長さの総和Ｈ１１が副画素ＰＸ２の第２方向Ｙに沿った長さＨ１２より長く、副画素ＰＸ５及びＰＸ６の第２方向Ｙに沿った長さの総和Ｈ２２が副画素ＰＸ４の第２方向Ｙに沿った長さＨ２１より長い点で相違している。
図示した例では、ゲート配線Ｇ１及びＧ３はいずれも第１方向Ｘに沿って直線状に延出し、ゲート配線Ｇ２は屈曲している。より具体的には、ゲート配線Ｇ２は、第１方向Ｘに沿って直線状に延出したセグメントＧ２１及びＧ２２と、第２方向Ｙに沿って延出したセグメントＧ２３とを有している。セグメントＧ２１は、画素ＰＸ３及びＰＸ４の間に位置し、ゲート配線Ｇ１よりもゲート配線Ｇ３に近接している。セグメントＧ２２は、画素ＰＸ２及びＰＸ５の間に位置し、ゲート配線Ｇ３よりもゲート配線Ｇ１に近接している。つまり、セグメントＧ２１及びＧ２２は、互いに第２方向Ｙにずれた位置に配置されている。セグメントＧ２３は、ソース配線Ｓ２及びＳ３と交差する位置で、セグメントＧ２１及びＧ２２にそれぞれ接続されている。
副画素ＰＸ１及びＰＸ２のゲート配線Ｇ１に近接する側のそれぞれの端部Ａ１及びＡ２は、第１方向Ｘに沿って並んでいる。また、副画素ＰＸ４及びＰＸ６のゲート配線Ｇ３に近接する側のそれぞれの端部Ａ４及びＡ６は、第１方向Ｘに沿って並んでいる。
このような構成例においても、上記と同様の効果が得られる。しかも、単位画素ＵＰＸにおいて、各色の副画素の面積は、第１方向Ｘに沿った幅のみならず、第２方向Ｙに沿った長さでも調整することが可能となる。したがって、所望の色度や透過率を得るために、各副画素の面積を調整するための自由度を向上することが可能となる。
図８は、単位画素ＵＰＸの他の構成例を示す図である。図示した構成例は、図７に示した構成例と比較して、ゲート配線Ｇ１乃至Ｇ３がいずれも第１方向Ｘに沿って直線状に延出し、副画素ＰＸ２がゲート配線Ｇ１及びＧ２のほぼ中間に位置し、副画素ＰＸ４がゲート配線Ｇ２及びＧ３のほぼ中間に位置した点で相違している。なお、総和Ｈ１１が長さＨ１２よりも長く、総和Ｈ２２が長さＨ２１よりも長い点については、図７に示した構成例と同様である。
このような構成例においても、図７に示した構成例と同様の効果が得られる。しかも、いずれのゲート配線も直線状に形成されたため、各ゲート配線における配線抵抗を同等に揃えることができる。
図９は、表示領域ＤＡにおける画素配列の他の例を示す図である。図示した画素配列の例は、図３に示した例と比較して、主画素ＭＰ１及びＭＰ２をそれぞれ構成する副画素の配列が相違している。
すなわち、主画素ＭＰ１において、副画素ＰＸ１及びＰＸ２は、第１方向Ｘに並んでいる。副画素ＰＸ３は、副画素ＰＸ１及びＰＸ２の第２方向Ｙに並んでいる。主画素ＭＰ２において、副画素ＰＸ４及びＰＸ５は、第１方向Ｘに並んでいる。副画素ＰＸ６は、副画素ＰＸ４及びＰＸ５の第２方向Ｙに並んでいる。これらの主画素ＭＰ１及びＭＰ２は、第２方向Ｙに並んでいる。図示した例では、副画素ＰＸ３は、副画素ＰＸ４及びＰＸ５の第２方向Ｙに並んでいる。
副画素ＰＸ１は、第１色を表示する画素であり、第１色のカラーフィルタＣＦ１を備えている。副画素ＰＸ２は、第１色とは異なる第２色を表示する画素であり、第２色のカラーフィルタＣＦ２を備えている。副画素ＰＸ３は、第１色及び第２色とは異なる第３色を表示する画素であり、第３色のカラーフィルタＣＦ３を備えている。副画素ＰＸ４は、第１色及び第２色のいずれか一方を表示する画素である。副画素ＰＸ５は、第１色及び第２色のいずれか他方を表示する画素である。副画素ＰＸ６は、第１色乃至第３色とは異なる第４色を表示する画素であり、第４色のカラーフィルタＣＦ４を備えている。図示した例では、副画素ＰＸ４は、第１色を表示する画素であり、カラーフィルタＣＦ１を備えている。また、副画素ＰＸ５は、第２色を表示する画素であり、カラーフィルタＣＦ２を備えている。なお、副画素ＰＸ４が副画素ＰＸ２と同一色を表示し、副画素ＰＸ５が副画素ＰＸ１と同一色を表示するように構成されても良い。また、副画素ＰＸ６は、副画素ＰＸ３と同一色を表示するように構成されても良い。一例では、第１色が緑色であり、第２色が赤色であり、第３色が青色であり、第４色が白色あるいは実質的に透明である。
単位画素ＵＰＸにおいて、副画素ＰＸ１、ＰＸ２、ＰＸ４、及び、ＰＸ５はほぼ同一の第１面積を有しており、副画素ＰＸ３及びＰＸ６は第１面積よりも大きい第２面積を有している。図示した例では、副画素ＰＸ３及びＰＸ６は、第１方向Ｘに延出した横長形状である。例えば、第２面積は、第１面積の約２倍である。なお、副画素ＰＸ３は、副画素ＰＸ６とは異なる面積を有していても良い。
遮光層ＳＨは、副画素の各々を区画するように配置され、第１方向Ｘ及び第２方向Ｙにそれぞれ隣り合う副画素の間に延在している。
図１０は、図９に示した単位画素ＵＰＸの構成例を示す図である。
ソース配線Ｓ１乃至Ｓ４は、第１方向Ｘに並んでいる。ゲート配線Ｇ１乃至Ｇ２は、第２方向Ｙに並んでいる。ゲート配線Ｇ１は、副画素ＰＸ１及びＰＸ２と、副画素ＰＸ３との間に位置している。ゲート配線Ｇ２は、副画素ＰＸ４及びＰＸ５と、副画素ＰＸ６との間に位置している。第２方向Ｙに隣り合うゲート配線Ｇ１及びＧ２の間には、副画素ＰＸ３乃至５が配置されている。換言すると、副画素ＰＸ３と、副画素ＰＸ４及びＰＸ５との間にはゲート配線は配置されていない。ソース配線Ｓ２及びＳ３は、副画素ＰＸ１及びＰＸ２の間、及び、副画素ＰＸ４及びＰＸ５の間に位置し、且つ、副画素ＰＸ３及びＰＸ６を横切っている。
副画素ＰＸ１は、ゲート配線Ｇ１及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ１、及び、スイッチング素子ＳＷ１と電気的に接続された画素電極ＰＥ１を備えている。副画素ＰＸ２は、ゲート配線Ｇ１及びソース配線Ｓ３と電気的に接続されたスイッチング素子ＳＷ２、及び、スイッチング素子ＳＷ２と電気的に接続された画素電極ＰＥ２を備えている。副画素ＰＸ３は、ゲート配線Ｇ１及びソース配線Ｓ２と電気的に接続されたスイッチング素子ＳＷ３、及び、スイッチング素子ＳＷ３と電気的に接続された画素電極ＰＥ３を備えている。副画素ＰＸ４は、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ４、及び、スイッチング素子ＳＷ４と電気的に接続された画素電極ＰＥ４を備えている。副画素ＰＸ５は、ゲート配線Ｇ２及びソース配線Ｓ３と電気的に接続されたスイッチング素子ＳＷ５、及び、スイッチング素子ＳＷ５と電気的に接続された画素電極ＰＥ５を備えている。副画素ＰＸ６は、ゲート配線Ｇ２及びソース配線Ｓ３と電気的に接続されたスイッチング素子ＳＷ６、及び、スイッチング素子ＳＷ６と電気的に接続された画素電極ＰＥ６を備えている。
副画素ＰＸ１及びＰＸ３の第２方向Ｙに沿った長さの総和Ｈ１１、及び、副画素ＰＸ４及びＰＸ６の第２方向Ｙに沿った長さの総和Ｈ２１は、例えば同等であるが、互いに異なっていても良い。なお、図示した例では、副画素ＰＸ１乃至ＰＸ６のすべての第２方向Ｙに沿った長さが同一であるが、この例に限らない。また、副画素ＰＸ１、ＰＸ２、ＰＸ４、ＰＸ５の第１方向Ｘに沿った幅はいずれも同等であり、副画素ＰＸ３及びＰＸ６の第１方向Ｘに沿った幅もいずれも同等である。図示した例では、副画素ＰＸ３などの幅は、副画素ＰＸ１などの幅の約２倍であるが、この例に限らない。
このような構成例においても、上記と同様の効果が得られる。加えて、単位画素ＵＰＸに必要なゲート配線の本数を削減できる。このため、１フレーム期間において、各ゲート配線を選択する選択期間を長く確保することができ、高解像度の表示装置においても各画素への画像信号の書込不足を抑制することが可能となる。
図１１は、表示領域ＤＡにおける画素配列の他の例を示す図である。
表示領域ＤＡは、第２方向Ｙに並んだ主画素ＭＰ１乃至ＭＰ３を有している。主画素ＭＰ１は、図９に示した例と同一構成である。主画素ＭＰ２は、図９に示した例と比較して、副画素ＰＸ４及び５と、副画素ＰＸ６との位置が入れ替わっている。主画素ＭＰ３は、主画素ＭＰ１と同一構成である。なお、各副画素の表示色や、各副画素のゲート配線及びソース配線との接続関係については、上記の通りである。主画素ＭＰ１及びＭＰ２に着目すると、いずれも横長形状の副画素ＰＸ３及びＰＸ６が第２方向に並んでいる。また、主画素ＭＰ２及びＭＰ３に着目すると、副画素ＰＸ１及びＰＸ４と、副画素ＰＸ２及びＰＸ５とがそれぞれ第２方向Ｙに並んでいる。副画素ＰＸ４は、カラーフィルタＣＦ１を備え、副画素ＰＸ１と同一色である第１色を表示する。副画素ＰＸ５は、カラーフィルタＣＦ２を備え、副画素ＰＸ２と同一色である第２色を表示する。つまり、カラーフィルタＣＦ１は副画素ＰＸ１及びＰＸ４に亘って連続して形成され、カラーフィルタＣＦ２は副画素ＰＸ２及びＰＸ５に亘って連続して形成されている。
遮光層ＳＨは、副画素の各々を区画するように配置され、第１方向Ｘ及び第２方向Ｙにそれぞれ隣り合う副画素の間に延在している。但し、主画素ＭＰ２及びＭＰ３の境界においては、第１方向Ｘに沿った遮光層ＳＨが省略される。
このような構成例においても、上記と同様の効果が得られる。加えて、図９などに示した構成例と同様にゲート本数を削減できる。さらに、主画素ＭＰ２及びＭＰ３の境界においては、同一色を表示する副画素が第２方向Ｙに並んでいるため、遮光層ＳＨを省略することができる。これにより、各副画素の第２方向Ｙに沿った長さを拡大することができ、各副画素の開口率を向上することが可能となる。
図１２は、表示領域ＤＡにおける画素配列の他の例を示す図である。図示した画素配列の例は、図１１に示した例と比較して、第２方向Ｙに並ぶ副画素ＰＸ３及びＰＸ６が同一色を表示する画素である点で相違している。すなわち、副画素ＰＸ１及びＰＸ４は、カラーフィルタＣＦ１を備え、いずれも第１色を表示する。副画素ＰＸ２及びＰＸ５は、カラーフィルタＣＦ２を備え、いずれも第２色を表示する。副画素ＰＸ３及びＰＸ６は、カラーフィルタＣＦ３を備え、いずれも第３色を表示する。図示した例では、第１色が緑色であり、第２色が赤色であり、第３色が青色である。つまり、カラーフィルタＣＦ１は副画素ＰＸ１及びＰＸ４に亘って連続して形成され、カラーフィルタＣＦ２は副画素ＰＸ２及びＰＸ５に亘って連続して形成され、さらに、カラーフィルタＣＦ３は副画素ＰＸ３及びＰＸ６に亘って連続して形成されている。
なお、第１乃至第３色の組み合わせは、図示した例に限らず、第３色は、赤色または緑色であっても良い。第３色が赤色である場合、第１及び第２色のそれぞれが青色及び緑色のいずれかであり、第３色が緑色である場合、第１及び第２色のそれぞれが青色及び赤色のいずれかである。
遮光層ＳＨは、副画素の各々を区画するように配置され、第１方向Ｘ及び第２方向Ｙにそれぞれ隣り合う副画素の間に延在している。但し、主画素ＭＰ１及びＭＰ２の境界、及び、主画素ＭＰ２及びＭＰ３の境界においては、第１方向Ｘに沿った遮光層ＳＨが省略される。
このような構成例においても、上記と同様の効果が得られる。加えて、図９などに示した構成例と同様にゲート本数を削減できる。さらに、主画素ＭＰ１及びＭＰ２の境界、及び、主画素ＭＰ２及びＭＰ３の境界においては、同一色を表示する副画素が第２方向Ｙに並んでいるため、遮光層ＳＨを省略することができる。これにより、各副画素において開口率を向上することが可能となる。
以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な表示装置を提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＤＳＰ…表示装置 ＰＮＬ…表示パネル Ｇ…ゲート配線 Ｓ…ソース配線 ＳＷ…スイッチング素子 ＰＥ…画素電極 ＣＥ…共通電極 ＣＦ…カラーフィルタ ＳＨ…遮光層 ＵＰＸ…単位画素 ＭＰ…主画素 ＰＸ…副画素

Claims (14)

  1. 第１色を表示する第１副画素と、第１色とは異なる第２色を表示し前記第１副画素の第１方向に並んだ第２副画素と、前記第１及び第２色とは異なる第３色を表示し前記第１副画素の第２方向に並び且つ前記第２副画素の第１方向に並んだ第３副画素と、を備えた第１主画素と、
    前記第１乃至第３色とは異なる第４色を表示し前記第３副画素の第２方向に並んだ第４副画素と、前記第１及び第３色の一方を表示し前記第４副画素の第１方向に並び且つ前記第２副画素の第２方向に並んだ第５副画素と、前記第１及び第３色の他方を表示し前記第４副画素の第１方向に並び且つ前記第５副画素の第２方向に並んだ第６副画素と、を備えた第２主画素と、
    を備えた表示装置。
  2. 前記第１及び第３色の一方は緑色であり、前記第１及び第３色の他方は赤色であり、前記第２色は青色であり、前記第４色は白色である、請求項１に記載の表示装置。
  3. さらに、第１方向に並んだ第１乃至第４ソース配線と、第２方向に並んだ第１乃至第３ゲート配線と、を備え、
    前記第１及び第３副画素は、前記第１及び第２ゲート配線と、前記第１及び第２ソース配線とで囲まれ、
    前記第２副画素は、前記第１及び第２ゲート配線と、前記第３及び第４ソース配線とで囲まれ、
    前記第４副画素は、前記第２及び第３ゲート配線と、前記第１及び第２ソース配線とで囲まれ、
    前記第５及び第６副画素は、前記第２及び第３ゲート配線と、前記第３及び第４ソース配線とで囲まれた、請求項１に記載の表示装置。
  4. 前記第１及び第３副画素のそれぞれの第１方向に沿った第１幅、及び、前記第２副画素の第１方向に沿った第２幅は、前記第１副画素及び前記第２副画素の第１方向に沿った幅の総和の１／３より大きく、前記総和の２／３より小さい、請求項３に記載の表示装置。
  5. 前記第１及び第３副画素の第２方向に沿った長さの総和は、第２副画素の第２方向に沿った長さより長く、
    前記第５及び第６副画素の第２方向に沿った長さの総和は、第４副画素の第２方向に沿った長さより長い、請求項３に記載の表示装置。
  6. 前記第１及び第３ゲート配線は、第１方向に沿って直線状に延出し、
    前記第２ゲート配線は屈曲し、前記第３及び第４副画素の間で前記第１ゲート配線側よりも前記第３ゲート配線側に近接し、前記第２及び第５副画素の間で前記第３ゲート配線側よりも前記第１ゲート配線側に近接した、請求項５に記載の表示装置。
  7. 前記第１乃至第３ゲート配線は、第１方向に沿って直線状に延出した、請求項５に記載の表示装置。
  8. 第１色を表示する第１副画素と、第１色とは異なる第２色を表示し前記第１副画素の第１方向に並んだ第２副画素と、前記第１及び第２色とは異なる第３色を表示し前記第１及び第２副画素の第２方向に並んだ第３副画素と、を備えた第１主画素と、
    前記第１主画素の第２方向に並んだ第２主画素であって、前記第１及び第２色の一方を表示する第４副画素と、前記第１及び第２色の他方を表示し前記第４副画素の第１方向に並んだ第５副画素と、前記第４及び第５副画素の第２方向に並んだ第６副画素と、を備えた第２主画素と、
    を備えた表示装置。
  9. 前記第６副画素は、前記第１乃至第３色とは異なる第４色を表示し、
    前記第１及び第２色の一方は緑色であり、前記第１及び第２色の他方は赤色であり、前記第３色は青色であり、前記第４色は白色である、請求項８に記載の表示装置。
  10. 前記第６副画素は、前記第３色を表示し、
    前記第３色は、赤色、緑色、青色のいずれかである、請求項８に記載の表示装置。
  11. 前記第３副画素は、前記第４及び第５副画素の第２方向に並んだ、請求項８に記載の表示装置。
  12. 前記第３副画素は、前記第６副画素の第２方向に並んだ、請求項８に記載の表示装置。
  13. 前記第４副画素は、前記第１色を表示し、且つ、前記第１副画素の第２方向に並び、
    前記第５副画素は、前記第２色を表示し、且つ、前記第２副画素の第２方向に並んだ、請求項８に記載の表示装置。
  14. さらに、第１方向に並んだ第１乃至第４ソース配線と、第２方向に並んだ第１乃至第２ゲート配線と、を備え、
    前記第１ゲート配線は、前記第１及び第２副画素と前記第３副画素との間に位置し、
    前記第２ゲート配線は、前記第４及び第５副画素と前記第６副画素との間に位置し、
    前記第２及び第３ソース配線は、前記第１及び第２副画素の間、及び、前記第４及び第５副画素の間に位置し、且つ、前記第３及び第６副画素を横切る、請求項８に記載の表示装置。
JP2015082378A 2015-04-14 2015-04-14 表示装置 Pending JP2016200769A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015082378A JP2016200769A (ja) 2015-04-14 2015-04-14 表示装置
US15/089,880 US9904122B2 (en) 2015-04-14 2016-04-04 Display device
CN201610223469.0A CN106057139B (zh) 2015-04-14 2016-04-12 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015082378A JP2016200769A (ja) 2015-04-14 2015-04-14 表示装置

Publications (1)

Publication Number Publication Date
JP2016200769A true JP2016200769A (ja) 2016-12-01

Family

ID=57128335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015082378A Pending JP2016200769A (ja) 2015-04-14 2015-04-14 表示装置

Country Status (3)

Country Link
US (1) US9904122B2 (ja)
JP (1) JP2016200769A (ja)
CN (1) CN106057139B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
KR102432345B1 (ko) * 2015-04-30 2022-08-12 삼성디스플레이 주식회사 신축성 표시 장치
KR102475173B1 (ko) * 2015-10-15 2022-12-07 삼성디스플레이 주식회사 액정 표시 장치
CA2909813A1 (en) * 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
CN106019749B (zh) * 2016-08-03 2019-06-28 上海中航光电子有限公司 阵列基板及显示面板
KR20180064613A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493782U (en) * 2001-04-03 2002-07-01 Giantplus Technology Co Ltd Pixel driving module of liquid crystal display
US7755652B2 (en) * 2002-01-07 2010-07-13 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel rendering and driver configuration for sub-pixel arrangements with split sub-pixels
US7417648B2 (en) * 2002-01-07 2008-08-26 Samsung Electronics Co. Ltd., Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with split blue sub-pixels
US7583279B2 (en) * 2004-04-09 2009-09-01 Samsung Electronics Co., Ltd. Subpixel layouts and arrangements for high brightness displays
US20040051724A1 (en) * 2002-09-13 2004-03-18 Elliott Candice Hellen Brown Four color arrangements of emitters for subpixel rendering
JP4143323B2 (ja) * 2002-04-15 2008-09-03 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR101090247B1 (ko) * 2004-04-19 2011-12-06 삼성전자주식회사 4색 표시 장치의 구동 장치 및 방법
US7515122B2 (en) * 2004-06-02 2009-04-07 Eastman Kodak Company Color display device with enhanced pixel pattern
US20070205423A1 (en) * 2006-03-03 2007-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101398330B1 (ko) * 2007-08-31 2014-05-26 엘지디스플레이 주식회사 반투과형 액정 표시장치 및 그 제조 방법
US8330352B2 (en) * 2007-11-13 2012-12-11 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US20090128467A1 (en) * 2007-11-21 2009-05-21 Innolux Display Corp. Liquid crystal display with pixel region having nine sub-pixels
KR20110129531A (ko) * 2010-05-26 2011-12-02 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 화소배열구조
US20140204008A1 (en) * 2013-01-24 2014-07-24 Au Optionics Corporation Pixel and sub-pixel arrangement in a display panel
US9262961B2 (en) * 2013-08-30 2016-02-16 Au Optronics Corporation Pixel arrangement of color display apparatus
KR101958392B1 (ko) * 2014-01-23 2019-07-05 삼성디스플레이 주식회사 표시판 및 표시 장치
CN103777423B (zh) * 2014-01-24 2016-02-24 深圳市华星光电技术有限公司 液晶面板及其像素结构
CN104199207B (zh) * 2014-08-21 2017-04-12 深圳市华星光电技术有限公司 一种液晶显示面板及阵列基板
TWI574078B (zh) * 2014-12-02 2017-03-11 聯詠科技股份有限公司 顯示裝置及其驅動模組
CN104503158B (zh) * 2014-12-17 2017-04-19 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示面板的检测方法
KR102291996B1 (ko) * 2014-12-23 2021-08-20 삼성디스플레이 주식회사 표시 장치용 어레이 기판

Also Published As

Publication number Publication date
US20160306237A1 (en) 2016-10-20
CN106057139A (zh) 2016-10-26
US9904122B2 (en) 2018-02-27
CN106057139B (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
JP7415062B2 (ja) 液晶表示装置
JP2016200769A (ja) 表示装置
US10606134B2 (en) Display device
JP6334179B2 (ja) 表示装置
US10330998B2 (en) Display device
JP2016105121A (ja) カラーフィルタ基板及び表示装置
JP6450580B2 (ja) カラーフィルタ基板及び表示装置
US10444573B2 (en) Liquid crystal array substrate, liquid crystal display panel, and liquid crystal display apparatus
JP2016118639A (ja) 液晶表示パネル
US9684200B2 (en) Liquid crystal display device
JP7191596B2 (ja) 液晶表示装置
JP5512158B2 (ja) 表示装置
US20220397783A1 (en) Display device
US20210124221A1 (en) Light source device for display device and liquid crystal display device
US9459486B2 (en) Liquid crystal display device in which display of off state reflected light is suppressed
US10877322B2 (en) Display device
JP2016122135A (ja) 表示装置
JP2018054674A (ja) 液晶表示装置
JP2017097291A (ja) 表示装置及び表示装置のカラーフィルタ基板
US9766516B2 (en) Display device
JP2021060494A (ja) 液晶表示装置
JP2015138217A (ja) 電気光学装置および電子機器
JP2017129615A (ja) 表示装置
JP7457500B2 (ja) 液晶表示装置
JP2023036194A (ja) 表示装置