KR20150061578A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20150061578A
KR20150061578A KR1020140162788A KR20140162788A KR20150061578A KR 20150061578 A KR20150061578 A KR 20150061578A KR 1020140162788 A KR1020140162788 A KR 1020140162788A KR 20140162788 A KR20140162788 A KR 20140162788A KR 20150061578 A KR20150061578 A KR 20150061578A
Authority
KR
South Korea
Prior art keywords
film
pixel
insulating film
sub
oxide semiconductor
Prior art date
Application number
KR1020140162788A
Other languages
English (en)
Other versions
KR102240809B1 (ko
Inventor
코지 쿠스노키
히로유키 미야케
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20150061578A publication Critical patent/KR20150061578A/ko
Priority to KR1020210038988A priority Critical patent/KR102493175B1/ko
Application granted granted Critical
Publication of KR102240809B1 publication Critical patent/KR102240809B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Geometry (AREA)

Abstract

본 발명은 개구율이 높고 용량값을 증대시킬 수 있는 용량 소자를 구비함과 함께, 베젤 슬림화를 도모할 수 있는 표시 장치를 제공한다.
상기 표시 장치에 있어서, 트랜지스터는 기판 위의 게이트 전극과, 게이트 전극과 중첩되는 산화물 반도체막과, 산화물 반도체막의 한쪽 면에 접촉하는 게이트 절연막과, 산화물 반도체막에 접촉하는 한 쌍의 도전막을 구비한다. 용량 소자는 게이트 절연막 위에 있으며, 한 쌍의 도전막 중 한쪽과 접촉하는 금속 산화물막과, 무기 절연막과, 무기 절연막 위의 투광성을 갖는 제 1 도전막을 구비한다. 화소 전극은 투광성을 갖는 제 2 도전막으로 형성되고, 한 쌍의 도전막 중 한쪽과 접촉한다. 게이트 전극으로서도 기능하는 제 1 게이트선은 4개의 부화소 중 3개의 부화소를 선택하도록 접속되고, 제 2 게이트선은 나머지 부화소를 선택함과 함께 다음 행의 하나의 부화소를 선택하도록 접속된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 일 형태는 표시 장치에 관한 것이다. 특히 본 발명의 일 형태는 표시 소자로서 액정 소자를 갖는 표시 장치에 관한 것이다.
다만, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서 등에 개시(開示)되는 발명의 기술 분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 본 명세서에 개시되는 본 발명의 일 형태의 더 구체적인 기술 분야의 일례로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
삼원색, 즉 RGB(적녹청)의 컬러 필터가 구비된 부화소를 사용하여 컬러 표시를 수행하는 구성이 있지만, 근년에 들어, RGB에 W(백색)의 부화소를 추가하여 소비 전력 저감 또는 휘도 향상을 도모하는 표시 장치가 제안되어 있다(특허문헌 1 참조).
일본 특허 공개 공보 평11-295717호
RGB(적녹청)의 컬러 필터가 구비된 부화소에 W의 부화소를 추가하면, 각 부화소를 제어하기 위한 배선 수가 증가된다. 배선 수 증가에 따라, 배선을 구동하기 위한 회로의 면적을 크게 할 필요가 있기 때문에, 배선 구동용 회로를 내장하는 구성으로 하는 경우에는 베젤을 슬림화하기 어렵다.
또는, 화소를 구성하는 부화소의 수가 증가되면 부화소 하나당 면적이 작아진다. 따라서, 개구율이 저하되거나 용량 소자에서 필요한 용량값을 확보하기 어려워진다.
그러므로, 본 발명의 일 형태는 부화소 수가 증가되어도 배선 수의 증가를 억제할 수 있는 신규 구성의 표시 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 베젤 슬림화를 실현할 수 있는 신규 구성의 표시 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 개구율 저하를 억제할 수 있는 신규 구성의 표시 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 용량 소자에서 필요한 용량값을 확보할 수 있는 신규 구성의 표시 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 표시 품위가 우수한 신규 구성의 표시 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 신규 표시 장치 등을 제공하는 것을 과제 중 하나로 한다.
다만, 본 발명의 과제는 상술한 과제에 한정되지 않는다. 상술한 과제는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 다른 과제는 이 항목에서 언급되지 않은 과제이며, 이하에 기재된다. 이 항목에서 언급되지 않은 과제는 당업자라면 명세서 또는 도면 등에서의 기재로부터 도출할 수 있으며, 이들 기재로부터 적절히 추출할 수 있다. 또한, 본 발명의 일 형태는 상술한 과제 및/또는 다른 과제 중 적어도 하나를 해결한다.
본 발명의 일 형태는 제 1~제 4 부화소를 갖는 제 1 화소와, 제 1 화소의 다음 행에 배치되는 제 1~제 4 부화소를 갖는 제 2 화소와, 제 1 화소가 갖는 제 1~제 3 부화소를 선택하기 위한 신호를 공급하는 제 1 배선과, 제 1 화소가 갖는 제 4 부화소를 선택하기 위한 제 2 배선을 구비하고, 제 2 배선은 제 2 화소가 갖는 제 4 부화소를 선택하기 위한 배선인, 표시 장치이다.
본 발명의 다른 일 형태는 제 1~제 4 부화소를 갖는 제 1 화소와, 제 1 화소의 다음 행에 배치되는 제 1~제 4 부화소를 갖는 제 2 화소와, 제 1 화소가 갖는 제 1~제 3 부화소를 선택하기 위한 신호를 공급하는 제 1 배선과, 제 1 화소가 갖는 제 4 부화소를 선택하기 위한 제 2 배선과, 제 2 화소가 갖는 제 1~제 3 부화소를 선택하기 위한 제 3 배선을 구비하고, 제 2 배선은 제 2 화소가 갖는 제 4 부화소를 선택하기 위한 배선인, 표시 장치이다.
본 발명의 일 형태는 부화소 수가 증가되어도 배선 수의 증가를 억제할 수 있는 신규 구성의 표시 장치 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 베젤 슬림화를 실현할 수 있는 신규 구성의 표시 장치 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 개구율 저하를 억제할 수 있는 신규 구성의 표시 장치 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 용량 소자에서 필요한 용량값을 확보할 수 있는 신규 구성의 표시 장치 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 표시 품위가 우수한 신규 구성의 표시 장치 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 신규 표시 장치 등을 제공할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되지 않는다. 상술한 효과는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 다른 효과는 이 항목에서 언급되지 않은 효과이며, 이하에 기재된다. 이 항목에서 언급되지 않은 효과는 당업자라면 명세서 또는 도면 등에서의 기재로부터 도출할 수 있으며, 이들 기재로부터 적절히 추출할 수 있다. 또한, 본 발명의 일 형태는 상술한 효과 및/또는 다른 효과 중 적어도 하나를 갖는다. 이로써, 경우에 따라서는 본 발명의 일 형태는 상술한 효과를 갖지 않을 수도 있다.
도 1은 표시 장치의 일 형태를 설명하기 위한 블록도 및 회로도.
도 2는 표시 장치의 일 형태를 설명하기 위한 상면도.
도 3은 표시 장치의 일 형태를 설명하기 위한 상면도.
도 4는 표시 장치의 일 형태를 설명하기 위한 단면도.
도 5는 표시 장치의 제작 방법의 일 형태를 설명하기 위한 단면도.
도 6은 표시 장치의 제작 방법의 일 형태를 설명하기 위한 단면도.
도 7은 표시 장치의 제작 방법의 일 형태를 설명하기 위한 단면도.
도 8은 표시 장치의 제작 방법의 일 형태를 설명하기 위한 단면도.
도 9는 표시 장치의 제작 방법의 일 형태를 설명하기 위한 단면도.
도 10은 표시 장치의 제작 방법의 일 형태를 설명하기 위한 단면도.
도 11은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 12는 표시 장치의 일 형태를 설명하기 위한 단면도.
도 13은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 14는 표시 장치의 일 형태를 설명하기 위한 단면도.
도 15는 표시 장치의 일 형태를 설명하기 위한 단면도.
도 16은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 17은 산화물 반도체의 단면 TEM 이미지 및 국소적인 푸리에 변환 이미지.
도 18은 산화물 반도체막의 나노빔 전자 회절 패턴, 및 투과 전자 회절 측정 장치의 일례를 도시한 도면.
도 19는 투과 전자 회절 측정에 의한 구조 해석의 일례를 나타낸 그래프, 및 평면 TEM 이미지.
도 20은 표시 장치의 구동 방법의 일례를 도시한 개념도.
도 21은 표시 모듈을 설명하기 위한 도면.
도 22는 실시형태에 따른 전자 기기의 외관도.
도 23은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 24는 표시 장치의 일 형태를 설명하기 위한 단면도.
도 25는 표시 장치의 일 형태를 설명하기 위한 단면도.
도 26은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 27은 표시 장치의 일 형태를 설명하기 위한 회로도.
도 28은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 29는 저항률의 온도 의존성을 설명하기 위한 도면.
이하에서 실시형태에 대하여 도면을 참조하여 설명한다. 다만, 실시형태는 많은 다양한 형태로 실시할 수 있으며, 그 형태 및 자세한 사항을 취지 및 그 범위로부터 벗어남이 없이 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에서 설명하는 발명의 구성에 있어서, 같은 것을 가리킨 부호는 상이한 도면 간에서 공통으로 사용한다.
또한, 도면에 있어서, 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 도시된 경우가 있다. 따라서, 본 발명의 실시형태는 반드시 그 스케일에 한정되지 않는다. 또한, 도면은 이상적인 예를 모식적으로 도시한 것이며, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어, 노이즈로 인한 신호, 전압, 또는 전류의 변동, 또는 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 변동 등이 포함될 수 있다.
또한, 본 명세서 등에서 트랜지스터란, 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 갖는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 갖고, 드레인과 채널 영역과 소스를 통하여 전류가 흐르는 것이다.
여기서, 소스와 드레인은 트랜지스터의 구조 또는 동작 조건 등에 따라 변하기 때문에, 어느 쪽이 소스 또는 드레인인지를 한정하기 어렵다. 따라서, 소스로서 기능하는 부분 및 드레인으로서 기능하는 부분을, 소스 또는 드레인으로 부르지 않고, 소스와 드레인 중 한쪽을 제 1 단자로 표기하고, 소스와 드레인 중 다른 쪽을 제 2 단자로 표기하는 경우가 있다.
또한, 본 명세서에서 사용되는 '제 1', '제 2' '제 3'이라는 서수사는 구성 요소의 혼동을 피하기 위하여 사용하는 것이며, 수(數)적으로 한정하는 것이 아니다.
또한 본 명세서에서, 'A와 B가 접속된다'는 것은 A와 B가 직접 접속되는 것이나, A와 B가 전기적으로 접속되는 것을 포함한다. 여기서, 'A와 B가 전기적으로 접속된다'는 것은 A와 B 사이에 어떤 전기적 작용을 갖는 대상물이 존재할 때, A와 B 사이에서 전기 신호의 송수신이 가능하다는 것을 뜻한다.
또한, 본 명세서에 있어서, '위'나 '아래' 등 배치를 나타내는 어구는 도면을 참조하여 구성 요소들의 위치 관계를 설명하기 위하여 편의상 이용하는 것이다. 또한, 구성 요소들의 위치 관계는 각 구성 요소를 설명하는 방향에 따라 적절히 변화된다. 따라서, 명세서에서 설명한 어구에 한정되지 않고, 상황에 따라 적절하게 바꿔 말할 수 있다.
또한, 도면에 있어서 각 회로 블록의 배치는 설명을 위해 위치 관계가 특정되며, 상이한 회로 블록에 의하여 상이한 기능을 실현할 수 있는 것처럼 도면에 도시되더라도, 실제의 회로나 영역에서는 동일한 회로 블록 내에서 상이한 기능을 실현할 수 있도록 제공되어 있는 경우도 있다. 또한, 도면의 각 회로 블록의 기능은 설명을 위해 특정되며, 하나의 회로 블록으로서 도시되어 있어도, 실제의 회로나 영역에서는, 그 하나의 회로 블록에 의한 처리를 복수의 회로 블록에 의하여 수행하는 경우도 있다.
또한, 전압이란, 어떤 전위와 기준 전위(예를 들어 접지 전위)의 전위차를 뜻하는 경우가 많다. 따라서, 전압, 전위, 및 전위차를 각각 전위, 전압, 및 전압차로 부를 수도 있다. 또한, 전압이란, 두 점 사이의 전위차를 뜻하고, 전위란, 정전기장 중에 있는 어느 한 점의 단위 전하가 갖는 정전 에너지(전기적인 위치 에너지)를 뜻한다.
또한, 일반적으로 전위나 전압은 상대적인 것이다. 따라서, 접지 전위는 반드시 0볼트로 한정되지는 않는다.
또한, 본 명세서 등에서 '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다.
또한 본 명세서 등에서, 삼방정 또는 능면체정은 육방정계에 포함된다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치가 갖는 화소의 구성에 대하여 도면을 참조하여 설명한다.
도 1의 (A)에 표시 장치의 일례로서 표시 장치(100)를 도시하였다. 도 1의 (A)에 도시된 표시 장치(100)는 화소부(11)와, 주사선 구동 회로(12)와, 신호선 구동 회로(16)와, 각각 평행 또는 실질적으로 평행하게 배치되며 주사선 구동 회로(12)에 의하여 전위가 제어되는 주사선(17)들과, 각각 평행 또는 실질적으로 평행하게 배치되며 신호선 구동 회로(16)에 의하여 전위가 제어되는 신호선(25)들을 갖는다. 또한, 화소부(11)는 매트릭스 형태로 배치된 화소(13)들을 구비한다. 화소는 복수의 부화소(14)를 구비한다. 또한, 신호선(25)을 따라, 각각 평행 또는 실질적으로 평행하게 배치되며 전위 생성 회로(18)의 전위를 인가하는 용량선(19)을 구비한다.
또한, 표시 장치는 복수의 화소를 구동시키는 구동 회로 등을 구비한다. 또한, 표시 장치는 다른 기판 위에 배치된 제어 회로, 전원 회로, 신호 생성 회로, 및 백 라이트 모듈 등을 구비하며, 액정 모듈로 불릴 수도 있다. 또한, 주사선 구동 회로(12)는 주사선(17)을 구동하는 기능을 갖는 회로이며, 단순히 회로로 부르는 경우가 있다. 또한, 전위 생성 회로(18)는 용량선(19)에 인가하는 전위를 생성하는 기능을 갖는 회로이며, 단순히 회로로 부르는 경우가 있다. 또한, 신호선 구동 회로(16)는 신호선(25)을 구동하는 기능을 갖는 회로이며, 단순히 회로로 부르는 경우가 있다.
화소(13)에서는 RGB(적녹청) 삼원색에 W(백색)를 추가한 4색 광의 투과를 부화소(14)에 의하여 제어하고, 이들 광의 가법 혼색에 의하여 컬러 표시를 수행하는 기능을 갖는다. RGB 광의 투과를 제어하는 부화소는 광원의 광을, 각 색을 나타내는 광으로 변환하기 위한 유색막을 구비한다. 또한, W 광의 투과를 제어하는 부화소는 광원의 광이 백색이면 그대로 투과시킨다. 또한, 백색은 RGB 가법 혼색으로 얻어지는 백색뿐만 아니라, 보색 관계의 색들의 혼색으로 얻어지는 백색이어도 좋다.
RGB 광을 투과시키는 부화소를 사용하여 얻어지는 백색은 컬러 필터를 투과한 광이기 때문에, 광원으로부터 사출된 광보다 작은 강도의 백색이다. 본 발명의 일 형태와 같이, 광원으로부터의 W 광을 그대로 투과시키는 부화소를 사용하여 얻어지는 백색은 광원으로부터 사출될 때와 강도가 거의 같은 백색이다. 따라서, 본 발명의 일 형태에서 얻어지는 RGBW 광을 투과시키는 부화소를 사용하여 얻어지는 백색은 RGB 광을 투과시키는 부화소를 사용하여 얻어지는 백색에 비하여 광 강도가 큰 백색이다. 바꿔 말하면, RGBW 광을 투과시키는 부화소를 사용하여 얻어지는 백색은 광 강도의 저하가 억제된 백색이다. 그러므로, RGBW 광을 투과시키는 부화소를 사용하는 본 발명의 일 형태에 따른 구성에서는 RGB 광을 투과시키는 부화소를 갖는 표시 장치에서 백색을 얻는 경우에 비하여, 광원의 광의 강도를 작게 할 수 있다. 이로써, 본 발명의 일 형태에 따른 표시 장치에서는 소비 전력의 저감을 도모할 수 있다.
부화소(14)는 주사 신호를 공급하여 트랜지스터의 도통 상태를 제어하고, 용량 소자에 의하여 데이터 신호를 유지하고 데이터 신호에 따라 공급된 전하량에 따라 표시 소자를 구동함으로써, 광의 투과를 제어하는 기능을 갖는다. 또한, 부화소(14)는 RGBW 색 각각에 대응하는 제 1~제 4 부화소를 갖는다.
주사선(17)은 일례로서 화소부(11)에 매트릭스 형태로 배치된 부화소(14)와의 전기적인 접속이 행마다 다르다. 예를 들어 첫 번째 행의 주사선(17)은 첫 번째 행의 화소(13) 중 RGB 광의 투과를 제어하는 부화소(14)와 전기적으로 접속된다. 또한, 두 번째 행의 주사선(17)은 첫 번째 행의 화소(13) 중 W 광의 투과를 제어하는 부화소(14), 및 두 번째 행의 화소(13) 중 W 광의 투과를 제어하는 부화소(14)와 전기적으로 접속된다. 또한, 세 번째 행의 주사선(17)은 두 번째 행의 화소(13) 중 RGB 광의 투과를 제어하는 부화소(14)와 전기적으로 접속된다. 또한, 주사선(17)은 부화소를 선택하기 위한 신호를 공급하는 배선이며, 단순히 배선으로 부르는 경우가 있다.
신호선(25)은 일례로서 화소부(11)에 매트릭스 형태로 배치된 부화소(14)와의 전기적인 접속이 열마다 다르다. 예를 들어 첫 번째 열의 신호선(25)은 첫 번째 열의 화소(13) 중 R 광의 투과를 제어하는 부화소(14)와 전기적으로 접속된다. 또한, 두 번째 열의 신호선(25)은 첫 번째 열의 화소(13) 중 G 광의 투과를 제어하는 부화소(14)와 전기적으로 접속된다. 또한, 세 번째 열의 신호선(25)은 첫 번째 열의 신호선에 전기적으로 접속된 화소(13) 중 B 광의 투과를 제어하는 부화소(14) 및 W 광의 투과를 제어하는 부화소(14)와 전기적으로 접속된다. 또한, 신호선(25)은 데이터 신호에 따른 데이터를 부화소에 공급하는 배선이며, 단순히 배선으로 부르는 경우가 있다.
용량선(19)에 관해서는, 일례로서 첫 번째 열의 용량선(19)이 첫 번째~세 번째 열의 화소(13) 중 RGBW 광의 투과를 제어하는 부화소(14)와 전기적으로 접속된다. 또한, 용량선(19)은 부화소에 고정 전위를 인가하기 위한 배선이며, 단순히 배선으로 부르는 경우가 있다.
여기서, 도 1의 (A)에 도시된 표시 장치의 부화소(14)에 사용할 수 있는 회로 구성의 일례를 도 27의 (A), (B)에 도시하였다.
도 27의 (A)에 도시된 부화소(301)는 액정 소자(31), 트랜지스터(103), 및 용량 소자(105)를 구비한다.
액정 소자(31)의 한 쌍의 전극 중 한쪽의 전위는 부화소(301)의 사양에 따라 적절히 설정된다. 액정 소자(31)는 기록되는 데이터에 따라 배향 상태가 설정된다. 또한, 복수의 부화소(301) 각각이 갖는 액정 소자(31)의 한 쌍의 전극 중 한쪽에 공통 전위(common potential)를 인가하여도 좋다. 또한, 액정 소자(31)의 한 쌍의 전극 중 한쪽에 각 행의 부화소(301)마다 다른 전위를 인가하여도 좋다.
또한, 액정 소자(31)는 액정의 광학적 변조 작용에 의하여 광의 투과 또는 비투과를 제어하는 소자이다. 또한, 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로 방향의 전계, 세로 방향의 전계, 또는 비스듬한 방향의 전계를 포함함)에 의하여 제어된다. 또한, 액정 소자(31)로서는 네마틱 액정, 콜레스테릭 액정, 스멕틱 액정, 서모트로픽 액정, 라이오트로픽 액정, 강유전 액정, 반강유전 액정 등을 사용할 수 있다.
액정 소자(31)를 갖는 표시 장치의 구동 방법의 예로서는, TN 모드, VA 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, MVA 모드, PVA(Patterned Vertical Alignment) 모드, IPS 모드, FFS 모드, 또는 TBA(Transverse Bend Alignment) 모드 등을 들 수 있다. 다만, 이에 한정되지 않으며, 다양한 액정 소자나 구동 방법을 이용할 수 있다.
또한, 블루상(blue phase)을 나타내는 액정과 키랄제를 포함하는 액정 조성물로 액정 소자를 구성하여도 좋다. 블루상을 나타내는 액정은 응답 속도가 1msec 이하로 짧다. 또한, 블루상을 나타내는 액정은 광학적 등방성이기 때문에, 배향 처리가 필요 없으며 시야각 의존성이 작다.
도 27의 (A)에 도시된 부화소(301)의 구성에 있어서, 트랜지스터(103)의 소스 전극 및 드레인 전극 중 한쪽은 신호선(25)에 전기적으로 접속되고, 다른 쪽은 액정 소자(31)의 한 쌍의 전극 중 다른 쪽에 전기적으로 접속된다. 또한, 트랜지스터(103)의 게이트 전극은 주사선(17)에 전기적으로 접속된다. 트랜지스터(103)는 온 상태 또는 오프 상태가 됨으로써 데이터 신호에 따른 데이터의 기록을 제어하는 기능을 갖는다.
도 27의 (A)에 도시된 부화소(301)의 구성에 있어서, 용량 소자(105)의 한 쌍의 전극 중 한쪽은 전위가 공급되는 용량선(19)에 전기적으로 접속되고, 다른 쪽은 액정 소자(31)의 한 쌍의 전극 중 다른 쪽에 전기적으로 접속된다. 또한, 용량선(19)의 전위값은 부화소(301)의 사양에 따라 적절히 설정된다. 용량 소자(105)는 기록된 데이터를 유지하는 유지 용량으로서 기능한다.
예를 들어, 도 27의 (A)의 부화소(301)를 갖는 표시 장치에서는, 주사선 구동 회로(12)에 의하여 각 행의 부화소(301)를 순차적으로 선택함으로써, 트랜지스터(103)를 온 상태로 하여 데이터 신호에 따른 데이터를 기록한다.
데이터가 기록된 부화소(301)는 트랜지스터(103)가 오프 상태가 됨으로써 유지 상태가 된다. 이 동작을 행마다 순차적으로 수행함으로써 화상을 표시할 수 있다.
또한, 도 27의 (B)에 도시된 부화소(301)는, 표시 소자의 스위칭을 수행하는 트랜지스터(43), 화소의 구동을 제어하는 트랜지스터(103), 트랜지스터(45), 용량 소자(105), 및 발광 소자(41)를 구비한다.
트랜지스터(43)의 소스 전극 및 드레인 전극 중 한쪽은 데이터 신호가 공급되는 신호선(25)에 전기적으로 접속된다. 또한, 트랜지스터(43)의 게이트 전극은 게이트 신호가 공급되는 주사선(17)에 전기적으로 접속된다.
트랜지스터(43)는 온 상태 또는 오프 상태가 됨으로써, 데이터 신호에 따른 데이터의 기록을 제어하는 기능을 갖는다.
트랜지스터(103)의 소스 전극 및 드레인 전극 중 한쪽은 양극선으로서 기능하는 배선(47)에 전기적으로 접속되고, 트랜지스터(103)의 소스 전극 및 드레인 전극 중 다른 쪽은 발광 소자(41)의 한쪽 전극에 전기적으로 접속된다. 또한, 트랜지스터(103)의 게이트 전극은 트랜지스터(43)의 소스 전극 및 드레인 전극 중 다른 쪽 및 용량 소자(105)의 한쪽 전극에 전기적으로 접속된다.
트랜지스터(103)는 온 상태 또는 오프 상태가 됨으로써, 발광 소자(41)에 흐르는 전류를 제어하는 기능을 갖는다.
트랜지스터(45)의 소스 전극 및 드레인 전극 중 한쪽은 데이터의 기준 전위가 공급되는 배선(49)과 접속되고, 트랜지스터(45)의 소스 전극 및 드레인 전극 중 다른 쪽은 발광 소자(41)의 한쪽 전극 및 용량 소자(105)의 다른 쪽 전극에 전기적으로 접속된다. 또한, 트랜지스터(45)의 게이트 전극은 게이트 신호가 공급되는 주사선(17)에 전기적으로 접속된다.
트랜지스터(45)는 발광 소자(41)에 흐르는 전류를 조정하는 기능을 갖는다. 예를 들어, 발광 소자(41)의 열화 등에 의하여 발광 소자(41)의 내부 저항이 상승된 경우, 트랜지스터(45)의 소스 전극 및 드레인 전극 중 한쪽이 접속된 배선(49)에 흐르는 전류를 모니터링함으로써, 발광 소자(41)에 흐르는 전류를 보정할 수 있다. 배선(49)에 인가되는 전위는, 예를 들어 0V로 할 수 있다.
용량 소자(105)의 한 쌍의 전극 중 한쪽은 트랜지스터(43)의 소스 전극 및 드레인 전극 중 다른 쪽 및 트랜지스터(103)의 게이트 전극에 전기적으로 접속되고, 용량 소자(105)의 한 쌍의 전극 중 다른 쪽은 트랜지스터(45)의 소스 전극 및 드레인 전극 중 다른 쪽 및 발광 소자(41)의 한쪽 전극에 전기적으로 접속된다.
도 27의 (B)에 도시된 부화소(301)의 구성에서, 용량 소자(105)는 기록된 데이터를 유지하는 유지 용량으로서 기능한다.
발광 소자(41)의 한쪽 전극은 트랜지스터(45)의 소스 전극 및 드레인 전극 중 다른 쪽, 용량 소자(105)의 한 쌍의 전극 중 다른 쪽, 및 트랜지스터(103)의 소스 전극 및 드레인 전극 중 다른 쪽에 전기적으로 접속된다. 또한, 발광 소자(41)의 다른 쪽 전극은 음극선으로서 기능하는 배선(50)에 전기적으로 접속된다.
발광 소자(41)로서는, 예를 들어 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 사용할 수 있다. 다만, 발광 소자(41)로서는 이에 한정되지 않고, 무기 재료로 이루어진 무기 EL 소자를 사용하여도 좋다.
또한, 배선(47) 및 배선(50) 중 한쪽에는 고전원 전위(VDD)가 인가되고, 다른 쪽에는 저전원 전위(VSS)가 인가된다. 도 27의 (B)에 도시된 구성에서는 배선(47)에 고전원 전위(VDD)를 인가하고, 배선(50)에 저전원 전위(VSS)를 인가하는 구성으로 한다.
도 27의 (B)의 부화소(301)를 갖는 표시 장치에서는, 주사선 구동 회로(12)에 의하여 각 행의 부화소(301)를 순차적으로 선택하고, 트랜지스터(43)를 온 상태로 하여 데이터 신호에 따른 데이터를 기록한다.
데이터가 기록된 부화소(301)는 트랜지스터(43)가 오프 상태가 됨으로써 유지 상태가 된다. 또한, 트랜지스터(43)는 용량 소자(105)에 접속되기 때문에, 기록된 데이터를 오랫동안 유지할 수 있게 된다. 또한, 트랜지스터(103)에 의하여, 소스 전극과 드레인 전극 사이에 흐르는 전류량이 제어되고, 발광 소자(41)는 그 흐르는 전류량에 따른 휘도로 발광한다. 이 동작을 행마다 순차적으로 수행함으로써 화상을 표시할 수 있다.
또한, 도 27의 (A), (B)에서는 표시 소자로서 액정 소자(31)나 발광 소자(41)를 이용한 예를 도시하였지만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않으며, 다양한 표시 소자를 사용할 수도 있다. 예를 들어, EL(일렉트로루미네선스) 소자(유기물 및 무기물을 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자), LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등), 트랜지스터(전류에 따라 발광하는 트랜지스터), 전자 방출 소자, 액정 소자, 전자 잉크, 전기 영동 소자, 그레이팅 라이트 밸브(GLV), 플라즈마 디스플레이(PDP), MEMS(Micro Electro Mechanical System)를 사용한 표시 소자, 디지털 마이크로 미러 디바이스(DMD), DMS(Digital Micro Shutter), IMOD(Interferometric Modulator Display) 소자, 셔터 방식의 MEMS 표시 소자, 광 간섭 방식의 MEMS 표시 소자, 일렉트로 웨팅 소자, 압전 세라믹 디스플레이, 카본 나노 튜브 등, 전자기적 작용에 의하여 콘트라스트, 휘도, 반사율, 투과율 등이 변화되는 표시 매체를 갖는 것을 들 수 있다. EL 소자를 사용한 표시 장치의 일례로서는 EL 디스플레이 등이 있다. 전자 방출 소자를 사용한 표시 장치의 일례로서는 필드 에미션 디스플레이(FED) 또는 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있다. 액정 소자를 사용한 표시 장치의 일례로서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 전자 잉크 또는 전기 영동 소자를 사용한 표시 장치의 일례로서는 전자 종이 등이 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 실현하기 위해서는, 화소 전극의 일부 또는 모두가 반사 전극으로서 기능하도록 한다. 예를 들어, 화소 전극의 일부 또는 모두가 알루미늄, 은 등을 포함하도록 한다. 이 경우, 반사 전극 아래에 SRAM 등 기억 회로를 제공할 수도 있다. 이로써, 소비 전력을 더 저감할 수 있다.
도 1의 (B)는 도 27의 (A)에서 설명한 회로 구성을 도 1의 (A)의 레이아웃에 적용한 경우의 회로 구성의 예를 도시한 것이다.
도 1의 (B)에는 화소(13)로서 m번째 행(m은 자연수)의 화소로서 화소(13_1), (m+1)번째 행의 화소로서 화소(13_2)를 도시하였다.
화소(13_1)는 R 광의 투과를 제어하는 부화소(14R_1), G 광의 투과를 제어하는 부화소(14G_1), B 광의 투과를 제어하는 부화소(14B_1), 및 W 광의 투과를 제어하는 부화소(14W_1)를 구비한다. 또한, 화소(13_2)는 R 광의 투과를 제어하는 부화소(14R_2), G 광의 투과를 제어하는 부화소(14G_2), B 광의 투과를 제어하는 부화소(14B_2), 및 W 광의 투과를 제어하는 부화소(14W_2)를 구비한다.
또한, 부화소(14R_1) 및 부화소(14R_2)를 제 1 부화소로 부르는 경우가 있다. 부화소(14G_1) 및 부화소(14G_2)를 제 2 부화소로 부르는 경우가 있다. 부화소(14B_1) 및 부화소(14B_2)를 제 3 부화소로 부르는 경우가 있다. 부화소(14W_1) 및 부화소(14W_2)를 제 4 부화소로 부르는 경우가 있다.
화소(13_1) 및 화소(13_2)가 구비하는 부화소(14R_1)~부화소(14W_2)는 각각 트랜지스터(103), 용량 소자(105), 및 액정 소자(31)를 구비한다.
또한, 도 1의 (B)에는 주사선(17)으로서, M번째 행(M은 자연수)의 주사선으로서 주사선(17_1), (M+1)번째 행의 주사선으로서 주사선(17_2), (M+2)번째 행의 주사선으로서 주사선(17_3)을 도시하였다.
또한, 도 1의 (B)에는 신호선(25)으로서, n번째(n은 자연수) 열의 신호선으로서 신호선(25_1), (n+1)번째 열의 신호선으로서 신호선(25_2), (n+2)번째 열의 신호선으로서 신호선(25_3)을 도시하였다.
또한, 부화소(14R)를 제 1 부화소로 부르는 경우가 있다. 부화소(14G)를 제 2 부화소로 부르는 경우가 있다. 부화소(14B)를 제 3 부화소로 부르는 경우가 있다. 부화소(14W)를 제 4 부화소로 부르는 경우가 있다.
게이트 전극이기도 한 제 1 게이트선은 4개의 부화소 중 3개의 부화소를 선택하도록 접속되고, 제 2 게이트선은 나머지 부화소를 선택함과 함께 다음 행의 하나의 부화소를 선택하도록 접속된다.
화소(13_1) 및 화소(13_2) 내의 부화소(14R_1) 및 부화소(14R_2)를 도 1의 (A), (B)와 같이 배치함으로써 신호선 수를 스트라이프 형태로 배치된 RGB의 부화소를 갖는 화소에서의 그것과 같은 수로 할 수 있다. 이에 더하여, 2개의 화소당 주사선 수를 3개로 억제할 수 있다.
예를 들어, 표시 장치가 액정 표시 장치인 경우, RGBW의 4개의 부화소를 스트라이프 형태로 배치하면, 데이터선 4개, 주사선 1개, 용량선 1개로 총 6개의 배선을 사용하여 제어할 수 있지만, 신호선 수가 증가된다.
또한, RGBW의 4개의 부화소를 2행2열의 배치로 하는 경우, 데이터선 2개, 주사선 2개, 용량선 1개로 총 5개의 배선을 사용하여 제어할 수 있지만, 1행의 화소당 주사선 수가 증가된다. 이 경우, 주사선 구동 회로(12)의 회로 구성이 커져 표시 장치의 베젤 슬림화가 어려워진다.
한편, 본 발명의 일 형태에 따른 구성에서는 2행으로 배치된 화소(13_1), 화소(13_2)가 갖는 부화소(14R_1)~부화소(14W_2)를 3행의 주사선에 의하여 구동할 수 있다. 또한, 본 발명의 일 형태에 따른 구성에서는 신호선 수를 RGB의 3개의 부화소를 스트라이프 형태로 배치한 경우와 같은 수로 억제할 수 있으므로, RGB의 4개의 부화소를 스트라이프 형태로 배치한 경우에 비하여 신호선 수를 저감할 수 있다. 그러므로, 특히 주사선 구동 회로(12)의 회로 구성을 작게 할 수 있기 때문에, 표시 장치의 베젤 슬림화를 실현할 수 있다.
도 28의 (A)는 표시 장치가 구비하는 트랜지스터(103) 및 용량 소자(105)의 단면도이다.
도 28의 (A)에 도시된 트랜지스터(103)는 기판(302) 위의 게이트 전극으로서 기능하는 도전막(304c)과, 기판(302) 및 도전막(304c) 위의 게이트 절연막(51)과, 게이트 절연막(51)을 개재(介在)하여 도전막(304c)과 중첩되는 산화물 반도체막(308b)과, 산화물 반도체막(308b)에 접촉하는, 소스 전극 및 드레인 전극으로서 기능하는 한 쌍의 도전막(310d, 310e)을 구비한다.
또한, 게이트 절연막(51) 위에는 금속 산화물막(308c)이 제공된다. 또한, 금속 산화물막(308c)은 트랜지스터(103)에 포함되는 한 쌍의 도전막 중 한쪽의 도전막(310e)과 접속된다. 또한, 트랜지스터(103) 및 금속 산화물막(308c) 위에는 무기 절연막(53)이 제공된다. 무기 절연막(53) 위에는 도전막(316b)이 제공된다. 금속 산화물막(308c), 무기 절연막(53), 및 도전막(316b)으로 용량 소자(105)가 구성된다.
또한, 무기 절연막(53) 및 도전막(316b) 위에는 유기 절연막(317)이 제공된다. 또한, 무기 절연막(53) 및 유기 절연막(317)에 형성된 개구부를 통하여 도전막(310e)과 접속되는 도전막(319)이, 유기 절연막(317) 위에 제공된다. 도전막(319)은 화소 전극으로서 기능한다.
금속 산화물막(308c)은 산화물 반도체막(308b)과 동시에 형성된 산화물 반도체막에, 수소, 붕소, 인, 질소, 주석, 안티모니, 희가스 원소, 알칼리 금속, 알칼리 토금속 등 불순물을 첨가하여 산소 결손을 형성함으로써, 도전성이 향상되어 도전성을 갖는 막이 된다. 또한, 산화물 반도체막은 투광성을 갖기 때문에, 금속 산화물막(308c)도 투광성을 갖는다.
또한, 산소 결손이 형성된 산화물 반도체는 산소 결손 사이트(site)에 수소가 들어감으로써, 전도대 근방에 도너 준위가 형성된다. 이로써, 산화물 반도체는 도전성이 높아져 도전체가 된다. 도전체가 된 산화물 반도체를 금속 산화물막으로 부르지만, 산화물 도전체로 부르는 경우도 있다. 일반적으로 산화물 반도체는 에너지 갭이 크기 때문에, 가시광 투광성을 갖는다. 한편, 산화물 도전체는 전도대 근방에 도너 준위를 갖는 산화물 반도체이다. 따라서, 이 도너 준위로 인한 흡수의 영향은 작고, 가시광 투광성이 산화물 반도체와 같은 정도이다.
또한, 도전막(316b) 및 도전막(319)은 투광성을 갖는 도전막으로 형성된다. 그러므로, 용량 소자(105)는 투광성을 갖는다. 이로써, 화소에서 용량 소자의 면적을 크게 할 수 있으며, 용량 소자의 용량값 및 화소의 개구율을 향상시킬 수 있다.
무기 절연막(53)은 적어도 산화물 절연막을 포함하고, 산화물 절연막 및 질화물 절연막의 적층이면 더 바람직하다. 무기 절연막(53) 중 산화물 반도체막(308b)과 접촉하는 영역에 산화물 절연막이 형성됨으로써, 산화물 반도체막(308b)과 무기 절연막(53) 사이의 계면에서의 결함량을 저감할 수 있다.
또한, 질화물 절연막은 물이나 수소 등에 대한 배리어막으로서 기능한다. 산화물 반도체막(308b)에 물이나 수소 등이 포함되면, 산화물 반도체막(308b)에 포함되는 산소와, 물이나 수소 등이 반응하여 산소 결손이 형성된다. 산소 결손에 의하여 산화물 반도체막(308b) 내에 캐리어가 생성되어 트랜지스터의 문턱 전압이 음 방향으로 변동되어 노멀리 온(normally-on) 특성이 된다. 이로써, 무기 절연막(53)에 질화물 절연막을 제공함으로써, 외부로부터 산화물 반도체막(308b)으로 물이나 수소 등이 확산되는 양을 저감할 수 있어, 산화물 반도체막(308b)의 결함량을 저감할 수 있다. 이로써, 무기 절연막(53)에서 산화물 반도체막(308b) 측으로부터 순차적으로 산화물 절연막 및 질화물 절연막이 적층됨으로써, 산화물 반도체막(308b)과 무기 절연막(53)의 계면에서의 결함량, 및 산화물 반도체막(308b) 중의 산소 결손량을 저감할 수 있으며, 노멀리 오프 특성의 트랜지스터를 제작할 수 있다.
유기 절연막(317)은 아크릴 수지, 폴리이미드 수지, 에폭시 수지 등의 유기 수지로 형성되기 때문에 평탄성이 높다. 또한, 유기 절연막(317)의 두께는 500nm 이상 5000nm 이하, 바람직하게는 1000nm 이상 3000nm 이하이다.
또한, 유기 절연막(317) 위에 형성된 도전막(319)은 트랜지스터(103)와 접속된다. 도전막(319)은 화소 전극으로서 기능하고, 무기 절연막(53) 및 유기 절연막(317)에 형성된 개구부를 통하여 트랜지스터(103)와 접속된다. 즉, 도전막(319)은 트랜지스터(103)와 떨어져 있기 때문에, 트랜지스터(103)의 도전막(310d)의 전위의 영향을 받기 어렵다. 이로써, 도전막(319)을 트랜지스터(103)와 중첩시킬 수 있어, 화소의 개구율을 향상시킬 수 있다.
여기서, 비교예로서 무기 절연막(53) 위에 유기 절연막(317)이 형성되지 않은 트랜지스터(103)를 갖는 표시 장치에 있어서, 트랜지스터(103)의 게이트 전극으로서 기능하는 도전막(304c)에 음 전압을 인가한 경우에 대하여 설명한다.
게이트 전극으로서 기능하는 도전막(304c)에 음 전압이 인가되면 전계가 발생된다. 이 전계는 산화물 반도체막(308b)으로 차폐되지 않고 무기 절연막(53)에도 영향을 미치기 때문에, 무기 절연막(53)의 표면에 약한 양 전하가 대전된다. 또한, 게이트 전극으로서 기능하는 도전막(304c)에 음 전압이 인가되면, 공기 중에 포함되는 양의 가전 입자(charged particles)가 무기 절연막(53)의 표면에 흡착되어 무기 절연막(53)의 표면에 약한 양 전하가 대전된다.
무기 절연막(53)의 표면에 양 전하가 대전됨으로써, 전계가 발생되어 이 전계가 산화물 반도체막(308b)과 무기 절연막(53)의 계면에도 영향을 미친다. 이로써, 산화물 반도체막(308b)과 무기 절연막(53)의 계면에서 실질적으로 양 바이어스가 인가된 상태가 되어 트랜지스터의 문턱 전압이 음 방향으로 변동된다.
한편, 도 28의 (A)에 도시된 트랜지스터(103)는 무기 절연막(53) 위에 유기 절연막(317)을 구비한다. 유기 절연막(317)은 두껍기 때문에, 게이트 전극으로서 기능하는 도전막(304c)에 음 전압이 인가됨으로써 발생되는 전계가 유기 절연막(317)의 표면에 영향을 미치지 않아 유기 절연막(317)의 표면에 양 전하가 대전되기 어렵다. 또한, 공기 중에 포함되는 양 가전 입자가 유기 절연막(317)의 표면에 흡착되더라도, 유기 절연막(317)이 두껍기 때문에, 유기 절연막(317)의 표면에 흡착된 양 가전 입자의 전계는 산화물 반도체막(308b)과 무기 절연막(53)의 계면에 영향을 미치기 어렵다. 이로써, 산화물 반도체막(308b)과 무기 절연막(53)의 계면에서 실질적으로 양 전압이 인가된 상태가 되지 않기 때문에 트랜지스터의 문턱 전압의 변동이 작다.
또한, 유기 절연막(317)에서는 물 등이 확산되기 쉽지만, 무기 절연막(53)이 질화물 절연막을 포함함으로써, 질화물 절연막이 물에 대한 배리어막이 되어, 유기 절연막(317)으로 확산된 물이 산화물 반도체막(308b)으로도 확산되는 것을 방지할 수 있다.
상술한 것으로부터, 유기 절연막(317)을 트랜지스터 위에 제공함으로써, 트랜지스터의 전기 특성의 편차를 저감할 수 있다. 또한, 노멀리 오프 특성을 갖고 신뢰성이 높은 트랜지스터를 제작할 수 있다. 또한, 유기 절연막은 인쇄법, 도포법 등을 이용하여 형성할 수 있기 때문에 제작 시간을 단축할 수 있다. 또한, 유기 절연막(317) 위에 화소 전극으로서 기능하는 도전막을 제공함으로써, 화소의 개구율을 향상시킬 수 있다.
<산화물 도전체(금속 산화물막)에 대하여>
여기서, 산화물 반도체로 형성되는 막(이하에서 산화물 반도체막(OS)이라고 함) 및 산화물 도전체로 형성되는 막(이하에서 산화물 도전체막(OC)이라고 함) 각각의 저항률의 온도 의존성에 대하여 도 29를 사용하여 설명한다. 도 29는 가로 축에 측정 온도를, 세로 축에 저항률을 나타내었다. 또한, 산화물 반도체막(OS)의 측정 결과를 동그라미로, 산화물 도전체막(OC)의 측정 결과를 사각으로 나타내었다.
또한, 산화물 반도체막(OS)을 포함한 시료는, 유리 기판 위에, 원자수비가 In:Ga:Zn=1:1:1.2인 스퍼터링 타깃을 사용한 스퍼터링법에 의하여 두께 35nm의 In-Ga-Zn 산화물막을 형성하고, 그 위에 원자수비가 In:Ga:Zn=1:4:5인 스퍼터링 타깃을 사용한 스퍼터링법에 의하여 두께 20nm의 In-Ga-Zn 산화물막을 형성하고, 450℃의 질소 분위기에서 열처리한 후에 450℃의 질소 및 산소의 혼합 가스 분위기에서 열처리하고, 이들 위에 플라즈마 CVD법으로 산화질화 실리콘막을 형성함으로써 제작하였다.
또한, 산화물 도전체막(OC)을 포함한 시료는, 유리 기판 위에, 원자수비가 In:Ga:Zn=1:1:1인 스퍼터링 타깃을 사용한 스퍼터링법에 의하여 두께 100nm의 In-Ga-Zn 산화물막을 형성하고, 450℃의 질소 분위기에서 열처리한 후에 450℃의 질소 및 산소의 혼합 분위기에서 열처리하고, 그 위에 플라즈마 CVD법으로 질화 실리콘막을 형성함으로써 제작되었다.
도 29를 보면 알 수 있듯이, 산화물 도전체막(OC)의 저항률의 온도 의존성은 산화물 반도체막(OS)의 저항률의 온도 의존성보다 작다. 대표적으로는, 80K 이상 290K 이하에서 산화물 도전체막(OC)의 저항률의 변화율은 ±20% 미만이다. 또는, 150K 이상 250K 이하에서의 저항률의 변화율은 ±10% 미만이다. 즉, 산화물 도전체는 축퇴 반도체(degenerate semiconductor)이며, 전도대 하단(edge)과 페르미 준위가 일치 또는 실질적으로 일치한다고 추정된다. 그러므로, 배선, 전극, 화소 전극 등에 산화물 도전체막을 사용할 수 있다.
<변형예 1>
도 28의 (A)에 도시된 트랜지스터의 변형예에 대하여 도 28의 (B)를 사용하여 설명한다. 본 변형예에 제시되는 트랜지스터(103c)는 다계조 마스크를 이용하여 형성된 산화물 반도체막(308e) 및 한 쌍의 도전막(310f, 310g)을 갖는 것을 특징으로 한다. 또한, 트랜지스터(103c)와 용량 소자(105)가 화소 전극으로서 기능하는 도전막(319)을 통하여 서로 접속되는 것을 특징으로 한다.
다계조 마스크를 이용함으로써, 복수의 두께를 갖는 레지스트 마스크를 형성할 수 있으며, 이 레지스트 마스크를 이용하여 산화물 반도체막(308e)을 형성한 후, 산소 플라즈마 등에 레지스트 마스크를 노출시킴으로써, 레지스트 마스크의 일부가 제거되어, 한 쌍의 도전막을 형성하기 위한 레지스트 마스크가 된다. 이로써, 산화물 반도체막(308e) 및 한 쌍의 도전막(310f, 310g)의 제작 공정에서 포토리소그래피 공정 수를 삭감할 수 있다.
또한, 다계조 마스크를 이용하여 형성한 산화물 반도체막(308e)의 일부는 평면 형상에서 한 쌍의 도전막(310f, 310g)을 넘어 돌출되고 한 쌍의 도전막(310f, 310g)에 덮이지 않는다. 즉, 산화물 반도체막(308e)의 일부는 한 쌍의 도전막(310f, 310g)보다 외측에 노출된다.
또한, 도 28의 (B)에서 금속 산화물막(308f)이 게이트 절연막(51) 위에 형성된다. 또한, 금속 산화물막(308f) 위에 도전막(310f, 310g)과 동시에 도전막(310h)이 형성된다. 또한, 도전막(319)이 도전막(310g) 및 도전막(310h)과 접속된다. 이로써, 트랜지스터(103c)와 용량 소자(105)가 서로 전기적으로 접속된다.
<변형예 2>
도 28의 (A)에 도시된 트랜지스터의 변형예에 대하여 도 28의 (C)를 사용하여 설명한다. 본 변형예에 제시되는 트랜지스터(103d)는 채널 보호 구조로 형성된 트랜지스터인 것을 특징으로 한다.
채널 보호 구조의 트랜지스터(103d)는 절연막(53a)에 개구부를 갖고, 이 개구부를 통하여 산화물 반도체막(308b)과 한 쌍의 도전막(310i, 310j)이 접속되는 형상이다. 이러한 형상으로 함으로써, 산화물 반도체막(308b)에 가해지는 대미지를 저감할 수 있다.
<변형예 3>
도 28의 (A)~(C)에 도시된 표시 장치에서, 경우 또는 상황에 따라, 예를 들어 광을 반사하는 기능을 갖는 도전막을 사용하여 도전막(319)을 형성하여도 좋다. 또는, 적층막을 사용하여 도전막(319)을 형성하고, 이 적층막 중 적어도 하나의 막으로서 광을 반사하는 기능을 갖는 도전막을 사용하여도 좋다. 광을 반사하는 기능을 갖는 도전막의 재료의 일례로서는 은, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐 등을 사용할 수 있다. 또는, 도전막(319)으로서 은을 사용하여 형성한 막이 ITO 사이에 끼워진 적층막을 사용하여 형성하여도 좋다. 이러한 경우, 반사형 표시 장치, 반투과형 표시 장치, 톱 에미션 구조의 발광 장치 등에 도 28의 (A)~(C)에 도시된 표시 장치를 적용할 수 있다.
여기까지 설명한 본 발명의 일 형태에 따른 표시 장치는 제 1~제 4 부화소를 갖는 제 1 화소와, 제 1 화소의 다음 행에 배치되는 제 1~제 4 부화소를 갖는 제 2 화소와, 제 1 화소가 갖는 제 1~제 3 부화소를 선택하기 위한 신호를 공급하는 제 1 배선과, 제 1 화소가 갖는 제 4 부화소를 선택하기 위한 제 2 배선을 구비하고, 제 2 배선은 제 2 화소가 갖는 제 4 부화소를 선택하기 위한 배선인, 표시 장치이다.
그러므로, 신호선 수를, RGB 3개의 부화소를 스트라이프 형태로 배치한 경우와 같은 수로 할 수 있음과 함께, 2행의 화소당 주사선 수를 3개로 억제할 수 있기 때문에, 주사선 구동 회로(12)의 회로 구성을 작게 할 수 있다. 그러므로, 표시 장치의 베젤 슬림화를 실현할 수 있다.
또한, 본 발명의 일 형태에 따른 표시 장치에서는 용량 소자가 투광성을 갖기 때문에, 부화소 내에 큰(대면적) 용량 소자를 형성할 수 있다. 따라서, 개구율을 향상, 대표적으로는 50% 이상, 바람직하게는 60% 이상으로 할 수 있고, 용량값이 큰 표시 장치를 구현할 수 있다. 예를 들어, 해상도가 높은 표시 장치, 예를 들어 액정 표시 장치에서는 화소 면적이 작아져 용량 소자의 면적도 작아진다. 이로써, 해상도가 높은 표시 장치에서, 용량 소자에 축적되는 전하량이 적어진다. 그러나, 본 실시형태에 제시되는 용량 소자(105)는 투광성을 가지기 때문에, 이 용량 소자를 화소에 제공하면 각 화소에서 충분한 용량값을 얻으면서 개구율을 향상시킬 수 있다.
또한, 액정 표시 장치에 있어서, 용량 소자의 용량값을 크게 할수록, 전계를 가한 상황에서의 액정 소자의 액정 분자의 배향을 일정하게 유지할 수 있는 기간을 길게 할 수 있다. 정지 화상을 표시하는 경우에는 이 기간을 길게 하여 화상 데이터를 재기록하는 횟수를 줄일 수 있기 때문에 소비 전력을 저감할 수 있다. 또한, 본 실시형태에서 제시하는 구조를 적용하면 고해상도 표시 장치에서도 개구율을 향상시킬 수 있기 때문에 백 라이트 등 광원의 광을 효율적으로 이용하여 표시 장치의 소비 전력을 저감할 수 있다.
또한, 화소는 R 부화소, G 부화소, B 부화소, 및 W 부화소의 4가지 부화소를 구비하여도 좋지만, 본 발명의 일 형태는 이에 한정되지 않는다. 하나의 화소는 4가지 부화소 중 적어도 복수의 부화소를 구비하면 된다. 또한, 각 화소가 갖는 부화소는 화소마다 달라도 좋다.
예를 들어, 제 1 화소가 R 부화소, G 부화소, B 부화소를 구비하고, 제 2 화소가 R 부화소, G 부화소, W 부화소를 구비하여도 좋다. 또는, 제 1 화소가 R 부화소, G 부화소를 구비하고, 제 2 화소가 B 부화소, W 부화소를 구비하여도 좋다. 또는, 제 1 화소가 R 부화소, G 부화소, B 부화소를 구비하고, 제 2 화소가 R 부화소, G 부화소, B 부화소, W 부화소를 구비하여도 좋다.
또한, 본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치 및 그 제작 방법에 대하여 구체적인 구성이 도시된 도면을 참조하여 설명한다.
우선, 표시 장치에 포함되는 소자 기판의 구체적인 구성에 대하여 설명한다. 여기서는 표시 장치로서 VA 방식의 액정 표시 장치를 사용하고, 이 액정 표시 장치에 포함되는 부화소(14R_1, 14G_1, 14B_1, 14W_1, 14R_2, 14G_2, 14B_2, 14W_2)(이하에서 부화소(14)라고 함)의 상면도를 참조하여 설명한다. 도 2는 부화소(14) 중 소자 기판 측의 부재의 배치를 도시한 상면도이다. 또한, 도 3은 도 2에 도시된 소자 기판 측의 부재의 상면도에 대응하는, 대향 기판 측의 부재의 배치를 도시한 상면도이다. 또한, 도 2 및 도 3은 도 1의 (B)에 도시된 회로 구성에 대응하는 상면도이다.
도 2에 있어서, 부화소(14R_1, 14G_1, 및 14B_1)의 주사선으로서 기능하는 도전막(304c) 및 부화소(14W_1 및 14W_2)의 주사선으로서 기능하는 도전막(304d)은 신호선으로서 기능하는 도전막에 실질적으로 직교하는 방향(도면 중 좌우 방향)으로 연장되어 제공된다. 신호선으로서 기능하는 도전막(310d)은 주사선으로서 기능하는 도전막에 실질적으로 직교하는 방향(도면 중 상하 방향)으로 연장되어 제공된다. 또한, 주사선으로서 기능하는 도전막(304c)은 주사선 구동 회로(12)(도 1의 (A) 참조)에 전기적으로 접속되고, 신호선으로서 기능하는 도전막(310d)은 신호선 구동 회로(16)(도 1의 (A) 참조)에 전기적으로 접속된다.
트랜지스터(103)는 주사선으로서 기능하는 도전막 및 신호선으로서 기능하는 도전막이 교차하는 영역에 제공된다. 트랜지스터(103)는 게이트 전극으로서 기능하는 도전막(304c), 게이트 절연막(도 2에는 미도시), 게이트 절연막 위의, 채널 영역이 형성되는 산화물 반도체막(308b), 및 소스 전극 및 드레인 전극으로서 기능하는 한 쌍의 도전막(310d, 310e)으로 구성된다. 또한, 도전막(304c)은 주사선으로서 기능하는 도전막으로서도 기능하며, 산화물 반도체막(308b)과 중첩되는 영역이 트랜지스터(103)의 게이트 전극으로서 기능한다. 또한, 도전막(310d)은 신호선으로서 기능하는 도전막으로서도 기능하고, 산화물 반도체막(308b)과 중첩되는 영역이 트랜지스터(103)의 소스 전극 또는 드레인 전극으로서 기능한다. 또한, 도 2에서, 주사선으로서 기능하는 도전막은 상면으로부터 볼 때 단부가 산화물 반도체막(308b)의 단부보다 외측에 위치한다. 그러므로, 주사선으로서 기능하는 도전막은 백 라이트 등의 광원으로부터의 광을 차단하는 차광막으로서 기능한다. 이로써, 트랜지스터에 포함되는 산화물 반도체막(308b)에 광이 조사되지 않고, 트랜지스터의 전기 특성의 변동을 억제할 수 있다.
또한, 금속 산화물막(308c)은 트랜지스터(103)에 포함되는 도전막(310e)과 접속된다. 또한, 금속 산화물막(308c) 위에 절연막을 개재하여 도전막(316b)이 제공된다. 또한, 금속 산화물막(308c) 위에 제공되는 절연막에 개구부(362)가 형성된다. 이 개구부(362)에서 금속 산화물막(308c)은 절연막에 포함되는 질화물 절연막(도 2에는 미도시)과 접촉한다.
용량 소자(105)는 금속 산화물막(308c)과 도전막(316b)이 중첩되는 영역에 형성된다. 금속 산화물막(308c) 및 도전막(316b)은 투광성을 갖는다. 즉, 용량 소자(105)는 투광성을 갖는다.
화소 전극으로서 기능하는 도전막(319)은 유기 절연막(도 2에는 미도시)을 개재하여 도전막(310e) 및 도전막(316b) 위에 제공된다. 또한, 도전막(319)은 개구부(364c)를 통하여 도전막(310e)과 접속된다. 즉, 트랜지스터(103), 용량 소자(105), 및 도전막(319)은 전기적으로 접속된다.
용량 소자(105)는 투광성을 갖기 때문에, 부화소(14) 내에 큰(대면적) 용량 소자(105)를 형성할 수 있다. 따라서, 개구율을 향상, 대표적으로는 50% 이상, 바람직하게는 60% 이상으로 할 수 있으며 용량값이 큰 표시 장치를 구현할 수 있다. 예를 들어, 해상도가 높은 표시 장치, 예를 들어 액정 표시 장치에서는 화소 면적이 작아져 용량 소자의 면적도 작아진다. 이로써, 해상도가 높은 표시 장치에서, 용량 소자에 축적되는 전하량이 적어진다. 그러나, 본 실시형태에 제시되는 용량 소자(105)는 투광성을 가지기 때문에, 이 용량 소자를 화소에 제공함으로써, 각 화소에서 충분한 용량값을 얻으면서 개구율을 향상시킬 수 있다. 대표적으로는 화소 밀도가 200ppi 이상, 나아가서는 300ppi 이상, 더 나아가서는 500ppi 이상인 고해상도 표시 장치에 바람직하게 사용할 수 있다.
또한, 액정 표시 장치에 있어서, 용량 소자의 용량값을 크게 할수록, 전계를 가한 상황에서의 액정 소자의 액정 분자의 배향을 일정하게 유지할 수 있는 기간을 길게 할 수 있다. 정지 화상을 표시하는 경우에는 이 기간을 길게 하여 화상 데이터를 재기록하는 횟수를 줄일 수 있기 때문에 소비 전력을 저감할 수 있다. 또한, 본 실시형태에서 제시하는 구조를 적용하면 고해상도 표시 장치에서도 개구율을 향상시킬 수 있기 때문에 백 라이트 등 광원의 광을 효율적으로 이용하여 표시 장치의 소비 전력을 저감할 수 있다.
또한, 도 3은 도 2의 상면도에 대응한 대향 기판 측의 상면도이며, 부화소(14)의 배치예이다. 부화소(14)에서는 차광부(BM)에 제공되는 개구부에 유색막(R1, G1, B1), 투광성을 갖는 층(W1), 유색막(R2, G2, B2), 투광성을 갖는 층(W2)이 제공되어 있다.
차광막(BM)은 특정 파장대역의 광을 차광하는 기능을 가지면 좋으며, 금속막 또는 흑색 안료 등을 함유한 유기 절연막 등을 사용할 수 있다.
유색막(R1, G1, B1, R2, G2, B2)은 투과시키는 광원의 광을 소정의 색을 나타내는 광으로 변환하기 위한 층이다. 상기 층으로서는 대표적으로 컬러 필터를 사용하고, RGB 부화소 중 대응하는 부화소에 배치하면 좋다.
투광성을 갖는 층(W1, W2)은 광원의 광이 투과하는 층이다. 대표적으로는, 아크릴 수지, 폴리이미드, 에폭시 수지 등 유기 수지를 사용하고, W 부화소에 대응하는 부화소에 배치하면 좋다. 또한, 투광성을 갖는 층(W1, W2)은 배치하지 않아도 좋다. 또는, 투광성을 갖는 층(W1, W2)을 갖는 층으로서, 특정한 파장의 광을 흡수하는 층을 제공하는 구성으로 하여도 좋다. 상기 구성의 경우, 예를 들어 광원의 광의 파장에 따라 적절한 백색이 얻어지지 않아도 화이트 밸런스를 조정할 수 있으므로, 색순도가 높은 표시를 수행할 수 있다.
도 2, 도 3의 선 C-D 부분의 단면도를 도 4에 도시하였다. 또한, 도 4에서 A-B 부분에 도 1을 사용하여 설명한 주사선 구동 회로(12) 및 신호선 구동 회로(16)를 포함하는 구동 회로부(상면도는 생략함)의 단면을 도시하였다. 본 실시형태에서는 표시 장치로서 VA 방식의 액정 표시 장치에 대하여 설명한다.
본 실시형태에 제시되는 액정 표시 장치는 한 쌍의 기판(기판(302)과 기판(342)) 사이에 액정 소자(322)가 제공되어 있다.
액정 소자(322)는 기판(302) 위의 도전막(319), 배향성을 제어하는 막(이하에서, 배향막(320, 352)이라고 함), 액정층(321), 및 도전막(350)을 구비한다. 또한, 도전막(319)은 액정 소자(322)의 한쪽 전극으로서 기능하고, 도전막(350)은 액정 소자(322)의 다른 쪽 전극으로서 기능한다.
이와 같이 액정 표시 장치란, 액정 소자를 구비하는 장치를 말한다. 또한, 액정 표시 장치는 복수의 화소를 구동시키는 구동 회로 등을 포함한다. 또한, 액정 표시 장치는 다른 기판 위에 배치된 제어 회로, 전원 회로, 신호 생성 회로, 및 백 라이트 모듈 등을 포함하며, 액정 모듈로 부르는 경우도 있다.
구동 회로부에 있어서, 게이트 전극으로서 기능하는 도전막(304a), 게이트 절연막(51)으로서 기능하는 절연막(305) 및 절연막(306), 채널 영역이 형성되는 산화물 반도체막(308a), 소스 전극 및 드레인 전극으로서 기능하는 도전막(310a, 310b)으로 트랜지스터(102)가 구성된다. 산화물 반도체막(308a)은 게이트 절연막(51) 위에 제공된다.
화소부에 있어서, 게이트 전극으로서 기능하는 도전막(304c), 게이트 절연막(51)으로서 기능하는 절연막(305) 및 절연막(306), 게이트 절연막(51) 위의, 채널 영역이 형성되는 산화물 반도체막(308b), 및 소스 전극 및 드레인 전극으로서 기능하는 도전막(310d, 310e)으로 트랜지스터(103)가 구성된다. 산화물 반도체막(308b)은 게이트 절연막(51) 위에 제공된다. 또한, 도전막(310d, 310e) 위에는 무기 절연막(53)인 절연막(312) 및 절연막(314)이 보호막으로서 제공된다.
또한, 한쪽 전극으로서 기능하는 금속 산화물막(308c), 유전체막으로서 기능하는 절연막(314), 다른 쪽 전극으로서 기능하는 도전막(316b)으로 용량 소자(105)가 구성된다. 금속 산화물막(308c)은 게이트 절연막(51) 위에 제공된다.
무기 절연막(53) 위에 유기 절연막(317)이 제공된다. 또한, 유기 절연막(317) 위에는 화소 전극으로서 기능하는 도전막(319)이 형성된다. 도전막(319)은 도전막(310e)과 접속된다.
또한, 구동 회로부에서 도전막(304a, 304c)과 동시에 형성된 도전막(304b)과, 도전막(310a, 310b, 310d, 310e)과 동시에 형성된 도전막(310c)은, 도전막(319)과 동시에 형성된 투광성을 갖는 도전막(319a)에 의하여 접속된다.
도전막(304b)과 도전막(319a)은 절연막(305), 절연막(306), 절연막(312), 절연막(314), 및 유기 절연막(317)에 형성된 개구부를 통하여 서로 접속된다. 또한, 도전막(310c)과 도전막(319a)은 절연막(312), 절연막(314), 및 유기 절연막(317)에 형성된 개구부를 통하여 서로 접속된다.
또한, 도시하지 않았지만, 도전막(316b)은 도전막(319, 319a)과 동시에 형성된 도전막을 통하여, 도전막(304a, 304b, 304c)과 동시에 형성된 도전막, 또는 도전막(310a, 310b, 310c, 310d, 310e)과 동시에 형성된 도전막과 전기적으로 접속된다. 또한, 도전막(304a, 304b, 304c)과 동시에 형성된 도전막, 또는 도전막(310a, 310b, 310c, 310d, 310e)과 동시에 형성된 도전막을 통하여 공통 전위, 접지 전위 등 임의의 전위가 도전막(316b)에 인가된다.
여기서, 도 4에 도시된 표시 장치의 구성 요소에 대하여 이하에서 설명한다.
기판(302) 위에는 도전막(304a, 304b, 304c)이 제공된다. 도전막(304a)은 구동 회로부의 트랜지스터의 게이트 전극으로서 기능한다. 또한, 도전막(304b)은 구동 회로부에 제공되고 도전막(310c)에 접속된다. 또한, 도전막(304c)은 화소부(11)에 제공되고, 화소부의 트랜지스터의 게이트 전극으로서 기능한다.
기판(302)의 재질 등에 큰 제한은 없지만, 적어도 나중의 열처리에 견딜 수 있을 정도의 내열성을 가질 필요가 있다. 예를 들어, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 기판(302)으로서 사용하여도 좋다. 또한, 실리콘이나 탄소화 실리콘 등으로 이루어진 단결정 반도체 기판이나 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어진 화합물 반도체 기판, SOI 기판 등을 사용할 수도 있고, 이와 같은 기판 위에 반도체 소자가 제공된 것을 기판(302)으로서 사용하여도 좋다. 또한, 기판(302)으로서 유리 기판을 사용하는 경우에는 6세대(1500mm×1850mm), 7세대(1870mm×2200mm), 8세대(2200mm×2400mm), 9세대(2400mm×2800mm), 10세대(2950mm×3400mm) 등 대면적 기판을 사용함으로써, 대형 액정 표시 장치를 제작할 수 있다.
또한, 기판(302)으로서 가요성 기판을 사용하고, 가요성 기판 위에 직접 트랜지스터를 형성하여도 좋다. 또는, 기판(302)과 트랜지스터 사이에 박리층을 제공하여도 좋다. 박리층은 그 위에 소자부를 일부 또는 모두 완성시킨 후, 기판(302)으로부터 분리하여 다른 기판에 전재(轉載)하는 데에 사용할 수 있다. 이 때, 트랜지스터를 내열성이 떨어지는 기판이나 가요성 기판에도 전재할 수 있다.
도전막(304a, 304b, 304c)은 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐 중에서 선택된 금속 원소, 이들 금속 원소 중 어느 것을 성분으로 함유한 합금, 또는 이들 금속 원소를 함유한 합금 등을 사용하여 형성할 수 있다. 또한, 망간, 지르코늄 중 어느 하나 또는 양쪽의 금속 원소를 사용하여도 좋다. 또한, 도전막(304a, 304b, 304c)은 단층 구조이든 2층 이상의 적층 구조이든 어느 쪽이라도 좋다. 예를 들어, 실리콘을 함유한 알루미늄막의 단층 구조, 알루미늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층한 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층한 2층 구조, 타이타늄막 위에 알루미늄막을 적층하고 그 위에 타이타늄막을 더 형성한 3층 구조 등이 있다. 또한, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수의 원소와 알루미늄을 함유한 합금막 또는 질화막을 사용하여도 좋다.
또한, 도전막(304a, 304b, 304c)으로서는 인듐 주석 산화물, 산화 텅스텐을 함유한 인듐 산화물, 산화 텅스텐을 함유한 인듐 아연 산화물, 산화 타이타늄을 함유한 인듐 산화물, 산화 타이타늄을 함유한 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘이 첨가된 인듐 주석 산화물 등 투광성을 갖는 도전 재료를 사용할 수도 있다. 또한, 상기 투광성을 갖는 도전 재료와 상기 금속 원소의 적층 구조로 할 수도 있다.
기판(302) 및 도전막(304a, 304c, 304b) 위에는 절연막(305), 절연막(306)이 제공된다. 절연막(305), 절연막(306)은 구동 회로부의 트랜지스터의 게이트 절연막(51), 및 화소부(11)의 트랜지스터의 게이트 절연막(51)으로서 기능한다.
절연막(305)은 예를 들어, 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등을 함유한 질화물 절연막을 사용하여 형성하는 것이 바람직하다.
절연막(306)에 예를 들어, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 갈륨, 또는 Ga-Zn계 금속 산화물 등을 사용하여 적층 또는 단층으로 형성하면 좋다. 또한, 절연막(306)으로서 하프늄 실리케이트(HfSiOx), 질소가 첨가된 하프늄 실리케이트(HfSixOyNz), 질소가 첨가된 하프늄 알루미네이트(HfAlxOyNz), 산화 하프늄, 산화 이트륨 등 high-k 재료를 사용함으로써 트랜지스터의 게이트 누설 전류를 저감할 수 있다.
절연막(305) 및 절연막(306)의 총 두께는 5nm 이상 400nm 이하, 더 바람직하게는 10nm 이상 300nm 이하, 보다 바람직하게는 50nm 이상 250nm 이하로 하면 좋다.
절연막(306) 위에는 산화물 반도체막(308a, 308b), 금속 산화물막(308c)이 제공된다. 산화물 반도체막(308a)은 도전막(304a)과 중첩되는 위치에 형성되고, 구동 회로부의 트랜지스터의 채널 영역으로서 기능한다. 또한, 산화물 반도체막(308b)은 도전막(304c)과 중첩되는 위치에 형성되고, 화소부의 트랜지스터의 채널 영역으로서 기능한다. 금속 산화물막(308c)은 트랜지스터(103)에 포함되는 도전막(310e)과 접속되며 용량 소자(105)의 전극으로서 기능한다.
산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)의 재료의 대표적인 예로서는 In-Ga 산화물, In-Zn 산화물, In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)이 있다. 또한, 산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)은 투광성을 갖는다.
또한, 산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)이 In-M-Zn 산화물막인 경우에 In과 M의 합을 100atomic%로 하였을 때, In과 M의 원자수비는 In이 25atomic% 이상이고 M이 75atomic% 미만인 것이 바람직하고, In이 34atomic% 이상이고 M이 66atomic% 미만이면 더 바람직하다.
산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)의 에너지 갭은 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상이다. 이와 같이, 에너지 갭이 넓은 산화물 반도체를 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
산화물 반도체막(308a, 308b) 및 금속 산화물막(308c) 각각의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 50nm 이하로 한다.
산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)으로서 원자수비가 In:Ga:Zn=1:1:1, In:Ga:Zn=1:1:1.2, 또는 In:Ga:Zn=3:1:2인 In-Ga-Zn 산화물을 사용할 수 있다. 또한, 산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)의 원자수비는 각각 상기 원자수비의 ±20%의 오차 변동이 포함된다.
또한, 산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)은 예를 들어, 비단결정 구조를 가져도 좋다. 비단결정 구조는 예를 들어, 후술하는 CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor), 다결정 구조, 후술하는 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조 중 비정질 구조는 결함 준위 밀도가 가장 높고, CAAC-OS는 결함 준위 밀도가 가장 낮다. 또한, 산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)은 결정성이 같다.
또한, 산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)이 각각 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 어느 2종류 이상을 포함한 혼합막이어도 좋다. 혼합막은 예를 들어, 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 어느 2종 이상의 영역을 갖는 단층 구조인 경우가 있다. 또한, 혼합막은 예를 들어, 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 어느 2종 이상의 영역의 적층 구조를 갖는 경우가 있다.
산화물 반도체막(308a, 308b)에 14족 원소의 하나인 실리콘이나 탄소가 함유되면 산화물 반도체막(308a, 308b)에서 산소 결손이 증가되어 n형화된다. 그러므로, 산화물 반도체막(308a, 308b) 내의 실리콘이나 탄소의 농도(이차 이온 질량 분석법으로 측정되는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한, 산화물 반도체막(308a, 308b)은 이차 이온 질량 분석법으로 측정되는 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다. 알칼리 금속 및 알칼리 토금속은 산화물 반도체와 결합되었을 때 캐리어를 생성하는 경우가 있고, 이로 인하여 트랜지스터의 오프 전류가 증대될 수 있다. 그러므로, 산화물 반도체막(308a, 308b)의 알칼리 금속 또는 알칼리 토금속의 농도는 저감되는 것이 바람직하다.
또한, 산화물 반도체막(308a, 308b)에 질소가 함유되어 있으면, 캐리어인 전자의 발생으로 인하여 캐리어 밀도가 증가되어 n형화되기 쉽다. 이로써, 질소가 함유되어 있는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서, 이 산화물 반도체막에서, 질소는 가능한 한 저감되어 있는 것이 바람직하다. 예를 들어, 이차 이온 질량 분석법으로 측정되는 질소 농도가 5×1018atoms/cm3 이하인 것이 바람직하다.
산화물 반도체막(308a, 308b)으로서는 캐리어 밀도가 낮은 산화물 반도체막을 사용한다. 예를 들어, 산화물 반도체막(308a, 308b)으로서, 캐리어 밀도가 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 특히 바람직하게는 8×1011/cm3 이하, 더 바람직하게는 1×1011/cm3 이하, 더 바람직하게는 1×1010/cm3 이하이며 1×10-9/cm3 이상인 산화물 반도체막을 사용한다.
다만, 이에 한정되지 않고 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성을 갖는 것을 사용하면 좋다. 또한, 필요한 트랜지스터의 반도체 특성을 얻기 위하여 산화물 반도체막(308a, 308b)의 캐리어 밀도, 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 값으로 하는 것이 바람직하다.
산화물 반도체막(308a, 308b)은 절연막(306) 및 절연막(312) 등, 산화물 반도체막과의 계면 특성을 향상시킬 수 있는 재료로 형성되는 막과 접촉하고 있기 때문에, 산화물 반도체막(308a, 308b)은 반도체로서 기능하고, 산화물 반도체막(308a, 308b)을 갖는 트랜지스터는 우수한 전기 특성을 갖는다.
또한, 산화물 반도체막(308a, 308b)으로서 불순물 농도가 낮고 결함 준위 밀도가 낮은 산화물 반도체막을 사용함으로써, 우수한 전기 특성을 갖는 트랜지스터를 제작할 수 있어 바람직하다. 여기서는 불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 결손이 적은) 것을 '고순도 진성' 또는 '실질적으로 고순도 진성'이라고 한다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 캐리어 발생원이 적기 때문에 캐리어 밀도가 낮게 될 수 있다. 따라서, 이 산화물 반도체막에 채널 영역이 형성되는 트랜지스터의 전기 특성은 문턱 전압이 음(노멀리 온이라고도 함)이 되기 어렵다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮게 되는 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 오프 전류가 현저히 작으며, 채널 폭=1×106μm, 채널 길이 L=10μm의 소자의 경우에도, 소스 전극과 드레인 전극 사이의 전압(드레인 전압)이 1V~10V인 범위에서 오프 전류가 반도체 파라미터 분석기의 측정 한계 이하, 즉 1×10-13A 이하라는 특성을 얻을 수 있다. 따라서, 이 산화물 반도체막에 채널 영역이 형성되는 트랜지스터는 전기 특성의 변동이 작으며 신뢰성이 높은 트랜지스터가 될 수 있다. 또한, 산화물 반도체막의 트랩 준위에 포획된 전하는 소실될 때까지 걸리는 시간이 길어 마치 고정 전하처럼 행동하는 경우가 있다. 따라서, 트랩 준위 밀도가 높은 산화물 반도체막에 채널 영역이 형성되는 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다. 불순물로서는 수소, 질소, 알칼리 금속, 또는 알칼리 토금속 등이 있다.
금속 산화물막(308c)은 산화물 반도체막(308a, 308b)과 동시에 형성된 산화물 반도체막을 가공하여 형성된다. 그러므로, 금속 산화물막(308c)은 산화물 반도체막(308a, 308b)과 같은 금속 원소를 함유한 막이다. 또한, 산화물 반도체막(308a, 308b)과 같은 결정 구조 또는 다른 결정 구조를 갖는 막이다. 그러나, 산화물 반도체막(308a, 308b)과 동시에 형성된 산화물 반도체막에 불순물 또는 산소 결손을 함유시킴으로써, 도전성을 갖는 막이 되어 용량 소자의 전극으로서 기능하게 된다. 이 산화물 반도체막에 함유되는 불순물로서는 수소가 있다. 또한, 불순물로서 수소 대신에 붕소, 인, 주석, 안티모니, 희가스 원소, 알칼리 금속, 알칼리 토금속 등이 함유되어 있어도 좋다. 또는, 금속 산화물막(308c)은 산화물 반도체막(308a, 308b)과 동시에 형성되고, 플라즈마 대미지 등으로 산소 결손이 형성되어, 도전성이 향상되어 있다. 또는, 금속 산화물막(308c)은 산화물 반도체막(308a, 308b)과 동시에 형성되며, 불순물을 함유하고 플라즈마 대미지 등으로 산소 결손이 형성되어, 도전성이 향상되어 있다.
그러므로, 산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)은 모두 절연막(306) 위에 형성되지만, 불순물 농도가 다르다. 구체적으로는, 금속 산화물막(308c)은 산화물 반도체막(308a, 308b)보다 불순물 농도가 높다. 예를 들어, 산화물 반도체막(308a, 308b)에 함유되는 수소 농도는 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 이하, 보다 바람직하게는 5×1017atoms/cm3 이하, 더욱 바람직하게는 1×1016atoms/cm3 이하이고, 금속 산화물막(308c)에 함유되는 수소 농도는 8×1019atoms/cm3 이상, 바람직하게는 1×1020atoms/cm3 이상, 더 바람직하게는 5×1020atoms/cm3 이상이다. 또한, 금속 산화물막(308c)에 함유되는 수소 농도는 산화물 반도체막(308a, 308b)의 그것과 비교하여 2배 이상, 바람직하게는 10배 이상이다.
또한, 산화물 반도체막(308a, 308b)과 동시에 형성된 산화물 반도체막을 플라즈마에 노출시킴으로써, 산화물 반도체막에 대미지를 주어 산소 결손을 형성할 수 있다. 예를 들어, 산화물 반도체막 위에 플라즈마 CVD법 또는 스퍼터링법으로 막을 형성하면, 산화물 반도체막이 플라즈마에 노출되어 산소 결손이 생성된다. 또는, 절연막(312)을 형성하기 위한 에칭 처리에서 산화물 반도체막이 플라즈마에 노출됨으로써 산소 결손이 생성된다. 또는, 산화물 반도체막이 수소, 희가스, 암모니아, 산소와 수소의 혼합 가스 등의 플라즈마에 노출됨으로써 산소 결손이 생성된다. 이에 의하여, 산화물 반도체막은 도전성이 높아져 도전성을 갖는 막이 되어 금속 산화물막(308c)으로서 기능하게 된다.
즉, 금속 산화물막(308c)은 도전성이 높은 산화물 반도체막으로 형성된다고도 할 수 있다. 또한, 금속 산화물막(308c)은 도전성이 높은 금속 산화물막으로 형성된다고도 할 수 있다.
또한, 절연막(314)으로서 질화 실리콘막을 사용하는 경우, 질화 실리콘막은 수소를 함유한다. 따라서, 절연막(314)의 수소가 산화물 반도체막(308a, 308b)과 동시에 형성된 산화물 반도체막으로 확산되면, 이 산화물 반도체막에서 수소는 산소와 결합되어, 캐리어인 전자가 생성된다. 또한, 질화 실리콘막을 플라즈마 CVD법 또는 스퍼터링법으로 성막(成膜)하면, 산화물 반도체막이 플라즈마에 노출되어 산소 결손이 생성된다. 질화 실리콘막에 함유되는 수소가 이 산소 결손에 들어감으로써 캐리어인 전자가 생성된다. 이로써, 산화물 반도체막은 도전성이 높아져 금속 산화물막(308c)이 된다.
금속 산화물막(308c)은 산화물 반도체막(308a, 308b)보다 저항률이 낮다. 금속 산화물막(308c)의 저항률은 산화물 반도체막(308a, 308b)의 저항률의 1×10-8배 이상 1×10-1배 미만인 것이 바람직하고, 대표적으로는 1×10-3Ωcm 이상 1×104Ωcm 미만, 더 바람직하게는 저항률이 1×10-3Ωcm 이상 1×10-1Ωcm 미만이면 좋다.
다만, 본 발명의 실시형태의 일 형태는 상술한 것에 한정되지 않고, 금속 산화물막(308c)은 경우에 따라서는 절연막(314)과 접촉하지 않을 수도 있다.
또한, 본 발명의 실시형태의 일 형태는 상술한 것에 한정되지 않으며, 금속 산화물막(308c)은 경우에 따라 산화물 반도체막(308a) 또는 산화물 반도체막(308b)과는 별도의 공정으로 형성되어도 좋다. 이 경우에 금속 산화물막(308c)은 산화물 반도체막(308a, 308b)과는 다른 재질을 가져도 좋다. 예를 들어, 금속 산화물막(308c)은 인듐 주석 산화물(이하에서 ITO라고 함) 또는 인듐 아연 산화물 등을 사용하여 형성되어도 좋다.
본 실시형태에 따른 액정 표시 장치에서 용량 소자는 투광성을 갖는다. 이로써, 용량 소자의 점유 면적을 크게 하면서 화소의 개구율을 향상시킬 수 있다.
도전막(310a, 310b, 310c, 310d, 310e)에는 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 중의 단체금속, 또는 이들 중 어느 것을 주성분으로 함유한 합금의 단층 구조 또는 적층 구조를 사용할 수 있다. 예를 들어, 실리콘을 함유한 알루미늄막의 단층 구조, 알루미늄막 위에 타이타늄막을 적층한 2층 구조, 텅스텐막 위에 타이타늄막을 적층한 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층한 2층 구조, 타이타늄막 또는 질화 타이타늄막 위에 알루미늄막 또는 구리막을 적층하고 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성한 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막 위에 알루미늄막 또는 구리막을 적층하고 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성한 3층 구조 등이 있다. 또한, 산화 인듐, 산화 주석, 또는 산화 아연을 함유한 투명 도전 재료를 사용하여도 좋다.
절연막(306), 산화물 반도체막(308a, 308b), 금속 산화물막(308c), 및 도전막(310a, 310b, 310c, 310d, 310e) 위에는 무기 절연막(53)으로서 절연막(312) 및 절연막(314)이 제공된다. 절연막(312)은 절연막(306)과 마찬가지로 산화물 반도체막과의 계면 특성을 향상시킬 수 있는 재료를 사용하는 것이 바람직하며, 산화물 절연막을 사용하여 형성할 수 있다. 여기서는, 절연막(312)은 절연막(312a, 312b)을 적층하여 형성된다.
절연막(312a)은 산소를 투과시키는 산화물 절연막이다. 또한, 절연막(312a)은 나중에 절연막(312b)을 형성할 때 산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)이 입는 대미지를 완화시키는 막으로서도 기능한다.
절연막(312a)으로서, 두께 5nm 이상 150nm 이하, 바람직하게는 5nm 이상 50nm 이하의 산화 실리콘막, 산화질화 실리콘막 등을 사용할 수 있다. 또한, 본 명세서에서, 산화질화 실리콘막이란, 그 조성에 질소보다 산소를 많이 함유한 막을 말하고, 질화산화 실리콘막이란, 그 조성에 산소보다 질소를 많이 함유한 막을 말한다.
또한, 절연막(312a)은 산화물 절연막이고, 이 산화물 절연막은 질소를 함유하며 결함량이 적은 것이 바람직하다.
질소를 함유하며 결함량이 적은 산화물 절연막의 대표적인 예로서는, 산화질화 실리콘막, 산화질화 알루미늄막 등이 있다.
결함이 적은 산화물 절연막은 100K 이하의 ESR로 측정하여 얻어진 스펙트럼에서 g값이 2.037 이상 2.039 이하인 제 1 신호, g값이 2.001 이상 2.003 이하인 제 2 신호, 및 g값이 1.964 이상 1.966 이하인 제 3 신호가 관측된다. 또한, 제 1 신호와 제 2 신호 사이의 스플릿 폭, 및 제 2 신호와 제 3 신호 사이의 스플릿 폭은 X 밴드 ESR 측정에서 약 5mT이다. 또한, g값이 2.037 이상 2.039 이하인 제 1 신호, g값이 2.001 이상 2.003 이하인 제 2 신호, 및 g값이 1.964 이상 1.966 이하인 제 3 신호의 스핀의 총 밀도가 1×1018spins/cm3 미만이며, 대표적으로는 1×1017spins/cm3 이상 1×1018spins/cm3 미만이다.
또한, 100K 이하의 ESR 스펙트럼에서 g값이 2.037 이상 2.039 이하인 제 1 신호, g값이 2.001 이상 2.003 이하인 제 2 신호, 및 g값이 1.964 이상 1.966 이하인 제 3 신호는 질소 산화물(NOx, x는 0 이상 2 이하, 바람직하게는 1 이상 2 이하)에 기인한 신호에 상당한다. 질소 산화물의 대표적인 예로서는, 일산화 질소, 이산화 질소 등이 있다. 즉, g값이 2.037 이상 2.039 이하인 제 1 신호, g값이 2.001 이상 2.003 이하인 제 2 신호, 및 g값이 1.964 이상 1.966 이하인 제 3 신호의 스핀의 총 밀도가 낮을수록, 산화물 절연막 내의 질소 산화물의 함유량이 적다고 할 수 있다.
상기와 같이 절연막(312a) 내의 질소 산화물의 함유량이 적으면, 절연막(312a)과 산화물 반도체막의 계면에서 캐리어 트랩을 저감할 수 있다. 이로써, 표시 장치에 포함되는 트랜지스터의 문턱 전압의 변동을 저감, 즉 트랜지스터의 전기 특성의 변동을 저감할 수 있다.
또한, 절연막(312a)은 SIMS(Secondary Ion Mass Spectrometry)로 측정되는 질소 농도가 6×1020atoms/cm3 이하인 것이 바람직하다. 이로써, 절연막(312a)에서 질소 산화물이 생성되기 어려워져 절연막(312a)과 산화물 반도체막(308a, 308b) 사이의 계면에서 캐리어 트랩을 저감할 수 있다. 또한, 표시 장치에 포함되는 트랜지스터의 문턱 전압의 변동을 저감, 즉 트랜지스터의 전기 특성의 변동을 저감할 수 있다.
또한, 절연막(312a) 내에 질소 산화물 및 암모니아가 함유되면, 제작 공정 중의 열처리에서 질소 산화물 및 암모니아가 반응하여 질소 산화물이 질소 가스가 되어 이탈된다. 이로써, 절연막(312a)의 질소 농도 및 질소 산화물의 함유량을 저감할 수 있다. 또한, 절연막(312a)과 산화물 반도체막(308a, 308b) 사이의 계면에서 캐리어 트랩을 저감할 수 있다. 또한, 표시 장치에 포함되는 트랜지스터의 문턱 전압의 변동을 저감, 즉 트랜지스터의 전기 특성의 변동을 저감할 수 있다.
또한, 절연막(312a)에서는 외부로부터 절연막(312a)에 혼입된 산소 모두가 절연막(312a) 외부로 이동하는 것이 아니라 절연막(312a)에 잔류하는 산소도 있다. 또한, 절연막(312a)에 산소가 혼입됨과 함께, 절연막(312a)에 함유된 산소가 절연막(312a) 외부로 이동함으로써, 절연막(312a)에서 산소 이동이 발생될 수도 있다.
절연막(312a)으로서, 산소를 투과시키는 산화물 절연막을 형성하면, 절연막(312a) 위에 제공되는 절연막(312b)으로부터 이탈되는 산소를, 절연막(312a)을 통하여 산화물 반도체막(308a, 308b)으로 이동시킬 수 있다.
절연막(312a)에 접촉하도록 절연막(312b)이 제공된다. 절연막(312b)은 화학양론적 조성을 만족시키는 산소의 양보다 많은 산소를 함유한 산화물 절연막을 사용하여 형성된다. 화학양론적 조성을 만족시키는 산소보다 많은 산소를 함유한 산화물 절연막은 열처리에 의하여 산소의 일부가 이탈된다. 화학양론적 조성을 만족시키는 산소보다 많은 산소를 함유한 산화물 절연막은 TDS 분석을 수행하였을 때 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 3.0×1020atoms/cm3 이상인 산화물 절연막이다. 또한, 이 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 500℃ 이하인 것이 바람직하다.
절연막(312b)으로서는, 두께가 30nm 이상 500nm 이하, 바람직하게는 50nm 이상 400nm 이하인 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한, 절연막(312b)은 결함량이 적은 것이 바람직하며, 대표적으로는 ESR 측정에서, 실리콘의 댕글링 본드에서 유래하는 g=2.001에 나타나는 신호의 스핀 밀도가 1.5×1018spins/cm3 미만, 바람직하게는 1×1018spins/cm3 이하인 것이 좋다. 또한, 절연막(312b)은 절연막(312a)에 비해 산화물 반도체막(308a, 308b)으로부터 떨어져 있기 때문에, 절연막(312a)보다 결함 밀도가 높아도 된다.
절연막(314)으로서, 산소, 수소, 물, 알칼리 금속, 알칼리 토금속 등에 대한 블로킹 효과를 갖는 질화물 절연막을 제공함으로써, 산화물 반도체막(308a, 308b) 및 금속 산화물막(308c)으로부터 산소가 외부로 확산되는 것을 방지할 수 있다. 질화물 절연막으로서는 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등이 있다.
또한, 산소, 수소, 물, 알칼리 금속, 알칼리 토금속 등에 대한 블로킹 효과를 갖는 질화물 절연막 위에 산소, 수소, 물 등에 대한 블로킹 효과를 갖는 산화물 절연막을 제공하여도 좋다. 산소, 수소, 물 등에 대한 블로킹 효과를 갖는 산화물 절연막에는, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등을 사용한다. 또한, 용량 소자의 용량값을 제어하기 위하여, 산소, 수소, 물, 알칼리 금속, 알칼리 토금속 등에 대한 블로킹 효과를 갖는 질화물 절연막 위에 질화물 절연막 또는 산화물 절연막을 적절히 제공하여도 좋다.
또한, 절연막(314) 위에는 도전막(316b)이 제공된다. 도전막(316b)은 절연막(314) 위에 제공되고, 용량 소자의 전극으로서 기능할 수 있다.
도전막(316b)은 투광성을 갖는 도전 재료를 사용하여 형성할 수 있다. 투광성을 갖는 도전 재료로서는, 산화 텅스텐을 함유한 인듐 산화물, 산화 텅스텐을 함유한 인듐 아연 산화물, 산화 타이타늄을 함유한 인듐 산화물, 산화 타이타늄을 함유한 인듐 주석 산화물, ITO, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등이 있다.
유기 절연막(317)으로서는 아크릴 수지, 폴리이미드, 에폭시 수지 등 유기 수지를 사용할 수 있다. 또한, 유기 절연막(317)의 두께는 500nm 이상 5000nm 이하, 바람직하게는 1000nm 이상 3000nm 이하로 한다. 유기 절연막(317)의 두께를 이러한 두께로 함으로써, 도전막(316b)의 오목부에 유기 절연막(317)을 충전시킬 수 있으며, 배향막(320)이 형성되는 영역의 요철을 저감할 수 있다.
유기 수지를 사용하여 유기 절연막(317)을 형성함으로써, 적어도 도전막(316b)의 오목부를 유기 절연막(317)으로 충전할 수 있으며, 액정층(321)을 구성하는 액정 재료의 배향의 불균일성을 저감할 수 있다.
또한, 유기 절연막(317) 위에는 도전막(319, 319a)이 제공된다. 도전막(319)은 화소 전극으로서 기능한다. 도전막(319a)은 개구부(364a)(도 9의 (A) 참조)를 통하여 도전막(304b)과 전기적으로 접속되고, 개구부(364b)(도 9의 (A) 참조)를 통하여 도전막(310c)과 전기적으로 접속된다. 즉, 도전막(319a)은 도전막(304b) 및 도전막(310c)을 접속하는 접속 전극으로서 기능한다.
유기 절연막(317)은 이에 한정되지 않는다. 예를 들어, 유기 절연막(317)은 컬러 필터나 블랙 매트릭스로서의 기능을 가질 수도 있다. 유기 절연막(317)이 컬러 필터로서 기능하는 경우에는 예를 들어, 적색 화소, 청색 화소, 녹색 화소에 맞추어 각 색마다 유색성(有色性)을 갖는 유기 절연막(317)을 형성하면 좋다.
도전막(319, 319a)은 도전막(316b)과 마찬가지로 투광성을 갖는 도전 재료를 사용하여 형성할 수 있다.
또한, 도전막(304b)과 도전막(310c)이 직접 접촉하는 접속 구조로 하기 위해서는, 도전막(310c)을 형성하기 전에 절연막(305), 절연막(306)에 개구부를 형성하기 위하여, 패터닝을 위한 마스크를 형성할 필요가 있다. 그러나, 도 4와 같이 도전막(319a)에 의하여 도전막(304b)과 도전막(310c)을 접속함으로써, 도전막(304b) 및 도전막(310c)이 직접 접촉하는 접속 부분을 제작할 필요가 없어져, 포토마스크를 하나 줄일 수 있다. 즉, 액정 표시 장치의 제작 공정을 삭감할 수 있다.
배향막(320)으로서는 투광성을 갖는 것이 바람직하며, 대표적으로는 아크릴 수지, 폴리이미드, 에폭시 수지 등 유기 수지를 사용할 수 있다.
또한, 기판(342) 위에는 유색성을 갖는 막(이하에서 유색막(346)이라고 함)이 제공된다. 유색막(346)은 컬러 필터로서 기능한다. 또한, 유색막(346)에 인접하는 차광막(344)이 기판(342) 위에 제공된다. 차광막(344)은 블랙 매트릭스로서 기능한다. 다만, 유색막(346)은 반드시 제공할 필요는 없으며, 예를 들어 액정 표시 장치가 흑백 표시인 경우 등에는 유색막(346)을 제공하지 않아도 좋다.
유색막(346)으로서는 특정 파장 대역의 광을 투과시키는 유색막이면 좋고, 예를 들어, 적색 파장 대역의 광을 투과시키는 적색(R)의 컬러 필터, 녹색 파장 대역의 광을 투과시키는 녹색(G)의 컬러 필터, 청색 파장 대역의 광을 투과시키는 청색(B)의 컬러 필터 등을 사용할 수 있다. 또는, 유색막(346)은 광원의 광을 그대로 투과시키는 투광성을 갖는 층을 사용하여 형성할 수 있다. 투광성을 갖는 층에는 예를 들어, 아크릴 수지, 폴리이미드, 에폭시 수지 등 유기 수지를 사용할 수 있다.
차광막(344)은 특정 파장 대역의 광을 차광하는 기능을 가지고 있으면 좋고, 금속막 또는 흑색 안료 등을 함유하는 유기 절연막 등을 사용하여 형성할 수 있다.
또한, 유색막(346) 위에는 절연막(348)이 제공된다. 절연막(348)은 평탄화층으로서의 기능, 또는 유색막(346)에 함유될 수 있는 불순물이 액정 소자 측으로 확산되는 것을 억제하는 기능을 갖는다.
또한, 절연막(348) 위에는 도전막(350)이 제공된다. 도전막(350)은 화소부의 액정 소자가 구비하는 한 쌍의 전극 중 다른 쪽 전극으로서 기능한다. 또한, 도전막(319, 319a) 위에는 배향막(320)이 제공되고, 도전막(350) 위에는 배향막(352)이 제공된다.
또한, 도전막(319, 319a)과 도전막(350) 사이에 액정층(321)이 제공된다. 또한, 액정층(321)은 밀봉재(미도시)에 의하여 기판(302)과 기판(342) 사이에 밀봉된다. 또한, 밀봉재는 외부로부터 수분 등이 들어감을 억제하기 위하여 무기 재료와 접촉하는 것이 바람직하다.
또한, 도전막(319, 319a)과 도전막(350) 사이에 액정층(321)의 두께(셀 갭이라고도 함)를 유지하기 위한 스페이서를 제공하여도 좋다.
도 4에 도시된 액정 표시 장치에 있어서, 기판(302) 위에 제공된 소자부의 제작 방법에 대하여 도 5 내지 도 8을 사용하여 설명한다. 여기서 말하는 기판(302) 위에 제공된 소자부란, 기판(302)과 배향막(320)에 끼워진 영역을 가리킨다.
트랜지스터를 구성하는 막(절연막, 산화물 반도체막, 금속 산화물막, 도전막 등)은 스퍼터링법, CVD(화학 기상 퇴적)법, 진공 증착법, PLD(펄스 레이저 퇴적)법을 이용하여 형성할 수 있다. 또는, 도포법이나 인쇄법으로 형성할 수 있다. 성막 방법으로서는 스퍼터링법, PECVD(플라즈마 화학 기상 퇴적)법이 대표적이지만, 열CVD법을 이용하여도 좋다. 열CVD법의 예로서, MOCVD(Metal Organic Chemical Vapor Deposition, 유기 금속 화학 퇴적)법이나 ALD(원자층 퇴적)법을 이용하여도 좋다.
열CVD법에 의한 성막은 원료 가스와 산화제를 체임버 내에 동시에 공급하고, 체임버 내를 대기압 또는 감압 하로 하고, 기판 근방 또는 기판 위에서 반응시켜 기판 위에 퇴적시킴으로써 수행하여도 좋다. 이와 같이 열CVD법은 플라즈마를 사용하지 않는 성막 방법이기 때문에 플라즈마 대미지로 인하여 결함이 생성되지 않는다는 장점이 있다.
또한, ALD법을 채용하는 경우에는 체임버 내를 대기압 또는 감압 하로 하고 반응시키기 위한 원료 가스를 순차적으로 체임버 내에 도입하고, 이 가스 도입 절차를 반복함으로써 성막하여도 좋다. 예를 들어, 각각 스위칭 밸브(고속 밸브라고도 함)를 전환하여 2종류 이상의 원료 가스를 순차적으로 체임버에 공급한다. 즉, 복수 종류의 원료 가스가 혼합되지 않도록 제 1 원료 가스와 동시에 또는 제 1 원료 가스를 도입한 후에 불활성 가스(아르곤 또는 질소 등) 등을 도입하고 나서 제 2 원료 가스를 도입한다. 또한, 불활성 가스를 동시에 도입하는 경우, 불활성 가스는 캐리어 가스가 되고, 제 2 원료 가스를 도입할 때에도 불활성 가스를 동시에 도입하여도 좋다. 또한, 불활성 가스의 도입 대신에 진공 배기에 의하여 제 1 원료 가스를 배출한 후, 제 2 원료 가스를 도입하여도 좋다. 제 1 원료 가스가 기판 표면에 흡착됨으로써 제 1 층이 성막되고, 나중에 도입되는 제 2 원료 가스와 제 1 층이 반응함으로써 제 1 층 위에 제 2 층이 적층되어, 박막이 형성된다.
이 가스 도입 절차를 제어하면서 원하는 두께가 될 때까지 여러 번 반복함으로써 우수한 스텝 커버리지를 갖는 박막을 형성할 수 있다. 박막의 두께는 가스 도입 절차의 반복 횟수에 의하여 조절할 수 있기 때문에, 막 두께를 정밀하게 조절할 수 있어 ALD법은 미세한 트랜지스터를 제작하는 데에 적합하다.
먼저, 기판(302)을 준비한다. 여기서는 기판(302)으로서 유리 기판을 사용한다.
다음에, 기판(302) 위에 도전막을 형성하고 이 도전막을 원하는 형상으로 가공함으로써, 도전막(304a, 304b, 304c)을 형성한다. 또한, 도전막(304a, 304b, 304c)은 원하는 영역에 제 1 패터닝에 의하여 마스크를 형성하고, 이 마스크로 덮이지 않은 영역을 에칭함으로써 형성할 수 있다.
또한, 도전막(304a, 304b, 304c)은 대표적으로는 스퍼터링법, 진공 증착법, PLD법, 열CVD법 등을 이용하여 형성할 수 있다.
또한, ALD를 이용하는 성막 장치에 의하여 도전막(304a, 304b, 304c)으로서 텅스텐막을 성막할 수 있다. 이 경우에는, WF6 가스와 B2H6 가스를 순차적으로 반복 도입하여 초기 텅스텐막을 형성한 후, WF6 가스와 H2 가스를 동시에 도입하여 텅스텐막을 형성한다. 또한, B2H6 가스 대신에 SiH4 가스를 사용하여도 좋다.
다음에, 기판(302) 및 도전막(304a, 304b, 304c) 위에 절연막(305)을 형성하고, 절연막(305) 위에 절연막(306)을 형성한다(도 5의 (A) 참조).
절연막(305) 및 절연막(306)은 스퍼터링법, CVD법, 진공 증착법, PLD법, 열CVD법 등을 이용하여 형성할 수 있다. 또한, 절연막(305) 및 절연막(306)은 진공 중에서 연속 형성하면 불순물의 혼입이 억제되어 바람직하다.
절연막(305) 및 절연막(306)으로서 산화 실리콘막 또는 산화질화 실리콘막을 형성하는 경우, 원료 가스로서는 실리콘을 함유한 퇴적성 가스 및 산화성 가스를 사용하는 것이 바람직하다. 실리콘을 함유한 퇴적성 가스의 대표적인 예로서는, 실레인, 다이실레인, 트라이실레인, 불화 실레인 등이 있다. 산화성 가스로서는, 산소, 오존, 일산화이질소, 이산화질소 등이 있다.
또한, 절연막(305) 및 절연막(306)으로서 산화 갈륨막을 형성하는 경우, MOCVD법을 이용할 수 있다.
절연막(305) 및 절연막(306)으로서 MOCVD법이나 ALD법 등의 열CVD법을 이용하여 산화 하프늄막을 형성하는 경우에는 용매와 하프늄 전구체 화합물을 함유하는 액체(하프늄알콕사이드 용액, 대표적으로는 테트라키스다이메틸아마이드하프늄(TDMAH))을 기화시킨 원료 가스와, 산화제로서 오존(O3)의 2종류의 가스를 사용한다. 또한, 테트라키스다이메틸아마이드하프늄의 화학식은 Hf[N(CH3)2]4이다. 또한, 다른 재료액으로서 테트라키스(에틸메틸아마이드)하프늄 등이 있다.
또한, 절연막(305) 및 절연막(306)으로서 MOCVD법이나 ALD법 등의 열CVD법을 이용하여 산화 알루미늄막을 형성하는 경우에는 용매와 알루미늄 전구체 화합물을 포함하는 액체(트라이메틸알루미늄(TMA) 등)을 기화시킨 원료 가스와, 산화제로서 H2O의 2종류의 가스를 사용한다. 또한, 트라이메틸알루미늄의 화학식은 Al(CH3)3이다. 또한, 다른 재료액으로서는 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵탄다이오네이트) 등이 있다.
또한, 절연막(305) 및 절연막(306)으로서 MOCVD법이나 ALD법 등의 열CVD법을 이용하여 산화 실리콘막을 형성하는 경우에는 헥사클로로다이실레인을 피형성면에 흡착시켜, 흡착물에 함유되는 염소를 제거하고, 산화성 가스(O2, 일산화이질소)의 라디칼을 공급하여 흡착물과 반응시킨다.
다음에, 절연막(306) 위에 산화물 반도체막(307)을 형성한다(도 5의 (B) 참조).
산화물 반도체막(307)은 스퍼터링법, 도포법, 펄스 레이저 증착법, 레이저 어블레이션법, 열CVD법 등을 이용하여 형성할 수 있다.
스퍼터링 가스로서는, 희가스(대표적으로는 아르곤), 산소, 희가스 및 산소의 혼합 가스를 적절히 사용한다. 또한, 희가스 및 산소의 혼합 가스의 경우, 희가스에 대한 산소의 가스 비율을 높게 하는 것이 바람직하다.
또한, 타깃은 형성하고자 하는 산화물 반도체막의 조성에 맞추어 적절히 선택하면 좋다.
또한, 산화물 반도체막을 형성할 때, 예를 들어 스퍼터링법을 이용하는 경우, 기판 온도를 150℃ 이상 750℃ 이하, 바람직하게는 150℃ 이상 450℃ 이하, 더 바람직하게는 200℃ 이상 350℃ 이하로 하여 산화물 반도체막을 성막함으로써 CAAC-OS막을 형성할 수 있다.
또한, CAAC-OS막을 형성하기 위하여 이하의 조건을 적용하는 것이 바람직하다.
성막 시의 불순물 혼입을 억제함으로써, 불순물로 인하여 결정 상태가 무너지는 것을 억제할 수 있다. 예를 들어, 성막실 내에 존재하는 불순물(수소, 물, 이산화탄소, 및 질소 등)의 농도를 저감시키면 좋다. 또한, 성막 가스 내의 불순물 농도를 저감시키면 좋다. 구체적으로는, 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 성막 가스를 사용한다.
ALD를 이용하는 성막 장치에 의하여 산화물 반도체막, 예를 들어, In-Ga-Zn-O막을 형성하는 경우에는 In(CH3)3 가스와 O3 가스를 순차적으로 반복하여 도입함으로써 In-O층을 형성한 후, Ga(CH3)3 가스와 O3 가스를 동시에 도입함으로써 GaO층을 형성한 후에, Zn(CH3)2 가스와 O3 가스를 동시에 도입함으로써 ZnO층을 형성한다. 다만, 이들 층의 순서는 상술한 예에 한정되지 않는다. 또한, 이들 가스를 섞어서 In-Ga-O층, In-Zn-O층, Ga-Zn-O층 등의 혼합 화합물층을 형성하여도 좋다. 또한, O3 가스 대신에 Ar 등의 불활성 가스를 이용하여 버블링한 H2O 가스를 사용하여도 좋지만, H를 함유하지 않은 O3 가스를 사용하는 것이 바람직하다. 또한, In(CH3)3 가스 대신에 In(C2H5)3 가스를 사용하여도 좋다. 또한, Ga(CH3)3 가스 대신에 Ga(C2H5)3 가스를 사용하여도 좋다. 또한, Zn(CH3)2 가스를 사용하여도 좋다.
다음에, 산화물 반도체막(307)을 원하는 형상으로 가공함으로써, 섬 형상의 산화물 반도체막(308a, 308b, 308d)을 형성한다. 또한, 산화물 반도체막(308a, 308b, 308d)은 원하는 영역에 제 2 패터닝에 의하여 마스크를 형성하고, 이 마스크로 덮이지 않은 영역을 에칭하여 형성할 수 있다. 에칭으로서는 건식 에칭, 습식 에칭, 또는 양쪽 모두를 조합한 에칭을 이용할 수 있다(도 5의 (C) 참조).
또한, 이 후에 열처리를 수행하여, 산화물 반도체막(308a, 308b, 308d)에 함유되는 수소나 물 등을 이탈시켜 산화물 반도체막(308a, 308b, 308d)에 함유되는 수소의 농도 및 물 농도를 저감하여도 좋다. 이로써, 고순도화된 산화물 반도체막(308a, 308b, 308d)을 형성할 수 있다. 상기 열처리의 온도는 대표적으로는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하로 한다. 또한, 상기 열처리의 온도를, 대표적으로는 300℃ 이상 400℃ 이하, 바람직하게는 320℃ 이상 370℃ 이하로 함으로써, 대면적 기판의 경우에도 기판이 휘거나 수축(shrink)되는 일을 줄일 수 있어 수율이 향상된다.
상기 열처리는 전기로나 RTA 장치 등을 이용하여 수행할 수 있다. RTA 장치를 이용함으로써, 단시간에 한하여 기판의 변형점 이상의 온도로 열처리를 수행할 수 있다. 그러므로, 열처리 시간을 단축할 수 있고 열처리 도중에 기판이 휘는 일을 줄일 수 있으며, 대면적 기판의 경우에 특히 바람직하다.
또한, 열처리는 질소, 산소, 초건조 공기(물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 더 바람직하게는 10ppb 이하인 공기) 또는 희가스(아르곤, 헬륨 등) 분위기에서 수행하면 좋다. 또한, 상기 질소, 산소, 초건조 공기 또는 희가스에 수소, 물 등이 함유되지 않는 것이 바람직하다. 또한, 질소 또는 희가스 분위기에서 열처리한 후, 산소 또는 초건조 공기 분위기에서 가열하여도 좋다. 이로써, 산화물 반도체막 내에 함유되는 수소나 물 등을 이탈시킴과 함께, 산화물 반도체막 내로 산소를 공급할 수 있다. 이로써, 산화물 반도체막 내에 함유되는 산소 결손량을 저감할 수 있다.
또한, 나중에 형성되는 절연막(311a)의 성막 온도를 280℃ 이상 400℃ 이하로 하는 경우, 산화물 반도체막(308a, 308b, 308d)에 함유되는 수소나 물 등을 이탈시킬 수 있기 때문에, 상기 열처리는 필요 없다.
다음에, 절연막(306) 및 산화물 반도체막(308a, 308b, 308d) 위에 도전막(309)을 형성한다(도 6의 (A) 참조).
도전막(309)은 스퍼터링법, 진공 증착법, PLD법, 열CVD법 등을 이용하여 형성할 수 있다.
다음에, 도전막(309)을 원하는 형상으로 가공함으로써 도전막(310a, 310b, 310c, 310d, 310e)을 형성한다. 또한, 도전막(310a, 310b, 310c, 310d, 310e)은 원하는 영역에 제 3 패터닝에 의하여 마스크를 형성하고, 이 마스크로 덮이지 않은 영역을 에칭함으로써 형성할 수 있다(도 6의 (B) 참조).
다음에, 절연막(306), 산화물 반도체막(308a, 308b, 308d), 및 도전막(310a, 310b, 310c, 310d, 310e) 위를 덮도록 절연막(311a, 311b)의 적층으로 이루어진 절연막(311)을 형성한다(도 6의 (C) 참조). 절연막(311)은 스퍼터링법, CVD법, 증착법 등을 이용하여 형성할 수 있다.
또한, 절연막(311a)을 형성한 후에 연속적으로, 대기에 노출시키지 않고 절연막(311b)을 형성하는 것이 바람직하다. 절연막(311a)을 형성한 후에 연속적으로, 대기에 노출시키지 않고 원료 가스의 유량, 압력, 고주파 전력, 및 기판 온도 중 하나 이상을 조정하여 절연막(311b)을 형성함으로써, 절연막(311a)과 절연막(311b) 사이의 계면에서 대기 성분에서 유래하는 불순물 농도를 저감할 수 있음과 함께, 절연막(311b)에 함유되는 산소를 산화물 반도체막(308a, 308b, 308d)으로 이동시킬 수 있어 산화물 반도체막(308a, 308b, 308d)의 산소 결손량을 저감할 수 있다.
절연막(311a)으로서는 퇴적성 가스에 대한 산화성 가스의 비율을 20배보다 크고 100배 미만, 바람직하게는 40배 이상 80배 이하로 하고, 처리실 내의 압력을 100Pa 미만, 바람직하게는 50Pa 이하로 한 CVD법을 이용함으로써, 질소를 함유하고 결함량이 적은 산화물 절연막을 형성할 수 있다.
절연막(311a)의 원료 가스로서는, 실리콘을 함유한 퇴적성 가스 및 산화성 가스를 사용하는 것이 바람직하다. 실리콘을 함유한 퇴적성 가스의 대표적인 예로서는, 실레인, 다이실레인, 트라이실레인, 불화 실레인 등이 있다. 산화성 가스로서는, 산소, 오존, 일산화이질소, 이산화질소 등이 있다.
이러한 조건을 채용함으로써, 절연막(311a)으로서 산소를 투과시키는 산화물 절연막을 형성할 수 있다. 또한, 절연막(311a)을 제공함으로써, 나중에 형성하는 절연막(311b)의 형성 공정에서 산화물 반도체막(308a, 308b, 308d)이 입는 대미지를 저감할 수 있다.
절연막(311b)으로서는, 플라즈마 CVD 장치의 진공 배기된 처리실 내에 설치된 기판의 온도를 180℃ 이상 280℃ 이하, 바람직하게는 200℃ 이상 240℃ 이하로 유지하고, 처리실에 원료 가스를 도입하고 처리실 내의 압력을 100Pa 이상 250Pa 이하, 바람직하게는 100Pa 이상 200Pa 이하로 하고, 처리실 내에 설치되는 전극에 0.17W/cm2 이상 0.5W/cm2 이하, 바람직하게는 0.25W/cm2 이상 0.35W/cm2 이하의 고주파 전력을 공급하는 조건으로, 산화 실리콘막 또는 산화질화 실리콘막을 형성한다.
절연막(311b)의 원료 가스로서는, 실리콘을 함유한 퇴적성 가스 및 산화성 가스를 사용하는 것이 바람직하다. 실리콘을 함유한 퇴적성 가스의 대표적인 예로서는, 실레인, 다이실레인, 트라이실레인, 불화 실레인 등이 있다. 산화성 가스로서는, 산소, 오존, 일산화이질소, 이산화질소 등이 있다.
절연막(311b)의 성막 조건으로서, 상기 압력의 반응실에서 상기 파워 밀도의 고주파 전력을 공급함으로써, 플라즈마 중에서 원료 가스의 분해 효율이 높아지며 산소 라디칼이 증가되어 원료 가스의 산화가 진행되기 때문에, 절연막(311b) 내의 산소 함유량이 화학양론비보다 많아진다. 그러나, 기판 온도가 상술한 절연막(311b)의 성막 온도인 경우, 실리콘과 산소의 결합력이 약하기 때문에 가열에 의하여 산소의 일부가 이탈된다. 이로써 화학양론적 조성을 만족시키는 산소의 양보다 많은 산소를 함유하고 가열에 의하여 산소의 일부가 이탈되는 산화물 절연막을 형성할 수 있다. 또한, 산화물 반도체막(308a, 308b, 308d) 위에 절연막(311a)이 제공된다. 따라서, 절연막(311b)의 형성 공정에서 절연막(311a)이 산화물 반도체막(308a, 308b, 308d)의 보호막이 된다. 이에 의하여, 산화물 반도체막(308a, 308b, 308d)이 입는 대미지를 저감하면서, 파워 밀도가 높은 고주파 전력을 이용하여 절연막(311b)을 형성할 수 있다.
또한, 절연막(311b)의 성막 조건에 있어서 산화성 가스에 대한 실리콘을 함유한 퇴적성 가스의 유량을 증가함으로써 절연막(311b)의 결함량을 저감할 수 있다. 대표적으로는 ESR 측정을 수행하였을 때, 실리콘의 댕글링 본드에서 유래하는 g=2.001에 나타나는 신호의 스핀 밀도가 6×1017spins/cm3 미만, 바람직하게는 3×1017spins/cm3 이하, 더 바람직하게는 1.5×1017spins/cm3 이하인 결함량이 적은 산화물 절연막을 형성할 수 있다. 이로써 트랜지스터의 신뢰성을 높일 수 있다.
다음에, 열처리를 수행한다. 이 열처리의 온도는 대표적으로는 150℃ 이상 기판 변형점 미만, 바람직하게는 200℃ 이상 450℃ 이하, 더 바람직하게는 300℃ 이상 450℃ 이하로 한다. 또한, 상기 열처리의 온도를, 대표적으로는 300℃ 이상 400℃ 이하, 바람직하게는 320℃ 이상 370℃ 이하로 함으로써, 대면적 기판인 경우에도 기판이 휘거나 수축되는 일을 줄일 수 있어 수율이 향상된다.
상기 열처리는 전기로나 RTA 장치 등을 이용할 수 있다. RTA 장치를 이용함으로써, 단시간에 한하여 기판의 변형점 이상의 온도로 열처리를 수행할 수 있다. 그러므로, 열처리 시간을 단축할 수 있다.
열처리는 질소, 산소, 초건조 공기(물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 더 바람직하게는 10ppb 이하의 공기), 또는 희가스(아르곤, 헬륨 등) 분위기하에서 수행하면 좋다. 또한, 이 질소, 산소, 초건조 공기, 또는 희가스에 수소나 물 등이 함유되지 않는 것이 바람직하다.
상기 열처리에 의하여, 절연막(311b)에 함유되는 산소의 일부를 산화물 반도체막(308a, 308b, 308d)으로 이동시켜 산화물 반도체막(308a, 308b, 308d) 내의 산소 결손을 저감할 수 있다. 이로써, 산화물 반도체막(308a, 308b, 308d) 내의 산소 결손량을 더 저감할 수 있다.
또한, 절연막(311a, 311b)에 물이나 수소 등이 함유되어 있는 경우에, 물이나 수소 등을 블로킹하는 기능을 갖는 절연막(313)을 나중에 형성하고, 열처리를 수행하면, 절연막(311a, 311b)에 함유되어 있는 물이나 수소 등이 산화물 반도체막(308a, 308b, 308d)으로 이동하여 산화물 반도체막(308a, 308b, 308d)에 결함이 발생한다. 그러나, 상기 열처리에 의하여 절연막(311a, 311b)에 함유되는 물이나 수소 등을 이탈시킬 수 있어, 트랜지스터의 전기 특성의 편차를 저감하고 문턱 전압의 변동을 억제할 수 있다.
또한, 가열하면서 절연막(311b)을 절연막(311a) 위에 형성하면, 산소를 산화물 반도체막(308a, 308b, 308d)으로 이동시켜 산화물 반도체막(308a, 308b, 308d) 내의 산소 결손을 저감할 수 있기 때문에, 상술한 열처리는 수행하지 않아도 된다.
또한, 도전막(310a, 310b, 310d, 310e)을 형성할 때의 에칭에 의하여, 산화물 반도체막(308a, 308b, 308d)이 대미지를 입어 산화물 반도체막(308a, 308b)의 백 채널(산화물 반도체막(308a, 308b)에서 게이트 전극으로서 기능하는 도전막(304a, 304c)과 대향하는 면과 반대 측의 면) 측에 산소 결손이 발생된다. 그러나, 절연막(311b)으로서 화학양론적 조성을 만족시키는 산소의 양보다 많은 산소를 함유한 산화물 절연막을 사용함으로써, 열처리로 인하여 상기 백 채널 측에 발생된 산소 결손을 수복(修復)할 수 있다. 이로써, 산화물 반도체막(308a, 308b)에 포함되는 결함을 저감할 수 있기 때문에 트랜지스터의 신뢰성을 향상시킬 수 있다.
또한, 상기 열처리는 나중에 개구부(362)를 형성한 후에 수행하여도 좋다.
다음에, 절연막(311)을 원하는 형상으로 가공함으로써, 절연막(312) 및 개구부(362)를 형성한다. 또한, 절연막(312) 및 개구부(362)는 원하는 영역에 제 4 패터닝에 의하여 마스크를 형성하고, 이 마스크로 덮이지 않은 영역을 에칭함으로써 형성할 수 있다(도 7의 (A) 참조).
또한, 개구부(362)는 산화물 반도체막(308d)의 표면이 노출되도록 형성한다. 개구부(362)의 형성 방법으로서는, 예를 들어 건식 에칭법을 이용할 수 있다. 절연막(311)은 건식 에칭법으로 에칭되는 것이 바람직하다. 이로써, 산화물 반도체막(308d)은 에칭 처리에서 플라즈마에 노출되기 때문에, 산화물 반도체막(308d)의 산소 결손을 증가시킬 수 있다. 다만, 개구부(362)의 형성 방법은 이에 한정되지 않고, 습식 에칭법, 또는 건식 에칭법과 습식 에칭법을 조합한 형성 방법을 이용하여도 좋다.
다음에, 절연막(312) 및 산화물 반도체막(308d) 위에 절연막(313)을 형성한다(도 7의 (B) 참조).
절연막(313)으로서는 외부로부터의 불순물, 예를 들어, 산소, 수소, 물, 알칼리 금속, 알칼리 토금속 등이 산화물 반도체막으로 확산되는 것을 방지하는 재료를 사용하는 것이 바람직하다. 또한, 수소를 함유하는 것이 더 바람직하고, 대표적으로는, 질소를 함유한 무기 절연 재료, 예를 들어 질화물 절연막을 사용하여 형성할 수 있다. 절연막(313)은 예를 들어 CVD법이나 스퍼터링법을 이용하여 형성할 수 있다.
절연막(313)을 플라즈마 CVD법 또는 스퍼터링법으로 성막하면, 산화물 반도체막이 플라즈마에 노출되어 산화물 반도체막에 산소 결손이 생성된다. 또한, 절연막(313)은 외부로부터의 불순물, 예를 들어 물, 알칼리 금속, 알칼리 토금속 등이 산화물 반도체막으로 확산되는 것을 방지하는 재료로 형성되며, 수소를 함유한다. 그러므로, 절연막(313)의 수소가 산화물 반도체막(308d)으로 확산되면, 이 산화물 반도체막(308d)에서 수소가 산소와 결합되어 캐리어인 전자가 생성된다. 또는, 산화물 반도체막 내의 산소 결손에 수소가 혼입됨으로써, 캐리어인 전자가 생성된다. 이로써, 산화물 반도체막(308d)은 도전성이 높아져 금속 산화물막(308c)이 된다.
또한, 상기 질화물 절연막은 블로킹성을 높이기 위하여, 고온에서 성막되는 것이 바람직하고, 예를 들어 기판 온도가 100℃ 이상 400℃ 이하, 더 바람직하게는 300℃ 이상 400℃ 이하가 되도록 가열하면서 성막하는 것이 바람직하다. 또한, 고온에서 성막하는 경우에는, 산화물 반도체막(308a, 308b)에 사용하는 산화물 반도체로부터 산소가 이탈되어, 캐리어 농도가 상승되는 현상이 발생되는 경우가 있기 때문에, 이러한 현상이 발생되지 않는 온도로 한다.
다음에, 절연막(313) 위에 도전막(315)을 형성한다(도 8의 (A) 참조).
도전막(315)은, 예를 들어 스퍼터링법을 이용하여 형성할 수 있다.
다음에, 도전막(315)을 원하는 형상으로 가공함으로써 도전막(316b)을 형성한다. 또한, 도전막(316b)은 원하는 영역에 제 5 패터닝에 의하여 마스크를 형성하고, 이 마스크로 덮이지 않은 영역을 에칭함으로써 형성할 수 있다(도 8의 (B) 참조).
다음에, 절연막(313), 도전막(316b)을 덮도록 유기 절연막(317)을 형성한다(도 8의 (C) 참조). 평탄화막으로서 기능하는 유기 절연막(317)은 절연막(313)의 일부가 노출되는 개구부를 갖는다.
유기 절연막(317)으로서는 스핀 코팅법, 딥 코팅법 등 도포법을 이용하여 감광성 조성물을 절연막(313) 및 도전막(316b) 위에 도포한 후, 제 6 포토마스크를 이용한 포토리소그래피 공정에 의하여 조성물을 노광 및 현상한 후, 열처리한다. 또한, 비감광성 조성물을 절연막(313) 및 도전막(316b) 위에 도포한 경우, 비감광성 조성물 위에 레지스트를 도포하고, 제 6 포토마스크를 이용한 포토리소그래피 공정에 의하여 레지스트를 가공하여 마스크를 형성하고, 이 마스크를 이용하여 비감광성 조성물을 에칭함으로써, 유기 절연막(317)을 형성할 수 있다.
또한, 유기 절연막(317)으로서 잉크젯법, 인쇄법 등 습식법을 이용하여 형성함으로써, 포토마스크 수를 삭감할 수 있다.
다음에, 유기 절연막(317)을 마스크로 이용하여 절연막(305), 절연막(306), 절연막(312), 및 절연막(313) 각각의 일부를 에칭하여, 도전막(304b)이 노출되는 개구부(364a), 도전막(310c)이 노출되는 개구부(364b), 및 도전막(310e)이 노출되는 개구부(364c)를 형성한다(도 9의 (A) 참조).
다음에, 도전막(318)을 형성한다(도 9의 (B) 참조).
도전막(318)은 예를 들어 스퍼터링법을 이용하여 형성할 수 있다.
다음에, 도전막(318)을 원하는 형상으로 가공함으로써 도전막(319, 319a)을 형성한다. 또한, 도전막(319, 319a)은 원하는 영역에 제 7 패터닝에 의하여 마스크를 형성하고, 이 마스크로 덮이지 않은 영역을 에칭함으로써 형성할 수 있다(도 9의 (C) 참조).
상술한 공정을 거쳐, 기판(302) 위에, 각각 트랜지스터를 갖는 화소부 및 구동 회로부를 형성할 수 있다. 또한, 본 실시형태에 제시되는 제작 공정에서는 제 1~제 7 패터닝, 즉 7개의 포토마스크를 이용하여 트랜지스터 및 용량 소자를 동시에 형성할 수 있다.
또한, 본 실시형태에서는 절연막(313)에 함유되는 수소를 산화물 반도체막(308d)으로 확산시켜 산화물 반도체막(308d)의 도전성을 높였지만, 산화물 반도체막(308a, 308b)을 마스크로 덮고, 산화물 반도체막(308d)에 불순물, 대표적으로는, 수소, 붕소, 인, 주석, 안티모니, 희가스 원소, 알칼리 금속, 알칼리 토금속 등을 첨가하여 산화물 반도체막(308d)의 도전성을 높여도 좋다. 산화물 반도체막(308d)에 수소, 붕소, 인, 주석, 안티모니, 희가스 원소 등을 첨가하는 방법으로서는, 이온 도핑법, 이온 주입법 등이 있다. 한편, 산화물 반도체막(308d)에 알칼리 금속, 알칼리 토금속 등을 첨가하는 방법으로서는 이 불순물을 함유한 용액을 산화물 반도체막(308d)에 도포하는 방법이 있다.
다음에, 기판(302)에 대향하는 기판(342) 위에 제공되는 소자부에 대해서 이하에서 설명한다. 또한, 여기서 말하는 기판(342) 위에 제공되는 소자부란, 기판(342)과 배향막(352)에 끼워진 영역을 가리킨다.
먼저, 기판(342)을 준비한다. 기판(342)에는 기판(302)의 재료로서 제시한 것과 같은 것을 사용할 수 있다. 다음에, 기판(342) 위에 차광막(344), 유색막(346)을 형성한다(도 10의 (A) 참조).
차광막(344) 및 유색막(346)은 다양한 재료를 이용하여, 인쇄법, 잉크젯법, 포토리소그래피 기술을 이용한 에칭 방법 등으로 각각 원하는 위치에 형성한다.
다음에, 차광막(344) 및 유색막(346) 위에 절연막(348)을 형성한다(도 10의 (B) 참조).
절연막(348)으로서는, 예를 들어 아크릴 수지, 에폭시 수지, 폴리이미드 등을 포함하는 유기 절연막을 사용할 수 있다. 절연막(348)을 제공함으로써, 예를 들어 유색막(346) 내의 불순물 등이 액정층(321) 측으로 확산되는 것을 억제할 수 있다. 다만, 절연막(348)은 반드시 제공할 필요는 없으며, 절연막(348)을 제공하지 않는 구조로 하여도 좋다.
다음에, 절연막(348) 위에 도전막(350)을 형성한다(도 10의 (C) 참조). 도전막(350)으로서는, 도전막(315)의 재료로서 제시한 것과 같은 것을 사용할 수 있다.
이상의 공정을 거쳐 기판(342) 위의 구조를 형성할 수 있다.
다음에, 기판(302)과 기판(342) 위, 더 자세하게는 기판(302) 위에 형성된 절연막(317), 도전막(319, 319a)과, 기판(342) 위에 형성된 도전막(350) 위에, 각각 배향막(320)과 배향막(352)을 형성한다. 배향막(320), 배향막(352)은 러빙법, 광 배향법 등을 이용하여 형성할 수 있다. 이 후에, 기판(302)과 기판(342) 사이에 액정층(321)을 형성한다. 액정층(321)의 형성 방법으로서는 디스펜서법(적하법)이나, 기판(302)과 기판(342)을 접합하고 나서 모세관 현상을 이용하여 액정을 주입하는 주입법을 이용할 수 있다.
상술한 공정을 거쳐 도 4에 도시된 액정 표시 장치를 제작할 수 있다.
또한, 본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 실시형태 1과 다른 트랜지스터를 갖는 액정 표시 장치에 대하여 도 11~도 15를 사용하여 설명한다.
도 11에 도시된 액정 표시 장치 중 A-B는 구동 회로부이며, 이 구동 회로부는 듀얼 게이트 구조의 트랜지스터(102a)를 갖는 것을 특징으로 한다.
구동 회로부에 제공된 트랜지스터(102a)는 기판(302) 위의 게이트 전극으로서 기능하는 도전막(304a)과, 게이트 절연막(51)으로서 기능하는 절연막(305, 306)과, 절연막(306) 위의 산화물 반도체막(308a)과, 산화물 반도체막(308a)에 접촉하는 소스 전극 및 드레인 전극으로서 기능하는 도전막(310a, 310b)을 구비한다. 또한, 산화물 반도체막(308a) 및 도전막(310a, 310b) 위에 무기 절연막(53)이 형성되고, 무기 절연막(53) 위에 게이트 전극으로서 기능하는 도전막(316d)이 형성된다. 게이트 전극으로서 기능하는 도전막(316d)은 게이트 절연막(51) 및 무기 절연막(53)에 형성된 개구부(미도시)를 통하여, 게이트 전극으로서 기능하는 도전막(304a)과 접속된다. 즉, 도전막(304a) 및 도전막(316d)은 같은 전위이다.
이로써, 트랜지스터(102a)의 각 게이트 전극에 같은 전위의 전압을 인가함으로써, 초기 특성 변동의 저감, -GBT 스트레스 시험에서의 열화 억제, 및 서로 다른 드레인 전압에서의 온 전류의 상승 전압의 변동 억제가 가능하다. 또한, 산화물 반도체막(308a) 중 캐리어가 흐르는 영역이 막 두께 방향으로 커지기 때문에, 캐리어의 이동량이 증가된다. 이로써 트랜지스터(102a)의 온 전류가 커짐과 함께 전계 효과 이동도가 높아지며, 대표적으로는 20cm2/V·s 이상이 된다.
에칭 등에 의하여 가공된 산화물 반도체막의 단부는 가공 시의 대미지로 인하여 결함이 형성되고, 불순물 부착 등으로 인하여 오염되기 때문에, 전계 등의 스트레스가 가해지면 활성화되기 쉬워, n형(저저항)화되기 쉽다. 이로써, 게이트 전극으로서 기능하는 도전막(304a)과 중첩되는 산화물 반도체막(308a)의 단부가 n형화되기 쉬워진다. 이 n형화된 단부가 소스 전극 및 드레인 전극으로서 기능하는 도전막(310a, 310b) 사이에 위치하는 경우, n형화된 영역이 캐리어 경로가 되어 기생 채널이 형성된다. 그러나, 채널 폭 방향에서 게이트 전극으로서 기능하는 도전막(316d)이 제공됨으로써, 게이트 전극으로서 기능하는 도전막(316d)의 전계의 영향으로 인하여 산화물 반도체막(308a)의 측면, 또는 측면 및 그 근방을 포함하는 단부에서 기생 채널의 발생이 억제된다. 이로써, 문턱 전압에서 드레인 전류가 급격히 상승되며, 전기 특성이 우수한 트랜지스터가 된다.
또한, 게이트 전극으로서 기능하는 도전막(316d)은 실시형태 2에 제시된 도전막(316b)과 같은 재료를 적절히 사용할 수 있다.
<변형예 1>
실시형태 3의 도 11에 도시된 액정 표시 장치는 구동 회로부의 트랜지스터가 듀얼 게이트 구조로 제작되지만, 도 12와 같이 A-B에 도시된 구동 회로부에 듀얼 게이트 구조의 트랜지스터(102a)를 사용함과 함께, C-D에 도시된 화소부에 듀얼 게이트 구조의 트랜지스터(103a)를 사용하여도 좋다.
트랜지스터(103a)는 기판(302) 위의 게이트 전극으로서 기능하는 도전막(304c)과, 게이트 절연막(51)으로서 기능하는 절연막(305, 306)과, 절연막(306) 위에 형성되는 산화물 반도체막(308b)과, 산화물 반도체막(308b)에 접촉하는 소스 전극 및 드레인 전극으로서 기능하는 도전막(310d, 310e)을 구비한다. 또한, 산화물 반도체막(308b) 및 도전막(310d, 310e) 위에 무기 절연막(53)이 형성되고, 무기 절연막(53) 위에 게이트 전극으로서 기능하는 도전막(316e)이 형성된다. 게이트 전극으로서 기능하는 도전막(316e)은 게이트 절연막(51) 및 무기 절연막(53)에 형성된 개구부(미도시)를 통하여, 게이트 전극으로서 기능하는 도전막(304c)과 접속된다. 즉, 도전막(304c) 및 도전막(316e)은 같은 전위이다.
구동 회로부와 마찬가지로, 화소부에도 신뢰성이 높고 온 전류가 크고 전계 효과 이동도가 높은 듀얼 게이트 구조의 트랜지스터를 제공함으로써, 표시 품질이 우수한 액정 표시 장치를 제작할 수 있다.
<변형예 2>
실시형태 2 또는 3에 제시된 액정 표시 장치에서, 도 13에 도시된 바와 같이, 구동 회로부에 제공된 트랜지스터(102a)와 중첩되는 유기 절연막(317) 위의 영역에 도전막(319)과 동시에 형성된 도전막(319b)을 제공하여도 좋다. 도전막(319b)의 전위는 공통 전위, 접지 전위 등 임의의 전위로 할 수 있다. 듀얼 게이트 구조의 트랜지스터(102a)와 중첩되는 도전막(319b)을 제공함으로써, 트랜지스터(102a)의 게이트 전극으로서 기능하는 도전막(316d)에 인가된 전압에 의하여 발생되는 전계를 도전막(319b)이 차폐할 수 있다. 이로써, 상기 전계로 인한 액정층(321)의 배향 불량을 방지할 수 있다.
<변형예 3>
실시형태 2 또는 3에서, 구동 회로부 및 화소부에 유기 절연막(317)을 구비하는 액정 표시 장치를 설명하였지만, 도 14에 도시된 바와 같이, 화소부에만 유기 절연막(317a)을 제공하여도 좋다.
또한, 도 14에 도시된 액정 표시 장치에서, 도 7의 (B)에 도시된 바와 같이 절연막(313)을 형성한 후, 패터닝하여 마스크를 형성하고, 이 마스크를 이용하여 절연막(305, 306, 312, 313)을 각각 에칭하여 개구부를 형성한다. 다음에, 도 8의 (A)에 도시된 도전막(315)을 형성한 후, 도 8의 (B)에 도시된 도전막(316b)을 형성함과 동시에, 도전막(304b)과 도전막(310c)을 접속하는 도전막(316a)을 형성한다. 이 후, 유기 절연막(317a) 및 도전막(319)을 형성한다.
또한, 도 15와 같이, 구동 회로부에 유기 절연막(317a)을 제공하지 않은 경우, 듀얼 게이트 구조의 트랜지스터(102a)의 게이트 전극으로서 기능하는 도전막(316d) 위에 도전막(319)과 동시에 형성된 도전막(319c)을 제공하여도 좋다.
<변형예 4>
또한, 실시형태 2 및 3에서는 표시 소자의 일례로서 액정 소자를 사용하여 설명하였지만, 이에 한정되지 않으며 다양한 표시 소자를 사용할 수 있다. 일례로서 유기 EL 소자를 사용한 경우의 예를 도 23~도 26에 제시하였다. 유기 EL 소자를 구비하는 표시 장치는 아크릴 수지, 폴리이미드, 에폭시 수지 등 유기 수지막(371), 유기 수지막 위의 EL층(373), 및 EL층 위의 공통 전극(375)을 구비한다. 또한, 도전막(319), EL층(373), 및 공통 전극(375)으로 유기 EL 소자가 구성된다.
또한, 본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
실시형태 2 및 3에 제시된 트랜지스터(102, 102a, 103, 103a)에 있어서, 필요에 따라, 산화물 반도체막을 적층 구조로 할 수 있다. 여기서는 트랜지스터(103)를 사용하여 설명한다.
도 16에 도시된 트랜지스터는 절연막(306)과 도전막(310d, 310e) 사이에, 산화물 반도체막을 포함한 다층막(336)이 제공된다.
다층막(336)은 산화물 반도체막(336a) 및 산화물 반도체막(336b)을 포함한다. 즉, 다층막(336)은 2층 구조이다. 또한, 산화물 반도체막(336a)의 일부가 채널 영역으로서 기능한다. 또한, 다층막(336)에 접촉하도록 절연막(312a)이 제공되고, 절연막(312a)에 접촉하도록 산화물 반도체막(336b)이 제공된다. 즉 산화물 반도체막(336a)과 절연막(312a) 사이에 산화물 반도체막(336b)이 제공된다.
산화물 반도체막(336b)은 산화물 반도체막(336a)을 구성하는 원소 중 1종류 이상을 함유하여 구성된다. 산화물 반도체막(336b)은 산화물 반도체막(336a)을 구성하는 원소 중 1종류 이상을 함유하여 구성되기 때문에, 산화물 반도체막(336a)과 산화물 반도체막(336b) 사이의 계면에서 계면 산란이 일어나기 어렵다. 따라서, 상기 계면에서는 캐리어의 움직임이 저해되지 않기 때문에 트랜지스터의 전계 효과 이동도가 높아진다.
산화물 반도체막(336b)은, 대표적으로 In-Ga 산화물, In-Zn 산화물, In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)을 포함하며, 산화물 반도체막(336a)보다 전도대 하단의 에너지가 진공 준위에 가깝고, 대표적으로는 산화물 반도체막(336b)의 전도대 하단의 에너지와 산화물 반도체막(336a)의 전도대 하단의 에너지 사이의 차이가 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상이고 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하이다. 즉, 산화물 반도체막(336b)의 전자 친화력과 산화물 반도체막(336a)의 전자 친화력 사이의 차이가 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상이고 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하이다.
산화물 반도체막(336b)은 캐리어 이동도(전자 이동도)를 높게 하기 위하여 In을 함유하는 것이 바람직하다.
산화물 반도체막(336b)에 In보다 높은 원자수비로 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf가 함유되는 경우, 이하의 효과를 얻을 수도 있다. (1) 산화물 반도체막(336b)의 에너지 갭이 크게 됨. (2) 산화물 반도체막(336b)의 전자 친화력이 작아짐. (3) 외부로부터의 불순물이 차폐됨. (4) 산화물 반도체막(336a)에 비해 절연성이 높아짐. (5) Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf는 산소와의 결합력이 강한 금속 원소이기 때문에, Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf가 In보다 높은 원자수비로 함유되는 경우, 산소 결손이 발생되기 어려워짐.
산화물 반도체막(336b)이 In-M-Zn 산화물을 포함하는 경우, In과 M의 원자수 비율은 In 및 M의 합을 100atomic%로 하였을 때, In이 50atomic% 미만이고 M이 50atomic% 이상인 것이 바람직하고, In이 25atomic% 미만이고 M이 75atomic% 이상이면 더 바람직하다.
또한, 산화물 반도체막(336a) 및 산화물 반도체막(336b)이 In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)인 경우, 산화물 반도체막(336a)과 비교하여 산화물 반도체막(336b)에 포함되는 M(Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)의 원자수비가 크고, 대표적으로는 산화물 반도체막(336a)에 함유되는 상기 원자와 비교하여 1.5배 이상, 바람직하게는 2배 이상, 더 바람직하게는 3배 이상 큰 원자수비이다.
또한, 산화물 반도체막(336a) 및 산화물 반도체막(336b)이 In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)인 경우, 산화물 반도체막(336b)을 In:M:Zn=x1:y1:z1[원자수비]로 하고, 산화물 반도체막(336a)을 In:M:Zn=x2:y2:z2[원자수비]로 하면 y1/x1이 y2/x2보다 크고, 바람직하게는 y1/x1이 y2/x2의 1.5배 이상이다. 더 바람직하게는 y1/x1이 y2/x2의 2배 이상이고, 보다 바람직하게는 y1/x1이 y2/x2의 3배 이상이다. 이 때 산화물 반도체막(336b)에서 y1이 x1 이상이면 이 산화물 반도체막을 사용한 트랜지스터에 안정된 전기 특성이 부여되므로 바람직하다. 다만, y1이 x1의 3배 이상이 되면 상기 산화물 반도체막을 사용한 트랜지스터의 전계 효과 이동도가 저하되기 때문에, y1은 x1의 3배 미만인 것이 바람직하다.
예를 들어, 산화물 반도체막(336a)으로서 원자수비가 In:Ga:Zn=1:1:1, In:Ga:Zn=1:1:1.2, 또는 In:Ga:Zn=3:1:2인 In-Ga-Zn 산화물을 사용할 수 있다. 또한, 산화물 반도체막(336b)으로서 원자수비가 In:Ga:Zn=1:3:n(n은 2 이상 8 이하의 정수), In:Ga:Zn=1:6:m(m은 2 이상 10 이하의 정수), 또는 In:Ga:Zn=1:9:6인 In-Ga-Zn 산화물을 사용할 수 있다. 또한, 산화물 반도체막(336a) 및 산화물 반도체막(336b)의 원자수비는 각각 상기 원자수비의 ±20%의 오차 변동을 포함한다. 또한, 산화물 반도체막(336a)에서 Zn의 비율이 Ga 이상이면 CAAC-OS가 형성되기 쉬워져 바람직하다.
산화물 반도체막(336b)은 나중에 절연막(312b)을 형성할 때, 산화물 반도체막(336a)이 입는 대미지를 완화시키는 막으로서도 기능한다.
산화물 반도체막(336b)의 두께는 3nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하로 한다.
또한, 산화물 반도체막(336b)은 산화물 반도체막(336a)과 마찬가지로, 예를 들어 비단결정 구조이어도 좋다. 비단결정 구조는 예를 들어, 후술하는 CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor), 다결정 구조, 후술하는 미결정 구조, 또는 비정질 구조를 포함한다.
또한, 산화물 반도체막(336a) 및 산화물 반도체막(336b)이 각각 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 어느 2종류 이상을 포함한 혼합막이어도 좋다. 혼합막은 예를 들어, 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 어느 2종 이상의 영역을 갖는 단층 구조의 경우가 있다. 또한, 혼합막은 예를 들어, 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 어느 2종 이상의 영역의 적층 구조를 갖는 경우가 있다.
여기서는 산화물 반도체막(336a)과 절연막(312a) 사이에 산화물 반도체막(336b)이 제공된다. 그러므로, 산화물 반도체막(336b)과 절연막(312a) 사이에 불순물 및 결함으로 인한 트랩 준위가 형성되어도 이 트랩 준위와 산화물 반도체막(336a) 사이에 거리가 있다. 이로써, 산화물 반도체막(336a)을 흐르는 전자가 트랩 준위에 트랩되기 어려워져 트랜지스터의 온 전류를 증대시킬 수 있음과 함께 전계 효과 이동도를 높일 수 있다. 또한, 트랩 준위에 전자가 포획되면, 이 전자가 음의 고정 전하가 된다. 이로써, 트랜지스터의 문턱 전압이 변동된다. 그러나, 산화물 반도체막(336a)과 트랩 준위 사이에 거리가 있기 때문에 트랩 준위에서의 전자 포획을 저감할 수 있으며 문턱 전압의 변동을 저감할 수 있다.
또한, 산화물 반도체막(336b)은 외부로부터의 불순물을 차폐할 수 있기 때문에, 외부로부터 산화물 반도체막(336a)으로 이동하는 불순물량을 저감할 수 있다. 또한, 산화물 반도체막(336b)에는 산소 결손이 형성되기 어렵다. 그러므로, 산화물 반도체막(336a) 내의 불순물 농도 및 산소 결손량을 저감할 수 있다.
또한, 산화물 반도체막(336a) 및 산화물 반도체막(336b)은 각 막을 단순히 적층하는 것이 아니라 연속 접합(여기서는 특히 전도대 하단의 에너지가 각 막간에서 연속적으로 변화되는 구조를 말함)이 형성되도록 제작한다. 즉, 각 막의 계면에, 트랩 중심이나 재결합 중심과 같은 결함 준위를 형성하는 불순물이 존재하지 않는 적층 구조로 한다. 만약에, 적층된 산화물 반도체막(336a)과 산화물 반도체막(336b) 사이에 불순물이 혼재하고 있으면 에너지 밴드의 연속성이 저하되어 계면에서 캐리어가 트랩되거나 또는 재결합하여 소멸된다.
연속 접합을 형성하기 위해서는 로드록(load lock)실을 구비한 멀티 체임버 방식의 성막 장치(스퍼터링 장치)를 이용하여 각 막을 대기에 노출시키지 않고 연속적으로 적층할 필요가 있다. 스퍼터링 장치의 각 체임버는 산화물 반도체막에 있어서 불순물인 물 등을 가능한 한 제거하기 위하여 크라이오 펌프와 같은 흡착식 진공 배기 펌프를 이용하여 고진공 배기(5×10-7Pa~1×10-4Pa 정도까지)하는 것이 바람직하다. 또는 터보 분자 펌프와 콜드 트랩을 조합하여 배기계로부터 체임버 내에 가스, 특히 탄소 또는 수소를 함유하는 가스가 역류하지 않도록 해 두는 것이 바람직하다.
또한, 도 16에서는 다층막(336)을 산화물 반도체막(336a) 및 산화물 반도체막(336b)으로 이루어진 2층 구조로 하였지만, 절연막(306)과 산화물 반도체막(336a) 사이에 산화물 반도체막(336b)과 같은 막을 더 제공하여 이루어진 3층 구조로 하여도 좋다. 이 경우에는 절연막(306)과 산화물 반도체막(336a) 사이에 제공하는 산화물막의 두께가 산화물 반도체막(336a)보다 작은 것이 바람직하다. 산화물막의 두께를 1nm 이상 5nm 이하, 바람직하게는 1nm 이상 3nm 이하로 함으로써, 트랜지스터의 문턱 전압의 변동을 저감할 수 있다.
또한, 본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는 상술한 실시형태에서 설명한 표시 장치에 포함되는 트랜지스터에서 산화물 반도체막에 적용될 수 있는 일 형태에 대하여 설명한다.
산화물 반도체막은 단결정 구조의 산화물 반도체(이하에서 단결정 산화물 반도체라고 함), 다결정 구조의 산화물 반도체(이하에서 다결정 산화물 반도체라고 함), 미결정 구조의 산화물 반도체(이하에서 미결정 산화물 반도체라고 함), 및 비정질 구조의 산화물 반도체(이하에서 비정질 산화물 반도체라고 함) 중 하나 이상으로 형성되어도 좋다. 또한, 산화물 반도체막은 CAAC-OS막으로 구성되어 있어도 좋다. 또한, 산화물 반도체막은 비정질 산화물 반도체 및 결정립을 갖는 산화물 반도체로 형성되어 있어도 좋다. 이하에서는 대표적인 예로서 CAAC-OS 및 미결정 산화물 반도체에 대하여 설명한다.
우선, CAAC-OS막에 대하여 설명한다.
CAAC-OS막은 c축 배향된 복수의 결정부를 갖는 산화물 반도체막의 하나이다.
CAAC-OS막을 투과 전자 현미경(TEM: Transmission Electron Microscope)에 의하여 관찰하면, 결정부들 사이의 명확한 경계, 즉 결정 입계(그레인 바운더리라고도 함)는 확인되지 않는다. 그러므로, CAAC-OS막은 결정 입계에 기인한 전자 이동도 저하가 일어나기 어렵다고 할 수 있다.
TEM에 의하여 시료면에 실질적으로 평행한 방향으로부터 CAAC-OS막을 관찰(단면 TEM 관찰)하면, 결정부에서 금속 원자가 층상으로 배열되어 있는 것이 확인된다. 금속 원자의 각 층은 CAAC-OS막이 형성되는 면(피형성면이라고도 함) 또는 CAAC-OS막의 상면의 요철을 반영한 형상이며 CAAC-OS막의 피형성면 또는 상면에 평행하게 배열된다.
한편, TEM에 의하여 시료면에 실질적으로 수직인 방향으로부터 CAAC-OS막을 관찰(평면 TEM 관찰)하면, 결정부에서 금속 원자가 삼각형 또는 육각형으로 배열되어 있는 것이 확인된다. 그러나, 상이한 결정부들 사이에서 금속 원자의 배열에는 규칙성이 보이지 않는다.
도 17의 (A)는 CAAC-OS막의 단면 TEM 이미지이다. 또한, 도 17의 (B)는 도 17의 (A)를 더 확대한 단면 TEM 이미지이고, 이해를 쉽게 하기 위하여 원자 배열을 강조 표시하였다.
도 17의 (C)는 도 17의 (A)의 A-O-A' 사이의, 동그라미로 둘러싸인 영역(직경 약 4nm)의 국소적인 푸리에 변환 이미지이다. 도 17의 (C)로부터, 각 영역에서 c축 배향성이 있는 것이 확인된다. 또한, A-O 사이와 O-A' 사이에서는 c축의 방향이 다르기 때문에, 다른 그레인인 것이 시사된다. 또한, A-O 사이에서는, c축의 각도가 14.3°, 16.6°, 26.4°와 같이 연속적으로 조금씩 변화됨을 알 수 있다. 마찬가지로, O-A' 사이에서는, c축의 각도가 -18.3°, -17.6°, -15.9°로 연속적으로 조금씩 변화됨을 알 수 있다.
또한, CAAC-OS막의 전자 회절 패턴에서는 배향성을 나타내는 스폿(휘점)이 관측된다. 예를 들어, CAAC-OS막의 상면에 대하여, 예를 들어 1nm 이상 30nm 이하의 전자 빔을 사용하는 전자 회절(나노 빔 전자 회절이라고도 함)을 수행하면 스폿이 관측된다(도 18의 (A) 참조).
단면 TEM 관찰 및 평면 TEM 관찰로부터, CAAC-OS막의 결정부는 배향성을 갖는 것을 알 수 있다.
또한, CAAC-OS막에 포함되는 결정부의 대부분은 한 변이 100nm 미만인 입방체 내에 들어가는 크기이다. 따라서, CAAC-OS막에 포함되는 결정부는 한 변이 10nm 미만, 5nm 미만, 또는 3nm 미만인 입방체 내에 들어가는 크기인 경우도 포함된다. 다만, CAAC-OS막에 포함되는 복수의 결정부가 연결됨으로써 하나의 큰 결정 영역이 형성되는 경우가 있다. 예를 들어, 평면 TEM 이미지에서 2500nm2 이상, 5μm2 이상, 또는 1000μm2 이상의 결정 영역이 관찰되는 경우가 있다.
X선 회절(XRD: X-Ray Diffraction) 장치를 이용하여 CAAC-OS막의 구조 해석을 수행하는 경우, 예를 들어 InGaZnO4의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 회절각(2θ)이 31° 근방일 때 피크가 나타날 수 있다. 이 피크는 InGaZnO4의 결정의 (009)면에 귀속되기 때문에, CAAC-OS막의 결정이 c축 배향성을 갖고, c축이 피형성면 또는 상면에 실질적으로 수직인 방향으로 배향되는 것이 확인된다.
한편, CAAC-OS막에 대하여 c축에 실질적으로 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의한 해석에서는, 2θ가 56° 근방일 때 피크가 나타날 수 있다. 이 피크는 InGaZnO4의 결정의 (110)면에 귀속된다. InGaZnO4의 단결정 산화물 반도체막의 경우에는, 2θ를 56° 근방에 고정하고, 시료면의 법선 벡터를 축(φ축)으로 하여 시료를 회전시키면서 분석(φ 스캔)을 수행하면, (110)면과 등가인 결정면에 귀속되는 피크가 6개 관찰된다. 한편, CAAC-OS막의 경우에는, 2θ를 56° 근방에 고정하고 φ 스캔을 수행하여도 명료한 피크가 나타나지 않는다.
상술한 것으로부터, CAAC-OS막에 있어서는, 상이한 결정부들간에서는 a축 및 b축의 배향이 불규칙하지만, c축 배향성을 가지며 c축이 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향되는 것을 알 수 있다. 따라서, 상술한 단면 TEM 관찰로 확인된 층상으로 배열된 금속 원자의 각 층은 결정의 a-b면에 평행한 면이다.
또한, 결정부는 CAAC-OS막을 성막하였을 때 또는 열처리 등의 결정화 처리를 수행하였을 때에 형성된다. 상술한 바와 같이, 결정의 c축은 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향된다. 따라서, 예를 들어 CAAC-OS막의 형상을 에칭 등에 의하여 변화시킨 경우, 결정의 c축이 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행하게 배향되지 않을 수도 있다.
또한, CAAC-OS막 내의 c축 배향된 결정부의 분포가 균일하지 않아도 좋다. 예를 들어, CAAC-OS막의 결정부가 CAAC-OS막의 상면 근방으로부터의 결정 성장에 의하여 형성되는 경우에는, 상면 근방의 영역에서는 피형성면 근방의 영역보다 c축 배향된 결정부의 비율이 높게 되는 경우가 있다. 또한, 불순물이 첨가된 CAAC-OS막은 불순물이 첨가된 영역이 변질되고, c축 배향된 결정부의 비율이 다른 영역이 부분적으로 형성될 수도 있다.
또한, InGaZnO4의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 2θ가 31° 근방일 때 나타나는 피크에 더하여, 2θ가 36° 근방일 때도 피크가 나타나는 경우가 있다. 2θ가 36° 근방일 때 나타나는 피크는 CAAC-OS막 내의 일부에, c축 배향성을 갖지 않는 결정이 포함됨을 뜻한다. CAAC-OS막은 2θ가 31° 근방일 때 피크가 나타나고, 2θ가 36° 근방일 때 피크가 나타나지 않는 것이 바람직하다.
CAAC-OS막은 불순물 농도가 낮은 산화물 반도체막이다. 불순물은 수소, 탄소, 실리콘, 전이 금속 원소 등 산화물 반도체막의 주성분 이외의 원소이다. 특히 실리콘 등, 산화물 반도체막을 구성하는 금속 원소보다 산소와의 결합력이 강한 원소는 산화물 반도체막에서 산소를 빼앗음으로써 산화물 반도체막의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한, 철이나 니켈 등의 중금속, 아르곤, 이산화탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에 산화물 반도체막 내부에 함유되면 산화물 반도체막의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한, 산화물 반도체막에 함유되는 불순물은 캐리어 트랩이나 캐리어 발생원이 될 수 있다.
또한, CAAC-OS막은 결함 준위 밀도가 낮은 산화물 반도체막이다. 예를 들어, 산화물 반도체막 내의 산소 결손은 캐리어 트랩이 되거나, 수소를 포획함으로써 캐리어 발생원이 될 수 있다.
불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 결손이 적은) 것을 고순도 진성 또는 실질적으로 고순도 진성으로 부른다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적어 캐리어 밀도를 낮게 할 수 있다. 따라서, 상기 산화물 반도체막을 사용한 트랜지스터의 전기 특성은 문턱 전압이 음(노멀리 온이라고도 함)이 되기 어렵다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 트랩이 적다. 따라서, 상기 산화물 반도체막을 사용한 트랜지스터는 전기 특성의 변동이 작고 신뢰성이 높은 트랜지스터가 된다. 또한, 산화물 반도체막의 캐리어 트랩에 포획된 전하는 방출될 때까지 걸리는 시간이 길어 마치 고정 전하처럼 행동하는 경우가 있다. 그러므로, 불순물 농도가 높고 결함 준위 밀도가 높은 산화물 반도체막을 사용한 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
또한, CAAC-OS막을 사용한 트랜지스터는 가시광이나 자외광의 조사에 기인한 전기 특성의 변동이 작다.
다음에, 미결정 산화물 반도체막에 대하여 설명한다.
미결정 산화물 반도체막은 TEM 관찰 이미지에서는 결정부를 명확히 확인할 수 없는 경우가 있다. 미결정 산화물 반도체막에 포함되는 결정부의 크기는 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하인 경우가 많다. 특히 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 미결정인 나노 결정(nc: nanocrystal)을 갖는 산화물 반도체막을 nc-OS(nanocrystalline Oxide Semiconductor)막으로 부른다. 또한, nc-OS막은 예를 들어 TEM 관찰 이미지에서는 결정 입계를 명확히 확인할 수 없는 경우가 있다.
nc-OS막은 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 또한, nc-OS막은 상이한 결정부들 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로, 막 전체에서 배향성을 찾을 수 없다. 따라서, 분석 방법에 따라서는 nc-OS막을 비정질 산화물 반도체막과 구별할 수 없는 경우가 있다. 예를 들어, 결정부보다 직경이 큰 X선을 사용하는 XRD 장치를 이용하여 nc-OS막의 구조 해석을 수행하면, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또한, nc-OS막에 대하여 결정부보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자 빔을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로 패턴(halo pattern)과 같은 회절 패턴이 관측된다. 한편, 프로브 직경이 결정부의 크기와 비슷하거나 결정부보다 작은 전자 빔을 사용하여 얻어지는 nc-OS막의 나노 빔 전자 회절 패턴에서는 스폿이 관측된다. 또한, nc-OS막에 대하여 나노 빔 전자 회절을 수행하면, 환상으로(링 형상으로) 휘도가 높은 영역이 관측되는 경우가 있다. 또한, nc-OS막의 나노 빔 전자 회절 패턴에서는, 환상 영역에 복수의 스폿이 관측되는 경우가 있다(도 18의 (B) 참조).
nc-OS막은 비정질 산화물 반도체막보다 규칙성이 높은 산화물 반도체막이다. 따라서, nc-OS막은 비정질 산화물 반도체막보다 결함 준위 밀도가 낮다. 다만, nc-OS막은 상이한 결정부들 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서, nc-OS막은 CAAC-OS막보다 결함 준위 밀도가 높다.
또한, 산화물 반도체막은 예를 들어 비정질 산화물 반도체막, 미결정 산화물 반도체막, CAAC-OS막 중 2종류 이상을 갖는 적층막이라도 좋다.
산화물 반도체막이 복수의 구조를 갖는 경우, 나노 빔 전자 회절을 이용함으로써 구조 해석이 가능해지는 경우가 있다.
도 18의 (C)는 전자총실(70)과, 전자총실(70) 아래의 광학계(72)와, 광학계(72) 아래의 시료실(74)과, 시료실(74) 아래의 광학계(76)와, 광학계(76) 아래의 관찰실(80)과, 관찰실(80)에 설치된 카메라(78)와, 관찰실(80) 아래의 필름실(82)을 갖는 투과 전자 회절 측정 장치이다. 카메라(78)는 관찰실(80) 내부를 향해 설치된다. 또한, 필름실(82)은 제공되지 않아도 좋다.
또한, 도 18의 (D)는 도 18의 (C)에 도시된 투과 전자 회절 측정 장치 내부의 구조를 도시한 것이다. 투과 전자 회절 측정 장치 내부에서는, 전자총실(70)에 설치된 전자총으로부터 방출된 전자가, 광학계(72)를 통하여 시료실(74)에 배치된 물질(88)에 조사된다. 물질(88)을 통과한 전자는 광학계(76)를 통하여 관찰실(80) 내부에 설치된 형광판(92)에 입사된다. 형광판(92)에서는, 입사한 전자의 강도에 따른 패턴이 나타남으로써 투과 전자 회절 패턴을 측정할 수 있다.
카메라(78)는 형광판(92)을 향하도록 설치되어 있으며, 형광판(92)에 나타난 패턴을 촬영할 수 있다. 카메라(78)의 렌즈 중앙, 및 형광판(92)의 중앙을 통과하는 직선과 형광판(92)의 상면이 이루는 각도는, 예를 들어 15° 이상 80° 이하, 30° 이상 75° 이하, 또는 45° 이상 70° 이하로 한다. 이 각도가 작을수록, 카메라(78)로 촬영되는 투과 전자 회절 패턴의 변형(distortion)이 커진다. 다만, 미리 이 각도를 알고 있으면, 얻어진 투과 전자 회절 패턴의 변형을 보정할 수도 있다. 또한, 카메라(78)를 필름실(82)에 설치하여도 되는 경우가 있다. 예를 들어, 전자(84)의 입사 방향과 대향하도록 카메라(78)를 필름실(82)에 설치하여도 좋다. 이 경우, 형광판(92)의 이면으로부터, 변형이 적은 투과 전자 회절 패턴을 촬영할 수 있다.
시료실(74)에는 시료인 물질(88)을 고정하기 위한 홀더가 설치되어 있다. 홀더는 물질(88)을 통과하는 전자를 투과시키는 구조를 갖는다. 홀더는 예를 들어, 물질(88)을 X축, Y축, Z축 등으로 이동시키는 기능을 가져도 좋다. 홀더의 이동 기능의 정밀도는 예를 들어, 1nm 이상 10nm 이하, 5nm 이상 50nm 이하, 10nm 이상 100nm 이하, 50nm 이상 500nm 이하, 100nm 이상 1μm 이하 등의 범위에서 이동시킬 수 있으면 좋다. 이들 범위는 물질(88)의 구조에 맞춰서 최적의 범위를 설정하면 좋다.
다음에, 상술한 투과 전자 회절 측정 장치를 이용하여, 물질의 투과 전자 회절 패턴을 측정하는 방법에 대하여 설명한다.
예를 들어, 도 18의 (D)에 도시된 바와 같이 물질에서 나노 빔인 전자(84)의 조사 위치를 변화시킴(스캔함)으로써, 물질의 구조가 변화되는 모습을 확인한다. 이 때, 물질(88)이 CAAC-OS막이면, 도 18의 (A)와 같은 회절 패턴이 관측된다. 또는, 물질(88)이 nc-OS막이면, 도 18의 (B)와 같은 회절 패턴이 관측된다.
그런데, 물질(88)이 CAAC-OS막인 경우에도, 부분적으로 nc-OS막 등과 같은 회절 패턴이 관측될 수 있다. 따라서, CAAC-OS막의 질은 일정 범위에서 CAAC-OS막의 회절 패턴이 관측되는 영역의 비율(CAAC화율이라고도 함)로 나타낼 수 있는 경우가 있다. 예를 들어, 양질의 CAAC-OS막의 CAAC화율은 50% 이상, 바람직하게는 80% 이상, 더 바람직하게는 90% 이상, 보다 바람직하게는 95% 이상이 된다. 또한, CAAC-OS막과 다른 회절 패턴이 관측되는 영역의 비율을 비CAAC화율로 표기한다.
일례로서, 성막 직후(as-sputtered로 표기함), 또는 산소를 포함하는 분위기에서 450℃로 열처리한 후의 CAAC-OS막을 갖는 각 시료의 상면을 스캔하면서 투과 전자 회절 패턴을 얻었다. 여기서는, 속도 5nm/초로 60초간 스캔하면서 회절 패턴을 관측하고, 관측된 회절 패턴을 0.5초마다 정지 화상으로 변환함으로써 CAAC화율을 도출하였다. 또한, 전자 빔으로서는, 프로브 직경이 1nm인 나노 빔을 사용하였다. 또한, 6개의 시료에 동일한 측정을 수행하였다. 그리고 CAAC화율의 산출에는 6개의 시료의 평균값을 이용하였다.
각 시료에서의 CAAC화율을 도 19의 (A)에 도시하였다. 성막 직후의 CAAC-OS막의 CAAC화율은 75.7%(비CAAC화율은 24.3%)이었다. 또한, 450℃ 열처리 후의 CAAC-OS막의 CAAC화율은 85.3%(비CAAC화율은 14.7%)이었다. 성막 직후와 비교하여 450℃ 열처리 후의 CAAC화율이 더 높은 것을 알 수 있다. 즉, 높은 온도(예를 들어 400℃ 이상)로 열처리함으로써 비CAAC화율이 낮아지는(CAAC화율이 높아지는) 것을 알 수 있다. 또한, 열처리 온도가 500℃ 미만이어도, 높은 CAAC화율을 갖는 CAAC-OS막이 얻어지는 것을 알 수 있다.
여기서, CAAC-OS막과 다른 회절 패턴의 대부분은 nc-OS막과 같은 회절 패턴이었다. 또한, 측정 영역에서 비정질 산화물 반도체막은 확인되지 않았다. 따라서, 열처리에 의하여, nc-OS막과 같은 구조를 갖는 영역이, 인접하는 영역의 구조의 영향을 받아서 재배열하고, CAAC화되어 있음을 알았다.
도 19의 (B) 및 (C)는 각각 성막 직후 및 450℃ 열처리 후의 CAAC-OS막의 평면 TEM 이미지이다. 도 19의 (B)와 (C)를 비교하면, 450℃ 열처리 후의 CAAC-OS막의 막질이 더 균일한 것을 알 수 있다. 즉, 높은 온도로 열처리함으로써 CAAC-OS막의 막질이 향상됨을 알 수 있다.
이러한 측정 방법을 이용하면, 복수의 구조를 갖는 산화물 반도체막의 구조 해석이 가능해지는 경우가 있다.
또한, 본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 6)
실시형태 2에 기재된 바와 같이 산화물 반도체막을 사용한 트랜지스터는 오프 상태 시의 전류값(오프 전류값)을 낮게 제어할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 기록 간격도 길게 설정할 수 있다.
본 실시형태에 따른 액정 표시 장치는 오프 전류값이 낮은 트랜지스터를 사용함으로써, 적어도 2가지의 구동 방법(모드)으로 표시를 수행하는 액정 표시 장치로 할 수 있다. 제 1 구동 모드는 종래의 액정 표시 장치의 구동 방법이며, 1프레임마다 데이터를 순차적으로 재기록하는 구동 방법이다. 제 2 구동 모드는 데이터의 기록 처리를 실행한 후, 데이터 재기록을 정지하는 구동 방법이다. 즉, 리프레시 레이트가 저감된 구동 모드이다.
동영상의 표시는 제 1 구동 모드로 수행된다. 정지 화상의 표시는 각 프레임의 화상 데이터에 변화가 없기 때문에 1프레임마다 데이터를 재기록할 필요가 없다. 그러므로, 정지 화상을 표시할 때는 제 2 구동 모드로 동작시키면, 화면의 플리커를 없앰과 함께 소비 전력을 저감할 수 있다.
또한, 본 실시형태에 따른 액정 표시 장치에 사용되는 액정 소자는 면적이 큰 용량 소자를 갖고, 용량 소자에서 축적되는 전하량이 크다. 따라서, 화소 전극의 전위를 유지하는 시간을 길게 할 수 있어, 리프레시 레이트가 저감된 구동 모드를 적용할 수 있다. 또한, 액정 표시 장치에서 리프레시 레이트가 저감된 구동 모드를 이용한 경우에도 액정층에 인가된 전압의 변화를 오랫동안 억제할 수 있기 때문에 사용자가 화면의 플리커를 지각하는 것을 더 방지할 수 있다. 따라서, 소비 전력을 낮게 하고 표시 품질을 향상할 수 있다.
여기서, 리프레시 레이트 저감 효과에 대하여 설명한다.
눈의 피로에는 신경계 피로와 근육계 피로의 2가지가 있다. 신경계 피로는 액정 표시 장치가 발한 빛이나 점멸 화면을 오랫동안 계속 봄으로써 그 밝기가 눈의 망막, 신경, 뇌를 자극하여 피곤하게 하는 것이다. 근육계 피로는 초점을 조절할 때 사용하는 모양체(ciliary body) 근육의 혹사에 의한 피로이다.
도 20의 (A)는 종래의 액정 표시 장치의 표시를 도시한 모식도이다. 도 20의 (A)에 도시된 바와 같이 종래의 액정 표시 장치에서는 1초에 60번 화상이 재기록된다. 이와 같은 화면을 오랫동안 계속 봄으로써 사용자의 눈의 망막, 신경, 뇌를 자극하여 눈의 피로가 초래될 우려가 있었다.
본 발명의 일 형태에서는 액정 표시 장치의 화소부에, 오프 전류가 매우 낮은 트랜지스터, 예를 들어 산화물 반도체를 사용한 트랜지스터를 사용한다. 또한, 액정 소자는 면적이 큰 용량 소자를 구비한다. 이로써, 용량 소자에 축적된 전하의 누설을 억제할 수 있기 때문에, 프레임 주파수를 낮추어도 액정 표시 장치의 휘도를 유지할 수 있다.
즉, 도 20의 (B)에 도시된 바와 같이, 예를 들어 화상 재기록 횟수를 5초에 한 번으로 줄일 수 있기 때문에, 동일한 영상을 가능한 한 오랫동안 볼 수 있게 되어 사용자가 시인하는 화면 플리커가 저감된다. 이로써, 사용자의 눈의 망막, 신경, 뇌에 대한 자극이 저감되므로 신경계 피로가 경감된다.
본 발명의 일 형태에 따르면 눈이 편한 액정 표시 장치를 제공할 수 있다.
또한, 본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 7)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치를 사용한 전자 기기의 구성예에 대하여 설명한다. 또한, 본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치를 사용한 표시 모듈에 대하여 도 21을 참조하여 설명한다.
도 21에 도시된 표시 모듈(8000)은 상부 커버(8001)와 하부 커버(8002) 사이에, FPC(8003)에 접속된 터치 패널(8004), FPC(8005)에 접속된 표시 패널(8006), 백 라이트 유닛(8007), 프레임(8009), 프린트 기판(8010), 배터리(8011)를 구비한다. 또한, 백 라이트 유닛(8007), 배터리(8011), 터치 패널(8004) 등은 제공되지 않을 수도 있다.
본 발명의 일 형태에 따른 표시 장치는 예를 들어, 표시 패널(8006)에 사용할 수 있다.
상부 커버(8001) 및 하부 커버(8002)는 터치 패널(8004) 및 표시 패널(8006)의 크기에 맞추어, 형상이나 치수를 적절히 변경할 수 있다.
터치 패널(8004)은 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 패널(8006)에 중첩하여 사용할 수 있다. 또한, 표시 패널(8006)의 대향 기판(밀봉 기판)이 터치 패널 기능을 가질 수도 있다. 또는, 표시 패널(8006)의 각 화소 내에 광 센서를 제공함으로써 광학식 터치 패널로 할 수도 있다. 또는, 표시 패널(8006)의 각 화소 내에 터치 센서용 전극을 제공함으로써 정전 용량 방식 터치 패널로 할 수도 있다.
백 라이트 유닛(8007)은 광원(8008)을 구비한다. 광원(8008)을 백 라이트 유닛(8007)의 단부에 제공하고, 광 확산판을 사용하는 구성으로 하여도 좋다.
프레임(8009)은 표시 패널(8006)을 보호하는 기능이나, 프린트 기판(8010)의 동작에 의하여 발생하는 전자기파를 차단하기 위한 전자기 실드로서의 기능을 갖는다. 또한 프레임(8009)은 방열판으로서의 기능을 가져도 좋다.
프린트 기판(8010)은 전원 회로와, 비디오 신호 및 클록 신호를 출력하기 위한 신호 처리 회로를 구비한다. 전원 회로에 전력을 공급하는 전원은 외부의 상용 전원이나, 별도로 설치된 배터리(8011)에 의한 전원이어도 좋다. 배터리(8011)는 상용 전원을 사용하는 경우에는 생략할 수 있다.
또한, 표시 모듈(8000)에 편광판, 위상차판, 프리즘 시트 등의 부재를 추가하여도 좋다.
도 22는 본 발명의 일 형태에 따른 표시 장치를 사용한 전자 기기의 외관도이다.
전자 기기의 예로서는 텔레비전 장치(텔레비전 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라나 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화 또는 휴대 전화 장치라고도 함), 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치, 파친코기와 같은 대형 게임기 등을 들 수 있다.
도 22의 (A)는 휴대 정보 단말기이며, 본체(1001), 하우징(1002), 표시부(1003a), 표시부(1003b) 등으로 구성된다. 표시부(1003b)는 터치 패널이며, 표시부(1003b)에 표시되는 키보드 버튼(1004)에 터치함으로써 화면 조작이나 문자 입력을 할 수 있다. 물론 표시부(1003a)가 터치 패널이어도 좋다. 상술한 실시형태에서 설명한 트랜지스터를 스위칭 소자로서 사용하여 액정 패널이나 유기 발광 패널을 제작한 것을 표시부(1003a), 표시부(1003b)에 적용함으로써, 신뢰성이 높은 휴대 정보 단말기를 실현할 수 있다.
도 22의 (A)에 도시된 휴대 정보 단말기는 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시하는 기능, 달력, 날짜, 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 조작 또는 편집하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능 등을 가질 수 있다. 또한, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등이 하우징의 이면이나 측면에 제공되어도 좋다.
또한, 도 22의 (A)에 도시된 휴대 정보 단말기는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선 통신을 통해, 전자 서적 서버로부터 원하는 서적 데이터 등을 구매하거나 다운로드할 수도 있다.
도 22의 (B)는 휴대 음악 플레이어이며, 본체(1021)에는 표시부(1023), 귀에 장착하기 위한 고정부(1022), 스피커, 조작 버튼(1024), 외부 메모리 슬롯(1025) 등이 제공된다. 상술한 실시형태에서 설명한 트랜지스터를 스위칭 소자로서 사용하여 액정 패널이나 유기 발광 패널을 제작한 것을 표시부(1023)에 적용함으로써, 신뢰성이 더 높은 휴대 음악 플레이어를 실현할 수 있다.
또한, 도 22의 (B)에 도시된 휴대 음악 플레이어에 안테나, 마이크로폰 기능, 또는 무선 기능을 가지게 하며 휴대 전화와 연결시키면, 승용차 등을 운전하면서 핸즈프리 통화도 가능하다.
도 22의 (C)는 휴대 전화기이며, 하우징(1030) 및 하우징(1031)의 2개의 하우징으로 구성된다. 하우징(1031)에는 표시 패널(1032), 스피커(1033), 마이크로폰(1034), 포인팅 디바이스(1036), 카메라(1037), 외부 접속 단자(1038) 등이 제공된다. 또한, 하우징(1030)에는 휴대 전화기를 충전하는 태양 전지(1040)나, 외부 메모리 슬롯(1041) 등이 제공된다. 또한, 안테나는 하우징(1031) 내부에 내장된다. 상술한 실시형태에서 설명하는 트랜지스터를 표시 패널(1032)에 적용함으로써, 신뢰성이 높은 휴대 전화기를 실현할 수 있다.
또한, 표시 패널(1032)은 터치 패널을 구비한다. 도 22의 (C)에는 영상 표시된 복수의 조작 키(1035)를 점선으로 도시하였다. 또한, 태양 전지(1040)로부터 출력되는 전압을 각 회로에 필요한 전압으로 승압하기 위한 승압 회로도 구비한다.
표시 패널(1032)에서는, 사용 형태에 따라 표시 방향이 적절히 변화된다. 또한, 표시 패널(1032)과 동일한 면에 카메라(1037)가 제공되기 때문에 영상 통화가 가능하다. 스피커(1033) 및 마이크로폰(1034)은 음성 통화뿐만 아니라, 영상 통화, 녹음, 음향 재생 등에 이용될 수 있다. 또한, 하우징(1030)과 하우징(1031)은 도 22의 (C)와 같은 전개된 상태로부터 겹친 상태로 슬라이드할 수 있어, 휴대하기에 적합한 소형화가 가능하다.
외부 접속 단자(1038)는 AC 어댑터, 및 USB 케이블 등의 각종 케이블과 접속할 수 있어, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(1041)에 기록 매체를 삽입하여, 대량의 데이터를 보존하고 이동시킬 수 있다.
또한, 상술한 기능 외에도 적외선 통신 기능, 텔레비전 수신 기능 등을 가질 수 있다.
도 22의 (D)는 텔레비전 장치의 일례이다. 텔레비전 장치(1050)에서, 하우징(1051)에 표시부(1053)가 제공된다. 표시부(1053)에 영상을 표시할 수 있다. 또한, 하우징(1051)을 지지하는 스탠드(1055)에 CPU가 내장되어 있다. 상술한 실시형태에서 제시한 트랜지스터를 표시부(1053) 및 CPU에 적용함으로써, 신뢰성이 높은 텔레비전 장치(1050)를 구현할 수 있다.
텔레비전 장치(1050)는 하우징(1051)에 구비된 조작 스위치나, 별체의 리모트 컨트롤러를 이용하여 조작할 수 있다. 또한, 리모트 컨트롤러에는 상기 리모트 컨트롤러로부터 출력되는 데이터를 표시하기 위한 표시부가 제공되어도 좋다.
텔레비전 장치(1050)는 수신기나 모뎀 등을 구비한다. 수신기에 의하여 일반 텔레비전 방송을 수신할 수 있고, 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써 단방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이 또는 수신자들 사이 등)의 정보 통신도 가능하다.
또한, 텔레비전 장치(1050)에는 외부 접속 단자(1054), 기억 매체 녹화 재생부(1052) 및 외부 메모리 슬롯이 제공된다. 외부 접속 단자(1054)에는 USB 케이블 등의 각종 케이블을 접속할 수 있어, 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 기억 매체 녹화 재생부(1052)에 디스크형 기억 매체를 삽입하여, 기억 매체에 기억되어 있는 데이터의 판독 및 기억 매체로의 기록을 수행할 수 있다. 또한, 외부 메모리 슬롯에 삽입된 외부 메모리(1056)에 데이터로서 보존되어 있는 화상, 영상 등을 표시부(1053)에 표시할 수도 있다.
또한, 상술한 실시형태에서 설명한 트랜지스터의 오프 상태 시의 누설 전류가 매우 작은 경우에는, 이 트랜지스터를 외부 메모리(1056)나 CPU에 적용함으로써, 소비 전력이 충분히 저감된 신뢰성이 높은 텔레비전 장치(1050)를 실현할 수 있다.
또한, 본 실시형태에 제시된 구성 및 방법 등은 다른 실시형태에 제시되는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
11: 화소부
13: 화소
13_1: 화소
13_2: 화소
14: 부화소
14B: 부화소
14B_1: 부화소
14B_2: 부화소
14G: 부화소
14G_1: 부화소
14G_2: 부화소
14R: 부화소
14R_1: 부화소
14R_2: 부화소
14W_1: 부화소
14W_2: 부화소
16: 신호선 구동 회로
17: 주사선
17_1: 주사선
17_2: 주사선
17_3: 주사선
18: 전위 생성 회로
19: 용량선
25: 신호선
25_1: 신호선
25_2: 신호선
25_3: 신호선
31: 액정 소자
41: 발광 소자
43: 트랜지스터
45: 트랜지스터
47: 배선
49: 배선
50: 배선
51: 게이트 절연막
53: 무기 절연막
53a: 절연막
70: 전자총실
72: 광학계
74: 시료실
76: 광학계
78: 카메라
80: 관찰실
82: 필름실
84: 전자
88: 물질
92: 형광판
100: 표시 장치
102: 트랜지스터
102a: 트랜지스터
103: 트랜지스터
103a: 트랜지스터
103d: 트랜지스터
105: 용량 소자
302: 기판
304a: 도전막
304b: 도전막
304c: 도전막
304d: 도전막
305: 절연막
306: 절연막
307: 산화물 반도체막
308a: 산화물 반도체막
308b: 산화물 반도체막
308c: 금속 산화물막
308d: 산화물 반도체막
308e: 산화물 반도체막
308f: 금속 산화물막
309: 도전막
310a: 도전막
310b: 도전막
310c: 도전막
310d: 도전막
310e: 도전막
310f: 도전막
310g: 도전막
310h: 도전막
310i: 도전막
310j: 도전막
311: 절연막
311a: 절연막
311b: 절연막
312: 절연막
312a: 절연막
312b: 절연막
313: 절연막
314: 절연막
315: 도전막
316a: 도전막
316b: 도전막
316d: 도전막
316e: 도전막
317: 유기 절연막
317a: 유기 절연막
318: 도전막
319: 도전막
319a: 도전막
319b: 도전막
320: 배향막
321: 액정층
322: 액정 소자
336: 다층막
336a: 산화물 반도체막
336b: 산화물 반도체막
342: 기판
344: 차광막
346: 유색막
348: 절연막
350: 도전막
352: 배향막
362: 개구부
364a: 개구부
364b: 개구부
364c: 개구부
364d: 개구부
371: 유기 수지막
373: EL층
375: 공통 전극
1001: 본체
1002: 하우징
1003a: 표시부
1003b: 표시부
1004: 키보드 버튼
1021: 본체
1022: 고정부
1023: 표시부
1024: 조작 버튼
1025: 외부 메모리 슬롯
1030: 하우징
1031: 하우징
1032: 표시 패널
1033: 스피커
1034: 마이크로폰
1035: 조작 키
1036: 포인팅 디바이스
1037: 카메라
1038: 외부 접속 단자
1040: 태양 전지
1041: 외부 메모리 슬롯
1050: 텔레비전 장치
1051: 하우징
1052: 기억 매체 녹화 재생부
1053: 표시부
1054: 외부 접속 단자
1055: 스탠드
1056: 외부 메모리
8000: 표시 모듈
8001: 상부 커버
8002: 하부 커버
8003: FPC
8004: 터치 패널
8005: FPC
8006: 표시 패널
8007: 백 라이트 유닛
8008: 광원
8009: 프레임
8010: 프린트 기판
8011: 배터리

Claims (12)

  1. 표시 장치에 있어서,
    제 1 화소;
    제 2 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소 및 상기 제 2 화소는 각각 제 1 부화소, 제 2 부화소, 제 3 부화소, 및 제 4 부화소를 포함하고,
    상기 제 1 부화소, 상기 제 2 부화소, 상기 제 3 부화소, 및 상기 제 4 부화소는 각각 트랜지스터를 포함하고,
    상기 제 1 배선은 상기 제 1 화소의 제 1 부화소의 트랜지스터의 게이트, 상기 제 1 화소의 제 2 부화소의 트랜지스터의 게이트, 및 상기 제 1 화소의 제 3 부화소의 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 2 배선은 상기 제 1 화소의 제 4 부화소의 트랜지스터의 게이트 및 상기 제 2 화소의 제 4 부화소의 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 3 배선은 상기 제 1 화소의 제 4 부화소의 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 2 화소의 제 2 부화소의 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 화소의 제 1 부화소의 트랜지스터 위의 무기 절연막;
    상기 무기 절연막 위의 유기 절연막;
    상기 제 1 화소의 제 1 부화소의 트랜지스터에 전기적으로 접속된 용량 소자; 및
    상기 유기 절연막 위에 있고 상기 제 1 화소의 제 1 부화소의 트랜지스터에 전기적으로 접속된 화소 전극을 더 포함하고,
    상기 제 1 화소의 제 1 부화소의 트랜지스터는 기판 위에 있고,
    상기 제 1 화소의 제 1 부화소의 트랜지스터는
    상기 기판 위의 게이트 전극;
    상기 게이트 전극 위의 게이트 절연막;
    상기 게이트 절연막 위에 있고 상기 게이트 전극과 중첩되는 산화물 반도체막; 및
    상기 산화물 반도체막 위의 한 쌍의 도전막을 포함하고,
    상기 용량 소자는
    상기 게이트 절연막 위에 있고 상기 한 쌍의 도전막 중 한쪽과 접촉하는 금속 산화물막;
    상기 무기 절연막; 및
    상기 무기 절연막 위의 투광성을 갖는 제 1 도전막을 포함하고,
    상기 화소 전극은 투광성을 갖는 제 2 도전막을 사용하여 형성되고, 상기 한 쌍의 도전막 중 상기 한쪽과 접촉하는, 표시 장치.
  3. 제 2 항에 있어서,
    상기 무기 절연막은 상기 산화물 반도체막과 접촉하는 산화물 절연막, 및 상기 산화물 절연막 위의 질화물 절연막을 포함하는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 금속 산화물막은 상기 질화물 절연막과 접촉하고 상기 산화물 반도체막과 같은 금속 원소를 포함하는, 표시 장치.
  5. 제 2 항에 있어서,
    상기 산화물 반도체막은 In-Ga 산화물, In-Zn 산화물, 또는 In-M-Zn 산화물을 포함하고,
    M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf을 나타내는, 표시 장치.
  6. 제 2 항에 있어서,
    상기 산화물 반도체막은 제 1 막 및 제 2 막을 포함하는 다층 구조를 갖고,
    상기 제 1 막의 금속 원소의 원자수비는 상기 제 2 막의 금속 원소의 원자수비와 다른, 표시 장치.
  7. 표시 장치에 있어서,
    제 1 화소;
    제 2 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소 및 상기 제 2 화소는 각각 제 1 부화소, 제 2 부화소, 제 3 부화소, 및 제 4 부화소를 포함하고,
    상기 제 1 부화소, 상기 제 2 부화소, 상기 제 3 부화소, 및 상기 제 4 부화소는 각각 트랜지스터를 포함하고,
    상기 제 1 배선은 상기 제 1 화소의 제 1 부화소의 트랜지스터의 게이트, 상기 제 1 화소의 제 2 부화소의 트랜지스터의 게이트, 및 상기 제 1 화소의 제 3 부화소의 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 2 배선은 상기 제 1 화소의 제 4 부화소의 트랜지스터의 게이트 및 상기 제 2 화소의 제 4 부화소의 트랜지스터의 드레인에 전기적으로 접속되고,
    상기 제 3 배선은 상기 제 1 화소의 제 4 부화소의 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 2 화소의 제 2 부화소의 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 3 배선은 어느 방향으로 연장되고,
    상기 제 1 화소의 제 1 부화소는 상기 방향에서 상기 제 1 배선과 상기 제 2 배선 사이에 제 1 화소 전극을 포함하고,
    상기 제 1 화소의 제 2 부화소는 상기 방향에서 상기 제 1 배선과 상기 제 2 배선 사이에 제 2 화소 전극을 포함하고,
    상기 제 1 화소의 제 3 부화소는 상기 방향에서 상기 제 1 배선과 상기 제 2 배선 사이에 제 3 화소 전극을 포함하고,
    상기 제 1 화소의 제 4 부화소는 상기 방향에서 상기 제 3 화소 전극과 상기 제 2 배선 사이에 제 4 화소 전극을 포함하는, 표시 장치.
  8. 제 7 항에 있어서,
    상기 제 1 화소의 제 1 부화소의 트랜지스터 위의 무기 절연막;
    상기 무기 절연막 위의 유기 절연막;
    상기 제 1 화소의 제 1 부화소의 트랜지스터에 전기적으로 접속된 용량 소자; 및
    상기 유기 절연막 위에 있고 상기 제 1 화소의 제 1 부화소의 트랜지스터에 전기적으로 접속된 화소 전극을 더 포함하고,
    상기 제 1 화소의 제 1 부화소의 트랜지스터는 기판 위에 있고,
    상기 제 1 화소의 제 1 부화소의 트랜지스터는
    상기 기판 위의 게이트 전극;
    상기 게이트 전극 위의 게이트 절연막;
    상기 게이트 절연막 위에 있고 상기 게이트 전극과 중첩되는 산화물 반도체막; 및
    상기 산화물 반도체막 위의 한 쌍의 도전막을 포함하고,
    상기 용량 소자는
    상기 게이트 절연막 위에 있고 상기 한 쌍의 도전막 중 한쪽과 접촉하는 금속 산화물막;
    상기 무기 절연막; 및
    상기 무기 절연막 위의 투광성을 갖는 제 1 도전막을 포함하고,
    상기 화소 전극은 투광성을 갖는 제 2 도전막을 사용하여 형성되고, 상기 한 쌍의 도전막 중 상기 한쪽과 접촉하는, 표시 장치.
  9. 제 8 항에 있어서,
    상기 무기 절연막은 상기 산화물 반도체막과 접촉하는 산화물 절연막, 및 상기 산화물 절연막 위의 질화물 절연막을 포함하는, 표시 장치.
  10. 제 9 항에 있어서,
    상기 금속 산화물막은 상기 질화물 절연막과 접촉하고 상기 산화물 반도체막과 같은 금속 원소를 포함하는, 표시 장치.
  11. 제 8 항에 있어서,
    상기 산화물 반도체막은 In-Ga 산화물, In-Zn 산화물, 또는 In-M-Zn 산화물을 포함하고,
    M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf을 나타내는, 표시 장치.
  12. 제 8 항에 있어서,
    상기 산화물 반도체막은 제 1 막 및 제 2 막을 포함하는 다층 구조를 갖고,
    상기 제 1 막의 금속 원소의 원자수비는 상기 제 2 막의 금속 원소의 원자수비와 다른, 표시 장치.
KR1020140162788A 2013-11-27 2014-11-20 표시 장치 KR102240809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210038988A KR102493175B1 (ko) 2013-11-27 2021-03-25 표시 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2013-245172 2013-11-27
JP2013245172 2013-11-27
JP2014038159 2014-02-28
JPJP-P-2014-038159 2014-02-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210038988A Division KR102493175B1 (ko) 2013-11-27 2021-03-25 표시 장치

Publications (2)

Publication Number Publication Date
KR20150061578A true KR20150061578A (ko) 2015-06-04
KR102240809B1 KR102240809B1 (ko) 2021-04-14

Family

ID=53181874

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140162788A KR102240809B1 (ko) 2013-11-27 2014-11-20 표시 장치
KR1020210038988A KR102493175B1 (ko) 2013-11-27 2021-03-25 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210038988A KR102493175B1 (ko) 2013-11-27 2021-03-25 표시 장치

Country Status (4)

Country Link
US (1) US9880437B2 (ko)
JP (5) JP6486660B2 (ko)
KR (2) KR102240809B1 (ko)
TW (2) TWI675461B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276594B2 (en) 2016-09-12 2019-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11189643B2 (en) 2017-11-02 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
CN106688028B (zh) 2014-09-12 2019-10-11 株式会社半导体能源研究所 显示装置
CN105093611B (zh) * 2015-07-21 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN104991364B (zh) * 2015-07-21 2018-10-30 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
WO2017072634A1 (en) * 2015-10-30 2017-05-04 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and method for manufacturing display device and electronic device
WO2017098375A1 (en) 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US10797113B2 (en) 2016-01-25 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with layered electrode structures
JP6854670B2 (ja) * 2016-03-04 2021-04-07 株式会社半導体エネルギー研究所 半導体装置、表示パネル、表示モジュール及び電子機器
JP6723109B2 (ja) * 2016-08-04 2020-07-15 株式会社半導体エネルギー研究所 表示装置
KR102583770B1 (ko) 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
CN108628044B (zh) * 2017-03-22 2021-10-26 鸿富锦精密工业（深圳）有限公司 显示面板
JP7225112B2 (ja) 2017-11-09 2023-02-20 株式会社半導体エネルギー研究所 表示装置、電子機器
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
CN111161639B (zh) * 2020-01-03 2022-04-19 厦门天马微电子有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295717A (ja) 1998-04-13 1999-10-29 Hitachi Ltd 液晶表示装置
KR20040094335A (ko) * 2003-04-30 2004-11-09 이스트맨 코닥 캄파니 개선된 동력 효율을 갖는 칼라 유기 발광 다이오드디스플레이

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5126865A (en) * 1990-12-31 1992-06-30 Honeywell Inc. Liquid crystal display with sub-pixels
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
TWI282457B (en) * 2000-04-06 2007-06-11 Chi Mei Optoelectronics Corp Liquid crystal display component with defect restore ability and restoring method of defect
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100951350B1 (ko) * 2003-04-17 2010-04-08 삼성전자주식회사 액정 표시 장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050116615A1 (en) * 2003-09-30 2005-06-02 Shoichiro Matsumoto Light emissive display device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101090247B1 (ko) * 2004-04-19 2011-12-06 삼성전자주식회사 4색 표시 장치의 구동 장치 및 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4476076B2 (ja) * 2004-08-26 2010-06-09 シャープ株式会社 多原色表示装置及び液晶表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4349628B2 (ja) 2004-09-11 2009-10-21 徹 勝呂 人工指関節
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7382384B2 (en) * 2004-12-07 2008-06-03 Eastman Kodak Company OLED displays with varying sized pixels
WO2006075564A1 (ja) * 2005-01-12 2006-07-20 Sharp Kabushiki Kaisha 液晶表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
JP5613360B2 (ja) * 2005-07-04 2014-10-22 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148519A1 (ja) * 2006-06-19 2007-12-27 Sharp Kabushiki Kaisha 表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5403860B2 (ja) * 2006-10-10 2014-01-29 株式会社ジャパンディスプレイ カラー液晶表示装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080057040A (ko) * 2006-12-19 2008-06-24 엘지디스플레이 주식회사 액정패널
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009122652A (ja) * 2007-10-23 2009-06-04 Sony Corp 表示装置及び電子機器
KR101450124B1 (ko) 2007-12-03 2014-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR20090083197A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 컬러필터기판의 제조 방법
JP5396913B2 (ja) * 2008-09-17 2014-01-22 凸版印刷株式会社 画像表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5337603B2 (ja) 2009-07-08 2013-11-06 株式会社ジャパンディスプレイ 液晶表示装置
KR101605467B1 (ko) * 2009-10-16 2016-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
EP2530516A4 (en) * 2010-01-29 2014-07-02 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
KR101229712B1 (ko) * 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법
US8610180B2 (en) * 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
JP5770073B2 (ja) 2011-11-25 2015-08-26 株式会社ジャパンディスプレイ 表示装置及び電子機器
JP6091905B2 (ja) * 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
KR101970783B1 (ko) * 2012-05-07 2019-04-23 삼성디스플레이 주식회사 반도체 장치
KR101411656B1 (ko) * 2012-06-27 2014-06-25 엘지디스플레이 주식회사 유기전계발광 표시장치 및 이의 제조 방법
TWI481937B (zh) * 2012-08-27 2015-04-21 Au Optronics Corp 顯示面板
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
KR102002986B1 (ko) * 2013-01-11 2019-07-24 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9594282B2 (en) * 2013-03-12 2017-03-14 Sharp Kabushiki Kaisha Active-matrix substrate and display device
JP2014186257A (ja) * 2013-03-25 2014-10-02 Sony Corp 表示装置および電子機器
JP5849981B2 (ja) * 2013-03-25 2016-02-03 ソニー株式会社 表示装置および電子機器
CN103217846B (zh) * 2013-04-23 2015-12-02 京东方科技集团股份有限公司 阵列基板及显示装置
CN103472644B (zh) * 2013-09-25 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
KR102021106B1 (ko) * 2013-11-12 2019-09-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2015099331A (ja) * 2013-11-20 2015-05-28 株式会社ジャパンディスプレイ 液晶表示装置
TWI559048B (zh) * 2013-12-27 2016-11-21 友達光電股份有限公司 主動元件基板與應用其之顯示面板
JP6324207B2 (ja) * 2014-05-16 2018-05-16 株式会社ジャパンディスプレイ 表示装置
TWI525379B (zh) * 2014-06-04 2016-03-11 聯詠科技股份有限公司 顯示裝置及其驅動模組
CN104078490B (zh) * 2014-06-19 2016-08-24 京东方科技集团股份有限公司 基板及显示装置
JP2016061858A (ja) * 2014-09-16 2016-04-25 株式会社ジャパンディスプレイ 画像表示パネル、画像表示装置及び電子機器
JP2016085365A (ja) * 2014-10-27 2016-05-19 株式会社ジャパンディスプレイ 表示装置
JP6483411B2 (ja) * 2014-11-19 2019-03-13 株式会社ジャパンディスプレイ 表示装置
TWI587041B (zh) * 2014-12-02 2017-06-11 聯詠科技股份有限公司 顯示裝置及其驅動模組
TWI556048B (zh) * 2014-12-02 2016-11-01 聯詠科技股份有限公司 顯示裝置及其驅動模組
TWI574078B (zh) * 2014-12-02 2017-03-11 聯詠科技股份有限公司 顯示裝置及其驅動模組
JP2016161920A (ja) * 2015-03-05 2016-09-05 株式会社ジャパンディスプレイ 表示装置
JP2016200769A (ja) * 2015-04-14 2016-12-01 株式会社ジャパンディスプレイ 表示装置
KR102326806B1 (ko) * 2015-04-24 2021-11-15 엘지디스플레이 주식회사 서브 픽셀 배열 구조를 갖는 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295717A (ja) 1998-04-13 1999-10-29 Hitachi Ltd 液晶表示装置
KR20040094335A (ko) * 2003-04-30 2004-11-09 이스트맨 코닥 캄파니 개선된 동력 효율을 갖는 칼라 유기 발광 다이오드디스플레이

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276594B2 (en) 2016-09-12 2019-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20190045930A (ko) * 2016-09-12 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US11189643B2 (en) 2017-11-02 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11715740B2 (en) 2017-11-02 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11935897B2 (en) 2017-11-02 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Also Published As

Publication number Publication date
JP6486660B2 (ja) 2019-03-20
US9880437B2 (en) 2018-01-30
KR102240809B1 (ko) 2021-04-14
TW201530744A (zh) 2015-08-01
US20150144945A1 (en) 2015-05-28
KR102493175B1 (ko) 2023-01-27
JP7498332B2 (ja) 2024-06-11
JP2022070929A (ja) 2022-05-13
JP2021002044A (ja) 2021-01-07
JP7265658B2 (ja) 2023-04-26
TW201937712A (zh) 2019-09-16
TWI675461B (zh) 2019-10-21
JP2023099018A (ja) 2023-07-11
JP2015179250A (ja) 2015-10-08
JP6753970B2 (ja) 2020-09-09
TWI703713B (zh) 2020-09-01
KR20210036899A (ko) 2021-04-05
JP2019117384A (ja) 2019-07-18

Similar Documents

Publication Publication Date Title
JP7498332B2 (ja) 表示装置
TWI724411B (zh) 半導體裝置
JP6608633B2 (ja) 半導体装置
JP7194772B2 (ja) 液晶表示装置
JP7302067B2 (ja) 表示装置
JP6495612B2 (ja) 表示装置
KR101971289B1 (ko) 반도체 장치의 제작 방법
KR20190045930A (ko) 표시 장치 및 전자 기기
TW201133786A (en) Semiconductor device and method for manufacturing semiconductor device
KR20190100230A (ko) 표시 장치 및 그 제작 방법
JP7500696B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant