JP2016058744A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2016058744A
JP2016058744A JP2015219425A JP2015219425A JP2016058744A JP 2016058744 A JP2016058744 A JP 2016058744A JP 2015219425 A JP2015219425 A JP 2015219425A JP 2015219425 A JP2015219425 A JP 2015219425A JP 2016058744 A JP2016058744 A JP 2016058744A
Authority
JP
Japan
Prior art keywords
oxide
oxide film
film
semiconductor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015219425A
Other languages
English (en)
Other versions
JP6148311B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016058744A publication Critical patent/JP2016058744A/ja
Application granted granted Critical
Publication of JP6148311B2 publication Critical patent/JP6148311B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】絶縁性酸化物の量産性を高めこと、また、そのような絶縁性酸化物を用いた半導
体装置に安定した電気的特性を付与すること、信頼性の高い半導体装置を作製する。
【解決手段】亜鉛のように４００〜７００℃で加熱した際にガリウムよりも揮発しやすい
材料を酸化ガリウムに添加したターゲットを用いて、ＤＣスパッタリング、パルスＤＣス
パッタリング等の大きな基板に適用できる量産性の高いスパッタリング方法で成膜し、こ
れを４００〜７００℃で加熱することにより、添加された材料を膜の表面近傍に偏析させ
る。膜のその他の部分は添加された材料の濃度が低下し、十分な絶縁性を呈するため、半
導体装置のゲート絶縁物等に利用できる。
【選択図】図１

Description

酸化物膜を用いる電子装置やその作製方法および酸化物膜を作製するために用いるスパッ
タリングターゲットに関する。
なお、本明細書中において電子装置とは、電気的な物性を利用する装置全般を指し、半導
体特性を利用することで機能しうる半導体装置も含まれる。また、半導体特性を利用しな
いような装置であっても、電気的な物性を利用する装置（例えば、コンデンサ、コイル、
各種電子管等）は電子装置に含まれる。したがって、電気光学装置、半導体回路および電
子機器は全て電子装置である。
酸化物には、導電性酸化物、半導体性酸化物、絶縁性酸化物等いろいろな物性を示すもの
があり、それらの物性に応じて様々な用途に用いられる。例えば、酸化珪素は代表的な絶
縁性酸化物であり、特に集積回路において、素子分離や配線間の絶縁等の目的で広く使用
されている。また、酸化タンタル、チタン酸バリウム等は絶縁性と高い比誘電率とを利用
して、コンデンサ（キャパシタ）の誘電体として用いられる。
また、導電性酸化物としては、酸化インジウム（あるいは酸化インジウムに錫等を添加し
たもの）が挙げられる。適度な導電性と高い可視光の透過性を生かした透明導電膜の材料
とされる。そのほかにも、イットリウムバリウム銅酸化物あるいはビスマス鉛ストロンチ
ウム銅酸化物等は、窒素の沸点以上の温度で超伝導特性を示す材料として知られている。
酸化物の中には半導体特性を示すものもある。半導体特性を示す酸化物（半導体性酸化物
）としては、例えば、酸化タングステン、酸化錫、インジウム−ガリウム−亜鉛系の酸化
物（Ｉｎ−Ｇａ−Ｚｎ系酸化物）などがあり、このような半導体性酸化物をチャネル形成
領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。また、
特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物に関しては、その物性面での研究も進められている（非
特許文献１）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ｔｏｓｈｉｏ Ｋａｍｉｙａ， Ｋｅｎｊｉ Ｎｏｍｕｒａ， ａｎｄ Ｈｉｄｅｏ Ｈｏｓｏｎｏ， "Ｏｒｉｇｉｎｓ ｏｆ Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ ａｎｄ Ｌｏｗ Ｏｐｅｒａｔｉｏｎ Ｖｏｌｔａｇｅ ｏｆ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ ＴＦＴｓ： Ｅｌｅｃｔｒｏｎｉｃ Ｓｔｒｕｃｔｕｒｅ， Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ， Ｄｅｆｅｃｔｓ ａｎｄ Ｄｏｐｉｎｇ"， Ｊｏｕｒｎａｌ ｏｆ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ， Ｖｏｌ． ５， Ｎｏ． ７， ２００９， ｐｐ２７３−２８８．
このような酸化物を、厚さ１μｍ以下の薄膜として、他の材料の上に積層する場合、通常
は、スパッタリング法が用いられる。導電性酸化物膜に関しては、ターゲットも十分な導
電性を有するので、マイクロ波プラズマスパッタリング法（周波数１００ＭＨｚ以上のマ
イクロ波を用いるスパッタリング法）、ＲＦスパッタリング法（周波数１ｋＨｚ以上１０
０ＭＨｚ未満の電磁波を用いるスパッタリング法）は言うまでもなく、ＡＣスパッタリン
グ法（周波数１ｋＨｚ未満、典型的には１００Ｈｚ以下の交流を用いるスパッタリング法
、サイクルスパッタリング法とも言う）やＤＣスパッタリング法（直流を用いるスパッタ
リング法、電圧をパルス状に印加するパルスＤＣスパッタリング法を含む）においても何
ら問題なく成膜できる。
特に量産性を考慮すると、マイクロ波プラズマスパッタリング法やＲＦスパッタリング法
よりもＤＣスパッタリング法やＡＣスパッタリング法が好まれる。これらの方法では、大
面積の均質なプラズマを発生させることができるため、大面積基板を処理することができ
、量産性が高まるためである。特に表示装置等の大面積を必要とする電子装置の作製に関
しては、ＤＣスパッタリング法やＡＣスパッタリング法を用いることが好ましく、かつ、
実用的である。
しかしながら、酸化物の導電性が低下すると、ＤＣスパッタリング法やＡＣスパッタリン
グ法を用いることが困難となる。これらの方式では、ターゲットの導電性が十分に高くな
いと安定したプラズマを発生できないためである。
ターゲットの導電性を向上させるためには、いくつか方法がある。第１の方法は酸化物の
酸素欠損を増加させて、酸化物中のキャリア濃度を高め、よって、導電率を高めるもので
ある。この方式は、例えば、酸化インジウム等では有効である。しかしながら、酸化ガリ
ウムでは、酸素欠損を導入することが困難であるため、有効な手段ではない。
第２の方法は、酸化物に水素を混入して、やはり、酸化物中のキャリア濃度を高めること
により導電率を高めるものである。しかしながら、この方式では、作製される膜中に水素
が持ち込まれることとなる。水素を含有する半導体性酸化物は電子特性が不安定であり、
特にトランジスタ等の半導体装置を作製する上では、信頼性の面で大きな問題となる。
本発明は、このような状況を鑑みてなされたものであり、本発明の一は、十分な絶縁性を
有する酸化物膜を量産性よく得ることを課題とする。また、本発明の一は、新規の電子装
置（特に、半導体装置）を提供することを課題とする。さらに、本発明の一は、新規の電
子装置の作製方法（特に、半導体装置の作製方法）を提供することを課題とする。
本明細書で開示する本発明の一態様は、少なくとも第１の金属元素と第２の金属元素を有
する酸化物よりなるターゲットを用いてスパッタリング法により酸化物膜を形成する工程
と、酸化物膜を加熱処理する工程と、酸化物膜の表面をエッチングして、絶縁性酸化物膜
を得る工程とを有し、絶縁性酸化物膜中の第１の金属元素の濃度はターゲット中の第１の
金属元素の濃度の５０％以下であることを特徴とする電子装置の作製方法である。
本明細書で開示する本発明の一態様は、少なくとも第１の金属元素と第２の金属元素を有
する酸化物よりなるターゲットを用いてスパッタリング法により酸化物膜を形成する工程
と、酸化物膜を加熱処理する工程と、酸化物膜の表面をエッチングして、絶縁性酸化物膜
を得る工程とを有し、ターゲットの導電率は、絶縁性酸化物膜の導電率よりも高いことを
特徴とする電子装置の作製方法である。
本明細書で開示する本発明の一態様は、少なくとも第１の金属元素と第２の金属元素を有
する酸化物よりなるターゲットを用いてスパッタリング法により酸化物膜を形成する工程
と、酸化物膜を加熱処理することにより、酸化物膜中の第１の金属元素の濃度を低下させ
て絶縁性酸化物膜を得る工程とを有することを特徴とする電子装置の作製方法である。
上記において、絶縁性酸化物膜に接して半導体性酸化物膜が設けられてもよい。
本明細書で開示する本発明の一態様は、少なくとも第１の金属元素と第２の金属元素を有
する酸化物よりなるターゲットを用いてスパッタリング法により酸化物膜を形成する工程
と、酸化物膜を加熱処理することにより、第１の金属元素の濃度の高い領域を形成する工
程と、酸化物膜に接して半導体性酸化物膜を形成する工程とを有し、半導体性酸化物膜に
含まれる金属元素に対する第２の金属元素の比率は０．２以上であることを特徴とする電
子装置の作製方法である。
本明細書で開示する本発明の一態様は、少なくとも第１の金属元素と第２の金属元素を有
する導電性酸化物よりなるスパッタリング法で成膜する装置に用いられるスパッタリング
ターゲットである。ここで、第２の金属元素の酸化物自体は絶縁性酸化物である。
上記において、スパッタリング法は、ＤＣスパッタリング法（パルスＤＣスパッタリング
法を含む）やＡＣスパッタリング法でもよい。
本明細書で開示する本発明の一態様は、基板上の酸化物膜と、酸化物膜上に接して設けら
れた半導体性酸化物膜とを有し、酸化物膜は少なくとも第１の金属元素と第２の金属元素
を有し、酸化物膜における第１の金属元素の濃度は、基板に面する部分よりも、半導体性
酸化物膜に接する部分の方が高く、一方、第２の金属元素の濃度は、基板に面する部分よ
りも、半導体性酸化物膜に接する部分の方が低いことを特徴とする電子装置である。
上記において、第１の金属元素は亜鉛であってもよい。また、第２の金属元素はガリウム
であってもよい。さらに、上記において半導体性酸化物膜はアモルファス状態であっても
よい。また、半導体性酸化物膜は結晶を有していてもよい。さらには、単結晶状態であっ
てもよい。また、その結晶は基板に垂直な面にｃ軸が配向する構造を有してもよい。
また、上記において、加熱処理は、２００℃以上でおこなわれるものとし、好ましくは４
００℃以上７００℃未満でおこなうとよい。また、加熱処理の雰囲気に関しては、酸素も
しくは窒素を含む雰囲気とするとよい。さらに、圧力は１０Ｐａ以上１気圧以下とすると
よい。
例えば、酸化ガリウムは、それを電子装置に使用する場合には、上述のとおり、酸素欠損
や水素導入によって導電率を高めることができない、あるいは望ましくない材料である。
しかしながら、比誘電率が高い（１０程度）ため、コンデンサの誘電体やＭＩＳＦＥＴ（
金属絶縁体半導体構造の電界効果トランジスタ）のゲート絶縁物として用いることが想定
される。また、半導体性酸化物との界面にトラップ準位を作らないことから、そのような
半導体層と接して設けられる絶縁膜（ゲート絶縁物を含む）として用いることが想定され
る。特にＩｎ−Ｇａ−Ｚｎ系酸化物との界面は良好なものとなる。
しかしながら、上記のように導電率が低いため量産性が著しく低いことが障害である。と
ころで、酸化亜鉛は導電性が高く、例えば、酸化亜鉛にアルミニウムを添加した物質はＡ
ＺＯという名称で知られている。そして、酸化亜鉛と酸化ガリウムを５０対５０で合成し
た物質は、非特許文献１の図１２の記載から、アモルファス状態で５×１０−３Ω−１ｃ
ｍ−１の導電率が得られることがわかる。一方、酸化亜鉛と酸化ガリウムを２５対７５で
合成した物質は十分な絶縁性が示される。
本発明人は、このような亜鉛を含有するガリウム酸化物膜を加熱処理すると、表面に亜鉛
が偏析する現象を見出した。すなわち、当初、膜中に均一に分布していた亜鉛は、加熱処
理により、表面に偏析し、その他の部分では、亜鉛濃度が十分に低く、十分な絶縁性が得
られる。
例えば、基板上に亜鉛を含有するガリウム酸化物膜を形成し、加熱処理することにより基
板に面する部分、あるいは表面近傍以外の適切な部分の亜鉛の濃度を当初（すなわち、タ
ーゲット中の濃度）の５０％以下とすれば、そのような部分では上記に示したように十分
な絶縁性が得られ、絶縁膜として使用できる。
この現象は、上記の加熱処理条件において、ガリウムあるいは酸化ガリウムの蒸気圧に比
して、亜鉛あるいは酸化亜鉛の蒸気圧が高いため生じる。したがって、ガリウムと亜鉛に
限らず、他の２以上の金属元素の組み合わせであっても、そのような条件を満たすもので
あれば、起こりえるものである。例えば、ガリウムと亜鉛の酸化物の代わりにガリウムと
アルミニウムと亜鉛を有する酸化物を用いてもよい。
さらに、酸化物膜中の亜鉛の濃度を調べると、表面付近は著しく濃度が高いが、その部分
を除いても、表面に向かって増加する傾向がある。その一方、ガリウムの濃度は表面に向
かって低下する傾向がある。このような現象もガリウムあるいは酸化ガリウムの蒸気圧に
比して、亜鉛あるいは酸化亜鉛の蒸気圧が高いため生じる。
表面付近では亜鉛濃度が高いため絶縁性が劣るので、この部分を除去すれば、十分な絶縁
性を有する膜とすることができる。このような処置により、ターゲットの導電率よりも、
最終的に得られる酸化物膜の導電率を小さくすることができる。
また、半導体性酸化物膜を接して形成するのであれば、表面付近の亜鉛濃度が高い部分を
残しておいてもよい。
さらに、加熱処理時の温度が高く、圧力が低く、さらに、加熱処理時間が長いほど、酸化
物膜から亜鉛が蒸発しやすい傾向があり、酸化物膜中の亜鉛の濃度が低下することが明ら
かとなった。このような加熱処理により、酸化物膜中のガリウムの濃度、Ｇａ／（Ｇａ＋
Ｚｎ）を高めて、０．７以上、好ましくは０．８以上とすると、十分な絶縁性酸化物とな
り、各種電子装置に用いることができる。
従来、絶縁性酸化物膜を作製するに際して、異種の金属元素を混入して導電性を高めた酸
化物をターゲットとして用いてスパッタリング法をおこなうという技術思想はなかった。
混入した金属元素を取り出すために現実的な方法がなかったからである。上記の方法は、
この点で、画期的なものである。
上記に示した態様により、課題の少なくとも一を解決することができる。例えば、ＤＣス
パッタ法やＡＣスパッタ法を用いて絶縁性の高い酸化物膜が得られる。
実施の形態１の作製工程断面図。 実施の形態２の作製工程断面図。 実施の形態３の作製工程断面図。 実施の形態４の作製工程断面図。 実施の形態５および６の断面図。 実施の形態７の作製工程断面図。 実施の形態８の作製工程断面図。 半導体装置の一形態を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。ゆえに本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
また、以下の実施の形態のいずれかで開示された構造や条件等の項目は、他の実施の形態
においても適宜、組み合わせることができる。なお、以下に説明する構成において、同様
のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を
有する部分の詳細な説明は省略することもある。
なお、以下の実施の形態では、主としてトランジスタを用いた表示装置について本発明の
技術思想を適用した例を示すが、本発明の技術思想は表示装置に適用することに限られな
いことは容易に理解される。また、以下の実施の形態で用いるゲート、ソース、ドレイン
等の用語は、説明を簡略におこなうために用いるものであり、それらの意味を限定的に解
釈すべきではない。
例えば、本来であれば、「半導体領域上に設けられた絶縁膜上に半導体領域を横断するよ
うに設けられた導電性領域およびそれと一体のもの」と表現すべきものを、本明細書では
、単に「ゲート電極」と呼ぶこともある。また、ソースとドレインは本明細書では特に区
別せず、一方をソースと呼んだ場合に他方をドレインと呼ぶ。
また、本明細書で用いられている導電性酸化物、半導体性酸化物、絶縁性酸化物という用
語については、絶対的な意味がないことを注意すべきである。同じ組成で同じ物性を示す
酸化物であっても、用途によって、その呼び名が異なることがある。例えば、ＤＣスパッ
タのターゲットとして用いる場合には、導電性酸化物と呼ぶが、トランジスタの半導体層
として用いる場合は半導体性酸化物と呼ぶことがある。
さらに、本明細書で酸化物というのは、その物質（化合物を含む）に含まれる窒素、酸素
、フッ素、硫黄、セレン、塩素、臭素、テルル、ヨウ素の占める割合（モル比）が全体の
２５％以上で、かつ、以上の元素に対する酸素の割合（モル比）が７０％以上のものをい
う。
また、本明細書で金属元素とは、希ガス元素、水素、ホウ素、炭素、窒素、１６族元素（
酸素等）、１７族元素（フッ素等）、珪素、燐、ゲルマニウム、砒素、アンチモン以外の
全ての元素のことである。
さらに、本明細書において、ある（１つの）金属元素を主たる金属成分とする、とはその
物質中に金属元素が複数ある中で、当該金属元素が金属元素全体の５０％以上を占める場
合を言う。また、ｎ種の金属元素Ｍ１、Ｍ２、・・、Ｍｎを主たる金属成分とするとは、
金属元素Ｍ１、Ｍ２、・・、Ｍｎのそれぞれの占める比率の総和が金属元素全体の｛（１
−２−ｎ）×１００｝［％］以上を占める場合を言う。
なお、本明細書において記載されている膜中の主たる成分でない元素の濃度は、特に断ら
ない限り、二次イオン質量分析法により決定する。一般に、二次イオン質量分析法により
、単層あるいは多層の膜の深さ方向の元素の濃度の分析をおこなうと、特に微量元素の場
合、基板と膜あるいは膜と膜の界面では元素濃度が異常に高くなる傾向があるが、このよ
うな部分の濃度は正確な値ではない上、測定ごとのばらつきも大きい。
そこで、このように信頼性の低い界面付近の濃度を採用することを避け、その他の濃度の
安定した部分を膜の正確な濃度の指標とすることが望まれる。そのため、本明細書では、
二次イオン質量分析法により決定される濃度は、分析対象を分析して得られた値の最低値
を用いるものとする。
（実施の形態１）
本実施の形態では上記の技術思想を用いてトランジスタを有する表示装置を作製する例を
示す。図１（Ａ）乃至（Ｆ）に本実施の形態の表示装置の作製工程断面を示す。本実施の
形態に示すトランジスタは、半導体として半導体性酸化物を用いるものであり、ゲート電
極が基板側に位置するボトムゲート型で、かつ、ソース電極とドレイン電極がともに半導
体層の上面にコンタクトするトップコンタクト型である。
以下、作製工程の概略を説明する。図１（Ａ）に示すように、絶縁表面を有する基板１０
１上に、ゲート電極１０２、酸化珪素あるいは酸化窒化珪素等の第１のゲート絶縁物１０
３および酸化物膜１０４を形成する。第１のゲート絶縁物１０３は設けなくともよい。ま
た、酸化物膜１０４は、本実施の形態ではガリウムと亜鉛の酸化物で、その比率、Ｇａ／
（Ｇａ＋Ｚｎ）は、０．２乃至０．６、好ましくは０．３乃至０．５とするとよい。
基板１０１に使用することができる基板に大きな制限はないが、絶縁表面を有する必要が
ある。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板
を用いるとよいが、これに限られず、石英、サファイヤ等の絶縁体、あるいは炭化珪素の
ように十分に絶縁性の高い半導体を用いてもよい。さらには、シリコン、ゲルマニウム、
ガリウム砒素等のそれほど絶縁性の高くない半導体あるいはドーピングによって導電性を
高めた半導体や銅、アルミニウム等の表面に絶縁膜を形成したものを用いてもよい。
また、基板にトランジスタにとって好ましくない不純物が含まれている場合には、それら
をブロッキングする機能を有する絶縁性の材料（例えば、窒化アルミニウム、酸化アルミ
ニウム、窒化珪素等）の膜を表面に設けることが望ましい。なお、本実施の形態では、同
様な機能を第１のゲート絶縁物１０３に持たせることもできる。
ゲート電極１０２は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニ
ウム、銅等の金属元素またはこれらを主たる金属元素とする合金材料を用いて、単層また
は積層して形成することができる。ゲート電極１０２に用いる材料の仕事関数により、得
られるトランジスタのしきい値等が変化するので、それに応じた選択をする必要がある。
第１のゲート絶縁物１０３の厚さは、酸化物膜１０４の組成と厚さに応じて決定される必
要がある。そのことについては後述する。また、第１のゲート絶縁物１０３は公知のスパ
ッタリング法、ＣＶＤ法等で形成すればよい。
酸化物膜１０４はＤＣスパッタリング法もしくはＡＣスパッタリング法で形成する。ＤＣ
スパッタリング法を用いる際には、異常アーク放電を防止するために、パルス的に電圧を
印加するパルスＤＣスパッタリング法を用いてもよい。ＡＣスパッタリング法では、異常
アーク放電を防止する必要がないため、パルスＤＣスパッタリング法に比較すると、プラ
ズマ発生時間の割合が２倍以上高く、さらに量産性がよい。
用いるターゲットは、酸化物膜１０４が上記の値となるように、ガリウムと亜鉛の比率を
調整した酸化物とすればよい。なお、スパッタリングの際に、雰囲気や成膜面の温度によ
っては、ターゲットの組成と得られる膜の組成が異なることは一般に知られている。例え
ば、ターゲットは導電性であっても、得られる膜の亜鉛の濃度が低下して、絶縁性もしく
は半導体性となることがある。
本実施の形態では、亜鉛とガリウムの酸化物を用いるが、亜鉛あるいは酸化亜鉛は２００
℃以上での蒸気圧がガリウムあるいは酸化ガリウムよりも高いので、基板１０１を２００
℃以上に加熱すると酸化物膜１０４の亜鉛の濃度はターゲットの亜鉛の濃度よりも低くな
る。したがって、そのことを考慮して、ターゲットの亜鉛の濃度は高めに決定する必要が
ある。一般に亜鉛の濃度が増加すると、酸化物の導電率が向上するので、ＤＣスパッタリ
ング法を適用するには好ましい。
スパッタリングのターゲットは、酸化ガリウムと酸化亜鉛の粉末を混合して仮焼成した後
、成型し、焼成して得ることができる。あるいは、粒径１００ｎｍ以下の酸化ガリウムと
酸化亜鉛の粉末を十分に混合し、成型しただけのものでもよい。
酸化物膜１０４は、水素や水などが混入しにくい方法で作製するのが望ましい。成膜時の
雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガスと酸
素の混合雰囲気下などとすればよい。また、酸化物膜１０４への水素、水、水酸基、水素
化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去さ
れた高純度ガスを用いた雰囲気とすることが望ましい。
成膜時の基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とす
ることによっても、上記の不純物の混入を防止できる。加えて、排気手段として、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、あ
るいは、ターボ分子ポンプにコールドトラップを加えたものを用いるとよい。
以上のような排気手段を用いて排気した成膜室は、水素分子や、水（Ｈ２Ｏ）などの水素
原子を含む化合物などが（より好ましくは炭素原子を含む化合物とともに）除去されてい
るため、当該成膜室で成膜した酸化物膜１０４に含まれる不純物の濃度を低減できる。
次に、これらを形成した基板１０１を適切な雰囲気、例えば、圧力を１０Ｐａ乃至１気圧
とし、酸素雰囲気、窒素雰囲気、酸素と窒素の混合雰囲気のいずれかとする条件において
、４００℃乃至７００℃で１０分乃至２４時間の加熱をおこなう。すると、図１（Ｂ）に
示すように、酸化物膜１０４が変質し、表面付近に亜鉛の濃度の高い半導体性酸化物層１
０４ａが形成され、その他の部分が亜鉛の濃度の低い絶縁性酸化物層１０４ｂとなる。
なお、上述のとおり、亜鉛の濃度は連続的に変化しているため、半導体性酸化物層１０４
ａと絶縁性酸化物層１０４ｂとの境界は明確なものではない。また、加熱時間が長いほど
、かつ、加熱温度が高いほど、さらには、加熱時の圧力が低いほど、亜鉛が蒸発しやすく
、半導体性酸化物層１０４ａが薄くなる傾向がある。
得られた半導体性酸化物層１０４ａは、図１（Ｃ）に示すように除去する。除去するため
には、ドライエッチングあるいはウェットエッチングをおこなえばよい。その際、半導体
性酸化物層１０４ａだけでなく、絶縁性酸化物層１０４ｂのうち、半導体性酸化物層１０
４ａに近接する部分も同時にエッチングしてもよい。例えば、絶縁性酸化物層１０４ｂと
みなされる部分のうち半導体性酸化物層１０４ａに近接する部分を、絶縁性酸化物層１０
４ｂの厚さの１０％乃至５０％エッチングしてもよい。
なお、エッチングにより半導体性酸化物層１０４ａを除去する代わりに、さらに熱処理を
継続して、半導体性酸化物層１０４ａを気化させることにより除去してもよい。
このようにして、絶縁性酸化物層１０４ｂが現れるが、絶縁性酸化物層１０４ｂの表面に
おけるガリウムの比率、Ｇａ／（Ｇａ＋Ｚｎ）が０．７以上、好ましくは、０．８以上と
なるようにするとよい。なお、絶縁性酸化物層１０４ｂにおけるガリウムの比率は表面付
近が最も低く、基板に向かって高くなる。
そして、絶縁性酸化物層１０４ｂにおける亜鉛の濃度は、ターゲットの亜鉛の濃度の５０
％以下となるようにすることが好ましい。当然のことながら、絶縁性酸化物層１０４ｂの
抵抗率はターゲットの抵抗率よりも高くなる。
なお、この熱処理においては、リチウム、ナトリウム、カリウム等のアルカリ金属も半導
体性酸化物層１０４ａの表面付近に偏析し、あるいは蒸発するため、絶縁性酸化物層１０
４ｂではその濃度が十分に低くなる。これらは、トランジスタにおいては好ましくない元
素であるので、トランジスタを構成する材料には可能な限り含まれないようにすることが
好ましい。これらのアルカリ金属は亜鉛以上に蒸発しやすいので、加熱処理工程は、これ
らを除去する上でも有効である。
例えば、絶縁性酸化物層１０４ｂにおけるナトリウムの濃度は、５×１０１６ｃｍ−３以
下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下
とするとよい。同じく、リチウムの濃度は５×１０１５ｃｍ−３以下、好ましくは１×１
０１５ｃｍ−３以下、カリウムの濃度は５×１０１５ｃｍ−３以下、好ましくは１×１０
１５ｃｍ−３以下とするとよい。
このようにして、得られる絶縁性酸化物層１０４ｂもトランジスタのゲート絶縁物として
機能する。すなわち、トランジスタのゲート絶縁物の厚さは、第１のゲート絶縁物１０３
の厚さと絶縁性酸化物層１０４ｂの厚さの和である。したがって、第１のゲート絶縁物１
０３の厚さは、絶縁性酸化物層１０４ｂを考慮して決定する必要がある。
絶縁性酸化物層１０４ｂの厚さは、酸化物膜１０４の厚さのみならず、酸化物膜１０４に
含まれる亜鉛の比率にも依存する。一般に、亜鉛の比率が高いほど、絶縁性酸化物層１０
４ｂは薄くなる。したがって、上述のとおり、第１のゲート絶縁物１０３の厚さは、酸化
物膜１０４の組成と厚さに応じて決定される必要がある。
例えば、一般的な液晶表示装置、あるいはエレクトロルミネッセンス表示装置に用いられ
るトランジスタの場合、ゲート絶縁物の厚さは５０ｎｍ乃至１μｍである。例えば、酸化
物膜１０４の厚さを２００ｎｍ、酸化物膜１０４中のガリウムの比率、Ｇａ／（Ｇａ＋Ｚ
ｎ）を０．５とした場合、得られる絶縁性酸化物層１０４ｂの厚さは、１００ｎｍ乃至１
５０ｎｍである。なお、絶縁性酸化物層１０４ｂは、ガリウムを主たる金属元素とするた
め、その比誘電率は、酸化珪素の約２．５倍である。
もし、第１のゲート絶縁物１０３を酸化珪素で形成し、全体のゲート絶縁物（第１のゲー
ト絶縁物１０３と絶縁性酸化物層１０４ｂ）の厚さを酸化珪素換算で２００ｎｍとするの
であれば、第１のゲート絶縁物１０３の厚さは、１４０ｎｍ乃至１６０ｎｍとすればよい
。
なお、最適なゲート絶縁物の厚さは、ゲート電極に印加される電圧等によって適宜設定さ
れるものである。一般に、印加される電圧が低ければ、ゲート絶縁物は薄く設定され、印
加される電圧が高ければ、ゲート絶縁物は厚く設定される。
本実施の形態では、絶縁性酸化物層１０４ｂはガリウムを主たる金属元素とするものであ
り、化学式ではＧａｘＺｎ１−ｘＯｙ（ただしＸ≧０．７）と表現されるが、ここで、ｘ
／２＋１＜ｙ＜ｘ／２＋１．５となるように、すなわち、酸素が化学量論比よりも過剰と
なることが好ましい。そのために、図１（Ｃ）に示すように、絶縁性酸化物層１０４ｂの
表面を露出させた後、酸素雰囲気で加熱処理をしてもよいし、酸素プラズマ雰囲気にさら
してもよい。
なお、酸化物膜１０４中に、イットリウムなどの３族元素、ハフニウムなどの４族元素、
アルミニウムなどの１３族元素などの不純物元素を含ませることで、後に得られる絶縁性
酸化物層１０４ｂのエネルギーギャップを拡大させて絶縁性を高めても良い。これらの不
純物を含まない酸化ガリウムのエネルギーギャップは４．９ｅＶであるが、上述の不純物
を、例えば０を超えて２０原子％以下程度含ませることで、そのエネルギーギャップを６
ｅＶ程度まで拡大することができる。
その後、図１（Ｄ）に示すように、半導体性酸化物膜１０５を形成する。半導体性酸化物
膜１０５に用いる材料としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を
含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該半導体性酸化物を
用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それら
に加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（
Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有す
ることが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好
ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、半導体性酸化物として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ
系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚ
ｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系
酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸
化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化
物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物
、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、
四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系
酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓ
ｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主たる金属
成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、
ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物を用いることもでき
る。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｓｎ及びＩｎから選ばれた一または複数の金属元
素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＳｎ、またはＧａ及びＩｎな
ど２種類の金属を用いてもよい。
また、半導体性酸化物としてＩｎ−Ｚｎ系酸化物を用いる場合、用いるターゲットの組成
比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：
ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝１：１〜１：２０（モル数比に換
算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．
５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とす
る。例えば、Ｉｎ−Ｚｎ系酸化物の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：
Ｏ＝１：１：Ｘのとき、Ｘ＞１、好ましくはＸ＞１．５とする。
また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ
：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物
やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１
：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６
：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子
比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋
（ｃ―Ｃ）２≦ｒ２、を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の
酸化物でも同様である。
半導体性酸化物は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結
晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファ
スでもよい。
本実施の形態では、半導体性酸化物として、Ｉｎ−Ｇａ−Ｚｎ系の酸化物を採用する。す
なわち、Ｉｎ−Ｇａ−Ｚｎ系の酸化物をターゲットとしてスパッタリング法により形成す
る。酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９
％以下とする。充填率の高い酸化物ターゲットを用いることにより、得られる半導体性酸
化物膜を緻密な膜とすることができる。
ターゲットの組成比は、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［モル比］とすることが
できる。なお、ターゲットの材料および組成をこれに限定する必要はない。例えば、Ｉｎ
：Ｇａ：Ｚｎ＝１：１：０．５［モル比］、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３［モル比］、
Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［モル比］の組成比の酸化物ターゲットを用いることもで
きる。
なお、後述するように、得られる半導体性酸化物膜の組成に関しては、金属成分における
ガリウムの比率（モル比）が０．２以上であるものが好ましい。例えば、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：１：１である場合は、ガリウムの比率は０．３３であり、Ｉｎ：Ｇａ：Ｚｎ＝１
：１：０．５の場合は、０．４である。
半導体性酸化物膜１０５は、水素や水などが混入しにくい方法で作製することが望ましい
。成膜時の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、
希ガスと酸素の混合雰囲気下などとすればよい。また、半導体性酸化物膜１０５への水素
、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不
純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。
また、半導体性酸化物膜１０５の厚さは、３ｎｍ以上３０ｎｍ以下とするのが望ましい。
半導体性酸化物膜を厚くしすぎると（例えば、膜厚を５０ｎｍ以上）、トランジスタがノ
ーマリーオンとなってしまうおそれがあるためである。
成膜時の基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とす
ることによっても、上記の不純物の混入を防止できる。加えて、排気手段として、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、あ
るいは、ターボ分子ポンプにコールドトラップを加えたものを用いるとよい。
以上のような排気手段を用いて排気した成膜室は、水素分子や、水（Ｈ２Ｏ）などの水素
原子を含む化合物、および炭素原子を含む化合物が除去されているため、当該成膜室で成
膜した半導体性酸化物膜１０５に含まれる不純物の濃度を低減できる。
また、リチウム、ナトリウム、カリウム等のアルカリ金属あるいはアルカリ土類金属も半
導体性酸化物をトランジスタに用いる場合においては好ましくない元素であるので、トラ
ンジスタを構成する材料には可能な限り含まれないようにすることが好ましい。
特にアルカリ金属のうち、ナトリウムは半導体性酸化物に接する絶縁性酸化物中に拡散し
、ナトリウムイオンとなる。あるいは半導体性酸化物内において、金属元素と酸素の結合
を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノ
ーマリオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。また、特性の
ばらつきの原因ともなる。
このような問題は、特に半導体性酸化物中の水素の濃度が十分に低い場合において顕著と
なる。したがって、半導体性酸化物中の水素の濃度が５×１０１９ｃｍ−３以下、特に５
×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を十分に低くすることが強
く求められる。
例えば、半導体性酸化物膜１０５におけるナトリウムの濃度は、５×１０１６ｃｍ−３以
下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下
とするとよい。同じく、リチウムの濃度は５×１０１５ｃｍ−３以下、好ましくは１×１
０１５ｃｍ−３以下、カリウムの濃度は５×１０１５ｃｍ−３以下、好ましくは１×１０
１５ｃｍ−３以下とするとよい。
そして、図１（Ｅ）に示すように、半導体性酸化物膜１０５と絶縁性酸化物層１０４ｂを
エッチングすることで、目的とする形状（例えば、島状）を有する半導体性酸化物膜１０
５ａを得る。エッチングには、ドライエッチング法あるいはウェットエッチング法を用い
ればよい。なお、ここでのエッチングに際しては、第１のゲート絶縁物１０３をエッチン
グストッパーとして用いてもよい。
その後、半導体性酸化物膜１０５ａに対して、熱処理（第１の熱処理）をおこなうことが
望ましい。この第１の熱処理によって半導体性酸化物膜１０５ａ中の、過剰な水素（水や
水酸基を含む）を除去し、半導体性酸化物膜１０５ａの構造を整え、エネルギーギャップ
中の欠陥準位を低減することができる。第１の熱処理の温度は、２５０℃以上６５０℃以
下とする。
さらに、この第１の熱処理によって、第１のゲート絶縁物１０３や絶縁性酸化物層１０４
ｂ中の過剰な水素（水や水酸基を含む）を除去することも可能である。
第１の熱処理には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や
、脱水素化処理などと呼ぶこともできる。第１の熱処理は、以上のように半導体性酸化物
膜１０５ａを形成した後に限らず、半導体性酸化物膜１０５を形成した後のどのタイミン
グにおいておこなうことも可能である。また、同様な脱水化処理、脱水素化処理は、一回
に限らず複数回おこなっても良い。
第１の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下でおこなうことができる。この間、半導体性酸化物膜１０５ａは大気に触れさせず、
水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。
ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カー
ボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（
電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを
用いて熱処理をおこなう装置である。ガスとしては、アルゴンなどの希ガス、または窒素
のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理をおこなっても
よい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐
熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、
酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理をおこなう
ことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるた
めである。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
いずれにしても、第１の熱処理によって半導体性酸化物膜１０５ａに含まれる不純物を低
減し、真性または真性に限りなく近い半導体とすることで、極めて優れた特性のトランジ
スタを実現することができる。
また、第１の熱処理を含む熱処理によって、半導体性酸化物膜１０５ａはさまざまな状態
を取ることができる。すなわち、ある条件ではアモルファス状態である。また、ある条件
ではアモルファス状態の中に部分的に結晶が浮かんでいるような状態である、また、ある
条件では単結晶状態あるいは単結晶状態とみなせるような規則正しく結晶の配列した状態
となる。
半導体性酸化物膜１０５ａに結晶が存在する場合は、基板に対して、ｃ軸（半導体性酸化
物の結晶構造においてｃ軸が存在する場合）が優先的に配向する状態（ｃ軸配向）である
ことが好ましい。どのような状態となるかは加熱条件や半導体性酸化物膜１０５ａの組成
に依存する。
その後、Ｎ型の導電性を示す半導体性酸化物膜と金属等の導電膜を堆積する。これらの成
膜にはスパッタリング法を用いればよい。Ｎ型の半導体性酸化物膜としては、酸化インジ
ウム、酸化インジウム錫、酸化亜鉛、酸化亜鉛アルミニウム等を用いればよい。なお、Ｎ
型の半導体性酸化物膜は、ソース電極やドレイン電極と半導体性酸化物膜１０５ａとの接
触抵抗を低減する目的で設けるが、ソース電極やドレイン電極に用いる金属の種類によっ
ては設けなくてもよい。
導電膜としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、
タングステン等から選ばれた元素を含む金属膜、または上述した元素を主たる金属成分と
する金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いる
ことができる。
また、Ａｌ、Ｃｕなどの金属膜の下又は上の一方または双方にチタン、モリブデン、タン
グステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデ
ン膜、窒化タングステン膜）を積層させた構成としても良い。
そして、これらを目的とする形状に加工し、Ｎ型半導体性酸化物膜１０６ａおよび１０６
ｂと、ソース電極１０７ａとドレイン電極１０７ｂを形成する。以上でトランジスタの基
本的な構造が完成する。なお、導電膜のエッチングの際に、半導体性酸化物膜１０５ａの
一部もエッチングされ、半導体性酸化物膜１０５ａに溝部（凹部）が形成されることもあ
る。
また、酸素、オゾンなどの酸化性のガスを用いたプラズマ処理をおこない、露出している
半導体性酸化物膜１０５ａの表面に付着した吸着水などを除去してもよい。なお、このプ
ラズマ処理の際には、ガス中の窒素やアルゴンの濃度は５０％未満とすることが好ましい
。
さらに、スパッタ法あるいはＣＶＤ法等で第１の絶縁物１０８を形成する。なお、上記の
プラズマ処理をおこなった場合、当該プラズマ処理後に、基板１０１を大気雰囲気に取り
出さずに、連続して第１の絶縁物１０８の成膜をおこなうと、半導体性酸化物膜１０５ａ
の表面に大気成分（特に水）が吸着されないので望ましい。
第１の絶縁物１０８は、代表的には酸化珪素、酸化窒化珪素、酸化アルミニウム、または
酸化窒化アルミニウムなどの無機絶縁物を用いて形成することができる。特に、後述する
理由から酸化物であることが好ましく、化学量論比以上の酸素を含有していることが好ま
しい。
第１の絶縁物１０８の形成後、第２の熱処理をおこなうのが望ましい。第２の熱処理の温
度は、１５０℃以上６００℃以下、好ましくは２５０℃以上４５０℃以下とする。
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下でおこなえばよい。また、熱処理装置に導入する窒素、酸素、または希ガ
スの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
第２の熱処理においては、半導体性酸化物膜１０５ａと第１の絶縁物１０８とが接した状
態で加熱される。したがって、第１の熱処理等の脱水化熱処理あるいは脱水素化熱処理に
よって減少してしまう可能性のある半導体性酸化物膜１０５ａの酸素を第１の絶縁物１０
８より供給することができる。これによって、半導体性酸化物膜１０５ａの電荷捕獲中心
を低減することができる。
第１の熱処理と第２の熱処理の少なくとも一方を適用することで、半導体性酸化物膜１０
５ａを、その主成分以外の不純物が極力含まれないように高純度化することができる。高
純度化された半導体性酸化物膜１０５ａにはドナーに由来するキャリアが極めて少なくな
る。キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、
さらに好ましくは１×１０１１／ｃｍ３未満とすることができる。
次に、表面が平坦な第２の絶縁物１０９を形成する。第２の絶縁物１０９は各種有機材料
を用いて形成すればよい。そして、第１の絶縁物１０８と第２の絶縁物１０９を選択的に
エッチングして、ドレイン電極１０７ｂに達するコンタクトホールを形成する。このコン
タクトホールを介して、ドレイン電極１０７ｂと接触する表示用電極１１０を形成する（
図１（Ｆ））。
表示用電極１１０には、透光性のものや反射性のものを用いることができる。前者として
は、Ｉｎ−Ｓｎ系酸化物やＺｎ−Ａｌ系酸化物等のバンドギャップが３電子ボルト以上の
導電性酸化物を用いることができる。また、金属ナノワイヤ−や厚さ３ｎｍ以下の炭素膜
（グラフェン等）を用いることもできる。後者としては、各種金属材料（アルミニウム、
銀等）の膜を用いることができる。反射性の表示用電極においては白色を表示するには、
その表面に不規則な凹凸を設けるとよい。
図８には上記の作製工程を上方より見た様子を示す。図８の点Ａと点Ｂを結ぶ点線の断面
が図１に相当する。図８（Ａ）は、図１（Ａ）に示される状態に相当するものであるが、
ここでは、第１のゲート絶縁物１０３や酸化物膜１０４等は表示していない。図８（Ｂ）
は図１（Ｅ）に示される状態に相当する。また、図８（Ｃ）は図１（Ｅ）で示される工程
と、図１（Ｆ）で示される工程の中間の状態を示す。すなわち、図１（Ｅ）の工程の後、
Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂと、ソース電極１０７ａとドレイン電極１
０７ｂを形成した直後の様子を示す。
本実施の形態では、ガリウムを主たる金属元素とする絶縁性酸化物層１０４ｂを用いるが
、このような材料を、特に金属元素に占めるガリウムの比率が０．２以上の半導体性酸化
物と接触させるような構造とすると、半導体性酸化物膜との界面における電荷捕獲を十分
に抑制することができる。このことにより、信頼性の高い半導体装置を提供することがで
きる。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態２）
本実施の形態では実施の形態１で示したトランジスタとは異なる構造のトランジスタを有
する表示装置を作製する例を示す。図２（Ａ）乃至（Ｆ）に本実施の形態の表示装置の作
製工程断面を示す。本実施の形態に示すトランジスタは、半導体として半導体性酸化物を
用いるものであり、ボトムゲート型である。また、ソース電極とドレイン電極はともに半
導体層の下面にコンタクトするボトムコンタクト型である。
以下、作製工程の概略を説明する。ただし、実施の形態１と同じ符号で示される構造物に
関しては、用いる材料や使用する手段、条件等は、特に断らない限りは、実施の形態１で
示したものを用いればよい。図２（Ａ）に示すように、絶縁表面を有する基板１０１上に
、ゲート電極１０２、第１のゲート絶縁物１０３および酸化物膜１０４を形成する。
第１のゲート絶縁物１０３の厚さは、実施の形態１で説明したことと同じ理由から酸化物
膜１０４の組成と厚さに応じて決定される必要がある。第１のゲート絶縁物１０３は設け
なくともよい。酸化物膜１０４は、本実施の形態ではガリウムと亜鉛の酸化物で、その比
率、Ｇａ／（Ｇａ＋Ｚｎ）は、０．２乃至０．６、好ましくは０．３乃至０．５とすると
よい。酸化物膜１０４はＤＣスパッタリング法あるいはパルスＤＣスパッタリング法、Ａ
Ｃスパッタリング法で形成する。
次に、これらを形成した基板１０１を適切な雰囲気、例えば、圧力を１０Ｐａ乃至１気圧
とし、酸素雰囲気、窒素雰囲気、酸素と窒素の混合雰囲気のいずれかとする条件において
、４００℃乃至７００℃で１０分乃至２４時間の加熱をおこなう。すると、図２（Ｂ）に
示すように、酸化物膜１０４が変質し、表面付近に亜鉛の濃度の高い半導体性酸化物層１
０４ａが形成され、その他の部分が亜鉛の濃度の低い絶縁性酸化物層１０４ｂとなる。な
お、半導体性酸化物層１０４ａと絶縁性酸化物層１０４ｂとの境界は明確なものではない
。
得られた半導体性酸化物層１０４ａは、図２（Ｃ）に示すように除去する。その際、半導
体性酸化物層１０４ａだけでなく、絶縁性酸化物層１０４ｂのうち、半導体性酸化物層１
０４ａに近接する部分も同時にエッチングしてもよい。あるいは、さらに熱処理を継続し
て、半導体性酸化物層１０４ａを気化させることにより除去してもよい。以上の工程によ
り、絶縁性酸化物層１０４ｂの表面におけるガリウムの比率、Ｇａ／（Ｇａ＋Ｚｎ）が０
．７以上、好ましくは、０．８以上となるようにするとよい。
その後、金属等の導電膜を堆積し、これを目的とする形状に加工し、図２（Ｄ）に示すよ
うに、ソース電極１０７ａとドレイン電極１０７ｂを形成する。さらに、これらの上に半
導体性酸化物膜１０５を形成する。
そして、図２（Ｅ）に示すように、半導体性酸化物膜１０５をエッチングすることで、目
的とする形状（例えば、島状）を有する半導体性酸化物膜１０５ａを得る。エッチングに
は、ドライエッチング法あるいはウェットエッチング法を用いればよい。なお、ここでの
エッチングに際しては、絶縁性酸化物層１０４ｂをエッチングストッパーとして用いると
よい。その後、実施の形態１で示したようなプラズマ処理をおこなってもよい。また、こ
の工程に前後して実施の形態１で示した第１の熱処理をおこなってもよい。以上でトラン
ジスタの基本的な構造が完成する。
さらに、第１の絶縁物１０８を形成する。第１の絶縁物１０８の形成後、第２の熱処理を
おこなってもよい。次に、表面が平坦な第２の絶縁物１０９を形成する。そして、第１の
絶縁物１０８と第２の絶縁物１０９を選択的にエッチングして、ドレイン電極１０７ｂに
達するコンタクトホールを形成する。このコンタクトホールを介して、ドレイン電極１０
７ｂと接触する表示用電極１１０を形成する（図２（Ｆ））。
本実施の形態で示すトランジスタが、実施の形態１で示すものと異なる点は、半導体性酸
化物膜１０５とソース電極１０７ａとドレイン電極１０７ｂとの上下関係のみである。し
たがって、上方から見たトランジスタの構造は、図８（Ｃ）で示されるものとほとんど同
じである。
本実施の形態でも、ガリウムを主たる金属元素とする絶縁性酸化物層１０４ｂを用いるが
、このような材料を、特に金属元素に占めるガリウムの比率が０．２以上の半導体性酸化
物と接触させるような構造とすると、半導体性酸化物膜との界面における電荷捕獲を十分
に抑制することができる。このことにより、信頼性の高い半導体装置を提供することがで
きる。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態３）
本実施の形態では上記の実施の形態で示したトランジスタとは異なる構造のトランジスタ
を有する表示装置を作製する例を示す。図３（Ａ）乃至（Ｆ）に本実施の形態の表示装置
の作製工程断面を示す。本実施の形態に示すトランジスタは、半導体として半導体性酸化
物を用いるものであり、ゲートが半導体層の上に形成されるトップゲート型である。また
、ソース電極とドレイン電極はともに半導体層の上面にコンタクトするトップコンタクト
型である。
以下、作製工程の概略を説明する。ただし、実施の形態１と同じ符号で示される構造物に
関しては、用いる材料や使用する手段、条件等は、特に断らない限りは、実施の形態１で
示したものを用いればよい。図３（Ａ）に示すように、基板１０１上に、酸化物膜１１１
を形成する。なお、酸化物膜１１１はその後の熱処理等の工程により絶縁性の酸化物とな
るので基板１０１の表面は導電性を呈するものであっても構わない。
また、基板にトランジスタにとって好ましくない不純物が含まれている場合には、それら
をブロッキングする機能を有する絶縁性の材料（例えば、窒化アルミニウム、酸化アルミ
ニウム、窒化珪素等）の膜を基板１０１と酸化物膜１１１の間に設けることが望ましい。
なお、本実施の形態では、酸化物膜１１１が、その後の熱処理でガリウムを主たる金属元
素とする酸化物となるので、同様な機能を持たせることもできる。
酸化物膜１１１は本実施の形態ではガリウムと亜鉛の酸化物で、その比率、Ｇａ／（Ｇａ
＋Ｚｎ）は、０．２乃至０．６、好ましくは０．３乃至０．５とするとよい。酸化物膜１
１１はＤＣスパッタリング法あるいはパルスＤＣスパッタリング法、ＡＣスパッタリング
法で形成する。また、その厚さは１００ｎｍ乃至１０００ｎｍとするとよい。酸化物膜１
１１は実施の形態１の酸化物膜１０４と同様に作製できる。
次に、基板１０１を適切な雰囲気、例えば、圧力を１０Ｐａ乃至１気圧とし、酸素雰囲気
、窒素雰囲気、酸素と窒素の混合雰囲気のいずれかとする条件において、４００℃乃至７
００℃で１０分乃至２４時間の加熱をおこなう。すると、図３（Ｂ）に示すように、酸化
物膜１１１が変質し、表面付近に亜鉛の濃度の高い半導体性酸化物層１１１ａが形成され
、その他の部分が亜鉛の濃度の低い絶縁性酸化物層１１１ｂとなる。なお、半導体性酸化
物層１１１ａと絶縁性酸化物層１１１ｂとの境界は明確なものではない。
得られた半導体性酸化物層１１１ａは、図３（Ｃ）に示すように除去する。その際、半導
体性酸化物層１１１ａだけでなく、絶縁性酸化物層１１１ｂのうち、半導体性酸化物層１
１１ａに近接する部分も同時にエッチングしてもよい。例えば、絶縁性酸化物層１１１ｂ
とみなされる部分のうち半導体性酸化物層１１１ａに接する部分を、絶縁性酸化物層１１
１ｂの厚さの１０％乃至５０％エッチングしてもよい。
あるいは、さらに熱処理を継続して、半導体性酸化物層１１１ａを気化させることにより
除去してもよい。いずれの方法を用いるにしても、絶縁性酸化物層１１１ｂの表面におけ
るガリウムの比率、Ｇａ／（Ｇａ＋Ｚｎ）は０．７以上、好ましくは、０．８以上となる
ようにするとよい。
本実施の形態では、絶縁性酸化物層１１１ｂはガリウムを主たる金属元素とする酸化物で
あるため、水素やアルカリ金属をブロッキングする機能を有する。
また、本実施の形態では、絶縁性酸化物層１１１ｂはガリウムを主たる金属元素とし、亜
鉛を含むものであり、化学式ではＧａｘＺｎ１−ｘＯｙ（ただしＸ≧０．７）と表現され
るが、ここで、ｘ／２＋１＜ｙ＜ｘ／２＋１．５となるように、すなわち、酸素が化学量
論比よりも過剰となることが好ましい。そのために、図３（Ｃ）に示すように、絶縁性酸
化物層１１１ｂの表面を露出させた後、酸素雰囲気で加熱処理をしてもよいし、酸素プラ
ズマ雰囲気に曝してもよい。
その後、図３（Ｄ）に示すように、絶縁性酸化物層１１１ｂの上に半導体性酸化物膜１０
５を形成する。半導体性酸化物膜１０５の作製条件等については、実施の形態１を参照す
ればよい。
そして、半導体性酸化物膜１０５をエッチングすることで、目的とする形状（例えば、島
状）を有する半導体性酸化物膜１０５ａを得る。エッチングには、ドライエッチング法あ
るいはウェットエッチング法を用いればよい。
なお、ここでのエッチングに際しては、絶縁性酸化物層１１１ｂをエッチングストッパー
として用いるとよい。その後、実施の形態１で示したようなプラズマ処理をおこなっても
よい。また、この工程に前後して実施の形態１で示した第１の熱処理をおこなってもよい
。
その後、Ｎ型の導電性を示す半導体性酸化物膜と金属等の導電膜を堆積し、これを目的と
する形状に加工し、Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂと、ソース電極１０７
ａとドレイン電極１０７ｂを形成する（図３（Ｅ）参照）。なお、Ｎ型半導体性酸化物膜
１０６ａおよび１０６ｂは設けなくてもよい。
さらに、ゲート絶縁物１１２を堆積する。ゲート絶縁物１１２の作製方法は、実施の形態
１の第１のゲート絶縁物１０３の作製方法を参照すればよい。また、その厚さは、作製す
るトランジスタが必要とするものとすればよい。
ゲート絶縁物１１２上にはゲート電極１１３を形成する。ゲート電極１１３は、モリブデ
ン、チタン、クロム、タンタル、タングステン、アルミニウム、銅等の金属元素またはこ
れらを主たる金属元素とする合金材料を用いて、単層または積層して形成することができ
る。ゲート電極１１３に用いる材料の仕事関数により、得られるトランジスタのしきい値
等が変化するので、それに応じた選択をする必要がある。以上でトランジスタの基本的な
構造が完成する。
さらに、スパッタ法あるいはＣＶＤ法等で第１の絶縁物１０８を形成する。第１の絶縁物
１０８の形成後、第２の熱処理をおこなってもよい。次に、表面が平坦な第２の絶縁物１
０９を形成する。そして、第１の絶縁物１０８と第２の絶縁物１０９を選択的にエッチン
グして、ドレイン電極１０７ｂに達するコンタクトホールを形成する。このコンタクトホ
ールを介して、ドレイン電極１０７ｂと接触する表示用電極１１０を形成する（図３（Ｆ
））。
本実施の形態で示すトランジスタが、実施の形態１で示すものと大きく異なる点は、半導
体性酸化物膜１０５とゲート電極１１３との上下関係である。しかしながら、図１（Ｆ）
におけるゲート電極１０２の基板面内での位置と、図３（Ｆ）におけるゲート電極１１３
のそれとはほとんど同じである。したがって、上方から見たトランジスタの構造は、図８
（Ｃ）で示されるものとほとんど同じである。
本実施の形態でも、ガリウムを主たる金属元素とする絶縁性酸化物層１１１ｂを用いるが
、このような材料を、特に金属元素に占めるガリウムの比率が０．２以上の半導体性酸化
物膜と接触させるような構造とすると、半導体性酸化物膜との界面における電荷捕獲を十
分に抑制することができる。このことにより、信頼性の高い半導体装置を提供することが
できる。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態４）
本実施の形態では実施の形態３で示したトランジスタと同様にトップゲート型であるが、
ソース電極とドレイン電極はともに半導体層の下面にコンタクトするボトムコンタクト型
のトランジスタを有する表示装置を作製する例を示す。図４（Ａ）乃至（Ｆ）に本実施の
形態の表示装置の作製工程断面を示す。
以下、作製工程の概略を説明する。ただし、実施の形態１あるいは３と同じ符号で示され
る構造物に関しては、用いる材料や使用する手段、条件等は、特に断らない限りは、それ
らの実施の形態で示したものを用いればよい。図４（Ａ）に示すように、基板１０１上に
、酸化物膜１１１を形成する。実施の形態３と同様に、基板１０１の表面は導電性を呈す
るものであっても構わない。
酸化物膜１１１は本実施の形態ではガリウムと亜鉛の酸化物で、その比率、Ｇａ／（Ｇａ
＋Ｚｎ）は、０．２乃至０．６、好ましくは０．３乃至０．５とするとよい。酸化物膜１
１１はＤＣスパッタリング法あるいはパルスＤＣスパッタリング法、ＡＣスパッタリング
法で形成する。また、その厚さは１００ｎｍ乃至１０００ｎｍとするとよい。
次に、基板１０１を適切な雰囲気、例えば、圧力を１０Ｐａ乃至１気圧とし、酸素雰囲気
、窒素雰囲気、酸素と窒素の混合雰囲気のいずれかとする条件において、４００℃乃至７
００℃で１０分乃至２４時間の加熱をおこなう。すると、図４（Ｂ）に示すように、酸化
物膜１１１が変質し、表面付近に亜鉛の濃度の高い半導体性酸化物層１１１ａが形成され
、その他の部分が亜鉛の濃度の低い絶縁性酸化物層１１１ｂとなる。なお、半導体性酸化
物層１１１ａと絶縁性酸化物層１１１ｂとの境界は明確なものではない。
得られた半導体性酸化物層１１１ａは、図４（Ｃ）に示すように除去する。その際、半導
体性酸化物層１１１ａだけでなく、絶縁性酸化物層１１１ｂのうち、半導体性酸化物層１
１１ａに近接する部分も同時にエッチングしてもよい。あるいは、さらに熱処理を継続し
て、半導体性酸化物層１１１ａを気化させることにより除去してもよい。
このようにして、絶縁性酸化物層１１１ｂの表面におけるガリウムの比率、Ｇａ／（Ｇａ
＋Ｚｎ）は０．７以上、好ましくは、０．８以上となるようにするとよい。また、その後
、酸素雰囲気で加熱処理をしてもよいし、酸素プラズマ雰囲気に曝してもよい。
その後、Ｎ型の導電性を示す半導体性酸化物膜と金属等の導電膜を堆積し、これを目的と
する形状に加工し、Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂと、ソース電極１０７
ａとドレイン電極１０７ｂを形成する（図４（Ｄ）参照）。Ｎ型半導体性酸化物膜１０６
ａおよび１０６ｂは設けなくてもよい。
その後、図４（Ｅ）に示すように、Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂと、ソ
ース電極１０７ａとドレイン電極１０７ｂの上に半導体性酸化物膜を形成し、これをエッ
チングすることで、目的とする形状（例えば、島状）を有する半導体性酸化物膜１０５ａ
を得る。さらに、ゲート絶縁物１１２を堆積する。
ゲート絶縁物１１２上にはゲート電極１１３を形成する。ゲート電極１１３の材料は実施
の形態３を参照すればよい。さらに、スパッタ法あるいはＣＶＤ法等で第１の絶縁物１０
８を形成する。次に、表面が平坦な第２の絶縁物１０９を形成する。そして、第１の絶縁
物１０８と第２の絶縁物１０９を選択的にエッチングして、ドレイン電極１０７ｂに達す
るコンタクトホールを形成する。このコンタクトホールを介して、ドレイン電極１０７ｂ
と接触する表示用電極１１０を形成する（図４（Ｆ）参照）。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態５）
本実施の形態では、上記の実施の形態で示したトランジスタとは異なるトランジスタを有
する表示装置の例を示す。図５（Ａ）に示すトランジスタは、半導体層の上下に２つのゲ
ート電極を有するデュアルゲート構造のトランジスタの一つである。
トランジスタは、絶縁表面を有する基板１０１上に、第１のゲート電極１０２、第１のゲ
ート絶縁物１０３、ガリウムを主たる金属元素とする絶縁性酸化物層１０４ｂ、半導体性
酸化物膜１０５ａ、Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂ、ソース電極１０７ａ
、ドレイン電極１０７ｂ、第２のゲート絶縁物１１２、第２のゲート電極１１３を有する
。さらに、本実施の形態で示す表示装置は、平坦な表面を有する絶縁物１０９と、絶縁物
１０９と第２のゲート絶縁物１１２を貫いて、ドレイン電極１０７ｂに達するコンタクト
ホールを介して、ドレイン電極１０７ｂに接続する表示用電極１１０を有する。
上記において、第２のゲート絶縁物１１２、第２のゲート電極１１３の材料、作製方法等
は実施の形態３あるいは４のゲート絶縁物１１２、ゲート電極１１３のものを参照すれば
よい。その他の構成物は、実施の形態１に記載された内容を参照すればよい。
半導体性酸化物層をトランジスタの半導体層に用いた場合、半導体装置の製造工程によっ
ては、トランジスタのしきい値電圧がマイナス側、或いはプラス側にシフトすることがあ
る。そのため、上述のトランジスタのように、第２のゲート絶縁物１１２上に第２のゲー
ト電極１１３を設けてデュアルゲート型の構造とし、しきい値電圧の制御をおこなうこと
のできる構成が好適であり、第１のゲート電極１０２または第２のゲート電極１１３の電
位を制御することにより適切な値のしきい値電圧に制御することができる。
また、第１のゲート電極１０２及び第２のゲート電極１１３は、外部からの光の照射を遮
断し、半導体性酸化物膜１０５ａに光が照射されることによるトランジスタの電気特性変
動を抑制することができる。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態６）
本実施の形態では、実施の形態５で示したデュアルゲート構造のトランジスタとは異なる
デュアルゲート構造を有するトランジスタを有する表示装置の例を図５（Ｂ）に示す。こ
の表示装置は、絶縁表面を有する基板１０１上に、第１のゲート電極１０２、第１のゲー
ト絶縁物１０３、ガリウムを主たる金属元素とする絶縁性酸化物層１０４ｂ、ソース電極
１０７ａ、ドレイン電極１０７ｂ、半導体性酸化物膜１０５ａ、第２のゲート絶縁物１１
２、第２のゲート電極１１３を有する。
さらに、本実施の形態で示す表示装置は、平坦な表面を有する絶縁物１０９と、絶縁物１
０９と第２のゲート絶縁物１１２を貫いて、ドレイン電極１０７ｂに達するコンタクトホ
ールを介して、ドレイン電極１０７ｂに接続する表示用電極１１０を有する。
上記において、第２のゲート絶縁物１１２、第２のゲート電極１１３の材料、作製方法等
は実施の形態３あるいは４のゲート絶縁物１１２、ゲート電極１１３のものを参照すれば
よい。その他の構成物は、実施の形態１あるいは２に記載された内容を参照すればよい。
図５（Ｂ）に示す表示装置において、図５（Ａ）との差異は半導体性酸化物膜１０５ａと
ソース電極１０７ａおよびドレイン電極１０７ｂとの上下関係である。
（実施の形態７）
実施の形態１では、酸化物膜１０４を熱処理して得られる半導体性酸化物層１０４ａを除
去したが、本実施の形態では、それを残したまま半導体として用いる例を示す。図６（Ａ
）乃至（Ｅ）に本実施の形態の半導体装置の作製工程断面を示す。本実施の形態に示すト
ランジスタは、実施の形態１と同様、ボトムゲートトップコンタクト型である。特に断ら
ない限り、本実施の形態で用いる構成物に関しては、実施の形態１を参照すればよい。
以下、作製工程の概略を説明する。図６（Ａ）に示すように、絶縁表面を有する基板１０
１上に、ゲート電極１０２、第１のゲート絶縁物１０３および酸化物膜１０４を形成する
。第１のゲート絶縁物１０３は設けなくともよい。また、酸化物膜１０４は、本実施の形
態ではガリウムと亜鉛の酸化物で、その比率、Ｇａ／（Ｇａ＋Ｚｎ）は、０．２乃至０．
６、好ましくは０．３乃至０．５とするとよい。
酸化物膜１０４はＤＣスパッタリング法あるいはパルスＤＣスパッタリング法、ＡＣスパ
ッタリング法で形成する。次に、これらを形成した基板１０１を適切な雰囲気、例えば、
圧力を１０Ｐａ乃至１気圧とし、酸素雰囲気、窒素雰囲気、酸素と窒素の混合雰囲気のい
ずれかとする条件において、４００℃乃至７００℃で１０分乃至２４時間の加熱をおこな
う。すると、図６（Ｂ）に示すように、酸化物膜１０４が変質し、表面付近に亜鉛の濃度
の高い半導体性酸化物層１０４ａが形成され、その他の部分が亜鉛の濃度の低い絶縁性酸
化物層１０４ｂとなる。
なお、この熱処理においては、リチウム、ナトリウム、カリウム等のアルカリ金属も半導
体性酸化物層１０４ａの表面付近に偏析し、あるいは蒸発するため、絶縁性酸化物層１０
４ｂではその濃度が十分に低くなる。これらは、トランジスタにおいては好ましくない元
素であるので、トランジスタを構成する材料には可能な限り含まれないようにすることが
好ましい。
その後、半導体性酸化物膜を形成する。半導体性酸化物膜に用いる材料としては、例えば
、インジウム−ガリウム系酸化物が好ましい。すなわち、化学式でＩｎ１−ｘＧａｘＯｙ
（０．２≦ｘ≦１）で表される材料を用いる。厚さは、半導体性酸化物層１０４ａとみな
せる部分の厚さの０．５倍乃至２倍とすることが好ましい。
成膜時の加熱あるいはその後の加熱処理等により、半導体性酸化物層１０４ａは半導体酸
化物膜と混合し、半導体性酸化物膜１０５となる。上記の条件であれば、Ｉｎ１−ｘＧａ
ｘＺｎｚＯｙ＋２ｚ＋ｖ（０．２≦ｘ≦１）と表される。ここで、ｘ／（１＋ｚ）≧０．
２であることが好ましい。
なお、リチウム、ナトリウム、カリウム等のアルカリ金属あるいはアルカリ土類金属は、
トランジスタにおいては好ましくない元素であるので、半導体性酸化物膜１０５における
濃度は低いことが好ましい。
例えば、ナトリウムの濃度は、５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ
−３以下、さらに好ましくは１×１０１５ｃｍ−３以下とするとよい。同じく、リチウム
の濃度は５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、カリウムの
濃度は５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とするとよい。
なお、もともと、半導体性酸化物層１０４ａと絶縁性酸化物層１０４ｂとの界面が明確で
ないために、半導体性酸化物膜１０５と絶縁性酸化物層１０４ｂとの界面も明確ではない
。通常のトランジスタでは、明確な界面が存在するがゆえに、界面にトラップされた電荷
や界面での散乱等、界面に由来する現象によりトランジスタの輸送特性の劣化がもたらさ
れる。上記のような界面が明確でない構造は、そのような劣化を防止する上で効果がある
。
さらに、Ｎ型半導体性酸化物膜１０６と導電膜１０７を堆積する（図６（Ｃ）参照）。Ｎ
型半導体性酸化物膜１０６は設けなくともよい。なお、ゲート電極１０２の形成以後、第
１のゲート絶縁物１０３の形成から導電膜１０７の形成までの工程は、大気に曝すことな
く連続的におこなうことが可能であり、大気成分（特に水）による半導体性酸化物の劣化
を考慮すると、これらの工程を大気に曝すことなくおこなうことが好ましい。
その後、複数回のエッチングにより、導電膜１０７、Ｎ型半導体性酸化物膜１０６、半導
体性酸化物膜１０５、絶縁性酸化物層１０４ｂを目的とする形状に加工し、図６（Ｄ）に
示すように、半導体性酸化物膜１０５ａ、Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂ
と、ソース電極１０７ａとドレイン電極１０７ｂが形成される。なお、半導体性酸化物膜
１０５作製後の工程のいずれかの段階において、実施の形態１で示した第１の熱処理をお
こなってもよい。
さらに、第１の絶縁物１０８と、表面が平坦な第２の絶縁物１０９を形成する。第１の絶
縁物１０８の作製後に実施の形態１で示した第２の熱処理をおこなってもよい。そして、
第１の絶縁物１０８と第２の絶縁物１０９を選択的にエッチングして、ドレイン電極１０
７ｂに達するコンタクトホールを形成する。このコンタクトホールを介して、ドレイン電
極１０７ｂと接触する表示用電極１１０を形成する（図６（Ｅ））。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態８）
実施の形態７では、ボトムゲート型のトランジスタを有する表示装置の例を示したが、本
実施の形態ではトップゲート型のトランジスタを有する表示装置について説明する。図７
（Ａ）乃至（Ｅ）に本実施の形態の半導体装置の作製工程断面を示す。本実施の形態に示
すトランジスタは、実施の形態３と同様、トップゲートトップコンタクト型である。特に
断らない限り、本実施の形態で用いる構成物に関しては、実施の形態１あるいは３を参照
すればよい。
以下、作製工程の概略を説明する。図７（Ａ）に示すように、基板１０１上に、酸化物膜
１１１を形成する。酸化物膜１１１は、本実施の形態ではガリウムと亜鉛の酸化物で、そ
の比率、Ｇａ／（Ｇａ＋Ｚｎ）は、０．２乃至０．６、好ましくは０．３乃至０．５とす
るとよい。
次に、基板１０１を適切な雰囲気、例えば、圧力を１０Ｐａ乃至１気圧とし、酸素雰囲気
、窒素雰囲気、酸素と窒素の混合雰囲気のいずれかとする条件において、４００℃乃至７
００℃で１０分乃至２４時間の加熱をおこなう。すると、図７（Ｂ）に示すように、酸化
物膜１１１が変質し、表面付近に亜鉛の濃度の高い半導体性酸化物層１１１ａが形成され
、その他の部分が亜鉛の濃度の低い絶縁性酸化物層１１１ｂとなる。
その後、半導体性酸化物膜を形成する。半導体性酸化物膜に用いる材料としては、例えば
、インジウム−ガリウム系酸化物が好ましい。すなわち、化学式でＩｎ１−ｘＧａｘＯｙ
（０．２≦ｘ≦１）で表される材料を用いる。厚さは、半導体性酸化物層１１１ａとみな
せる部分の厚さの０．５倍乃至２倍とすることが好ましい。
成膜時の加熱あるいはその後の加熱処理等の熱処理により、半導体性酸化物層１１１ａは
半導体酸化物膜と混合し、半導体性酸化物膜１０５となる（図７（Ｃ）参照）。上記の条
件であれば、Ｉｎ１−ｘＧａｘＺｎｚＯｙ＋２ｚ＋ｖ（０．２≦ｘ≦１）と表される。こ
こで、ｘ／（１＋ｚ）≧０．２であることが好ましい。
なお、もともと、半導体性酸化物層１１１ａと絶縁性酸化物層１１１ｂとの界面が明確で
ないために、半導体性酸化物膜１０５と絶縁性酸化物層１１１ｂとの界面も明確ではない
。このことは、界面に由来するトランジスタの輸送特性の劣化を防止する上で効果がある
。
さらに、Ｎ型半導体性酸化物膜１０６と導電膜１０７を堆積する。Ｎ型半導体性酸化物膜
１０６は設けなくともよい。なお、酸化物膜１１１の形成から導電膜１０７の形成までの
工程は、大気に曝すことなく連続的におこなうことが可能であり、大気成分（特に水）に
よる半導体性酸化物の劣化を考慮すると、これらの工程を大気に曝すことなくおこなうこ
とが好ましい。
その後、複数回のエッチングにより、導電膜１０７、Ｎ型半導体性酸化物膜１０６、半導
体性酸化物膜１０５、絶縁性酸化物層１１１ｂを目的とする形状に加工し、図７（Ｄ）に
示すように、半導体性酸化物膜１０５ａ、Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂ
と、ソース電極１０７ａとドレイン電極１０７ｂが形成される。なお、半導体性酸化物膜
１０５作製後の工程のいずれかの段階において、実施の形態１で示した第１の熱処理をお
こなってもよい。
さらに、ゲート絶縁物１１２、ゲート電極１１３、第１の絶縁物１０８、表面が平坦な第
２の絶縁物１０９を形成する。第１の絶縁物１０８の作製後に実施の形態１で示した第２
の熱処理をおこなってもよい。そして、ゲート絶縁物１１２と第１の絶縁物１０８と第２
の絶縁物１０９を選択的にエッチングして、ドレイン電極１０７ｂに達するコンタクトホ
ールを形成する。このコンタクトホールを介して、ドレイン電極１０７ｂと接触する表示
用電極１１０を形成する（図７（Ｅ））。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態９）
実施の形態１乃至８に開示する表示装置は、さまざまな電子機器（遊技機も含む）に適用
することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレ
ビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビ
デオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置
ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲー
ム機などが挙げられる。
また、実施の形態１乃至８に開示された構造を有するトランジスタは表示装置以外にも用
いることができ、例えば、各種集積回路（メモリ装置を含む）およびそれらを組み込んだ
電子機器、電化製品などで使用できる。
さらに、実施の形態１乃至８に開示された酸化物膜１０４あるいは酸化物膜１１１を熱処
理することにより、絶縁性酸化物層１０４ｂあるいは絶縁性酸化物層１１１ｂを得る工程
は、表示装置やトランジスタの作製以外にも用いることができ、例えば、集積回路中の容
量素子における誘電体や電極の作製にも用いることができる。
１０１ 基板
１０２ ゲート電極
１０３ 第１のゲート絶縁物
１０４ 酸化物膜
１０４ａ 半導体性酸化物層
１０４ｂ 絶縁性酸化物層
１０５ 半導体性酸化物膜
１０５ａ 半導体性酸化物膜
１０６ Ｎ型半導体性酸化物膜
１０６ａ Ｎ型半導体性酸化物膜
１０６ｂ Ｎ型半導体性酸化物膜
１０７ 導電膜
１０７ａ ソース電極
１０７ｂ ドレイン電極
１０８ 絶縁物
１０９ 絶縁物
１１０ 表示用電極
１１１ 酸化物膜
１１１ａ 半導体性酸化物層
１１１ｂ 絶縁性酸化物層
１１２ ゲート絶縁物
１１３ ゲート電極

Claims (6)

  1. 基板上のゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物と、
    前記酸化物膜上に接して設けられた半導体性酸化物膜と、を有し、
    前記酸化物膜は、少なくとも第１の金属元素と第２の金属元素とを有し、
    前記酸化物膜における前記第１の金属元素の濃度は、前記ゲート絶縁膜に面する部分よりも、前記半導体性酸化物膜に接する部分の方が高いことを特徴とする電子装置。
  2. 基板上のゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物と、
    前記酸化物膜上に接して設けられた半導体性酸化物膜と、を有し、
    前記酸化物膜は、少なくとも第１の金属元素と第２の金属元素とを有し、
    前記酸化物膜における前記第２の金属元素の濃度は、前記ゲート絶縁膜に面する部分よりも、前記半導体性酸化物膜に接する部分の方が低いことを特徴とする電子装置。
  3. 基板上のゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物と、
    前記酸化物膜上に接して設けられた半導体性酸化物膜と、を有し、
    前記酸化物膜は、少なくとも第１の金属元素と第２の金属元素とを有し、
    前記酸化物膜における前記第１の金属元素の濃度は、前記ゲート絶縁膜に面する部分よりも、前記半導体性酸化物膜に接する部分の方が高く、
    前記酸化物膜における前記第２の金属元素の濃度は、前記ゲート絶縁膜に面する部分よりも、前記半導体性酸化物膜に接する部分の方が低いことを特徴とする電子装置。
  4. 請求項１乃至３のいずれか一において、
    前記半導体性酸化物膜は、アモルファス状態又は単結晶状態を有することを特徴とする電子装置。
  5. 請求項１乃至３のいずれか一において、
    前記半導体性酸化物膜は結晶を有することを特徴とする電子装置。
  6. 請求項５において、
    前記半導体性酸化物膜はｃ軸配向した結晶を有することを特徴とする電子装置。
JP2015219425A 2010-08-25 2015-11-09 電子装置 Active JP6148311B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010187873 2010-08-25
JP2010187873 2010-08-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011183200A Division JP5838059B2 (ja) 2010-08-25 2011-08-25 電子装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2016058744A true JP2016058744A (ja) 2016-04-21
JP6148311B2 JP6148311B2 (ja) 2017-06-14

Family

ID=45695932

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011183200A Expired - Fee Related JP5838059B2 (ja) 2010-08-25 2011-08-25 電子装置及びその作製方法
JP2015219425A Active JP6148311B2 (ja) 2010-08-25 2015-11-09 電子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011183200A Expired - Fee Related JP5838059B2 (ja) 2010-08-25 2011-08-25 電子装置及びその作製方法

Country Status (5)

Country Link
US (2) US8883555B2 (ja)
JP (2) JP5838059B2 (ja)
KR (1) KR20120035848A (ja)
CN (1) CN102386071B (ja)
TW (1) TWI567215B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019064859A (ja) * 2017-09-29 2019-04-25 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
JP2019064858A (ja) * 2017-09-29 2019-04-25 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013168748A1 (ja) * 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
TWI608616B (zh) 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI534089B (zh) 2013-12-31 2016-05-21 財團法人工業技術研究院 ｐ型金屬氧化物半導體材料及其製造方法
TWI560882B (en) * 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure
US10192994B2 (en) 2015-01-26 2019-01-29 Sumitomo Electric Industries, Ltd. Oxide semiconductor film including indium, tungsten and zinc and thin film transistor device
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
CN106910780B (zh) * 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
TWI708857B (zh) * 2019-07-29 2020-11-01 國立中央大學 離子產生複合靶材以及使用其之雷射驅動離子加速裝置
CN112903800B (zh) * 2021-01-26 2023-06-02 上海华力微电子有限公司 半导体结构分析方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
JP2008098637A (ja) * 2006-10-12 2008-04-24 Xerox Corp 薄膜トランジスタ
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
WO2010002803A2 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925107A (en) * 1974-11-11 1975-12-09 Ibm Method of stabilizing mos devices
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
DE3682021D1 (de) * 1985-10-23 1991-11-21 Hitachi Ltd Polysilizium-mos-transistor und verfahren zu seiner herstellung.
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5393676A (en) * 1993-09-22 1995-02-28 Advanced Micro Devices, Inc. Method of fabricating semiconductor gate electrode with fluorine migration barrier
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002324924A (ja) * 2001-04-24 2002-11-08 Sony Corp 圧電素子の製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR20070112220A (ko) * 2005-02-24 2007-11-22 세키스이가가쿠 고교가부시키가이샤 갈륨 함유 산화 아연
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4231967B2 (ja) * 2006-10-06 2009-03-04 住友金属鉱山株式会社 酸化物焼結体、その製造方法、透明導電膜、およびそれを用いて得られる太陽電池
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5237558B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及び酸化物半導体膜
KR101420992B1 (ko) 2006-12-13 2014-07-17 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5005772B2 (ja) * 2007-02-26 2012-08-22 エルジー・ケム・リミテッド 導電性積層体およびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW202115917A (zh) * 2008-11-07 2021-04-16 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011058882A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011081009A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102834922B (zh) 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9406810B2 (en) * 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
US20090174012A1 (en) * 2006-01-30 2009-07-09 Canon Kabushiki Kaisha Field Effect Transistor
JP2008098637A (ja) * 2006-10-12 2008-04-24 Xerox Corp 薄膜トランジスタ
US20080099803A1 (en) * 2006-10-12 2008-05-01 Xerox Corporation Thin film transistor
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
WO2010002803A2 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
JP2011527120A (ja) * 2008-07-02 2011-10-20 アプライド マテリアルズ インコーポレイテッド 高性能金属酸化物及び金属酸窒化物薄膜トランジスタを作るためのゲート誘電体の処理

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019064859A (ja) * 2017-09-29 2019-04-25 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
JP2019064858A (ja) * 2017-09-29 2019-04-25 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ

Also Published As

Publication number Publication date
US8883555B2 (en) 2014-11-11
JP5838059B2 (ja) 2015-12-24
JP2012067387A (ja) 2012-04-05
US20120049183A1 (en) 2012-03-01
CN102386071A (zh) 2012-03-21
US20150041808A1 (en) 2015-02-12
US9640668B2 (en) 2017-05-02
TW201229269A (en) 2012-07-16
KR20120035848A (ko) 2012-04-16
CN102386071B (zh) 2016-03-30
TWI567215B (zh) 2017-01-21
JP6148311B2 (ja) 2017-06-14

Similar Documents

Publication Publication Date Title
JP6148311B2 (ja) 電子装置
JP6297097B2 (ja) 酸化物層及び半導体装置
JP5839554B2 (ja) 半導体装置
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
US8916867B2 (en) Oxide semiconductor element and semiconductor device
TW201230203A (en) Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
KR101861887B1 (ko) 반도체 장치의 구동 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170518

R150 Certificate of patent or registration of utility model

Ref document number: 6148311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250