JP6297097B2 - 酸化物層及び半導体装置 - Google Patents

酸化物層及び半導体装置 Download PDF

Info

Publication number
JP6297097B2
JP6297097B2 JP2016128271A JP2016128271A JP6297097B2 JP 6297097 B2 JP6297097 B2 JP 6297097B2 JP 2016128271 A JP2016128271 A JP 2016128271A JP 2016128271 A JP2016128271 A JP 2016128271A JP 6297097 B2 JP6297097 B2 JP 6297097B2
Authority
JP
Japan
Prior art keywords
oxide
semiconductor
film
oxide layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016128271A
Other languages
English (en)
Other versions
JP2016192567A (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016192567A publication Critical patent/JP2016192567A/ja
Application granted granted Critical
Publication of JP6297097B2 publication Critical patent/JP6297097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導体性酸化物を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用
いてトランジスタを構成する技術が注目されている。トランジスタは集積回路や電気光学
装置のような電子デバイスに広く応用され、特に表示装置のスイッチング素子として開発
が進められている。
ところで、酸化物の中には半導体特性を示すものもある。半導体特性を示す酸化物として
は、例えば、酸化タングステン、酸化錫、インジウム−ガリウム−亜鉛系の酸化物（Ｉｎ
−Ｇａ−Ｚｎ系酸化物）などがあり、このような半導体特性を示す酸化物をチャネル形成
領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。また、
特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物に関しては、その物性面での研究も進められている（非
特許文献１）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ｔｏｓｈｉｏ Ｋａｍｉｙａ， Ｋｅｎｊｉ Ｎｏｍｕｒａ， ａｎｄ Ｈｉｄｅｏ Ｈｏｓｏｎｏ， "Ｏｒｉｇｉｎｓ ｏｆ Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ ａｎｄ Ｌｏｗ Ｏｐｅｒａｔｉｏｎ Ｖｏｌｔａｇｅ ｏｆ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ ＴＦＴｓ： Ｅｌｅｃｔｒｏｎｉｃ Ｓｔｒｕｃｔｕｒｅ， Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ， Ｄｅｆｅｃｔｓ ａｎｄ Ｄｏｐｉｎｇ"， Ｊｏｕｒｎａｌ ｏｆ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ， Ｖｏｌ． ５， Ｎｏ． ７， ２００９， ｐｐ２７３−２８８．
半導体性酸化物は水素や水の混入などが生じると、その電気伝導度が変化することが知ら
れている。このような現象は、半導体性酸化物を用いたトランジスタにとって電気的特性
の変動要因となる。また、半導体性酸化物を用いた半導体装置は、可視光や紫外光を照射
することで電気的特性が変化する。
このような問題に鑑み、半導体性酸化物膜を用いた半導体装置に安定した電気的特性を付
与し、信頼性の高い半導体装置を作製することを課題の一とする。また、マザーガラスの
ような大きな基板を用いて、信頼性の高い半導体装置の大量生産をおこなうことのできる
半導体装置の作製プロセスを提供することを課題の一とする。
また、新規の半導体装置を提供することを課題とする。さらに、新規の半導体装置の作製
方法を提供することを課題とする。
本明細書で開示する本発明の一態様は、少なくとも第１の金属元素と第２の金属元素を有
する酸化物よりなる第１の膜を基板上に形成する工程と、第１の膜を加熱処理し、第１の
金属元素を主たる金属成分とする酸化物の結晶を含む第１の層と、第１の層より基板側に
あり、第２の金属元素を主たる金属成分とする酸化物よりなる第２の層を形成する工程と
、第１の層に接して、酸化物よりなる第２の膜を形成し、加熱処理する工程と、を有する
ことを特徴とする半導体装置の作製方法である。
上記において、第２の膜は半導体性酸化物膜であってもよい。用いる半導体性酸化物とし
ては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特に
ＩｎとＺｎを含むことが好ましい。また、該半導体性酸化物を用いたトランジスタの電気
特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）
を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ま
しい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、
スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、半導体性酸化物として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ
系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚ
ｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系
酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸
化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化
物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物
、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、
四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系
酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓ
ｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主たる金属
成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、
ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物を用いることもでき
る。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｓｎ及びＩｎから選ばれた一または複数の金属元
素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＳｎ、またはＧａ及びＩｎな
ど２種類の金属を用いてもよい。
また、半導体性酸化物としてＩｎ−Ｚｎ系酸化物を用いる場合、用いるターゲットの組成
比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：
ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝１：１〜１：２０（モル数比に換
算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．
５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とす
る。例えば、Ｉｎ−Ｚｎ系酸化物の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：
Ｏ＝１：１：Ｘのとき、Ｘ＞１、好ましくはＸ＞１．５とする。
また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ
：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物
やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１
：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６
：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子
比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋
（ｃ―Ｃ）２≦ｒ２、を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の
酸化物でも同様である。
半導体性酸化物は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結
晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファ
スでもよい。
また、上記において、第２の膜における金属元素に対する第２の金属元素の比率は０．２
以上であってもよい。また、第１の膜の成膜時の温度は２００℃以上４００℃以下として
もよい。
また、上記において第１の膜は、マイクロ波プラズマスパッタリング法（周波数１００Ｍ
Ｈｚ以上のマイクロ波を用いるスパッタリング法）、ＲＦスパッタリング法（周波数１ｋ
Ｈｚ以上１００ＭＨｚ未満の電磁波を用いるスパッタリング法）、ＡＣスパッタリング法
（周波数１ｋＨｚ未満、典型的には１００Ｈｚ以下の交流を用いるスパッタリング法、サ
イクルスパッタリング法とも言う）やＤＣスパッタリング法（直流を用いるスパッタリン
グ法、電圧をパルス状に印加するパルスＤＣスパッタリング法を含む）のいずれかで作製
されるとよい。
特に、大面積基板への成膜等の量産性を考慮するとＡＣスパッタリング法やＤＣスパッタ
リング法を採用するとよい。定電圧を印加する通常のＤＣスパッタリング法では、異常ア
ーク放電が発生することがある。この現象は導電性酸化物の成膜では顕著である。異常ア
ーク放電を防止するためには、パルス的に電圧を印加するとよい。この方法はパルスＤＣ
スパッタリング法と呼ばれる。ＡＣスパッタリング法では、異常アーク放電を防止する必
要がないため、パルスＤＣスパッタリング法に比較すると、プラズマ発生時間の割合が２
倍以上高く、さらに量産性がよい。
また、上記において、加熱処理は、２００℃以上でおこなわれるものとし、好ましくは４
００℃以上７００℃未満でおこなうとよい。また、加熱処理の雰囲気に関しては、酸素も
しくは窒素を含む雰囲気とするとよい。さらに、圧力は１０Ｐａ以上１気圧以下とすると
よい。
また、本明細書で開示する本発明の一態様は、基板と、基板上の絶縁性酸化物層と、絶縁
性酸化物層に接して設けられた半導体性酸化物層と、を有し、半導体性酸化物層は少なく
とも第１の金属元素と第２の金属元素を有し、絶縁性酸化物層における第１の金属元素の
濃度は、基板に面する部分よりも、半導体性酸化物層に接する部分の方が高く、絶縁性酸
化物層における第２の金属元素の濃度は、基板に面する部分よりも、半導体性酸化物層に
接する部分の方が低いことを特徴とする半導体装置である。
上記において、第１の金属元素は亜鉛であってもよい。また、第２の金属元素はガリウム
であってもよい。さらに、上記において半導体性酸化物層はアモルファス状態を含んでも
よい。また、半導体性酸化物層は結晶を有していてもよい。さらには、単結晶状態であっ
てもよい。また、その結晶は基板に垂直な面にｃ軸が配向する構造（ｃ軸配向構造）を有
してもよい。
本発明人は、亜鉛を含有するガリウム酸化物膜を加熱処理すると、表面に亜鉛が偏析し、
結晶化する現象を見出した。すなわち、当初、膜中に均一に分布していた亜鉛は、加熱処
理により、表面に偏析し、主として酸化亜鉛よりなる極めて結晶性の高い結晶となる。一
方、その他の部分では、亜鉛濃度が十分に低く、十分な絶縁性が得られる。
例えば、非特許文献１の図１２の記載から、酸化亜鉛と酸化ガリウムを５０対５０で合成
した物質は、アモルファス状態で５×１０−３Ω−１ｃｍ−１の導電率が得られることが
わかる。一方、酸化亜鉛と酸化ガリウムを２５対７５で合成した物質は十分な絶縁性が示
される。
この現象は、上記の加熱処理条件において、ガリウムの蒸気圧に比して、亜鉛の蒸気圧が
高いため生じる。したがって、ガリウムと亜鉛に限らず、他の２以上の金属元素の組み合
わせであっても、そのような条件を満たすものであれば、起こりえるものである。例えば
、ガリウムと亜鉛の酸化物の代わりにガリウムとアルミニウムと亜鉛を有する酸化物を用
いてもよい。
さらに、酸化物膜中の亜鉛の濃度を調べると、酸化亜鉛の結晶のある表面付近は著しく濃
度が高いが、その部分を除いても、表面に向かって増加する傾向がある。その一方、ガリ
ウムの濃度は表面に向かって低下する傾向がある。このような現象もガリウムの蒸気圧に
比して、亜鉛の蒸気圧が高いため生じる。
また、本発明人は、このような酸化亜鉛の結晶に接して、結晶となった際に酸化亜鉛と結
晶整合性のよい組成の半導体性酸化物を堆積し、加熱処理をおこなうと、比較的、低温で
優れた結晶性を示す半導体性酸化物を得ることができることを見出した。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：Ｎ（Ｎ＝０．５あるいは自然数）という組成を有す
る酸化物は、格子定数が酸化亜鉛と非常に近い。このような組成あるいはその組成に近い
組成を有する膜を上記の結晶化した酸化亜鉛上に堆積して、４００〜７００℃で加熱処理
すると、酸化亜鉛を核として結晶成長が進行し、酸化亜鉛の結晶性を反映した高度にｃ軸
配向した結晶が得られる。加熱温度や時間によっては、単結晶とみなせるような高度に結
晶化した状態となることもあるし、アモルファス状態を含んでいることもある。
このような現象はヘテロエピタキシャル成長として知られている現象である。上記の例は
酸化亜鉛を核として、Ｉｎ−Ｇａ−Ｚｎ系酸化物の結晶成長をおこなう例であるが、その
他の材料においても同様に実施できる。
こうして得られる結晶性半導体性酸化物層をトランジスタに用いることで、安定した電気
的特性を有し、且つ、信頼性の高いトランジスタを実現できる。さらに、加熱処理温度を
４５０℃以下とすることで、大きなガラス基板を用いて、信頼性の高い半導体装置の大量
生産をおこなうこともできる。
また、このようにして得られる結晶性半導体性酸化物層上に別の結晶性半導体性酸化物層
を形成するための成膜と加熱処理のプロセスを繰り返しおこなってもよい。
上記に示した態様により、課題の少なくとも一を解決することができる。第１の結晶性半
導体性酸化物層と第２の結晶性半導体性酸化物層の積層を有するトランジスタは、トラン
ジスタに光照射をおこない、またはバイアス−熱ストレス（ＢＴ）試験をおこなってもト
ランジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有する。
実施の形態１の作製工程断面図。 実施の形態２の作製工程断面図。 実施の形態３の作製工程断面図。 実施の形態４の作製工程断面図。 実施の形態５および６の断面図。 半導体装置の一形態を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。ゆえに本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
また、以下の実施の形態のいずれかで開示された構造や条件等の項目は、他の実施の形態
においても適宜、組み合わせることができる。なお、以下に説明する構成において、同様
のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を
有する部分の詳細な説明は省略することもある。
なお、以下の実施の形態では、主としてトランジスタを用いた表示装置について本発明の
技術思想を適用した例を示すが、本発明の技術思想は表示装置に適用することに限られな
いことは容易に理解される。また、以下の実施の形態で用いるゲート、ソース、ドレイン
等の用語は、説明を簡略におこなうために用いるものであり、それらの意味を限定的に解
釈すべきではない。
例えば、本来であれば、「半導体領域上に設けられた絶縁膜上に半導体領域を横断するよ
うに設けられた導電性領域およびそれと一体のもの」と表現すべきものを、本明細書では
、単に「ゲート電極」と呼ぶ。また、ソースとドレインは本明細書では特に区別せず、一
方をソースと呼んだ場合に他方をドレインと呼ぶ。
また、本明細書で用いられている導電性酸化物、半導体性酸化物、絶縁性酸化物という用
語については、絶対的な意味がないことを注意すべきである。同じ組成で同じ物性を示す
酸化物であっても、用途によって、その呼び名が異なることがある。例えば、ＤＣスパッ
タのターゲットとして用いる場合には、導電性酸化物と呼ぶが、トランジスタの半導体層
として用いる場合は半導体性酸化物と呼ぶことがある。
さらに、本明細書で酸化物というのは、その物質（化合物を含む）に含まれる窒素、酸素
、フッ素、硫黄、セレン、塩素、臭素、テルル、ヨウ素の占める割合（モル比）が全体の
２５％以上で、かつ、以上の元素に対する酸素の割合（モル比）が７０％以上のものをい
う。
また、本明細書で金属元素とは、希ガス元素、水素、ホウ素、炭素、窒素、１６族元素（
酸素等）、１７族元素（フッ素等）、珪素、燐、ゲルマニウム、砒素、アンチモン以外の
全ての元素のことである。
さらに、本明細書において、ある（１つの）金属元素を主たる金属成分とする、とはその
物質中に金属元素が複数ある中で、当該金属元素が金属元素全体の５０％以上を占める場
合を言う。また、ｎ種の金属元素Ｍ１、Ｍ２、・・、Ｍｎを主たる金属成分とするとは、
金属元素Ｍ１、Ｍ２、・・、Ｍｎのそれぞれの占める比率の総和が金属元素全体の｛（１
−２−ｎ）×１００｝［％］以上を占める場合を言う。
なお、本明細書において記載されている膜中の主たる成分でない元素の濃度は、特に断ら
ない限り、二次イオン質量分析法により決定する。一般に、二次イオン質量分析法により
、単層あるいは多層の膜の深さ方向の元素の濃度の分析をおこなうと、特に微量元素の場
合、基板と膜あるいは膜と膜の界面では元素濃度が異常に高くなる傾向があるが、このよ
うな部分の濃度は正確な値ではない上、測定ごとのばらつきも大きい。
そこで、このように信頼性の低い界面付近の濃度を採用することを避け、その他の濃度の
安定した部分を膜の正確な濃度の指標とすることが望まれる。そのため、本明細書では、
二次イオン質量分析法により決定される濃度は、分析対象を分析した得られた値の最低値
を用いものとする。
（実施の形態１）
本実施の形態では上記の技術思想を用いてトランジスタを有する表示装置を作製する例を
示す。図１（Ａ）乃至（Ｆ）に本実施の形態の表示装置の作製工程断面を示す。本実施の
形態に示すトランジスタは、半導体として半導体性酸化物を用いるものであり、ゲート電
極が基板側に位置するボトムゲート型で、かつ、ソース電極とドレイン電極がともに半導
体層の上面にコンタクトするトップコンタクト型である。
以下、作製工程の概略を説明する。図１（Ａ）に示すように、絶縁表面を有する基板１０
１上に、ゲート電極１０２、酸化珪素あるいは酸化窒化珪素等の第１のゲート絶縁物１０
３および酸化物膜１０４を形成する。第１のゲート絶縁物１０３は設けなくともよい。ま
た、酸化物膜１０４は、本実施の形態ではガリウムと亜鉛の酸化物で、ガリウムの比率、
Ｇａ／（Ｇａ＋Ｚｎ）は、０．２以上０．８未満、好ましくは０．３以上０．７未満とす
るとよい。
基板１０１に使用することができる基板に大きな制限はないが、絶縁表面を有する必要が
ある。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板
を用いるとよいが、これに限られず、石英、サファイヤ等の絶縁体、あるいは炭化珪素の
ように十分に絶縁性の高い半導体を用いてもよい。さらには、シリコン、ゲルマニウム、
ガリウム砒素等のそれほど絶縁性の高くない半導体あるいはドーピングによって導電性を
高めた半導体や銅、アルミニウム等の表面に絶縁膜を形成したものを用いてもよい。
また、基板にトランジスタにとって好ましくない不純物が含まれている場合には、それら
をブロッキングする機能を有する絶縁性の材料（例えば、窒化アルミニウム、酸化アルミ
ニウム、窒化珪素等）の膜を表面に設けることが望ましい。なお、本実施の形態では、同
様な機能を第１のゲート絶縁物１０３に持たせることもできる。
ゲート電極１０２は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニ
ウム、銅等の金属元素またはこれらを主たる金属元素とする合金材料を用いて、単層また
は積層して形成することができる。ゲート電極１０２に用いる材料の仕事関数により、得
られるトランジスタのしきい値等が変化するので、必要とするしきい値に応じた材料の選
択をする必要がある。
第１のゲート絶縁物１０３の厚さは、酸化物膜１０４の組成と厚さに応じて決定される必
要がある。そのことについては後述する。また、第１のゲート絶縁物１０３は公知のスパ
ッタリング法、ＣＶＤ法等で形成すればよい。
酸化物膜１０４はマイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法
、ＡＣスパッタリング法もしくはＤＣスパッタリング法で形成する。いずれの方法を採用
するかは、ターゲットの導電率、ターゲットの大きさ、基板の面積等を考慮して決定する
とよい。
用いるターゲットは、酸化物膜１０４が上記の値となるように、ガリウムと亜鉛の比率を
調整した酸化物とすればよい。なお、スパッタリングの際に、雰囲気や成膜面の温度によ
っては、ターゲットの組成と得られる膜の組成が異なり、例えば、ターゲットは導電性で
あっても、得られる膜の亜鉛の濃度が低下して、絶縁性もしくは半導体性となることがあ
る。
本実施の形態では、亜鉛とガリウムの酸化物を用いるが、亜鉛は２００℃以上での蒸気圧
がガリウムよりも高いので、基板１０１を２００℃以上に加熱すると酸化物膜１０４の亜
鉛の濃度はターゲットの亜鉛の濃度よりも低くなる。したがって、そのことを考慮して、
ターゲットの亜鉛の濃度は高めに決定する必要がある。一般に亜鉛の濃度が増加すると、
酸化物の導電率が向上するので、ＤＣスパッタリング法を適用するには好ましい。
スパッタリングのターゲットは、酸化ガリウムと酸化亜鉛の粉末を混合して仮焼成した後
、成型し、焼成して得ることができる。あるいは、粒径１００ｎｍ以下の酸化ガリウムと
酸化亜鉛の粉末を十分に混合し、成型しただけのものでもよい。
酸化物膜１０４は、水素や水などが混入しにくい方法で作製するのが望ましい。成膜時の
雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガスと酸
素の混合雰囲気下などとすればよい。また、酸化物膜１０４への水素、水、水酸基、水素
化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去さ
れた高純度ガスを用いた雰囲気とすることが望ましい。
成膜時の基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とす
ることによっても、上記の不純物の混入を防止できる。加えて、排気手段として、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、あ
るいは、ターボ分子ポンプにコールドトラップを加えたものを用いるとよい。
以上のような排気手段を用いて排気した成膜室は、水素分子や、水（Ｈ２Ｏ）などの水素
原子を含む化合物などが（より好ましくは炭素原子を含む化合物とともに）除去されてい
るため、当該成膜室で成膜した酸化物膜１０４に含まれる不純物の濃度を低減できる。
次に、これらを形成した基板１０１を適切な雰囲気、例えば、圧力を１０Ｐａ乃至１気圧
とし、酸素雰囲気、窒素雰囲気、酸素と窒素の混合雰囲気のいずれかとする条件において
、４００℃乃至７００℃で１０分乃至２４時間の加熱をおこなう。すると、図１（Ｂ）に
示すように、酸化物膜１０４が変質し、表面付近に亜鉛の濃度の高い半導体性酸化物層１
０４ａが形成され、その他の部分が亜鉛の濃度の低い絶縁性酸化物層１０４ｂとなる。
なお、加熱時間が長いほど、かつ、加熱温度が高いほど、さらには、加熱時の圧力が低い
ほど、亜鉛が蒸発しやすく、半導体性酸化物層１０４ａが薄くなる傾向がある。
半導体性酸化物層１０４ａの厚さは３ｎｍ乃至１５ｎｍとすることが好ましい。半導体性
酸化物層１０４ａの厚さは上述のとおり、加熱時間、加熱温度、加熱時の圧力によって制
御でき、また、酸化物膜１０４の組成および厚さによっても制御できる。酸化物膜１０４
の組成は、ターゲットの組成に加えて、成膜時の基板温度によっても制御できるので、こ
れらを適切に設定すればよい。
得られた半導体性酸化物層１０４ａは結晶性を有し、Ｘ線回折法による結晶構造の分析に
おいて、ｃ面の回折強度に対する、ａ面、あるいはｂ面の回折強度の比率が０以上０．３
以下であるというｃ軸配向性を示す。本実施の形態では、半導体性酸化物層１０４ａは亜
鉛を主たる金属成分とする酸化物である。
一方、絶縁性酸化物層１０４ｂにおけるガリウムの比率、Ｇａ／（Ｇａ＋Ｚｎ）は０．７
以上、好ましくは、０．８以上となるようにするとよい。なお、絶縁性酸化物層１０４ｂ
におけるガリウムの比率は表面に近い部分、例えば、半導体性酸化物層１０４ａに接する
部分が最も低く、基板に向かって高くなる。逆に、亜鉛の比率は、表面に近い部分が最も
高く、基板に向かって低くなる。
なお、この熱処理においては、リチウム、ナトリウム、カリウム等のアルカリ金属も半導
体性酸化物層１０４ａの表面付近に偏析し、さらには蒸発するため、半導体性酸化物層１
０４ａにおいても絶縁性酸化物層１０４ｂにおいてもその濃度が十分に低くなる。これら
は、トランジスタにおいては好ましくない元素であるので、トランジスタを構成する材料
には可能な限り含まれないようにすることが好ましい。これらのアルカリ金属は亜鉛以上
に蒸発しやすいので、加熱処理工程は、これらを除去する上でも有効である。
このような処理により、例えば、半導体性酸化物層１０４ａや絶縁性酸化物層１０４ｂに
おけるナトリウムの濃度は、５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−
３以下、さらに好ましくは１×１０１５ｃｍ−３以下とするとよい。同じく、リチウムの
濃度は５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、カリウムの濃
度は５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とするとよい。
このようにして、得られる絶縁性酸化物層１０４ｂもトランジスタのゲート絶縁物として
機能する。すなわち、トランジスタのゲート絶縁物の厚さは、第１のゲート絶縁物１０３
の厚さと絶縁性酸化物層１０４ｂの厚さの和である。したがって、第１のゲート絶縁物１
０３の厚さは、絶縁性酸化物層１０４ｂを考慮して決定する必要がある。
絶縁性酸化物層１０４ｂの厚さは、酸化物膜１０４の厚さのみならず、酸化物膜１０４に
含まれる亜鉛の比率にも依存する。一般に、亜鉛の比率が高いほど、絶縁性酸化物層１０
４ｂは薄くなる。したがって、上述のとおり、第１のゲート絶縁物１０３の厚さは、酸化
物膜１０４の組成と厚さに応じて決定される必要がある。
例えば、一般的な液晶表示装置、あるいはエレクトロルミネッセンス表示装置に用いられ
るトランジスタの場合、ゲート絶縁物の厚さは５０ｎｍ乃至１μｍである。例えば、酸化
物膜１０４の厚さを２００ｎｍ、酸化物膜１０４中のガリウムの比率、Ｇａ／（Ｇａ＋Ｚ
ｎ）を０．５とした場合、得られる絶縁性酸化物層１０４ｂの厚さは、１００ｎｍ乃至１
５０ｎｍである。なお、絶縁性酸化物層１０４ｂは、ガリウムを主たる金属元素とするた
め、その比誘電率は、酸化珪素の約２．５倍である。
もし、第１のゲート絶縁物１０３を酸化珪素で形成し、全体のゲート絶縁物（第１のゲー
ト絶縁物１０３と絶縁性酸化物層１０４ｂ）の厚さを酸化珪素換算で２００ｎｍとするの
であれば、第１のゲート絶縁物１０３の厚さは、１４０ｎｍ乃至１６０ｎｍとすればよい
。
なお、最適なゲート絶縁物の厚さは、ゲート電極に印加される電圧等によって適宜設定さ
れるものである。一般に、印加される電圧が低ければ、ゲート絶縁物は薄く設定され、印
加される電圧が高ければ、ゲート絶縁物は厚く設定される。
本実施の形態では、絶縁性酸化物層１０４ｂはガリウムを主たる金属元素とするものであ
り、化学式ではＧａｘＺｎ１−ｘＯｙ（ただしＸ≧０．７）と表現されるが、ここで、ｘ
／２＋１＜ｙ＜ｘ／２＋１．５となるように、すなわち、酸素が化学量論比よりも過剰と
なることが好ましい。
なお、酸化物膜１０４中に、イットリウムなどの３族元素、ハフニウムなどの４族元素、
アルミニウムなどの１３族元素などの不純物元素を含ませることで、後に得られる絶縁性
酸化物層１０４ｂのエネルギーギャップを拡大させて絶縁性を高めても良い。これらの不
純物を含まない酸化ガリウムのエネルギーギャップは４．９ｅＶであるが、上述の不純物
を、例えば０を超えて２０原子％以下程度含ませることで、そのエネルギーギャップを６
ｅＶ程度まで拡大することができる。
その後、図１（Ｃ）に示すように、半導体性酸化物膜１０５を形成する。本実施の形態で
は、半導体性酸化物として、Ｉｎ−Ｇａ−Ｚｎ系酸化物を採用する。すなわち、Ｉｎ−Ｇ
ａ−Ｚｎ系酸化物をターゲットとしてスパッタリング法により形成する。酸化物ターゲッ
トの充填率は、９０％以上１００％以下、好ましくは９５％以上９９％以下とする。充填
率の高い酸化物ターゲットを用いることにより、得られる半導体性酸化物膜を緻密な膜と
することができる。
ターゲットの組成比は、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［モル比］とすることが
できる。なお、ターゲットの材料および組成をこれに限定する必要はない。例えば、Ｉｎ
：Ｇａ：Ｚｎ＝１：１：０．５［モル比］、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３［モル比］、
Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［モル比］の組成比の酸化物ターゲットを用いることもで
きる。
なお、後述するように、得られる半導体性酸化物膜の組成に関しては、金属成分における
ガリウムの比率（モル比）が０．２以上であるものが好ましい。例えば、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：１：１である場合は、ガリウムの比率は０．３３であり、Ｉｎ：Ｇａ：Ｚｎ＝１
：１：０．５の場合は、０．４である。
半導体性酸化物膜１０５は、水素や水などが混入しにくい方法で作製するのが望ましい。
成膜時の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希
ガスと酸素の混合雰囲気下などとすればよい。また、半導体性酸化物膜１０５への水素、
水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純
物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。
また、半導体性酸化物膜１０５の厚さは、３ｎｍ以上３０ｎｍ以下とするのが望ましい。
半導体性酸化物膜を厚くしすぎると（例えば、膜厚を５０ｎｍ以上）、トランジスタがノ
ーマリーオンとなってしまうおそれがあるためである。
成膜時の基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とす
ることによっても、上記の不純物の混入を防止できる。加えて、排気手段として、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、あ
るいは、ターボ分子ポンプにコールドトラップを加えたものを用いるとよい。
以上のような排気手段を用いて排気した成膜室は、水素分子や、水（Ｈ２Ｏ）などの水素
原子を含む化合物などが炭素原子を含む化合物とともに除去されているため、当該成膜室
で成膜した半導体性酸化物膜１０５に含まれる不純物の濃度を低減できる。
また、リチウム、ナトリウム、カリウム等のアルカリ金属あるいはアルカリ土類金属も半
導体性酸化物をトランジスタに用いる場合においては好ましくない元素であるので、トラ
ンジスタを構成する材料には可能な限り含まれないようにすることが好ましい。
特にアルカリ金属のうち、ナトリウムは半導体性酸化物に接する絶縁性酸化物中に拡散し
、ナトリウムイオンとなる。あるいは半導体性酸化物内において、金属元素と酸素の結合
を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノ
ーマリーオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。また、特性
のばらつきの原因ともなる。
このような問題は、特に半導体性酸化物中の水素の濃度が十分に低い場合において顕著と
なる。したがって、半導体性酸化物中の水素の濃度が５×１０１９ｃｍ−３以下、特に５
×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を十分に低くすることが強
く求められる。
例えば、半導体性酸化物膜１０５におけるナトリウムの濃度は、５×１０１６ｃｍ−３以
下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下
とするとよい。同じく、リチウムの濃度は５×１０１５ｃｍ−３以下、好ましくは１×１
０１５ｃｍ−３以下、カリウムの濃度は５×１０１５ｃｍ−３以下、好ましくは１×１０
１５ｃｍ−３以下とするとよい。
その後、半導体性酸化物膜１０５に対して、熱処理（第１の熱処理）をおこなう。この第
１の熱処理によって、半導体性酸化物層１０４ａの結晶を核として、半導体性酸化物膜１
０５が結晶成長し、図１（Ｄ）に示すようにｃ軸配向した半導体性酸化物膜１０５ａとな
る。
同時に、半導体性酸化物膜１０５中の、過剰な水素（水や水酸基を含む）を除去し、半導
体性酸化物膜１０５の構造を整え、エネルギーギャップ中の欠陥準位を低減することもで
きる。
さらに、この第１の熱処理によって、第１のゲート絶縁物１０３や絶縁性酸化物層１０４
ｂ中の過剰な水素（水や水酸基を含む）を除去することも可能である。第１の熱処理の温
度は、２５０℃以上６５０℃以下とする。
なお、第１の熱処理の結果、半導体性酸化物層１０４ａと半導体性酸化物膜１０５とは一
体となり半導体性酸化物膜１０５ａとなるため、その界面は判然としない。
第１の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下でおこなうことができる。この間、半導体性酸化物膜１０５は大気に触れさせず、水
や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。
ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カー
ボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（
電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを
用いて熱処理をおこなう装置である。ガスとしては、アルゴンなどの希ガス、または窒素
のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理をおこなっても
よい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐
熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、
酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理をおこなう
ことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるた
めである。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
第１の熱処理は、以上のように半導体性酸化物膜１０５を形成した直後に限らず、半導体
性酸化物膜１０５を形成した後のどのタイミングにおいておこなうことも可能である。ま
た、同様な熱処理は、一回に限らず複数回おこなっても良い。
そして、図１（Ｅ）に示すように、半導体性酸化物膜１０５ａと絶縁性酸化物層１０４ｂ
をエッチングすることで、目的とする形状（例えば、島状）を有する半導体性酸化物膜１
０５ｂを得る。エッチングには、ドライエッチング法あるいはウェットエッチング法を用
いればよい。なお、ここでのエッチングに際しては、第１のゲート絶縁物１０３をエッチ
ングストッパーとして用いてもよい。
その後、Ｎ型の導電性を示す半導体性酸化物膜と金属等の導電膜を堆積する。これらの成
膜にはスパッタリング法を用いればよい。Ｎ型の半導体性酸化物膜としては、酸化インジ
ウム、酸化インジウム錫、酸化亜鉛、酸化亜鉛アルミニウム等を用いればよい。なお、Ｎ
型の半導体性酸化物膜は、ソース電極やドレイン電極と半導体性酸化物膜１０５ｂとの接
触抵抗を低減する目的で設けるが、ソース電極やドレイン電極に用いる金属の種類によっ
ては設けなくてもよい。
導電膜としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、
タングステン等から選ばれた元素を含む金属膜、または上述した元素を主たる金属成分と
する金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いる
ことができる。
また、Ａｌ、Ｃｕなどの金属膜の下又は上の一方または双方にチタン、モリブデン、タン
グステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデ
ン膜、窒化タングステン膜）を積層させた構成としても良い。
そして、これらを目的とする形状に加工し、Ｎ型半導体性酸化物膜１０６ａおよび１０６
ｂと、ソース電極１０７ａとドレイン電極１０７ｂを形成する。以上でトランジスタの基
本的な構造が完成する。なお、導電膜のエッチングの際に、半導体性酸化物膜１０５ｂの
一部もエッチングされ、半導体性酸化物膜１０５ｂに溝部（凹部）が形成されることもあ
る。
また、酸素、オゾンなどの酸化性のガスを用いたプラズマ処理をおこない、露出している
半導体性酸化物膜１０５ｂの表面に付着した吸着水などを除去してもよい。なお、このプ
ラズマ処理の際には、ガス中の窒素やアルゴンの濃度は５０％未満とすることが好ましい
。
さらに、スパッタ法あるいはＣＶＤ法等で第１の絶縁物１０８を形成する。なお、上記の
プラズマ処理をおこなった場合、当該プラズマ処理後に、基板１０１を大気雰囲気に取り
出さずに、連続して第１の絶縁物１０８の成膜をおこなうと、半導体性酸化物膜１０５ｂ
の表面に大気成分（特に水）が吸着されないので望ましい。
第１の絶縁物１０８は、代表的には酸化珪素、酸化窒化珪素、酸化アルミニウム、または
酸化窒化アルミニウムなどの無機絶縁物を用いて形成することができる。特に、後述する
理由から酸化物であることが好ましく、化学量論比以上の酸素を含有していることが好ま
しい。
第１の絶縁物１０８の形成後、第２の熱処理をおこなうのが望ましい。第２の熱処理の温
度は、１５０℃以上６００℃以下、好ましくは２５０℃以上４５０℃以下とする。
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下でおこなえばよい。また、熱処理装置に導入する窒素、酸素、または希ガ
スの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
第２の熱処理においては、半導体性酸化物膜１０５ｂと第１の絶縁物１０８とが接した状
態で加熱される。したがって、第１の熱処理によって減少してしまう可能性のある半導体
性酸化物膜１０５ｂの酸素を、第１の絶縁物１０８より供給することができる。これによ
って、半導体性酸化物膜１０５ｂの電荷捕獲中心を低減することができる。
第１の熱処理と第２の熱処理を適用することで、半導体性酸化物膜１０５ｂを、その主成
分以外の不純物が極力含まれないように高純度化することができる。高純度化された半導
体性酸化物膜１０５ｂにはドナーに由来するキャリアが極めて少なくなる。キャリア濃度
は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは
１×１０１１／ｃｍ３未満とすることができる。
次に、表面が平坦な第２の絶縁物１０９を形成する。第２の絶縁物１０９は各種有機材料
を用いて形成すればよい。そして、第１の絶縁物１０８と第２の絶縁物１０９を選択的に
エッチングして、ドレイン電極１０７ｂに達するコンタクトホールを形成する。このコン
タクトホールを介して、ドレイン電極１０７ｂと接触する表示用電極１１０を形成する（
図１（Ｆ））。
表示用電極１１０には、透光性のものや反射性のものを用いることができる。前者として
は、Ｉｎ−Ｓｎ系酸化物やＺｎ−Ａｌ系酸化物等のバンドギャップが３電子ボルト以上の
導電性酸化物を用いることができる。また、金属ナノワイヤ−や厚さ３ｎｍ以下の炭素膜
（グラフェン等）を用いることもできる。後者としては、各種金属材料（アルミニウム、
銀等）の膜を用いることができる。反射性の表示用電極においては白色を表示するには、
その表面に不規則な凹凸を設けるとよい。
図６には上記の作製工程を上方より見た様子を示す。図６の点Ａと点Ｂを結ぶ点線の断面
が図１に相当する。図６（Ａ）は、図１（Ａ）に示される状態に相当するものであるが、
ここでは、第１のゲート絶縁物１０３や酸化物膜１０４等は表示していない。図６（Ｂ）
は図１（Ｅ）に示される状態に相当する。また、図６（Ｃ）は図１（Ｅ）で示される工程
と、図１（Ｆ）で示される工程の中間の状態を示す。すなわち、図１（Ｅ）の工程の後、
Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂと、ソース電極１０７ａとドレイン電極１
０７ｂを形成した直後の様子を示す。
本実施の形態では、ガリウムを主たる金属元素とする絶縁性酸化物層１０４ｂを用いるが
、このような材料を、特に金属元素に占めるガリウムの比率が０．２以上の半導体性酸化
物と接触させるような構造とすると、半導体性酸化物膜との界面における電荷捕獲を十分
に抑制することができる。このことにより、信頼性の高い半導体装置を提供することがで
きる。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態２）
本実施の形態では実施の形態１で示したトランジスタとは異なる構造のトランジスタを有
する表示装置を作製する例を示す。図２（Ａ）乃至（Ｆ）に本実施の形態の表示装置の作
製工程断面を示す。本実施の形態に示すトランジスタは、半導体として半導体性酸化物を
用いるものであり、ボトムゲート型である。また、ソース電極とドレイン電極はともに半
導体層の下面にコンタクトするボトムコンタクト型である。
以下、作製工程の概略を説明する。ただし、実施の形態１と同じ符号で示される構造物に
関しては、用いる材料や使用する手段、条件等は、特に断らない限りは、実施の形態１で
示したものを用いればよい。図２（Ａ）に示すように、絶縁表面を有する基板１０１上に
、ゲート電極１０２、第１のゲート絶縁物１０３および酸化物膜１０４を形成する。
第１のゲート絶縁物１０３の厚さは、実施の形態１で説明したことと同じ理由から酸化物
膜１０４の組成と厚さに応じて決定される必要がある。第１のゲート絶縁物１０３は設け
なくともよい。酸化物膜１０４は、本実施の形態ではガリウムと亜鉛の酸化物で、その比
率、Ｇａ／（Ｇａ＋Ｚｎ）は、０．２以上０．８未満、好ましくは０．３以上０．７未満
とするとよい。
次に、これらを形成した基板１０１を適切な雰囲気、例えば、圧力を１０Ｐａ乃至１気圧
とし、酸素雰囲気、窒素雰囲気、酸素と窒素の混合雰囲気のいずれかとする条件において
、４００℃乃至７００℃で１０分乃至２４時間の加熱をおこなう。すると、図２（Ｂ）に
示すように、酸化物膜１０４が変質し、表面付近に亜鉛の濃度が高く、結晶性の半導体性
酸化物層１０４ａが形成され、その他の部分が亜鉛の濃度の低い絶縁性酸化物層１０４ｂ
となる。絶縁性酸化物層１０４ｂにおけるガリウムの比率、Ｇａ／（Ｇａ＋Ｚｎ）は０．
７以上、好ましくは、０．８以上となるようにするとよい。
その後、金属等の導電膜を堆積し、これを目的とする形状に加工し、図２（Ｃ）に示すよ
うに、ソース電極１０７ａとドレイン電極１０７ｂを形成する。これらの上に半導体性酸
化物膜を形成し、半導体性酸化物膜と絶縁性酸化物層１０４ｂをエッチングすることで、
図２（Ｄ）に示すように、目的とする形状（例えば、島状）を有する半導体性酸化物膜１
０５ｂを得る。エッチングには、ドライエッチング法あるいはウェットエッチング法を用
いればよい。
さらに、実施の形態１で示した第１の熱処理をおこない、特に、半導体性酸化物層１０４
ａに接する部分の半導体性酸化物膜１０５ｂを結晶化せしめ、半導体性酸化物膜１０５ａ
を得る（図２（Ｅ）参照）。
さらに、第１の絶縁物１０８を形成する。第１の絶縁物１０８の形成後、第２の熱処理を
おこなってもよい。次に、表面が平坦な第２の絶縁物１０９を形成する。そして、第１の
絶縁物１０８と第２の絶縁物１０９を選択的にエッチングして、ドレイン電極１０７ｂに
達するコンタクトホールを形成する。このコンタクトホールを介して、ドレイン電極１０
７ｂと接触する表示用電極１１０を形成する（図２（Ｆ））。
本実施の形態で示すトランジスタが、実施の形態１で示すものと異なる点は、半導体性酸
化物膜１０５とソース電極１０７ａとドレイン電極１０７ｂとの上下関係のみである。し
たがって、上方から見たトランジスタの構造は、図６（Ｃ）で示されるものとほとんど同
じである。
本実施の形態でも、ガリウムを主たる金属元素とする絶縁性酸化物層１０４ｂを用いるが
、このような材料を、特に金属元素に占めるガリウムの比率が０．２以上の半導体性酸化
物と接触させるような構造とすると、半導体性酸化物膜との界面における電荷捕獲を十分
に抑制することができる。このことにより、信頼性の高い半導体装置を提供することがで
きる。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態３）
本実施の形態では上記の実施の形態で示したトランジスタとは異なる構造のトランジスタ
を有する表示装置を作製する例を示す。図３（Ａ）乃至（Ｆ）に本実施の形態の表示装置
の作製工程断面を示す。本実施の形態に示すトランジスタは、半導体として半導体性酸化
物を用いるものであり、ゲートが半導体層の上に形成されるトップゲート型である。また
、ソース電極とドレイン電極はともに半導体層の上面にコンタクトするトップコンタクト
型である。
以下、作製工程の概略を説明する。ただし、実施の形態１と同じ符号で示される構造物に
関しては、用いる材料や使用する手段、条件等は、特に断らない限りは、実施の形態１で
示したものを用いればよい。図３（Ａ）に示すように、基板１０１上に、酸化物膜１１１
を形成する。なお、酸化物膜１１１はその後の熱処理等の工程により絶縁性の酸化物とな
るので基板１０１の表面は導電性を呈するものであっても構わない。
また、基板にトランジスタにとって好ましくない不純物が含まれている場合には、それら
をブロッキングする機能を有する絶縁性の材料（例えば、窒化アルミニウム、酸化アルミ
ニウム、窒化珪素等）の膜を基板１０１と酸化物膜１１１の間に設けることが望ましい。
なお、酸化物膜１１１の種類によっては、その後の熱処理で同様な機能を持たせることも
できる。
酸化物膜１１１は本実施の形態ではガリウムと亜鉛の酸化物で、その比率、Ｇａ／（Ｇａ
＋Ｚｎ）は、０．２以上０．８未満、好ましくは０．３以上０．７未満とするとよい。酸
化物膜１１１はＤＣスパッタリング法あるいはパルスＤＣスパッタリング法で形成すると
よい。酸化物膜１１１は実施の形態１の酸化物膜１０４と同様に作製できる。
次に、基板１０１を適切な雰囲気、例えば、圧力を１０Ｐａ乃至１気圧とし、酸素雰囲気
、窒素雰囲気、酸素と窒素の混合雰囲気のいずれかとする条件において、４００℃乃至７
００℃で１０分乃至２４時間の加熱をおこなう。すると、図３（Ｂ）に示すように、酸化
物膜１１１が変質し、表面付近に亜鉛の濃度が高く、結晶性の半導体性酸化物層１１１ａ
が形成され、その他の部分が亜鉛の濃度の低い絶縁性酸化物層１１１ｂとなる。絶縁性酸
化物層１１１ｂにおけるガリウムの比率、Ｇａ／（Ｇａ＋Ｚｎ）は０．７以上、好ましく
は、０．８以上となるようにするとよい。
本実施の形態では、絶縁性酸化物層１１１ｂはガリウムを主たる金属元素とするものであ
り、化学式ではＧａｘＺｎ１−ｘＯｙ（ただしＸ≧０．７）と表現されるが、ここで、ｘ
／２＋１＜ｙ＜ｘ／２＋１．５となるように、すなわち、酸素が化学量論比よりも過剰と
なることが好ましい。
また、本実施の形態では、絶縁性酸化物層１１１ｂはガリウムを主たる金属元素とする酸
化物であるため、水素やアルカリ金属をブロッキングする機能を有する。
その後、図３（Ｃ）に示すように、半導体性酸化物層１１１ａの上に半導体性酸化物膜１
０５を形成する。半導体性酸化物膜１０５の作製条件等については、実施の形態１を参照
すればよい。さらに、実施の形態１で示した第１の熱処理をおこなうことで、半導体性酸
化物膜１０５を結晶化させ、半導体性酸化物膜１０５ａを得る（図３（Ｄ）参照）。
そして、半導体性酸化物膜１０５をエッチングすることで、目的とする形状（例えば、島
状）を有する半導体性酸化物膜１０５ｂを得る。エッチングには、ドライエッチング法あ
るいはウェットエッチング法を用いればよい。なお、ここでのエッチングに際しては、絶
縁性酸化物層１１１ｂをエッチングストッパーとして用いるとよい。その後、実施の形態
１で示したようなプラズマ処理をおこなってもよい。
その後、Ｎ型の導電性を示す半導体性酸化物膜と金属等の導電膜を堆積し、これを目的と
する形状に加工し、Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂと、ソース電極１０７
ａとドレイン電極１０７ｂを形成する（図３（Ｅ）参照）。なお、Ｎ型半導体性酸化物膜
１０６ａおよび１０６ｂは設けなくてもよい。
さらに、ゲート絶縁物１１２を堆積する。ゲート絶縁物１１２の作製方法は、実施の形態
１の第１のゲート絶縁物１０３の作製方法を参照すればよい。また、その厚さは、作製す
るトランジスタが必要とするものとすればよい。
ゲート絶縁物１１２上にはゲート電極１１３を形成する。ゲート電極１１３は、モリブデ
ン、チタン、クロム、タンタル、タングステン、アルミニウム、銅等の金属元素またはこ
れらを主たる金属元素とする合金材料を用いて、単層または積層して形成することができ
る。ゲート電極１１３に用いる材料の仕事関数により、得られるトランジスタのしきい値
等が変化するので、それに応じた選択をする必要がある。以上でトランジスタの基本的な
構造が完成する。
さらに、スパッタ法あるいはＣＶＤ法等で第１の絶縁物１０８を形成する。第１の絶縁物
１０８の形成後、第２の熱処理をおこなってもよい。次に、表面が平坦な第２の絶縁物１
０９を形成する。そして、第１の絶縁物１０８と第２の絶縁物１０９を選択的にエッチン
グして、ドレイン電極１０７ｂに達するコンタクトホールを形成する。このコンタクトホ
ールを介して、ドレイン電極１０７ｂと接触する表示用電極１１０を形成する（図３（Ｆ
）参照）。
本実施の形態で示すトランジスタが、実施の形態１で示すものと大きく異なる点は、半導
体性酸化物膜１０５とゲート電極１１３との上下関係である。しかしながら、図１（Ｆ）
におけるゲート電極１０２の基板面内での位置と、図３（Ｆ）におけるゲート電極１１３
のそれとはほとんど同じである。したがって、上方から見たトランジスタの構造は、図６
（Ｃ）で示されるものとほとんど同じである。
本実施の形態でも、ガリウムを主たる金属元素とする絶縁性酸化物層１１１ｂを用いるが
、このような材料を、特に金属元素に占めるガリウムの比率が０．２以上の半導体性酸化
物膜と接触させるような構造とすると、半導体性酸化物膜との界面における電荷捕獲を十
分に抑制することができる。このことにより、信頼性の高い半導体装置を提供することが
できる。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態４）
本実施の形態では実施の形態３で示したトランジスタと同様にトップゲート型であるが、
ソース電極とドレイン電極はともに半導体層の下面にコンタクトするボトムコンタクト型
のトランジスタを有する表示装置を作製する例を示す。図４（Ａ）乃至（Ｆ）に本実施の
形態の表示装置の作製工程断面を示す。
以下、作製工程の概略を説明する。ただし、実施の形態１あるいは３と同じ符号で示され
る構造物に関しては、特に断らない限りは、それらの実施の形態で示したものを用いれば
よい。図４（Ａ）に示すように、基板１０１上に、酸化物膜１１１を形成する。実施の形
態３と同様に、基板１０１の表面は導電性を呈するものであっても構わない。
酸化物膜１１１は本実施の形態ではガリウムと亜鉛の酸化物で、その比率、Ｇａ／（Ｇａ
＋Ｚｎ）は、０．２以上０．８未満、好ましくは０．３以上０．７未満とするとよい。酸
化物膜１１１の厚さは１００ｎｍ乃至１０００ｎｍとするとよい。
次に、基板１０１を適切な雰囲気、例えば、圧力を１０Ｐａ乃至１気圧とし、酸素雰囲気
、窒素雰囲気、酸素と窒素の混合雰囲気のいずれかとする条件において、４００℃乃至７
００℃で１０分乃至２４時間の加熱をおこなう。すると、図４（Ｂ）に示すように、酸化
物膜１１１が変質し、表面付近に亜鉛の濃度が高く、結晶性の半導体性酸化物層１１１ａ
が形成され、その他の部分が亜鉛の濃度の低い絶縁性酸化物層１１１ｂとなる。絶縁性酸
化物層１１１ｂにおけるガリウムの比率、Ｇａ／（Ｇａ＋Ｚｎ）は０．７以上、好ましく
は、０．８以上となるようにするとよい。
その後、金属等の導電膜を堆積し、これを目的とする形状に加工し、ソース電極１０７ａ
とドレイン電極１０７ｂを形成する。その後、ソース電極１０７ａとドレイン電極１０７
ｂの上に半導体性酸化物膜を形成し、これをエッチングすることで、目的とする形状（例
えば、島状）を有する半導体性酸化物膜１０５ｂを得る（図４（Ｃ）参照）。
さらに、実施の形態１で示した第１の熱処理をおこない、特に、半導体性酸化物層１０４
ａに接する部分の半導体性酸化物膜１０５ｂを結晶化せしめ、半導体性酸化物膜１０５ａ
を得る（図４（Ｄ）参照）。さらに、図４（Ｅ）に示すように、ゲート絶縁物１１２を堆
積し、ゲート絶縁物１１２上にはゲート電極１１３を形成する。
さらに、スパッタ法あるいはＣＶＤ法等で第１の絶縁物１０８を形成し、その上に表面の
平坦な第２の絶縁物１０９を形成する。そして、第１の絶縁物１０８と第２の絶縁物１０
９を選択的にエッチングして、ドレイン電極１０７ｂに達するコンタクトホールを形成す
る。このコンタクトホールを介して、ドレイン電極１０７ｂと接触する表示用電極１１０
を形成する（図４（Ｆ）参照）。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態５）
本実施の形態では、上記の実施の形態で示したトランジスタとは異なるトランジスタを有
する表示装置の例を示す。図５（Ａ）に示すトランジスタは、半導体層の上下に２つのゲ
ート電極を有するデュアルゲート構造のトランジスタの一つである。
トランジスタは、絶縁表面を有する基板１０１上に、第１のゲート電極１０２、第１のゲ
ート絶縁物１０３、ガリウムを主たる金属元素とする絶縁性酸化物層１０４ｂ、半導体性
酸化物膜１０５ｂ、Ｎ型半導体性酸化物膜１０６ａおよび１０６ｂ、ソース電極１０７ａ
、ドレイン電極１０７ｂ、第２のゲート絶縁物１１２、第２のゲート電極１１３を有する
。さらに、本実施の形態で示す表示装置は、平坦な表面を有する絶縁物１０９と、絶縁物
１０９と第２のゲート絶縁物１１２を貫いて、ドレイン電極１０７ｂに達するコンタクト
ホールを介して、ドレイン電極１０７ｂに接続する表示用電極１１０を有する。
上記において、第２のゲート絶縁物１１２、第２のゲート電極１１３の材料、作製方法等
は実施の形態３あるいは４のゲート絶縁物１１２、ゲート電極１１３のものを参照すれば
よい。その他の構成物は、実施の形態１に記載された内容を参照すればよい。
半導体性酸化物層をトランジスタの半導体層に用いた場合、半導体装置の製造工程によっ
ては、トランジスタのしきい値電圧がマイナス側、或いはプラス側にシフトすることがあ
る。そのため、上述のトランジスタのように、第２のゲート絶縁物１１２上に第２のゲー
ト電極１１３を設けてデュアルゲート型の構造とし、しきい値電圧の制御をおこなうこと
のできる構成が好適であり、第１のゲート電極１０２または第２のゲート電極１１３の電
位を制御することにより適切な値のしきい値電圧に制御することができる。
また、第１のゲート電極１０２及び第２のゲート電極１１３は、外部からの光の照射を遮
断し、半導体性酸化物膜１０５ｂに光が照射されることによるトランジスタの電気特性変
動を抑制することができる。
本実施の形態では、トランジスタを用いた表示装置の作製工程を示したが、本実施で開示
された方法は表示装置に限らず他の形態の電子機器（例えば、集積回路）でも実施できる
ことは明らかである。
（実施の形態６）
本実施の形態では、実施の形態５で示したデュアルゲート構造のトランジスタとは異なる
デュアルゲート構造を有するトランジスタを有する表示装置の例を図５（Ｂ）に示す。こ
の表示装置は、絶縁表面を有する基板１０１上に、第１のゲート電極１０２、第１のゲー
ト絶縁物１０３、ガリウムを主たる金属元素とする絶縁性酸化物層１０４ｂ、ソース電極
１０７ａ、ドレイン電極１０７ｂ、半導体性酸化物膜１０５ｂ、第２のゲート絶縁物１１
２、第２のゲート電極１１３を有する。
さらに、本実施の形態で示す表示装置は、平坦な表面を有する絶縁物１０９と、絶縁物１
０９と第２のゲート絶縁物１１２を貫いて、ドレイン電極１０７ｂに達するコンタクトホ
ールを介して、ドレイン電極１０７ｂに接続する表示用電極１１０を有する。
上記において、第２のゲート絶縁物１１２、第２のゲート電極１１３の材料、作製方法等
は実施の形態３あるいは４のゲート絶縁物１１２、ゲート電極１１３のものを参照すれば
よい。その他の構成物は、実施の形態１あるいは２に記載された内容を参照すればよい。
図５（Ｂ）に示す表示装置において、図５（Ａ）との差異は半導体性酸化物膜１０５ｂと
ソース電極１０７ａおよびドレイン電極１０７ｂとの上下関係である。
（実施の形態７）
実施の形態１乃至６に開示する表示装置は、さまざまな電子機器（遊技機も含む）に適用
することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレ
ビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビ
デオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置
ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲー
ム機などが挙げられる。
また、実施の形態１乃至６に開示された構造を有するトランジスタは表示装置以外にも用
いることができ、例えば、各種集積回路（メモリ装置を含む）およびそれらを組み込んだ
電子機器、電化製品などで使用できる。
１０１ 基板
１０２ ゲート電極
１０３ 第１のゲート絶縁物
１０４ 酸化物膜
１０４ａ 半導体性酸化物層
１０４ｂ 絶縁性酸化物層
１０５ 半導体性酸化物膜
１０５ａ 半導体性酸化物膜
１０５ｂ 半導体性酸化物膜
１０６ａ Ｎ型半導体性酸化物膜
１０６ｂ Ｎ型半導体性酸化物膜
１０７ａ ソース電極
１０７ｂ ドレイン電極
１０８ 絶縁物
１０９ 絶縁物
１１０ 表示用電極
１１１ 酸化物膜
１１１ａ 半導体性酸化物層
１１１ｂ 絶縁性酸化物層
１１２ ゲート絶縁物
１１３ ゲート電極

Claims (3)

  1. 亜鉛とガリウムとを含む酸化物層であって、
    前記亜鉛の濃度は、表面側の領域の方が裏面側の領域より高く、
    前記ガリウムの濃度は、表面側の領域の方が裏面側の領域より低く、
    前記表面側の領域において、ｃ軸に配向した結晶を有することを特徴とする酸化物層。
  2. 基板と、
    前記基板上の酸化物層と、
    前記酸化物層上に接して設けられた半導体層と、有し、
    前記酸化物層は、少なくとも亜鉛とガリウムとを有し、
    前記酸化物層における亜鉛の濃度は、前記基板側の領域よりも前記半導体層側の領域の方が高く、
    前記酸化物層におけるガリウムの濃度は、前記基板側の領域よりも前記半導体層側の領域の方が低く、
    前記酸化物層は、前記半導体層側の領域において、ｃ軸に配向した結晶を有し、
    前記半導体層は、金属と酸素を有することを特徴とする半導体装置。
  3. 請求項２において、
    ゲート電極と、ゲート絶縁膜と、を有し、
    前記ゲート電極は、前記ゲート絶縁膜を介して、前記酸化物層及び前記半導体層と重なる領域を有することを特徴とする半導体装置。
JP2016128271A 2010-08-25 2016-06-29 酸化物層及び半導体装置 Active JP6297097B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010187878 2010-08-25
JP2010187878 2010-08-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011183199A Division JP5964024B2 (ja) 2010-08-25 2011-08-25 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016192567A JP2016192567A (ja) 2016-11-10
JP6297097B2 true JP6297097B2 (ja) 2018-03-20

Family

ID=44532677

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011183199A Active JP5964024B2 (ja) 2010-08-25 2011-08-25 半導体装置の作製方法
JP2016128271A Active JP6297097B2 (ja) 2010-08-25 2016-06-29 酸化物層及び半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011183199A Active JP5964024B2 (ja) 2010-08-25 2011-08-25 半導体装置の作製方法

Country Status (5)

Country Link
US (3) US8685787B2 (ja)
EP (1) EP2423954B1 (ja)
JP (2) JP5964024B2 (ja)
KR (3) KR101943549B1 (ja)
TW (3) TWI524385B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
EP2504855A4 (en) * 2009-11-28 2016-07-20 Semiconductor Energy Lab STACKED OXIDE MATERIAL, SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING SEMICONDUCTOR ELEMENT
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8963147B2 (en) * 2010-09-28 2015-02-24 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
TWI799011B (zh) 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9406810B2 (en) * 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9812581B2 (en) * 2013-03-07 2017-11-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
JP6224338B2 (ja) * 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US20150263140A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10797113B2 (en) * 2016-01-25 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with layered electrode structures
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
US20210343876A1 (en) * 2018-08-01 2021-11-04 Idemitsu Kosan Co.,Ltd. Crystal structure compound, oxide sintered body, sputtering target, crystalline oxide thin film, amorphous oxide thin film, thin film transistor and electronic equipment

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5866471A (en) * 1995-12-26 1999-02-02 Kabushiki Kaisha Toshiba Method of forming semiconductor thin film and method of fabricating solar cell
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
CN102694087B (zh) 2006-04-25 2015-02-25 新加坡国立大学 电子器件及其制造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI496295B (zh) * 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP5289997B2 (ja) 2009-02-17 2013-09-11 テルモ株式会社 管の内腔部に配置される病変モデル
JP5322787B2 (ja) 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
WO2011013596A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR102426613B1 (ko) * 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target

Also Published As

Publication number Publication date
US20120052624A1 (en) 2012-03-01
KR20120035846A (ko) 2012-04-16
TWI677905B (zh) 2019-11-21
JP5964024B2 (ja) 2016-08-03
EP2423954B1 (en) 2016-04-27
TW201616554A (zh) 2016-05-01
TW201738940A (zh) 2017-11-01
KR102146224B1 (ko) 2020-08-19
US9245959B2 (en) 2016-01-26
EP2423954A1 (en) 2012-02-29
KR20190010704A (ko) 2019-01-30
US20160111281A1 (en) 2016-04-21
TWI587368B (zh) 2017-06-11
JP2016192567A (ja) 2016-11-10
US20140209900A1 (en) 2014-07-31
US8685787B2 (en) 2014-04-01
KR20200026857A (ko) 2020-03-11
US9779937B2 (en) 2017-10-03
TW201234420A (en) 2012-08-16
TWI524385B (zh) 2016-03-01
JP2012069935A (ja) 2012-04-05
KR101943549B1 (ko) 2019-01-29

Similar Documents

Publication Publication Date Title
JP6297097B2 (ja) 酸化物層及び半導体装置
JP6148311B2 (ja) 電子装置
US9917206B2 (en) Oxide semiconductor element and semiconductor device
TWI569331B (zh) 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法
JP5839554B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180220

R150 Certificate of patent or registration of utility model

Ref document number: 6297097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250