JP5839554B2 - 半導体装置 - Google Patents

Description

開示する本発明の技術分野は、酸化物半導体を用いた半導体装置に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。本明細書中に記載するトランジスタは半導体装置であり、該トランジスタを含む電気光学装置、半導体回路及び電子機器は、全て半導体装置に含まれる。

フラットパネルディスプレイに代表される液晶表示装置や発光表示装置の多くに用いられているトランジスタ（薄膜トランジスタなど）は、ガラス基板上で、アモルファスシリコンや多結晶シリコンなどのシリコン半導体によって構成されている。

そのシリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体と呼ぶことにする。

酸化物半導体としては、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などの一元系金属酸化物や、ホモロガス化合物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物があり、それらを用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が、既に特許文献１及び特許文献２で開示されている。

上記液晶表示装置や発光表示装置以外に、シリコンの半導体特性を用いる半導体デバイスとしては、大電力用途向けのパワーデバイスがある。パワーデバイスは、電気機器の電力制御に欠かせない半導体装置であり、例えば、電気機器のバッテリーの保護回路や、ハイブリッド自動車の電気モータを駆動させるためのインバータなどに用いられている。

代表的なパワーデバイスとしては、整流ダイオード、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）又は絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）などがあり、パワーデバイスには、優れた耐圧特性、及び高い出力電流が必要とされる。

例えば、耐圧特性に優れたショットキーバリアダイオードとして、シリコン半導体の１つである炭化珪素（ＳｉＣ）を用いる技術が知られている（特許文献３参照）。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０００−１３３８１９号公報

大電力用途向けのパワーデバイスには、優れた耐圧特性、及び高い出力電流の確保が必要であるが、実際にこれを製造するには非常に多くの問題が内在している。

例えば、優れた耐圧特性（ドレイン耐圧）を得るため方法としては、パワーデバイスの半導体層を厚くすればよいが、単に該半導体層を厚くするだけでは、出力電流を低下させる可能性がある。

そこで上記課題を鑑み、本発明の一態様は、特性の良好な半導体装置を提供することを課題とする。

電界効果トランジスタにおいて、耐圧特性（ドレイン耐圧）を高くするために、チャネル領域を形成する半導体層の厚さを厚くする場合、半導体層の厚さ方向における半導体層の抵抗によって、オン電流が低減する。

オン電流とは、電界効果トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流（ドレイン電流）をいう。例えば、ゲート電圧が電界効果トランジスタのしきい値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流（ドレイン電流）である。

本発明で開示する電界効果トランジスタは、ゲート電極を２つ設けるデュアルゲート型のトランジスタであり、さらに、チャネル領域を形成する半導体層の一部にキャリア密度の高い半導体層を形成するトランジスタである。デュアルゲート型のトランジスタとすることで、半導体層と、２つのゲート電極及び半導体層の間に設けられる絶縁層との界面近傍にチャネル領域を形成することでき、オン電流を向上させることができる。また、トランジスタの半導体層の一部にキャリア密度の高い半導体層を形成することで、半導体層の厚さ方向における抵抗によるオン電流の低減を抑制することができる。

さらに、本発明で開示する電界効果トランジスタは、チャネル領域を形成する半導体層の端部が、キャリア密度の高い半導体層で覆われている構造である。該構造とすることで、半導体層とソース電極及びドレイン電極との接触抵抗を低減できるため、オン電流の低減を抑制できる。

また、本発明で開示する電界効果トランジスタは、半導体層にシリコン半導体よりも大きなバンドギャップを有する酸化物半導体を用いることで、優れた耐圧特性（ドレイン耐圧）を実現できる。

本発明の一態様は、第１のゲート電極と、第１のゲート電極を覆うゲート絶縁層と、第１のゲート電極と重畳して、且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層の端部を覆うキャリア密度の高い酸化物半導体層と、キャリア密度の高い酸化物半導体層と接するソース電極及びドレイン電極と、ソース電極、ドレイン電極及び酸化物半導体層を覆う絶縁層と、絶縁層と接し、且つ、ソース電極及びドレイン電極の間に設けられる第２のゲート電極と、を有し、キャリア密度の高い酸化物半導体層は、酸化物半導体層を介して対向し、且つ、酸化物半導体層の端部の上面、下面、及び側面のそれぞれ一部、並びにゲート絶縁層の上面一部と接することを特徴とする半導体装置である。

また、上記酸化物半導体層の厚さは、０．２μｍ以上１０μｍ以下が好ましく、上記酸化物半導体層は、結晶性酸化物半導体層としてもよい。結晶性酸化物半導体層とすることで、可視光や紫外光の照射よるトランジスタの電気的特性変化を抑制し、信頼性の高い半導体装置とすることができる。さらに、該結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ； ＣＡＡＣとも呼ぶ）を含む酸化物を有する。

つまり、本発明の別の一態様は、上記半導体装置において、酸化物半導体層は結晶性酸化物半導体層であって、該結晶性酸化物半導体層は表面に平行なａ−ｂ面を有し、該表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置である。

さらに、本発明の別の一態様は、結晶性酸化物半導体層に亜鉛を含む半導体装置である。そして、結晶性酸化物半導体層に亜鉛を含み、且つ、インジウムを含む半導体装置も、本発明の別の一態様である。

本発明の一態様により、オン電流の低減を抑制でき、高い耐圧特性（ドレイン耐圧）を有する半導体装置を提供することができる。

本発明の一態様であるトランジスタを説明する平面図及び断面図。 本発明の一態様であるトランジスタを説明する平面図。 本発明の一態様であるトランジスタの作製方法を説明する断面図。 本発明の一態様であるトランジスタを説明する平面図及び断面図。 二次元結晶を説明する図。 計算に用いる本発明の一態様であるトランジスタの構造を説明する断面図。 本発明の一態様であるトランジスタのドレイン電流の計算結果を説明する図。 計算に用いる本発明の一態様であるトランジスタの構造を説明する断面図。 本発明の一態様であるトランジスタを用いた電子機器を説明する図。 酸化物半導体の一例。 酸化物半導体の一例。 酸化物半導体の一例。 ゲート電圧と電界効果移動度の関係。 ゲート電圧とドレイン電流の関係。 ゲート電圧とドレイン電流の関係。 ゲート電圧とドレイン電流の関係。 トランジスタの特性。 トランジスタの特性。 トランジスタの特性。 トランジスタのオフ電流の温度依存性。 酸化物半導体の一例。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記している場合がある。従って、必ずしもそのスケールに限定されない。

トランジスタを構成する各層（又は電極）の積み重なりを表現する際に、上層端部よりはみ出している下層端部を、便宜上、トランジスタの平面図には図示しない場合がある。

ＡとＢとが接続されている、と記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

（実施の形態１）
本実施の形態では、本発明の一態様であるトランジスタの構造及び作製方法について、図１乃至図３を用いて説明する。

〈トランジスタ１００の構造〉
図１（Ａ）は、トランジスタ１００の平面図である。図１（Ａ）において、下地絶縁層１０２、ゲート絶縁層１０５及び絶縁層１１１は、便宜上、図示していない。図１（Ａ）には、ゲート電極として機能する第１のゲート電極１０３と、チャネル形成領域として機能する酸化物半導体層１０７と、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂと、ソース電極１０９ａ及びドレイン電極１０９ｂと、ソース電極１０９ａ及びドレイン電極１０９ｂの間に設けられ、絶縁層１１１を介して酸化物半導体層１０７と重畳し、バックゲート電極として機能する第２のゲート電極１１３と、が図示されている。つまり、トランジスタ１００は、デュアルゲート型のトランジスタである。

次に、図１（Ｂ）に、トランジスタ１００のＡ−Ｂ間における断面図を示す。トランジスタ１００は、基板１０１上に、下地絶縁層１０２、第１のゲート電極１０３、ゲート絶縁層１０５、酸化物半導体層１０７、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂ、ソース電極１０９ａ、ドレイン電極１０９ｂ、絶縁層１１１、及び第２のゲート電極１１３を含む。

トランジスタ１００のＡ−Ｂ間における断面構造を説明する。下地絶縁層１０２は、基板１０１上に設けられる。第１のゲート電極１０３は、下地絶縁層１０２に接して設けられる。第１のゲート電極１０３は、ゲート絶縁層１０５に覆われている。酸化物半導体層１０７は、第１のゲート電極１０３と重畳して、且つゲート絶縁層１０５に接して設けられる。酸化物半導体層１０７の端部は、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂに覆われている。ソース電極１０９ａ及びドレイン電極１０９ｂは、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂに接している。絶縁層１１１は、酸化物半導体層１０７、ソース電極１０９ａ及びドレイン電極１０９ｂを覆っている。第２のゲート電極１１３は、絶縁層１１１に接して、且つソース電極１０９ａ及びドレイン電極１０９ｂの間に設けられる。

また、上記キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂは、酸化物半導体層１０７を介して対向し、且つ、酸化物半導体層１０７の端部の上面、下面、及び側面のそれぞれ一部、並びにゲート絶縁層１０５の上面一部と接している。

さらに、図１（Ａ）のＣ−Ｄ間における断面図を、図１（Ｃ）に示す。図１（Ｃ）は、ソース電極１０９ａを図示している。キャリア密度の高い酸化物半導体層１０６ａは、酸化物半導体層１０７の上面、下面、側面すべてに接している。そして、ソース電極１０９ａは、キャリア密度の高い酸化物半導体層１０６ａに接している。

トランジスタ１００は、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂが、酸化物半導体層１０７の端部を覆い、さらにソース電極１０９ａ、ドレイン電極１０９ｂと接していることで、酸化物半導体層１０７とソース電極１０９ａ及びドレイン電極１０９ｂとの接触抵抗を低減できるため、接触抵抗によって生じるオン電流の低減を抑制できる。

電界効果トランジスタにおいて、耐圧特性（ドレイン耐圧）を高くするために、チャネル形成領域である半導体層の厚さを厚くすると、半導体層の厚さ方向における抵抗によって、オン電流が低減する。しかし、図１（Ｂ）及び図１（Ｃ）のように、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂの一部が、ゲート絶縁層１０５と酸化物半導体層１０７との間に形成されることで、半導体層の厚さ方向における抵抗によるオン電流の低減を抑制できる。

また、ゲート絶縁層１０５と酸化物半導体層１０７との間に形成されるキャリア密度の高い酸化物半導体層１０６ａ、１０６ｂの一部を、金属材料又はそれらの合金材料などに置き換えることでも、オン電流の低減を抑制する効果を得ることができると予想される。しかし、その場合、金属材料又はそれらの合金材料と、酸化物半導体層１０７が接触してしまうため、接触抵抗により、当該効果を十分に得ることができない。それゆえ、ゲート絶縁層１０５と酸化物半導体層１０７との間の一部に、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂを形成することが好ましい。

そして、トランジスタ１００は、第１のゲート電極１０３及び第２のゲート電極１１３を有するデュアルゲート型のトランジスタであるため、酸化物半導体層１０７とゲート絶縁層１０５との界面近傍、及び、酸化物半導体層１０７と絶縁層１１１との界面近傍にチャネル領域を形成することができ、トランジスタ１００のオン電流を向上させることができる。

〈トランジスタ１００の構成材料〉
基板１０１は、フュージョン法やフロート法で作製される無アルカリガラス基板、後の加熱処理に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレスなどの金属基板の表面に絶縁膜を設けた基板や、半導体基板の表面に絶縁膜を設けた基板を適用してもよい。

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素（Ｂ_２Ｏ_３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、ホウ酸よりＢａＯを多く含むガラス基板を用いることが好ましい。

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。

基板１０１と第１のゲート電極１０３の間に設けられる下地絶縁層１０２は、基板１０１からの不純物元素の拡散を防止する他に、トランジスタの作製工程におけるエッチング工程によって、基板がエッチングされることを防ぐ。下地絶縁層１０２の厚さに限定はないが、このことから、下地絶縁層の厚さは５０ｎｍ以上とすることが好ましい。なお、下地絶縁層１０２としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は窒化酸化シリコン膜などの酸化物絶縁膜、又は窒化物絶縁膜から選ばれる単層構造又はこれらの積層構造を用いる。また、窒化アルミニウム膜、窒化酸化アルミニウム膜及び窒化シリコン膜は、熱伝導率の高いため下地絶縁膜に用いることで、放熱性を良好にすることができる。さらに、ＬｉやＮａなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、基板１０１にアルカリ金属などの不純物を含むガラス基板を用いる場合、アルカリ金属の侵入防止のため、窒化シリコン膜、窒化アルミニウム膜など窒化物絶縁膜を形成することが好ましく、その際には窒化物絶縁膜上に酸化物絶縁膜を積層することがさらに好ましい。

ゲート電極となる第１のゲート電極１０３は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、第１のゲート電極１０３は、単層構造、又は二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる。

第１のゲート電極１０３の厚さは、特に限定はなく、金属材料、合金材料、又はその他の化合物からなる導電膜の電気抵抗や、作製工程にかかる時間を考慮し、適宜決めることができる。

ゲート絶縁層１０５は、酸化物半導体層１０７に接するため高品質化が要求される。なぜなら、後述する酸化物半導体層１０７は、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体層（水素濃度が低減され高純度化された酸化物半導体層）であるため、界面準位、界面電荷に対して極めて敏感であり、ゲート絶縁層１０５との界面は重要となるからである。

ゲート絶縁層１０５は、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は窒化酸化シリコン膜を用いて形成することができる。なお、ゲート絶縁層１０５は、酸化物半導体層１０７と接する部分において酸素を含むことが好ましい。特に、酸化物絶縁膜は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層１０５として、酸化シリコン膜を用いる場合には、ＳｉＯ_２＋α（ただし、α＞０）とする。当該酸化シリコン膜をゲート絶縁層１０５として用いることで、酸化物半導体層１０７に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層１０５は、作製するトランジスタのサイズ（チャネル長及びチャネル幅）及びゲート絶縁層１０５の段差被覆性を考慮して形成することが好ましい。

また、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ（ｘ＞０、ｙ＞０）、ｚ＞０）、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、などのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層１０５は、単層構造としてもよいし、積層構造としてもよい。また、ゲート絶縁層１０５の厚さを厚くすることで、ゲートリーク電流を低減することができる。なお、ゲート絶縁層の膜厚は、５０ｎｍ以上５００ｎｍ以下とするとよい。

酸化物半導体層１０７として、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系、Ｉｎ−Ｓｎ−Ｚｎ系、Ｉｎ−Ａｌ−Ｚｎ系、Ｓｎ−Ｇａ−Ｚｎ系、Ａｌ−Ｇａ−Ｚｎ系、Ｓｎ−Ａｌ−Ｚｎ系や、二元系金属酸化物であるＩｎ−Ｇａ系、Ｉｎ−Ｚｎ系、Ｓｎ−Ｚｎ系、Ａｌ−Ｚｎ系や、一元系金属酸化物である酸化亜鉛などを用いて形成することができる。上記金属酸化物の他に、酸化インジウム、酸化スズなどの金属酸化物があり、酸化物半導体層１０７に用いることは可能だが、後述する結晶性酸化物半導体の作製を考慮し、酸化物半導体層１０７は、亜鉛を含む金属酸化物、又は亜鉛及びインジウムを含む金属酸化物であることが好ましい。例えば、Ｉｎ−Ｇａ−Ｚｎ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。

さらに、酸化物半導体層１０７は、水素などの不純物が十分に除去され、十分な酸素が供給されることによって、高純度化されたものであることが望ましい。具体的には、酸化物半導体層１０７の水素濃度は５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、望ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より望ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。なお、上述の酸化物半導体層１０７中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。このように、後述する作製工程によって、水素濃度が十分に低減されて、且つ十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層１０７では、水素等のドナーに起因するキャリア密度が１×１０^１０／ｃｍ^３以上１×１０^１３／ｃｍ^３以下となる。このように、ｉ型化（真性化）又は実質的にｉ型化された酸化物半導体を用いることで、良好な電気特性を有するトランジスタ１００を得ることができる。また、ＬｉやＮａなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体層１０７中に２×１０^１６ｃｍ^−３以下、好ましくは、１×１０^１５ｃｍ^−３以下の濃度とする。さらに、アルカリ土類金属も不純物であるため、含有量を少なくすることが好ましい。

中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物は、無電界時の抵抗が十分に高く、電界効果移動度も高いため、半導体装置に用いる半導体材料としては好適である。

さらに、電界効果トランジスタのドレイン耐圧は酸化物半導体層の膜厚に依存するため、ドレイン耐圧を高くするためには、酸化物半導体層１０７の厚さは厚い方が好ましく、所望のドレイン耐圧に見合う厚さを選択することができる。故に、ソース電極及びドレイン電極間の電流量及びドレイン耐圧を考慮して、酸化物半導体層１０７の厚さは、０．２μｍ以上１０μｍ以下とすることがよい。

ここで、酸化物半導体を用いたトランジスタのドレイン耐圧について説明する。

半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア（電子、正孔）が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾向が知られている。

酸化物半導体のバンドギャップは、３．１５ｅＶであり、シリコンのバンドギャップの１．１２ｅＶと比べると、大きいため、アバランシェ降伏が起こりにくい。このため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が加わってもオン電流は指数関数的に急上昇しにくい。

次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。

ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁膜中に注入されて固定電荷となることや、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。

シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。以上より、酸化物半導体を用いたトランジスタは高いドレイン耐圧を有するといえる。それゆえ、本実施の形態に示すトランジスタは、整流ダイオードや、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）などの大電力用途のパワーデバイスに好適である。

酸化物半導体層１０７の端部を覆うキャリア密度の高い酸化物半導体層１０６ａ、１０６ｂは、Ｉｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｏ系の材料、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料を用いて形成することができる。また、上記の材料にＳｉＯ_Ｘ（ｘ＞０、例えば、ＳｉＯ_２）を含ませてもよく、上記の材料にＳｉＯ_Ｘを含ませることにより、形成されるキャリア密度の高い酸化物半導体層１０６ａ、１０６ｂをアモルファス化させることが容易となる。その場合、トランジスタ１００の作製工程において熱処理した際に、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂが、結晶化してしまうことを抑制できる。キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂは、１ｎｍ以上２００ｎｍ以下の厚さで形成すればよい。

ソース電極１０９ａ及びドレイン電極１０９ｂは、第１のゲート電極１０３について説明した金属材料又は合金材料を用いることができ、電極の厚さ及び構造についても第１のゲート電極１０３について説明したことを参照して、適宜決めることができる。

絶縁層１１１は、ゲート絶縁層１０５の記載で説明した種類の絶縁膜で形成することができる。絶縁層１１１もチャネル形成領域である酸化物半導体層１０７と接するため、酸化物半導体層１０７と接する部分において酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。上記酸化シリコン膜（ＳｉＯ_２＋α（ただし、α＞０））を用いることで、酸化物半導体層１０７に酸素を供給することができ、特性を良好にすることができる。また、ゲート絶縁層１０５の記載で説明したｈｉｇｈ−ｋ材料を用いることもできる。さらに、絶縁層１１１は、単層構造としてもよいし、積層構造としてもよい。また、絶縁層１１１の厚さを厚くすることで、バックゲート側においてのゲートリーク電流を低減することができる。なお、絶縁層１１１の膜厚は、５０ｎｍ以上５００ｎｍ以下とするとよい。

バックゲート電極となる第２のゲート電極１１３は、第１のゲート電極１０３について説明した金属材料又は合金材料を用いることができ、電極の厚さ及び構造についても第１のゲート電極１０３について説明したことを参照して、適宜決めることができる。

信頼性において、酸化物半導体を用いたトランジスタは、可視光及び紫外光の照射、熱や電界が加わることで、電気特性が変化する。電気特性の変化には、例えば、ゲート電極に電圧が印加されていない状態（Ｖｇ＝０）でもドレイン電流が生じるノーマリーオン化がある。本発明の一態様のトランジスタ１００を、電子が多数キャリアであるｎ型のトランジスタとして考慮する場合、ドレイン電流における電子は、空乏層が形成される領域を流れる。つまり、当該電子が流れる領域は、ソース電極１０９ａ、ドレイン電極１０９ｂ及び絶縁層１１１が設けられている側の酸化物半導体層１０７（図１（Ｂ）における酸化物半導体層１０７の上側）を含む。それゆえ、当該電子によって、絶縁層１１１の酸化物半導体層１０７側（図１（Ｂ）における絶縁層１１１の下側）に正孔（ホール）が誘起されることになり、結果として、時間と共にノーマリーオン化するといえる。そこで、トランジスタ１００は第２のゲート電極１１３を有する構造とすることで、第２のゲート電極１１３に任意の電位を印加することができ、しきい値電圧（Ｖｔｈ）を制御することでノーマリーオン化を抑制することができる。

ここで第２のゲート電極１１３の形状について、図２を用いて説明する。

図２（Ａ）に示す第２のゲート電極１１３の形状は、図１で示した第２のゲート電極１１３の形状と同じである。第２のゲート電極１１３は、第１のゲート電極１０３と平行且つ絶縁層１１１を介してソース電極１０９ａ及びドレイン電極１０９ｂと重畳して形成することができる。この場合、第２のゲート電極１１３に印加する電位と、第１のゲート電極１０３に印加する電位とを、それぞれ任意に制御することが可能である。このため、上記した効果を得ることができる。

また、図２（Ｂ）に示すように、第２のゲート電極１１３は、第１のゲート電極１０３と平行であるが、ソース電極１０９ａ及びドレイン電極１０９ｂと重畳しない形状であってもよい。この構成においても、第２のゲート電極１１３に印加する電位と、第１のゲート電極１０３に印加する電位とを、それぞれ任意に制御することが可能であり、しきい値電圧（Ｖｔｈ）を制御することでき、ノーマリーオン化を抑制することができる。

さらに、図２（Ｃ）に示すように、第２のゲート電極１１３は、第１のゲート電極１０３に接続させることができる。即ち、ゲート絶縁層１０５及び絶縁層１１１に形成した開口部１５０において、第１のゲート電極１０３及び第２のゲート電極１１３が電気的に接続する構成とすることができる。この場合、第２のゲート電極１１３に印加する電位と、第１のゲート電極１０３に印加する電位とは、等しい。このため、ノーマリーオン化を抑制することができる。

また、図２（Ｄ）に示すように、第２のゲート電極１１３は、第１のゲート電極１０３と接続せず、フローティングでもよい。

さらに、図２（Ｃ）及び図２（Ｄ）に示した構成において、第２のゲート電極１１３は、図２（Ｂ）のように絶縁層１１１を介して、ソース電極１０９ａ及びドレイン電極１０９ｂと重畳しない構成であってもよい。

トランジスタ１００において、図１には図示していないが、絶縁層１１１又は第２のゲート電極１１３上に保護絶縁層を設ける構成であってもよい。

〈トランジスタ１００の作製方法〉
次に、トランジスタ１００の作製方法について図３を用いて説明する。

基板１０１の上に下地絶縁層１０２を形成する。本工程を行うことで、ガラス基板中の不純物が作製するトランジスタに混入することを防ぐなどの効果を得ることができる。

下地絶縁層１０２は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。

なお、スパッタリング法で下地絶縁層１０２を形成する場合、処理室内に残留する水素、水、水酸基又は水素化物などを除去しつつ下地絶縁層１０２を形成することが好ましい。これは、下地絶縁層１０２に水素、水、水酸基又は水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基又は水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基又は水素化物などが排気されるため、当該処理室で下地絶縁層１０２を形成すると、下地絶縁層１０２に含まれる不純物の濃度を低減できる。

また、下地絶縁層１０２を形成する際に用いるスパッタリングガスは、水素、水、水酸基又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度にまで除去された高純度ガスを用いることが好ましい。

本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基又は水素化物などが除去された高純度酸素を含むスパッタリングガスを導入し、シリコンターゲットを用いて、基板１０１に下地絶縁層１０２として、酸化シリコン膜を形成する。なお、下地絶縁層１０２を形成する際は、基板１０１は加熱されていてもよい。

また、下地絶縁層１０２を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基又は水素化物などが除去された高純度窒素を含むスパッタリングガス及びシリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基又は水素化物などを除去しつつ窒化シリコン膜を形成することが好ましい。なお、当該工程においても、基板１０１は加熱されていてもよい。

下地絶縁膜として窒化シリコン膜及び酸化シリコン膜を積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むエッチングガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に水素、水、水酸基又は水素化物などの不純物が吸着することを防止することができる。

次いで、下地絶縁層１０２が設けられた基板１０１の上に第１のゲート電極１０３を形成する。第１のゲート電極１０３は、基板１０１上に導電膜を物理蒸着法（ＰＶＤ法）であるスパッタリング法、真空蒸着法、又は化学蒸着法（ＣＶＤ法）で形成し、当該導電膜上に第１のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチング（加工ともいえる）して形成する。又は、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で当該レジストマスクを形成することで、第１のゲート電極１０３を形成する工程数を削減することができる。なお、第１のゲート電極１０３の端部をテーパ形状とすると、後に形成されるゲート絶縁層１０５の被覆性が向上するため好ましい。フォトリソグラフィ工程を用いる場合は、レジストマスクを後退させつつエッチングすることでテーパ形状とすることができる。

本実施の形態では、第１のゲート電極１０３となる導電膜として、スパッタリング法により厚さ１５０ｎｍのタングステン膜を形成し、第１のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第１のゲート電極１０３を形成する。

第１のゲート電極１０３を覆うゲート絶縁層１０５を形成する。ゲート絶縁層１０５の形成は、下地絶縁層１０２と同様の方法で形成することができる。スパッタリング法により酸化シリコン層を形成する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタリングガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。

ＣＶＤ法で形成する場合について、例えば、μ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法で絶縁層を形成することが好ましい。なぜなら、当該絶縁層は、緻密で絶縁耐圧の高い高品質なものであり、当該絶縁層をゲート絶縁層１０５として用いることで、水素濃度が低減され高純度化された酸化物半導体層と密接することになり、界面準位を低減して界面特性を良好にすることができるからである。また、高密度プラズマＣＶＤにより得られた絶縁層は、一定の厚さで形成できるため、段差被覆性に優れている。また、高密度プラズマＣＶＤ法により得られる絶縁層は、厚さを精密に制御することができる。

本実施の形態では、スパッタリング法を用いて厚さ２００ｎｍの酸化窒化シリコン膜を形成する。ゲート絶縁層１０５を形成する際は、水素濃度が低減されるようにして形成することが好ましい。下地絶縁層１０２の形成方法と同様にして形成すればよい。例えば、水素、水、水酸基又は水素化物などが除去された高純度酸素を含むスパッタリングガスを用いて形成することや、処理室内に残留する水素、水、水酸基又は水素化物などを除去しつつ形成することである。また、ゲート絶縁層１０５を形成する前、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水分又は水素を除去するためにプリヒート処理を行い、プリヒート処理を終えたら基板又はスパッタリング装置を冷却した後、大気にふれることなくゲート絶縁層１０５を形成することが好ましい。

次いで、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂを形成するのだが、当該形成工程は、酸化物半導体層１０７の形成の前後で、キャリア密度の高い酸化物半導体膜の形成及びエッチングを１回ずつ行う。まず、ゲート絶縁層１０５の上に、キャリア密度の高い酸化物半導体膜を形成する。該キャリア密度の高い酸化物半導体膜は、後に形成する酸化物半導体膜１１７と同様の方法で形成できる。本実施の形態では、上記列挙した材料のうち、スパッタリング法で、ＳｉＯ_２を含むＩｎ−Ｓｎ−Ｏ膜を５０ｎｍの厚さで形成する。

その後、第２のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、島状のキャリア密度の高い酸化物半導体層１０４ａ、１０４ｂを形成する。この際、島状のキャリア密度の高い酸化物半導体層１０４ａ、１０４ｂの端部がテーパ形状となるようにエッチングすることが好ましい。本エッチング工程は、ドライエッチング法でもウェットエッチング法でもよい。さらには、これらを組み合わせて用いてもよい。ウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２（体積比））などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。

また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。

ドライエッチング法で用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、三塩化硼素（ＢＣｌ_３）、四塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。

また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、六弗化硫黄（ＳＦ_６）、三弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。

そして、ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力、基板側の電極に印加される電力、基板側の電極温度など）を適宜調節する。

次に、島状のキャリア密度の高い酸化物半導体層１０４ａ、１０４ｂに接し、ゲート絶縁層１０５を介して第１のゲート電極１０３と重畳するように酸化物半導体層１０７を形成する。まず、ゲート絶縁層１０５及び島状のキャリア密度の高い酸化物半導体層１０４ａ、１０４ｂ上に、スパッタリング法、塗布法、印刷法等により酸化物半導体膜１１７を形成する。

本実施の形態では、スパッタリング法により酸化物半導体膜１１７を形成する。酸化物半導体膜１１７は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基又は水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして酸化物半導体膜１１７を形成する。処理室内に残留する水素、水、水酸基又は水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基又は水素化物など（より好ましくは炭素原子を含む化合物も）などが排気されるため、酸化物半導体膜１１７に含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体膜１１７を形成してもよい。さらに、ゲート絶縁層１０５の形成と同様にプリヒート処理を行った後、酸化物半導体膜１１７を形成してもよい。

また、スパッタリング装置の処理室のリークレートを１×１０^−１０Ｐａ・ｍ^３／秒以下とすることで、スパッタリング法による形成途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、又は水素化物等の不純物の逆流を低減することができる。

酸化物半導体膜１１７をスパッタリング法で作製するためのターゲットとして、上記説明より、亜鉛を含む金属酸化物のターゲット、又は亜鉛を含み、且つ、インジウムを含む金属酸化物のターゲットを用いることができる。また、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよい。酸化物半導体膜ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。なお、充填率の高い酸化物半導体膜ターゲットを用いて形成した酸化物半導体膜１１７は緻密な膜となる。

本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、厚さ５００ｎｍの酸化物半導体膜１１７を形成する。また、当該ターゲットとしては、組成がＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］であるＩｎ−Ｇａ−Ｚｎ系金属酸化物用ターゲット、組成がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］）であるＩｎ−Ｇａ−Ｚｎ系金属酸化物用ターゲット、組成がＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］であるＩｎ−Ｇａ−Ｚｎ系金属酸化物用ターゲットなどを用いてもよい。

酸化物半導体膜１１７を形成するスパッタリング法は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下で行うことができる。また、酸化物半導体膜１１７を形成する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。

本実施の形態では、形成条件の一例として基板１０１とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で形成する。

また、酸化物半導体膜１１７に水素がなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室でゲート絶縁層１０５までの形成工程を経た基板１０１を予備加熱し、基板１０１に吸着した水素、水、水酸基又は水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、前に形成した第１のゲート電極１０３の形成前の基板１０１に行ってもよいし、後に形成するソース電極１０９ａ及びドレイン電極１０９ｂとなる導電膜を形成する前の基板１０１に行ってもよい。

なお、酸化物半導体膜１１７をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０５の表面に付着しているパーティクルを除去することで、ゲート絶縁層１０５と酸化物半導体層１０７との界面における抵抗を低減することができるため好ましい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加し基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。

ここまでの工程で得られた構成を図３（Ａ）に示す。

次に、第３のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、島状の酸化物半導体層を形成する。島状の酸化物半導体層は、第３のフォトリソグラフィ工程は、他のフォトリソグラフィ工程と同様のフォトリソグラフィ工程でよい。また、酸化物半導体膜１１７のエッチング工程は、島状のキャリア密度の高い酸化物半導体層１０４ａ、１０４ｂの形成と同様にして行えばよい。この際、島状の酸化物半導体層の端部がテーパ形状となるようにエッチングすることが好ましい。

次に、得られた島状の酸化物半導体層に対して第１の加熱処理を行い、酸化物半導体層１０７を形成する。

第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、上記島状の酸化物半導体層に対して、窒素又は希ガスなどの不活性ガス雰囲気下及び４５０℃で１時間の加熱処理を行った。その後、大気に触れさせないようにすることで、島状の酸化物半導体層への水素、水、水酸基又は水素化物などの再侵入を防ぐことができる。この結果、水素濃度が低減し高純度化され、ｉ型化又は実質的にｉ型化された酸化物半導体層１０７を得ることができる。即ち、この第１の加熱処理によって島状の酸化物半導体層の脱水化及び脱水素化の少なくとも一方を行うことができる。

なお、第１の加熱処理において、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基又は水素化物などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン若しくはアルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、上記島状の酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層を形成する前、すなわち酸化物半導体膜１１７に行ってもよい。その場合には、第１の加熱処理後に加熱装置から基板を取り出し、第３のフォトリソグラフィ工程を行った後、島状の酸化物半導体層にエッチングする。

第１の加熱処理に用いる加熱処理装置は特に限定されず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置とすることができる。例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。

ここまでの工程で得られた構成を図３（Ｂ）に示す。

次いで、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂを形成するために、再度、上記と同様の方法で、厚さ５０ｎｍのキャリア密度の高い酸化物半導体膜を形成する。本工程によって、該キャリア密度の高い酸化物半導体膜と、島状のキャリア密度の高い酸化物半導体層１０４ａ、１０４ｂとが接合し、所望の形状に加工することでキャリア密度の高い酸化物半導体層１０６ａ、１０６ｂを形成される。

次いで、ゲート絶縁層１０５及び酸化物半導体層１０７に接して、ソース電極１０９ａ及びドレイン電極１０９ｂを形成するための導電膜を形成する。該導電膜の形成方法は、第１のゲート電極１０３と同様にして形成すればよい。本実施の形態では、スパッタリング法で厚さ１５０ｎｍのチタン膜を形成する。その後、形成した導電膜（ここではチタン膜）に第４のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、ソース電極１０９ａ及びドレイン電極１０９ｂを形成する。この際、ソース電極１０９ａ及びドレイン電極１０９ｂの端部がテーパ形状となるようにエッチングすることが好ましい。

さらに、ソース電極１０９ａ及びドレイン電極１０９ｂをマスクとして、酸化物半導体層１０７上に形成した上記キャリア密度の高い酸化物半導体膜をエッチングして、酸化物半導体層１０７の端部を覆うキャリア密度の高い酸化物半導体層１０６ａ、１０６ｂを形成する。ここでは、ソース電極１０９ａ及びドレイン電極１０９をマスクとしているため、酸化物半導体層１０７上に形成されるキャリア密度の高い酸化物半導体層１０６ａ、１０６ｂのテーパ部は、ソース電極１０９ａ及びドレイン電極１０９ｂよりはみ出すように形成されることがある。また、本工程において、酸化物半導体層１０７のエッチングレートと、酸化物半導体層１０７上に形成した上記キャリア密度の高い酸化物半導体膜のエッチングレートとが、同程度である場合が有り得る。そこで、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂを形成する際は、キャリア密度の高い酸化物半導体膜のエッチングレートを参考にエッチング時間を適宜調節して加工することが好ましい。

ここまでの工程で得られた構成を図３（Ｃ）に示す。

次に、酸化物半導体層１０７及びキャリア密度の高い酸化物半導体層１０６ａ、１０６ｂのそれぞれ一部、並びにソース電極１０９ａ及びドレイン電極１０９ｂと接して、絶縁層１１１を形成する。絶縁層１１１の形成方法は、下地絶縁層１０２及びゲート絶縁層１０５と同様にして形成することができる。本実施の形態では、スパッタリング法で厚さ２００ｎｍの酸化シリコン膜を形成する。

その後、第１の加熱処理とは加熱温度が異なる加熱処理を行うことが好ましい。当該加熱処理によって、ゲート絶縁層１０５及び絶縁層１１１から酸化物半導体積層１０７への酸素供給が行われる。当該加熱処理の温度が高いほど、光照射又はＢＴストレスが与えられることによるしきい値電圧（Ｖｔｈ）の変化量は抑制される。しかし、当該加熱処理の加熱温度を３２０℃より高くするとオン特性の低下が生じる。従って、当該加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、２００℃以上４００℃、好ましくは２５０℃以上３２０℃以下とする。また、当該加熱処理の時間は１分以上２４時間以下とする。なお、当該加熱処理は後に形成する第２のゲート電極１１３を形成した後に行ってもよい。

さらに、酸化物半導体層１０７に水分の侵入防止や、アルカリ金属の侵入防止のため、絶縁層１１１上に窒化シリコン膜を形成してもよい。ＬｉやＮａなどのアルカリ金属は、不純物であるため、酸化物半導体層１０７中の含有量を少なくすることが好ましく、酸化物半導体層１０７中に２×１０^１６ｃｍ^−３以下、好ましくは、１×１０^１５ｃｍ^−３以下の濃度とする。さらに、アルカリ土類金属も不純物であるため、酸化物半導体層１０７中の含有量を少なくすることが好ましい。なお、後述する第２のゲート電極１１３を形成した後に、上記した保護絶縁層として該窒化シリコン膜を形成してもよい。

次に、絶縁層１１１に接して、且つ前記ソース電極及びドレイン電極の間に、バックゲート電極として機能する第２のゲート電極１１３を形成する。絶縁層１１１上に導電膜を形成し、その後、形成した導電膜に第５のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、第２のゲート電極１１３を形成する。第２のゲート電極１１３の形成方法は、第１のゲート電極１０３、ソース電極１０９ａ及びドレイン電極１０９ｂと同様にして形成することができる。本実施の形態では、スパッタリング法で厚さ１５０ｎｍのモリブデン膜を用いて、第２のゲート電極１１３を形成する。

ここまでの工程で得られた構成を図３（Ｄ）に示す。

以上より、オン電流の低減を抑制でき、高い耐圧特性（ドレイン耐圧）を有するトランジスタを作製することができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、実施の形態１で示したトランジスタ１００と構成が、一部異なるトランジスタ２００について説明する。

本実施の形態で示すトランジスタ２００は、実施の形態１で示したトランジスタ１００の酸化物半導体層１０７が、結晶性酸化物半導体で形成されていることを特徴とする。結晶性酸化物半導体は、以下、２種類の方法によって形成することができる。

１つの方法は、酸化物半導体を２回に分けて形成し、２回に分けて加熱処理を行うことで、結晶性酸化物半導体膜を形成する方法（便宜上、方法（１）とする。）であり、もう１つの方法は、酸化物半導体を形成する際に、基板を加熱しながら行うことで、結晶性酸化物半導体膜を形成する方法（便宜上、方法（２）とする。）である。なお、それぞれの方法で得られる結晶性酸化物半導体膜は、共に、単結晶構造ではなく、非晶質構造でもない構造であり、膜表面に垂直にｃ軸配向した結晶領域を有する構造をしている。つまり、上記方法のどちらを用いても、形成した結晶性酸化物半導体は、同じｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ； ＣＡＡＣとも呼ぶ。）を含む酸化物を有する。そこで、本実施の形態では、トランジスタ２００のチャネル領域を形成する該結晶性酸化物半導体層（ＣＡＡＣ層）を、結晶性酸化物半導体層１３０とする。

トランジスタ２００の平面構造は、トランジスタ１００の平面構造と同じである。トランジスタ２００の平面図を、図４（Ａ）に示す。図４（Ｂ）は、トランジスタ２００のＥ−Ｆ間における断面図である。図４（Ｃ）は、トランジスタ２００のＧ−Ｈ間における断面図である。なお、図４において、図１と同一の箇所には同じ符号を用いる。

本実施の形態で示すトランジスタ２００は、実施の形態１のトランジスタ１００における酸化物半導体層１０７を、結晶性酸化物半導体層１３０に置き換えたトランジスタであるといえる。ゆえに、本実施の形態では、結晶性酸化物半導体層１３０についてのみ説明し、トランジスタ２００のＥ−Ｆ間の断面構造、及びＧ−Ｈ間の断面構造におけるその他の詳細は、実施の形態１に示したトランジスタ１００のＡ−Ｂ間及びＣ−Ｄ間における断面構造の説明を参照できる。

トランジスタ２００は、トランジスタ１００における酸化物半導体層１０７が結晶性酸化物半導体層１３０となっている他は、トランジスタ１００と同じであるため、トランジスタ１００が有する効果を、同様に有している。つまり、トランジスタ２００は、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂが、結晶性酸化物半導体層１３０を覆い、さらにソース電極１０９ａ、ドレイン電極１０９ｂと接していることで、結晶性酸化物半導体層１３０と、ソース電極１０９ａ及びドレイン電極１０９ｂとの接触抵抗を低減できる。このため、接触抵抗によって生じるオン電流の低減を抑制できる。

さらに、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂの一部が、ゲート絶縁層１０５と結晶性酸化物半導体層１３０との間に形成されることで、半導体層の厚さ方向における半導体層の抵抗によるオン電流の低減を抑制できる。

また、実施の形態１で説明したように、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂは、金属材料又はそれらの合金材料などにすると、結晶性酸化物半導体層１３０との接触抵抗により、オン電流の低減を抑制する効果を十分に得ることができない。それゆえ、ゲート絶縁層１０５と酸化物半導体層１０７との間の一部に、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂを形成することが好ましい。

そして、トランジスタ２００は、第１のゲート電極１０３及び第２のゲート電極１１３を有するデュアルゲート型のトランジスタであるため、結晶性酸化物半導体層１３０とゲート絶縁層１０５との界面近傍、及び、結晶性酸化物半導体層１３０と絶縁層１１１との界面近傍にチャネル領域を形成することができ、トランジスタ２００のオン電流を向上させることができる。

また、後述するが、トランジスタ２００は、結晶性酸化物半導体層１３０を含むために、オン電流の低減抑制及びオン電流の向上に加え、良好な信頼性を有する。

ここで、結晶性酸化物半導体層１３０の作製方法について追記する。

上記方法（１）は、第１の酸化物半導体膜を形成し、窒素、酸素、希ガス、又は乾燥空気の雰囲気下で、４００℃以上７５０℃以下の第１の加熱処理を行い、第１の酸化物半導体膜の表面を含む領域に結晶領域（板状結晶を含む）を有する第１の結晶性酸化物半導体膜を形成する。なお、当該第１の加熱処理は、実施の形態１と同様である。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、４００℃以上７５０℃以下の第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第２の酸化物半導体膜の全体を結晶化させる（第２の結晶性酸化物半導体膜の形成する）。結果として、膜厚が厚く、結晶領域を有する酸化物半導体膜を形成することができ、該膜厚の厚く、結晶領域を有する酸化物半導体膜を所望の形状に加工して結晶性酸化物半導体層１３０を形成することができる。また、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜の膜厚、つまり結晶性酸化物半導体層１３０の厚さは、トランジスタ２００の所望の耐圧特性（ドレイン耐圧）を考慮して、適宜決めることができる（例えば、０．２μｍ以上１０μｍ以下とすればよい）。第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜に用いる材料は、実施の形態１で列挙した金属酸化物材料のうち、亜鉛を含んでいる材料又は、亜鉛を含み、且つ、インジウム含んでいる材料を用いればよい。

なお、上記方法（１）において、第１の酸化物半導体膜及び第２の酸化物半導体膜の形成方法、並びに第１の加熱処理及び第２の加熱処理は、実施の形態１を適宜参照することができる。

次に、上記方法（２）について記載する。実施の形態１で示した酸化物半導体材料のうち、亜鉛を含んでいる材料、又は亜鉛を含み且つインジウム含んでいる材料がｃ軸に配向する温度で基板を加熱しながら酸化物半導体膜を形成することにより、膜表面に垂直にｃ軸配向した結晶領域を有する結晶性酸化物半導体膜を形成することができる。その後、当該結晶性酸化物半導体膜を所望の形状に加工して結晶性酸化物半導体層１３０を形成することができる。また、このような形成方法を用いることにより、工程数を削減することができる。なお、該結晶性酸化物半導体膜の形成方法は、実施の形態１を適宜参照することができる。また、基板を加熱する温度は、成膜装置によって他の成膜条件が異なるため、適宜設定すればよいが、例えば、スパッタリング装置で前記結晶性酸化物半導体膜を形成する際の基板加熱温度は１００℃〜５００℃、好適には２００℃〜４００℃、さらに好適には２５０℃〜３００℃である。前記結晶性酸化物半導体膜の形成時の基板加熱に加えて、前記結晶性酸化物半導体膜の形成時の基板加熱温度よりも高い温度で別途、堆積した酸化物半導体膜を加熱処理することで、膜中に含まれるミクロな欠陥及び積層界面の欠陥を修復することができる。

また、結晶性酸化物半導体層１３０は、亜鉛と酸素が、結晶性酸化物半導体層１３０の表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶（図５（Ａ）に平面模式図を示す）が最表面に１層又は複数層形成され、これが膜厚方向に成長して重なり積層している。図５（Ａ）において、白丸が亜鉛原子であり、黒丸が酸素原子を示している。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。また、図５（Ｂ）に二次元結晶が結晶成長して積層された一例として二次元結晶の６層を模式的に示す。

結晶性酸化物半導体層１３０は、界面に沿った方向において、金属と酸素の結合の秩序化が進んでいる。従って、本実施の形態に示すトランジスタ２００において、結晶性酸化物半導体層１３０の界面に沿ってキャリアが流れる場合、つまり、ａ−ｂ面に対して略平行にキャリアが流れる場合、その流れに対して、結晶性酸化物半導体層１３０は何の妨げともならないため、光照射又はＢＴストレスが与えられても、トランジスタ特性の劣化は抑制され、又は低減される。つまり、トランジスタ２００は、良好な信頼性を有するといえる。

トランジスタ２００は、トランジスタ１００の作製方法における酸化物半導体層１０７の作製方法を、上記した結晶性酸化物半導体層１３０の作製方法にすることで、作製することができる。そのため、結晶性酸化物半導体層１３０以外の作製方法は、適宜、実施の形態１を参照することができる。

以上より、オン電流の低減を抑制でき、高い耐圧特性（ドレイン耐圧）を有するトランジスタを作製することができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、上記実施の形態で説明したトランジスタの用途について説明する。上記実施の形態で説明したトランジスタは、パワーデバイスとして、例えば、様々な電子機器のバッテリーの保護回路等に用いることができる。

上記実施の形態で説明したトランジスタが、保護回路の一部として用いられる応用例の一例について、図９を参照して説明する。

図９（Ａ）は、電磁調理器１０００を示している。電磁調理器１０００は、コイル部１００１に電流を流すことによって生じる電磁誘導を利用して調理器等に加熱するものである。また電磁調理器１０００は、コイル部１００１に流す電流を供給するためのバッテリー１００２、本発明の一態様のトランジスタが保護回路の一部として機能する半導体装置１００３、及びバッテリー１００２を充電するための太陽電池１００４を有する。なお、図９（Ａ）では、バッテリー１００２を充電するための手段として太陽電池１００４を示したが他の手段で充電する構成でもよい。本発明の一態様のトランジスタが保護回路の一部として機能する半導体装置１００３は、バッテリー１００２への過電圧の印加を低減でき、保護回路の機能が非動作時における低消費電力化を図ることができる。

図９（Ｂ）は、電動自転車１０１０を示している。電動自転車１０１０は、モータ部１０１１に電流を流すことによって動力を得るものである。また電動自転車１０１０は、モータ部１０１１に流す電流を供給するためのバッテリー１０１２、及び本発明の一態様のトランジスタが保護回路の一部として機能する半導体装置１０１３を有する。なお、図９（Ｂ）では、バッテリー１０１２を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。本発明の一態様のトランジスタが保護回路の一部として機能する半導体装置１０１３は、充電時におけるバッテリー１０１２への過電圧の印加を低減でき、保護回路の機能が非動作時における低消費電力化を図ることができる。

本実施の形態で示した応用例は一例であり、これらに限られず、本発明の一態様のトランジスタは、大電力用途向けの半導体装置として種々に用いることができる。

なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、上記実施の形態で説明したトランジスタの酸化物半導体層１０７及び結晶性酸化物半導体層１３０に適用できる金属酸化物（酸化物半導体）について追記する。上記したように酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）とを含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。

また、酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、上記に加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、又はランタノイドのから選ばれた一種又は複数種を有することが好ましい。

ランタノイドとして、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）がある。

例えば、上記したように一元系金属酸化物として、酸化インジウム、酸化スズ、酸化亜鉛等を用いることができる。

また、例えば、二元系金属酸化物として、上記したＩｎ−Ｚｎ系金属酸化物、Ｉｎ−Ｇａ系、Ｓｎ−Ｚｎ系金属酸化物、Ａｌ−Ｚｎ系金属酸化物の他にＺｎ−Ｍｇ系金属酸化物、Ｓｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｍｇ系金属酸化物、金属酸化物等を用いることができる。

また、例えば、三元系金属酸化物として、上記したＩｎ−Ｇａ−Ｚｎ系金属酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物の他にＩｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｌａ−Ｚｎ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ系金属酸化物、Ｉｎ−Ｐｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｄｙ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｌｕ−Ｚｎ系金属酸化物等を用いることができる。

また、例えば、四元系金属酸化物として、上記したＩｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物の他にＩｎ−Ｈｆ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系金属酸化物等を用いることができる。

例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比を有するＩｎ−Ｇａ−Ｚｎ系金属酸化物やその組成の近傍の金属酸化物を用いることができる。

Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物において、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物やその組成の近傍の金属酸化物を用いてもよい。

しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。

酸化物半導体は単結晶でも、非単結晶でもよい。

非単結晶の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でもよい。なお、アモルファスは欠陥が多いため、非アモルファスが好ましい。

本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。

（実施の形態５）
実施の形態２で説明した結晶性酸化物半導体層１３０について追記する。結晶性酸化物半導体層１３０はＣＡＡＣを含む酸化物で構成されている。ＣＡＡＣは、結晶性部分と非結晶性部分とを有し、結晶性部分の配向がｃ軸配向に揃っていることを特徴としている。

ＣＡＡＣを含む酸化物は従来知られていなかった新規な酸化物半導体である。

ＣＡＡＣは、ｃ軸配向し、かつａｂ面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有する。

そして、ＣＡＡＣは、ｃ軸においては金属原子が層状又は金属原子と酸素原子とが層状に配列している。

さらに、ＣＡＡＣは、ａｂ面においてはａ軸又はｂ軸の向きが異なる（ｃ軸を中心に回転している）。

ＣＡＡＣとは、広義には、非単結晶である。

そして、ＣＡＡＣは、ａｂ面に垂直な方向から見て、三角形、六角形、正三角形又は正六角形の原子配列を有する。

さらに、ＣＡＡＣは、ｃ軸方向に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含む酸化物である。

ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。

また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。

ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。

また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。

若しくは、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。

ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。

例えば、膜状に形成されたＣＡＡＣを、膜表面又は支持する基板面に垂直な方向から電子顕微鏡で観察すると三角形又は六角形の原子配列が認められる。

さらに、電子顕微鏡で膜断面を観察すると金属原子又は金属原子及び酸素原子（又は窒素原子）の層状配列が認められる。

図１０乃至図１２を用いて、ＣＡＡＣに含まれる結晶構造の一例について説明する。

なお、図１０乃至図１２において、上方向がｃ軸方向であり、ｃ軸方向と直交する面がａｂ面である。本実施の形態において、上半分、下半分とは、ａｂ面を境にした場合の上半分、下半分をいう。

図１０（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造Ａを示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。構造Ａは、八面体構造をとるが、簡単のため平面構造で示している。なお、構造Ａは上半分及び下半分にはそれぞれ３個ずつ４配位のＯがある。構造Ａに示す小グループは電荷が０である。

図１０（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、近接の２個の４配位のＯと、を有する構造Ｂを示す。３配位のＯは、いずれもａｂ面に存在する。構造Ｂの上半分及び下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、構造Ｂをとりうる。構造Ｂの小グループは電荷が０である。

図１０（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造Ｃを示す。構造Ｃの上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。構造Ｃの小グループは電荷が０である。

図１０（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造Ｄを示す。構造Ｄの上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。構造Ｄの小グループは電荷が＋１となる。

図１０（Ｅ）に、２個のＺｎを有する構造Ｅを示す。構造Ｅの上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。構造Ｅの小グループは電荷が−１となる。

本実施の形態では複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。

ここで、これらの小グループ同士が結合する規則について説明する。６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（Ｉｎ又はＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（Ｇａ又はＩｎ）、４配位の金属原子（Ｚｎ）の上半分の４配位のＯのいずれかと結合することになる。

これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。

図１１（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の層構造を構成する中グループＡのモデル図を示す。図１１（Ｂ）に、３つの中グループで構成される大グループＢを示す。なお、図１１（Ｃ）は、図１１（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。

図１１（Ａ）においては、３配位のＯは省略し、４配位のＯは個数のみである。例えば、Ｓｎの上半分及び下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１１（Ａ）において、Ｉｎの上半分及び下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、図１１（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。

図１１（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ上半分及び下半分にあるＩｎと結合する。そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合する。そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合する。そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合する。この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。

ここで、３配位のＯ及び４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位又は５配位）、Ｚｎ（４配位）、Ｓｎ（５配位又は６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、構造Ｅに示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。

具体的には、図１１（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の結晶（Ｉｎ_２ＳｎＺｎ_３Ｏ_８）を得ることができる。得られるＩｎ−Ｓｎ−Ｚｎ系金属酸化物の層構造は、Ｉｎ_２ＳｎＺｎ_２Ｏ_７（ＺｎＯ）_ｍ（ｍは０又は自然数。）とする組成式で表すことができる。

Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の結晶は、ｍの数が大きいと結晶性が向上するため、好ましい。

Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物以外の酸化物半導体を用いた場合も同様である。

例えば、図１２（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物の層構造を構成する中グループのモデル図を示す。

図１２（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合する。そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分及び下半分にあるＧａと結合する。そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合する。この中グループが複数結合して大グループを構成する。

図１２（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１２（Ｃ）は、図１２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。

ここで、Ｉｎ（６配位又は５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。

また、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物の層構造を構成する中グループは、図１２（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。

具体的には、図１２（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ系金属酸化物の層構造は、ＩｎＧａＯ_３（ＺｎＯ）_ｎ（ｎは自然数。）とする組成式で表すことができる。

ｎ＝１（ＩｎＧａＺｎＯ_４）の場合は、例えば、図２１（Ａ）に示す結晶構造を取りうる。なお、図２１（Ａ）に示す結晶構造において、図１０（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。

また、ｎ＝２（ＩｎＧａＺｎ_２Ｏ_５）の場合は、例えば、図２１（Ｂ）に示す結晶構造を取りうる。なお、図２１（Ｂ）に示す結晶構造において、図１０（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。

本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。

（実施の形態６）
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。

移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。

半導体本来の移動度をμ_０、測定される電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、式（１）で表される。

Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である。

また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、式（２）で表される。

ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃ_ｏｘは単位面積当たりの容量、Ｖ_ｇはゲート電圧、ｔはチャネルの厚さである。

なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。

線形領域におけるドレイン電流Ｉ_ｄは、式（３）で表される。

ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。

また、Ｖ_ｄはドレイン電圧である。

式（３）の両辺をＶｇで割り、更に両辺の対数を取ると、式（４）で表される。

式（４）の右辺はＶ_ｇの関数である。

上式のからわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとする直線の傾きから欠陥密度Ｎが求められる。

すなわち、トランジスタのＩ_ｄ―Ｖ_ｇ特性から、欠陥密度を評価できる。

酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０^１２／ｃｍ^２程度である。

このようにして求めた欠陥密度等をもとにμ_０＝１２０ｃｍ^２／Ｖｓが導出される。

欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は３５ｃｍ^２／Ｖｓ程度である。

しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ_０は１２０ｃｍ^２／Ｖｓとなると予想できる。

ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れた場所における移動度μ_１は、式（５）で表される。

なお、式（５）において、Ｄはゲート方向の電界、Ｂ、Ｇは定数である。Ｂ及びＧは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０^７ｃｍ／ｓ、Ｇ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と式（５）の第２項が増加するため、移動度μ_１は低下することがわかる。

半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ_２の計算結果Ｆを図１３に示す。

なお、計算にはシノプシス社製のソフトであるＳｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。

計算において、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、１５、１５ｎｍとした。

これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。

さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電子ボルト、４．６電子ボルトとした。

また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率は４．１とした。チャネル長及びチャネル幅はともに１０μｍ、ドレイン電圧Ｖ_ｄは０．１Ｖである。

計算結果Ｆで示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ^２／Ｖｓ以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。

なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。

このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した。

なお、計算に用いたトランジスタは酸化物半導体層に一対のｎ型半導体領域にチャネル形成領域が挟まれたものを用いた。

一対のｎ型半導体領域の抵抗率は２×１０^−３Ωｃｍとして計算した。

また、チャネル長を３３ｎｍ、チャネル幅を４０ｎｍとして計算した。

また、ゲート電極の側壁にサイドウォール絶縁領域を有する。

サイドウォール絶縁領域と重なる半導体領域をオフセット領域として計算した。

計算にはシノプシス社製のソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。

図１４は、トランジスタのドレイン電流（Ｉｄ、実線）及び移動度（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性の計算結果である。

ドレイン電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。

図１４（Ａ）はゲート絶縁膜の厚さを１５ｎｍとして計算したものである。

図１４（Ｂ）はゲート絶縁膜の厚さを１０ｎｍと計算したものである。

図１４（Ｃ）はゲート絶縁膜の厚さを５ｎｍと計算したものである。

ゲート絶縁膜が薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。

一方、移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。

図１５は、オフセット長（サイドウォール絶縁領域の長さ）Ｌｏｆｆを５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。

ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。

図１５（Ａ）はゲート絶縁膜の厚さを１５ｎｍとして計算したものである。

図１５（Ｂ）はゲート絶縁膜の厚さを１０ｎｍと計算したものである。

図１５（Ｃ）はゲート絶縁膜の厚さを５ｎｍと計算したものである。

図１６は、オフセット長（サイドウォール絶縁領域の長さ）Ｌｏｆｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。

ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。

図１６（Ａ）はゲート絶縁膜の厚さを１５ｎｍとして計算したものである。

図１６（Ｂ）はゲート絶縁膜の厚さを１０ｎｍと計算したものである。

図１６（Ｃ）はゲート絶縁膜の厚さを５ｎｍと計算したものである。

いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。

なお、移動度μのピークは、図１４では８０ｃｍ^２／Ｖｓ程度であるが、図１５では６０ｃｍ^２／Ｖｓ程度、図１６では４０ｃｍ^２／Ｖｓと、オフセット長Ｌｏｆｆが増加するほど低下する。

また、オフ電流も同様な傾向がある。

一方、オン電流にはオフセット長Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。

また、いずれもゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１０μＡを超えることが示された。

本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。

本実施例では、トランジスタ１００及びトランジスタ２００のオン電流についての計算結果を説明する。なお、計算を行うにあたり、トランジスタ１００及びトランジスタ２００の構造は、簡略化したものを用いている（図６参照）。また、計算にはｓｙｎｏｐｓｙｓ社製のｓｅｎｔａｕｒｕｓ ｄｅｖｉｃｅを用いている。

図６（Ａ）は、上記実施の形態で説明したトランジスタ１００のチャネル長方向の断面構造（図１（Ａ）のＡ−Ｂ間の断面構造）を、簡略化した図である。図６（Ｂ）は、図６（Ａ）のＯ−Ｐ間におけるＸ方向の断面図である。図６（Ｃ）は、図６（Ａ）のＱ−Ｒ間におけるＸ方向の断面図である。なお、図６において、図１と対応している箇所の符号は、図１で用いた符号と同一としている。また、トランジスタ２００の簡略した断面図において、トランジスタ２００は、トランジスタ１００の酸化物半導体層１０７を結晶性酸化物半導体層１３０に置き換えたトランジスタであるため、本実施例では図示しない。

トランジスタ１００及びトランジスタ２００におけるオン電流の計算結果に反映されるパラメータは以下のとおりである。また、酸化物半導体層１０７及び結晶性酸化物半導体層１３０の計算パラメータ（バンドギャップＥｇ、電子親和力χ、比誘電率及び電子移動度）は、同じとしている。
１．チャネル長Ｌ１：１０μｍ
２．ソース電極１０９ａ及びドレイン電極１０９ｂの長さＬ２：５μｍ
３．酸化物半導体層１０７の厚さＴ_ｏｓ：１０μｍ
４．絶縁層１１１の厚さＴ_Ｇ：０．２μｍ
５．チャネル幅Ｗ１：１００μｍ
６．ソース電極１０９ａ及びドレイン電極１０９ｂの幅Ｗ２：５μｍ
７．第１のゲート電極１０３に用いるタングステンの仕事関数φＭ：４．９ｅＶ
８．ソース電極１０９ａ及びドレイン電極１０９ｂに用いるチタンの仕事関数φＭ：４．０ｅＶ
９．第２のゲート電極１１３に用いるモリブデンの仕事関数φＭ：４．８ｅＶ
１０．酸化物半導体層１０７に用いるＩｎ−Ｇａ−Ｚｎ系金属酸化物のバンドギャップＥｇ：３．１５ｅＶ、電子親和力χ：４．３ｅＶ、比誘電率：１５、電子移動度：１０ｃｍ^２／Ｖｓ
１１．ゲート絶縁層１０５に用いる酸化窒化シリコンの比誘電率：４．１
１２．絶縁層１１１に用いる酸化シリコンの比誘電率：３．８

なお、第１のゲート電極１０３、ソース電極１０９ａ、ドレイン電極１０９ｂ、及び第２のゲート電極１１３は、各々の厚さに関わらず、同電位とみなして計算しているため、これらの厚さはオン電流に反映されない。また、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂにおける電圧降下は、その厚さにおいて、微小であるため、キャリア密度の高い酸化物半導体層１０６ａの厚さもオン電流に反映されないものとする。

酸化物半導体層１０７の厚さを１０μｍとし、ゲート電圧は１０Ｖとし、ドレイン電圧を０Ｖから２０Ｖまで変化させたときのトランジスタ１００及びトランジスタ２００のオン電流（ドレイン電流）の計算結果を、図７（Ａ）に示す。また、比較例として、キャリア密度の高い酸化物半導体層１０６ａのうち、ゲート絶縁層１０５と酸化物半導体層１０７に接している部分を除いたトランジスタについて、同様の計算を行い、その結果を図７（Ａ）に示す。図８（Ａ）は、図６（Ａ）に対応しており、比較例のトランジスタの断面構造を簡略化した図である。図８（Ｂ）は、図６（Ｂ）に対応する図８（Ａ）の断面図である。図８（Ｃ）は、図６（Ｃ）に対応する図８（Ａ）の断面図である。

図７（Ａ）の横軸はゲート電圧（Ｖ_ｇ）と示し、縦軸はドレイン電流（Ｖ_ｄ）を示している。図７（Ａ）より、比較例のトランジスタのオン電流（ドレイン電流）より、トランジスタ１００及びトランジスタ２００のオン電流（ドレイン電流）のほうが高い。

また、トランジスタ１００、トランジスタ２００及び比較例のトランジスタにおいて、ゲート電圧を１０Ｖ、ドレイン電圧を２０Ｖとし、酸化物半導体層１０７の厚さは、０．２μｍ、１．０μｍ、５．０μｍ、１０μｍとした場合のオン電流の計算結果を図７（Ｂ）に示す。

図７（Ｂ）の横軸は、酸化物半導体層１０７の厚さ（Ｔ_ＯＳ）を示し、縦軸は、ドレイン電流（Ｖ_ｄ）を示している。図７（Ｂ）より、比較例のトランジスタは、酸化物半導体層１０７の厚さが厚くなるにつれて、オン電流（ドレイン電流）が低減する。特に、ドレイン電圧が高くなるにつれて、オン電流（ドレイン電流）の低減は、顕著である。

これは、酸化物半導体層１０７の厚さ方向における抵抗によって生じた結果である。つまり、酸化物半導体層１０７の厚さが薄い場合は、該抵抗による影響（電圧降下）は小さく、オン電流（ドレイン電流）の低下に関与していなかったが、酸化物半導体層１０７の厚さが厚くなるにつれて、該抵抗による影響（電圧降下）が無視できなくなり、結果としてオン電流（ドレイン電流）が低減したといえる。

一方、トランジスタ１００及びトランジスタ２００は、酸化物半導体層１０７の厚さが厚くなる場合でも、オン電流（ドレイン電流）の低減が抑制され、オン電流（ドレイン電流）の向上が確認できる。

これは、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂを、酸化物半導体層１０７の端部を覆うように形成しているため、酸化物半導体層１０７の厚さが厚くなる場合でも、酸化物半導体層１０７の厚さ方向における抵抗の影響（電圧降下）を小さくすることができるからである。

以上より、トランジスタ１００及びトランジスタ２００は、キャリア密度の高い酸化物半導体層１０６ａ、１０６ｂが、酸化物半導体層１０７を介して対向し、且つ、酸化物半導体層１０７の端部の上面、下面、及び側面のそれぞれ一部、並びにゲート絶縁層１０５の上面一部と接しているため、オン電流（ドレイン電流）の低下を抑制でき、オン電流の向上を実現できる。

Ｉｎ、Ｓｎ、Ｚｎを含有する酸化物半導体（Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物）を用いたトランジスタは、酸化物半導体を形成する際に基板を加熱して形成すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。

なお、Ｉｎ、Ｓｎ、Ｚｎは組成比でそれぞれ５ａｔｏｍｉｃ％以上含まれていると好ましい。

Ｉｎ、Ｓｎ、Ｚｎを含有する酸化物半導体膜の形成後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。

また、ｎチャネル型のトランジスタのしきい値電圧をプラスシフトさせることができる。

ｎチャネル型のトランジスタのしきい値電圧をプラスシフトさせることにより、ｎチャネル型のトランジスタのオフ状態を維持するための電圧の絶対値を低くすることができ、低消費電力化が可能となる。

さらに、ｎチャネル型のトランジスタのしきい値電圧をプラスシフトさせて、しきい値電圧を０Ｖ以上にすれば、ノーマリーオフ型のトランジスタを形成することが可能となる。

以下、Ｉｎ、Ｓｎ、Ｚｎを含有する酸化物半導体を用いたトランジスタの特性を示す。

（サンプルＡ〜Ｃ共通条件）
組成比としてＩｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、ガス流量比をＡｒ／Ｏ２＝６／９ｓｃｃｍ、成膜圧力を０．４Ｐａ、成膜電力１００Ｗとして、１５ｎｍの厚さとなるように基板上に酸化物半導体層を形成した。

次に、酸化物半導体層を島状になるようにエッチングで加工した。

そして、酸化物半導体層上に５０ｎｍの厚さとなるようにタングステン層を形成し、これをエッチングで加工してソース電極及びドレイン電極を形成した。

次に、プラズマＣＶＤ法を用いて、シランガス（ＳｉＨ_４）と一酸化二窒素（Ｎ_２Ｏ）を用いて１００ｎｍの厚さとなるように酸化窒化珪素膜（ＳｉＯＮ）を形成してゲート絶縁層とした。

次に、１５ｎｍの厚さとなるように窒化タンタル膜を形成し、１３５ｎｍの厚さとなるようにタングステン膜を形成し、これらをエッチングで加工してゲート電極を形成した。

さらに、プラズマＣＶＤ法を用いて、３００ｎｍの厚さとなるように酸化窒化珪素膜（ＳｉＯＮ）を形成し、その後、１．５μｍの厚さとなるようにポリイミド膜を形成し層間絶縁膜とした。

次に、層間絶縁膜にコンタクトホールを形成し、５０ｎｍの厚さとなるように第１のチタン膜を形成し、１００ｎｍの厚さとなるようにアルミニウム膜を形成し、５０ｎｍの厚さとなるように第２のチタン膜を形成し、これらをエッチングで加工して測定用のパッドを形成した。

以上のようにしてトランジスタを有する半導体装置を形成した。

（サンプルＡ）
サンプルＡは酸化物半導体層の形成中に基板に意図的な加熱を施さなかった。

また、サンプルＡは酸化物半導体層の形成後であって、酸化物半導体層のエッチングで加工する前に加熱処理を施さなかった。

（サンプルＢ）
サンプルＢは基板を２００℃になるように加熱した状態で酸化物半導体層の形成を行った。

また、サンプルＢは酸化物半導体層の形成後であって、酸化物半導体層のエッチングで加工する前に加熱処理を施さなかった。

基板を加熱した状態で形成を行った理由は、酸化物半導体層中でドナーとなる水素を追い出すためである。

（サンプルＣ）
サンプルＣは基板を２００℃になるように加熱した状態で酸化物半導体層の形成を行った。

さらに、サンプルＣは酸化物半導体層の形成後であって、酸化物半導体層のエッチングで加工する前に窒素雰囲気で６５０℃１時間の加熱処理を施した後、酸素雰囲気で６５０℃１時間の加熱処理を施した。

窒素雰囲気で６５０℃１時間の加熱処理を施した理由は、酸化物半導体層中でドナーとなる水素を追い出すためである。

ここで、酸化物半導体層中でドナーとなる水素を追い出すための加熱処理で酸素も離脱し、酸化物半導体層中でキャリアとなる酸素欠損も生じてしまう。

そこで、酸素雰囲気で６５０℃１時間の加熱処理を施すことにより、酸素欠損を低減する効果を狙った。

（サンプルＡ〜Ｃのトランジスタの特性）
図１７（Ａ）にサンプルＡのトランジスタの初期特性を示す。なお、図１７（Ａ）において、実線はドレイン電流（Ｉ_ｄｓ）を示し、破線は電界効果移動度を示す。

図１７（Ｂ）にサンプルＢのトランジスタの初期特性を示す。なお、図１７（Ｂ）において、実線はドレイン電流（Ｉ_ｄｓ）を示し、破線は電界効果移動度を示す。

図１７（Ｃ）にサンプルＣのトランジスタの初期特性を示す。なお、図１７（Ｃ）において、実線はドレイン電流（Ｉ_ｄｓ）を示し、破線は電界効果移動度を示す。

サンプルＡのトランジスタの電界効果移動度は１８．８ｃｍ^２／Ｖｓｅｃであった。

サンプルＢのトランジスタの電界効果移動度は３２．２ｃｍ^２／Ｖｓｅｃであった。

サンプルＣのトランジスタの電界効果移動度は３４．５ｃｍ^２／Ｖｓｅｃであった。

ここで、サンプルＡ〜Ｃと同様の形成方法で形成した酸化物半導体層の断面を透過型顕微鏡（ＴＥＭ）で観察したところ、酸化物半導体層の形成時に基板加熱を行ったサンプルＢ及びサンプルＣと同様の形成方法で形成したサンプルには結晶性が確認された。

そして、驚くべきことに、形成時に基板加熱を行ったサンプルは、結晶性部分と非結晶性部分とを有し、結晶性部分はｃ軸配向していた。

通常の多結晶では結晶性部分の配向が揃っておらず、ばらばらの方向を向いているため、形成時に基板加熱を行ったサンプルは従来なかった新しい結晶構造であるといえる。

また、図１７（Ａ）〜（Ｃ）を比較すると、形成時に基板加熱を行うこと、又は、形成後に加熱処理を行うことにより、ドナーとなる水素元素を追い出すことができるため、ｎチャネル型トランジスタのしきい値電圧をプラスシフトできることが理解できる。

即ち、前記酸化物半導体層の形成時に基板加熱を行ったサンプルＢのしきい値電圧は、前記酸化物半導体層の形成時に基板加熱を行っていないサンプルＡのしきい値電圧よりもプラスシフトしている。

また、前記酸化物半導体層の形成時に基板加熱を行ったサンプルＢ及びサンプルＣを比較した場合、前記酸化物半導体層の形成後に加熱処理を行ったサンプルＣの方が、前記酸化物半導体層の形成後に加熱処理を行っていないサンプルＢよりもプラスシフトしていることがわかる。

また、水素のような軽元素は加熱処理の温度が高いほど離脱しやすいため、加熱処理の温度が高いほど水素が離脱しやすい。

よって、前記酸化物半導体層の形成時又は前記酸化物半導体層の形成後の加熱処理の温度を更に高めればよりプラスシフトが可能であると考察した。

（サンプルＢとサンプルＣのゲートＢＴストレス試験結果）
サンプルＢ（前記酸化物半導体層の形成後加熱処理なし）及びサンプルＣ（前記酸化物半導体層の形成後加熱処理あり）に対してゲートＢＴストレス試験を行った。

まず、基板温度を２５℃とし、Ｖ_ｄｓを１０Ｖとし、トランジスタのＶ_ｇｓ−Ｉ_ｄｓ特性の測定を行い、加熱及びプラスの高電圧印加を行う前のトランジスタの特性を測定した。

次に、基板温度を１５０℃とし、Ｖ_ｄｓを０．１Ｖとした。

次に、ゲート絶縁膜６０８に印加されるＶ_ｇｓに２０Ｖを印加し、そのまま１時間保持した。

次に、Ｖ_ｇｓを０Ｖとした。

次に、基板温度２５℃とし、Ｖ_ｄｓを１０Ｖとし、トランジスタのＶ_ｇｓ−Ｉ_ｄｓ特性の測定を行い、加熱及びプラスの高電圧印加を行った後のトランジスタの特性を測定した。

以上のようにして、加熱及びプラスの高電圧印加を行う前後のトランジスタの特性を比較することをプラスＢＴ試験と呼ぶ。

一方、まず基板温度を２５℃とし、Ｖ_ｄｓを１０Ｖとし、トランジスタのＶ_ｇｓ−Ｉ_ｄｓ特性の測定を行い、加熱及びマイナスの高電圧印加を行う前のトランジスタの特性を測定した。

次に、基板温度を１５０℃とし、Ｖ_ｄｓを０．１Ｖとした。

次に、ゲート絶縁膜６０８にＶ_ｇｓに−２０Ｖを印加し、そのまま１時間保持した。

次に、Ｖ_ｇｓを０Ｖとした。

次に、基板温度２５℃とし、Ｖ_ｄｓを１０Ｖとし、トランジスタのＶ_ｇｓ−Ｉ_ｄｓ特性の測定を行い、加熱及びマイナスの高電圧印加を行った後のトランジスタの特性を測定した。

以上のようにして、加熱及びマイナスの高電圧印加を行う前後のトランジスタの特性を比較することをマイナスＢＴ試験と呼ぶ。

図１８（Ａ）はサンプルＢのプラスＢＴ試験結果であり、図１８（Ｂ）はサンプルＢのマイナスＢＴ試験結果である。

図１９（Ａ）はサンプルＣのプラスＢＴ試験結果であり、図１９（Ｂ）はサンプルＣのマイナスＢＴ試験結果である。

プラスＢＴ試験及びマイナスＢＴ試験はトランジスタの劣化具合を判別する試験であるが、図１８（Ａ）及び図１９（Ａ）を参照すると少なくともプラスＢＴ試験の処理を行うことにより、しきい値電圧をプラスシフトさせることができることがわかった。

特に、図１８（Ａ）ではプラスＢＴ試験の処理を行うことにより、トランジスタがノーマリーオフ型になったことがわかる。

よって、トランジスタの作製時の加熱処理に加えて、プラスＢＴ試験の処理を行うことにより、しきい値電圧のプラスシフト化を促進でき、ノーマリーオフ型のトランジスタを形成することができることがわかった。

図２０はサンプルＡのトランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示す。

ここでは、測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。

なお、図２０ではチャネル幅１μｍの場合における電流量を図示している。

基板温度が１２５℃（１０００／Ｔが約２．５１）のときオフ電流は１×１０^−１９Ａ／μｍ以下となっていた。

基板温度が８５℃（１０００／Ｔが約２．７９）のときオフ電流は１×１０^−２０Ａ／μｍ以下となっていた。

つまり、シリコン半導体を用いたトランジスタと比較して極めて低いオフ電流であることがわかった。

なお、温度が低いほどオフ電流が低下するため、常温であればより低いオフ電流であることは明らかである。

１００ トランジスタ
１０１ 基板
１０２ 下地絶縁層
１０３ 第１のゲート電極
１０４ａ 島状のキャリア密度の高い酸化物半導体膜
１０４ｂ 島状のキャリア密度の高い酸化物半導体膜
１０５ ゲート絶縁層
１０６ａ キャリア密度の高い酸化物半導体膜
１０６ｂ キャリア密度の高い酸化物半導体膜
１０７ 酸化物半導体層
１０９ａ ソース電極
１０９ｂ ドレイン電極
１１１ 絶縁層
１１３ 第２のゲート電極
１３０ 結晶性酸化物半導体層
１５０ 開口部
２００ トランジスタ
１０００ 電磁調理器
１００１ コイル部
１００２ バッテリー
１００３ 半導体装置
１０１０ 電動自転車
１０１１ モータ部
１０１２ バッテリー
１０１３ 半導体装置

Claims (4)

1. 第１の電極と、
   前記第１の電極上の、ゲート絶縁層と、
   前記ゲート絶縁層上の、第１の酸化物半導体層及び第２の酸化物半導体層と、
   前記第１の酸化物半導体層及び前記第２の酸化物半導体層上の、第３の酸化物半導体層と、
   前記第３の酸化物半導体層上の、第４の酸化物半導体層及び第５の酸化物半導体層と、
   前記第４の酸化物半導体層と電気的に接続された、ソース電極と、
   前記第５の酸化物半導体層と電気的に接続された、ドレイン電極と、
   前記ソース電極、及び前記ドレイン電極上の、絶縁層と、
   前記絶縁層上の、第２の電極と、を有し、
   前記第１の酸化物半導体層のキャリア密度は、前記第３の酸化物半導体層のキャリア密度よりも高く、
   前記第２の酸化物半導体層のキャリア密度は、前記第３の酸化物半導体層のキャリア密度よりも高く、
   前記第４の酸化物半導体層のキャリア密度は、前記第３の酸化物半導体層のキャリア密度よりも高く、
   前記第５の酸化物半導体層のキャリア密度は、前記第３の酸化物半導体層のキャリア密度よりも高く、
   前記第１の電極は、前記第３の酸化物半導体層と重なる領域を有し、
   前記第２の電極は、前記第３の酸化物半導体層と重なる領域を有し、
   前記第３の酸化物半導体層は、チャネル長方向における、一方の端部と、他方の端部とを有し、
   前記第３の酸化物半導体層の一方の端部は、前記第１の酸化物半導体層及び前記第４の酸化物半導体層によって、覆われ、
   前記第３の酸化物半導体層の他方の端部は、前記第２の酸化物半導体層及び前記第５の酸化物半導体層によって、覆われていることを特徴とする半導体装置。
2. 第１の電極と、
   前記第１の電極上の、ゲート絶縁層と、
   前記ゲート絶縁層上の、第１の酸化物半導体層及び第２の酸化物半導体層と、
   前記第１の酸化物半導体層及び前記第２の酸化物半導体層上の、第３の酸化物半導体層と、
   前記第３の酸化物半導体層上の、第４の酸化物半導体層及び第５の酸化物半導体層と、
   前記第４の酸化物半導体層と電気的に接続された、ソース電極と、
   前記第５の酸化物半導体層と電気的に接続された、ドレイン電極と、
   前記ソース電極、及び前記ドレイン電極上の、絶縁層と、
   前記絶縁層上の、第２の電極と、を有し、
   前記第１の酸化物半導体層のキャリア密度は、前記第３の酸化物半導体層のキャリア密度よりも高く、
   前記第２の酸化物半導体層のキャリア密度は、前記第３の酸化物半導体層のキャリア密度よりも高く、
   前記第４の酸化物半導体層のキャリア密度は、前記第３の酸化物半導体層のキャリア密度よりも高く、
   前記第５の酸化物半導体層のキャリア密度は、前記第３の酸化物半導体層のキャリア密度よりも高く、
   前記第１の電極は、前記第３の酸化物半導体層と重なる領域を有し、
   前記第２の電極は、前記第３の酸化物半導体層と重なる領域を有し、
   前記第３の酸化物半導体層は、チャネル長方向における、一方の端部と、他方の端部とを有し、
   前記第３の酸化物半導体層の一方の端部の下側は、前記第１の酸化物半導体層と接する領域を有し、
   前記第３の酸化物半導体層の一方の端部の上側及び側面は、前記第４の酸化物半導体層と接する領域を有し、
   前記第３の酸化物半導体層の他方の端部の下側は、前記第２の酸化物半導体層と接する領域を有し、
   前記第３の酸化物半導体層の他方の端部の上側及び側面は、前記第５の酸化物半導体層と接する領域を有することを特徴とする半導体装置。
3. 請求項１又は請求項２において、
   前記第３の酸化物半導体層は、０．２μｍ以上１０μｍ以下の厚さを有することを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記第３の酸化物半導体層は、表面に対して垂直方向に沿うように、ｃ軸配向した結晶領域を有することを特徴とする半導体装置。