TWI538207B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI538207B
TWI538207B TW100139591A TW100139591A TWI538207B TW I538207 B TWI538207 B TW I538207B TW 100139591 A TW100139591 A TW 100139591A TW 100139591 A TW100139591 A TW 100139591A TW I538207 B TWI538207 B TW I538207B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
transistor
layer
insulating layer
Prior art date
Application number
TW100139591A
Other languages
English (en)
Other versions
TW201234593A (en
Inventor
鄉戶宏充
小林聰
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201234593A publication Critical patent/TW201234593A/zh
Application granted granted Critical
Publication of TWI538207B publication Critical patent/TWI538207B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Description

半導體裝置
本發明係關於包含氧化物半導體之半導體裝置。
於本說明書中，半導體裝置係指所有藉由利用半導體特性來操作之裝置。本說明書中所描述的電晶體係半導體裝置，且光電裝置、半導體電路、及包含該電晶體的電子裝置皆為半導體裝置。
被使用於許多以平板顯示器為典型的液晶顯示裝置與發光顯示裝置之電晶體(薄膜電晶體與類似物)已包含矽半導體(例如非晶矽或多晶矽)且被形成於玻璃基板上。
注意力已被導向一種技術，該技術取代了此種矽半導體，而是使用展現半導體特性的金屬氧化物以用於電晶體。應注意在此說明書中，展現半導體特性的金屬氧化物係指氧化物半導體。
氧化物半導體的範例包含單一成分金屬氧化物的鎢氧化物、錫氧化物、銦氧化物、鋅氧化物、及類似物以及同系化合物的以銦-鎵-鋅-氧為基的(In-Ga-Zn-O-based)氧化物。專利文件1與2已揭露將此氧化物半導體使用以形成電晶體作為顯示裝置之像素中的切換元件與類似物的技術。
除了上述液晶顯示裝置與發光顯示裝置以外，使用矽的半導體特性之半導體裝置包含電源裝置以供高功率施加。電源裝置為對於電氣裝置的電源控制為不可缺少的半導體裝置，且係被使用於例如電氣裝置之電池的保護電路、或用於驅動雙動力汽車中的電氣馬達之反向器。
典型的電源裝置有整流二極體、電源金氧半場效電晶體(MOSFET)、絕緣閘極雙極性電晶體(IGBT)、及類似物；電源裝置需要良好的崩潰電壓特性與高輸出電流。
例如，為矽半導體其中一者之矽碳化物(SiC)係被使用於具有良好的崩潰電壓之肖特基屏障二極體的技術係為已知(見專利文件3)。
[參考文件]
專利文件1：日本專利申請案公開號2007-123861
專利文件2：日本專利申請案公開號2007-096055
專利文件3：日本專利申請案公開號2007-133819
電源裝置對於高功率施加係有需要具有良好的崩潰電壓特性與高輸出電流；然而，在實際製造電源裝置時有許多問題。
例如，關於取得良好的崩潰電壓特性(汲極崩潰電壓)的方法，電源裝置的半導體層之厚度會增加；然而，僅增加半導體層的厚度會使輸出電流減少。
鑒於上述問題，本發明之一實施例的目的係提供具有良好特性的半導體裝置。
在形成通道區的半導體層具有大厚度以改善場效電晶體中崩潰電壓特性(汲極崩潰電壓)的情況下，由於半導體層之厚度方向的半導體層之電阻，導通狀態電流係減少。
導通狀態電流係指當場效電晶體導通時流於源極電極與汲極電極間之電流(汲極電流)。例如，導通狀態電流係指當場效電晶體之閘極電壓大於臨界電壓時流於源極電極與汲極電極間之電流(汲極電流)。
揭露於本發明之場效電晶體為具有兩個閘極電極的雙閘極電晶體，其中具有高載子密度的半導體層係被提供於半導體層形成通道區的部分。由於雙閘極電晶體，通道區可被形成於半導體層與絕緣層(其係被提供於兩閘極電極之各者與半導體層間)間的介面周圍，使得導通狀態電流可被改善。此外，具有高載子密度的半導體層係被提供於半導體層形成電晶體的部份，使得因半導體層之厚度方向的電阻所造成導通狀態電流的減少可被抑制。
再者，揭露於本發明之場效電晶體具有一種結構，其中形成通道區的半導體層之端部係被具有高載子密度的半導體層所覆蓋。依此結構，半導體層與源極及汲極電極間的接觸電阻可被減少；因此，導通狀態電流的減少可被抑制。
於本發明所揭露之場效電晶體中，具有大於矽半導體之帶寬的氧化物半導體係被使用於半導體層，使得良好的崩潰電壓特性(汲極崩潰電極)可被達成。
本發明之一實施例為一種半導體裝置，包含一第一閘極電極；一閘極絕緣層，覆蓋該第一閘極電極；一氧化物半導體層，與該第一閘極電極重疊且接觸該閘極絕緣層；具有高載子密度之氧化物半導體層，覆蓋該氧化物半導體層之端部；一源極電極與一汲極電極，與具有高載子密度之前述氧化物半導體層接觸；一絕緣層，覆蓋該源極電極、該汲極電極、與該氧化物半導體層；及一第二閘極電極，其與該絕緣層接觸且係被設於該源極電極與該汲極電極之間。具有高載子密度之該氧化物半導體層彼此面對而該氧化物半導體層係被插置於其間，且各前述氧化物半導體層係與該氧化物半導體層之端部的其中一者之上表面、下表面、與側表面之各者的一部分以及該閘極絕緣層之上表面的一部分相接觸。
再者，該氧化物半導體層的厚度較佳大於或等於0.2μm且小於或等於10μm，且該氧化物半導體層可為一結晶氧化物半導體層。依此結晶氧化物半導體層，可提供高度可靠的半導體裝置，其中電晶體之電氣特性因可見光或紫外線的照射所造成的改變可被抑制。該結晶氧化物半導體層包含一氧化物，其包含c軸對準的晶體(亦稱為CAAC(C-Axis Aligned Crystal))且不具有單晶結構也沒有非晶結構。
換句話說，本發明之另一實施例為上述半導體裝置，其中的氧化物半導體層為結晶半導體層，且結晶氧化物半導體層具有平行結晶半導體層的表面之a-b平面且具有對準垂直該表面之方向的c軸。
再者，本發明之另一實施例為包含具有鋅的結晶氧化物半導體層之半導體裝置。此外，本發明之另一實施例為包含具有鋅與銦的結晶氧化物半導體層之半導體裝置。
根據本發明之一實施例，導通狀態電流的減少可被抑制，且可提供具有高崩潰電壓特性(汲極崩潰電壓)的半導體裝置。
以下將參考所附圖式詳細說明本發明之實施例。然而，本發明並不受限於以下說明且對於所屬技術領域中具有通常知識者而言可在不超出本發明的範疇及精神的情況下對說明的模式及細節進行各種修改。因此，本發明不應被解釋為受限於以下實施例的說明。於用於解釋實施例之圖式中，相同部份或具有相同功能之部份係以相同的元件符號表示。相同的剖面線圖樣係應用於相似部分，且相似部份在某些情況下不會特別以元件符號表示。應注意的是，各圖式中所顯示的各結構之大小、層厚度、或區域係在某些情況下被放大以清楚表示。因此本發明不受限於圖式中所示的尺寸。
於包含於電晶體中的層(或電極)堆疊的圖式中，從上層之端部突出的下層的端部在某些情況下為了方便起見並未圖示於電晶體的平面圖中。
應注意的是，當說明中提到「A與B係彼此連接」時，A與B係彼此電氣連接的情況、及A與B係彼此直接連接的情況，皆包含於其中。此時，A與B之各者對應至物件(例如裝置、元件、電路、線路、電極、終端、導電膜、或層)。
應注意的是，電壓係指兩點的電位間的差，且電位係指在靜電場中給定點的單位電荷之靜電能(電位能)。應注意的是，一般而言，一個點的電位與參考電位(例如接地電位)間的差係被稱為電位或電壓，且電位與電壓在許多情況下係被使用為同義字。因此，於此說明書中，電位可被改述為電壓而電壓可被改述為電位，除非另有限定。
應注意的是，「源極(source)」與「汲極(drain)」的功能在例如在電路操作期間電流方向被改變的情況下可以切換。因此，在說明書中，用語「源極」與「汲極」可被使用以分別表示汲極與源極。
(實施例1)
於此實施例中，將參考第1A至1C圖、第2A至2D圖、及第3A至3D圖說明根據本發明一實施例之電晶體的結構與製造電晶體的方法。
<電晶體100的結構>
第1A圖為電晶體100的平面圖。應注意的是，為了方便起見，第1A圖中未圖示基底絕緣層102、閘極絕緣層105、及絕緣層111。第1A圖顯示作用為閘極電極的第一閘極電極103、作用為通道形成區的氧化物半導體層107、具有高載子密度的氧化物半導體層106a與106b、源極電極109a、汲極電極109b、及設於源極電極109a與汲極電極109b間之第二閘極電極113，其係重疊氧化物半導體層107且絕緣層111係被插置於其間，且係作用為背閘極電極。換句話說，電晶體100為雙閘極電晶體。
接著，沿線A-B所取的電晶體100之剖面圖係顯示於第1B圖。電晶體100在基板101上方包含基底絕緣層102、第一閘極電極103、閘極絕緣層105、氧化物半導體層107、具有高載子密度的氧化物半導體層106a與106b、源極電極109a、汲極電極109b、絕緣層111及第二閘極電極113。
沿線A-B所取的電晶體100之剖面圖係被說明。基底絕緣層102係設於基板101上方。第一閘極電極103係被設置成與基底絕緣層102接觸。第一閘極電極103係被閘極絕緣層105覆蓋。氧化物半導體層107重疊第一閘極電極103且係被設置成與閘極絕緣層105接觸。氧化物半導體層107的端部係被覆蓋具有高載子密度的氧化物半導體層106a與106b。源極電極109a與汲極電極109b係與具有高載子密度的氧化物半導體層106a與106b接觸。絕緣層111覆蓋氧化物半導體層107、源極電極109a與汲極電極109b。第二閘極電極113係接觸絕緣層111且係介於源極電極109a與汲極電極109b間。
此外，具有高載子密度的氧化物半導體層106a與106b彼此面對而氧化物半導體層107係被插置於其間，且各前述氧化物半導體層係與氧化物半導體層107之端部的其中一者之上表面、下表面、與側表面之各者的一部分以及閘極絕緣層105之上表面的一部分相接觸。
再者，第1A圖中沿線C-D所取的剖面圖係顯示於第1C圖。第1C圖顯示源極電極109a。具有高載子密度的氧化物半導體層106a係接觸氧化物半導體層107之所有上表面、下表面、與側表面。源極電極109a係與具有高載子密度的氧化物半導體層106a接觸。
於電晶體100中，由於具有高載子密度的氧化物半導體層106a與106b覆蓋氧化物半導體層107之端部且係接觸源極電極109a與汲極電極109b，故氧化物半導體層107與源極電極109a及汲極電極109b間的接觸電阻可被降低，使得由接觸電阻所產生之導通狀態電流的減少可被抑制。
當係為通道形成區的半導體層具有大厚度以改良場效電晶體中的崩潰電壓特性(汲極崩潰電壓)時，因半導體層之厚度方向的電阻使得導通狀態電流係被減少。然而，類似第1B圖與第1C圖，當具有高載子密度的氧化物半導體層106a與106b的部分係形成於閘極絕緣層105與氧化物半導體層107間時，因半導體層之厚度方向的電阻所造成導通狀態電流的減少可被抑制。
可預期的是，抑制導通狀態電流的減少之效果亦可在形成於閘極絕緣層105與氧化物半導體層107間之具有高載子密度的氧化物半導體層106a與106b的部分係被使用任何金屬材料、其合金材料、與類似物來取代的情況下被獲得。然而，在此情形下，接觸電阻沒有產生充分的效果，因為任何的金屬材料或其合金材料係接觸氧化物半導體層107。因此，較佳的情況是，具有高載子密度的氧化物半導體層106a與106b係形成於閘極絕緣層105與氧化物半導體層107間的部分中。
由於電晶體100為具有第一閘極電極103與第二閘極電極113的雙閘極電晶體，通道區可被形成於氧化物半導體層107與閘極絕緣層105間的介面周圍及氧化物半導體層107與絕緣層111間的介面周圍；因此，電晶體的導通狀態電流可被改善。
<電晶體100的組件>
關於基板101，可使用藉由熔融法(fusion method)或流動法(float method)所形成的不含鹼的玻璃基板、具有足以承受將於之後執行的熱處理之抗熱性的塑膠基板、或類似物。此外，可使用絕緣膜係被設於金屬基板(例如不鏽鋼基板)的表面上之基板、或絕緣膜係被設於半導體基板的表面上之基板。
關於玻璃基板，若將於之後執行的熱處理之溫度很高，則較佳係使用應變點為730℃或更高的玻璃基板。關於玻璃基板，係使用例如鋁矽酸鹽玻璃、硼鋁矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。應注意的是，當氧化鋇(BaO)的量大於三氧化二硼(B2O3)時，可獲得具有高抗熱性的實用玻璃。因此，較佳係使用BaO的量大於硼酸的玻璃基板。
應注意的是，取代上述玻璃基板，可使用以絕緣體(例如陶瓷基板、石英基板、或藍寶石基板)形成的基板。替代地，可使用結晶的玻璃或類似物。
設於基板101與第一閘極電極103間的基底絕緣層102不但可避免雜質元素自基板101擴散且可在用於製造電晶體的步驟中所包含的蝕刻步驟期間蝕刻基板101。因此，基底絕緣層102的厚度較佳為(但不限於)50nm或更多。應注意的是，基底絕緣層102係使用氧化物絕緣膜及/或氮化物絕緣膜(例如矽氧化物膜、鎵氧化物膜、鋁氧化物膜、矽氮化物膜、矽氮氧化物膜、鋁氮氧化物膜、及矽氮氧化合物膜)以單層結構或層狀結構來形成。當使用於基底絕緣層102時，具有高傳熱性的鋁氮化物膜、鋁氮氧化合物膜、矽氮化物膜對於改善散熱特別有效。由於鹼金屬(例如Li或Na)係不純物，較佳係減少鹼金屬的含量。在使用包含不純物(例如鹼金屬)之玻璃基板作為基板101的情況下，基底絕緣層102較佳係使用氮化物絕緣膜(例如矽氮化物膜或鋁氮化物膜)來形成以防止鹼金屬的進入，且於此情形下，氧化物絕緣膜較佳係形成於氮化物絕緣膜上方。
作為閘極電極的第一閘極電極103可被使用金屬材料(例如鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、或鈧、或包含任何這些材料作為主要成分之合金材料)來形成。此外，第一閘極電極103可具有單層結構或具有二或更多層的層狀結構。例如，可使用含有矽的鋁膜之單層結構、鋁膜與堆疊於其上的鈦膜之兩層結構、鎢膜與堆疊於其上的鈦膜之兩層結構、按順序堆疊為鈦模、鋁膜、鈦膜之三層結構、及類似物。
第一閘極電極103的厚度不特別限制且可根據以金屬材料、合金材料、或另一化合物形成之電阻及形成步驟所需時間的適當考量來決定。
閘極絕緣層105係接觸氧化物半導體層107因而需具有高品質。這是因為藉由移除不純物所獲得的i型或實質為i型的氧化物半導體層(氫濃度降低且被高度純化的氧化物半導體層)之氧化物半導體層107對於介面狀態與介面電荷極為敏感，因此氧化物半導體層107與閘極絕緣層105間的介面很重要。
閘極絕緣層105可被使用矽氧化物膜、鎵氧化物膜、鋁氧化物膜、矽氮化物膜、矽氮氧化物膜、鋁氮氧化物膜、及矽氮氧化合物膜來形成。應注意的是，閘極絕緣層105較佳在接觸氧化物半導體層107的部份包含氧。具體言之，氧化物絕緣膜較佳包含大量的氧，於(大量(a bulk of))的膜中其超過至少化學計量。例如，在矽氧化物膜被使用作為閘極絕緣層105的情況下，組成化學式為SiO2+α(應注意α>0)。藉由使用矽氧化物膜作為閘極絕緣層105，氧可被供應至氧化物半導體層107且可獲得良好的特性。再者，閘極絕緣層105較佳係在考量將形成的電晶體尺寸(通道長度與通道寬度)及閘極絕緣層105的步階覆蓋(step coverage)的情況下來形成。
當閘極絕緣層105係使用例如高k(high-k)材料(例如鉿氧化物、釔氧化物、鉿矽酸鹽(HfSixOy(x>0,y>0))、加入氮的鉿矽酸鹽(HfSixOyNz(x>0,y>0,z>0))、或鉿鋁酸鹽(HfAlxOy(x>0,y>0))來形成時，閘極漏電流可被減少。閘極絕緣層105可以單層結構或層狀結構來形成。當閘極絕緣層105的厚度增加時，閘極漏電流可被減少。應注意的是，閘極絕緣層的厚度可為大於或等於50nm及小於或等於500nm。
氧化物半導體層107可被使用四種成分的金屬氧化物(例如以銦-錫-鎵-鋅為基的(In-Sn-Ga-Zn-based)金屬氧化物)、三種成分的金屬氧化物(例如以銦-鎵-鋅為基的(In-Ga-Zn-based)金屬氧化物、以銦-錫-鋅為基的(In-Sn-Zn-based)金屬氧化物、以銦-鋁-鋅為基的(In-Al-Zn-based)金屬氧化物、以錫-鎵-鋅為基的(Sn-Ga-Zn-based)金屬氧化物、以鋁-鎵-鋅為基的(Al-Ga-Zn-based)金屬氧化物、或以錫-鋁-鋅為基的(Sn-Al-Zn-based)金屬氧化物)、兩種成分的金屬氧化物(例如以銦-鎵為基的(In-Ga-based)金屬氧化物、以銦-鋅為基的(In-Zn-based)金屬氧化物、以錫-鋅為基的(Sn-Zn-based)金屬氧化物、或以鋁-鋅為基的(Al-Zn-based)金屬氧化物)、單一成分的金屬氧化物(例如鋅氧化物、或類似物)來形成。除了上述金屬氧化物以外，可使用例如銦氧化物與錫氧化物、及這些金屬氧化物之其中一者之金屬氧化物以用於氧化物半導體層107。氧化物半導體層107較佳係考量後文中說明的結晶氧化物半導體的製造而使用包含鋅之金屬氧化物或包含鋅與銦之金屬氧化物來形成。舉例來說，以銦-鎵-鋅為基的金屬氧化物意指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，且對其組成比例沒有限制。再者，以銦-鎵-鋅為基的金屬氧化物可包含In、Ga、Zn以外的元素。
再者，氧化物半導體層107較佳係藉由充分移除不純物(例如氫)且充分供應氧而被高度純化。具體言之，氧化物半導體層107中的氫濃度係例如小於或等於5×1019atoms/cm3，較佳係小於或等於5×1018atoms/cm3，再較佳係小於或等於5×1017atoms/cm3。應注意的是，氧化物半導體層107中的氫濃度係由二次質譜儀(SMS)所測量。因氧化物半導體層107中的載子(例如氫)所產生的載子密度(其中氫係被降低至足夠低的濃度且其中能帶中因氧不足造成的缺陷狀態係藉由如上所述在後文中說明的製程中充分供應氧而被降低)係大於或等於1×1010/cm3且小於或等於1×1013/cm3。依此方式，藉由使用i型(本質(intrinsic))或實質i型的氧化物半導體，可獲得具有良好電氣特性之電晶體100。由於鹼金屬(Li或Na)為不純物，此種鹼金屬的含量較佳被降低。氧化物半導體層107中的鹼金屬濃度係2×1016cm-3或更低，較佳係1×1015cm-3或更低。再者，鹼土金屬的含量較佳為低，因為鹼土金屬亦為不純物。
具體言之，以銦-鎵-鋅-氧為基的金屬氧化物較佳係被使用為用於半導體裝置的半導體材料，因為當沒有施加電場時其具有足夠高的電阻，且因為其具有高場效移動性。
場效電晶體的汲極崩潰電壓係由氧化物半導體層的厚度來決定。因此，為了增加汲極崩潰電壓，氧化物半導體層107的厚度較佳係為厚且可根據期望的汲極崩潰電壓來做選擇。因此，考量源極電極與汲極電極間的電流量，氧化物半導體層107的厚度較佳係為0.2μm至10μm的範圍內。
現在將說明包含氧化物半導體的電晶體之汲極崩潰電壓。
當半導體中的電場達到特定臨界值時，碰撞電離(impact ionization)會發生，由高電場所加速的載子會碰撞空乏層中的晶格，因而產生成對的電子與電洞。當電場變得更高時，由碰撞電離所產生之成對的電子與電洞會進一步藉由電場而加速，而使碰撞電離重複，導致突崩崩潰(avalanche breakdown)，其中電流係指數地增加。此碰撞電離因載子(電子與電洞)具有大於或等於半導體的能帶間隙之動能而發生。已知顯示碰撞電離的機率之碰撞電離係數與能帶間隙相關且當能帶間隙增加時碰撞電離未必會發生。
由於氧化物半導體的能帶間隙為3.15eV，其係大於矽的能帶間隙(1.12eV)，故突崩崩潰預期未必會發生。因此，包含氧化物半導體的電晶體具有高汲極崩潰電壓，使得導通狀態電流即使當施加高電場時也不容易以指數方式急遽增加。
接著，將說明包含氧化物半導體的電晶體之熱載子衰退(hot-carrier degradation)。
熱載子衰退係指電晶體特性的惡化，例如臨界電壓或閘極漏電流中的偏移，其起因係如後所述：被迅速地加速的電子在進入閘極絕緣膜之通道中的汲極附近受損且在閘極絕緣膜與氧化物半導體間的介面處變成固定的電荷或形成陷阱能階(trap level)。熱載子衰退的因素為例如通道-熱-電子受損(channel-hot-electron injection；CHE受損)及汲極-突崩-熱-載子受損(drain-avalanche-hot-carrier injection；DAHC受損)。
由於矽的能帶間隙係窄，電子有可能被如同由於突崩崩潰之突崩般產生，且被加速成非常迅速以越過障壁至閘極絕緣膜之電子在數量上係增加。然而，氧化物半導體具有寬能帶間隙；因此，突崩崩潰未必會發生且對於熱載子衰退的抵抗能力較矽為高。因為此理由，可知包含氧化物半導體之電晶體具有高汲極崩潰電壓。因此，此實施例中所述之電晶體係適用於用於高功率施加的電源裝置，例如整流二極體或絕緣閘極雙極性電晶體(IGBT)。
具有高載子密度的氧化物半導體層106a與106b(其覆蓋氧化物半導體層107的端部)可被使用以銦-鋅-氧為基的(In-Zn-O-based)材料、以銦-錫-氧為基的(In-Sn-O-based)材料、以銦-氧為基的(In-O-based)材料、或以錫-氧為基的(Sn-O-based)材料來形成。上述材料可包含SiOx(x>0，例如SiO2)；當上述材料包含SiOx時，要將具有高載子密度的氧化物半導體層106a與106b變成非晶會較容易。於此情形下，當熱處理係在用以製造電晶體100的步驟中被執行時，具有高載子密度的氧化物半導體層106a與106b可避免被結晶化。具有高載子密度的氧化物半導體層106a與106b可具有大於或等於1nm且小於或等於200nm之厚度。
源極電極109a與汲極電極109b可被使用在第一閘極電極103的說明中提到的任何金屬材料與合金材料來形成，且電極的結構之厚度可根據關於第一閘極電極103的說明而被適當地決定。
絕緣層111可被使用在閘極絕緣層105的說明中提到的任何絕緣膜來形成。絕緣層111亦接觸係為通道形成區的氧化物半導體層107；因此，絕緣層111較佳在接觸氧化物半導體層107的部份包含氧，且具體言之，絕緣層111較佳係使用矽氧化物膜來形成。藉由使用矽氧化物膜(SiO2+α(應注意α>0))，氧可被供應至氧化物半導體層107且可獲得良好的特性。替代地，亦可使用在閘極絕緣層105的說明中提到的高k(high-k)材料。再者，絕緣層111可以單層結構或層狀結構來形成。當絕緣層111的厚度增加時，於後閘極側的閘極漏電流可被減少。絕緣層111的厚度較佳係大於或等於50nm且小於或等於500nm。
作為背閘極電極的第二閘極電極113可被使用在第一閘極電極103的說明中提到的任何金屬材料與合金材料來形成，且電極的結構之厚度可根據關於第一閘極電極103的說明而被適當地決定。
至於可靠度，包含氧化物半導體的電晶體之電氣特性係因可見光或紫外線的照射或熱或電場的施加而改變。關於電氣特性的改變之範例，電晶體變成「常時導通(normally-on)」的電晶體，其中汲極電流即使在沒有電壓被施加至閘極電極(Vg=0)的狀態下亦會流動。在根據本發明之一實施例的電晶體100被考量為n通道(n-channel)電晶體(其中電子為大多數的載子)的情形下，於汲極電流中的電子流於形成為空乏層之區域中。換句話說，電子於其中流動的區域包含於設有源極電極109a、汲極電極109b、及絕緣層111之側的氧化物半導體層107(第1B圖中之氧化物半導體層107之上側)。因此，電洞係被電子感應且被導引至氧化物半導體層107側(第1B圖中的絕緣層111之底側)上的絕緣層111；於是，可知電晶體隨著時間的經過變成常時導通。因此，由於電晶體100具有第二閘極電極113，可將給定電位施加至第二閘極電極113，且臨界電壓(Vth)係被控制，使得電晶體可被避免常時導通。
現在將參考第2A至2D圖說明第二閘極電極113的外形。
第2A圖所示的第二閘極電極113與第1A圖所示的第二閘極電極113具有相同外形。第二閘極電極113可被形成為平行第一閘極電極103且重疊源極電極109a與汲極電極109b且絕緣層111係被插置於其間。於此情形下，施加至第二閘極電極113的電位與施加至第一閘極電極103的電位可被獨立地控制。因此，上述優點效果可被獲得。
如第2B圖所示，第二閘極電極113有可能平行第一閘極電極103但是不重疊源極電極109a與汲極電極109b。同樣的在此組構中，由於施加至第二閘極電極113的電位與施加至第一閘極電極103的電位可被獨立地控制，故臨界電壓(Vth)可被控制，使得電晶體可被避免常時導通。
如第2C圖所示，第二閘極電極113可被連接至第一閘極電極103。換句話說，第一閘極電極103與第二閘極電極113可被彼此電氣連接，透過形成於閘極絕緣層105與絕緣層111中的開口150。在此情形下，施加至第二閘極電極113的電位與施加至第一閘極電極103的電位係相等。因此，電晶體可被避免變成常時導通。
如第2D圖所示，第二閘極電極113不一定要連接至第一閘極電極103，且可處於浮接狀態(floating state)。
再者，如同第2B圖中的結構，第2C圖與第2D圖所示的結構中第二閘極電極113有可能不重疊源極電極109a與汲極電極109b且絕緣層111係被插置於其間。
雖然未於第1A至1C圖中顯示，保護絕緣層可被設置於電晶體100中之絕緣層111或第二閘極電極113上方。
<電晶體100的製造方法>
接著，將參考第3A至3D圖說明製造電晶體100的方法。
基底絕緣層102係被形成於基板101上方。透過此程序，可獲得使得玻璃基板中的不純物可被避免進入將被形成的電晶體之效果。
基底絕緣層102可被藉由濺鍍法、CVD法、塗佈法等類似方法來形成。
應注意的是，當基底絕緣層102係藉由濺鍍法來形成時，基底絕緣層102較佳係當在處理室中仍存在的氫、水、氫氧基、氫化物或類似物被移除時才形成。這是為了避免氫、水、氫氧基、氫化物或類似物仍包含於基底絕緣層102中。較佳係使用包覆真空泵(entrapment vacuum pump)以移除在處理室中仍存在的氫、水、氫氧基、氫化物或類似物。關於包覆真空泵，較佳係使用例如低溫泵、離子泵、鈦昇華泵(titanium sublimation pump)。抽真空單元可為設有冷阱(cold trap)的渦輪泵。氫、水、氫氧基、氫化物或類似物係被以低溫泵抽真空而從處理室移除；因此，當基底絕緣層102係被形成於處理室中時，基底絕緣層102中所含有的不純物之濃度可被降低。
較佳係使用高純度氣體(其中例如氫、水、氫氧基、或氫化物的不純物係被移除至不純物濃度係以ppm或ppb來表示的程度)來作為形成基底絕緣層102時所使用的濺鍍氣體。
於此實施例中，基板101係被轉送至處理室，包含高純度氧的濺鍍氣體(其中氫、水、氫氧基、氫化物、或類似物係被移除)係被導入處理室中，且透過使用矽靶材，矽氧化物膜係在基板101上方被形成為基底絕緣層102。應注意的是，當基底絕緣層102被形成時，基板101可被加熱。
當基底絕緣層102係使用例如層狀結構而形成時，矽氮化物膜係被使用矽靶材與包含高純度氮之濺鍍氣體(其中例如氫、水、氫氧基、氫化物、或類似物係被移除)於矽氧化物膜與基板間形成。同樣在該情形下，如在矽氧化物膜的情形，較佳係在處理室中仍存在的氫、水、氫氧基、氫化物或類似物被移除的狀態下才形成。應注意的是，在處理中，基板101可被加熱。
在矽氮化物膜與矽氧化物膜係堆疊成基底絕緣膜的情況下，矽氮化物膜與矽氧化物膜可使用相同矽靶材在相同處理室中被形成。首先，矽氮化物膜係以包含氮的蝕刻氣體被引入且設置於處理室中的矽靶材被使用的方式來形成。接著，矽氧化物膜係以將氣體轉換為包含氧的蝕刻氣體且使用相同的矽靶材的方式來形成。矽氮化物膜與矽氧化物膜可在不暴露於空氣中的情況下連續形成；因此，可避免例如氫、水、氫氧基、或氫化物的不純物被矽氮化物膜的表面吸收。
接著，第一閘極電極103係形成於基板101(其上方係形成有基底絕緣層102)上方。第一閘極電極103可被以藉由濺鍍法(物理氣相沈積法(PVD法)、真空沈積法、化學氣相沈積法(CVD法))使導電膜形成於基板101上方；光阻遮罩係藉由第一微影(photolithography)步驟於導電膜上方形成；及導電膜係使用光阻遮罩來蝕刻(或處理)的方式來形成。替代地，光阻遮罩係由列印(printing)法或噴墨(ink-jet)法取代微影步驟，使得形成第一閘極電極103的步驟數量可被減少。應注意的是，第一閘極電極103的端部較佳具有錐狀的外形，因為與之後將形成的閘極絕緣層105間的覆蓋可被改善。在使用微影步驟的情形下，錐狀的外形可被藉由蝕刻同時將光阻遮罩倒退而獲得。
於此實施例中，具有厚度為150nm的鎢膜係藉由濺鍍法來形成為將為第一閘極電極103之導電膜，然後使用藉由第一微影步驟形成的光阻遮罩來蝕刻以形成第一閘極電極103。
覆蓋第一閘極電極103之閘極絕緣層105係被形成。閘極絕緣層105可被使用類似基底絕緣層102中的方法來形成。當矽氧化物層係由濺鍍法形成時，矽靶材或石英靶材係被使用作為靶材且氧或氧與氬的混合氣體係被使用作為濺鍍氣體。
例如，較佳係將使用微波(頻率為2.45GHz的微波)之高密度電漿輔助CVD法使用於絕緣層係由CVD法所形成的情況下。這是因為使用絕緣層(其為緻密的(dense)且具有高崩潰電壓與高品質)作為閘極絕緣層105會提供閘極絕緣層105與被高度純化的氧化物半導體層(其氫濃度係被降低)間的緊密接觸，使得介面狀態可被降低且介面特性可為良好的。此外，由於使用高密度電漿輔助CVD法所形成的絕緣層可具有一致的厚度，故絕緣層具有絕佳的步階覆蓋。再者，關於使用高密度電漿輔助CVD法所形成的絕緣層，其厚度可被準確地控制。
於此實施例中，200nm厚的矽氮氧化物膜係藉由濺鍍法而形成。閘極絕緣層105較佳係被使用，使得氫濃度被降低。閘極絕緣層105可利用類似形成基底絕緣層102中的方法來形成。例如，閘極絕緣層105係使用含有高純度氧之濺鍍氣體(其中氫、水、氫氧基、氫化物、或類似物係被移除)來形成，或閘極絕緣層105係當處理室中仍存在的氫、水、氫氧基、氫化物、或類似物被移除時被形成。再者，較佳係預熱處理係在閘極絕緣層105被形成之前被執行，以移除仍存在於濺鍍裝置的內壁上、靶材的表面上、或靶材材料中的水分或氫；在預熱處理後，基板或濺鍍裝置係被冷卻；然後，在沒有暴露於空氣的情況下，形成閘極絕緣層105。
接著，在形成具有高載子密度的氧化物半導體層106a與106b的步驟中，在形成氧化物半導體層107前，具有高載子密度的氧化物半導體膜與其蝕刻的一組形成係被執行一次。首先，在閘極絕緣層105上方，具有高載子密度的氧化物半導體膜係被形成。具有高載子密度的氧化物半導體膜可被使用用於類似將於之後形成的氧化物半導體膜117中的方法來形成。於此實施例中，關於上述材料，含有SiO2的In-Sn-O膜係被藉由濺鍍法來形成為具有50nm的厚度。
因此，氧化物半導體膜係被使用由第二微影步驟所形成的光阻遮罩來蝕刻，使得具有高載子密度的島形氧化物半導體層104a與104b係被形成。此時，氧化物半導體膜較佳係被蝕刻使得具有高載子密度的島形氧化物半導體層104a與104b的端部係為錐狀。關於此蝕刻步驟，可使用濕蝕刻處理、乾蝕刻處理、或兩者一起。至於用於濕蝕刻的蝕刻劑，可使用磷酸、乙酸、與硝酸的混合溶液、氨過氧化氫混合物(31wt%過氧化氫水：28wt%氨水：水=5：2：2(體積比))或類似物。此外，亦可使用ITO-07N(KANTO CHEMICAL CO.,INC.所製造)。
濕蝕刻之後，藉由清潔處理，蝕刻劑係與被蝕刻的材料一起被移除。包含蝕刻劑與被蝕刻掉的材料之廢液可被純化且材料可被再利用。當例如銦的材料係從蝕刻後的廢液中搜集並再利用時，資源可被有效率地使用且成本可被降低。
至於乾蝕刻處理的蝕刻氣體，較佳係使用含有氯的氣體(以氯為基的氣體，氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氟化碳(CF4))。
替代地，亦可使用含有氟的氣體(以氟為基的氣體，例如例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))、溴化氫(HBr)、氧(O2)、任何將例如氦(He)或氬(Ar)之稀有氣體加入這些氣體中者、或類似物。
關於乾蝕刻法，可使用平行板反應式離子蝕刻(RIE)法或感應耦合電漿(ICP)蝕刻法。為了將該層蝕刻成期望的外形，可適當地調整蝕刻條件(施加至線圈狀電極的電源量、施加至基板側之電極的電源量、基板側之電極的溫度、或類似物)。
接著，氧化物半導體層107係被形成為接觸具有高載子密度的島形氧化物半導體層104a與104b並重疊第一閘極電極103，且閘極絕緣層105係被插置於其間。首先，在閘極絕緣層105與具有高載子密度的島形氧化物半導體層104a與104b上方，氧化物半導體膜117係被藉由濺鍍法、塗佈法、列印法、或類似方法而形成。
於此實施例中，氧化物半導體膜117係被藉由濺鍍法來形成。氧化物半導體膜117係被以濺鍍氣體(其中，氫、水、氫氧基、氫化物或類似物係被移除)被引入處理室中且金屬氧化物係被使用作為靶材同時基板係被保持於保持在降壓狀態的處理室中且仍存在處理室中的水分係被移除的方式來形成。較佳係使用包覆真空泵以移除在處理室中仍存在的氫、水、氫氧基、氫化物或類似物。例如，較佳係使用例如低溫泵、離子泵、或鈦昇華泵。抽真空單元可為設有冷阱的渦輪泵。例如，氫、水、氫氧基、氫化物或類似物(更佳係包含含有碳原子的化合物)係被使用低溫泵而從處理室中被排出。因此，氧化物半導體膜117中所含有的不純物之濃度可被降低。氧化物半導體膜117可在基板被加熱時被形成。在預熱處理被以類似形成閘極絕緣層105的方法執行之後，氧化物半導體膜117係被形成。
再者，當濺鍍裝置之處理室的洩露率被設為小於或等於1×10-10Pa‧m3/second時，例如鹼金屬或氫化物之不純物進入藉由濺鍍法所形成之氧化物半導體膜的機會可被降低。再者，由於使用包覆真空泵作為真空系統，可降低來自真空系統之不純物(例如鹼金屬、氫原子、氫分子、水、氫氧基、或氫化物)的逆流。
關於藉由濺鍍法中用以形成氧化物半導體膜117的靶材，由以上說明可使用含有鋅的金屬氧化物靶材或含有鋅與銦的金屬氧化物靶材。可使用含有大於或等於2wt%及小於或等於10wt%之SiO2的靶材。氧化物半導體膜的靶材之充填率係大於或等於90%且小於或等於100%，較佳係大於或等於95%且小於或等於99.9%。使用具有高充填率的氧化物半導體膜之靶材的氧化物半導體膜117係為緻密的。
於此實施例中，厚度為500nm的氧化物半導體膜117係使用以銦-鎵-鋅為基的金屬氧化物靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳比])來形成。至於靶材，可使用以銦-鎵-鋅為基的金屬氧化物靶材(組成比例為In2O3：Ga2O3：ZnO=1：1：1[莫耳比])、以銦-鎵-鋅為基的金屬氧化物靶材(組成比例為In：Ga：Zn=1：1：0.5[原子比])、或以銦-鎵-鋅為基的金屬氧化物靶材(組成比例為In：Ga：Zn=1：1：1[原子比])。
氧化物半導體膜117可藉由濺鍍法於稀有氣體(典型為氬)大氣、氧大氣、或稀有氣體(典型為氬)與氧大氣中形成。較佳係使用高純度氣體(其中例如氫、水、氫氧基、或氫化物的不純物係被移除至不純物濃度係以ppm或ppb來表示的程度)來作為形成氧化物半導體膜117時所使用的濺鍍氣體。
於此實施例中，關於膜形成條件之範例，可應用以下條件：基板101與靶材間的距離為170nm；基板溫度為250℃；壓力為0.4Pa；直流功率(DC)為0.5kW；且大氣含有氧、大氣含有氬、或大氣含有氧與氬。
關於預熱，較佳係基板101(透過直到及包含形成閘極絕緣層105的步驟之步驟所形成)在濺鍍裝置的預熱室中被預熱且基板101上吸收的例如氫、水、氫氧基、或氫化物的不純物係被消除與移除，使得氧化物半導體膜117中的氫僅可能的少。關於預熱室中所提供的抽真空單元，較佳係低溫泵。應注意的是，此預熱處理可被省略。此外，預熱步驟可被執行於其上尚未形成第一閘極電極103之基板101上、或可被執行於其上尚未形成作為源極電極109a與汲極電極109b的導電膜之基板101上。
應注意的是，在藉由濺鍍法形成氧化物半導體膜117之前，較佳係執行反向濺鍍(其中離子體(plasma)係藉由氬氣的引入所產生)，且依附於閘極絕緣層105之表面上的粒子係被移除，使得閘極絕緣層105與氧化物半導體層107間的介面處之電阻可被降低。反向濺鍍係指變更基板的表面之方法，其係藉由在氬大氣中使用RF電源來施加電壓至基板以在基板的附近形成離子體。應注意的是，可使用氮大氣、氦大氣、或類似物來代替氬大氣。替代地，可使用於其中加入氧、氫、氧化二氮或類似物之氬大氣。可使用於其中加入氯、四氟化碳或類似物之氬大氣。
步驟進行到目前的結構係顯示於第3A圖。
接著，氧化物半導體膜係被使用藉由第三微影步驟所形成的光阻遮罩來蝕刻，使得島形氧化物半導體層係被形成。用於島形氧化物半導體層的第三微影步驟可類似其他微影步驟。用於蝕刻氧化物半導體膜117的步驟可被以類似形成具有高載子密度的島形氧化物半導體層104a與104b的方式來形成。此時，蝕刻係較佳被執行使得島形氧化物半導體層的端部具有錐狀的外形。
接著，第一熱處理係被執行於島形氧化物半導體層以形成氧化物半導體層107。
第一熱處理的溫度係高於或等於400℃且低於或等於750℃，較佳係高於或等於400℃且低於或等於基板的應變點。於此，基板係被引入電爐(其為一種熱處理裝置)中且係在島形氧化物半導體層於惰性氣體(例如氮)或稀有氣體大氣中以450℃執行熱處理達一小時。接著，氧化物半導體層沒有暴露至空氣；於是，氫、水、氫氧基、氫化物、或類似物可被避免進入島形氧化物半導體層中。因此，其氫濃度係被降低且被純化並為i型或實質為i型的氧化物半導體層107可被獲得。換句話說，島形氧化物半導體層之去水與去氫作用中的至少一者可藉由此第一熱處理來執行。
應注意的是，於第一熱處理中，較佳係氫、水、氫氧基、氫化物、或類似物不包含於氮或稀有氣體(例如氦、氖、或氬)中。被引入熱處理裝置中之氮或稀有氣體(例如氦、氖、或氬)的純度較佳為6N(99.9999%)或更多，更加為7N(99.99999%)或更多(亦即，不純物濃度較佳為1ppm或更少，較佳為0.1ppm或更少)。
再者，島形氧化物半導體層之第一熱處理可在形成島形氧化物半導體層之前被執行。換句話說，第一熱處理可被執行於氧化物半導體膜117。在此情形下，在第一熱處理之後，基板被拿出熱處理裝置，然後第三微影步驟係被執行，使得蝕刻係被執行以形成島形氧化物半導體層。
使用於第一熱處理的熱處理裝置並沒有特別的限定，可使用用於藉由從加熱器(例如電阻加熱器)來熱傳導或熱輻射加熱將被處理的物件之裝置。例如，可使用電爐、快速熱退火(RTA)裝置(如氣體快速熱退火(GRTA)裝置或燈快速熱退火(LRTA)裝置)。LRTA裝置為藉由自燈(例如鹵素燈、金屬氯化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈)所發出的光(電磁波)的輻射來加熱將被處理的物件之裝置。GRTA裝置為使用高溫氣體進行熱處理的裝置。
步驟進行到目前的結構係顯示於第3B圖。
接著，為了形成具有高載子密度的氧化物半導體層106a與106b，藉由類似以上方法的方法再次形成50nm厚的具有高載子密度的氧化物半導體膜。於此程序中，具有高載子密度的氧化物半導體膜與具有高載子密度的島形氧化物半導體層104a與104b係彼此接合且被處理成期望的外形，使得具有高載子密度的氧化物半導體層106a與106b係被形成。
接著，用以形成源極電極109a與汲極電極109b的導電膜係被形成為接觸閘極絕緣層105與氧化物半導體層107。導電膜可被藉由類似形成第一閘極電極103中的方法來形成。於此實施例中，厚度為150nm的鈦膜係藉由濺鍍法形成。接著，所形成的導電膜(於此係鈦膜)係被使用藉由第四微影步驟所形成的光阻遮罩來蝕刻，使得源極電極109a與汲極電極109b係被形成。此時，蝕刻係較佳被執行使得源極電極109a與汲極電極109b的端部具有錐狀的外形。
再者，形成於氧化物半導體層107上方之具有高載子密度的氧化物半導體膜係被使用源極電極109a與汲極電極109b作為遮罩來蝕刻，使得具有高載子密度的氧化物半導體層106a與106b係被形成以覆蓋氧化物半導體層107的端部。於此，源極電極109a與汲極電極109b係被使用作為遮罩；因此，在某些情況下，於氧化物半導體層107上方之具有高載子密度的氧化物半導體層106a與106b之錐狀部分係被形成以從源極電極109a與汲極電極109b突出。於此程序中，氧化物半導體層107的蝕刻率有可能實質等於氧化物半導體層107上方之具有高載子密度的氧化物半導體膜的蝕刻率。因此，較佳係參考當具有高載子密度的氧化物半導體層106a與106b係形成時具有高載子密度的氧化物半導體膜之蝕刻率，對蝕刻時間作適當調整來對氧化物半導體膜進行處理。
步驟進行到目前的結構係顯示於第3C圖。
接著，絕緣層111係形成為接觸部分的氧化物半導體層107、部分的具有高載子密度的氧化物半導體層106a與106b、源極電極109a、及汲極電極109b。絕緣層111可藉由類似基底絕緣層102與閘極絕緣層105中的方法來形成。於此實施例中，200nm厚的矽氧化物膜係藉由濺鍍法而形成。
之後，較佳係執行與第一熱處理的溫度不同之熱處理。藉由熱處理，氧係被從閘極絕緣層105與絕緣層111供應至氧化物半導體層107。同樣的，熱處理的溫度越高，因光輻射或BT應力(BT stress)的施加所造成在臨界電壓(Vth)中改變的量會變得越多。然而，當熱處理之熱溫度高於320℃時，導通特性會衰減。因此，熱處理係在大氣為惰性大氣、氧大氣、或氧與氮的混合大氣、且熱溫度係高於或等於200℃且低於或等於400℃(較佳係高於或等於250℃且低於或等於320℃)的情況下被執行。此外，熱處理時間係大於或等於1分鐘且小於或等於24小時。需注意熱處理可在之後將形成的第二閘極電極113的形成之後被執行。
此外，矽氮化物膜可被形成於絕緣層111上方以避免水分或鹼金屬進入氧化物半導體層107中。由於鹼金屬(例如Li或Na)係不純物，較佳係減少氧化物半導體層107中例如鹼金屬的含量。氧化物半導體層107中的鹼金屬濃度係2×1016cm-3或更低，較佳係1×1015cm-3或更低。再者，氧化物半導體層107中的鹼土金屬的含量較佳為低，因為鹼土金屬亦為不純物。應注意的是，在稍後說明的第二閘極電極113被形成之後，矽氮化物膜可被形成為保護絕緣層。
接著，作用為背閘極電極的第二閘極電極113係形成為接觸絕緣層111且介於源極電極與汲極電極間。第二閘極電極113係被以導電膜被形成於絕緣層111上方然後所形成的導電膜係被使用藉由第五微影步驟所形成的光阻遮罩來蝕刻的方式來形成。第二閘極電極113可被藉由類似第一閘極電極103、源極電極109a、與汲極電極109b中的方法來形成。於此實施例中，第二閘極電極113係藉由濺鍍法使用150nm厚的鉬膜來形成。
步驟進行到目前的結構係顯示於第3D圖。
因此，可形成於其中導通狀態電流的降低可被抑制且具有高崩潰電壓特性(汲極崩潰電壓)之電晶體。應注意的是，此實施例可適當結合說明於其他實施例的任何結構來實施。
(實施例2)
於此實施例中，將說明具有與實施例1中所說明的電晶體100之結構有部份不同的結構之電晶體200。
於此實施例中所說明的電晶體200中，實施例1中所說明的電晶體100之氧化物半導體層107包含結晶氧化物半導體。結晶氧化物半導體可藉由以下兩種類型的方法來形成。
一種方法是以氧化物半導體形成兩次且熱處理執行兩次的方式(為了方便起見，此方法稱為方法1)形成結晶氧化物半導體膜，而另一種方法是以基板係在氧化物半導體被形成時被加熱的方式(為了方便起見，此方法稱為方法2)形成結晶氧化物半導體膜。應注意的是，由以上任一方法形成的結晶氧化物半導體膜具有一區域，其中晶體係在c軸方向垂直對準膜表面且既不是單晶也不是非晶。換句話說，使用上述任一方法，所形成的結晶氧化物半導體包含具有c軸對準的晶體(亦稱為CAAC)之氧化物。因此，於此實施例中，形成電晶體200的通道區之結晶氧化物半導體層(CAAC層)係作為結晶氧化物半導體層130。
電晶體200的平面結構係類似於電晶體100的平面結構。第4A圖為電晶體200的平面圖。第4B圖為電晶體200中沿線E-F所取的剖面圖。第4C圖為電晶體200中沿線G-H所取的剖面圖。應注意的是，第4A至4C圖中，與第1A至1C圖類似的元件係使用相同的元件符號。
於此實施例所說明的電晶體200可說是將實施例1的電晶體100之氧化物半導體層107以結晶氧化物半導體層130取代而成的電晶體。因此，於此實施例中，僅說明結晶氧化物半導體層130，而電晶體200中沿線E-F所取的之剖面結構與沿線G-H所取的剖面結構之詳細說明可參考實施例1所說明的電晶體100中沿線A-B所取的剖面結構及沿線C-D所取的剖面結構之說明。
電晶體200具有與電晶體100相同的結構，除了電晶體100中的氧化物半導體層107係改變為結晶氧化物半導體層130；因此，電晶體200的效果與電晶體100的效果類似。換句話說，於電晶體200中，由於具有高載子密度的氧化物半導體層106a與106b覆蓋結晶氧化物半導體層130且接觸源極電極109a與汲極電極109b，故結晶氧化物半導體層130與源極電極109a及汲極電極109b間的接觸電阻可被降低。因此，因接觸電阻所產生之導通狀態電流的降低係可被抑制。
再者，當具有高載子密度的氧化物半導體層106a與106b的部分係形成於閘極絕緣層105與結晶氧化物半導體層130間時，因半導體層於半導體層的厚度方向之電阻所產生之導通狀態電流的降低係可被抑制。
如實施例1中的說明，當具有高載子密度的氧化物半導體層106a與106b係使用任何金屬材料、其合金材料、與類似物形成時，因與結晶氧化物半導體層130的接觸電阻，使得抑制導通狀態電流的降低之效果無法被充分獲得。因此，較佳係將具有高載子密度的氧化物半導體層106a與106b形成於閘極絕緣層105與氧化物半導體層107間的部分之一部份。
由於電晶體200為具有第一閘極電極103與第二閘極電極113的雙閘極電晶體，通道區可被形成於結晶氧化物半導體層130與閘極絕緣層105間的介面附近及結晶氧化物半導體層130與絕緣層111間的介面附近，使得電晶體的導通狀態電流可被改善。
由於電晶體200包含將於後文說明的結晶氧化物半導體層130，導通狀態電流的降低係被抑制，導通狀態電流係改善，且可靠度為良好的。
於此，將額外說明用於製造結晶氧化物半導體層130的方法。
於方法1中，第一氧化物半導體膜係被形成；第一熱處理係在氮、氧、稀有氣體、或乾空氣大氣下以高於或等於400℃且低於或等於750℃被執行；且具有結晶區(包含片狀晶)的第一結晶氧化物半導體膜係被形成於包含第一氧化物半導體膜之表面的區域。第一熱處理係類似於實施例1中者。比第一氧化物半導體膜厚的第二氧化物半導體膜係被形成；第二熱處理係以高於或等於400℃且低於或等於750℃被執行；利用第一氧化物半導體膜作為晶體生長的晶種，晶體生長往上繼續進行；且整個第二氧化物半導體膜係被結晶化(第二氧化物半導體膜係被形成)。於是，具有大厚度與結晶區的氧化物半導體膜可被形成；且具有大厚度與結晶區的氧化物半導體膜被加工成期望的外形，使得結晶氧化物半導體層130可被形成。此外，第一結晶氧化物半導體膜與第二結晶氧化物半導體膜的厚度(亦即結晶氧化物半導體層130的厚度)可在考量電晶體200之期望的崩潰電壓特性(汲極崩潰電壓)的情況下被適當決定(例如，厚度可為大於或等於0.2μm且小於或等於10μm)。使用於第一結晶氧化物半導體膜與第二結晶氧化物半導體膜的材料可為含有鋅的材料或含有鋅與銦的材料(其係選自實施例1中說明的金屬氧化物材料)。
應注意的是，於方法1中，實施例1係關於將第一熱處理、第二熱處理用於形成第一氧化物半導體膜與第二氧化物半導體膜之適當方法。
接著，將說明方法2。具有其中晶體係在c軸方向垂直對準膜的表面的區域之結晶氧化物半導體膜可被以氧化物半導體膜係當基板被在自實施例1中說明的半導體材料中選擇的含有鋅的材料或含有鋅與銦的材料中的晶體係被在c軸方向對準的溫度下加熱而被形成時的方式被形成。接著，結晶氧化物半導體膜被加工成期望的外形，使得結晶氧化物半導體層130可被形成。此外，使用此種形成方法，步驟的數量可被減少。應注意的是，實施例1係關於用於形成結晶氧化物半導體膜之適當方法。雖然基板被加熱的溫度可被適當設定，因為其他膜形成條件根據例如膜形成裝置而改變，當結晶氧化物半導體膜被形成於濺鍍裝置中時所使用的基板加熱溫度為100℃至500℃，較佳為200℃至400℃，較佳為250℃至300℃。除了當結晶氧化物半導體膜被形成時所執行的基板加熱外，被沈積的氧化物半導體膜係經受當結晶氧化物半導體膜被形成時之溫度高於基板加熱溫度的熱處理。因此，膜中的微缺陷與堆疊層的介面之缺陷可被補償。
於結晶氧化物半導體層130中，大量的鋅與氧聚集至結晶氧化物半導體層130的表面，且包含鋅或氧且具有六方晶軸(hexagonal)上表面(第5A圖所示的概示平面圖)之一或多層的石墨烯類型(graphene-type)二維晶體係形成於最外的表面；於最外的表面處之晶體層於將堆疊的厚度方向中生長。於第5A圖中，白圈表示鋅原子，黑圈表示氧原子。藉由增加熱處理的溫度，晶體生長繼續從表面進行至內部的表面且進一步從內部進行至底部。再者，第5B圖概示作為其中二維晶體已生長之堆疊層的範例之六層的二維晶體的堆疊。
結晶氧化物半導體層130具有較高的金屬與氧在沿著介面的方向之接合秩序。因此，於此實施例中說明的電晶體200中，在載子沿著結晶氧化物半導體層130的介面流動的情況下，亦即，在載子流動實質平行a-b平面的情況下，結晶氧化物半導體層130沒有保護該流動；因此，即使當光輻射被執行或BT應力被施加時，電晶體特性的衰減係被抑制或降低。換句話說，電晶體200可說為具有良好的可靠度。
電晶體200可被藉由使用用於製造結晶氧化物半導體層130的方法代替用於製造電晶體100的方法中之用於製造氧化物半導體層107的方法來形成。因此，實施例1係關於除了用於形成結晶氧化物半導體層130之方法以外的製造方法。
因此，其中導通狀態電流的降低可被抑制且具有高崩潰電壓特性(汲極崩潰電壓)之電晶體可被形成。應注意的是，此實施例可適當結合說明於其他實施例的任何結構來實施。
(實施例3)
於此實施例中，將說明於任何實施例中所說明的電晶體之應用。於任何實施例中所說明的電晶體可被使用作為例如電源裝置至各種電子裝置之電池的保護電路。
其中於任何實施例中所說明的電晶體係被使用作為保護電路的應用之範例係參考第9A與9B圖來說明。
第9A圖顯示電磁爐1000。電磁爐1000藉由使用流經線圈單元1001的電流所產生的電磁感應對鍋具與類似物加熱。電磁爐1000包含用以供應流經線圈單元1001的電流之電池1002、其中本發明之一實施例的電晶體作為保護電路的一部份之半導體裝置1003、及用以對電池1002充電之太陽能電池1004。應注意的是，第9A圖顯示太陽能電池1004作為對電池1002充電的手段；替代地，電池1002可藉由其他手段來充電。其中本發明之一實施例的電晶體作為保護電路的一部份之半導體裝置1003可降低過電流施加至電池1002；因此，當保護電路未被操作時降低電源消耗是有可能的。
第9B圖顯示電動腳踏車1010。當電流流經馬達單元1011時電動腳踏車1010獲得電源。電動腳踏車1010包含用以供應流經馬達單元1011的電流之電池1012及其中本發明之一實施例的電晶體作為保護電路的一部份之半導體裝置1013。雖然對電池1012充電的手段未特別顯示於第9B圖，電池1012可藉由額外設置的電產生器或類似物而被充電。其中本發明之一實施例的電晶體作為保護電路的一部份之半導體裝置1013可降低充電時過電流施加至電池1012；因此，當保護電路未被操作時降低電源消耗是有可能的。
於此實施例說明的應用之範例係為一範例，且本發明之一實施例並不限於此。本發明之一實施例的電晶體可被使用於各種用於高功率施加的半導體裝置。
應注意的是，此實施例可適當結合說明於其他實施例的任何結構來實施。
(實施例4)
於此實施例中，將額外說明可被使用於實施例中所說明的電晶體之氧化物半導體層107與結晶氧化物半導體層130的金屬氧化物(氧化物半導體)。如上所述，氧化物半導體較佳含有至少銦(In)或鋅(Zn)。具體言之，In與Zn較佳係被包含。
此外，關於用於降低包含於氧化物半導體的電晶體之電氣特性中的變化之穩定器，較佳係包含選自鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)、及除了In與Zn以外的鑭系元素中的一或多個元素。
至於鑭系元素，有鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、及鎦(Lu)。
關於上述單一成分的金屬氧化物，可使用例如銦氧化物、錫氧化物、鋅氧化物、或類似物。
關於兩種成分的金屬氧化物，除了上述的以銦-鋅為基的金屬氧化物、以銦-鎵為基的金屬氧化物、以錫-鋅為基的金屬氧化物、以鋁-鋅為基的金屬氧化物以外，可使用例如以鋅-鎂為基的金屬氧化物、以錫-鎂為基的金屬氧化物、以銦-鎂為基的金屬氧化物、金屬氧化物、或類似物。
關於三種成分的金屬氧化物，除了上述的以銦-鎵-鋅為基的金屬氧化物(亦稱為IGZO)、以銦-錫-鋅為基的金屬氧化物(亦稱為ITZO)、以錫-鎵-鋅為基的金屬氧化物、以銦-鋁-鋅為基的金屬氧化物、以鋁-鎵-鋅為基的金屬氧化物、以錫-鋁-鋅為基的金屬氧化物以外，可使用例如以銦-鉿-鋅為基的金屬氧化物、以銦-鑭-鋅為基的金屬氧化物、以銦-鈰-鋅為基的金屬氧化物、以銦-鐠-鋅為基的金屬氧化物、以銦-釹-鋅為基的金屬氧化物、以銦-釤-鋅為基的金屬氧化物、以銦-銪-鋅為基的金屬氧化物、以銦-釓-鋅為基的金屬氧化物、以銦-鋱-鋅為基的金屬氧化物、以銦-鏑-鋅為基的金屬氧化物、以銦-鈥-鋅為基的金屬氧化物、以銦-鉺-鋅為基的金屬氧化物、以銦-銩-鋅為基的金屬氧化物、以銦-鐿-鋅為基的金屬氧化物、以銦-鎦-鋅為基的金屬氧化物、或類似物。
關於四種成分的金屬氧化物，除了上述的以銦-錫-鎵-鋅為基的金屬氧化物以外，可使用例如以銦-鉿-鎵-鋅為基的金屬氧化物、以銦-鋁-鎵-鋅為基的金屬氧化物、以銦-錫-鋁-鋅為基的金屬氧化物、以銦-錫-鉿-鋅為基的金屬氧化物、以銦-鉿-鋁-鋅為基的金屬氧化物、或類似物。
在以銦-鎵-鋅為基的金屬氧化物中，可使用例如原子比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)之以銦-鎵-鋅為基的金屬氧化物、或其成分接近上述成分的任何金屬氧化物。
在以銦-錫-鋅為基的金屬氧化物中，可使用例如原子比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)、或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)之以銦-錫-鋅為基的金屬氧化物、或其成分接近上述成分的任何金屬氧化物。
然而，以上材料的限制之外，可根據所需半導體特性(例如移動性、臨界電壓、及變化)來使用適當組成的材料。為了獲得所需半導體特性，較佳係將載子密度、不純物濃度、缺陷密度、金屬元素與氧間的原子比、原子間距、密度、及類似物設定為適當的值。
氧化物半導體可為單晶或非單晶。
在非單晶的情形下，氧化物半導體可為非晶或多晶。再者，氧化物半導體可具有包含部份具有晶性之非晶結構。應注意的是，非晶結構具有許多缺陷；因此，較佳係使用非-非晶結構。
此實施例的內容或其部份可結合任何或其他實施例與範例加以實施。
(實施例5)
將額外說明實施例2中說明的結晶氧化物半導體層130。結晶氧化物半導體層130包含含有CAAC之氧化物。CAAC具有結晶部分與非結晶部分，且結晶部分具有c軸對準。
含有CAAC之氧化物為到目前為止為未知的新的氧化物半導體。
CAAC具有c軸對準且可使用當從a-b平面、表面、或介面的方向看來為三角形或六角形的原子配置。
於CAAC中，金屬原子係以層狀方式排列，或金屬原子與氧原子係以沿c軸的層狀方式排列。
於CAAC中，a軸或b軸的方向係於a-b平面中改變(結晶係繞c軸旋轉)。
CAAC廣義來說為非單晶。
CAAC具有當從垂直a-b平面的方向看來為三角形、六角形、正三角形、正六角形的原子配置。
於CAAC中，金屬原子係以層狀方式排列或金屬原子與氧原子係以當從垂直c軸的方向看來的層狀方式排列。
CAAC不是單晶，但這不表示CAAC僅由非晶成分組成。
雖然CAAC包含結晶化部份(結晶部分)，一結晶部份與另一結晶部份間的界限在某些情況下並不明顯。
在氧係被包含於CAAC中的情形下，氮可取代CAAC中所包含之部份的氧。
CAAC中包含的個別結晶部分的c軸可被對準一個方向(例如垂直CAAC形成於其上方之基板的表面的方向或CAAC的表面)。
替代地，CAAC中包含的個別結晶部分的a-b平面的法線可被對準一個方向(例如垂直CAAC形成於其上方之基板的表面的方向或CAAC的表面)。
根據其組成或類似物，CAAC可成為導體、半導體、或絕緣體。CAAC根據其組成或類似物而傳送或不傳送可見光。
例如，形成為膜狀的CAAC具有三角形或六角形的原子配置(當以電子顯微鏡從垂直膜的表面或支撐基板的表面之方向觀察)。
再者，金屬原子係以層狀方式排列或金屬原子與氧原子(或氮原子)係以層狀方式排列(當膜的剖面係以電子顯微鏡觀察)。
將參考第10A至10E圖、第11A至11C圖、及第12A至12C圖說明CAAC的結晶結構之範例。
於第10A至10E圖、第11A至11C圖、及第12A至12C圖中，垂直方向對應c軸方向且垂直c軸的平面方向對應a-b平面。於此實施例中，「上半部(upper half)」與「下半部(lower half)」係分別指a-b平面以上的上半部及a-b平面以下的下半部。
第10A圖顯示包含一個六座標(hexacoordinate)的In原子與在In原子附近的六個四座標(tetracoordinate)的氧(後文中稱為四座標O)原子之結構A。於此，包含一個金屬原子與其附近的氧原子之結構係稱為小組(small group)。結構A為八面體結構，但為了方便起見，簡化為平面結構。應注意的是，四座標O原子存在於結構A中各上半部與下半部。於結構A的小組中，電荷為0。
第10B圖顯示包含一個五座標(pentacoordinate)的Ga原子、在Ga原子附近的三個三座標(tricoordinate)的氧(後文中稱為三座標O)原子、及在Ga原子附近的兩個四座標的氧原子之結構B。所有三座標的O原子存在於a-b平面。一個四座標的O原子存在於結構B中各上半部與下半部。In原子亦可具有結構B，因為In原子可具有五個配體(ligand)。於結構B的小組中，電荷為0。
第10C圖顯示包含一個四座標的Zn原子及在Zn原子附近的四個四座標的氧原子之結構C。於結構C中，一個四座標的O原子存在於上半部且三個四座標的O原子存在於下半部。於結構C的小組中，電荷為0。
第10D圖顯示包含一個六座標的Sn原子及在Sn原子附近的六個四座標的氧原子之結構D。於結構D中，三個四座標的O原子存在於各上半部與下半部。於結構D的小組中，電荷為+1。
第10E圖顯示包含兩個Zn原子之結構E。於結構E中，一個四座標的O原子存在於各上半部與下半部。於結構E的小組中，電荷為-1。
於此實施例中，複數個小組形成中組，且複數個中組形成大組(亦稱為單位晶格)。
現在將說明小組間接合的規則。關於六座標In原子，上半部中的三個O原子各具有三個鄰近的In原子於下游方向，且下半部中的三個O原子各具有三個鄰近的In原子於上游方向。關於五座標Ga原子，上半部中的一個O原子具有一個鄰近的Ga原子於下游方向，且下半部中的一個O原子具有一個鄰近的Ga原子於上游方向。關於四座標Zn原子，上半部中的一個O原子具有一個鄰近的Zn原子於下游方向，且下半部中的三個O原子各具有三個鄰近的Zn原子於上游方向。依此方式，金屬原子以上的四座標O原子的數量等於鄰近各四座標O原子或各四座標O原子以下的金屬原子之數量；同樣的，金屬原子以下的四座標O原子的數量等於鄰近各四座標O原子或各四座標O原子以下的金屬原子之數量。由於四座標O原子的座標數量為4，鄰近O原子與O原子以下的金屬原子之數量與鄰近O原子與O原子以上的金屬原子之數量為4。因此，當金屬原子以上的四座標O原子的數量與另一金屬原子以下的四座標O原子的數量之合為4時，兩種類型的含有金屬原子的小組可被接合。例如，在六座標金屬(In或Sn)係透過三個下半部的四座標O原子來接合的情況下，其係被接合至五座標金屬(Ga或In)原子或四座標金屬(Zn)。
座標數量為4、5、或6的金屬原子係透過c軸方向的四座標O原子而被接合至另一金屬。除上述外，中組可以藉由結合複數個小組使得層狀結構的總電荷為0之不同的方式被形成。
第11圖顯示包含於以In-Sn-Zn為基的金屬氧化物的層狀結構之中組A的模型。第11B圖顯示包含三個中組的大組B。應注意的是，第11C圖顯示在第11B圖的層狀結構被從c軸方向觀察情況下的原子配置。
第11A圖中，三座標的O原子係被省略，而四座標的O原子係顯示為圓圈；圓圈中的數字表示四座標O原子的數量。例如，存在於關於Sn原子之各上半部與下半部的三個四座標O原子係以圓圈中標示數字3來表示。同樣的，於第11A圖中，存在於關於In原子之各上半部與下半部的一個四座標O原子係以圓圈中標示數字1來表示。第11A圖亦顯示於下半部鄰近一個四座標O原子及於上半部鄰近三個四座標O原子之Zn原子，及於上半部鄰近一個四座標O原子及於下半部鄰近三個四座標O原子之Zn原子。
於第11A圖中以In-Sn-Zn為基的金屬氧化物的層狀結構所包含之中組中，從上往下的順序為，於上半部與下半部各鄰近三個四座標O原子的Sn原子係接合至於上半部與下半部各鄰近一個四座標O原子的In原子。In原子係接合至於上半部鄰近三個四座標O原子的Zn原子。Zn原子係透過於Zn原子下半部中的一個四座標O原子而接合至於上半部與下半部各鄰近三個四座標O原子的In原子。In原子係接合至包含兩個Zn原子且於上半部鄰近一個四座標O原子之小組。該小組係透過於該小組下半部中的一個四座標O原子而接合至於上半部與下半部各鄰近三個四座標O原子的Sn原子。複數個此種中組係被接合而形成大組。
於此，用於三座標O原子的一個接合之電荷與用於四座標O原子的一個接合之電荷可被分別假設為-0.667與-0.5。例如，(六座標或五座標的)In原子之電荷、(四座標的)Zn原子之電荷、(五座標或六座標的)Sn原子之電荷分別為+3、+2、與+4。於是，含有Sn原子的小組中的電荷為+1。因此，(消除+1)的-1之電荷係被需要以形成含有Sn原子的層狀結構。至於具有-1之電荷的結構，可給定結構E中所示包含兩個Zn原子的小組。例如，利用包含兩個Zn原子的一個小組，包含Sn原子的一個小組的電荷可被消除，使得層狀結構的總電荷可為0。
當第11B圖所示的大組被重複時，可獲得以In-Sn-Zn為基的金屬氧化物結晶(In2SnZn3O8)。應注意的是，所獲得的以In-Sn-Zn為基的金屬氧化物之層狀結構可以下列組成方程式表示，In2SnZn2O7(ZnO)m(m為0或自然數)。
m越大，則以In-Sn-Zn為基的金屬氧化物的晶性係被改善，此係為較佳的。
相同的方式係被應用至使用以In-Sn-Zn為基的金屬氧化物以外的氧化物半導體之情形下。
第12A圖顯示以銦-鎵-鋅為基的金屬氧化物之層狀結構中所包含的中組之模型的範例。
於第12A圖所示的以銦-鎵-鋅為基的金屬氧化物之層狀結構中所包含的中組之模型中，從上往下的順序為，於上半部與下半部各鄰近三個四座標O原子的In原子係接合至於上半部鄰近一個四座標O原子的Zn原子。Zn原子係透過於Zn原子下半部中的三個四座標O原子而接合至於上半部與下半部各鄰近一個四座標O原子的Ga原子。Ga原子係透過Ga原子下半部中的一個四座標O原子而接合至於上半部與下半部各鄰近三個四座標O原子的In原子。複數個此種中組係被接合而形成大組。
第12B圖顯示包含三個中組的大組。應注意的是，第12C圖顯示在第12B圖的層狀結構被從c軸方向觀察情況下的原子配置。
於此，由於(六座標或五座標的)In原子之電荷、(四座標的)Zn原子之電荷、與(五座標)Ga原子之電荷分別為+3、+2、與+3，含有任何In原子、Zn原子、與Ga原子的小組中的電荷為0。結果，具有此種小組的結合之中組的總電荷總為0。
為了形成以銦-鎵-鋅為基的金屬氧化物之層狀結構，大組可被使用不止第12A圖所示的中組還有其中異於第12A圖的In原子、Ga原子、與Zn原子的配置之中組而形成。
當第12B圖所示的大組被重複時，可獲得以In-Ga-Zn為基的金屬氧化物結晶。應注意的是，所獲得的以In-Ga-Zn為基的金屬氧化物之層狀結構可以下列組成方程式表示，InGaO3(ZnO)n(n為自然數)。
在當n=1(InGaZnO4)時的情形下，例如第21A圖中所示的結晶結構可被獲得。應注意的是，第21A圖之結晶結構中，由於Ga原子與In原子各具有五個配體(如第10B圖所示)，故以Ga取代In的結構可被獲得。
在當n=2(InGaZn2O5)時的情形下，例如第21B圖中所示的結晶結構可被獲得。應注意的是，第21B圖之結晶結構中，由於Ga原子與In原子各具有五個配體(如第10B圖所示)，故以Ga取代In的結構可被獲得。
此實施例的內容或其部份可結合任何或其他實施例與範例加以實施。
(實施例6)
由於許多原因，絕緣閘極電晶體被實際測量的場效移動性會低於其原本移動性；此現象不只發生在使用氧化物半導體的惰形。
移動性降低的其中一種理由是半導體內部的缺陷或半導體與絕緣膜間之介面的缺陷。當使用Levinson模型(Levinson model)時，假設半導體內部沒有存在缺陷時的場效移動性可被理論地計算。
假設原本半導體的移動性與所測量的場效移動性分別為μ0與μ，且位障(potential barrier)(例如粒界(grain boundary))存在於半導體中，則所測量的場效移動性可以方程式(1)表示。
[方程式1]
於此，E表示位障的高度、k表示波茲曼常數、而T表示絕對溫度。
當假設缺陷可被歸因於位障時，位障的高度可根據Levinson模型表示為方程式(2)。
[方程式2]
於此，e表示基本電荷、N表示通道中每單位面積的平均缺陷密度、ε表示半導體的介電係數、n表示通道中每單位面積的載子數量、Cox表示每單位面積的電容、Vg表示閘極電壓、及t表示通道厚度。
在半導體的厚度小於或等於30nm的情形下，通道的厚度可被當作與半導體的厚度相同。
線性區域中的汲極電流Id可以方程式(3)表示。
[方程式3]
於此，L表示通道長度且W表示通道寬度，且L與W於此情形中各為10μm。
此外，Vd表示汲極電壓。
當方程式(3)兩邊各除以Vg然後兩邊取對數，可獲得方程式(4)。
[方程式4]
方程式(4)的右邊為Vg的函數。
由此方程式，可了解缺陷密度N可被從線的斜率(其中ln(Id/Vg)為縱軸而1/Vg為橫軸)獲得。
換句話說，缺陷密度可由電晶體的Id-Vg特性來評估。
其中銦(In)、錫(Sn)、與鋅(Zn)的比例為1：1：1之氧化物半導體的缺陷密度N大約為1×1012/cm2。
基於此方式或類似方式所獲得的缺陷密度，μ0可被計算為120cm2/Vs。
含有缺陷的In-Sn-Zn氧化物所測量的移動性約為35cm2/Vs。
然而，假設半導體內部及半導體與絕緣膜間的介面處沒有缺陷存在，則氧化物半導體的移動性μ0係預期為120cm2/Vs。
應注意的是，即使當沒有缺陷存在於半導體內部時，通道與閘極絕緣膜間的介面處的散布(scattering)仍會影響電晶體的傳導性質。換句話說，在離通道與閘極絕緣膜間的介面距離x的位置處的移動性μ1可以方程式(5)表示。
[方程式5]
在方程式(5)中，D表示閘極方向的電場，而B與G為常數。B與G可從實際測量結果獲得；根據以上測量結果，B為4.75×107cm/s且G為10nm(介面散布的影響所到達的深度)。當D被增加時(亦即當閘極電壓被增加時)，方程式(5)的第二項係被增加且因而移動性μ1係降低。
半導體中沒有缺陷且其通道包含理想的氧化物半導體之電晶體的移動性μ2之計算結果F係顯示於第13圖。
關於該計算，係使用Synopsys,Inc.所製造的軟體Sentaurus Device。
關於該計算，氧化物半導體的能帶間隙、電子親合性(electron affinity)、相對介電係數、及厚度分別為2.8eV、4.7eV、15、及15nm。
這些值係由使用濺鍍法所形成的薄膜之測量所獲得。
再者，閘極、源極、及汲極的工作函數(work function)係被分別假設為5.5eV、4.6eV、及4.6eV。
閘極絕緣膜的厚度係被假設為100nm，且其相對介電係數係被假設為4.1。通道長度與通道寬度各被假設為10μm，且汲極電壓Vd係被假設為0.1V。
如計算結果F所示，於閘極電壓(其係超過1V一點且係當閘極電壓變大時會降低，這是因為介面散布的影響會增加)的移動性有大於100cm2/Vs的峰值。
應注意的是，為了降低介面散布，係期望半導體層的表面在原子等級上為平坦的(原子級的層平整度(atomic layer flatness))。
包含具有此移動性的氧化物半導體之精密電晶體(minute transistor)的特性係被計算。
使用於計算的電晶體包含設於氧化物半導體層中的一對n型半導體區域間的通道形成區。
該計算係在該對n型半導體區域的電阻為2×10-3Ωcm的條件下被執行。
該計算係在通道長度為33nm且通道寬度為40nm的條件下被執行。
此外，側壁絕緣區係被設於閘極電極的側壁上。
該計算係在重疊側壁絕緣區的半導體區域為偏位(off-set)區域的條件下被執行。
關於該計算，係使用Synopsys,Inc.所製造的軟體Sentaurus Device。
第14A至14C圖顯示電晶體之閘極電極(Vg：閘極與源極間的電位差)與汲極電流(Id，實線表示)及移動性(μ，虛線表示)之關係的計算結果。
汲極電流Id係在汲極電壓(汲極與源極間的電位差)為+1V的條件下所獲得，而移動性μ係在汲極電壓為+0.1V的條件下所獲得。
第14A圖顯示在閘極絕緣膜之厚度為15nm的條件下的計算結果。
第14B圖顯示在閘極絕緣膜之厚度為10nm的條件下的計算結果。
第14C圖顯示在閘極絕緣膜之厚度為5nm的條件下的計算結果。
當閘極絕緣膜越薄時，尤其在關閉狀態的汲極電流Id(關閉狀態電流)會明顯降低。
相反的，在導通狀態的移動性μ與汲極電流Id之峰值中沒有明顯的改變。
第15A至15C圖顯示閘極電極(Vg)與汲極電流Id(實線)及移動性μ(虛線)在偏位長度Loff(側壁絕緣區的長度)為5nm的情況下之關係。
汲極電流Id係在汲極電壓為+1V的條件下所獲得，而移動性μ係在汲極電壓為+0.1V的條件下所獲得。
第15A圖顯示在閘極絕緣膜之厚度為15nm的條件下的計算結果。
第15B圖顯示在閘極絕緣膜之厚度為10nm的條件下的計算結果。
第15C圖顯示在閘極絕緣膜之厚度為5nm的條件下的計算結果。
第16A至16C圖顯示閘極電極(Vg)與汲極電流Id(實線)及移動性μ(虛線)在偏位長度Loff(側壁絕緣區的長度)為15nm的情況下之關係。
汲極電流Id係在汲極電壓為+1V的條件下所獲得，而移動性μ係在汲極電壓為+0.1V的條件下所獲得。
第16A圖顯示在閘極絕緣膜之厚度為15nm的條件下的計算結果。
第16B圖顯示在閘極絕緣膜之厚度為10nm的條件下的計算結果。
第16C圖顯示在閘極絕緣膜之厚度為5nm的條件下的計算結果。
在任一結構中，當閘極絕緣膜越薄時，關閉狀態的電流會明顯降低，而在移動性μ之峰值與導通狀態電流中沒有明顯的改變。
應注意的是，移動性μ之峰值於第14A至14C圖中約為80cm2/Vs、於第15A至15C圖中約為60cm2/Vs、於第16A至16C圖中約為40cm2/Vs；因此，移動性μ之峰值係當偏位長度Loff增加時降低。
再者，相同的條件係應用至關閉狀態電流。
道通狀態電流亦係當偏位長度Loff增加時降低；然而，導通狀態電流的降低相較於關閉狀態電流的降低更顯為漸增的(gradual)。
再者，圖式顯示在任一結構中，汲極電流在閘極電壓約1V時超過10μA(其係記憶體元件或類似物所需者)。
此實施例的內容或其部份可結合任何或其他實施例與範例加以實施。
[範例1]
於此範例中，將說明電晶體100與電晶體200之導通狀態電流的計算結果。應注意的是，在計算中，電晶體100與電晶體200之結構係被簡化(見第6A至6C圖)。再者，計算中係使用Synopsys,Inc.所製造的Sentaurus Device。
第6A圖為實施例說明的電晶體100中沿通道長度方向之剖面結構的簡化圖式(沿第1A圖線A-B所取之剖面結構)。第6B圖為沿第6A圖線O-P所取在X方向之剖面圖。第6C圖為沿第6A圖線Q-R所取在X方向之剖面圖。應注意的是，第6A至6C圖中對應至第1A至1C圖的元件係以相同的元件符號來表示。於電晶體200之簡化剖面圖中，由於電晶體200為其中電晶體100的氧化物半導體層107被結晶氧化物半導體層130取代之電晶體，故電晶體200未圖示於此範例。
以下說明電晶體100與電晶體200中導通狀態電流之計算結果所反映的參數。再者，氧化物半導體層107的計算參數(能帶間隙Eg、電子親合性χ、相對介電係數、及電子移動性)係與結晶氧化物半導體層130的計算參數相同。
1.　通道長度L1：10μm
2.　源極電極109a與汲極電極109b的長度L2：5μm
3.　氧化物半導體層107的厚度TOS：10μm
4.　絕緣層111的厚度TG：0.2μm
5.　通道寬度W1：100μm
6.　源極電極109a與汲極電極109b的寬度W2：5μm
7.　用於第一閘極電極103之鎢的工作函數ΦM：4.9eV
8.　用於源極電極109a與汲極電極109b之鈦的工作函數ΦM：4.0eV
9.　用於第二閘極電極113之鉬的工作函數ΦM：4.8eV
10.　用於氧化物半導體層107之以In-Ga-Zn為基的金屬氧化物的能帶間隙Eg、電子親合性χ、相對介電係數、及電子移動性：3.15eV、4.3eV、15、10cm2/Vs
11.　用於閘極絕緣層105之矽氮氧化物的相對介電係數：4.1
12.　用於絕緣層111之矽氧化物的相對介電係數：3.8
應注意的是，計算係在第一閘極電極103、源極電極109a、汲極電極109b、及第二閘極電極113具有相同電位(不考慮其厚度)的假設下被執行，因此導通狀態電流不會反映該等厚度。此外，因為當氧化物半導體層106a與106b具有該等厚度時，具有高載子密度的氧化物半導體層106a與106b中之壓降太小，故導通狀態電流不會反映具有高載子密度的氧化物半導體層106a之厚度。
第7A圖顯示當氧化物半導體層107的厚度為10μm且閘極電壓為10V且汲極電壓係從0V改變成20V時電晶體100與電晶體200之導通狀態電流(汲極電流)的計算結果。作為比較範例，與電晶體(其中，接觸閘極絕緣層105及具有高載子密度的氧化物半導體層106a之氧化物半導體層107的部份係被移除)採類似方式被執行的計算及其結果係被顯示於第7A圖。第8A圖對應第6A圖且顯示比較範例的電晶體之簡化剖面結構。第8B圖對應第6B圖且顯示比第8A圖之剖面圖。第8C圖對應第6C圖且顯示比第8A圖之剖面圖。
於第7A圖中，水平軸表示閘極電壓(Vg)，而垂直軸表示汲汲電流(Vd)。第7A圖顯示電晶體100與電晶體200之各導通狀態電流(汲極電流)係高於比較範例之電晶體的導通狀態電流(汲極電流)。
第7B圖顯示電晶體100、電晶體200、與比較範例之電晶體(當氧化物半導體層107的厚度為0.2μm、1.0μm、5.0μm，及10μm與閘極電壓為10V且汲極電壓為20V時)的導通狀態電流(汲極電流)之計算結果。
於第7B圖中，水平軸表示氧化物半導體層107的厚度(TOS)，而垂直軸表示汲極電流(Vd)。第7B圖顯示在比較範例的電晶體中，導通狀態電流(汲極電流)係當氧化物半導體層107的厚度增加時降低。具體言之，當汲極電壓增加時，導通狀態電流(汲極電流)的降低會很明顯。
此係由氧化物半導體層107的厚度方向中的電阻所引起。換句話說，在氧化物半導體層107為薄的情況下，電阻的效果(壓降)很小且不涉及導通狀態電流(汲極電流)的降低；然而，當氧化物半導體層107的厚度增加時，電阻的效果(壓降)可被忽略；於是，可說是導通狀態電流(汲極電流)係被降低。
另一方面，可確認的是，即使在電晶體100與電晶體200之氧化物半導體層107的厚度係增加的情況下，導通狀態電流(汲極電流)的降低係被抑制而導通狀態電流(汲極電流)係被改善。
這是因為具有高載子密度的氧化物半導體層106a與106b係被形成以覆蓋氧化物半導體層107的端部；因此，即使在氧化物半導體層107為厚的情況下，氧化物半導體層107的厚度方向中的電阻之效果(壓降)可被降低。
如上述，在電晶體100與電晶體200中，具有高載子密度的氧化物半導體層106a與106b彼此面對而氧化物半導體層107係被插置於其間，且各氧化物半導體層係接觸氧化物半導體層107之端部的其中一者之上表面、下表面、與側表面之各者的一部分以及閘極絕緣層105之上表面的一部分；因此，導通狀態電流(汲極電流)的降低係被抑制而導通狀態電流中的改善可被實現。
[範例2]
藉由當加熱基板時沈積氧化物半導體或藉由在形成氧化物半導體膜之後執行熱處理，其中使用含有In、Sn、與Zn(ITZO)之氧化物半導體的電晶體可具有良好的特性。
應注意的是，各In、Sn、與Zn的組成比例較佳係大於或等於5atomic%。
藉由故意在形成含有In、Sn、與Zn的氧化物半導體膜之後加熱基板，電晶體的場效移動性可被改善。
n通道電晶體的臨界電壓可在正方向(positive direction)中正向地偏移。
當n通道電晶體的臨界電壓係正向地偏移時，用於保持n通道電晶體之關閉狀態的電壓之絕對值可被降低，而電源消耗可被降低。
再者，當n通道電晶體的臨界電壓係正向地偏移，且臨界電壓係大於或等於0V，可形成常時關閉(normally-off)電晶體。
以下將說明包含ITZO的電晶體之特性。
[樣本A至C的共同條件]
氧化物半導體層係被形成於基板上方以具有15nm的厚度，使用具有組成比例為In：Sn：Zn=1：1：1之靶材，於此條件下，氣體流速為Ar/O2=6/9sccm，沈積壓為0.4Pa且沈積功率為100W。
接著，氧化物半導體層係被蝕刻為島形氧化物半導體層。
然後，鎢層係被形成於氧化物半導體層上方且藉由蝕刻處理以具有50nm的厚度，使得源極電極與汲極電極係被形成。
接著，使用矽烷(SiH4)與一氧化二氮(N2O)藉由電漿輔助CVD法，矽氮氧化物(SiON)係被形成以具有100nm，使得矽氮氧化物作用為閘極絕緣層。
然後，鎢氮化物膜係被形成以具有15nm的厚度且鎢膜係被形成以具有135nm的厚度；接著，這些膜係藉由蝕刻處理而形成閘極電極。
再者，藉由電漿輔助CVD法，矽氮氧化物(SiON)係被形成以具有300nm的厚度，然後，聚亞醯氨(polyimide)膜係被形成以具有1.5μm的厚度，而形成介層絕緣膜。
接著，接觸孔係被形成於介層絕緣膜中。第一鈦膜係被形成以具有50nm的厚度；鋁膜係被形成以具有100nm的厚度；第二鈦膜係被形成以具有50nm的厚度，且這些膜係藉由蝕刻處理，而形成測量墊(measurement pad)。
如上所述，具有電晶體的半導體裝置係被形成。
(樣本A)
於樣本A中，基板係在氧化物半導體層的形成期間經受故意的加熱。
再者，於樣本A中，熱處理係在氧化物半導體層的形成之後與氧化物半導體層被蝕刻處理之前被執行。
(樣本B)
於樣本B中，氧化物半導體層係在基板被加熱至200℃的狀態下被形成。
再者，於樣本B中，熱處理係在氧化物半導體層的形成之後與氧化物半導體層被蝕刻處理之前被執行。
氧化物半導體層係在基板被加熱的狀態下被形成的原因是在氧化物半導體層中作為施體(donor)的氫係被移除。
(樣本C)
於樣本C中，氧化物半導體層係在基板被加熱至200℃的狀態下被形成。
再者，於樣本C中，熱處理係在氧化物半導體層的形成之後與氧化物半導體層被蝕刻處理之前在650℃的氮大氣下被執行一小時；然後，熱處理係在650℃的氧大氣下被執行一小時。
熱處理係在650℃的氮大氣下被執行一小時的原因是在氧化物半導體層中作為施體的氫係被移除。
於此，氧亦被用以移除在氧化物半導體層中作為施體的氫之熱處理所移除，而在氧化物半導體層中作為載子之氧不足會發生。
因此，降低氧不足的效果係試著藉由在650℃的氧大氣下被執行一小時來獲得。
(樣本A至C的電晶體之特性)
樣本A之電晶體的基本特性係顯示於第17A圖。應注意的是，於第17A圖中，實線表示汲極電流(Ids)，而虛線表示場效移動性。
樣本B之電晶體的基本特性係顯示於第17B圖。應注意的是，於第17B圖中，實線表示汲極電流(Ids)，而虛線表示場效移動性。
樣本C之電晶體的基本特性係顯示於第17C圖。應注意的是，於第17C圖中，實線表示汲極電流(Ids)，而虛線表示場效移動性。
樣本A的電晶體之場效移動性為18.8cm2/Vsec。
樣本B的電晶體之場效移動性為32.2cm2/Vsec。
樣本C的電晶體之場效移動性為34.5cm2/Vsec。
於此，當由類似樣本A至C的形成方法所形成之氧化物半導體層的剖面係透過穿透式電子顯微鏡(TEM)被觀察時，晶性係於由類似樣本B與樣本C的形成方法(其中加熱係在形成氧化物半導體層時於基板上執行)之形成方法所形成之樣本中被觀察到。
令人驚訝的是，其中加熱係在形成氧化物半導體層時於基板上執行之樣本具有結晶部份與非結晶部份，且結晶部份具有c軸對準。
其中加熱係在形成氧化物半導體層時於基板上執行之樣本具有不存在於傳統上之新的結晶結構(因為一般多晶的結晶部分中的結晶不在相同的方向上定向而是不同的方向上定向)。
可瞭解的是，由第17A至17C圖所示的結果之比較可知，作為施體的氫元素可由在膜形成或膜形成之後的熱處理時於基板上執行熱處理來移除；因此，n通道電晶體之臨界電壓可被正向地偏移。
換句話說，樣本B(其中加熱係在形成氧化物半導體層時於基板上執行)的臨界電壓比樣本A(加熱係不在形成氧化物半導體層時於基板上執行)的臨界電壓更可被正向地偏移。
可觀察到，當樣本B與樣本C(其加熱皆係在形成氧化物半導體層時於基板上執行)在比較時，樣本C(加熱係在形成氧化物半導體層之後執行)比樣本B(加熱係不在形成氧化物半導體層之後執行)更可被正向地偏移。
當熱處理的溫度更高時，輕的元素(例如氫)更容易被移除；因此，當熱處理的溫度更高時，氫更容易被移除。
因此，可考量的是，當在形成氧化物半導體層時或之後之熱處理的溫度進一步增加時，更正向的偏移可被獲得。
(樣本B與樣本C的閘極BT應力測試之結果)
閘極BT應力測試係被執行於樣本B(加熱係不在形成氧化物半導體層之後執行)與樣本C(加熱係在形成氧化物半導體層之後執行)。
首先，電晶體的特性Vgs-Ids係在25℃的基板溫度與10V的Vds被測量，且在加熱與利用正極性施加高電壓之前的電晶體之特性係被測量。
接著，基板溫度係設為150℃且Vds係設為0.1V。
之後，20V的Vgs係被施加至閘極電極，使得20V的Vgs係被施加至閘極絕緣膜608，且此條件係被保持一小時。
接著，Vgs係設為0V。
然後，電晶體的特性Vgs-Ids係在25℃的基板溫度與10V的Vds被測量，且在加熱與利用正極性施加高電壓之後的電晶體之特性係被測量。
如上所述，比較在加熱與利用正極性施加高電壓之前與之後的電晶體特性係稱為正BT測試。
另一方面，首先電晶體的特性Vgs-Ids係在25℃的基板溫度與10V的Vds被測量，且在加熱與利用負極性施加高電壓之前的電晶體之特性係被測量。
接著，基板溫度係設為150℃且Vds係設為0.1V。
之後，-20V的Vgs係被施加至閘極絕緣膜608，且此條件係被保持一小時。
接著，Vgs係設為0V。
然後，電晶體的特性Vgs-Ids係在25℃的基板溫度與10V的Vds被測量，且在加熱與利用負極性施加高電壓之後的電晶體之特性係被測量。
如上所述，比較在加熱與利用負極性施加高電壓之前與之後的電晶體特性係稱為負BT測試。
第18A圖顯示樣本B的正BT測試的結果，而第18B圖顯示樣本B的負BT測試的結果。
第19A圖顯示樣本C的正BT測試的結果，而第19B圖顯示樣本C的負BT測試的結果。
正BT測試與負BT測試是用以決定電晶體之劣化的測試；可發現到，參考第18A與第19A圖，藉由至少正BT測試，臨界電壓可被正向地偏移。
具體言之，可發現到，於第18A圖中，當正BT測試被執行時，電晶體變成常時關閉。
因此，可發現到，當正BT測試及當製造電晶體時之熱處理係被執行時，臨界電壓的正偏移可被提升且常時關閉的電晶體可被形成。
第20圖顯示樣本A之電晶體的關閉狀態電流與測量時基板溫度(絕對溫度)的倒數間的關係。
於此，水平軸表示由測量時基板溫度的倒數乘以1000所獲得的值(1000/T)。
應注意的是，在通道寬度為1μm的情況下之電流量係顯示於第20圖。
當基板溫度為125℃(1000/T約為2.51)時，關閉狀態電流係小於或等於1×10-19A/μm。
當基板溫度為85℃(1000/T約為2.79)時，關閉狀態電流係小於或等於1×10-20A/μm。
換句話說，可發現到，相較於包含矽半導體之電晶體，極低關閉狀態電流係被獲得。
當溫度降低時，關閉狀態電流係降低；因此，很清楚可知，較低關閉狀態電流係在室溫獲得。
本申請案係基於2010年11月3日與2011年5月14日申請之日本專利申請案第2010-246951號與第2011-108892號，其全部內容係併入於此作為參考。
100．．．電晶體
101．．．基板
102．．．基底絕緣層
103．．．第一閘極電極
104a．．．島形氧化物半導體層
104b．．．島形氧化物半導體層
105．．．閘極絕緣層
106a．．．氧化物半導體層
106b．．．氧化物半導體層
107．．．氧化物半導體層
109a．．．源極電極
109b．．．汲極電極
111‧‧‧絕緣層
113‧‧‧第二閘極電極
117‧‧‧氧化物半導體膜
130‧‧‧結晶氧化物半導體層
150‧‧‧開口
200‧‧‧電晶體
1000‧‧‧電磁爐
1001‧‧‧線圈單元
1002‧‧‧電池
1003‧‧‧半導體裝置
1004‧‧‧太陽能電池
1010‧‧‧電動腳踏車
1011‧‧‧馬達單元
1012‧‧‧電池
1013‧‧‧半導體裝置
第1A至1C圖顯示根據本發明之一實施例的電晶體之平面圖與剖面圖。
第2A至2D圖顯示根據本發明之一實施例的電晶體之平面圖。
第3A至3D圖顯示用於製造根據本發明之一實施例的電晶體之方法的剖面圖。
第4A至4C圖顯示根據本發明之一實施例的電晶體之平面圖與剖面圖。
第5A與5B圖顯示二維結晶。
第6A至6C圖顯示使用於計算之根據本發明之一實施例的電晶體之結構的剖面圖。
第7A與7B圖顯示根據本發明之一實施例的電晶體之汲極電流的計算結果。
第8A至8C圖顯示使用於計算之根據本發明之一實施例的電晶體之結構的剖面圖。
第9A與9B圖顯示使用根據本發明之一實施例的電晶體之電子裝置。
第10A至10E圖為氧化物半導體的範例。
第11A至11C圖為氧化物半導體的範例。
第12A至12C圖為氧化物半導體的範例。
第13圖顯示閘極電壓與場效移動性間的關係。
第14A至14C圖各顯示閘極電壓與汲極電流間的關係。
第15A至15C圖各顯示閘極電壓與汲極電流間的關係。
第16A至16C圖各顯示閘極電壓與汲極電流間的關係。
第17A至17C圖顯示電晶體的特性。
第18A與18B圖顯示電晶體的特性。
第19A與19B圖顯示電晶體的特性。
第20圖顯示電晶體的關閉狀態電流與溫度的關係。
第21A與21B圖顯示氧化物半導體的範例。
101．．．基板
102．．．基底絕緣層
103．．．第一閘極電極
105．．．閘極絕緣層
106a．．．氧化物半導體層
106b．．．氧化物半導體層
107．．．氧化物半導體層
109a．．．源極電極
109b．．．汲極電極
111．．．絕緣層
113．．．第二閘極電極

Claims (10)

  1. 一種半導體裝置，包含：第一閘極電極；第一絕緣層，覆蓋該第一閘極電極；第一氧化物半導體層，與該第一閘極電極重疊且接觸該第一絕緣層；第二氧化物半導體層與第三氧化物半導體層，接觸該第一絕緣層；源極電極，接觸該第二氧化物半導體層上；汲極電極，接觸該第三氧化物半導體層上；第二絕緣層，覆蓋該源極電極、該汲極電極、與該第一氧化物半導體層；及第二閘極電極，接觸該第二絕緣層上，其中該第二氧化物半導體層與該第三氧化物半導體層都具有高於該第一氧化物半導體層之載子密度；及其中該第二氧化物半導體層與該第三氧化物半導體層彼此面對而該第一氧化物半導體層係被插置於其間，且該第二氧化物半導體層與該第三氧化物半導體層都係部分地與該第一氧化物半導體層之端部的其中一者之上表面、下表面、與側表面之各者相接觸。
  2. 一種半導體裝置，包含：第一閘極電極；第一絕緣層，在該第一閘極電極上；第一氧化物半導體層，在該第一絕緣層上且部分地接觸該第一絕緣層； 第二氧化物半導體層與第三氧化物半導體層，接觸該第一絕緣層與該第一氧化物半導體層之下表面；源極電極與汲極電極，在該第一氧化物半導體層上且電連接到該第一氧化物半導體層；及第二絕緣層，覆蓋該第一氧化物半導體層、該源極電極、與該汲極電極，其中該第二氧化物半導體層與該第三氧化物半導體層都具有高於該第一氧化物半導體層的載子密度。
  3. 如申請專利範圍第2項之半導體裝置，還包含該第二絕緣層上的第二閘極電極。
  4. 一種半導體裝置，包含：第一絕緣層；第一氧化物半導體層，在該第一絕緣層上且部分地接觸該第一絕緣層；第二氧化物半導體層與第三氧化物半導體層，接觸該第一絕緣層與該第一氧化物半導體層之下表面；源極電極與汲極電極，在該第一氧化物半導體層上且電連接到該第一氧化物半導體層；第二絕緣層，覆蓋該第一氧化物半導體層、該源極電極、與該汲極電極；及第一閘極電極，在該第二絕緣層上，其中該第二氧化物半導體層與該第三氧化物半導體層都具有高於該第一氧化物半導體層的載子密度。
  5. 如申請專利範圍第4項之半導體裝置，還包含該 第一絕緣層下的第二閘極電極。
  6. 如申請專利範圍第1、2與4中任一項之半導體裝置，其中該第一氧化物半導體層的厚度大於或等於0.2μm且小於或等於10μm。
  7. 如申請專利範圍第1、2與4中任一項之半導體裝置，其中該第一氧化物半導體層為結晶氧化物半導體層，且該結晶氧化物半導體層具有平行表面之a-b平面且具有對準垂直該表面之方向的c軸。
  8. 如申請專利範圍第7項之半導體裝置，其中該結晶氧化物半導體層包含銦、鎵與鋅中之至少一者。
  9. 如申請專利範圍第1、2與4中任一項之半導體裝置，其中該第一絕緣層包含超過化學計量的氧。
  10. 如申請專利範圍第2或3項之半導體裝置，其中該第二氧化物半導體層位於該第一氧化物半導體層與該源極電極之間；及其中該第三氧化物半導體層位於該第一氧化物半導體層與該汲極電極之間。
TW100139591A 2010-11-03 2011-10-31 半導體裝置 TWI538207B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010246951 2010-11-03
JP2011108892 2011-05-14

Publications (2)

Publication Number Publication Date
TW201234593A TW201234593A (en) 2012-08-16
TWI538207B true TWI538207B (zh) 2016-06-11

Family

ID=45995667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100139591A TWI538207B (zh) 2010-11-03 2011-10-31 半導體裝置

Country Status (4)

Country Link
US (1) US8916866B2 (zh)
JP (1) JP5839554B2 (zh)
KR (1) KR101917588B1 (zh)
TW (1) TWI538207B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9222169B2 (en) * 2004-03-15 2015-12-29 Sharp Laboratories Of America, Inc. Silicon oxide-nitride-carbide thin-film with embedded nanocrystalline semiconductor particles
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9123691B2 (en) * 2012-01-19 2015-09-01 E Ink Holdings Inc. Thin-film transistor and method for manufacturing the same
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR101614398B1 (ko) 2012-08-13 2016-05-02 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014065301A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140081412A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI473164B (zh) * 2013-02-22 2015-02-11 Ritedia Corp 介電材料及使用其之電晶體裝置
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
SG10201601511RA (en) * 2013-05-20 2016-03-30 Semiconductor Energy Lab Semiconductor device
WO2014188983A1 (en) * 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
TWI632688B (zh) * 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP6401977B2 (ja) * 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
US9397153B2 (en) 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
FR3013474A1 (zh) * 2013-11-15 2015-05-22 St Microelectronics Crolles 2
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
KR102166898B1 (ko) 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
KR102319478B1 (ko) * 2014-03-18 2021-10-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US10559667B2 (en) * 2014-08-25 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for measuring current of semiconductor device
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
JP6855848B2 (ja) * 2016-03-18 2021-04-07 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
DE102017126635B4 (de) * 2017-11-13 2020-10-08 Infineon Technologies Ag Mikroelektromechanisches Lichtemitterbauelement und Verfahren zum Herstellen eines mikroelektromechanischen Lichtemitterbauelements

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010044478A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR20100067612A (ko) 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20120104385A1 (en) 2012-05-03
JP2012256825A (ja) 2012-12-27
US8916866B2 (en) 2014-12-23
KR20120047202A (ko) 2012-05-11
JP5839554B2 (ja) 2016-01-06
KR101917588B1 (ko) 2018-11-13
TW201234593A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
TWI538207B (zh) 半導體裝置
KR102284240B1 (ko) 반도체 장치, 파워 다이오드 및 정류기
JP5653193B2 (ja) 半導体装置及びその作製方法
KR101800852B1 (ko) 반도체 장치
KR101800854B1 (ko) 트랜지스터
US9343578B2 (en) Semiconductor device and measurement device
US9799773B2 (en) Transistor and semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees