TWI569331B - 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法 - Google Patents

沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法 Download PDF

Info

Publication number
TWI569331B
TWI569331B TW100132420A TW100132420A TWI569331B TW I569331 B TWI569331 B TW I569331B TW 100132420 A TW100132420 A TW 100132420A TW 100132420 A TW100132420 A TW 100132420A TW I569331 B TWI569331 B TW I569331B
Authority
TW
Taiwan
Prior art keywords
substrate
deposition
oxide
oxide semiconductor
heater
Prior art date
Application number
TW100132420A
Other languages
English (en)
Other versions
TW201230203A (en
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201230203A publication Critical patent/TW201230203A/zh
Application granted granted Critical
Publication of TWI569331B publication Critical patent/TWI569331B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Surface Treatment Of Glass (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法
本發明係相關於沉積裝置和用於連續沉積之裝置。本發明係相關於用於製造半導體裝置之方法。
需注意的是，此說明書等等中的半導體裝置意指能夠藉由利用半導體特性來運作之所有裝置，電光裝置、半導體電路、和電子裝置都是半導體裝置。
近年來，使用形成在具有絕緣表面的基板之上的半導體薄膜(具有厚度約幾十奈米至幾百奈米)來製造薄膜電晶體(亦稱作TFT)之技術已引起注意。薄膜電晶體被應用到範圍廣泛的電子裝置，諸如IC或電光裝置等，尤其是正在推動將被使用作為影像顯示裝置中的切換元件之薄膜電晶體的快速發展。
具有被用於各種應用之各種金屬氧化物，及一些金屬氧化物具有半導體特性。具有半導體特性之此種金屬氧化物的例子包括氧化鎢、氧化錫、氧化銦、氧化鋅、銦鎵鋅為基氧化物等等。已知有使用具有半導體特性之此種金屬氧化物來形成通道形成區的薄膜電晶體(專利文件1及2)。
同時，具有以液晶顯示裝置為代表之主動矩陣式半導體裝置朝向較大螢幕之傾向，如、60英吋對角線螢幕，另外，主動矩陣式半導體裝置的發展甚至以120英吋或更多之對角線的螢幕尺寸為目標。此外，螢幕的解析度傾向朝向較高清晰度，如、高清晰度(HD)影像品質(1366 x 768)或完全高清晰度(FHD)影像品質(1920 x 1080)，及亦推動具有解析度3840 x 2048或4096 x 2180之所謂的4k數位電影顯示裝置之快速發展。
半導體裝置的此種尺寸增加使得用於製造液晶面板之玻璃基板的尺寸增加，例如，從被稱作第一代之尺寸300 mm x 400 mm到被稱作第三代之尺寸550 mm x 650 mm，第四代之730 mm x 920 mm，第五代之1000 mm x 1200 mm，第六代之1450 mm x 1850 mm，第七代之1870 mm x 2200 mm，第八代之2000 mm x 2400 mm，第九代之2400 mm x 2800 mm，或第十代之2880 mm x 3080 mm。在未來，玻璃基板的尺寸被預期將進一步增加到第十一代或第十二代的尺寸。
[參考]
[參考文件]
[參考文件1]日本已出版專利申請案號碼2007-123861
[參考文件2]日本已出版專利申請案號碼2007-96055
當在裝置的製造中將形成電子施體之氫或水包括在氧化物半導體時，會改變氧化物半導體的導電性。此種現象變成包括氧化物半導體之電晶體的電特性之變化因素。另外，藉由以可見光或紫外光的照射可改變包括氧化物半導體之半導體裝置的電特性。
另外，連同上述基板的尺寸增加，沉積裝置的尺寸也一起增加。然而，具有大地板面積(所謂的底面積)之沉積裝置產生清潔室設計的高成本及清潔室佈局限制之問題。
鑑於上述技術背景而進行本發明。本發明的一實施例之目的在於設置沉積裝置，其實現具有穩定電特性和高可靠性之半導體裝置。另一目的在於設置沉積裝置，其能夠藉由使用諸如母玻璃等大尺寸基板來大量生產高度可靠的半導體裝置。另一目的在於提供藉由使用沉積裝置來製造具有穩定電特性和高度可靠性之半導體裝置的方法。
本發明的一實施例為沉積裝置，其包括用於基板的轉移機構；形成包括氧化物之第一膜的第一沉積室；以及執行第一熱處理之第一加熱室。第一沉積室和第一加熱室係沿著由轉移機構所轉移的基板之路徑予以連續設置。基板被支托，以便由基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中。在未暴露至空氣之下，在第一膜形成於基板之上之後執行第一熱處理。
本發明的一實施例為第一膜包括氧化物半導體之沉積裝置。
本發明的一實施例為沉積方法，包括以下步驟：在第一沉積室中，將包括氧化物之第一膜形成於基板之上；而後在未暴露空氣之下，在第一加熱室中執行第一熱處理。基板在被支托的同時被處理，以便由基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中。
本發明的一實施例為第一膜包括氧化物半導體之沉積方法。
本發明的一實施例之沉積裝置包括沉積氧化物半導體之第一沉積室；以及連接至此之第一加熱室。
第一沉積室中所沉積之氧化物半導體包括至少銦(In)或鋅(Zn)較佳。尤其是，包括In及Zn較佳。作為用以減少使用氧化物半導體之電晶體的電特性變化之穩定劑，額外包括鎵(Ga)較佳。包括錫(Sn)作為穩定劑較佳。包括鉿(Hf)作為穩定劑較佳。包括鋁(Al)作為穩定劑較佳。
作為另一穩定劑，可包括一或多種鑭系元素，諸如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)等。
作為氧化物半導體，例如，可使用氧化銦、氧化錫、氧化鋅、兩成分金屬氧化物，諸如In-Zn為基氧化物、Sn-Zn為基氧化物、Al-Zn為基氧化物、Zn-Mg為基氧化物、Sn-Mg為基氧化物、In-Mg為基氧化物、或In-Ga為基氧化物等；三成分金屬氧化物，諸如In-Ga-Zn為基氧化物(亦稱作IGZO)、In-Al-Zn為基氧化物、In-Sn-Zn為基氧化物、Sn-Ga-Zn為基氧化物、Al-Ga-Zn為基氧化物、Sn-Al-Zn為基氧化物、In-Hf-Zn為基氧化物、In-La-Zn為基氧化物、In-Ce-Zn為基氧化物、In-Pr-Zn為基氧化物、In-Nd-Zn為基氧化物、In-Sm-Zn為基氧化物、In-Eu-Zn為基氧化物、In-Gd-Zn為基氧化物、In-Tb-Zn為基氧化物、In-Dy-Zn為基氧化物、In-Ho-Zn為基氧化物、In-Er-Zn為基氧化物、In-Tm-Zn為基氧化物、In-Yb-Zn為基氧化物、In-Lu-Zn為基氧化物等；或四成分金屬氧化物，諸如In-Sn-Ga-Zn為基氧化物、In-Hf-Ga-Zn為基氧化物、In-Al-Ga-Zn為基氧化物、In-Sn-Al-Zn為基氧化物、In-Sn-Hf-Zn為基氧化物、或In-Hf-Al-Zn為基氧化物等。
此處需注意的是，例如，“In-Ga-Zn為基氧化物”意指包括In、Ga、及Zn作為主成分之氧化物，及並未限制In、Ga、及Zn的組成比。In-Ga-Zn為基氧化物可包括除了In、Ga、及Zn以外的金屬元素。
另一選擇是，可使用以化學式InMO3(ZnO) n (m>0)所表示之材料作為氧化物半導體。需注意的是，M表示選自Ga、Fe、Mn、及Co之一或多個金屬元素。另一選擇是，作為氧化物半導體，可使用以化學式In3SnO5(ZnO) n (n>0)所表示之材料。
例如，可使用具有原子比In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)之In-Ga-Zn為基氧化物、或組成比在上述組成的附近之氧化物的任一者。另一選擇是，可使用具有原子比In：Sn：Zn=1：1：1(=1/3：1/3：1/3)或In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)之In-Sn-Zn為基氧化物、或組成比在上述組成的附近之氧化物的任一者。
需注意的是，例如，“原子比之包括In、Ga、及Zn的氧化物之組成比In：Ga：Zn=a：b：c(a+b+c=1)係在原子比之包括In、Ga、及Zn的氧化物之組成比In：Ga：Zn=A：B：C(A+B+C=1)附近”意指a、b、及c滿足下面關係：(a-A)2+(b-B)2+(c-C)2 r 2，及例如r可以是0.05。其同樣適用於其他氧化物。
在第一加熱室中，可以溫度高於或等於200℃及低於或等於750℃來加熱基板。
在未暴露至空氣之下，將第一沉積室所沉積之氧化物半導體轉移至第一加熱室，及連續執行熱處理，藉以能夠移除氧化物半導體膜中之諸如氫、水、及氫氧根等雜質，及可獲得雜質被極度減少之氧化物半導體膜。此處，在氮、氧、以氬為代表之稀有氣體、或這些的任一者之混合氣體中，以溫度高於或等於250℃及低於或等於750℃、高於或等於400℃及低於或等於750℃較佳來執行熱處理。
在上述沉積裝置中，在未暴露至空氣之下，來執行沉積處理、熱處理、及轉移；如此，能夠總是在清潔大氣中執行處理和轉移。因此，可極度減少膜及膜的介面之雜質濃度，及可形成高度可靠的氧化物半導體層。
藉由將以具有此種結構的沉積裝置所形成之氧化物半導體層用於電晶體的通道形成區，例如可實現具有穩定電特性和高可靠性之半導體裝置。
在第一沉積室和第一加熱室中，欲待處理之基板被支托，以便藉由其沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°、大於或等於5°及小於或等於15°較佳的範圍中。利用能夠在基板站立之下來執行處理之此種結構，可抑制裝置的地板面積(所謂的底面積)增加；因此，幫助清潔室的設計及可抑制成本。而且，利用基板稍微與垂直方向傾斜的同時被支托之結構，甚至在減壓下仍可支撐基板。雖然可給定使用夾箝作為用於支撐基板之方法而不傾斜基板，但是此方法具有在與夾箝部重疊之基板表面上未執行沉積以及從夾箝部產生灰塵之問題。
而且，利用在上述角度使基板站立之下來執行處理之沉積裝置可具有較小的地板面積(所謂的底面積)，及甚至藉由使用諸如第五至第十二代的母玻璃等大尺寸基板時仍能夠大量生產高度可靠的半導體裝置。
在基板被支托成其沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°、大於或等於5°及小於或等於15°較佳的範圍中的同時可執行處理之連接沉積室和加熱室的複數個上述結構係沿著基板的路徑來設置，藉以能夠獲得將具有較高可靠性之半導體層形成在大尺寸的基板之上的沉積裝置。
也就是說，本發明的一實施例為用於連續沉積之裝置，其包括用於基板的轉移機構；第一沉積室，其中形成包括絕緣膜之第一膜；第一加熱室，其中執行第一熱處理；第二沉積室，其中形成包括氧化物之第二膜；第二加熱室，其中執行第二熱處理。第一沉積室、第一加熱室、第二沉積室、及第二加熱室係沿著由轉移機構所轉移的基板之路徑予以連續設置。基板被支托，以便由基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中。在未暴露至空氣之下，在形成第一膜之後執行第一熱處理，而後在形成第二膜之後執行第二熱處理。
本發明的一實施例為用於連續沉積之裝置，其包括用於基板的轉移機構；第一沉積室，其中形成含包括至少第一金屬元素和第二金屬元素之氧化物的第一膜；第一加熱室，其中執行第一熱處理；第二沉積室，其中形成含氧化物之第二膜；以及第二加熱室，其中執行第二熱處理。第一沉積室、第一加熱室、第二沉積室、及第二加熱室係沿著由轉移機構所轉移的基板之路徑予以連續設置。基板被支托，以便由基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中。在未暴露至空氣之下，在形成第一膜之後執行該第一熱處理，而後在形成第二膜之後執行第二熱處理。
本發明的一實施例為用於連續沉積之裝置，其中第二膜包括氧化物半導體。
本發明的一實施例為用於連續沉積之裝置，其中第一金屬元素為鋅。
本發明的一實施例為用於連續沉積之裝置，其中第二金屬元素為鎵。
本發明的一實施例為沉積方法，其包括以下步驟：在第一沉積室中，將包括絕緣膜之第一膜形成於基板之上；在第一加熱室中執行第一熱處理；在第二沉積室中形成包括氧化物之第二膜；以及在第二加熱室中執行第二熱處理。基板在被支托的同時被處理，以便由基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中。
本發明的一實施例為沉積方法，其包括以下步驟：在第一沉積室中，將含包括至少第一金屬元素和第二金屬元素之氧化物的第一膜形成於基板之上；在第一加熱室中執行第一熱處理；在第二沉積室中形成包括氧化物之第二膜；以及在第二加熱室中執行第二熱處理。基板在被支托的同時被處理，以便由基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中。
本發明的一實施例為沉積方法，其中第二膜包括氧化物半導體。
本發明的一實施例為沉積方法，其中第一金屬元素為鋅。
本發明的一實施例為沉積方法，其中第二金屬元素為鎵。
上述第一沉積室具有濺鍍裝置，利用此濺鍍裝置可形成包括至少第一金屬元素和第二金屬元素之絕緣膜或氧化物膜。在第一沉積室形成氧化物膜之溫度可高於或等於200℃及低於或等於400℃。
在形成絕緣膜之例子中，例如，可形成被使用作為電晶體的閘極絕緣膜或基底膜之膜。
在上述中，第一金屬元素可以是鋅。第二金屬元素可以是鎵。
在第一加熱室中，在第一沉積室形成氧化物膜之基板上可執行熱處理。當以溫度高於或等於400℃及低於或等於750℃來執行熱處理時，可獲得第一結晶氧化物半導體層。依據第一熱處理的溫度，第一熱處理自膜表面產生結晶，及晶體從膜表面朝膜的內部生長；如此，獲得c軸對準晶體。藉由第一熱處理，大量的鋅和氧聚集到膜表面，及包括鋅和氧且具有六角形上平面(圖7A圖示其概要平面圖)之石墨烯型的二維晶體之一或多層係形成在最外表面中；最外表面中的層生長在厚度方向上以形成層的堆疊。在圖7A中，白圈表示鋅原子，及黑圈表示氧原子。藉由增加熱處理的溫度，晶體生長從表面進行到內部，及進一步從內部到底部。另外，圖7B概要圖示二維晶體的六層之堆疊作為已生長二維晶體的疊層之例子。
在第二沉積室中，包括氧化物膜之第二膜係可在加熱基板的同時藉由濺鍍法來形成。
在上述中，第二膜可以是氧化物半導體膜。氧化物半導體包括至少銦(In)或鋅(Zn)較佳。尤其是，包括In及Zn較佳。作為用以減少使用氧化物半導體之電晶體的電特性變化之穩定劑，額外包括鎵(Ga)較佳。包括錫(Sn)作為穩定劑較佳。包括鉿(Hf)作為穩定劑較佳。包括鋁(Al)作為穩定劑較佳。
作為另一穩定劑，可包括一或多種鑭系元素，諸如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)等。
作為氧化物半導體，例如，可使用氧化銦、氧化錫、氧化鋅、兩成分金屬氧化物，諸如In-Zn為基氧化物、Sn-Zn為基氧化物、Al-Zn為基氧化物、Zn-Mg為基氧化物、Sn-Mg為基氧化物、In-Mg為基氧化物、或In-Ga為基氧化物等；三成分金屬氧化物，諸如In-Ga-Zn為基氧化物(亦稱作IGZO)、In-Al-Zn為基氧化物、In-Sn-Zn為基氧化物、Sn-Ga-Zn為基氧化物、Al-Ga-Zn為基氧化物、Sn-Al-Zn為基氧化物、In-Hf-Zn為基氧化物、In-La-Zn為基氧化物、In-Ce-Zn為基氧化物、In-Pr-Zn為基氧化物、In-Nd-Zn為基氧化物、In-Sm-Zn為基氧化物、In-Eu-Zn為基氧化物、In-Gd-Zn為基氧化物、In-Tb-Zn為基氧化物、In-Dy-Zn為基氧化物、In-Ho-Zn為基氧化物、In-Er-Zn為基氧化物、In-Tm-Zn為基氧化物、In-Yb-Zn為基氧化物、In-Lu-Zn為基氧化物等；或四成分金屬氧化物，諸如In-Sn-Ga-Zn為基氧化物、In-Hf-Ga-Zn為基氧化物、In-Al-Ga-Zn為基氧化物、In-Sn-Al-Zn為基氧化物、In-Sn-Hf-Zn為基氧化物、或In-Hf-Al-Zn為基氧化物等。
此處需注意的是，例如，“In-Ga-Zn為基氧化物”意指包括In、Ga、及Zn作為主成分之氧化物，及並未限制In、Ga、及Zn的組成比。In-Ga-Zn為基氧化物可包括除了In、Ga、及Zn以外的金屬元素。
另一選擇是，可使用以化學式InMO3(ZnO) m (m>0)所表示之材料作為氧化物半導體。需注意的是，M表示選自Ga、Fe、Mn、及Co之一或多個金屬元素。另一選擇是，作為氧化物半導體，可使用以化學式In3SnO5(ZnO) n (n>0)所表示之材料。
例如，可使用具有原子比In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)之In-Ga-Zn為基氧化物、或組成比在上述組成的附近之氧化物的任一者。另一選擇是，可使用具有原子比In：Sn：Zn=1：1：1(=1/3：1/3：1/3)或In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)之In-Sn-Zn為基氧化物、或組成比在上述組成的附近之氧化物的任一者。
需注意的是，例如，“原子比之包括In、Ga、及Zn的氧化物之組成比In：Ga：Zn=a：b：c(a+b+c=1)係在原子比之包括In、Ga、及Zn的氧化物之組成比In：Ga：Zn=A：B：C(A+B+C=1)附近”意指a、b、及c滿足下面關係：(a-A)2+(b-B)2+(c-C)2 r 2，及例如r可以是0.05。其同樣適用於其他氧化物。
在膜形成時之基板溫度被設定成高於或等於200℃及低於或等於400℃之下，藉由以濺鍍法形成第二膜在第一結晶氧化物半導體層之上，先質可被配置在形成在第一結晶氧化物半導體層的表面之上並且與第一結晶氧化物半導體層的表面接觸之氧化物半導體膜中，及可獲得所謂的整齊性。
在第二加熱室中，可以溫度高於或等於400℃及低於或等於750℃來加熱基板。在氮大氣、氧大氣、或氮和氧之混合大氣中，在第二氧化物半導體膜係形成在第一結晶氧化物半導體層之上的基板上執行溫度高於或等於400℃及低於或等於750℃之熱處理，以便第二氧化物半導體層的密度增加，及其內的缺陷數目減少。藉由第二熱處理，藉由使用第一結晶氧化物半導體層作為核心在厚度方向上進行晶體生長，也就是說，晶體生長從底部向上進行；如此，形成第二結晶氧化物半導體層。
以此方式獲得第一結晶氧化物半導體層和第二結晶氧化物半導體層之堆疊及被用於電晶體，例如藉以電晶體可具有穩定電特性和高可靠性。另外，藉由將第一熱處理和第二熱處理的溫度設定成450℃或更低，藉由使用諸如第五至第十二代之母玻璃等大尺寸的基板，能夠執行大量生產高度可靠的半導體裝置。
以根據本發明的一實施例之沉積裝置所形成的第一結晶氧化物半導體層之特徵為具有c軸對準。以根據本發明的一實施例之沉積裝置所形成的第二結晶氧化物半導體層之特徵亦為具有c軸對準。第一結晶氧化物半導體層和第二結晶氧化物半導體層包含包括具有c軸對準之晶體(C軸對準晶體)之氧化物，其未具有單晶結構也未具有非晶結構。第一結晶氧化物半導體層和第二結晶氧化物半導體層局部包括晶粒邊界。
在包括第一結晶氧化物半導體層和第二結晶氧化物半導體層之堆疊的電晶體之例子中，甚至當以光照射電晶體或經過偏壓-溫度(BT)應力測試時，仍能夠抑制電晶體的臨界電壓之變化量；如此，此種電晶體具有穩定的電特性。
在上述沉積裝置中，第一沉積室、第二沉積室、第一加熱室、及第二加熱室以誘捕式真空泵來排空較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。上述誘捕式真空泵作用，以減少包括在氧化物半導體膜中之氫、水、氫氧根、或氫化物的量。因為具有氫、水、氫氧根、或氫化物變成抑制氧化物半導體膜之結晶的因素之一的可能，所以在充分減少氫、水、氫氧根、或氫化物之大氣中執行製造處理時的沉積、基板轉移等等較佳。
在所有第一沉積室、第二沉積室、第一加熱室、及第二加熱室中，欲待處理的基板被支托，以便尤其沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°、大於或等於5°及小於或等於15°較佳的範圍中。利用可在基板站立之下執行處理的此種結構，可抑制裝置的地板面積(所謂的底面積)增加；因此，幫助清潔室的設計及可抑制成本。而且，利用基板稍微與垂直方向傾斜的同時被支托之結構，甚至在減壓下仍可支撐基板。雖然可給定使用夾箝作為用於支撐基板之方法而不傾斜基板，但是此方法具有在與夾箝部重疊之基板表面上未執行沉積以及從夾箝部產生灰塵之問題。
在上述沉積裝置中，可於不暴露於大氣中執行沉積處理、熱處理、及轉移；因此，處理及轉移可總是在清潔氣氛中被執行。如此，可極度減少膜及膜的介面之雜質濃度，及可形成高度可靠的氧化物半導體層。
根據本發明的一實施例，可設置實現具有穩定電特性和高可靠性之半導體裝置的沉積裝置。可設置藉由使用諸如母玻璃等大尺寸基板能夠大量生產高度可靠的半導體裝置之沉積裝置。可提供用以製造具有穩定電特性和高可靠性之半導體裝置的方法。
將參考圖式詳細說明實施例。需注意的是，本發明並不侷限於下面說明，及精於本技藝之人士應容易明白，在不違背本發明的精神和範疇之下，能夠以各種方式改變模式和細節。因此，本發明不被闡釋作侷限於下面實施例之說明。需注意的是，在下面所說明之本發明的結構中，在不同圖式中以相同參考號碼表示相同部位或具有類似功能的部位，及不重複此種部位的說明。
需注意的是，在此說明書所說明之各個圖式中，在某些例子中，為了清楚會放大尺寸、層厚度、或各個組件的區域。因此，本發明的實施例並不侷限於此種比例。
(沉積裝置的例子)
將參考圖1A及1B、圖2A至2C、和圖3A及3B說明氧化物半導體層等等係形成在基板之上的沉積裝置之例子。
圖1A為此實施例所說明之沉積裝置10的結構之方塊圖。
在沉積裝置10中，載入室101、第一沉積室111、第二沉積室112、第一加熱室121、第三沉積室113、第二加熱室122、第四沉積室114、第三加熱室123、及卸除室102以此順序連接。下面需注意的是，除了載入室101和卸除室102之外，當沒有必要將它們彼此區分時，各個沉積室和各個加熱室可被統稱作處理室。
運送到載入室101內之基板100係藉由移動單元依序從第一沉積室111至第三加熱室123轉移到各個沉積室和各個加熱室，而後，轉移到卸除室102。不一定在各個處理室中執行處理，及若省略步驟的話，可在未處理之下適當將基板轉移到下一處理室。
載入室101具有從外面接收基板100到沉積裝置10內之功能。基板100被水平運送到載入室101內，而後藉由設置在載入室101中之機構使基板相對於水平面垂直站立。在圖1A中，由實線所示之基板100表示緊接在基板被運送到載入室內之後水平置放基板的狀態，而虛線表示基板實質上垂直站立之狀態。需注意的是，在諸如機器人等用以接收基板100之單元具有用以使基板站立的機構之例子中，載入室101不需要具有用以使基板100站立的機構。
與載入室101相反，卸除室102具有用以使站立的基板100水平平放之機構。在處理之後，藉由移動單元將基板100運送到卸除室。站立的基板100水平平放在卸除室102中，而後從裝置運送出。在圖1A中，站立的基板100和水平置放的基板100二者係由虛線圖示。需注意的是，在諸如機器人等用以從裝置運送出基板100之單元具有用以使基板平放的功能之例子中，卸除室102不需要具有用以使基板平放的功能。
在經由各個處理室中的處理從載入室101運送到卸除室102的同時，基板100被支托，以便由基板100的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°、大於或等於5°及小於或等於15°較佳的範圍中。以此方式將基板100稍微與垂直方向傾斜，藉以可減少裝置的地板面積之所謂的底面積。當基板尺寸增加至例如第十一代或第十二代的尺寸時，此種結構變成更有成本效益及便於清潔室的設計等等。而且，基板100稍微與垂直方向傾斜較佳，因為能夠減少附著於基板100的灰塵或粒子。
載入室101及卸除室102各個具有排空單元，用以將室排空至真空；以及氣體引進單元，其被用於當真空狀態被改變成大氣壓力時。當由氣體引進單元引進氣體時，可適當使用空氣或諸如氮等鈍氣或稀有氣體。
載入室101可具有用於預熱基板之加熱單元。藉由與排空步驟平行地預熱基板，可排除吸收到基板之諸如氣體(包括水、氫氧根等等)等雜質，如此較佳。作為排空單元，例如，可使用諸如低溫泵、離子泵、或鈦昇華泵等誘捕式真空泵，或設置有冷凝阱之渦輪式分子泵。
透過閘閥連接載入室101、卸除室102、及處理室。因此，當在處理之後將基板轉移到下一處理室時，閘閥被打開，以便基板運送至此。需注意的是，除非在處理室之間需要，否則不一定要設置此閘閥。各個處理室具有排空單元、壓力調整單元、氣體引進單元等等；如此，甚至當在其內未執行處理時，處理室仍可總是乾淨和在減壓下。藉由使用閘閥隔離處理室，如此可防止被另一處理室污染。
此外，沉積裝置的室不一定配置成一線；例如，如圖1B所示，可利用轉移室131係設置在鄰近處理室之間及室被配置成兩行之沉積裝置11。轉移室131包括轉盤133，以便運送到轉移室之基板可進行180度轉動及可轉動基板的路徑。圖1B圖解轉移室131係設置在第三沉積室113與第二加熱室122之間的結構；然而，轉移室131並不侷限於設置在此位置，及可根據各個處理室的尺寸等等而設置在適當位置。
接著，將說明第一沉積室111、第二沉積室112、第三沉積室113、及第四沉積室114所共有的結構。然後，同樣地，將說明第一加熱室121、第二加熱室122、及第三加熱室123所共有的部位。最後，將說明各個處理室的特徵。
在第一沉積室中，設置濺鍍裝置或CVD裝置。在第二沉積室、第三沉積室、及第四沉積室的每一個中，設置濺鍍裝置。
作為用於上述沉積室之濺鍍裝置，例如，可使用用於微波濺鍍法、RF電漿濺鍍法、AC濺鍍法、DC濺鍍法等等之濺鍍裝置。
此處，將參考圖2A至2C說明使用DC濺鍍法之沉積室的例子。圖2A為垂直於基板移動之方向的所取之使用DC濺鍍法的沉積室150之概要剖面圖。圖2B為平行及水平於基板移動之方向的橫剖面之概要橫剖面圖。
首先，藉由基板支撐部141固定基板100，以便由沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°、大於或等於5°及小於或等於15°較佳的範圍中。基板支撐部141係固定至移動單元143。移動單元143具有固定基板支撐部141以便防止基板在處理期間移動之功能。而且，移動單元143可沿著圖2B之虛線(在由箭頭所指示之方向上)來移動基板100，及具有運送基板100進出載入室101、卸除室102、及各個處理室之功能。
在沉積室150中，靶材151和防附著板153與基板100平行配置。藉由平行配置靶材151和基板100，可減少由於靶材與基板之間的距離變化所導致之濺鍍膜厚度變化、與濺鍍膜之步階覆蓋範圍的變化等等。
另外，沉積室150可具有位在基板支撐部141後方之基板加熱單元155。利用基板加熱單元155，在加熱基板的同時可執行沉積處理。作為基板加熱單元155，例如，可使用電阻加熱器、燈加熱器等等。需注意的是，當不需要時可省略基板加熱單元155。
沉積室150具有壓力調整單元157，及沉積室150中之壓力可減少至想要的壓力。作為用於壓力調整單元之排空裝置，例如，可使用諸如低溫泵、離子泵、或鈦昇華泵等誘捕式真空泵，或設置有冷凝阱之渦輪式分子泵。
另外，沉積室150具有用以引進沉積氣體等等之氣體引進單元159。例如，以引進包括稀有氣體作為主要成分且添加氧之氣體、及藉由反應式濺鍍法來執行沉積的此種方式形成氧化膜。作為由氣體引進單元159所引進的氣體，可使用減少諸如氫、水、及氫化物等雜質之高純度氣體。例如，可引進氧、氮、稀有氣體(典型上為氬)、或這些的任一者之混合氣體。
在具有壓力調整單元157和氣體引進單元159之沉積室150中，移除氫分子、諸如水(H2O)等包括氫之化合物(及包括碳原子之化合物較佳)等等。因此，可減少沉積室所形成之膜中的雜質濃度。
沉積室150和調整室係由閘閥161所分開。使用閘閥161隔離室，以便能夠容易排除室中的雜質，及可維持乾淨的沉積大氣。而且，在使室變乾淨之後，打開閘閥且自室將基板運送出，藉以可抑制調整處理室的污染。需注意的是，當不需要時可省略閘閥161。
需注意的是，沉積室150可具有在基板100沿著圖式中的虛線(在圖2C所示之箭頭的方向上)滑動同時執行沉積之結構。利用此種結構，可減少靶材的尺寸；因此，此種結構適於使用大尺寸基板但是靶材的尺寸不如基板的尺寸一般大之情況。
在第一加熱室121、第二加熱室122、及第三加熱室123中，可在基板100上執行熱處理。
可設置使用電阻加熱器、燈、加熱氣體等等之裝置作為加熱裝置。
圖3A及3B圖解應用使用棒狀加熱器之加熱裝置的加熱室之例子。圖3A為加熱室170的概要橫剖面圖，其圖解成垂直於基板移動之方向的橫剖面。圖3B為與基板移動的方向成水平之橫剖面的概要橫剖面圖。
如同在沉積室150中一般，由基板支撐部141所支撐的基板100係可藉由移動單元143運送進出加熱室170。
在加熱室170中，棒狀加熱器171係與基板100平行配置。圖3A概要圖解棒狀加熱器171的橫剖面之形狀。可使用電阻加熱器或燈加熱器作為棒狀加熱器171。電阻加熱器包括使用引進加熱者。另外，使用其光具有紅外線區的中間波長之燈較佳。藉由將棒狀加熱器171與基板100平行配置，可使其間距離均等，及可均勻執行加熱。此外，可個別控制棒狀加熱器171的溫度較佳。例如，當下部的加熱器被設定成比上部的加熱器還高之溫度時，可以均勻溫度加熱基板。需注意的是，此實施例使用棒狀加熱器；然而，加熱器並不侷限於具有此結構，及可使用平面(板狀)加熱器。另外，可在移動此種加熱器的同時執行熱處理。另一選擇是，可使用使用雷射之加熱方法。
在加熱室170中，保護板173係設置在棒狀加熱器171與基板100之間。例如，設置保護板173，以便保護棒狀加熱器171和基板100，及可使用石英等等來形成。除非需要否則不一定要設置保護板173。需注意的是，在此結構中，棒狀加熱器171與基板100之間未設置快門板，如此可均勻加熱基板的整個表面。
另外，加熱室170具有壓力調整單元157和氣體引進單元159，如同在沉積室150一般。因此，在熱處理期間以及甚至當其內未執行處移除理時，加熱室170可總是乾淨和在減壓下。在加熱室170中，氫分子、諸如水(H2O)等包括氫之化合物(及包括碳原子之化合物較佳)等等，藉以可減少加熱室所處理之膜中的雜質濃度、膜的介面中之雜質濃度、或包括在膜的表面中或吸附至膜的表面之雜質濃度。
利用壓力調整單元157和氣體引進單元159，可執行鈍氣大氣或包括氧的大氣中之熱處理。需注意的是，作為鈍氣大氣，使用包括氮或稀有氣體(諸如氦、氖、或氬等)作為主要成分且未包括水、氫等等之大氣較佳。例如，引進加熱室170內之氮或稀有氣體(諸如氦、氖、或氬等)的純度為6N(99.9999%)或更高、7N(99.99999%)或更高較佳(即、雜質濃度為1ppm或更低、0.1ppm或更低較佳)。
接著，將說明各個處理室所特有之特徵及結構。
在第一沉積室111中，氧化物絕緣膜係形成在基板之上。沉積裝置可以是濺鍍裝置或CVD裝置。可在第一沉積室111形成之膜可以是充作電晶體的基底層或閘極絕緣層等等之膜；例如，可給定氧化矽、氮氧化矽、氧氮化矽、氧化鋁、氧化鎵、氮氧化鋁、氧氮化鋁、氧化鉿之膜等等、這些的任一者之混合膜等等。
在濺鍍裝置的例子中，例如，根據膜的種類來使用適當的靶材。在CVD裝置的例子中，適當選擇沉積氣體。
在第二沉積室112中，可藉由濺鍍法來形成氧化物膜。作為此處所形成之氧化物膜，例如，可給定鋅和鎵的氧化物之膜。作為沉積方法，可使用微波電漿濺鍍法、RF電漿濺鍍法、AC濺鍍法、或DC濺鍍法。
在第二沉積室112中，在由基板加熱單元155加熱基板至溫度600℃或更低的同時可執行沉積。
在第一加熱室中，可以溫度高於或等於200℃及低於或等於700℃來加熱基板。而且，利用壓力調整單元157和氣體引進單元159，可在例如壓力被設定成10 Pa至1正常大氣壓力之氧大氣、氮大氣、或氧和氮的混合大氣中執行熱處理。
在第三沉積室中，氧化物半導體膜係形成在基板100之上。氧化物半導體的例子為包括至少Zn之氧化物半導體，及可沉積上面所給定之諸如In-Ga-Zn-O為基氧化物半導體等氧化物半導體。
在由基板加熱單元155以高於或等於200℃及低於或等於600℃的沉積溫度來加熱基板的同時可執行沉積。
在第二加熱室122中，可以溫度高於或等於200℃及低於或等於700℃來加熱基板100。而且，利用壓力調整單元157和氣體引進單元159，可在高於或等於10 Pa及低於或等於1正常大氣壓力之壓力下，在包括氧或氮且諸如氫、水、及氫氧根等雜質被極度減少的大氣中，執行熱處理。
在第四沉積室中，氧化物半導體膜係形成在基板100之上，如同在第三沉積室一般。例如，可將靶材用於In-Ga-Zn-O為基氧化物半導體來形成In-Ga-Zn-O為基氧化物半導體。此外，可在以溫度高於或等於200℃及低於或等於600℃加熱基板的同時執行沉積。
最後，在第三加熱室中，可以溫度高於或等於400℃及低於或等於750℃在基板100上執行熱處理。
而且，利用壓力調整單元157和氣體引進單元159，可在氮大氣、氧大氣、或氮和氧的混合大氣中執行熱處理。
此實施例所說明之沉積裝置具有從載入室經由各個處理室到卸除室全面防止暴露至空氣，而且可總是在乾淨及降壓環境下轉移基板之結構。因此，可抑制雜質進入利用此沉積裝置所形成之膜的介面內，以便能夠形成其介面狀態非常令人滿意之膜。
藉由下面所示之方法等等，以此實施例所說明之沉積裝置10所形成的氧化物半導體層被用於諸如電晶體等半導體裝置，藉以可實現具有穩定電特性和高可靠性之半導體裝置。而且，利用此實施例所說明之沉積裝置10，藉由使用減少雜質濃度之一系列裝置，甚至在諸如母玻璃等大尺寸基板上，在未暴露至空氣之下，可連續執行氧化物半導體層的形成步驟。
此實施例可與此說明書所說明之其他實施例的任一者適當組合實施。
(氧化物半導體層的形成方法之例子)
在此實施例中，將參考圖4A至4F和圖5C至5C說明藉由使用上述沉積裝置在絕緣層之上形成氧化物半導體層的方法之例子。方法可以應用到薄膜電晶體。
首先，圖1A及圖1B所示之基板100被運送到載入室101內。
作為基板100，可使用由熔合法或飄浮法等等所形成之非鹼性玻璃基板。作為基板100，可使用第五至第十二代的任一者、第八至第十二代較佳之大尺寸母玻璃。
在基板100被運送到載入室101之後，載入室101被排氣成真空。此處，當在其內執行預熱的同時排空載入室時，可去除吸附到基板100的氣體(包括諸如氫分子、水、及氫氧根等雜質)。
接著，在第一沉積室111中，藉由濺鍍法或CVD法形成氧化物絕緣層201。使用氧化矽、氮氧化矽、氧氮化矽、氧化鋁、氧化鎵、氮氧化鋁、氧氮化鋁、及氧化鉿之任一者，或這些的任一者之混合材料來形成氧化物絕緣層201。氧化物絕緣層201的厚度大於或等於10 nm及小於或等於200 nm。
在此實施例中，100 nm厚的氧化矽膜係藉由濺鍍法所形成及被使用作為氧化物絕緣層201。
然後，將基板轉移到第二沉積室112，及形成氧化物膜203。氧化物膜203係藉由微波電漿濺鍍法、RF電漿濺鍍法、AC濺鍍法、或DC濺鍍法所形成。所利用之方法係可考量靶材的導電性、靶材的尺寸、基板的面積等等來決定。
關於靶材，在氧化物膜203為鎵和鋅之氧化物的例子中，可使用鎵和鋅的比例被調整，以便鎵的比例，Ga/(Ga+Zn)大於或等於0.2及小於0.8、大於或等於0.3及小於0.7較佳之氧化物。需注意的是，通常已知依據沉積表面的大氣和溫度，靶材的組成不同於所獲得的膜之組成；例如，甚至當使用導電靶材時，仍減少所獲得的膜之鋅的組成，以便在某些例子中所獲得的膜具有絕緣特性或半導體性。
在此實施例中，使用鋅和鎵的氧化物；溫度高於或等於200℃中之鋅的蒸汽壓力高於鎵的蒸汽壓力。因此，當以200℃或更高加熱基板100時，氧化物膜203的鋅之濃度低於靶材的鋅之濃度。因此，考量此事實，需要將靶材的鋅之濃度設定在較高濃度。當增加鋅的濃度時，通常提高氧的導電性；因此，使用DC濺鍍法較佳。
以下面方式可獲得用於濺鍍之靶材：在混合和預烘烤氧化鎵的粉末和氧化鋅的粉末之後，執行塑模；然後，執行烘烤。另一選擇是，可充分混合和塑模晶粒尺寸為100 nm或更低之氧化鎵的粉末和晶粒尺寸為100 nm或更低之氧化鋅的粉末。
氧化物膜203係藉由氫、水等等不容易進入氧化物膜203之方法來形成較佳。沉積大氣可以是稀有氣體(典型上為氬)大氣、氧大氣、稀有氣體和氧之混合大氣等等。充分移除諸如氫、水、氫氧根、及氫化物等雜質之高純度氣體的大氣較佳，以防止氫、水、氫氧根、氫化物等等進入氧化物膜203。
當膜形成時之基板溫度被設定成高於或等於100℃及低於或等於600℃、高於或等於200℃及低於或等於400℃較佳時亦可防止雜質的進入。此外，可使用諸如低溫泵、離子泵、或鈦昇華泵等誘捕式真空泵或設置有冷凝阱之渦輪式分子泵作為排空單元。藉由使用上述排空單元之排空，可移除氫分子、諸如水等包括氫原子之化合物(及包括碳原子之化合物較佳)等等。因此，可減少沉積室所形成之氧化物膜203中的雜質濃度。
圖4A為此階段之概要橫剖面圖。
接著，將基板運送到第一加熱室121，及執行第一熱處理。
在第一加熱室121中，例如，在壓力為10 Pa至1正常大氣壓力和大氣為氧大氣、氮大氣、及氧和氮的混合大氣之任一者的條件下，以400℃至700℃執行熱處理達10分鐘至24小時。然後，如圖4B所示，改變氧化物膜203的品質，以便在表面的附近形成具有高濃度的鋅之氧化物半導體層203a，及其他部位變成具有低濃度的鋅之氧化物絕緣層203b。
需注意的是，隨著加熱時間越長，加熱溫度越高，及加熱時之壓力越低，鋅容易被蒸發及氧化物半導體層203a傾向是薄的。
氧化物半導體層203a的厚度為3 nm至15 nm較佳。氧化物半導體層203a的厚度係可藉由如上述之加熱時間、加熱溫度、及加熱時的壓力，或者藉由氧化物膜203的組成和厚度來控制。氧化物膜203的組成係可藉由膜形成時之基板溫度與靶材的組成來控制；因此，可適當設定這些。
所獲得的氧化物半導體層203a具有導電性：在晶體結構之X射線繞射分析中，a平面或b平面的繞射強度對c平面的繞射強度之比例大於或等於0及小於或等於0.3，如此，氧化物半導體層203a具有c軸對準。在此實施例中，氧化物半導體層203a為鋅為主要金屬成分之氧化物。
另一方面，氧化物絕緣層203b中之鎵的比例Ga/(Ga+Zn)可以是0.7或更多、0.8或更多較佳。需注意的是，在接近表面之部位(例如在與氧化物半導體層203a相接觸之部位)的氧化物絕緣層203b中之鎵的比例具有最低值，及比例朝基板增加。相反地，接近表面的部位中之鋅的比例具有最高值，及比例朝基板減少。
需注意的是，在此熱處理中，在氧化物半導體層203a的表面附近亦離析諸如鋰、鈉、鉀等鹼性金屬並且蒸發；因此，充分減少氧化物半導體層203a中之濃度和氧化物絕緣層203b中之濃度。這些鹼性金屬對電晶體而言是不受歡迎的金屬；如此，這些鹼性金屬包括在用於形成電晶體之材料中盡可能越少越好較佳。因為這些鹼性金屬比鋅更容易被蒸發；因此，在移除這些鹼性金屬時熱處理步驟是有效的。
經由此種處理，例如，氧化物半導體層203a和氧化物絕緣層203b的每一個中之鈉的濃度可以是5 x 1016 cm-3或更低、1 x 1016 cm-3或更低較佳、1 x 1015 cm-3或更低更好。同樣地，氧化物半導體層203a和氧化物絕緣層203b的每一個中之鋰的濃度可以是5 x 1015 cm-3或更低、1 x 1015 cm-3或更低較佳；氧化物半導體層203a和氧化物絕緣層203b的每一個中之鉀的濃度可以是5 x 1015 cm-3或更低、1 x 1015 cm-3或更低較佳。
然後，將基板轉移到第三沉積室，及形成氧化物半導體膜204。在此實施例中，利用銦-鎵-鋅為基氧化物作為氧化物半導體。換言之，氧化物半導體膜204係藉由使用銦-鎵-鋅為基氧化物作為靶材之濺鍍法所形成。
氧化物靶材的填充率高於或等於90%及低於或等於100%、高於或等於95%及低於或等於99%較佳。藉由使用具有高填充率之氧化物靶材，所獲得的氧化物半導體膜可具有高密度。關於靶材的組成比，例如，使用具有原子比In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3、或3：1：4之In-Ga-Zn-O靶材。需注意的是，靶材的材料和組成比並不侷限於此。例如，可使用具有組成比In：Ga：Zn=1：1：0.5[莫耳比]之氧化物靶材。
如下面說明一般，關於所獲得的氧化物半導體膜之組成，金屬組成中的佳之比例(莫耳比)為0.2或更多較佳。例如，在In：Ga：Zn=1：1：2之例子中，鎵的比例為0.25；在In：Ga：Zn=1：1：1之例子中，鎵的比例為0.33；及在In：Ga：Zn=1：1：0.5之例子中，鎵的比例為0.4。
氧化物半導體膜204係藉由氫、水等等不容易進入氧化物半導體膜204之方法來形成較佳。沉積大氣可以是稀有氣體(典型上為氬)大氣、氧大氣、或稀有氣體和氧之混合大氣。充分移除諸如氫、水、氫氧根、及氫化物等雜質之高純度氣體的大氣較佳，以防止氫、水、氫氧根、氫化物等等進入氧化物半導體膜204。
氧化物半導體膜204的厚度大於或等於3 nm及小於或等於30 nm較佳。這是因為當氧化物半導體膜太厚時(如、厚度為50 nm或更多)電晶體會正常開。
形成氧化物半導體膜204時之基板溫度高於或等於100℃及低於或等於600℃、高於或等於200℃及低於或等於400℃較佳、高於或等於250℃及低於或等於300℃更好。較佳的是，膜形成時之基板溫度高較佳，因為可抑制上述雜質的進入。
此外，可使用諸如低溫泵、離子泵、或鈦昇華泵等誘捕式真空泵，或設置有冷凝阱之渦輪式分子泵作為排空單元。在利用此種排空單元排空之沉積室中，移除氫分子、諸如水(H2O)等包括氫原子之化合物(及包括碳原子之化合物較佳)等等，藉以可減少沉積室所形成之氧化物半導體膜204中的雜質濃度。
在氧化物半導體被用於電晶體之例子中，諸如鋰、鈉、鉀等鹼性金屬或鹼性土金屬並非受歡迎的金屬；因此，鹼性金屬或鹼性土金屬包括在用於形成電晶體之材料中越少越好較佳。
在鹼性金屬中，尤其是，鈉擴散在與氧化物半導體相接觸之氧化物絕緣體中成為鈉離子。鈉切斷金屬元素與氧之間的鍵結，或進入氧化物半導體中的鍵。結果，電晶體特性退化(如、電晶體變成正常開(臨界電壓位移到負側)或遷移率減少)。此外，此亦導致特性變化。
在氧化物半導體中的氫濃度極低之例子中此種問題尤其明顯。因此，在氧化物半導體中的氫濃度為5 x 1019 cm-3或更低，尤其是5 x 1018 cm-3或更低之例子中，鹼性金屬的濃度強烈需要被充分降低。
例如，氧化物半導體膜204中之鈉的濃度可以是5 x 1016 cm-3或更低、1 x 1016 cm-3或更低較佳、1 x 1015 cm-3或更低更好。同樣地，氧化物半導體膜204中之鋰的濃度可以是5 x 1015 cm-3或更低、1 x 1015 cm-3或更低較佳；氧化物半導體膜204中之鉀的濃度可以是5 x 1015 cm-3或更低、1 x 1015 cm-3或更低較佳。
圖4C為此階段之概要橫剖面圖。
接著，將基板100轉移到第二加熱室122，及執行第二熱處理。
藉由在氧化物半導體膜204上執行第二熱處理，藉由使用氧化物半導體層203a中之晶體作為核心，晶體生長發生在氧化物半導體膜204中，以便氧化物半導體層203a和氧化物半導體膜204被組合，及如圖4D所示一般形成c軸對準結晶氧化物半導體層204a。
同時，移除氧化物半導體膜204中之過量的氫(包括水及氫氧根)，及改良氧化物半導體膜204的結構，以便可減少能帶隙中的缺陷位準。
另外，亦可藉由第二熱處理移除氧化物絕緣層201及氧化物絕緣層203b中之過量的氫(包括水及氫氧根)。第二熱處理的溫度高於或等於250℃及低於或等於650℃、高於或等於300℃及低於或等於500℃較佳。
需注意的是，圖4D之虛線表示氧化物半導體膜204與氧化物半導體層203a之間的介面；然而，因為由於第二熱處理將氧化物半導體層203a和氧化物半導體膜204組合成為氧化物半導體層204a，所以介面不清楚。
接著，將基板運送到第四沉積室114內，及藉由類似於第三沉積室113中所使用之方法的方法，將氧化物半導體膜205形成在氧化物半導體層204a之上。
將上述靶材用於氧化物半導體可沉積氧化物半導體。在此實施例中，使用用於In-Ga-Zn-O為基氧化物半導體之靶材(In：Ga：Zn=1：1：1[莫耳比])，基板溫度被設定成高於或等於100℃及低於或等於600℃、高於或等於200℃及低於或等於400℃較佳、高於或等於250℃及低於或等於300°更好，及氧化物半導體膜205被形成厚度10 nm或更多(見圖4E)。
然後，將基板100轉移到第三加熱室123，及執行第三熱處理。
在氮大氣或乾燥空氣中，以溫度高於或等於400℃及低於或等於750°執行第三熱處理達長於或等於1分鐘及短於或等於24小時。
藉由第三熱處理，藉由使用氧化物半導體層204a中之晶體作為核心，晶體生長發生在氧化物半導體膜205中。結果，氧化物半導體膜205和氧化物半導體層204a被組合，成為氧化物半導體層205a。圖4F為此狀態之概要橫剖面圖。此處，氧化物半導體層205a中之虛線表示氧化物半導體膜205與氧化物半導體層204a之間的介面；然而，介面事實上不清楚。
需注意的是，此實施例使用鎵為主要金屬元素之氧化物絕緣層203b。當此種材料與尤其金屬元素中的鎵之比例為0.2或更多之氧化物半導體相接觸時，可充分抑制在氧化物絕緣層203b與氧化物半導體膜之間的介面中捕獲之電荷。藉由將此種膜用於半導體裝置，可設置高度可靠的半導體裝置。
最後，基板100被運送到卸除室102，及完成處理。
經由上述一連串步驟，可將具有c軸對準及極度減少的雜質濃度之氧化物半導體層205a形成在基板100之上。將以沉積裝置所形成之具有c軸對準及極度減少的雜質濃度之半導體層用於諸如電晶體等半導體裝置，藉以可實現具有穩定電特性和高可靠性之半導體裝置。
此處，在此實施例中，將包括在上述沉積裝置中之所有沉積室和加熱室用於形成氧化物半導體層；當改變所使用之沉積室和加熱室之組合時，可執行複數個製造步驟及可形成各種氧化物半導體層。下面將說明用以選擇性使用包括在沉積裝置中之沉積室和加熱室來形成氧化物半導體層的方法作為修改例子。
(修改例子1)
將說明用以在基板100之上形成圖5A所示的氧化物絕緣層211、氧化物絕緣層213b、及具有c軸對準晶性之氧化物半導體層215a的方法。
以類似於上述例子之方式的方式執行上至及包括在第一加熱室121中執行第一熱處理之步驟的步驟。換言之，在第一沉積室111中形成氧化物絕緣層211，在第二沉積室112中將氧化物膜形成在氧化物絕緣層之上，及在第一加熱室121中執行第一熱處理。藉由第一熱處理，氧化物膜的下層變成氧化物絕緣層213b，及其上層變成具有c軸對準晶性之氧化物半導體層。
接著，在第三沉積室113中，在加熱基板100的同時形成氧化物半導體膜。例如，在使用氧化物半導體用的靶材(In-Ga-Zn-O為基氧化物半導體(In2O3：Ga2O3：ZnO=1：1：1[莫耳比])用的靶材)、基板與靶材之間的距離為170 mm、基板溫度為250℃、壓力為0.4 Pa、及直流(DC)功率為0.5 kW之條件下，在氧大氣、氬大氣、或包括氬和氧之大氣中，將氧化物半導體膜形成至厚度30 nm。
接著，在第二加熱室122中執行第二熱處理。第二熱處理的溫度為200℃或更高、高於或等於400℃及低於或等於700℃較佳。藉由第二熱處理，藉由使用具有c軸對準晶性之氧化物半導體層作為核心，晶體生長發生在上述氧化物半導體膜，以便形成具有c軸對準晶性及未包括介面之氧化物半導體層215a。
之後，僅轉移基板100經過第四沉積室114和第三加熱室123而未在其內處理，及將基板100運送到拆卸室102。
經由上述步驟，可形成具有c軸對準和極度減少雜質濃度之氧化物半導體層。
(修改例子2)
將說明用以在基板100之上形成圖5B所示的氧化物絕緣層221及具有c軸對準之氧化物半導體層225a的方法。
首先，將基板從載入室101轉移到第一沉積室111，及形成氧化物絕緣層221。之後，僅將基板轉移經過第二沉積室112而未在其內處理。然後，將基板運送到第一加熱室121及執行第一熱處理。藉由第一熱處理，可移除氧化物絕緣層221中之諸如氫、水、及氫氧根等雜質。需注意的是，稍後所執行之第二熱處理亦能夠充作第一熱處理，而不必執行第一熱處理。
然後，在第三沉積室113中，以基板溫度高於或等於200℃及低於或等於400℃形成具有厚度大於或等於1 nm及小於或等於10 nm之第一氧化物半導體膜。例如，在使用氧化物半導體用的靶材(In-Ga-Zn-O為基氧化物半導體(In2O3：Ga2O3：ZnO=1：1：2[莫耳比])用的靶材)、基板與靶材之間的距離為170 mm、基板溫度為250℃、壓力為0.4 Pa、及直流(DC)功率為0.5 kW之條件下，在氧大氣、氬大氣、或包括氬和氧之大氣中，將第一氧化物半導體膜形成至厚度5 nm。
之後，在第二加熱室122中執行第二熱處理，以便第一氧化物半導體膜變成具有c軸對準之結晶氧化物半導體膜。在氮的大氣或乾燥空氣中，以溫度高於或等於400℃及低於或等於750℃來執行第二熱處理較佳。在未執行第一熱處理之例子中，可藉由第二熱處理移除氧化物絕緣層中之包括氫的雜質。
接著，在第四沉積室114中形成具有厚度大於10 nm之第二氧化物半導體膜。例如，在使用氧化物半導體用的靶材(In-Ga-Zn-O為基氧化物半導體(In2O3：Ga2O3：ZnO=1：1：2[莫耳比])用的靶材)、基板與靶材之間的距離為170 mm、基板溫度為400℃、壓力為0.4 Pa、及直流(DC)功率為0.5 kW之條件下，在氧大氣、氬大氣、或包括氬和氧之大氣中，將第二氧化物半導體膜形成至厚度25 nm。
藉由以設定成高於或等於200℃及低於或等於400℃之溫度來形成第二氧化物半導體膜，可將先質配置在形成於第一氧化物半導體膜的表面之上且與第一氧化物半導體膜的表面相接觸之氧化物半導體膜中，及可獲得所謂的整齊性。
然後，在第三加熱室123中執行第三熱處理。在氮的大氣或乾燥空氣中，以溫度高於或等於400℃及低於或等於750℃來執行第三熱處理達長於或等於1分鐘及短於或等於24小時，以便能夠形成具有c軸對準之結晶氧化物半導體層225a。
經由上述步驟，可形成具有c軸對準及極度減少雜質濃度之氧化物半導體層。
(修改例子3)
將說明用以在基板100之上形成圖5C所示的氧化物絕緣層231和氧化物半導體層234之方法。
首先，將基板100從載入室101轉移到第一沉積室111，及形成氧化物絕緣層231。作為氧化物絕緣層231，例如，藉由濺鍍法形成100 nm厚的氧化矽膜。
然後，僅轉移基板100經過第二沉積室112而未在其內處理，及在第一熱處理室121中執行第一熱處理。藉由第一熱處理，可移除氧化物絕緣層231中之諸如氫、水、及氫氧根等雜質。需注意的是，稍後所執行之第二熱處理亦能夠充作第一熱處理，而不必執行第一熱處理。
接著，將基板轉移到第三沉積室113，及形成氧化物半導體層234。例如，在使用氧化物半導體用的靶材(In-Ga-Zn-O為基氧化物半導體(In2O3：Ga2O3：ZnO=1：1：2[莫耳比])用的靶材)、基板與靶材之間的距離為170 mm、基板溫度為400℃、壓力為0.4 Pa、及直流(DC)功率為0.5 kW之條件下，在氧大氣、氬大氣、或包括氬和氧之大氣中，將氧化物半導體層234形成至厚度30 nm。
然後，將基板轉移到第二加熱室122，及執行第二熱處理。藉由第二熱處理，可移除氧化物半導體層234中之諸如氫、水、及氫氧根等雜質，及可獲得極度減少雜質之氧化物半導體層234。在氮、氧、以氬為代表之稀有氣體、或這些的任一者之混合氣體的大氣中，以溫度高於或等於250℃及低於或等於750℃、高於或等於400℃及低於或等於750℃較佳來執行第二熱處理。
之後，僅轉移基板100經過第四沉積室114和第三加熱室123而未在其內處理，及基板被運送到卸除室102。
經由上述步驟，獲得形成在氧化物絕緣層231之上並且具有減少的雜質濃度之氧化物半導體層234。
在不需要氧化物絕緣層231之例子中，可省略第一沉積室111中之沉積處理和第一加熱室121中之熱處理。
經由上述步驟，可形成具有極度減少的雜質濃度之氧化物半導體層。藉由經由此種步驟形成氧化物半導體層，可進一步簡化處理，如此較佳。
需注意的是，使用玻璃基板作為此實施例中用以形成氧化物半導體層之方法的說明之基板100。當將方法應用到底閘極電晶體的製造處理時，例如，可使用設置有閘極電極層之基板作為基板；如此，可使用製造處理之階段中的基板。
此外，此實施例所說明之沉積裝置具有從載入室經由各個處理室到卸除室全面防止暴露至空氣，而且可總是在乾淨及降壓環境下轉移基板之結構。因此，可抑制雜質進入利用此沉積裝置所形成之膜的介面內，以便能夠形成其介面狀態非常令人滿意之膜。藉由將此種膜用於半導體裝置，例如，可抑制介面中之捕獲位準的產生，如此半導體裝置可具有高可靠性。
如上述，利用本發明的一實施例之沉積裝置，藉由使用減少雜質濃度之一系列裝置，甚至在諸如母玻璃等大尺寸基板上，仍可在未暴露至空氣之下連續執行氧化物半導體層的形成步驟。以沉積裝置所形成之氧化物半導體層為具有極度減少的雜質濃度之半導體層。此種半導體層被用於諸如電晶體等半導體裝置，藉以可實現具有穩定電特性和高可靠性之半導體裝置。
此實施例可與此說明書所說明之其他實施例的任一者適當組合實施。
(電晶體之製造方法的例子)
在此實施例中，將參考圖6A至6E說明藉由使用上述沉積裝置製造底閘極電晶體之方法的例子。
圖6E為底閘極電晶體300之橫剖面圖。底閘極電晶體300在具有絕緣表面的基板100之上包括基底絕緣層307、閘極電極層309、閘極絕緣層301、包括通道形成區之氧化物半導體層305b、源極電極層311a、汲極電極層311b、及氧化物絕緣層313a。源極電極層311a和汲極電極層311b係設置在氧化物半導體層305b之上。充作通道形成區之區域為氧化物半導體層305b之區域的一部分，其與閘極電極層309重疊，具有閘極絕緣層301位在其間。
設置保護絕緣層313b以覆蓋氧化物絕緣層313a。
下面將參考圖6A至6E說明用以在基板100之上製造底閘極電晶體300的處理。
首先，基底絕緣層307係形成在基板100之上。
藉由使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氮氧化矽膜、氮氧化鋁膜、及氧氮化矽膜的其中之一，或包括這些膜的任一者之疊層，藉由PCVD法或濺鍍法將基底絕緣層307形成至具有厚度大於或等於50 nm及小於或等於600 nm。基底絕緣層307包括超過膜的(塊狀中)之化學計量組成比的氧量之氧量較佳。例如，在使用氧化矽膜之例子中，組成式為SiO2+α(α>0)。
在此實施例中，藉由濺鍍法將50 nm厚的氧化矽膜形成作基底絕緣層307。
在使用包括諸如鹼性金屬等雜質的玻璃基板之例子中，可藉由PCVD法或濺鍍法形成氮化矽膜、氮化鋁膜等等作為基底絕緣層307與基板100之間的氮化物絕緣層，以便防止鹼性金屬進入。因為諸如Li或Na等鹼性金屬為雜質，所以減少此種鹼性金屬的含量較佳。
接著，導電膜係形成在基底絕緣層307之上，而後經過光致微影步驟，以便形成閘極電極層309。
使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹、及鈧等金屬材料的任一者，或包括這些材料的任一者作為主要成分之合金材料，可藉由濺鍍法等等將用於閘極電極層309之導電膜形成具有單層結構或疊層結構。
在此實施例中，藉由濺鍍法形成具有厚度150 nm之鎢膜作為用於閘極電極層的導電膜。
然後，在其上形成閘極電極層309之基板100被運送到載入室101。在載入室中，可在基板100上執行預熱。當執行預設的同時執行排空處理時，可排除吸收至基板之包括氫的雜質，包括碳等雜質更好。
接著，基板100被運送到第一沉積室111，及形成閘極絕緣層301。
閘極絕緣層301為氧化物絕緣層，其係藉由使用氧化矽、氮氧化矽、氧氮化矽、氧化鋁、氧化鎵、氮氧化鋁、氧氮化鋁、及氧化鉿的任一者，或這些的任一者之混合材料，以電漿CVD法、濺鍍法等等所形成以具有單層結構或疊層結構。閘極絕緣層301的厚度大於或等於10 nm及小於或等於200 nm。
在此實施例中，藉由濺鍍法形成100 nm厚的氧化矽膜作為閘極絕緣層301。
圖6A為此階段的概要橫剖面圖。
接著，僅將基板100轉移經過第二沉積室112而未在其內處理，及將基板100轉移到第一加熱室121以經過第一熱處理。
藉由第一熱處理，可有效移除包括在閘極絕緣層301中之氫和包括諸如水等氫及氫氧根等雜質，如此可抑制上述雜質擴散到稍後所形成之氧化物半導體層內；因此，執行第一熱處理較佳。需注意的是，稍後所執行的第二熱處理亦能夠充作第一熱處理。
接著，將基板運送到第三沉積室113內，及形成具有厚度大於或等於1 nm及小於或等於10 nm之第一氧化物半導體膜。
在此實施例中，在使用氧化物半導體用的靶材(In-Ga-Zn-O為基氧化物半導體(In2O3：Ga2O3：ZnO=1：1：2[莫耳比])用的靶材)、基板與靶材之間的距離為170 mm、基板溫度為250℃、壓力為0.4 Pa、及直流(DC)功率為0.5 kW之條件下，在氧大氣、氬大氣、或包括氬和氧之大氣中，將第一氧化物半導體膜形成至厚度5 nm。
接著，將基板轉移到第二加熱室122，及執行第二熱處理。在氮的大氣或乾燥空氣中，以溫度高於或等於400℃及低於或等於750℃來執行第二熱處理。此外，第二熱處理的加熱時間長於或等於1分鐘及短於或等於24小時。藉由第二熱處理，將第一氧化物半導體膜結晶，以便形成具有c軸對準之結晶氧化物半導體層304a(見圖6B)。
然後，基板被運送到第四沉積室114內，及形成具有厚度大於10 nm之第二氧化物半導體膜。
在此實施例中，在使用氧化物半導體用的靶材(In-Ga-Zn-O為基氧化物半導體(In2O3：Ga2O3：ZnO=1：1：2[莫耳比])用的靶材)、基板與靶材之間的距離為170 mm、基板溫度為400℃、壓力為0.4 Pa、及直流(DC)功率為0.5 kW之條件下，在氧大氣、氬大氣、或包括氬和氧之大氣中，將第二氧化物半導體膜形成至厚度25 nm。
接著，基板被運送到第三加熱室123，及執行第三熱處理。在氮的大氣或乾燥空氣中，以溫度高於或等於400℃及低於或等於750℃來執行第三熱處理較佳。此外，第三熱處理的加熱時間長於或等於1分鐘及短於或等於24小時。藉由第三熱處理，藉由使用氧化物半導體層304a中的晶體作為核心來結晶第二氧化物半導體膜，以便形成第二氧化物半導體膜與氧化物半導體層304a組合之氧化物半導體層305a(見圖6C)。
需注意的是，虛線表示氧化物半導體層304a與第二氧化物半導體膜之間的介面；然而，因為藉由第三熱處理將這些組合成氧化物半導體層305a，所以介面不清楚。
當以高於750℃的溫度執行第二熱處理和第三熱處理時，由於玻璃基板的收縮，容易在氧化物半導體層中產生龜裂(延伸在厚度方向上之龜裂)。如此，在形成第一氧化物半導體膜之後所執行的熱處理之溫度(例如、第二熱處理和第三熱處理的溫度、藉由濺鍍之沉積時的基板溫度等等)被設定成750℃或更低、450℃或更低較佳，藉以可在大尺寸玻璃基板之上製造高度可靠的電晶體。
然後，基板100被運送到卸除室102，及從卸除室102將基板運送出裝置。
接著，處理氧化物半導體層305a，以便形成具有島型之氧化物半導體層305b。
可在將具有想要形狀的遮罩形成在氧化物半導體層之上後，藉由蝕刻處理氧化物半導體層。遮罩係可藉由諸如光致微影等方法來形成。另一選擇是，可藉由諸如噴墨法等方法來形成遮罩。
關於氧化物半導體層的蝕刻，可利用濕蝕刻或乾蝕刻。無須說，可組合利用它們二者。
圖6D為此點的概要橫剖面圖。
接著，用以形成源極電極層和汲極電極層(包括形成在與源極電極層和汲極電極層相同層中之佈線)的導電膜係形成在氧化物半導體層305b之上且被處理，以便形成源極電極層311a和汲極電極層311b。
使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹、及鈧等金屬材料的任一者，或包括這些材料的任一者作為主要成分之合金材料，用於源極電極層311a和汲極電極層311b之導電膜係可藉由濺鍍法等等來形成，以具有單層結構或疊層結構。
接著，形成氧化物絕緣層313a和保護絕緣層313b，以覆蓋氧化物半導體層305b、源極電極層311a、及汲極電極層311b(見圖6E)。氧化物絕緣層313a係使用氧化物絕緣材料來形成較佳，及在膜形成之後，執行第三熱處理較佳。藉由第三熱處理，從氧化物絕緣層313a供應氧到氧化物半導體層305b。在鈍氣大氣、氧大氣、或氧和氮的混合大氣中，以溫度高於或等於200℃及低於或等於400℃、高於或等於250℃及低於或等於320℃較佳來執行第三熱處理。此外，第三熱處理的加熱時間長於或等於1分鐘及短於或等於24小時。
為了防止鹼性金屬進入，藉由濺鍍法形成氮化矽膜作為保護絕緣層313b。因為諸如Li或Na等鹼性金屬為雜質，所以減少此種鹼性金屬的含量較佳。氧化物半導體層中之鹼性金屬的濃度為2 x 1016 cm-3或更低、1 x 1015 cm-3或更低較佳。雖然在此實施例說明氧化物絕緣層313a和保護絕緣層313b的兩層結構作為例子，但是可使用單層結構。
經由上述步驟，形成底閘極電晶體300。
在圖6E所示之底閘極電晶體300中，氧化物半導體層305b被至少局部結晶及具有c軸對準。如此，可達成高度可靠的底閘極電晶體300。
在此實施例中，以本發明的一實施例之沉積裝置所形成的氧化物半導體層被用於底閘極電晶體；然而，電晶體的結構並不侷限於此，及精於本技藝之人士容易想到具有另一底閘極結構或頂閘極結構之電晶體的氧化物半導體層之應用。
如上述，利用本發明的一實施例之沉積裝置，藉由使用減少雜質濃度之一系列裝置，甚至在諸如母玻璃等大尺寸基板上，在未暴露至空氣之下，可連續執行氧化物半導體層的形成步驟。以沉積裝置所形成之氧化物半導體層為具有極度減少的雜質濃度之半導體層。使用此種半導體層所製造之電晶體具有穩定電特性和高可靠性。
此實施例可與此說明書所說明之其他實施例的任一者適當組合實施。
(具有對準之氧化物半導體膜)
如上述，藉由使用此實施例所說明之沉積裝置和沉積方法，可獲得具有對準之氧化物半導體膜。當使用此種氧化物半導體膜製造電晶體時，電晶體可具有高可靠性。下面將說明包括結晶氧化物半導體膜之電晶體的高可靠性之一原因。
結晶氧化物半導體在金屬與氧之間的鍵結具有比非晶氧化物半導體更高的整齊性(-M-O-M-，其中O表示氧原子及M表示金屬原子)。換言之，在氧化物半導體具有非晶結構之例子中，配位數會依據金屬原子而改變。相反地，在結晶氧化物半導體之例子中，配位數大體上是均一的。因此，可減少微小氧空位，及可減少由於在稍後說明之“空間”中之氫原子(包括氫離子)或鹼性金屬原子的附著或分離所導致之不穩定性和電荷轉移。
另一方面，在非晶結構的例子中，因為配位數依據金屬原子而改變，所以金屬原子或氧原子的濃度用顯微鏡顯示是不均勻的及會具有沒有原子存在的部位(“空間”)。在此種“空間”中，例如，捕獲氫原子(包括氫離子)或鹼性金屬原子，及在某些例子中結合到氧。另外，那些原子可能移動經過此種“空間”。
原子的此種移動會導致氧化物半導體的特性變化，如此此種原子的存在導致明顯可靠性的問題。尤其是，原子的此種移動係由於施加高電場或光能所產生；因此，當在此種條件下使用氧化物半導體時，其特性不穩定。也就是說，非晶氧化物半導體的可靠性不如結晶氧化物半導體的可靠性。
下面，將使用在電晶體(樣本1及樣本2)上事實上獲得的結果來說明可靠性的差異。
作為用以檢驗可靠性之方法，測量電晶體的Id-Vg曲線，其係藉由當電晶體的閘極電極與源極電極之間的電壓(Vg)隨著以光照射的電晶體而改變時，測量電晶體的汲極電極與源極電極之間的電流(Id)所獲得。在包括氧化物半導體膜之電晶體中，當執行-BT測試時，即、當與以光照射的電晶體一起施加負閘極應力時，產生改變電晶體的臨界電壓之降解。此降解亦被稱作負偏壓溫度應力的光分解。
圖8圖式樣本1及2之負偏壓溫度應力光分解。
在圖8中，樣本2之Vth的變化量小於樣本1之Vth的變化量。
圖9A為依據在以光(波長：400 nm，照射強度：3.5 mW/cm2)照射樣本1達600秒之前和之後，測量樣本1(L/W=3 μm/50μm)的電晶體之光響應特性的結果所製作之光響應特性圖(光電流的時間相依性圖)。需注意的是，源極-汲極電壓(Vd)為0.1 V。
圖9B為依據在以光(波長：400 nm，照射強度：3.5 mW/cm2)照射樣本2達600秒之前和之後，測量樣本2(L/W=3 μm/50μm)的電晶體之光響應特性的結果所製作之光響應特性圖(光電流的時間相依性圖)。
另外，在與樣本2相同的製造條件之下所形成及具有較大的W寬度(L/W=30 μm/10000μm)之電晶體上，及在與樣本2相同的製造條件之下所形成，具有較大的W寬度，及被供應有較高的Vd(Vd=15 V)的電晶體上執行測量，及在測量結果上執行調合。兩種鬆弛時間(τ1及τ2)圖示於表格1。
需注意的是，兩種鬆弛時間(τ1及τ2)依據捕獲密度。用以計算τ1及τ2之方法被稱作光響應缺陷評估法。
從表格1發現在樣本2的製造條件下(負偏壓溫度應力光分解小)所形成之電晶體的每一個具有比樣本1更高的光響應特性。因此，可發現隨著負偏壓溫度應力光分解越小，光響應特性越高之關係。
將說明其中一原因。若存在有深的施體位準及被施體位準捕獲電洞，則在負偏壓溫度應力光分解中，電洞會被施加到閘極之負偏壓變成固定電荷，及在光響應中電流值的鬆弛時間會增加。包括結晶氧化物半導體膜之電晶體為什麼具有小的負偏壓應力光分解及高的光響應特性被歸因於捕獲電洞的上述施體位準之低密度。圖10為假設的施體位準之概要圖。
為了檢驗施體位準的深度和密度之變化，執行使用低溫PL的測量。圖11圖示在氧化物半導體膜的形成時之基板溫度為400℃之例子中及在氧化物半導體膜的形成時之基板溫度為200℃之例子中的測量結果。
根據圖11，當氧化物半導體膜的形成時之基板溫度為400℃時，約1.8 eV附近的峰值強度大幅小於在基板溫度為200℃時之約1.8 eV附近的峰值強度。測量結果指出在施體位準的深度不改變的同時施體位準明顯減少。
在基板溫度的可變條件下所形成之氧化物半導體膜彼此比較，及被各個評估作為單一膜。
樣本A具有50 nm厚的氧化物半導體膜形成在石英基板(厚度：0.5 mm)之上的結構。需注意的是，在下面條件下形成氧化物半導體膜：使用氧化物半導體用的靶材(In-Ga-Zn-O為基氧化物半導體(In2O3：Ga2O3：ZnO=1：1：2[莫耳比])用的靶材)；基板與靶材之間的距離為170 mm；基板溫度為200℃；壓力為0.4 Pa；直流(DC)功率為0.5 kW；及大氣為氬(30 sccm)和氧(15 sccm)的混合大氣。
在室溫(300 K)測量電子旋轉諧振(ESR)。藉由將吸收微波(頻率：9.5 GHz)之磁場(H0)的值用於等式g=hv/βH0，獲得g因數的參數。需注意的是，h及β分別表示Planck常數和Bohr磁子，及二者皆為常數。
圖12A為樣本A的g因數圖。
以在與樣本A相同的條件下執行沉積，而後在氮大氣中以450℃執行加熱達1小時之此種方式來形成樣本B。圖12B為樣本B的g因數圖。
以在與樣本A相同的條件下執行沉積，而後在氮和氧的混合大氣中以450℃執行加熱達1小時之此種方式來形成樣本C。圖12C為樣本C的g因數圖。
在樣本B的g因數圖中，可觀察到g=1.93之訊號，及旋轉密度為1.8 x 1018[spins/cm3]。另一方面，在樣本C的ESR測量之結果中無法觀察到g=1.93的訊號，如此g=1.93的訊號被歸因於氧化物半導體膜中之金屬的懸鍵。
此外，樣本D、E、F、及G各個具有100 nm厚的氧化物半導體膜形成在石英基板(厚度：0.5 mm)之上的結構。需注意的是，在下面條件下形成氧化物半導體膜：使用氧化物半導體用的靶材(In-Ga-Zn-O為基氧化物半導體(In2O3：Ga2O3：ZnO=1：1：2[莫耳比])用的靶材)；基板與靶材之間的距離為170 mm；壓力為0.4 Pa；直流(DC)功率為0.5 kW；及大氣為氬(30 sccm)和氧(15 sccm)的混合大氣。以不同的基板溫度形成樣本D、E、F、及G：樣本D為室溫，樣本E為200℃，樣本F為300℃，樣本G為400℃。
用於樣本D、E、F、及G的g因數之圖以此順序圖示於圖13。
在沉積時之基板溫度為400℃之樣本G中，可觀察到g=1.93的訊號，及旋轉密度為1.3 x 1018[spins/cm3]。旋轉密度與樣本B所獲得之g=1.93的訊號之旋轉密度為相同位準。
從這些結果，確認當沉積時之基板溫度增加時，g因數的各向異性增加，其可被歸因於晶性的提高。結果意指出產生訊號g=1.93之懸鍵依據膜厚度而定及存在於IGZO的塊狀中。
圖14為樣本B的ESR測量圖，及圖示磁場垂直施加於基板表面的例子與磁場平行施加於基板表面的例子之間的g因數之差(各向異性)。
圖15為以與樣本G相同條件下執行沉積，而後在氮大氣中以450℃執行加熱達1小時之此種方式來形成樣本H的ESR測量圖，及圖示磁場垂直施加於基板表面的例子與磁場平行施加於基板表面的例子之間的g因數之差(各向異性)。
由於圖14與圖15之間的比較結果，發現在基板溫度為200℃中由於各向異性所導致之g因數的變化Δg為0.001或更低，反之在基板溫度為400℃中變化Δg增加制約0.003。通常已知各向異性隨著晶性變高而增加(軌道的方向更加對準)。如此，引出結論如下：在基板溫度400℃所形成之膜中，藉由在氮大氣中以450℃加熱達1小時所產生之金屬的懸鍵方向比以基板溫度200℃所形成之膜中者更加對準；即、前者具有比後者更高的晶性。
另外，在氧化物半導體膜的厚度之可變條件下執行ESR測量。圖16及圖17圖示訊號g=1.93之強度變化。從圖16及圖17的結果，確認訊號g=1.93的強度隨著氧化物半導體膜的厚度增加而增加。此指出產生訊號g=1.93的懸鍵未存在於石英基板與氧化物半導體膜之間的介面或氧化物半導體膜的表面中，但是在氧化物半導體膜的塊狀中。
從這些結果發現，金屬的懸鍵具有各向異性，及各向異性隨著沉積溫度越高而增加，因為在較高的沉積溫度中獲得較高的晶性。此外，發現金屬的懸鍵未存在於介面或表面中而在塊狀中。
此申請案係依據日本專利局於2010、9、13所發表之日本專利申請案序號2010-204909，藉以併入其全文做為參考。
10．．．沉積裝置
11．．．沉積裝置
100．．．基板
101．．．載入室
102．．．卸除室
111．．．第一沉積室
112．．．第二沉積室
113．．．第三沉積室
114．．．第四沉積室
121．．．第一加熱室
122．．．第二加熱室
123．．．第三加熱室
131．．．轉移室
133．．．轉盤
141．．．基板支撐部
143．．．移動單元
150．．．沉積室
151．．．靶材
153．．．防附著板
155．．．基板加熱單元
157．．．壓力調整單元
159．．．氣體引進單元
161．．．閘閥
170．．．加熱室
171．．．棒狀加熱器
173．．．保護板
201．．．氧化物絕緣層
203．．．氧化物膜
203a．．．氧化物半導體層
203b．．．氧化物絕緣層
204．．．氧化物半導體膜
204a．．．氧化物半導體層
205．．．氧化物半導體膜
205a．．．氧化物半導體層
211．．．氧化物絕緣層
213b．．．氧化物絕緣層
215a．．．氧化物半導體層
221．．．氧化物絕緣層
225a．．．氧化物半導體層
231．．．氧化物絕緣層
234．．．氧化物半導體層
300．．．底閘極電晶體
301．．．閘極絕緣層
304a．．．結晶氧化物半導體層
305a．．．氧化物半導體層
305b．．．氧化物半導體層
307．．．基底絕緣層
309．．．閘極電極層
311a．．．源極電極層
311b．．．汲極電極層
313a．．．氧化物絕緣層
313b．．．保護絕緣層
在附圖中：
圖1A及1B各個為根據本發明的一實施例之用於半導體裝置的沉積裝置之方塊圖；
圖2A至2C為根據本發明的一實施例之用於半導體裝置的沉積裝置；
圖3A及3B為根據本發明的一實施例之用於半導體裝置的沉積裝置；
圖4A至4F為根據本發明的一實施例之形成半導體層的方法；
圖5A至5C各個為根據本發明的一實施例之半導體層；
圖6A至6E為根據本發明的一實施例之半導體裝置的製造方法；
圖7A及7B各個為根據本發明的一實施例之二維晶體的概要圖；
圖8為負偏壓溫度應力光分解之測量結果圖；
圖9A及9B為光響應特性的測量結果圖；
圖10為施體位準之概要圖；
圖11為低溫PL測量之結果圖；
圖12A至12C各個為g因數圖；
圖13為g因數圖；
圖14為ESR測量的結果圖；
圖15為ESR測量的結果圖；
圖16為ESR測量的結果圖；以及
圖17為ESR測量的結果圖。
10．．．沉積裝置
100．．．基板
101．．．載入室
102．．．卸除室
111．．．第一沉積室
112．．．第二沉積室
113．．．第三沉積室
114．．．第四沉積室
121．．．第一加熱室
122．．．第二加熱室
123．．．第三加熱室

Claims (11)

  1. 一種沉積裝置，包含：用於基板的轉移機構；第一沉積室，其中形成第一膜；以及第一加熱室，其中執行第一熱處理，其中，該第一沉積室和該第一加熱室係沿著由該轉移機構所轉移的該基板之路徑予以連續設置，其中，該基板被支托，以便由該基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中，其中，該第一加熱室包括第一加熱器和第二加熱器，其中，該第一加熱器和該第二加熱器係配置以被個別控制，其中，該第一加熱器被置放以低於該第二加熱器，其中，該第一加熱器係配置以設定於較該第二加熱器更高的溫度，以及其中，在未暴露至空氣之下，在該第一膜形成於該基板之上之後執行該第一熱處理。
  2. 根據申請專利範圍第1項之沉積裝置，其中，該第一膜包含氧化物半導體。
  3. 一種沉積方法，包含以下步驟：在第一沉積室中，將第一膜形成於基板之上；以及在未暴露空氣之下，在第一加熱室中執行第一熱處理， 其中，該基板在被支托的同時被處理，以便由該基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中，其中，該第一加熱室包括第一加熱器和第二加熱器，其中，該第一加熱器和該第二加熱器係配置以被個別控制，其中，該第一加熱器被置放以低於該第二加熱器，以及其中，該第一加熱器係配置以設定於較該第二加熱器更高的溫度。
  4. 根據申請專利範圍第3項之沉積方法，其中，該第一膜包含氧化物半導體。
  5. 一種沉積方法，包含以下步驟：在第一沉積室中，將第一膜形成於基板之上，該第一沉積室包括加熱單元；在第一加熱室中執行第一熱處理；在第二沉積室中形成含氧化物之第二膜；以及在第二加熱室中執行第二熱處理，其中，該基板在被支托的同時被處理，以便由該基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中，其中，該第一加熱室包括第一加熱器和第二加熱器，其中，該第一加熱器和該第二加熱器係配置以被個別控制， 其中，該第一加熱器被置放以低於該第二加熱器，其中，該第一加熱器係配置以設定於較該第二加熱器更高的溫度，其中，該基板之該沉積表面係實質上平行於該第一加熱器和該第二加熱器，以及其中，該基板之該沉積表面係實質上平行於該加熱單元。
  6. 根據申請專利範圍第5項之沉積方法，其中，該第二膜包含氧化物半導體。
  7. 根據申請專利範圍第5項之沉積方法，其中，該第一膜包含氧化物，該氧化物包括至少第一金屬元素和第二金屬元素，以及其中，該第一金屬元素為鋅。
  8. 根據申請專利範圍第5項之沉積方法，其中，該第一膜包含氧化物，該氧化物包括至少第一金屬元素和第二金屬元素，以及其中，該第二金屬元素為鎵。
  9. 一種沉積裝置，包含：用於基板的轉移機構；第一沉積室，其中形成第一膜，該第一沉積室包括加熱單元；以及第一加熱室，其中執行第一熱處理，其中，該第一沉積室和該第一加熱室係沿著由該轉移機構所轉移的該基板之路徑予以連續設置， 其中，該基板被支托，以便由該基板的沉積表面與垂直方向所形成之角度係在大於或等於1°及小於或等於30°的範圍中，其中，該第一加熱室包括第一加熱器和第二加熱器，其中，該第一加熱器和該第二加熱器係配置以被個別控制，其中，該第一加熱器被置放以低於該第二加熱器，其中，該第一加熱器係配置以設定於較該第二加熱器更高的溫度，其中，該基板之該沉積表面係實質上平行於該第一加熱器和該第二加熱器，其中，該基板之該沉積表面係實質上平行於該加熱單元，以及其中，在未暴露至空氣之下，執行該第一熱處理及該第一膜係形成於該基板之上。
  10. 根據申請專利範圍第9項之沉積裝置，其中，該第一膜包含氧化物半導體。
  11. 根據申請專利範圍第1或9項之沉積裝置，更包含：第二沉積室，其中形成含氧化物之第二膜；以及第二加熱室，其中執行第二熱處理，其中，該第一沉積室、該第一加熱室、該第二沉積室和該第二加熱室係沿著由該轉移機構所轉移的該基板之該路徑予以連續設置。
TW100132420A 2010-09-13 2011-09-08 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法 TWI569331B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010204909 2010-09-13

Publications (2)

Publication Number Publication Date
TW201230203A TW201230203A (en) 2012-07-16
TWI569331B true TWI569331B (zh) 2017-02-01

Family

ID=45807110

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105135737A TWI641054B (zh) 2010-09-13 2011-09-08 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法
TW100132420A TWI569331B (zh) 2010-09-13 2011-09-08 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105135737A TWI641054B (zh) 2010-09-13 2011-09-08 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法

Country Status (4)

Country Link
US (2) US20120064665A1 (zh)
JP (2) JP5969746B2 (zh)
KR (1) KR101923363B1 (zh)
TW (2) TWI641054B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2504855A4 (en) * 2009-11-28 2016-07-20 Semiconductor Energy Lab STACKED OXIDE MATERIAL, SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING SEMICONDUCTOR ELEMENT
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
CN104285302B (zh) 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
KR20230104756A (ko) 2012-05-10 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6289822B2 (ja) * 2012-05-31 2018-03-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP5943345B2 (ja) * 2012-07-27 2016-07-05 東京エレクトロン株式会社 ＺｎＯ膜の製造装置及び製造方法
US9535277B2 (en) * 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
JP6075611B2 (ja) * 2012-10-16 2017-02-08 株式会社アルバック 成膜装置
WO2014104296A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6077978B2 (ja) * 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6745587B2 (ja) 2014-05-29 2020-08-26 株式会社半導体エネルギー研究所 電極の製造方法
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
US20180040461A1 (en) * 2016-08-02 2018-02-08 Advanced Energy Industries, Inc. Application of diode box to reduce crazing in glass coatings
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
TWI684283B (zh) * 2017-06-07 2020-02-01 日商日新電機股份有限公司 薄膜電晶體的製造方法
CN112239862B (zh) * 2019-07-16 2023-02-28 黄信航 水平斜置方式逐片连续生产的化学沉积设备及方法
TWI689623B (zh) * 2019-07-16 2020-04-01 黃信航 水平斜置方式逐片連續生產的化學沉積設備及方法
CN111547994A (zh) * 2020-06-05 2020-08-18 连云港成信玻璃制品有限公司 一种带有防护功能的钢化炉以及使用方法
KR102687823B1 (ko) * 2022-10-04 2024-07-24 주식회사 테스 기판처리장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020080291A1 (en) * 2000-12-27 2002-06-27 Nobuyuki Takahashi Interback-type substrate processing device
US20100140612A1 (en) * 2007-05-31 2010-06-10 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3175333B2 (ja) * 1992-06-15 2001-06-11 日新電機株式会社 基板処理装置
JP2000177842A (ja) * 1998-12-10 2000-06-27 Mitsubishi Heavy Ind Ltd 搬送装置及び真空処理システム
DE19964181B4 (de) * 1999-02-10 2005-12-08 Steag Rtp Systems Gmbh Vorrichtung zum Messen der Tempertur von Substraten
JP3806276B2 (ja) 1999-10-26 2006-08-09 三菱重工業株式会社 クラスタ型真空処理システム
US6893544B2 (en) * 2001-08-14 2005-05-17 Samsung Corning Co., Ltd. Apparatus and method for depositing thin films on a glass substrate
US20070194379A1 (en) * 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
KR20060134363A (ko) * 2005-06-22 2006-12-28 엘지.필립스 엘시디 주식회사 경사형 캐리어 이송 장치
KR101225312B1 (ko) * 2005-12-16 2013-01-22 엘지디스플레이 주식회사 프로세스 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020080291A1 (en) * 2000-12-27 2002-06-27 Nobuyuki Takahashi Interback-type substrate processing device
US20100140612A1 (en) * 2007-05-31 2010-06-10 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor

Also Published As

Publication number Publication date
KR20120028830A (ko) 2012-03-23
TW201230203A (en) 2012-07-16
JP2012084861A (ja) 2012-04-26
TWI641054B (zh) 2018-11-11
US20120064665A1 (en) 2012-03-15
JP2016208044A (ja) 2016-12-08
JP5969746B2 (ja) 2016-08-17
KR101923363B1 (ko) 2018-11-30
US20160343589A1 (en) 2016-11-24
TW201707092A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
TWI569331B (zh) 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法
JP6297097B2 (ja) 酸化物層及び半導体装置
JP7536050B2 (ja) 半導体装置
JP6148311B2 (ja) 電子装置
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
US20160053362A1 (en) Film formation apparatus and film formation method
JP6143423B2 (ja) 半導体装置の製造方法
JP2013183001A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees