JP2012084861A - 成膜装置、連続成膜装置、及び成膜方法 - Google Patents

Abstract

【課題】安定した電気的特性と高い信頼性を有する半導体装置を実現する成膜装置を提供することを課題の一とする。また、マザーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことの出来る成膜装置を提供することを課題の一とする。また、上記成膜装置を用いて安定した電気的特性と高い信頼性を有する半導体装置の作製方法を提供することを課題の一とする。
【解決手段】基板の搬送機構と、搬送機構が送る基板の進行方向に沿って、酸化物半導体を成膜する第１の成膜室と、第１の熱処理を行う第１の加熱室とを有し、基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持され、大気に曝すことなく、基板に第１の膜を成膜した後に第１の熱処理を施すことのできる成膜装置を用いて、酸化物半導体層を形成する。
【選択図】図１

Description

本発明は、成膜装置、及び連続成膜装置に関する。本発明は半導体装置の作製方法に関する。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路、及び電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用いた薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒとも呼ぶ）を作製する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

また、金属酸化物は多様に存在し様々な用途に用いられているが、金属酸化物の中には半導体特性を示すものが存在する。半導体特性を示す金属酸化物としては、例えば酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛、インジウム−ガリウム−亜鉛系の酸化物などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタがすでに知られている（特許文献１及び特許文献２）。

一方、液晶表示装置に代表されるアクティブマトリクス型半導体装置においては、画面サイズが対角６０インチ以上と大型化する傾向にあり、さらには、対角１２０インチ以上の画面サイズも視野に入れた開発が行われている。加えて、画面の解像度も、ハイビジョン画質（ＨＤ、１３６６×７６８）、フルハイビジョン画質（ＦＨＤ、１９２０×１０８０）と高精細化の傾向にあり、解像度が３８４０×２０４８または４０９６×２１８０といった、いわゆる４Ｋデジタルシネマ用表示装置の開発も急がれている。

これら半導体装置の大型化に伴い、例えば液晶パネルを生産するためのガラス基板サイズは、第１世代と呼ばれる３００ｍｍ×４００ｍｍから、第３世代の５５０ｍｍ×６５０ｍｍ、第４世代の７３０ｍｍ×９２０ｍｍ、第５世代の１０００ｍｍ×１２００ｍｍ、第６世代の１４５０ｍｍ×１８５０ｍｍ、第７世代の１８７０ｍｍ×２２００ｍｍ、第８世代の２０００ｍｍ×２４００ｍｍ、第９世代の２４００ｍｍ×２８００ｍｍ、第１０世代の２８８０ｍｍ×３０８０ｍｍと大型化しており、今後も第１１世代、第１２世代へと、更なる大型化が予想される。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

酸化物半導体はデバイス作製工程において、電子供与体を形成する水素や水の混入などが生じると、その電気伝導度が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。また、酸化物半導体を用いた半導体装置は、可視光や紫外光を照射することでその電気的特性が変化する。

また、上記のような基板の大型化に伴い、成膜装置の大型化が進んでいる。しかし、装置の床面積（いわゆるフットプリント）の大きな成膜装置は、クリーンルームのレイアウトを制限するばかりでなく、クリーンルーム設計においてもコストが高くなってしまう問題がある。

本発明はこのような技術背景のもとになされたものである。本発明は、安定した電気的特性と高い信頼性を有する半導体装置を実現する成膜装置を提供することを課題の一とする。また、マザーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことの出来る成膜装置を提供することを課題の一とする。また、上記成膜装置を用いて安定した電気的特性と高い信頼性を有する半導体装置の作製方法を提供することを課題の一とする。

本発明の一態様は、基板の搬送機構と、搬送機構が送る基板の進行方向に沿って、酸化物よりなる第１の膜を成膜する第１の成膜室と、第１の熱処理を行う第１の加熱室と、を有し、基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持され、大気に曝すことなく、基板に第１の膜を成膜した後に第１の熱処理を施す、成膜装置である。

また本発明の一態様は、上記の第１の膜は、酸化物半導体からなる成膜装置である。

また本発明の一態様は、第１の成膜室で基板上に酸化物よりなる第１の膜を成膜し、その後大気に曝すことなく第１の加熱室で第１の熱処理を行う工程を有し、基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持された状態で処理される、成膜方法である。

また本発明の一態様は、上記第１の膜は、酸化物半導体からなる成膜方法である。

本発明の成膜装置は、酸化物半導体を成膜する第１の成膜室と、これと接続する第１の加熱室とを有する。

第１の成膜室で成膜する酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_３ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）^２＋（ｂ―Ｂ）^２＋（ｃ―Ｃ）^２≦ｒ^２
を満たすことを言い、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。

また、第１の加熱室では、２００℃以上７５０℃以下の温度で基板を加熱することができる。

第１の成膜室で成膜した酸化物半導体を大気に触れることなく第１の加熱室に搬送し、連続して加熱処理を行うことにより、酸化物半導体膜中の水素、水、水酸基などの不純物を除去することが出来、不純物の極めて低減された酸化物半導体膜とすることが出来る。ここで加熱処理は、窒素、酸素、アルゴンを代表とする希ガス、またはこれらの混合ガス中で２５０℃以上７５０℃以下、好ましくは４００℃以上７５０℃以下とする。

上記のような成膜装置は、成膜処理中及び加熱処理中、並びに搬送中に大気に触れることなく、常に清浄な雰囲気下で処理及び搬送が行えるため、膜中、及び膜の界面の不純物濃度が極めて低減され、信頼性の高い酸化物半導体層を形成することができる。

このような構成の成膜装置によって作製された酸化物半導体層を例えばトランジスタのチャネル形成領域に適用することにより、安定した電気的特性と高い信頼性を有する半導体装置を実現できる。

また、第１の成膜室、及び第１の加熱室では、被処理基板がその成膜面と鉛直方向との成す角が少なくとも１°以上３０°以内、好ましくは５°以上１５°以内に収まるように保持される。このように基板を立てて処理可能な構成とすることにより、装置の床面積（いわゆるフットプリント）の増大が抑制できるため、クリーンルームの設計が容易になるのに加えコストの抑制が可能となる。さらに、基板を鉛直方向から僅かに傾けて保持可能な構成とすることにより、減圧下であっても基板を支持することができる。基板を傾けずに支持する方法としてクランプを用いることが考えられるが、これではクランプ部と重畳する基板面に成膜されないのに加え、クランプ部からのごみが発生してしまう問題がある。

さらに、上記のような角度で基板を立てた状態で処理できる構成とした成膜装置は、装置の床面積（いわゆるフットプリント）を小さくすることが出来、第５世代から第１２世代のマザーガラスといった大きな基板に対しても、信頼性の高い半導体装置の大量生産を行うことが出来る。

また、上記で示したような、基板がその成膜面と鉛直方向との成す角が少なくとも１°以上３０°以内、好ましくは５°以上１５°以内に収まるように保持したまま処理可能な成膜室と加熱室とを接続した構成を、基板の進行方向に対して複数設置することにより、大型の基板に対して、より信頼性の高い半導体層を形成可能な成膜装置とすることができる。

すなわち、本発明の一態様は、基板の搬送機構と、搬送機構が送る基板の進行方向に沿って、絶縁膜からなる第１の膜を成膜する第１の成膜室と、第１の熱処理を行う第１の加熱室と、酸化物よりなる第２の膜を成膜する第２の成膜室と、第２の熱処理を行う第２の加熱室と、を有し、基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持され、大気に曝すことなく、第１の膜の成膜後に第１の加熱処理した後、第２の膜の成膜後に第２の加熱処理を施す、連続成膜装置である。

また、本発明の一態様は、基板の搬送機構と、搬送機構が送る基板の進行方向に沿って、少なくとも第１の金属元素と第２の金属元素を有する酸化物からなる第１の膜を成膜する第１の成膜室と、第１の熱処理を行う第１の加熱室と、酸化物よりなる第２の膜を成膜する第２の成膜室と、第２の熱処理を行う第２の加熱室と、を有し、基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持され、大気に曝すことなく、第１の膜の成膜後に第１の加熱処理した後、第２の膜の成膜後に第２の加熱処理を施す、連続成膜装置である。

また、本発明の一態様は、上記第２の膜は、酸化物半導体からなる、連続成膜装置である。

また、本発明の一態様は、上記第１の金属元素は、亜鉛である連続成膜装置である。

また、本発明の一態様は、上記第２の金属元素は、ガリウムである連続成膜装置である。

また、本発明の一態様は、第１の成膜室で基板上に絶縁膜よりなる第１の膜を成膜し、第１の加熱室で第１の熱処理を行い、第２の成膜室で酸化物よりなる第２の膜を成膜し、第２の加熱室で第２の熱処理を行う工程、を有し、基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持された状態で処理される、成膜方法である。

また、本発明の一態様は、第１の成膜室で基板上に少なくとも第１の金属元素と第２の金属元素を有する酸化物よりなる第１の膜を成膜し、第１の加熱室で第１の熱処理を行い、第２の成膜室で酸化物よりなる第２の膜を成膜し、第２の加熱室で第２の熱処理を行う工程、を有し、基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持された状態で処理される、成膜方法である。

また、本発明の一態様は、上記第２の膜は、酸化物半導体からなる成膜方法である。

また、本発明の一態様は、上記第１の金属元素は、亜鉛である成膜方法である。

また、本発明の一態様は、上記第２の金属元素は、ガリウムである成膜方法である。

上記第１の成膜室は、絶縁膜、又は少なくとも第１の金属元素と第２の金属元素を有する酸化物膜を成膜しうるスパッタリング装置を有する成膜室である。第１の成膜室で酸化物膜を成膜する際の成膜時の温度は、２００℃以上４００℃以下としてもよい。

絶縁膜を成膜する場合は、例えばトランジスタのゲート絶縁膜や下地膜として用いる膜を形成することが出来る。

また、上記において、第１の金属元素は亜鉛であってもよい。また、第２の金属元素はガリウムであってもよい。

また、第１の加熱室では、第１の成膜室で酸化物膜を成膜した基板に対して加熱処理を行うことが出来る。加熱温度としては、４００℃以上７５０℃以下の温度で行うことにより、第１の結晶性酸化物半導体層を得ることが出来る。第１の加熱処理の温度にもよるが、第１の加熱処理によって膜表面から結晶化が起こり膜の表面から内部に向かって結晶成長し、Ｃ軸配向した結晶が得られる。第１の加熱処理によって亜鉛と酸素とが膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素から成るグラフェンタイプの二次元結晶（図７（Ａ）に平面模式図を示す）が最表面に１層または複数層形成され、これが膜厚方向に成長して重なり積層となる。図７（Ａ）において、白丸が亜鉛原子であり、黒丸が酸素原子を示している。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。また、図７（Ｂ）に二次元結晶が結晶成長して積層された一例として二次元結晶の６層の積層を模式的に示す。

第２の成膜室では、基板を加熱しながらスパッタリング法により酸化物膜からなる第２の膜を成膜することが出来る。

上記において、第２の膜は酸化物半導体膜であってもよい。当該酸化物半導体は少なくとも、インジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_３ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）^２＋（ｂ―Ｂ）^２＋（ｃ―Ｃ）^２≦ｒ^２
を満たすことを言い、ｒとは、例えば、０．０５とすればよい。他の酸化物でも同様である。

上記第１の結晶性酸化物半導体層上にスパッタリング法を用い、成膜時における基板温度を２００℃以上４００℃以下として第２の膜の成膜を行うことにより、第１の結晶性酸化物半導体層の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることが出来る。

第２の加熱室では、４００℃以上７５０℃以下の加熱処理を行うことが出来る。上記第１の結晶性酸化物半導体層上に第２の酸化物半導体膜を形成した基板に対し、４００℃以上７５０℃以下の加熱処理を、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で第２の酸化物半導体層の高密度化及び欠陥数の減少を図る。第２の加熱処理によって第１の結晶性酸化物半導体層を核として膜厚方向、すなわち底部から上部に向かって結晶成長が進行して第２の結晶性酸化物半導体層が形成される。

こうして得られる第１の結晶性酸化物半導体層と第２の結晶性酸化物半導体層の積層を例えばトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。さらに、第１の加熱処理及び第２の加熱処理を４５０℃以下とすることで、第５世代から第１２世代のマザーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことができる。

また、本発明に係る成膜装置で作製することにより、得られる第１の結晶性酸化物半導体層は、Ｃ軸配向を有していることを特徴の一つとしている。また、本発明に係る成膜装置で作製することにより、得られる第２の結晶性酸化物半導体層は、Ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造でもない構造であり、Ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ）を含む酸化物を有する。なお、第１の結晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、一部に結晶粒界を有している。

第１の結晶性酸化物半導体層と第２の結晶性酸化物半導体層の積層を有するトランジスタは、トランジスタに光照射が行われ、またはバイアス−熱ストレス（ＢＴ）試験前後においてもトランジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有する。

また、上記成膜装置において、第１の成膜室、第２の成膜室、第１の加熱室、及び第２の加熱室の排気は吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。上記吸着型の真空ポンプは、酸化物半導体膜に含まれる水素、水、水酸基又は水素化物の量を低減するように作用する。水素、水、水酸基又は水素化物は、酸化物半導体膜の結晶化を阻害する要因の一つとなりえるため、成膜時、基板搬送時などにおいて、十分に低減された雰囲気で作製工程を進めることが好ましい。

また、第１の成膜室、第２の成膜室、第１の加熱室、及び第２の加熱室はすべて、被処理基板がその成膜面と鉛直方向との成す角が少なくとも１°以上３０°以内、好ましくは５°以上１５°以内に収まるように保持される。このように基板を立てて処理可能な構成とすることにより、装置の床面積（いわゆるフットプリント）の増大が抑制できるため、クリーンルームの設計が容易になるのに加えコストの抑制が可能となる。さらに、基板を鉛直方向から僅かに傾けて保持可能な構成とすることにより、減圧下であっても基板を支持することができる。基板を傾けずに支持する方法としてクランプを用いることが考えられるが、これではクランプ部と重畳する基板面に成膜されないのに加え、クランプ部からのごみが発生してしまう問題がある。

上記のような成膜装置は、成膜処理中及び加熱処理中、並びに搬送中に大気に触れることなく、常に清浄な雰囲気下で処理及び搬送が行えるため、膜中、及び膜の界面の不純物濃度が極めて低減され、信頼性の高い酸化物半導体層を形成することができる。

本発明によれば、安定した電気的特性と高い信頼性を有する半導体装置を実現する成膜装置を提供できる。また、マザーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことの出来る成膜装置を提供できる。また、安定した電気的特性と高い信頼性を有する半導体装置の作製方法を提供できる。

本発明に係る、半導体装置の成膜装置のブロック図。 本発明に係る、半導体装置の成膜装置を説明する図。 本発明に係る、半導体装置の成膜装置を説明する図。 本発明に係る、半導体層の作製方法を説明する図。 本発明に係る、半導体層を説明する図。 本発明に係る、半導体装置の作製方法を説明する図。 本発明に係る、二次元結晶の模式図。 光負バイアス劣化の測定結果。 光応答性の測定結果。 ドナー準位の模式図。 低温ＰＬ測定結果。 ｇ値を示すグラフ。 ｇ値を示すグラフ。 ＥＳＲ測定結果。 ＥＳＲ測定結果。 ＥＳＲ測定結果。 ＥＳＲ測定結果。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

（成膜装置の一例について）
以下では、基板上に酸化物半導体層等を形成する成膜装置の一例について、図１乃至図３を用いて説明する。

図１（Ａ）は、本実施の形態で説明する成膜装置１０の構成を説明するブロック図である。

成膜装置１０は、ロード室１０１、第１の成膜室１１１、第２の成膜室１１２、第１の加熱室１２１、第３の成膜室１１３、第２の加熱室１２２、第４の成膜室１１４、第３の加熱室１２３、及びアンロード室１０２が順に接続される。なお今後、ロード室１０１、アンロード室１０２を除く各成膜室、及び各加熱室について、それぞれを区別して説明する必要のないときは総称して処理室と呼ぶこともある。

ロード室１０１に搬入された基板１００は、移動手段によって、第１の成膜室１１１から順に、各成膜室、各加熱室を経て、最後に第３の加熱室１２３の順に送られたのち、アンロード室１０２に搬送される。各処理室では、必ずしも処理を行う必要はなく、工程を省きたい場合は適宜、処理をせずに次の処理室に基板を搬送することも出来る。

ロード室１０１は、装置外から成膜装置１０に基板１００の搬入を行う機能を有する。基板１００は水平な状態でロード室１０１に搬入された後、ロード室１０１内で水平面に対して基板を立てる機構を有する。図１（Ａ）に実線で示した基板１００は、ロード室に搬入された直後の水平な状態を示しており、破線は、ほぼ垂直に基板を立てた後の様子を表している。なお、基板１００を搬入するロボット等の搬入手段が基板を立てる機構を有している場合は、ロード室１０１は基板１００を立てる機構を有していなくても良い。

アンロード室１０２は、ロード室１０１とは逆に、立てた状態の基板１００を水平の状態に寝かせる機構を有する。処理を終え、移動手段によってアンロード室に搬入された基板１００は、アンロード室１０２にて立てた状態から水平方向な状態とされ、その後装置外へ搬出される。図１（Ａ）には、立てた状態の基板１００と水平な状態の基板１００とをどちらも破線で示した。なお、基板１００を搬出するロボット等の搬出手段が基板を寝かせる機構を有している場合は、アンロード室１０２は、基板を寝かせる機構を有していなくてもよい。

基板１００は、ロード室１０１から、各処理室で処理を終えてアンロード室１０２に搬出されるまでの間、基板１００の成膜面と鉛直方向との成す角が１°以上、３０°以内、好ましくは５°以上１５°以内に収まるように保持される。このように、基板１００を鉛直方向から僅かに傾けることにより、装置の床面積、いわゆるフットプリントを小さくすることが出来、基板サイズが例えば第１１世代、第１２世代などへ大型化すればするほどクリーンルーム等の設計の容易さやコストの面においても有効である。さらに、基板を鉛直方向から僅かだけ傾けることにより、基板１００に付着するごみ、パーティクルを低減できるため好ましい。

ロード室１０１、及びアンロード室１０２のそれぞれは、室内を真空にする排気手段と、真空状態から大気圧する際に用いるガス導入手段とを有する。ガス導入手段から導入されるガスは、空気、若しくは窒素や希ガスなどの不活性ガスなどを適宜用いればよい。

また、ロード室１０１は、基板を予備加熱するための加熱手段を有していても良い。排気動作と並行して基板に対して予備加熱を行うことで、基板に吸着するガス等の不純物（水、水酸基などを含む）を脱離させることが出来るため好ましい。排気手段としては、例えばクライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、或いは、ターボ分子ポンプにコールドトラップを加えたものを用いると良い。

ロード室１０１、アンロード室１０２、及びそれぞれの処理室は、ゲートバルブを介して連結されている。したがって基板が処理を終えて次の処理室へ移る際には、ゲートバルブを開けて基板が搬入される。なお、このゲートバルブは、処理室間において必要でなければ設けなくても良い。また、それぞれの処理室には、排気手段、圧力調整手段、ガス導入手段などを有し、処理していない状態であっても常に減圧清浄な状態に保つことができる。ゲートバルブによって各処理室が隔離されることにより、他の処理室からの汚染を抑制することができる。

また、成膜装置の各室は必ずしも一直線上に配置する必要はなく、例えば図１（Ｂ）に示すように隣接する処理室の間に搬送室１３１を設け、２列に配置とした成膜装置１１としてもよい。搬送室１３１はターンテーブル１３３を有し、搬送室に搬入された基板の向きを１８０°回転させることができ、基板の経路を折り返すことが出来る。図１（Ｂ）には第３の成膜室１１３と第２の加熱室１２２の間に搬送室１３１を設ける構成を示したが、搬送室１３１の位置はこの位置に限定されず、各処理室の大きさなどによって適切な位置に配置すればよい。

次に、第１の成膜室１１１、第２の成膜室１１２、第３の成膜室１１３及び第４の成膜室１１４において、これらに共通する構成について説明する。またその後、第１の加熱室１２１、第２の加熱室１２２、及び第３の加熱室１２３についても同様に、これらに共通する部分について説明する。最後に、それぞれの処理室における特徴についての説明を行う。

第１の成膜室はスパッタリング装置又はＣＶＤ装置が配置される。また、第２の成膜室、第３の成膜室、第４の成膜室は、それぞれスパッタリング装置が配置される。

上記成膜室で用いるスパッタリング装置には、例えばマイクロ波スパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法などのスパッタリング装置を用いることができる。

ここで、ＤＣスパッタリング法を適用した成膜室の一例について図２を用いて説明する。ＤＣスパッタリング法を適用した成膜室１５０について、図２（Ａ）に基板の進行方向に対して垂直方向の断面模式図を、また図２（Ｂ）に、進行方向に対して平行且つ水平な断面の断面模式図を示す。

まず、基板１００は、成膜面と鉛直方向との成す角が少なくとも１°以上３０°以内、好ましくは５°以上１５°以内に収まるように、基板支持部１４１によって固定されている。基板支持部１４１は移動手段１４３に固定されている。移動手段１４３は、処理中に基板が動かないよう、基板支持部１４１を固定しておくだけでなく、基板１００を図２（Ｂ）中の破線に沿った方向（矢印に示す方向）に移動可能であり、ロード室１０１、アンロード室１０２、及び各処理室において、基板１００の搬入出を行う機能も有する。

成膜室１５０には、ターゲット１５１及び、防着板１５３が基板１００に平行になるように配置される。ターゲット１５１と基板１００とを平行に配置することにより、ターゲットとの距離が異なることに起因するスパッタ膜の膜厚や、スパッタ膜の段差に対するカバレッジなどのばらつきなどをなくすことができる。

また成膜室１５０は、基板支持部１４１の背面に位置するように、基板加熱手段１５５を有していても良い。基板加熱手段１５５により、基板を加熱しながら成膜処理を施すことが出来る。基板加熱手段１５５としては例えば抵抗加熱ヒータや、ランプヒータなどを用いることができる。なお、基板加熱手段１５５は必要でなければなくすことも出来る。

成膜室１５０は、圧力調整手段１５７を有し、成膜室１５０内を所望の圧力に減圧することが出来る。圧力調整手段に用いる排気装置としては、例えばクライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、或いは、ターボ分子ポンプにコールドトラップを加えたものを用いると良い。

また、成膜ガス等を導入するためのガス導入手段１５９を有する。例えば希ガスを主成分としたガスに酸素を添加したガスを導入して反応性スパッタリング法による成膜を行うことにより、酸化膜を形成することができる。さらに、ガス導入手段１５９から導入されるガスは、水素や水、水酸化物などの不純物が低減された高純度ガスを導入することが出来る。例えば、酸素、窒素、希ガス（代表的にはアルゴン）、又はこれらの混合ガスを導入することが出来る。

以上のような圧力調整手段１５７とガス導入手段１５９を有する成膜室１５０では、水素分子や水（Ｈ_２Ｏ）などの水素を含む化合物などが（より好ましくは炭素原子を含む化合物と共に）除去されるため、当該成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。

成膜室１５０と隣接する部屋との境界は、ゲートバルブ１６１で仕切られている。ゲートバルブ１６１で室内を隔離することにより、室内の不純物を排気しやすくし、成膜雰囲気を清浄に保つことが出来る。さらに、室内を清浄な状態にした後にゲートバルブを開放し基板を搬出することにより、隣接する処理室への汚染を抑制することができる。なお、必要でなければ、ゲートバルブ１６１をなくすことができる。

なお、成膜室１５０は、図２（Ｃ）に示すように、基板１００を図中に示す破線の方向に沿って矢印の方向にスライドさせながら成膜する構成としてもよい。この様な構成とすることにより、ターゲットのサイズを小さくできるため、基板の大型化に対し、ターゲットのサイズを基板と同程度まで大きく出来ない場合などには好適である。

第１の加熱室１２１、第２の加熱室１２２、第３の加熱室１２３は、基板１００に対して加熱処理を行うことが出来る。

加熱装置には、抵抗加熱ヒータ、ランプ、または加熱されたガスを用いるものなどを設けると良い。

図３（Ａ）及び図３（Ｂ）に棒状のヒータを用いた加熱装置を適用した、加熱室の一例を示す。図３（Ａ）は基板の移動方向に対して垂直な断面に相当する、加熱室１７０の断面模式図であり、図３（Ｂ）は、基板の移動方向に水平な断面に相当する断面模式図である。

加熱室１７０には成膜室１５０と同様、移動手段１４３によって基板支持部１４１に支持された基板１００を搬入、搬出することが出来る。

加熱室１７０には棒状のヒータ１７１が基板１００と平行になるように配置されている。図３（Ａ）には、その断面となる形状を模式的に現している。棒状のヒータ１７１には、抵抗加熱ヒータ、またはランプヒータを用いることができる、抵抗加熱ヒータには、誘導加熱を用いたものも含まれる。また、ランプは中心波長が赤外線領域にあるものが好ましい。棒状のヒータ１７１を基板１００に平行に配置することにより、これらの距離を一定にし、均一に加熱することが出来る。また、棒状のヒータ１７１はそれぞれ個別に温度を制御できることが好ましい。例えば上部のヒータよりも下部のヒータを高い温度に設定することにより、基板を均一な温度で加熱することができる。なお、本実施の形態では、棒状のヒータを用いる構成としたが、ヒータの構成はこれに限定されず、面状（板状）のヒータでも良いし、これらヒータを動かしながら加熱処理を行うことも出来る。また、レーザを用いた加熱方法を用いてもよい。

また、加熱室１７０は、棒状のヒータ１７１と基板１００の間に、保護板１７３を設ける構成としている。保護板１７３は棒状のヒータ１７１、及び基板１００の保護のために設けられるもので、例えば石英などを用いることができる。保護板１７３は必要なければ設けなくてもよい。なお、本構成では棒状のヒータ１７１と基板１００との間にシャッター板を有さない構成としているため、基板全面を均一に加熱することが出来る。

また、加熱室１７０は、成膜室１５０と同様の圧力調整手段１５７及びガス導入手段１５９を有する。したがって、加熱処理中や処理を行っていない状態においてもつねに減圧清浄な状態を保持することが出来る。また加熱室１７０内の水素分子や水（Ｈ_２Ｏ）などの水素を含む化合物などが（より好ましくは炭素原子を含む化合物と共に）除去されるため、当該加熱室で処理した膜中、膜界面、膜表面に含有、もしくは吸着する不純物の濃度を低減できる。

また、圧力調整手段１５７及びガス導入手段１５９により、不活性ガス雰囲気や、酸素を含む雰囲気での加熱処理が可能である。なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、加熱室１７０に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

続いて、各処理室における個別の特徴、構成について説明を行う。

第１の成膜室１１１では基板に対し酸化物絶縁膜を成膜する。成膜装置はスパッタリング装置、又はＣＶＤ装置のどちらかであれば、特に限定はされない。第１の成膜室１１１で成膜可能な膜には、トランジスタ等の下地層、またはゲート絶縁層として機能する膜であれば何を用いても良いが、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウムなどの単膜、又はこれらの混合膜などが挙げられる。

例えばスパッタリング装置の場合は、用いる膜種によって最適なターゲットを用いればよく、ＣＶＤ装置であれば、成膜ガスを適宜選択する。

第２の成膜室１１２ではスパッタリング法により、酸化物膜を成膜することが出来る。ここで成膜する酸化物膜としては、例えば亜鉛とガリウムの酸化物などが挙げられる。成膜方法としては、マイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法を適用することが出来る。

また、第２の成膜室１１２では基板加熱手段１５５により、６００℃以下の温度まで加熱しながら成膜を行うことが出来る。

第１の加熱室は、２００℃以上７００℃以下の温度で基板を加熱することが出来る。さらに圧力調整手段１５７及びガス導入手段１５９によって、加熱処理中の雰囲気を例えば１０Ｐａ乃至１気圧とし、酸素雰囲気下、窒素雰囲気下、酸素と窒素の混合雰囲気下で加熱処理を行うことが出来る。

第３の成膜室では、基板１００に酸化物半導体膜を成膜する。例えば酸化物半導体としては、少なくともＺｎを含む酸化物半導体であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体などの、上記で挙げた酸化物半導体を成膜することが出来る。

また、基板加熱手段１５５によって、成膜時の温度を２００℃以上６００℃以下で加熱しながら成膜を行うことが出来る。

第２の加熱室１２２では、２００℃以上７００℃以下の温度で基板１００を加熱することが出来る。さらに、圧力調整手段１５７とガス導入手段１５９により、酸素もしくは窒素を含み、水素や水、水酸基などの不純物が極めて低減された雰囲気の下、１０Ｐａ以上１気圧以下の圧力で加熱処理を行うことが出来る。

第４の成膜室では、第３の成膜室と同様、基板１００に酸化物半導体膜を成膜する。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲットを用いて、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜を成膜することが出来る。さらに、基板温度を２００℃以上６００℃以下で加熱しながら成膜を行うことが出来る。

最後に、第３の加熱室では、４００℃以上７５０℃以下の温度で基板１００に対して加熱処理を行うことが出来る。

さらに圧力調整手段１５７、及びガス導入手段１５９によって、当該加熱処理は窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うことが出来る。

本実施の形態で示した成膜装置は、ロード室から各処理室、及びアンロード室まで一貫して大気に触れない構成となっており、また常に減圧清浄な環境下で基板を搬送することが出来る。したがって本成膜装置を用いて成膜した膜の界面への不純物の混入を抑制することができ、界面状態の極めて良好な膜を形成することができる。

本実施の形態で示した成膜装置１０を用いて、以降で例示する方法等によって作製した酸化物半導体層をトランジスタなどの半導体装置に適用することにより、安定した電気特性と高い信頼性を有する半導体装置を実現することができる。また、本実施の形態に示した成膜装置１０は、マザーガラスのような大型基板においても、不純物濃度が低減された一連の装置によって大気に触れることなく酸化物半導体層の形成工程を連続して行うことが出来る。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。

（酸化物半導体層の作製方法の一例について）
本実施の形態では、上記で示した成膜装置を用いて、薄膜トランジスタに用いることを想定した方法により、絶縁層上に酸化物半導体層を形成する方法の一例について図４及び図５を用いて説明する。

まず、図１に示した基板１００をロード室１０１に搬入する。

基板１００は、フュージョン法やフロート法で作製される無アルカリガラス基板などを用いることができる。基板１００には、第５世代から第１２世代、好ましくは第８世代から第１２世代までの大型のマザーガラスを用いることができる。

基板１００をロード室１０１に搬入した後、ロード室１０１内を真空排気する。ここで、ロード室内で予備加熱をしながら排気処理を行うことで、基板１００の吸着ガス（水素分子、水、水酸基などの不純物を含む）を除去することも出来る。

次に第１の成膜室１１１で酸化物絶縁層２０１をスパッタリング法、またはＣＶＤ法により成膜する。酸化物絶縁層２０１には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、またはこれらの混合材料を用いて形成する。酸化物絶縁層２０１の膜厚は、１０ｎｍ以上２００ｎｍ以下とする。

本実施の形態では、１００ｎｍの酸化シリコン膜をスパッタリング法により成膜し、酸化物絶縁層２０１とした。

続いて、第２の成膜室１１２に搬送し、酸化物膜２０３を成膜する。酸化物膜２０３は、マイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法を用いて成膜する。いずれの方法を採用するかは、ターゲットの導電率、ターゲットの大きさ、基板の面積等を考慮して決定すると良い。

用いるターゲットは、酸化物膜２０３がガリウムと亜鉛の酸化物で、ガリウムの比率、Ｇａ／（Ｇａ＋Ｚｎ）は、０．２以上０．８未満、好ましくは０．３以上０．７未満となるように、ガリウムと亜鉛の比率を調整した酸化物とすればよい。なお、スパッタリングの際に、雰囲気や成膜面の温度によってはターゲットの組成と得られる膜の組成が異なることは一般に知られている。例えば、ターゲットは導電性であっても、得られる膜の亜鉛の濃度が低下して、絶縁性もしくは半導体性となることがある。

本実施の形態では、亜鉛とガリウムの酸化物を用いるが、亜鉛は２００℃以上での蒸気圧がガリウムよりも高いので、基板１００を２００℃以上に加熱すると、酸化物膜２０３の亜鉛の濃度はターゲットの亜鉛の濃度よりも低くなる。したがって、そのことを考慮してターゲットの亜鉛の濃度は高めに決定する必要がある。一般に亜鉛の濃度が増加すると、酸化物の導電率が向上するので、ＤＣスパッタリング法を適用するには好ましい。

スパッタリングのターゲットは、酸化ガリウムと酸化亜鉛の粉末を混合して仮焼成した後に成型し、焼成して得ることができる。あるいは、粒径１００ｎｍ以下の酸化ガリウムと酸化亜鉛の粉末を十分に混合し、成型しただけのものでもよい。

酸化物膜２０３は、水素や水などが混入しにくい方法で作製するのが望ましい。成膜時の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下などとすればよい。また、酸化物膜２０３への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。

成膜時の基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下とすることによっても上記の不純物の混入を防止できる。加えて、排気手段としてクライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、或いは、ターボ分子ポンプにコールドトラップを加えたものを用いると良い。以上のような排気手段を用いて排気することにより、水素分子や水などの水素原子を含む化合物などが（より好ましくは炭素原子を含む化合物と共に）除去されるため、このような成膜室で成膜した酸化物膜２０３に含まれる不純物の濃度を低減できる。

この段階の断面模式図を図４（Ａ）に示す。

次に、第１の加熱室１２１に基板を搬入し、第１の加熱処理を行う。

第１の加熱室１２１では、例えば圧力を１０Ｐａ乃至１気圧とし、酸素雰囲気下、窒素雰囲気下、酸素と窒素の混合雰囲気下のいずれかとする条件において、４００℃乃至７００℃で１０分乃至２４時間の加熱処理を行う。すると、図４（Ｂ）に示すように、酸化物膜２０３が変質し、表面付近に亜鉛の濃度の高い酸化物半導体層２０３ａが形成され、その他の部分が亜鉛の濃度の低い酸化物絶縁層２０３ｂとなる。

なお、加熱時間が長いほど、且つ、加熱温度が高いほど、さらには、加熱時の圧力が低いほど、亜鉛が蒸発しやすく、酸化物半導体層２０３ａが薄くなる傾向がある。

酸化物半導体層２０３ａの厚さは、３ｎｍ乃至１５ｎｍとすることが好ましい。酸化物半導体層２０３ａの厚さは上述のとおり、加熱時間、加熱温度、加熱時の圧力によって制御でき、また、酸化物膜２０３の組成および厚さによっても制御できる。酸化物膜２０３の組成は、ターゲットの組成に加えて、成膜時の基板温度によっても制御できるので、これらを適切に設定すればよい。

得られた酸化物半導体層２０３ａは結晶性を有し、Ｘ線回折法による結晶構造の分析において、ｃ面の回折強度に対する、ａ面、或いはｂ面の回折強度の比率が０以上０．３以下であるというＣ軸配向性を示す。本実施の形態では、酸化物半導体層２０３ａは亜鉛を主たる金属成分とする酸化物である。

一方、酸化物絶縁層２０３ｂにおけるガリウムの比率、Ｇａ／（Ｇａ＋Ｚｎ）は０．７以上、好ましくは０．８以上となるようにするとよい。なお、酸化物絶縁層２０３ｂにおけるガリウムの比率は表面に近い部分、例えば酸化物半導体層２０３ａに接する部分が最も低く、基板に向かって高くなる。逆に、亜鉛の比率は、表面に近い部分が最も高く、基板に向かって低くなる。

なお、この熱処理においては、リチウム、ナトリウム、カリウムなどのアルカリ金属も酸化物半導体層２０３ａの表面付近に偏析し、さらには蒸発するため、酸化物半導体層２０３ａにおいても酸化物絶縁層２０３ｂにおいてもその濃度が十分に低くなる。これらは、トランジスタにおいては好ましくない元素であるので、トランジスタを構成する材料には可能な限り含まれないようにすることが好ましい。これらのアルカリ金属は亜鉛以上に蒸発しやすいので、加熱処理工程は、これらを除去する上でも有効である。

このような処理により、例えば酸化物半導体層２０３ａや酸化物絶縁層２０３ｂにおけるナトリウムの濃度は、５×１０^１６ｃｍ^−３以下、好ましくは１×１０^１６ｃｍ^−３以下、さらに好ましくは１×１０^１５ｃｍ^−３以下とするとよい。同じく、リチウムの濃度は５×１０^１５ｃｍ^−３以下、好ましくは１×１０^１５ｃｍ^−３以下、カリウムの濃度は５×１０^１５ｃｍ^−３以下、好ましくは１×１０^１５ｃｍ^−３以下とするとよい。

続いて、第３の成膜室に基板を移載し、酸化物半導体膜２０４を成膜する。本実施の形態では、酸化物半導体として、インジウムーガリウムー亜鉛系の酸化物を採用する。すなわち、インジウムーガリウムー亜鉛系の酸化物をターゲットとしてスパッタリング法により形成する。

酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９％以下とする。充填率の高い酸化物ターゲットを用いることにより、得られる酸化物半導体膜を緻密な膜とすることができる。ターゲットの組成比は、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いる。なお、ターゲットの材料および組成をこれに限定する必要はない。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［モル比］の組成比の酸化物ターゲットを用いることもできる。

なお、後述するように、得られる酸化物半導体膜の組成に関しては、金属成分におけるガリウムの比率（モル比）が０．２以上であるものが好ましい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２である場合は、ガリウムの比率は０．２５であり、またＩｎ：Ｇａ：Ｚｎ＝１：１：１である場合は、ガリウムの比率は０．３３であり、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５の場合は、０．４である。

酸化物半導体膜２０４は、水素や水などが混入しにくい方法で作製するのが望ましい。成膜時の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガスと酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜２０４への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。

また、酸化物半導体膜２０４の厚さは、３ｎｍ以上３０ｎｍ以下とするのが望ましい。酸化物半導体膜を厚くしすぎると（例えば、膜厚を５０ｎｍ以上）、トランジスタがノーマリーオンとなってしまうおそれがあるためである。

酸化物半導体膜２０４の成膜時の基板温度は、１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下、さらに好ましくは、２５０℃以上３００℃以下とする。成膜時に基板温度を高くすることにより、上述の不純物の混入を抑制することができるため好ましい。

加えて、排気手段として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、あるいは、ターボ分子ポンプにコールドトラップを加えたものを用いるとよい。このような排気手段を用いて排気した成膜室は、水素分子や、水（Ｈ_２Ｏ）などの水素原子を含む化合物などが（より好ましくは炭素原子を含む化合物とともに）除去されているため、当該成膜室で成膜した酸化物半導体膜２０４に含まれる不純物の濃度を低減できる。

また、リチウム、ナトリウム、カリウム等のアルカリ金属あるいはアルカリ土類金属も酸化物半導体をトランジスタに用いる場合においては好ましくない元素であるので、トランジスタを構成する材料には可能な限り含まれないようにすることが好ましい。

特にアルカリ金属のうち、ナトリウムは酸化物半導体に接する酸化物絶縁体中に拡散し、ナトリウムイオンとなる。あるいは酸化物半導体内において、金属元素と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノーマリーオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。また、特性のばらつきの原因ともなる。

このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が５×１０^１９ｃｍ^−３以下、特に５×１０^１８ｃｍ^−３以下である場合には、アルカリ金属の濃度を十分に低くすることが強く求められる。

例えば、酸化物半導体膜２０４におけるナトリウムの濃度は、５×１０^１６ｃｍ^−３以下、好ましくは１×１０^１６ｃｍ^−３以下、さらに好ましくは１×１０^１５ｃｍ^−３以下とするとよい。同じく、リチウムの濃度は５×１０^１５ｃｍ^−３以下、好ましくは１×１０^１５ｃｍ^−３以下、カリウムの濃度は５×１０^１５ｃｍ^−３以下、好ましくは１×１０^１５ｃｍ^−３以下とするとよい。

この段階の断面模式図を、図４（Ｃ）に示す。

次に、第２の加熱室１２２に基板１００を移載し、第２の加熱処理を行う。

酸化物半導体膜２０４に対し、第２の加熱処理を行うことによって、酸化物半導体層２０３ａの結晶を核として、酸化物半導体膜２０４が結晶成長し、酸化物半導体層２０３ａ及び酸化物半導体膜２０４は一体となり、図４（Ｄ）に示すようにＣ軸配向した結晶性の酸化物半導体層２０４ａとなる。

同時に、酸化物半導体膜２０４中の、過剰な水素（水や水酸基を含む）を除去し、酸化物半導体膜２０４の構造を整え、エネルギーギャップ中の欠陥準位を低減することもできる。

さらに、この第２の熱処理によって、酸化物絶縁層２０１や、酸化物絶縁層２０３ｂ中の過剰な水素（水、水酸基を含む）を除去することも可能である。第２の熱処理の温度は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下とする。

なお、図４（Ｄ）には、酸化物半導体膜２０４と酸化物半導体層２０３ａとの界面を破線で示したが、第２の熱処理の結果、酸化物半導体層２０３ａと、酸化物半導体膜２０４とは一体となり、酸化物半導体層２０４ａとなるため、その界面は判然としない。

次に、第４の成膜室１１４に基板を搬入し、第３の成膜室１１３と同様の方法により酸化物半導体層２０４ａ上に酸化物半導体膜２０５を成膜する。

成膜する酸化物半導体は、上述の酸化物半導体用ターゲットを用いることができる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［モル数比］）を用いて、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下、さらに好ましくは、２５０℃以上３００℃以下として１０ｎｍ以上の膜厚の酸化物半導体膜２０５を成膜する（図４（Ｅ）参照）。

次いで、第３の加熱室１２３に基板１００を搬送し、第３の加熱処理を行う。

第３の加熱処理は、窒素雰囲気、もしくは乾燥空気を用いて４００℃以上７５０℃以下、１分以上２４時間以下の加熱処理を行う。

第３の加熱処理によって、酸化物半導体膜２０５は、酸化物半導体層２０４ａの結晶を核として結晶成長する。その結果、酸化物半導体膜２０５及び酸化物半導体層２０４ａは一体となり酸化物半導体層２０５ａとなる。この状態の断面模式図を図４（Ｆ）に示す。ここで、酸化物半導体層２０５ａ中に酸化物半導体膜２０５と酸化物半導体層２０４ａとの界面を破線で示したが、実際はその界面は判然としない。

なお、本実施の形態では、ガリウムを主たる金属元素とする酸化物絶縁層２０３ｂを用いるが、このような材料を、特に金属元素に占めるガリウムの比率が０．２以上の酸化物半導体と接触させるような構造とすると、酸化物半導体膜との界面における電荷捕獲を十分に抑制することができる。このような膜を半導体装置に適用することにより、信頼性の高い半導体装置を提供することができる。

最後に、アンロード室１０２に基板１００が搬出されることにより、工程が終了する。

以上の一連の工程により、基板１００上にＣ軸配向性を有し、不純物濃度が極めて低減された酸化物半導体層２０５ａを形成することができる。また、当該成膜装置で作製されたＣ軸配向性を有する極めて不純物濃度の低減された半導体層をトランジスタなどの半導体装置に適用することにより、安定した電気特性と高い信頼性を有する半導体装置を実現することが出来る。

ここで、本実施の形態では上記で示した成膜装置が有する全ての成膜室及び加熱室を使用して酸化物半導体層を形成したが、使用する成膜室及び加熱室の組み合わせを変えることにより複数の作製工程を実施でき、様々な様態の酸化物半導体層を形成することができる。以下、成膜装置の有する成膜室及び加熱室を選択的に使用して酸化物半導体層を形成する方法について変形例として例示する。

（変形例１）
図５（Ａ）に示すような、基板１００上に酸化物絶縁層２１１、酸化物絶縁層２１３ｂ、及びＣ軸配向性の結晶性を有する酸化物半導体層２１５ａを形成する方法について説明する。

第１の加熱室１２１で第１の加熱処理を行う工程までは上述例と同様の工程で作製する。すなわち、第１の成膜室１１１で酸化物絶縁層２１１を形成し、第２の成膜室１１２で酸化物絶縁層上に酸化物膜を形成し、第１の加熱室１２１で第１の加熱処理を行う。第１の加熱処理によって、酸化物膜は下層が酸化物絶縁層２１３ｂ、上層がＣ軸配向性の結晶性を有する酸化物半導体層となる。

次に、第３の成膜室１１３で基板１００を加熱しながら酸化物半導体膜を成膜する。例えば、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚３０ｎｍの酸化物半導体膜を成膜する。

次に、第２の加熱室１２２で、第２の熱処理を行う。第２の熱処理の温度は２００℃以上、好ましくは４００℃以上７００℃以下とする。第２の熱処理によって、Ｃ軸配向性の結晶性を有する酸化物半導体層を核として、上記酸化物半導体膜が結晶成長することにより界面のないＣ軸配向性の結晶性を有する酸化物半導体層２１５ａを形成することができる。

その後、第４の成膜室１１４、及び第３の加熱室１２３では処理を行わずに基板搬送のみ行い、アンロード室１０２に基板１００を搬出する。

以上の工程により、Ｃ軸配向性を有し、膜中の不純物濃度が極めて低減された酸化物半導体層を形成することができる。

（変形例２）
図５（Ｂ）に示すような、基板１００上に酸化物絶縁層２２１、Ｃ軸配向性を有する酸化物半導体層２２５ａを形成する方法について説明する。

まず、ロード室１０１から第１の成膜室１１１に基板を搬送し、酸化物絶縁層２２１を形成する。その後、第２の成膜室１１２では処理を行わずに基板だけ搬送し、続いて第１の加熱室１２１に基板を搬入し、第１の加熱処理を行う。第１の加熱処理を行うことにより酸化物絶縁層２２１中の水素、水、水酸基などの不純物を除去することが出来る。なお、第１の加熱処理を行わずに、後の第２の加熱処理と兼ねることもできる。

続いて第３の成膜室１１３で基板温度を２００℃以上４００℃以下としながら第１の酸化物半導体膜を１ｎｍ以上１０ｎｍ以下の膜厚で成膜する。例えば、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。

その後、第２の加熱室１２２で第２の加熱処理を行うことにより、第１の酸化物半導体膜はＣ軸配向性を有する結晶性の酸化物半導体膜となる。第２の加熱処理は、窒素雰囲気下または乾燥空気とし、４００℃以上７５０℃以下の温度で行うことが好ましい。なお、上記第１の加熱処理を行わなかった場合は、第２の加熱処理によって酸化物絶縁層中の水素を含む不純物を除去することが出来る。

次に、第４の成膜室１１４で１０ｎｍより厚い膜厚の第２の酸化物半導体膜を成膜する。例えば、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。

成膜時における基板温度を２００℃以上４００℃以下として第２の酸化物半導体膜の成膜を行うことにより、第１の酸化物半導体膜の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることが出来る。

続いて、第３の加熱室１２３で第３の加熱処理を行う。窒素、又は乾燥空気中で４００℃以上７５０℃以下の温度で１分以上２４時間以下の時間の第３の加熱処理を行うことにより、Ｃ軸配向性を有する結晶性の酸化物半導体層２２５ａを形成することができる。

以上の工程により、Ｃ軸配向性を有し、膜中の不純物濃度が極めて低減された酸化物半導体層を形成することができる。

（変形例３）
図５（Ｃ）に示すような、基板１００上に酸化物絶縁層２３１、及び酸化物半導体層２３４を形成する方法について説明する。

まず、ロード室１０１から第１の成膜室１１１に基板１００を搬送し、酸化物絶縁層２３１を成膜する。酸化物絶縁層２３１として、例えば１００ｎｍのシリコン酸化膜をスパッタリング法により成膜する。

続いて、第２の成膜室１１２では処理せずに搬送だけ行い、第１の加熱室１２１で第１の加熱処理を行う。第１の加熱処理を行うことにより酸化物絶縁層２３１中の水素、水、水酸基などの不純物を除去することが出来る。なお、第１の加熱処理を行わずに、後の第２の加熱処理と兼ねることもできる。

次に、第３の成膜室１１３に基板を搬送し、酸化物半導体層２３４を成膜する。例えば、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚３０ｎｍの酸化物半導体層２３４を成膜する。

続いて、第２の加熱室１２２に基板を搬送し、第２の加熱処理を行う。第２の加熱処理を行うことにより、酸化物半導体層２３４中の水素、水、水酸基などの不純物を除去することが出来、不純物の極めて低減された酸化物半導体層２３４とすることが出来る。第２の加熱処理は、窒素、酸素、アルゴンを代表とする希ガス、またはこれらの混合ガス中で２５０℃以上７５０℃以下、好ましくは４００℃以上７５０℃以下とする。

その後、第４の成膜室１１４、及び第３の加熱室１２３では処理を行わずに搬送のみを行い、アンロード室１０２に基板を搬出する。

以上の工程により、酸化物絶縁層２３１上に形成され、不純物濃度の低減された酸化物半導体層２３４を得る。

なお、酸化物絶縁層２３１が必要でない場合は、第１の成膜室１１１での成膜処理、及び第１の加熱室１２１での加熱処理は省略することが出来る。

以上の工程により、膜中の不純物濃度が極めて低減された酸化物半導体層を形成することができる。このような工程により酸化物半導体層を形成することにより、より工程を簡略化することが出来るため好ましい。

なお、本実施の形態では、酸化物半導体層を形成する方法を説明することを目的として、基板１００はガラス基板を用いたが、例えばボトムゲート型のトランジスタの作製工程に適用するのであれば、基板としてゲート電極層を形成した基板を用いる、という風に、工程途中の基板を用いることもできる。

また、本実施の形態で示した成膜装置は、ロード室から各処理室、及びアンロード室まで一貫して大気に触れない構成となっており、また常に減圧清浄な環境下で基板を搬送することが出来る。したがって本成膜装置を用いて成膜した膜の界面への不純物の混入を抑制することができ、界面状態の極めて良好な膜を形成することができる。例えばこのような膜を半導体装置に適用することにより、界面のトラップ準位の形成を抑制でき、信頼性の高い半導体装置とすることができる。

このように本発明の成膜装置は、マザーガラスのような大型基板においても、不純物濃度が低減された一連の装置によって大気に触れることなく酸化物半導体層の形成工程を連続して行うことが出来る。また、当該成膜装置で作製された酸化物半導体層は、極めて不純物濃度の低減された半導体層であり、このような半導体層をトランジスタなどの半導体装置に適用することにより、安定した電気特性と高い信頼性を有する半導体装置を実現することが出来る。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。

（トランジスタの作製方法の一例について）
本実施の形態では、上記で示した成膜装置を用いて、ボトムゲート型のトランジスタの作製方法の一例について、図６を用いて説明する。

図６（Ｅ）は、ボトムゲート型のトランジスタ３００の断面図であり、ボトムゲート型のトランジスタ３００は、絶縁表面を有する基板１００上に、下地絶縁層３０７、ゲート電極層３０９、ゲート絶縁層３０１、チャネル形成領域を含む酸化物半導体層３０５ｂ、ソース電極層３１１ａ、ドレイン電極層３１１ｂ、酸化物絶縁層３１３ａを含む。酸化物半導体層３０５ｂ上にソース電極層３１１ａ、及びドレイン電極層３１１ｂが設けられる。酸化物半導体層３０５ｂにおいて、ゲート絶縁層３０１を介してゲート電極層３０９と重なる領域の一部がチャネル形成領域として機能する。

また、酸化物絶縁層３１３ａを覆い、保護絶縁層３１３ｂが設けられている。

以下、図６（Ａ）乃至図６（Ｅ）を用い、基板上にボトムゲート型のトランジスタ３００を作製する工程を説明する。

まず、基板１００上に下地絶縁層３０７を形成する。

下地絶縁層３０７は、ＰＣＶＤ法またはスパッタリング法を用いて５０ｎｍ以上６００ｎｍ以下の膜厚で、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いる。下地絶縁層３０７は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば酸化シリコン膜を用いる場合には、ＳｉＯ_２＋α（ただし、α＞０）とする。

本実施の形態では下地絶縁層３０７として、厚さ５０ｎｍのシリコン酸化膜をスパッタリング法により成膜した。

また、アルカリ金属などの不純物を含むガラス基板を用いる場合、アルカリ金属の侵入防止のため、下地絶縁層３０７と基板１００との間に窒化物絶縁層としてＰＣＶＤ法またはスパッタリング法で得られる窒化シリコン膜、窒化アルミニウム膜などを形成してもよい。ＬｉやＮａなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましい。

次いで、下地絶縁層３０７上に導電膜を形成した後、フォトリソグラフィ工程によりゲート電極層３０９を形成する。

ゲート電極層３０９に用いる導電膜は、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。

本実施の形態では、ゲート電極層に用いる導電膜として、厚さ１５０ｎｍのタングステン膜をスパッタリング法を用いて成膜した。

続いて、ゲート電極層３０９が形成された基板１００を、ロード室１０１に搬入する。ロード室では基板１００に対し予備加熱を行っても良い。予備加熱をしながら排気処理を行うことにより、基板に吸着した水素、また好ましくは炭素などを含む不純物を脱離することが出来る。

次に、基板１００を第１の成膜室１１１に搬入し、ゲート絶縁層３０１を成膜する。

ゲート絶縁層３０１は、プラズマＣＶＤ法又はスパッタリング法等を用いて成膜した酸化物絶縁層であり、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成する。ゲート絶縁層３０１の膜厚は、１０ｎｍ以上２００ｎｍ以下である。

本実施の形態では、ゲート絶縁層３０１として、厚さ１００ｎｍの酸化シリコン膜をスパッタリング法により成膜した。

この段階の断面模式図を図６（Ａ）に示す。

次いで、第２の成膜室１１２では処理は行わずに搬送のみを行い、第１の加熱室１２１に基板１００を搬送し、第１の加熱処理を行ってもよい。

第１の加熱処理を行うことにより、ゲート絶縁層３０１中の水素、水、水酸基などの水素を含む不純物を効果的に除去でき、後に形成する酸化物半導体層への上記不純物の拡散を抑制できるため、好ましい。なお、第１の加熱処理を後の第２の加熱処理と兼ねることも出来る。

次いで、第３の成膜室１１３に基板を搬入し、膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を成膜する。

本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。

次に、第２の加熱室１２２に基板を移載し、第２の加熱処理を行う。第２の加熱処理は、窒素、または乾燥空気雰囲気とし、温度は、４００℃以上７５０℃以下とする。また、第２の加熱処理の加熱時間は１分以上２４時間以下とする。第２の加熱処理によって第１の酸化物半導体膜は結晶化し、Ｃ軸配向性を有する結晶性の酸化物半導体層３０４ａを形成する（図６（Ｂ）参照）。

続いて、第４の成膜室１１４に基板を搬入し、膜厚１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。

本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。

次いで、基板を第３の加熱室１２３に搬入し、第３の加熱処理を行う。第３の加熱処理は、窒素、または乾燥空気雰囲気とし、温度は、４００℃以上７５０℃以下とする。また、第３の加熱処理の加熱時間は１分以上２４時間以下とする。第３の加熱処理によって第２の酸化物半導体膜は酸化物半導体層３０４ａの結晶を核として結晶化し、酸化物半導体層３０４ａと一体となった酸化物半導体層３０５ａが形成される（図６（Ｃ）参照）。

なお、酸化物半導体層３０４ａと第２の酸化物半導体膜との界面を破線で示しているが、第３の加熱処理によってこれらは一体となり酸化物半導体層３０５ａとなるため、その界面は判然としない。

１回目及び２回目の加熱処理を７５０℃よりも高い温度で加熱処理を行うと、ガラス基板の収縮により酸化物半導体層にクラック（厚さ方向に伸びるクラック）が形成されやすい。従って、第１の酸化物半導体膜形成後の加熱処理、例えば１回目及び２回目の加熱処理の温度や、スパッタ成膜時の基板温度などを７５０℃以下、好ましくは４５０℃以下のプロセスとすることで、大面積のガラス基板上に信頼性の高いトランジスタを作製することができる。

続いて基板１００をアンロード室１０２に搬入し、アンロード室１０２から基板を装置外に搬出する。

次いで、酸化物半導体層３０５ａを加工して島状の酸化物半導体層３０５ｂを形成する。

酸化物半導体層の加工は、所望の形状のマスクを酸化物半導体層上に形成した後、当該酸化物半導体層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。

なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。

この時点の断面模式図を図６（Ｄ）に示す。

次いで、酸化物半導体層３０５ｂ上にソース電極層およびドレイン電極層（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層３１１ａおよびドレイン電極層３１１ｂを形成する。

ソース電極層３１１ａおよびドレイン電極層３１１ｂに用いる導電膜は、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。

次いで、酸化物半導体層３０５ｂ、ソース電極層３１１ａ、及びドレイン電極層３１１ｂを覆う酸化物絶縁層３１３ａ、保護絶縁層３１３ｂを形成する（図６（Ｅ）参照）。酸化物絶縁層３１３ａは、酸化物絶縁材料を用い、成膜後に第３の加熱処理を行うことが好ましい。第３の加熱処理によって、酸化物絶縁層３１３ａから酸化物半導体層３０５ｂへの酸素供給が行われる。第３の加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、２００℃以上４００℃以下、好ましくは２５０℃以上３２０℃以下とする。また、第３の加熱処理の加熱時間は１分以上２４時間以下とする。

アルカリ金属の侵入防止のため、保護絶縁層３１３ｂとしてスパッタリング法で得られる窒化シリコン膜を形成する。ＬｉやＮａなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体層中に２×１０^１６ｃｍ^−３以下、好ましくは、１×１０^１５ｃｍ^−３以下の濃度とする。なお、本実施の形態では酸化物絶縁層３１３ａ、及び保護絶縁層３１３ｂの２層構造とする例を示したが、単層構造としてもよい。

以上の工程でボトムゲート型のトランジスタ３００が形成される。

図６（Ｅ）に示すボトムゲート型のトランジスタ３００おいて、酸化物半導体層３０５ｂは、少なくとも一部が結晶化してＣ軸配向を有しており、高い信頼性を有するボトムゲート型のトランジスタ３００が実現する。

なお、本実施の形態では本発明の成膜装置を用いて作製した酸化物半導体層を、ボトムゲートのトランジスタに適用したが、トランジスタの形状はこれに限定されるものではなく、他の構成のボトムゲート構造や、トップゲート構造のトランジスタの酸化物半導体層にも適用できることは当業者であれば容易に想像ができる。

このように本発明の成膜装置は、マザーガラスのような大型基板においても、不純物濃度が低減された一連の装置によって大気に触れることなく酸化物半導体層の形成工程を連続して行うことが出来る。また、当該成膜装置で作製された酸化物半導体層は、極めて不純物濃度の低減された半導体層であり、このような半導体層を適用したトランジスタは、安定した電気特性と高い信頼性を有する。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。

（配向性を有する酸化物半導体膜について）
上記のように、本実施の形態で説明する成膜装置、及び成膜方法によれば、配向性を有する酸化物半導体膜を得ることが出来る。このような酸化物半導体膜を用いてトランジスタを作製することにより、信頼性の高いトランジスタとすることが出来る。結晶性酸化物半導体膜を有するトランジスタの信頼性が高い理由の一つを以下に説明する。

結晶性酸化物半導体は、アモルファス酸化物半導体と比較して、金属と酸素の結合（−Ｍ−Ｏ−Ｍ−、Ｏは酸素原子、Ｍは金属原子）が秩序化している。すなわち、酸化物半導体がアモルファス構造の場合は、個々の金属原子によって配位数が異なることも有り得るが、結晶性酸化物半導体ではほぼ一定となる。そのことにより、微視的な酸素の欠損が減少し、後述するような「空間」における水素原子（水素イオンを含む）やアルカリ金属原子の脱着による電荷の移動や不安定性を減少させる効果がある。

一方、アモルファス構造の場合は、個々の金属原子によって配位数が異なるため、金属原子や酸素原子の濃度が微視的に不均一となり、場所によっては原子の存在しない部分（「空間」）が存在することがある。そのような「空間」には、例えば、水素原子（水素イオンを含む）やアルカリ金属原子が捕獲され、場合によっては酸素と結合すると考えられる。また、そのような「空間」をつたって、それらの原子が移動することも起こりえる。

このような原子の移動は酸化物半導体の特性の変動をもたらすこととなるので、これらの原子の存在は信頼性の面で大きな問題となる。特に、そのような原子の移動は高い電界や光エネルギーを印加することにより生ずるので、酸化物半導体をそのような条件で使用する場合には、特性が不安定となる。すなわち、アモルファス酸化物半導体の信頼性は結晶性酸化物半導体より劣ることとなる。

以下に、実際に得られたトランジスタ（サンプル１、２）の異なる信頼性の結果を用いて説明する。

信頼性を調べる検査方法として、光を照射しながらトランジスタのゲート電極とソース電極との間の電圧（Ｖｇ）を変化させたときの、トランジスタのドレイン電極とソース電極との間の電流（Ｉｄ）を測定して得られるトランジスタのＩｄ−Ｖｇ曲線を測定する。なお、酸化物半導体膜を用いたトランジスタにおいて、光を照射しながら−ＢＴ試験を行う、即ちマイナスゲート・ストレスを印加するとトランジスタのしきい値が変化する劣化がある。この劣化を光負バイアス劣化とも呼ぶ。

サンプル１、２について、光負バイアス劣化を図８に示す。

図８において、サンプル２は、サンプル１よりもＶ_ｔｈの変化量が小さい。

次に、サンプル１のトランジスタ（Ｌ／Ｗ＝３μｍ／５０μｍ）に６００秒間の光（波長４００ｎｍ、照射強度３．５ｍＷ／ｃｍ^２）を照射した前後の光応答性を測定した結果を元に、光応答性のグラフ（光電流時間依存性グラフ）を作成した結果を図９（Ａ）に示す。なお、ソースードレイン間電圧（Ｖｄ）は０．１Ｖである。

また、サンプル２のトランジスタ（Ｌ／Ｗ＝３μｍ／５０μｍ）に６００秒間の光（波長４００ｎｍ、照射強度３．５ｍＷ／ｃｍ^２）を照射した前後の光応答性を測定した結果を元に、光応答性のグラフ（光電流時間依存性グラフ）を作成した結果を図９（Ｂ）に示す。

また、サンプル２と作製条件が同じトランジスタのＷ幅を大きくした条件（Ｌ／Ｗ＝３０μｍ／１００００μｍ）や、サンプル２と作製条件が同じトランジスタのＷ幅を大きくした条件でさらにＶｄを大きくした条件（Ｖｄ＝１５Ｖ）でも測定を行い、フィッティングを行って、それぞれの二種類の緩和時間（τ_１とτ_２）を表１に示す。

なお、二種類の緩和時間（τ_１とτ_２）はトラップ密度に依存している値である。τ_１とτ_２を算出する方法を光応答欠陥評価法と呼ぶ。

表１から、サンプル１に比べ、光負バイアス劣化が小さいサンプル２のいずれも光応答性が早いことがわかる。これらのことから、光負バイアス劣化が小さいほど光応答性も早いという関係を見いだすことができる。

その理由の一つを説明する。もし深いドナー準位が存在し、ドナー準位に正孔がトラップされるならば、光負バイアス劣化においてはゲートに印加されたマイナスバイアスによって正孔が固定電荷となり、光応答においては電流値の緩和時間を大きくする可能性がある。結晶性酸化物半導体膜を用いたトランジスタで、光負バイアス劣化が小さく、光応答性も早いのは、上記の正孔をトラップするドナー準位の密度が小さくなっていることに起因していると予想される。図１０に予想されるドナー準位の模式図を示す。

また、ドナー準位の深さや密度の変化を調査する為、低温ＰＬによって測定を行った。酸化物半導体膜の成膜時の基板温度が４００℃における場合と酸化物半導体膜の、成膜時の基板温度が２００℃の場合を図１１に示す。

図１１によれば、酸化物半導体膜の成膜時の基板温度が４００℃である場合では約１．８ｅＶ付近のピーク強度が基板温度２００℃のそれと比較して大幅に減少している。この測定結果は、ドナー準位の深さは変わらず、密度が大幅に減少していることを示唆している。

また、酸化物半導体膜の成膜時の基板温度の条件を変えて、それぞれ比較し、単膜での評価を行った。

サンプルＡは、石英基板（厚さ０．５ｍｍ）上に５０ｎｍの膜厚の酸化物半導体膜を成膜したものである。なお、酸化物半導体膜の成膜条件は、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン（３０ｓｃｃｍ）及び酸素（１５ｓｃｃｍ）の混合雰囲気下である。

ＥＳＲ（電子スピン共鳴）を室温（３００Ｋ）で測定し、マイクロ波（周波数９．５ＧＨｚ）の吸収の起こる磁場の値（Ｈ_０）から式ｇ＝ｈν／βＨ_０を用いてｇ値というパラメータが得られる。なお、ｈはプランク定数であり、βはボーア磁子であり、どちらも定数である。

サンプルＡのｇ値を示すグラフを図１２（Ａ）に示す。

また、サンプルＡと同じ条件で成膜を行った後、窒素雰囲気下、４５０℃、１時間加熱を行い、サンプルＢとする。サンプルＢのｇ値を示すグラフを図１２（Ｂ）に示す。

また、サンプルＡと同じ条件で成膜を行った後、窒素と酸素の混合雰囲気下、４５０℃、１時間加熱を行い、サンプルＣとする。サンプルＣのｇ値を示すグラフを図１２（Ｃ）に示す。

サンプルＢのｇ値のグラフにおいて、ｇ＝１．９３のシグナルが確認でき、スピン密度は１．８×１０^１８［ｓｐｉｎｓ／ｃｍ^３］となっている。一方、サンプルＣのＥＳＲの結果では、ｇ＝１．９３のシグナルが確認できないことから、ｇ＝１．９３のシグナルは、酸化物半導体膜中のメタルのダングリングボンドに起因する。

また、サンプルＤ、Ｅ、Ｆ、Ｇは、石英基板（厚さ０．５ｍｍ）上に膜厚１００ｎｍの酸化物半導体膜を成膜したものである。なお、酸化物半導体膜の成膜条件は、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン（３０ｓｃｃｍ）及び酸素（１５ｓｃｃｍ）の混合雰囲気下である。また、サンプルＤ、Ｅ、Ｆ、Ｇは、それぞれ成膜時の基板温度が異なっており、サンプルＤは室温、サンプルＥは２００℃、サンプルＦは３００℃、サンプルＧは４００℃である。

サンプルＤ、Ｅ、Ｆ、Ｇのｇ値のグラフを並べて図１３に示した。

成膜時の基板温度が４００℃であるサンプルＧでは、ｇ＝１．９３のシグナルが確認でき、スピン密度は１．３×１０^１８［ｓｐｉｎｓ／ｃｍ^３］となっている。そのスピン密度は、サンプルＢで得られたｇ＝１．９３のシグナルのスピン密度と同程度である。

これらの結果から、成膜時の基板温度が高くなると結晶性の向上が原因と考えられるｇ値の異方性の増大が確認された。また、ｇ＝１．９３シグナルの起因となるダングリングボンドは膜厚依存性を持ち、ＩＧＺＯのバルクに存在することが示唆される。

サンプルＢのＥＳＲ測定を行った図１４では、磁場を基板表面に対して垂直に印加した場合と基板表面に対して平行に印加した場合でのｇ値の違い（異方性）も表す。

また、サンプルＧと同じ条件で成膜を行った後、窒素雰囲気下、４５０℃、１時間の加熱を行ったサンプルＨのＥＳＲ測定を行った図１５では、磁場を基板表面に対して垂直に印加した場合と基板表面に対して平行に印加した場合でのｇ値の違い（異方性）も表す。

図１４と図１５を比較した結果、基板温度２００℃では異方性によるｇ値の変化Δｇが０．００１以下であったのに対し、基板温度４００℃ではΔｇ〜０．００３と大きくなることがわかる。一般に、結晶性が良い（軌道の向きがそろっている）ほど、異方性が大きくなるということが知られており、基板温度４００℃の膜は基板温度２００℃の膜に比べて、窒素雰囲気下、４５０℃、１時間の加熱で生じるメタルのダングリングボンドの向きがそろっている、すなわち結晶性が良いということが結論される。

また、酸化物半導体膜の膜厚条件を変えてＥＳＲ測定を行い、ｇ＝１．９３シグナルの強度変化を図１６及び図１７に示す。図１６及び図１７の結果から、ｇ＝１．９３シグナルの強度は酸化物半導体膜の膜厚が増えるに従って増加することが確認された。このことはｇ＝１．９３シグナルの起因となるダングリングボンドは石英基板と酸化物半導体膜の界面や酸化物半導体膜表面ではなくバルクに存在していることを示唆している。

これらの結果から、メタルのダングリングボンドは異方性を持ち、その異方性は成膜温度が高いほうが、結晶性が良いため大きくなることがわかる。また、メタルのダングリングボンドは界面や表面ではなくバルクに存在するということがわかる。

１０ 成膜装置
１１ 成膜装置
１００ 基板
１０１ ロード室
１０２ アンロード室
１１１ 第１の成膜室
１１２ 第２の成膜室
１１３ 第３の成膜室
１１４ 第４の成膜室
１２１ 第１の加熱室
１２２ 第２の加熱室
１２３ 第３の加熱室
１３１ 搬送室
１３３ ターンテーブル
１４１ 基板支持部
１４３ 移動手段
１５０ 成膜室
１５１ ターゲット
１５３ 防着板
１５５ 基板加熱手段
１５７ 圧力調整手段
１５９ ガス導入手段
１６１ ゲートバルブ
１７０ 加熱室
１７１ ヒータ
１７３ 保護板
２０１ 酸化物絶縁層
２０３ 酸化物膜
２０３ａ 酸化物半導体層
２０３ｂ 酸化物絶縁層
２０４ 酸化物半導体膜
２０４ａ 酸化物半導体層
２０５ 酸化物半導体膜
２０５ａ 酸化物半導体層
２１１ 酸化物絶縁層
２１３ｂ 酸化物絶縁層
２１５ａ 酸化物半導体層
２２１ 酸化物絶縁層
２２５ａ 酸化物半導体層
２３１ 酸化物絶縁層
２３４ 酸化物半導体層
３００ トランジスタ
３０１ ゲート絶縁層
３０４ａ 酸化物半導体層
３０５ａ 酸化物半導体層
３０５ｂ 酸化物半導体層
３０７ 下地絶縁層
３０９ ゲート電極層
３１１ａ ソース電極層
３１１ｂ ドレイン電極層
３１３ａ 酸化物絶縁層
３１３ｂ 保護絶縁層

Claims (14)

1. 基板の搬送機構と、
   前記搬送機構が送る前記基板の進行方向に沿って、
   酸化物よりなる第１の膜を成膜する第１の成膜室と、
   第１の熱処理を行う第１の加熱室と、を有し、
   前記基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持され、
   大気に曝すことなく、前記基板に前記第１の膜を成膜した後に前記第１の熱処理を施す、成膜装置。
2. 前記第１の膜は、酸化物半導体からなる、請求項１に記載の成膜装置。
3. 第１の成膜室で基板上に酸化物よりなる第１の膜を成膜し、
   その後大気に曝すことなく第１の加熱室で第１の熱処理を行う工程を有し、
   前記基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持された状態で処理される、成膜方法。
4. 前記第１の膜は、酸化物半導体からなる、請求項３に記載の成膜方法。
5. 基板の搬送機構と、
   前記搬送機構が送る前記基板の進行方向に沿って、
   絶縁膜からなる第１の膜を成膜する第１の成膜室と、
   第１の熱処理を行う第１の加熱室と、
   酸化物よりなる第２の膜を成膜する第２の成膜室と、
   第２の熱処理を行う第２の加熱室と、を有し、
   前記基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持され、
   大気に曝すことなく、前記第１の膜の成膜後に第１の加熱処理した後、前記第２の膜の成膜後に第２の加熱処理を施す、連続成膜装置。
6. 基板の搬送機構と、
   前記搬送機構が送る前記基板の進行方向に沿って、
   少なくとも第１の金属元素と第２の金属元素を有する酸化物からなる第１の膜を成膜する第１の成膜室と、
   第１の熱処理を行う第１の加熱室と、
   酸化物よりなる第２の膜を成膜する第２の成膜室と、
   第２の熱処理を行う第２の加熱室と、を有し、
   前記基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持され、
   大気に曝すことなく、前記第１の膜の成膜後に第１の加熱処理した後、前記第２の膜の第２の成膜後に加熱処理を施す、連続成膜装置。
7. 前記第２の膜は、酸化物半導体からなる、請求項５及び請求項６のいずれか一に記載の連続成膜装置。
8. 前記第１の金属元素は、亜鉛である、請求項６及び請求項７のいずれか一に記載の連続成膜装置。
9. 前記第２の金属元素は、ガリウムである、請求項６乃至請求項８のいずれか一に記載の連続成膜装置。
10. 第１の成膜室で基板上に絶縁膜よりなる第１の膜を成膜し、
    第１の加熱室で第１の熱処理を行い、
    第２の成膜室で酸化物よりなる第２の膜を成膜し、
    第２の加熱室で第２の熱処理を行う工程、を有し、
    前記基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持された状態で処理される、成膜方法。
11. 第１の成膜室で基板上に少なくとも第１の金属元素と第２の金属元素を有する酸化物よりなる第１の膜を成膜し、
    第１の加熱室で第１の熱処理を行い、
    第２の成膜室で酸化物よりなる第２の膜を成膜し、
    第２の加熱室で第２の熱処理を行う工程、を有し、
    前記基板は、該基板の成膜面と鉛直方向との成す角が１°以上３０°以内に収まるよう保持された状態で処理される、成膜方法。
12. 前記第２の膜は、酸化物半導体からなる、請求項１０及び請求項１１のいずれか一に記載の成膜方法。
13. 前記第１の金属元素は、亜鉛である、請求項１１及び請求項１２のいずれか一に記載の成膜方法。
14. 前記第２の金属元素は、ガリウムである、請求項１１乃至請求項１３のいずれか一に記載の成膜方法。