TWI534089B - ｐ型金屬氧化物半導體材料及其製造方法 - Google Patents

ｐ型金屬氧化物半導體材料及其製造方法 Download PDF

Info

Publication number
TWI534089B
TWI534089B TW103144441A TW103144441A TWI534089B TW I534089 B TWI534089 B TW I534089B TW 103144441 A TW103144441 A TW 103144441A TW 103144441 A TW103144441 A TW 103144441A TW I534089 B TWI534089 B TW I534089B
Authority
TW
Taiwan
Prior art keywords
zinc
semiconductor material
indium
oxide semiconductor
gallium
Prior art date
Application number
TW103144441A
Other languages
English (en)
Other versions
TW201524910A (zh
Inventor
邱顯浩
周子琪
黃瓊慧
謝玉慈
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Publication of TW201524910A publication Critical patent/TW201524910A/zh
Application granted granted Critical
Publication of TWI534089B publication Critical patent/TWI534089B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Catalysts (AREA)

Description

p型金屬氧化物半導體材料及其製造方法
本發明係有關於一種金屬氧化物半導體材料及其製造方法。
氧化鋅系半導體材料所組成之透明導電膜已廣泛應用於許多光電或半導體元件(例如：發光元件、受光元件、壓電元件、透明導電電極、主動元件)。舉例來說，氧化鋅半導體材料可用於製作透明薄膜電晶體。與利用非晶矽材料所製作之薄膜電晶體相比，利用氧化鋅系半導體材料所製作之薄膜電晶體具有較小尺寸、高精細化、以及較快載子遷移率(例如電子遷移率)等優點。
目前已研發出的氧化鋅系之透明半導體材料多以n型透明半導體材料為主。由於P型半導體材料在開發上特性較不穩定且再現性較差，因此種類較為稀少。然而，光電和半導體之應用上，除了N型半導體材料，尚需要P型半導體材料以應用於形成PN接面(例如應用於互補式氧化物半導體元件(CMOS)、透明智慧窗(smart window)、變頻器(inverter)、或發光二極體等裝置。
因此，業界亟需尋求一種新的氧化銦鎵鋅系之p型 透明半導體材料，以期解決上述的問題。
根據本發明實施例，本發明所述之p型金屬氧化物半導體材料的製造方法，可製備出具有特定銦鎵鋅比例的p型金屬氧化物半導體材料，其具有較高的載子遷移率及較低的電阻，非常適合用於光電及半導體裝置。
本發明一實施例提供一種p型金屬氧化物半導體材料，具有化學式：In(1-a)Ga(1-b)Zn(1+a+b)O4
其中0≦a≦0.1、0≦b≦0.1、以及0<a+b≦0.16，且該p型金屬氧化物半導體材料具有一電洞載子濃度介於1×1011cm-3至5×1018cm-3之間。
此外，根據本發明實施例，本發明提供上述p型金屬氧化物半導體材料的製造方法，包括：混合一銦鹽、一鎵鹽、及一鋅鹽於一溶劑中，得到一混合物；加入一螯合劑於該混合物中，形成一包括銦、鎵、及鋅之金屬錯化合物；以及，將該金屬錯化合物進行一熱處理，形成該p型金屬氧化物半導體材料。
此外，根據本發明其他實施例，本發明所述之p型金屬氧化物半導體材料的製造方法亦可包括：混合一含銦前驅物、一含鎵前驅物、及一含鋅前驅物，得到一混合物；以及，對該混合物進行一燒結製程，形成該p型金屬氧化物半導體材料。
第1圖係繪示了本發明一實施例所述氧化銦鎵鋅材料InGaZnO4的能帶結構。
第2圖係繪示了本發明一實施例所述氧化銦鎵鋅材料In(1-a)GaZn(1+a)O4的能帶結構。
第3圖係繪示了本發明一實施例所述氧化銦鎵鋅材料InGa(1-b)Zn(1+b)O4的能帶結構。
第4圖係繪示本發明實施例1-6所述具有特定比例之p型金屬氧化物半導體材料以感應耦合電漿質譜儀(ICP-MS)分析鋅及鎵成份比例。
第5圖係繪示本發明實施例7-12所述具有特定比例之p型金屬氧化物半導體材料以感應耦合電漿質譜儀(ICP-MS)分析鋅及銦成份比例。
第6圖係為InGaZnO4以及實施例2與8所述具有特定比例之p型金屬氧化物半導體材料的X光繞射光譜圖。
本發明提供數個實施例用以說明本發明之技術特徵，實施例之內容及繪製之圖式僅作為例示說明之用，並非用以限縮本發明保護範圍。
本發明一實施例提供一種p型金屬氧化物半導體材料，具有化學式：In(1-a)Ga(1-b)Zn(1+a+b)O4，其中0≦a≦0.1、0≦b≦0.1、以及0<a+b≦0.16。此外，根據本發明某些實施例，本發明提供一種p型金屬氧化物半導體材料，具有化學式：InGa(1-b)Zn(1+b)O4，其中0<b≦0.1。再者，根據本發明其他實 施例，本發明提供一種p型金屬氧化物半導體材料，具有化學式：In(1-a)GaZn(1+a)O4，其中0<a≦0.1。本實施例係先藉由模擬計算，得到氧化銦鎵鋅系半導體材料中可形成p型半導體之特定銦鎵鋅的比例範圍，再合成具有特定銦鎵鋅比例的p型氧化銦鎵鋅系半導體材料。
首先針對模擬計算的過程說明如下。在一實施例中，係利用全始量子分子動力學模擬軟體套件(VASP，Vienna Ab-initio Simulation Package)計算在氧化銦鎵鋅材料中特定銦鎵鋅比例時，其能態密度(DOS，Density of States)對能量之變化關係。經由模擬計算可知，若氧化銦鎵鋅材料的費米能階(EF，Fermi level)係降至價電帶(VB，valence band)處，則其應為一p型半導體材料。藉由VASP模擬計算後可得知，當氧化銦鎵鋅材料具有化學式：In(1-a)Ga(1-b)Zn(1+a+b)O4，且當0<a≦0.1以及b=0、或是0<b≦0.1以及a=0時，該等氧化銦鎵鋅材料的費米能階係降至價電帶處，故該等材料應為一p型半導體材料。
請參照第1圖，係顯示依據全始算法(ab initio method)計算所得出之材料InGaZnO4的能帶結構(band structure)。請參照第2圖，係顯示依據全始算法(ab initio method)計算所得出之材料In(1-a)GaZn(1+a)O4的能帶結構(band structure)，其中費米能階(E(eV)=0)位移至價帶(valance band)，代表In(1-a)GaZn(1+a)O4係為一p型半導體材料。此外，請參照第3圖，係顯示依據全始算法(ab initio method)計算所得出之材料InGa(1-b)Zn(1+b)O4的能帶結構(band structure)，其中費米能階(E(eV)=0)位移至價帶(valance band)，代表 InGa(1-b)Zn(1+b)O4係為一p型半導體材料。
隨後，根據上述模擬結果，利用軟性化學製程、或是燒結製程合成製造具有特定銦鎵鋅比例之氧化銦鎵鋅材料。
以軟性化學製程為例，首先，混合銦鹽、鎵鹽、鋅鹽於一溶液(例如水、甲醇(methanol)、乙醇(ethanol)、丙醇(propanol)、乙二醇(glycol)、或其組合)中，並於常溫下攪拌1小時，得到一包含銦、鎵、及鋅之混合物。根據本發明實施例，在該混合物中，銦原子與鋅原子的比例介於0.9：1.1至1：1.001之間、或鎵原子與鋅原子的比例介於0.9：1.1至1：1.001之間。所使用的銦鹽可為硫酸銦(indium sulfate)、氯化銦(indium chloride)、硝酸銦(indium nitrate)、氫氧化銦(indium hydroxide)、檸檬酸銦(indium citrate)、醋酸銦(indium acetate)、乙醯丙酮銦(indium acetylacetonate)、或其組合；所使用的鎵鹽可為硫酸鎵(gallium sulfate)、氯化鎵(gallium chloride)、硝酸鎵(gallium nitrate)、氫氧化鎵(gallium hydroxide)、檸檬酸鎵(gallium citrate)、醋酸鎵(gallium acetate)、乙醯丙酮鎵(gallium acetylacetonate)、或其組合；以及，所使用的鋅鹽可為硫酸鋅(zinc sulfate)、氯化鋅(zinc chloride)、硝酸鋅(zinc nitrate)、氫氧化鋅(zinc hydroxide)、檸檬酸鋅(zinc citrate)、醋酸鋅(zinc acetate)、乙醯丙酮鋅(zinc acetylacetonate)、或其組合。此外，在製備該混合物後，可進一步加入一酸或鹼來調整該混合物的pH值，以改善銦鹽、鎵鹽、鋅鹽的溶解度。
接著，將一螯合劑與該混合物混合，得到一溶液，該溶液具有一包括銦、鎵、及鋅之金屬錯化合物。所使用的螯合劑可為酒石酸(tartaric acid)、檸檬酸(citric acid)、蘋果酸(malic acid)、乙醇酸(glycolic acid)、葡萄糖酸(gluconic acid)、葡萄庚糖酸(heptogluconic acid)、乙二胺四乙酸(ethylenediaminetetraacetic acid)、二乙三胺五乙酸(diethylenetriaminepentaacetic acid)、或其組合。
接著，升溫至100-200℃，以蒸發溶液中的液體而使溶液成為凝膠態，再進行乾燥步驟(例如：烘乾製程、或燒結製程)使金屬錯合物氧化，以形成P型金屬氧化物半導體材料粉體。之後，可將該粉體進行陶瓷製程之模壓、射出、冷均壓(CIP，cold isostatic press)、注漿等相關製程，並進行燒結和機械加工製程，以製作具有特定銦鎵鋅莫耳比例的氧化銦鎵鋅半導體材料的塊材或靶材。
在形成上述塊材或靶材後，可藉由濺鍍等方法，形成摻雜之氧化銦鎵鋅材料的薄膜，以應用於光電或半導體裝置的製作(例如：透明顯示器(transparent displays)、透明場效電晶體(transparent field effect transistors)、發光二極體(light emitting diodes)、或透明積體電路半導體裝置(transparent integrated circuit semiconductor devices))。
此外，根據本發明實施例，本發明所述之P型金屬氧化物半導體材料亦可由對金屬前驅物進行一燒結製程所製備而得。首先，以特定比例混合一氧化銦、一氧化鎵、及一氧化鋅，得到一混合物。
根據本發明實施例，在該混合物中，銦原子與鋅原子的比例介於0.9：1.1至1：1.001之間、或鎵原子與鋅原子的比例介於0.9：1.1至1：1.001之間。接著，利用一陶瓷製程(ceramic process)(例如：模壓、射出、冷均壓(cold isostatic press，CIP)或注漿製程)，將具有特定銦鋅鎵比例的上述混合物形成一塊材或靶材。在形成該塊材或靶材之後，可利用例如濺鍍等方法，形成摻雜之氧化銦鎵鋅材料的薄膜，以應用於光電或半導體裝置的製作(例如：透明顯示器(transparent displays)、透明場效電晶體(transparent field effect transistors)、發光二極體(light emitting diodes)、或透明積體電路半導體裝置(transparent integrated circuit semiconductor devices))。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉數實施例及比較實施例，來說明本發明所述之P型金屬氧化物半導體材料及其之製造方法。
鋅取代部份銦之氧化銦鎵鋅材料
實施例1
首先，將0.1658mol之硝酸銦(In(NO3)3)、0.1675mol之硝酸鋅(Zn(NO3)2)、0.1667mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為0.995：1：1.005。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液 體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份銦之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份銦之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：In0.995GaZn1.005O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料的鋅及鎵成份比例，結果如第4圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表1所示。其中，霍爾量測係使用Nano Metrics所生產之霍爾量測儀(型號為HL 5550 LN2 Cryostat)來進行。
實施例2
首先，將0.1650mol之硝酸銦(In(NO3)3)、0.1683mol之硝酸鋅(Zn(NO3)2)、0.1667mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為0.99：1：1.01。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液 體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份銦之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份銦之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：In0.99GaZn1.01O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及鎵成份比例，結果如第4圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表1所示。
實施例3
首先，將0.1633mol之硝酸銦(In(NO3)3)、0.1700mol之硝酸鋅(Zn(NO3)2)、0.1667mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為0.98：1：1.02。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份銦之氧化銦鎵 鋅粉體。
最後，將所得之鋅取代部份銦之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：In0.98GaZn1.02O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及鎵成份比例，結果如第4圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表1所示。
實施例4
首先，將0.1600mol之硝酸銦(In(NO3)3)、0.1733mol之硝酸鋅(Zn(NO3)2)、0.1667mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為0.96：1：1.04。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份銦之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份銦之氧化銦鎵鋅粉體 以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：In0.96GaZn1.04O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及鎵成份比例，結果如第4圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表1所示。
實施例5
首先，將0.1583mol之硝酸銦(In(NO3)3)、0.1750mol之硝酸鋅(Zn(NO3)2)、0.1667mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為0.95：1：1.05。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份銦之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份銦之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表 示：In0.95GaZn1.05O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及鎵成份比例，結果如第4圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表1所示。
實施例6
首先，將0.1500mol之硝酸銦(In(NO3)3)、0.1833mol之硝酸鋅(Zn(NO3)2)、0.1667mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為0.9：1：1.1。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份銦之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份銦之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：In0.9GaZn1.1O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及鎵成份比 例，結果如第4圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表1所示。
由表1可知，利用霍爾效應量測(Hall effect measurement)所測得之主要載子型態係為電洞，且電洞的濃度係介於1×1011至5×1021cm-3之間。換言之，當以鋅取代部份銦之氧化銦鎵鋅材料其銦與鋅的比例介於0.999：1.001至0.9：1.1之間時，其係落入半導體材料的載子濃度範圍內。
因此，實施例1-6所述的鋅取代部份銦之氧化銦鎵鋅半導體材料(可具有一化學式為In(1-a)GaZn(1+a)O4，其中0<a≦0.1)係為p型半導體材料。此外，由實施例1-6所述的鋅取代部份銦之氧化銦鎵鋅半導體材料的量測結果可知，本發明所述 具有特定銦及鋅比例的氧化銦鎵鋅半導體材料係為具有高的載子遷移率以及低的電阻率的p型半導體材料。
鋅取代部份鎵之氧化銦鎵鋅材料
實施例7
首先，將0.1667mol之硝酸銦(In(NO3)3)、0.1675mol之硝酸鋅(Zn(NO3)2)、0.1658mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為1：0.995：1.005。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份鎵之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份鎵之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：InGa0.995Zn1.005O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及銦成份比例，結果如第5圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度 (concentration)，結果如表2所示。其中，霍爾量測係使用Nano Metrics所生產之霍爾量測儀(型號為HL 5550 LN2 Cryostat)來進行。
實施例8
首先，將0.1667mol之硝酸銦(In(NO3)3)、0.1683mol之硝酸鋅(Zn(NO3)2)、0.1650mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為1：0.99：1.01。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份鎵之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份鎵之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：InGa0.99Zn1.01O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及銦成份比例，結果如第5圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度 (concentration)，結果如表2所示。
實施例9
首先，將0.1667mol之硝酸銦(In(NO3)3)、0.1700mol之硝酸鋅(Zn(NO3)2)、0.1633mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為1：0.98：1.02。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份鎵之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份鎵之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：InGa0.98Zn1.02O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及銦成份比例，結果如第5圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表2所示。
實施例10
首先，將0.1667mol之硝酸銦(In(NO3)3)、0.1733mol之硝酸鋅(Zn(NO3)2)、0.1600mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為1：0.96：1.04。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份鎵之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份鎵之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：InGa0.96Zn1.04O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及銦成份比例，結果如第5圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表2所示。
實施例11
首先，將0.1667mol之硝酸銦(In(NO3)3)、0.1750mol之硝酸鋅(Zn(NO3)2)、0.1583mol之硝酸鎵(Ga(NO3)3)、以及 300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為1：0.95：1.05。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份鎵之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份鎵之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：InGa0.95Zn1.05O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及銦成份比例，結果如第5圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表2所示。
實施例12
首先，將0.1667mol之硝酸銦(In(NO3)3)、0.1833mol之硝酸鋅(Zn(NO3)2)、0.1500mol之硝酸鎵(Ga(NO3)3)、以及300ml硝酸水溶液(濃度為10-50wt%)加入一反應瓶中，得到一混合物。其中，在該混合物中，銦、鎵、及鋅的莫耳比為1： 0.9：1.1。接著，加入0.55mol之酒石酸(tartaric acid)作為螯合劑，於常溫下混合1小時，得到一具有含銦、鎵、鋅之金屬錯合物的溶液。
接著，將上述溶液升溫至155℃，蒸發溶液中的液體使溶液成為凝膠態，並進行乾燥步驟(溫度介於1200-1400℃)，使上述金屬錯合物氧化以形成鋅取代部份鎵之氧化銦鎵鋅粉體。
最後，將所得之鋅取代部份鎵之氧化銦鎵鋅粉體以模壓方式形成一氧化銦鎵鋅半導體材料靶材。
該銦鎵鋅氧化物半導體材料可以以下化學式表示：InGa0.9Zn1.1O4。接著，以感應耦合電漿質譜儀(ICP-MS)分析及確認所得之銦鎵鋅氧化物半導體材料鋅及銦成份比例，結果如第5圖所示。
接著，藉由霍爾效應量測(Hall effect measurement)法測量該銦鎵鋅氧化物半導體材料的體電阻率(bulk resistivity)、載子遷移率(mobility)、及載子濃度(concentration)，結果如表2所示。
由表2可知，利用霍爾效應量測(Hall effect measurement)所測得之主要載子型態係為電洞，且電洞的濃度係介於5×1013至5×1022cm-3之間。換言之，當以鋅取代部份鎵之氧化銦鎵鋅材料其銦與鋅的比例介於0.999：1.001至0.9：1.1之間時，其係落入半導體材料的載子濃度範圍內。
因此，實施例7-12所述的鋅取代部份鎵之氧化銦鎵鋅半導體材料(可具有一化學式為InGa(1-b)Zn(1+b)O4，其中0<b≦0.1)係為p型半導體材料。此外，由實施例7-12所述的鋅取代部份鎵之氧化銦鎵鋅半導體材料的量測結果可知，本發明所述具有特定鎵及鋅比例的氧化銦鎵鋅半導體材料同樣係為具有高的載子遷移率以及低的電阻率的p型半導體材料。
第6圖係為InGaZnO4以及實施例2與8所述具有特定比例之p型金屬氧化物半導體材料的X光繞射光譜圖。由第6圖可知，根據氧原子、銦原子、及鎵原子的強度積分可推知，實施例2與8所述具有特定比例之p型金屬氧化物半導體材料具有與InGaZnO4相同數目的氧原子。換言之，實施例2與8所述具有特定比例之p型金屬氧化物半導體材料其結構式的氧原子數目係為4。
基於上述，本發明所述之p型金屬氧化物半導體材料的製造方法，可製備出具有特定銦鎵鋅比例的p型金屬氧化物半導體材料，其具有較高的載子遷移率及較低的電阻，非常 適合用於光電及半導體裝置。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (13)

  1. 一種p型金屬氧化物半導體材料，具有化學式：In(1-a)Ga(1-b)Zn(1+a+b)O4其中0≦a≦0.1、0≦b≦0.1、以及0<a+b≦0.16，且該p型金屬氧化物半導體材料具有一電洞載子濃度介於1×1011cm-3至5×1018cm-3之間。
  2. 如申請專利範圍第1項所述之p型金屬氧化物半導體材料，其中0<a≦0.1，以及b=0。
  3. 如申請專利範圍第1項所述之p型金屬氧化物半導體材料，其中0<b≦0.1，以及a=0。
  4. 一種P型金屬氧化物半導體材料之製造方法，包括：混合一銦鹽、一鎵鹽、及一鋅鹽於一溶劑中，得到一混合物；加入一螯合劑於該混合物中，形成一包括銦、鎵、及鋅之金屬錯化合物；以及將該金屬錯化合物進行一熱處理，形成一種p型金屬氧化物半導體材料，其中該p型金屬氧化物半導體材料具有化學式：In(1-a)Ga(1-b)Zn(1+a+b)O4其中0≦a≦0.1、0≦b≦0.1、以及0<a+b≦0.16。
  5. 如申請專利範圍第4項所述之P型金屬氧化物半導體材料之製造方法，其中在該混合物中，銦原子與鋅原子的比例介於0.9：1.1至1：1.001之間。
  6. 如申請專利範圍第4項所述之P型金屬氧化物半導體材 料之製造方法，其中在該混合物中，鎵原子與鋅原子的比例介於0.9：1.1至1：1.001之間。
  7. 如申請專利範圍第4項所述之P型金屬氧化物半導體材料之製造方法，其中該銦鹽係為硫酸銦、氯化銦、硝酸銦、氫氧化銦、檸檬酸銦、醋酸銦、乙醯丙酮銦、或其組合。
  8. 如申請專利範圍第4項所述之P型金屬氧化物半導體材料之製造方法，其中該鎵鹽係為硫酸鎵、氯化鎵、硝酸鎵、氫氧化鎵、檸檬酸鎵、醋酸鎵、乙醯丙酮鎵、或其組合。
  9. 如申請專利範圍第4項所述之P型金屬氧化物半導體材料之製造方法，其中該鋅鹽係為硫酸鋅、氯化鋅、硝酸鋅、氫氧化鋅、檸檬酸鋅、醋酸鋅、乙醯丙酮鋅、或其組合。
  10. 如申請專利範圍第4項所述之P型金屬氧化物半導體材料之製造方法，其中該螯合劑係酒石酸、檸檬酸、蘋果酸、乙醇酸、葡萄糖酸、葡萄庚糖酸、乙二胺四乙酸、二乙三胺五乙酸、或其組合。
  11. 如申請專利範圍第4項所述之P型金屬氧化物半導體材料之製造方法，其中該熱處理包含一燒結製程。
  12. 如申請專利範圍第4項所述之P型金屬氧化物半導體材料之製造方法，更包括：進行一陶瓷製程，將該P型金屬氧化物半導體材料形成一塊材或靶材。
  13. 如申請專利範圍第12項所述之P型金屬氧化物半導體材料之製造方法，其中該陶瓷製程包括模壓、射出、冷均壓或注漿製程。
TW103144441A 2013-12-31 2014-12-19 ｐ型金屬氧化物半導體材料及其製造方法 TWI534089B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361922321P 2013-12-31 2013-12-31

Publications (2)

Publication Number Publication Date
TW201524910A TW201524910A (zh) 2015-07-01
TWI534089B true TWI534089B (zh) 2016-05-21

Family

ID=53482624

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144441A TWI534089B (zh) 2013-12-31 2014-12-19 ｐ型金屬氧化物半導體材料及其製造方法

Country Status (4)

Country Link
US (1) US9224599B2 (zh)
JP (1) JP5877240B2 (zh)
CN (1) CN104810387B (zh)
TW (1) TWI534089B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6415363B2 (ja) * 2015-03-16 2018-10-31 国立大学法人室蘭工業大学 Ｉｇｚｏの製造方法
TWI566417B (zh) * 2015-12-04 2017-01-11 財團法人工業技術研究院 ｐ型金屬氧化物半導體材料與電晶體
JP6839694B2 (ja) * 2018-12-17 2021-03-10 株式会社デンソー 酸化ガリウム膜の成膜方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928790A (en) * 1996-04-23 1999-07-27 Mcgean-Rohco, Inc. Multilayer circuit boards and processes of making the same
EP1400835B1 (en) 2002-09-17 2011-11-16 Nippon Telegraph And Telephone Corporation Semiconductor optical modulator and laser with such optical modulator
US6969909B2 (en) 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
JP2005302784A (ja) 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
US7264247B2 (en) 2004-06-03 2007-09-04 Craig B. Singer Entertainment and refreshment assembly
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
EP2669402A1 (en) 2006-12-13 2013-12-04 Idemitsu Kosan Co., Ltd. Sputtering target and oxide semiconductor film
KR20130080063A (ko) * 2008-06-06 2013-07-11 이데미쓰 고산 가부시키가이샤 산화물 박막용 스퍼터링 타겟 및 그의 제조 방법
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI388506B (zh) 2008-12-16 2013-03-11 Ind Tech Res Inst Ｐ型金屬氧化物半導體材料之製備方法
US9663405B2 (en) * 2009-06-05 2017-05-30 Jx Nippon Mining & Metals Corporation Oxide sintered compact, its production method, and raw material powder for producing oxide sintered compact
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TW201240146A (en) 2011-03-16 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
TW201240147A (en) 2011-03-22 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
CN102226265A (zh) * 2011-06-17 2011-10-26 浙江大学 一种非晶氧化物薄膜及其制备方法
US9196741B2 (en) * 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI531537B (zh) 2012-04-05 2016-05-01 光洋應用材料科技股份有限公司 銦鎵鋅氧化物及其製法與應用
US8927986B2 (en) * 2012-09-28 2015-01-06 Industrial Technology Research Institute P-type metal oxide semiconductor

Also Published As

Publication number Publication date
US20150187573A1 (en) 2015-07-02
TW201524910A (zh) 2015-07-01
US9224599B2 (en) 2015-12-29
JP2015129079A (ja) 2015-07-16
JP5877240B2 (ja) 2016-03-02
CN104810387A (zh) 2015-07-29
CN104810387B (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
TWI495615B (zh) ｐ型金屬氧化物半導體材料
Tang et al. Electronic structure and optical property of metal-doped Ga 2 O 3: a first principles study
Sanctis et al. Toward an understanding of thin-film transistor performance in solution-processed amorphous zinc tin oxide (ZTO) thin films
Zhong et al. Enhanced electrical performance and negative bias illumination stability of solution-processed InZnO thin-film transistor by boron addition
Park et al. The structural, optical and electrical characterization of high-performance, low-temperature and solution-processed alkali metal-doped ZnO TFTs
Liu et al. Synergistic passivation and stepped-dimensional perovskite analogs enable high-efficiency near-infrared light-emitting diodes
TWI534089B (zh) ｐ型金屬氧化物半導體材料及其製造方法
Kumar et al. Fabrication and characterization of n-type aluminum-boron co-doped ZnO on p-type silicon (n-AZB/p-Si) heterojunction diodes
Bang et al. Effects of Li doping on the structural and electrical properties of solution-processed ZnO films for high-performance thin-film transistors
Tuan et al. Electrical properties of RF-sputtered Zn-doped GaN films and p-Zn-GaN/n-Si hetero junction diode with low leakage current of 10− 9 A and a high rectification ratio above 105
Li et al. Synthesis and characterization of NiO-doped p-type AZO films fabricated by sol–gel method
Sasikumar et al. Fabrication and characterization of rare earth (Ce, Gd, and Y) doped ZrO2 based metal-insulator-semiconductor (MIS) type Schottky barrier diodes
Chang et al. Water induced zinc oxide thin film formation and its transistor performance
Chien et al. Local electronic structures and electrical characteristics of well-controlled nitrogen-doped ZnO thin films prepared by remote plasma in situ atomic layer doping
Chen et al. Band structures and optical properties of Ag and Al co-doped ZnO by experimental and theoretic calculation
Sun et al. Reaction routes for the formation of a Cu 2 ZnSnS 4 absorber material from homogenous ethanol-based solution
Li et al. Temperature stress on a thin film transistor with a novel BaZnSnO semiconductor using a solution process
Yang et al. Thermal optimization of defected Cu2O photon-absorbing layer and the steady p-Cu2O/n-Si photovoltaic application
TWI388506B (zh) Ｐ型金屬氧化物半導體材料之製備方法
Liang et al. Efficient defect engineering for solution combustion processed In-Zn-O thin films for high performance transistors
Zhu et al. Effects of Cu doping and deposition atmosphere on structural, electrical, optical and magnetic properties of ZnO films
Chae et al. Investigation of low-temperature processed amorphous ZnO TFTs using a sol-gel method
Ma et al. Electron-limiting defect complex in hyperdoped GaAs: The DDX center
Uzar et al. Investigation of structural, optical, electrical, thermoelectric and optoelectronic properties of undoped ZnO, Sb-doped ZnO and Sb–B co-doped ZnO thin films
Hari et al. Cobalt doped nanostructured ZnO/p-Si heterojunctions for energy conversion devices