KR20120035848A - 전자 장치와 그 제작 방법 및 스퍼터링 타깃 - Google Patents

전자 장치와 그 제작 방법 및 스퍼터링 타깃 Download PDF

Info

Publication number
KR20120035848A
KR20120035848A KR1020110084418A KR20110084418A KR20120035848A KR 20120035848 A KR20120035848 A KR 20120035848A KR 1020110084418 A KR1020110084418 A KR 1020110084418A KR 20110084418 A KR20110084418 A KR 20110084418A KR 20120035848 A KR20120035848 A KR 20120035848A
Authority
KR
South Korea
Prior art keywords
oxide film
oxide
metal element
semiconductor
electronic device
Prior art date
Application number
KR1020110084418A
Other languages
English (en)
Inventor
？뻬이 야마자끼
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120035848A publication Critical patent/KR20120035848A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

절연성 산화물의 양산성을 높이는 것, 또한 그러한 절연성 산화물을 사용한 반도체 장치에 안정된 전기적 특성을 부여하는 것, 신뢰성이 높은 반도체 장치를 제작하는 것을 하나의 목적으로 한다. 아연과 같이 400 내지 700℃에서 가열하였을 때에 갈륨보다도 휘발하기 쉬운 재료를 산화갈륨에 첨가한 타깃을 사용하여, DC 스퍼터링, 펄스 DC 스퍼터링 등의 큰 기판에 적용할 수 있는 양산성이 높은 스퍼터링 방법에 의해 성막하고, 이것을 400 내지 700℃에서 가열함으로써 첨가된 재료를 막의 표면 근방에 편석시킨다. 막의 그 밖의 부분은 첨가된 재료의 농도가 저하하여 충분한 절연성을 나타내기 때문에, 반도체 장치의 게이트 절연물 등에 이용할 수 있다.

Description

전자 장치와 그 제작 방법 및 스퍼터링 타깃{ELECTRONIC DEVICE, MANUFACTURING METHOD OF ELECTRONIC DEVICE, AND SPUTTERING TARGET}
산화물막을 사용하는 전자 장치나 그 제작 방법 및 산화물막을 제작하기 위하여 사용하는 스퍼터링 타깃에 관한 것이다.
또한, 본 명세서 중에 있어서 전자 장치란 전기적인 물성을 이용하는 장치 전반을 가리키며, 반도체 특성을 이용함으로써 기능할 수 있는 반도체 장치도 포함된다. 또한, 반도체 특성을 이용하지 않는 장치라도 전기적인 물성을 이용하는 장치(예를 들어, 콘덴서, 코일, 각종 전자관 등)는 전자 장치에 포함된다. 따라서, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 전자 장치이다.
산화물에는 도전성 산화물, 반도체성 산화물, 절연성 산화물 등 다양한 물성을 나타내는 것이 있으며, 그들 물성에 따라 여러가지 용도로 사용된다. 예를 들어, 산화규소는 대표적인 절연성 산화물이며, 특히 집적 회로에 있어서 소자 분리나 배선간의 절연 등의 목적으로 널리 사용되고 있다. 또한, 산화탄탈, 티타늄산바륨 등은 절연성과 높은 비유전율을 이용하여 콘덴서(캐패시터)의 유전체로서 사용된다.
또한, 도전성 산화물로서는 산화인듐(혹은 산화인듐에 주석 등을 첨가한 것)을 들 수 있다. 적절한 도전성과 높은 가시광의 투과성을 살린 투명 도전막의 재료로 된다. 그 외에도 이트륨 바륨 구리 산화물 혹은 비스무트 납 스트론튬 구리 산화물 등은 질소의 비점 이상의 온도에서 초전도 특성을 나타내는 재료로서 알려져 있다.
산화물 중에는 반도체 특성을 나타내는 것도 있다. 반도체 특성을 나타내는 산화물(반도체성 산화물)로서는, 예를 들어 산화텅스텐, 산화주석, 인듐-갈륨-아연계의 산화물(In-Ga-Zn계 산화물) 등이 있으며, 이러한 반도체성 산화물을 채널 형성 영역으로 하는 박막 트랜지스터가 이미 알려져 있다(특허문헌 1 및 특허문헌 2). 또한, 특히 In-Ga-Zn계 산화물에 관해서는 그 물성면에서의 연구도 진행되고 있다(비특허문헌 1).
일본 특허 공개 제2007-123861호 공보 일본 특허 공개 제2007-96055호 공보
Toshio Kamiya, Kenji Nomura, and Hideo Hosono, "Origins of High Mobility and Low Operation Voltage of Amorphous Oxide TFTs: Electronic Structure, Electron Transport, Defects and Doping", Journal of Display Technology, Vol.5, No.7, 2009, pp273-288
이러한 산화물을 두께 1㎛ 이하의 박막으로 하여 다른 재료 상에 적층하는 경우, 통상은 스퍼터링법이 사용된다. 도전성 산화물막에 관해서는 타깃도 충분한 도전성을 가지므로, 마이크로파 플라즈마 스퍼터링법(주파수 100MHz 이상의 마이크로파를 사용하는 스퍼터링법), RF 스퍼터링법(주파수 1kHz 이상 100MHz 미만의 전자파를 사용하는 스퍼터링법)은 말할 필요도 없고, AC 스퍼터링법(주파수 1kHz 미만, 전형적으로는 100Hz 이하의 교류를 사용하는 스퍼터링법, 사이클 스퍼터링법이라고도 함)이나 DC 스퍼터링법(직류를 사용하는 스퍼터링법, 전압을 펄스 형상으로 인가하는 펄스 DC 스퍼터링법을 포함함)에 있어서도 전혀 문제없이 성막할 수 있다.
특히 양산성을 고려하면, 마이크로파 플라즈마 스퍼터링법이나 RF 스퍼터링법보다도 DC 스퍼터링법이나 AC 스퍼터링법이 선호된다. 이들 방법에서는 대면적의 균질한 플라즈마를 발생시킬 수 있기 때문에, 대면적 기판을 처리할 수 있고, 양산성이 높아지기 때문이다. 특히 표시 장치 등의 대면적을 필요로 하는 전자 장치의 제작에 관해서는 DC 스퍼터링법이나 AC 스퍼터링법을 사용하는 것이 바람직하면서 실용적이다.
그러나, 산화물의 도전성이 저하하면, DC 스퍼터링법이나 AC 스퍼터링법을 사용하는 것이 곤란하게 된다. 이들 방식에서는 타깃의 도전성이 충분히 높지 않으면 안정된 플라즈마를 발생시킬 수 없기 때문이다.
타깃의 도전성을 향상시키기 위해서는 몇가지 방법이 있다. 제1 방법은 산화물의 산소 결손을 증가시켜 산화물 중의 캐리어 농도를 높이고, 그에 의해 도전율을 높이는 것이다. 이 방식은, 예를 들어 산화인듐 등에서는 유효하다. 그러나, 산화갈륨에서는 산소 결손을 도입하는 것이 곤란하기 때문에 유효한 수단이 아니다.
제2 방법은 산화물에 수소를 혼입하여 역시 산화물 중의 캐리어 농도를 높임으로써 도전율을 높이는 것이다. 그러나, 이 방식에서는 제작되는 막 중에 수소가 혼입되게 된다. 수소를 함유하는 반도체성 산화물은 전자 특성이 불안정하여, 특히 트랜지스터 등의 반도체 장치를 제작하는 측면에서는 신뢰성면에서 큰 문제가 된다.
본 발명은 이러한 상황을 감안하여 이루어진 것이며, 본 발명 중 하나는 충분한 절연성을 갖는 산화물막을 양산성 좋게 얻는 것을 과제로 한다. 또한, 본 발명 중 하나는 신규의 전자 장치(특히, 반도체 장치)를 제공하는 것을 과제로 한다. 또한, 본 발명 중 하나는 신규의 전자 장치의 제작 방법(특히, 반도체 장치의 제작 방법)을 제공하는 것을 과제로 한다.
본 명세서에서 개시하는 본 발명의 일 형태는, 적어도 제1 금속 원소와 제2 금속 원소를 갖는 산화물로 이루어지는 타깃을 사용하여 스퍼터링법에 의해 산화물막을 형성하는 공정과, 산화물막을 가열 처리하는 공정과, 산화물막의 표면을 에칭하여 절연성 산화물막을 얻는 공정을 갖고, 절연성 산화물막 중의 제1 금속 원소의 농도는 타깃 중의 제1 금속 원소의 농도의 50% 이하인 것을 특징으로 하는 전자 장치의 제작 방법이다.
본 명세서에서 개시하는 본 발명의 일 형태는, 적어도 제1 금속 원소와 제2 금속 원소를 갖는 산화물로 이루어지는 타깃을 사용하여 스퍼터링법에 의해 산화물막을 형성하는 공정과, 산화물막을 가열 처리하는 공정과, 산화물막의 표면을 에칭하여 절연성 산화물막을 얻는 공정을 갖고, 타깃의 도전율은 절연성 산화물막의 도전율보다도 높은 것을 특징으로 하는 전자 장치의 제작 방법이다.
본 명세서에서 개시하는 본 발명의 일 형태는, 적어도 제1 금속 원소와 제2 금속 원소를 갖는 산화물로 이루어지는 타깃을 사용하여 스퍼터링법에 의해 산화물막을 형성하는 공정과, 산화물막을 가열 처리함으로써 산화물막 중의 제1 금속 원소의 농도를 저하시켜 절연성 산화물막을 얻는 공정을 갖는 것을 특징으로 하는 전자 장치의 제작 방법이다.
상기에 있어서, 절연성 산화물막에 접하여 반도체성 산화물막이 설치되어도 된다.
본 명세서에서 개시하는 본 발명의 일 형태는, 적어도 제1 금속 원소와 제2 금속 원소를 갖는 산화물로 이루어지는 타깃을 사용하여 스퍼터링법에 의해 산화물막을 형성하는 공정과, 산화물막을 가열 처리함으로써 제1 금속 원소의 농도가 높은 영역을 형성하는 공정과, 산화물막에 접하여 반도체성 산화물막을 형성하는 공정을 갖고, 반도체성 산화물막에 포함되는 금속 원소에 대한 제2 금속 원소의 비율은 0.2 이상인 것을 특징으로 하는 전자 장치의 제작 방법이다.
본 명세서에서 개시하는 본 발명의 일 형태는, 적어도 제1 금속 원소와 제2 금속 원소를 갖는 도전성 산화물로 이루어지는 스퍼터링법에 의해 성막하는 장치에 사용되는 스퍼터링 타깃이다. 여기서, 제2 금속 원소의 산화물 자체는 절연성 산화물이다.
상기에 있어서, 스퍼터링법은 DC 스퍼터링법(펄스 DC 스퍼터링법을 포함함)이나 AC 스퍼터링법이어도 된다.
본 명세서에서 개시하는 본 발명의 일 형태는, 기판 상의 산화물막과, 산화물막 상에 접하여 설치된 반도체성 산화물막을 갖고, 산화물막은 적어도 제1 금속 원소와 제2 금속 원소를 갖고, 산화물막에서의 제1 금속 원소의 농도는 기판에 면하는 부분보다도 반도체성 산화물막에 접하는 부분의 쪽이 높고, 한편 제2 금속 원소의 농도는 기판에 면하는 부분보다도 반도체성 산화물막에 접하는 부분의 쪽이 낮은 것을 특징으로 하는 전자 장치이다.
상기에 있어서, 제1 금속 원소는 아연이어도 된다. 또한, 제2 금속 원소는 갈륨이어도 된다. 또한, 상기에 있어서 반도체성 산화물막은 아몰퍼스 상태이어도 된다. 또한, 반도체성 산화물막은 결정을 가져도 된다. 나아가, 단결정 상태이어도 된다. 또한, 그 결정은 기판에 수직인 면에 c축이 배향되는 구조를 가져도 된다.
또한, 상기에 있어서, 가열 처리는 200℃ 이상에서 행해지는 것으로 하고, 바람직하게는 400℃ 이상 700℃ 미만에서 행하면 된다. 또한, 가열 처리의 분위기에 관해서는 산소 혹은 질소를 포함하는 분위기로 하면 된다. 또한, 압력은 10Pa 이상 1기압 이하로 하면 된다.
예를 들어, 산화갈륨은 그것을 전자 장치에 사용하는 경우에는, 상술한 바와 같이 산소 결손이나 수소 도입에 의해 도전율을 높일 수 없거나, 혹은 바람직하지 않은 재료이다. 그러나, 비유전율이 높기(10 정도) 때문에, 콘덴서의 유전체나 MISFET(금속 절연체 반도체 구조의 전계 효과 트랜지스터)의 게이트 절연물로서 사용하는 것이 상정된다. 또한, 반도체성 산화물과의 계면에 트랩 준위를 만들지 않기 때문에, 그러한 반도체층과 접하여 설치되는 절연막(게이트 절연물을 포함함)으로서 사용하는 것이 상정된다. 특히 In-Ga-Zn계 산화물과의 계면은 양호한 것으로 된다.
그러나, 상기와 같이 도전율이 낮기 때문에 양산성이 현저하게 낮은 것이 장해이다. 그런데, 산화아연은 도전성이 높아, 예를 들어 산화아연에 알루미늄을 첨가한 물질은 AZO라고 하는 명칭으로 알려져 있다. 그리고, 산화아연과 산화갈륨을 50:50으로 합성한 물질은, 비특허문헌 1의 도 12의 기재로부터 아몰퍼스 상태에서 5×10-3Ω-1cm-1의 도전율이 얻어지는 것을 알 수 있다. 한편, 산화아연과 산화갈륨을 25:75로 합성한 물질은 충분한 절연성이 나타내어진다.
본 발명자는 이러한 아연을 함유하는 갈륨 산화물막을 가열 처리하면, 표면에 아연이 편석하는 현상을 발견하였다. 즉, 당초, 막 중에 균일하게 분포되어 있던 아연은 가열 처리에 의해 표면에 편석하고, 그 밖의 부분에서는 아연 농도가 충분히 낮아 충분한 절연성이 얻어진다.
예를 들어, 기판 상에 아연을 함유하는 갈륨 산화물막을 형성하고, 가열 처리함으로써 기판에 면하는 부분, 혹은 표면 근방 이외의 적절한 부분의 아연의 농도를 당초(즉, 타깃 중의 농도)의 50% 이하로 하면, 그러한 부분에서는 상기에 나타낸 바와 같이 충분한 절연성이 얻어져 절연막으로서 사용할 수 있다.
이 현상은 상기의 가열 처리 조건에 있어서, 갈륨 혹은 산화갈륨의 증기압에 비하여 아연 혹은 산화아연의 증기압이 높기 때문에 발생한다. 따라서, 갈륨과 아연에 한정되지 않고, 다른 2 이상의 금속 원소의 조합이라도 그러한 조건을 만족하는 것이면 일어날 수 있는 것이다. 예를 들어, 갈륨과 아연의 산화물 대신에 갈륨과 알루미늄과 아연을 갖는 산화물을 사용하여도 된다.
또한, 산화물막 중의 아연의 농도를 조사하면, 표면 부근은 현저하게 농도가 높지만, 그 부분을 제외하여도 표면을 향하여 증가하는 경향이 있다. 한편, 갈륨의 농도는 표면을 향하여 저하하는 경향이 있다. 이러한 현상도 갈륨 혹은 산화갈륨의 증기압에 비하여 아연 혹은 산화아연의 증기압이 높기 때문에 발생한다.
표면 부근에서는 아연 농도가 높기 때문에 절연성이 떨어지므로, 이 부분을 제거하면 충분한 절연성을 갖는 막으로 할 수 있다. 이러한 처치에 의해 타깃의 도전율보다도 최종적으로 얻어지는 산화물막의 도전율을 작게 할 수 있다.
또한, 반도체성 산화물막을 접하여 형성하는 것이라면 표면 부근의 아연 농도가 높은 부분을 남겨 두어도 된다.
또한, 가열 처리 시의 온도가 높고, 압력이 낮고, 또한 가열 처리 시간이 길수록 산화물막으로부터 아연이 증발하기 쉬운 경향이 있고, 산화물막 중의 아연의 농도가 저하하는 것이 명확하게 되었다. 이러한 가열 처리에 의해 산화물막 중의 갈륨의 농도 Ga/(Ga+Zn)을 높여 0.7 이상, 바람직하게는 0.8 이상으로 하면 충분한 절연성 산화물로 되어 각종 전자 장치에 사용할 수 있다.
종래, 절연성 산화물막을 제작함에 있어서, 이종의 금속 원소를 혼입하여 도전성을 높인 산화물을 타깃으로서 사용하여 스퍼터링법을 행한다고 하는 기술 사상은 없었다. 혼입된 금속 원소를 취출하기 위하여 현실적인 방법이 없었기 때문이다. 상기의 방법은 이러한 점에서 획기적인 것이다.
상기에 나타낸 형태에 의해 과제 중 적어도 하나를 해결할 수 있다. 예를 들어, DC 스퍼터링법이나 AC 스퍼터링법을 사용하여 절연성이 높은 산화물막이 얻어진다.
도 1a 내지 도 1f는 실시 형태 1의 제작 공정 단면도.
도 2a 내지 도 2f는 실시 형태 2의 제작 공정 단면도.
도 3a 내지 도 3f는 실시 형태 3의 제작 공정 단면도.
도 4a 내지 도 4f는 실시 형태 4의 제작 공정 단면도.
도 5a 및 도 5b는 실시 형태 5 및 6의 단면도.
도 6a 내지 도 6e는 실시 형태 7의 제작 공정 단면도.
도 7a 내지 도 7e는 실시 형태 8의 제작 공정 단면도.
도 8a 내지 도 8c는 반도체 장치의 일 형태를 설명하는 도면.
이하에서는 본 발명의 실시 형태에 대하여 도면을 사용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시 형태의 기재 내용에 한정하여 해석되는 것이 아니다.
또한, 이하의 실시 형태 중 어느 하나에서 개시된 구조나 조건 등의 항목은 다른 실시 형태에 있어서도 적절하게 조합할 수 있다. 또한, 이하에 설명하는 구성에 있어서, 동일한 것을 가리키는 부호는 다른 도면간에서 공통의 부호를 사용하여 나타내고, 동일 부분 또는 동일한 기능을 갖는 부분의 상세한 설명은 생략하는 경우도 있다.
또한, 이하의 실시 형태에서는 주로 트랜지스터를 사용한 표시 장치에 대하여 본 발명의 기술 사상을 적용한 예를 나타내지만, 본 발명의 기술 사상은 표시 장치에 적용하는 것에 한정되지 않는 것은 용이하게 이해된다. 또한, 이하의 실시 형태에서 사용하는 게이트, 소스, 드레인 등의 용어는 설명을 간략하게 행하기 위하여 사용하는 것이며, 그들의 의미를 한정적으로 해석하여서는 안된다.
예를 들어, 본래라면 「반도체 영역 상에 설치된 절연막 상에 반도체 영역을 횡단하도록 형성된 도전성 영역 및 그것과 일체의 것」으로 표현해야 할 것을, 본 명세서에서는 간단히 「게이트 전극」이라고 칭한다. 또한, 소스와 드레인은 본 명세서에서는 특별히 구별하지 않고, 한쪽을 소스라고 칭한 경우에 다른쪽을 드레인이라고 칭한다.
또한, 본 명세서에서 사용되고 있는 도전성 산화물, 반도체성 산화물, 절연성 산화물이라고 하는 용어에 대해서는 절대적인 의미가 없는 것에 주의해야 한다. 동일한 조성이고 동일한 물성을 나타내는 산화물이라도 용도에 따라 그 호칭이 상이한 경우가 있다. 예를 들어, DC 스퍼터링의 타깃으로서 사용하는 경우에는 도전성 산화물이라고 칭하지만, 트랜지스터의 반도체층으로서 사용하는 경우에는 반도체성 산화물이라고 칭하는 경우가 있다.
또한, 본 명세서에서 산화물이라고 하는 것은, 그 물질(화합물을 포함함)에 포함되는 질소, 산소, 불소, 황, 셀레늄, 염소, 브롬, 텔루륨, 요오드가 차지하는 비율(몰비)이 전체의 25% 이상이면서, 이상의 원소에 대한 산소의 비율(몰비)이 70% 이상인 것을 말한다.
또한, 본 명세서에서 금속 원소란 희가스 원소, 수소, 붕소, 탄소, 질소, 16족 원소(산소 등), 17족 원소(불소 등), 규소, 인, 게르마늄, 비소, 안티몬 이외의 모든 원소를 말한다.
또한, 본 명세서에 있어서, 어느 (하나의) 금속 원소를 주요 금속 성분으로 한다고 하는 것은 그 물질 중에 금속 원소가 복수 있는 가운데, 당해 금속 원소가 금속 원소 전체의 50% 이상을 차지하는 경우를 말한다. 또한, n종의 금속 원소 M1, M2, …, Mn을 주요 금속 성분으로 한다고 하는 것은 금속 원소 M1, M2, …, Mn 각각이 차지하는 비율의 총합이 금속 원소 전체의 {(1-2-n)×100}[%] 이상을 차지하는 경우를 말한다.
또한, 본 명세서에 있어서 기재되어 있는 막 중의 주요 성분이 아닌 원소의 농도는, 특별히 언급하지 않는 한 2차 이온 질량 분석법에 의해 결정한다. 일반적으로 2차 이온 질량 분석법에 의해 단층 혹은 다층의 막의 깊이 방향의 원소의 농도의 분석을 행하면, 특히 미량 원소인 경우, 기판과 막 혹은 막과 막의 계면에서는 원소 농도가 매우 높아지는 경향이 있지만, 이러한 부분의 농도는 정확한 값이 아닌 데다가 측정마다 편차도 크다.
따라서, 이렇게 신뢰성이 낮은 계면 부근의 농도를 채용하는 것을 피하고, 그 밖의 농도가 안정된 부분을 막의 정확한 농도의 지표로 하는 것이 요망된다. 그로 인해, 본 명세서에서는 2차 이온 질량 분석법에 의해 결정되는 농도는, 분석 대상을 분석하여 얻어진 값의 최저값을 사용하는 것으로 한다.
(실시 형태 1)
본 실시 형태에서는 상기의 기술 사상을 이용하여 트랜지스터를 갖는 표시 장치를 제작하는 예를 나타낸다. 도 1a 내지 도 1f에 본 실시 형태의 표시 장치의 제작 공정 단면을 도시한다. 본 실시 형태에 나타내는 트랜지스터는 반도체로서 반도체성 산화물을 사용하는 것이며, 게이트 전극이 기판측에 위치하는 보텀 게이트형이면서, 소스 전극과 드레인 전극이 모두 반도체층의 상면에 접촉하는 톱 콘택트형이다.
이하, 제작 공정의 개략을 설명한다. 도 1a에 도시한 바와 같이, 절연 표면을 갖는 기판(101) 상에 게이트 전극(102), 산화규소 혹은 산화질화규소 등의 제1 게이트 절연물(103) 및 산화물막(104)을 형성한다. 제1 게이트 절연물(103)은 형성하지 않아도 된다. 또한, 산화물막(104)은 본 실시 형태에서는 갈륨과 아연의 산화물이며, 그 비율 Ga/(Ga+Zn)은 0.2 내지 0.6, 바람직하게는 0.3 내지 0.5로 하면 된다.
기판(101)에 사용할 수 있는 기판에 큰 제한은 없지만, 절연 표면을 가질 필요가 있다. 예를 들어, 바륨붕규산 유리나 알루미노붕규산 유리 등의 유리 기판을 사용하면 되지만, 이것에 한정되지 않고, 석영, 사파이어 등의 절연체, 혹은 탄화규소와 같이 충분히 절연성이 높은 반도체를 사용하여도 된다. 나아가, 실리콘, 게르마늄, 갈륨비소 등의 그다지 절연성이 높지 않은 반도체 혹은 도핑에 의해 도전성을 높인 반도체나 구리, 알루미늄 등의 표면에 절연막을 형성한 것을 사용하여도 된다.
또한, 기판에 트랜지스터에 있어서 바람직하지 않은 불순물이 포함되어 있는 경우에는, 그것들을 블로킹하는 기능을 갖는 절연성의 재료(예를 들어, 질화알루미늄, 산화알루미늄, 질화규소 등)의 막을 표면에 설치하는 것이 바람직하다. 또한, 본 실시 형태에서는 동일한 기능을 제1 게이트 절연물(103)에 갖게 할 수도 있다.
게이트 전극(102)은 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리 등의 금속 원소 또는 이것들을 주요 금속 원소로 하는 합금 재료를 사용하여 단층 또는 적층하여 형성할 수 있다. 게이트 전극(102)에 사용하는 재료의 일함수에 의해 얻어지는 트랜지스터의 임계값 등이 변화하므로, 그에 따른 선택을 할 필요가 있다.
제1 게이트 절연물(103)의 두께는 산화물막(104)의 조성과 두께에 따라 결정될 필요가 있다. 그것에 대해서는 후술한다. 또한, 제1 게이트 절연물(103)은 공지의 스퍼터링법, CVD법 등에 의해 형성하면 된다.
산화물막(104)은 DC 스퍼터링법 혹은 AC 스퍼터링법에 의해 형성한다. DC 스퍼터링법을 사용할 때에는, 이상 아크 방전을 방지하기 위하여 펄스적으로 전압을 인가하는 펄스 DC 스퍼터링법을 사용하여도 된다. AC 스퍼터링법에서는 이상 아크 방전을 방지할 필요가 없기 때문에, 펄스 DC 스퍼터링법에 비하면 플라즈마 발생 시간의 비율이 2배 이상 높고, 또한 양산성이 좋다.
사용하는 타깃은 산화물막(104)이 상기의 값이 되도록 갈륨과 아연의 비율을 조정한 산화물로 하면 된다. 또한, 스퍼터링 시에 분위기나 성막면의 온도에 따라서는, 타깃의 조성과 얻어지는 막의 조성이 상이하다고 하는 것은 일반적으로 알려져 있다. 예를 들어, 타깃은 도전성이라도 얻어지는 막의 아연의 농도가 저하하여 절연성 혹은 반도체성으로 되는 경우가 있다.
본 실시 형태에서는 아연과 갈륨의 산화물을 사용하지만, 아연 혹은 산화아연은 200℃ 이상에서의 증기압이 갈륨 혹은 산화갈륨보다도 높으므로, 기판(101)을 200℃ 이상으로 가열하면 산화물막(104)의 아연의 농도는 타깃의 아연의 농도보다도 낮아진다. 따라서, 그것을 고려하여 타깃의 아연의 농도는 높게 결정할 필요가 있다. 일반적으로 아연의 농도가 증가하면 산화물의 도전율이 향상되므로 DC 스퍼터링법을 적용하는 데에는 바람직하다.
스퍼터링의 타깃은 산화갈륨과 산화아연의 분말을 혼합하여 예비소성한 후, 성형하고 소성하여 얻을 수 있다. 혹은, 입경 100nm 이하의 산화갈륨과 산화아연의 분말을 충분히 혼합하여 성형한 것만의 것이어도 된다.
산화물막(104)은 수소나 물 등이 혼입되기 어려운 방법으로 제작하는 것이 바람직하다. 성막 시의 분위기는 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하 등으로 하면 된다. 또한, 산화물막(104)에의 수소, 물, 수산기, 수소화물 등의 혼입을 방지하기 위하여, 수소, 물, 수산기, 수소화물 등의 불순물이 충분히 제거된 고순도 가스를 사용한 분위기로 하는 것이 바람직하다.
성막 시의 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 함으로써도 상기의 불순물의 혼입을 방지할 수 있다. 나아가, 배기 수단으로서 크라이오 펌프, 이온 펌프, 티타늄 승화 펌프 등의 흡착형의 진공 펌프, 혹은 터보 분자 펌프에 콜드 트랩을 가한 것을 사용하면 된다.
이상과 같은 배기 수단을 사용하여 배기한 성막실은 수소 분자나 물(H2O) 등의 수소 원자를 포함하는 화합물 등이(보다 바람직하게는 탄소 원자를 포함하는 화합물과 함께) 제거되어 있기 때문에, 당해 성막실에서 성막한 산화물막(104)에 포함되는 불순물의 농도를 저감할 수 있다.
이어서, 이것들을 형성한 기판(101)을 적절한 분위기, 예를 들어 압력을 10Pa 내지 1기압으로 하고, 산소 분위기, 질소 분위기, 산소와 질소의 혼합 분위기 중 어느 하나로 하는 조건에 있어서, 400℃ 내지 700℃에서 10분 내지 24시간의 가열을 행한다. 그러면, 도 1b에 도시한 바와 같이 산화물막(104)이 변질되어 표면 부근에 아연의 농도가 높은 반도체성 산화물층(104a)이 형성되고, 그 밖의 부분이 아연의 농도가 낮은 절연성 산화물층(104b)으로 된다.
또한, 상술한 바와 같이, 아연의 농도는 연속적으로 변화하고 있기 때문에 반도체성 산화물층(104a)과 절연성 산화물층(104b)의 경계는 명확한 것이 아니다. 또한, 가열 시간이 길수록, 또한 가열 온도가 높을수록, 나아가 가열 시의 압력이 낮을수록 아연이 증발하기 쉽고, 반도체성 산화물층(104a)이 얇아지는 경향이 있다.
얻어진 반도체성 산화물층(104a)은, 도 1c에 도시한 바와 같이 제거한다. 제거하기 위해서는 건식 에칭 혹은 습식 에칭을 행하면 된다. 그 때, 반도체성 산화물층(104a)뿐만 아니라, 절연성 산화물층(104b) 중 반도체성 산화물층(104a)에 근접하는 부분도 동시에 에칭하여도 된다. 예를 들어, 절연성 산화물층(104b)으로 간주되는 부분 중 반도체성 산화물층(104a)에 근접하는 부분을 절연성 산화물층(104b)의 두께의 10% 내지 50% 에칭하여도 된다.
또한, 에칭에 의해 반도체성 산화물층(104a)을 제거하는 대신에, 열처리를 더 계속하여 반도체성 산화물층(104a)을 기화시킴으로써 제거하여도 된다.
이와 같이 하여 절연성 산화물층(104b)이 나타나는데, 절연성 산화물층(104b)의 표면에서의 갈륨의 비율 Ga/(Ga+Zn)이 0.7 이상, 바람직하게는 0.8 이상이 되도록 하면 된다. 또한, 절연성 산화물층(104b)에서의 갈륨의 비율은 표면 부근이 가장 낮고, 기판을 향하여 높아진다.
그리고, 절연성 산화물층(104b)에서의 아연의 농도는 타깃의 아연의 농도의 50% 이하가 되도록 하는 것이 바람직하다. 당연하지만, 절연성 산화물층(104b)의 저항률은 타깃의 저항률보다도 높아진다.
또한, 이 열처리에 있어서는 리튬, 나트륨, 칼륨 등의 알칼리 금속도 반도체성 산화물층(104a)의 표면 부근에 편석하거나 혹은 증발하기 때문에, 절연성 산화물층(104b)에서는 그 농도가 충분히 낮아진다. 이것들은 트랜지스터에 있어서는 바람직하지 않은 원소이므로, 트랜지스터를 구성하는 재료에는 가능한 한 포함되지 않도록 하는 것이 바람직하다. 이들 알칼리 금속은 아연 이상으로 증발하기 쉬우므로, 가열 처리 공정은 이것들을 제거하는 측면에서도 유효하다.
예를 들어, 절연성 산화물층(104b)에서의 나트륨의 농도는 5×1016cm-3 이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하로 하면 된다. 동일하게 리튬의 농도는 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하, 칼륨의 농도는 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 하면 된다.
이와 같이 하여 얻어지는 절연성 산화물층(104b)도 트랜지스터의 게이트 절연물로서 기능한다. 즉, 트랜지스터의 게이트 절연물의 두께는, 제1 게이트 절연물(103)의 두께와 절연성 산화물층(104b)의 두께의 합이다. 따라서, 제1 게이트 절연물(103)의 두께는 절연성 산화물층(104b)을 고려하여 결정할 필요가 있다.
절연성 산화물층(104b)의 두께는 산화물막(104)의 두께뿐만 아니라, 산화물막(104)에 포함되는 아연의 비율에도 의존한다. 일반적으로 아연의 비율이 높을수록 절연성 산화물층(104b)은 얇아진다. 따라서, 상술한 바와 같이, 제1 게이트 절연물(103)의 두께는 산화물막(104)의 조성과 두께에 따라 결정될 필요가 있다.
예를 들어, 일반적인 액정 표시 장치, 혹은 일렉트로 루미네센스 표시 장치에 사용되는 트랜지스터의 경우, 게이트 절연물의 두께는 50nm 내지 1㎛이다. 예를 들어, 산화물막(104)의 두께를 200nm, 산화물막(104) 중의 갈륨의 비율 Ga/(Ga+Zn)을 0.5로 한 경우, 얻어지는 절연성 산화물층(104b)의 두께는 100nm 내지 150nm이다. 또한, 절연성 산화물층(104b)은 갈륨을 주요 금속 원소로 하기 때문에, 그 비유전율은 산화규소의 약 2.5배이다.
만약, 제1 게이트 절연물(103)을 산화규소로 형성하고, 전체의 게이트 절연물(제1 게이트 절연물(103)과 절연성 산화물층(104b))의 두께를 산화규소 환산으로 200nm로 하는 것이라면, 제1 게이트 절연물(103)의 두께는 140nm 내지 160nm로 하면 된다.
또한, 최적의 게이트 절연물의 두께는 게이트 전극에 인가되는 전압 등에 의해 적절하게 설정되는 것이다. 일반적으로, 인가되는 전압이 낮으면 게이트 절연물은 얇게 설정되고, 인가되는 전압이 높으면 게이트 절연물은 두껍게 설정된다.
본 실시 형태에서는 절연성 산화물층(104b)은 갈륨을 주요 금속 원소로 하는 것이며, 화학식으로는 GaxZn1-xOy(단 X≥0.7)로 표현되는데, 여기서 x/2+1<y<x/2+1.5가 되도록, 즉 산소가 화학양론비보다도 과잉이 되는 것이 바람직하다. 그로 인해, 도 1c에 도시한 바와 같이 절연성 산화물층(104b)의 표면을 노출시킨 후, 산소 분위기에서 가열 처리를 행하여도 되고, 산소 플라즈마 분위기에 노출시켜도 된다.
또한, 산화물막(104) 중에 이트륨 등의 3족 원소, 하프늄 등의 4족 원소, 알루미늄 등의 13족 원소 등의 불순물 원소를 포함시킴으로써, 후에 얻어지는 절연성 산화물층(104b)의 에너지 갭을 확대시켜 절연성을 높여도 된다. 이들 불순물을 포함하지 않는 산화갈륨의 에너지 갭은 4.9eV이지만, 상술한 불순물을 예를 들어 0 초과 20원자% 이하 정도로 포함시킴으로써, 그 에너지 갭을 6eV 정도까지 확대할 수 있다.
그 후, 도 1d에 도시한 바와 같이 반도체성 산화물막(105)을 형성한다. 반도체성 산화물막(105)에 사용하는 재료로서는 적어도 인듐(In) 혹은 아연(Zn)을 포함하는 것이 바람직하다. 특히 In과 Zn을 포함하는 것이 바람직하다. 또한, 상기 반도체성 산화물을 사용한 트랜지스터의 전기 특성의 편차를 저감시키기 위한 스테빌라이저로서, 그들 외에 갈륨(Ga)을 갖는 것이 바람직하다. 또한, 스테빌라이저로서 주석(Sn)을 갖는 것이 바람직하다. 또한, 스테빌라이저로서 하프늄(Hf)을 갖는 것이 바람직하다. 또한, 스테빌라이저로서 알루미늄(Al)을 갖는 것이 바람직하다.
또한, 다른 스테빌라이저로서 란타노이드인 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 중 어느 1종 혹은 복수종을 가져도 된다.
예를 들어, 반도체성 산화물로서 산화인듐, 산화주석, 산화아연, 2원계 금속의 산화물인 In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, 3원계 금속의 산화물인 In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, 4원계 금속의 산화물인 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다.
또한, 여기에서, 예를 들어 In-Ga-Zn계 산화물이란 In과 Ga와 Zn을 주요 금속 성분으로서 갖는 산화물이라고 하는 의미이며, In과 Ga와 Zn의 비율은 상관없다. 또한, In과 Ga와 Zn 이외의 금속 원소가 들어 있어도 된다.
또한, 화학식 InMO3(ZnO)m(m>0)으로 표기되는 산화물을 사용할 수도 있다. 여기서, M은 Zn, Ga, Al, Sn 및 In으로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어 M으로서 Ga, Ga 및 Al, Ga 및 Sn, 또는 Ga 및 In 등의 2종류의 금속을 사용하여도 된다.
또한, 반도체성 산화물로서 In-Zn계 산화물을 사용하는 경우, 사용하는 타깃의 조성비는 원자수비로 In:Zn=50:1 내지 1:2(몰수 비로 환산하면 In2O3:ZnO=25:1 내지 1:4), 바람직하게는 In:Zn=1:1 내지 1:20(몰수 비로 환산하면 In2O3:ZnO=10:1 내지 1:2), 더욱 바람직하게는 In:Zn=1.5:1 내지 15:1(몰수 비로 환산하면 In2O3:ZnO=3:4 내지 15:2)로 한다. 예를 들어, In-Zn계 산화물의 형성에 사용하는 타깃은, 원자수비가 In:Zn:O=1:1:X일 때 X>1, 바람직하게는 X>1.5로 한다.
또한, In:Ga:Zn=1:1:1(=1/3:1/3:1/3) 혹은 In:Ga:Zn=2:2:1(=2/5:2/5:1/5)의 원자비의 In-Ga-Zn계 산화물이나 그 조성의 근방의 산화물을 사용할 수 있다. 혹은 In:Sn:Zn=1:1:1(=1/3:1/3:1/3), In:Sn:Zn=2:1:3(=1/3:1/6:1/2) 혹은 In:Sn:Zn=2:1:5(=1/4:1/8:5/8)의 원자비의 In-Sn-Zn계 산화물이나 그 조성의 근방의 산화물을 사용하면 된다.
그러나, 이것들에 한정되지 않고, 필요로 하는 반도체 특성(이동도, 임계값, 편차 등)에 따라 적절한 조성의 것을 사용하면 된다. 또한, 필요로 하는 반도체 특성을 얻기 위하여 캐리어 농도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 결합 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
예를 들어, In-Sn-Zn계 산화물에서는 비교적 용이하게 높은 이동도가 얻어진다. 그러나, In-Ga-Zn계 산화물에서도 벌크 내 결함 밀도를 저감시킴으로써 이동도를 높일 수 있다.
또한, 예를 들어 In, Ga, Zn의 원자수비가 In:Ga:Zn=a:b:c(a+b+c=1)인 산화물의 조성이, 원자수비가 In:Ga:Zn=A:B:C(A+B+C=1)의 산화물의 조성의 근방이라고 하는 것은, a, b, c가 (a-A)2+(b-B)2+(c-C)2≤r2를 만족하는 것을 말하며, r은 예를 들어 0.05로 하면 된다. 다른 산화물에서도 마찬가지이다.
반도체성 산화물은 단결정이어도 되고 비단결정이어도 된다. 후자의 경우, 아몰퍼스이어도 되고 다결정이어도 된다. 또한, 아몰퍼스 중에 결정성을 갖는 부분을 포함하는 구조이어도 되고, 비아몰퍼스이어도 된다.
본 실시 형태에서는 반도체성 산화물로서 In-Ga-Zn계의 산화물을 채용한다. 즉, In-Ga-Zn계의 산화물을 타깃으로 하여 스퍼터링법에 의해 형성한다. 산화물 타깃의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99% 이하로 한다. 충전율이 높은 산화물 타깃을 사용함으로써, 얻어지는 반도체성 산화물막을 치밀한 막으로 할 수 있다.
타깃의 조성비는, 예를 들어 In:Ga:Zn=1:1:1[몰비]로 할 수 있다. 또한, 타깃의 재료 및 조성을 이것에 한정할 필요는 없다. 예를 들어, In:Ga:Zn=1:1:0.5 [몰비], In:Ga:Zn=2:1:3[몰비], In:Ga:Zn=3:1:2[몰비]의 조성비의 산화물 타깃을 사용할 수도 있다.
또한, 후술하는 바와 같이, 얻어지는 반도체성 산화물막의 조성에 관해서는 금속 성분에서의 갈륨의 비율(몰비)이 0.2 이상인 것이 바람직하다. 예를 들어, In:Ga:Zn=1:1:1인 경우에는 갈륨의 비율은 0.33이고, In:Ga:Zn=1:1:0.5인 경우에는 0.4이다.
반도체성 산화물막(105)은 수소나 물 등이 혼입되기 어려운 방법에 의해 제작하는 것이 바람직하다. 성막 시의 분위기는 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하 등으로 하면 된다. 또한, 반도체성 산화물막(105)에의 수소, 물, 수산기, 수소화물 등의 혼입을 방지하기 위하여 수소, 물, 수산기, 수소화물 등의 불순물이 충분히 제거된 고순도 가스를 사용한 분위기로 하는 것이 바람직하다.
또한, 반도체성 산화물막(105)의 두께는 3nm 이상 30nm 이하로 하는 것이 바람직하다. 반도체성 산화물막을 지나치게 두껍게 하면(예를 들어, 막 두께를 50nm 이상), 트랜지스터가 노멀리 온으로 되어 버릴 우려가 있기 때문이다.
성막 시의 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 함으로써도 상기의 불순물의 혼입을 방지할 수 있다. 나아가, 배기 수단으로서 크라이오 펌프, 이온 펌프, 티타늄 승화 펌프 등의 흡착형의 진공 펌프, 혹은 터보 분자 펌프에 콜드 트랩을 가한 것을 사용하면 된다.
이상과 같은 배기 수단을 사용하여 배기한 성막실은 수소 분자나 물(H2O) 등의 수소 원자를 포함하는 화합물 및 탄소 원자를 포함하는 화합물이 제거되어 있기 때문에, 당해 성막실에서 성막한 반도체성 산화물막(105)에 포함되는 불순물의 농도를 저감할 수 있다.
또한, 리튬, 나트륨, 칼륨 등의 알칼리 금속 혹은 알칼리 토금속도 반도체성 산화물을 트랜지스터에 사용하는 경우에 있어서는 바람직하지 않은 원소이므로, 트랜지스터를 구성하는 재료에는 가능한 한 포함되지 않도록 하는 것이 바람직하다.
특히 알칼리 금속 중 나트륨은 반도체성 산화물에 접하는 절연성 산화물 중에 확산하여 나트륨 이온으로 된다. 혹은 반도체성 산화물 내에 있어서, 금속 원소와 산소의 결합을 분단하거나 혹은 결합 중에 끼어든다. 그 결과, 트랜지스터 특성의 열화(예를 들어, 노멀리 온화(임계값의 마이너스로의 변화), 이동도의 저하 등)를 초래한다. 또한, 특성 편차의 원인으로도 된다.
이러한 문제는 특히 반도체성 산화물 중의 수소의 농도가 충분히 낮은 경우에 있어서 현저하게 된다. 따라서, 반도체성 산화물 중의 수소의 농도가 5×1019cm-3 이하, 특히 5×1018cm-3 이하인 경우에는 알칼리 금속의 농도를 충분히 낮게 하는 것이 강하게 요구된다.
예를 들어, 반도체성 산화물막(105)에서의 나트륨의 농도는 5×1016cm-3 이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하로 하면 된다. 동일하게 리튬의 농도는 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하, 칼륨의 농도는 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 하면 된다.
그리고, 도 1e에 도시한 바와 같이, 반도체성 산화물막(105)과 절연성 산화물층(104b)을 에칭함으로써 목적으로 하는 형상(예를 들어, 섬 형상)을 갖는 반도체성 산화물막(105a)을 얻는다. 에칭에는 건식 에칭법 혹은 습식 에칭법을 사용하면 된다. 또한, 여기에서의 에칭 시에는 제1 게이트 절연물(103)을 에칭 스토퍼로서 사용하여도 된다.
그 후, 반도체성 산화물막(105a)에 대하여 열처리(제1 열처리)를 행하는 것이 바람직하다. 이 제1 열처리에 의해 반도체성 산화물막(105a) 중의 과잉 수소(물이나 수산기를 포함함)를 제거하고, 반도체성 산화물막(105a)의 구조를 정돈하여 에너지 갭 중의 결함 준위를 저감할 수 있다. 제1 열처리의 온도는 250℃ 이상 650℃ 이하로 한다.
또한, 이 제1 열처리에 의해 제1 게이트 절연물(103)이나 절연성 산화물층(104b) 중의 과잉 수소(물이나 수산기를 포함함)를 제거하는 것도 가능하다.
제1 열처리에는 수소나 물 등을 제거하는 효과가 있기 때문에, 당해 열처리를 탈수화 처리나 탈수소화 처리 등으로 칭할 수도 있다. 제1 열처리는 이상과 같이 반도체성 산화물막(105a)을 형성한 후에 한정되지 않고, 반도체성 산화물막(105)을 형성한 후의 어느 타이밍에 있어서 행하는 것도 가능하다. 또한, 마찬가지의 탈수화 처리, 탈수소화 처리는 1회에 한정되지 않고 복수회 행하여도 된다.
제1 열처리는, 예를 들어 저항 발열체 등을 사용한 전기로에 피처리물을 도입하여 질소 분위기 하에서 행할 수 있다. 이 사이, 반도체성 산화물막(105a)은 대기에 접촉시키지 않고 물이나 수소의 혼입이 발생하지 않도록 한다.
열처리 장치는 전기로에 한정되지 않고, 가열된 가스 등의 매체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 사용하여도 된다. 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다.
LRTA 장치는 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 사용하여 열처리를 행하는 장치이다. 가스로서는 아르곤 등의 희가스, 또는 질소와 같은 열처리에 의해 피처리물과 반응하지 않는 불활성 기체가 사용된다.
예를 들어, 제1 열처리로서 뜨거워진 불활성 가스 분위기 중에 피처리물을 투입하여 수분간 뜨겁게 한 후, 당해 불활성 가스 분위기로부터 피처리물을 취출하는 GRTA 처리를 행하여도 된다. GRTA 처리를 사용하면 단시간에서의 고온 열처리가 가능하게 된다. 또한, 피처리물의 내열 온도를 초과하는 온도 조건이라도 적용이 가능하게 된다. 또한, 처리 중에 불활성 가스를 산소를 포함하는 가스로 전환하여도 된다. 산소를 포함하는 분위기에 있어서 제1 열처리를 행함으로써, 산소 결손에 기인하는 에너지 갭 중의 결함 준위를 저감할 수 있기 때문이다.
또한, 불활성 가스 분위기로서는 질소 또는 희가스(헬륨, 네온, 아르곤 등)를 주성분으로 하는 분위기이며, 물, 수소 등이 포함되지 않는 분위기를 적용하는 것이 바람직하다. 예를 들어, 열처리 장치에 도입하는 질소나 헬륨, 네온, 아르곤 등의 희가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도가 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 한다.
어떻든, 제1 열처리에 의해 반도체성 산화물막(105a)에 포함되는 불순물을 저감하여, 진성 또는 진성에 한없이 가까운 반도체로 함으로써, 극히 우수한 특성의 트랜지스터를 실현할 수 있다.
또한, 제1 열처리를 포함하는 열처리에 의해 반도체성 산화물막(105a)은 다양한 상태를 취할 수 있다. 즉, 어떤 조건에서는 아몰퍼스 상태이다. 또한, 어떤 조건에서는 아몰퍼스 상태 중에 부분적으로 결정이 떠 있는 것과 같은 상태이거나, 또는 어떤 조건에서는 단결정 상태 혹은 단결정 상태로 간주할 수 있는 것과 같은 규칙 바르게 결정이 배열된 상태로 된다.
반도체성 산화물막(105a)에 결정이 존재하는 경우에는, 기판에 대하여 c축(반도체성 산화물의 결정 구조에 있어서 c축이 존재하는 경우)이 우선적으로 배향되는 상태(c축 배향)인 것이 바람직하다. 어떤 상태로 될지는 가열 조건이나 반도체성 산화물막(105a)의 조성에 의존한다.
그 후, N형의 도전성을 나타내는 반도체성 산화물막과 금속 등의 도전막을 퇴적한다. 이들 성막에는 스퍼터링법을 사용하면 된다. N형의 반도체성 산화물막으로서는 산화인듐, 산화인듐주석, 산화아연, 산화아연알루미늄 등을 사용하면 된다. 또한, N형의 반도체성 산화물막은 소스 전극이나 드레인 전극과 반도체성 산화물막(105a)의 접촉 저항을 저감할 목적에서 설치하는데, 소스 전극이나 드레인 전극에 사용하는 금속의 종류에 따라서는 설치하지 않아도 된다.
도전막으로서는, 예를 들어 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐 등으로부터 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 주요 금속 성분으로 하는 금속 질화물막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막) 등을 사용할 수 있다.
또한, Al, Cu 등의 금속막의 아래 또는 위 중 한쪽 또는 양쪽에 티타늄, 몰리브덴, 텅스텐 등의 고융점 금속막 또는 그들의 금속 질화물막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막)을 적층시킨 구성으로 하여도 된다.
그리고, 이것들을 목적으로 하는 형상으로 가공하여 N형 반도체성 산화물막(106a 및 106b)과 소스 전극(107a)과 드레인 전극(107b)을 형성한다. 이상에 의해 트랜지스터의 기본적인 구조가 완성된다. 또한, 도전막의 에칭 시에 반도체성 산화물막(105a)의 일부도 에칭되어, 반도체성 산화물막(105a)에 홈부(오목부)가 형성되는 경우도 있다.
또한, 산소, 오존 등의 산화성 가스를 사용한 플라즈마 처리를 행하여, 노출되어 있는 반도체성 산화물막(105a)의 표면에 부착된 흡착수 등을 제거하여도 된다. 또한, 이 플라즈마 처리 시에는 가스 중의 질소나 아르곤의 농도는 50% 미만으로 하는 것이 바람직하다.
또한, 스퍼터링법 혹은 CVD법 등에 의해 제1 절연물(108)을 형성한다. 또한, 상기의 플라즈마 처리를 행한 경우, 당해 플라즈마 처리 후에 기판(101)을 대기 분위기에 취출하지 않고 연속해서 제1 절연물(108)의 성막을 행하면, 반도체성 산화물막(105a)의 표면에 대기 성분(특히 물)이 흡착되지 않으므로 바람직하다.
제1 절연물(108)은 대표적으로는 산화규소, 산화질화규소, 산화알루미늄 또는 산화질화알루미늄 등의 무기 절연물을 사용하여 형성할 수 있다. 특히, 후술하는 이유로부터 산화물인 것이 바람직하고, 화학양론비 이상의 산소를 함유하고 있는 것이 바람직하다.
제1 절연물(108)의 형성 후, 제2 열처리를 행하는 것이 바람직하다. 제2 열처리의 온도는 150℃ 이상 600℃ 이하, 바람직하게는 250℃ 이상 450℃ 이하로 한다.
제2 열처리는 질소, 산소, 초건조 공기(물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기) 또는 희가스(아르곤, 헬륨 등)의 분위기 하에서 행하면 된다. 또한, 열처리 장치에 도입하는 질소, 산소 또는 희가스의 순도를 6N 이상, 바람직하게는 7N 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
제2 열처리에 있어서는, 반도체성 산화물막(105a)과 제1 절연물(108)이 접한 상태에서 가열된다. 따라서, 제1 열처리 등의 탈수화 열처리 혹은 탈수소화 열처리에 의해 감소해 버릴 가능성이 있는 반도체성 산화물막(105a)의 산소를 제1 절연물(108)로부터 공급할 수 있다. 이에 의해, 반도체성 산화물막(105a)의 전하 포획 중심을 저감할 수 있다.
제1 열처리와 제2 열처리 중 적어도 한쪽을 적용함으로써, 반도체성 산화물막(105a)을, 그 주성분 이외의 불순물이 최대한 포함되지 않도록 고순도화할 수 있다. 고순도화된 반도체성 산화물막(105a)에는 도너로부터 유래하는 캐리어가 극히 적어진다. 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더욱 바람직하게는 1×1011/cm3 미만으로 할 수 있다.
이어서, 표면이 평탄한 제2 절연물(109)을 형성한다. 제2 절연물(109)은 각종 유기 재료를 사용하여 형성하면 된다. 그리고, 제1 절연물(108)과 제2 절연물(109)을 선택적으로 에칭하여 드레인 전극(107b)에 도달하는 콘택트 홀을 형성한다. 이 콘택트 홀을 통하여 드레인 전극(107b)과 접촉하는 표시용 전극(110)을 형성한다(도 1f).
표시용 전극(110)에는 투광성의 것이나 반사성의 것을 사용할 수 있다. 전자로서는 In-Sn계 산화물이나 Zn-Al계 산화물 등의 밴드 갭이 3전자 볼트 이상의 도전성 산화물을 사용할 수 있다. 또한, 금속 나노와이어나 두께 3nm 이하의 탄소막(그래핀 등)을 사용할 수도 있다. 후자로서는 각종 금속 재료(알루미늄, 은 등)의 막을 사용할 수 있다. 반사성의 표시용 전극에 있어서는 백색을 표시하기 위해서는, 그 표면에 불규칙한 요철을 형성하면 된다.
도 8에는 상기의 제작 공정을 상방으로부터 본 모습을 도시한다. 도 8의 점 A와 점 B를 연결하는 점선의 단면이 도 1에 상당한다. 도 8a는 도 1a에 도시되는 상태에 상당하는 것인데, 여기에서는 제1 게이트 절연물(103)이나 산화물막(104) 등은 표시되어 있지 않다. 도 8b는 도 1e에 도시되는 상태에 상당한다. 또한, 도 8c는 도 1e로 도시되는 공정과 도 1f로 도시되는 공정의 중간의 상태를 도시한다. 즉, 도 1e의 공정 후, N형 반도체성 산화물막(106a 및 106b)과 소스 전극(107a)과 드레인 전극(107b)을 형성한 직후의 모습을 도시한다.
본 실시 형태에서는 갈륨을 주요 금속 원소로 하는 절연성 산화물층(104b)을 사용하는데, 이러한 재료를 특히 금속 원소에서 차지하는 갈륨의 비율이 0.2 이상인 반도체성 산화물과 접촉시키는 구조로 하면, 반도체성 산화물막과의 계면에서의 전하 포획을 충분히 억제할 수 있다. 이에 의해, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시 형태에서는 트랜지스터를 사용한 표시 장치의 제작 공정을 나타내었지만, 본 실시에서 개시된 방법은 표시 장치에 한정되지 않고 다른 형태의 전자 기기(예를 들어, 집적 회로)에서도 실시할 수 있는 것은 명확하다.
(실시 형태 2)
본 실시 형태에서는 실시 형태 1에서 나타낸 트랜지스터와는 다른 구조의 트랜지스터를 갖는 표시 장치를 제작하는 예를 나타낸다. 도 2a 내지 도 2f에 본 실시 형태의 표시 장치의 제작 공정 단면을 도시한다. 본 실시 형태에 나타내는 트랜지스터는 반도체로서 반도체성 산화물을 사용하는 것이며, 보텀 게이트형이다. 또한, 소스 전극과 드레인 전극은 모두 반도체층의 하면에 접촉하는 보텀 콘택트형이다.
이하, 제작 공정의 개략을 설명한다. 단, 실시 형태 1과 동일한 부호로 나타내어지는 구조물에 관해서는, 사용하는 재료나 사용하는 수단, 조건 등은 특별히 언급하지 않는 한 실시 형태 1에서 나타낸 것을 사용하면 된다. 도 2a에 도시한 바와 같이, 절연 표면을 갖는 기판(101) 상에 게이트 전극(102), 제1 게이트 절연물(103) 및 산화물막(104)을 형성한다.
제1 게이트 절연물(103)의 두께는 실시 형태 1에서 설명한 것과 동일한 이유로부터 산화물막(104)의 조성과 두께에 따라 결정될 필요가 있다. 제1 게이트 절연물(103)은 설치하지 않아도 된다. 산화물막(104)은 본 실시 형태에서는 갈륨과 아연의 산화물이며, 그 비율 Ga/(Ga+Zn)은 0.2 내지 0.6, 바람직하게는 0.3 내지 0.5로 하면 된다. 산화물막(104)은 DC 스퍼터링법 혹은 펄스 DC 스퍼터링법, AC 스퍼터링법에 의해 형성한다.
이어서, 이것들을 형성한 기판(101)을 적절한 분위기, 예를 들어 압력을 10Pa 내지 1기압으로 하고, 산소 분위기, 질소 분위기, 산소와 질소의 혼합 분위기 중 어느 하나로 하는 조건에 있어서, 400℃ 내지 700℃에서 10분 내지 24시간의 가열을 행한다. 그러면, 도 2b에 도시한 바와 같이, 산화물막(104)이 변질되어 표면 부근에 아연의 농도가 높은 반도체성 산화물층(104a)이 형성되고, 그 밖의 부분이 아연의 농도가 낮은 절연성 산화물층(104b)으로 된다. 또한, 반도체성 산화물층(104a)과 절연성 산화물층(104b)의 경계는 명확한 것이 아니다.
얻어진 반도체성 산화물층(104a)은, 도 2c에 도시한 바와 같이 제거한다. 그 때, 반도체성 산화물층(104a)뿐만 아니라, 절연성 산화물층(104b) 중 반도체성 산화물층(104a)에 근접하는 부분도 동시에 에칭하여도 된다. 혹은, 열처리를 더 계속하여 반도체성 산화물층(104a)을 기화시킴으로써 제거하여도 된다. 이상의 공정에 의해, 절연성 산화물층(104b)의 표면에서의 갈륨의 비율 Ga/(Ga+Zn)이 0.7 이상, 바람직하게는 0.8 이상이 되도록 하면 된다.
그 후, 금속 등의 도전막을 퇴적하고, 이것을 목적으로 하는 형상으로 가공하여, 도 2d에 도시한 바와 같이 소스 전극(107a)과 드레인 전극(107b)을 형성한다. 또한, 이들 위에 반도체성 산화물막(105)을 형성한다.
그리고, 도 2e에 도시한 바와 같이, 반도체성 산화물막(105)을 에칭함으로써 목적으로 하는 형상(예를 들어, 섬 형상)을 갖는 반도체성 산화물막(105a)을 얻는다. 에칭에는 건식 에칭법 혹은 습식 에칭법을 사용하면 된다. 또한, 여기에서의 에칭 시에는 절연성 산화물층(104b)을 에칭 스토퍼로서 사용하면 된다. 그 후, 실시 형태 1에서 나타낸 바와 같은 플라즈마 처리를 행하여도 된다. 또한, 이 공정에 전후하여 실시 형태 1에서 나타낸 제1 열처리를 행하여도 된다. 이상에 의해 트랜지스터의 기본적인 구조가 완성된다.
또한, 제1 절연물(108)을 형성한다. 제1 절연물(108)의 형성 후, 제2 열처리를 행하여도 된다. 이어서, 표면이 평탄한 제2 절연물(109)을 형성한다. 그리고, 제1 절연물(108)과 제2 절연물(109)을 선택적으로 에칭하여 드레인 전극(107b)에 도달하는 콘택트 홀을 형성한다. 이 콘택트 홀을 통하여 드레인 전극(107b)과 접촉하는 표시용 전극(110)을 형성한다(도 2f).
본 실시 형태에서 나타내는 트랜지스터가 실시 형태 1에서 나타내는 것과 상이한 점은, 반도체성 산화물막(105)과 소스 전극(107a)과 드레인 전극(107b)의 상하 관계뿐이다. 따라서, 상방으로부터 본 트랜지스터의 구조는 도 8c에 도시되는 것과 거의 동일하다.
본 실시 형태에서도 갈륨을 주요 금속 원소로 하는 절연성 산화물층(104b)을 사용하지만, 이러한 재료를 특히 금속 원소에서 차지하는 갈륨의 비율이 0.2 이상인 반도체성 산화물과 접촉시키는 구조로 하면, 반도체성 산화물막과의 계면에서의 전하 포획을 충분히 억제할 수 있다. 이에 의해, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시 형태에서는 트랜지스터를 사용한 표시 장치의 제작 공정을 나타내었지만, 본 실시에서 개시된 방법은 표시 장치에 한정되지 않고 다른 형태의 전자 기기(예를 들어, 집적 회로)에서도 실시할 수 있는 것은 명확하다.
(실시 형태 3)
본 실시 형태에서는 상기의 실시 형태에서 나타낸 트랜지스터와는 다른 구조의 트랜지스터를 갖는 표시 장치를 제작하는 예를 나타낸다. 도 3a 내지 도 3f에 본 실시 형태의 표시 장치의 제작 공정 단면을 도시한다. 본 실시 형태에 나타내는 트랜지스터는 반도체로서 반도체성 산화물을 사용하는 것이며, 게이트가 반도체층 상에 형성되는 톱 게이트형이다. 또한, 소스 전극과 드레인 전극은 모두 반도체층의 상면에 접촉하는 톱 콘택트형이다.
이하, 제작 공정의 개략을 설명한다. 단, 실시 형태 1과 동일한 부호로 나타내어지는 구조물에 관해서는, 사용하는 재료나 사용하는 수단, 조건 등은 특별히 언급하지 않는 한 실시 형태 1에서 나타낸 것을 사용하면 된다. 도 3a에 도시한 바와 같이, 기판(101) 상에 산화물막(111)을 형성한다. 또한, 산화물막(111)은 그 후의 열처리 등의 공정에 의해 절연성의 산화물로 되므로 기판(101)의 표면은 도전성을 나타내는 것이어도 상관없다.
또한, 기판에 트랜지스터에 있어서 바람직하지 않은 불순물이 포함되어 있는 경우에는, 그것들을 블로킹하는 기능을 갖는 절연성의 재료(예를 들어, 질화알루미늄, 산화알루미늄, 질화규소 등)의 막을 기판(101)과 산화물막(111)의 사이에 설치하는 것이 바람직하다. 또한, 본 실시 형태에서는 산화물막(111)이 그 후의 열처리에 의해 갈륨을 주요 금속 원소로 하는 산화물로 되므로 동일한 기능을 갖게 할 수도 있다.
산화물막(111)은 본 실시 형태에서는 갈륨과 아연의 산화물이며, 그 비율 Ga/(Ga+Zn)은 0.2 내지 0.6, 바람직하게는 0.3 내지 0.5로 하면 된다. 산화물막(111)은 DC 스퍼터링법 혹은 펄스 DC 스퍼터링법, AC 스퍼터링법에 의해 형성한다. 또한, 그 두께는 100nm 내지 1000nm로 하면 된다. 산화물막(111)은 실시 형태 1의 산화물막(104)과 마찬가지로 제작할 수 있다.
이어서, 기판(101)을 적절한 분위기, 예를 들어 압력을 10Pa 내지 1기압으로 하고, 산소 분위기, 질소 분위기, 산소와 질소의 혼합 분위기 중 어느 하나로 하는 조건에 있어서, 400℃ 내지 700℃에서 10분 내지 24시간의 가열을 행한다. 그러면, 도 3b에 도시한 바와 같이, 산화물막(111)이 변질되어 표면 부근에 아연의 농도가 높은 반도체성 산화물층(111a)이 형성되고, 그 밖의 부분이 아연의 농도가 낮은 절연성 산화물층(111b)으로 된다. 또한, 반도체성 산화물층(111a)과 절연성 산화물층(111b)의 경계는 명확한 것이 아니다.
얻어진 반도체성 산화물층(111a)은 도 3c에 도시한 바와 같이 제거한다. 그 때, 반도체성 산화물층(111a)뿐만 아니라, 절연성 산화물층(111b) 중 반도체성 산화물층(111a)에 근접하는 부분도 동시에 에칭하여도 된다. 예를 들어, 절연성 산화물층(111b)으로 간주되는 부분 중 반도체성 산화물층(111a)에 접하는 부분을 절연성 산화물층(111b)의 두께의 10% 내지 50% 에칭하여도 된다.
혹은, 열처리를 더 계속하여 반도체성 산화물층(111a)을 기화시킴으로써 제거하여도 된다. 어느 방법을 사용하여도 절연성 산화물층(111b)의 표면에서의 갈륨의 비율 Ga/(Ga+Zn)은 0.7 이상, 바람직하게는 0.8 이상이 되도록 하면 된다.
본 실시 형태에서는 절연성 산화물층(111b)은 갈륨을 주요 금속 원소로 하는 산화물이기 때문에, 수소나 알칼리 금속을 블로킹하는 기능을 갖는다.
또한, 본 실시 형태에서는 절연성 산화물층(111b)은 갈륨을 주요 금속 원소로 하고 아연을 포함하는 것이며, 화학식으로는 GaxZn1-xOy(단 X≥0.7)로 표현되는데, 여기서 x/2+1<y<x/2+1.5가 되도록, 즉 산소가 화학양론비보다도 과잉으로 되는 것이 바람직하다. 그로 인해 도 3c에 도시한 바와 같이, 절연성 산화물층(111b)의 표면을 노출시킨 후, 산소 분위기에서 가열 처리를 행하여도 되고, 산소 플라즈마 분위기에 노출시켜도 된다.
그 후, 도 3d에 도시한 바와 같이, 절연성 산화물층(111b) 상에 반도체성 산화물막(105)을 형성한다. 반도체성 산화물막(105)의 제작 조건 등에 대해서는 실시 형태 1을 참조하면 된다.
그리고, 반도체성 산화물막(105)을 에칭함으로써 목적으로 하는 형상(예를 들어, 섬 형상)을 갖는 반도체성 산화물막(105a)을 얻는다. 에칭에는 건식 에칭법 혹은 습식 에칭법을 사용하면 된다.
또한, 여기에서의 에칭 시에는 절연성 산화물층(111b)을 에칭 스토퍼로서 사용하면 된다. 그 후, 실시 형태 1에서 나타낸 바와 같은 플라즈마 처리를 행하여도 된다. 또한, 이 공정에 전후하여 실시 형태 1에서 나타낸 제1 열처리를 행하여도 된다.
그 후, N형의 도전성을 나타내는 반도체성 산화물막과 금속 등의 도전막을 퇴적하고, 이것을 목적으로 하는 형상으로 가공하여 N형 반도체성 산화물막(106a 및 106b)과 소스 전극(107a)과 드레인 전극(107b)을 형성한다(도 3e 참조). 또한, N형 반도체성 산화물막(106a 및 106b)은 설치하지 않아도 된다.
또한, 게이트 절연물(112)을 퇴적한다. 게이트 절연물(112)의 제작 방법은 실시 형태 1의 제1 게이트 절연물(103)의 제작 방법을 참조하면 된다. 또한, 그 두께는 제작하는 트랜지스터가 필요로 하는 것으로 하면 된다.
게이트 절연물(112) 상에는 게이트 전극(113)을 형성한다. 게이트 전극(113)은 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리 등의 금속 원소 또는 이것들을 주요 금속 원소로 하는 합금 재료를 사용하여 단층 또는 적층하여 형성할 수 있다. 게이트 전극(113)에 사용하는 재료의 일함수에 의해 얻어지는 트랜지스터의 임계값 등이 변화하므로, 그에 따른 선택을 할 필요가 있다. 이상에 의해 트랜지스터의 기본적인 구조가 완성된다.
또한, 스퍼터링법 혹은 CVD법 등에 의해 제1 절연물(108)을 형성한다. 제1 절연물(108)의 형성 후, 제2 열처리를 행하여도 된다. 이어서, 표면이 평탄한 제2 절연물(109)을 형성한다. 그리고, 제1 절연물(108)과 제2 절연물(109)을 선택적으로 에칭하여 드레인 전극(107b)에 도달하는 콘택트 홀을 형성한다. 이 콘택트 홀을 통하여 드레인 전극(107b)과 접촉하는 표시용 전극(110)을 형성한다(도 3f).
본 실시 형태에서 나타내는 트랜지스터가 실시 형태 1에서 나타내는 것과 크게 상이한 점은, 반도체성 산화물막(105)과 게이트 전극(113)의 상하 관계이다. 그러나, 도 1f에서의 게이트 전극(102)의 기판면 내에서의 위치와, 도 3f에서의 게이트 전극(113)의 그것과는 거의 동일하다. 따라서, 상방으로부터 본 트랜지스터의 구조는 도 8c에 도시되는 것과 거의 동일하다.
본 실시 형태에서도 갈륨을 주요 금속 원소로 하는 절연성 산화물층(111b)을 사용하는데, 이러한 재료를 특히 금속 원소에서 차지하는 갈륨의 비율이 0.2 이상인 반도체성 산화물막과 접촉시키는 구조로 하면, 반도체성 산화물막과의 계면에서의 전하 포획을 충분히 억제할 수 있다. 이에 의해, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시 형태에서는 트랜지스터를 사용한 표시 장치의 제작 공정을 나타내었지만, 본 실시에서 개시된 방법은 표시 장치에 한정되지 않고 다른 형태의 전자 기기(예를 들어, 집적 회로)에서도 실시할 수 있는 것은 명확하다.
(실시 형태 4)
본 실시 형태에서는 실시 형태 3에서 나타낸 트랜지스터와 마찬가지로 톱 게이트형이지만, 소스 전극과 드레인 전극은 모두 반도체층의 하면에 접촉하는 보텀 콘택트형의 트랜지스터를 갖는 표시 장치를 제작하는 예를 나타낸다. 도 4a 내지 도 4f에 본 실시 형태의 표시 장치의 제작 공정 단면을 도시한다.
이하, 제작 공정의 개략을 설명한다. 단, 실시 형태 1 혹은 3과 동일한 부호로 나타내어지는 구조물에 관해서는, 사용하는 재료나 사용하는 수단, 조건 등은 특별히 언급하지 않는 한 그들 실시 형태에서 나타낸 것을 사용하면 된다. 도 4a에 도시한 바와 같이, 기판(101) 상에 산화물막(111)을 형성한다. 실시 형태 3과 마찬가지로 기판(101)의 표면은 도전성을 나타내는 것이어도 상관없다.
산화물막(111)은 본 실시 형태에서는 갈륨과 아연의 산화물이며, 그 비율 Ga/(Ga+Zn)은 0.2 내지 0.6, 바람직하게는 0.3 내지 0.5로 하면 된다. 산화물막(111)은 DC 스퍼터링법 혹은 펄스 DC 스퍼터링법, AC 스퍼터링법에 의해 형성한다. 또한, 그 두께는 100nm 내지 1000nm로 하면 된다.
이어서, 기판(101)을 적절한 분위기, 예를 들어 압력을 10Pa 내지 1기압으로 하고, 산소 분위기, 질소 분위기, 산소와 질소의 혼합 분위기 중 어느 하나로 하는 조건에 있어서, 400℃ 내지 700℃에서 10분 내지 24시간의 가열을 행한다. 그러면, 도 4b에 도시한 바와 같이, 산화물막(111)이 변질되어 표면 부근에 아연의 농도가 높은 반도체성 산화물층(111a)이 형성되고, 그 밖의 부분이 아연의 농도가 낮은 절연성 산화물층(111b)으로 된다. 또한, 반도체성 산화물층(111a)과 절연성 산화물층(111b)의 경계는 명확한 것이 아니다.
얻어진 반도체성 산화물층(111a)은 도 4c에 도시한 바와 같이 제거한다. 그 때, 반도체성 산화물층(111a)뿐만 아니라, 절연성 산화물층(111b) 중 반도체성 산화물층(111a)에 근접하는 부분도 동시에 에칭하여도 된다. 혹은, 열처리를 더 계속하여 반도체성 산화물층(111a)을 기화시킴으로써 제거하여도 된다.
이와 같이 하여 절연성 산화물층(111b)의 표면에서의 갈륨의 비율 Ga/(Ga+Zn)은 0.7 이상, 바람직하게는 0.8 이상이 되도록 하면 된다. 또한, 그 후, 산소 분위기에서 가열 처리를 행하여도 되고, 산소 플라즈마 분위기에 노출시켜도 된다.
그 후, N형의 도전성을 나타내는 반도체성 산화물막과 금속 등의 도전막을 퇴적하고, 이것을 목적으로 하는 형상으로 가공하여 N형 반도체성 산화물막(106a 및 106b)과 소스 전극(107a)과 드레인 전극(107b)을 형성한다(도 4d 참조). N형 반도체성 산화물막(106a 및 106b)은 설치하지 않아도 된다.
그 후, 도 4e에 도시한 바와 같이, N형 반도체성 산화물막(106a 및 106b)과 소스 전극(107a)과 드레인 전극(107b) 상에 반도체성 산화물막을 형성하고, 이것을 에칭함으로써 목적으로 하는 형상(예를 들어, 섬 형상)을 갖는 반도체성 산화물막(105a)을 얻는다. 또한, 게이트 절연물(112)을 퇴적한다.
게이트 절연물(112) 상에는 게이트 전극(113)을 형성한다. 게이트 전극(113)의 재료는 실시 형태 3을 참조하면 된다. 또한, 스퍼터링법 혹은 CVD법 등에 의해 제1 절연물(108)을 형성한다. 이어서, 표면이 평탄한 제2 절연물(109)을 형성한다. 그리고, 제1 절연물(108)과 제2 절연물(109)을 선택적으로 에칭하여 드레인 전극(107b)에 도달하는 콘택트 홀을 형성한다. 이 콘택트 홀을 통하여 드레인 전극(107b)과 접촉하는 표시용 전극(110)을 형성한다(도 4f 참조).
본 실시 형태에서는 트랜지스터를 사용한 표시 장치의 제작 공정을 나타내었지만, 본 실시에서 개시된 방법은 표시 장치에 한정되지 않고 다른 형태의 전자 기기(예를 들어, 집적 회로)에서도 실시할 수 있는 것은 명확하다.
(실시 형태 5)
본 실시 형태에서는 상기의 실시 형태에서 나타낸 트랜지스터와는 다른 트랜지스터를 갖는 표시 장치의 예를 나타낸다. 도 5a에 도시하는 트랜지스터는 반도체층의 상하에 2개의 게이트 전극을 갖는 듀얼 게이트 구조의 트랜지스터 중 하나이다.
트랜지스터는 절연 표면을 갖는 기판(101) 상에 제1 게이트 전극(102), 제1 게이트 절연물(103), 갈륨을 주요 금속 원소로 하는 절연성 산화물층(104b), 반도체성 산화물막(105a), N형 반도체성 산화물막(106a 및 106b), 소스 전극(107a), 드레인 전극(107b), 제2 게이트 절연물(112), 제2 게이트 전극(113)을 갖는다. 또한, 본 실시 형태에서 나타내는 표시 장치는 평탄한 표면을 갖는 절연물(109)과, 절연물(109)과 제2 게이트 절연물(112)을 관통하여 드레인 전극(107b)에 도달하는 콘택트 홀을 통하여 드레인 전극(107b)에 접속하는 표시용 전극(110)을 갖는다.
상기에 있어서, 제2 게이트 절연물(112), 제2 게이트 전극(113)의 재료, 제작 방법 등은 실시 형태 3 혹은 4의 게이트 절연물(112), 게이트 전극(113)의 것을 참조하면 된다. 그 밖의 구성물은 실시 형태 1에 기재된 내용을 참조하면 된다.
반도체성 산화물층을 트랜지스터의 반도체층에 사용한 경우, 반도체 장치의 제조 공정에 따라서는 트랜지스터의 임계값 전압이 마이너스측 혹은 플러스측으로 변화하는 경우가 있다. 그로 인해, 상술한 트랜지스터와 같이 제2 게이트 절연물(112) 상에 제2 게이트 전극(113)을 설치하여 듀얼 게이트형의 구조로 하고, 임계값 전압의 제어를 행할 수 있는 구성이 적합하며, 제1 게이트 전극(102) 또는 제2 게이트 전극(113)의 전위를 제어함으로써 적절한 값의 임계값 전압으로 제어할 수 있다.
또한, 제1 게이트 전극(102) 및 제2 게이트 전극(113)은 외부로부터의 광의 조사를 차단하여, 반도체성 산화물막(105a)에 광이 조사되는 것에 의한 트랜지스터의 전기 특성 변동을 억제할 수 있다.
본 실시 형태에서는 트랜지스터를 사용한 표시 장치의 제작 공정을 나타내었지만, 본 실시에서 개시된 방법은 표시 장치에 한정되지 않고 다른 형태의 전자 기기(예를 들어, 집적 회로)에서도 실시할 수 있는 것은 명확하다.
(실시 형태 6)
본 실시 형태에서는 실시 형태 5에서 나타낸 듀얼 게이트 구조의 트랜지스터와는 다른 듀얼 게이트 구조를 갖는 트랜지스터를 갖는 표시 장치의 예를 도 5b에 도시한다. 이 표시 장치는 절연 표면을 갖는 기판(101) 상에 제1 게이트 전극(102), 제1 게이트 절연물(103), 갈륨을 주요 금속 원소로 하는 절연성 산화물층(104b), 소스 전극(107a), 드레인 전극(107b), 반도체성 산화물막(105a), 제2 게이트 절연물(112), 제2 게이트 전극(113)을 갖는다.
또한, 본 실시 형태에서 나타내는 표시 장치는 평탄한 표면을 갖는 절연물(109)과, 절연물(109)과 제2 게이트 절연물(112)을 관통하여 드레인 전극(107b)에 도달하는 콘택트 홀을 통하여 드레인 전극(107b)에 접속하는 표시용 전극(110)을 갖는다.
상기에 있어서 제2 게이트 절연물(112), 제2 게이트 전극(113)의 재료, 제작 방법 등은 실시 형태 3 혹은 4의 게이트 절연물(112), 게이트 전극(113)의 것을 참조하면 된다. 그 밖의 구성물은 실시 형태 1 혹은 2에 기재된 내용을 참조하면 된다. 도 5b에 도시하는 표시 장치에 있어서, 도 5a와의 차이는 반도체성 산화물막(105a)과 소스 전극(107a) 및 드레인 전극(107b)과의 상하 관계이다.
(실시 형태 7)
실시 형태 1에서는 산화물막(104)을 열처리하여 얻어지는 반도체성 산화물층(104a)을 제거하였지만, 본 실시 형태에서는 그것을 남긴 채 반도체로서 사용하는 예를 나타낸다. 도 6a 내지 도 6e에 본 실시 형태의 반도체 장치의 제작 공정 단면을 도시한다. 본 실시 형태에 나타내는 트랜지스터는 실시 형태 1과 마찬가지로 보텀 게이트 톱 콘택트형이다. 특별히 언급하지 않는 한, 본 실시 형태에서 사용하는 구성물에 관해서는 실시 형태 1을 참조하면 된다.
이하, 제작 공정의 개략을 설명한다. 도 6a에 도시한 바와 같이, 절연 표면을 갖는 기판(101) 상에 게이트 전극(102), 제1 게이트 절연물(103) 및 산화물막(104)을 형성한다. 제1 게이트 절연물(103)은 설치하지 않아도 된다. 또한, 산화물막(104)은 본 실시 형태에서는 갈륨과 아연의 산화물이며, 그 비율 Ga/(Ga+Zn)은 0.2 내지 0.6, 바람직하게는 0.3 내지 0.5로 하면 된다.
산화물막(104)은 DC 스퍼터링법 혹은 펄스 DC 스퍼터링법, AC 스퍼터링법에 의해 형성한다. 이어서, 이것들을 형성한 기판(101)을 적절한 분위기, 예를 들어 압력을 10Pa 내지 1기압으로 하고, 산소 분위기, 질소 분위기, 산소와 질소의 혼합 분위기 중 어느 하나로 하는 조건에 있어서, 400℃ 내지 700℃에서 10분 내지 24시간의 가열을 행한다. 그러면, 도 6b에 도시한 바와 같이, 산화물막(104)이 변질되어 표면 부근에 아연의 농도가 높은 반도체성 산화물층(104a)이 형성되고, 그 밖의 부분이 아연의 농도가 낮은 절연성 산화물층(104b)으로 된다.
또한, 이 열처리에 있어서는 리튬, 나트륨, 칼륨 등의 알칼리 금속도 반도체성 산화물층(104a)의 표면 부근에 편석하거나 혹은 증발하기 때문에, 절연성 산화물층(104b)에서는 그 농도가 충분히 낮아진다. 이것들은 트랜지스터에 있어서는 바람직하지 않은 원소이므로, 트랜지스터를 구성하는 재료에는 가능한 한 포함되지 않도록 하는 것이 바람직하다.
그 후, 반도체성 산화물막을 형성한다. 반도체성 산화물막에 사용하는 재료로서는, 예를 들어 인듐-갈륨계 산화물이 바람직하다. 즉, 화학식으로 In1-xGaxOy(0.2≤x≤1)로 표현되는 재료를 사용한다. 두께는 반도체성 산화물층(104a)으로 간주할 수 있는 부분의 두께의 0.5배 내지 2배로 하는 것이 바람직하다.
성막 시의 가열 혹은 그 후의 가열 처리 등에 의해 반도체성 산화물층(104a)은 반도체 산화물막과 혼합하여 반도체성 산화물막(105)으로 된다. 상기의 조건이면 In1-xGaxZnzOy+2z+v(0.2≤x≤1)로 표현된다. 여기서, x/(1+z)≥0.2인 것이 바람직하다.
또한, 리튬, 나트륨, 칼륨 등의 알칼리 금속 혹은 알칼리 토금속은 트랜지스터에 있어서는 바람직하지 않은 원소이므로, 반도체성 산화물막(105)에서의 농도는 낮은 것이 바람직하다.
예를 들어, 나트륨의 농도는 5×1016cm-3 이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하로 하면 된다. 동일하게 리튬의 농도는 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하, 칼륨의 농도는 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 하면 된다.
또한, 원래, 반도체성 산화물층(104a)과 절연성 산화물층(104b)의 계면이 명확하지 않기 때문에, 반도체성 산화물막(105)과 절연성 산화물층(104b)의 계면도 명확하지 않다. 통상의 트랜지스터에서는 명확한 계면이 존재하기 때문에, 계면에 트랩된 전하나 계면에서의 산란 등, 계면으로부터 유래하는 현상에 의해 트랜지스터의 수송 특성의 열화가 초래된다. 상기와 같은 계면이 명확하지 않은 구조는, 그러한 열화를 방지하는 측면에서 효과가 있다.
또한, N형 반도체성 산화물막(106)과 도전막(107)을 퇴적한다(도 6c 참조). N형 반도체성 산화물막(106)은 설치하지 않아도 된다. 또한, 게이트 전극(102)의 형성 이후, 제1 게이트 절연물(103)의 형성부터 도전막(107)의 형성까지의 공정은 대기에 노출시키지 않고 연속적으로 행하는 것이 가능하며, 대기 성분(특히 물)에 의한 반도체성 산화물의 열화를 고려하면, 이들 공정을 대기에 노출시키지 않고 행하는 것이 바람직하다.
그 후, 복수회의 에칭에 의해 도전막(107), N형 반도체성 산화물막(106), 반도체성 산화물막(105), 절연성 산화물층(104b)을 목적으로 하는 형상으로 가공하여, 도 6d에 도시한 바와 같이 반도체성 산화물막(105a), N형 반도체성 산화물막(106a 및 106b)과 소스 전극(107a)과 드레인 전극(107b)이 형성된다. 또한, 반도체성 산화물막(105) 제작 후의 공정의 어느 단계에 있어서, 실시 형태 1에서 나타낸 제1 열처리를 행하여도 된다.
또한, 제1 절연물(108)과 표면이 평탄한 제2 절연물(109)을 형성한다. 제1 절연물(108)의 제작 후에 실시 형태 1에서 나타낸 제2 열처리를 행하여도 된다. 그리고, 제1 절연물(108)과 제2 절연물(109)을 선택적으로 에칭하여 드레인 전극(107b)에 도달하는 콘택트 홀을 형성한다. 이 콘택트 홀을 통하여 드레인 전극(107b)과 접촉하는 표시용 전극(110)을 형성한다(도 6e).
본 실시 형태에서는 트랜지스터를 사용한 표시 장치의 제작 공정을 나타내었지만, 본 실시에서 개시된 방법은 표시 장치에 한정되지 않고 다른 형태의 전자 기기(예를 들어, 집적 회로)에서도 실시할 수 있는 것은 명확하다.
(실시 형태 8)
실시 형태 7에서는 보텀 게이트형의 트랜지스터를 갖는 표시 장치의 예를 나타내었지만, 본 실시 형태에서는 톱 게이트형의 트랜지스터를 갖는 표시 장치에 대하여 설명한다. 도 7a 내지 도 7e에 본 실시 형태의 반도체 장치의 제작 공정 단면을 도시한다. 본 실시 형태에 나타내는 트랜지스터는 실시 형태 3과 마찬가지로 톱 게이트 톱 콘택트형이다. 특별히 언급하지 않는 한, 본 실시 형태에서 사용하는 구성물에 관해서는 실시 형태 1 혹은 3을 참조하면 된다.
이하, 제작 공정의 개략을 설명한다. 도 7a에 도시한 바와 같이, 기판(101) 상에 산화물막(111)을 형성한다. 산화물막(111)은 본 실시 형태에서는 갈륨과 아연의 산화물이며, 그 비율 Ga/(Ga+Zn)은 0.2 내지 0.6, 바람직하게는 0.3 내지 0.5로 하면 된다.
이어서, 기판(101)을 적절한 분위기, 예를 들어 압력을 10Pa 내지 1기압으로 하고, 산소 분위기, 질소 분위기, 산소와 질소의 혼합 분위기 중 어느 하나로 하는 조건에 있어서, 400℃ 내지 700℃에서 10분 내지 24시간의 가열을 행한다. 그러면, 도 7b에 도시한 바와 같이, 산화물막(111)이 변질되어 표면 부근에 아연의 농도가 높은 반도체성 산화물층(111a)이 형성되고, 그 밖의 부분이 아연의 농도가 낮은 절연성 산화물층(111b)으로 된다.
그 후, 반도체성 산화물막을 형성한다. 반도체성 산화물막에 사용하는 재료로서는, 예를 들어 인듐-갈륨계 산화물이 바람직하다. 즉, 화학식으로 In1-xGaxOy(0.2≤x≤1)로 표현되는 재료를 사용한다. 두께는 반도체성 산화물층(111a)으로 간주할 수 있는 부분의 두께의 0.5배 내지 2배로 하는 것이 바람직하다.
성막 시의 가열 혹은 그 후의 가열 처리 등의 열처리에 의해 반도체성 산화물층(111a)은 반도체 산화물막과 혼합하여 반도체성 산화물막(105)으로 된다(도 7c 참조). 상기의 조건이면 In1-xGaxZnzOy+2z+v(0.2≤x≤1)로 표현된다. 여기서, x/(1+z)≥0.2인 것이 바람직하다.
또한, 원래, 반도체성 산화물층(111a)과 절연성 산화물층(111b)의 계면이 명확하지 않기 때문에, 반도체성 산화물막(105)과 절연성 산화물층(111b)의 계면도 명확하지 않다. 이것은 계면으로부터 유래하는 트랜지스터의 수송 특성의 열화를 방지하는 측면에서 효과가 있다.
또한, N형 반도체성 산화물막(106)과 도전막(107)을 퇴적한다. N형 반도체성 산화물막(106)은 설치하지 않아도 된다. 또한, 산화물막(111)의 형성부터 도전막(107)의 형성까지의 공정은 대기에 노출시키지 않고 연속적으로 행하는 것이 가능하며, 대기 성분(특히 물)에 의한 반도체성 산화물의 열화를 고려하면, 이들 공정을 대기에 노출시키지 않고 행하는 것이 바람직하다.
그 후, 복수회의 에칭에 의해 도전막(107), N형 반도체성 산화물막(106), 반도체성 산화물막(105), 절연성 산화물층(111b)을 목적으로 하는 형상으로 가공하여, 도 7d에 도시한 바와 같이 반도체성 산화물막(105a), N형 반도체성 산화물막(106a 및 106b)과 소스 전극(107a)과 드레인 전극(107b)이 형성된다. 또한, 반도체성 산화물막(105) 제작 후의 공정의 어느 단계에 있어서, 실시 형태 1에서 나타낸 제1 열처리를 행하여도 된다.
또한, 게이트 절연물(112), 게이트 전극(113), 제1 절연물(108), 표면이 평탄한 제2 절연물(109)을 형성한다. 제1 절연물(108)의 제작 후에 실시 형태 1에서 나타낸 제2 열처리를 행하여도 된다. 그리고, 게이트 절연물(112)과 제1 절연물(108)과 제2 절연물(109)을 선택적으로 에칭하여 드레인 전극(107b)에 도달하는 콘택트 홀을 형성한다. 이 콘택트 홀을 통하여 드레인 전극(107b)과 접촉하는 표시용 전극(110)을 형성한다(도 7e).
본 실시 형태에서는 트랜지스터를 사용한 표시 장치의 제작 공정을 나타내었지만, 본 실시에서 개시된 방법은 표시 장치에 한정되지 않고 다른 형태의 전자 기기(예를 들어, 집적 회로)에서도 실시할 수 있는 것은 명확하다.
(실시 형태 9)
실시 형태 1 내지 8에 개시하는 표시 장치는 다양한 전자 기기(게임기도 포함함)에 적용할 수 있다. 전자 기기로서는, 예를 들어 텔레비전 장치(텔레비전 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말기, 음향 재생 장치, 슬롯머신 등의 대형 게임기 등을 들 수 있다.
또한, 실시 형태 1 내지 8에 개시된 구조를 갖는 트랜지스터는 표시 장치 이외에도 사용할 수 있으며, 예를 들어 각종 집적 회로(메모리 장치를 포함함) 및 그것들을 내장한 전자 기기, 전기 제품 등에서 사용할 수 있다.
또한, 실시 형태 1 내지 8에 개시된 산화물막(104) 혹은 산화물막(111)을 열처리함으로써 절연성 산화물층(104b) 혹은 절연성 산화물층(111b)을 얻는 공정은, 표시 장치나 트랜지스터의 제작 이외에도 사용할 수 있으며, 예를 들어 집적 회로 중의 용량 소자에서의 유전체나 전극의 제작에도 사용할 수 있다.
101: 기판
102: 게이트 전극
103: 제1 게이트 절연물
104: 산화물막
104a: 반도체성 산화물층
104b: 절연성 산화물층
105: 반도체성 산화물막
105a: 반도체성 산화물막
106: N형 반도체성 산화물막
106a: N형 반도체성 산화물막
106b: N형 반도체성 산화물막
107: 도전막
107a: 소스 전극
107b: 드레인 전극
108: 절연물
109: 절연물
110: 표시용 전극
111: 산화물막
111a: 반도체성 산화물층
111b: 절연성 산화물층
112: 게이트 절연물
113: 게이트 전극

Claims (34)

  1. 전자 장치의 제작 방법으로서,
    적어도 제1 금속 원소 및 제2 금속 원소를 포함하는 산화물 타깃을 사용하여 AC 스퍼터링법 또는 DC 스퍼터링법에 의해 산화물막을 형성하는 단계;
    상기 산화물막에 대해 가열 처리를 행하는 단계; 및
    상기 산화물막의 표면을 에칭하여 절연성 산화물막을 형성하는 단계
    를 포함하고,
    상기 절연성 산화물막 중의 제1 금속 원소의 농도는 상기 산화물 타깃 중의 제1 금속 원소의 농도의 50% 이하인, 전자 장치의 제작 방법.
  2. 제1항에 있어서, 상기 절연성 산화물막과 접하여 반도체성 산화물막을 형성하는 단계를 더 포함하는, 전자 장치의 제작 방법.
  3. 제2항에 있어서, 상기 반도체성 산화물막은 인듐 및 아연을 포함하는, 전자 장치의 제작 방법.
  4. 제1항에 있어서, 상기 제1 금속 원소는 아연인, 전자 장치의 제작 방법.
  5. 제1항에 있어서, 상기 제2 금속 원소는 갈륨인, 전자 장치의 제작 방법.
  6. 제1항에 있어서, 상기 가열 처리는 200℃ 이상에서 행해지는, 전자 장치의 제작 방법.
  7. 전자 장치의 제작 방법으로서,
    적어도 제1 금속 원소 및 제2 금속 원소를 포함하는 산화물 타깃을 사용하여 AC 스퍼터링법 또는 DC 스퍼터링법에 의해 산화물막을 형성하는 단계;
    상기 산화물막에 대해 가열 처리를 행하는 단계; 및
    상기 산화물막의 표면을 에칭하여 절연성 산화물막을 형성하는 단계
    를 포함하고,
    상기 산화물 타깃의 도전율은 상기 절연성 산화물막의 도전율보다 높은, 전자 장치의 제작 방법.
  8. 제7항에 있어서, 상기 절연성 산화물막과 접하여 반도체성 산화물막을 형성하는 단계를 더 포함하는, 전자 장치의 제작 방법.
  9. 제8항에 있어서, 상기 반도체성 산화물막은 인듐 및 아연을 포함하는, 전자 장치의 제작 방법.
  10. 제7항에 있어서, 상기 제1 금속 원소는 아연인, 전자 장치의 제작 방법.
  11. 제7항에 있어서, 상기 제2 금속 원소는 갈륨인, 전자 장치의 제작 방법.
  12. 제7항에 있어서, 상기 가열 처리는 200℃ 이상에서 행해지는, 전자 장치의 제작 방법.
  13. 제7항에 있어서, 상기 절연성 산화물막 중의 제1 금속 원소의 농도는 상기 산화물 타깃 중의 제1 금속 원소의 농도보다 낮은, 전자 장치의 제작 방법.
  14. 전자 장치의 제작 방법으로서,
    적어도 제1 금속 원소 및 제2 금속 원소를 포함하는 산화물 타깃을 사용하여 AC 스퍼터링법 또는 DC 스퍼터링법에 의해 산화물막을 형성하는 단계; 및
    상기 산화물막에 대해 가열 처리를 행함으로써 상기 산화물막의 제1 금속 원소의 농도를 저하시켜 절연성 산화물막을 형성하는 단계
    를 포함하는, 전자 장치의 제작 방법.
  15. 제14항에 있어서, 상기 절연성 산화물막과 접하여 반도체성 산화물막을 형성하는 단계를 더 포함하는, 전자 장치의 제작 방법.
  16. 제15항에 있어서, 상기 반도체성 산화물막은 인듐 및 아연을 포함하는, 전자 장치의 제작 방법.
  17. 제14항에 있어서, 상기 제1 금속 원소는 아연인, 전자 장치의 제작 방법.
  18. 제14항에 있어서, 상기 제2 금속 원소는 갈륨인, 전자 장치의 제작 방법.
  19. 제14항에 있어서, 상기 가열 처리는 200℃ 이상에서 행해지는, 전자 장치의 제작 방법.
  20. 전자 장치의 제작 방법으로서,
    적어도 제1 금속 원소 및 제2 금속 원소를 포함하는 산화물 타깃을 사용하여 AC 스퍼터링법 또는 DC 스퍼터링법에 의해 산화물막을 형성하는 단계;
    상기 산화물막에 대해 가열 처리를 행하여 상기 제1 금속 원소의 농도가 높은 영역을 형성하는 단계; 및
    상기 산화물막에 접하여 반도체성 산화물막을 형성하는 단계
    를 포함하고,
    상기 반도체성 산화물막 중의 제2 금속 원소의 몰비는 0.2 이상인, 전자 장치의 제작 방법.
  21. 제20항에 있어서, 상기 반도체성 산화물막은 인듐 및 아연을 포함하는, 전자 장치의 제작 방법.
  22. 제20항에 있어서, 상기 제1 금속 원소는 아연인, 전자 장치의 제작 방법.
  23. 제20항에 있어서, 상기 제2 금속 원소는 갈륨인, 전자 장치의 제작 방법.
  24. 제20항에 있어서, 상기 가열 처리는 200℃ 이상에서 행해지는, 전자 장치의 제작 방법.
  25. 전자 장치의 제작 방법으로서,
    적어도 아연 및 갈륨을 포함하는 산화물 타깃을 사용하여 스퍼터링법에 의해 산화물막을 형성하는 단계;
    상기 산화물막에 대해 가열 처리를 행하는 단계; 및
    상기 산화물막의 표면을 에칭하여 절연성 산화물막을 형성하는 단계
    를 포함하고,
    상기 절연성 산화물막 중의 아연의 농도는 상기 산화물 타깃 중의 아연의 농도의 50% 이하인, 전자 장치의 제작 방법.
  26. 전자 장치로서,
    기판;
    상기 기판 위의 산화물막; 및
    상기 산화물막 위에 있고 상기 산화물막에 접하는 반도체성 산화물막
    을 포함하고,
    상기 산화물막은 적어도 제1 금속 원소 및 제2 금속 원소를 포함하고,
    상기 반도체성 산화물막에 접하는 부분은 상기 기판에 접하는 부분보다 상기 산화물막 중의 제1 금속 원소의 농도가 더 높고,
    상기 반도체성 산화물막에 접하는 부분은 상기 기판에 접하는 부분보다 상기 산화물막 중의 제2 금속 원소의 농도가 더 낮은, 전자 장치.
  27. 제26항에 있어서, 상기 반도체성 산화물막은 아몰퍼스 상태를 갖는, 전자 장치.
  28. 제26항에 있어서, 상기 반도체성 산화물막은 단결정 상태인, 전자 장치.
  29. 제26항에 있어서, 상기 반도체성 산화물막은 결정을 갖는, 전자 장치.
  30. 제26항에 있어서, 상기 반도체성 산화물막은 c축-배향된 결정을 갖는, 전자 장치.
  31. 제26항에 있어서, 상기 산화물막은 상기 제1 금속 원소의 농도 구배를 갖는, 전자 장치.
  32. 스퍼터링 타깃으로서,
    적어도 제1 금속 원소 및 제2 금속 원소를 포함하는 도전성 산화물
    을 포함하고,
    상기 스퍼터링 타깃은 AC 스퍼타링법 또는 DC 스퍼터링법에 의해 성막이 행해지는 장치에 사용되며,
    상기 제2 금속 원소의 산화물은 절연성 산화물인, 스퍼터링 타깃.
  33. 제32항에 있어서, 상기 제1 금속 원소는 아연인, 스퍼터링 타깃.
  34. 제32항에 있어서, 상기 제2 금속 원소는 갈륨인, 스퍼터링 타깃.
KR1020110084418A 2010-08-25 2011-08-24 전자 장치와 그 제작 방법 및 스퍼터링 타깃 KR20120035848A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-187873 2010-08-25
JP2010187873 2010-08-25

Publications (1)

Publication Number Publication Date
KR20120035848A true KR20120035848A (ko) 2012-04-16

Family

ID=45695932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110084418A KR20120035848A (ko) 2010-08-25 2011-08-24 전자 장치와 그 제작 방법 및 스퍼터링 타깃

Country Status (5)

Country Link
US (2) US8883555B2 (ko)
JP (2) JP5838059B2 (ko)
KR (1) KR20120035848A (ko)
CN (1) CN102386071B (ko)
TW (1) TWI567215B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20190095563A (ko) 2011-06-08 2019-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
SG10201610711UA (en) * 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2013168748A1 (ja) * 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
TWI608616B (zh) 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI534089B (zh) 2013-12-31 2016-05-21 財團法人工業技術研究院 ｐ型金屬氧化物半導體材料及其製造方法
TWI560882B (en) * 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure
CN106104811A (zh) 2015-01-26 2016-11-09 住友电气工业株式会社 氧化物半导体膜和半导体器件
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
CN106910780B (zh) 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
JP6858107B2 (ja) * 2017-09-29 2021-04-14 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
JP6869157B2 (ja) * 2017-09-29 2021-05-12 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
TWI708857B (zh) * 2019-07-29 2020-11-01 國立中央大學 離子產生複合靶材以及使用其之雷射驅動離子加速裝置
CN112903800B (zh) * 2021-01-26 2023-06-02 上海华力微电子有限公司 半导体结构分析方法

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925107A (en) * 1974-11-11 1975-12-09 Ibm Method of stabilizing mos devices
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
EP0222215B1 (en) * 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilicon mos transistor and method of manufacturing the same
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5393676A (en) * 1993-09-22 1995-02-28 Advanced Micro Devices, Inc. Method of fabricating semiconductor gate electrode with fluorine migration barrier
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002324924A (ja) * 2001-04-24 2002-11-08 Sony Corp 圧電素子の製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
BRPI0608275A2 (pt) * 2005-02-24 2009-12-15 Sekisui Chemical Co Ltd óxido de zinco contendo gálio
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4231967B2 (ja) * 2006-10-06 2009-03-04 住友金属鉱山株式会社 酸化物焼結体、その製造方法、透明導電膜、およびそれを用いて得られる太陽電池
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5237558B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及び酸化物半導体膜
EP2096188B1 (en) 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
EP2115185B1 (en) * 2007-02-26 2015-11-11 LG Chem, Ltd. Conductive laminated body and method for preparing the same
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI496295B (zh) 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI655780B (zh) 2008-11-07 2019-04-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101754701B1 (ko) * 2009-10-09 2017-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR20170072965A (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106098788B (zh) 2010-04-02 2020-10-16 株式会社半导体能源研究所 半导体装置
CN110620156A (zh) 2010-04-02 2019-12-27 株式会社半导体能源研究所 半导体装置
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014135478A (ja) * 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
TW201229269A (en) 2012-07-16
US20150041808A1 (en) 2015-02-12
US20120049183A1 (en) 2012-03-01
TWI567215B (zh) 2017-01-21
JP5838059B2 (ja) 2015-12-24
CN102386071B (zh) 2016-03-30
JP2012067387A (ja) 2012-04-05
US8883555B2 (en) 2014-11-11
JP6148311B2 (ja) 2017-06-14
JP2016058744A (ja) 2016-04-21
CN102386071A (zh) 2012-03-21
US9640668B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
KR102146224B1 (ko) 반도체 장치
JP6148311B2 (ja) 電子装置
KR102194373B1 (ko) 산화물 반도체 소자 및 반도체 장치
JP6982638B2 (ja) 半導体装置
JP5839554B2 (ja) 半導体装置
KR101861887B1 (ko) 반도체 장치의 구동 방법
JP2014175360A (ja) 半導体装置の作製方法
KR20230101123A (ko) 저온 공정으로 제작 가능한 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 반도체 소자 및 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application