CN108346702A - 薄膜晶体管及其有源层和应用 - Google Patents

薄膜晶体管及其有源层和应用 Download PDF

Info

Publication number
CN108346702A
CN108346702A CN201710923094.3A CN201710923094A CN108346702A CN 108346702 A CN108346702 A CN 108346702A CN 201710923094 A CN201710923094 A CN 201710923094A CN 108346702 A CN108346702 A CN 108346702A
Authority
CN
China
Prior art keywords
layer
tft
thin film
film transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710923094.3A
Other languages
English (en)
Inventor
董婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Juhua Printing Display Technology Co Ltd
Original Assignee
Guangdong Juhua Printing Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Juhua Printing Display Technology Co Ltd filed Critical Guangdong Juhua Printing Display Technology Co Ltd
Priority to CN201710923094.3A priority Critical patent/CN108346702A/zh
Publication of CN108346702A publication Critical patent/CN108346702A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管的有源层及其有源层和应用。所述有源层由交替层叠的半导体层和导体层构成，所述导体层的层数为至少一层，所述半导体层的层数至少两层；所述导体层位于相邻的两层所述半导体层之间。该有源层在相邻的两层半导体层之间插入导体层，与所述半导体层相比较，所述导体层的电阻较低，由此所述半导体层中的载流子能够通过导体层加速漂移，改善有源层中载流子的输运特性，进而提高有源层中载流子的迁移率。

Description

薄膜晶体管及其有源层和应用
技术领域
本发明涉及显示技术领域，特别是涉及薄膜晶体管及其有源层和应用。
背景技术
薄膜晶体管(TFT，Thin Film Transistor)主要应用于控制和驱动液晶显示器(LCD，Liquid Crystal Display)、有机发光二极管(OLED，Organic Light-EmittingDiode)显示器的子像素，是平板显示领域中最重要的电子器件之一。
以铟镓锌氧化物(IGZO)为代表的金属氧化物半导体材料，因其迁移率高、均匀性好和可在室温下制备而被广泛地研究，以期能替代单晶硅及低温多晶硅技术(LTPS)用作背板薄膜晶体管(TFT)中有源层的沟道材料，而实现诸如有源矩阵有机发光二极管面板(AMOLED)等大尺寸面板的产业化。然而，目前金属氧化半导体用作TFT中有源层的沟道材料时，相比于单晶硅及LTPS而言，其载流子迁移率仍偏低(约10～20cm2V-1s-1)。但下一代高帧速(>240fps)、超高清(8k×4k)显示则要求TFT背板的迁移率为30cm2V-1s-1甚至更高才能满足驱动需求。随着高帧速、超高清以及柔性显示的发展，这个矛盾显得尤为突出。
中国专利申请号200980125524.0公开了一种使用多有源沟道层的薄膜晶体管，以实现高迁移率，但是该技术是使用多层氧化物半导体层叠加形成有源层，不可避免地会导致稳定性降低的缺陷，无法同时实现高迁移率和高稳定性。
中国专利申请号201310751059.X公开了一种薄膜晶体管，该技术一定程度上可以提高迁移率，但是依然无法克服同时存在的稳定性降低的缺陷，且该技术同样是采用多层半导体层叠加形成有源层，受限于氧化物半导体的属性，迁移率的提高幅度有限。
中国专利申请号201510207632.X公开了一种高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺，该技术能同时提高器件的迁移率和稳定性，但是同样也是采用多层氧化物半导体叠加形成有源层的结构，由于氧化物半导体是多元结构，制备过程成份较难把控，而且不可避免地会出现缺陷，且相邻半导体层的界面也存在界面缺陷，其制备的工艺难度相对较大。
发明内容
基于此，有必要提供一种薄膜晶体管的有源层，该有源层能够有效解决现有薄膜晶体管器件迁移率和稳定性相对偏低的问题。
一种薄膜晶体管的有源层，由交替层叠的半导体层和导体层构成，所述导体层的层数为至少一层，所述半导体层的层数至少两层；所述导体层位于相邻的两层所述半导体层之间。
在其中一个实施例中，所述导体层的材料为金属、合金或金属氧化物。
在其中一个实施例中，所述导体层的材料为Au、Ag、Cu、Pt、Mg、Ti、Al、Al-Nd合金、ITO、FTO中的至少一种。
在其中一个实施例中，各所述半导体层的材料分别独立的任选自二元氧化物、三元氧化物、四元氧化物中的至少一种。
在其中一个实施例中，所述二元氧化物为ZnO、In2O3或Ga2O3；所述三元氧化物为InZnO、ZnSnO、ZrInO、ZrSnO、SiSnO或SiInO；所述四元氧化物为InGaZnO、InHfZnO、InSiZnO。
在其中一个实施例中，各所述半导体层中的载流子浓度之和为1013～1018个/cm3。该载流子浓度之和是指所述有源层的薄膜晶体管在工作状态下，各所述半导体层中的载流子浓度之和。
在其中一个实施例中，各所述半导体层的总厚度为10～100nm；所述导体层的厚度为0.1～5nm。
在其中一个实施例中，各所述半导体层的总厚度为20～70nm。更优选地，各所述半导体层的总厚度为30～50nm。
在其中一个实施例中，每一层所述导体层的厚度大于或等于5nm。
在其中一个实施例中，所述半导体层和导体层分别通过物理气相沉积或溶胶-凝胶的方法沉积。优选为采用真空蒸镀、磁控溅射的方法或脉冲激光沉积的方法沉积，更优选为脉冲激光的方法沉积。
本发明还提供一种薄膜晶体管，包括所述的有源层。
本发明还提供所述的薄膜晶体管在制备电子器件中的应用。
与现有技术相比，本发明具有以下有益效果：
本发明所述的薄膜晶体管的有源层，在相邻的两层半导体层之间插入导体层，与所述半导体层相比较，所述导体层的电阻较低，由此所述半导体层中的载流子能够通过导体层加速漂移，改善有源层中载流子的输运特性，进而提高有源层中载流子的迁移率。
进一步地，有源层的载流子浓度很大程度决定了器件的迁移率，当有源层载流子浓度过高时，会导致器件无法关断，丧失开关作用；当有源层载流子浓度较低时，则开启电流较小，器件的迁移率低。通过采用一定材料的导体层与半导体层相配合，可以在保证各层的迁移率、载流子浓度及导电率的同时，还能够减少各层之间的互相干扰，提高薄膜晶体管的整体稳定性。
进一步地，当所述半导体层的厚度较薄时，比较难形成连续的薄膜，而当厚度较大时，有源层内的载流子过多，器件难以关断和产生场效应，进而影响器件的电性，因此，对导体层与半导体层的厚度进行合理控制，能够改善器件的电性和可控性。
附图说明
图1为本发明一实施例的薄膜晶体管的结构示意图；
图2为本发明另一实施例的薄膜晶体管的结构示意图；
图3为实施例1所述的薄膜晶体管以及对比器件的转移特性曲线。
具体实施方式
以下结合具体实施例对本发明的薄膜晶体管及其有源层和应用作进一步详细的说明。
本发明的实施例提供一种薄膜晶体管的有源层，其由交替层叠的半导体层和导体层构成，所述导体层的层数为至少一层，所述半导体层的层数至少两层；所述导体层位于相邻的两层所述半导体层之间。具有该有源层的氧化物薄膜晶体管主要用于有机发光显示、液晶显示、电子纸的有源驱动，也可以用于传感器或集成电路等等电子器件。利用导电层插入相邻的半导体层之间构成有源层，有利于提高有源层的载流子浓度、弥补氧化物半导体迁移率较低的问题，从而提高器件的迁移率，是一种普适性的制备高迁移率氧化物薄膜晶体管的方法。
本发明的氧化物薄膜晶体管，包括上述有源层，具体还可设置有基板、栅极、绝缘层、有源层、源极和漏极。其中，栅极层叠于基板之上，绝缘层层叠于栅极之上，有源层层叠于所述绝缘层之上，有源层上还设置有源极和漏极，源极和漏极相互间隔并分别与有源层的两端电极相接。
需要说明的是，本发明上、下位置关系是以基板作为下层的参照位置关系。
需要说明的是，作为本领域的公知常识，薄膜晶体管的基板、栅极、绝缘层、源极和漏极等层状结构是依次设置附着于各个功能层表面的，因此相邻两层之间固定连接，在此不再赘述。
需要说明的是，本发明的薄膜晶体管可以为仅包括基板、栅极、绝缘层、有源层、源极和漏极的封闭结构，也可以进一步包括钝化层、刻蚀阻挡层或像素定义层等，还可以与其它器件形成集成结构。也就是说，本发明是在现有技术的薄膜晶体管的基础上设置了导电体和半导体层多层结构的有源层，该有源层能够适用于现有技术中所有结构的薄膜晶体管。
具体地，如图1所示，本发明实施例提供一种薄膜晶体管，包括依次层叠的基板10、栅极11、绝缘层12、第一氧化物半导体层13、第一中间导电层14、第二氧化物半导体层15，以及设置于第二氧化物半导体层15上的源极16a、漏极16b。其中，第一氧化物半导体层13覆盖在绝缘层12的上表面并与栅极11对应，源极16a和漏极16b相互间隔并与第二氧化物半导体层15的两端电极相连。
其中，基板10为玻璃、塑料、硅片、不锈钢、石英等衬底材料中的一种，也可以进一步包括覆盖在衬底上面的缓冲层或水氧阻隔层等。
栅极11的材料为金属、合金、掺杂硅、导电金属氧化物、导电聚合物等，或是由以上材料的任意组合构成的两层以上的叠层薄膜。
绝缘层12为二氧化硅、氮化硅、氧化铝、氧化镱、氧化钛、氧化铪、氧化钽、氧化锆、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯等构成的单层薄膜，或是由以上材料的任意组合构成的两层以上的叠层薄膜。
第一氧化物半导体层13的材料可以为二元氧化物(如ZnO、In2O3、Ga2O3)或者三元氧化物(如InZnO、ZnSnO、ZrInO、ZrSnO、SiSnO、SiInO)或者四元氧化物(如InGaZnO、InHfZnO、InSiZnO)。
第一中间导电层14为金属或合金，如Au、Ag、Cu、Pt、Mg、Ti、Al、Al-Nd；也可以为金属氧化物，如ITO、FTO；
第二氧化物半导体层15的材料可以为二元氧化物(如ZnO、In2O3、Ga2O3)或者三元氧化物(如InZnO、ZnSnO、ZrInO、ZrSnO、SiSnO、SiInO)或者四元氧化物(如InGaZnO、InHfZnO、InSiZnO)。
值得注意的是，第一氧化物半导体层13与第二半氧化物半导体层15的材料可以相同，也可以不同，其中包括成份一样，但比例不同的情况。工作状态下，第一氧化物半导体层13与第二半氧化物半导体层15中的载流子浓度之和为1013～1018个/cm3。
源极16a和漏极16b的材料为金属、合金、导电金属氧化物、导电聚合物等的单层薄膜，或是由以上材料的任意组合构成的两层以上的叠层薄膜。
该薄膜晶体管的制备工序为：在基板10上依次制备栅极11、绝缘层12、第一氧化物半导体层13、第一中间导电层14、第二氧化物半导体层15、源极16a漏极16b层。
具体的步骤如下：
(1)在基板10上通过磁控溅射的方法制备一层厚度为100～500nm的导电薄膜，并通过遮挡掩膜或光刻的方法图形化制备栅极11；
(2)再通过阳极氧化法、热氧化法、物理气相沉积法或化学气相沉积法在栅极11上部制备厚度为100～1000nm的薄膜，并通过遮挡掩膜或光刻的方法图形化制备绝缘层12；
(3)接着，通过磁控溅射、脉冲激光沉积或溶胶-凝胶的方法制备薄膜，并通过掩膜或光刻的方法图形化制得第一氧化物半导体层13；
(4)采用真空蒸镀、脉冲激光沉积或磁控溅射的方法制备一层厚度为0.1～5nm的导电层，采用掩模或光刻的方法图形化制得第一导电层14；
(5)通过磁控溅射或溶胶-凝胶的方法制备厚度为10～100nm的薄膜，并通过掩膜或光刻的方法图形化制得第二氧化物半导体层15；其中，第一氧化物半导体层13与第二氧化物半导体层15的厚度之和为10～100nm，优选为20～70nm；第一氧化物半导体层13与第二氧化物半导体层15的厚度大于或等于5nm；
(6)采用真空蒸镀、脉冲激光沉积或磁控溅射的方法制备一层厚度为100～1000nm的导电层，采用掩模或光刻的方法图形化制得源极16a和漏极16b；
需要说明的是，根据需要，步骤(6)制备完成后可以进一步采用常规工序在其上制备钝化层、刻蚀阻挡层或像素定义层等，还可以与其它器件进行集成。
另外，如图2所示，本发明实施例另提供一种薄膜晶体管，包括依次层叠的基板20、栅极21、绝缘层22、第一氧化物半导体层23、第一中间导电层24、第二氧化物半导体层25、第二中间导电层26、第三氧化物半导体层27，以及设置于第三氧化物半导体层27上的源极28a、漏极28b。
值得注意的是，其中的第一氧化物半导体层23、第二氧化物半导体层25和第三氧化物半导体层27所用材料可以相同，也可以不完全相同。第一中间导电层24、第二中间导电层26所用的材料也可以相同，也可以不相同。工作状态下，第一氧化物半导体层23、第二氧化物半导体层25和第三氧化物半导体层27中的载流子浓度之和为1013～1018个/cm3。
该薄膜晶体管可采用类似上述的制备工序进行制备。
实施例1
本实施例的薄膜晶体管的结构类似于图1，其具体制备方法是：
(1)在玻璃基板10上通过磁控溅射的方法制备一层厚度为300nm的铝-钕合金薄膜，并通过光刻的方法图形化得到栅极11。
(2)绝缘层12通过阳极氧化法制备，阳极氧化中使用的电解质溶液为酒石酸铵和乙二醇的混合液，将制备好栅极11的基片和不锈钢板放入电解质溶液中分别作为阳极和阴极，先在阳极和阴极之间加恒定的电流，阳极和阴极之间的电压将随时间线性升高，当电压达到100V时保持电压恒定100V，直至阳极和阴极之间的电流减小至约为0.001mA/cm2时，铝钕合金表面便形成一层厚度为200nm的氧化铝钕绝缘层12。
(3)第一氧化物半导体层13的材料为ZrInO(ZrO2和In2O3的质量比为5％：95％)，第一氧化物半导体层13是通过脉冲激光沉积的方法制备厚度为10nm的薄膜并通过遮挡掩模的方法进行图形化制备而成。
(4)第一中间导电层14的材料为ITO，通过脉冲激光沉积的方法制备，通过遮挡掩模的方法进行图形化，厚度为3nm。
(5)第二氧化物半导体层15材料为ZrInO(ZrO2和In2O3的质量比为5％：95％)，通过脉冲激光沉积的方法制备厚度为20nm的薄膜并通过遮挡掩模的方法进行图形化制备而成。
(6)源极16a和漏极16b的材料为ITO，通过脉冲激光沉积的方法制备厚度为240nm的ITO薄膜，通过遮挡掩膜的方法同时制备源极16a和漏极16b，使得形成宽度和长度分别为300μm和300μm、宽长比为1:1的沟道。
(7)再将整个器件在空气中加热至150℃保持1h。
将制备得到的薄膜晶体管在空气中进行性能测试，具体为测试薄膜晶体管的转移特性曲线，即漏极16b电流与栅极11电压之间的关系，测试条件为：源极16a电压(VS)为0V，漏极16b电压(VD)恒定为20.1V，栅极11电压(VG)先从-20V到20V正向扫描，再从20V到-20V反向扫描，测试漏极16b电流(ID)。
图3是实施例1的薄膜晶体管测得的转移特性曲线。图3中还示意了对比器件的转移特性曲线。这里对比器件与实施例1相比的不同之处在于：对比器件无第一中间导电层14，其它各层完全同实施例1。从图3的两组曲线的对比中可以看出，对比器件的迁移率较低，实施例中插入中间导电层后器件的迁移率得到较大幅度提高，同时亚阈值摆幅明显减小，意味着缺陷的减少。可见，采用本发明的有源层的薄膜晶体管具有迁移高、稳定性好的优点，且制备方法具有工艺简单、成本低廉的特点。
实施例2
本实施例的薄膜晶体管，其材料和制备方法类似实施例1，区别在于：
第一氧化物半导体层13的材料为ZnO，厚度为30nm；
第一中间导电层14的材料为Ag，厚度为1nm；
第二氧化物半导体层15的材料为ZrInO，厚度为20nm。
实施例3
本实施例的薄膜晶体管，其材料和制备方法类似实施例1，区别在于：
第一氧化物半导体层13的厚度为5nm；
第一中间导电层14的厚度为5nm；
第二氧化物半导体层15的厚度为50nm。
实施例4
本实施例的薄膜晶体管，其材料和制备方法类似实施例1，结构类似于图2，区别在于：
第一氧化物半导体层23的材料为Ga2O3，厚度为10nm；
第一中间导电层24的材料为Al-Nd合金，厚度为2nm；
第二氧化物半导体层25的材料为ZrInO，厚度为20nm；
第二中间导电层26的材料为Cu，厚度为2nm；
第三氧化物半导体层27的材料为InGaZnO，厚度为20nm。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种薄膜晶体管的有源层，其特征在于，由交替层叠的半导体层和导体层构成，所述导体层的层数为至少一层，所述半导体层的层数至少两层；所述导体层位于相邻的两层所述半导体层之间。
2.根据权利要求1所述的薄膜晶体管的有源层，其特征在于，所述导体层的材料为金属、合金或金属氧化物。
3.根据权利要求2所述的薄膜晶体管的有源层，其特征在于，所述导体层的材料为Au、Ag、Cu、Pt、Mg、Ti、Al、Al-Nd合金、ITO、FTO中的至少一种。
4.根据权利要求1所述的薄膜晶体管的有源层，其特征在于，各所述半导体层的材料分别独立的任选自二元氧化物、三元氧化物、四元氧化物中的至少一种。
5.根据权利要求4所述的薄膜晶体管的有源层，其特征在于，所述二元氧化物为ZnO、In2O3或Ga2O3；所述三元氧化物为InZnO、ZnSnO、ZrInO、ZrSnO、SiSnO或SiInO；所述四元氧化物为InGaZnO、InHfZnO、InSiZnO。
6.根据权利要求1-5任一项所述的薄膜晶体管的有源层，其特征在于，各所述半导体层中的其载流子浓度之和为1013～1018个/cm3。
7.根据权利要求1-5任一项所述的薄膜晶体管的有源层，其特征在于，各所述半导体层的总厚度为10～100nm；所述导体层的厚度为0.1～5nm。
8.根据权利要求7所述的薄膜晶体管的有源层，其特征在于，各所述半导体层的总厚度为20～70nm。
9.一种薄膜晶体管，其特征在于，包括权利要求1-8任一项所述的有源层。
10.权利要求9所述的薄膜晶体管在电子器件中的应用。
CN201710923094.3A 2017-09-30 2017-09-30 薄膜晶体管及其有源层和应用 Pending CN108346702A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710923094.3A CN108346702A (zh) 2017-09-30 2017-09-30 薄膜晶体管及其有源层和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710923094.3A CN108346702A (zh) 2017-09-30 2017-09-30 薄膜晶体管及其有源层和应用

Publications (1)

Publication Number Publication Date
CN108346702A true CN108346702A (zh) 2018-07-31

Family

ID=62961983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710923094.3A Pending CN108346702A (zh) 2017-09-30 2017-09-30 薄膜晶体管及其有源层和应用

Country Status (1)

Country Link
CN (1) CN108346702A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736199A (zh) * 2019-10-28 2021-04-30 天津大学 C8-btbt单晶膜及其制备方法、基于c8-btbt单晶膜的有机场效应晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
US20120085999A1 (en) * 2010-10-12 2012-04-12 Samsung Electronics Co., Ltd. Transistors, Methods Of Manufacturing The Same, And Electronic Devices Including Transistors
CN104882486A (zh) * 2015-04-29 2015-09-02 广州新视界光电科技有限公司 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
CN105280717A (zh) * 2015-09-23 2016-01-27 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
CN105917471A (zh) * 2013-11-15 2016-08-31 赢创德固赛有限公司 低接触电阻薄膜晶体管
CN107104150A (zh) * 2017-05-02 2017-08-29 深圳市华星光电技术有限公司 金属氧化物tft器件及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
US20120085999A1 (en) * 2010-10-12 2012-04-12 Samsung Electronics Co., Ltd. Transistors, Methods Of Manufacturing The Same, And Electronic Devices Including Transistors
CN105917471A (zh) * 2013-11-15 2016-08-31 赢创德固赛有限公司 低接触电阻薄膜晶体管
CN104882486A (zh) * 2015-04-29 2015-09-02 广州新视界光电科技有限公司 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
CN105280717A (zh) * 2015-09-23 2016-01-27 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
CN107104150A (zh) * 2017-05-02 2017-08-29 深圳市华星光电技术有限公司 金属氧化物tft器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736199A (zh) * 2019-10-28 2021-04-30 天津大学 C8-btbt单晶膜及其制备方法、基于c8-btbt单晶膜的有机场效应晶体管
CN112736199B (zh) * 2019-10-28 2023-03-24 天津大学 C8-btbt单晶膜及其制备方法、基于c8-btbt单晶膜的有机场效应晶体管

Similar Documents

Publication Publication Date Title
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN106537567B (zh) 晶体管、显示装置和电子设备
CN103779427B (zh) 一种氧化物薄膜晶体管及其制备方法
JP2015109315A (ja) 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
TW201248783A (en) Wiring structure and sputtering target
TW200845397A (en) Thin-film transistor and method of manufacturing same
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
WO2011143887A1 (zh) 金属氧化物薄膜晶体管及其制备方法
CN107248393A (zh) 像素驱动单元及其形成方法、显示背板、像素驱动电路
US20160056297A1 (en) Metal oxide tft with improved source/drain contacts and reliability
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN104218096A (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
US10868266B2 (en) Semiconductor thin-film and manufacturing method thereof, thin-film transistor, and display apparatus
CN104347813B (zh) 晶体管、制造晶体管的方法和包括晶体管的电子装置
JP2013249537A (ja) 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法
CN103311313B (zh) 氧化物薄膜晶体管及其制备方法
CN102623510A (zh) 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN108346702A (zh) 薄膜晶体管及其有源层和应用
CN106229329A (zh) 一种金属氧化物薄膜晶体管驱动背板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180731

RJ01 Rejection of invention patent application after publication