CN105280717A - Tft及其制作方法、阵列基板及显示装置 - Google Patents

Tft及其制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN105280717A
CN105280717A CN201510613453.6A CN201510613453A CN105280717A CN 105280717 A CN105280717 A CN 105280717A CN 201510613453 A CN201510613453 A CN 201510613453A CN 105280717 A CN105280717 A CN 105280717A
Authority
CN
China
Prior art keywords
active layer
tft
layer
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510613453.6A
Other languages
English (en)
Other versions
CN105280717B (zh
Inventor
朴求铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510613453.6A priority Critical patent/CN105280717B/zh
Publication of CN105280717A publication Critical patent/CN105280717A/zh
Priority to US15/317,251 priority patent/US10115832B2/en
Priority to PCT/CN2016/074429 priority patent/WO2017049862A1/zh
Application granted granted Critical
Publication of CN105280717B publication Critical patent/CN105280717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种TFT及其制作方法、阵列基板及显示装置，涉及显示技术领域，能够避免由于氧化物半导体材料暴露于外部环境而造成TFT性能的劣化。该TFT包括有源层。所述有源层包括第一有源层和第二有源层；其中，构成所述第二有源层的材料为氧化物半导体材料，且所述第一有源层的导电率大于所述第二有源层的导电率。

Description

TFT及其制作方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT及其制作方法、阵列基板及显示装置。
背景技术
随着科技的不断进步，用户对液晶显示设备的需求日益增加，TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜场效应晶体管液晶显示器)也成为了手机、平板电脑等产品中使用的主流显示器。
TFT的性能决定了显示器的显示品质。现有技术中TFT的有源层可以采用非晶硅以及氧化物半导体材料构成。相对于非晶硅而言，氧化物半导体材料能够使得可视光线通过，从而可以提高像素开口率，并且成本更低廉。
然而，在制备有源层的过程中，当氧化物半导体材料暴露于外部环境(例如湿气、氧气环境)时其特性会劣化，使得迁移率降低，从而会对TFT的性能造成影响。
发明内容
本发明的实施例提供一种TFT及其制作方法、阵列基板及显示装置，能够避免由于氧化物半导体材料暴露于外部环境而造成TFT性能的劣化。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种TFT，包括有源层，所述有源层包括第一有源层和第二有源层；其中，构成所述第二有源层的材料为氧化物半导体材料，且所述第一有源层的导电率大于所述第二有源层的导电率。
优选的，所述有源层包括一层所述第一有源层和一层所述第二有源层。
优选的，还包括源极、漏极；所述第一有源层相对于所述第二有源层，靠近所述源极和所述漏极。
优选的，还包括源极、漏极；所述第二有源层相对于所述第一有源层，靠近所述源极和所述漏极，且所述第二有源层的表面形成有刻蚀阻挡层。
优选的，还包括源极、漏极，所述有源层包括一层所述第一有源层和两层所述第二有源层，所述第一有源层位于所述两层第二有源层之间，且靠近所述源极、漏极的第二有源层的表面形成有刻蚀阻挡层。
优选的，所述第一有源层的位置与TFT沟道的位置相对应。
优选的，构成所述第一有源层的材料包括氧化铟锡、氧化铟锌、二氧化锡、三氧化二铟、氧化锌或碳纳米管中的至少一种；
构成所述第二有源层的材料包括铟镓锌氧化物、氧化镉或三氧化二铝中的至少一种。
优选的，所述第一有源层的厚度为100埃～4000埃。
本发明实施例的另一方面，提供一种TFT的制作方法，包括在衬底基板上形成有源层；所述在衬底基板上形成有源层包括：在所述衬底基板上形成第一有源层和第二有源层；其中，构成所述第二有源层的材料为氧化物半导体材料，且所述第一有源层的导电率大于所述第二有源层的导电率。
优选的，所述在所述衬底基板上形成第一有源层和第二有源层包括：在所述衬底基板上形成一层所述第一有源层和一层所述第二有源层。
优选的，还包括在衬底基板上形成源极、漏极；其中，所述第一有源层相对于所述第二有源层，靠近所述源极和所述漏极。
优选的，还包括在衬底基板上形成源极、漏极；其中，所述第二有源层相对于所述第一有源层，靠近所述源极和所述漏极；且所述在衬底基板上形成源极、漏极之前包括，在所述第二有源层的表面形成有刻蚀阻挡层。
优选的，还包括在衬底基板上形成源极、漏极；所述在所述衬底基板上形成第一有源层和第二有源层包括：在所述衬底基板上形成一层所述第一有源层和两层所述第二有源层；所述第一有源层位于所述两层第二有源层之间；在靠近所述源极、漏极的第二有源层的表面形成有刻蚀阻挡层。
优选的，构成所述第一有源层的材料包括氧化铟锡、氧化铟锌、二氧化锡、三氧化二铟、氧化锌或则碳纳米管中的至少一种；构成所述第二有源层的材料包括铟镓锌氧化物、氧化镉或三氧化二铝中的至少一种。
本发明实施例的另一方面，提供一种阵列基板，包括如上所述的任意一种TFT。
本发明实施例的又一方面，提供一种显示装置包括上述阵列基板。
本发明实施例提供一种TFT及其制作方法、阵列基板及显示装置。所述TFT包括有源层。该有源层包括第一有源层和第二有源层。其中，构成第二有源层的材料为氧化物半导体材料，且第一有源层的导电率大于第二有源层的导电率。这样一来，即使由氧化物半导体材料构成的第二有源层在外界环境因素的影响下，使得其迁移率降低，而导电率较大的第一有源层会增加电子的传输速率，从而对整个有源层的迁移率进行补偿。避免TFT的性能受到影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为本发明实施例提供的一种底栅型TFT的结构示意图；
图1b为本发明实施例提供的一种顶栅型TFT的结构示意图；
图2a为图1a所示的TFT中当有源层包括一层第一有源层和一层第二有源层的一种结构示意图；
图2b为图1a所示的TFT中当有源层包括一层第一有源层和一层第二有源层的另一种结构示意图；
图3为图1a所示的TFT中当有源层包括一层第一有源层和两层第二有源层的一种结构示意图；
图4a～4c为图2a所示的TFT的制作过程中各个步骤对应的结构示意图；
图5为采用图3所示的TFT的阵列基板的结构示意图。
附图说明：
01-衬底基板；10-栅极；11-栅极绝缘层；12-有源层；121-第一有源层；122、122’-第二有源层；13-源极；14-漏极；15-刻蚀阻挡层；16-钝化层；17-像素电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种TFT，包括有源层，该有源层包括第一有源层和第二有源层。其中，构成第二有源层的材料为氧化物半导体材料，且第一有源层的导电率大于第二有源层的导电率。
本发明实施例提供一种TFT包括有源层。该有源层包括第一有源层和第二有源层。其中，构成第二有源层的材料为氧化物半导体材料，且第一有源层的导电率大于第二有源层的导电率。这样一来，即使由氧化物半导体材料构成的第二有源层在外界环境因素的影响下，使得其迁移率降低，而导电率较大的第一有源层会增加电子的传输速率，从而对整个有源层的迁移率进行补偿。避免TFT的性能受到影响。
需要说明的是，第一、本发明对TFT的类型不做限定，可以是如图1a所示的底栅型TFT。具体的，对于底栅型TFT而言，栅极10相对于栅极绝缘层11更靠近衬底基板01。在栅极绝缘层11的表面形成有源层12，在有源层的表面形成有源极13和漏极14。
或者，也可以是如图1b所示的顶栅型TFT。具体的，对于顶栅型TFT而言，栅极10相对于栅极绝缘层11更远离衬底基板01。此外，有源层12形成于衬底基板01的表面。所述有源层的表面形成有源极13和漏极14。
其中，为了方便举例说明，本发明以下实施例均是以底栅型TFT为例进行的说明。
第二、本发明实施例中构成第二有源层的氧化物半导体材料可以包括氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)中的任意一种。
第三、本发明对有源层12中包括的第一有源层121和第二有源层122(如图2a或3所示)的数量不做限定。例如，可以如图2a所示包括一层第一有源层121和一层第二有源层122。或者，如图2b所示包括一层第一有源层121和两层第二有源层122。
以下将通过具体的实施例，对TFT的有源层12具有不同数量的第一有源层121和第二有源层122的结构进行详细的举例说明。
实施例一
本实施例中有源层12，包括一层第一有源层121和一层第二有源层122。如图2a所示，第一有源层121相对于第二有源层122而言，更靠近源极13和漏极14。
具体的，如图2a所示，第一有源层121相对于第二有源层122而言，更靠近源极12和漏极14。这样一来，由于第一有源层121位于第二有源层122的表面，从而可以对其迁移率容易受到外界环境的第二有源层122进行保护。避免在制作源极12和漏极14的过程中，外界环境中的湿气或氧气等直接与第二有源层122相接触，从而降低了第二有源层122的迁移率。
其中，对于构成第二有源层122的材料，例如氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)而言，其氧原子和其它金属原子处于弱结合的状态。而当构成上述第一有源层121的材料为氧化铟锡(InSnO)、氧化铟锌(InZnO)、二氧化锡(SnO2)、三氧化二铟(In2O3)、氧化锌(ZnO)或碳纳米管(英文全称：CarbonNanoTube，英文简称：CNT)中的至少一种时，由于上述构成第一有源层121的材料能够诱发第二有源层122中的氧原子与有源层12中的其它原子，例如金属原子铟In、锡Sn等进行强结合。从而可以减少有源层12中的缺陷数量，使得缺陷捕获电子的能力下降，从而可以提高电子的移动速度，使得有源层12的迁移率得到有效的提升。
此外，当第一有源层121和第二有源层122的图案一致时，可以采用一次掩膜曝光工艺形成上述第一有源层121和第二有源层122的图案。具体的，可以在栅极绝缘层11的表面涂覆由氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)中的至少一种构成的第二薄膜层，然后在所述第二薄膜层的表面涂覆由氧化铟锡(InSnO)、氧化铟锌(InZnO)、二氧化锡(SnO2)、三氧化二铟(In2O3)、氧化锌(ZnO)或碳纳米管中的至少一种构成的第一薄膜层。接下来在上述第一薄膜层的表面涂覆光刻胶，然后通过掩膜曝光工艺一次形成第一有源层121和第二有源层122的图案。
实施例二
本实施例中有源层12，包括一层第一有源层121和一层第二有源层122。与实施例一不同的是，如图2b所示，第二有源层122相对于第一有源层121而言，更靠近源极13和漏极14。
在此基础上，为了避免制作源极13和漏极14的过程中，外界的湿气或者氧气对第二有源层122的性能造成影响。可以在第二有源层122的表面设置刻蚀阻挡层15，以对第二有源层122进行保护，使其能够保持原有的迁移率。此外位于第二有源层122下方的第一有源层121由于具有较高的迁移率，所以可以进一步提高整个有源层12的迁移率。
此外，构成第一有源层121的材料同实施例一相同，也可以为氧化铟锡(InSnO)、氧化铟锌(InZnO)、二氧化锡(SnO2)、三氧化二铟(In2O3)、氧化锌(ZnO)或碳纳米管中的至少一种。且与实施例一的有益效果相同，此处不再赘述。
并且，为了节省制作工艺，可以采用一次掩膜曝光工艺制备图案一致的第二有源层122和第一有源层121。
综上所述，相对于实施例一而言，实施例二中第二有源层122的表面设置有刻蚀阻挡层15，因此可以减小外界因素对第二有源层122迁移率的影响。所以实施例二提供的方案中有源层12的迁移率更高。此外，实施例二中，与源极13和漏极14相接触的为第二有源层122，由于第二有源层122的导电率相对于第一有源层121的导电率较低，所以实施例二提供的TFT的漏电流较实施例一种TFT的漏电流小。因此实施例二提供的TFT的迁移率较高，且漏电流较小，所以性能较佳。
然而由于设置了刻蚀阻挡层15，所以在制备TFT的过程中需要增加制作刻蚀阻挡层15的步骤，因此制作过程相对于实施例一而言较复杂。
实施例三
本实施例中有源层12，如图3所示，可以包括一层第一有源层121和两层第二有源层122。
其中，第一有源层121位于两层第二有源层122之间，并且靠近源极13、漏极14的第二有源层122’的表面形成有刻蚀阻挡层15。这样一来，通过上述刻蚀阻挡层15，可以对与源极13、漏极14相接触的第二有源层122进行保护，避免在制作源极13、漏极14的过程中，外界环境降低第二有源层122的性能，使其能够保持原有的迁移率。此外位于两层第二有源层122中间的第一有源层121，由于具有较高的迁移率，所以可以进一步提高整个有源层12的迁移率。
此外，与源极13和漏极14相接触的为第二有源层122，由于第二有源层122的导电率相对于第一有源层121的导电率较低，所以本实施例中TFT的漏电流较小。因此实施例三提供的TFT，相对于实施例一而言，TFT的迁移率较高，且漏电流较小，所以性能较佳。
然而由于设置了刻蚀阻挡层15，所以在制备TFT的过程中需要增加制作刻蚀阻挡层15的步骤，因此制作过程相对于实施例一而言较复杂。
需要说明的是，第一、本实施例中，位于两层第二有源层122中间的第一有源层121的图案可以与两层第二有源层122一致，这样一来，可以通过一次掩膜曝光工艺形成两层第二有源层122以及第一有源层121的图案。
或者，还可以如图3所示，在对应TFT沟道的位置形成上述第一有源层121。这样一来，位于TFT沟道的位置的第一有源层121可以在TFT导通时，提高TFT沟道的位置电子的移动速度，使得TFT具有较高的迁移率。并且由于只在对应TFT沟道的位置制作了上述第一有源层121，因此可以在提高TFT迁移率的同时，节省制作第一有源层121的材料。
第二、构成第一有源层121的材料同实施例一相同，也可以为氧化铟锡(InSnO)、氧化铟锌(InZnO)、二氧化锡(SnO2)、三氧化二铟(In2O3)、氧化锌(ZnO)或碳纳米管中的至少一种。且与实施例一的有益效果相同，此处不再赘述。
此外，对于上述任意一种实施例，所述第一有源层121的厚度可以为100埃～4000埃。当第一有源层121的厚度小于100埃时，后于厚度太小，因此构成第一有源层121的材料诱发第二有源层122中的氧原子与有源层12中的其它原子进行强结合的能力也较弱，从而削弱了对整个有源层12迁移率进行补偿或提升的效果。此外，当厚度大于4000埃时，虽然可以有效的对有源层12的迁移率进行补偿或提升。但是由于第二有源层122的厚度较厚，因此上当上述TFT应用于显示装置时，不利于超薄化显示装置的设计。
本发明实施例提供一种TFT的制作方法，包括：在衬底基板01上形成有源层12，其中具体形成该有源层12的方法可以包括：
在衬底基板01上形成第一有源层121和第二有源层122。
其中，构成第二有源层12的材料为氧化物半导体材料，且第一有源层121的导电率大于第二有源层122的导电率。
这样一来，即使由氧化物半导体材料构成的第二有源层在外界环境因素的影响下，使得其迁移率降低，而导电率较大的第一有源层会增加电子的传输速率，从而对整个有源层的迁移率进行补偿。避免TFT的性能受到影响。
需要说明的是，第一、构成第二有源层的氧化物半导体材料可以包括氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)中的任意一种。构成第一有源层121的材料包括氧化铟锡(InSnO)、氧化铟锌(InZnO)、二氧化锡(SnO2)、三氧化二铟(In2O3)、氧化锌(ZnO)或碳纳米管中的至少一种。且与实施例一的有益效果相同，此处不再赘述。
第二、本发明实施例中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
其中，本发明实施例中的一次构图工艺，是以通过一次掩膜曝光工艺形成不同的曝光区域，然后对不同的曝光区域进行多次刻蚀、灰化等去除工艺最终得到预期图案为例进行的说明。
本发明对有源层12中包括的第一有源层121和第二有源层122(如图2a或3所示)的数量不做限定，以下通过具体的实施例，对TFT的有源层12具有不同数量的第一有源层121和第二有源层122时，TFT的制作过程进行详细的举例说明。
实施例四
本实施例中有源层12，包括一层第一有源层121和一层第二有源层122。
具体的，首先，在衬底基板01上，形成一层栅极金属层，然后在所述栅极金属层的表面涂覆一层光刻胶层，然后通过掩膜曝光工艺形成栅极10的图案。
接下来，在衬底基板01上形成栅极绝缘层11。具体的，如图4b所示，在栅极10的表面涂覆一层栅极绝缘层11。
然后，在衬底基板01上形成一层所述第一有源层121和一层第二有源层122。具体的，可以在栅极绝缘层11的表面涂覆由氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)中的至少一种构成的第二薄膜层，然后在所述第二薄膜层的表面涂覆由氧化铟锡(InSnO)、氧化铟锌(InZnO)、二氧化锡(SnO2)、三氧化二铟(In2O3)、氧化锌(ZnO)或碳纳米管中的至少一种构成的第一薄膜层。接下来在上述第一薄膜层的表面涂覆光刻胶，然后通过掩膜曝光工艺一次形成第一有源层121和第二有源层122的图案。
最后，在第一有源层121的表面涂覆一层源漏金属层，然后在该源漏金属层的表面形成光刻胶层；接下来，通过掩膜曝光工艺可以形成如图2a所示的源极13和漏极14的图案，且第一有源层121相对于第二有源层122而言，更靠近源极13和漏极14。这样一来，由于第一有源层121位于第二有源层122的表面，从而可以对其迁移率容易受到外界环境的第二有源层122进行保护。避免在制作源极12和漏极14的过程中，外界环境中的湿气或氧气等直接与第二有源层122相接触，从而降低了第二有源层122的迁移率。
或者，在衬底基板01上形成一层所述第一有源层121和一层第二有源层122的方法还可以包括在栅极绝缘层11的表面先形成上述第一薄膜层，再形成上述第二薄膜层，然后通过掩膜曝光工艺一次形成第二有源层122和第一有源层121的图案；接下来，可以在第二有源层122的表面通过一次构图工艺形成刻蚀阻挡层15的图案。这样一来，通过上述刻蚀阻挡层15，可以对与源极13、漏极14相接触的第二有源层122进行保护，避免在制作源极13、漏极14的过程中，外界环境降低第二有源层122的性能，使其能够保持原有的迁移率；最后，在形成有刻蚀阻挡层15的基板表面涂覆一层源漏金属层，然后在该源漏金属层的表面形成光刻胶层，再通过掩膜曝光工艺形成如图2b所示的源极13和漏极14的图案，且第二有源层122相对于第一有源层121而言，更靠近源极13和漏极14。这样一来，在第二有源层122的表面设置刻蚀阻挡层15，可以对第二有源层122进行保护，使其能够保持原有的迁移率。此外位于第二有源层122下方的第一有源层121由于具有较高的迁移率，所以可以进一步提高整个有源层12的迁移率。
实施例五
本实施例中有源层12，可以包括一层第一有源层121和两层第二有源层122。
具体的，如图3所示，首先通过构图工艺，依次在衬底基板01的表面形成栅极10和栅极绝缘层11。
然后在栅极绝缘层11的表面形成一层第一有源层121和两层第二有源层122；第一有源层121位于两层第二有源层121之间。具体的，在栅极绝缘层11的表面涂覆由氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)中的至少一种构成的第二薄膜层。然后在上述第二薄膜层上涂覆由氧化铟锡(InSnO)、氧化铟锌(InZnO)、二氧化锡(SnO2)、三氧化二铟(In2O3)、氧化锌(ZnO)或碳纳米管中的至少一种构成的第一薄膜层。接下来，在所述第一薄膜层上再次涂覆所述第二薄膜层，然后通过一次构图工艺形成图案一致的一层第一有源层121和两层第二有源层122。
或者，在栅极绝缘层11的表面形成一层第一有源层121和两层第二有源层122的方法可以是，在栅极绝缘层11的表面形成上述第二薄膜层，然后通过一次构图工艺形成第二有源层122的图案，接下来在第二有源层122的表面涂覆上述第一薄膜层，然后通过一次构图工艺在对应TFT沟道的位置形成第一有源层121的图案。接下来，在形成有第一有源层121和第二有源层122的基板表面涂覆上述第二薄膜层，通过一次构图工艺形成第二有源层122’的图案。相对于第一有源层121与两层第二有源层122的图案一致的方案而言，图3所示的方案制作过程相对复杂，但是由于只在对应TFT沟道的位置制作了上述第一有源层121，因此可以在提高TFT迁移率的同时，节省制作第一有源层121的材料。
接下来，在形成有有源层12的基板上，通过构图工艺形成刻蚀阻挡层15的图案，以对最上层(靠近源极13、漏极14)的第二有源层122’进行保护，避免外界环境对其迁移率的影响。
最后，在形成有刻蚀阻挡层15图案的基板表面，通过构图工艺形成源极12和漏极14的图案。
本发明实施例提供一种阵列基板，包括如上所述的任意一种TFT。如图5所示，所述阵列基板还包括位于源极13和漏极14表面的钝化层16，以及位于钝化层16表面的像素电极17。所述像素电极通过位于钝化层16上的过孔与TFT的漏极14相连接，从而可以在TFT导通时，将TFT源极13的信号通过TFT的漏极14，传输至像素电极17，从而对像素电极17进行充电，根据充电的大小实现不同灰阶的显示。
需要说明的是，上述阵列基板中的TFT具有与前述实施例提供的TFT相同的结构和有益效果，由于前述实施例对TFT的结构和有益效果进行了详细的描述，此处不再赘述。
本发明实施例提供一种显示装置，包括如上所述的阵列基板，该显示装置具体可以包括液晶显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。其中，阵列基板的详细结构已在前述实施例中做了详细的描述，此处不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种TFT，其特征在于，包括有源层，所述有源层包括第一有源层和第二有源层；
其中，构成所述第二有源层的材料为氧化物半导体材料，且所述第一有源层的导电率大于所述第二有源层的导电率。
2.根据权利要求1所述的TFT，其特征在于，所述有源层包括一层所述第一有源层和一层所述第二有源层。
3.根据权利要求2所述的TFT，其特征在于，还包括源极、漏极；
所述第一有源层相对于所述第二有源层，靠近所述源极和所述漏极。
4.根据权利要求2所述的TFT，其特征在于，还包括源极、漏极；所述第二有源层相对于所述第一有源层，靠近所述源极和所述漏极，且所述第二有源层的表面形成有刻蚀阻挡层。
5.根据权利要求1所述的TFT，其特征在于，还包括源极、漏极，所述有源层包括一层所述第一有源层和两层所述第二有源层，所述第一有源层位于所述两层第二有源层之间，且靠近所述源极、漏极的第二有源层的表面形成有刻蚀阻挡层。
6.根据权利要求1所述的TFT，其特征在于，所述第一有源层的位置与TFT沟道的位置相对应。
7.根据权利要求1所述的TFT，其特征在于，构成所述第一有源层的材料包括氧化铟锡、氧化铟锌、二氧化锡、三氧化二铟、氧化锌或碳纳米管中的至少一种；
构成所述第二有源层的材料包括铟镓锌氧化物、氧化镉或三氧化二铝中的至少一种。
8.根据权利要求1-7任一项所述的TFT，其特征在于，所述第一有源层的厚度为100埃～4000埃。
9.一种TFT的制作方法，包括在衬底基板上形成有源层；其特征在于，所述在衬底基板上形成有源层包括：
在所述衬底基板上形成第一有源层和第二有源层；
其中，构成所述第二有源层的材料为氧化物半导体材料，且所述第一有源层的导电率大于所述第二有源层的导电率。
10.根据权利要求9所述的TFT的制作方法，其特征在于，
所述在所述衬底基板上形成第一有源层和第二有源层包括：
在所述衬底基板上形成一层所述第一有源层和一层所述第二有源层。
11.根据权利要求10所述的TFT的制作方法，其特征在于，还包括在衬底基板上形成源极、漏极；
其中，所述第一有源层相对于所述第二有源层，靠近所述源极和所述漏极。
12.根据权利要求10所述的TFT的制作方法，其特征在于，还包括在衬底基板上形成源极、漏极；
其中，所述第二有源层相对于所述第一有源层，靠近所述源极和所述漏极；
且所述在衬底基板上形成源极、漏极之前包括，在所述第二有源层的表面形成有刻蚀阻挡层。
13.根据权利要求9所述的TFT的制作方法，其特征在于，还包括在衬底基板上形成源极、漏极；
所述在所述衬底基板上形成第一有源层和第二有源层包括：
在所述衬底基板上形成一层所述第一有源层和两层所述第二有源层；所述第一有源层位于所述两层第二有源层之间；
在靠近所述源极、漏极的第二有源层的表面形成有刻蚀阻挡层。
14.根据权利要求9所述的TFT的制作方法，其特征在于，构成所述第一有源层的材料包括氧化铟锡、氧化铟锌、二氧化锡、三氧化二铟、氧化锌或则碳纳米管中的至少一种；
构成所述第二有源层的材料包括铟镓锌氧化物、氧化镉或三氧化二铝中的至少一种。
15.一种阵列基板，其特征在于，包括如权利要求1-8任一项所述的TFT。
16.一种显示装置，其特征在于，包括如权利要求15所述的阵列基板。
CN201510613453.6A 2015-09-23 2015-09-23 Tft及其制作方法、阵列基板及显示装置 Active CN105280717B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510613453.6A CN105280717B (zh) 2015-09-23 2015-09-23 Tft及其制作方法、阵列基板及显示装置
US15/317,251 US10115832B2 (en) 2015-09-23 2016-02-24 Thin film transistor, method for manufacturing the same, array substrate and display device
PCT/CN2016/074429 WO2017049862A1 (zh) 2015-09-23 2016-02-24 Tft及其制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510613453.6A CN105280717B (zh) 2015-09-23 2015-09-23 Tft及其制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105280717A true CN105280717A (zh) 2016-01-27
CN105280717B CN105280717B (zh) 2018-04-20

Family

ID=55149406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510613453.6A Active CN105280717B (zh) 2015-09-23 2015-09-23 Tft及其制作方法、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US10115832B2 (zh)
CN (1) CN105280717B (zh)
WO (1) WO2017049862A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049862A1 (zh) * 2015-09-23 2017-03-30 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
WO2017148176A1 (en) * 2016-03-01 2017-09-08 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method, and array substrate
CN108346702A (zh) * 2017-09-30 2018-07-31 广东聚华印刷显示技术有限公司 薄膜晶体管及其有源层和应用
WO2018201560A1 (zh) * 2017-05-02 2018-11-08 深圳市华星光电技术有限公司 金属氧化物tft器件及其制作方法
CN109585567A (zh) * 2018-11-22 2019-04-05 武汉大学 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法
US10304966B2 (en) 2017-05-02 2019-05-28 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide TFT device and manufacturing method thereof
CN109980086A (zh) * 2017-12-28 2019-07-05 深圳Tcl工业研究院有限公司 氧化物薄膜晶体管及其制备方法
CN110828475A (zh) * 2018-08-13 2020-02-21 乐金显示有限公司 薄膜晶体管基板和显示装置
CN112542470A (zh) * 2020-12-04 2021-03-23 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
WO2023216124A1 (zh) * 2022-05-11 2023-11-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729359A (zh) * 2019-10-25 2020-01-24 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管、显示面板及薄膜晶体管的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047145A (zh) * 2006-03-30 2007-10-03 京东方科技集团股份有限公司 一种制备有源驱动tft矩阵中金属连线的方法
CN102136499A (zh) * 2010-01-26 2011-07-27 三星电子株式会社 薄膜晶体管及其制造方法
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
US20120126223A1 (en) * 2010-11-19 2012-05-24 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
CN102891183A (zh) * 2012-10-25 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
CN103208525A (zh) * 2012-01-13 2013-07-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
JP5827045B2 (ja) * 2011-06-29 2015-12-02 株式会社ジャパンディスプレイ 半導体装置の製造方法
CN103500764B (zh) 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN103715269B (zh) 2013-12-31 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
CN105280717B (zh) 2015-09-23 2018-04-20 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047145A (zh) * 2006-03-30 2007-10-03 京东方科技集团股份有限公司 一种制备有源驱动tft矩阵中金属连线的方法
CN102136499A (zh) * 2010-01-26 2011-07-27 三星电子株式会社 薄膜晶体管及其制造方法
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
US20120126223A1 (en) * 2010-11-19 2012-05-24 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
CN103208525A (zh) * 2012-01-13 2013-07-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示器件
CN102891183A (zh) * 2012-10-25 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049862A1 (zh) * 2015-09-23 2017-03-30 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
US10115832B2 (en) 2015-09-23 2018-10-30 Boe Technology Group Co. Ltd. Thin film transistor, method for manufacturing the same, array substrate and display device
WO2017148176A1 (en) * 2016-03-01 2017-09-08 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method, and array substrate
EP3424071A4 (en) * 2016-03-01 2019-12-04 BOE Technology Group Co., Ltd. THIN-LAYER TRANSISTOR, MANUFACTURING METHOD AND ARRAY SUBSTRATE
US10304966B2 (en) 2017-05-02 2019-05-28 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide TFT device and manufacturing method thereof
WO2018201560A1 (zh) * 2017-05-02 2018-11-08 深圳市华星光电技术有限公司 金属氧化物tft器件及其制作方法
CN108346702A (zh) * 2017-09-30 2018-07-31 广东聚华印刷显示技术有限公司 薄膜晶体管及其有源层和应用
CN109980086A (zh) * 2017-12-28 2019-07-05 深圳Tcl工业研究院有限公司 氧化物薄膜晶体管及其制备方法
CN110828475A (zh) * 2018-08-13 2020-02-21 乐金显示有限公司 薄膜晶体管基板和显示装置
CN110828475B (zh) * 2018-08-13 2024-03-29 乐金显示有限公司 薄膜晶体管基板和显示装置
CN109585567A (zh) * 2018-11-22 2019-04-05 武汉大学 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法
CN112542470A (zh) * 2020-12-04 2021-03-23 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
WO2023216124A1 (zh) * 2022-05-11 2023-11-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和电路

Also Published As

Publication number Publication date
WO2017049862A1 (zh) 2017-03-30
US20170288060A1 (en) 2017-10-05
CN105280717B (zh) 2018-04-20
US10115832B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
CN105280717A (zh) Tft及其制作方法、阵列基板及显示装置
CN108155194B (zh) 显示装置
US9929277B2 (en) Thin film transistor and fabrication method thereof, array substrate and display
US8674365B2 (en) Array substrate and manufacturing method thereof
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US20160103536A1 (en) Touch panel, manufacturing method thereof and display device
CN108550553A (zh) 一种薄膜晶体管及制作方法、显示装置
CN102983135B (zh) 一种阵列基板、显示装置及阵列基板的制备方法
EP3089214B1 (en) Array substrate and manufacturing method thereof, and display device
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
JP6359650B2 (ja) アレイ基板、表示装置及びアレイ基板の製作方法
US10727307B2 (en) Display substrate and fabrication method thereof, and display device
US9165830B1 (en) Array substrate and method of fabricating the same, and liquid crystal display device
CN103018990A (zh) 一种阵列基板和其制备方法、及液晶显示装置
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
CN109742151A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
EP3185287A1 (en) Array substrate and manufacturing method thereof, and display device
EP2983204B1 (en) Display device and method for manufacturing the same
US20180219105A1 (en) Thin film transistor, manufacturing method thereof, and display device
CN104183603B (zh) 一种阵列基板及其制备方法、显示装置
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
CN102629589B (zh) 一种阵列基板及其制作方法和显示装置
US20120241746A1 (en) Electrophoresis display and manufacturing method
CN106775167B (zh) 触控基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant