CN103500764B - 一种薄膜晶体管及其制备方法、阵列基板、显示器 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板、显示器 Download PDF

Info

Publication number
CN103500764B
CN103500764B CN201310495817.6A CN201310495817A CN103500764B CN 103500764 B CN103500764 B CN 103500764B CN 201310495817 A CN201310495817 A CN 201310495817A CN 103500764 B CN103500764 B CN 103500764B
Authority
CN
China
Prior art keywords
active layer
layer
film transistor
thin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310495817.6A
Other languages
English (en)
Other versions
CN103500764A (zh
Inventor
黄常刚
张振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310495817.6A priority Critical patent/CN103500764B/zh
Publication of CN103500764A publication Critical patent/CN103500764A/zh
Priority to PCT/CN2014/084932 priority patent/WO2015058581A1/zh
Priority to US14/436,953 priority patent/US9929277B2/en
Application granted granted Critical
Publication of CN103500764B publication Critical patent/CN103500764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示器，涉及显示技术领域；可以保持所述薄膜晶体管高的开态电流的同时降低所述薄膜晶体管的漏电流，保证所述薄膜晶体管性能的可靠性。该薄膜晶体管包括：栅极、栅绝缘层、有源层、源极和漏极；其中，所述有源层包括一层第一有源层和一层第二有源层，且所述第一有源层设置在靠近所述栅绝缘层一侧，所述第二有源层设置在靠近所述源极和漏极一侧；所述第一有源层的载流子迁移率大于所述第二有源层的载流子迁移率。用于需要保持所述薄膜晶体管高开态电流的同时降低所述薄膜晶体管的漏电流的所述薄膜晶体管制造，以及包括所述薄膜晶体管的所述阵列基板及所述显示器的制造。

Description

一种薄膜晶体管及其制备方法、阵列基板、显示器
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示器。
背景技术
目前，随着显示器尺寸不断地增大，驱动电路的频率不断地提高，需要具有更高载流子迁移率的薄膜晶体管作为显示器中像素单元的开关。传统的薄膜晶体管(TFT)采用非晶硅材料作为有源层，其载流子迁移率仅为0.5cm2/V·s，对于尺寸超过80英寸的大尺寸显示器而言，其驱动频率达到120Hz，相对应的，则需要薄膜晶体管的有源层具有1.0cm2/V·s以上的载流子迁移率，显然，非晶硅TFT的载流子迁移率很难满足大尺寸显示器的驱动需要。因此，人们将研究目光转向具有高载流子迁移率的金属氧化物半导体有源层；在众多可作为有源层的金属氧化物半导体中，氮氧化锌(ZnON)由于其较高的载流子迁移率(可大于100cm2/V·s)、低廉的原料成本，较为简单的制作工艺，使得TFT具有较高的开态电流，可显著提高像素的响应速度，从而更好地满足大尺寸显示器的需求，因此备受人们的关注。
然而，由于氮氧化锌(ZnON)有源层的载流子迁移率是传统非晶硅有源层载流子迁移率的200倍以上，过高的载流子迁移率将导致TFT的漏电流增大，影响TFT的工作特性，降低该TFT阵列基板的可靠性，从而影响该显示器的显示品质。
发明内容
本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示器，在保证所述薄膜晶体管具有较高的开态电流的同时，可以降低薄膜晶体管的漏电流。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明实施例提供了一种薄膜晶体管，包括：栅极、栅绝缘层、有源层、源极和漏极；其中，所述有源层包括一层第一有源层和一层第二有源层，且所述第一有源层设置在靠近所述栅绝缘层一侧，所述第二有源层设置在靠近所述源极和漏极一侧；所述第一有源层的载流子迁移率大于所述第二有源层的载流子迁移率。
优选的，所述第一有源层包括氮氧化锌半导体有源层，所述第二有源层包括金属掺杂氮氧化锌半导体有源层。
进一步优选的，所述第一有源层的厚度是所述第二有源层的厚度的1.0～1.8倍。
优选的，所述金属掺杂的金属元素包括铝、镓、锗、铟、锡、铋中至少一种金属元素。
进一步优选的，所述金属掺杂的掺杂总浓度为0.1～10%。
可选的，所述薄膜晶体管还包括刻蚀阻挡层，所述刻蚀阻挡层设置在与所述源极和所述漏极之间的间隙对应的所述有源层上方。
另一方面，本发明实施例提供了一种阵列基板，包括上述任一项所述的薄膜晶体管，以及与所述薄膜晶体管的漏极电连接的像素电极。
优选的，所述阵列基板还包括公共电极。
再一方面，本发明实施例提供一种显示器，包括上述任一项所述的阵列基板。
又一方面，本发明实施例提供一种薄膜晶体管的制备方法，包括：在基板上形成栅极、栅绝缘层、有源层、源极和漏极；所述在基板上形成有源层包括：在基板上形成一层第一有源层和一层第二有源层，且所述第一层有源层靠近所述栅绝缘层一侧，所述第二有源层靠近所述源极和漏极一侧；其中，所述第一有源层的载流子迁移率大于所述第二有源层的载流子迁移率。
优选的，所述第一有源层包括氮氧化锌半导体有源层，所述第二有源层包括金属掺杂氮氧化锌半导体有源层。
进一步优选的，所述第一有源层的厚度是所述第二有源层的厚度的1.0～1.8倍。
优选的，所述金属掺杂的金属元素包括铝、镓、锗、铟、锡、铋中至少一种金属元素。
进一步优选的，所述金属掺杂的掺杂总浓度为0.1～10%。
优选的，通过一次构图工艺在所述基板上形成所述有源层、所述源极和所述漏极，具体包括：在所述基板上依次形成一层氮氧化锌薄膜、一层金属掺杂氮氧化锌薄膜、以及一层金属薄膜，并在所述金属薄膜上形成光刻胶；采用半阶掩膜板或灰阶掩膜板对形成有所述光刻胶的基板进行曝光、显影、刻蚀后，形成所述氮氧化锌半导体有源层、所述金属掺杂氮氧化锌半导体有源层、以及所述源极和所述漏极；其中，所述形成一层金属掺杂氮氧化锌薄膜包括：通过溅射法形成一层所述金属掺杂氮氧化锌薄膜。
进一步可选的，所述方法还包括形成刻蚀阻挡层，所述刻蚀阻挡层形成在与所述源极和所述漏极之间的间隙对应的所述有源层上方。
进一步地，在所述基板上形成所述有源层、形成所述刻蚀阻挡层、所述源极和所述漏极，具体包括；
在所述基板上依次形成一层氮氧化锌薄膜、一层金属掺杂氮氧化锌薄膜以及一层刻蚀阻挡层薄膜，并在所述刻蚀阻挡层薄膜上形成光刻胶层；采用半阶掩膜板或灰阶掩膜板对形成有所述光刻胶层的基板进行曝光、显影、刻蚀后，形成所述氮氧化锌半导体有源层、所述金属掺杂氮氧化锌半导体有源层、以及所述刻蚀阻挡层。
进一步的，在形成有所述有源层以及所述刻蚀阻挡层的基板上形成一层金属薄膜，并在所述金属薄膜上形成所述光刻胶层；采用普通掩膜板对形成有所述光刻胶层的基板进行曝光、显影、刻蚀后，形成所述源极和所述漏极。
其中，所述形成一层金属掺杂氮氧化锌薄膜包括：通过溅射法形成一层所述金属掺杂氮氧化锌薄膜。
本发明提供了一种薄膜晶体管及其制备方法、阵列基板、显示器，该薄膜晶体管包括：栅极、栅绝缘层、有源层、源极和漏极；其中，所述有源层包括一层第一有源层和一层第二有源层，且所述第一有源层设置在靠近所述栅绝缘层一侧，所述第二有源层设置在靠近所述源极和漏极一侧；所述第一有源层的载流子迁移率大于所述第二有源层的载流子迁移率。当所述薄膜晶体管应用于显示器时，由于具有相对较大载流子迁移率的所述第一有源层设置在靠近所述栅极一侧，可以保持所述薄膜晶体管具有较高的开态电流，从而显著提高所述显示器中的像素的响应速度；同时，具有相对较小载流子迁移率的所述第二有源层设置在靠近所述源极和漏极一侧，可以降低所述薄膜晶体管的漏电流，保持所述薄膜晶体管性能的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种底栅型薄膜晶体管结构示意图一；
图2为本发明实施例提供的一种底栅型薄膜晶体管结构示意图二；
图3为本发明实施例提供的一种底栅型薄膜晶体管结构示意图三；
图4为本发明实施例提供的一种顶栅型薄膜晶体管结构示意图；
图5为本发明实施例提供的一种阵列基板结构示意图一；
图6为本发明实施例提供的一种阵列基板结构示意图二；
图7为本发明实施例一提供的一种底栅型薄膜晶体管的制备方法的流程示意图；
图8～13为本发明实施例一提供的一种底栅型薄膜晶体管的制备过程示意图；
图14为本发明实施例二提供的一种底栅型薄膜晶体管的制备方法的流程示意图；
图15～21为本发明实施例二提供的一种底栅型薄膜晶体管的制备过程示意图。
附图标记：
100-基板；200-栅极；201-栅绝缘层；300-有源层；301-第一有源层；301a-氮氧化锌薄膜；302-第二有源层；302a-镓、铝共同掺杂氮氧化锌薄膜；400-金属薄膜；401-源极；402-漏极；500-刻蚀阻挡层；500a-刻蚀阻挡层薄膜；600-像素电极；700-公共电极；800-光刻胶层；801-光刻胶完全保留部分；802-光刻胶半保留部分；803-光刻胶完全去除部分；900-半阶掩膜板；901-半阶掩膜板的完全不透明部分；902-半阶掩膜板的半透明部分；903-半阶掩膜板的完全透明部分；1000-普通掩模板；1001-普通掩膜板的完全不透明部分；1002-普通掩膜板的完全透明部分。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种薄膜晶体管，如图1所示，包括：栅极200、栅绝缘层201、有源层300、源极401和漏极402；其中，所述有源层300包括一层第一有源层301和一层第二有源层302，且所述第一有源层301设置在靠近所述栅绝缘层201一侧，所述第二有源层302设置在靠近所述源极401和漏极402一侧；并且，所述第一有源层301的载流子迁移率大于所述第二有源层302的载流子迁移率。
需要说明的是，第一，本领域技术人员应该明白，所述有源层300并不限于上述两层，也可以为两层以上，只要保证沿栅绝缘层201到所述源极401和漏极402的方向，有源层300的各组成层的载流子迁移率依次递减即可，但是构成所述有源层300的各层也并不是越多越好，需保证薄膜晶体管的基本性能的同时，使所述薄膜晶体管保持高开态电流的同时降低所述薄膜晶体管的漏电流即可。
本发明实施例中，为了不增加所述有源层300的整体厚度，均采用所述有源层300仅包括一层所述第一有源层301和一层第二有源层302，但本发明实施例并不限于此。
第二，尽管在本发明实施例中，以底栅型的所述薄膜晶体管为例对本发明进行了说明，然而本领域的技术人员应当明白，在本发明实中也可以将所述一层第一有源层301和所述一层第二有源层302应用于顶栅型的薄膜晶体管或其他结构薄膜晶体管，在此不做限定。
本发明实施例提供了一种薄膜晶体管，包括不同载流子迁移率的所述第一有源层301和所述第二有源层302，由于两种载流子迁移率中具有相对较高载流子迁移率的所述第一有源层301设置在靠近所述栅绝缘层201一侧，当所述薄膜晶体管应用于显示器时，便可以保持所述薄膜晶体管具有较高的开态电流，从而显著提高所述显示器中的像素的响应速度；同时，具有相对较小载流子迁移率的所述第二有源层302设置在靠近所述源极401和漏极402一侧，可以降低所述薄膜晶体管的漏电流；因此，所述薄膜晶体管可在保持高开态电流的同时降低所述薄膜晶体管的漏电流，从而在保持所述薄膜晶体管可靠性的同时满足大尺寸显示器的需求。
优选的，所述第一有源层301包括氮氧化锌(ZnON)半导体有源层，所述第二有源层302包括金属掺杂氮氧化锌半导体有源层；即：所述第一有源层301的材料为氮氧化锌，所述第二有源层302的材料为金属掺杂氮氧化锌。
进一步优选的，所述第一有源层301的厚度是所述第二有源层302的厚度的1.0～1.8倍。由于所述第二有源层302与所述第一有源层301的厚度相近，可以保证所述第二有源层302与所述第一有源层301作为一个整体时，二者的电学性能差异较小。
优选的，所述金属掺杂的金属元素包括铝(Al)、镓(Ga)、锗(Ge)、铟(In)、锡(Sn)、铋(Bi)中至少一种金属元素。
进一步优选的，所述金属掺杂的掺杂总浓度为0.1～10%。可避免当掺杂浓度过高时，使得所述掺杂元素难以进入所述氮氧化锌(ZnON)的结构中，或者形成其他杂质。
这里，在氮氧化锌半导体的所述第一有源层301中，由于锌原子与氮原子之间的Zn-N键能较小，氮原子容易从所述氮氧化锌半导体中的固定位置脱离出而产生一个空缺，称为氮空位，由于所述氮空位的产生，使得该空位处具有一定电荷数量的空穴载流子。一定数量的氮空位将产生相应数量的空穴载流子，由于库伦力的吸引，所述空穴载流子将会吸引所述氮氧化锌半导体中的电子载流子产生一定方向的运动，进而使得所述氮氧化锌半导体中载流子的迁移率增大。因此，所述第一有源层301具有较高的载流子迁移率。
在此基础上，在所述金属掺杂氮氧化锌半导体的所述第二有源层302中，由于所述金属掺杂的金属元素的原子与氮原子之间的M-N键能，其中M包括Al、Ga、Ge、In、Sn、Bi中至少一种金属元素，即所述金属掺杂的金属原子与氮原子形成的化学键的结合强度均大于所述锌原子与氮原子之间的Zn-N键能，使得所述氮原子难以从所述金属掺杂的氮氧化锌半导体中的固定位置脱离出，从而抑制了所述氮空位的产生；由于所述氮空位的数量有所减少，相应的，使得所述金属掺杂的氮氧化锌半导体中的载流子数量有所减少，从而减小了所述金属掺杂的氮氧化锌半导体载流子迁移率。因此，所述第二有源层302具有与所述第一有源层301相比较低的载流子迁移率。
优选的，如图2和图3所示，所述薄膜晶体管还包括刻蚀阻挡层500，所述刻蚀阻挡层500设置在与所述源极401和漏极402之间的间隙对应的所述有源层300上方。
这里，由于本发明实施例中的所述有源层300包括一层氮氧化锌半导体的第一有源层301和一层金属掺杂氮氧化锌半导体的第二有源层302，即构成所述第一有源层301和所述第二有源层302的物质均为金属氮氧化物，当所述有源层暴露在外时容易与空气中的氧气或水汽反应，从而导致所述薄膜晶体管的特性发生变化；因此，本发明实施例中优选的，所述薄膜晶体管还包括刻蚀阻挡层500，所述刻蚀阻挡层500设置在与所述源极401和漏极402之间的间隙对应的所述有源层300上方。所述刻蚀阻挡层500还用于避免在后续工艺中刻蚀所述有源层300上的金属层时对所述有源层300造成影响。
此外，为了避免在后续工艺中刻蚀所述源极401和漏极402之间的间隙时对所述有源层的影响，所述刻蚀阻挡层500还可以是如图3所示的结构，即所述刻蚀阻挡层500设置在与所述源极401和漏极402之间的间隙对应的所述有源层300上方，且所述刻蚀阻挡层500的面积略微大于所述源极401和漏极402之间的间隙面积。
需要说明的是，本发明实施例不对所述刻蚀阻挡层500采用的材料加以限制，以能够起到保护所述有源层300在刻蚀后续形成的金属层过程中不被影响这一目的为准，所述刻蚀阻挡层500采用的材料例如可以是致密的氮化硅、氧化硅、氮氧化硅等材料。
下面提供两个具体的实施例，以详细描述上述薄膜晶体管。
实施例一，本发明实施例一提供了一种底栅型薄膜晶体管，参考图2所示，包括：栅极200、栅绝缘层201、有源层300、源极401和漏极402；其中，所述有源层300包括一层氮氧化锌半导体的第一有源层301和一层镓、铝共同掺杂氮氧化锌半导体的第二有源层302，且所述第一有源层301设置在所述栅绝缘层201之上，所述第二有源层302设置在所述第一有源层301之上；所述薄膜晶体管还包括刻蚀阻挡层500，所述刻蚀阻挡层500设置在与所述源极401和漏极402之间的间隙对应的所述第二有源层302上方。
其中，一层氮氧化锌半导体的所述第一有源层301的厚度是一层镓、铝共同掺杂氮氧化锌半导体的所述第二有源层302厚度的1.5倍；并且，所述镓、铝共同掺杂的总浓度为8%。
由于所述第二有源层302的材料为镓、铝共同掺杂的氮氧化锌半导体，其中，Ga-N及Al-N的键能均大于所述Zn-N的键能，使得所述氮原子难以从所述镓、铝共同掺杂的氮氧化锌半导体中的固定位置脱离出，从而抑制了所述氮空位的产生；由于所述氮空位的数量有所减少，相应的，使得所述镓、铝共同掺杂的氮氧化锌半导体中的载流子数量有所减少，从而减小了所述镓、铝共同掺杂的氮氧化锌半导体载流子迁移率。因此，所述第二有源层302具有与所述第一有源层301相比较低的载流子迁移率。
具有较高载流子迁移率的所述第一有源层301设置在靠近所述栅绝缘层201一侧，当所述底栅型薄膜晶体管应用于显示器时，便可以保持所述底栅型薄膜晶体管具有较高的开态电流，从而显著提高所述显示器中的像素的响应速度；同时，具有较小载流子迁移率的所述第二有源层302设置在所述第一有源层301之上，即靠近所述源极401和漏极402一侧，可以降低所述薄膜晶体管的漏电流；因此，所述底栅型薄膜晶体管可在保持高开态电流的同时降低所述底栅型薄膜晶体管的漏电流，从而在保持所述底栅型薄膜晶体管可靠性的同时满足大尺寸显示器的需求。
实施例二，本发明实施例二提供了一种顶栅型薄膜晶体管，参考图4所示，包括：依次设置在基板100上的源极401和漏极402、有源层300、栅绝缘层201、栅极200；其中，所述有源层300包括一层氮氧化锌半导体的第一有源层301和一层锗掺杂氮氧化锌半导体的第二有源层302，且所述第二有源层302设置在所述源极401和漏极402之上，所述第一有源层301设置在所述第二有源层302之上。
其中，一层氮氧化锌半导体的所述第一有源层301的厚度与一层锗掺杂氮氧化锌半导体的所述第二有源层302的厚度相同；并且，所述锗掺杂的总浓度为2.0%。
由于所述第二有源层302的材料为锗掺杂的氮氧化锌半导体，其中，Ge-N的键能大于所述Zn-N的键能，使得所述氮原子难以从所述锗掺杂的氮氧化锌半导体中的固定位置脱离出，从而减小了所述锗掺杂的氮氧化锌半导体载流子迁移率。因此，所述第二有源层302具有与所述第一有源层301相比较低的载流子迁移率。
具有较小载流子迁移率的所述第二有源层302设置在所述源极401和漏极402之上，可以降低所述薄膜晶体管的漏电流；同时，具有较高载流子迁移率的所述第一有源层301设置在所述第二有源层302之上，即靠近所述栅绝缘层201一侧，当所述顶栅型薄膜晶体管应用于显示器时，便可以保持所述顶栅型薄膜晶体管具有较高的开态电流，从而显著提高所述显示器中的像素的响应速度；因此，所述顶栅型薄膜晶体管可在降低所述顶栅型薄膜晶体管的漏电流的同时保持高开态电流，从而在保持所述顶栅型薄膜晶体管可靠性的同时满足大尺寸显示器的需求。
本发明实施例还提供了一种阵列基板，如图5所示，包括以上所述的薄膜晶体管，以及与所述薄膜晶体管的漏极402电连接的像素电极600。
本发明实施例提供的阵列基板可以适用于高级超维场转换型、扭曲向列型等类型的液晶显示装置的生产。其中，高级超维场转换技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT液晶显示面板的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。
因此，进一步的，如图6所示，所述阵列基板还包括公共电极700。
这里，附图6仅示意性的画出了公共电极700在上，像素电极600在下的情况，当然，所述阵列基板还可以是公共电极700在下，像素电极600在上。
其中，当所述公共电极700在上，像素电极600在下时，位于上层的所述公共电极700可以做成包含多个电连接的条形电极，此时，公共电极700为含有狭缝的结构或梳状结构，位于下层的像素电极600做成平板型。但本发明实施例并不限于此，位于下层的像素电极600也可以为包含多个电连接的条形电极。同理，所述公共电极700在下，像素电极600在上的情况，在上的像素电极为狭缝状，在下的公共电极可以是板状电极，也可以是狭缝状电极。
本发明实施例又提供了一种显示器，包括以上所述的阵列基板。
所述显示器具体可以是液晶显示器、液晶电视、数码相框、手机、平板电脑等具有任何显示功能的产品或者部件。
针对上述薄膜晶体管，本发明实施例还提供了一种薄膜晶体管的制备方法，包括：在基板100上形成栅极200、栅绝缘层201、有源层300、源极401和漏极402；其中，所述在基板100上形成有源层300包括：在基板100上形成一层第一有源层301和一层第二有源层302，且所述第一层有源层301靠近所述栅绝缘层201一侧，所述第二有源层302靠近所述源极401和漏极402一侧；并且，所述第一有源层301的载流子迁移率大于所述第二有源层302的载流子迁移率。
优选的，所述第一有源层301包括氮氧化锌半导体有源层，所述第二有源层302包括金属掺杂氮氧化锌半导体有源层。
进一步优选的，所述第一有源层301的厚度是所述第二有源层302的厚度的1.0～1.8倍。
优选的，所述金属掺杂的金属元素包括铝(Al)、镓(Ga)、锗(Ge)、铟(In)、锡(Sn)、铋(Bi)中至少一种金属元素。
进一步优选的，所述金属掺杂的掺杂总浓度为0.1～10%。
优选的，上述的有源层300、所述源极401和漏极402可以通过一次构图工艺形成，具体包括：在基板100上依次形成一层氮氧化锌薄膜、一层金属掺杂氮氧化锌薄膜、以及一层金属薄膜，并在所述金属薄膜上形成光刻胶层；采用半阶掩膜板或灰阶掩膜板对形成有所述光刻胶的所述基板进行曝光、显影、刻蚀后，形成所述氮氧化锌半导体的所述第一有源层301、所述金属掺杂氮氧化锌半导体的所述第二有源层302、以及所述源极401和漏极402。
其中，溅射法形成的薄膜具有成膜均匀，表面平整，膜厚可控，掺杂浓度可控等优点；因此，这里优选为通过磁控溅射法形成一层所述金属掺杂氮氧化锌薄膜。
采用半阶掩膜板或灰阶掩膜板对形成有所述光刻胶层的所述基板进行曝光、显影、刻蚀后，形成所述第一有源层301、所述第二有源层302、以及所述源极401和漏极402，具体可以为：
采用半阶掩膜板或灰阶掩膜板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述源极401和漏极402，所述光刻胶半保留部分对应待形成的所述源极401和漏极402之间的间隙，所述光刻胶完全去除部分对应其他区域。
然后，采用刻蚀工艺去除所述光刻胶完全去除部分的氮氧化锌薄膜、金属掺杂氮氧化锌薄膜、以及金属薄膜，形成包括第一有源层301和所述第二有源层302的有源层。
采用灰化工艺去除所述光刻胶半保留部分的光刻胶，采用刻蚀工艺去除露出的所述金属薄膜，形成所述源极401和漏极402。
最后采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
这样可以通过一次构图工艺，便可形成所述第一有源层301、所述第二有源层302、以及所述源极401和漏极402，可以减少构图工艺的次数，从而降低成本。
此处，如图4所示，所述薄膜晶体管也可以是顶栅型薄膜晶体管，当所述薄膜晶体管为顶栅型时，所述方法，包括通过第一次构图工艺在所述基板100上形成所述源极401和漏极402，再通过第二次构图工艺在所述源极401和漏极402上形成所述有源层300，所述有源层300包括氮氧化锌半导体的所述第一有源层301、所述金属掺杂氮氧化锌半导体的所述第二有源层302，所述第二有源层302靠近所述源极401和漏极402；然后，依次形成栅绝缘层201和栅极200。
进一步优选的，所述方法还包括形成刻蚀阻挡层500，参考如图2所示，所述刻蚀阻挡层500形成在与所述源极401和漏极402之间的间隙对应的所述有源层300上方。
此处，为了避免在后续工艺中刻蚀所述源极401和漏极402之间的间隙时对所述有源层的影响，所述刻蚀阻挡层500还可以参考如图3所示的结构，即所述刻蚀阻挡层500设置在与所述源极401和漏极402之间的间隙对应的所述有源层300上方，且所述刻蚀阻挡层500的面积略微大于所述源极401和漏极402之间的间隙面积。
在此基础上，在所述基板上形成所述有源层300、所述刻蚀阻挡层500、所述源极401和所述漏极402，具体包括：
在所述基板100上依次形成一层氮氧化锌薄膜、一层金属掺杂氮氧化锌薄膜以及一层刻蚀阻挡层薄膜，并在所述刻蚀阻挡层薄膜上形成光刻胶层；采用半阶掩膜板或灰阶掩膜板对形成有所述光刻胶层的基板进行曝光、显影、刻蚀后，形成所述氮氧化锌半导体有源层、所述金属掺杂氮氧化锌半导体有源层、以及所述刻蚀阻挡层500。
进一步的，在形成有所述有源层300以及所述刻蚀阻挡层500的基板100上形成一层金属薄膜，并在所述金属薄膜上形成所述光刻胶层；采用普通掩膜板对形成有所述光刻胶层的基板100进行曝光、显影、刻蚀后，形成所述源极401和所述漏极402。
其中，溅射法形成的薄膜具有成膜均匀，表面平整，膜厚可控，掺杂浓度可控等优点；因此，这里优选为通过磁控溅射法形成一层所述金属掺杂氮氧化锌薄膜。
下面提供2个具体的实施例，用以详细描述上述的薄膜晶体管的制备方法：
实施例一，以底栅型薄膜晶体管为例来详细描述上述薄膜晶体管的制备方法，如图7所示，在所述底栅型薄膜晶体管不包括所述刻蚀阻挡层500的情况下，该方法包括如下步骤：
S01、如图8所示，在所述基板100上形成一层金属薄膜，通过一次构图工艺处理，在所述基板100上形成栅极200。
具体的，可以使用磁控溅射方法，在玻璃基板上制备一层厚度在的铜单质金属薄膜。然后通过普通掩膜板进行曝光、显影、刻蚀、剥离等构图工艺处理，在所述基板100的一定区域形成所述栅极200，同时还形成栅线、栅线引线等。
S02、如图9所示，在完成步骤S01的基板上形成栅绝缘层201。
具体的，可以利用化学气相沉积法在形成有所述栅极200的基板上沉积一层厚度约为的栅绝缘层薄膜，所述栅绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅。
S03、如图10所示，在完成步骤S02的基板上依次形成一层氮氧化锌薄膜301a、一层镓、铝共同掺杂氮氧化锌薄膜302a、以及金属薄膜400，并在所述金属薄膜上形成光刻胶层800。
具体的，可以利用磁控溅射法在上述基板上沉积一层厚度约为的氮氧化锌薄膜301a和一层厚度约为的镓、铝共同掺杂氮氧化锌薄膜302a；然后再在上述基板上沉积一层厚度约为的钼金属薄膜400，并在所述钼金属薄膜400上涂覆一层光刻胶层800。
S04、如图11所示，采用半阶掩膜板900对形成有所述光刻胶层800的基板进行曝光、显影后，形成光刻胶完全保留部分801、光刻胶半保留部分802和光刻胶完全去除部分803。
其中，所述光刻胶完全保留部分801对应待形成的所述源极401和漏极402，所述光刻胶半保留部分802对应待形成的所述源极401和漏极402之间的间隙，所述光刻胶完全去除部分803对应其他区域。
此处，首先对普通掩模板的工作原理加以说明，以便更好地理解半阶掩模板900的工作原理：
普通掩模板是指在透明衬底材料上形成具有特定图形的一层遮光金属层，以便实现所述光刻胶层800选择性曝光的一种装置。其中，所述遮光金属层覆盖的区域是完全不透明的，而没有被所述遮光金属层覆盖的区域是完全透明的；通过所述普通掩模板对所述光刻胶层800进行曝光，由于紫外光无法照射到与所述普通掩模板的完全不透明部分对应的部分光刻胶层800，从而在显影后形成了所述光刻胶完全保留部分801，而与所述普通掩模板的完全透明部分对应的光刻胶层800，在显影后形成了光刻胶完全去除部分803；这样以来，在刻蚀所述光刻胶覆盖的至少一层薄膜时，所述光刻胶完全保留部分801覆盖的薄膜均会被保留，而所述光刻胶完全去除部分803覆盖的薄膜均会被完全刻蚀去除，从而形成具有特性图案的至少一层图案层。
通过采用所述普通掩模板，上述的至少一层图案层形成的图案均相同；而当需要通过一次构图工艺得到不同图案的至少两层图案层时，就需要采用所述半阶掩膜板900。
参考图11所示，所述半阶掩膜板900与所述普通掩膜板相比，所述半阶掩膜板900除包括完全不透明部分901和完全透明部分903外，还包括半透明部分902；即：半阶掩膜板900是指在透明衬底材料上在某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层；其中，所述半透光的遮光金属层的厚度小于所述完全不透光的遮光金属层的厚度；此外，可以通过调节所述半透光的遮光金属层的厚度来改变所述半透光的遮光金属层对紫外光的透过率。
基于上述描述，所述半阶掩膜板900工作原理说明如下：通过控制所述半阶掩膜板900上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而使光刻胶层800进行有选择性的曝光、显影后，形成与所述半阶掩膜板900的完全不透明部分901、半透明部分902以及完全透明部分903分别对应的光刻胶完全保留部分801、光刻胶半保留部分802、光刻胶完全去除部分803。这样以来，在第一次刻蚀时，所述光刻胶完全保留部分801和所述光刻胶半保留部分802覆盖的薄膜均会被保留，此后，由于光刻胶完全保留部分801的厚度大于所述光刻胶半保留部分802的厚度，当把所述光刻胶半保留部分802的光刻胶灰化掉后，光刻胶完全保留部分801的光刻胶还存在，这样便可以对露出部分的薄膜进行有选择的刻蚀，从而可以得到不同图案的至少两层图案层。
所述灰阶掩膜板的原理与所述半阶掩膜板900的原理类似，此处不再赘述，仅对所述灰阶掩膜板与所述半阶掩膜板900不同之处加以说明：所述半阶掩膜板的半透明部分902，是通过在所述透明衬底材料上形成厚度相对较薄的半透光的遮光金属层，即，通过控制金属层的厚度来调节紫外光的透过率，从而使与该部分对应的光刻胶的曝光量与其他区域的曝光量不同；而所述灰阶掩模板的半透明部分，是通过制作一些窄条形的狭缝结构，当紫外光通过狭缝结构时，发生散射、衍射等光学现象，从而使与该部分对应的所述光刻胶的曝光量与其他区域的曝光量不同。
其中，本发明所有实施例中所指的所述光刻胶层800均为正性胶，即所述半阶掩膜板900中，所述光刻胶完全去除部分803对应的区域为完全曝光区域，对应所述半阶掩膜板900的完全透明部分903；所述光刻胶半保留部分802对应的区域为半曝光区域，对应所述半阶掩膜板900的半透明部分902，所述光刻胶完全保留部分801对应的区域为不曝光区域，对应所述半阶掩膜板900的完全不透明部分901。
S05、如图12所示，采用刻蚀工艺去除与所述光刻胶完全去除部分803对应的氮氧化锌薄膜301a、镓、铝共同掺杂氮氧化锌薄膜302a、以及金属薄膜400，形成有源层300。
其中，所述有源层300包括靠近所述栅绝缘层201的氮氧化锌半导体的所述第一有源层301、以及位于所述第一有源层301上方的金属掺杂氮氧化锌半导体的所述第二有源层302。
S06、如图13所示，采用灰化工艺去除所述光刻胶半保留部分802的光刻胶800，并采用刻蚀工艺去除露出的所述金属薄膜400，形成所述源极401和所述漏极402。
S07、通过剥离工艺去除所述光刻胶完全保留部分801的光刻胶，形成参考图1所述的薄膜晶体管。
实施例二，以底栅型薄膜晶体管为例来详细描述上述薄膜晶体管的制备方法，如图14所示，在所述底栅型薄膜晶体管包括所述刻蚀阻挡层500的情况下，该方法包括如下步骤：
S11、参考图8所示，在基板100上形成一层金属薄膜，通过一次构图工艺处理，在所述基板100上形成栅极200。
具体的，可以使用磁控溅射方法，在玻璃基板上制备一层厚度在的铜单质金属薄膜。然后通过普通掩膜板进行曝光、显影、刻蚀、剥离等构图工艺处理，在所述基板100的一定区域形成所述栅极200，同时还形成栅线、栅线引线等。
S12、参考图9所示，在完成步骤S11的基板上形成栅绝缘层201。
具体的，可以利用化学气相沉积法在形成有所述栅极200的基板上沉积一层厚度约为的栅绝缘层薄膜，所述栅绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅。
S13、如图15所示，在完成步骤S12的基板上依次形成一层氮氧化锌薄膜301a、一层铟掺杂氮氧化锌薄膜302a、以及刻蚀阻挡层薄膜500a，并在所述刻蚀阻挡层薄膜500a上形成光刻胶层800。
具体的，可以利用磁控溅射法在上述基板上沉积一层厚度约为的氮氧化锌薄膜301a和一层厚度约为的铟掺杂氮氧化锌薄膜302a；然后再在上述基板上沉积一层厚度约为的氮化硅刻蚀阻挡层薄膜500a，并在所述氮化硅刻蚀阻挡层薄膜500a上涂覆一层光刻胶层800。
S14、如图16所示，采用半阶掩膜板900对形成有所述光刻胶层800的基板进行曝光、显影后，形成光刻胶完全保留部分801、光刻胶半保留部分802和光刻胶完全去除部分803。
其中，所述光刻胶完全保留部分801对应待形成的所述刻蚀阻挡层500，所述光刻胶半保留部分802对应待形成的所述刻蚀阻挡层500没有覆盖住所述有源层300的部分，所述光刻胶完全去除部分803对应其他区域。
S15、如图17所示，采用刻蚀工艺去除与所述光刻胶完全去除部分803对应的氮氧化锌薄膜301a、镓、铝共同掺杂氮氧化锌薄膜302a以及刻蚀阻挡层薄膜500a，形成有源层300。
其中，所述有源层300包括靠近所述栅绝缘层201的氮氧化锌半导体的所述第一有源层301、以及位于所述第一有源层301上方的金属掺杂氮氧化锌半导体的所述第二有源层302。
S16、如图18所示，采用灰化工艺去除所述光刻胶半保留部分802的光刻胶800，并采用刻蚀工艺去除露出的所述刻蚀阻挡层薄膜500a，形成所述刻蚀阻挡层500。
然后，通过剥离工艺去除所述光刻胶完全保留部分801的光刻胶800。
S17、如图19所示，在完成步骤S16的基板上形成一层厚度约为的钼金属薄膜400，并在所述钼金属薄膜400上形成光刻胶层800。
S18、如图20所示，采用普通掩膜板1000对形成有所述光刻胶层800的基板进行曝光、显影后，形成所述光刻胶完全保留部分801和所述光刻胶完全去除部分803。
其中，所述光刻胶完全保留部分801对应待形成的所述源极401和漏极402，所述光刻胶完全去除部分803对应待形成的所述源极401和漏极402之间的间隙。
S19、如图21所示，采用刻蚀工艺去除与所述光刻胶完全去除部分803对应的钼金属薄膜400，形成所述源极401和所述漏极402。
S20、通过剥离工艺去除所述光刻胶完全保留部分801的光刻胶，形成参考图2所述的薄膜晶体管。
此外，在上述步骤S01-S07或者步骤S11-S20的基础上，还可以依次形成露出所述漏极402的保护层，通过所述过孔与所述漏极402连接的像素电极，从而制备形成阵列基板。当然还可以在所述像素电极上方依次形成钝化层和公共电极。
基于上述描述，本领域技术人员应该明白，本发明实施例中所有附图是所述薄膜晶体管的简略的示意图，只为清楚描述本方案中与本发明点相关的结构，对于其他的与本发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种薄膜晶体管，包括：栅极、栅绝缘层、有源层、源极和漏极；其特征在于，所述有源层包括一层第一有源层和一层第二有源层，且所述第一有源层设置在靠近所述栅绝缘层一侧，所述第二有源层设置在靠近所述源极和漏极一侧；
其中，所述第一有源层的载流子迁移率大于所述第二有源层的载流子迁移率；
所述第一有源层包括氮氧化锌半导体有源层，所述第二有源层包括金属掺杂氮氧化锌半导体有源层；且金属原子与氮原子之间的键能大于锌原子与氮原子之间的键能。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一有源层的厚度是所述第二有源层的厚度的1.0～1.8倍。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述金属掺杂的金属元素包括铝、镓、锗、铟、锡、铋中至少一种金属元素。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述金属掺杂的掺杂总浓度为0.1～10％。
5.根据权利要求1所述的薄膜晶体管，其特征在于，还包括刻蚀阻挡层，所述刻蚀阻挡层设置在与所述源极和所述漏极之间的间隙对应的所述有源层上方。
6.一种阵列基板，其特征在于，包括权利要求1至5任一项所述的薄膜晶体管，以及与所述薄膜晶体管的漏极电连接的像素电极。
7.根据权利要求6所述的阵列基板，其特征在于，还包括公共电极。
8.一种显示器，其特征在于，包括权利要求6或7所述的阵列基板。
9.一种薄膜晶体管的制备方法，包括：在基板上形成栅极、栅绝缘层、有源层、源极和漏极；其特征在于，所述在基板上形成有源层包括：
在基板上形成一层第一有源层和一层第二有源层，且所述第一有源层靠近所述栅绝缘层一侧，所述第二有源层靠近所述源极和漏极一侧；
其中，所述第一有源层的载流子迁移率大于所述第二有源层的载流子迁移率；
所述第一有源层包括氮氧化锌半导体有源层，所述第二有源层包括金属掺杂氮氧化锌半导体有源层；且金属原子与氮原子之间的键能大于锌原子与氮原子之间的键能。
10.根据权利要求9所述的方法，其特征在于，所述第一有源层的厚度是所述第二有源层的厚度的1.0～1.8倍。
11.根据权利要求9所述的方法，其特征在于，所述金属掺杂的金属元素包括铝、镓、锗、铟、锡、铋中至少一种金属元素。
12.根据权利要求11所述的方法，其特征在于，所述金属掺杂的掺杂总浓度为0.1～10％。
13.根据权利要求9所述的方法，其特征在于，通过一次构图工艺在所述基板上形成所述有源层、所述源极和所述漏极，具体包括：
在所述基板上依次形成一层氮氧化锌薄膜、一层金属掺杂氮氧化锌薄膜、以及一层金属薄膜，并在所述金属薄膜上形成光刻胶层；
采用半阶掩膜板或灰阶掩膜板对形成有所述光刻胶层的基板进行曝光、显影、刻蚀后，形成所述氮氧化锌半导体有源层、所述金属掺杂氮氧化锌半导体有源层、以及所述源极和所述漏极；
其中，所述形成一层金属掺杂氮氧化锌薄膜包括：通过溅射法形成一层所述金属掺杂氮氧化锌薄膜。
14.根据权利要求9所述的方法，其特征在于，还包括形成刻蚀阻挡层，所述刻蚀阻挡层形成在与所述源极和所述漏极之间的间隙对应的所述有源层上方；
在所述基板上形成所述有源层、所述刻蚀阻挡层、所述源极和所述漏极，具体包括：
在所述基板上依次形成一层氮氧化锌薄膜、一层金属掺杂氮氧化锌薄膜以及一层刻蚀阻挡层薄膜，并在所述刻蚀阻挡层薄膜上形成光刻胶层；
采用半阶掩膜板或灰阶掩膜板对形成有所述光刻胶层的基板进行曝光、显影、刻蚀后，形成所述氮氧化锌半导体有源层、所述金属掺杂氮氧化锌半导体有源层、以及所述刻蚀阻挡层；
在形成有所述有源层以及所述刻蚀阻挡层的基板上形成一层金属薄膜，并在所述金属薄膜上形成另一光刻胶层；
采用普通掩膜板对形成有所述另一光刻胶层的基板进行曝光、显影、刻蚀后，形成所述源极和所述漏极；
其中，所述形成一层金属掺杂氮氧化锌薄膜包括：通过溅射法形成一层所述金属掺杂氮氧化锌薄膜。
CN201310495817.6A 2013-10-21 2013-10-21 一种薄膜晶体管及其制备方法、阵列基板、显示器 Active CN103500764B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310495817.6A CN103500764B (zh) 2013-10-21 2013-10-21 一种薄膜晶体管及其制备方法、阵列基板、显示器
PCT/CN2014/084932 WO2015058581A1 (zh) 2013-10-21 2014-08-21 薄膜晶体管及其制备方法、阵列基板、显示器
US14/436,953 US9929277B2 (en) 2013-10-21 2014-08-21 Thin film transistor and fabrication method thereof, array substrate and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310495817.6A CN103500764B (zh) 2013-10-21 2013-10-21 一种薄膜晶体管及其制备方法、阵列基板、显示器

Publications (2)

Publication Number Publication Date
CN103500764A CN103500764A (zh) 2014-01-08
CN103500764B true CN103500764B (zh) 2016-03-30

Family

ID=49865952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310495817.6A Active CN103500764B (zh) 2013-10-21 2013-10-21 一种薄膜晶体管及其制备方法、阵列基板、显示器

Country Status (3)

Country Link
US (1) US9929277B2 (zh)
CN (1) CN103500764B (zh)
WO (1) WO2015058581A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500764B (zh) 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103779232B (zh) 2014-01-28 2016-08-17 北京京东方光电科技有限公司 一种薄膜晶体管的制作方法
CN104362179B (zh) * 2014-10-13 2017-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN104300007A (zh) * 2014-10-27 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
JP6284285B2 (ja) * 2015-01-07 2018-02-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN104916546B (zh) * 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
CN105140290B (zh) * 2015-06-26 2019-01-29 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板和液晶显示面板
CN105280717B (zh) * 2015-09-23 2018-04-20 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
CN105304652B (zh) * 2015-11-25 2018-04-03 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
KR102416470B1 (ko) * 2015-12-21 2022-07-04 엘지디스플레이 주식회사 광효율 향상을 위한 표시패널, 표시장치 및 표시패널을 제조하는 방법
CN105702586B (zh) * 2016-04-28 2019-06-07 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、其制作方法及显示装置
CN105977205B (zh) 2016-05-10 2019-10-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
KR102573690B1 (ko) * 2016-09-30 2023-09-04 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
CN106298958A (zh) * 2016-10-13 2017-01-04 中山大学 氧化物薄膜晶体管及制备方法、显示装置及照相装置
CN108573928B (zh) * 2018-04-13 2020-12-29 Tcl华星光电技术有限公司 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN110047738B (zh) * 2019-04-24 2022-04-26 合肥鑫晟光电科技有限公司 掩膜版、薄膜晶体管和阵列基板及制作方法、显示装置
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN113809182B (zh) * 2020-06-16 2023-09-08 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及其制备方法、阵列基板
CN112103246A (zh) * 2020-09-23 2020-12-18 福建华佳彩有限公司 一种tft阵列基板结构及制作方法
CN112802904A (zh) * 2020-12-29 2021-05-14 重庆先进光电显示技术研究院 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置
CN115411113A (zh) * 2021-05-28 2022-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN116799007A (zh) * 2022-03-14 2023-09-22 长鑫存储技术有限公司 半导体结构、阵列结构、多层堆叠结构及其制备方法
CN115295564A (zh) * 2022-09-27 2022-11-04 广州华星光电半导体显示技术有限公司 阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767175A (zh) * 2004-10-06 2006-05-03 三星电子株式会社 薄膜晶体管阵列面板的制造方法
CN101266951A (zh) * 2008-05-05 2008-09-17 友达光电股份有限公司 显示装置的栅极驱动电路以及制作显示装置的器件的方法
CN101630692A (zh) * 2008-07-14 2010-01-20 三星电子株式会社 沟道层和包括该沟道层的晶体管
CN101688286A (zh) * 2007-04-27 2010-03-31 应用材料股份有限公司 利用氮气通过反应溅射锌靶形成的薄膜半导体材料
CN103123910A (zh) * 2012-10-31 2013-05-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
KR101268388B1 (ko) * 2005-12-30 2013-05-28 엘지디스플레이 주식회사 액정표시소자 제조방법
KR101278477B1 (ko) * 2006-11-07 2013-06-24 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
TW200915573A (en) 2007-09-29 2009-04-01 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and fabricating methods thereof
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8013339B2 (en) * 2009-06-01 2011-09-06 Ishiang Shih Thin film transistors and arrays with controllable threshold voltages and off state leakage current
JP5889791B2 (ja) * 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
JP5209146B2 (ja) * 2010-03-11 2013-06-12 シャープ株式会社 半導体装置およびその製造方法
CN102769039A (zh) * 2012-01-13 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示器件
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN102709239B (zh) * 2012-04-20 2014-12-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN103500710B (zh) 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767175A (zh) * 2004-10-06 2006-05-03 三星电子株式会社 薄膜晶体管阵列面板的制造方法
CN101688286A (zh) * 2007-04-27 2010-03-31 应用材料股份有限公司 利用氮气通过反应溅射锌靶形成的薄膜半导体材料
CN101266951A (zh) * 2008-05-05 2008-09-17 友达光电股份有限公司 显示装置的栅极驱动电路以及制作显示装置的器件的方法
CN101630692A (zh) * 2008-07-14 2010-01-20 三星电子株式会社 沟道层和包括该沟道层的晶体管
CN103123910A (zh) * 2012-10-31 2013-05-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
US9929277B2 (en) 2018-03-27
WO2015058581A1 (zh) 2015-04-30
US20160005870A1 (en) 2016-01-07
CN103500764A (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
CN103500764B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
KR102132445B1 (ko) 액정 디스플레이 패널 및 이의 제조 방법
CN103560110B (zh) 一种阵列基板及其制备方法、显示装置
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104022078B (zh) 一种阵列基板的制备方法
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN101211930A (zh) 薄膜晶体管阵列基板及其制造方法
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104157613B (zh) 一种阵列基板的制备方法
CN103018977B (zh) 一种阵列基板及其制造方法
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN103765597A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN109524419A (zh) Tft阵列基板的制作方法
JP2015515125A (ja) 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN103137555B (zh) 薄膜晶体管液晶显示器件及其制造方法
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
CN101022092B (zh) 显示装置的制造方法
CN105514173A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
CN109698205A (zh) 有源矩阵基板及其制造方法
CN102931139A (zh) 阵列基板及其制造方法、显示装置
CN103219341B (zh) 一种阵列基板及制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant