CN110600553A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN110600553A
CN110600553A CN201910732775.0A CN201910732775A CN110600553A CN 110600553 A CN110600553 A CN 110600553A CN 201910732775 A CN201910732775 A CN 201910732775A CN 110600553 A CN110600553 A CN 110600553A
Authority
CN
China
Prior art keywords
active layer
layer
thin film
film transistor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910732775.0A
Other languages
English (en)
Inventor
刘方梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910732775.0A priority Critical patent/CN110600553A/zh
Priority to US16/618,369 priority patent/US20210184039A1/en
Priority to PCT/CN2019/115430 priority patent/WO2021027092A1/zh
Publication of CN110600553A publication Critical patent/CN110600553A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种薄膜晶体管及其制造方法，所述薄膜晶体管包括一基板；一闸极，设置于所述基板上；一绝缘层，覆盖所述闸极；一第一有源层，设置在所述绝缘层上且位于所述闸极上方；一第二有源层，设置在所述第一有源层上，所述第二有源层的材料为由氮填补氧空缺的金属氧化物；一源极，设置在所述第二有源层上；一漏极，设置在所述第二有源层上，所述漏极与所述源极分别位于所述闸极的相对二侧上方；及一保护层，包覆所述第一有源层、所述第二有源层、所述源极及所述漏极。

Description

薄膜晶体管及其制造方法
技术领域
本发明是有关于一种金属氧化物半导体元件及其制造方法，特别是有关于一种背沟道蚀刻型金属氧化物的薄膜晶体管及其制造方法。
背景技术
背沟道蚀刻型(BCE)金属氧化物的薄膜晶体管(TFT)具有工艺简单、寄生电容小及开口率高等优点。随着显示器导入GOA技术，对TFT器件电学性能的均匀性和稳定性的要求日益迫切。
以利用所述金属氧化物(如IGZO)作为有源层为例，现有薄膜晶体管制造方法在IGZO镀膜时会通过氩(Ar)电浆轰击IGZO靶材，并通过氧气控制IGZO中的氧空缺(oxygenvacancy)浓度，后续再于IGZO上以金属材料制造漏极/源极。
以钼钛合金与铜(Mo-Ti/Cu)制作所述源极/漏极为例，因为IGZO中的氧与所述源极/漏极的钛会互相结合，在所述源极/漏极与IGZO的接触面形成一层氧化钛(TiO)，导致IGZO中的氧空缺变多，由于产生一个氧空缺会释放两个自由电子，使得氧化钛周围区域的有源层(即IGZO)的导电性变高，造成实际沟道长度变短，使得沟道设计值较小的薄膜晶体管容易产生短沟道效应(DIBL)。
因此，现有技术存在缺陷，亟需改进。
发明内容
本发明提供一种薄膜晶体管及其制造方法，以解决现有技术所存在的薄膜晶体管易产生短沟道效应的问题。
为了解决上述问题，本发明的一方面提供一种薄膜晶体管，包括：一基板；一闸极，设置于所述基板上；一绝缘层，覆盖所述闸极；一第一有源层，设置在所述绝缘层上且位于所述闸极上方；一第二有源层，设置在所述第一有源层上，所述第二有源层的材料为由氮填补氧空缺的金属氧化物；一源极，设置在所述第二有源层上；一漏极，设置在所述第二有源层上，所述漏极与所述源极分别位于所述闸极的相对二侧上方；及一保护层，包覆所述第一有源层、所述第二有源层、所述源极及所述漏极。
在本发明的一实施例中，所述第一有源层的材料为由氧填补氧空缺的金属氧化物。
在本发明的一实施例中，所述源极及所述漏极中的每个具有一金属氮化物层，所述金属氮化物层抵接所述第二有源层。
在本发明的一实施例中，所述源极及所述漏极中的每个具有一金属部，所述金属部远离所述第二有源层。
在本发明的一实施例中，所述第一有源层的一厚度范围具有一第一上限值及一第一下限值，所述第二有源层的一厚度范围具有一第二上限值及一第二下限值，所述第二上限值等于所述第一下限值。
本发明的另一方面提供一种薄膜晶体管的制造方法，包括：准备一基板；在所述基板上制造一闸极；沉积一绝缘层，所述绝缘层覆盖所述闸极；在所述绝缘层上沉积金属氧化物作为一第一有源层；在所述第一有源层上沉积金属氧化物作为一第二有源层，沉积所述第二有源层的过程中通入氩气及氮气；在所述第二有源层上制造一源极及一漏极；及沉积一保护层，所述保护层包覆所述第一有源层、所述第二有源层、所述源极及所述漏极。
在本发明的一实施例中，沉积所述第一有源层的过程中通入氩气及氧气。
在本发明的一实施例中，所述源极及所述漏极中的每个具有一金属氮化物层，所述金属氮化物层抵接所述第二有源层。
在本发明的一实施例中，所述源极及所述漏极中的每个具有一金属部，所述金属部远离所述第二有源层。
在本发明的一实施例中，所述第一有源层的一厚度范围具有一第一上限值及一第一下限值，所述第二有源层的一厚度范围具有一第二上限值及一第二下限值，所述第二上限值等于所述第一下限值。
与其他技术(如采用单层结构有源层)相较，本发明的薄膜晶体管及其制造方法采用双层结构有源层，沉积所述第二有源层的过程中通入氩气及氮气，氮比氧更能停留在所述第二有源层中填补氧空缺，使得本发明的有效沟道的长度较长，可用于抑制短沟道效应，有效改善采用单层结构的薄膜晶体管容易产生短沟道效应的情况。
附图说明
图1是本发明一实施例的薄膜晶体管的示意图。
图2是与本发明上述实施例作为对比的另一种薄膜晶体管的示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
本发明一实施例的薄膜晶体管的制造方法可用于制造一种背沟道蚀刻(BCE)型金属氧化物的薄膜晶体管，例如：所述金属氧化物可以为氧化铟镓锌(IGZO)，但不以此为限，所述金属氧化物还可以选自诸如氧化锌(ZnO)、氧化铟(InO)、氧化镓(GaO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化锡锌(ZTO)及氧化铟锌锡(IZTO)或其他材料，在本实施例中主要以IGZO为例进行说明，以下举例说明上述薄膜晶体管的实施细节，但不以此为限。
请参照图1所示，如图1所示，本发明一实施例的薄膜晶体管可包括一基板1、一闸极2、一绝缘层3、一第一有源层4a、一第二有源层4b、一源极5a、一漏极5b及一保护层6。所述闸极2可设置于所述基板1上；所述绝缘层3可覆盖所述闸极2；所述第一有源层4a可设置在所述绝缘层3上且位于所述闸极2上方；所述第二有源层4b可设置在所述第一有源层4a上，所述第二有源层4b的材料为由氮(N)填补氧空缺(oxygen vacancy)的金属氧化物；所述源极5a可设置在所述第二有源层4b上；所述漏极5b可设置在所述第二有源层4b上，所述漏极5b与所述源极5a分别位于所述闸极2的相对二侧上方；所述保护层6可包覆所述第一有源层4a、所述第二有源层4b、所述源极5a及所述漏极5b，以保护所述第一有源层4a、所述第二有源层4b、所述源极5a及所述漏极5b不受外界环境影响，具体地，所述保护层6还可覆盖所述绝缘层3，例如：在所述绝缘层3上沉积所述保护层6。
举例来说，如图1所示，所述基板1的材料可为玻璃或柔性基板材料等；所述闸极2的材料可为金属材料，例如：钼钛合金与铜(Mo-Ti/Cu)混合物或钼与铜(Mo/Cu)混合物等；所述绝缘层3的材料可为氧化硅(SiOx)或氮化硅(SiNx)，其中x为可合理存在的数量。
如图1所示，所述第一有源层4a的材料可为由氧(O)填补氧空缺的金属氧化物，例如：由氧离子填补氧空缺的IGZO等；所述第二有源层4b的材料可为由氮(N)填补氧空缺的金属氧化物，例如：由氮离子填补氧空缺的IGZO等。从而，可以利用氮的电负性比氧弱的特性，有效地利用氮离子填补金属氧化物的氧空缺，缩小导电区域，以增加有效沟道的长度。
在此实施例中，所述第一有源层4a的一厚度范围具有一第一上限值(如)及一第一下限值(如)，所述第二有源层4b的一厚度范围具有一第二上限值(如)及一第二下限值(如)，所述第二上限值等于所述第一下限值。
如图1所示，所述源极5a及所述漏极5b中的每个的材料可选自诸如铜(Cu)、铝(Al)、镍(Ni)、镁(Mg)、铬(Cr)、钛(Ti)、钼(Mo)、钨(W)或其合金，所述源极5a及所述漏极5b中的每个具有一金属氮化物层51，例如：氮化钛(TiN)等，所述金属氮化物层51抵接所述第二有源层4b，所述源极5a与所述漏极5b还可具有一金属部52，例如：钼钛合金与铜(Mo-Ti/Cu)的混合物，所述金属部52远离所述第二有源层4b，可防止出现底切(undercut)。
从而，本发明上述实施例薄膜晶体管采用双层结构有源层(如IGZO)，所述源极、漏极与所述第二有源层表面处的导电区域只会形成一层相对较薄的金属氮化物，所述导电区域变短，使得所述二导电区域之间的一沟道区域的有效沟道的长度变长。以下举例说明上述薄膜晶体管的制造方法，但不以此为限。
请再参照图1所示，本发明上述实施例的薄膜晶体管的制造方法可包括下列步骤：准备一基板1；在所述基板1上制造一闸极2；沉积一绝缘层(GI)3，所述绝缘层3覆盖所述闸极2；在所述绝缘层3上沉积金属氧化物作为一第一有源层4a；在所述第一有源层4a上沉积金属氧化物作为一第二有源层4b，沉积所述第二有源层4b的过程中通入氩气及氮气；在所述第二有源层4b上制造一源极5a及一漏极5b；及沉积一保护层(PV)6，所述保护层6可包覆所述第一有源层4a、所述第二有源层4b、所述源极5a及所述漏极5b，具体地，所述保护层6还可覆盖所述绝缘层3。
举例来说，如图1所示，首先，准备所述基板1，例如：将可用于制造薄膜晶体管的基板1(如玻璃基板)进行清洗和预烘烤，以利进行后续步骤。
接着，在所述基板1上制造所述闸极2，例如：可利用物理气相沉积法(PVD)在所述基板1上沉积所述栅极2，所述闸极2的材料可为钼钛合金与铜(Mo-Ti/Cu),所述闸极2的厚度可介于3300至(angstrom，埃)之间，并可用图案化技术(诸如黄光及蚀刻技术等)定义出一图形。
接着，沉积所述绝缘层3，例如：在所述栅极2上利用等离子体增强化学气相沉积法(PECVD)沉积一层氧化硅(SiOx)薄膜作为所述绝缘层3，但不以此为限，也可改为沉积一层氮化硅(SiNx)薄膜作为所述绝缘层3，所述绝缘层3的厚度可介于1000至之间。
接着，在所述绝缘层3上沉积金属氧化物作为所述第一有源层4a，例如：在所述绝缘层3上利用PVD沉积一层IGZO作为所述第一有源层4a层,其沉积过程中通入氩气与氧气(Ar/O2)的混合气体，其混合比例可依实际应用进行调整，所述第一有源层4a层的沉积厚度可介于200至之间。
接着，在所述第一有源层4a上沉积金属氧化物作为所述第二有源层4b，例如：可利用PECVD沉积另一层IGZO层作为所述第二有源层4b,其沉积过程中通入氩气与氮气(Ar/N2)的混合气体，其混合比例可依实际应用进行调整，所述第二有源层4b的沉积厚度可介于50至之间，并可用诸如黄光及蚀刻技术定义出一图形。
接着，在所述第二有源层4b上制造所述源极5a及漏极5b，例如：在所述第二有源层4b上利用PVD沉积所述源极5a及漏极5b，沉积所述源极5a及漏极5b的材料可例如为Mo-Ti/Cu等，所述源极5a及漏极5b的厚度可介于3300至之间，并可用诸如黄光及蚀刻技术定义出一图形。
接着，沉积所述保护层6，例如：可利用PECVD沉积至少一层SiOx或SiNx或SiOx/SiNx薄膜作为所述保护层6，所述保护层6的厚度可介于1000至之间。
应被注意的是，如图1所示，本发明上述实施例的有源层(如IGZO)采用双层结构，所述第一有源层4a沉积镀膜时载气采用氩气与氧气(Ar/O2)混合；所述第二有源层4b沉积镀膜时载气用氩气与氮气(Ar/N2)混合，由于氮跟氧一样可填补氧空缺，但氮的电负性比氧弱，采用氮气取代氧气，使得与所述源极5a及漏极5b的金属元素起化学反应的离子数量较少。例如：少量的氮离子与所述源极5a、漏极5b中的钛反应，不会像钛与大量的氧离子反应那么强烈。
从而，如图1所示，本发明上述实施例的所述源极5a、漏极5b在所述第二有源层4b的多个导电区域41周围只会取得少量的氮形成一层相对较薄的金属氮化物(如TiN)，将有更多的氮停留在所述第二有源层4b中填补氧空缺，所述导电区域41变短，使得在所述导电区域41之间的一沟道区域42的有效沟道的长度L1变长。
对比地，如图2所示，采用单层结构有源层的另一种薄膜晶体管例如包括一基板91、一闸极92、一绝缘层93、一有源层94、一源极95a、一漏极95b及一保护层96。因为有源层(如IGZO)94中的氧与所述源极95a/漏极95b(如Mo-Ti/Cu)的钛容易互相结合，在所述源极95a/漏极95b形成与IGZO接触的一氧化钛(TiO)层951及一金属部952，由于所述有源层94中的氧空缺较多，使得所述氧化钛层951周围的二导电区域941的导电性变高，造成所述二导电区域941之间的一沟道区域942的有效沟道的长度L2变短，使得沟道设计值较小的薄膜晶体管容易产生短沟道效应。
从而，与其他技术(如采用单层结构有源层)相较，本发明的薄膜晶体管及其制造方法采用双层结构有源层，沉积所述第二有源层的过程中通入氩气及氮气，氮比氧更能停留在所述第二有源层中填补氧空缺，使得本发明的有效沟道的长度比较长(如图1的L1大于图2的L2)，可用于抑制短沟道效应，有效改善采用单层结构的薄膜晶体管容易产生短沟道效应的情况。
综上所述，虽然本申请已经以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种薄膜晶体管，其特征在于：包括：
一基板；
一闸极，设置于所述基板上；
一绝缘层，覆盖所述闸极；
一第一有源层，设置在所述绝缘层上且位于所述闸极上方；
一第二有源层，设置在所述第一有源层上，所述第二有源层的材料为由氮填补氧空缺的金属氧化物；
一源极，设置在所述第二有源层上；
一漏极，设置在所述第二有源层上，所述漏极与所述源极分别位于所述闸极的相对二侧上方；及
一保护层，包覆所述第一有源层、所述第二有源层、所述源极及所述漏极。
2.如权利要求1所述的薄膜晶体管，其特征在于：所述第一有源层的材料为由氧填补氧空缺的金属氧化物。
3.如权利要求1所述的薄膜晶体管，其特征在于：所述源极及所述漏极中的每个具有一金属氮化物层，所述金属氮化物层抵接所述第二有源层。
4.如权利要求3所述的薄膜晶体管，其特征在于：所述源极及所述漏极中的每个具有一金属部，所述金属部远离所述第二有源层。
5.如权利要求1所述的薄膜晶体管，其特征在于：所述第一有源层的一厚度范围具有一第一上限值及一第一下限值，所述第二有源层的一厚度范围具有一第二上限值及一第二下限值，所述第二上限值等于所述第一下限值。
6.一种薄膜晶体管的制造方法，其特征在于：包括：
准备一基板；
在所述基板上制造一闸极；
沉积一绝缘层，所述绝缘层覆盖所述闸极；
在所述绝缘层上沉积金属氧化物作为一第一有源层；
在所述第一有源层上沉积金属氧化物作为一第二有源层，沉积所述第二有源层的过程中通入氩气及氮气；
在所述第二有源层上制造一源极及一漏极；及
沉积一保护层，所述保护层包覆所述第一有源层、所述第二有源层、所述源极及所述漏极。
7.如权利要求6所述的薄膜晶体管的制造方法，其特征在于：沉积所述第一有源层的过程中通入氩气及氧气。
8.如权利要求6所述的薄膜晶体管的制造方法，其特征在于：所述源极及所述漏极中的每个具有一金属氮化物层，所述金属氮化物层抵接所述第二有源层。
9.如权利要求8所述的薄膜晶体管的制造方法，其特征在于：所述源极及所述漏极中的每个具有一金属部，所述金属部远离所述第二有源层。
10.如权利要求6所述的薄膜晶体管的制造方法，其特征在于：所述第一有源层的一厚度范围具有一第一上限值及一第一下限值，所述第二有源层的一厚度范围具有一第二上限值及一第二下限值，所述第二上限值等于所述第一下限值。
CN201910732775.0A 2019-08-09 2019-08-09 薄膜晶体管及其制造方法 Pending CN110600553A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910732775.0A CN110600553A (zh) 2019-08-09 2019-08-09 薄膜晶体管及其制造方法
US16/618,369 US20210184039A1 (en) 2019-08-09 2019-11-04 Thin film transistor and method for manufacturing the same
PCT/CN2019/115430 WO2021027092A1 (zh) 2019-08-09 2019-11-04 薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910732775.0A CN110600553A (zh) 2019-08-09 2019-08-09 薄膜晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN110600553A true CN110600553A (zh) 2019-12-20

Family

ID=68853829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910732775.0A Pending CN110600553A (zh) 2019-08-09 2019-08-09 薄膜晶体管及其制造方法

Country Status (3)

Country Link
US (1) US20210184039A1 (zh)
CN (1) CN110600553A (zh)
WO (1) WO2021027092A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113054036A (zh) * 2021-03-15 2021-06-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229304A (zh) * 2010-11-30 2013-07-31 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN104167446A (zh) * 2014-07-14 2014-11-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN107452748A (zh) * 2016-06-01 2017-12-08 群创光电股份有限公司 元件基板以及显示装置
KR20190068171A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN106971944A (zh) * 2017-05-22 2017-07-21 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法及其结构
CN107331698B (zh) * 2017-07-19 2020-08-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229304A (zh) * 2010-11-30 2013-07-31 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN104167446A (zh) * 2014-07-14 2014-11-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN107452748A (zh) * 2016-06-01 2017-12-08 群创光电股份有限公司 元件基板以及显示装置
KR20190068171A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113054036A (zh) * 2021-03-15 2021-06-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板、显示装置

Also Published As

Publication number Publication date
US20210184039A1 (en) 2021-06-17
WO2021027092A1 (zh) 2021-02-18

Similar Documents

Publication Publication Date Title
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US9245966B2 (en) Wiring, thin film transistor, thin film transistor panel and methods for manufacturing the same
US8835216B2 (en) Thin-film transistor, method of fabricating the thin-film transistor, and display substrate using the thin-film transistor
EP2741335B1 (en) Transistors, methods of manufacturing transistors, and electronic devices including transistors
JP6398000B2 (ja) 薄膜トランジスタアレイ基板
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
CN103681751A (zh) 薄膜晶体管阵列基板及其制造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JPWO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US9123588B2 (en) Thin-film transistor circuit substrate and method of manufacturing the same
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
US10529750B2 (en) LTPS array substrate and method for producing the same
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
CN103489900B (zh) 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
US20050274947A1 (en) Structure of TFT electrode for preventing metal layer diffusion and manufacturing method therefor
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
CN110600553A (zh) 薄膜晶体管及其制造方法
KR102043082B1 (ko) 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
US20140183520A1 (en) Oxide thin film transistor structure and method thereof
US11217698B2 (en) Method of manufacturing a thin film transistor
KR102180511B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20110044633A (ko) 단일 구리 타겟을 이용한 박막트랜지스터 제조 방법 및 그 방법에 의한 박막 트랜지스터
KR20180033060A (ko) 박막 트랜지스터 및 그 제조 방법
US20220376076A1 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191220