CN107452748A - 元件基板以及显示装置 - Google Patents

元件基板以及显示装置 Download PDF

Info

Publication number
CN107452748A
CN107452748A CN201610928200.2A CN201610928200A CN107452748A CN 107452748 A CN107452748 A CN 107452748A CN 201610928200 A CN201610928200 A CN 201610928200A CN 107452748 A CN107452748 A CN 107452748A
Authority
CN
China
Prior art keywords
layer
substrate
metal oxide
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610928200.2A
Other languages
English (en)
Other versions
CN107452748B (zh
Inventor
锺旺成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to US15/604,663 priority Critical patent/US10483285B2/en
Publication of CN107452748A publication Critical patent/CN107452748A/zh
Application granted granted Critical
Publication of CN107452748B publication Critical patent/CN107452748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种元件基板以及显示装置,所述元件基板包括基板以及元件层。元件层配置于基板上,其中元件层包括多个主动元件,多个主动元件各包括栅极、栅极绝缘层、金属氧化物半导体层、源极以及漏极。栅极配置于基板上。栅极绝缘层配置于基板上且覆盖于栅极上。金属氧化物半导体层配置于栅极绝缘层上。源极以及漏极配置于金属氧化物半导体层上,其中源极以及漏极各包括第一层及第二层,第一层介于第二层及金属氧化物半导体层之间,且第一层的材料包括氮化钛。借此使得在制造主动元件的过程中,钛原子不易扩散进入金属氧化物半导体层中。因而使得元件基板及显示装置具有良好的信赖性。

Description

元件基板以及显示装置
技术领域
本发明是有关于一种元件基板以及显示装置。
背景技术
薄膜晶体管已广泛地应用在各种高阶显示装置中。由于市场快速竞争,显示装置的大小与显示色彩饱和度的需求快速增加,同时也增加对薄膜晶体管电性表现与稳定度的要求。金属氧化物(Metal oxide-based,MOSs)薄膜晶体管可在室温中制造,并且拥有良好的电流输出特性,较低的漏电流以及高于非晶硅薄膜晶体管(amorphous silicon thinfilm transistor,a-Si TFT)十倍以上的电子迁移率。因此,金属氧化物薄膜晶体管可分别降低显示装置的功率消耗与提升显示装置的操作频率,而成为取代传统的非晶硅薄膜晶体管的下个世代的主流驱动元件。
发明内容
本发明提供一种元件基板及显示装置,其具有良好的信赖性。
本发明的元件基板包括基板以及元件层。元件层配置于基板上,其中元件层包括多个主动元件,且多个主动元件各包括栅极、栅极绝缘层、金属氧化物半导体层、源极以及漏极。栅极配置于基板上。栅极绝缘层配置于基板上且覆盖于栅极上。金属氧化物半导体层配置于栅极绝缘层上。源极以及漏极配置于金属氧化物半导体层上,其中源极以及漏极各包括第一层及第二层,第一层介于第二层及金属氧化物半导体层之间,且第一层的材料包括氮化钛。
本发明的显示装置包括元件基板、对向基板以及显示层。元件基板包括基板以及元件层。元件层配置于基板上,其中元件层包括多个主动元件,且多个主动元件各包括栅极、栅极绝缘层、金属氧化物半导体层、源极以及漏极。栅极配置于基板上。栅极绝缘层配置于基板上且覆盖于栅极上。金属氧化物半导体层配置于栅极绝缘层上。源极以及漏极配置于金属氧化物半导体层上,其中源极以及漏极各自包括第一层及第二层,第一层介于第二层及金属氧化物半导体层之间,且第一层的材料包括氮化钛。对向基板配置于元件基板的对向。显示层位于元件基板与对向基板之间。
基于上述,在本发明的元件基板及显示装置中,通过主动元件包括栅极、栅极绝缘层、金属氧化物半导体层、源极以及漏极,其中源极与漏极各自包括自金属氧化物半导体层起依序堆叠的第一层及第二层,且第一层的材质包括氮化钛,借此使得在制造主动元件的过程中,钛原子不易扩散进入金属氧化物半导体层中,因而元件基板及显示装置具有良好的信赖性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施方式,并配合附图作详细说明如下。
附图说明
图1是本发明的一实施方式的显示装置的局部剖面示意图。
图2是本发明的一实施方式的元件基板的局部上视示意图。
图3是本发明的一实施方式的对向基板的局部上视示意图。
图4是本发明的另一实施方式的元件基板的局部剖面示意图。
附图标号说明:
10:显示装置;
100、20:元件基板;
102、112:基板;
104:元件层;
105a、105b、205a、205b:第一层;
106a、106b、206a、206b:第二层;
107a、107b:第三层;
110:对向基板;
114:对向电极层;
120:显示层;
BM:遮光图案层;
CF:彩色滤光图案;
CH:通道层;
D:漏极;
DL:数据线;
G:栅极;
GI:栅绝缘层;
H:接触窗开口;
O:凹陷部;
P1:第一部分;
P2:第二部分;
PE:像素电极;
PV:绝缘层;
S:源极;
SL:扫描线;
T:主动元件;
TH1:第一厚度;
TH2:第二厚度;
X:深度;
Y:距离;
Z:开口。
具体实施方式
本发明中所叙述之一结构(或层别、元件、基材)位于另一结构(或层别、元件、基材)之上,可以指二结构相邻且直接连接,而一结构的下侧表面相邻且直接连接于另一结构的上侧表面,或是可以指二结构相邻而非直接连接,二结构之间具有至少一中介结构(或中介层别、中介元件、中介基材、中介间隔),一结构的下侧表面相邻或直接连接于中介结构的上侧表面,另一结构的上侧表面相邻或直接连接于中介结构的下侧表面,而中介结构可以是单层或多层的实体结构或非实体结构所组成,并无限制。
本发明中所叙述的电性连接或耦接,皆可以指直接连接或间接连接,于直接连接的情况下,两电路上元件的端点直接连接或以一导体线段互相连接,而于间接连接的情况下,两电路上元件的端点之间具有开关、二极管、电容、电感或其他非导线段的元件其中之一与至少一导电段或电阻的组合,或至少上述二者与至少一导电段或电阻的组合。
在本文中,只要有可能,相同或相似元件符号在附图和描述中用来表示相同或相似部分。
图1是本发明的一实施方式的显示装置的局部剖面示意图。图2是本发明的一实施方式元件基板的局部上视示意图。图3是本发明的一实施方式的对向基板的局部上视示意图。图2及图3中省略示出部分膜层,以清楚表示构件间的关系。
请同时参照图1、图2及图3,显示装置10包括元件基板100、对向基板110以及显示层120。在本实施方式中,显示装置10为液晶显示装置,显示层120的材质包括液晶。于其他实施方式中,显示装置10可为无机二极管发光显示装置、有机发光二极管显示装置或其他非液晶型态的主动型或被动型显示装置,而于该些其他实施方式中,可选择具有或者是省略对向基板110及位于对向基板之上的各类元件及膜层,则显示层120可以是有机发光二极管单元、无机发光二极管单元或其他类型显示层及显示单元所取代(例如电湿润显示介质、电泳显示介质、量子点显示介质等),不限于此。另外,本实施方式的显示装置10并不以图1、图2及图3中所绘者为限,所述领域具有通常知识者应理解,依据不同的设计需求,显示装置10也可具有其他构型,或也可更进一步设置有其他所需的构件,例如配向膜、偏光片、共用电极层、共用电极线、电路储存电容器等等,不限于此。
元件基板100包括基板102以及配置于基板102上的元件层104。基板102的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如:导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料其中之一的单层或堆叠,或上述至少二种材料的堆叠或混合,不限于此。于本实施方式中,元件层104直接接触基板102,二者之间并无中介层。于其他实施方式中,元件层104与基板102之间可具有中介层,例如缓冲层,缓冲层的材料可以为(但不限于此):氧化硅、氮化硅、氮氧化硅、氧化铝、聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料其中之一的单层或堆叠,或上述至少二种材料的堆叠或混合,且该缓冲层可作为晶格匹配、阻水氧入侵、表面平坦化、抗反射等等效果,但不限于此。
元件层104包括多个主动元件T。元件层104还包括多条扫描线SL、多条数据线DL、绝缘层PV以及多个像素电极PE。为了方便说明起见,图1中仅示出一个主动元件T以及一个像素电极PE,但实际上元件层104包括阵列排列的多个主动元件T以及多个像素电极PE(如图2所示)。
多条扫描线SL与多条数据线DL的延伸方向不相同,较佳的是多条扫描线SL的延伸方向与多条数据线DL的延伸方向垂直。此外,多条扫描线SL与多条数据线DL是位于不相同的膜层,且多条扫描线SL与多条数据线DL之间夹有栅极绝缘层GI(于后文进行详细描述)或其他单层或多层绝缘材质。基于导电性的考量,多条扫描线SL以及多条数据线DL一般是使用金属材料。然而,本发明并不限于此,在其他实施方式中,多条扫描线SL以及多条数据线DL也可以为例如(但不限于):合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等的其他导电材料其中之一的单层或堆叠,或是金属材料与前述其它导电材料的堆叠或混合,不限于此。
多个主动元件T阵列排列于基板102上。每一主动元件T与多条扫描线SL中的一者及多条数据线DL中的一者电性连接。在本实施方式中,每一主动元件T包括栅极G、栅极绝缘层GI、金属氧化物半导体层CH、源极S与漏极D。在本实施方式中,主动元件T为底栅极式结构(bottom gate type),而于其他实施方式中,主动元件T可以是顶栅极式结构(top gatetype)或共平面式(coplanar type)结构,不限于此。
在本实施方式中,栅极G与扫描线SL为连续的导电图案,此表示栅极G与扫描线SL电性连接。从另一观点而言,在本实施方式中,栅极G与扫描线SL属于同一膜层,也即栅极G与扫描线SL由相同材质并以相同制程所构成。在一实施方式中,栅极G与扫描线SL的形成方法例如包括:对导电材料层进行黄光微影蚀刻制程。在其他实施方式中,栅极G与扫描线SL可属于二个不同的膜层以不同制程所构成,并且可包括相同材质或不同材质,不限于此。
在本实施方式中,栅极绝缘层GI配置在基板102上且覆盖栅极G。在其他实施方式中,栅极绝缘层GI配置在基板102上且覆盖半导体层,且栅极绝缘层GI介于栅极G及半导体层之间。栅极绝缘层GI的材质例如包括(但不限于):无机材料、有机材料单一或其组合,其中无机材料例如包括(但不限于):氧化硅、氮化硅、氮氧化硅、氧化铝,有机材料例如包括(但不限于):聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料其中之一的单层或堆叠,或上述至少二种材料的堆叠或混合;。在一实施方式中,栅极绝缘层GI例如可利用物理气相沉积法或化学气相沉积法全面性地沉积在基板102上。另外,图2中省略示出栅极绝缘层GI。
在本实施方式中,金属氧化物半导体层CH配置于栅极绝缘层GI上,并对应栅极G。在其他实施方式中,金属氧化物半导体层CH被栅极绝缘层GI覆盖,且金属氧化物半导体层CH对应栅极G。在本实施方式中,金属氧化物半导体层CH的材质例如包括(但不限于):氧化铟镓锌(IGZO)、氧化铝锌(AZO)、氧化铟锡锌(ITZO)、或氧化锌(ZnO)其中之一的单层或堆叠,或上述至少二种材料的堆叠或混合。也就是说,在本实施方式中,主动元件T是金属氧化物半导体薄膜晶体管。
另外,在本实施方式中,金属氧化物半导体层CH具有凹陷部O。在一实施方式中,凹陷部O的形成方法例如包括:以源极S与漏极D为掩模,对金属氧化物半导体层CH进行干式蚀刻制程,其中干式蚀刻气体例如包括氯气(Cl2)、四氟化碳(CF4)、氧气(O2)、三氯化硼(BCl3)、或六氟化硫(SF6)其中之一或至少二种材料的混合。也就是说,在本实施方式中,主动元件T属于底栅极式背通道蚀刻(back channel etch)型态。另外,通过凹陷部O的形成,金属氧化物半导体层CH具有第一部分P1及第二部分P2,其中源极S与漏极D覆盖第一部分P1,源极S与漏极D未覆盖第二部分P2,且第一部分P1的第一厚度TH1大于第二部分P2的第二厚度TH2。在本实施方式中,凹陷部O的深度X(即第一厚度TH1与第二厚度TH2的差异)例如是约还例如是约
源极S与漏极D配置于金属氧化物半导体层CH上。在本实施方式中,源极S与漏极D属于叠层电极。详细而言,在本实施方式中,源极S包括第一层105a、第二层106a及第三层107a,且漏极D包括第一层105b、第二层106b及第三层107b,其中第一层105a、第二层106a及第三层107a自金属氧化物半导体层CH起依序堆叠,第一层105b、第二层106b及第三层107b自金属氧化物半导体层CH起依序堆叠。换句话说,源极S的第一层105a介于金属氧化物半导体层CH与第二层106a之间,第二层106a介于第一层105a与第三层107a之间,漏极D的第一层105b介于金属氧化物半导体层CH与第二层106b之间,第二层106b介于第一层105b与第三层107b之间,第一层105a、第二层106a及第三层107a彼此直接接触,第一层105b、第二层106b及第三层107b彼此直接接触。另外,在本实施方式中,第一层105a及第一层105b分别皆与金属氧化物半导体层CH直接接触。在其他实施方式中,第一层105a及第一层105b与金属氧化物半导体层CH之间还具有至少一中介层,第一层105a及第一层105b与金属氧化物半导体层CH非直接接触。在其他实施方式中,第一层105a、第二层106a及第三层107a之间可分别具有至少一绝缘层,第一层105a、第二层106a及第三层107a非直接接触,而第一层105b、第二层106b及第三层107b可分别具有至少一绝缘层,第一层105b、第二层106b及第三层107b非直接接触。
在本实施方式中,第一层105a与第一层105b属于同一膜层、第二层106a与第二层106b属于同一膜层、第三层107与第三层107b属于同一膜层,也即第一层105a与第一层105b由相同材质所构成、第二层106a与第二层106b由相同材质所构成、第三层107与第三层107b由相同材质所构成。在本实施方式中,第一层105a与第一层105b的材质包括氮化钛。详细而言,在本实施方式中,用于第一层105a与第一层105b的氮化钛为TiNx,其中x约为0.05至1.5,较佳约为0.1至1.2。在本实施方式中,第二层106a与第二层106b的材质包括(但不限于):铝、铜或银。在本实施方式中,第三层107与第三层107b的材质包括(但不限于):氮化钼、钼、钛或镁其中之一的单层或堆叠,或上述至少二种材料的堆叠或混合。
另外,在本实施方式中,源极S与数据线DL为连续的导电图案,此表示源极S与数据线DL电性连接。从另一观点而言,在本实施方式中,源极S与数据线DL包括相同的叠层,也即数据线DL也包括第一层105a、第二层106a及第三层107a。在其他实施方式中,源极S与数据线DL可包括不同叠层,且以不同制程所构成,不限于此。在其他实施方式中,与数据线DL电性连接的也可为漏极D。
在一实施方式中,源极S、漏极D与数据线DL的形成方法例如包括以下步骤,但本发明并不限于此。首先,于基板102上依序形成第一成膜材料层、第二成膜材料层、及第三成膜材料层,其中第一成膜材料层的材质为氮化钛,第二成膜材料层的材质为铝,第三成膜材料层的材质为氮化钼,且形成方法为物理气相沉积法或化学气相沉积法。接着,使第一成膜材料层、第二成膜材料层、及第三成膜材料层经黄光微影制程后,以湿式蚀刻制程对第三成膜材料层及第二成膜材料层进行蚀刻,并以干式蚀刻制程对第一成膜材料层进行蚀刻,其中在湿式蚀刻制程中所使用的蚀刻液例如是包括磷酸(H3PO4)、硝酸(HNO3)及醋酸(CH3COOH)之单一,或以上述至少二种材料各种比例所形成的混合物,在干式蚀刻制程中所使用的干式蚀刻气体例如是氯气(Cl2)、四氟化碳(CF4)、氧气(O2)、三氯化硼(BCl3)、或六氟化硫(SF6)其中之一,或上述至少两种材料的混合。
另外,在本实施方式中,第一层105a、第二层106a及第三层107a的轮廓,以及第一层105b、第二层106b及第三层107b的轮廓可形成阶梯状。详细而言,在本实施方式中,第一层105a的边缘与第二层106a的边缘之间,以及第一层105b的边缘与第二层106b的边缘之间皆相距一距离Y,所述距离Y例如是0.1μm至3μm。
另外,在本实施方式中,第一层105a与第一层105b的厚度例如是第二层106a与第二层106b的厚度例如是第三层107与第三层107b的厚度例如是
值得说明的是,在本实施方式中,通过第一层105a与第一层105b的材质包括氮化钛,借此使得在主动元件T的制造过程中,第一成膜材料层中的钛原子不易扩散进入金属氧化物半导体层CH中,进而减少金属氧化物半导体层CH表面中的氧原子与钛原子键结所造成的缺氧现象。当金属氧化物半导体层中的未受源极与漏极覆盖的部分发生缺氧现象时,主动元件的电性表现容易产生改变,借此使得显示装置的信赖性降低。有鉴于此,和源极与漏极中的与金属氧化物半导体层直接接触的膜层的材料为钛的现有显示装置相比,通过第一层105a与第一层105b的材质包括氮化钛,显示装置10能够具有较良好的信赖性。
以下,将列举实施例1以及比较例1的金属氧化物半导体薄膜晶体管,并对各金属氧化物半导体薄膜晶体管中的金属氧化物半导体层表面进行二次离子质谱(SIMS)分析,以更具体地描述本发明的特征。虽然描述了以下实施例1,但是在不逾越本发明范畴的情况下,可适当地改变所用材料、处理细节等。因此,不应由下文所述的实施例对本发明作出限制性地解释。
在实施例1的金属氧化物半导体薄膜晶体管中,栅极的材质由下至上为钕铝合金\钼(AlNd\Mo)、栅极绝缘层的材质由下至上为氮化硅\氧化硅(SiNx\SiOx)、金属氧化物半导体层的材质为IGZO、源极与漏极的第一层的材质为氮化钛、源极与漏极的第二层的材质为铝、源极与漏极的第三层的材质为氮化钼。
在比较例1的金属氧化物半导体薄膜晶体管中,栅极的材质由下至上为钕铝合金\钼(AlNd\Mo)、栅极绝缘层的材质由下至上为氮化硅\氧化硅(SiNx\SiOx)、金属氧化物半导体层的材质为IGZO、源极与漏极的第一层的材质为钛、源极与漏极的第二层的材质为铝、源极与漏极的第三层的材质为氮化钼。
在制作实施例1及比较例1的金属氧化物半导体薄膜晶体管的过程中,在以源极与漏极作为掩膜,对金属氧化物半导体层进行蚀刻之前及之后,分别使用二次离子质谱仪(由EAG(Evans Analytical)分析),对由源极与漏极所暴露出的金属氧化物半导体层的表面进行钛原子浓度的分析,其中蚀刻深度约为并且,前述分析结果记载于表1中。
表1
由表1可知,与第一层的材质为钛的比较例1的金属氧化物半导体薄膜晶体管相比,第一层的材质为氮化钛的实施例1的金属氧化物半导体薄膜晶体管在对金属氧化物半导体层进行蚀刻后,分析到的钛原子浓度明显降低到3.35×1019atoms/cc。此结果证实,通过使用氮化钛作为源极与漏极的第一层的材质,在制作过程中,钛原子不易扩散进入金属氧化物半导体层中。另外,由此结果也可知,与第一层的材质为钛的比较例1的金属氧化物半导体薄膜晶体管相比,对第一层的材质为氮化钛的实施例1的金属氧化物半导体薄膜晶体管中的金属氧化物半导体层蚀刻较小的深度,即可有效降低缺氧现象所导致的电性改变。
另外一提的是,在本实施方式中,通过第一层105a与第一层105b的材质包括氮化钛,第一层105a与第一层105b得以作为阻障层,以阻挡第二层106a与第二层106b中的金属原子扩散进入金属氧化物半导体层CH中,因而避免影响主动元件T的电性表现。
绝缘层PV覆盖主动元件T,以保护主动元件T。绝缘层PV的材质可为(但不限于):无机材料、有机材料的单一或其组合,其中无机材料例如是(但不限于):氧化硅、氮化硅、氮氧化硅、氧化铝,有机材料例如是(但不限于):聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料其中之一的单层或堆叠,或上述至少二种材料的堆叠或混合。于其他实施方式中,绝缘层PV与主动元件T之间可具有至少一绝缘层,绝缘层PV与主动元件T非直接接触。在一实施方式中,绝缘层PV例如可利用物理气相沉积法或化学气相沉积法全面性地沉积在基板102上。另外,图2中省略示出绝缘层PV。
多个像素电极PE对应多个主动元件T而设置,多个像素电极PE设置于绝缘层PV上。详细而言,在本实施方式中,一个像素电极PE与一个主动元件T电性连接。另外,在本实施方式中,像素电极PE是通过接触窗开口H而与漏极D电性连接。接触窗开口H设置于绝缘层PV中,以暴露出部分的漏极D。于其他实施方式中,接触窗开口H也可暴露出部分的源极S。于其他实施方式中,多个像素电极PE与绝缘层PV之间可具有至少一绝缘层,多个像素电极PE与绝缘层PV非直接接触。
像素电极PE可为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。穿透式像素电极的材质包括金属氧化物,例如是(但不限于):氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锡(ATO)、氧化铝锌、或其他合适的金属氧化物其中之一的单层或堆叠,或者是上述至少二者的堆叠或混合。反射式像素电极的材质包括具有高反射率的导电材料,例如是(但不限于):银(Ag)、铝(Al)、或其他合适的导电材料其中之一的单层或堆叠,或上述至少二种材料的堆叠或混合。
于本实施方式中,对向基板110配置于元件基板100的对向。于本实施方式中,对向基板110包括基板112以及配置于基板112上的遮光图案层BM、多个彩色滤光图案CF、及对向电极层114。于其他实施方式中,遮光图案层BM、多个彩色滤光图案CF、及对向电极层114也可选择性设置于基板102上,或是因显示方式不同,可选择不设置遮光图案层BM、多个彩色滤光图案CF、及对向电极层114的任一或全部。于其他实施例中基板112与遮光图案层BM、多个彩色滤光图案CF、及对向电极层114之间皆可具有至少一绝缘层,彼此非直接接触。
遮光图案层BM用以遮蔽显示装置10中不欲被看见的构件,如扫描线SL、数据线DL、主动元件T或其他未示出的线路等。详细而言,在本实施方式中,在空间上,遮光图案层BM与扫描线SL、数据线DL相重叠。然而,任何所属领域中具有通常知识者应理解,遮光图案层BM与扫描线SL、数据线DL可以是完全重叠或是部分重叠。另外,遮光图案层BM具有阵列排列的多个开口Z,开口Z对应主动元件T及像素电极PE设置。另外,遮光图案层BM的材质例如包括(但不限于):黑色树脂或其他合适的低反射绝缘材料其中之一的单层或堆叠,或上述至少二种材料的堆叠或混合。然而,本发明并不限于此。在其他实施方式中,遮光图案层BM的材质也可以是遮光金属或其他合适的低反射材料,并且倘若遮光图案层BM的材质为遮光金属,则遮光图案层BM与对向电极层114之间还可包括配置绝缘层。于其他实施方式中,例如无机发光二极管显示器或有机发光二极管显示器,可选择配置或取消遮光图案层BM的设置。
多个彩色滤光图案CF对应遮光图案层BM的多个开口Z设置。彩色滤光图案CF例如包括红色滤光图案、绿色滤光图案及蓝色滤光图案,但本发明并不限于此。也可包括以透明光阻制成的透明滤光图案。于其他实施方式中,例如无机发光二极管显示器或有机发光二极管显示器,可选择配置或取消彩色滤光图案CF的设置。
对向电极层114位于遮光图案层BM及彩色滤光层CF上。对向电极层114的材质例如是(但不限于):氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锡(ATO)、氧化铝锌、或其他合适的金属氧化物其中之一的单层或堆迭,或者是上述至少二者的堆迭或混合。另外,在图3中省略示出绝缘层对向电极层114。
显示层120位于元件基板100与对向基板110之间。在本实施方式中,显示层120为液晶分子。液晶分子可为任何所属领域中具有通常知识者所周知的任一种液晶分子。
特别一提的是,虽然上述实施方式是以显示装置10为液晶显示装置为例进行说明,但本发明并不限于此。在其他实施方式中,本发明的显示装置也可以是无机发光二极管显示装置、有机发光二极管显示装置等。在本发明的显示装置为无机发光二极管显示装置的实施方式中,元件基板除了包括前述实施方式所描述的基板102、主动元件T外,可依据不同的设计需求设置所需的其他构件;显示层为无机发光二极管材料或元件单元;对向基板可为任何所属领域中具有通常知识者所周知的任一种对向基板。在本发明的显示装置为有机发光二极管显示装置的实施方式中,元件基板除了包括前述实施方式所描述的基板102、主动元件T外,可依据不同的设计需求设置所需的其他构件;显示层为有机发光二极管材料或元件单元;对向基板可为任何所属领域中具有通常知识者所周知的任一种对向基板。根据前文所述可知,通过源极S与漏极D的第一层105a与第一层105b的材质包括氮化钛,借此使得在主动元件T的制造过程中,钛原子不易扩散进入金属氧化物半导体层CH中,进而降低容易改变主动元件T的电性表现的缺氧现象。如此一来,与显示装置10相同,本发明的其他类型的显示装置通过包括主动元件T也具有良好的信赖性。
另外,虽然前述实施方式提出显示装置10,但本发明并不限于此。本发明的另一实施方式提出元件基板20,如图4所示。
另外,虽然在前述实施方式的元件基板100中,源极S包括第一层105a、第二层106a及第三层107a,且漏极D包括第一层105b、第二层106b及第三层107b,也即源极S与漏极D为三层结构,但本发明并不限于此。在图4的元件基板20中,源极S包括第一层205a及第二层206a,且漏极D包括第一层205b及第二层206b。也就是说,元件基板20中的源极S与漏极D为双层结构。详细而言,在图4的实施方式中,源极S的第一层205a介于金属氧化物半导体层CH与第二层206a之间,漏极D的第一层205b介于金属氧化物半导体层CH与第二层206b之间。
综上所述,在本发明的显示装置及元件基板中,通过元件基板中的主动元件包括栅极、栅极绝缘层、金属氧化物半导体层、源极以及漏极,其中源极以及漏极各自包括自金属氧化物半导体层起依序堆迭的第一层及第二层,且第一层的材质包括氮化钛,借此使得在制造主动元件的过程中,钛原子不易扩散进入金属氧化物半导体层中。如此一来,金属氧化物半导体层表面中容易使主动元件的电性表现改变的缺氧现象降低,因而使得元件基板及显示装置具有良好的信赖性。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种元件基板,其特征在于,包括:
基板;以及
元件层,配置于所述基板上,其中所述元件层包括多个主动元件,所述多个主动元件各包括:
栅极,配置于所述基板上;
栅极绝缘层,配置于所述基板上且覆盖于所述栅极上;
金属氧化物半导体层,配置于所述栅极绝缘层上;以及
源极以及漏极,配置于所述金属氧化物半导体层上,
其中所述源极以及所述漏极各包括第一层及第二层,所述第一层介于所述第二层及所述金属氧化物半导体层之间,且所述第一层的材质包括氮化钛。
2.根据权利要求1所述的元件基板,其中所述氮化钛为TiNx,其中x介于0.05至1.5。
3.根据权利要求1所述的元件基板,其中所述金属氧化物半导体层具有第一部分及第二部分,所述源极以及所述漏极覆盖所述第一部分,所述源极以及所述漏极未覆盖所述第二部分,所述第一部分具有第一厚度,所述第二部分具有第二厚度,所述第一厚度大于所述第二厚度。
4.根据权利要求3所述的元件基板,其中所述第一厚度与所述第二厚度的差异介于
5.根据权利要求1所述的元件基板,其中所述源极以及所述漏极还各包括第三层,所述第二层介于所述第一层与所述第三层之间,所述第二层的材质包括铝或铜至少其中之一,所述第三层的材质包括氮化钼、钼或钛至少其中之一。
6.一种显示装置,其特征在于,包括:
元件基板,包括基板以及元件层,所述元件层配置于所述基板上,其中所述元件层包括多个主动元件,所述多个主动元件各包括:
栅极,配置于所述基板上;
栅极绝缘层,配置于所述基板上且覆盖于所述栅极上;
金属氧化物半导体层,配置于所述栅极绝缘层上;
源极以及漏极,配置于所述金属氧化物半导体层上,其中所述源极以及所述漏极各包括第一层及第二层,所述第一层介于所述第二层及所述金属氧化物半导体层之间,且所述第一层的材质包括氮化钛;
对向基板,相对于所述元件基板配置;以及
显示层,位于所述元件基板与所述对向基板之间。
7.根据权利要求6所述的显示装置,其中所述氮化钛为TiNx,其中x介于0.05至1.5。
8.根据权利要求6所述的显示装置,其中所述金属氧化物半导体层具有第一部分及第二部分,所述源极以及所述漏极覆盖所述第一部分,所述源极以及所述漏极未覆盖所述第二部分,所述第一部分具有第一厚度,所述第二部分具有第二厚度,所述第一厚度大于所述第二厚度。
9.根据权利要求8所述的显示装置,其中所述第一厚度与所述第二厚度的差异介于
10.根据权利要求6所述的显示装置,其中所述元件基板的所述源极及所述漏极还各包括第三层,所述第二层介于所述第一层与所述第三层之间,所述第二层的材质包括铝或铜至少其中之一,所述第三层的材质包括氮化钼、钼或钛至少其中之一。
CN201610928200.2A 2016-06-01 2016-10-31 元件基板以及显示装置 Active CN107452748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/604,663 US10483285B2 (en) 2016-06-01 2017-05-25 Element substrate and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662343860P 2016-06-01 2016-06-01
US62/343,860 2016-06-01

Publications (2)

Publication Number Publication Date
CN107452748A true CN107452748A (zh) 2017-12-08
CN107452748B CN107452748B (zh) 2020-03-17

Family

ID=60486175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610928200.2A Active CN107452748B (zh) 2016-06-01 2016-10-31 元件基板以及显示装置

Country Status (1)

Country Link
CN (1) CN107452748B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103230A (zh) * 2018-08-27 2018-12-28 上海天马有机发光显示技术有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
TWI741796B (zh) * 2020-09-18 2021-10-01 源奇科技股份有限公司 眼球訓練裝置
CN115240566A (zh) * 2021-04-23 2022-10-25 川奇光电科技(扬州)有限公司 电子装置及其线路结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043195A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102648526B (zh) * 2009-12-04 2015-08-05 株式会社半导体能源研究所 半导体器件及其制造方法
KR102068956B1 (ko) * 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
KR102207063B1 (ko) * 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103230A (zh) * 2018-08-27 2018-12-28 上海天马有机发光显示技术有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
TWI741796B (zh) * 2020-09-18 2021-10-01 源奇科技股份有限公司 眼球訓練裝置
CN115240566A (zh) * 2021-04-23 2022-10-25 川奇光电科技(扬州)有限公司 电子装置及其线路结构

Also Published As

Publication number Publication date
CN107452748B (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
US11997883B2 (en) Organic light emitting diode display device
US9423657B2 (en) TFT arrangement for display device
CN104637438B (zh) 柔性显示器及其制造方法
CN105390402B (zh) 半导体装置及半导体装置的制造方法
CN101794821B (zh) 薄膜晶体管和显示装置
CN102456696B (zh) 显示装置及其制造方法
CN108695362A (zh) 显示装置
CN104508808B (zh) 半导体装置及其制造方法
CN207216226U (zh) 显示装置
CN103855224B (zh) 半导体装置
CN108257972A (zh) 显示装置
CN108470717A (zh) 阵列基板及其制备方法、显示面板及显示装置
CN107452748A (zh) 元件基板以及显示装置
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
CN109037297A (zh) 一种有机发光显示基板及其制作方法
CN104465783A (zh) 薄膜晶体管及其制造方法
CN101740631A (zh) 半导体装置及该半导体装置的制造方法
CN107492555A (zh) 晶体管阵列面板
CN106972025A (zh) 薄膜晶体管阵列基板
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN106409878B (zh) 集成太阳能电池的oled显示装置及其制造方法及oled手表
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN105914229B (zh) 一种amoled显示基板及其制作方法、显示装置
CN111668242A (zh) Oled显示面板及其制备方法
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant