CN102648526B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102648526B
CN102648526B CN201080056035.7A CN201080056035A CN102648526B CN 102648526 B CN102648526 B CN 102648526B CN 201080056035 A CN201080056035 A CN 201080056035A CN 102648526 B CN102648526 B CN 102648526B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
electrode layer
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080056035.7A
Other languages
English (en)
Other versions
CN102648526A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510387601.7A priority Critical patent/CN104992962B/zh
Publication of CN102648526A publication Critical patent/CN102648526A/zh
Application granted granted Critical
Publication of CN102648526B publication Critical patent/CN102648526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Dram (AREA)

Abstract

半导体器件包括在绝缘表面上的包括结晶区的氧化物半导体层、与该氧化物半导体层相接触的源电极层和漏电极层、覆盖该氧化物半导体层、该源电极层、以及该漏电极层的栅绝缘层、以及在与结晶区交迭的区域中的栅绝缘层上的栅电极层。结晶区包括其c-轴与基本垂直于氧化物半导体层的表面的方向对齐的晶体。

Description

半导体器件及其制造方法
技术领域
所公开的本发明的技术领域涉及包含氧化物半导体的半导体器件以及该半导体器件的制造方法。注意，此处，半导体器件是指通过利用半导体特性而起作用的通用元件和器件。
背景技术
场效应晶体管是最广泛被使用的半导体元件之一。根据晶体管的用途，各种材料被用于场效应晶体管。特定地，包含硅的半导体材料经常被使用。
包含硅的场效应晶体管具有满足各种用途的需要的特性。例如，单晶硅被用于需要以高速操作的集成电路等，藉此满足需要。进一步，非晶硅被用于需要大面积的对象，诸如显示设备，藉此可满足需要。
如上所述，硅是高度通用的且可被用于各种目的。然而，近年来，半导体材料已经变得被期待具有更高的性能以及通用性。例如，在改进大面积显示设备的性能方面，为了实现开关元件的高速操作，需要有助于增加显示设备面积且相比非晶硅表现出更高性能的半导体材料。
在这样的条件下，包含氧化物半导体的场效应晶体管(也被称为FET)的技术已经引起了注意。例如，专利文献1公开了包含同系化合物InMO3(ZnO)m(M是In、Fe、Ga、或Al，且m是大于或等于1且小于50的整数)的透明薄膜场效应晶体管。
此外，专利文献2公开了其中使用包含In、Ga和Zn且具有小于1018/cm3的电子载流子密度的非晶氧化物半导体的场效应晶体管。注意，在这个专利文献中，非晶氧化物半导体中In原子与Ga原子和Zn原子的比值为1∶1∶m(m＜6)。
进一步，专利文献3公开了为活性层使用其中包含微晶的非晶氧化物半导体的场效应晶体管。
[参考文献]
[专利文献1]日本公开专利申请No.2004-103957
[专利文献2]PCT国际公开No.05/088726
[专利文献3]日本公开专利申请No.2006-165529
发明内容
专利文献3公开了处于非晶状态的组合物是InGaO3(ZnO)m(m是小于6的整数)。进一步，专利文献3在示例1中公开了InGaO3(ZnO)4的情况。然而，实际上，即使在使用了这样的氧化物半导体的情况下也没有获得充足的特性。
考虑到上述问题，目的是提供具有其中使用了具有新颖结构的氧化物半导体层的新颖结构的半导体器件。
在所公开的本发明的实施例中，使用被纯化且包括结晶区的氧化物半导体层而形成半导体器件。结晶区是，例如，具有电各向异性的区域或防止杂质进入的区域。
例如可采用以下结构。
所公开的本发明的实施例是半导体器件，其包括氧化物半导体层，该氧化物半导体层包含位于绝缘表面上的结晶区、与该氧化物半导体层相接触的源电极层和漏电极层、覆盖该氧化物半导体层、该源电极层、以及该漏电极层的栅绝缘层、以及在栅绝缘层上与结晶区相交迭的区域中的栅电极层。结晶区包括其c-轴与基本垂直于氧化物半导体层的表面的方向对齐的晶体。注意，在本说明书等中，“基本垂直”意味着相对于垂直方向在±10°范围内。
所公开的本发明的另一个实施例是半导体器件，其包括位于绝缘表面上的第一栅电极层、覆盖该第一栅电极层的第一栅绝缘层、包含位于该第一栅绝缘层上结晶区的氧化物半导体层、与该氧化物半导体层相接触的源电极层和漏电极层、覆盖该氧化物半导体层、源电极层、以及漏电极层的第二栅绝缘层、以及位于第二栅绝缘层上与该结晶区相交迭的区域中的第二栅电极层。结晶区包括其c-轴与基本垂直于氧化物半导体层的表面的方向对齐的晶体。
此外，可在源电极层和漏电极层上提供具有与源电极层和漏电极层基本一样的形状的绝缘层。注意，在本说明书等中，表述“基本一样”或“基本是一样”并不必然意味着在严格意义上严格地一样且可意味着被认为是一样的。例如，由单个蚀刻工艺造成的差异是可接受的。进一步，厚度并不需要是一样的。
此外，源电极层和漏电极层与氧化物半导体层接触的一部分可包括具有低氧亲和力。
氧化物半导体层中结晶区以外的区域(如，沟道形成区以外的区域)可具有非晶结构。
在与栅电极层相交迭的区域中，氧化物半导体层表面高度差异可以是1nm或更小。
所公开的本发明的另一个实施例是制造半导体器件的方法，其包括如下步骤：在绝缘表面上形成氧化物半导体层；在该氧化物半导体层上形成导电层；通过蚀刻该导电层而形成源电极层和漏电极层；通过执行热处理，形成具有与基本垂直于该氧化物半导体层表面的方向对齐的c-轴的结晶区；形成栅绝缘层来覆盖该氧化物半导体层、源电极层、以及漏电极层；并在该栅绝缘层上与结晶区相交迭的区域中形成栅电极层。
所公开的本发明的另一个实施例是制造半导体器件的方法，其包括如下步骤：在绝缘表面上形成第一栅电极层；形成第一栅绝缘层从而覆盖该第一栅电极层；在该第一栅绝缘层上形成氧化物半导体层，在该氧化物半导体层上形成导电层；通过蚀刻该导电层而形成源电极层和漏电极层；通过执行热处理，形成具有与基本垂直于该氧化物半导体层表面的方向对齐的c-轴的结晶区；形成第二栅绝缘层来覆盖该氧化物半导体层、源电极层、以及漏电极层；并在该第二栅绝缘层上与结晶区相交迭的区域中形成第二栅电极层。
在上述实施例中，热处理可在高于或等于550℃且低于或等于850℃的温度下执行，优选地在高于或等于550℃且低于或等于750℃的温度下执行。当该导电层被蚀刻时，可移除该氧化物半导体层的部分。可在源电极层和漏电极层上形成具有与源电极层和漏电极层基本一样的形状的绝缘层。
源电极层和漏电极层与氧化物半导体层接触的一部分可使用具有低氧亲和力的材料形成。
可将具有非晶结构的氧化物半导体层形成为氧化物半导体层，且该非晶结构可留在结晶区以外的区域中(如，沟道形成区以外的区域)。
注意，在本说明书等中的诸如“上”或“下”之类的术语不一定是指组件直接置于另一组件之上或直接置于另一组件之下。例如，表述“栅绝缘层上的第一栅电极层”不排除有组件置于栅绝缘层和栅电极层之间的情况。此外，诸如“上”和“下”之类的术语只是为了方便描述，并且可包括组件的垂直关系颠倒的情况，除非另外指明。
另外，在本说明书等中的诸如“电极”和“引线”之类的术语不限制组件的功能。例如，可使用“电极”作为部分的“引线”，且可使用“引线”作为部分的“电极”。此外，术语“电极”或“引线”可包括以集成的方式形成多个“电极”或“引线”的情况。
例如，当使用相反极性的晶体管时、或当在电路操作中改变电流流向时，“源极”和“漏极”的功能有时可彼此互换。因此，在本说明书中，术语“源极”与“漏极”可分别用于表示漏极和源极。
注意，在本说明书等中的术语“电连接”包括组件通过具有任何电功能的物体连接的情况。只要可在通过该物体连接的组件之间发射和接收电信号，对具有任何电功能的物体就没有具体限制。
“具有任何电功能的对象”的示例是诸如晶体管的开关元件、电阻器、电感器、电容器、以及具有各种功能以及电极和引线的元件。
在所公开的发明的实施例中，被提纯的氧化物半导体层被用于半导体器件。提纯意味着以下中的至少一项：从氧化物半导体层中尽量移除氢(氢导致氧化物半导体改变为n-型氧化物半导体)，和通过提供氧化物半导体层缺少的氧来减少缺陷(缺陷是由氧化物半导体层中的缺氧引起的)，缺氧。
进行提纯从而获得本征(i-型)氧化物半导体层。由于氧化物半导体层一般具有n-型导电率，截止态电流较高。当截止态电流较高时，开关特性不充分，这对于半导体器件是不合适的。因此，氧化物半导体层被提纯从而改变为i-型或基本i-型的氧化物半导体层。
在所公开的发明的实施例中，包括结晶区的氧化物半导体层被用在半导体器件中。
在包括具有电各向异性的结晶区的氧化物半导体层和没有结晶区的氧化物半导体层之间，电特性是不同的。例如，在包括具有与基本垂直于该氧化物半导体层表面的方向对齐的c-轴的结晶区的氧化物半导体层中，增加了与氧化物半导体层的表面平行的方向中的导电率且增加了与氧化物半导体层的表面垂直的方向中的绝缘性质。
因此，当包括结晶区的氧化物半导体层被用作半导体器件时，半导体器件可具有良好的电特性。
附图简述
图1A和1B是各自示出半导体器件的截面图。
图2是包括氧化物半导体的晶体管的截面图。
图3是图2中的A-A’截面的能带图(示意图)。
图4A示出向栅极(GE1)施加正电压(VG＞0)的状态，而图4B示出向栅极(GE1)施加负电压(VG＜0)的状态。
图5是示出真空能级和金属的功函数(φM)之间、以及真空能级和氧化物半导体的电子亲和力(χ)之间的关系的示图。
图6示出在硅(Si)中热载流子注入所需的能量。
图7示出在In-Ga-Zn-O基氧化物半导体(IGZO)中热载流子注入所需的能量。
图8示出关于短沟道效应的器件模拟的结果。
图9示出关于短沟道效应的器件模拟的结果。
图10示出C-V(电容-电压)特性。
图11示出VG和(1/C)2之间的关系。
图12A至12D是示出半导体器件的制造工艺的截面图。
图13A至13D是示出半导体器件的制造工艺的截面图。
图14A到14C是各自示出半导体器件的截面图。
图15A到15C是各自示出半导体器件的截面图。
图16是示出半导体器件的图。
图17A和17B是各自示出半导体器件的截面图。
图18A至18C是示出半导体器件的制造工艺的截面图。
图19A至19C是示出半导体器件的制造工艺的截面图。
图20A至20D是示出半导体器件的制造工艺的截面图。
图21A到21C是各自示出半导体器件的截面图。
图22A到22C是各自示出半导体器件的截面图。
图23A至23F各自示出包括半导体器件的电子设备。
用于实现本发明的最佳模式
下文将参考附图描述本发明的实施例的示例。要注意，本发明不限于以下描述，且本领域技术人员将容易理解，可按各种方式改变本发明的方式与细节而不背离本发明的精神与范围。因此，本发明不应被解释为限于以下诸实施例的描述。
注意，为了容易理解起见，附图等所示的每一组件的位置、尺寸、范围等在一些情况下未准确地表示。因此，所公开的发明不一定限于附图等所公开的位置、尺寸、范围等。
要注意，为了避免组件之间的混淆而在本说明书等中使用诸如“第一”、“第二”和“第三”的序数，这些术语并不在数量上限制组件。
(实施例1)
在本实施例中，根据所公开的本发明的一个实施例的半导体器件的结构和制造方法将参考图1A和1B、图2、图3、图4A和4B、图5到11、图12A到12D、图13A到13D、图14A到14C、图15A到15C、以及图16而描述。
<半导体器件的结构>
图1A和1B是各自示出作为半导体器件的结构的示例的晶体管150的截面图。注意，在此晶体管150是n沟道晶体管；可选地，可使用p沟道晶体管。
晶体管150包括在衬底100上的氧化物半导体层106a(绝缘层102夹在其之间)、在该氧化物半导体层106a中的结晶区110、电连接至该氧化物半导体层106a的源或漏电极层108a和源或漏电极层108b、覆盖该氧化物半导体层106a、源或漏电极层108a、以及源或漏电极层108b的栅绝缘层112、还有位于栅绝缘层112上的栅电极层114(见图1A和1B)。此处，图1A示出其中源或漏电极层108a和源或漏电极层108b具有层叠结构的情况，且图1B示出其中源或漏电极层108a和源或漏电极层108b具有单层结构的情况。注意，在单层结构的情况下，易于实现良好的楔形。
此外，层间绝缘层116和层间绝缘层118被提供在晶体管150上。注意，层间绝缘层116和层间绝缘层118并不是必须的组件且因此合适时可被省略。
对于氧化物半导体层106a，可使用如下材料中的任意：四组分金属氧化物，如In-Sn-Ga-Zn-O基材料；三组分金属氧化物，如In-Ga-Zn-O基材料、In-Sn-Zn-O基材料、In-Al-Zn-O基材料、Sn-Ga-Zn-O基材料、Al-Ga-Zn-O基材料、和Sn-Al-Zn-O基材料；二组分金属氧化物，如In-Zn-O基材料、Sn-Zn-O基材料、Al-Zn-O基材料、Zn-Mg-O基材料、Sn-Mg-O基材料、和In-Mg-O基材料；单组分金属氧化物，如In-O基材料、Sn-O基材料、和Zn-O基材料；等等。
特定地，当没有电场且因此截止态电流可被充分减少时，In-Ga-Zn-O-基氧化物半导体材料具有足够高的电阻。此外，In-Ga-Zn-O-基氧化物半导体材料还具有高场效应迁移率，适合于被用在半导体器件中的半导体材料。
给出用InGaO3(ZnO)m(m＞0)表示的氧化物半导体材料作为In-Ga-Zn-O-基氧化物半导体材料的典型示例。使用M代替Ga，有用InMO3(ZnO)m(m＞0)表示的氧化物半导体材料。此处，M表示从镓(Ga)、铝(Al)、铁(Fe)、镍(Ni)、锰(Mn)钴(Co)等中选择的一种或多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Fe、Ga和Ni、Ga和Mn、Ga和Co等等。注意，上述组合物是从氧化物半导体材料可具有的晶体结构中导出的且仅仅是示例。
氧化物半导体层106a优选地是通过从中充分移除诸如氢之类的杂质并向其提供氧而被高度提纯的氧化物半导体层。具体地，氧化物半导体层106a中的氢浓度为5×1019/cm3或更小、优选为5×1018/cm3或更小、更优选为5×1017/cm3或更小。注意，通过充分减少氢浓度并提供氧而被提纯的氧化物半导体层106a具有充分低于向其添加了杂质元素的硅的密度(约1×1014/cm3)的载流子密度(如，小于1×1012/cm3，优选地小于1.45×1010/cm3)。可通过使用这样的i-型或基本i-型的氧化物半导体层来获得具有优良截止状态电流特性的晶体管150。例如，当漏电压VD为+1V或+10V而栅电压VG被设置在-5V至-20V的范围内时，截止态电流1×10-13A或更小。注意，上述氧化物半导体层106a中的氢浓度通过二次离子质谱法(SIMS)来测量。
此处，氧化物半导体层106a包括结晶区110。该区域对应于包含氧化物半导体层106a的表面的区域，换言之，包含与栅绝缘层112相接触的部分的区域。
结晶区110优选地包括其c-轴与基本垂直于氧化物半导体层106a的表面的方向对齐的晶体。例如，结晶区110可以是包括其c-轴与基本垂直于氧化物半导体层106a的表面的方向对齐的晶粒的区域。此处，“基本垂直”意味着与垂直方向在±10°范围内。注意，结晶区110可仅在氧化物半导体层106a的表面附近形成(如，从表面延伸至距离(深度)10nm或更少的区域)，或者可被形成为达到氧化物半导体层106a的后表面。
此外，结晶区110优选地包括平板式晶体。此处，平板式晶体意味着以平面形式生长的结晶且具有像薄板一样的形状。此外，结晶区的厚度优选为2nm到10nm。
注意，氧化物半导体层106a可具有包括上述材料的非晶结构和非单晶结构(包括微晶结构、多晶结构等)。另一方面，结晶区110优选地具有非单晶结构等。优选的是至少结晶区110相比氧化物半导体层106a中的其他区域具有更高的结晶度。
通过如上所述地包括结晶区110，氧化物半导体层106a可具有电各向异性。
注意，氧化物半导体层106a的表面优选地在沟道形成区(与栅电极层交迭的区域)中具有至少预确定的平面度。例如，氧化物半导体层106a的表面的高度差异在沟道形成区中为1nm或更少(优选地，为0.2nm或更少)。当氧化物半导体层106a的结晶区110用多晶等形成时，在一些情况下，相邻晶粒不具有相同的a-b平面。换言之，在一些情况下，与晶粒的a-轴和b-轴平行的层之间有差异。这样的差异可导致电导率的下降。因此，在沟道形成区中，与a-轴和b-轴平行的层优选地是相同的。
如上所述，使用被提纯且包括结晶区110的氧化物半导体层106a，可实现具有良好电特性的半导体器件。
此外，结晶区110相比氧化物半导体层106a中的其他区域是稳定的，且因此可防止杂质(如，水分等)进入氧化物半导体层106a。因此，可改进氧化物半导体层106a的可靠性。此外，由于结晶区110相比氧化物半导体层106a中的其他区域是稳定的，使用这个部分作为沟道形成区，可获得稳定的晶体管特性。
下文中，将简略地描述氧化物半导体提纯导致氧化物半导体成为本征(i-型)氧化物半导体的意义、在半导体器件中使用氧化物半导体的优势等。
<本征氧化物半导体的实现>
对于氧化物半导体的性质，诸如态密度(DOS)，已经做了可观的研究；然而，研究并不包括充分地减少缺陷状态本身的理念。根据所公开的发明的实施例，通过从氧化物半导体中移除可能成为增加DOS的原因的水分或氢而制造被提纯的、本征(i-型)氧化物半导体。这是基于充分减少DOS本身的理念。由此，可制造优良的工业产品。
注意，在氢、水等被移除的同时可移除氧。因此，优选的是以将氧提供至由缺氧产生的金属悬空键的方式来实现进一步被提纯的、本征(i-型)氧化物半导体，从而减少了由于缺氧引起的DOS。例如，在与沟道形成区紧密接触处形成氧过量氧化物膜，且在约200℃到400℃的温度(一般是250℃)执行热处理，藉此可从该氧化物膜提供氧并可减少由于缺氧引起的DOS。在下文所描述的第一到第三热处理过程中，惰性气体可被转换为包括氧的气体。进一步，在第一到第三热处理之后，通过在氧气氛或其中充分减少了氢、水等的气氛的降温过程，可将氧提供给氧化物半导体。
可认为引起氧化物半导体特性的劣化的因素是归因于过量氢在导带之下0.1eV到0.2eV的浅能级、由于缺氧引起的深能级、等。彻底消除氢且充分地供氧以消除这种缺陷的技术理念将会是正确的。
氧化物半导体一般被认为是n-型半导体；然而，根据所公开的发明的实施例，通过移除诸如水或氢之类的杂质并提供作为氧化物半导体的组成元素的氧来实现i-型氧化物半导体。在这个方面，可以说，所公开发明的一个实施例包括新颖的技术理念，因为它不是诸如通过添加杂质元素而获得的硅之类的i型半导体。
<优于其他半导体材料的工艺上的优势>
可给出氮化硅(如，4H-SiC)等作为可与氧化物半导体相比的半导体材料。氧化物半导体和4H-SiC具有一些共同特征。载流子密度是其中一个示例。根据费米-狄拉克分布，氧化物半导体中的少数载流子的密度被估计为约10-7/cm3。少数载流子密度的该值极小，与4H-SiC中的类似，为6.7×10-11/cm3。相比硅的本征载流子密度(约1.45×1010/cm3)，可理解的是这个程度极低。
此外，氧化物半导体的能带隙为3.0eV至3.5eV，而4H-SiC的能带隙为3.26eV。因此，氧化物半导体和碳化硅的相似之处在于，它们都是宽带隙半导体。
另一方面，氧化物半导体和碳化硅之间存在一重大差异，即，处理温度。一般而言，当使用碳化硅时，需要在1500℃到2000℃的加热处理。在这样高的温度，半导体衬底、半导体元件等被损坏，且因此，难以在使用氮化硅之外的半导体材料的半导体元件上形成使用碳化硅的半导体元件。另一方面，通过在850℃或更低，优选地750℃或更低的热处理可获得氧化物半导体。因此，在使用另一种半导体材料形成集成电路后，可能使用氧化物半导体形成半导体元件。
在使用氧化物半导体的情况下，存在可能使用诸如玻璃衬底之类的具有低耐热性的衬底的优势，这不同于使用碳化硅的情况。另外，还存在不需要高温热处理的优势，因此相比碳化硅，可充分减少能耗。进一步，在碳化硅中，晶体缺陷或非故意地被引入碳化硅的小量杂质是导致产生载流子的因素。理论上，在碳化硅的情况下可获得与本发明的氧化物半导体的载流子密度一样的较低载流子密度；然而，由于上面给出的理由，实践中难以获得小于1012/cm3的载流子密度。对于氧化物半导体和也已知作为宽带隙半导体的氮化镓之间的比较也是一样的。
<包括氧化物半导体的晶体管的导电机制>
将参考图2、图3、图4A和4B、以及图5来描述包括氧化物半导体的晶体管的导电机制。注意，以下描述基于容易理解的理想情形的假设，并且不一定反映真实情形。还要注意以下描述仅是一种考虑。
图2是包括氧化物半导体的晶体管(薄膜晶体管)的截面图。氧化物半导体层(OS)提供在栅电极(GE1)上，栅绝缘层(GI)夹在其中间。源电极(S)和漏电极(D)设置在该栅电极(GE1)上。绝缘层被设置成覆盖源电极(S)和漏电极(D)。
图3是图2中的A-A’截面的能带图(示意图)。在图3中，黑色圆圈(●)和白色圆圈(○)表示电子和空穴，并且分别具有电荷(-q，+q)。正电压(VD＞0)施加给漏电极，虚线示出没有电压施加至栅电极(VG＝0)的情况而实线示出正电压施加至栅电极(VG＞0)的情况。在未向栅电极施加电压的情况下，由于高电位势垒，载流子(电子)未从电极注入氧化物半导体侧，从而电流不流动，这意味着截止状态。另一方面，当向栅电极施加正电压时，电位垒势降低，并且由此电流流动，这意味着导通状态。
图4A和4B是图2中的B-B’截面的能带图(示意图)。图4A示出其中正电压(VG＞0)被施加到栅电极(GE1)并且载流子(电子)在源电极和漏电极之间流动的导通状态。图4B示出其中负电压(VG＜0)被施加到栅电极(GE1)而少数载流子不流动的截止状态。
图5示出真空能级和金属的功函数(φM)之间、以及真空能级和氧化物半导体的电子亲和力(χ)之间的关系。
在常温下，金属中的电子被简并，并且费米能级位于导带中。另一方面，常规氧化物半导体是n型氧化物半导体，其中费米能级(EF)远离位于带隙中间的本征费米能级(Ei)，并且位于更接近导带处。注意，已知氢的部分是氧化物半导体中的施主，并且是使氧化物半导体成为n型氧化物半导体的一个因素。
另一方面，根据所公开的发明的一个实施例的氧化物半导体是本征(i型)或基本本征的氧化物半导体，其通过从氧化物半导体中去除作为n型氧化物半导体的因素的氢以及纯化氧化物半导体(从而尽可能防止氧化物半导体的主要组分之外的元素(即，杂质元素)被包含在内)而获得的。换句话说，特征在于，经提纯的i型(本征)半导体、或接近其的半导体不是通过添加杂质元素、而是通过尽可能地去除杂质(诸如氢或水)来获取的。由此，费米能级(EF)可与本征费米能级(Ei)相当。
可以说，氧化物半导体的能隙(Eg)为3.15eV，而电子亲和力(χ)为4.3V。源电极和漏电极中所包括的钛(Ti)的功函数基本上等于氧化物半导体的电子亲和力(χ)。在此情况下，在金属和氧化物半导体之间的界面处不形成电子的肖特基势垒。
此时，如图4A所示，电子在栅绝缘层和经提纯的氧化物半导体之间的界面附近(在能量方面是稳定的氧化物半导体的最低部分)移动。
另外，如图4B中所示，当向栅电极(GE1)施加负电位时，电流值极接近于零，因为作为少数载流子的空穴基本上为零。
以此方式，通过提纯以尽可能少地包含除其主要元素以外的元素(即，杂质元素)，获取本征(i-型)或基本本征的氧化物半导体。由此，氧化物半导体和栅绝缘层之间的界面的特性变得明显。为此，栅绝缘层需要形成与氧化物半导体的良好界面。具体地，优选使用，例如，通过使用用在VHF带到微波带的范围内的电源频率生成的高密度等离子体的CVD法而形成的绝缘层、通过溅射法形成的绝缘层、等等。
当氧化物半导体被提纯且氧化物半导体和栅绝缘层之间的界面变为良好时，在晶体管具有1×104μm的沟道宽度(W)和3μm的沟道长度(L)的情况下，例如，有可能实现诸如10-13A或更小的截止态电流、以及0.1V/dec的子阈值摆动(S值)(具有100nm厚的栅绝缘层)之类的特性。
如上所述，氧化物半导体被提纯为尽可能少地包含除其主要元素以外的元素(即，杂质元素)，从而薄膜晶体管可以良好的方式操作。
<包括氧化物半导体的晶体管对于热载流子衰减的抵抗>
接着，将参考图6以及图7而描述包括氧化物半导体的晶体管对于热载流子衰减的抵抗。注意，以下描述基于容易理解的理想情形的假设，并且不一定反映真实情形。还要注意以下描述仅是一种考虑。
热载流子衰减的主要原因是沟道热电子注入(CHE注入)以及漏极雪崩热载流子注入(DAHC注入)。注意，以下为简洁起见仅考虑电子。
CHE注入是指其中具有高于半导体层中的栅绝缘层的势垒的增益能量(gained energy)的电子被注入栅绝缘层等中的现象。电子通过被低电场加速而增益能量。
DAHC注入是指其中由高电场加速的电子的碰撞而产生的电子被注入栅绝缘层等中的现象。DAHC注入和CHE注入之间的差异在于它们是否涉及由碰撞电离引起的雪崩击穿。注意，DAHC注入需要具有高于或等于半导体带隙的动能的电子。
图6和图7示出从硅(Si)和In-Ga-Zn-O-基氧化物半导体(IGZO)的能带结构中估算出来的每一个热载流子注入所需要的能量。图6和图7在左边示出CHE注入，且在右边示出DAHC注入。
关于硅，DAHC注入所引起的衰减比CHE注入引起的衰减更严重。这是因为硅具有较窄的能带隙且易于在其中发生雪崩击穿。因为在硅中没有碰撞而被加速的载流子(电子)非常少，因此CHE注入的可能性非常低。另一方面，雪崩击穿增加了能穿过栅绝缘层的势垒的电子的数量，且这样增加了被注入栅绝缘层的电子的数量。
关于In-Ga-Zn-O-基氧化物半导体，由于宽带隙，CHE注入所需要的能量与硅的情况中所需要的能量没有很大不同，且DAHC注入所需要的能量基本等于CHE注入所需要的能量。换言之，DAHC注入的可能性较低。
另一方面，与硅类似，没有碰撞而被加速的载流子(电子)非常少，因此CHE注入的可能性非常低。换言之，In-Ga-Zn-O-基氧化物半导体相比硅对抗热载流子衰减具有更高的抵抗力。
<包括氧化物半导体的晶体管中的短沟道效应>
接着，将参考图8和图9而描述包括氧化物半导体的晶体管中的短沟道效应。注意，以下描述基于容易理解的理想情形的假设，并且不一定反映真实情形。还要注意以下描述仅是一种考虑。
短沟道效应是指随着晶体管的小型化(沟道长度(L)减少)而变得明显的电特性的衰减。短沟道效应源自漏极在源极上的影响。短沟道效应的特定示例是阈值电压的减少、子阈值摆动(S值)的增加、漏电流的增加等。
此处，通过器件模拟而检验能抑制短沟道效应的结构。特定地，制备了四种模型，每一个具有不同的载流子密度和不同的氧化物半导体层的厚度，检查了沟道长度(L)和阈值电压(Vth)之间的关系。采用底栅晶体管作为模型，在每一个底栅晶体管中，载流子密度为1.7×10-8/cm3或1.0×1015/cm3且氧化物半导体层具有1μm或30nm的厚度。注意，为氧化物半导体层使用In-Ga-Zn-O基氧化物半导体，且使用具有100nm厚度的氧氮化硅膜作为栅绝缘层。
注意，在顶栅晶体管和底栅晶体管之间的计算结果没有很大差异。
图8和图9示出计算结果。图8示出其中载流子密度为1.7×10-8/cm3的情况，图9示出其中载流子密度为1.0×1015/cm3的情况。结果显示，通过减少氧化物半导体层的厚度，在包括氧化物半导体的晶体管中可抑制短沟道效应。例如，在沟道长度(L)为约1μm的情况下，即使是使用具有足够低的载流子密度的氧化物半导体层，可理解的是，当氧化物半导体层的厚度被设置为约3nm至50nm时，优选3nm至20nm时，可充分抑制短沟道效应。
<氧化物半导体的载流子密度>
根据所公开的发明的技术理念是通过充分地减少氧化物半导体层中的载流子密度，制成尽可能接近于本征(i-型)氧化物半导体层的氧化物半导体层。将参考图10和图11而描述用于计算氧化物半导体层的载流子密度的方法以及实际测得的载流子密度。
制造包括氧化物半导体层的MOS电容器，并估算该MOS电容器的C-V(电容-电压)测量结果(C-V特性)，以此方式来计算氧化物半导体层的载流子密度。
根据如下步骤(1)到(3)而测量该载流子密度：(1)通过绘制MOS电容器的栅电压Vg和电容C之间的关系来获得C-V特性；(2)使用该C-V特性来获得示出栅电压Vg和(1/C)2之间的关系的图，且获得在该图的弱反型区中的(1/C)2的微分值；以及(3)将所获得的该微分值代入公式1中，公式1如下所示，其表示载流子密度(Nd)。注意，公式1中的e、ε0、以及ε分别代表氧化物半导体的基本电荷、真空电容率、以及相对电容率。
[公式1]
N d = - ( 2 e &epsiv; 0 &epsiv; ) / d ( 1 / C ) 2 dV
使用具有如下结构的MOS电容器作为用于测量的样本。该MOS电容器包括在玻璃衬底上的300nm厚的钛层、在该钛层上的100nm厚的氮化钛层、在该氮化钛层上的包括In-Ga-Zn-O-基氧化物半导体(IGZO)的2μm厚的氧化物半导体层、在该氧化物半导体层上的300nm厚的氧氮化硅层、以及在该氧氮化硅层上的300nm厚的银层。
注意，用溅射法使用用于沉积包含In、Ga、和Zn(In∶Ga∶Zn＝1∶1∶0.5[原子比])的金属氧化物靶形成氧化物半导体层。进一步，氧化物半导体层是在氩和氧的混合气氛(流量比为Ar∶O2＝30(sccm)∶15(sccm))中形成的。
图10和图11分别示出C-V特性和Vg和(1/C)2之间的关系。从图11的图的弱反型区中的(1/C)2的微分值使用公式1计算出的载流子密度是6.0×1010/cm3。
以此方式，通过使用i-型或基本i-型氧化物半导体(如，具有小于1×1012/cm3的载流子密度，优选地，小于1.45×1010/cm3)，可获得具有良好截止态电流特性的晶体管。
如上所述，可理解，当使用氧化物半导体，特别是，经提纯的本征氧化物半导体时，可获得各种有利效果。此外，当如所公开的本发明而实现具有结晶结构的本征氧化物半导体层时，实现具有良好特性的新颖的半导体器件。
<半导体器件的制造方法>
接着，将参考图12A到12D以及图13A到13D而描述作为半导体器件的结构的示例的晶体管150的制造方法。
首先，在衬底100上形成绝缘层102。然后，在绝缘层102上形成氧化物半导体层106(见图12A)。
衬底100可以是具有绝缘表面的任何衬底，且可以是例如，玻璃衬底。玻璃衬底优选地是无碱玻璃衬底。例如，使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等之类的玻璃材料作为无碱玻璃衬底的材料。可选地，可使用用诸如陶瓷衬底、石英衬底、或兰宝石衬底之类的绝缘体形成的绝缘衬底、用诸如硅之类的半导体材料形成的且其表面被覆盖有绝缘材料的半导体衬底、或用诸如金属或不锈钢之类的导体形成且其表面被覆盖有绝缘材料的导电衬底，作为衬底100。
绝缘层102用作基底且可用CVD法、溅射法等形成。优选形成绝缘层102从而包括氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽等。注意，绝缘层102可具有单层结构或层叠结构。对绝缘层102的厚度没有具体限制；例如，绝缘层102可具有10nm至500nm的厚度。此处，绝缘层102并不是必要组件；因此，其中没有提供绝缘层102的结构也是可能的。
如果在绝缘层102中包含氢、水等，氢可进入氧化物半导体层或从氧化物半导体层中抽取氧，藉此晶体管的特性可被劣化。因此，理想的是形成绝缘层102从而包括尽可能少的氢或水。
在使用溅射法等的情况下，例如，理想的是在移除了处理腔室中剩余的水分的状态中形成绝缘层102。为了去除残留在处理腔室中的水分，优选使用诸如低温泵、离子泵、或钛升华泵的截留真空泵。可使用设置有冷阱的涡轮泵。从用低温泵等抽空的处理腔室中，氢、水等被充分移除；因此，绝缘层102中的杂质可被减少。
在形成绝缘层102时，理想的是使用其中诸如氢或水之类的杂质被减少至约百万分之几(优选地为十亿分之几)的浓度的高纯度气体。
可使用如下材料中的任意形成氧化物半导体层106：四组分金属氧化物，如In-Sn-Ga-Zn-O基材料；三组分金属氧化物，如In-Ga-Zn-O基材料、In-Sn-Zn-O基材料、In-Al-Zn-O基材料、Sn-Ga-Zn-O基材料、Al-Ga-Zn-O基材料、和Sn-Al-Zn-O基材料；二组分金属氧化物，如In-Zn-O基材料、Sn-Zn-O基材料、Al-Zn-O基材料、Zn-Mg-O基材料、Sn-Mg-O基材料、和In-Mg-O基材料；单组分金属氧化物，如In-O基材料、Sn-O基材料、和Zn-O基材料；等等。
特定地，当没有电场且因此截止态电流可被充分减少时，In-Ga-Zn-O-基氧化物半导体材料具有足够高的电阻。此外，In-Ga-Zn-O-基氧化物半导体材料还具有高场效应迁移率，适合于被用在半导体器件中的半导体材料。
给出用InGaO3(ZnO)m(m＞0)表示的氧化物半导体材料作为In-Ga-Zn-O-基氧化物半导体材料的典型示例。使用M代替Ga，有用InMO3(ZnO)m(m＞0)表示的氧化物半导体材料。此处，M表示从镓(Ga)、铝(Al)、铁(Fe)、镍(Ni)、锰(Mn)钴(Co)等中选择的一种或多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Fe、Ga和Ni、Ga和Mn、Ga和Co等等。注意，上述组合物是从氧化物半导体材料可具有的晶体结构中导出的且仅仅是示例。
在本实施例中，通过将靶用于沉积In-Ga-Zn-O基氧化物半导体的溅射法来形成非晶氧化物半导体层作为该氧化物半导体层106。
例如，可使用包含氧化锌作为其主要组分的金属氧化物靶来作为用于通过溅射法形成氧化物半导体层106的靶。进一步，用于沉积包括In、Ga、和Zn的氧化物半导体的靶具有组分比例为In∶Ga∶Zn＝1∶x∶y(x大于或等于0且小于或等于2，且y大于或等于1且小于或等于5)。例如，可使用具有组分比例In∶Ga∶Zn＝1∶1∶1[原子比](x＝1，y＝1)或组分比例In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔比])的靶。进一步，可使用具有组分比例In∶Ga∶Zn＝1∶1∶0.5[原子比]或组分比例In∶Ga∶Zn＝1∶1∶2[原子比]或In∶Ga∶Zn＝1∶0∶1[原子比](x＝0，y＝1)的靶作为用于沉积氧化物半导体的靶。在这个实施例中，稍后进行热处理从而有意地结晶化氧化物半导体层；因此，优选地使用一种用于沉积氧化物半导体的靶，使用该靶能使该氧化物半导体层可易于被结晶化。
在用于沉积氧化物半导体的靶中的氧化物半导体的相对密度为80％或更大，优选地为95％或更大，更优选地为99.9％或更大。使用用于沉积具有较高相对密度的氧化物半导体的靶，使得可能形成具有致密结构的氧化物半导体层。
其中形成氧化物半导体层106的气氛优选是稀有气体(通常是氩)气氛、氧气氛、或者稀有气体(通常是氩)和氧的混合气氛。具体地，优选使用例如将诸如氢、水、羟基、或氢化物之类的杂质去除到约百万分之几(优选十亿分之几)的浓度的高纯度气体气氛。
在形成氧化物半导体层106时，例如，将衬底保持在维持在减小压力且衬底被加热至100℃至600℃的温度、优选为200℃至400℃下的处理腔室中。然后，将去除氢和水的溅射气体引入去除了剩余水分的处理腔室中，并且使用金属氧化物作为靶来形成氧化物半导体层106。通过在加热衬底同时形成氧化物半导体层106，可减少氧化物半导体层106中的杂质。此外，减少因溅射造成的损坏。为了移除处理腔室中剩余的水分，优选使用截留真空泵。例如，可使用低温泵、离子泵、钛升华泵等。可使用设置有冷阱的涡轮泵。从用低温泵等抽空的处理腔室中，氢、水等被充分移除；因此，氧化物半导体层106中的杂质可被减少。
例如，形成氧化物半导体层106的条件可被设置如下：衬底和靶之间的距离为170mm，压力为0.4Pa、直流(DC)电源为0.5kW，且气氛为氧(100％氧)气氛，氩(100％氩)气氛、或氧和氩的混合气氛。注意，优选使用脉冲直流(DC)电源，因为可减少灰尘(在成膜时形成的粉末或片状物质)并且膜厚可以是均匀的。氧化物半导体层106的厚度被设置为2nm至200nm、优选为5nm至30nm。注意，氧化物半导体层106的合适厚度取决于所使用的氧化物半导体材料、所意在的用途等而变化；因此，可根据材料、所意在的用途等而适当地确定厚度。
注意，在通过溅射法形成氧化物半导体层106之前，优选地执行其中用所引入的氩气产生等离子体的反溅射，从而移除附着至绝缘层102的表面的材料。在此，不同于离子与溅射靶碰撞的正常溅射，反溅射是离子与要处理的表面碰撞以使该表面改性的方法。用于使离子与要处理的表面碰撞的方法的示例是在氩气氛中将高频电压施加到该表面侧从而在衬底附近生成等离子体的方法。注意，可使用氮、氦、氧等气氛来代替氩气氛。
接着，通过诸如使用掩模的蚀刻之类的方法处理氧化物半导体层106；因此，形成具有岛状形状的氧化物半导体层106a(见图12B)。
可采用干法蚀刻或湿法蚀刻作为用于蚀刻氧化物半导体层的方法。毋庸赘言，干法蚀刻和湿法蚀刻可组合使用。蚀刻条件(例如，蚀刻气体或蚀刻剂、蚀刻时间、以及温度)根据材料适当地设定，从而可将氧化物半导体层蚀刻成期望形状。
作为干法蚀刻，可使用平行板反应离子蚀刻(RIE)法、感应耦合等离子体(ICP)蚀刻法等。还是在这个情况下，需要适当地设置蚀刻条件(例如，施加到线圈状(coiled)电极的电功率量、施加到衬底侧上的电极的电功率量、以及衬底侧上的电极温度)。
可被用于干法蚀刻的蚀刻气体的示例是包含氯的气体(诸如氯气(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、或四氯化碳(CCl4)之类的氯基气体)。另外，可使用含氟气体(诸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)之类的氟基气体)；溴化氢(HBr)；氧气(O2)、添加了诸如氦(He)或氩(Ar)之类的稀有气体的这些气体中的任一种等。
可被用于湿法蚀刻的蚀刻剂的示例包括磷酸、醋酸、以及硝酸的混合溶液、氨过氧化氢混合物(31wt％的双氧水溶液∶28wt％的氨溶液∶水＝5∶2∶2)等。还可使用诸如ITO-07N(由KANTO化学公司(KANTO CHEMICAL CO.，INC.)生产)之类的蚀刻剂。
在那之后，优选地在氧化物半导体层106a上进行热处理(第一热处理)。通过该第一热处理可移除氧化物半导体层106a中包含的水(包括羟基)、氢等。例如，第一热处理的温度可被设置为高于或等于300℃且低于550℃，优选高于或等于400℃且低于550℃。注意，该第一热处理可以再一次执行作为要执行的第二热处理(用于形成结晶区的热处理)。在这个情况下，热处理的温度优选地被设置为高于或等于550℃且低于或等于850℃。
例如，在衬底100被引入包括电阻加热器等的电炉之后，可在氮气氛中在450℃执行热处理达一小时。氧化物半导体层106a在热处理期间不暴露于空气，从而可防止水或氢进入。
热处理装置不限于电炉，并且可以是用于通过热辐射或来自诸如经加热气体之类的介质的热传导对将要被处理的物体加热的装置。例如，可使用诸如气体快速热退火(GRTA)装置或灯快速热退火(LRTA)装置之类的快速热退火(RTA)装置。LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)辐射来对要处理的物体加热的装置。GRTA装置是用于使用高温气体来进行热处理的装置。可使用不与将要通过热处理被处理的物体反应的惰性气体(例如，氮或诸如氩之类的稀有气体)作为该气体。
例如，作为第一热处理，GRTA处理可被如下执行。将衬底放在已加热到650℃至700℃高温的惰性气体气氛中，加热几分钟，并从惰性气体气氛中取出。GRTA处理能实现较短时间内的高温热处理。另外，即使当温度超过衬底的上限温度是也可采用GRTA处理，因为该热处理可在短时间内进行。在使用玻璃衬底的情况下，在温度高于上限温度(应变点)时衬底的收缩成为问题，但是在短时间内执行热处理的情况下就不是问题。注意，在该处理期间，惰性气体可被切换成包括氧的气体。这是由于通过在包括氧的气氛中执行第一热处理可减少由于缺氧引起的缺陷。
注意，作为惰性气体气氛，优选使用包含氮或稀有气体(例如，氦、氖、或氩)作为其主要成分并且不包含水、氢等的气氛。例如，向热处理装置中引入的氮或诸如氦、氖或氩的稀有气体的纯度设为6N(99.9999％)或更高，优选为7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选为0.1ppm或更低)。
在任何情况下，使用作为通过第一热处理移除杂质而获得的i-型或基本i-型氧化物半导体层的氧化物半导体层106a可获得具有极为良好的特性的晶体管150。
注意，可在还没有被处理为具有岛状形状的氧化物半导体层106a的氧化物半导体层106上执行第一热处理。在此情况下，在第一热处理之后，从加热装置中取出衬底100，并且执行光刻步骤。
第一热处理因为其具有去除氢或水的效果，也可被称为脱水处理、脱氢处理等。可在形成氧化物半导体层之后、在源电极层和漏电极层被层叠在该氧化物半导体层106a上之后、或者在源电极层和漏电极层上形成栅绝缘层之后进行这种脱水处理或脱氢处理。这种脱水处理或脱氢处理可进行一次或多次。
接着，形成导电层108从而与该氧化物半导体层106a相接触(见图12C)。
导电层108可通过诸如溅射法之类的PVD法、或者诸如等离子体CVD法之类的CVD法形成。可使用从铝、铬、铜、钽、钛、钼、以及钨中选择的元素、包含这些元素中的任意作为组分的合金等形成导电层108。可使用包含锰、镁、锆和铍中的一种或多种的材料。可使用包括铝与从钛、钽、钨、钼、铬、钕、和钪中选择的一种或多种元素的材料。
也可使用导电金属氧化物来形成该导电层108。作为导电金属氧化物，可使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡合金(In2O3-SnO2，在一些情况下缩写为ITO)、氧化铟-氧化锌合金(In2O3-ZnO)、或者包含硅或氧化硅的这些金属氧化物材料中的任一种。
导电层108可具有单层结构、或者包含两层或更多层的层叠结构。例如，导电层108可具有其中在钛膜上堆叠铝钛且在该铝钛上堆叠钛钛的三层结构，或者其中在钼钛上堆叠铝钛且在该铝钛上堆叠钼钛的三层结构。可选地，导电层108可具有其中铝钛和钨钛堆叠的两层结构、其中铜钛和钨钛堆叠的两层结构、或者其中铝钛和钼钛堆叠的两层结构。毋庸赘言，导电层108可具有单层结构、或者四层或更多层的层叠结构。在单层结构的情况下，钛膜的单层结构是优选的。使用钛膜的单层结构，可实现用于形成良好楔形的后续蚀刻。此处，采用了钛膜、铝膜、和钛膜的三层结构。
注意，可在与氧化物半导体层106a相接触的导电层108的一部分中使用具有较低的抽氧能力的材料(具有较低氧亲和力的材料)。例如，可给出氮化钛、氮化钨、铂等作为这样的材料。以与上述类似的方式，导电层108可具有单层结构或层叠结构。在导电层108具有层叠结构的情况下，例如，可采用氮化钛膜和钛膜的两层结构、氮化钛膜和钨膜的两层结构、氮化钛膜和铜-钼合金膜的两层结构、氮化钽膜和钨膜的两层结构、氮化钽膜和铜膜的两层结构、氮化钛膜、钨膜和钛膜的三层结构，等。
在为导电层108使用如上所述的具有较低的抽氧能力的材料的情况下，可防止由于氧的抽取而从氧化物半导体层变化至n-型的变化；相应地，可防止由于变化至n-型的不均匀变化导致的对晶体管特性的不利影响。
在与氧化物半导体层106a相接触的导电层108的一部分中使用具有高阻挡性的材料(诸如如上所述的氮化钛膜或氮化钽膜)的情况下，可防止杂质进入氧化物半导体层106a并可减少对于晶体管特性的不利影响。
接着，选择性蚀刻导电层108；因此，形成源或漏电极层108a和源或漏电极层108b(见图12D)。注意，可在导电层108上形成绝缘层，且可蚀刻该绝缘层；因此，可在源或漏电极层上形成与该源或漏电极层基本一样形状的绝缘层。在这个情况下，可减少源或漏电极层与栅电极层之间的电容(所谓的栅极电容)。注意，表达“基本一样”或“基本是一样”并不必然意味着在严格意义上严格地一样且可意味着被认为是一样的。例如，由单个蚀刻工艺造成的差异是可接受的。进一步，厚度并不需要是一样的。
对于在形成用于蚀刻的掩模时的曝光，优选使用紫外光、KrF激光、或ArF激光。特别对于在沟道长度(L)小于25nm的情况下的曝光，优选用其波长为极短的几纳米至几十纳米的极紫外光来进行用于形成掩模的曝光。在使用极紫外光的曝光时，分辨率高且聚焦深度大。因此，稍后形成的晶体管的沟道长度(L)也可被制成10nm到1000nm。通过这样的方法进行沟道长度的减少，可改进操作速度。此外，包括上述氧化物半导体的晶体管的截止态电流较小；因此，可抑制由于微型化引起的功耗的增加。
适当地调节导电层108和氧化物半导体层106a的材料和蚀刻条件，从而在蚀刻导电层108时不去除氧化物半导体层106a。注意，在一些情况下，氧化物半导体层106a根据材料和蚀刻条件在蚀刻步骤中部分地蚀刻，并且由此具有凹槽部分(凹陷部分)。
为了减少所使用的掩模的数量和减少步骤的数量，蚀刻步骤可使用通过使用多色调掩模而形成的抗蚀剂掩模来执行，该多色调掩模是透射光以使其具有多个强度的曝光掩模。通过使用多色调掩模而形成的抗蚀剂掩模具有多个厚度(具有阶梯式的形状)，并且还可通过灰化来改变形状；因此，抗蚀剂掩模可在多个蚀刻步骤中使用。即，可通过使用一个多色调掩模来形成与至少两种不同的图案相对应的抗蚀剂掩模。由此，可减少曝光掩模的数量，并且还可减少相应的光刻步骤的数量，由此可简化工艺。
接着，在氧化物半导体层106a上进行热处理(第二热处理)。通过这个第二热处理，在包括氧化物半导体层106a的表面的区域中形成结晶区110(见图13A)。注意，结晶区110的范围取决于氧化物半导体层106a的材料、热处理的条件等而变化。例如，结晶区110可被形成至氧化物半导体层106a的较低界面处。
对于第二热处理，可采用与第一热处理类似的热处理。换言之，可采用使用电炉的热处理、使用从诸如经加热的气体之类的介质的热传导的热处理、使用热辐射的热处理等。
注意，优选的是在处理气氛中不包含氧。这是因为，当处理气氛中不包含氧时，源或漏电极层108a等的氧化可被防止。例如，可采用其中氢、水等被充分减少的惰性气体(氮、稀有气体等)作为特定的气氛。温度被设置为高于或等于550℃且低于或等于850℃，优选高于或等于550℃且低于或等于750℃。这是由于，通过在相对高的温度执行第二热处理可生长良好的晶体。
注意，尽管本发明的必要部分不要求对于热处理温度的特定上限，在其中衬底100具有较低耐热性的情况下，热处理温度的上限需要低于衬底100的可允许的温度极限。
在采用GRTA处理的情况下，热处理时间段优选为1分钟到100分钟长。例如，优选地在650℃执行GRTA处理达约3分钟至6分钟。通过采用上述GRTA处理，可在短时间内执行热处理；因此，可减少热对于衬底100的不利影响。即，相比其中执行热处理达较长时间的情况，在这个情况下可增加热处理温度的上限。此外，可易于在包括氧化物半导体层106a的表面的区域中形成结晶区110。
在第二热处理中，优选的是在处理气氛中不包含氢(包括水)等。例如，被引入热处理装置的惰性气体的纯度被设置为6N(99.9999％，即，杂质浓度为1ppm或更低)或更大，优选地，7N(99.99999％，即，杂质浓度为0.1ppm或更低)或更大。替代惰性气体，可使用其中氢(包括水)等被充分减少的氧气、极干燥空气(具有-40℃或更低，优选为-60℃或更低的露点)等。
注意，只要在形成氧化物半导体层106之后执行，可在任何时间执行该第二热处理。因此，例如，可能执行既用作第一热处理又用作第二处理的热处理。在这个情况下，执行第一热处理或第二热处理。此外，第二热处理可被执行一次或多次。
在以此方式形成结晶区110中，氧化物半导体中的晶体被对齐，从而其c-轴处于与氧化物半导体层的表面基本垂直的方向。此处，“基本垂直”意味着与垂直方向在±10°范围内。
例如，在其中使用In-Ga-Zn-O-基氧化物半导体材料用作氧化物半导体层106a的情况下，结晶区110可包括用InGaO3(ZnO)m(m：整数)所代表的晶体、用In2Ga2ZnO7所代表的晶体，等。由于第二热处理，这样的晶体被对齐，从而其c-轴处于与氧化物半导体层106a的表面基本垂直的方向。
此处，上述晶体包括In、Ga和Zn中的任意，且可被认为具有平行于a-轴和b-轴的层的层叠结构。特定地，上述晶体具有其中在c-轴方向中层叠包括In的层和不包括In的层(包括Ga或Zn的层)的结构。
在In-Ga-Zn-O-基氧化物半导体晶体中，在与a-轴和b-轴平行的方向中包括In的层的导电率是良好的。这是由于，导电率主要受控于In-Ga-Zn-O-基氧化物半导体晶体中的In，以及一个In原子的5s轨道与相邻In原子的5s轨道相交迭且藉此形成了载流子路径。在与上述层垂直的方向中(即，c-轴方向)，增加了绝缘性质。
通过如上所述地包括结晶区110，氧化物半导体层106a可具有电各向异性。在上述示例中，增加了与氧化物半导体层106a的表面平行的方向中的导电率，且增加了在与氧化物半导体层106a的表面垂直的方向中的绝缘性质。因此，使用如上所述的包括结晶区110的氧化物半导体层106a，可实现具有良好电特性的半导体器件。
注意，优选的是在结晶区110下留有非晶结构等，因为可防止结晶区110中流动的载流子受到与绝缘层102间的界面的影响。
接着，在不暴露于空气的情况下，栅绝缘层112被形成为与氧化物半导体层106a的一部分接触(参见图13B)。栅绝缘层112可通过CVD法、溅射法等形成。优选形成栅绝缘层112从而包括氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽等。注意，栅绝缘层112可具有单层结构或层叠结构。对栅绝缘层112的厚度没有具体限制；例如，栅绝缘层112的厚度可以是10nm至500nm。
注意，通过移除杂质等而获得的i-型或基本i-型的氧化物半导体(被提纯的氧化物半导体)高度易于受到界面状态或界面电荷的影响；因此，栅绝缘层112需要具有高质量。
例如，使用微波(2.45GHz)的高密度等离子体CVD法是良好的，其中栅绝缘层112可以是致密的且具有高耐压和高质量。这是由于被提纯的氧化物半导体层和高质量栅绝缘层之间的紧密接触减少了界面状态并产生理想的界面特性。
毋庸赘言，只要可形成高质量的绝缘层作为栅绝缘层112，也可采用诸如溅射法或等离子体CVD法之类的另一种方法。此外，有可能使用其质量、界面特性等通过在形成绝缘层之后进行的热处理而得以改进的绝缘层。在任何情况下，提供了具有减少的界面态密度且可形成与氧化物半导体层间的良好界面且具有良好膜质量的绝缘层，作为栅绝缘层112。
通过如此改进与栅绝缘层的界面的特性并从氧化物半导体中消除杂质，特别是氢、水等，可能获得稳定的晶体管，其阈值电压(Vth)不随着栅极偏压-温度应力测试(BT测试，如，在85℃和2×106V/cm达12小时)而变化。
此后，优选地在惰性气体气氛或氧气氛中执行第三热处理。该热处理的温度被设置在200℃到400℃范围内，优选在250℃至350℃。例如，可在氮气氛中、在250℃下执行一小时的热处理。第三热处理可减少晶体管的电特性的变化。进一步，通过该第三热处理，可将氧提供给氧化物半导体层106a。注意，在目标为向氧化物半导体层106a提供氧的情况下，优选的是在通过溅射法形成氧化硅膜作为栅绝缘层112之后执行该第三热处理。
注意，在这个实施例中在栅绝缘层112形成之后执行该第三热处理；只要在第二热处理之后执行，对于第三热处理的时间没有特别限制。此外，该第三热处理不是必要步骤。
接着，在栅绝缘层112上与氧化物半导体层106a相交迭的区域中(特别是在与结晶区110相交迭的区域中)的栅绝缘层112上形成栅电极层114(见图13C)。可通过在栅绝缘层112上形成导电层且然后选择性地蚀刻该导电层而形成栅电极层114。
导电层可通过诸如溅射法之类的PVD法、或者诸如等离子体CVD法之类的CVD法形成。可使用从铝、铬、铜、钽、钛、钼、以及钨中选择的元素、包含这些元素中的任意作为组分的合金等形成导电层。可使用包含锰、镁、锆和铍中的一种或多种的材料。可使用包括铝与从钛、钽、钨、钼、铬、钕、和钪中选择的一种或多种元素的材料。
也可使用导电金属氧化物来形成该导电层。作为导电金属氧化物，可使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡合金(In2O3-SnO2，在一些情况下缩写为ITO)、氧化铟-氧化锌合金(In2O3-ZnO)、或者包含硅或氧化硅的这些金属氧化物材料中的任一种。
导电层可具有单层结构、或者包含两层或更多层的层叠结构。例如，导电层可具有包括硅的铝膜的单层结构、其中在铝膜上堆叠钛膜的双层结构、或者其中钛膜、铝膜、以及钛膜按该次序堆叠的三层结构。此处，使用包括钛的材料形成导电层且然后被处理为栅电极层114。
接着，在栅绝缘层112和栅电极层114上形成层间绝缘层116和层间绝缘层118(见图13D)。层间绝缘层116和118可通过PVD法、CVD法等形成。可使用包括无机绝缘材料(诸如氧化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、或氧化钽)的材料来形成层间绝缘层116和118。注意，在这个实施例中使用了层间绝缘层116和118的层叠结构，不过所公开的发明的实施例并不限于这个示例。也可使用单层结构或包括三层或更多层的层叠结构。
注意、理想的是形成层间绝缘层118以具有平的表面。这是因为当层间绝缘层118被形成为具有平的表面时，在该层间绝缘层118上可良好地形成电极、引线等。
通过上述步骤，完成了具有包括结晶区110的氧化物半导体层106a的晶体管150。
通过在这个实施例中所描述的方法，可在氧化物半导体层106a中形成结晶区110；相应地，可实现具有良好电特性的半导体器件。
通过在这个实施例中所描述的方法，氧化物半导体层106a的氢浓度为5×1019/cm3或更少，且晶体管的截止态电流为1×10-13A或更少，这是测量极限。使用如上所述地通过充分减少氢浓度并提供氧而被提纯的氧化物半导体层106a，可获得具有良好特性的半导体器件。
如上所述，所公开的发明实现了具有新颖结构和良好特性的半导体器件。
<修改的示例>
接着，将参考图14A到14C、图15A到15C、以及图16而描述在图1A和1B、图2、图3、图4A和4B、图5到11、图12A到12D、以及图13A到13D中所示出的半导体器件的修改的示例。注意，在图14A到14C、图15A到15C、以及图16中所示出的半导体器件的很多组件类似于在图1A和1B、图2、图3、图4A和4B、图5到11、图12A到12D、以及图13A到13D中所示出的半导体器件的组件；因此，仅描述不同的点。
图14A中所示的晶体管150包括具有凹入部分(凹槽部分)的氧化物半导体层106a。注意，在形成源或漏电极层108a和源或漏电极层108b时，通过蚀刻形成该凹入部分。相应地，在与栅电极层114相交迭的区域中形成该凹入部分。该凹入部分可减少在沟道形成区中的半导体层的厚度，藉此对于防止短沟道效有所贡献。
图14B中所示的晶体管150包括位于源或漏电极层108a和源或漏电极层108b上，具有与源或漏电极层108a和源或漏电极层108b基本一样的形状的绝缘层109a和绝缘层109b。在这个情况下，具有减少源或漏电极层与栅电极层之间的电容(所谓的栅极电容)的优势。注意，表达“基本一样”或“基本是一样”并不必然意味着在严格意义上严格地一样且可意味着被认为是一样的。例如，由单个蚀刻工艺造成的差异是可接受的。进一步，厚度并不需要是一样的。
图14C中所示的晶体管150包括具有凹入部分(凹槽部分)的氧化物半导体层106a，且也包括位于源或漏电极层108a和源或漏电极层108b上，具有与源或漏电极层108a和源或漏电极层108b基本一样的形状的绝缘层109a和绝缘层109b。换言之，图14C中所示的晶体管150具有图14A的晶体管150和图14B的晶体管150二者的特征。这个结构带来的效果类似于在图14A和图14B的情况下所获得的效果。
图15A中所示的晶体管150包括在源或漏电极层108a和源或漏电极层108b与氧化物半导体层106a相接触的区域中用具有低抽氧能力的材料(具有低氧亲和力的材料，诸如氮化钛、氮化钨、或铂)形成的导电层107a和导电层107b。使用具有低抽氧能力的导电层，可防止由于氧的抽取引起的氧化物半导体层变化至n-型；相应地，可防止由于氧化物半导体层变化至n-型的不均匀的变化等引起的对晶体管特性的不利影响。
注意，在图15A中采用了具有两层结构的源或漏电极层108a和源或漏电极层108b；然而，所公开的发明的实施例并不限于这个结构。它们可具有由具有低抽氧能力的材料形成的导电层的单层结构或包括三层或更多层的层叠结构。在单层结构的情况下，例如，可采用氮化钛膜的单层结构。在层叠结构的情况下，例如，可采用氮化钛膜和钛膜的两层结构。
图15B中所示的晶体管150包括在整个上部包含结晶区110的氧化物半导体层106a。换言之，该结晶区110相比图1A和1B、图2、图3、图4A和4B、图5到11、图12A到12D、以及图13A到13D的情况而言更为广阔。用在导电层108形成之前执行的热处理(第一热处理)形成结晶区110。在这个情况下，第一热处理再一次执行作为第二热处理；因此，可省略第二热处理。换言之，可减少制造步骤的数量。此外，可进一步增强氧化物半导体层106a的各向异性。
图15C中所示的晶体管150包括在源或漏电极层108a和源或漏电极层108b与氧化物半导体层106a相接触的区域中用具有低抽氧能力的材料(具有低氧亲和力的材料)形成的导电层107a和导电层107b，且还包括在整个上部包含结晶区110的氧化物半导体层106a。换言之，图15C中所示的晶体管150具有图15A的晶体管150和图15B的晶体管150二者的特征。这个结构带来的效果类似于在图15A和图15B的情况下所获得的效果。
图16示出半导体器件的修改的示例，该半导体器件在下部中，包括包含氧化物半导体外的材料(如，硅)的晶体管250，且在其上部中，包括包含氧化物半导体的晶体管150。包括氧化物半导体的晶体管150的结构类似于图1A中所示的晶体管150的结构。
晶体管250包括提供在包含半导体材料的衬底200中的沟道形成区216、提供成在其之间夹持沟道形成区216的杂质区214和高浓度杂质区220(这些区域可简单地统称为杂质区)、提供在沟道形成区216上的栅绝缘层208a、提供在栅绝缘层208a上的栅电极210a、以及电连接到杂质区214的源电极或漏电极层230a和源电极或漏电极层230b(见图16)。例如，硅衬底、SOI衬底等可被用作包含半导体材料的衬底200。
此处，侧壁绝缘层218被形成在栅电极层210a的侧面上。当从垂直于衬底200的主表面的方向看时，在衬底200的未与侧壁绝缘层218相交迭的区域中提供了高浓度杂质区220。金属化合物区224被提供为与高浓度杂质区220相接触。元件隔离绝缘层206设置在衬底200上以包围晶体管250。层间绝缘层226和层间绝缘层228被设置成覆盖晶体管250。源或漏电极层230a和源或漏电极层230b通过在层间绝缘层226、层间绝缘层228、以及绝缘层234中形成的开口电连接至金属化合物区224。换言之，源或漏电极层230a和源或漏电极层230b通过金属化合物区224电连接至高浓度杂质区220和杂质区214。注意，绝缘层234优选地被充分地平面化。具体地，绝缘层234可由化学机械抛光(CMP)等平面化，从而高度差变为3nm或更少，优选地为1nm或更少。通过形成如上所述地平坦的绝缘层234，可改进在绝缘层234上形成的每一个组件的平面度。
晶体管150包括在绝缘层102上提供的氧化物半导体层106a(包括结晶区110)、在氧化物半导体层106a提供的且电连接至该氧化物半导体层106a的源或漏电极层108a和源或漏电极层108b、被提供为覆盖该氧化物半导体层、源或漏电极层108a和源或漏电极层108b的栅绝缘层112、以及提供在栅绝缘层112上与氧化物半导体层106a相交迭的区域中的栅电极层114(见图16)。注意，优选的是如上所述地充分平面化绝缘层234，从而在其上形成的绝缘层102和氧化物半导体层106a可被制成为足够平坦。在如上所述地平坦的氧化物半导体层106a中形成的结晶区的结晶度可被制成为良好的。
此外，层间绝缘层116和层间绝缘层118被提供在晶体管150上。此处，在栅绝缘层112、层间绝缘层116、以及层间绝缘层118中形成达到源或漏电极层108a和源或漏电极层108b的开口。电极层254d和电极层254e被形成为分别通过相应开口与源电极或漏电极层108a以及源电极或漏电极层108b接触。与电极层254d和254e类似，电极层254a、电极层254b、以及电极层254c被形成为分别通过在绝缘层102、栅绝缘层112、层间绝缘层116、以及层间绝缘层118中所提供的开口与电极层236a、电极层236b、以及电极层236c相接触。
绝缘层256设置在层间绝缘层118上。电极层258a、电极层258b、电极层258c、以及电极层258d被提供成嵌入绝缘层256内。此处，电极层258a与电极层254a相接触。电极层258b与电极层254b接触。电极层258c与电极层254c和电极层254d相接触。电极层258d与电极层254e接触。
换言之，晶体管150的源或漏电极层108a通过电极层230c、电极层236c、电极层254c、电极层258c、以及电极层254d(见图16)电连接至另一个元件(诸如包含氧化物半导体外的材料的晶体管)。此外，晶体管150的源或漏电极层108b通过电极层254e和电极层258d电连接至另一个元件。注意，连接电极(诸如电极层230c、电极层236c、电极层254c、电极层258c、以及电极层254d)的结构并不限于上述结构，且合适的增加、省略等是可能的。
优选的是使用包含铜的材料用于上述各电极的部分(包括引线)。在为电极的部分等使用包含铜的材料的情况下，可改进电极等的导电率。例如，可由其中在绝缘层中所提供的开口中通过PVD法或CVD法形成阻挡膜(钛膜、氮化钛膜等)且然后用电镀法等形成铜膜的方法(所谓镶嵌法)而形成这样的电极与引线。
如图16中所示，在所公开的发明的实施例中，可在各种衬底(半导体衬底、绝缘衬底、或金属衬底)、绝缘膜、半导体膜、金属膜等的给定表面上形成包括结晶区的氧化物半导体层。换言之，可在提供有集成电路的衬底上毫无困难地形成结晶氧化物半导体层。因此，可易于实现三维集成。
如上所述，可将所公开的发明的实施例改变为各种模式。此外，修改的示例不限于上述示例。例如，图14A、图14B、图14C、图15A、图15B、图15C、以及图16的结构可被适当地组合为另一个修改的示例。毋庸赘言，在本说明书等的描述的范围内添加、省略等是可能的。
本实施例中描述的结构、方法等可与其他实施例中描述的任一结构、方法等适当地组合。
(实施例2)
在这个实施例中，将参考图17A和17B、图18A到18C、图19A到19C、图20A到20D、图21A到21C、以及图22A到22C而描述具有与上述实施例的半导体器件不同的结构的半导体器件以及其制造方法。注意在这个实施例所描述的结构在很多点上类似于上述实施例中所描述的结构；因此，下文主要描述不同点。
<半导体器件的结构>
图17A和17B是各自示出作为半导体器件的结构的示例的晶体管150的截面图。
与图1A和1B的结构不同的点在于在氧化物半导体层106a下提供栅电极层101a。换言之，在图17A或17B中所示的晶体管150包括在衬底100上的栅电极层101a、覆盖该栅电极层101a的绝缘层102、位于绝缘层102上的氧化物半导体层106a、在该氧化物半导体层106a中的结晶区110、电连接至该氧化物半导体层106a的源或漏电极层108a和源或漏电极层108b、覆盖该氧化物半导体层106a、源或漏电极层108a和源或漏电极层108b的栅绝缘层112、以及位于栅绝缘层112上的栅电极层114(见图17A和17B)。此处，绝缘层102也用作栅绝缘层。此处，图17A示出其中源或漏电极层108a和源或漏电极层108b具有层叠结构的情况，且图17B示出其中源或漏电极层108a和源或漏电极层108b具有单层结构的情况。注意，在单层结构的情况下，易于实现良好的楔形。
以与图1A和1B中所示的结构类似的方式，氧化物半导体层106a包括结晶区110。该区域对应于包含氧化物半导体层106a的表面的区域，换言之，包含与栅绝缘层112相接触的部分的区域。
此外，层间绝缘层116和层间绝缘层118被提供在晶体管150上。注意，层间绝缘层116和层间绝缘层118并不是必须的组件且因此合适时可被省略。
此处省略了每一个组件的细节，因为这些可参考前述实施例。
在如图17A和17B中所示的结构中，通过使用被提纯且包括结晶区110的氧化物半导体层106a，可实现具有良好电特性的半导体器件。
此外，结晶区110相比氧化物半导体层106a中的其他区域是稳定的，且因此可防止杂质(如，水分等)进入氧化物半导体层106a。因此，可获得氧化物半导体层106a的可靠性。
进一步，使用作为所谓背栅极的栅电极层101a，可易于控制晶体管150的电特性。注意，可将与施加至栅电极层114的电位相同或不同的电位施加至栅电极层101a。可选地，栅电极层101a可处于浮动状态。
<半导体器件的制造方法>
接着，将参考图18A到18C、图19A到19C、以及图20A到20D而描述作为半导体器件的结构的示例的晶体管150的制造方法。
首先，在衬底100上形成导电层101(见图18A)。此处省略了衬底100的细节，因为这些可参考前述实施例。
导电层101可通过诸如溅射法之类的PVD法、或者诸如等离子体CVD法之类的CVD法形成。可使用从铝、铬、铜、钽、钛、钼、以及钨中选择的元素、包含这些元素中的任意作为组分的合金等形成导电层101。可使用包含锰、镁、锆和铍中的一种或多种的材料。可使用包括铝与从钛、钽、钨、钼、铬、钕、和钪中选择的一种或多种元素的材料。
也可使用导电金属氧化物来形成该导电层101。作为导电金属氧化物，可使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡合金(In2O3-SnO2，在一些情况下缩写为ITO)、氧化铟-氧化锌合金(In2O3-ZnO)、或者包含硅或氧化硅的这些金属氧化物材料中的任一种。
导电层101可具有单层结构、或者包含两层或更多层的层叠结构。在所公开的发明的实施例中，由于在导电层101形成之后在相对高温下执行热处理，导电层101优选地使用具有高耐热性的材料形成。作为具有高耐热性的材料，例如，可给出钛、钽、钨、钼等。也可使用通过添加杂质元素等而增加其导电性的多晶硅。
接着，选择性蚀刻导电层101；因此，形成栅电极层101a。然后，形成绝缘层102从而覆盖栅电极层101a(见图18B)。
对于在形成用于蚀刻的掩模时的曝光，优选使用紫外光、KrF激光、或ArF激光。特别对于在沟道长度(L)小于25nm的情况下的曝光，优选用其波长为极短的几纳米至几十纳米的极紫外光来进行用于形成掩模的曝光。在使用极紫外光的曝光时，分辨率高且聚焦深度大，这适于微型化。
栅电极层101a是所谓背栅极。使用栅电极层101a，氧化物半导体层106a中的电场可被控制，藉此可控制晶体管150的电特性。注意，栅电极层101a可电连接至另一个引线、电极等，从而电位被施加至栅电极层101a，或栅电极层101a可被绝缘从而处于浮动状态。
注意“栅电极”一般是指电位可被有意地控制的栅电极；在本说明书中的“栅电极”还指电位未被有意地控制的栅电极。例如，如上所述的被绝缘且处于浮动状态的导电层，在一些情况下，被称为“栅电极层”。
绝缘层102用作基底且还作为栅绝缘层。绝缘层102可通过CVD法、溅射法等形成。优选形成栅绝缘层102从而包括氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽等。注意，绝缘层102可具有单层结构或层叠结构。对绝缘层102的厚度没有具体限制；例如，绝缘层102可具有10nm至500nm的厚度。
如果在绝缘层102中包含氢、水等，氢可进入氧化物半导体层或从氧化物半导体层中抽取氧，藉此晶体管的特性可被劣化。因此，理想的是形成绝缘层102从而包括尽可能少的氢或水。
在使用溅射法等的情况下，例如，理想的是在移除了处理腔室中剩余的水分的状态中形成绝缘层102。为了去除残留在处理腔室中的水分，优选使用诸如低温泵、离子泵、或钛升华泵的截留真空泵。可使用设置有冷阱的涡轮泵。从用低温泵等抽空的处理腔室中，氢、水等被充分移除；因此，绝缘层102中的杂质可被减少。
在形成绝缘层102时，理想的是使用其中诸如氢或水之类的杂质被减少至约百万分之几(优选地为十亿分之几)的浓度的高纯度气体。
注意，绝缘层102需要具有高质量，与栅绝缘层112的质量类似。因此，优选地通过可为栅绝缘层112所采用的方法来形成绝缘层102。此处省略了细节，因为这些可参考前述实施例。
接着，在绝缘层102上形成氧化物半导体层106(见图18C)。对于氧化物半导体层106的细节，可参考前述实施例。
接着，通过诸如使用掩模的蚀刻之类的方法处理氧化物半导体层106；因此，形成具有岛状形状的氧化物半导体层106a(见图19A)。此处，需要注意的是在与栅电极层101a相交迭的区域中形成氧化物半导体层106a。对于细节，可参考前述实施例。
在那之后，优选地在氧化物半导体层106a上进行热处理(第一热处理)。通过该第一热处理可移除氧化物半导体层106a中包含的水(包括羟基)、氢等。例如，第一热处理的温度可被设置为高于或等于300℃且低于550℃，优选高于或等于400℃且低于550℃。注意，该第一热处理可再次执行作为随后要执行的第二热处理(用于形成结晶区的热处理)。在这个情况下，热处理的温度优选地被设置为高于或等于550℃且低于或等于850℃。此处省略了热处理的细节，因为这些可参考前述实施例。
接着，形成导电层108从而与该氧化物半导体层106a相接触(见图19B)。然后，选择性蚀刻导电层108；因此，形成源或漏电极层108a和源或漏电极层108b(见图19C)。对于导电层108、源或漏电极层108a、源或漏电极层108b、蚀刻步骤等的细节，可参考前述实施例。
接着，在氧化物半导体层106a上进行热处理(第二热处理)。通过这个第二热处理，在包括氧化物半导体层106a的表面的区域中形成结晶区110(见图20A)。注意，结晶区110的范围取决于氧化物半导体层106a的材料、热处理的条件等而变化。例如，结晶区110可被形成至氧化物半导体层106a的较低界面处。对于第二热处理的细节等，可参考前述实施例。
接着，在不暴露于空气的情况下，栅绝缘层112被形成为与氧化物半导体层106a的一部分接触(参见图20B)。此后，在栅绝缘层112上与氧化物半导体层106a相交迭的区域中(特别是在与结晶区110相交迭的区域中)形成栅电极层114(见图20C)。然后，在栅绝缘层112和栅电极层114上形成层间绝缘层116和层间绝缘层118(见图20D)。对于上述步骤的细节，可参考前述实施例。
通过在这个实施例中所描述的方法，可在氧化物半导体层106a中形成结晶区110；相应地，可实现具有良好电特性的半导体器件。
通过在这个实施例中所描述的方法，氧化物半导体层106a的氢浓度为5×1019/cm3或更少，且晶体管的截止态电流为1×10-13A或更少，这是测量极限。使用如上所述地通过充分减少氢浓度并提供氧而被提纯的氧化物半导体层106a，可获得具有良好特性的半导体器件。
进一步，使用用作所谓背栅极的栅电极层，可易于控制半导体器件的电特性。
如上所述，所公开的发明实现了具有新颖结构和良好特性的半导体器件。
<修改的示例>
接着，将参考图21A到21C以及图22A到22C而描述图17A和17B、图18A到18C、图19A到19C、以及图20A到20D中所示的半导体器件的修改的示例。注意，图21A到21C以及图22A到22C中所示的半导体器件的很多组件类似于图17A和17B、图18A到18C、图19A到19C、以及图20A到20D所示的半导体器件的组件；因此，将仅描述不同点。
图21A中所示的晶体管150包括具有凹入部分(凹槽部分)的氧化物半导体层106a。注意，在形成源或漏电极层108a和源或漏电极层108b时，通过蚀刻形成该凹入部分。相应地，在与栅电极层114相交迭的区域中形成该凹入部分。该凹入部分可减少在沟道形成区中的半导体层的厚度，藉此对于防止短沟道效有所贡献。
图21B中所示的晶体管150包括位于源或漏电极层108a和源或漏108b上，具有与源或漏电极层108a和源或漏108b基本一样的形状的绝缘层109a和绝缘层109b。在这个情况下，具有可减少源或漏电极层与栅电极层之间之间的电容(所谓的栅极电容)的优势。注意，表达“基本一样”或“基本是一样”并不必然意味着在严格意义上严格地一样且可意味着被认为是一样的。例如，由单个蚀刻工艺造成的差异是可接受的。进一步，厚度并不需要是一样的。
图21C中所示的晶体管150包括具有凹入部分(凹槽部分)的氧化物半导体层106a，且也包括位于源或漏电极层108a和源或漏电极层108b上，具有与源或漏电极层108a和源或漏电极层108b基本一样的形状的绝缘层109a和绝缘层109b。换言之，图21C中所示的晶体管150具有图21A的晶体管150和图21B的晶体管150的特征。这个结构带来的效果类似于在图21A和图21B的情况下所获得的效果。
图22A中所示的晶体管150包括在源或漏电极层108a和源或漏电极层108b与氧化物半导体层106a相接触的区域中用具有低抽氧能力的材料(具有低氧亲和力的材料，诸如氮化钛、氮化钨、或铂)形成的导电层107a和导电层107b。使用如上所述的具有低抽氧能力的导电层，可防止由于氧的抽取引起的改变至n-型；相应地，可防止由于变化至n-型的不均匀变化导致的对晶体管特性的不利影响。
注意，在图22A中采用了具有两层结构的源或漏电极层108a和源或漏电极层108b；然而，所公开的发明的实施例并不限于这个结构。它们可具有由具有低抽氧能力的材料形成的导电层的单层结构或包括三层或更多层的层叠结构。在单层结构的情况下，例如，可采用氮化钛膜的单层结构。在层叠结构的情况下，例如，可采用氮化钛膜和钛膜的两层结构。
图22B中所示的晶体管150包括在整个上部包含结晶区110的氧化物半导体层106a。换言之，结晶区110相比图17A和17B、图18A到18C、图19A到19C、以及图20A到20D所示的情况而言更为扩展。用在导电层108形成之前执行的热处理(第一热处理)形成结晶区110。在这个情况下，第一热处理再一次执行作为第二热处理；因此，可省略第二热处理。换言之，可减少制造步骤的数量。此外，可进一步增强氧化物半导体层106a的各向异性。
图22C中所示的晶体管150包括在源或漏电极层108a和源或漏电极层108b与氧化物半导体层106a相接触的区域中用具有较低抽氧能力的材料(具有低氧亲和力的材料)形成的导电层107a和导电层107b，且还包括在整个上部包含结晶区110的氧化物半导体层106a。换言之，图22C中所示的晶体管150具有图22A的晶体管150和图22B的晶体管150的特征。这个结构带来的效果类似于在图22A和图22B的情况下所获得的效果。
此外，如在上述实施例中所述，也可采用这样的结构，该结构在下部中，包括包含氧化物半导体外的材料(如，硅)的晶体管250，且在其上部中，包括包含氧化物半导体的晶体管150(见图16)。包括氧化物半导体的晶体管150的结构类似于图17A和17B等中所示的晶体管150的结构。对于细节，可参考前述实施例。
如上所述，可将所公开的发明的实施例改变为各种模式。此外，修改的示例不限于上述示例。例如，图21A、图21B、图21C、图22A、图22B、图22C等的结构可被适当地组合为另一个修改的示例。毋庸赘言，在本说明书等的描述的范围内添加、省略等是可能的。
本实施例中描述的结构、方法等可与其他实施例中描述的任一结构、方法等适当地组合。
(实施例3)
在这个实施例中，将参考图23A至23F来描述各自包括根据任一上述实施例的半导体器件的电子设备的示例。根据上述实施例中的任意的半导体器件具有空前良好的特性。因此，通过使用半导体器件可提供具有新颖结构的电子设备。
图23A示出笔记本个人计算机，其包括根据上述实施例中的任意的半导体器件且包括主体301、外壳302、显示部分303、键盘304等。根据所公开的发明的半导体器件被集成、安装在电路板等之上，且被结合至外壳302中。此外，根据本发明的半导体器件可被应用于显示部分303。通过将根据所公开的发明的半导体器件应用到集成电路板上等，可实现高速电路操作。进一步，通过将根据所公开的发明的半导体器件应用到显示部分303，可显示高质量图像。通过将根据所公开的发明的半导体器件应用到上述个人计算机，可提供高性能的个人计算机。
图23B示出包括根据以上实施例的任意的半导体器件的个人数字助理(PDA)。主体311设置有显示部分313、外部接口315、操作键314等。此外，指示笔312被设置为用于操作的附件。根据所公开的发明的半导体器件被集成、安装在电路板等之上，且被结合至主体311中。此外，根据本发明的半导体器件可被应用于显示部分313。通过将根据所公开的发明的半导体器件应用到集成电路板上等，可实现高速电路操作。进一步，通过将根据所公开的发明的半导体器件应用到显示部分313，可显示高质量图像。通过将根据所公开的发明的半导体器件应用到上述个人数字助理(PDA)，可提供高性能的个人数字助理(PDA)。
图23C示出电子书320作为包括根据以上实施例的任意的半导体器件的电子纸的示例。电子书320包括两个外壳，外壳321和外壳323。外壳321和外壳323通过枢纽337组合，从而该电子书320可使用枢纽337为轴打开和关闭。利用这种结构，电子书320可像纸书一样使用。
外壳321包括显示部分325，而外壳323包括显示部分327。根据所公开的发明的半导体器件被集成、安装在电路板等之上，且被结合至外壳323或外壳321中。根据本发明的半导体器件可被应用于显示部分327。显示部分325和显示部分327可显示连续图像或不同图像。用于显示不同图像的结构能使文本在右显示部分(图23C中的显示部分325)上显示、并且能使图像在左显示部分(图23C中的显示部分327)上显示。通过将根据所公开的发明的半导体器件应用到集成电路板上等，可实现高速电路操作。通过将根据所公开的发明的半导体器件应用到显示部分327，可显示高质量图像。
图23C示出其中外壳321被提供有操作部分等的示例。例如，外壳321设置有电源开关331、操作键333、扬声器335等。操作键333允许翻页。注意，可在与显示部分同一侧的外壳的那一侧上设置键盘、指向装置等。进一步，外部连接端子(耳机端子、USB端子、可连接到AC适配器或诸如USB电缆之类的各种电缆的端子等)、记录介质插入部分等可设置在外壳的背面或侧表面上。电子书320还可用作电子词典。
此外，电子书320可无线地发送并接收信息。通过无线通信，可从电子书服务器购买和下载想要的图书数据等。
注意，电子纸可被用于所有领域的电子设备，只要它们显示数据。例如，为了显示数据，除了电子书外，可将电子纸应用于海报、诸如火车等车辆中的广告、诸如信用卡之类的多种卡、等。通过将根据所公开的发明的半导体器件应用到上述电子书，可提供高性能的电子书。
图23D示出包括根据上述实施例中的任意的半导体器件的蜂窝电话。该蜂窝电话包括两个外壳——外壳340和外壳341。外壳341包括显示面板342、扬声器343、话筒344、指向设备346、摄像机透镜347、外部连接端子348等。外壳340包括用于对该蜂窝电话充电的太阳能电池349、外部存储槽350等。天线被结合到外壳341中。根据所公开的发明的半导体器件被集成、安装在电路板等之上，且被结合至外壳340或外壳341中。
显示面板342具有触摸面板功能。显示为图像的多个操作键345在图23D中用虚线示出。根据所公开的发明的半导体器件可被应用于显示面板342。通过将根据所公开的发明的半导体器件应用到显示面板342，可显示高质量图像。注意，该蜂窝电话包括用于将从太阳能电池349输出的电压增加到每一个电路所需的电压的升压电路。除了上述结构外，蜂窝电话可能具有其中形成非接触式IC芯片、小型记录设备等的结构。
显示面板342根据应用模式而适当地变化显示的取向。此外，相机镜头347设置在与显示面板342相同的一侧上，从而该蜂窝电话可被用作视频电话。可将扬声器343和话筒344用作语音呼叫，以及视频呼叫、录音、播放声音等。此外，可滑动处于发展为图23D所示的状态中的外壳340和341，以使一个重叠在另一个上。因此，可减小蜂窝电话的尺寸，这使得蜂窝电话适于携带。
外部连接端子348可连接到AC适配器或诸如USB电缆之类的各种电缆，从而可对蜂窝电话充电、或者该蜂窝电话可进行数据通信。此外，蜂窝电话可通过将记录介质插入外部存储槽350来存储和转移更大量的数据。此外，除了上述功能外，可提供红外通信功能、电视接收功能等。通过将根据所公开的发明的半导体器件应用到蜂窝电话，可提供高性能的蜂窝电话。
图23E示出包括根据上述实施例中的任意的半导体器件的数码相机。数字照相机包括主体361，显示部分A367、目镜363、操作开关364、显示部分B365、电池366等。根据本发明的半导体器件可被应用于显示部分A367或显示部分B365。通过将根据所公开的发明的半导体器件应用到显示部分A367或显示部分B365，可显示高质量图像。通过将根据所公开的发明的半导体器件应用到上述数码相机，可提供高性能的数码相机。
图23F示出包括根据上述实施例中的任意的半导体器件的电视机。在电视机370中，显示部分373结合在外壳371中。可在显示部分373上显示图像。这里，外壳371由支架375支承。通过将根据所公开的发明的半导体器件应用于显示部分373，可实现开关元件的高速操作且可实现显示部分373的面积的增加。
可由包括在外壳371中的操作开关或遥控器380操作电视机370。可通过遥控器380中所包括的控制键379来控制频道和音量，并且由此可控制显示部分373上所显示的图像。此外，遥控器380可设置有用于显示从遥控器380输出的数据的显示部分377。
注意，电视机370优选包括接收器、调制解调器等。接收器允许电视机370接收一般的电视广播。此外，当电视机370通过经由调制解调器的有线或无线连接被连接至通信网络时，能单向(从发射器到接收器)或双向(发射器与接收器之间、接收器之间等)数据通信。通过将根据所公开的发明的半导体器件应用到上述电视机，可提供高性能的电视机。
本实施例中描述的结构、方法等可与其他实施例中描述的任一结构、方法等适当地组合。
本申请基于2009年12月4日向日本特许厅提交的日本专利申请系列号2009-276334，该申请的全部内容通过引用结合于此。

Claims (21)

1.一种半导体器件，包括：
在绝缘表面上的包括结晶区的氧化物半导体层；
与所述氧化物半导体层电接触的源电极层和漏电极层；
覆盖所述氧化物半导体层的栅绝缘层；以及
位于所述栅绝缘层上的栅电极层，
其中所述栅电极层与所述结晶区交叠，
其中所述氧化物半导体层的氢浓度为5x1019/cm3或更小，
其中所述结晶区包括其c-轴与垂直于所述氧化物半导体层的表面的方向对齐的晶体，以及
其中所述晶体具有层叠包括铟的层与包括镓或锌的层的结构。
2.如权利要求1所述的半导体器件，其特征在于，在与所述栅电极层交迭的区域中，所述氧化物半导体层的表面的高度差为1nm或更少。
3.如权利要求1所述的半导体器件，其特征在于，所述栅绝缘层覆盖所述源电极层和所述漏电极层。
4.一种半导体器件，包括：
在绝缘表面之上的第一栅电极层；
覆盖所述第一栅电极层的第一栅绝缘层；
在所述第一栅绝缘层上的包括结晶区的氧化物半导体层；
与所述氧化物半导体层电接触的源电极层和漏电极层；
覆盖所述氧化物半导体层的第二栅绝缘层；以及
位于所述第二栅绝缘层上的第二栅电极层，
其中所述第二栅电极层与所述结晶区交叠，
其中所述氧化物半导体层的氢浓度为5x1019/cm3或更小，
其中所述结晶区包括其c-轴与垂直于所述氧化物半导体层的表面的方向对齐的晶体，
其中所述晶体具有层叠包括铟的层与包括镓或锌的层的结构。
5.如权利要求4所述的半导体器件，其特征在于，所述第二栅绝缘层覆盖所述源电极层和所述漏电极层。
6.如权利要求1或4所述的半导体器件，其特征在于，所述氧化物半导体层包括凹入部分。
7.如权利要求1或4所述的半导体器件，其特征在于，还包括，分别位于所述源电极层和所述漏电极层上的，具有与所述源电极层和所述漏电极层一样的形状的绝缘层。
8.如权利要求1或4所述的半导体器件，其特征在于，所述源电极层和所述漏电极层的与所述氧化物半导体层接触的部分包括选自氮化钛、氮化钨和铂中的材料。
9.如权利要求1或4所述的半导体器件，其特征在于，在所述氧化物半导体层中所述结晶区以外的区域具有非晶结构。
10.如权利要求1或4所述的半导体器件，其特征在于，所述半导体器件是选自以下组中的一个：个人计算机、个人数字助理、电子书、蜂窝电话、数字照相机、和电视机。
11.如权利要求1或4所述的半导体器件，其特征在于，当漏电压为+1V或+10V且栅电压被设置为从-5V到-20V时，所述半导体器件的截止态电流为1x10-13A或更小。
12.一种半导体器件的制造方法，包括：
在绝缘表面上形成氧化物半导体层；
在所述氧化物半导体层上形成导电层；
通过蚀刻所述导电层而形成源电极层和漏电极层；
通过执行热处理在所述氧化物半导体层中形成结晶区，从而所述结晶区的c-轴对齐于垂直于所述氧化物半导体层的表面的方向；
形成栅绝缘层来覆盖所述氧化物半导体层；以及
在所述栅绝缘层上与结晶区相交迭的区域中形成栅电极层，
其中所述氧化物半导体层的氢浓度为5x1019/cm3或更小，以及
其中所述结晶区包含晶体，该晶体具有层叠包括铟的层与包括镓或锌的层的结构。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，所述栅绝缘层覆盖所述源电极层和所述漏电极层。
14.一种半导体器件的制造方法，包括：
在绝缘表面上形成第一栅电极层；
形成第一栅绝缘层从而覆盖该第一栅电极层；
在所述第一栅绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成导电层；
通过蚀刻所述导电层而形成源电极层和漏电极层；
通过执行热处理在所述氧化物半导体层中形成结晶区，从而所述结晶区的c-轴对齐于垂直于所述氧化物半导体层的表面的方向；
形成第二栅绝缘层来覆盖所述氧化物半导体层；以及
在所述第二栅绝缘层上与所述结晶区相交迭的区域中形成第二栅电极层，
其中所述氧化物半导体层的氢浓度为5x1019/cm3或更小，以及
其中所述结晶区包含晶体，该晶体具有层叠包括铟的层与包括镓或锌的层的结构。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，所述第二栅绝缘层覆盖所述源电极层和所述漏电极层。
16.如权利要求12或14所述的半导体器件的制造方法，其特征在于，在高于或等于550℃且低于或等于850℃的温度下执行所述热处理。
17.如权利要求12或14所述的半导体器件的制造方法，其特征在于，当所述导电层被蚀刻时，所述氧化物半导体层的一部分被移除。
18.如权利要求12或14所述的半导体器件的制造方法，其特征在于，还包括，分别在所述源电极层和所述漏电极层上，形成具有与所述源电极层和所述漏电极层一样的形状的绝缘层的步骤。
19.如权利要求12或14所述的半导体器件的制造方法，其特征在于，所述源电极层和所述漏电极层的与所述氧化物半导体层接触的部分使用选自氮化钛、氮化钨和铂中的材料形成。
20.如权利要求12或14所述的半导体器件的制造方法，其特征在于，形成具有非晶结构的氧化物半导体层作为所述氧化物半导体层，且所述非晶结构保留在所述结晶区以外的区域。
21.如权利要求12或14所述的半导体器件的制造方法，其特征在于，当漏电压为+1V或+10V且栅电压被设置为从-5V到-20V时，所述半导体器件的截止态电流为1x10-13A或更小。
CN201080056035.7A 2009-12-04 2010-11-17 半导体器件及其制造方法 Active CN102648526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510387601.7A CN104992962B (zh) 2009-12-04 2010-11-17 半导体器件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-276334 2009-12-04
JP2009276334 2009-12-04
PCT/JP2010/070955 WO2011068066A1 (en) 2009-12-04 2010-11-17 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510387601.7A Division CN104992962B (zh) 2009-12-04 2010-11-17 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102648526A CN102648526A (zh) 2012-08-22
CN102648526B true CN102648526B (zh) 2015-08-05

Family

ID=44081154

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510387601.7A Active CN104992962B (zh) 2009-12-04 2010-11-17 半导体器件及其制造方法
CN201080056035.7A Active CN102648526B (zh) 2009-12-04 2010-11-17 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510387601.7A Active CN104992962B (zh) 2009-12-04 2010-11-17 半导体器件及其制造方法

Country Status (6)

Country Link
US (10) US8624245B2 (zh)
JP (11) JP5619582B2 (zh)
KR (6) KR102250803B1 (zh)
CN (2) CN104992962B (zh)
TW (3) TWI502740B (zh)
WO (1) WO2011068066A1 (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
MY172111A (en) * 2009-10-30 2019-11-14 Semiconductor Energy Lab Semiconductor device
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR102128972B1 (ko) 2009-11-06 2020-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011058934A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102648525B (zh) 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
TWI557910B (zh) * 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6143423B2 (ja) 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR102343715B1 (ko) * 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI746200B (zh) * 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6021586B2 (ja) * 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6293229B2 (ja) * 2012-10-17 2018-03-14 株式会社半導体エネルギー研究所 半導体装置
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102325158B1 (ko) * 2014-01-30 2021-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR102526654B1 (ko) 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI629791B (zh) 2015-04-13 2018-07-11 友達光電股份有限公司 主動元件結構及其製作方法
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
US10411013B2 (en) * 2016-01-22 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US10483285B2 (en) 2016-06-01 2019-11-19 Innolux Corporation Element substrate and display device
CN107452748B (zh) * 2016-06-01 2020-03-17 群创光电股份有限公司 元件基板以及显示装置
US20170373195A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
CN106409920B (zh) * 2016-09-30 2018-03-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
JP6448743B2 (ja) * 2017-10-30 2019-01-09 株式会社半導体エネルギー研究所 半導体装置
KR20200088335A (ko) * 2017-11-28 2020-07-22 에이지씨 가부시키가이샤 반도체 화합물, 반도체 화합물의 층을 갖는 반도체 소자, 적층체 및 타깃
JP2020004861A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
KR20220020831A (ko) * 2019-06-14 2022-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
EP3840055A1 (en) * 2019-12-17 2021-06-23 Imec VZW Method of manufacturing a mosfet and an intermediate structure manufactured thereby
WO2021184312A1 (zh) * 2020-03-19 2021-09-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板、显示面板
US20220271166A1 (en) * 2021-02-24 2022-08-25 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-modulated active region and methods for forming the same

Family Cites Families (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3181692B2 (ja) * 1992-06-26 2001-07-03 富士通株式会社 薄膜トランジスタ及びその製造方法
JP3282429B2 (ja) * 1995-01-20 2002-05-13 カシオ計算機株式会社 電界効果トランジスタおよびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001085698A (ja) * 1999-09-16 2001-03-30 Toshiba Corp 半導体装置の製造方法
JP3765466B2 (ja) * 2000-08-22 2006-04-12 カシオ計算機株式会社 光電変換素子及びフォトセンサアレイ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
EP1498240A4 (en) 2002-04-19 2008-09-17 Max Co Ltd MOTOR-DRIVEN HEFTER
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005072144A (ja) * 2003-08-21 2005-03-17 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
TWI221341B (en) 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
JP4718818B2 (ja) * 2003-10-10 2011-07-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5030406B2 (ja) * 2004-08-30 2012-09-19 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100659061B1 (ko) * 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4254743B2 (ja) * 2005-05-13 2009-04-15 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4873528B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007096129A (ja) * 2005-09-29 2007-04-12 Kyoto Univ 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007305937A (ja) * 2006-05-15 2007-11-22 Sharp Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、液晶表示装置、及び液晶表示装置の製造方法
WO2007142167A1 (en) 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2009206388A (ja) * 2008-02-29 2009-09-10 Toyama Univ 薄膜トランジスタとその製造方法
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5284669B2 (ja) 2008-04-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5185838B2 (ja) * 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP3540772A1 (en) * 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20210048590A (ko) * 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101763126B1 (ko) * 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101895080B1 (ko) * 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102250803B1 (ko) * 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN102714221A (zh) * 2010-01-21 2012-10-03 夏普株式会社 电路基板、显示装置和电路基板的制造方法

Also Published As

Publication number Publication date
US20110133191A1 (en) 2011-06-09
TW201743453A (zh) 2017-12-16
US20230369511A1 (en) 2023-11-16
JP2024045474A (ja) 2024-04-02
JP2015015495A (ja) 2015-01-22
TW201140827A (en) 2011-11-16
US20160211382A1 (en) 2016-07-21
JP2020005006A (ja) 2020-01-09
KR102450889B1 (ko) 2022-10-06
CN104992962A (zh) 2015-10-21
US20170330974A1 (en) 2017-11-16
US10014415B2 (en) 2018-07-03
JP5899366B1 (ja) 2016-04-06
TWI502740B (zh) 2015-10-01
US11728437B2 (en) 2023-08-15
JP2020174222A (ja) 2020-10-22
JP6742490B2 (ja) 2020-08-19
US11342464B2 (en) 2022-05-24
KR20170100065A (ko) 2017-09-01
KR20120099475A (ko) 2012-09-10
TW201539765A (zh) 2015-10-16
KR20180077332A (ko) 2018-07-06
US20210091225A1 (en) 2021-03-25
US20200066915A1 (en) 2020-02-27
JP6095818B2 (ja) 2017-03-15
US8927349B2 (en) 2015-01-06
JP5851004B2 (ja) 2016-02-03
WO2011068066A1 (en) 2011-06-09
JP2011139054A (ja) 2011-07-14
KR20210054603A (ko) 2021-05-13
JP2016129250A (ja) 2016-07-14
KR102250803B1 (ko) 2021-05-11
JP2019021949A (ja) 2019-02-07
JP2022103211A (ja) 2022-07-07
JP6437147B2 (ja) 2018-12-12
US20140106506A1 (en) 2014-04-17
TWI608620B (zh) 2017-12-11
US20180308982A1 (en) 2018-10-25
CN102648526A (zh) 2012-08-22
JP5619582B2 (ja) 2014-11-05
US9735284B2 (en) 2017-08-15
KR20190130672A (ko) 2019-11-22
JP2016048800A (ja) 2016-04-07
JP2018067745A (ja) 2018-04-26
TWI624067B (zh) 2018-05-11
US20220271170A1 (en) 2022-08-25
US20150097188A1 (en) 2015-04-09
KR20220136513A (ko) 2022-10-07
US9324881B2 (en) 2016-04-26
US8624245B2 (en) 2014-01-07
US10861983B2 (en) 2020-12-08
US10505049B2 (en) 2019-12-10
JP2017085182A (ja) 2017-05-18
JP7436554B2 (ja) 2024-02-21
JP7066789B2 (ja) 2022-05-13
CN104992962B (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
CN102648526B (zh) 半导体器件及其制造方法
KR20190121405A (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant