KR20220020831A - 반도체 장치 및 반도체 장치의 제작 방법 - Google Patents

반도체 장치 및 반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20220020831A
KR20220020831A KR1020217041369A KR20217041369A KR20220020831A KR 20220020831 A KR20220020831 A KR 20220020831A KR 1020217041369 A KR1020217041369 A KR 1020217041369A KR 20217041369 A KR20217041369 A KR 20217041369A KR 20220020831 A KR20220020831 A KR 20220020831A
Authority
KR
South Korea
Prior art keywords
oxide
insulator
film
conductor
oxygen
Prior art date
Application number
KR1020217041369A
Other languages
English (en)
Inventor
슌페이 야마자키
šœ페이 야마자키
히로미 사와이
히로키 고마가타
야스히로 진보
나오키 오쿠노
요시히로 고마츠
모토하루 안도
도모아키 모리와카
고지 모리야
준 이시카와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220020831A publication Critical patent/KR20220020831A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

트랜지스터 특성의 편차가 적은 반도체 장치를 제공한다. 반도체막과, 반도체막 위의 한 쌍의 차폐막과, 반도체막 위에 위치하며 한 쌍의 차폐막 사이에 제공되는 절연막을 가지고, 반도체막은 한 쌍의 n형 영역과, 한 쌍의 n형 영역 사이에 제공되는 i형 영역을 가지고, n형 영역은 차폐막과 중첩되고, i형 영역은 절연막과 중첩된다.

Description

반도체 장치 및 반도체 장치의 제작 방법
본 발명의 일 형태는 트랜지스터, 반도체 장치, 및 전자 기기에 관한 것이다. 또는 본 발명의 일 형태는 반도체 장치의 제작 방법에 관한 것이다. 또는 본 발명의 일 형태는 반도체 웨이퍼 및 모듈에 관한 것이다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터 등의 반도체 소자를 비롯하여, 반도체 회로, 연산 장치, 기억 장치는 반도체 장치의 일 형태이다. 표시 장치(액정 표시 장치, 발광 표시 장치 등), 투영 장치, 조명 장치, 전기 광학 장치, 축전 장치, 기억 장치, 반도체 회로, 촬상 장치, 전자 기기 등은 반도체 장치를 가진다고 할 수 있는 경우가 있다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 프로세스(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
근년, 반도체 장치의 개발이 진행되고, 특히 LSI(Large Scale Integrated Circuit)나 CPU(Central Processing Unit)나 메모리의 개발이 현저하게 진행되고 있다. CPU는 반도체 웨이퍼로부터 분리된 반도체 집적 회로(적어도 트랜지스터 및 메모리)를 가지고, 접속 단자인 전극이 형성된 반도체 소자의 집합체이다.
LSI나 CPU나 메모리 등의 반도체 회로(IC(Integrated Circuit)칩)는 회로 기판, 예를 들어 인쇄 배선판에 실장되고, 다양한 전자 기기의 부품의 하나로서 사용된다.
또한 절연 표면을 가지는 기판 위에 형성된 반도체 박막을 사용하여 트랜지스터를 구성하는 기술이 주목받고 있다. 상기 트랜지스터는 집적 회로(IC)나 화상 표시 장치(단순히 표시 장치라고도 표기함)와 같은 전자 디바이스에 널리 응용되고 있다. 트랜지스터에 적용할 수 있는 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목받고 있다.
또한 산화물 반도체가 사용된 트랜지스터는, 비도통 상태에서 누설 전류가 매우 작은 것이 알려져 있다. 예를 들어 산화물 반도체가 사용된 트랜지스터의 누설 전류가 낮다는 특성을 응용한 저소비 전력의 CPU 등이 개시되어 있다(특허문헌 1 참조). 또한 예를 들어 산화물 반도체가 사용된 트랜지스터의 누설 전류가 낮다는 특성을 응용하여, 장기간에 걸쳐 기억 내용을 유지할 수 있는 기억 장치 등이 개시되어 있다(특허문헌 2 참조).
또한 근년에는 전자 기기의 소형화, 경량화에 따라, 고밀도화가 더 진행된 집적 회로에 대한 요구가 높아지고 있다. 또한 집적 회로를 포함하는 반도체 장치의 생산성의 향상이 요구되고 있다.
일본 공개특허공보 특개2012-257187호 일본 공개특허공보 특개2011-151383호
본 발명의 일 형태는 트랜지스터 특성의 편차가 적은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신뢰성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 전기 특성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 온 전류가 큰 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 미세화 또는 고집적화가 가능한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 저소비 전력의 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 반도체막과, 반도체막 위의 한 쌍의 차폐막과, 반도체막 위에 위치하며 한 쌍의 차폐막 사이에 제공되는 절연막을 가지고, 반도체막은 한 쌍의 n형 영역과, 한 쌍의 n형 영역 사이에 제공되는 i형 영역을 가지고, n형 영역은 차폐막과 중첩되고, i형 영역은 절연막과 중첩되는 반도체 장치이다.
본 발명의 다른 일 형태는 반도체막과, 반도체막 위의 한 쌍의 차폐막과, 한 쌍의 차폐막 위의 보호막과, 반도체막 위에 위치하며 한 쌍의 차폐막 사이에 제공되는 절연막을 가지고, 반도체막은 한 쌍의 n형 영역과, 한 쌍의 n형 영역 사이에 제공되는 i형 영역을 가지고, n형 영역은 차폐막과 중첩되고, i형 영역은 절연막과 중첩되는 반도체 장치이다.
상기에 있어서, 보호막은 알루미늄과 산소를 가지는 것이 바람직하다. 또한 상기에 있어서, 차폐막은 300MHz 이상 300GHz 이하의 전자기파를 차폐하는 기능을 가지는 것이 바람직하다. 또한 상기에 있어서, 차폐막은 탄탈럼과 질소를 가지는 것이 바람직하다.
상기에 있어서, i형 영역은 캐리어 농도가 1×10-9cm-3 이상 1×1017cm-3 미만이고, n형 영역은 캐리어 농도가 1×1017cm-3 이상 1×1021cm-3 이하인 것이 바람직하다. 또한 상기에 있어서, 반도체막은 금속 산화물인 것이 바람직하다. 또한 상기에 있어서, 반도체막은 In, Ga, 및 Zn에서 선택되는 어느 하나 또는 복수인 것이 바람직하다. 또한 상기에 있어서, 절연막은 실리콘과 산소를 가지는 것이 바람직하다.
본 발명의 다른 일 형태는 반도체막을 형성하는 제 1 공정과, 반도체막 위에 차폐막을 형성하는 제 2 공정과, 반도체막 및 차폐막을 섬 형상으로 가공하는 제 3 공정과, 반도체막 및 차폐막 위에 산화물 절연막을 형성하는 제 4 공정과, 산화물 절연막 및 차폐막을 가공하여 반도체막에 도달하는 개구부를 형성하는 제 5 공정과, 반도체막, 차폐막, 및 산화물 절연막에 대하여 가열 처리를 수행하는 제 6 공정과, 개구부를 덮도록 절연막을 형성하는 제 7 공정과, 절연막을 통하여 반도체막에 마이크로파를 조사하는 제 8 공정을 가지고, 마이크로파의 조사는 적어도 산소를 포함하는 분위기에서 수행되고, 또한 100℃ 이상 750℃ 이하의 온도 범위에서 수행되는, 반도체 장치의 제작 방법이다.
상기에 있어서, 마이크로파의 조사는 300℃ 이상 500℃ 이하의 온도 범위에서 수행되는 것이 바람직하다. 또한 상기에 있어서, 마이크로파의 조사는 300Pa 이상 700Pa 이하의 압력 범위에서 수행되는 것이 바람직하다.
상기에 있어서, 가열 처리는 제 1 가열 처리와 제 2 가열 처리를 가지고, 제 1 가열 처리는 산소 분위기에서, 300℃ 이상 500℃ 이하의 범위에서 수행되고, 제 2 가열 처리는 질소 분위기에서, 300℃ 이상 500℃ 이하의 범위에서 수행되는 것이 바람직하다. 또한 상기에 있어서, 제 1 가열 처리는 제 2 가열 처리보다 장시간 수행되는 것이 바람직하다.
상기에 있어서, 절연막은 플라스마 화학 기상 성장법 또는 원자층 퇴적법을 사용하여 형성되는 것이 바람직하다. 또한 상기에 있어서, 반도체막은 금속 산화물을 가지고, 금속 산화물은 In, Ga, 및 Zn에서 선택되는 어느 하나 또는 복수를 가지고, 금속 산화물은 스퍼터링법, 원자층 퇴적법, 또는 유기 금속 화학 기상 성장법을 사용하여 형성되는 것이 바람직하다.
상기에 있어서, 제 8 공정 후에 제 9 공정을 더 가지고, 제 9 공정에서는 원자층 퇴적법에 의하여 산화 하프늄을 형성하는 것이 바람직하다.
본 발명의 다른 일 형태는 기판 위에 산화막을 성막하고, 산화막 위에 제 1 도전막을 성막하고, 산화막 및 제 1 도전막을 섬 형상으로 가공하여 산화물 및 제 1 도전체를 형성하고, 산화물 및 제 1 도전체를 덮어 제 1 절연체를 형성하고, 제 1 절연체의 일부를 제거하여 개구를 형성하고, 상기 개구에 중첩된 제 1 도전체의 일부를 제거함으로써 제 2 도전체와 제 3 도전체를 형성하여, 상기 제 2 도전체와 상기 제 3 도전체 사이의 영역에 산화물을 노출시키고, 산화물의 상면에 접하여 절연막을 성막하고, 산소를 포함하는 분위기에서 마이크로파 처리를 수행하고, 절연막 위에 제 2 도전막을 성막하고, 절연막 및 제 2 도전막에 대하여 제 1 절연체의 상면이 노출될 때까지 CMP 처리를 수행하여 제 2 절연체 및 제 4 도전체를 형성하는 반도체 장치의 제작 방법이다.
본 발명의 다른 일 형태는 기판 위에 산화막을 성막하고, 산화막 위에 제 1 도전막을 성막하고, 산화막 및 제 1 도전막을 섬 형상으로 가공하여 산화물 및 제 1 도전체를 형성하고, 산화물 및 제 1 도전체를 덮어 제 1 절연체를 형성하고, 제 1 절연체의 일부를 제거하여 개구를 형성하고, 상기 개구에 중첩된 제 1 도전체의 일부를 제거함으로써 제 2 도전체와 제 3 도전체를 형성하여, 상기 제 2 도전체와 상기 제 3 도전체 사이의 영역에 산화물을 노출시키고, 산소를 포함하는 분위기에서 마이크로파 처리를 수행하고, 산화물의 상면에 접하여 절연막을 성막하고, 절연막 위에 제 2 도전막을 성막하고, 절연막 및 제 2 도전막에 대하여 제 1 절연체의 상면이 노출될 때까지 CMP 처리를 수행하여 제 2 절연체 및 제 4 도전체를 형성하는 반도체 장치의 제작 방법이다.
본 발명의 다른 일 형태는 기판 위에 산화막을 성막하고, 산화막 위에 제 1 도전막을 성막하고, 산화막 및 제 1 도전막을 섬 형상으로 가공하여 산화물 및 제 1 도전체를 형성하고, 산화물 및 제 1 도전체를 덮어 제 1 절연체를 형성하고, 제 1 절연체의 일부를 제거하여 개구를 형성하고, 상기 개구에 중첩된 제 1 도전체의 일부를 제거함으로써 제 2 도전체와 제 3 도전체를 형성하여, 상기 제 2 도전체와 상기 제 3 도전체 사이의 영역에 산화물을 노출시키고, 산소를 포함하는 분위기에서 마이크로파 처리를 수행하고, 산화물의 상면에 접하여 제 1 절연막을 PEALD법에 의하여 성막하고, 제 1 절연막의 상면에 접하여 제 2 절연막을 열 ALD법에 의하여 성막하고, 제 2 절연막 위에 제 2 도전막을 성막하고, 제 1 절연막, 제 2 절연막, 및 제 2 도전막에 대하여 제 1 절연체의 상면이 노출될 때까지 CMP 처리를 수행하여 제 2 절연체, 제 3 절연체, 및 제 4 도전체를 형성하고, 제 3 절연체는 제 2 절연체보다 산소를 확산시키기 어려운, 반도체 장치의 제작 방법이다.
상기에 있어서, 마이크로파 처리, 제 1 절연막의 성막, 제 2 절연막의 성막을, 대기 환경에 노출시키지 않고 연속적으로 수행하는 것이 바람직하다. 또한 상기에 있어서, 제 1 절연막은 실리콘을 포함하는 산화막이고, 제 2 절연막은 하프늄을 포함하는 산화막인 것이 바람직하다.
상기에 있어서, 마이크로파 처리는 산소를 포함하는 분위기에서 수행하고, 산소 유량비는 0%보다 크고, 100% 이하로 하여도 좋다. 또한 상기에 있어서, 마이크로파 처리는 산소 및 아르곤을 포함하는 분위기에서 수행하고, 산소 유량비는 10% 이상, 40% 이하인 것이 바람직하다.
본 발명의 일 형태에 의하여 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 온 전류가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 저소비 전력의 반도체 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 효과를 추출할 수 있다.
도 1의 (A)는 본 발명의 일 형태인 반도체 장치의 상면도이다. 도 1의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 2는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 3의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 3의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 3의 (C)는 CAAC-IGZO막의 나노빔 전자 회절 패턴을 설명하는 도면이다.
도 4의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 4의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 5의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 5의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 6의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 6의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 7의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 7의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 8의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 8의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 9의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 9의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 10의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 10의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 11의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 11의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 12의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 12의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 13의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 13의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 14의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 14의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 15의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 15의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 16의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 16의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 17은 본 발명의 일 형태인 마이크로파 처리 장치를 설명하는 상면도이다.
도 18은 본 발명의 일 형태인 마이크로파 처리 장치를 설명하는 단면도이다.
도 19는 본 발명의 일 형태인 마이크로파 처리 장치를 설명하는 단면도이다.
도 20은 본 발명의 일 형태인 마이크로파 처리 장치를 설명하는 단면도이다.
도 21의 (A)는 본 발명의 일 형태인 반도체 장치의 상면도이다. 도 21의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 22의 (A)는 본 발명의 일 형태인 반도체 장치의 상면도이다. 도 22의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 23의 (A) 및 (B)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 24는 본 발명의 일 형태인 기억 장치의 구성을 나타낸 단면도이다.
도 25는 본 발명의 일 형태인 기억 장치의 구성을 나타낸 단면도이다.
도 26은 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 27의 (A) 및 (B)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 28은 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 29는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 30의 (A)는 본 발명의 일 형태인 기억 장치의 구성예를 나타낸 블록도이다. 도 30의 (B)는 본 발명의 일 형태인 기억 장치의 구성예를 나타낸 모식도이다.
도 31의 (A) 내지 (H)는 본 발명의 일 형태인 기억 장치의 구성예를 나타낸 회로도이다.
도 32는 각종 기억 장치의 계층을 나타낸 도면이다.
도 33의 (A) 및 (B)는 본 발명의 일 형태인 반도체 장치의 모식도이다.
도 34의 (A) 및 (B)는 전자 부품의 일례를 설명하는 도면이다.
도 35의 (A) 내지 (E)는 본 발명의 일 형태인 기억 장치의 모식도이다.
도 36의 (A) 내지 (H)는 본 발명의 일 형태인 전자 기기를 나타낸 도면이다.
도 37은 본 실시예에 따른 시료의 전기 특성을 나타낸 도면이다.
도 38의 (A) 내지 (C)는 본 실시예에 따른 동작 주파수의 산출 방법을 설명하는 모식도이다.
도 39는 본 실시예에 따른 시료의 동작 주파수를 계산한 결과를 나타낸 도면이다.
도 40의 (A) 및 (B)는 본 실시예에 따른 시료의 전기 특성을 나타낸 도면이다.
도 41의 (A) 및 (B)는 본 실시예에 따른 시료의 모식도이다.
도 42의 (A) 및 (B)는 본 실시예에 따른 시료의 시트 저항을 나타낸 도면이다.
도 43의 (A) 및 (B)는 본 실시예에 따른 시료의 시트 저항을 나타낸 도면이다.
도 44의 (A) 및 (B)는 본 실시예에 따른 시료의 수소 농도를 나타낸 도면이다.
도 45는 본 실시예에 따른 시료의 모식도이다.
도 46은 본 실시예에 따른 시료의 캐리어 농도를 나타낸 도면이다.
도 47은 본 실시예에 따른 시료의 모식도이다.
도 48의 (A) 및 (B)는 본 실시예에 따른 시료의 CPM 스펙트럼을 나타낸 도면이다.
도 49의 (A)는 본 실시예에 따른 시료의 흡수 계수를 나타낸 도면이다. 도 49의 (B)는 본 실시예에 따른 시료의 캐리어 농도를 나타낸 도면이다.
도 50의 (A)는 본 실시예에 따른 시료의 흡수 계수를 나타낸 도면이다. 도 50의 (B)는 본 실시예에 따른 시료의 캐리어 농도를 나타낸 도면이다.
도 51은 본 실시예에 따른 시료의 모식도이다.
도 52는 본 실시예에 따른 시료의 단면 STEM 이미지이다.
도 53의 (A) 및 (B)는 본 실시예에 따른 시료의 SCM 극성 이미지이다.
이하에서 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지는 않는다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 실제의 제조 공정에서, 에칭 등의 처리에 의하여 층이나 레지스트 마스크 등이 의도하지 않게 감소되는 경우가 있지만, 이해를 용이하게 하기 위하여 도면에 반영하지 않은 경우가 있다. 또한 도면에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이에 대한 반복적인 설명은 생략하는 경우가 있다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 특히 상면도("평면도"라고도 함)나 사시도 등에서, 발명의 이해를 용이하게 하기 위하여 일부의 구성요소의 기재를 생략하는 경우가 있다. 또한 일부의 숨은선 등의 기재를 생략하는 경우가 있다.
또한 본 명세서 등에서 제 1, 제 2 등으로 붙여지는 서수사는 편의상 사용되는 것이며, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 그러므로 예를 들어 "제 1"을 "제 2" 또는 "제 3" 등으로 적절히 바꿔 설명할 수 있다. 또한 본 명세서 등에 기재되는 서수사와, 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사는 일치하지 않는 경우가 있다.
또한 본 명세서 등에서 "위에", "아래에" 등의 배치를 나타내는 어구는 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 그러므로 명세서에서 설명한 어구에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
또한 본 명세서 등에서 X와 Y가 접속된다고 명시적으로 기재되는 경우에는 X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다. 여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 본 명세서 등에서 트랜지스터란 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널이 형성되는 영역(이하에서는 채널 형성 영역이라고도 함)을 가지고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있는 것이다. 또한 본 명세서 등에서 채널 형성 영역이란 전류가 주로 흐르는 영역을 말한다.
또한 명세서나 도면 등의 기재와 다른 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화되는 경우 등에는 소스와 드레인의 각각의 기능이 서로 바뀌는 경우가 있다. 그러므로 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 경우가 있다.
또한 채널 길이란, 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩된 영역, 또는 채널 형성 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 또한 하나의 트랜지스터에서, 채널 길이가 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉 하나의 트랜지스터의 채널 길이는 하나의 값으로 정해지지 않는 경우가 있다. 따라서 본 명세서에서 채널 길이는 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
채널 폭이란, 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩된 영역, 또는 채널 형성 영역에서의 채널 길이 방향에 수직인 방향의 채널 형성 영역의 길이를 말한다. 또한 하나의 트랜지스터에서, 채널 폭이 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉 하나의 트랜지스터의 채널 폭은 하나의 값으로 정해지지 않는 경우가 있다. 따라서 본 명세서에서 채널 폭은 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
또한 본 명세서 등에서 트랜지스터의 구조에 따라서는, 실제로 채널이 형성되는 영역에서의 채널 폭(이하 "실효적인 채널 폭"이라고도 함)과 트랜지스터의 상면도에서 나타내는 채널 폭(이하 "외관상 채널 폭"이라고도 함)이 상이한 경우가 있다. 예를 들어 게이트 전극이 반도체의 측면을 덮는 경우, 실효적인 채널 폭이 외관상 채널 폭보다 커져, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어 미세하고 게이트 전극이 반도체의 측면을 덮는 트랜지스터에서는, 반도체의 측면에 형성되는 채널 형성 영역의 비율이 높아지는 경우가 있다. 이 경우에는 외관상 채널 폭보다 실효적인 채널 폭이 더 크다.
이러한 경우, 실효적인 채널 폭을 실측에 의하여 추정하기 어려운 경우가 있다. 예를 들어 설곗값으로부터 실효적인 채널 폭을 추정하기 위해서는, 반도체의 형상이 이미 알려져 있다는 가정이 필요하다. 따라서 반도체의 형상을 정확하게 알 수 없는 경우에는 실효적인 채널 폭을 정확하게 측정하기 어렵다.
본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 외관상 채널 폭을 가리키는 경우가 있다. 또는 본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 실효적인 채널 폭을 가리키는 경우가 있다. 또한 채널 길이, 채널 폭, 실효적인 채널 폭, 외관상 채널 폭 등은 단면 TEM 이미지 등을 해석하는 것 등에 의하여 값을 결정할 수 있다.
또한 반도체의 불순물이란, 예를 들어 반도체를 구성하는 주성분 외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다. 불순물이 포함됨으로써, 예를 들어 반도체의 결함 준위 밀도가 높아지거나, 결정성의 저하 등이 일어나는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 산화물 반도체의 주성분 외의 전이 금속(transition metal) 등이 있고, 예를 들어 수소, 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 또한 물도 불순물로서 기능하는 경우가 있다. 또한 예를 들어 불순물의 혼입으로 인하여 산화물 반도체에 산소 결손(VO: oxygen vacancy라고도 함)이 형성되는 경우가 있다.
또한 본 명세서 등에서 산화질화물이란 그 조성으로서 질소보다 산소의 함유량이 많은 것을 말한다. 예를 들어 산화질화 실리콘은 그 조성으로서 질소보다 산소의 함유량이 많다. 또한 질화산화물이란 그 조성으로서 산소보다 질소의 함유량이 많은 것을 말한다. 예를 들어 질화산화 실리콘은 그 조성으로서 산소보다 질소의 함유량이 많다.
또한 본 명세서 등에서 "절연체"라는 용어를 절연막 또는 절연층으로 바꿔 말할 수 있다. 또한 "도전체"라는 용어를 도전막 또는 도전층으로 바꿔 말할 수 있다. 또한 "반도체"라는 용어를 반도체막 또는 반도체층으로 바꿔 말할 수 있다.
또한 본 명세서 등에서 "평행"이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 "실질적으로 평행"이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치되어 있는 상태를 말한다. 또한 "수직"이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 "실질적으로 수직"이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치되어 있는 상태를 말한다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 반도체층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉 OS 트랜지스터라고 기재하는 경우에는 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터로 바꿔 말할 수 있다.
또한 본 명세서 등에서 노멀리 오프란 게이트에 전위를 인가하지 않거나, 또는 게이트에 접지 전위를 인가하였을 때, 트랜지스터를 흐르는 채널 폭 1μm당 드레인 전류가 실온에서 1×10-20A 이하, 85℃에서 1×10-18A 이하, 또는 125℃에서 1×10-16A 이하인 것을 말한다.
(실시형태 1)
본 실시형태에서는 도 1 내지 도 23을 사용하여 본 발명의 일 형태에 따른 트랜지스터(200)를 가지는 반도체 장치의 일례 및 이의 제작 방법에 대하여 설명한다.
<반도체 장치의 구성예>
도 1의 (A) 내지 (D)를 사용하여 트랜지스터(200)를 가지는 반도체 장치의 구성을 설명한다. 도 1의 (A)는 상기 반도체 장치의 상면도이다. 또한 도 1의 (B) 내지 (D)는 상기 반도체 장치의 단면도이다. 여기서 도 1의 (B)는 도 1의 (A)에서 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한 도 1의 (C)는 도 1의 (A)에서 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한 도 1의 (D)는 도 1의 (A)에서 A5-A6의 일점쇄선으로 나타낸 부분의 단면도이다. 또한 도 1의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부 요소를 생략하였다.
본 발명의 일 형태의 반도체 장치는 기판(미도시) 위의 절연체(212)와, 절연체(212) 위의 절연체(214)와, 절연체(214) 위의 트랜지스터(200)와, 트랜지스터(200) 위의 절연체(280)와, 절연체(280) 위의 절연체(282)와, 절연체(282) 위의 절연체(283)를 가진다. 절연체(212), 절연체(214), 절연체(280), 절연체(282), 및 절연체(283)는 층간막으로서 기능한다. 또한 트랜지스터(200)에 전기적으로 접속되고 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))를 가진다. 또한 플러그로서 기능하는 도전체(240)의 측면에 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다. 또한 절연체(283) 위 및 도전체(240) 위에는 도전체(240)와 전기적으로 접속되고 배선으로서 기능하는 도전체(246)(도전체(246a) 및 도전체(246b))가 제공된다. 또한 도전체(246) 위 및 절연체(283) 위에는 절연체(286)가 제공된다.
절연체(280), 절연체(282), 및 절연체(283)의 개구의 내벽에 접하여 절연체(241a)가 제공되고, 절연체(241a)의 측면에 접하여 도전체(240a)의 제 1 도전체가 제공되고, 더 내측에 도전체(240a)의 제 2 도전체가 제공된다. 또한 절연체(280), 절연체(282), 및 절연체(283)의 개구의 내벽에 접하여 절연체(241b)가 제공되고, 절연체(241b)의 측면에 접하여 도전체(240b)의 제 1 도전체가 제공되고, 더 내측에 도전체(240b)의 제 2 도전체가 제공된다. 여기서 도전체(240)의 상면의 높이와, 절연체(283)에서 도전체(246)와 중첩된 영역의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(200)에서 도전체(240)의 제 1 도전체와 도전체(240)의 제 2 도전체는 적층되어 있지만 본 발명은 이에 한정되는 것은 아니다. 예를 들어 도전체(240)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순으로 서수를 붙여 구별하는 경우가 있다.
[트랜지스터(200)]
도 1의 (A) 내지 (D)에 나타낸 바와 같이, 트랜지스터(200)는 절연체(214) 위의 절연체(216)와, 절연체(216)에 매립되도록 배치된 도전체(205)(도전체(205a), 도전체(205b), 및 도전체(205c))와, 절연체(216) 위 및 도전체(205) 위의 절연체(222)와, 절연체(222) 위의 절연체(224)와, 절연체(224) 위의 산화물(230a)과, 산화물(230a) 위의 산화물(230b)과, 산화물(230b) 위의 산화물(243)(산화물(243a) 및 산화물(243b))과, 산화물(243a) 위의 도전체(242a)와, 도전체(242a) 위의 절연체(271a)와, 절연체(271a) 위의 절연체(273a)와, 산화물(243b) 위의 도전체(242b)와, 도전체(242b) 위의 절연체(271b)와, 절연체(271b) 위의 절연체(273b)와, 산화물(230b) 위의 절연체(250)와, 절연체(250) 위에 위치하고 산화물(230b)의 일부와 중첩되는 도전체(260)(도전체(260a) 및 도전체(260b))와, 산화물(230b)의 측면, 산화물(243a)의 측면, 및 도전체(242a)의 측면에 접하는 절연체(272a)와, 산화물(230b)의 측면, 산화물(243b)의 측면, 및 도전체(242b)의 측면에 접하는 절연체(272b)와, 절연체(224), 절연체(272a), 절연체(272b), 절연체(273a), 및 절연체(273b) 위에 배치되는 절연체(275)를 가진다. 여기서 도 1의 (B) 및 (C)에 나타낸 바와 같이, 도전체(260)의 상면은, 절연체(250)의 상면의 적어도 일부 및 절연체(280)의 상면의 적어도 일부와 높이가 실질적으로 일치하도록 배치된다. 또한 절연체(282)는 도전체(260), 절연체(250), 및 절연체(280)의 각각의 상면의 적어도 일부와 접한다.
또한 이하에 있어서, 산화물(230a)과 산화물(230b)을 통틀어 산화물(230)이라고 부르는 경우가 있다. 또한 절연체(271a)와 절연체(271b)를 통틀어 절연체(271)라고 부르는 경우가 있다. 또한 절연체(272a)와 절연체(272b)를 통틀어 절연체(272)라고 부르는 경우가 있다. 또한 절연체(273a)와 절연체(273b)를 통틀어 절연체(273)라고 부르는 경우가 있다. 또한 도전체(242a)와 도전체(242b)를 통틀어 도전체(242)라고 부르는 경우가 있다.
절연체(280) 및 절연체(275)에는 산화물(230b)에 도달하는 개구가 제공된다. 상기 개구 내에 절연체(250) 및 도전체(260)가 배치된다. 또한 트랜지스터(200)의 채널 길이 방향에 있어서, 절연체(271a), 절연체(273a), 도전체(242a), 및 산화물(243a)과 절연체(271b), 절연체(273b), 도전체(242b), 및 산화물(243b) 사이에 도전체(260) 및 절연체(250)가 제공된다. 절연체(250)는 도전체(260)의 측면에 접한 영역과, 도전체(260)의 밑면에 접한 영역을 가진다.
산화물(230)은 절연체(224) 위에 배치된 산화물(230a)과, 산화물(230a) 위에 배치된 산화물(230b)을 가지는 것이 바람직하다. 산화물(230b) 아래에 산화물(230a)을 가짐으로써, 산화물(230a)보다 아래쪽에 형성된 구조물로부터 산화물(230b)로의 불순물의 확산을 억제할 수 있다.
또한 트랜지스터(200)에서 산화물(230)은 산화물(230a)과 산화물(230b)의 2층이 적층되는 구성을 가지지만 본 발명은 이에 한정되는 것은 아니다. 예를 들어 산화물(230b)의 단층, 또는 3층 이상의 적층 구조를 제공하는 구성으로 하여도 좋고, 산화물(230a) 및 산화물(230b)의 각각이 적층 구조를 가져도 좋다.
도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하고, 도전체(205)는 제 2 게이트(백 게이트라고도 함) 전극으로서 기능한다. 또한 절연체(250)는 제 1 게이트 절연체로서 기능하고, 절연체(224)는 제 2 게이트 절연체로서 기능한다. 또한 도전체(242a)는 소스 및 드레인 중 한쪽으로서 기능하고, 도전체(242b)는 소스 및 드레인 중 다른 쪽으로서 기능한다. 또한 산화물(230)에서 도전체(260)와 중첩된 영역의 적어도 일부는 채널 형성 영역으로서 기능한다.
여기서 도 1의 (B)에서의 채널 형성 영역 근방의 확대도를 도 2에 나타내었다. 도 2에 나타낸 바와 같이, 산화물(230b)은 트랜지스터(200)의 채널 형성 영역으로서 기능하는 영역(230bc)과, 영역(230bc)을 사이에 끼우도록 제공되고 소스 영역 또는 드레인 영역으로서 기능하는 한 쌍의 영역(230ba) 및 영역(230bb)을 가진다. 영역(230bc)은 적어도 일부가 도전체(260)와 중첩된다. 바꿔 말하면 영역(230bc)은 한 쌍의 도전체(242a)와 도전체(242b) 사이의 영역에 제공된다. 영역(230ba)은 도전체(242a)에 중첩하여 제공되고, 영역(230bb)은 도전체(242b)에 중첩하여 제공된다.
채널 형성 영역으로서 기능하는 영역(230bc)은 영역(230ba) 및 영역(230bb)보다 산소 결손이 적거나 또는 불순물 농도가 낮기 때문에, 캐리어 농도가 낮은 고저항 영역이다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)은 산소 결손이 많거나 또는 수소, 질소, 금속 원소 등의 불순물 농도가 높은 것에 의하여, 캐리어 농도가 증가되어 저저항화된 영역이다. 즉 영역(230ba) 및 영역(230bb)은 영역(230bc)과 비교하여 캐리어 농도가 높고 저항이 낮은 영역이다.
여기서 채널 형성 영역으로서 기능하는 영역(230bc)의 캐리어 농도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더 바람직하고, 1×1013cm-3 미만인 것이 더 바람직하고, 1×1012cm-3 미만인 것이 더 바람직하다. 또한 채널 형성 영역으로서 기능하는 영역(230bc)의 캐리어 농도의 하한값에 대해서는 특별히 한정은 없지만 예를 들어 1×10-9cm-3으로 할 수 있다.
또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)의 캐리어 농도는 예를 들어 1×1017cm-3 이상인 것이 바람직하고, 1×1018cm-3 이상인 것이 더 바람직하고, 1×1019cm-3 이상인 것이 더 바람직하다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)의 캐리어 농도의 상한값에 대해서는 특별히 한정은 없지만 예를 들어 1×1021cm-3으로 할 수 있다.
또한 영역(230bc)과, 영역(230ba) 또는 영역(230bb) 사이에, 캐리어 농도가 영역(230ba) 및 영역(230bb)의 캐리어 농도와 동등하거나 그들보다 낮고, 영역(230bc)의 캐리어 농도와 동등하거나 그것보다 높은 영역이 형성되는 경우가 있다. 즉 상기 영역은 영역(230bc)과, 영역(230ba) 또는 영역(230bb)의 접합 영역으로서 기능한다. 상기 접합 영역은 수소 농도가 영역(230ba) 및 영역(230bb)의 수소 농도와 동등하거나 그들보다 낮고, 영역(230bc)의 수소 농도와 동등하거나 그것보다 높은 경우가 있다. 또한 상기 접합 영역은 산소 결손이 영역(230ba) 및 영역(230bb)의 산소 결손과 동등하거나 그들보다 적고, 영역(230bc)의 산소 결손과 동등하거나 그것보다 많은 경우가 있다.
또한 도 2에서는 영역(230ba), 영역(230bb), 및 영역(230bc)이 산화물(230b)에 형성되는 예에 대하여 나타내었지만 본 발명은 이에 한정되지는 않는다. 예를 들어 상기 영역들이 산화물(230b)뿐만 아니라 산화물(230a)에도 형성되어도 좋다.
또한 산화물(230)에서, 각 영역의 경계를 명확히 검출하기가 어려운 경우가 있다. 각 영역 내에서 검출되는 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도는 영역 단위의 단계적인 변화에 한정되지 않고, 각 영역 내에서도 연속적으로 변화되어도 좋다. 즉 채널 형성 영역에 가까울수록 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도가 감소되어 있으면 좋다.
트랜지스터(200)에서는 채널 형성 영역을 포함하는 산화물(230)(산화물(230a) 및 산화물(230b))로서, 반도체로서 기능하는 금속 산화물(이하 산화물 반도체라고도 함)을 사용하는 것이 바람직하다.
또한 반도체로서 기능하는 금속 산화물로서는 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것을 사용한다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써 트랜지스터의 오프 전류를 저감할 수 있다.
산화물(230)로서, 예를 들어 인듐, 원소 M, 및 아연을 가지는 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 또한 산화물(230)로서, In-Ga 산화물, In-Zn 산화물, 인듐 산화물을 사용하여도 좋다.
여기서, 산화물(230b)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비가, 산화물(230a)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
이와 같이, 산화물(230b) 아래에 산화물(230a)을 배치함으로써, 산화물(230a)보다 아래쪽에 형성된 구조물로부터의 산화물(230b)에 대한 불순물 및 산소의 확산을 억제할 수 있다.
또한 산화물(230a) 및 산화물(230b)이 산소 이외에 공통된 원소를 가짐으로써(주성분으로 함으로써), 산화물(230a)과 산화물(230b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 산화물(230a)과 산화물(230b)의 계면에서의 결함 준위 밀도를 낮출 수 있기 때문에, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아 높은 온 전류를 얻을 수 있다.
산화물(230b)은 각각 결정성을 가지는 것이 바람직하다. 특히 산화물(230b)로서 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다.
CAAC-OS는 결정성이 높고 치밀한 구조를 가지며, 불순물이나 결함(예를 들어 산소 결손(VO) 등)이 적은 금속 산화물이다. 특히 금속 산화물의 형성 후에, 금속 산화물이 다결정화되지 않을 정도의 온도(예를 들어 400℃ 이상 600℃ 이하)에서 가열 처리함으로써, CAAC-OS를 결정성이 더 높고 치밀한 구조로 할 수 있다. 이와 같이, CAAC-OS의 밀도를 더 높임으로써, 상기 CAAC-OS 내의 불순물 또는 산소의 확산을 더 저감할 수 있다.
한편 CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 따라서 CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
산화물 반도체가 사용된 트랜지스터는, 산화물 반도체 내의 채널이 형성되는 영역에 불순물 또는 산소 결손이 존재하면 전기 특성이 변동되기 쉬워, 신뢰성이 떨어지는 경우가 있다. 또한 산소 결손 근방의 수소가, 산소 결손에 수소가 들어간 결함(이하 VOH라고 부르는 경우가 있음)을 형성하고, 캐리어가 되는 전자를 생성하는 경우가 있다. 그러므로 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되어 있으면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르는 특성)이 되기 쉽다. 따라서 산화물 반도체 내의 채널이 형성되는 영역에서는 불순물, 산소 결손, 및 VOH가 가능한 한 저감되어 있는 것이 바람직하다. 바꿔 말하면, 산화물 반도체 내의 채널이 형성되는 영역은 캐리어 농도가 저감되고 i형(진성화) 또는 실질적으로 i형인 것이 바람직하다.
이에 대하여, 가열에 의하여 이탈되는 산소(이하 과잉 산소라고 부르는 경우가 있음)를 포함하는 절연체를 산화물 반도체의 근방에 제공하고 열처리를 수행함으로써, 상기 절연체로부터 산화물 반도체에 산소가 공급되어, 산소 결손 및 VOH를 저감할 수 있다. 그러나 소스 영역 또는 드레인 영역에 과잉량의 산소가 공급되면, 트랜지스터(200)의 온 전류의 저하 또는 전계 효과 이동도의 저하를 일으킬 우려가 있다. 또한 소스 영역 또는 드레인 영역에 공급되는 산소가 기판 면 내에 흐트러짐으로써, 트랜지스터를 가지는 반도체 장치의 특성에 편차가 생긴다.
따라서 산화물 반도체 내에 있어서, 채널 형성 영역으로서 기능하는 영역(230bc)은 캐리어 농도가 저감되고 i형 또는 실질적으로 i형인 것이 바람직하다. 한편 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)은 캐리어 농도가 높고 n형인 것이 바람직하다. 즉 산화물 반도체 내에 있어서, 영역(230bc)에서는 산소 결손 및 VOH를 저감하고, 영역(230ba) 및 영역(230bb)에는 과잉량의 산소가 공급되지 않도록 하는 것이 바람직하다.
그래서 본 실시형태에서는, 산화물(230b) 위에 도전체(242a) 및 도전체(242b)를 제공한 상태로, 산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 영역(230bc)의 산소 결손 및 VOH를 저감하는 것을 도모한다. 여기서 마이크로파 처리란, 예를 들어 마이크로파를 사용하여 고밀도 플라스마를 발생시키는 전원을 가지는 장치를 사용한 처리를 가리킨다. 또한 본 명세서 등에서 마이크로파란, 300MHz 이상 300GHz 이하의 주파수를 가지는 전자기파를 가리키는 경우가 있다.
산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 마이크로파, 또는 RF 등의 고주파를 사용하여 산소 가스를 플라스마화하여, 상기 산소 플라스마를 작용시킬 수 있다. 이때 마이크로파, 또는 RF 등의 고주파를 영역(230bc)에 조사할 수도 있다. 플라스마, 마이크로파 등의 작용에 의하여 영역(230bc)의 VOH를 분단할 수 있다. 이에 의하여 수소 H를 영역(230bc)에서 제거하고 산소 결손 VO를 산소로 보전할 수 있다. 즉 영역(230bc)에서 "VOH→H+VO"라는 반응이 일어나, 영역(230bc)의 수소 농도를 저하시킬 수 있다. 따라서 영역(230bc) 내의 산소 결손 및 VOH를 저감하여, 캐리어 농도를 저하시킬 수 있다.
또한 산소를 포함하는 분위기에서 마이크로파 처리를 수행할 때, 마이크로파, RF 등의 고주파, 산소 플라스마 등의 작용은 도전체(242a) 및 도전체(242b)로 차폐되고, 영역(230ba) 및 영역(230bb)에는 미치지 않는다. 즉 도전체(242)는 마이크로파, RF 등의 고주파, 산소 플라스마 등에 대한 차폐막으로서 기능한다. 또한 산소 플라스마의 작용은 산화물(230b) 및 도전체(242)를 덮어 제공되는, 절연체(271), 절연체(273), 절연체(275), 및 절연체(280)에 의하여 저감할 수 있다. 이에 의하여 마이크로파 처리 시에, 영역(230ba) 및 영역(230bb)에서 VOH의 저감 및 과잉량의 산소 공급이 발생하지 않으므로, 캐리어 농도의 저하를 방지할 수 있다.
이와 같이 함으로써, 산화물 반도체의 영역(230bc)에서 선택적으로 산소 결손 및 VOH를 제거하여, 영역(230bc)을 i형 또는 실질적으로 i형으로 할 수 있다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)에 과잉량의 산소가 공급되는 것을 억제하여, n형을 유지할 수 있다. 이로써, 트랜지스터(200)의 전기 특성의 변동을 억제하고, 기판 면 내에서 트랜지스터(200)의 전기 특성에 편차가 생기는 것을 억제할 수 있다.
상술한 바와 같은 구성으로 함으로써, 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한 전기 특성이 양호한 반도체 장치를 제공할 수 있다.
또한 도 1 등에 있어서, 도전체(260) 등을 매립하는 개구의 측면이, 산화물(230b)의 홈부도 포함하여 산화물(230b)의 피형성면에 대하여 실질적으로 수직으로 되어 있지만, 본 실시형태는 이에 한정되지 않는다. 예를 들어 상기 개구의 바닥부가 완만한 곡면을 가지는 U자형의 형상이 되어 있어도 좋다. 또한 예를 들어 상기 개구의 측면이 산화물(230b)의 피형성면에 대하여 경사져 있어도 좋다.
또한 도 1의 (C)에 나타낸 바와 같이, 트랜지스터(200)를 채널 폭 방향에서 본 단면에 있어서, 산화물(230b)의 측면과 산화물(230b)의 상면 간에 만곡면을 가져도 좋다. 즉 상기 측면의 단부와 상기 상면의 단부는 만곡되어도 좋다(라운드 형상이라고도 함).
상기 만곡면에서의 곡률 반경은 0nm보다 크고, 도전체(242)와 중첩된 영역의 산화물(230b)의 막 두께보다 작거나, 또는 상기 만곡면을 가지지 않는 영역의 길이의 절반보다 작은 것이 바람직하다. 상기 만곡면에서의 곡률 반경은, 구체적으로는 0nm보다 크고 20nm 이하, 바람직하게는 1nm 이상 15nm 이하, 더 바람직하게는 2nm 이상 10nm 이하로 한다. 이러한 형상으로 함으로써, 절연체(250) 및 도전체(260)의 산화물(230b)에 대한 피복성을 높일 수 있다.
산화물(230)은 화학 조성이 상이한 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 구체적으로는 산화물(230a)로서 사용하는 금속 산화물에서 주성분인 금속 원소에 대한 원소 M의 원자수비가, 산화물(230b)로서 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(230a)로서 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가, 산화물(230b)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(230b)로서 사용하는 금속 산화물에서 원소 M에 대한 In의 원자수비가, 산화물(230a)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
또한 산화물(230b)은 CAAC-OS 등의 결정성을 가지는 산화물인 것이 바람직하다. CAAC-OS 등 결정성을 가지는 산화물은 불순물이나 결함(산소 결손 등)이 적고 결정성이 높은 치밀한 구조를 가진다. 따라서 소스 전극 또는 드레인 전극에 의한 산화물(230b)로부터의 산소 추출을 억제할 수 있다. 따라서 열처리를 수행한 경우에도 산화물(230b)로부터 산소가 추출되는 것을 저감할 수 있기 때문에, 트랜지스터(200)는 제조 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다.
여기서 산화물(230a)과 산화물(230b)의 접합부에서 전도대 하단은 완만하게 변화된다. 바꿔 말하면 산화물(230a)과 산화물(230b)의 접합부에서의 전도대 하단은 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(230a)과 산화물(230b)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는 산화물(230a)과 산화물(230b)이, 산소 외에 공통된 원소를 주성분으로서 가짐으로써, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(230b)이 In-M-Zn 산화물인 경우, 산화물(230a)로서 In-M-Zn 산화물, M-Zn 산화물, 원소 M의 산화물, In-Zn 산화물, 인듐 산화물 등을 사용하여도 좋다.
구체적으로는 산화물(230a)로서, In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=1:1:0.5[원자수비] 또는 그 근방의 조성의 금속 산화물을 사용하면 좋다. 또한 산화물(230b)로서, In:M:Zn=1:1:1[원자수비] 또는 그 근방의 조성, 또는 In:M:Zn=4:2:3[원자수비] 또는 그 근방의 조성의 금속 산화물을 사용하면 좋다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함한 것이다. 또한 원소 M으로서 갈륨을 사용하는 것이 바람직하다.
또한 금속 산화물을 스퍼터링법에 의하여 성막하는 경우, 상기 원자수비는 성막된 금속 산화물의 원자수비에 한정되지 않고, 금속 산화물의 성막에 사용하는 스퍼터링 타깃의 원자수비이어도 좋다.
산화물(230a) 및 산화물(230b)을 상술한 구성으로 함으로써, 산화물(230a)과 산화물(230b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(200)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다.
절연체(212), 절연체(214), 절연체(271), 절연체(272), 절연체(275), 절연체(282), 절연체(283), 및 절연체(286) 중 적어도 하나는 물, 수소 등의 불순물이 기판 측으로부터, 또는 트랜지스터(200)의 위쪽으로부터 트랜지스터(200)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(212), 절연체(214), 절연체(271), 절연체(272), 절연체(275), 절연체(282), 절연체(283), 및 절연체(286) 중 적어도 하나에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
또한 본 명세서에 있어서 배리어 절연막이란, 배리어성을 가지는 절연막을 가리킨다. 본 명세서에 있어서 배리어성이란, 대응하는 물질의 확산을 억제하는 기능(투과성이 낮다고도 함)을 가리킨다. 또는 대응하는 물질을 포획 및 고착(게터링이라고도 함)하는 기능을 가리킨다.
절연체(212), 절연체(214), 절연체(271), 절연체(272), 절연체(275), 절연체(282), 절연체(283), 및 절연체(286)에는, 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 질화 실리콘, 또는 질화산화 실리콘 등을 사용할 수 있다. 예를 들어 절연체(212), 절연체(271), 절연체(272), 절연체(283), 및 절연체(286)에, 보다 수소 배리어성이 높은 질화 실리콘 등을 사용하는 것이 바람직하다. 또한 예를 들어 절연체(214), 절연체(275), 및 절연체(282)에, 수소를 포획 및 고착하는 기능이 높은, 산화 알루미늄 또는 산화 마그네슘 등을 사용하는 것이 바람직하다. 이로써 물, 수소 등의 불순물이 절연체(212) 및 절연체(214)를 통하여 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는 물, 수소 등의 불순물이 절연체(286)보다 외측에 배치된 층간 절연막 등으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(224) 등에 포함되는 산소가 절연체(212) 및 절연체(214)를 통하여 기판 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(280) 등에 포함되는 산소가 절연체(282) 등을 통하여 트랜지스터(200)보다 위쪽으로 확산되는 것을 억제할 수 있다. 이와 같이, 트랜지스터(200)를 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체(212), 절연체(214), 절연체(271), 절연체(272), 절연체(275), 절연체(282), 절연체(283), 및 절연체(286)로 둘러싸는 구조로 하는 것이 바람직하다.
여기서 절연체(212), 절연체(214), 절연체(271), 절연체(272), 절연체(275), 절연체(282), 절연체(283), 및 절연체(286)로서, 비정질 구조를 가지는 산화물을 사용하는 것이 바람직하다. 예를 들어 AlOx(x는 0보다 큰 임의의 수) 또는 MgOy(y는 0보다 큰 임의의 수) 등의 금속 산화물을 사용하는 것이 바람직하다. 이러한 비정질 구조를 가지는 금속 산화물에서는 산소 원자가 댕글링 본드를 가지고, 상기 댕글링 본드로 수소를 포획 또는 고착하는 성질을 가지는 경우가 있다. 이러한 비정질 구조를 가지는 금속 산화물을 트랜지스터(200)의 구성요소로서 사용하거나 트랜지스터(200)의 주위에 제공함으로써, 트랜지스터(200)에 포함되는 수소 또는 트랜지스터(200)의 주위에 존재하는 수소를 포획 또는 고착할 수 있다. 특히 트랜지스터(200)의 채널 형성 영역에 포함되는 수소를 포획 또는 고착하는 것이 바람직하다. 비정질 구조를 가지는 금속 산화물을 트랜지스터(200)의 구성요소로서 사용하거나 트랜지스터(200)의 주위에 제공함으로써, 양호한 특성을 가지고 신뢰성이 높은 트랜지스터(200) 및 반도체 장치를 제작할 수 있다.
또한 절연체(212), 절연체(214), 절연체(271), 절연체(272), 절연체(275), 절연체(282), 절연체(283), 및 절연체(286)는 비정질 구조인 것이 바람직하지만, 일부에 다결정 구조의 영역이 형성되어도 좋다. 또한 절연체(212), 절연체(214), 절연체(271), 절연체(272), 절연체(275), 절연체(282), 절연체(283), 및 절연체(286)는 비정질 구조의 층과 다결정 구조의 층이 적층된 다층 구조이어도 좋다. 예를 들어 비정질 구조의 층 위에 다결정 구조의 층이 형성된 적층 구조이어도 좋다.
절연체(212), 절연체(214), 절연체(271), 절연체(272), 절연체(275), 절연체(282), 절연체(283), 및 절연체(286)의 성막은 예를 들어 스퍼터링법을 사용하여 수행하면 좋다. 스퍼터링법은 성막 가스로서 수소를 사용하지 않아도 되므로, 절연체(212), 절연체(214), 절연체(271), 절연체(272), 절연체(275), 절연체(282), 절연체(283), 및 절연체(286)의 수소 농도를 저하시킬 수 있다. 또한 성막 방법은 스퍼터링법에 한정되지 않고, 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 적절히 사용하여도 좋다.
또한 절연체(212), 절연체(283), 및 절연체(286)의 저항률을 낮게 하는 것이 바람직한 경우가 있다. 예를 들어 절연체(212), 절연체(283), 및 절연체(286)의 저항률을 실질적으로 1×1013Ωcm로 함으로써, 반도체 장치 제작 공정의 플라스마 등을 사용하는 처리에서 절연체(212), 절연체(283), 및 절연체(286)가 도전체(205), 도전체(242), 도전체(260), 또는 도전체(246)의 차지 업을 완화할 수 있는 경우가 있다. 절연체(212), 절연체(283), 및 절연체(286)의 저항률은 바람직하게는 1×1010Ωcm 이상 1×1015Ωcm 이하로 한다.
또한 절연체(216) 및 절연체(280)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(216) 및 절연체(280)로서, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
도전체(205)는 산화물(230) 및 도전체(260)와 중첩되도록 배치된다. 여기서 도전체(205)는 절연체(216)에 형성된 개구에 매립되도록 제공되는 것이 바람직하다. 또한 도전체(205)의 일부가 절연체(214)에 매립되도록 제공되어도 좋다.
도전체(205)는 도전체(205a), 도전체(205b), 및 도전체(205c)를 가진다. 도전체(205a)는 상기 개구의 밑면 및 측벽에 접하여 제공된다. 도전체(205b)는 도전체(205a)에 형성된 오목부에 매립되도록 제공된다. 여기서 도전체(205b)의 상면은 도전체(205a)의 상면 및 절연체(216)의 상면보다 낮게 제공된다. 도전체(205c)는 도전체(205b)의 상면 및 도전체(205a)의 측면에 접하여 제공된다. 여기서 도전체(205c)의 상면의 높이는 도전체(205a)의 상면의 높이 및 절연체(216)의 상면의 높이와 실질적으로 일치한다. 즉 도전체(205b)는 도전체(205a) 및 도전체(205c)로 둘러싸이는 구성이 된다.
여기서 도전체(205a) 및 도전체(205c)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(205a) 및 도전체(205c)에, 수소의 확산을 저감하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)에 포함되는 수소 등의 불순물이 절연체(224) 등을 통하여 산화물(230)로 확산되는 것을 방지할 수 있다. 또한 도전체(205a) 및 도전체(205c)에, 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(205a) 및 도전체(205c)로서는, 상기 도전성 재료를 단층으로 또는 적층하여 사용하면 좋다. 예를 들어 도전체(205a) 및 도전체(205c)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(205b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(205b)에는 텅스텐을 사용하면 좋다.
도전체(205)는 제 2 게이트 전극으로서 기능하는 경우가 있다. 이 경우 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(200)의 문턱 전압 Vth를 제어할 수 있다. 특히 도전체(205)에 음의 전위를 인가함으로써, 도전체(205)에 전위를 인가하지 않는 경우보다 트랜지스터(200)의 Vth를 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전체(205)에 음의 전위를 인가하는 것이, 인가하지 않은 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 더 작게 할 수 있다.
또한 도전체(205)의 전기 저항률은 상기 도전체(205)에 인가하는 전위를 고려하여 설계되고, 도전체(205)의 막 두께는 상기 전기 저항률에 맞춰 설정된다. 또한 절연체(216)의 막 두께는 도전체(205)와 거의 같게 된다. 여기서 도전체(205)의 설계의 허용 범위에서 도전체(205) 및 절연체(216)의 막 두께를 얇게 하는 것이 바람직하다. 절연체(216)의 막 두께를 얇게 함으로써 절연체(216) 내에 포함되는 수소 등의 불순물의 절대량을 저감할 수 있으므로, 상기 불순물이 산화물(230)로 확산되는 것을 저감할 수 있다.
또한 도전체(205)는 도 1의 (A)에 나타낸 바와 같이, 산화물(230)에서의 도전체(242a) 및 도전체(242b)와 중첩되지 않은 영역의 크기보다 크게 제공되는 것이 좋다. 특히 도 1의 (C)에 나타낸 바와 같이, 도전체(205)는 산화물(230a) 및 산화물(230b)의 채널 폭 방향과 교차되는 단부보다 외측의 영역으로도 연장되는 것이 바람직하다. 즉 산화물(230)의 채널 폭 방향에서의 측면의 외측에서 도전체(205)와 도전체(260)는 절연체를 개재(介在)하여 중첩되는 것이 바람직하다. 상기 구성을 가짐으로써, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계와 제 2 게이트 전극으로서 기능하는 도전체(205)의 전계에 의하여, 산화물(230)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 본 명세서에서 제 1 게이트 및 제 2 게이트의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한 본 명세서 등에서 S-channel 구조의 트랜지스터란, 한 쌍의 게이트 전극 중 한쪽 및 다른 쪽의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 말한다. 또한 본 명세서 등에 개시되는 S-channel 구조는 Fin형 구조 및 플레이너형 구조와는 다르다. S-channel 구조를 채용함으로써, 단채널 효과에 대한 내성이 높아진, 바꿔 말하면 단채널 효과가 일어나기 어려운 트랜지스터로 할 수 있다.
또한 도 1의 (C)에 나타낸 바와 같이, 도전체(205)는 연장되어 배선으로서도 기능한다. 다만 이에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다. 또한 도전체(205)는 반드시 각 트랜지스터에 하나씩 제공될 필요는 없다. 예를 들어 도전체(205)를 복수의 트랜지스터로 공유하는 구성으로 하여도 좋다.
또한 트랜지스터(200)에서 도전체(205)는 도전체(205a), 도전체(205b), 및 도전체(205c)의 적층으로 이루어지는 구성이지만 본 발명은 이에 한정되는 것이 아니다. 도전체(205)를 단층 혹은 2층 또는 4층 이상의 적층 구조로 하여도 좋다. 예를 들어 도전체(205a)와 도전체(205b)의 2층 구조로 하여도 좋다.
절연체(222) 및 절연체(224)는 게이트 절연체로서 기능한다.
절연체(222)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또한 절연체(222)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다.
절연체(222)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 상기 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 산화물(230)로부터 기판 측으로의 산소의 방출이나, 트랜지스터(200)의 주변부로부터 산화물(230)로의 수소 등의 불순물의 확산을 억제하는 층으로서 기능한다. 따라서 절연체(222)를 제공함으로써, 수소 등의 불순물이 트랜지스터(200)의 내측으로 확산되는 것을 억제하고, 산화물(230) 내에 산소 결손이 생성되는 것을 억제할 수 있다. 또한 도전체(205)가 절연체(224)나 산화물(230)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
또는 상기 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 또한 절연체(222)로서는 이들 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층한 것을 사용하여도 좋다.
또한 절연체(222)에는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), (Ba,Sr)TiO3(BST) 등의 소위 high-k 재료를 포함한 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다.
산화물(230)과 접하는 절연체(224)는 과잉 산소를 포함하는(가열에 의하여 산소를 이탈시키는) 것이 바람직하다. 예를 들어 절연체(224)에는 산화 실리콘, 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함하는 절연체를 산화물(230)과 접하여 제공함으로써, 산화물(230) 내의 산소 결손을 저감하고 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
절연체(224)로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료, 바꿔 말하면 과잉 산소 영역을 가지는 절연체 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 분자의 이탈량이 1.0×1018molecules/cm3 이상, 바람직하게는 1.0×1019molecules/cm3 이상, 더 바람직하게는 2.0×1019molecules/cm3 이상 또는 3.0×1020molecules/cm3 이상인 산화막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
또한 트랜지스터(200)의 제작 공정 중에서, 산화물(230)의 표면이 노출된 상태에서 가열 처리를 수행하는 것이 적합하다. 상기 가열 처리는 예를 들어 100℃ 이상 600℃ 이하에서 수행하면 좋고, 350℃ 이상 550℃ 이하가 바람직하다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이로써 산화물(230)에 산소가 공급되므로 산소 결손(VO)을 저감할 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하여도 좋다. 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행한 후에, 연속하여 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행하여도 좋다.
또한 산화물(230)에 대하여 가산소화 처리를 수행함으로써, 공급된 산소에 의하여 산화물(230) 내의 산소 결손을 수복(修復)할 수 있고, 바꿔 말하면 "VO+O→null"이라는 반응을 촉진할 수 있다. 또한 산화물(230) 내에 잔존한 수소와 공급된 산소가 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이에 의하여, 산화물(230) 내에 잔존한 수소가 산소 결손과 재결합되어 VOH가 형성되는 것을 억제할 수 있다.
또한 절연체(222) 및 절연체(224)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 또한 절연체(224)는 산화물(230a)과 중첩하여 섬 형상으로 형성하여도 좋다. 이 경우 절연체(275)가 절연체(224)의 측면 및 절연체(222)의 상면에 접하는 구성이 된다.
산화물(243a) 및 산화물(243b)이 산화물(230b) 위에 제공된다. 산화물(243a)과 산화물(243b)은 도전체(260)를 사이에 두고 이격되어 제공된다.
산화물(243)(산화물(243a) 및 산화물(243b))은 산소의 투과를 억제하는 기능을 가지는 것이 바람직하다. 소스 전극이나 드레인 전극으로서 기능하는 도전체(242)와 산화물(230b) 사이에 산소의 투과를 억제하는 기능을 가지는 산화물(243)을 배치함으로써, 도전체(242)와 산화물(230b) 사이의 전기 저항이 저감되기 때문에 바람직하다. 이와 같은 구성으로 함으로써, 트랜지스터(200)의 전기 특성 및 트랜지스터(200)의 신뢰성을 향상시킬 수 있다. 또한 도전체(242)와 산화물(230b) 사이의 전기 저항을 충분히 저감할 수 있는 경우, 산화물(243)을 제공하지 않는 구성으로 하여도 좋다.
산화물(243)로서 원소 M을 가지는 금속 산화물을 사용하여도 좋다. 특히 원소 M으로서는 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하는 것이 좋다. 산화물(243)은 산화물(230b)보다 원소 M의 농도가 높은 것이 바람직하다. 또한 산화물(243)로서 산화 갈륨을 사용하여도 좋다. 또한 산화물(243)로서 In-M-Zn 산화물 등의 금속 산화물을 사용하여도 좋다. 구체적으로는 산화물(243)로서 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가, 산화물(230b)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(243)의 막 두께는 바람직하게는 0.5nm 이상 5nm 이하, 더 바람직하게는 1nm 이상 3nm 이하, 더 바람직하게는 1nm 이상 2nm 이하이다. 또한 산화물(243)은 결정성을 가지는 것이 바람직하다. 산화물(243)이 결정성을 가지는 경우, 산화물(230) 내의 산소의 방출을 적합하게 억제할 수 있다. 예를 들어 산화물(243)이 육방정 등의 결정 구조를 가지면, 산화물(230) 내의 산소가 방출되는 것을 억제할 수 있는 경우가 있다.
도전체(242a)는 산화물(243a)의 상면에 접하여 제공되고, 도전체(242b)는 산화물(243b)의 상면에 접하여 제공되는 것이 바람직하다. 도전체(242a) 및 도전체(242b)는 각각 트랜지스터(200)의 소스 전극 또는 드레인 전극으로서 기능한다.
도전체(242)(도전체(242a) 및 도전체(242b))에는, 예를 들어 탄탈럼을 포함한 질화물, 타이타늄을 포함한 질화물, 몰리브데넘을 포함한 질화물, 텅스텐을 포함한 질화물, 탄탈럼 및 알루미늄을 포함한 질화물, 타이타늄 및 알루미늄을 포함한 질화물 등을 사용하는 것이 바람직하다. 본 발명의 일 형태에서는 탄탈럼을 포함한 질화물이 특히 바람직하다. 또한 예를 들어 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하여도 좋다. 이들 재료는 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
여기서, 도전체(242)로서 응력이 큰 막을 사용하여도 좋고, 예를 들어 스퍼터링법에 의하여 성막한 질화 탄탈럼을 사용하면 좋다. 도전체(242)의 응력에 의하여 영역(230ba) 및 영역(230bb)의 결정 구조에 변형이 생김으로써, 이들 영역에 산소 결손 VO가 형성되기 쉬워진다. 이에 의하여 영역(230ba) 및 영역(230bb)에 생기는 VOH의 양이 증가되기 때문에, 영역(230ba) 및 영역(230bb)의 캐리어 농도가 증가되어, n형으로 할 수 있다.
도전체(242)는 산소를 포함하는 분위기에서 마이크로파 처리를 수행할 때, 마이크로파, RF 등의 고주파, 산소 플라스마 등의 작용에 대한 차폐막으로서 기능하는 것이 바람직하다. 그러므로 도전체(242)는 300MHz 이상 300GHz 이하, 예를 들어 2.4GHz 이상 2.5GHz 이하의 전자기파를 차폐하는 기능을 가지는 것이 바람직하다.
또한 산화물(230b) 등에 포함되는 수소가 도전체(242a) 또는 도전체(242b)로 확산되는 경우가 있다. 특히 도전체(242a) 및 도전체(242b)에 탄탈럼을 포함하는 질화물을 사용함으로써, 산화물(230b) 등에 포함되는 수소는 도전체(242a) 또는 도전체(242b)로 확산되기 쉽고, 확산된 수소는 도전체(242a) 또는 도전체(242b)가 가지는 질소와 결합되는 경우가 있다. 즉 산화물(230b) 등에 포함되는 수소는 도전체(242a) 또는 도전체(242b)에 흡수되는 경우가 있다.
또한 도전체(242)의 측면과 도전체(242)의 상면 간에 만곡면이 형성되지 않는 것이 바람직하다. 상기 만곡면이 형성되지 않는 도전체(242)로 함으로써, 도 1의 (D)에 나타낸 바와 같은 채널 폭 방향의 단면에서의 도전체(242)의 단면적을 크게 할 수 있다. 이에 의하여 도전체(242)의 도전율을 높게 하고, 트랜지스터(200)의 온 전류를 크게 할 수 있다.
절연체(271a)는 도전체(242a)의 상면에 접하여 제공되고, 절연체(271b)는 도전체(242b)의 상면에 접하여 제공된다. 절연체(271)는 적어도 산소에 대한 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(271)는 산소 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(271)는 절연체(280)보다 산소 확산을 더 억제하는 기능을 가지는 것이 바람직하다. 절연체(271)로서는 예를 들어, 질화 실리콘 등의 실리콘을 포함하는 질화물을 사용하면 좋다.
절연체(273a)는 절연체(271a)의 상면에 접하여 제공되고, 절연체(273b)는 절연체(271b)의 상면에 접하여 제공된다. 또한 절연체(273a)의 상면은 절연체(275)에 접하고, 절연체(273a)의 측면은 절연체(250)에 접하는 것이 바람직하다. 또한 절연체(273b)의 상면은 절연체(275)에 접하고, 절연체(273b)의 측면은 절연체(250)에 접하는 것이 바람직하다. 절연체(273)는 절연체(224)와 마찬가지로, 과잉 산소 영역 또는 과잉 산소를 가지는 것이 바람직하다. 또한 절연체(273) 내의 물, 수소 등의 불순물의 농도는 저감되어 있는 것이 바람직하다. 예를 들어 절연체(273)로서는 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 질화산화 실리콘 등의 실리콘을 포함하는 산화물 또는 질화물을 적절히 사용하면 좋다. 과잉 산소를 가지는 절연체를 절연체(250)에 접하여 제공함으로써, 절연체(250)를 통하여 산화물(230)로 확산된 산소가 산화물(230) 내의 산소 결손을 저감하여, 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
또한 절연체(224) 및 절연체(280)로부터 산화물(230)에 산소를 충분히 공급할 수 있는 경우, 절연체(273)를 제공하지 않는 구성으로 하여도 좋다.
절연체(272a)는 산화물(230a), 산화물(230b), 산화물(243a), 도전체(242a), 절연체(271a), 및 절연체(273a)의 측면에 접하여 제공되고, 절연체(272b)는 산화물(230a), 산화물(230b), 산화물(243b), 도전체(242b), 절연체(271b), 및 절연체(273b)의 측면에 접하여 제공된다. 또한 절연체(272a) 및 절연체(272b)는 절연체(224)의 상면에 접하여 제공된다. 절연체(272)는 적어도 산소에 대한 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(272)는 산소 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(272)는 절연체(280)보다 산소 확산을 더 억제하는 기능을 가지는 것이 바람직하다. 절연체(272)로서는 예를 들어, 질화 실리콘 등의 실리콘을 포함하는 질화물을 사용하면 좋다.
상기와 같은 절연체(271) 및 절연체(272)를 제공함으로써, 산소에 대한 배리어성을 가지는 절연체로 도전체(242)를 둘러쌀 수 있다. 즉 절연체(275)의 성막 시에 첨가되는 산소, 또는 절연체(273)에 포함되는 산소가 도전체(242)로 확산되는 것을 방지할 수 있다. 이로써, 절연체(275)의 성막 시에 첨가되는 산소, 또는 절연체(273)에 포함되는 산소 등으로 인하여 도전체(242)가 직접 산화되어 저항률이 증대하여, 온 전류가 저감되는 것을 억제할 수 있다.
또한 도 1의 (B) 등에서는 절연체(272)가 산화물(230a), 산화물(230b), 산화물(243), 도전체(242), 절연체(271), 및 절연체(273)의 측면에 접하는 구성을 나타내었지만, 절연체(272)는 적어도 절연체(271) 및 도전체(242)의 측면에 접하면 된다. 예를 들어 절연체(272)가 산화물(230a), 산화물(230b), 산화물(243), 도전체(242), 및 절연체(271)의 측면에 접하고, 절연체(273)에 접하지 않은 구성이 될 경우도 있다. 이 경우에는 절연체(273)의 측면이 절연체(275)에 접하게 된다.
또한 절연체(275)가 산소 등에 대하여 충분한 배리어성을 가지는 경우, 절연체(271) 및 절연체(272) 중 한쪽 또는 양쪽을 제공하지 않는 구성으로 하여도 좋다.
절연체(275)는 절연체(224), 절연체(272), 및 절연체(273)를 덮어 제공되고, 절연체(250) 및 도전체(260)가 제공되는 영역에 개구가 형성된다. 절연체(275)는 절연체(224)의 상면, 절연체(272)의 측면, 및 절연체(273)의 상면에 접하여 제공되는 것이 바람직하다. 또한 절연체(275)는 산소의 투과를 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 또한 절연체(275)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(224) 또는 절연체(273)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하고, 수소 등의 불순물을 포획하는 기능을 가지는 것이 바람직하다. 절연체(275)로서는, 예를 들어 산화 알루미늄 또는 질화 실리콘 등의 절연체를 단층으로 또는 적층하여 사용하면 좋다.
절연체(212)와 절연체(283)에 끼워진 영역 내에서, 절연체(280), 절연체(224), 또는 절연체(273)에 접하여, 수소 등의 불순물을 포획하는 기능을 가지는 절연체(275)를 제공함으로써, 절연체(280), 절연체(224), 또는 절연체(273) 등에 포함되는 수소 등의 불순물을 포획하여, 상기 영역 내의 수소량을 일정값으로 할 수 있다. 이 경우에는 절연체(275)로서 산화 알루미늄 등을 사용하는 것이 바람직하다.
절연체(250)는 게이트 절연체로서 기능한다. 절연체(250)는 산화물(230b)의 상면에 접하여 배치되는 것이 바람직하다. 절연체(250)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘 등을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로, 절연체(250) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한 도 1의 (B) 및 (C)에서는 절연체(250)를 단층으로 도시하였지만, 2층 이상의 적층 구조로 하여도 좋다. 절연체(250)를 2층의 적층 구조로 하는 경우, 절연체(250)의 아래층은 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성하고, 절연체(250)의 위층은 산소 확산을 억제하는 기능을 가지는 절연체를 사용하여 형성하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(250)의 아래층에 포함되는 산소가 도전체(260)로 확산되는 것을 억제할 수 있다. 즉 산화물(230)에 공급하는 산소량의 감소를 억제할 수 있다. 또한 절연체(250)의 아래층에 포함되는 산소로 인한 도전체(260)의 산화를 억제할 수 있다. 또한 절연체(250)의 아래층은 상술한 절연체(250)에 사용할 수 있는 재료를 사용하여 제공하고, 절연체(250)의 위층은 절연체(222)와 같은 재료를 사용하여 제공할 수 있다.
또한 절연체(250)의 아래층에 산화 실리콘이나 산화질화 실리콘 등을 사용하는 경우, 절연체(250)의 위층에는 비유전율이 높은 high-k 재료인 절연성 재료를 사용하여도 좋다. 게이트 절연체를 이러한 절연체(250)의 아래층과 절연체(250)의 위층의 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서 게이트 절연체의 물리적 막 두께를 유지한 채, 트랜지스터 동작 시에 인가하는 게이트 전위를 저감할 수 있게 된다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)의 박막화가 가능하게 된다.
절연체(250)의 위층으로서 구체적으로는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물, 또는 산화물(230)로서 사용할 수 있는 금속 산화물을 사용할 수 있다. 특히 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 바람직하다. 예를 들어 절연체(250)의 위층으로서 산화 하프늄을 사용하면 좋다.
또한 절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)로의 산소 확산을 억제하는 것이 바람직하다. 산소 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(250)로부터 도전체(260)로의 산소 확산이 억제된다. 즉 산화물(230)에 공급하는 산소량의 감소를 억제할 수 있다. 또한 절연체(250)의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
또한 상기 금속 산화물은 제 1 게이트 전극의 일부로서의 기능을 가지는 구성으로 하여도 좋다. 예를 들어 산화물(230)로서 사용할 수 있는 금속 산화물을 상기 금속 산화물로서 사용할 수 있다. 이 경우 도전체(260a)를 스퍼터링법에 의하여 성막함으로써, 상기 금속 산화물의 전기 저항값을 저하시켜 도전체로 할 수 있다. 이를 OC(Oxide Conductor) 전극이라고 부를 수 있다.
상기 금속 산화물을 포함함으로써, 도전체(260)로부터의 전계의 영향을 감소시키지 않고, 트랜지스터(200)의 온 전류를 향상시킬 수 있다. 또한 절연체(250)와 상기 금속 산화물의 물리적 두께에 의하여 도전체(260)와 산화물(230) 사이의 거리를 유지함으로써, 도전체(260)와 산화물(230) 사이의 누설 전류를 억제할 수 있다. 또한 절연체(250)와 상기 금속 산화물의 적층 구조를 제공함으로써, 도전체(260)와 산화물(230) 사이의 물리적인 거리, 및 도전체(260)로부터 산화물(230)에 가해지는 전계 강도를 용이하게 적절히 조정할 수 있다.
도전체(260)는 트랜지스터(200)의 제 1 게이트 전극으로서 기능한다. 도전체(260)는 도전체(260a)와, 도전체(260a) 위에 배치된 도전체(260b)를 가지는 것이 바람직하다. 예를 들어 도전체(260a)는 도전체(260b)의 밑면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한 도 1의 (B) 및 (C)에 나타낸 바와 같이, 도전체(260)의 상면의 최상부는 절연체(250)의 상면의 최상부와 실질적으로 일치한다. 또한 도 1의 (B) 및 (C)에서는 도전체(260)는 도전체(260a)와 도전체(260b)의 2층 구조로서 나타내었지만, 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(260a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(260a)가 산소 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다.
또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)를 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 하여도 좋다.
또한 트랜지스터(200)에서는 도전체(260)가 절연체(280) 등에 형성된 개구를 매립하도록 자기 정합(self-aligned)적으로 형성된다. 도전체(260)를 이와 같이 형성함으로써, 도전체(242a)와 도전체(242b) 사이의 영역에 도전체(260)를 위치 맞춤 없이 확실하게 배치할 수 있다.
또한 도 1의 (C)에 나타낸 바와 같이, 트랜지스터(200)의 채널 폭 방향에 있어서, 절연체(222)의 밑면을 기준으로 하였을 때의, 도전체(260)에서의 산화물(230b)과 중첩되지 않은 영역의 밑면의 높이는 산화물(230b)의 밑면의 높이보다 낮은 것이 바람직하다. 게이트 전극으로서 기능하는 도전체(260)가 절연체(250) 등을 개재하여 산화물(230b)의 채널 형성 영역의 측면 및 상면을 덮는 구성으로 함으로써, 도전체(260)의 전계를 산화물(230b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 따라서 트랜지스터(200)의 온 전류를 증대시켜 주파수 특성을 향상시킬 수 있다. 절연체(222)의 밑면을 기준으로 하였을 때의, 도전체(260)에서의 산화물(230a) 및 산화물(230b)과 중첩되지 않은 영역의 밑면의 높이와 산화물(230b)의 밑면의 높이의 차이는 0nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 20nm 이하이다.
절연체(280)는 절연체(275) 위에 제공되고, 절연체(250) 및 도전체(260)가 제공되는 영역에 개구가 형성된다. 또한 절연체(280)의 상면은 평탄화되어 있어도 좋다.
층간막으로서 기능하는 절연체(280)는 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 절연체(280)는 예를 들어 절연체(216)와 같은 재료를 사용하여 제공되는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 공공을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(280)는 절연체(224)와 마찬가지로, 과잉 산소 영역 또는 과잉 산소를 가지는 것이 바람직하다. 또한 절연체(280) 내의 물, 수소 등의 불순물의 농도는 저감되어 있는 것이 바람직하다. 예를 들어 절연체(280)에는 산화 실리콘, 산화질화 실리콘 등, 실리콘을 포함하는 산화물을 적절히 사용하면 좋다. 과잉 산소를 가지는 절연체를 산화물(230)과 접하여 제공함으로써, 산화물(230) 내의 산소 결손을 저감하고 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
절연체(282)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(280)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하, 수소 등의 불순물을 포획하는 기능을 가지는 것이 바람직하다. 또한 절연체(282)는 산소의 투과를 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(282)로서는 예를 들어 산화 알루미늄 등의 절연체를 사용하면 좋다. 절연체(212)와 절연체(283)에 끼워진 영역 내에서, 절연체(280)에 접하여, 수소 등의 불순물을 포획하는 기능을 가지는 절연체(282)를 제공함으로써 절연체(280) 등에 포함되는 수소 등의 불순물을 포획하여, 상기 영역 내의 수소량을 일정값으로 할 수 있다.
절연체(283)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(280)로 확산되는 것을 억제하는 배리어 절연막으로서 기능한다. 절연체(283)는 절연체(282) 위에 배치된다. 절연체(283)로서는 질화 실리콘 또는 질화산화 실리콘 등, 실리콘을 포함하는 질화물을 사용하는 것이 바람직하다. 예를 들어 절연체(283)로서 스퍼터링법에 의하여 성막된 질화 실리콘을 사용하면 좋다. 절연체(283)를 스퍼터링법에 의하여 성막함으로써, 밀도가 높으며 공동(void) 등이 형성되기 어려운 질화 실리콘막을 형성할 수 있다. 또한 절연체(283)로서는, 스퍼터링법에 의하여 성막된 질화 실리콘의 위에, CVD법에 의하여 성막된 질화 실리콘을 적층한 것을 사용하여도 좋다.
도전체(240a) 및 도전체(240b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(240a) 및 도전체(240b)는 적층 구조로 하여도 좋다.
또한 도전체(240)를 적층 구조로 하는 경우, 절연체(283), 절연체(282), 절연체(280), 절연체(275), 절연체(273), 및 절연체(271)와 접하는 도전체에는 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 단층 또는 적층으로 사용하여도 좋다. 또한 절연체(283)보다 위층에 포함되는 물, 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 산화물(230)에 혼입되는 것을 억제할 수 있다.
절연체(241a) 및 절연체(241b)로서는 예를 들어 질화 실리콘, 산화 알루미늄, 질화산화 실리콘 등 절연체를 사용하면 좋다. 절연체(241a) 및 절연체(241b)는 절연체(283), 절연체(282), 절연체(275), 및 절연체(271)에 접하여 제공되기 때문에, 절연체(280) 등에 포함되는 물, 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 산화물(230)에 혼입되는 것을 억제할 수 있다. 특히 질화 실리콘은 수소에 대한 배리어성이 높기 때문에 바람직하다. 또한 절연체(280)에 포함되는 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 방지할 수 있다.
또한 도전체(240a)의 상면 및 도전체(240b)의 상면에 접하여 배선으로서 기능하는 도전체(246)(도전체(246a) 및 도전체(246b))를 배치하여도 좋다. 도전체(246)는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 또한 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성하여도 좋다.
절연체(286)는 도전체(246) 위 및 절연체(283) 위에 제공된다. 이에 의하여, 도전체(246)의 상면 및 도전체(246)의 측면은 절연체(286)와 접하고, 도전체(246)의 하면은 절연체(283)와 접한다. 즉 도전체(246)는 절연체(283) 및 절연체(286)로 감싸인 구성으로 할 수 있다. 이와 같은 구성으로 함으로써, 외부로부터의 산소의 투과를 억제하고, 도전체(246)의 산화를 방지할 수 있다. 또한 도전체(246)로부터 물, 수소 등의 불순물이 외부로 확산되는 것을 방지할 수 있어 바람직하다.
<반도체 장치의 구성 재료>
이하에서는 반도체 장치에 사용할 수 있는 구성 재료에 대하여 설명한다.
<<기판>>
트랜지스터(200)를 형성하는 기판으로서는 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서는 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한 반도체 기판으로서는 예를 들어 실리콘, 저마늄을 재료로 한 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판 등이 있다. 또한 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 포함하는 기판, 금속의 산화물을 포함하는 기판 등이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
<<절연체>>
절연체로서는 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 저감할 수 있다. 한편, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
또한 비유전율이 높은 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 또는 실리콘 및 하프늄을 포함한 질화물 등이 있다.
또한 비유전율이 낮은 절연체로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다.
또한 금속 산화물을 사용한 트랜지스터를, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층하여 사용하면 좋다. 구체적으로는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서, 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물, 질화 알루미늄, 질화산화 실리콘, 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
또한 게이트 절연체로서 기능하는 절연체는, 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 절연체인 것이 바람직하다. 예를 들어 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 산화 실리콘 또는 산화질화 실리콘이 산화물(230)과 접하는 구조로 함으로써, 산화물(230)이 가지는 산소 결손을 보상할 수 있다.
<<도전체>>
도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 및 란타넘 등에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
또한 상기 재료로 형성되는 도전층을 복수 적층하여 사용하여도 좋다. 예를 들어 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 산화물을 사용하는 경우, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히 게이트 전극으로서 기능하는 도전체에, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함한 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄 또는 질화 탄탈럼 등의 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외부의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
<<금속 산화물>>
산화물(230)로서는 반도체로서 기능하는 금속 산화물(산화물 반도체)을 사용하는 것이 바람직하다. 이하에서는 본 발명에 따른 산화물(230) 및 산화물(243)에 적용할 수 있는 금속 산화물에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
여기서는, 금속 산화물이 인듐, 원소 M, 및 아연을 포함한 In-M-Zn 산화물인 경우를 생각한다. 또한 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석으로 한다. 그 외의 원소 M에 적용할 수 있는 원소로서는, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등이 있다. 다만 원소 M으로서, 상술한 원소를 복수 조합하여도 되는 경우가 있다.
또한 본 명세서 등에서는 질소를 포함한 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 가지는 금속 산화물을 금속 산화질화물(metal oxynitride)이라고 불러도 좋다.
<결정 구조의 분류>
우선, 산화물 반도체에서의, 결정 구조의 분류에 대하여 도 3의 (A)를 사용하여 설명한다. 도 3의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga와, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 3의 (A)에 나타낸 바와 같이, 산화물 반도체는 크게 나누어 'Amorphous(무정형)', 'Crystalline(결정성)', 'Crystal(결정)'로 분류된다. 또한 'Amorphous'의 범주에는 completely amorphous가 포함된다. 또한 'Crystalline' 중에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다(excluding single crystal and poly crystal). 또한 'Crystalline'의 분류에서는 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 'Crystal'의 범주에는 single crystal 및 poly crystal이 포함된다.
또한 도 3의 (A)에 나타낸 굵은 테두리 내의 구조는 'Amorphous(무정형)'와 'Crystal(결정)' 사이의 중간 상태이며, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 에너지적으로 불안정한 'Amorphous(무정형)'나, 'Crystal(결정)'과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서 'Crystalline'으로 분류되는 CAAC-IGZO막의 GIXD(Grazing-Incidence XRD) 측정으로 얻어지는 XRD 스펙트럼을 도 3의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이후, 도 3의 (B)에 나타낸 GIXD 측정으로 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 나타낸다. 또한 도 3의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 3의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 3의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는 CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 3의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는 피크 강도가 검출된 각도를 축으로 하여 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는, 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 3의 (C)에 나타내었다. 도 3의 (C)는 전자선을 기판에 대하여 평행하게 입사하는 NBED에 의하여 관찰되는 회절 패턴이다. 또한 도 3의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 나노빔 전자 회절법에서는 프로브 직경을 1nm로 하여 전자 회절이 수행된다.
도 3의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는, c축 배향을 나타내는 복수의 스폿이 관찰된다.
<<산화물 반도체의 구조>>
또한 산화물 반도체는 결정 구조에 주목한 경우, 도 3의 (A)와 다른 분류가 되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역의 각각은, 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등에서 선택된 한 종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함하는 층(이하 In층)과, 원소 M, 아연(Zn), 및 산소를 포함하는 층(이하 (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서, 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자 회절 패턴에서, 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성의 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 구성이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등으로 인하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면 제조 공정의 자유도를 높일 수 있게 된다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면, nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서 막 전체에서 배향성이 보이지 않는다. 그러므로 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자 회절(나노빔 전자 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동 또는 저밀도 영역을 가진다. 즉 a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS에 비하여 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서 In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에 있어서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]가 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크며, [Ga]가 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]가 제 1 영역에서의 [Ga]보다 크며, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga를 주성분으로 하는 영역이라고 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과, Ga을 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 취하고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
<산화물 반도체를 가지는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터의 채널 형성 영역에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 채널 형성 영역의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더 바람직하게는 1×1011cm-3 이하, 더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는, 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저하시키는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저하시키기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체의 채널 형성 영역에서의 실리콘이나 탄소의 농도와, 산화물 반도체의 채널 형성 영역과의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하고 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체가 사용된 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체가 사용된 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체의 채널 형성 영역 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역 내의 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 5×1019atoms/cm3 미만, 더 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
<<기타 반도체 재료>>
산화물(230)에 사용할 수 있는 반도체 재료는 상술한 금속 산화물에 한정되지 않는다. 산화물(230)로서, 밴드 갭을 가지는 반도체 재료(제로 갭 반도체가 아닌 반도체 재료)를 사용하여도 좋다. 예를 들어 실리콘 등의 단체 원소의 반도체, 비소화 갈륨 등의 화합물 반도체, 반도체로서 기능하는 층상 물질(원자층 물질, 2차원 재료 등이라고도 함) 등을 반도체 재료에 사용하는 것이 바람직하다. 특히 반도체로서 기능하는 층상 물질을 반도체 재료에 사용하면 적합하다.
여기서 본 명세서 등에서 층상 물질이란 층상의 결정 구조를 가지는 재료군의 총칭이다. 층상의 결정 구조는 공유 결합이나 이온 결합에 의하여 형성되는 층이, 반데르발스 힘과 같은 공유 결합이나 이온 결합보다 약한 결합에 의하여 적층되는 구조이다. 층상 물질은 단위층 내에서의 전기 전도성이 높고, 즉 2차원 전기 전도성이 높다. 반도체로서 기능하고, 또한 2차원 전기 전도성이 높은 재료를 채널 형성 영역에 사용함으로써, 온 전류가 큰 트랜지스터를 제공할 수 있다.
층상 물질로서 그래핀, 실리센, 칼코젠화물 등이 있다. 칼코젠화물은 칼코젠을 포함하는 화합물이다. 또한 칼코젠이란 16족에 속하는 원소의 총칭이고, 산소, 황, 셀레늄, 텔루륨, 폴로늄, 리버모륨이 포함된다. 또한 칼코젠화물로서 전이 금속 칼코제나이드, 13족 칼코제나이드 등을 들 수 있다.
산화물(230)로서, 예를 들어 반도체로서 기능하는 전이 금속 칼코제나이드를 사용하는 것이 바람직하다. 산화물(230)로서 적용할 수 있는 전이 금속 칼코제나이드로서, 구체적으로는 황화 몰리브데넘(대표적으로는 MoS2), 셀레늄화 몰리브데넘(대표적으로는 MoSe2), 몰리브데넘 텔루륨(대표적으로는 MoTe2), 황화 텅스텐(대표적으로는 WS2), 셀레늄화 텅스텐(대표적으로는 WSe2), 텅스텐 텔루륨(대표적으로는 WTe2), 황화 하프늄(대표적으로는 HfS2), 셀레늄화 하프늄(대표적으로는 HfSe2), 황화 지르코늄(대표적으로는 ZrS2), 셀레늄화 지르코늄(대표적으로는 ZrSe2) 등을 들 수 있다.
<반도체 장치의 제작 방법>
다음으로 도 1의 (A) 내지 (D)에 나타낸 본 발명의 일 형태인 반도체 장치의 제작 방법에 대하여 도 4의 (A) 내지 도 16의 (A), 도 4의 (B) 내지 도 16의 (B), 도 4의 (C) 내지 도 16의 (C), 및 도 4의 (D) 내지 도 16의 (D)를 사용하여 설명한다.
도 4의 (A) 내지 도 16의 (A)는 상면도를 나타낸 것이다. 또한 도 4의 (B) 내지 도 16의 (B)는 도 4의 (A) 내지 도 16의 (A)에서 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한 도 4의 (C) 내지 도 16의 (C)는 도 4의 (A) 내지 도 16의 (A)에서 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한 도 4의 (D) 내지 도 16의 (D)는 도 4의 (A) 내지 도 16의 (A)에서 A5-A6의 일점쇄선으로 나타낸 부분의 단면도이다. 또한 도 4의 (A) 내지 도 16의 (A)의 상면도에서는 도면의 명료화를 위하여 일부 요소를 생략하였다.
이하에 있어서, 절연체를 형성하기 위한 절연성 재료, 도전체를 형성하기 위한 도전성 재료, 또는 반도체를 형성하기 위한 반도체 재료는 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 적절히 사용하여 성막할 수 있다.
또한 스퍼터링법에는, 스퍼터링용 전원으로서 고주파 전원을 사용하는 RF 스퍼터링법, 직류 전원을 사용하는 DC 스퍼터링법, 그리고 전극에 인가하는 전압을 펄스적으로 변화시키는 펄스 DC 스퍼터링법이 있다. RF 스퍼터링법은 주로 절연막을 성막하는 경우에 사용되고, DC 스퍼터링법은 주로 금속 도전막을 성막하는 경우에 사용된다. 또한 펄스 DC 스퍼터링법은 주로 산화물, 질화물, 탄소화물 등의 화합물을 반응성 스퍼터링법에 의하여 성막하는 경우에 사용된다.
또한 CVD법은 플라스마를 이용하는 플라스마 CVD(PECVD: Plasma Enhanced CVD)법, 열을 이용하는 열 CVD(TCVD: Thermal CVD)법(플라스마 화학 기상 성장법이라고 부르는 경우도 있음), 광을 이용하는 광 CVD(Photo CVD)법 등으로 분류할 수 있다. 또한 사용하는 원료 가스에 따라 금속 CVD(MCVD: Metal CVD)법, 유기 금속 CVD(MOCVD: Metal Organic CVD)법(유기 금속 화학 기상 성장법이라고 부르는 경우도 있음)으로 분류할 수 있다.
플라스마 CVD법에 의하여, 비교적 낮은 온도에서 고품질의 막을 얻을 수 있다. 또한 열 CVD법은 플라스마를 사용하지 않기 때문에, 피처리물에 대한 플라스마 대미지를 작게 할 수 있는 성막 방법이다. 예를 들어 반도체 장치에 포함되는 배선, 전극, 소자(트랜지스터, 용량 소자 등) 등은 플라스마로부터 전하를 받아 차지 업하는 경우가 있다. 이때 축적된 전하로 인하여 반도체 장치에 포함되는 배선, 전극, 소자 등이 파괴되는 경우가 있다. 한편, 플라스마를 사용하지 않는 열 CVD법의 경우, 이와 같은 플라스마 대미지가 생기지 않기 때문에 반도체 장치의 수율을 높일 수 있다. 또한 열 CVD법에서는 성막 시에 플라스마 대미지가 생기지 않기 때문에 결함이 적은 막을 얻을 수 있다.
또한 ALD법으로서는 전구체 및 반응제의 반응을 열 에너지만으로 수행하는 열 ALD(Thermal ALD)법, 플라스마 여기된 반응제를 사용하는 PEALD(Plasma Enhanced ALD)법 등을 사용할 수 있다.
또한 ALD법에서는 원자의 성질인 자기 제어성을 이용하여 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇게 성막할 수 있고, 종횡비가 높은 구조에 대한 성막이 가능하고, 핀홀 등의 결함이 적은 성막이 가능하고, 피복성이 우수한 성막이 가능하고, 저온에서의 성막이 가능하다는 등의 효과가 있다. PEALD법에서는 플라스마를 이용하면, 더 낮은 온도에서 성막할 수 있기 때문에 바람직한 경우가 있다. 또한 ALD법에서 사용하는 전구체에는 탄소 등의 불순물이 포함되는 경우가 있다. 그러므로 ALD법에 의하여 제공된 막은, 다른 성막법에 의하여 제공된 막과 비교하여 탄소 등의 불순물을 많이 포함하는 경우가 있다. 또한 불순물의 정량은 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
CVD법 및 ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과는 달리, 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서 피처리물의 형상의 영향을 받기 어렵고, 단차 피복성이 양호한 성막 방법이다. 특히 ALD법은 우수한 단차 피복성과 우수한 두께 균일성을 가지기 때문에, 종횡비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만 ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등의 다른 성막 방법과 조합하여 사용되는 것이 바람직한 경우도 있다.
CVD법 및 ALD법은 원료 가스의 유량비를 변화시킴으로써, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어 CVD법 및 ALD법은 원료 가스의 유량비를 변화시킴으로써, 임의의 조성의 막을 성막할 수 있다. 또한 예를 들어 CVD법 및 ALD법은 성막하면서 원료 가스의 유량비를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스의 유량비를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우에 비하여, 반송이나 압력 조정에 걸리는 시간이 불필요하기 때문에, 성막에 걸리는 시간을 단축할 수 있다. 따라서 반도체 장치의 생산성을 높일 수 있는 경우가 있다.
우선, 기판(미도시)을 준비하고, 상기 기판 위에 절연체(212)를 성막한다(도 4의 (A) 내지 (D) 참조). 절연체(212)의 성막은 스퍼터링법을 사용하여 수행하는 것이 바람직하다. 성막 가스로서 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(212) 내의 수소 농도를 저하시킬 수 있다. 다만 절연체(212)의 성막은 스퍼터링법에 한정되지 않고, CVD법, MBE법, PLD법, ALD법 등을 적절히 사용하여도 좋다.
본 실시형태에서는 절연체(212)로서, 질소 가스를 포함하는 분위기에서 실리콘 타깃을 사용하여 펄스 DC 스퍼터링법에 의하여 질화 실리콘을 성막한다. 펄스 DC 스퍼터링법을 사용함으로써, 타깃 표면의 아킹(arcing)으로 인한 파티클의 발생을 억제할 수 있으므로, 막 두께 분포를 보다 균일하게 할 수 있다. 또한 펄스 전압을 사용함으로써, 고주파 전압보다 방전의 상승, 하강을 가파르게 할 수 있다. 이로써 전극에 전력을 더 효율적으로 공급하여, 스퍼터링 레이트 및 막질을 향상시킬 수 있다.
또한 질화 실리콘과 같은, 물, 수소 등의 불순물이 투과하기 어려운 절연체를 사용함으로써, 절연체(212)보다 아래층에 포함되는 물, 수소 등의 불순물의 확산을 억제할 수 있다. 또한 절연체(212)로서 질화 실리콘 등의 구리가 투과하기 어려운 절연체를 사용함으로써, 절연체(212)보다 아래층(미도시)의 도전체에 구리 등 확산되기 쉬운 금속을 사용하여도 상기 금속이 절연체(212)를 통하여 위쪽으로 확산되는 것을 억제할 수 있다.
다음으로 절연체(212) 위에 절연체(214)를 성막한다(도 4의 (A) 내지 (D) 참조). 절연체(214)의 성막은 스퍼터링법을 사용하여 수행하는 것이 바람직하다. 성막 가스로서 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(214) 내의 수소 농도를 저하시킬 수 있다. 다만 절연체(214)의 성막은 스퍼터링법에 한정되지 않고, CVD법, MBE법, PLD법, ALD법 등을 적절히 사용하여도 좋다.
본 실시형태에서는 절연체(214)로서, 산소 가스를 포함하는 분위기에서 알루미늄 타깃을 사용하여 펄스 DC 스퍼터링법에 의하여 산화 알루미늄을 성막한다. 펄스 DC 스퍼터링법을 사용함으로써, 막 두께 분포를 보다 균일하게 하여, 스퍼터링 레이트 및 막질을 향상시킬 수 있다.
절연체(214)에 수소를 포획 및 고착하는 기능이 높은 산화 알루미늄을 사용함으로써, 절연체(216) 등에 포함되는 수소를 포획 또는 고착하여, 상기 수소가 산화물(230)로 확산되는 것을 방지할 수 있다.
다음으로 절연체(214) 위에 절연체(216)를 성막한다. 절연체(216)의 성막은 스퍼터링법을 사용하여 수행하는 것이 바람직하다. 성막 가스로서 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(216) 내의 수소 농도를 저하시킬 수 있다. 다만 절연체(216)의 성막은 스퍼터링법에 한정되지 않고, CVD법, MBE법, PLD법, ALD법 등을 적절히 사용하여도 좋다.
본 실시형태에서는 절연체(216)로서, 산소 가스를 포함하는 분위기에서 실리콘 타깃을 사용하여 펄스 DC 스퍼터링법에 의하여 산화 실리콘을 성막한다. 펄스 DC 스퍼터링법을 사용함으로써, 막 두께 분포를 보다 균일하게 하여, 스퍼터링 레이트 및 막질을 향상시킬 수 있다.
절연체(212), 절연체(214), 및 절연체(216)는 대기 환경에 노출시키지 않고 연속적으로 성막하는 것이 바람직하다. 예를 들어 멀티 체임버 방식의 성막 장치를 사용하면 좋다. 이와 같이 함으로써, 절연체(212), 절연체(214), 및 절연체(216)를, 막 내의 수소가 저감되도록 성막하고, 또한 각 성막 공정의 도중에 막 내에 수소가 혼입되는 것을 저감할 수 있다.
다음으로 절연체(216)에, 절연체(214)에 도달하는 개구를 형성한다. 개구에는 예를 들어 홈이나 슬릿 등도 포함된다. 또한 개구가 형성된 영역을 가리켜 개구부라고 하는 경우가 있다. 개구의 형성에는 웨트 에칭을 사용하여도 좋지만, 드라이 에칭을 사용하는 것이 미세 가공을 하기 위해서는 더 바람직하다. 또한 절연체(214)로서는 절연체(216)를 에칭하여 홈을 형성하는 경우의 에칭 스토퍼막으로서 기능하는 절연체를 선택하는 것이 바람직하다. 예를 들어 홈을 형성하는 절연체(216)에 산화 실리콘 또는 산화질화 실리콘을 사용한 경우에는 절연체(214)에 질화 실리콘, 산화 알루미늄, 산화 하프늄을 사용하는 것이 좋다.
드라이 에칭 장치로서는 평행 평판형 전극을 가지는 용량 결합형 플라스마(CCP: Capacitively Coupled Plasma) 에칭 장치를 사용할 수 있다. 평행 평판형 전극을 가지는 용량 결합형 플라스마 에칭 장치는, 평행 평판형 전극 중 한쪽에 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극 중 한쪽에 복수의 상이한 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극의 각각에 주파수가 같은 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극의 각각에 주파수가 상이한 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 고밀도 플라스마원을 가지는 드라이 에칭 장치를 사용할 수 있다. 고밀도 플라스마원을 가지는 드라이 에칭 장치로서는 예를 들어 유도 결합형 플라스마(ICP: Inductively Coupled Plasma) 에칭 장치 등을 사용할 수 있다.
개구의 형성 후에, 도전막(205A)을 성막한다(도 4의 (A) 내지 (D) 참조). 도전막(205A)은 산소의 투과를 억제하는 기능을 가지는 도전체를 포함하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 텅스텐, 질화 타이타늄 등을 사용할 수 있다. 또는 산소의 투과를 억제하는 기능을 가지는 도전체와 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 알루미늄, 구리, 몰리브데넘 텅스텐 합금의 적층막으로 할 수 있다. 도전막(205A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
본 실시형태에서는 도전막(205A)으로서 질화 타이타늄을 성막한다. 이러한 금속 질화물을 도전체(205b)의 아래층에 사용함으로써, 절연체(216) 등으로 인하여 도전체(205b)가 산화되는 것을 억제할 수 있다. 또한 도전체(205b)에 구리 등 확산되기 쉬운 금속을 사용하여도 상기 금속이 도전체(205a)로부터 외부로 확산되는 것을 방지할 수 있다.
다음으로 도전막(205B)을 성막한다(도 4의 (A) 내지 (D) 참조). 도전막(205B)에는 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 알루미늄, 구리, 몰리브데넘 텅스텐 합금 등을 사용할 수 있다. 상기 도전막의 성막은 도금법, 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 도전막(205B)으로서 텅스텐을 성막한다.
다음으로 CMP 처리를 수행함으로써, 도전막(205A) 및 도전막(205B)의 일부를 제거하여 절연체(216)를 노출시킨다(도 5의 (A) 내지 (D) 참조). 그 결과, 개구부에만 도전체(205a) 및 도전체(205b)가 잔존한다. 또한 상기 CMP 처리에 의하여 절연체(216)의 일부가 제거되는 경우가 있다.
다음으로 에칭을 수행하여, 도전체(205b)의 상부를 제거한다(도 6의 (A) 내지 (D) 참조). 이에 의하여 도전체(205b)의 상면은 도전체(205a)의 상면 및 절연체(216)의 상면보다 낮게 된다. 도전체(205b)의 에칭을 수행하는 데에는 드라이 에칭 또는 웨트 에칭을 사용하면 좋지만, 드라이 에칭을 사용하는 것이 미세 가공에는 더 바람직하다.
다음으로 절연체(216), 도전체(205a), 및 도전체(205b) 위에 도전막(205C)을 성막한다(도 7의 (A) 내지 (D) 참조). 도전막(205C)은 도전막(205A)과 마찬가지로, 산소의 투과를 억제하는 기능을 가지는 도전체를 포함하는 것이 바람직하다.
본 실시형태에서는 도전막(205C)으로서 질화 타이타늄을 성막한다. 이러한 금속 질화물을 도전체(205b)의 위층에 사용함으로써, 절연체(222) 등으로 인하여 도전체(205b)가 산화되는 것을 억제할 수 있다. 또한 도전체(205b)에 구리 등 확산되기 쉬운 금속을 사용하여도 상기 금속이 도전체(205c)로부터 외부로 확산되는 것을 방지할 수 있다.
다음으로 CMP 처리를 수행함으로써 도전막(205C)의 일부를 제거하여, 절연체(216)를 노출시킨다(도 8의 (A) 내지 (D) 참조). 그 결과, 개구부에만 도전체(205a), 도전체(205b), 및 도전체(205c)가 잔존한다. 따라서 상면이 평탄한 도전체(205)를 형성할 수 있다. 또한 도전체(205b)가 도전체(205a) 및 도전체(205c)로 둘러싸이는 구성이 된다. 따라서 도전체(205b)로부터 수소 등의 불순물이 도전체(205a) 및 도전체(205c)의 외부로 확산되는 것을 방지하고, 또한 도전체(205a) 및 도전체(205c)의 외부로부터 산소가 혼입하여 도전체(205b)가 산화되는 것을 방지할 수 있다. 또한 상기 CMP 처리에 의하여 절연체(216)의 일부가 제거되는 경우가 있다.
다음으로 절연체(216) 및 도전체(205) 위에 절연체(222)를 성막한다(도 9의 (A) 내지 (D) 참조). 절연체(222)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서는 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체는 산소, 수소, 및 물에 대한 배리어성을 가진다. 절연체(222)가 수소 및 물에 대한 배리어성을 가짐으로써, 트랜지스터(200)의 주변에 제공된 구조체에 포함되는 수소 및 물이 절연체(222)를 통하여 트랜지스터(200)의 내측으로 확산되는 것이 억제되고, 산화물(230) 내의 산소 결손의 생성을 억제할 수 있다.
절연체(222)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(222)로서, 스퍼터링법을 사용하여 산화 하프늄을 성막한다. 성막 가스로서 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(222) 내의 수소 농도를 저하시킬 수 있다.
이어서 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하, 더 바람직하게는 320℃ 이상 450℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 질소 가스와 산소 가스의 혼합 분위기에서 가열 처리를 하는 경우, 산소 가스를 20% 정도로 하면 좋다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하여도 좋다.
또한 상기 가열 처리에서 사용하는 가스는 고순도화되어 있는 것이 바람직하다. 예를 들어 상기 가열 처리에서 사용하는 가스에 포함되는 수분량을 1ppb 이하로 하면 좋고, 바람직하게는 0.1ppb 이하로 하고, 더 바람직하게는 0.05ppb 이하로 한다. 고순도화된 가스를 사용하여 가열 처리를 수행함으로써, 절연체(222) 등에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
본 실시형태에서는 가열 처리로서, 절연체(222)의 성막 후에 질소 가스와 산소 가스의 유량비를 4slm:1slm으로 하여 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 절연체(222)에 포함되는 물, 수소 등의 불순물을 제거하는 것 등이 가능하다. 또한 절연체(222)로서 하프늄을 포함하는 산화물을 사용하는 경우, 상기 가열 처리에 의하여 절연체(222)의 일부가 결정화되는 경우가 있다. 또한 가열 처리는 절연체(224)의 성막 후 등의 타이밍에 수행할 수도 있다.
다음으로 절연체(222) 위에 절연체(224)를 성막한다(도 9의 (A) 내지 (D) 참조). 절연체(224)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(224)로서, 스퍼터링법을 사용하여 산화 실리콘을 성막한다. 성막 가스로서 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(224) 내의 수소 농도를 저하시킬 수 있다. 절연체(224)는 추후의 공정에서 산화물(230a)과 접하므로, 이와 같이 수소 농도가 저감되어 있는 것이 적합하다.
여기서 절연체(224)에 과잉 산소 영역을 형성하기 위하여, 감압 상태에서 산소를 포함한 플라스마 처리를 수행하여도 좋다. 산소를 포함한 플라스마 처리에는, 예를 들어 마이크로파를 사용한 고밀도 플라스마를 발생시키는 전원을 가지는 장치를 사용하는 것이 바람직하다. 또는 기판 측에 RF(Radio Frequency)를 인가하는 전원을 가져도 좋다. 고밀도 플라스마를 사용함으로써 고밀도의 산소 라디칼을 생성할 수 있고, 기판 측에 RF를 인가함으로써 고밀도 플라스마에 의하여 생성된 산소 라디칼을 절연체(224) 내에 효율적으로 도입할 수 있다. 또는 이 장치를 사용하여 불활성 가스를 포함한 플라스마 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산소를 포함한 플라스마 처리를 수행하여도 좋다. 또한 상기 플라스마 처리의 조건을 적절히 선택함으로써, 절연체(224)에 포함되는 물, 수소 등의 불순물을 제거할 수 있다. 이 경우 가열 처리는 수행하지 않아도 된다.
여기서 절연체(224) 위에 예를 들어 스퍼터링법에 의하여 산화 알루미늄을 성막한 후, 절연체(224)에 도달할 때까지 CMP 처리를 수행하여도 좋다. 상기 CMP 처리를 수행함으로써, 절연체(224)의 표면의 평탄화 및 평활화를 수행할 수 있다. 상기 산화 알루미늄을 절연체(224) 위에 배치하고 CMP 처리를 수행함으로써, CMP 처리의 종점 검출이 용이해진다. 또한 CMP 처리에 의하여 절연체(224)의 일부가 연마되어 절연체(224)의 막 두께가 얇아지는 경우가 있지만, 절연체(224)의 성막 시에 막 두께를 조정하면 좋다. 절연체(224)의 표면의 평탄화 및 평활화를 수행함으로써, 나중에 성막하는 산화물의 피복률의 악화를 방지하고, 반도체 장치의 수율 저하를 방지할 수 있는 경우가 있다. 또한 절연체(224) 위에 스퍼터링법에 의하여 산화 알루미늄을 성막함으로써, 절연체(224)에 산소를 첨가할 수 있어 바람직하다.
다음으로 절연체(224) 위에 산화막(230A), 산화막(230B)을 이 순서대로 성막한다(도 9의 (A) 내지 (D) 참조). 또한 산화막(230A) 및 산화막(230B)은 대기 환경에 노출시키지 않고 연속하여 성막하는 것이 바람직하다. 대기 환경에 개방하지 않고 성막함으로써, 산화막(230A) 및 산화막(230B) 위에 대기 환경으로부터의 불순물 또는 수분이 부착되는 것을 방지할 수 있어, 산화막(230A)과 산화막(230B)의 계면 근방을 청정하게 유지할 수 있다.
산화막(230A) 및 산화막(230B)의 성막은 스퍼터링법, CVD법, MOCVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
예를 들어 산화막(230A) 및 산화막(230B)을 스퍼터링법에 의하여 성막하는 경우에는 스퍼터링 가스로서 산소 또는 산소와 희가스의 혼합 가스를 사용한다. 스퍼터링 가스에 포함되는 산소의 비율을 높임으로써, 성막되는 산화막 내의 과잉 산소를 증가시킬 수 있다. 또한 상기 산화막을 스퍼터링법에 의하여 성막하는 경우에는 상기 In-M-Zn 산화물 타깃 등을 사용할 수 있다.
특히 산화막(230A)의 성막 시에 스퍼터링 가스에 포함되는 산소의 일부가 절연체(224)에 공급되는 경우가 있다. 따라서 상기 스퍼터링 가스에 포함되는 산소의 비율은 70% 이상으로 하면 좋고, 바람직하게는 80% 이상으로 하고, 더 바람직하게는 100%로 한다.
또한 산화막(230B)을 스퍼터링법에 의하여 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 30% 초과 100% 이하, 바람직하게는 70% 이상 100% 이하로 하여 성막하면, 산소 과잉형 산화물 반도체가 형성된다. 산소 과잉형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터에서는 비교적 높은 신뢰성을 얻을 수 있다. 다만 본 발명의 일 형태는 이에 한정되지 않는다. 산화막(230B)을 스퍼터링법에 의하여 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 1% 이상 30% 이하, 바람직하게는 5% 이상 20% 이하로 하여 성막하면, 산소 결핍형 산화물 반도체가 형성된다. 산소 결핍형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터에서는 비교적 높은 전계 효과 이동도를 얻을 수 있다. 또한 기판을 가열하면서 성막함으로써 상기 산화막의 결정성을 향상시킬 수 있다.
본 실시형태에서는 산화막(230A)을, 스퍼터링법에 의하여 In:Ga:Zn=1:3:4[원자수비]의 산화물 타깃을 사용하여 성막한다. 또한 산화막(230B)을, 스퍼터링법에 의하여 In:Ga:Zn=4:2:4.1[원자수비]의 산화물 타깃을 사용하여 성막한다. 또한 각 산화막은, 성막 조건 및 원자수비를 적절히 선택함으로써 산화물(230a) 및 산화물(230b)에 요구되는 특성에 맞추어 형성되는 것이 좋다.
다음으로 산화막(230B) 위에 산화막(243A)을 성막한다(도 9의 (A) 내지 (D) 참조). 산화막(243A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 산화막(243A)은 In에 대한 Ga의 원자수비가 산화막(230B)의 In에 대한 Ga의 원자수비보다 높은 것이 바람직하다. 본 실시형태에서는 산화막(243A)을, 스퍼터링법에 의하여 In:Ga:Zn=1:3:4[원자수비]의 산화물 타깃을 사용하여 성막한다.
또한 절연체(222), 절연체(224), 산화막(230A), 산화막(230B), 및 산화막(243A)을 대기 환경에 노출시키지 않고 스퍼터링법에 의하여 성막하는 것이 바람직하다. 예를 들어 멀티 체임버 방식의 성막 장치를 사용하면 좋다. 이와 같이 함으로써, 절연체(222), 절연체(224), 산화막(230A), 산화막(230B), 및 산화막(243A)을, 막 내의 수소가 저감되도록 성막하고, 또한 각 성막 공정의 도중에 막 내에 수소가 혼입되는 것을 저감할 수 있다.
다음으로 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 산화막(230A), 산화막(230B), 및 산화막(243A)이 다결정화되지 않는 온도 범위에서 수행하는 것이 좋고, 250℃ 이상 650℃ 이하, 바람직하게는 400℃ 이상 600℃ 이하에서 수행하는 것이 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 질소 가스와 산소 가스의 혼합 분위기에서 가열 처리를 하는 경우, 산소 가스를 20% 정도로 하면 좋다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하여도 좋다.
또한 상기 가열 처리에서 사용하는 가스는 고순도화되어 있는 것이 바람직하다. 예를 들어 상기 가열 처리에서 사용하는 가스에 포함되는 수분량을 1ppb 이하로 하면 좋고, 바람직하게는 0.1ppb 이하로 하고, 더 바람직하게는 0.05ppb 이하로 한다. 고순도화된 가스를 사용하여 가열 처리를 수행함으로써, 산화막(230A), 산화막(230B), 및 산화막(243A) 등에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
본 실시형태에서는 가열 처리로서 질소 분위기에 있어서 550℃의 온도에서 1시간의 처리를 수행한 후에, 연속적으로 산소 분위기에 있어서 550℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 산화막(230A), 산화막(230B), 및 산화막(243A) 내의 물, 수소 등의 불순물을 제거하는 것 등이 가능하다. 또한 상기 가열 처리에 의하여 산화막(230B)의 결정성을 향상시켜, 밀도가 더 높고, 치밀한 구조로 할 수 있다. 이에 의하여, 산화막(230B) 내에서의 산소 또는 불순물의 확산을 저감할 수 있다.
다음으로 산화막(243A) 위에 도전막(242A)을 성막한다(도 9의 (A) 내지 (D) 참조). 도전막(242A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 예를 들어 도전막(242A)으로서, 스퍼터링법을 사용하여 질화 탄탈럼을 성막하면 좋다. 또한 도전막(242A)을 성막하기 전에 가열 처리를 수행하여도 좋다. 상기 가열 처리는 감압하에서 수행하고, 대기 환경에 노출시키지 않고 연속하여 도전막(242A)을 성막하여도 좋다. 이러한 처리를 수행함으로써, 산화막(243A)의 표면 등에 흡착된 수분 및 수소를 제거하고, 또한 산화막(230A), 산화막(230B), 및 산화막(243A) 내의 수분 농도 및 수소 농도를 저하시킬 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다. 본 실시형태에서는 가열 처리의 온도를 200℃로 한다.
다음으로 도전막(242A) 위에 절연막(271A)을 성막한다(도 9의 (A) 내지 (D) 참조). 절연막(271A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 절연막(271A)으로서는 산소의 투과를 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어 절연막(271A)으로서 스퍼터링법에 의하여 질화 실리콘을 성막하면 좋다.
다음으로 절연막(271A) 위에 절연막(273A)을 성막한다(도 9의 (A) 내지 (D) 참조). 절연막(273A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 예를 들어 절연막(273A)으로서 스퍼터링법에 의하여 산화 실리콘을 성막하면 좋다.
또한 도전막(242A), 절연막(271A), 및 절연막(273A)을 대기 환경에 노출시키지 않고 스퍼터링법에 의하여 성막하는 것이 바람직하다. 예를 들어 멀티 체임버 방식의 성막 장치를 사용하면 좋다. 이와 같이 함으로써, 도전막(242A), 절연막(271A), 및 절연막(273A)을, 막 내의 수소가 저감되도록 성막하고, 또한 각 성막 공정의 도중에 막 내에 수소가 혼입되는 것을 저감할 수 있다. 또한 절연막(273A) 위에 하드 마스크를 제공하는 경우, 상기 하드 마스크가 되는 막도 대기 환경에 노출시키지 않고 연속하여 성막하면 좋다.
다음으로 리소그래피법을 사용하여 산화막(230A), 산화막(230B), 산화막(243A), 도전막(242A), 절연막(271A), 및 절연막(273A)을 섬 형상으로 가공함으로써 산화물(230a), 산화물(230b), 산화물층(243B), 도전층(242B), 절연층(271B), 및 절연층(273B)을 형성한다(도 10의 (A) 내지 (D) 참조). 또한 상기 가공에는 드라이 에칭법이나 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다. 또한 산화막(230A), 산화막(230B), 산화막(243A), 도전막(242A), 절연막(271A), 및 절연층(271B)의 가공은 각각 상이한 조건으로 수행하여도 좋다. 또한 상기 공정에서, 절연체(224)에서의 산화물(230a)과 중첩되지 않은 영역의 막 두께가 얇아지는 경우가 있다. 또한 상기 공정에서, 절연체(224)를 산화물(230a)과 중첩하여 섬 형상으로 가공하는 구성으로 하여도 좋다.
또한 리소그래피법에서는, 먼저 마스크를 통하여 레지스트를 노광한다. 다음으로, 노광된 영역을 현상액을 사용하여 제거 또는 잔존시켜 레지스트 마스크를 형성한다. 그리고 상기 레지스트 마스크를 통하여 에칭 처리를 함으로써, 도전체, 반도체, 또는 절연체 등을 원하는 형상으로 가공할 수 있다. 예를 들어 KrF 엑시머 레이저 광, ArF 엑시머 레이저 광, EUV(Extreme Ultraviolet) 광 등을 사용하여 레지스트를 노광함으로써 레지스트 마스크를 형성하면 좋다. 또한 기판과 투영 렌즈 사이에 액체(예를 들어 물)를 채우고 노광하는 액침 기술을 사용하여도 좋다. 또한 상술한 광 대신에 전자 빔이나 이온 빔을 사용하여도 좋다. 또한 전자 빔이나 이온 빔을 사용하는 경우에는 마스크는 불필요하다. 또한 레지스트 마스크는 애싱 등의 드라이 에칭 처리를 수행하거나, 웨트 에칭 처리를 수행하거나, 드라이 에칭 처리 후에 웨트 에칭 처리를 수행하거나, 또는 웨트 에칭 처리 후에 드라이 에칭 처리를 수행함으로써 제거할 수 있다.
또한 레지스트 마스크 아래에 절연체나 도전체로 이루어지는 하드 마스크를 사용하여도 좋다. 하드 마스크를 사용하는 경우, 도전막(242A) 위에 하드 마스크 재료가 되는 절연막이나 도전막을 형성하고, 그 위에 레지스트 마스크를 형성하고, 하드 마스크 재료를 에칭함으로써 원하는 형상의 하드 마스크를 형성할 수 있다. 도전막(242A) 등의 에칭은 레지스트 마스크를 제거한 후에 수행하여도 좋고, 레지스트 마스크를 남긴 채 수행하여도 좋다. 후자의 경우, 에칭 중에 레지스트 마스크가 소실되는 경우가 있다. 도전막(242A) 등의 에칭 후에 하드 마스크를 에칭에 의하여 제거하여도 좋다. 한편, 하드 마스크의 재료가 추후 공정에 영향을 미치지 않거나, 또는 추후 공정에서 이용될 수 있는 경우에는 하드 마스크를 반드시 제거할 필요는 없다. 본 실시형태에서는 절연층(271B) 및 절연층(273B)을 하드 마스크로서 사용한다.
여기서 절연층(271B) 및 절연층(273B)이 도전층(242B)의 마스크로서 기능하기 때문에, 도 10의 (B) 내지 (D)에 나타낸 바와 같이, 도전층(242B)은 측면과 상면 간에 만곡면을 가지지 않는다. 이로써 도 1의 (B) 및 (D)에 나타낸 도전체(242a) 및 도전체(242b)는 측면과 상면이 접하는 단부가 각상(角狀)이 된다. 도전체(242)의 측면과 상면이 접하는 단부가 각상이 됨으로써, 상기 단부가 곡면을 가지는 경우보다, 도전체(242)의 단면적이 커진다. 이로써 도전체(242)의 저항이 저감되기 때문에, 트랜지스터(200)의 온 전류를 크게 할 수 있다.
또한 산화물(230a), 산화물(230b), 산화물층(243B), 도전층(242B), 절연층(271B), 및 절연층(273B)은 적어도 일부가 도전체(205)와 중첩되도록 형성된다. 또한 산화물(230a), 산화물(230b), 산화물층(243B), 도전층(242B), 절연층(271B), 및 절연층(273B)의 측면은 절연체(222)의 상면에 대하여 실질적으로 수직인 것이 바람직하다. 산화물(230a), 산화물(230b), 산화물층(243B), 도전층(242B), 절연층(271B), 및 절연층(273B)의 측면을 절연체(222)의 상면에 대하여 실질적으로 수직으로 함으로써, 복수의 트랜지스터(200)를 제공할 때 면적을 축소하고, 밀도를 높일 수 있다. 또는 산화물(230a), 산화물(230b), 산화물층(243B), 도전층(242B), 절연층(271B), 및 절연층(273B)의 측면과 절연체(222)의 상면이 이루는 각이 작은 각도가 되는 구성으로 하여도 좋다. 그 경우, 산화물(230a), 산화물(230b), 산화물층(243B), 도전층(242B), 절연층(271B), 및 절연층(273B)의 측면과 절연체(222)의 상면이 이루는 각은 60° 이상 70° 미만이 바람직하다. 이와 같은 형상으로 함으로써, 추후의 공정에서 절연체(275) 등의 피복성이 향상되므로 공동 등의 결함을 저감할 수 있다.
또한 상기 에칭 공정에서 발생한 부생성물이 산화물(230a), 산화물(230b), 산화물층(243B), 도전층(242B), 절연층(271B), 및 절연층(273B)의 측면에 층상으로 형성되는 경우가 있다. 이 경우, 상기 층상의 부생성물이 산화물(230a), 산화물(230b), 산화물(243), 도전체(242), 절연체(271), 및 절연체(273)와 절연체(272) 사이에 형성된다. 또한 마찬가지로, 층상의 부생성물이 절연체(224) 위에 형성되는 경우가 있다. 상기 층상의 부생성물이 절연체(224) 위에 형성된 상태로 절연체(275)를 성막하면, 상기 층상의 부생성물로 인하여 절연체(224)에 대한 산소의 첨가가 방해된다. 따라서 절연체(224)의 상면에 접하여 형성된 상기 층상의 부생성물은 제거되는 것이 바람직하다.
다음으로 절연체(224), 산화물(230a), 산화물(230b), 산화물층(243B), 도전층(242B), 절연층(271B), 및 절연층(273B) 위에 절연체(272)가 되는 절연막을 성막한다. 절연체(272)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(272)가 되는 절연막으로서 스퍼터링법에 의하여 질화 실리콘을 성막한다.
다음으로 절연체(272)가 되는 절연막을 이방성 에칭함으로써, 절연층(273B) 위의 상기 절연막 및 절연체(224) 위의 상기 절연막을 제거한다(도 11의 (A) 내지 (D) 참조). 또한 도 10에 나타낸 공정에서 층상의 부생성물이 잔존한 경우, 상기 이방성 에칭에 의하여 제거할 수 있다. 이에 의하여 산화물(230a)의 측면, 산화물(230b)의 측면, 산화물층(243B)의 측면, 도전층(242B)의 측면, 절연층(271B)의 측면, 및 절연층(273B)의 측면에 접하여 절연층(272A)이 형성된다.
이와 같이 함으로써, 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)을, 산소 확산을 억제하는 기능을 가지는 절연층(272A) 및 절연층(271B)으로 덮을 수 있다. 이에 의하여, 추후의 공정에서 절연체(275)의 성막 등으로 인하여 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)으로 산소가 확산되는 것을 저감할 수 있다.
다음으로 절연체(224), 절연층(272A), 및 절연층(273B) 위에 절연체(275)를 성막한다(도 11의 (A) 내지 (D) 참조). 절연체(275)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 절연체(275)로서는 산소의 투과를 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어 절연체(275)로서 스퍼터링법에 의하여 산화 알루미늄을 성막하면 좋다.
절연체(275)는 스퍼터링법을 사용하여 형성되는 것이 바람직하다. 스퍼터링법에 의하여 절연체(275)를 성막함으로써 절연체(224) 및 절연층(273B)에 산소를 첨가할 수 있다. 이때 도전층(242B)의 상면에 접하여 절연층(271B)이 제공되고, 도전층(242B)의 측면에 접하여 절연층(272A)이 제공되므로, 도전층(242B)의 산화를 저감할 수 있다.
다음으로 절연체(275) 위에 절연체(280)가 되는 절연막을 성막한다. 상기 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 예를 들어 상기 절연막으로서 스퍼터링법을 사용하여 산화 실리콘막을 성막하면 좋다. 절연체(280)가 되는 절연막을, 산소를 포함하는 분위기에서 스퍼터링법에 의하여 성막함으로써, 과잉 산소를 포함하는 절연체(280)로 할 수 있다. 또한 성막 가스로서 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(280) 내의 수소 농도를 저하시킬 수 있다. 또한 상기 절연막을 성막하기 전에 가열 처리를 수행하여도 좋다. 가열 처리는 감압하에서 수행하고, 대기 환경에 노출시키지 않고 연속하여 상기 절연막을 성막하여도 좋다. 이러한 처리를 수행함으로써, 절연체(275)의 표면 등에 흡착된 수분 및 수소를 제거하고, 또한 산화물(230a), 산화물(230b), 산화물층(243B), 및 절연체(224) 내의 수분 농도 및 수소 농도를 저하시킬 수 있다. 상기 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다.
다음으로 상기 절연체(280)가 되는 절연막에 CMP 처리를 수행함으로써 상면이 평탄한 절연체(280)를 형성한다(도 11의 (A) 내지 (D) 참조). 또한 절연체(280) 위에, 예를 들어 스퍼터링법에 의하여 질화 실리콘을 성막하고, 절연체(280)에 도달할 때까지 상기 질화 실리콘에 CMP 처리를 수행하여도 좋다.
다음으로 절연체(280)의 일부, 절연체(275)의 일부, 절연층(273B)의 일부, 절연층(271B)의 일부, 절연층(272A)의 일부, 도전층(242B)의 일부, 산화물층(243B)의 일부, 산화물(230b)의 일부를 가공하여 산화물(230b)에 도달하는 개구를 형성한다. 상기 개구는 도전체(205)와 중첩되도록 형성되는 것이 바람직하다. 이 개구의 형성으로, 절연체(273a), 절연체(273b), 절연체(271a), 절연체(271b), 절연체(272a), 절연체(272b), 도전체(242a), 도전체(242b), 산화물(243a), 및 산화물(243b)이 형성된다(도 12의 (A) 내지 (D) 참조).
상기 개구를 형성할 때, 산화물(230b)의 상부가 제거된다. 산화물(230b)의 일부가 제거됨으로써 산화물(230b)에 홈부가 형성된다. 상기 홈부의 깊이에 따라서는 상기 홈부를 상기 개구의 형성 공정으로 형성하여도 좋고, 상기 개구의 형성 공정과 상이한 공정으로 형성하여도 좋다.
또한 절연체(280)의 일부, 절연체(275)의 일부, 절연층(273B)의 일부, 절연층(271B)의 일부, 절연층(272A)의 일부, 도전층(242B)의 일부, 산화물층(243B)의 일부, 산화물(230b)의 일부의 가공에는 드라이 에칭법 또는 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다. 또한 상기 가공은 각각 상이한 조건으로 수행하여도 좋다. 예를 들어 절연체(280)의 일부를 드라이 에칭법에 의하여 가공하고, 절연체(275)의 일부, 절연층(273B)의 일부, 절연층(271B)의 일부, 절연층(272A)의 일부를 웨트 에칭법에 의하여 가공하고, 산화물층(243B)의 일부, 도전층(242B)의 일부, 및 산화물(230b)의 일부를 드라이 에칭법에 의하여 가공하여도 좋다. 또한 산화물층(243B)의 일부 및 도전층(242B)의 일부의 가공과 산화물(230b)의 일부의 가공은 상이한 조건으로 수행하여도 좋다.
여기서 산화물(230a), 산화물(230b) 등의 표면에 부착되거나 또는 내부로 확산된 불순물을 제거하는 것이 바람직하다. 또한 상기 드라이 에칭으로 산화물(230b) 표면에 형성되는 손상 영역을 제거하는 것이 바람직하다. 상기 불순물로서는, 절연체(280), 절연체(275), 절연층(273B)의 일부, 절연층(271B)의 일부, 절연층(272A)의 일부, 및 도전층(242B)에 포함되는 성분, 상기 개구를 형성할 때에 이용되는 장치에 사용된 부재에 포함되는 성분, 에칭에 사용하는 가스 또는 액체에 포함되는 성분 등에 기인한 것을 들 수 있다. 상기 불순물로서는, 예를 들어 알루미늄, 실리콘, 탄탈럼, 플루오린, 염소 등이 있다.
특히 알루미늄 또는 실리콘 등의 불순물은 산화물(230b)의 CAAC-OS화를 저해한다. 따라서, 알루미늄 또는 실리콘 등의 CAAC-OS화를 저해하는 불순물 원소가 저감 또는 제거되는 것이 바람직하다. 예를 들어 산화물(230b) 및 그 근방에서의 알루미늄 원자의 농도를 5.0atomic% 이하로 하면 좋고, 2.0atomic% 이하가 바람직하고, 1.5atomic% 이하가 더 바람직하고, 1.0atomic% 이하가 더 바람직하고, 0.3atomic% 미만이 더 바람직하다.
또한 알루미늄 또는 실리콘 등의 불순물에 의하여 CAAC-OS화가 저해되어 a-like OS(amorphous-like oxide semiconductor)가 된 금속 산화물의 영역을 비 CAAC 영역이라고 부르는 경우가 있다. 비 CAAC 영역에서는 결정 구조의 치밀함이 저하되어 있기 때문에, VOH가 많이 형성되어 트랜지스터가 노멀리 온화되기 쉬워진다. 따라서 산화물(230b)의 비 CAAC 영역은 저감 또는 제거되어 있는 것이 바람직하다.
이에 대하여 산화물(230b)에 층상의 CAAC 구조를 가지는 것이 바람직하다. 특히 산화물(230b)에서는 드레인 하단부까지 CAAC 구조를 가지는 것이 바람직하다. 여기서, 트랜지스터(200)에서 도전체(242a) 또는 도전체(242b) 및 그 근방이 드레인으로서 기능한다. 즉 도전체(242a)(도전체(242b))의 하단부 근방의 산화물(230b)이 CAAC 구조를 가지는 것이 바람직하다. 이와 같이, 드레인 내압에 현저하게 영향을 미치는 드레인 단부에서도 산화물(230b)의 손상 영역이 제거되고 CAAC 구조를 가짐으로써, 트랜지스터(200)의 전기 특성의 변동을 더 억제할 수 있다. 또한 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
상기 불순물 등을 제거하기 위하여 세정 처리를 수행한다. 세정 방법으로서는 세정액 등을 사용한 웨트 세정, 플라스마를 사용한 플라스마 처리, 열처리에 의한 세정 등이 있고, 상기 세정을 적절히 조합하여 수행하여도 좋다. 또한 상기 세정 처리에 의하여, 상기 홈부가 깊어지는 경우가 있다.
웨트 세정으로서는 암모니아수, 옥살산, 인산, 플루오린화 수소산 등을 탄산수 또는 순수(純水)로 희석한 수용액, 순수, 탄산수 등을 사용하여 세정 처리를 수행하여도 좋다. 또는 이들 수용액, 순수, 또는 탄산수를 사용한 초음파 세정을 수행하여도 좋다. 또는 이들 세정을 적절히 조합하여 수행하여도 좋다.
또한 본 명세서 등에서는, 시판되는 플루오린화 수소산을 순수로 희석한 수용액을 희석 플루오린화 수소산이라고 부르고, 시판되는 암모니아수를 순수로 희석한 수용액을 희석 암모니아수라고 부르는 경우가 있다. 또한 상기 수용액의 농도, 온도 등은 제거하려고 하는 불순물, 세정되는 반도체 장치의 구성 등에 따라 적절히 조정하면 좋다. 희석 암모니아수의 암모니아 농도는 0.01% 이상 5% 이하로 하면 좋고, 0.1% 이상 0.5% 이하가 바람직하다. 또한 희석 플루오린화 수소산의 플루오린화 수소 농도는 0.01ppm 이상 100ppm 이하로 하면 좋고, 0.1ppm 이상 10ppm 이하가 바람직하다.
또한 초음파 세정에는 200kHz 이상, 바람직하게는 900kHz 이상의 주파수를 사용한다. 상기 주파수를 사용하면 산화물(230b) 등에 대한 대미지를 저감할 수 있다.
또한 상기 세정 처리를 복수회 수행하여도 좋고, 세정 처리마다 세정액을 변경하여도 좋다. 예를 들어 제 1 세정 처리로서 희석 플루오린화 수소산 또는 희석 암모니아수를 사용한 처리를 수행하고, 제 2 세정 처리로서 순수 또는 탄산수를 사용한 처리를 수행하여도 좋다.
상기 세정 처리로서, 본 실시형태에서는 희석 플루오린화 수소산을 사용하여 웨트 세정을 수행하고, 이어서 순수 또는 탄산수를 사용하여 웨트 세정을 수행한다. 상기 세정 처리를 수행함으로써, 산화물(230a), 산화물(230b) 등의 표면에 부착되거나 또는 내부로 확산된 불순물을 제거할 수 있다. 또한 산화물(230b)의 결정성을 높일 수 있다.
여기까지의 드라이 에칭 등의 가공 또는 상기 세정 처리에 의하여, 절연체(224)에서 상기 개구와 중첩되며 산화물(230b)과 중첩되지 않은 영역의 막 두께가, 절연체(224)에서 산화물(230b)과 중첩된 영역의 막 두께보다 얇아지는 경우가 있다.
상기 에칭 후 또는 상기 세정 후에 가열 처리를 수행하여도 좋다. 가열 처리는 100℃ 이상 500℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하, 더 바람직하게는 350℃ 이상 400℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스, 불활성 가스, 또는 산화성 가스의 분위기에서 수행하면 좋다. 또는 질소 가스 또는 불활성 가스에, 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하면 좋다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이에 의하여 산화물(230a) 및 산화물(230b)에 산소를 공급함으로써, 산소 결손(VO)의 저감을 도모할 수 있다. 또한 이러한 가열 처리를 수행함으로써 산화물(230b)의 결정성을 향상시킬 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 산소 분위기에서 가열 처리를 수행한 후에, 대기 환경에 노출시키지 않고 연속하여 질소 분위기에서 가열 처리를 수행하여도 좋다. 또한 산소 분위기에서 가열 처리를 수행한 후에, 대기 환경에 노출시키지 않고 연속하여 질소 분위기에서 가열 처리를 수행하는 경우, 산소 분위기에서의 가열 처리를 질소 분위기에서의 가열 처리보다 장시간 수행하여도 좋다.
다음으로 절연막(250A)을 성막한다(도 13의 (A) 내지 (D) 참조). 절연막(250A)의 성막 전에 가열 처리를 수행하여도 좋고, 상기 가열 처리는 감압하에서 수행하고, 대기 환경에 노출시키지 않고 연속하여 절연막(250A)을 성막하여도 좋다. 또한 상기 가열 처리는 산소를 포함하는 분위기에서 수행하는 것이 바람직하다. 이러한 처리를 수행함으로써, 산화물(230b)의 표면 등에 흡착된 수분 및 수소를 제거하고, 또한 산화물(230a) 및 산화물(230b) 내의 수분 농도 및 수소 농도를 저하시킬 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다.
절연막(250A)의 성막은 스퍼터링법, CVD법, PECVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 또한 절연막(250A)을 수소 원자가 저감 또는 제거된 가스를 사용한 성막 방법에 의하여 성막하는 것이 바람직하다. 이로써 절연막(250A)의 수소 농도를 저하시킬 수 있다. 절연막(250A)은 추후 공정에서 산화물(230b)과 접하는 절연체(250)가 되기 때문에, 이와 같이 수소 농도가 저감되어 있는 것이 적합하다.
또한 절연막(250A)은 ALD법에 의하여 성막되는 것이 바람직하다. 미세화된 트랜지스터(200)에 있어서, 게이트 절연막으로서 기능하는 절연체(250)의 막 두께는, 매우 얇게(예를 들어 5nm 이상 30nm 이하 정도), 그리고 편차가 작게 되도록 할 필요가 있다. 이에 대하여 ALD법은 전구체와 반응제(예를 들어 산화제 등)를 번갈아 도입하여 수행하는 성막 방법이고, 이 사이클을 반복하는 횟수로 막 두께를 조절할 수 있기 때문에, 막 두께를 정밀하게 조절할 수 있다. 따라서 미세화된 트랜지스터(200)가 요구하는 게이트 절연막의 막 두께의 정밀도를 달성할 수 있다. 또한 도 13의 (B) 및 (C)에 나타낸 바와 같이, 절연막(250A)은 절연체(280) 등에서 형성되는 개구의 밑면 및 측면에 대하여 좋은 피복성으로 성막될 필요가 있다. 상기 개구의 밑면 및 측면에 원자의 층을 1층씩 퇴적할 수 있으므로, 절연막(250A)을 상기 개구에 대하여 좋은 피복성으로 성막할 수 있다.
또한 예를 들어 SiH4(또는 Si2H6) 등, 수소를 포함하는 성막 가스를 사용하여 PECVD법에 의하여 절연막(250A)을 성막하는 경우, 수소를 포함하는 성막 가스가 플라스마 중에서 분해되어, 대량의 수소 라디칼이 발생한다. 수소 라디칼의 환원 반응으로 인하여 산화물(230b) 내의 산소가 빠져나가고 VOH가 형성되면, 산화물(230b) 내의 수소 농도가 높아진다. 그러나 ALD법에 의하여 절연막(250A)을 성막하면, 전구체의 도입 시 및 반응제의 도입 시의 양쪽에서 수소 라디칼의 발생을 억제할 수 있다. 따라서 ALD법에 의하여 절연막(250A)을 성막함으로써 산화물(230b) 내의 수소 농도가 높아지는 것을 방지할 수 있다.
또한 도 13의 (B) 내지 (D)에서는, 절연막(250A)을 단층으로 도시하였지만, 2층 이상의 적층 구조로 하여도 좋다. 절연막(250A)을 2층의 적층 구조로 하는 경우, 절연막(250A)의 아래층은 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성하고, 절연막(250A) 위층은 산소 확산을 억제하는 기능을 가지는 절연체를 사용하여 형성하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(250)의 아래층에 포함되는 산소가 도전체(260)로 확산되는 것을 억제할 수 있다. 즉 산화물(230)에 공급하는 산소량의 감소를 억제할 수 있다. 또한 절연체(250)의 아래층에 포함되는 산소로 인한 도전체(260)의 산화를 억제할 수 있다. 예를 들어 절연막(250A)의 아래층은 상술한 절연체(250)에 사용할 수 있는 재료를 사용하여 제공하고, 절연막(250A) 위층은 절연체(222)와 같은 재료를 사용하여 제공할 수 있다.
절연막(250A)의 위층으로서 구체적으로는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물, 또는 산화물(230)로서 사용할 수 있는 금속 산화물을 사용할 수 있다. 특히 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 바람직하다.
절연막(250A)을 2층의 적층 구조로 하는 경우, 아래층으로서 산화 실리콘을 PECVD법에 의하여 성막하고, 위층으로서 산화 하프늄을 ALD법에 의하여 성막하여도 좋다. 또한 아래층의 산화 실리콘과 위층의 산화 하프늄의 양쪽을 모두 ALD법에 의하여 성막하여도 좋다. 또한 양쪽을 모두 ALD법에 의하여 성막하는 경우, 아래층으로서 산화 실리콘을 PEALD법에 의하여 성막하고, 위층으로서 산화 하프늄을 열 ALD법에 의하여 성막하여도 좋다.
또한 절연막(250A)을 2층의 적층 구조로 하는 경우, 절연막(250A)의 아래층이 되는 절연막 및 절연막(250A)의 위층이 되는 절연막은 대기 환경에 노출시키지 않고 연속하여 성막하는 것이 바람직하다. 대기 개방하지 않고 성막함으로써, 절연막(250A)의 아래층이 되는 절연막 및 절연막(250A)의 위층이 되는 절연막 위에, 대기 환경으로부터의 수소 등의 불순물 또는 수분이 부착되는 것을 방지할 수 있다. 따라서 절연막(250A)의 아래층이 되는 절연막과 절연막(250A)의 위층이 되는 절연막의 계면 근방을 청정하게 유지할 수 있다.
다음으로 산소를 포함하는 분위기에서 마이크로파 처리를 수행한다(도 13의 (A) 내지 (D) 참조). 여기서 도 13의 (B) 내지 (D)에 나타낸 점선은 마이크로파, RF 등의 고주파, 산소 플라스마, 또는 산소 라디칼 등을 나타내는 것이다. 마이크로파 처리에는, 예를 들어 마이크로파를 사용한 고밀도 플라스마를 발생시키는 전원을 가지는 마이크로파 처리 장치를 사용하는 것이 바람직하다. 여기서 마이크로파 처리 장치의 주파수는 300MHz 이상 300GHz 이하로 하면 좋고, 2.4GHz 이상 2.5GHz 이하로 하는 것이 바람직하고, 예를 들어 2.45GHz로 할 수 있다. 또한 마이크로파 처리 장치의 마이크로파를 인가하는 전원의 전력은 1000W 이상 10000W 이하로 하면 좋고, 2000W 이상 5000W 이하로 하는 것이 바람직하다. 또한 본 명세서 등에 있어서, 상기 전원의 전력을 마이크로파 처리 장치의 체임버 상부의 면적(예를 들어 체임버 상부에 유전체판으로서 석영 판이 제공되는 경우에는 이 석영 판의 면적)으로 나눈 양을 전력 밀도 PD로 정의한다. 예를 들어 상기 마이크로파 처리 장치의 체임버 상부의 면적이 2000cm2인 경우, 전력 밀도 PD를 0.5W/cm2 이상 5W/cm2 이하로 하면 좋고, 1W/cm2 이상 2.5W/cm2 이하로 하는 것이 바람직하다. 또한 마이크로파 처리 장치는 기판 측에 RF를 인가하는 전원을 가져도 좋다. 고밀도 플라스마를 사용함으로써, 고밀도의 산소 라디칼을 생성할 수 있다. 또한 기판 측에 RF를 인가함으로써, 고밀도 플라스마에 의하여 생성된 산소 이온을 효율적으로 산화물(230b) 내로 인도할 수 있다.
또한 상기 마이크로파 처리는 감압하에서 수행되는 것이 바람직하고, 압력을 60Pa 이상, 바람직하게는 133Pa 이상, 더 바람직하게는 200Pa 이상, 더 바람직하게는 400Pa 이상으로 한다. 예를 들어 10Pa 이상 1000Pa 이하로 하면 좋고, 300Pa 이상 700Pa 이하로 하는 것이 바람직하다. 또한 처리 온도는 750℃ 이하로 하면 좋고, 500℃ 이하로 하는 것이 바람직하고, 예를 들어 400℃ 정도로 할 수 있다. 또한 산소 플라스마 처리를 수행한 후에, 외기에 노출시키지 않고 연속하여 열처리를 수행하여도 좋다. 예를 들어 100℃ 이상 750℃ 이하로 하면 좋고, 300℃ 이상 500℃ 이하로 하는 것이 바람직하다.
또한 예를 들어 상기 마이크로파 처리는 산소 가스와 아르곤 가스를 사용하여 수행하면 좋다. 여기서 산소 유량비(O2/O2+Ar)는 0%보다 크고 100% 이하로 하면 좋다. 바람직하게는 산소 유량비(O2/O2+Ar)를 0%보다 크고 50% 이하로 한다. 더 바람직하게는 산소 유량비(O2/O2+Ar)를 10% 이상 40% 이하로 한다. 더 바람직하게는 산소 유량비(O2/O2+Ar)를 10% 이상 30% 이하로 한다. 이와 같이 산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 영역(230bc) 중의 캐리어 농도를 저하시킬 수 있다. 또한 마이크로파 처리에서 체임버에 과잉량의 산소가 도입되지 않도록 함으로써, 영역(230ba) 및 영역(230bb)에서 캐리어 농도가 과잉으로 저하되는 것을 방지할 수 있다. 또한 마이크로파 처리에서 체임버에 과잉량의 산소가 도입되지 않도록 함으로써, 도전체(242a) 및 도전체(242b)의 측면이 과잉으로 산화되는 것을 방지할 수 있다.
도 13의 (B) 내지 (D)에 나타낸 바와 같이, 산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 마이크로파, 또는 RF 등의 고주파를 사용하여 산소 가스를 플라스마화하여, 상기 산소 플라스마를 산화물(230b)의 도전체(242a)와 도전체(242b) 사이의 영역에 작용시킬 수 있다. 이때 마이크로파, 또는 RF 등의 고주파를 영역(230bc)에 조사할 수도 있다. 즉 도 2에 나타낸 영역(230bc)에, 마이크로파, 또는 RF 등의 고주파, 산소 플라스마 등을 작용시킬 수 있다. 플라스마, 마이크로파 등의 작용에 의하여 영역(230bc)의 VOH를 분단하여, 수소 H를 영역(230bc)에서 제거할 수 있다. 즉 영역(230bc)에서 "VOH→H+VO"라는 반응이 일어나, 영역(230bc)에 포함되는 VOH를 저감할 수 있다. 따라서 영역(230bc) 내의 산소 결손 및 VOH를 저감하여, 캐리어 농도를 저하시킬 수 있다. 또한 영역(230bc)에서 형성된 산소 결손에, 상기 산소 플라스마로 발생한 산소 라디칼, 또는 절연체(250)에 포함되는 산소를 공급함으로써, 영역(230bc) 내의 산소 결손을 더 저감하여, 캐리어 농도를 저하시킬 수 있다.
한편 도 2에 나타낸 영역(230ba) 및 영역(230bb) 위에는 도전체(242a) 및 도전체(242b)가 제공되어 있다. 도 13의 (B) 내지 (D)에 나타낸 바와 같이, 도전체(242a) 및 도전체(242b)는 마이크로파, 또는 RF 등의 고주파, 산소 플라스마 등의 작용을 차폐하므로, 이들 작용은 영역(230ba) 및 영역(230bb)에는 미치지 않는다. 이에 의하여 마이크로파 처리로 인한 영역(230ba) 및 영역(230bb)에서의 VOH의 저감 및 과잉량의 산소 공급이 발생하지 않으므로, 캐리어 농도의 저하를 방지할 수 있다.
이와 같이 함으로써, 산화물 반도체의 영역(230bc)에서 선택적으로 산소 결손 및 VOH를 제거하여, 영역(230bc)을 i형 또는 실질적으로 i형으로 할 수 있다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)에 과잉량의 산소가 공급되는 것을 억제하여, n형을 유지할 수 있다. 이로써, 트랜지스터(200)의 전기 특성의 변동을 억제하고, 기판 면 내에서 트랜지스터(200)의 전기 특성에 편차가 생기는 것을 억제할 수 있다.
따라서 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한 전기 특성이 양호한 반도체 장치를 제공할 수 있다.
또한 마이크로파 처리에서는, 마이크로파와 산화물(230b) 내의 분자의 전자기적인 상호 작용에 의하여, 산화물(230b)에 직접적으로 열 에너지가 전달되는 경우가 있다. 이 열 에너지에 의하여 산화물(230b)이 가열되는 경우가 있다. 이러한 가열 처리를 마이크로파 어닐이라고 부르는 경우가 있다. 마이크로파 처리를 산소를 포함하는 분위기에서 수행함으로써, 산소 어닐과 동등의 효과가 얻어지는 경우가 있다. 또한 산화물(230b)에 수소가 포함되는 경우, 이 열 에너지가 산화물(230b) 내의 수소에 전달되고, 이에 의하여 활성화된 수소가 산화물(230b)로부터 방출될 수 있다.
도 13에 나타낸 공정에서는 절연막(250A)의 성막 후에 마이크로파 처리를 수행하였지만 본 발명은 이에 한정되지는 않는다. 예를 들어 절연막(250A)의 성막 전에 마이크로파 처리를 수행하여도 좋고, 절연막(250A)의 성막 전과 성막 후의 양쪽에서 마이크로파 처리를 수행하여도 좋다. 또한 예를 들어 절연막(250A)을 상술한 2층 구조로 하는 경우, 절연막(250A)의 아래층을 성막하고, 마이크로파 처리를 수행하고, 그 다음으로 절연막(250A) 위층을 성막하여도 좋다.
예를 들어 절연막(250A)의 아래층의 산화 실리콘을 PECVD법에 의하여 성막하고, 마이크로파 처리를 수행하고, 그 다음으로 절연막(250A) 위층의 산화 하프늄을 열 ALD법에 의하여 성막하면 좋다. 또한 예를 들어 마이크로파 처리를 수행하고, 절연막(250A)의 아래층의 산화 실리콘을 PEALD법에 의하여 성막하고, 절연막(250A) 위층의 산화 하프늄을 열 ALD법에 의하여 성막하여도 좋다. 여기서 상기 마이크로파 처리, 산화 실리콘의 성막, 및 산화 하프늄의 성막을, 대기 환경에 노출시키지 않고 연속적으로 수행하는 것이 바람직하다. 예를 들어 멀티 체임버 방식의 처리 장치를 사용하면 좋다. 또한 상기 마이크로파 처리를, PEALD 장치에서의 플라스마 여기된 반응제(산화제)의 처리로 대체하여도 좋다. 여기서 반응제(산화제)로서는 산소 가스를 사용하면 좋다.
또한 마이크로파 처리 후에 감압 상태를 유지한 채 가열 처리를 수행하여도 좋다. 이러한 처리를 수행함으로써 절연막(250A) 내, 산화물(230b) 내, 및 산화물(230a) 내의 수소를 효율적으로 제거할 수 있다. 또한 수소의 일부는 도전체(242)(도전체(242a) 및 도전체(242b))에 게터링되는 경우가 있다. 또는 마이크로파 처리 후에 감압 상태를 유지한 채 가열 처리를 수행하는 단계를 복수 회 반복하여 수행하여도 좋다. 가열 처리를 반복적으로 수행함으로써, 절연막(250A) 내, 산화물(230b) 내, 및 산화물(230a) 내의 수소를 더 효율적으로 제거할 수 있다. 또한 가열 처리의 온도는 300℃ 이상 500℃ 이하로 하는 것이 바람직하다. 또한 상기 마이크로파 처리, 즉 마이크로파 어닐이 이 가열 처리를 겸하여도 좋다. 마이크로파 어닐에 의하여 산화물(230b) 등이 충분히 가열되는 경우, 이 가열 처리는 수행하지 않아도 된다.
또한 마이크로파 처리를 수행하여 절연막(250A)의 막질을 개량함으로써, 수소, 물, 불순물 등의 확산을 억제할 수 있다. 따라서 도전체(260)가 되는 도전막의 성막 등의 추후 공정, 또는 열처리 등의 추후 처리로 인하여 절연체(250)를 통하여 수소, 물, 불순물 등이 산화물(230b), 산화물(230a) 등으로 확산되는 것을 억제할 수 있다.
다음으로 도전체(260a)가 되는 도전막, 도전체(260b)가 되는 도전막을 이 순서대로 성막한다. 도전체(260a)가 되는 도전막 및 도전체(260b)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 ALD법을 사용하여 도전체(260a)가 되는 도전막을 성막하고, CVD법을 사용하여 도전체(260b)가 되는 도전막을 성막한다.
다음으로 CMP 처리에 의하여 절연막(250A), 도전체(260a)가 되는 도전막, 및 도전체(260b)가 되는 도전막을 절연체(280)가 노출될 때까지 연마함으로써, 절연체(250) 및 도전체(260)(도전체(260a) 및 도전체(260b))를 형성한다(도 14의 (A) 내지 (D) 참조). 이로써 절연체(250)는 산화물(230b)에 도달하는 개구 및 산화물(230b)의 홈부의 내벽(측벽 및 밑면)을 덮도록 배치된다. 또한 도전체(260)는 절연체(250)를 개재하여 상기 개구 및 상기 홈부를 매립하도록 배치된다.
다음으로 상기 가열 처리와 같은 조건으로 가열 처리를 수행하여도 좋다. 본 실시형태에서는 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여 절연체(250) 및 절연체(280) 내의 수분 농도 및 수소 농도를 저하시킬 수 있다. 또한 상기 가열 처리 후, 대기 환경에 노출시키지 않고 연속하여 다음 공정인 절연체(282)의 성막을 수행하여도 좋다.
다음으로 절연체(250) 위, 도전체(260) 위, 및 절연체(280) 위에 절연체(282)를 형성한다(도 15의 (A) 내지 (D) 참조). 절연체(282)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 절연체(282)의 성막은 스퍼터링법을 사용하여 수행하는 것이 바람직하다. 성막 가스로서 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(282) 내의 수소 농도를 저하시킬 수 있다. 또한 스퍼터링법을 사용하여 산소를 포함하는 분위기에서 절연체(282)의 성막을 수행함으로써, 성막하면서 절연체(280)에 산소를 첨가할 수 있다. 이에 의하여 절연체(280)에 과잉 산소를 포함시킬 수 있다. 이때 기판을 가열하면서 절연체(282)를 성막하는 것이 바람직하다.
본 실시형태에서는 절연체(282)로서, 산소 가스를 포함하는 분위기에서 알루미늄 타깃을 사용하여 펄스 DC 스퍼터링법에 의하여 산화 알루미늄을 성막한다. 펄스 DC 스퍼터링법을 사용함으로써, 막 두께 분포를 보다 균일하게 하여, 스퍼터링 레이트 및 막질을 향상시킬 수 있다.
다음으로 절연체(282) 위에 절연체(283)를 형성한다(도 16의 (A) 내지 (D) 참조). 절연체(283)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 절연체(283)의 성막은 스퍼터링법을 사용하여 수행하는 것이 바람직하다. 성막 가스로서 수소를 사용하지 않아도 되는 스퍼터링법을 사용함으로써, 절연체(283) 내의 수소 농도를 저하시킬 수 있다. 또한 절연체(283)는 다층으로 하여도 좋다. 예를 들어 스퍼터링법을 사용하여 질화 실리콘을 성막하고, 상기 질화 실리콘 위에 CVD법을 사용하여 질화 실리콘을 성막하여도 좋다. 배리어성이 높은 절연체(283) 및 절연체(212)로 트랜지스터(200)를 둘러쌈으로써, 외부로부터 수분 및 수소가 침입하는 것을 방지할 수 있다.
다음으로 가열 처리를 수행하여도 좋다. 본 실시형태에서는 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 도 2에 나타낸 바와 같이, 절연체(282)의 성막에 의하여 첨가된 산소를 절연체(280), 절연체(250)로 확산시키고, 산화물(230)의 채널 형성 영역에 선택적으로 공급할 수 있다. 또한 상기 가열 처리는 절연체(283)의 형성 후에 한정되지 않고, 절연체(282)의 성막 후 등에 수행하여도 좋다.
다음으로 절연체(271), 절연체(273), 절연체(275), 절연체(280), 절연체(282), 및 절연체(283)에, 도전체(242)에 도달하는 개구를 형성한다(도 16의 (A) 내지 (D) 참조). 상기 개구의 형성은 리소그래피법을 사용하여 수행하면 좋다. 또한 도 16의 (A)에서 상기 개구의 형상은 상면에서 보았을 때 원형이지만, 이에 한정되지 않는다. 예를 들어 상기 개구는, 상면에서 보았을 때 타원 등의 대략 원형인 형상, 사각형 등의 다각형, 사각형 등의 다각형의 모서리 부분을 둥글게 한 형상이어도 좋다.
다음으로 절연체(241)가 되는 절연막을 성막하고, 상기 절연막을 이방성 에칭하여 절연체(241)를 형성한다(도 16의 (A) 내지 (D) 참조). 절연체(241)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 절연체(241)가 되는 절연막으로서는 산소의 투과를 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어 ALD법을 사용하여 산화 알루미늄을 성막하는 것이 바람직하다. 또는 PEALD법을 사용하여 질화 실리콘을 성막하는 것이 바람직하다. 질화 실리콘은 수소에 대한 배리어성이 높기 때문에 바람직하다.
또한 절연체(241)가 되는 절연막의 이방성 에칭으로서는 예를 들어 드라이 에칭법 등을 사용하면 좋다. 개구의 측벽부에 절연체(241)를 제공함으로써 외부로부터의 산소 투과를 억제하고, 다음으로 형성하는 도전체(240a) 및 도전체(240b)의 산화를 방지할 수 있다. 또한 도전체(240a) 및 도전체(240b)로부터 물, 수소 등의 불순물이 외부로 확산되는 것을 방지할 수 있다.
다음으로 도전체(240a) 및 도전체(240b)가 되는 도전막을 성막한다. 도전체(240a) 및 도전체(240b)가 되는 도전막은 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전체를 포함하는 적층 구조로 하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄 등과, 텅스텐, 몰리브데넘, 구리 등의 적층으로 할 수 있다. 도전체(240)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로 CMP 처리를 수행함으로써, 도전체(240a) 및 도전체(240b)가 되는 도전막의 일부를 제거하여 절연체(283)의 상면을 노출시킨다. 이 결과, 개구에만 상기 도전막이 잔존함으로써 상면이 평탄한 도전체(240a) 및 도전체(240b)를 형성할 수 있다(도 16의 (A) 내지 (D) 참조). 또한 상기 CMP 처리에 의하여 절연체(283)의 상면의 일부 및 절연체(274)의 상면의 일부가 제거되는 경우가 있다.
다음으로 도전체(246)가 되는 도전막을 성막한다. 도전체(246)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로 도전체(246)가 되는 도전막을 리소그래피법에 의하여 가공하여, 도전체(240a)의 상면에 접하는 도전체(246a), 및 도전체(240b)의 상면에 접하는 도전체(246b)를 형성한다(도 1의 (A) 내지 (D) 참조). 이때 절연체(283)에서 도전체(246a) 및 도전체(246b)와 중첩되지 않은 영역의 일부가 제거되는 경우가 있다.
다음으로 도전체(246) 위 및 절연체(283) 위에 절연체(286)를 성막한다(도 1의 (A) 내지 (D) 참조). 절연체(286)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 또한 절연체(286)는 다층으로 하여도 좋다. 예를 들어 스퍼터링법을 사용하여 질화 실리콘을 성막하고, 상기 질화 실리콘 위에 CVD법을 사용하여 질화 실리콘을 성막하여도 좋다.
이러한 식으로, 도 1의 (A) 내지 (D)에 나타낸 트랜지스터(200)를 가지는 반도체 장치를 제작할 수 있다. 도 4의 (A) 내지 도 16의 (A), 도 4의 (B) 내지 도 16의 (B), 도 4의 (C) 내지 도 16의 (C), 및 도 4의 (D) 내지 도 16의 (D)에 나타낸 바와 같이, 본 실시형태에서 제시한 반도체 장치의 제작 방법을 사용함으로써 트랜지스터(200)를 제작할 수 있다.
<마이크로파 처리 장치>
이하에서는 상기 반도체 장치의 제작 방법에 사용할 수 있는 마이크로파 처리 장치에 대하여 설명한다.
우선, 반도체 장치 등의 제조 시에 불순물이 혼입하는 것을 적게 할 수 있는 제조 장치의 구성에 대하여 도 17, 도 18, 및 도 19를 사용하여 설명한다.
도 17은 매엽식 멀티 체임버의 제조 장치(2700)의 상면도를 모식적으로 나타낸 것이다. 제조 장치(2700)는 기판을 수용하는 카세트 포트(2761)와, 기판의 얼라인먼트를 수행하는 얼라인먼트 포트(2762)를 가지는 대기 측 기판 공급실(2701)과, 대기 측 기판 공급실(2701)로부터 기판을 반송하는 대기 측 기판 반송실(2702)과, 기판의 반입을 수행하고, 또한 실내의 압력을 대기압으로부터 감압으로, 또는 감압으로부터 대기압으로 전환하는 로드록실(2703a)과, 기판의 반출을 수행하고, 또한 실내의 압력을 감압으로부터 대기압으로, 또는 대기압으로부터 감압으로 전환하는 언로드록실(2703b)과, 진공 중의 기판의 반송을 수행하는 반송실(2704)과, 체임버(2706a)와, 체임버(2706b)와, 체임버(2706c)와, 체임버(2706d)를 가진다.
또한 대기 측 기판 반송실(2702)은 로드록실(2703a) 및 언로드록실(2703b)과 접속되고, 로드록실(2703a) 및 언로드록실(2703b)은 반송실(2704)과 접속되고, 반송실(2704)은 체임버(2706a), 체임버(2706b), 체임버(2706c), 및 체임버(2706d)와 접속된다.
또한 각 실의 접속부에는 게이트 밸브(GV)가 제공되어 있고, 대기 측 기판 공급실(2701)과, 대기 측 기판 반송실(2702)을 제외하고, 각 실을 독립적으로 진공 상태로 유지할 수 있다. 또한 대기 측 기판 반송실(2702)에는 반송 로봇(2763a)이 제공되어 있고, 반송실(2704)에는 반송 로봇(2763b)이 제공되어 있다. 반송 로봇(2763a) 및 반송 로봇(2763b)에 의하여, 제조 장치(2700) 내에서 기판을 반송할 수 있다.
반송실(2704) 및 각 체임버의 배압(전압(全壓))은, 예를 들어 1×10-4Pa 이하, 바람직하게는 3×10-5Pa 이하, 더 바람직하게는 1×10-5Pa 이하로 한다. 또한 반송실(2704) 및 각 체임버의 질량 전하비(m/z)가 18인 기체 분자(원자)의 분압은, 예를 들어 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하로 한다. 또한 반송실(2704) 및 각 체임버의 m/z가 28인 기체 분자(원자)의 분압은, 예를 들어 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하로 한다. 또한 반송실(2704) 및 각 체임버의 m/z가 44인 기체 분자(원자)의 분압은, 예를 들어 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하로 한다.
또한 반송실(2704) 및 각 체임버 내의 전압 및 분압은, 질량 분석계를 사용하여 측정할 수 있다. 예를 들어 ULVAC, Inc. 제조의 사중극형 질량 분석계(Q-mass라고도 함) Qulee CGM-051을 사용하면 좋다.
또한 반송실(2704) 및 각 체임버는, 외부 누설 또는 내부 누설이 적은 구성으로 하는 것이 바람직하다. 예를 들어 반송실(2704) 및 각 체임버의 누설 레이트는, 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하로 한다. 또한 예를 들어 m/z가 18인 기체 분자(원자)의 누설 레이트가 1×10-7Pa·m3/s 이하, 바람직하게는 3×10-8Pa·m3/s 이하로 한다. 또한 예를 들어 m/z가 28인 기체 분자(원자)의 누설 레이트가 1×10-5Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하로 한다. 또한 예를 들어 m/z가 44인 기체 분자(원자)의 누설 레이트가 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하로 한다.
또한 누설 레이트에 관해서는 상술한 질량 분석계를 사용하여 측정한 전압 및 분압으로부터 도출하면 좋다. 누설 레이트는, 외부 누설 및 내부 누설에 의존한다. 외부 누설은 미소한 구멍이나 밀봉 불량 등으로 인하여 진공계 외로부터 기체가 유입하는 것이다. 내부 누설은 진공계 내의 밸브 등의 칸막이로부터의 누설이나 내부의 부재로부터의 방출 가스에 기인한다. 누설 레이트를 상술한 값 이하로 하기 위하여, 외부 누설 및 내부 누설의 양면에서 대책을 취할 필요가 있다.
예를 들어 반송실(2704) 및 각 체임버의 개폐 부분은 메탈 개스킷으로 밀봉하면 좋다. 메탈 개스킷은, 플루오린화 철, 산화 알루미늄, 또는 산화 크로뮴에 의하여 피복된 금속을 사용하는 것이 바람직하다. 메탈 개스킷은 O 링에 비하여 밀착성이 높고, 외부 누설을 저감할 수 있다. 또한 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등에 의하여 피복된 금속의 부동태를 사용함으로써, 메탈 개스킷으로부터 방출되는 불순물을 포함하는 방출 가스가 억제되어, 내부 누설을 저감할 수 있다.
또한 제조 장치(2700)를 구성하는 부재로서, 불순물을 포함하는 방출 가스가 적은 알루미늄, 크로뮴, 타이타늄, 지르코늄, 니켈, 또는 바나듐을 사용한다. 또한 상기 부재를 철, 크로뮴, 및 니켈 등을 포함하는 합금에 피복하여 사용하여도 좋다. 철, 크로뮴, 및 니켈 등을 포함하는 합금은, 강성이 있고, 열에 강하고, 또한 가공에 적합하다. 여기서 표면적을 작게 하기 위하여 부재의 표면 요철을 연마 등에 의하여 저감시켜 두면, 방출 가스를 저감할 수 있다.
또는 제조 장치(2700)의 상기 부재를 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등으로 피복하여도 좋다.
제조 장치(2700)의 부재는, 가능한 한 금속만으로 구성하는 것이 바람직하고, 예를 들어 석영 등으로 구성되는 관찰 창 등을 설치하는 경우에도, 방출 가스를 억제하기 위하여 표면을 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등으로 얇게 피복하면 좋다.
반송실(2704) 및 각 체임버에 존재하는 흡착물은, 내벽 등에 흡착되어 있기 때문에 반송실(2704) 및 각 체임버의 압력에 영향을 미치지 않지만, 반송실(2704) 및 각 체임버를 배기할 때의 가스 방출의 원인이 된다. 그러므로 누설 레이트와 배기 속도에 상관성은 없지만, 배기 능력이 높은 펌프를 사용하여 반송실(2704) 및 각 체임버에 존재하는 흡착물을 가능한 한 이탈시켜, 미리 배기해 두는 것이 중요하다. 또한 흡착물의 이탈을 촉진하기 위하여, 반송실(2704) 및 각 체임버를 베이킹하여도 좋다. 베이킹함으로써 흡착물의 이탈 속도를 10배 정도 크게 할 수 있다. 베이킹은 100℃ 이상 450℃ 이하에서 수행하면 좋다. 이때 불활성 가스를 반송실(2704) 및 각 체임버에 도입하면서 흡착물의 제거를 수행하면, 배기하는 것만으로는 이탈되기 어려운 물 등의 이탈 속도를 더욱 크게 할 수 있다. 또한 도입하는 불활성 가스를 베이킹의 온도와 같은 정도로 가열함으로써, 흡착물의 이탈 속도를 더욱 높일 수 있다. 여기서 불활성 가스로서 희가스를 사용하는 것이 바람직하다.
또는 가열한 희가스 등의 불활성 가스 또는 산소 등을 도입함으로써 반송실(2704) 및 각 체임버 내의 압력을 높이고, 일정 시간 경과 후에 다시 반송실(2704) 및 각 체임버를 배기하는 처리를 수행하는 것이 바람직하다. 가열한 가스의 도입에 의하여 반송실(2704) 및 각 체임버 내의 흡착물을 이탈시킬 수 있어, 반송실(2704) 및 각 체임버 내에 존재하는 불순물을 저감할 수 있다. 또한 이 처리는 2번 이상 30번 이하, 바람직하게는 5번 이상 15번 이하의 범위에서 반복적으로 수행하면 효과적이다. 구체적으로는 온도가 40℃ 이상 400℃ 이하, 바람직하게는 50℃ 이상 200℃ 이하인 불활성 가스 또는 산소 등을 도입함으로써 반송실(2704) 및 각 체임버 내의 압력을 0.1Pa 이상 10kPa 이하, 바람직하게는 1Pa 이상 1kPa 이하, 더 바람직하게는 5Pa 이상 100Pa 이하로 하고, 압력을 유지하는 기간은 1분 이상 300분 이하, 바람직하게는 5분 이상 120분 이하로 한다. 그 후, 반송실(2704) 및 각 체임버를 5분 이상 300분 이하, 바람직하게는 10분 이상 120분 이하의 기간 배기한다.
다음으로 체임버(2706b) 및 체임버(2706c)에 대하여 도 18에 나타낸 단면 모식도를 사용하여 설명한다.
체임버(2706b) 및 체임버(2706c)는, 예를 들어 피처리물에 마이크로파 처리를 수행할 수 있는 체임버이다. 또한 체임버(2706b)와 체임버(2706c)는 마이크로파 처리를 수행할 때의 분위기만이 상이하다. 그 외의 구성에 대해서는 공통되기 때문에, 이하에서는 합쳐서 설명을 한다.
체임버(2706b) 및 체임버(2706c)는, 슬롯 안테나판(2808), 유전체판(2809), 기판 홀더(2812), 및 배기구(2819)를 가진다. 또한 체임버(2706b) 및 체임버(2706c)의 외부 등에는, 가스 공급원(2801), 밸브(2802), 고주파 발생기(2803), 도파관(2804), 모드 변환기(2805), 가스관(2806), 도파관(2807), 매칭 박스(2815), 고주파 전원(2816), 진공 펌프(2817), 및 밸브(2818)가 제공된다.
고주파 발생기(2803)는 도파관(2804)을 개재하여 모드 변환기(2805)와 접속되어 있다. 모드 변환기(2805)는 도파관(2807)을 개재하여 슬롯 안테나판(2808)에 접속되어 있다. 슬롯 안테나판(2808)은 유전체판(2809)과 접촉하여 배치된다. 또한 가스 공급원(2801)은 밸브(2802)를 개재하여 모드 변환기(2805)에 접속되어 있다. 그리고 모드 변환기(2805), 도파관(2807), 및 유전체판(2809)을 지나가는 가스관(2806)으로, 체임버(2706b) 및 체임버(2706c)에 가스가 보내진다. 또한 진공 펌프(2817)는 밸브(2818) 및 배기구(2819)를 통하여 체임버(2706b) 및 체임버(2706c)로부터 가스 등을 배기하는 기능을 가진다. 또한 고주파 전원(2816)은 매칭 박스(2815)를 개재하여 기판 홀더(2812)에 접속되어 있다.
기판 홀더(2812)는 기판(2811)을 유지하는 기능을 가진다. 예를 들어 기판(2811)의 정전 척 또는 기계적 척으로서의 기능을 가진다. 또한 고주파 전원(2816)으로부터 전력을 공급받는 전극으로서의 기능을 가진다. 또한 내부에 가열 기구(2813)를 가지고, 기판(2811)을 가열하는 기능을 가진다.
진공 펌프(2817)로서는 예를 들어 드라이 펌프, 메커니컬 부스터 펌프, 이온 펌프, 타이타늄 서블리메이션 펌프, 크라이오펌프(cryopump) 또는 터보 분자 펌프 등을 사용할 수 있다. 또한 진공 펌프(2817)에 더하여 크라이오트랩을 사용하여도 좋다. 크라이오펌프 및 크라이오 트랩을 사용하면, 물을 효율적으로 배기할 수 있어 특히 바람직하다.
또한 가열 기구(2813)로서는 예를 들어 저항 발열체 등을 사용하여 가열하는 가열 기구로 하면 좋다. 또는 가열된 가스 등의 매체로부터의 열전도 또는 열복사에 의하여, 가열하는 가열 기구로 하여도 좋다. 예를 들어 GRTA(Gas Rapid Thermal Annealing) 또는 LRTA(Lamp Rapid Thermal Annealing) 등의 RTA(Rapid Thermal Annealing)를 사용할 수 있다. GRTA는 고온의 가스를 사용하여 가열 처리를 한다. 가스로서는 불활성 가스가 사용된다.
또한 가스 공급원(2801)은 질량 유량 제어기를 통하여, 정제기와 접속되어 있어도 좋다. 가스는, 노점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 가스를 사용하는 것이 바람직하다. 예를 들어 산소 가스, 질소 가스, 및 희가스(아르곤 가스 등)를 사용하면 좋다.
유전체판(2809)으로서는 예를 들어 산화 실리콘(석영), 산화 알루미늄(알루미나), 또는 산화 이트륨(이트리아) 등을 사용하면 좋다. 또한 유전체판(2809)의 표면에, 또다른 보호층이 형성되어 있어도 좋다. 보호층으로서는 산화 마그네슘, 산화 타이타늄, 산화 크로뮴, 산화 지르코늄, 산화 하프늄, 산화 탄탈럼, 산화 실리콘, 산화 알루미늄, 또는 산화 이트륨 등을 사용하면 좋다. 유전체판(2809)은, 후술하는 고밀도 플라스마(2810)에서, 특히 밀도가 높은 영역에 노출되기 때문에, 보호층을 제공함으로써 손상을 완화할 수 있다. 그 결과, 처리 시의 파티클 증가 등을 억제할 수 있다.
고주파 발생기(2803)에서는, 예를 들어 0.3GHz 이상 3.0GHz 이하, 0.7GHz 이상 1.1GHz 이하, 또는 2.2GHz 이상 2.8GHz 이하의 마이크로파를 발생시키는 기능을 가진다. 고주파 발생기(2803)에서 발생시킨 마이크로파는, 도파관(2804)을 개재하여 모드 변환기(2805)로 전달된다. 모드 변환기(2805)에서는, TE 모드로서 전달된 마이크로파가 TEM 모드로 변환된다. 그리고 마이크로파는 도파관(2807)을 개재하여 슬롯 안테나판(2808)에 전달된다. 슬롯 안테나판(2808)은 복수의 슬롯 구멍이 제공되어 있고, 마이크로파는 상기 슬롯 구멍 및 유전체판(2809)을 통과한다. 그리고 유전체판(2809)의 아래쪽에 전계를 발생시켜, 고밀도 플라스마(2810)를 생성할 수 있다. 고밀도 플라스마(2810)에는, 가스 공급원(2801)으로부터 공급된 가스 종류에 따른 이온 및 라디칼이 존재한다. 예를 들어 산소 라디칼 등이 존재한다.
이때 고밀도 플라스마(2810)로 생성된 이온 및 라디칼에 의하여, 기판(2811) 위의 막 등을 개질할 수 있다. 또한 고주파 전원(2816)을 사용하여, 기판(2811) 측에 바이어스를 인가하는 것이 바람직한 경우가 있다. 고주파 전원(2816)에는 예를 들어, 13.56MHz, 27.12MHz 등의 주파수의 RF 전원을 사용하면 좋다. 기판 측에 바이어스를 인가함으로써, 고밀도 플라스마(2810) 중의 이온을 기판(2811) 위의 막 등의 개구부에 깊숙이 효율적으로 도달시킬 수 있다.
예를 들어 체임버(2706b) 또는 체임버(2706c)에서, 가스 공급원(2801)으로부터 산소를 도입함으로써, 고밀도 플라스마(2810)를 사용한 산소 라디칼 처리를 수행할 수 있다.
다음으로 체임버(2706a) 및 체임버(2706d)에 대하여 도 19에 나타낸 단면 모식도를 사용하여 설명한다.
체임버(2706a) 및 체임버(2706d)는, 예를 들어 피처리물에 전자기파의 조사를 수행할 수 있는 체임버이다. 또한 체임버(2706a)와 체임버(2706d)는 전자기파의 종류만이 상이하다. 그 외의 구성에 대해서는 공통되는 부분이 많기 때문에, 이하에서는 합쳐서 설명을 한다.
체임버(2706a) 및 체임버(2706d)는, 하나 또는 복수의 램프(2820), 기판 홀더(2825), 가스 도입구(2823), 및 배기구(2830)를 가진다. 또한 체임버(2706a) 및 체임버(2706d)의 외부 등에는, 가스 공급원(2821)과, 밸브(2822)와, 진공 펌프(2828)와, 밸브(2829)가 제공된다.
가스 공급원(2821)은 밸브(2822)를 개재하여 가스 도입구(2823)에 접속되어 있다. 진공 펌프(2828)는 밸브(2829)를 개재하여 배기구(2830)에 접속되어 있다. 램프(2820)는 기판 홀더(2825)와 대향되어 배치되어 있다. 기판 홀더(2825)는 기판(2824)을 유지하는 기능을 가진다. 또한 기판 홀더(2825)는 내부에 가열 기구(2826)를 가지고, 기판(2824)을 가열하는 기능을 가진다.
램프(2820)로서는 예를 들어 가시광 또는 자외광 등의 전자기파를 방사하는 기능을 가지는 광원을 사용하면 좋다. 예를 들어 파장 10nm 이상 2500nm 이하, 500nm 이상 2000nm 이하, 또는 40nm 이상 340nm 이하에 피크를 가지는 전자기파를 방사하는 기능을 가지는 광원을 사용하면 좋다.
예를 들어 램프(2820)로서는 할로젠 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 소듐 램프, 또는 고압 수은 램프 등의 광원을 사용하면 좋다.
예를 들어 램프(2820)로부터 방사되는 전자기파는, 그 일부 또는 전부가 기판(2824)에 흡수됨으로써 기판(2824) 위의 막 등을 개질할 수 있다. 예를 들어 결함의 생성 또는 저감, 또는 불순물의 제거 등을 할 수 있다. 또한 기판(2824)을 가열하면서 수행하면, 효율적으로 결함의 생성 또는 저감, 또는 불순물의 제거 등을 할 수 있다.
또는 예를 들어 램프(2820)로부터 방사되는 전자기파에 의하여, 기판 홀더(2825)를 발열시켜, 기판(2824)을 가열하여도 좋다. 그 경우, 기판 홀더(2825)의 내부에 가열 기구(2826)를 가지지 않아도 된다.
진공 펌프(2828)에 대해서는 진공 펌프(2817)에 대한 기재를 참조한다. 또한 가열 기구(2826)는, 가열 기구(2813)에 대한 기재를 참조한다. 또한 가스 공급원(2821)은, 가스 공급원(2801)에 대한 기재를 참조한다.
본 실시형태에서 사용할 수 있는 마이크로파 처리 장치는 상기에 한정되지 않는다. 도 20에 나타낸 마이크로파 처리 장치(2900)를 사용할 수 있다. 마이크로파 처리 장치(2900)는 석영관(2901), 가스 공급원(2801), 밸브(2802), 고주파 발생기(2803), 도파관(2804), 가스관(2806), 진공 펌프(2817), 밸브(2818), 및 배기구(2819)를 가진다. 또한 마이크로파 처리 장치(2900)는 석영관(2901) 내에, 복수의 기판(2811)((2811_1 내지 2811_n), n은 2 이상의 정수)을 유지하는 기판 홀더(2902)를 가진다. 또한 마이크로파 처리 장치(2900)는 석영관(2901)의 외측에 가열 수단(2903)을 가져도 좋다.
고주파 발생기(2803)로 발생시킨 마이크로파는 도파관(2804)을 통하여 석영관(2901) 내에 제공된 기판에 조사된다. 진공 펌프(2817)는 밸브(2818)를 통하여 배기구(2819)와 접속되며, 석영관(2901) 내부의 압력을 조정할 수 있다. 또한 가스 공급원(2801)은 밸브(2802)를 통하여 가스관(2806)에 접속되며, 석영관(2901) 내에 원하는 가스를 도입할 수 있다. 또한 가열 수단(2903)에 의하여, 석영관(2901) 내의 기판(2811)을 원하는 온도로 가열할 수 있다. 또는 가열 수단(2903)에 의하여, 가스 공급원(2801)으로부터 공급되는 가스를 가열하여도 좋다. 마이크로파 처리 장치(2900)에 의하여, 기판(2811)에 대하여 가열 처리와 마이크로파 처리를 동시에 수행할 수 있다. 또한 기판(2811)을 가열한 후에 마이크로파 처리를 수행할 수 있다. 또한 기판(2811)에 대하여 마이크로파 처리를 수행한 후에 가열 처리를 수행할 수 있다.
기판(2811_1) 내지 기판(2811_n)은 모두를 반도체 장치 또는 기억 장치를 형성하는 처리 기판으로 하여도 좋고, 일부를 더미 기판으로 하여도 좋다. 예를 들어 기판(2811_1) 및 기판(2811_n)을 더미 기판으로 하고, 기판(2811_2) 내지 기판(2811_n-1)을 처리 기판으로 하여도 좋다. 또한 기판(2811_1), 기판(2811_2), 기판(2811_n-1), 및 기판(2811_n)을 더미 기판으로 하고, 기판(2811_3) 내지 기판(2811_n-2)를 처리 기판으로 하여도 좋다. 더미 기판을 사용하면, 마이크로파 처리 또는 가열 처리 시에 복수의 처리 기판이 균일하게 처리되어, 처리 기판 간의 편차를 저감할 수 있기 때문에 바람직하다. 예를 들어 고주파 발생기(2803) 및 도파관(2804)에 가장 가까운 처리 기판 위에 더미 기판을 배치하면, 상기 처리 기판이 직접 마이크로파에 노출되는 것을 억제할 수 있기 때문에 바람직하다.
상술한 제조 장치를 사용함으로써, 피처리물로의 불순물의 혼입을 억제하면서 막의 개질 등이 가능하게 된다.
<반도체 장치의 변형예>
이하에서는 도 21의 (A) 내지 (D), 및 도 22의 (A) 내지 (D)를 사용하여 본 발명의 일 형태인 반도체 장치의 일례에 대하여 설명한다.
각 도면의 (A)에는 반도체 장치의 상면도를 나타내었다. 또한 각 도면의 (B)는 각 도면의 (A)에서 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이다. 또한 각 도면의 (C)는 각 도면의 (A)에서 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이다. 또한 각 도면의 (D)는 각 도면의 (A)에서 A5-A6의 일점쇄선으로 나타낸 부분에 대응하는 단면도이다. 각 도면의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부 요소를 생략하였다.
또한 각 도면의 (A) 내지 (D)에 나타낸 반도체 장치에서, <반도체 장치의 구성예>에 나타낸 반도체 장치를 구성하는 구조와 같은 기능을 가지는 구조에는 같은 부호를 부기하였다. 또한 본 항목에서도 반도체 장치의 구성 재료로서는 <반도체 장치의 구성예>에서 자세히 설명한 재료를 사용할 수 있다.
<반도체 장치의 변형예 1>
도 21의 (A) 내지 (D)에 나타낸 반도체 장치는 도 1의 (A) 내지 (D)에 나타낸 반도체 장치의 변형예이다. 도 21의 (A) 내지 (D)에 나타낸 반도체 장치는 절연체(283)의 형상이 도 1의 (A) 내지 (D)에 나타낸 반도체 장치와는 상이하다. 또한 절연체(284) 및 절연체(274)를 가지는 점이 상이하다.
도 21의 (A) 내지 (D)에 나타낸 반도체 장치에서는 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(275), 절연체(280), 및 절연체(282)가 패터닝되어 있다. 또한 절연체(284)가 절연체(212), 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(275), 절연체(280), 및 절연체(282)를 덮는 구조가 되어 있다. 즉 절연체(284)는, 절연체(282)의 상면과, 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(275), 및 절연체(280)의 측면과, 절연체(212)의 상면에 접한다. 절연체(284)를 덮어 절연체(284)가 더 배치된다. 이에 의하여 산화물(230) 등을 포함하는 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(280), 및 절연체(282)는, 절연체(283), 절연체(284), 및 절연체(212)에 의하여 외부로부터 격리된다. 바꿔 말하면 트랜지스터(200)는 절연체(284) 및 절연체(212)로 밀봉된 영역 내에 배치된다.
예를 들어 절연체(214), 절연체(282), 및 절연체(284)를, 수소를 포획 및 고착하는 기능을 가지는 재료를 사용하여 형성하면 좋다. 또한 절연체(284)로서는 절연체(282)와 같은 절연체를 사용할 수 있다. 또한 절연체(212) 및 절연체(283)를, 수소 및 산소의 확산을 억제하는 기능을 가지는 재료를 사용하여 형성하면 좋다. 절연체(214), 절연체(282), 및 절연체(284)로서는 대표적으로 산화 알루미늄을 사용할 수 있다. 또한 절연체(212) 및 절연체(283)로서는 대표적으로 질화 실리콘을 사용할 수 있다.
상기 구성으로 함으로써, 상기 밀봉된 영역 외에 포함되는 수소가 상기 밀봉된 영역 내에 혼입되는 것을 억제할 수 있다.
또한 도 21의 (A) 내지 (D)에 나타낸 트랜지스터(200)에서 절연체(212) 및 절연체(283)는 단층으로 제공되어 있지만 본 발명은 이에 한정되는 것이 아니다. 예를 들어 절연체(212) 및 절연체(283) 각각을 2층 이상의 적층 구조로 제공하는 구성으로 하여도 좋다.
절연체(274)는 절연체(283)를 덮어 제공되며, 층간막으로서 기능한다. 절연체(274)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 절연체(274)는 예를 들어 절연체(280)와 같은 재료를 사용하여 제공할 수 있다.
<반도체 장치의 변형예 2>
도 22의 (A) 내지 (D)에 나타낸 반도체 장치는 도 21의 (A) 내지 (D)에 나타낸 반도체 장치의 변형예이다. 도 22의 (A) 내지 (D)에 나타낸 반도체 장치는 산화물(230c) 및 산화물(230d)을 가지는 점이 도 21의 (A) 내지 (D)에 나타낸 반도체 장치와는 상이하다. 또한 절연체(287)를 가지는 점이 상이하다. 또한 절연체(271), 절연체(272), 절연체(273), 및 절연체(284)를 가지지 않는 점이 상이하다.
도 22의 (A) 내지 (D)에 나타낸 반도체 장치에서는 산화물(230b) 위의 산화물(230c)과, 산화물(230c) 위의 산화물(230d)을 더 가진다. 산화물(230c) 및 산화물(230d)은 절연체(280) 및 절연체(275)에 형성된 개구 내에 제공된다. 또한 산화물(230c)은 산화물(243a)의 측면, 산화물(243b)의 측면, 도전체(242a)의 측면, 도전체(242b)의 측면, 및 절연체(275)의 측면과 각각 접한다. 또한 산화물(230c)의 상면 및 산화물(230d)의 상면은 절연체(282)에 접한다.
산화물(230c) 위에 산화물(230d)을 배치함으로써, 산화물(230d)보다 위쪽에 형성된 구조물로부터의 산화물(230b) 또는 산화물(230c)에 대한 불순물의 확산을 억제할 수 있다. 또한 산화물(230c) 위에 산화물(230d)을 배치함으로써, 산화물(230b) 또는 산화물(230c)로부터의 산소가 위쪽으로 확산되는 것을 억제할 수 있다.
또한 트랜지스터의 채널 길이 방향의 단면시에 있어서, 산화물(230b)에 홈부를 제공하고, 상기 홈부에 산화물(230c)을 매립하는 것이 바람직하다. 이때 산화물(230c)은 상기 홈부의 내벽(측벽 및 밑면)을 덮도록 배치된다. 또한 산화물(230c)의 막 두께는 상기 홈부의 깊이와 같은 정도인 것이 바람직하다. 이와 같은 구성으로 함으로써, 도전체(260) 등을 매립하기 위한 개구를 형성할 때에 개구의 바닥부인 산화물(230b)의 표면에 손상 영역이 형성되어도, 상기 손상 영역을 제거할 수 있다. 이에 의하여, 손상 영역에 기인하는 트랜지스터(200)의 전기 특성의 불량을 억제할 수 있다.
여기서, 산화물(230c)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비가, 산화물(230a) 또는 산화물(230d)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
또한 산화물(230c)을 캐리어의 주된 경로로 하는 경우에는, 산화물(230c)에서의 주성분인 금속 원소에 대한 인듐의 원자수비를, 산화물(230b)에서의 주성분인 금속 원소에 대한 인듐의 원자수비보다 높게 하는 것이 바람직하다. 또한 산화물(230c)에서의 원소 M에 대한 In의 원자수비를, 산화물(230b)에서의 원소 M에 대한 In의 원자수비보다 높게 하는 것이 바람직하다. 인듐의 함유량이 많은 금속 산화물을 채널 형성 영역에 사용함으로써, 트랜지스터의 온 전류를 증대시킬 수 있다. 따라서 산화물(230c)에서의 주성분인 금속 원소에 대한 인듐의 원자수비를, 산화물(230b)에서의 주성분인 금속 원소에 대한 인듐의 원자수비보다 높게 함으로써, 산화물(230c)을 캐리어의 주된 경로로 할 수 있다. 또한 산화물(230c)의 전도대 하단이 산화물(230a) 및 산화물(230b)의 전도대 하단보다 진공 준위에서 떨어져 있는 것이 바람직하다. 바꿔 말하면 산화물(230c)의 전자 친화력이 산화물(230a) 및 산화물(230b)의 전자 친화력보다 큰 것이 바람직하다. 이와 같이 함으로써 캐리어의 주된 경로를 산화물(230c)로 할 수 있다.
또한 산화물(230c)로서 CAAC-OS를 사용하는 것이 바람직하고, 산화물(230c)이 가지는 결정의 c축이 산화물(230c)의 피형성면 또는 상면에 실질적으로 수직인 방향을 향하는 것이 바람직하다. CAAC-OS는 c축과 수직인 방향으로 산소를 이동시키기 쉬운 성질을 가진다. 따라서 산화물(230c)에 포함되는 산소를 산화물(230b)에 효율적으로 공급할 수 있다.
또한 산화물(230d)은 산화물(230c)에 사용되는 금속 산화물을 구성하는 금속 원소 중 적어도 하나를 포함하는 것이 바람직하고, 상기 금속 원소를 모두 포함하는 것이 더 바람직하다. 예를 들어 산화물(230c)로서 In-M-Zn 산화물, In-Zn 산화물, 또는 인듐 산화물을 사용하고, 산화물(230d)로서 In-M-Zn 산화물, M-Zn 산화물, 또는 원소 M의 산화물을 사용하는 것이 좋다. 이로써 산화물(230c)과 산화물(230d)의 계면에서의 결함 준위 밀도를 낮출 수 있다.
또한 산화물(230d)의 전도대 하단은 산화물(230c)의 전도대 하단보다 진공 준위에 가까운 것이 바람직하다. 바꿔 말하면 산화물(230d)의 전자 친화력은 산화물(230c)의 전자 친화력보다 작은 것이 바람직하다. 이 경우 산화물(230d)로서는 산화물(230a) 또는 산화물(230b)로서 사용할 수 있는 금속 산화물을 사용하는 것이 바람직하다. 이와 같이 함으로써 캐리어의 주된 경로를 산화물(230c)로 할 수 있다.
구체적으로는 산화물(230c)로서, In:M:Zn=4:2:3[원자수비] 또는 그 근방의 조성, In:M:Zn=5:1:3[원자수비] 또는 그 근방의 조성, 또는 In:M:Zn=10:1:3[원자수비] 또는 그 근방의 조성의 금속 산화물, 또는 인듐 산화물을 사용하면 좋다. 또한 산화물(230d)로서, In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, M:Zn=2:1[원자수비] 또는 그 근방의 조성, 또는 M:Zn=2:5[원자수비] 또는 그 근방의 조성의 금속 산화물, 혹은 원소 M의 산화물을 사용하면 좋다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함한 것이다. 또한 원소 M으로서 갈륨을 사용하는 것이 바람직하다.
또한 금속 산화물을 스퍼터링법에 의하여 성막하는 경우, 상기 원자수비는 성막된 금속 산화물의 원자수비에 한정되지 않고, 금속 산화물의 성막에 사용하는 스퍼터링 타깃의 원자수비이어도 좋다.
또한 산화물(230d)은 산화물(230c)보다 산소의 확산 또는 투과를 억제하는 금속 산화물인 것이 바람직하다. 절연체(250)와 산화물(230c) 사이에 산화물(230d)을 제공함으로써, 산화물(230c)을 통하여 산화물(230b)에 효율적으로 산소를 공급할 수 있다.
또한 산화물(230d)에 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 In의 원자수비를, 산화물(230c)에 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 In의 원자수비보다 낮게 함으로써, In이 절연체(250) 측으로 확산되는 것을 억제할 수 있다. 예를 들어 산화물(230d)에서의 원소 M에 대한 In의 원자수비를, 산화물(230c)에서의 원소 M에 대한 In의 원자수비보다 낮게 하면 좋다. 절연체(250)는 게이트 절연체로서 기능하기 때문에, In이 절연체(250) 등에 혼입된 경우, 트랜지스터는 특성 불량을 일으킨다. 따라서 산화물(230c)과 절연체(250) 사이에 산화물(230d)을 제공함으로써, 신뢰성이 높은 반도체 장치를 제공할 수 있게 된다.
또한 산화물(230c)은 트랜지스터(200)마다 제공되어도 좋다. 즉 트랜지스터(200)의 산화물(230c)과, 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 산화물(230c)은 접하지 않아도 된다. 또한 트랜지스터(200)의 산화물(230c)과, 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 산화물(230c)을 이격하여도 좋다. 바꿔 말하면, 산화물(230c)이 트랜지스터(200)와 상기 트랜지스터(200)에 인접한 트랜지스터(200) 사이에 배치되지 않는 구성으로 하여도 좋다.
복수의 트랜지스터(200)가 채널 폭 방향으로 나란히 배치되어 있는 반도체 장치에 있어서, 상기 구성으로 함으로써 트랜지스터(200)에 산화물(230c)이 각각 독립적으로 제공된다. 따라서 트랜지스터(200)와, 상기 트랜지스터(200)에 인접한 트랜지스터(200) 사이에 기생 트랜지스터가 생기는 것을 억제하고, 상기 누설 경로가 생기는 것을 억제할 수 있다. 따라서 양호한 전기 특성을 가지며 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다.
또한 절연체(287)로서는 절연체(282) 또는 절연체(284)와 같은 절연체를 사용할 수 있다. 또한 도 21에 나타낸 절연체(284)를 성막한 후에, 드라이 에칭법을 사용하여 이방성 에칭함으로써, 도 22에 나타낸 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(275), 절연체(280), 및 절연체(282)의 측면에 접하는 절연체(287)를 형성할 수 있다.
또한 도 22에 나타낸 바와 같이, 절연체(271) 및 절연체(273)를 제공하지 않는 구성으로 하는 경우, 도전체(242)의 측면과 도전체(242)의 상면 간에 만곡면을 가지는 경우가 있다. 즉 측면의 단부와 상면의 단부는 만곡되어 있는 경우가 있다. 도전체(242)의 단부에서 만곡면의 곡률 반경은, 예를 들어 3nm 이상 10nm 이하, 바람직하게는 5nm 이상 6nm 이하로 한다. 단부에 각을 가지지 않으면, 추후 성막 공정에서의 막의 피복성이 향상된다. 또한 본 발명은 이에 한정되는 것이 아니고, 도 22에 나타낸 구성에서 절연체(271), 절연체(272), 및 절연체(273)를 더 제공하여도 좋다.
<반도체 장치의 응용예>
이하에서는 도 23의 (A) 및 (B)를 사용하여, 앞의 <반도체 장치의 구성예> 및 앞의 <반도체 장치의 변형예>에서 나타낸 것과 다른, 본 발명의 일 형태에 따른 트랜지스터(200)를 가지는 반도체 장치의 일례에 대하여 설명한다. 또한 도 23의 (A) 및 (B)에 나타낸 반도체 장치에서, <<반도체 장치의 변형예>>에 나타낸 반도체 장치(도 21의 (A) 내지 (D) 참조)를 구성하는 구조와 같은 기능을 가지는 구조에는 같은 부호를 부기하였다. 또한 본 항목에서 트랜지스터(200)의 구성 재료로서는 <반도체 장치의 구성예> 및 <반도체 장치의 변형예>에서 자세히 설명한 재료를 사용할 수 있다.
도 23의 (A) 및 (B)에 복수의 트랜지스터(200_1) 내지 트랜지스터(200_n)를 절연체(283)와 절연체(212)로 포괄하여 밀봉한 구성을 나타내었다. 또한 도 23의 (A) 및 (B)에서, 트랜지스터(200_1) 내지 트랜지스터(200_n)는 채널 길이 방향으로 배열된 것으로 보이지만, 이에 한정되는 것이 아니다. 트랜지스터(200_1) 내지 트랜지스터(200_n)는 채널 폭 방향으로 배열되어 있어도 좋고, 매트릭스상으로 배치되어 있어도 좋다. 또한 설계에 따라 규칙성 없이 배치되어도 좋다.
도 23의 (A)에 나타낸 바와 같이, 복수의 트랜지스터(200_1) 내지 트랜지스터(200_n)의 외측에서, 절연체(283)와 절연체(212)가 접하는 부분(이하 밀봉부(265)라고 부르는 경우가 있음)이 형성되어 있다. 밀봉부(265)는 복수의 트랜지스터(200_1) 내지 트랜지스터(200_n)를 둘러싸도록 형성되어 있다. 이와 같은 구조로 함으로써, 복수의 트랜지스터(200_1) 내지 트랜지스터(200_n)를 절연체(283)와 절연체(212)로 둘러쌀 수 있다. 따라서 밀봉부(265)로 둘러싸인 트랜지스터군이 기판 위에 복수 제공된다.
또한 밀봉부(265)에 중첩시켜 다이싱라인(스크라이브 라인, 분단 라인, 또는 절단 라인이라고 부르는 경우가 있음)을 제공하여도 좋다. 상기 기판은 다이싱라인에서 분단되기 때문에, 밀봉부(265)로 둘러싸인 트랜지스터군이 하나의 칩으로 꺼내진다.
또한 도 23의 (A)에서는, 복수의 트랜지스터(200_1) 내지 트랜지스터(200_n)를 하나의 밀봉부(265)로 둘러싸는 예를 나타내었지만, 이에 한정되는 것이 아니다. 도 23의 (B)에 나타낸 바와 같이, 복수의 트랜지스터(200_1) 내지 트랜지스터(200_n)를 복수의 밀봉부로 둘러싸는 구성으로 하여도 좋다. 도 23의 (B)에서는, 복수의 트랜지스터(200_1) 내지 트랜지스터(200_n)를 밀봉부(265a)로 둘러싸고, 또한 외측의 밀봉부(265b)로도 둘러싸는 구성으로 하였다.
이와 같이, 복수의 밀봉부로 복수의 트랜지스터(200_1) 내지 트랜지스터(200_n)를 둘러싸는 구성으로 함으로써, 절연체(283)와 절연체(212)가 접하는 부분이 증가하기 때문에, 절연체(283)와 절연체(212)의 밀착성을 더 향상시킬 수 있다. 이에 의하여, 더 확실하게 복수의 트랜지스터(200_1) 내지 트랜지스터(200_n)를 밀봉할 수 있다.
이 경우 밀봉부(265a) 또는 밀봉부(265b)에 중첩시켜 다이싱라인을 제공하여도 좋고, 밀봉부(265a)와 밀봉부(265b) 사이에 다이싱라인을 제공하여도 좋다.
또한 도 23의 (A), (B)에 나타낸 트랜지스터는, 도 21에 나타낸 트랜지스터(200)와는 달리, 절연체(274)의 상면이 절연체(283)의 상면과 실질적으로 일치하는 구성으로 하였다. 또한 절연체(284)를 제공하지 않는 구성으로 하였다. 본 발명은 이에 한정되는 것이 아니고, 예를 들어 절연체(274)가 절연체(283)를 덮는 구성으로 하여도 좋고, 절연체(284)를 제공하는 구성으로 하여도 좋다.
본 발명의 일 형태에 의하여 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 온 전류가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 저소비 전력의 반도체 장치를 제공할 수 있다.
본 실시형태에 제시된 구성, 방법 등은 본 실시형태에 제시된 다른 구성, 방법, 다른 실시형태에 제시되는 구성, 방법, 또는 실시예에 제시되는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는 반도체 장치의 일 형태에 대하여 도 24 내지 도 29를 사용하여 설명한다.
[기억 장치 1]
본 발명의 일 형태에 따른 반도체 장치(기억 장치)의 일례를 도 24에 나타내었다. 본 발명의 일 형태의 반도체 장치에서, 트랜지스터(200)는 트랜지스터(300)의 위쪽에 제공되고, 용량 소자(100)는 트랜지스터(300) 및 트랜지스터(200)의 위쪽에 제공되어 있다. 또한 트랜지스터(200)로서는 앞의 실시형태에서 설명한 트랜지스터(200)를 사용할 수 있다.
트랜지스터(200)는 산화물 반도체를 가지는 반도체층에 채널이 형성되는 트랜지스터이다. 트랜지스터(200)는 오프 전류가 작기 때문에, 이를 기억 장치에 사용함으로써 장기간에 걸쳐 기억 내용을 유지할 수 있다. 즉 리프레시 동작이 불필요하거나, 또는 리프레시 동작 빈도가 매우 낮기 때문에, 기억 장치의 소비 전력을 충분히 저감할 수 있다.
도 24에 나타낸 반도체 장치에서, 배선(1001)은 트랜지스터(300)의 소스에 전기적으로 접속되고, 배선(1002)은 트랜지스터(300)의 드레인에 전기적으로 접속되어 있다. 또한 배선(1003)은 트랜지스터(200)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 배선(1004)은 트랜지스터(200)의 제 1 게이트에 전기적으로 접속되고, 배선(1006)은 트랜지스터(200)의 제 2 게이트에 전기적으로 접속되어 있다. 그리고 트랜지스터(300)의 게이트, 및 트랜지스터(200)의 소스 및 드레인 중 다른 쪽은 용량 소자(100)의 한쪽 전극에 전기적으로 접속되고, 배선(1005)은 용량 소자(100)의 다른 쪽 전극에 전기적으로 접속되어 있다.
또한 도 24에 나타낸 기억 장치를 매트릭스상으로 배치함으로써 메모리 셀 어레이를 구성할 수 있다.
<트랜지스터(300)>
트랜지스터(300)는 기판(311) 위에 제공되고, 게이트로서 기능하는 도전체(316), 게이트 절연체로서 기능하는 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 및 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 가진다. 트랜지스터(300)는 p채널형 및 n채널형 중 어느 것이어도 좋다.
여기서 도 24에 나타낸 트랜지스터(300)에서는 채널이 형성되는 반도체 영역(313)(기판(311)의 일부)이 볼록 형상을 가진다. 또한 반도체 영역(313)의 측면 및 상면을, 절연체(315)를 개재하여 도전체(316)가 덮도록 제공되어 있다. 또한 도전체(316)에는 일함수를 조정하는 재료를 사용하여도 좋다. 이와 같은 트랜지스터(300)는 반도체 기판의 볼록부를 이용하기 때문에 FIN형 트랜지스터라고도 불린다. 또한 볼록부의 상부에 접하여, 볼록부를 형성하기 위한 마스크로서 기능하는 절연체를 가져도 좋다. 또한 여기서는 반도체 기판의 일부를 가공하여 볼록부를 형성하는 경우에 대하여 설명하였지만, SOI 기판을 가공하여 볼록 형상을 가지는 반도체막을 형성하여도 좋다.
또한 도 24에 나타낸 트랜지스터(300)는 일례이고, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
<용량 소자(100)>
용량 소자(100)는 트랜지스터(200)의 위쪽에 제공된다. 용량 소자(100)는 제 1 전극으로서 기능하는 도전체(110), 제 2 전극으로서 기능하는 도전체(120), 및 유전체로서 기능하는 절연체(130)를 가진다. 여기서 절연체(130)로서는 앞의 실시형태에서 제시한 절연체(286)로서 사용할 수 있는 절연체를 사용하는 것이 바람직하다.
또한 예를 들어 도전체(240) 위에 제공된 도전체(112)와 도전체(110)는 동시에 형성할 수 있다. 또한 도전체(112)는 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)와 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(112) 및 도전체(110)는 앞의 실시형태에서 제시한 도전체(246)에 상당한다.
도 24에서는 도전체(112) 및 도전체(110)를 단층 구조로 나타내었지만, 상기 구성에 한정되지 않고, 2층 이상의 적층 구조이어도 좋다. 예를 들어 배리어성을 가지는 도전체와 도전성이 높은 도전체 사이에 배리어성을 가지는 도전체 및 도전성이 높은 도전체에 대하여 밀착성이 높은 도전체를 형성하여도 좋다.
또한 절연체(130)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄, 산화 하프늄, 산화질화 하프늄, 질화산화 하프늄, 질화 하프늄 등을 사용하면 좋고, 적층 또는 단층으로 제공할 수 있다.
예를 들어 절연체(130)에는 산화질화 실리콘 등의 절연 내력이 큰 재료와 고유전율(high-k) 재료의 적층 구조를 사용하는 것이 바람직하다. 상기 구성에 의하여, 용량 소자(100)는 고유전율(high-k)의 절연체를 가짐으로써 충분한 용량을 확보할 수 있고, 절연 내력이 큰 절연체를 가짐으로써 절연 내력이 향상되어 용량 소자(100)의 정전 파괴를 억제할 수 있다.
또한 고유전율(high-k) 재료(비유전율이 높은 재료)의 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 또는 실리콘 및 하프늄을 포함한 질화물 등이 있다.
한편 절연 내력이 큰 재료(비유전율이 낮은 재료)로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다.
<배선층>
각 구조체 사이에는 층간막, 배선, 및 플러그 등이 제공된 배선층이 제공되어도 좋다. 또한 배선층은 설계에 따라 복수 층 제공할 수 있다. 여기서 플러그 또는 배선으로서의 기능을 가지는 도전체에는, 복수의 구조를 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 전기적으로 접속되는 플러그가 일체물이어도 좋다. 즉 도전체의 일부가 배선으로서 기능하는 경우, 그리고 도전체의 일부가 플러그로서 기능하는 경우도 있다.
예를 들어 트랜지스터(300) 위에는 층간막으로서 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는, 용량 소자(100) 또는 트랜지스터(200)와 전기적으로 접속되는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서 기능한다.
또한 층간막으로서 기능하는 절연체는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어 도 24에서는 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 플러그 또는 배선으로서 기능한다.
마찬가지로, 절연체(210), 절연체(212), 절연체(214), 및 절연체(216)에는 도전체(218), 및 트랜지스터(200)를 구성하는 도전체(도전체(205)) 등이 매립되어 있다. 또한 도전체(218)는 용량 소자(100) 또는 트랜지스터(300)와 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(120) 및 절연체(130) 위에는 절연체(150)가 제공되어 있다.
여기서 앞의 실시형태에서 제시한 절연체(241)와 마찬가지로, 플러그로서 기능하는 도전체(218)의 측면에 접하여 절연체(217)가 제공된다. 절연체(217)는 절연체(210), 절연체(212), 절연체(214), 및 절연체(216)에 형성된 개구의 내벽에 접하여 제공된다. 즉 절연체(217)는 도전체(218)와, 절연체(210), 절연체(212), 절연체(214), 및 절연체(216) 사이에 제공된다. 또한 도전체(205)는 도전체(218)와 병행하여 형성할 수 있기 때문에, 도전체(205)의 측면에 접하여 절연체(217)가 형성되는 경우도 있다.
절연체(217)로서는 예를 들어 질화 실리콘, 산화 알루미늄, 또는 질화산화 실리콘 등 절연체를 사용하면 좋다. 절연체(217)는 절연체(210), 절연체(212), 절연체(214), 및 절연체(222)에 접하여 제공되기 때문에, 절연체(210) 또는 절연체(216) 등으로부터 물 또는 수소 등의 불순물이 도전체(218)를 통하여 산화물(230)에 혼입되는 것을 억제할 수 있다. 특히 질화 실리콘은 수소에 대한 배리어성이 높기 때문에 바람직하다. 또한 절연체(210) 또는 절연체(216)에 포함되는 산소가 도전체(218)에 흡수되는 것을 방지할 수 있다.
절연체(217)는 절연체(241)와 같은 방법에 의하여 형성할 수 있다. 예를 들어 PEALD법을 사용하여 질화 실리콘을 성막하고, 이방성 에칭을 사용하여 도전체(356)에 도달하는 개구를 형성하면 좋다.
층간막으로서 사용할 수 있는 절연체로서는 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어 층간막으로서 기능하는 절연체에 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
예를 들어 절연체(150), 절연체(210), 절연체(352), 및 절연체(354) 등에는 비유전율이 낮은 절연체를 사용하는 것이 바람직하다. 예를 들어 상기 절연체에는 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등을 사용하는 것이 바람직하다. 또는 상기 절연체에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘과, 수지의 적층 구조를 사용하는 것이 바람직하다. 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에, 수지와 조합함으로써 열적으로 안정적이며 비유전율이 낮은 적층 구조로 할 수 있다. 수지로서는 예를 들어 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 또는 아크릴 등이 있다.
또한 산화물 반도체가 사용된 트랜지스터는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 따라서 절연체(214), 절연체(212), 및 절연체(350) 등으로서는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체를 사용하면 좋다.
수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층하여 사용하면 좋다. 구체적으로는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘, 또는 질화 실리콘 등을 사용할 수 있다.
배선, 플러그에 사용할 수 있는 도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 및 루테늄 등에서 선택된 금속 원소를 1종류 이상 포함하는 재료를 사용할 수 있다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
예를 들어 도전체(328), 도전체(330), 도전체(356), 도전체(218), 및 도전체(112) 등으로서는 상기 재료로 형성되는 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로 또는 적층하여 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써 배선 저항을 낮게 할 수 있다.
<산화물 반도체가 제공된 층의 배선 또는 플러그>
또한 트랜지스터(200)에 산화물 반도체를 사용하는 경우, 산화물 반도체 근방에 과잉 산소 영역을 가지는 절연체를 제공하는 경우가 있다. 이 경우 상기 과잉 산소 영역을 가지는 절연체와, 상기 과잉 산소 영역을 가지는 절연체에 제공하는 도전체 사이에 배리어성을 가지는 절연체를 제공하는 것이 바람직하다.
예를 들어 도 24에서는 과잉 산소를 포함하는 절연체(224) 및 절연체(280)와, 도전체(240) 사이에 절연체(241)를 제공하는 것이 좋다. 절연체(241)와, 절연체(222), 절연체(275), 절연체(282), 및 절연체(283)가 접하여 제공되면, 절연체(224) 및 트랜지스터(200)는 배리어성을 가지는 절연체로 밀봉되는 구조를 가질 수 있다.
즉 절연체(241)를 제공함으로써, 절연체(224) 및 절연체(280)에 포함되는 과잉 산소가 도전체(240)에 흡수되는 것을 억제할 수 있다. 또한 절연체(241)를 가짐으로써, 불순물인 수소가 도전체(240)를 통하여 트랜지스터(200)로 확산되는 것을 억제할 수 있다.
또한 절연체(241)로서는 물 또는 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연성 재료를 사용하는 것이 좋다. 예를 들어 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 특히 질화 실리콘은 수소에 대한 배리어성이 높기 때문에 바람직하다. 또한 이 외에도, 예를 들어 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물 등을 사용할 수 있다.
또한 앞의 실시형태에서 제시한 바와 같이, 트랜지스터(200)는 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)로 밀봉되는 구성으로 하여도 좋다. 이와 같은 구성으로 함으로써, 절연체(274), 절연체(150) 등에 포함되는 수소가 절연체(280) 등에 혼입되는 것을 저감할 수 있다.
여기서, 절연체(283) 및 절연체(282)에는 도전체(240)가 관통되고 절연체(214) 및 절연체(212)에는 도전체(218)가 관통되어 있는데, 상술한 바와 같이 절연체(241)가 도전체(240)에 접하여 제공되고 절연체(217)가 도전체(218)에 접하여 제공되어 있다. 이에 의하여, 도전체(240) 및 도전체(218)를 통하여 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)의 내측에 혼입되는 수소를 저감할 수 있다. 이와 같이 함으로써, 절연체(212), 절연체(214), 절연체(282), 절연체(283), 절연체(241), 및 절연체(217)로 트랜지스터(200)를 밀봉하고, 절연체(274) 등에 포함되는 수소 등의 불순물이 외측으로부터 혼입하는 것을 저감할 수 있다.
<다이싱라인>
이하에서는 대면적 기판을 반도체 소자마다 분단함으로써, 복수의 반도체 장치를 칩 형상으로 얻는 경우에 제공되는 다이싱라인(스크라이브 라인, 분단 라인, 또는 절단 라인이라고 부르는 경우가 있음)에 대하여 설명한다. 분단 방법으로서는 예를 들어 우선 기판에 반도체 소자를 분단하기 위한 홈(다이싱라인)을 형성한 후, 다이싱라인에서 절단하여 복수의 반도체 장치로 분단(분할)하는 경우가 있다.
여기서 예를 들어 도 24에 나타낸 바와 같이, 절연체(283)와 절연체(212)가 접한 영역이 다이싱라인과 중첩되도록 설계하는 것이 바람직하다. 즉 복수의 트랜지스터(200)를 가지는 메모리 셀의 가장자리에 제공되는 다이싱라인이 되는 영역 근방에 있어서 절연체(282), 절연체(280), 절연체(275), 절연체(224), 절연체(222), 절연체(216), 및 절연체(214)에 개구를 제공한다.
즉 절연체(282), 절연체(280), 절연체(275), 절연체(224), 절연체(222), 절연체(216), 및 절연체(214)에 제공된 개구에서 절연체(212)와 절연체(283)가 접한다. 예를 들어 이때 절연체(212)와 절연체(283)를 동일한 재료 및 동일한 방법을 사용하여 형성하여도 좋다. 절연체(212) 및 절연체(283)를 동일한 재료 및 동일한 방법으로 제공함으로써 밀착성을 높일 수 있다. 예를 들어 질화 실리콘을 사용하는 것이 바람직하다.
상기 구조에 의하여 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)로 트랜지스터(200)를 둘러쌀 수 있다. 절연체(212), 절연체(214), 절연체(282), 및 절연체(283) 중 적어도 하나는 산소, 수소, 및 물의 확산을 억제하는 기능을 가지기 때문에, 본 실시형태에 나타내는 반도체 소자가 형성된 회로 영역마다 기판을 분단함으로써, 복수의 칩으로 가공하여도 분단된 기판의 측면 방향으로부터 수소 또는 물 등의 불순물이 혼입되어 트랜지스터(200)로 확산되는 것을 방지할 수 있다.
또한 상기 구조에 의하여, 절연체(280) 및 절연체(224)의 과잉 산소가 외부로 확산되는 것을 방지할 수 있다. 따라서 절연체(280) 및 절연체(224)의 과잉 산소는 트랜지스터(200)에서의 채널이 형성되는 산화물에 효율적으로 공급된다. 상기 산소에 의하여, 트랜지스터(200)에서의 채널이 형성되는 산화물의 산소 결손을 저감할 수 있다. 이로써 트랜지스터(200)에서의 채널이 형성되는 산화물을 결함 준위 밀도가 낮고 안정적인 특성을 가지는 산화물 반도체로 할 수 있다. 즉 트랜지스터(200)의 전기 특성의 변동을 억제하면서 신뢰성을 향상시킬 수 있다.
또한 도 24에 나타낸 기억 장치에서는 용량 소자(100)의 형상을 플레이너형으로 하였지만 본 실시형태에서 제시한 기억 장치는 이에 한정되는 것이 아니다. 예를 들어 도 25에 나타낸 바와 같이, 용량 소자(100)의 형상을 실린더형으로 하여도 좋다. 또한 도 25에 나타낸 기억 장치는 절연체(150)보다 아래의 구성은 도 24에 나타낸 반도체 장치와 마찬가지이다.
도 25에 나타낸 용량 소자(100)는 절연체(130) 위의 절연체(150)와, 절연체(150) 위의 절연체(142)와, 절연체(150) 및 절연체(142)에 형성된 개구 내에 배치된 도전체(115)와, 도전체(115) 및 절연체(142) 위의 절연체(145)와, 절연체(145) 위의 도전체(125)와, 도전체(125) 및 절연체(145) 위의 절연체(152)를 가진다. 여기서 절연체(150) 및 절연체(142)에 형성된 개구 내에 도전체(115), 절연체(145), 및 도전체(125)의 적어도 일부가 배치된다. 또한 절연체(152) 위에 절연체(154)가 배치되고, 절연체(154) 위에 도전체(153)와 절연체(156)가 배치된다. 여기서 도전체(140)는 절연체(130), 절연체(150), 절연체(142), 절연체(145), 절연체(152), 및 절연체(154)에 형성된 개구 내에 제공되어 있다.
도전체(115)는 용량 소자(100)의 하부 전극으로서 기능하고, 도전체(125)는 용량 소자(100)의 상부 전극으로서 기능하고, 절연체(145)는 용량 소자(100)의 유전체로서 기능한다. 용량 소자(100)는 절연체(150) 및 절연체(142)의 개구에서, 밑면뿐만 아니라 측면에서도 상부 전극과 하부 전극이 유전체를 사이에 두고 대향하는 구성을 가지기 때문에, 단위 면적당 정전 용량을 크게 할 수 있다. 따라서 상기 개구의 깊이를 깊게 할수록, 용량 소자(100)의 정전 용량을 크게 할 수 있다. 이와 같이 용량 소자(100)의 단위 면적당 정전 용량을 크게 함으로써, 반도체 장치의 미세화 또는 고집적화를 추진할 수 있다.
절연체(152)로서는 절연체(280)로서 사용할 수 있는 절연체를 사용하면 좋다. 또한 절연체(142)는 절연체(150)의 개구를 형성할 때의 에칭 스토퍼로서 기능하는 것이 바람직하고, 절연체(214)로서 사용할 수 있는 절연체를 사용하면 좋다.
절연체(150) 및 절연체(142)에 형성된 개구를 상면에서 본 형상은 사각형이어도 좋고, 사각형 이외의 다각형이어도 좋고, 다각형의 모서리 부분을 만곡시킨 형상이어도 좋고, 타원을 포함하는 원형이어도 좋다. 여기서 상면에서 보았을 때, 상기 개구와 트랜지스터(200)가 중첩되는 면적이 큰 것이 바람직하다. 이와 같은 구성으로 함으로써, 용량 소자(100)와 트랜지스터(200)를 가지는 반도체 장치의 점유 면적을 축소시킬 수 있다.
도전체(115)는 절연체(142) 및 절연체(150)에 형성된 개구에 접하여 배치된다. 도전체(115)의 상면은 절연체(142)의 상면과 실질적으로 일치하는 것이 바람직하다. 또한 도전체(115)의 하면은 절연체(130)의 개구를 통하여 도전체(110)에 접한다. 도전체(115)는 ALD법 또는 CVD법 등을 사용하여 성막하는 것이 바람직하고, 예를 들어 도전체(205)로서 사용할 수 있는 도전체를 사용하면 좋다.
절연체(145)는 도전체(115) 및 절연체(142)를 덮도록 배치된다. 예를 들어 ALD법 또는 CVD법 등을 사용하여 절연체(145)를 성막하는 것이 바람직하다. 절연체(145)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 지르코늄, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄, 산화 하프늄, 산화질화 하프늄, 질화산화 하프늄, 질화 하프늄 등을 사용하면 좋고, 적층 또는 단층으로 제공할 수 있다. 예를 들어 절연체(145)로서는 산화 지르코늄, 산화 알루미늄, 산화 지르코늄이 이 순서대로 적층된 절연막을 사용할 수 있다.
또한 절연체(145)에는 산화질화 실리콘 등의 절연 내력이 큰 재료 또는 고유전율(high-k) 재료를 사용하는 것이 바람직하다. 또는 절연 내력이 큰 재료와 고유전율(high-k) 재료의 적층 구조를 사용하여도 좋다.
또한 고유전율(high-k) 재료(비유전율이 높은 재료)의 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 질화물 등이 있다. 이와 같은 high-k 재료를 사용함으로써, 절연체(145)를 두껍게 하여도 용량 소자(100)의 정전 용량을 충분히 확보할 수 있다. 절연체(145)를 두껍게 함으로써, 도전체(115)와 도전체(125) 사이에 발생하는 누설 전류를 억제할 수 있다.
한편 절연 내력이 큰 재료로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다. 예를 들어 ALD법에 의하여 성막한 질화 실리콘(SiNx), PEALD법에 의하여 성막한 산화 실리콘(SiOx), ALD법에 의하여 성막한 질화 실리콘(SiNx)이 이 순서대로 적층된 절연막을 사용할 수 있다. 이와 같은 절연 내력이 큰 절연체를 사용함으로써, 절연 내력을 향상시키고 용량 소자(100)의 정전 파괴를 억제할 수 있다.
도전체(125)는 절연체(142) 및 절연체(150)에 형성된 개구를 매립하도록 배치된다. 또한 도전체(125)는 도전체(140) 및 도전체(153)를 통하여 배선(1005)에 전기적으로 접속되어 있다. 도전체(125)는 ALD법 또는 CVD법 등을 사용하여 성막하는 것이 바람직하고, 예를 들어 도전체(205)로서 사용할 수 있는 도전체를 사용하면 좋다.
또한 도전체(153)는 절연체(154) 위에 제공되고, 절연체(156)로 덮여 있다. 도전체(153)로서는 도전체(112)로서 사용할 수 있는 도전체를 사용하면 좋고, 절연체(156)로서는 절연체(152)로서 사용할 수 있는 절연체를 사용하면 좋다. 여기서 도전체(153)는 도전체(140)의 상면에 접하고, 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)의 단자로서 기능한다.
[기억 장치 2]
본 발명의 일 형태에 따른 반도체 장치(기억 장치)의 일례를 도 26에 나타내었다.
<메모리 디바이스의 구성예>
도 26은 메모리 디바이스(290)를 가지는 반도체 장치의 단면도이다. 도 26에 나타낸 메모리 디바이스(290)는 도 1의 (A) 내지 (D)에 나타낸 트랜지스터(200)에 더하여 용량 디바이스(292)를 가진다. 도 26은 트랜지스터(200)의 채널 길이 방향의 단면도에 상당한다.
용량 디바이스(292)는 도전체(242b)와, 도전체(242b) 위에 제공된 절연체(271b) 및 절연체(273b)와, 도전체(242b)의 측면에 접하여 제공된 절연체(272b)와, 절연체(273b) 및 절연체(272b)를 덮어 제공된 절연체(275)와, 절연체(275) 위의 도전체(294)를 가진다. 즉 용량 디바이스(292)는 MIM(Metal-Insulator-Metal) 용량 소자를 구성한다. 또한 용량 디바이스(292)가 가지는 한 쌍의 전극 중 한쪽, 즉 도전체(242b)는 트랜지스터의 소스 전극을 겸할 수 있다. 또한 용량 디바이스(292)가 가지는 유전체층은 트랜지스터에 제공되는 보호층, 즉 절연체(271), 절연체(272), 및 절연체(275)를 겸할 수 있다. 따라서 용량 디바이스(292)의 제작 공정에 있어서, 트랜지스터의 제작 공정의 일부를 겸용할 수 있기 때문에 생산성이 높은 반도체 장치로 할 수 있다. 또한 용량 디바이스(292)가 가지는 한 쌍의 전극 중 한쪽, 즉 도전체(242b)는 트랜지스터의 소스 전극을 겸하기 때문에, 트랜지스터와 용량 디바이스가 배치되는 면적을 축소시킬 수 있다.
또한 도전체(294)로서는 예를 들어 도전체(242)에 사용할 수 있는 재료를 사용하는 것이 좋다.
<메모리 디바이스의 변형예>
이하에서는 도 27의 (A), (B), 도 28, 및 도 29를 사용하여 앞의 <메모리 디바이스의 구성예>에서 설명한 것과 다른, 본 발명의 일 형태에 따른 트랜지스터(200) 및 용량 디바이스(292)를 가지는 반도체 장치의 일례에 대하여 설명한다. 또한 도 27의 (A), (B), 도 28, 및 도 29에 나타낸 반도체 장치에 있어서, 앞의 실시형태 및 <메모리 디바이스의 구성예>에서 설명한 반도체 장치(도 26 참조)를 구성하는 구조와 같은 기능을 가지는 구조에는 같은 부호를 부기하였다. 또한 본 항목에서, 트랜지스터(200) 및 용량 디바이스(292)의 구성 재료로서는 앞의 실시형태 및 <메모리 디바이스의 구성예>에서 자세히 설명한 재료를 사용할 수 있다.
<<메모리 디바이스의 변형예 1>>
이하에서는 본 발명의 일 형태에 따른 트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)를 가지는 반도체 장치(600)의 일례에 대하여 도 27의 (A)를 사용하여 설명한다.
도 27의 (A)는 트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)를 가지는 반도체 장치(600)의 채널 길이 방향의 단면도이다. 여기서 용량 디바이스(292a)는 도전체(242a)와, 도전체(242a) 위에 제공된 절연체(271a)와, 도전체(242a)의 측면에 접하여 제공된 절연체(272a)와, 절연체(271a) 및 절연체(272a)를 덮어 제공된 도전체(294a)를 가진다. 또한 용량 디바이스(292b)는 도전체(242b)와, 도전체(242b) 위에 제공된 절연체(271b)와, 도전체(242b)의 측면에 접하여 제공된 절연체(272b)와, 절연체(271b) 및 절연체(272b)를 덮어 제공된 도전체(294b)를 가진다.
반도체 장치(600)는 도 27의 (A)에 나타낸 바와 같이, A3-A4의 일점쇄선을 대칭축으로 한 선대칭의 구성을 가진다. 트랜지스터(200a)의 소스 전극 및 드레인 전극 중 한쪽과, 트랜지스터(200b)의 소스 전극 및 드레인 전극 중 한쪽을 도전체(242c)가 겸하는 구성이다. 또한 도전체(242c) 위에는 절연체(271c)가 제공되고, 절연체(271c) 위에 절연체(273c)가 제공된다. 또한 배선으로서 기능하는 도전체(246)와, 트랜지스터(200a) 및 트랜지스터(200b)의 접속도 플러그로서 기능하는 도전체(240)가 겸하는 구성이다. 이와 같이, 2개의 트랜지스터와, 2개의 용량 디바이스와, 배선과 플러그의 접속을 상술한 구성으로 함으로써, 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다.
트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)의 각각의 구성 및 효과에 대해서는 도 1의 (A) 내지 (D) 및 도 26에 나타낸 반도체 장치의 구성예를 참조할 수 있다.
<<메모리 디바이스의 변형예 2>>
앞에서는 반도체 장치의 구성예로서 트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)를 들었지만 본 실시형태에서 제시한 반도체 장치는 이에 한정되는 것이 아니다. 예를 들어 도 27의 (B)에 나타낸 바와 같이 반도체 장치(600)와, 반도체 장치(600)와 같은 구성을 가지는 반도체 장치가 용량부를 통하여 접속되어 있는 구성으로 하여도 좋다. 본 명세서에서는 트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)를 가지는 반도체 장치를 셀이라고 부른다. 트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)의 구성에 대해서는 상술한 트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)에 관련된 기재를 참조할 수 있다.
도 27의 (B)는 트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)를 가지는 반도체 장치(600)와, 반도체 장치(600)와 같은 구성을 가지는 셀이 용량부를 통하여 접속되어 있는 단면도이다.
도 27의 (B)에 나타낸 바와 같이, 반도체 장치(600)가 가지는 용량 디바이스(292b)의 한쪽 전극으로서 기능하는 도전체(294b)는 반도체 장치(600)와 같은 구성을 가지는 반도체 장치(601)가 가지는 용량 디바이스의 한쪽 전극을 겸하는 구성을 가진다. 또한 도시하지 않았지만, 반도체 장치(600)가 가지는 용량 디바이스(292a)의 한쪽 전극으로서 기능하는 도전체(294a)가 반도체 장치(600)의 왼쪽, 즉 도 27의 (B)에 있어서 A1 방향으로 인접한 반도체 장치의 용량 디바이스의 한쪽 전극을 겸한다. 또한 반도체 장치(601)의 오른쪽, 즉 도 27의 (B)에 있어서 A2 방향의 셀도 같은 구성이다. 즉 셀 어레이(메모리 디바이스층이라고도 함)를 구성할 수 있다. 이와 같은 셀 어레이의 구성으로 함으로써, 인접한 셀의 간격을 작게 할 수 있기 때문에, 셀 어레이의 투영 면적을 작게 할 수 있어 고집적화가 가능해진다. 또한 도 27의 (B)에 나타낸 셀 어레이를 매트릭스상으로 배치함으로써, 매트릭스상의 셀 어레이를 구성할 수 있다.
상술한 바와 같이, 본 실시형태에 제시된 구성으로 트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)를 형성함으로써, 셀의 면적을 축소시키고, 셀 어레이를 가지는 반도체 장치를 미세화 또는 고집적화할 수 있다.
또한 상기 셀 어레이를 평면뿐만 아니라 적층하는 구성으로 하여도 좋다. 도 28에 셀 어레이(610)를 n층 적층하는 구성의 단면도를 나타내었다. 도 28에 나타낸 바와 같이, 복수의 셀 어레이(셀 어레이(610_1) 내지 셀 어레이(610_n))를 적층함으로써 셀 어레이의 점유 면적을 증가시키지 않고 셀을 집적하여 배치할 수 있다. 즉 3D 셀 어레이를 구성할 수 있다.
<메모리 디바이스의 변형예 3>
도 29는 메모리 유닛(470)이 트랜지스터(200T)를 가지는 트랜지스터층(413)과, 4층의 메모리 디바이스층(415)(메모리 디바이스층(415_1) 내지 메모리 디바이스층(415_4))을 가지는 예를 나타낸 것이다.
메모리 디바이스층(415_1) 내지 메모리 디바이스층(415_4)은 각각 복수의 메모리 디바이스(420)를 가진다.
메모리 디바이스(420)는 도전체(424) 및 도전체(205)를 통하여 상이한 메모리 디바이스층(415)이 가지는 메모리 디바이스(420), 및 트랜지스터층(413)이 가지는 트랜지스터(200T)와 전기적으로 접속된다.
메모리 유닛(470)은 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)에 의하여 밀봉된다(이하에서는 편의상 밀봉 구조라고 부름). 절연체(283)의 주위에는 절연체(274)가 제공된다. 또한 절연체(274), 절연체(283), 및 절연체(212)에는 도전체(440)가 제공되고, 이는 소자층(411)에 전기적으로 접속된다.
또한 밀봉 구조의 내부에는 절연체(280)가 제공된다. 절연체(280)는 가열에 의하여 산소를 방출하는 기능을 가진다. 또는 절연체(280)는 과잉 산소 영역을 가진다.
또한 절연체(212) 및 절연체(283)는 수소에 대한 배리어성이 높은 기능을 가지는 재료인 것이 적합하다. 또한 절연체(214) 및 절연체(282)는 수소를 포획 또는 고착하는 기능을 가지는 재료인 것이 적합하다.
예를 들어 상기 수소에 대한 배리어성이 높은 기능을 가지는 재료로서는 질화 실리콘 또는 질화산화 실리콘 등을 들 수 있다. 또한 상기 수소를 포획 또는 고착하는 기능을 가지는 재료로서는 산화 알루미늄, 산화 하프늄, 그리고 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 들 수 있다.
또한 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)에 사용하는 재료의 결정 구조에 대하여 특별히 한정은 없지만, 비정질 또는 결정성을 가지는 구조로 하면 좋다. 예를 들어 수소를 포획 또는 고착하는 기능을 가지는 재료로서, 비정질의 산화 알루미늄막을 사용하는 것이 적합하다. 비정질의 산화 알루미늄은 결정성이 높은 산화 알루미늄보다 수소를 포획 및 고착하는 양이 많은 경우가 있다.
또한 트랜지스터층(413)과 메모리 디바이스층(415) 사이, 또는 각 메모리 디바이스층(415) 사이에도 절연체(282) 및 절연체(214)가 제공되는 것이 바람직하다. 또한 절연체(282)와 절연체(214) 사이에 절연체(296)가 제공되는 것이 바람직하다. 절연체(296)에는 절연체(283)와 같은 재료를 사용할 수 있다. 또는 산화 실리콘, 산화질화 실리콘을 사용할 수 있다. 또는 공지의 절연성 재료를 사용하여도 좋다.
여기서 절연체(280)와 접하는 산화물 반도체 내에서의 수소 확산에 대한 절연체(280) 내의 과잉 산소의 모델로서, 아래와 같은 것을 생각할 수 있다.
산화물 반도체 내에 존재하는 수소는 산화물 반도체에 접하는 절연체(280)를 통하여 다른 구조체로 확산된다. 상기 수소 확산에 의하여, 절연체(280) 내의 과잉 산소가 산화물 반도체 내의 수소와 반응하여 OH 결합을 이루고 절연체(280) 내에서 확산된다. OH 결합을 가지는 수소 원자는 수소를 포획 또는 고착하는 기능을 가지는 재료(대표적으로는 절연체(282))에 도달하였을 때에 절연체(282) 내의 원자(예를 들어 금속 원자 등)와 결합된 산소 원자와 반응하고, 절연체(282) 내에 포획 또는 고착된다. 한편, OH 결합을 가진 과잉 산소의 산소 원자는 과잉 산소로서 절연체(280) 내에 잔존하는 것으로 추측된다. 즉 상기 수소 확산에 있어서, 절연체(280) 내의 과잉 산소가 중개적 역할을 할 개연성이 높다.
상기 모델을 만족시키기 위해서는 반도체 장치의 제작 프로세스가 중요한 요소 중 하나이다.
일례로서, 산화물 반도체에, 과잉 산소를 가지는 절연체(280)를 형성하고, 그 후 절연체(282)를 형성한다. 그 후에 가열 처리를 수행하는 것이 바람직하다. 상기 가열 처리는 구체적으로는 산소를 포함하는 분위기, 질소를 포함하는 분위기, 또는 산소와 질소의 혼합 분위기에서 350℃ 이상, 바람직하게는 400℃ 이상의 온도에서 수행한다. 가열 처리의 시간은 1시간 이상, 바람직하게는 4시간 이상, 더 바람직하게는 8시간 이상으로 한다.
상기 가열 처리에 의하여 산화물 반도체 내의 수소가 절연체(280) 및 절연체(282)를 통하여 외부로 확산될 수 있다. 즉 산화물 반도체 및 상기 산화물 반도체 근방에 존재하는 수소의 절대량을 저감할 수 있다.
상기 가열 처리를 수행한 후, 절연체(283)를 형성한다. 절연체(283)는 수소에 대한 배리어성이 높은 기능을 가지는 재료이기 때문에, 외부로 확산시킨 수소 또는 외부에 존재하는 수소가 내부, 구체적으로는 산화물 반도체 또는 절연체(280) 측에 들어가는 것을 억제할 수 있다.
또한 상기 가열 처리에 대해서는 절연체(282)를 형성한 후에 수행하는 예를 나타내었지만, 이에 한정되지 않는다. 예를 들어 트랜지스터층(413)을 형성한 후, 또는 메모리 디바이스층(415_1) 내지 메모리 디바이스층(415_3)을 형성한 후에 각각 상기 가열 처리를 수행하여도 좋다. 또한 상기 가열 처리에 의하여 수소를 외부로 확산시킬 때 트랜지스터층(413)의 위쪽 또는 가로 방향으로 수소가 확산된다. 마찬가지로, 메모리 디바이스층(415_1) 내지 메모리 디바이스층(415_3)을 형성한 후에 가열 처리를 수행하는 경우에는 수소는 위쪽 또는 가로 방향으로 확산된다.
또한 상기 제작 프로세스로 함으로써, 절연체(212)와 절연체(283)가 접착되어 상술한 밀봉 구조가 형성된다.
이상과 같이, 상기 구조 및 상기 제작 프로세스로 함으로써 수소 농도가 저감된 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 전기 특성이 양호한 반도체 장치를 제공할 수 있다.
본 실시형태에 제시된 구성, 방법 등은 본 실시형태에 제시된 다른 구성, 방법, 다른 실시형태에 제시되는 구성, 방법, 또는 실시예에 제시되는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 도 30의 (A), (B), 및 도 31의 (A) 내지 (H)를 사용하여 본 발명의 일 형태에 따른 산화물을 반도체에 사용한 트랜지스터(이하 OS 트랜지스터라고 부르는 경우가 있음) 및 용량 소자가 적용된 기억 장치(이하 OS 메모리 장치라고 부르는 경우가 있음)에 대하여 설명한다. OS 메모리 장치는 적어도 용량 소자와, 용량 소자의 충방전을 제어하는 OS 트랜지스터를 가지는 기억 장치이다. OS 트랜지스터의 오프 전류는 매우 작기 때문에, OS 메모리 장치는 유지 특성이 우수하고 비휘발성 메모리로서 기능할 수 있다.
<기억 장치의 구성예>
도 30의 (A)에 OS 메모리 장치의 구성의 일례를 나타내었다. 기억 장치(1400)는 주변 회로(1411) 및 메모리 셀 어레이(1470)를 가진다. 주변 회로(1411)는 행 회로(1420), 열 회로(1430), 출력 회로(1440), 및 컨트롤 로직 회로(1460)를 가진다.
열 회로(1430)는 예를 들어 열 디코더, 프리차지 회로, 감지 증폭기, 기록 회로 등을 가진다. 프리차지 회로는 배선을 프리차지하는 기능을 가진다. 감지 증폭기는 메모리 셀로부터 판독된 데이터 신호를 증폭하는 기능을 가진다. 또한 상기 배선은 메모리 셀 어레이(1470)가 가지는 메모리 셀에 접속되는 배선이고, 자세한 내용은 후술한다. 증폭된 데이터 신호는 출력 회로(1440)를 통하여 데이터 신호(RDATA)로서 기억 장치(1400)의 외부에 출력된다. 또한 행 회로(1420)는 예를 들어 행 디코더, 워드선 드라이버 회로 등을 가지고, 액세스하는 행을 선택할 수 있다.
기억 장치(1400)에는 외부로부터 전원 전압으로서 저전원 전압(VSS), 주변 회로(1411)용 고전원 전압(VDD), 메모리 셀 어레이(1470)용 고전원 전압(VIL)이 공급된다. 또한 기억 장치(1400)에는 제어 신호(CE, WE, RE), 어드레스 신호(ADDR), 데이터 신호(WDATA)가 외부로부터 입력된다. 어드레스 신호(ADDR)는 행 디코더 및 열 디코더에 입력되고, 데이터 신호(WDATA)는 기록 회로에 입력된다.
컨트롤 로직 회로(1460)는 외부로부터 입력되는 제어 신호(CE, WE, RE)를 처리하고, 행 디코더, 열 디코더의 제어 신호를 생성한다. 제어 신호(CE)는 칩 인에이블 신호이고, 제어 신호(WE)는 기록 인에이블 신호이고, 제어 신호(RE)는 판독 인에이블 신호이다. 컨트롤 로직 회로(1460)가 처리하는 신호는 이들에 한정되지 않고, 필요에 따라 다른 제어 신호를 입력하면 좋다.
메모리 셀 어레이(1470)는 매트릭스상으로 배치된 복수의 메모리 셀(MC)과 복수의 배선을 가진다. 또한 메모리 셀 어레이(1470)와 행 회로(1420)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1열에 포함되는 메모리 셀(MC)의 개수 등에 따라 결정된다. 또한 메모리 셀 어레이(1470)와 열 회로(1430)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1행에 포함되는 메모리 셀(MC)의 개수 등에 따라 결정된다.
또한 도 30의 (A)에서는 주변 회로(1411)와 메모리 셀 어레이(1470)를 동일한 평면 상에 형성하는 예를 나타내었지만 본 실시형태는 이에 한정되는 것이 아니다. 예를 들어 도 30의 (B)에 나타낸 바와 같이, 주변 회로(1411)의 일부 위에 중첩되도록 메모리 셀 어레이(1470)가 제공되어도 좋다. 예를 들어 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하여도 좋다.
도 31의 (A) 내지 (H)는 상술한 메모리 셀(MC)에 적용할 수 있는 메모리 셀의 구성예를 설명하기 위한 것이다.
[DOSRAM]
도 31의 (A) 내지 (C)에 DRAM의 메모리 셀의 회로 구성예를 나타내었다. 본 명세서 등에서는, 1OS 트랜지스터 1용량 소자형 메모리 셀을 사용한 DRAM을 DOSRAM(등록 상표, Dynamic Oxide Semiconductor Random Access Memory)이라고 부르는 경우가 있다. 도 31의 (A)에 나타낸 메모리 셀(1471)은 트랜지스터(M1)와 용량 소자(CA)를 가진다. 또한 트랜지스터(M1)는 게이트(톱 게이트라고 부르는 경우가 있음) 및 백 게이트를 가진다.
트랜지스터(M1)의 제 1 단자는 용량 소자(CA)의 제 1 단자와 접속되고, 트랜지스터(M1)의 제 2 단자는 배선(BIL)과 접속되고, 트랜지스터(M1)의 게이트는 배선(WOL)과 접속되고, 트랜지스터(M1)의 백 게이트는 배선(BGL)과 접속되어 있다. 용량 소자(CA)의 제 2 단자는 배선(CAL)과 접속되어 있다.
배선(BIL)은 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(CAL)은 용량 소자(CA)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시 및 판독 시, 배선(CAL)에는 저레벨 전위를 인가하는 것이 바람직하다. 배선(BGL)은 트랜지스터(M1)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써, 트랜지스터(M1)의 문턱 전압을 증감시킬 수 있다.
여기서 도 31의 (A)에 나타낸 메모리 셀(1471)은 도 26에 나타낸 기억 장치에 대응한다. 즉 트랜지스터(M1)는 트랜지스터(200)에 대응하고, 용량 소자(CA)는 용량 디바이스(292)에 대응한다.
또한 메모리 셀(MC)은 메모리 셀(1471)에 한정되지 않고, 회로 구성을 변경할 수 있다. 예를 들어 메모리 셀(MC)은 도 31의 (B)에 나타낸 메모리 셀(1472)과 같이, 트랜지스터(M1)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)과 접속되는 구성으로 하여도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 31의 (C)에 나타낸 메모리 셀(1473)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 가지지 않는 트랜지스터(M1)로 구성된 메모리 셀이어도 좋다.
앞의 실시형태에서 제시한 반도체 장치를 메모리 셀(1471) 등에 사용하는 경우, 트랜지스터(M1)로서 트랜지스터(200)를 사용하고, 용량 소자(CA)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M1)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M1)의 누설 전류를 매우 작게 할 수 있다. 즉 기록한 데이터가 트랜지스터(M1)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시 빈도를 줄일 수 있다. 또한 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 누설 전류가 매우 작기 때문에, 메모리 셀(1471), 메모리 셀(1472), 메모리 셀(1473)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다.
또한 DOSRAM에서, 상술한 바와 같이 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하면, 비트선을 짧게 할 수 있다. 이로써 비트선 용량이 작아지고 메모리 셀의 유지 용량을 저감할 수 있다.
[NOSRAM]
도 31의 (D) 내지 (G)에 2트랜지스터 1용량 소자의 게인 셀형 메모리 셀의 회로 구성예를 나타내었다. 도 31의 (D)에 나타낸 메모리 셀(1474)은 트랜지스터(M2)와 트랜지스터(M3)와 용량 소자(CB)를 가진다. 또한 트랜지스터(M2)는 톱 게이트(단순히 게이트라고 부르는 경우가 있음) 및 백 게이트를 가진다. 본 명세서 등에서는, 트랜지스터(M2)로서 OS 트랜지스터를 사용한 게인 셀형 메모리 셀을 가지는 기억 장치를 NOSRAM(Nonvolatile Oxide Semiconductor RAM)이라고 부르는 경우가 있다.
트랜지스터(M2)의 제 1 단자는 용량 소자(CB)의 제 1 단자와 접속되고, 트랜지스터(M2)의 제 2 단자는 배선(WBL)과 접속되고, 트랜지스터(M2)의 게이트는 배선(WOL)과 접속되고, 트랜지스터(M2)의 백 게이트는 배선(BGL)과 접속되어 있다. 용량 소자(CB)의 제 2 단자는 배선(CAL)과 접속되어 있다. 트랜지스터(M3)의 제 1 단자는 배선(RBL)과 접속되고, 트랜지스터(M3)의 제 2 단자는 배선(SL)과 접속되고, 트랜지스터(M3)의 게이트는 용량 소자(CB)의 제 1 단자와 접속되어 있다.
배선(WBL)은 기록 비트선으로서 기능하고, 배선(RBL)은 판독 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(CAL)은 용량 소자(CB)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시, 데이터 유지 중, 데이터의 판독 시에 있어서, 배선(CAL)에는 저레벨 전위를 인가하는 것이 바람직하다. 배선(BGL)은 트랜지스터(M2)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써, 트랜지스터(M2)의 문턱 전압을 증감시킬 수 있다.
여기서 도 31의 (D)에 나타낸 메모리 셀(1474)은 도 24에 나타낸 기억 장치에 대응한다. 즉 트랜지스터(M2)는 트랜지스터(200)에 대응하고, 용량 소자(CB)는 용량 소자(100)에 대응하고, 트랜지스터(M3)는 트랜지스터(300)에 대응하고, 배선(WBL)은 배선(1003)에 대응하고, 배선(WOL)은 배선(1004)에 대응하고, 배선(BGL)은 배선(1006)에 대응하고, 배선(CAL)은 배선(1005)에 대응하고, 배선(RBL)은 배선(1002)에 대응하고, 배선(SL)은 배선(1001)에 대응한다.
또한 메모리 셀(MC)은 메모리 셀(1474)에 한정되지 않고, 회로 구성을 적절히 변경할 수 있다. 예를 들어 메모리 셀(MC)은 도 31의 (E)에 나타낸 메모리 셀(1475)과 같이, 트랜지스터(M2)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)과 접속되는 구성으로 하여도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 31의 (F)에 나타낸 메모리 셀(1476)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 가지지 않는 트랜지스터(M2)로 구성된 메모리 셀이어도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 31의 (G)에 나타낸 메모리 셀(1477)과 같이, 배선(WBL)과 배선(RBL)을 하나의 배선(BIL)으로 합친 구성이어도 좋다.
앞의 실시형태에서 제시한 반도체 장치를 메모리 셀(1474) 등에 사용하는 경우, 트랜지스터(M2)로서 트랜지스터(200)를 사용하고, 트랜지스터(M3)로서 트랜지스터(300)를 사용하고, 용량 소자(CB)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M2)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M2)의 누설 전류를 매우 작게 할 수 있다. 이에 의하여, 기록한 데이터가 트랜지스터(M2)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시 빈도를 줄일 수 있다. 또한 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 누설 전류가 매우 작기 때문에, 메모리 셀(1474)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다. 메모리 셀(1475) 내지 메모리 셀(1477)에 대해서도 마찬가지이다.
또한 트랜지스터(M3)는 채널 형성 영역에 실리콘을 포함하는 트랜지스터(이하 Si 트랜지스터라고 부르는 경우가 있음)이어도 좋다. Si 트랜지스터의 도전형은 n채널형이어도 좋고, p채널형이어도 좋다. Si 트랜지스터는 OS 트랜지스터보다 전계 효과 이동도가 높은 경우가 있다. 따라서 판독 트랜지스터로서 기능하는 트랜지스터(M3)로서 Si 트랜지스터를 사용하여도 좋다. 또한 트랜지스터(M3)로서 Si 트랜지스터를 사용함으로써, 트랜지스터(M3) 위에 적층하여 트랜지스터(M2)를 제공할 수 있기 때문에, 메모리 셀의 점유 면적을 축소하고 기억 장치를 고집적화할 수 있다.
또한 트랜지스터(M3)는 OS 트랜지스터이어도 좋다. 트랜지스터(M2) 및 트랜지스터(M3)로서 OS 트랜지스터를 사용한 경우, 메모리 셀 어레이(1470)의 회로를 n형 트랜지스터만을 사용하여 구성할 수 있다.
또한 도 31의 (H)에 3트랜지스터 1용량 소자의 게인 셀형 메모리 셀의 일례를 나타내었다. 도 31의 (H)에 나타낸 메모리 셀(1478)은 트랜지스터(M4) 내지 트랜지스터(M6) 및 용량 소자(CC)를 가진다. 용량 소자(CC)는 적절히 제공된다. 메모리 셀(1478)은 배선(BIL), 배선(RWL), 배선(WWL), 배선(BGL), 및 배선(GNDL)에 전기적으로 접속되어 있다. 배선(GNDL)은 저레벨 전위를 인가하는 배선이다. 또한 메모리 셀(1478)을 배선(BIL) 대신에 배선(RBL), 배선(WBL)에 전기적으로 접속하여도 좋다.
트랜지스터(M4)는 백 게이트를 가지는 OS 트랜지스터이고, 백 게이트는 배선(BGL)에 전기적으로 접속되어 있다. 또한 트랜지스터(M4)의 백 게이트와 게이트를 서로 전기적으로 접속하여도 좋다. 또는 트랜지스터(M4)는 백 게이트를 가지지 않아도 된다.
또한 트랜지스터(M5), 트랜지스터(M6)는 각각, n채널형 Si 트랜지스터 또는 p채널형 Si 트랜지스터이어도 좋다. 또는 트랜지스터(M4) 내지 트랜지스터(M6)가 OS 트랜지스터이어도 좋다. 이 경우 메모리 셀 어레이(1470)의 회로를 n형 트랜지스터만을 사용하여 구성할 수 있다.
앞의 실시형태에서 제시한 반도체 장치를 메모리 셀(1478)에 사용하는 경우, 트랜지스터(M4)로서 트랜지스터(200)를 사용하고, 트랜지스터(M5), 트랜지스터(M6)로서 트랜지스터(300)를 사용하고, 용량 소자(CC)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M4)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M4)의 누설 전류를 매우 작게 할 수 있다.
또한 본 실시형태에서 제시한 주변 회로(1411), 메모리 셀 어레이(1470) 등의 구성은 상기에 한정되지 않는다. 이들 회로 및 상기 회로에 접속되는 배선, 회로 소자 등의 배치 또는 기능은 필요에 따라 변경, 삭제, 또는 추가되어도 좋다.
일반적으로, 컴퓨터 등의 반도체 장치에서는 용도에 따라 다양한 기억 장치(메모리)가 사용된다. 도 32에 각종 기억 장치의 계층을 나타내었다. 위층에 위치하는 기억 장치일수록 빠른 액세스 속도가 요구되고, 아래층에 위치하는 기억 장치일수록 큰 기억 용량과 높은 기록 밀도가 요구된다. 도 32에서는 가장 위층에서 순차적으로 CPU 등 연산 처리 장치에 레지스터로서 혼재되는 메모리, SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 3D NAND 메모리를 나타내었다.
CPU 등의 연산 처리 장치에 레지스터로서 혼재되는 메모리는 연산 결과의 일시적인 저장 등에 사용되기 때문에, 연산 처리 장치로부터의 액세스 빈도가 높다. 따라서 기억 용량보다 빠른 동작 속도가 요구된다. 또한 레지스터는 연산 처리 장치의 설정 정보 등을 유지하는 기능도 가진다.
SRAM은 예를 들어 캐시에 사용된다. 캐시는 메인 메모리에 유지되는 정보의 일부를 복제하여 유지하는 기능을 가진다. 사용 빈도가 높은 데이터를 캐시에 복제함으로써, 데이터에 대한 액세스 속도를 높일 수 있다.
DRAM은 예를 들어 메인 메모리에 사용된다. 메인 메모리는 스토리지로부터 판독된 프로그램이나 데이터를 유지하는 기능을 가진다. DRAM의 기록 밀도는 대략 0.1Gbit/mm2 내지 0.3Gbit/mm2이다.
3D NAND 메모리는 예를 들어 스토리지에 사용된다. 스토리지는 장기간 저장할 필요가 있는 데이터나 연산 처리 장치에서 사용하는 각종 프로그램 등을 유지하는 기능을 가진다. 따라서 스토리지에는 동작 속도보다, 큰 기억 용량과 높은 기록 밀도가 요구된다. 스토리지에 사용되는 기억 장치의 기록 밀도는 대략 0.6Gbit/mm2 내지 6.0Gbit/mm2이다.
본 발명의 일 형태의 기억 장치는 동작 속도가 빠르고, 장기간에 걸쳐 데이터를 유지할 수 있다. 본 발명의 일 형태의 기억 장치는 캐시가 위치하는 계층과 메인 메모리가 위치하는 계층의 양쪽을 포함하는 경계 영역(901)에 위치하는 기억 장치로서 적합하게 사용할 수 있다. 또는 본 발명의 일 형태의 기억 장치는 메인 메모리가 위치하는 계층과 스토리지가 위치하는 계층의 양쪽을 포함하는 경계 영역(902)에 위치하는 기억 장치로서 적합하게 사용할 수 있다.
본 실시형태에 제시된 구성은 다른 실시형태 등에 제시되는 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 도 33의 (A) 및 (B)를 사용하여 본 발명의 반도체 장치가 실장된 칩(1200)의 일례를 설명한다. 칩(1200)에는 복수의 회로(시스템)가 실장되어 있다. 이와 같이, 복수의 회로(시스템)를 하나의 칩에 집적하는 기술을 시스템 온 칩(System on Chip: SoC)이라고 부르는 경우가 있다.
도 33의 (A)에 나타낸 바와 같이, 칩(1200)은 CPU(1211), GPU(1212), 하나 또는 복수의 아날로그 연산부(1213), 하나 또는 복수의 메모리 컨트롤러(1214), 하나 또는 복수의 인터페이스(1215), 하나 또는 복수의 네트워크 회로(1216) 등을 가진다.
칩(1200)에는 범프(미도시)가 제공되고, 도 33의 (B)에 나타낸 바와 같이, 인쇄 기판(Printed Circuit Board: PCB)(1201)의 제 1 면에 접속된다. 또한 PCB(1201)의 제 1 면의 뒷면에는 복수의 범프(1202)가 제공되고, 마더보드(1203)와 접속된다.
마더보드(1203)에는 DRAM(1221), 플래시 메모리(1222) 등의 기억 장치가 제공되어도 좋다. 예를 들어 DRAM(1221)으로서 앞의 실시형태에서 제시한 DOSRAM을 사용할 수 있다. 또한 예를 들어 플래시 메모리(1222)로서 앞의 실시형태에서 제시한 NOSRAM을 사용할 수 있다.
CPU(1211)는 복수의 CPU 코어를 가지는 것이 바람직하다. 또한 GPU(1212)는 복수의 GPU 코어를 가지는 것이 바람직하다. 또한 CPU(1211) 및 GPU(1212)는 각각 일시적으로 데이터를 저장하는 메모리를 가져도 좋다. 또는 CPU(1211) 및 GPU(1212)에 공통된 메모리가 칩(1200)에 제공되어도 좋다. 상기 메모리로서는 상술한 NOSRAM이나 DOSRAM을 사용할 수 있다. 또한 GPU(1212)는 다수의 데이터의 병렬 계산에 적합하고, 화상 처리나 적화 연산(product-sum operation)에 사용할 수 있다. GPU(1212)에 본 발명의 산화물 반도체를 사용한 화상 처리 회로나 적화 연산 회로를 제공함으로써, 화상 처리 및 적화 연산을 저소비 전력으로 실행할 수 있다.
또한 CPU(1211) 및 GPU(1212)가 동일한 칩에 제공되면, CPU(1211)와 GPU(1212) 간의 배선을 짧게 할 수 있기 때문에, CPU(1211)로부터 GPU(1212)로의 데이터 전송(轉送), CPU(1211) 및 GPU(1212)가 가지는 메모리 간의 데이터 전송, 그리고 GPU(1212)에서의 연산 후의, GPU(1212)로부터 CPU(1211)로의 연산 결과의 전송을 고속으로 수행할 수 있다.
아날로그 연산부(1213)는 A/D(아날로그/디지털) 변환 회로 및 D/A(디지털/아날로그) 변환 회로 중 한쪽 또는 양쪽을 가진다. 또한 아날로그 연산부(1213)에 상기 적화 연산 회로를 제공하여도 좋다.
메모리 컨트롤러(1214)는 DRAM(1221)의 컨트롤러로서 기능하는 회로 및 플래시 메모리(1222)의 인터페이스로서 기능하는 회로를 가진다.
인터페이스(1215)는 표시 장치, 스피커, 마이크로폰, 카메라, 컨트롤러 등의 외부 접속 기기와의 인터페이스 회로를 가진다. 컨트롤러에는 마우스, 키보드, 게임용 컨트롤러 등이 포함된다. 이와 같은 인터페이스로서, USB(Universal Serial Bus), HDMI(등록 상표)(High-Definition Multimedia Interface) 등을 사용할 수 있다.
네트워크 회로(1216)는 LAN(Local Area Network) 등과의 접속을 제어하는 기능을 가진다. 또한 네트워크 보안용 회로를 가져도 좋다.
칩(1200)에는 상기 회로(시스템)를 동일한 제조 프로세스로 형성할 수 있다. 그러므로 칩(1200)에 필요한 회로의 개수가 증가하여도 제조 프로세스를 증가시킬 필요가 없어, 칩(1200)을 낮은 비용으로 제작할 수 있다.
GPU(1212)를 가지는 칩(1200)이 제공된 PCB(1201), DRAM(1221), 및 플래시 메모리(1222)가 제공된 마더보드(1203)를 GPU 모듈(1204)이라고 부를 수 있다.
GPU 모듈(1204)은 SoC 기술을 사용한 칩(1200)을 가지기 때문에, 그 크기를 작게 할 수 있다. 또한 화상 처리가 우수하기 때문에, 스마트폰, 태블릿 단말기, 랩톱 PC, 휴대용(들고 다닐 수 있는) 게임기 등의 휴대용 전자 기기에 사용하는 것이 적합하다. 또한 GPU(1212)를 사용한 적화 연산 회로에 의하여, 심층 신경망(DNN), 합성곱 신경망(CNN), 순환 신경망(RNN), 자기 부호화기, 심층 볼츠만 머신(DBM), 심층 신뢰망(DBN) 등의 방법을 실행할 수 있기 때문에, 칩(1200)을 AI 칩으로서, 또는 GPU 모듈(1204)을 AI 시스템 모듈로서 사용할 수 있다.
본 실시형태에 제시된 구성은 다른 실시형태 등에 제시되는 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는 앞의 실시형태에서 제시한 기억 장치 등이 제공된 전자 부품 및 전자 기기의 일례를 나타낸다.
<전자 부품>
우선, 기억 장치(720)가 제공된 전자 부품의 예에 대하여 도 34의 (A) 및 (B)를 사용하여 설명한다.
도 34의 (A)에 전자 부품(700) 및 전자 부품(700)이 실장된 기판(실장 기판(704))의 사시도를 나타내었다. 도 34의 (A)에 나타낸 전자 부품(700)은 몰드(711) 내에 기억 장치(720)를 가진다. 도 34의 (A)는 전자 부품(700)의 내부를 나타내기 위하여 일부를 생략하였다. 전자 부품(700)은 몰드(711) 외측에 랜드(712)를 가진다. 랜드(712)는 전극 패드(713)와 전기적으로 접속되고, 전극 패드(713)는 기억 장치(720)와 와이어(714)에 의하여 전기적으로 접속되어 있다. 전자 부품(700)은 예를 들어 인쇄 기판(702)에 실장된다. 이와 같은 전자 부품이 복수 조합되고 각각이 인쇄 기판(702) 위에서 전기적으로 접속됨으로써 실장 기판(704)이 완성된다.
기억 장치(720)는 구동 회로층(721)과 기억 회로층(722)을 가진다.
도 34의 (B)에 전자 부품(730)의 사시도를 나타내었다. 전자 부품(730)은 SiP(System in package) 또는 MCM(Multi Chip Module)의 일례이다. 전자 부품(730)은 패키지 기판(732)(인쇄 기판) 위에 인터포저(731)가 제공되고, 인터포저(731) 위에 반도체 장치(735) 및 복수의 기억 장치(720)가 제공되어 있다.
전자 부품(730)에서는 기억 장치(720)를 광대역 메모리(HBM: High Bandwidth Memory)로서 사용하는 예를 나타내었다. 또한 반도체 장치(735)로서는 CPU, GPU, FPGA 등의 집적 회로(반도체 장치)를 사용할 수 있다.
패키지 기판(732)으로서는 세라믹 기판, 플라스틱 기판, 유리 에폭시 기판 등을 사용할 수 있다. 인터포저(731)로서는 실리콘 인터포저, 수지 인터포저 등을 사용할 수 있다.
인터포저(731)는 복수의 배선을 가지고, 단자 피치가 상이한 복수의 집적 회로를 전기적으로 접속하는 기능을 가진다. 복수의 배선은 단층 또는 다층으로 제공된다. 또한 인터포저(731)는 인터포저(731) 위에 제공된 집적 회로를 패키지 기판(732)에 제공된 전극과 전기적으로 접속하는 기능을 가진다. 그러므로 인터포저를 "재배선 기판" 또는 "중간 기판"이라고 하는 경우가 있다. 또한 인터포저(731)에 관통 전극을 제공하고, 상기 관통 전극을 사용하여 집적 회로와 패키지 기판(732)을 전기적으로 접속하는 경우도 있다. 또한 실리콘 인터포저에서는 관통 전극으로서 TSV(Through Silicon Via)를 사용할 수도 있다.
인터포저(731)로서 실리콘 인터포저를 사용하는 것이 바람직하다. 실리콘 인터포저에서는 능동 소자를 제공할 필요가 없기 때문에, 집적 회로보다 낮은 비용으로 제작할 수 있다. 한편, 실리콘 인터포저의 배선은 반도체 프로세스로 형성할 수 있으므로, 수지 인터포저에서는 어려운 미세 배선을 형성하기 쉽다.
HBM에서는 넓은 메모리 밴드 폭을 실현하기 위하여 많은 배선을 접속할 필요가 있다. 그러므로 HBM을 실장하는 인터포저에는 미세하고 밀도가 높은 배선의 형성이 요구된다. 따라서 HBM을 실장하는 인터포저로서는 실리콘 인터포저를 사용하는 것이 바람직하다.
또한 실리콘 인터포저를 사용한 SiP나 MCM 등에서는, 집적 회로와 인터포저 사이의 팽창 계수의 차이로 인한 신뢰성 저하가 발생하기 어렵다. 또한 실리콘 인터포저는 표면의 평탄성이 높으므로 실리콘 인터포저 위에 제공되는 집적 회로와 실리콘 인터포저 사이의 접속 불량이 발생하기 어렵다. 특히 인터포저 위에 복수의 집적 회로를 나란히 배치하는 2.5D 패키지(2.5차원 실장)에서는 실리콘 인터포저를 사용하는 것이 바람직하다.
또한 전자 부품(730)과 중첩시켜 히트 싱크(방열판)를 제공하여도 좋다. 히트 싱크를 제공하는 경우에는 인터포저(731) 위에 제공하는 집적 회로의 높이를 일치시키는 것이 바람직하다. 예를 들어 본 실시형태에서 제시한 전자 부품(730)에서는 기억 장치(720)와 반도체 장치(735)의 높이를 일치시키는 것이 바람직하다.
전자 부품(730)을 다른 기판에 실장하기 위하여 패키지 기판(732)의 바닥부에 전극(733)을 제공하여도 좋다. 도 34의 (B)에서는 전극(733)을 땜납 볼로 형성하는 예를 나타내었다. 패키지 기판(732)의 바닥부에 땜납 볼을 매트릭스상으로 제공함으로써, BGA(Ball Grid Array) 실장을 실현할 수 있다. 또한 전극(733)을 도전성의 핀으로 형성하여도 좋다. 패키지 기판(732)의 바닥부에 도전성의 핀을 매트릭스상으로 제공함으로써 PGA(Pin Grid Array) 실장을 실현할 수 있다.
전자 부품(730)은 BGA 및 PGA에 한정되지 않고, 다양한 실장 방법을 사용하여 다른 기판에 실장할 수 있다. 예를 들어 SPGA(Staggered Pin Grid Array), LGA(Land Grid Array), QFP(Quad Flat Package), QFJ(Quad Flat J-leaded package), 또는 QFN(Quad Flat Non-leaded package) 등의 실장 방법을 사용할 수 있다.
본 실시형태는 다른 실시형태 등에 제시된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 앞의 실시형태에서 제시한 반도체 장치를 사용한 기억 장치의 응용예에 대하여 설명한다. 앞의 실시형태에서 제시한 반도체 장치는, 예를 들어 각종 전자 기기(예를 들어 정보 단말기, 컴퓨터, 스마트폰, 전자책 단말기, 디지털 카메라(비디오 카메라도 포함함), 녹화 재생 장치, 내비게이션 시스템 등)의 기억 장치에 적용할 수 있다. 또한 여기서 컴퓨터에는 태블릿형 컴퓨터, 노트북형 컴퓨터, 데스크톱형 컴퓨터뿐만 아니라, 서버 시스템과 같은 대형 컴퓨터도 포함된다. 또는 앞의 실시형태에서 제시한 반도체 장치는 메모리 카드(예를 들어 SD 카드), USB 메모리, SSD(Solid State Drive) 등의 각종 리무버블 기억 장치에 적용된다. 도 35의 (A) 내지 (E)에 리무버블 기억 장치의 몇 가지 구성예를 모식적으로 나타내었다. 예를 들어 앞의 실시형태에서 제시한 반도체 장치는 패키징된 메모리 칩으로 가공되고, 다양한 스토리지 장치, 리무버블 메모리에 사용된다.
도 35의 (A)는 USB 메모리의 모식도이다. USB 메모리(1100)는 하우징(1101), 캡(1102), USB 커넥터(1103), 및 기판(1104)을 가진다. 기판(1104)은 하우징(1101)에 수납되어 있다. 예를 들어 기판(1104)에는 메모리 칩(1105), 컨트롤러 칩(1106)이 장착되어 있다. 메모리 칩(1105) 등에 앞의 실시형태에서 제시한 반도체 장치를 포함시킬 수 있다.
도 35의 (B)는 SD 카드의 외관의 모식도이고, 도 35의 (C)는 SD 카드의 내부 구조의 모식도이다. SD 카드(1110)는 하우징(1111), 커넥터(1112), 및 기판(1113)을 가진다. 기판(1113)은 하우징(1111)에 수납되어 있다. 예를 들어 기판(1113)에는 메모리 칩(1114), 컨트롤러 칩(1115)이 장착되어 있다. 기판(1113)의 뒷면 측에도 메모리 칩(1114)을 제공함으로써, SD 카드(1110)의 용량을 증가시킬 수 있다. 또한 무선 통신 기능을 가지는 무선 칩을 기판(1113)에 제공하여도 좋다. 이로써 호스트 장치와 SD 카드(1110) 사이의 무선 통신에 의하여 메모리 칩(1114)의 데이터의 판독, 기록이 가능하게 된다. 메모리 칩(1114) 등에 앞의 실시형태에서 제시한 반도체 장치를 포함시킬 수 있다.
도 35의 (D)는 SSD의 외관의 모식도이고, 도 35의 (E)는 SSD의 내부 구조의 모식도이다. SSD(1150)는 하우징(1151), 커넥터(1152), 및 기판(1153)을 가진다. 기판(1153)은 하우징(1151)에 수납되어 있다. 예를 들어 기판(1153)에는 메모리 칩(1154), 메모리 칩(1155), 컨트롤러 칩(1156)이 장착되어 있다. 메모리 칩(1155)은 컨트롤러 칩(1156)의 작업 메모리이고, 예를 들어 DOSRAM 칩을 사용하면 좋다. 기판(1153)의 뒷면 측에도 메모리 칩(1154)을 제공함으로써, SSD(1150)의 용량을 증가시킬 수 있다. 메모리 칩(1154) 등에 앞의 실시형태에서 제시한 반도체 장치를 포함시킬 수 있다.
본 실시형태는 다른 실시형태 등에 제시된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 발명의 일 형태에 따른 반도체 장치는 CPU나 GPU 등의 프로세서 또는 칩에 사용할 수 있다. 도 36의 (A) 내지 (H)에 본 발명의 일 형태에 따른 CPU나 GPU 등의 프로세서 또는 칩을 가지는 전자 기기의 구체적인 예를 나타내었다.
<전자 기기·시스템>
본 발명의 일 형태에 따른 GPU 또는 칩은 다양한 전자 기기에 탑재할 수 있다. 전자 기기의 예로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 정보 단말기용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파친코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 전자책 단말기, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다. 이들 전자 기기에, 본 발명의 일 형태에 따른 반도체 장치를 제공함으로써 신뢰성이 양호한 전자 기기를 제공할 수 있다. 또는 본 발명의 일 형태에 따른 GPU 또는 칩을 전자 기기에 제공함으로써, 전자 기기에 인공 지능을 탑재할 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송(傳送)에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 것)를 가져도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다. 도 36의 (A) 내지 (H)에 전자 기기의 예를 나타내었다.
[정보 단말기]
도 36의 (A)에는 정보 단말기의 일종인 휴대 전화기(스마트폰)를 도시하였다. 정보 단말기(5100)는 하우징(5101)과 표시부(5102)를 가지고, 입력용 인터페이스로서 터치 패널이 표시부(5102)에 제공되고, 버튼이 하우징(5101)에 제공된다.
정보 단말기(5100)는, 본 발명의 일 형태의 칩을 적용함으로써, 인공 지능을 이용한 애플리케이션을 실행할 수 있다. 인공 지능을 이용한 애플리케이션으로서는 예를 들어 회화를 인식하고 그 회화 내용을 표시부(5102)에 표시하는 애플리케이션, 표시부(5102)에 제공된 터치 패널에 사용자가 입력한 문자, 도형 등을 인식하고 표시부(5102)에 표시하는 애플리케이션, 지문이나 성문 등의 생체 인증을 수행하는 애플리케이션 등이 있다.
도 36의 (B)에는 노트북형 정보 단말기(5200)를 도시하였다. 노트북형 정보 단말기(5200)는 정보 단말기의 본체(5201)와, 표시부(5202)와, 키보드(5203)를 가진다.
노트북형 정보 단말기(5200)는 상술한 정보 단말기(5100)와 마찬가지로, 본 발명의 일 형태의 칩을 적용함으로써, 인공 지능을 이용한 애플리케이션을 실행할 수 있다. 인공 지능을 이용한 애플리케이션으로서는 예를 들어 설계 지원 소프트웨어, 문장 첨삭 소프트웨어, 식단 자동 생성 소프트웨어 등이 있다. 또한 노트북형 정보 단말기(5200)를 사용함으로써 신규 인공 지능을 개발할 수 있다.
또한 앞에서는 전자 기기로서 스마트폰 및 노트북형 정보 단말기를 예로 들어 각각 도 36의 (A), (B)에 도시하였지만, 스마트폰 및 노트북형 정보 단말기 이외의 정보 단말기를 적용할 수도 있다. 스마트폰 및 노트북형 정보 단말기 이외의 정보 단말기로서는 예를 들어 PDA(Personal Digital Assistant), 데스크톱형 정보 단말기, 워크스테이션 등이 있다.
[게임기]
도 36의 (C)는 게임기의 일례인 휴대용 게임기(5300)를 나타낸 것이다. 휴대용 게임기(5300)는 하우징(5301), 하우징(5302), 하우징(5303), 표시부(5304), 접속부(5305), 조작 키(5306) 등을 가진다. 하우징(5302) 및 하우징(5303)은 하우징(5301)에서 떼어낼 수 있다. 하우징(5301)에 제공된 접속부(5305)를 다른 하우징(미도시)에 장착함으로써, 표시부(5304)에 출력되는 영상을 다른 영상 기기(미도시)에 출력할 수 있다. 이때 하우징(5302) 및 하우징(5303)은 각각 조작부로서 기능할 수 있다. 이에 의하여, 복수의 플레이어가 동시에 게임을 할 수 있다. 하우징(5301), 하우징(5302), 및 하우징(5303)의 기판에 제공된 칩 등에 앞의 실시형태에서 제시한 칩을 포함시킬 수 있다.
또한 도 36의 (D)는 게임기의 일례인 거치형 게임기(5400)를 나타낸 것이다. 거치형 게임기(5400)에는 무선 또는 유선으로 컨트롤러(5402)가 접속된다.
휴대용 게임기(5300), 거치형 게임기(5400) 등의 게임기에 본 발명의 일 형태의 GPU 또는 칩을 적용함으로써, 저소비 전력의 게임기를 실현할 수 있다. 또한 소비 전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
또한 휴대용 게임기(5300)에 본 발명의 일 형태의 GPU 또는 칩을 적용함으로써, 인공 지능을 가지는 휴대용 게임기(5300)를 실현할 수 있다.
원래는 게임의 진행, 게임에 등장하는 생물의 언동, 게임에서 발생하는 현상 등의 표현은 그 게임이 가지는 프로그램에 의하여 정해져 있지만, 휴대용 게임기(5300)에 인공 지능을 적용함으로써, 게임의 프로그램에 의하여 한정되지 않는 표현이 가능하게 된다. 예를 들어 플레이어가 질문하는 내용, 게임의 진행 상황, 시각, 게임에 등장하는 인물의 언동을 변화시켜 표현할 수 있게 된다.
또한 휴대용 게임기(5300)로 복수의 플레이어를 필요로 하는 게임을 하는 경우에는 인공 지능이 의인적으로 게임 플레이어를 구성할 수 있기 때문에, 상대를 인공 지능에 의한 게임 플레이어로 함으로써 혼자서도 게임을 할 수 있다.
도 36의 (C), (D)에서는, 게임기의 일례로서 휴대용 게임기 및 거치형 게임기를 도시하였지만 본 발명의 일 형태의 GPU 또는 칩을 적용하는 게임기는 이들에 한정되지 않는다. 본 발명의 일 형태의 GPU 또는 칩을 적용하는 게임기로서는 예를 들어 오락 시설(오락실, 놀이공원 등)에 설치되는 아케이드 게임기, 스포츠 시설에 설치되는 배팅 연습용 투구 머신 등이 있다.
[대형 컴퓨터]
본 발명의 일 형태의 GPU 또는 칩은 대형 컴퓨터에 적용될 수 있다.
도 36의 (E)는 대형 컴퓨터의 일례인 슈퍼컴퓨터(5500)를 나타낸 것이다. 도 36의 (F)는 슈퍼컴퓨터(5500)가 가지는 랙 마운트형 계산기(5502)를 나타낸 것이다.
슈퍼컴퓨터(5500)는 랙(5501)과, 복수의 랙 마운트형 계산기(5502)를 가진다. 또한 복수의 계산기(5502)는 랙(5501)에 격납되어 있다. 또한 계산기(5502)에는 복수의 기판(5504)이 제공되고, 상기 기판 위에 앞의 실시형태에서 설명한 GPU 또는 칩을 탑재할 수 있다.
슈퍼컴퓨터(5500)는 주로 과학 기술 계산에 이용되는 대형 컴퓨터이다. 과학 기술 계산에서는 방대한 연산을 고속으로 처리할 필요가 있기 때문에, 소비 전력이 높고 칩의 발열이 크다. 슈퍼컴퓨터(5500)에 본 발명의 일 형태의 GPU 또는 칩을 적용함으로써, 저소비 전력의 슈퍼컴퓨터를 실현할 수 있다. 또한 소비 전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
도 36의 (E), (F)에서는 대형 컴퓨터의 일례로서 슈퍼컴퓨터를 도시하였지만 본 발명의 일 형태의 GPU 또는 칩이 적용되는 대형 컴퓨터는 이들에 한정되지 않는다. 본 발명의 일 형태의 GPU 또는 칩이 적용되는 대형 컴퓨터로서는 예를 들어 서비스를 제공하는 컴퓨터(서버), 대형 범용 컴퓨터(메인 프레임) 등이 있다.
[이동체]
본 발명의 일 형태의 GPU 또는 칩은 이동체인 자동차, 및 자동차의 운전석 주변에 적용할 수 있다.
도 36의 (G)는 이동체의 일례인 자동차의 실내에서의 앞유리 주변을 나타낸 것이다. 도 36의 (G)에서는 대시 보드에 장착된 표시 패널(5701), 표시 패널(5702), 표시 패널(5703) 외에, 필러에 장착된 표시 패널(5704)을 도시하였다.
표시 패널(5701) 내지 표시 패널(5703)은, 속도계나 회전 속도계, 주행 거리, 연료계, 기어 상태, 에어컨디셔너의 설정 등을 표시함으로써, 다양한 정보를 제공할 수 있다. 또한 표시 패널에 표시되는 표시 항목이나 레이아웃 등은 사용자의 취향에 따라 적절히 변경할 수 있기 때문에 디자인성을 높일 수 있다. 표시 패널(5701) 내지 표시 패널(5703)은 조명 장치로서 사용할 수도 있다.
표시 패널(5704)에는 자동차에 제공된 촬상 장치(미도시)로부터의 영상을 표시함으로써, 필러로 가려진 시계(사각(死角))를 보완할 수 있다. 즉 자동차의 외측에 제공된 촬상 장치로부터의 화상을 표시함으로써, 사각을 보완하여 안전성을 높일 수 있다. 또한 보이지 않는 부분을 보완하는 영상을 표시함으로써, 더 자연스럽고 위화감 없이 안전을 확인할 수 있다. 표시 패널(5704)은 조명 장치로서 사용할 수도 있다.
본 발명의 일 형태의 GPU 또는 칩은 인공 지능의 구성요소로서 적용할 수 있기 때문에, 예를 들어 상기 칩을 자동차의 자동 운전 시스템에 사용할 수 있다. 또한 상기 칩을 도로 안내, 위험 예측 등을 하는 시스템에 사용할 수 있다. 표시 패널(5701) 내지 표시 패널(5704)은 도로 안내, 위험 예측 등의 정보를 표시하는 구성으로 하여도 좋다.
또한 앞에서는 이동체의 일례로서 자동차에 대하여 설명하였지만, 이동체는 자동차에 한정되지 않는다. 예를 들어 이동체로서는 전철, 모노레일, 선박, 비행체(헬리콥터, 무인 항공기(드론), 비행기, 로켓) 등도 있고, 이들 이동체에 본 발명의 일 형태의 칩을 적용하여 인공 지능을 이용한 시스템을 부여할 수 있다.
[전자 제품]
도 36의 (H)는 전자 제품의 일례인 전기 냉동 냉장고(5800)를 나타낸 것이다. 전기 냉동 냉장고(5800)는 하우징(5801), 냉장실용 문(5802), 냉동실용 문(5803) 등을 가진다.
전기 냉동 냉장고(5800)에 본 발명의 일 형태의 칩을 적용함으로써, 인공 지능을 가지는 전기 냉동 냉장고(5800)를 실현할 수 있다. 인공 지능을 이용함으로써, 전기 냉동 냉장고(5800)는 전기 냉동 냉장고(5800)에 저장되어 있는 식재료, 그 식재료의 소비 기한 등을 바탕으로 식단을 자동 생성하는 기능이나, 전기 냉동 냉장고(5800)에 저장되어 있는 식재료에 적합한 온도로 자동적으로 조절하는 기능 등을 가질 수 있다.
전자 제품의 일례로서 전기 냉동 냉장고에 대하여 설명하였지만, 그 외의 전자 제품으로서는 예를 들어 청소기, 전자 레인지, 전기 오븐, 밥솥, 온수기, IH 조리기, 생수기, 에어컨디셔너를 포함한 냉난방 기구, 세탁기, 건조기, 오디오 비주얼 기기(audio visual appliance) 등이 있다.
본 실시형태에서 설명한 전자 기기, 그 전자 기기의 기능, 인공 지능의 응용예, 그 효과 등은 다른 전자 기기에 관한 기재와 적절히 조합할 수 있다.
본 실시형태는 다른 실시형태 등에 제시된 구성과 적절히 조합하여 실시할 수 있다.
(실시예 1)
본 실시예에서는, 앞의 실시형태에서 제시한 트랜지스터를 제작하고, 전기 특성의 측정과, 데이터 유지 시간 및 동작 주파수의 추정을 수행하였다. 데이터 유지 시간 및 동작 주파수의 추정은 상기 트랜지스터에 용량 소자가 제공된 DOSRAM을 상정하여 수행하였다.
본 실시예에서는, 도 22에 나타낸 트랜지스터(200)와 같은 구성을 가지는 트랜지스터를 2.0개/μm2의 밀도로 배치한 시료 1을 제작하고, 시료 1의 전기 특성을 측정하였다. 또한 전기 특성에서, 데이터 유지 시간 및 동작 주파수의 추정을 수행하였다.
먼저, 시료 1의 구성에 대하여 설명한다. 도 22에 나타낸 바와 같이, 시료 1은 기판(미도시) 위에 배치된 절연체(212)와, 절연체(212) 위의 절연체(214)와, 절연체(214) 위에 배치된 절연체(216)와, 절연체(216)에 매립되도록 배치된 도전체(205)와, 절연체(216) 및 도전체(205) 위에 배치된 절연체(222)와, 절연체(222) 위에 배치된 절연체(224)와, 절연체(224) 위에 배치된 산화물(230a)과, 산화물(230a) 위에 배치된 산화물(230b)과, 산화물(230b) 위에서 이격되어 배치된 산화물(243a) 및 산화물(243b)과, 산화물(243a) 위에 배치된 도전체(242a)와, 산화물(243b) 위에 배치된 도전체(242b)와, 도전체(242a), 도전체(242b), 및 절연체(224) 위에 배치된 절연체(275)와, 절연체(275) 위에 배치된 절연체(280)와, 산화물(230b) 위에 배치된 산화물(230c)과, 산화물(230c) 위에 배치된 산화물(230d)과, 산화물(230d) 위에 배치된 절연체(250)와, 절연체(250) 위에 배치된 도전체(260)와, 절연체(280) 및 도전체(260) 위에 배치된 절연체(282)와, 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(275), 절연체(280), 및 절연체(282)의 측면에 접하여 배치된 절연체(287)와, 절연체(212), 절연체(287), 및 절연체(282)를 덮어 배치된 절연체(283)를 가진다.
절연체(212)로서 막 두께 60nm의 질화 실리콘을 사용하였다. 절연체(212)는 실리콘 타깃을 사용하여 펄스 DC 스퍼터링법에 의하여 성막하였다. 절연체(212)의 성막에서는 성막 가스로서 아르곤 가스 30sccm(제 1 가스 공급구로부터 25sccm, 제 2 가스 공급구로부터 5sccm), 질소 가스 85sccm을 사용하고, 성막 압력을 0.5Pa로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 62mm로 하였다. 펄스 DC 전원은 전력 1kW, 주파수 100kHz, 1주기 중의 오프 시간을 4016nsec로 하였다.
절연체(214)로서 막 두께 40nm의 산화 알루미늄을 사용하였다. 절연체(214)는 알루미늄 타깃을 사용하여 펄스 DC 스퍼터링법에 의하여 성막하였다. 절연체(214)의 성막에서는 성막 가스로서 아르곤 가스 14sccm(제 1 가스 공급구로부터 9sccm, 제 2 가스 공급구로부터 5sccm), 산소 가스 69sccm을 사용하고, 성막 압력을 0.4Pa로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 62mm로 하였다. 펄스 DC 전원은 전력 5kW, 주파수 100kHz, 1주기 중의 오프 시간을 976nsec로 하였다.
절연체(216)로서 막 두께 80nm의 산화 실리콘을 사용하였다. 절연체(216)는 실리콘 타깃을 사용하여 펄스 DC 스퍼터링법에 의하여 성막하였다. 절연체(216)의 성막에서는 성막 가스로서 아르곤 가스 31sccm(제 1 가스 공급구로부터 26sccm, 제 2 가스 공급구로부터 5sccm), 산소 가스 125sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 62mm로 하였다. 펄스 DC 전원은 전력 3kW, 주파수 100kHz, 1주기 중의 오프 시간을 4016nsec로 하였다.
상술한 절연체(212), 절연체(214), 및 절연체(216)는 멀티 체임버형의 스퍼터링 장치를 사용하여, 외기에 노출시키지 않고, 연속하여 성막하였다.
도전체(205)에 있어서, 절연체(216)의 개구의 밑면 및 측벽에 접하여 도전체(205a)가 배치되고, 도전체(205a) 위에 도전체(205b)가 배치되고, 도전체(205b) 위에 도전체(205c)가 배치된다. 여기서 도전체(205c)의 측면은 도전체(205a)에 접하여 배치된다. 즉 도전체(205b)는 도전체(205a) 및 도전체(205c)로 둘러싸이도록 제공되어 있다.
도전체(205a) 및 도전체(205c)는 금속 CVD법에 의하여 성막한 질화 타이타늄이고, 도전체(205b)는 금속 CVD법에 의하여 성막한 텅스텐이다. 도전체(205)는 앞의 실시형태에서 도 4 내지 도 8을 사용하여 설명한 방법에 의하여 형성하였다.
절연체(222)로서, ALD법에 의하여 성막한, 막 두께 20nm의 산화 하프늄을 사용하였다. 절연체(224)로서 막 두께 30nm의 산화질화 실리콘을 사용하였다.
산화물(230a)로서, DC 스퍼터링법에 의하여 성막한, 막 두께 5nm의 In-Ga-Zn 산화물을 사용하였다. 또한 산화물(230a)의 성막에서는 In:Ga:Zn=1:3:4[원자수비]의 타깃을 사용하고, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
산화물(230b)로서, DC 스퍼터링법에 의하여 성막한, 막 두께 15nm의 In-Ga-Zn 산화물을 사용하였다. 또한 산화물(230b)의 성막에서는 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하고, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
산화물(243a) 및 산화물(243b)로서, DC 스퍼터링법에 의하여 성막한, 막 두께 2nm의 In-Ga-Zn 산화물을 사용하였다. 또한 산화물(230a)의 성막에서는 In:Ga:Zn=1:3:4[원자수비]의 타깃을 사용하고, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
또한 산화물(243)이 되는 산화막을 성막한 후에, 질소 분위기에 있어서 500℃의 온도에서 1시간의 열처리를 수행하고, 연속하여 산소 분위기에 있어서 500℃의 온도에서 1시간의 열처리를 수행하였다.
도전체(242a) 및 도전체(242b)로서는 막 두께 25nm의 질화 탄탈럼을 사용하였다. 또한 절연체(275)는 스퍼터링법에 의하여 성막한, 막 두께 5nm의 산화 알루미늄과, 그 위에 ALD법에 의하여 성막한, 막 두께 3nm의 산화 알루미늄의 적층막으로 하였다.
절연체(280)는 제 1 층과 제 1 층 위의 제 2 층의 적층막으로 하였다. 절연체(280)의 제 1 층으로서는 RF 스퍼터링법에 의하여 성막한, 막 두께 60nm의 산화 실리콘을 사용하였다. 절연체(280)의 제 1 층의 성막에서는 SiO2 타깃을 사용하고, 성막 가스로서 산소 가스 50sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 1500W로 하고, 기판 온도를 170℃로 하고, 타깃과 기판의 간격을 60mm로 하였다. 절연체(280)의 제 2 층으로서는 PECVD법에 의하여 성막한 산화질화 실리콘을 사용하였다.
산화물(230c)로서, DC 스퍼터링법에 의하여 성막한, 막 두께 3nm의 In-Ga-Zn 산화물을 사용하였다. 또한 산화물(230c)의 성막에서는 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하고, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
산화물(230d)로서, DC 스퍼터링법에 의하여 성막한, 막 두께 3nm의 In-Ga-Zn 산화물을 사용하였다. 또한 산화물(230d)의 성막에서는 In:Ga:Zn=1:3:4[원자수비]의 타깃을 사용하고, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
절연체(250)로서 막 두께 6nm의 산화질화 실리콘을 사용하였다. 절연체(250)의 성막 후, 마이크로파 처리를 수행하였다. 마이크로파 처리에서는 처리 가스로서 아르곤 가스 150sccm 및 산소 가스 50sccm을 사용하고, 전력을 4000W로 하고, 압력을 400Pa로 하고, 처리 온도를 400℃로 하고, 처리 시간을 600초로 하였다.
도전체(260a)로서 막 두께 5nm의 질화 타이타늄을 사용하였다. 또한 도전체(260b)로서 텅스텐을 사용하였다.
절연체(282)로서 막 두께 40nm의 산화 알루미늄을 사용하였다. 절연체(282)는 알루미늄 타깃을 사용하여 펄스 DC 스퍼터링법에 의하여 성막하였다. 절연체(282)의 성막에서는 성막 가스로서 아르곤 가스 14sccm(제 1 가스 공급구로부터 9sccm, 제 2 가스 공급구로부터 5sccm), 산소 가스 69sccm을 사용하고, 성막 압력을 0.4Pa로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 62mm로 하였다. 펄스 DC 전원은 전력 5kW, 주파수 100kHz로 하였다.
절연체(287)로서, RF 스퍼터링법에 의하여 성막한 산화 알루미늄을 사용하였다. 성막한 산화 알루미늄막을, 드라이 에칭법을 사용하여 이방성 에칭함으로써, 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(275), 절연체(280), 및 절연체(282)의 측면에 접하는 절연체(287)를 형성하였다.
절연체(283)는 제 1 층과 제 1 층 위의 제 2 층의 적층막으로 하였다. 절연체(283)의 제 1 층으로서는 펄스 DC 스퍼터링법에 의하여 성막한, 막 두께 20nm의 질화 실리콘을 사용하였다. 또한 절연체(283)의 제 2 층으로서는 PECVD법에 의하여 성막한, 막 두께 20nm의 질화 실리콘을 사용하였다.
상술한 구성을 가지는 시료 1은, 채널 길이가 60nm이고 채널 폭이 60nm가 되도록 설계하였다. 또한 시료 1은 트랜지스터(200)와 마찬가지로, 상기 구성에 더하여 도전체(240), 절연체(241), 절연체(274), 및 도전체(246) 등을 가진다. 또한 시료 1에는 제작 후에 질소 분위기에 있어서 400℃의 온도에서 8시간의 열처리를 수행하였다.
상기와 같이 제작한 27개의 시료 1에 대하여 Keysight Technologies가 제조한 반도체 파라미터 애널라이저를 사용하여, ID-VG 특성(드레인 전류-게이트 전압 특성)을 측정하였다. ID-VG 특성의 측정에서는 드레인 전위 VD를 0.1V 또는 1.2V로 하고, 소스 전위 VS를 0V로 하고, 보텀 게이트 전위 VBG를 0V로 하고, 톱 게이트 전위 VG를 -4.0V에서 4.0V까지 0.1V의 스텝으로 소인하였다.
도 37에 시료 1의 ID-VG 특성의 측정 결과를 나타내었다. 도 37에서는, 가로축에 톱 게이트 전위 Vg[V]를, 제 1 세로축에 드레인 전류 Id[A]를, 제 2 세로축에 VD=0.1V에서의 전계 효과 이동도 μFE[cm2/Vs]를 취하였다. 또한 VD=0.1V의 드레인 전류를 가는 실선으로 나타내고, VD=1.2V의 드레인 전류를 굵은 파선으로 나타내고, VD=0.1V의 전계 효과 이동도를 가는 점선으로 나타내었다. 도 37에 나타낸 바와 같이, 본 실시예에서의 시료 1의 트랜지스터 27개는 모두 양호한 전기 특성을 나타내었다.
또한 상기 ID-VG 측정의 결과에서, 27개의 소자의 시프트 전압 Vsh를 각각 산출하고, 그 표준 편차 σ(Vsh)를 구하였다. 여기서 시프트 전압 Vsh는 트랜지스터의 ID-VG 커브에서, 커브의 기울기가 최대인 점에서의 접선이 ID=1pA의 직선과 교차되는 VG로 정의된다. 표준 편차 σ(Vsh)가 34mV로, 매우 양호한 값이 얻어졌다. 이와 같이, 본 실시예에서 제시한 시료는 전기 특성의 편차가 적은 트랜지스터이다. 즉 앞의 실시형태에서 제시한 구조로 함으로써, 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다.
다음으로 시료 1의 트랜지스터에 용량 소자(유지 용량 3.5fF)가 제공된 DOSRAM을 상정하여, 데이터 유지 시간 및 동작 주파수의 추정을 수행하였다. DOSRAM의 메모리 셀로서는 도 31의 (A)에 나타낸 회로를 상정하였다. 여기서 시료 1은 도 31의 (A)에 나타낸 트랜지스터(M1)에 상당한다.
DOSRAM의 "데이터 유지 시간"이란, DOSRAM이 가지는 용량 소자에 인가되는 전압의 변동량이 변동 허용 전압에 도달하는 데 걸리는 시간이라고 할 수 있다. 여기서 "변동 허용 전압"이란, DOSRAM의 용량 소자에 인가되는 전압이 데이터 기록 후로부터 변동되는 양의 허용값이다. 본 실시예에서는 "변동 허용 전압"을 0.2V로 하고, "데이터 유지 시간"을 용량 소자(유지 용량 3.5fF)에 가해지는 전압이 데이터 기록 후의 상태에서 0.2V 저하되는 데 필요한 시간으로 하였다. 예를 들어 본 실시예에서 DOSRAM의 데이터 유지가 1시간이라고 하는 경우, DOSRAM이 가지는 용량 소자에 가해지는 전위가 데이터 기록 후의 상태에서 0.2V 저하될 때까지의 시간이 1시간인 것을 뜻한다.
DOSRAM의 데이터 유지 시간은, DOSRAM이 가지는 트랜지스터의 오프 전류(Ioff라고 표기함)의 크기에 의존한다. 예를 들어 DOSRAM의 데이터 유지 특성이 DOSRAM이 가지는 트랜지스터의 Ioff에만 의존하는 경우, DOSRAM의 데이터 유지 시간은 DOSRAM이 가지는 트랜지스터의 Ioff에 반비례한다.
DOSRAM이 가지는 트랜지스터의 Ioff가 이미 알려져 있는 경우, DOSRAM의 데이터 유지 시간은, 데이터 유지 중에 용량 소자에서 소실되는 전하량(용량 소자의 유지 용량(3.5fF)과 용량 소자에 가해지는 전압의 저하량(0.2V)의 곱에 상당하는 0.7fC)을 Ioff로 나눔으로써 산출할 수 있다. 또한 목적으로 하는 DOSRAM의 유지 시간을 설정하고, 상술한 전하량 0.7fC를 상기 유지 시간으로 나눔으로써, DOSRAM이 가지는 트랜지스터에 요구되는 Ioff를 추정할 수 있다. 유지 시간의 목표를 1시간으로 하는 경우, 트랜지스터에 요구되는 Ioff는 약 200zA(200×10-21A)가 된다. Ioff가 200zA가 되도록 게이트 전압(Vg(off)라고 표기함)을 조정함으로써, 넓은 온도 범위에서 동작 주파수가 높은 DOSRAM으로 할 수 있다.
우선, 시료 1에서 트랜지스터의 ID-VG 측정을 수행하였다. ID-VG 측정은 트랜지스터의 드레인 전위 VD를 +1.2V로, 소스 전위 VS를 0V로, 게이트 전위 VG를 -1.0V에서 +3.3V까지 소인함으로써 수행하였다. 제 2 게이트 전압 VBG는 -2.2V로 고정하였다. 또한 제 2 게이트 전압 VBG=-2.2V는 85℃의 측정에서, 시료 1의 트랜지스터의 유지 시간이 1시간 이상이 되도록 추정한 것이다. 측정 온도는 -40℃, 27℃, 85℃의 3레벨로 하였다.
시료 1은 측정 대상의 트랜지스터가 형성된 5인치Х5인치의 기판을 상기 각 온도로 설정한 서모 척(thermochuck) 위에 고정한 상태에서 트랜지스터의 ID-VG 측정을 실시하였다. 또한 각 설정 온도에서 18개의 소자를 측정하였다.
얻어진 ID-VG 곡선으로부터 트랜지스터의 시프트 전압(Vsh) 및 서브스레숄드 스윙값(Svalue)을 산출하였다. 시프트 전압(Vsh)이란, 트랜지스터의 ID-VG 커브에서, 커브의 기울기가 최대인 점에서의 접선이 ID=1pA인 직선과 교차되는 VG로 정의된다.
본 트랜지스터는 실시형태 1의<반도체 장치의 제작 방법>에서 제시한 바와 같이, 채널 형성 영역에 금속 산화물이 사용되어 있다. 채널 형성 영역에 금속 산화물을 사용한 트랜지스터는, 예를 들어 채널 형성 영역에 Si을 사용한 트랜지스터와 비교하여, 비도통 상태에서의 누설 전류가 매우 작다. 그러므로 채널 형성 영역에 금속 산화물을 사용한 트랜지스터는 실측에 의하여 Ioff를 검출하기가 어려운 경우가 있다. 본 트랜지스터에서도 Ioff의 실측은 어려웠기 때문에, 상술한 ID-VG 커브로부터 얻어진 Vsh 및 Svalue에서, 식(1)을 사용한 외삽에 의하여 Ioff가 200zA가 되는 Vg(off)를 추정하였다. 시료 1은 Vg(off)=-0.72V가 되었다. 또한 식(1)에 나타낸 바와 같이, 트랜지스터의 오프 전류가 VG=Vg(off)에 도달할 때까지, Svalue에 따라 ID가 단조 감소되는 것으로 가정하였다.
[수학식 1]
Figure pct00001
여기서 DOSRAM 동작 주파수의 추정 방법에 대하여 설명한다. DOSRAM 동작 주파수는 DOSRAM의 데이터 기록 사이클의 역수이다. DOSRAM의 데이터 기록 사이클은 DOSRAM이 가지는 용량 소자의 충전 시간 등에 의하여 설정되는 파라미터이다. 본 실시예에서는, DOSRAM의 데이터 기록 사이클(DOSRAM 동작 주파수의 역수)의 40%에 상당하는 시간을 DOSRAM이 가지는 용량 소자의 충전 시간으로 설정하였다.
DOSRAM 동작 주파수는 DOSRAM이 가지는 용량 소자의 충전 시간에 의존한다. 따라서 DOSRAM 동작 주파수의 추정 시, 우선 DOSRAM이 가지는 용량 소자의 충전 시간을 사전에 파악할 필요가 있다. 본 실시예에서는 DOSRAM이 가지는 용량 소자(유지 용량 3.5fF)에 0.52V 이상의 전위가 인가된 상태를 상기 용량 소자가 "충전된 상태"로 정의하였다. 따라서 본 실시예에서는 DOSRAM의 데이터 기록 동작의 시작부터 상기 용량 소자에 인가되는 전위가 0.52V에 도달할 때까지의 시간이, DOSRAM이 가지는 용량 소자의 충전 시간에 상당한다.
DOSRAM이 가지는 용량 소자의 충전 시간은, DOSRAM 데이터 기록 시에 DOSRAM이 가지는 트랜지스터의 ID의 크기에 의존한다. 그래서 본 실시예에서는 DOSRAM 데이터 기록 시에 DOSRAM이 가지는 트랜지스터에 인가되는 것이 상정되는 전위(도 38의 (A) 참조)를 본 발명의 일 형태에 따른 트랜지스터에 실제로 인가함으로써 DOSRAM 데이터 기록 동작을 재현하고, 이때의 트랜지스터의 ID를 측정하였다. 도 38의 (A)에서는 용량 소자(Cs)에 트랜지스터(Tr1)를 통하여 데이터를 기록하는 경우를 상정하였다. D는 드레인을, G는 게이트를, S는 소스를 각각 나타낸다. 트랜지스터(Tr1)의 소스의 전위(용량 소자(Cs)에 인가되는 전압)를 VS로 한다. 트랜지스터(Tr1)를 온으로 함으로써, 전류 ID가 흐르고 용량 소자(Cs)가 충전된다. 시료 1에 대해서는 트랜지스터가 온이 되는 게이트 전위 Vg(on)를 Vg(off)+2.97V로 하였다. 즉 게이트 전위 Vg(on)를 -0.72V+2.97V=+2.25V로, 드레인 전위 Vd를 +1.08V로 하고, 소스 전위 Vs를 0V에서 +0.52V까지 소인함으로써 트랜지스터의 ID 측정을 수행하였다. 백 게이트 전압 VBG는 -2.2V로 고정하였다. 측정 온도는 -40℃, 27℃, 85℃의 3레벨로 하였다.
DOSRAM의 충전이 시작되고 VS가 기록 판정 전압 VCS에 도달하였을 때 충전이 완료되었다고 간주한다. 이때의 시간을 충전 시간 tW로 한다(도 38의 (B) 참조). DOSRAM이 가지는 유지 용량 Cs[F]의 용량 소자에 충전되는 전하를 Q[C], 충전 시간을 tW[sec], 충전에 의하여 용량 소자에 인가되는 전위를 Vcs(=Vs)[V], DOSRAM이 가지는 트랜지스터의 드레인 전류를 ID[A]로 한 경우, 각 파라미터 간에서는 이하의 식(2)의 관계가 이루어진다.
[수학식 2]
Figure pct00002
식(2)을 변형함으로써, DOSRAM이 가지는 용량 소자의 충전 시간 tW를 이하의 식(3)으로 나타낼 수 있다(도 38의 (C) 참조).
[수학식 3]
Figure pct00003
본 실시예에서는, 수학식(3)의 Cs에 3.5fF, Vcs에 +0.52V, 상술한 ID-VS 측정으로 얻어진 ID를 대입하여 DOSRAM이 가지는 용량 소자의 충전 시간 tW를 산출하였다.
DOSRAM의 동작 주파수(f)와 충전 시간 tw의 관계를 식(4)으로 나타낼 수 있다.
[수학식 4]
Figure pct00004
수학식(4)에 있어서 A는 계수이다. DOSRAM에서는 한 번의 동작의 시간 중, 기록에 걸리는 시간은 40%로 상정되기 때문에, 본 실시예에서는 tw가 2.0nsec를 초과하는 경우에는 계수 A를 0.4로 고정하였다. 또한 tw가 2.0nsec 이하가 되면, 메모리의 주변 회로에서의 신호 지연의 영향을 무시할 수 없기 때문에, 그 영향을 고려하여 계수 A를 설정할 필요가 있다. 메모리의 주변 회로에서의 신호 지연의 영향을 고려하여 산출한 결과를 표 1에 나타내었다. 또한 주변 회로는 2.5GHz의 클록으로 동작하는 것으로 상정하였다.
[표 1]
Figure pct00005
상술한 방법에 의하여 시료 1을 측정하여, 동작 주파수를 산출하였다. 도 39에, 시료 1에서의 동작 주파수와 데이터 유지 시간의 상관을 나타내었다. 도 39에서는, 가로축에 데이터 유지 시간[sec]을, 세로축에 동작 주파수[MHz]을 취하였다. 여기서 도 39의 굵은 점선은 유지 시간 1시간을 나타내고, 도 39의 가는 점선은 동작 주파수 200MHz를 나타낸다. 도 39에 나타낸 바와 같이, 18개의 시료 1은 모두, 85℃ 측정에서의 데이터 유지 시간이 1시간 이상이고, 또한 -40℃ 측정에서의 동작 주파수가 200MHz 이상이었다.
또한 도 40의 (A)에, 시료 1에서의 Svalue와 Vsh의 상관을 나타내었다. 도 40의 (A)에서는, 가로축에 Vsh[V]를, 세로축에 Svalue[V/dec]를 취하였다. 도 40의 (A)의 점선은 데이터 유지 시간 1시간 이상의 경계를 나타내고, 상기 점선보다 아래에 위치하는 소자는 데이터 유지 시간이 1시간 이상이다. 도 40의 (A)에 나타낸 바와 같이, 18개의 시료 1은 모두, 데이터 유지 시간이 1시간 이상이었다.
또한 도 40의 (B)에, 시료 1에서의 전계 효과 이동도 μFE와 문턱값 Vth의 상관을 나타내었다. 도 40의 (B)에서는, 가로축에 Vth[V]를, 세로축에 μFE[cm2/Vs]를 취하였다. 도 40의 (B)에 나타낸 바와 같이, 18개의 시료 1은 모두, 전계 효과 이동도 μFE가 10cm2/Vs 이상이고, 문턱값 Vth가 0.3V 이상으로, 양호한 전기 특성을 나타내었다.
본 실시예에 제시된 구성, 방법 등은 적어도 그 일부를, 본 명세서 중에 기재하는 다른 실시형태, 다른 실시예 등과 적절히 조합하여 실시할 수 있다.
(실시예 2)
본 실시예에서는 도 41의 (A)에 나타낸 구조를 가지는 시료 2A 및 시료 2B, 그리고 도 41의 (B)에 나타낸 구조를 가지는 시료 2C 및 시료 2D를 제작하고, 이들 시료의 시트 저항을 측정한 결과에 대하여 설명한다.
도 41의 (A)에 나타낸 구조는 기판(10)과, 기판(10) 위의 산화물(12)과, 산화물(12) 위의 산화물(14)과, 산화물(14) 위의 도전체(16)와, 도전체(16) 위의 절연체(18)를 가진다. 여기서 도 41의 (A)에 나타낸 구조는, 도 22에 나타낸 트랜지스터(200)의 소스 또는 드레인 근방의 구조에 대응한다. 즉 산화물(12)은 산화물(230b)에, 산화물(14)은 산화물(243)에, 도전체(16)는 도전체(242)에, 절연체(18)는 절연체(275)에 대응한다.
또한 도 41의 (B)에 나타낸 구조는 기판(10)과, 기판(10) 위의 산화물(12)과, 산화물(12) 위의 산화물(20)과, 산화물(20) 위의 산화물(22)과, 산화물(22) 위의 절연체(24)를 가진다. 여기서 도 41의 (B)에 나타낸 구조는, 도 22에 나타낸 트랜지스터(200)의 채널 형성 영역 근방의 구조에 대응한다. 즉 산화물(12)은 산화물(230b)에, 산화물(20)은 산화물(230c)에, 산화물(22)은 산화물(230d)에, 절연체(24)는 절연체(250)에 대응한다.
우선, 도 41의 (A)에 나타낸 시료 2A 및 시료 2B의 제작 방법에 대하여 설명한다.
우선, 시료 2A 및 시료 2B에 있어서, 기판(10)으로서 석영 기판을 준비하였다. 그리고 기판(10) 위에 산화물(12)로서 In-Ga-Zn 산화물을 성막하고, 외기에 노출시키지 않고 연속하여 산화물(12) 위에 산화물(14)로서 In-Ga-Zn 산화물을 성막하였다.
산화물(12)은 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하여, DC 스퍼터링법에 의하여 막 두께가 100nm가 되도록 성막하였다. 또한 산화물(12)의 성막에서는, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
산화물(14)은 In:Ga:Zn=1:3:4[원자수비]의 타깃을 사용하여, DC 스퍼터링법에 의하여 막 두께가 2nm가 되도록 성막하였다. 또한 산화물(14)의 성막에서는, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
다음으로 시료 2A 및 시료 2B에 대하여, 질소 분위기에 있어서 400℃의 온도에서 1시간의 열처리를 수행하고, 외기에 노출시키지 않고 연속하여, 산소 분위기에 있어서 400℃의 온도에서 1시간의 열처리를 수행하였다.
다음으로 시료 2A 및 시료 2B에 있어서, 산화물(14) 위에 도전체(16)로서 질화 탄탈럼을 성막하였다. 도전체(16)는 질소 가스를 포함하는 분위기에서, 탄탈럼 타깃을 사용하여, DC 스퍼터링법에 의하여 막 두께가 20nm가 되도록 성막하였다.
다음으로 시료 2A 및 시료 2B에 있어서, 도전체(16) 위에 절연체(18)로서 산화 알루미늄을 성막하였다. 절연체(18)는 스퍼터링법에 의하여 성막한, 막 두께 5nm의 산화 알루미늄과, 그 위에 ALD법에 의하여 성막한, 막 두께 3nm의 산화 알루미늄의 적층막으로 하였다.
다음으로 시료 2B에 마이크로파 처리를 수행하였다. 마이크로파 처리에서는 처리 가스로서 아르곤 가스 150sccm 및 산소 가스 50sccm을 사용하고, 전력을 4000W로 하고, 압력을 400Pa로 하고, 처리 온도를 400℃로 하고, 처리 시간을 600초로 하였다. 여기서 마이크로파 처리에 사용한 마이크로파 처리 장치의 체임버의 석영 판의 면적은 2000cm2이었다. 따라서 상기 마이크로파 처리에서의 전력 밀도 PD는 2W/cm2가 된다.
다음으로 도 41의 (B)에 나타낸 시료 2C 및 시료 2D의 제작 방법에 대하여 설명한다.
산화물(12)을 성막할 때까지는 시료 2A 및 시료 2B의 제작 방법과 같기 때문에 상기 제작 방법을 참조하기 바란다.
다음으로 시료 2C 및 시료 2D에 대하여, 질소 분위기에 있어서 400℃의 온도에서 1시간의 열처리를 수행하고, 외기에 노출시키지 않고 연속하여, 산소 분위기에 있어서 400℃의 온도에서 1시간의 열처리를 수행하였다.
다음으로 시료 2C 및 시료 2D에 있어서, 산화물(12) 위에 산화물(20)로서 In-Ga-Zn 산화물을 성막하고, 외기에 노출시키지 않고 연속하여 산화물(20) 위에 산화물(22)로서 In-Ga-Zn 산화물을 성막하였다.
산화물(20)은 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하여, DC 스퍼터링법에 의하여 막 두께가 5nm가 되도록 성막하였다. 또한 산화물(20)의 성막에서는, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
산화물(22)은 In:Ga:Zn=1:3:4[원자수비]의 타깃을 사용하여, DC 스퍼터링법에 의하여 막 두께가 5nm가 되도록 성막하였다. 또한 산화물(22)의 성막에서는, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
다음으로 시료 2C 및 시료 2D에 있어서, 산화물(22) 위에 절연체(24)로서 산화질화 실리콘을 성막하였다. 절연체(24)는 PECVD법에 의하여 막 두께가 10nm가 되도록 성막하였다.
마지막으로 시료 2D에 마이크로파 처리를 수행하였다. 마이크로파 처리에서는 처리 가스로서 아르곤 가스 150sccm 및 산소 가스 50sccm을 사용하고, 전력을 4000W로 하고, 압력을 400Pa로 하고, 처리 온도를 400℃로 하고, 처리 시간을 600초로 하였다. 여기서 마이크로파 처리에 사용한 마이크로파 처리 장치의 체임버의 석영 판의 면적은 2000cm2이었다. 따라서 상기 마이크로파 처리에서의 전력 밀도 PD는 2W/cm2가 된다.
상기와 같이 제작한 시료 2A 내지 시료 2D에 있어서, 각 시료에서 산화물(12)의 상면이 노출되도록, 절연체(18), 도전체(16), 및 산화물(14), 또는 절연체(24), 산화물(22), 및 산화물(20)을 에칭에 의하여 제거하였다.
산화물(12)의 상면이 노출된 시료 2A 내지 시료 2D에 대하여, 산화물(12) 상면의 일부 제거와, 시트 저항 측정을 반복하여 수행하였다. 시료 2A, 시료 2B, 시료 2C, 및 시료 2D에서의 산화물(12)의 상면으로부터의 깊이와, 시트 저항의 상관에 대하여 도 42의 (A), (B), 도 43의 (A) 및 (B)에 나타내었다. 도 42의 (A) 및 (B), 도 43의 (A) 및 (B)는 가로축에 산화물(12)의 상면으로부터의 깊이[nm]를, 세로축에 시트 저항[Ω/□]을 취하였다. 또한 도 42의 (A) 및 (B), 도 43의 (A) 및 (B)에 나타낸 점선은 시트 저항 측정기의 측정 상한(6.0×106Ω/□)을 나타낸다.
도 42의 (A) 및 (B)에 나타낸 바와 같이, 산화물(12)이 도전체(16)로 덮인 상태에서 마이크로파 처리를 수행하여도, 산화물(12)의 표면 및 내부에서의 시트 저항에 변화는 보이지 않는다.
그러나 도 43의 (A) 및 (B)에 나타낸 바와 같이, 산화물(12)이 도전체로 덮이지 않은 상태에서 마이크로파 처리를 수행함으로써, 산화물(12)의 표면 및 내부에서의 시트 저항은 측정 상한까지 증가된다.
또한 시료 2A 내지 시료 2D에 대하여, SIMS 분석 장치를 사용하여 수소 농도의 평가를 수행하였다. 또한 분석은 각 시료의 표면 측으로부터 수행하였다. 시료 2A 및 시료 2B의 SIMS 분석 결과를 도 44의 (A)에, 시료 2C 및 시료 2D의 SIMS 분석 결과를 도 44의 (B)에 나타내었다.
도 44의 (A) 및 (B)는 각 시료의 산화물(12)의 깊이 방향의 수소 농도 프로파일을 나타낸 것이다. 도 44의 (A) 및 (B)에서는, 가로축은 산화물(12)의 상면으로부터의 깊이[nm]를, 세로축은 막 내의 수소 농도[atoms/cm3]를 나타낸다. 또한 도 44의 (A) 및 (B)에 나타낸 점선 B.G는 SIMS 분석의 백그라운드 레벨을 나타낸다.
도 44의 (A)에 나타낸 바와 같이, 산화물(12)이 도전체(16)로 덮인 상태에서 마이크로파 처리를 수행하여도, 산화물(12)의 내부에서의 수소 농도에 변화는 보이지 않는다.
그러나 도 44의 (B)에 나타낸 바와 같이, 산화물(12)이 도전체로 덮이지 않은 상태에서 마이크로파 처리를 수행함으로써, 산화물(12)의 표면 및 내부에서의 수소 농도가 저감된다.
본 실시예 서두에서 설명한 바와 같이, 시료 2A 및 시료 2B는 상기 실시형태에서 도 22에 나타낸 트랜지스터(200)의 소스 또는 드레인에 대응한다. 한편 시료 2C 및 시료 2D는 상기 실시형태에서 도 22에 나타낸 트랜지스터(200)의 채널 형성 영역에 대응한다. 즉 산화물(230b)에 마이크로파 처리를 수행함으로써, 산화물(230b)에서 소스 전극 또는 드레인 전극과 중첩된 영역은 저저항이 유지되고, 도전체와 중첩되지 않은 채널 형성 영역은 고저항화되는 것을 알 수 있다. 또한 소스 전극 또는 드레인 전극과 중첩된 영역은 수소 농도가 유지되고, 채널 형성 영역의 수소 농도는 저감되는 것을 알 수 있다. 즉 마이크로파 처리에 의하여, 산화물 반도체의 채널 형성 영역은 캐리어 농도가 저감되어 i형이 되고, 소스 또는 드레인은 캐리어 농도가 유지되어 n형을 유지하는 것을 알 수 있다.
본 실시예에 제시된 구성, 방법 등은 적어도 그 일부를, 본 명세서 중에 기재하는 다른 실시형태, 다른 실시예 등과 적절히 조합하여 실시할 수 있다.
(실시예 3)
본 실시예에서는 도 45에 나타낸 구조를 가지는 시료 3A 내지 시료 3I를 제작하고, 이들 시료의 캐리어 농도를 측정한 결과에 대하여 설명한다.
여기서 도 45에 나타낸 구조는 기판(10)과, 기판(10) 위의 산화물(12)과, 산화물(12) 위의 절연체(24)를 가진다. 여기서 도 45에 나타낸 구조는, 도 1에 나타낸 트랜지스터(200)의 채널 형성 영역 근방의 구조에 대응한다. 즉 산화물(12)은 산화물(230b)에, 절연체(24)는 절연체(250)에 대응한다.
다음으로 도 45에 나타낸 시료 3A 내지 시료 3I의 제작 방법에 대하여 설명한다.
우선, 시료 3A 내지 시료 3I에 있어서, 기판(10)으로서 석영 기판을 준비하고, 기판(10) 위에 산화물(12)을 성막하였다.
산화물(12)은 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하여, DC 스퍼터링법에 의하여 막 두께가 35nm가 되도록 성막하였다. 또한 산화물(12)의 성막에서는, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
다음으로 시료 3A 내지 시료 3I에 대하여, 질소 분위기에 있어서 400℃의 온도에서 1시간의 열처리를 수행하고, 그 후 외기에 노출시키지 않고 연속하여, 산소 분위기에 있어서 400℃의 온도에서 1시간의 열처리를 더 수행하였다.
다음으로 시료 3A 내지 시료 3I에 있어서, 산화물(12) 위에 절연체(24)를 성막하였다. 절연체(24)는 PECVD법에 의하여 막 두께가 10nm가 되도록 성막하였다.
다음으로 시료 3B 내지 시료 3I에 마이크로파 처리를 수행하였다. 마이크로파 처리는 전력을 4000W로 하고, 압력을 400Pa로 하고, 처리 온도를 400℃로 하고, 처리 시간을 600초로 하였다. 여기서 마이크로파 처리에 사용한 마이크로파 처리 장치의 체임버의 석영 판의 면적은 2000cm2이었다. 따라서 상기 마이크로파 처리에서의 전력 밀도 PD는 2W/cm2가 된다. 또한 처리 가스로서 아르곤 가스와 산소 가스를 사용하였고, 시료 3B 내지 시료 3I의 아르곤 가스 유량, 산소 가스 유량, 및 처리 가스 중의 산소 가스의 유량비를 표 2에 나타내었다.
[표 2]
Figure pct00006
상기와 같이 제작한 시료 3A 내지 시료 3I에 있어서, 각 시료에서 산화물(12) 상면의 일부가 노출되도록, 절연체(24)의 일부를 드라이 에칭 처리에 의하여 제거하였다. 또한 각 시료에 있어서, 노출된 산화물(12)의 일부에 접하여, 전극으로서 기능하는 Ti-Al 합금막을 형성하였다.
상기와 같이 제작한 시료 3A 내지 시료 3I에서, TOYO Corporation이 제조한 홀 효과 측정기 "ResiTest 8400 series"를 사용하여 캐리어 농도를 측정하였다. 시료 3A 내지 시료 3I의 캐리어 농도[1/cm3]를 도 46에 나타내었다.
도 46에 나타낸 바와 같이, 산소 가스 유량비 0%에서 마이크로파 처리를 수행한 시료 3B에서는 마이크로파 처리를 수행하지 않은 시료 3A보다 캐리어 농도가 높았다. 한편 산소 가스 유량비를 10% 이상으로 하여 마이크로파 처리를 수행한 시료 3C 내지 시료 3I에서는 캐리어 농도가 측정 하한(1.0×1012/cm3) 이하가 되고, 시료 B보다 캐리어 농도가 현저하게 낮았다.
이와 같이, 산소 가스를 포함하는 분위기, 바꿔 말하면 산소 유량비가 0%보다 크고 100% 이하인 분위기에서 마이크로파 처리를 수행함으로써, 산화물 반도체의 채널 형성 영역의 캐리어 농도를 저하시켜, i형 또는 실질적으로 i형으로 할 수 있다. 또한 산소 유량비가 0%보다 크고 50% 이하인 분위기에서, 더 바람직하게는 산소 유량비가 10% 이상 40% 이하인 분위기에서, 더 바람직하게는 산소 유량비가 10% 이상 30% 이하인 분위기에서 마이크로파 처리를 수행하면 좋다. 이에 의하여, 산화물 반도체의 채널 형성 영역의 캐리어 농도를 충분히 저하시키고, 또한 산화물 반도체, 소스 전극, 및 드레인 전극이 과잉량의 산소 가스에 노출되는 것을 방지할 수 있다.
본 실시예에 제시된 구성, 방법 등은 적어도 그 일부를, 본 명세서 중에 기재하는 다른 실시형태, 다른 실시예 등과 적절히 조합하여 실시할 수 있다.
(실시예 4)
본 실시예에서는 도 47에 나타낸 구조를 가지는 시료 4A 및 시료 4B를 제작하고, 이들 시료를 일정 광전류법(CPM: Constant photocurrent method) 측정을 사용하여 분석한 결과에 대하여 설명한다.
도 47에 나타낸 구조(910)는 기판(911)과, 기판(911) 위의 절연체(912)와, 절연체(912) 위의 절연체(913)와, 절연체(913) 위의 산화물(914)과, 산화물(914) 위의 도전체(915)(도전체(915a) 및 도전체(915b))와, 산화물(914) 및 도전체(915) 위의 절연체(916)를 가진다. 여기서 구조(910)는, 도 1에 나타낸 트랜지스터(200)의 채널 형성 영역 근방의 구조에 대응한다. 즉 절연체(913)는 절연체(224)에, 산화물(914)은 산화물(230b)에, 절연체(916)는 절연체(250)에 대응한다.
다음으로 각 시료의 제작 방법에 대하여 설명한다.
우선, 기판(911)으로서 석영 기판을 준비하였다. 이어서 기판(911) 위에 절연체(912)로서, ALD법에 의하여 막 두께 10nm의 산화 알루미늄막을 성막하였다.
다음으로 절연체(912) 위에 절연체(913)로서, CVD법에 의하여 막 두께 100nm의 산화질화 실리콘막을 성막하였다.
이어서 절연체(913) 위에 산화물(914)로서, 스퍼터링법에 의하여 In, Ga, 및 Zn을 포함하는 막 두께 40nm의 산화물을 성막하였다. 산화물(914)은 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하여, DC 스퍼터링법에 의하여 성막하였다. 또한 산화물(914)의 성막에서는, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
이어서, 질소 분위기에 있어서 400℃의 온도에서 1시간의 가열 처리를 수행한 후, 산소 분위기로 전환하고, 산소 분위기에 있어서 400℃의 온도에서 1시간의 가열 처리를 수행하였다.
다음으로 산화물(914) 위에 도전체(915)가 되는 도전막으로서, 스퍼터링법에 의하여 막 두께 30nm의 텅스텐막을 성막하였다. 이어서 상기 도전막을 가공하여, 전극으로서 기능하는 도전체(915a) 및 도전체(915b)를 형성하였다.
이어서, 도전체(915) 및 산화물(914) 위에 절연체(916)를 형성하였다. 절연체(916)가 되는 절연막으로서, CVD법에 의하여 막 두께 10nm의 산화 실리콘막을 성막하였다. 이어서 도전체(915)의 일부를 노출시키도록, 상기 절연막의 일부를 개구하여 절연체(916)를 형성하였다.
마지막으로, 시료 4A 및 시료 4B에 마이크로파 처리를 수행하였다. 마이크로파 처리에서는 처리 가스로서 아르곤 가스 150sccm 및 산소 가스 50sccm을 사용하고, 전력을 4000W로 하고, 압력을 400Pa로 하고, 처리 온도를 400℃로 하였다. 여기서 마이크로파 처리에 사용한 마이크로파 처리 장치의 체임버의 석영 판의 면적은 2000cm2이었다. 따라서 상기 마이크로파 처리에서의 전력 밀도 PD는 2W/cm2가 된다. 시료 4A에서는 처리 시간을 10분으로 하고, 시료 4B에서는 처리 시간을 30분으로 하였다.
이상의 공정을 통하여, 본 실시예의 시료 4A 및 시료 4B를 제작하였다.
시료 4A 및 시료 4B에 대하여 CPM 측정을 수행하여, 각 시료의 산화물(914)의 국재준위(局在準位)를 평가하였다. 또한 CPM 측정에서는 분석 장치로서, Bunkoukeiki Co., Ltd.가 제조한 서브 갭 광 흡수 스펙트럼 측정 시스템(SGA-5형)을 사용하였다.
또한 CPM 측정에서는 국재준위에서의 광 흡수량을 고감도로 측정하여, 국재준위의 밀도, 또는 국재준위에 기인하는 흡수를 시료 간에서 상대적으로 비교할 수 있다. 구체적으로는 산화물(914)에 접하여 제공된 한 쌍의 전극으로서 기능하는 도전체(915a)와 도전체(915b) 사이에 전압을 인가한 상태로, 광전류의 값이 일정하게 되도록 단자 간의 시료면에 조사하는 단색광의 광량을 조정하고, 상기 단색광의 조사 광량에서 흡수 계수를 도출하였다. 또한 상기 단색광은 파장 350nm 내지 750nm의 범위에서, 장파장에서 단파장으로 향하여 10nm 간격으로 소인하여 조사하였다. 또한 CPM 측정에 의하여 얻어진, 파장(에너지)에 대한 흡수 계수의 추이(推移)를 CPM 스펙트럼이라고 부르는 경우가 있다.
또한 본 실시예에서는 흡수 계수의 도출을 단색광의 각 파장에서 수행하였다. CPM 측정에 있어서, 에너지(파장으로부터 환산)에서의 흡수 계수는 국재준위 밀도에 따라 증가한다. 또한 CPM 스펙트럼의 곡선 중, 가전자대 측의 밴드 테일에 기인하는 광 흡수(우르바흐 테일(Urbach tail)이라고도 함)보다 흡수 계수가 큰 영역을 적분함으로써, 시료의 국재준위에 기인하는 흡수를 도출할 수 있다.
시료의 국재준위에 기인하는 흡수 α는, 구체적으로 이하의 식에서 산출할 수 있다.
[수학식 5]
Figure pct00007
여기서 E는 에너지, αCPM은 CPM 측정에 의하여 얻어진 흡수 계수를 나타내고, αU는 우르바흐 테일의 흡수 계수를 나타낸다.
여기서 시료 4A의 CPM 측정의 결과를 도 48의 (A)에, 시료 4B의 CPM 측정의 결과를 도 48의 (B)에 나타내었다. 도 48의 (A) 및 (B)에서는, 가로축에 조사한 단색광의 에너지[eV]를, 세로축에 흡수 계수 αCPM[cm-1]를 취하였다. 또한 도 48의 (A) 및 (B)의 실선은 CPM 곡선을 나타내고, 파선은 우르바흐 테일을 나타낸다.
도 48의 (A) 및 (B)에 나타낸 바와 같이, 시료 4A 및 시료 4B는 모두, 깊은 준위에서 CPM 곡선과 우르바흐 테일이 분리되었다. 이는 결함에 기인하는 국재준위(이하 결함 준위라고 부름)에 의한 흡수인 것으로 추측된다. 상기 수학식에서 산출한 결과, 시료 4A의 결함 준위의 흡수 계수는 4.75×10-3[cm-1], 시료 4B의 결함 준위의 흡수 계수는 1.62×10-3[cm-1]이 되었다.
시료 4A 및 시료 4B의 결함 준위의 흡수 계수의 크기는 산소 결손 VO의 양에 상관한다. 따라서 시료 4B는 시료 4A보다 산소 결손 VO가 적은 것을 알 수 있다. 즉 마이크로파 처리를 장시간 수행함으로써 산소 결손 VO가 더 적게 되는 경향이 나타났다.
또한 시료 4A 및 시료 4B에서도 실시예 3과 같은 식으로 캐리어 농도의 측정을 수행하였지만, 양쪽 모두, 캐리어 농도가 측정 하한(1.0×1012/cm3) 이하가 되었다. 캐리어 농도는 VOH의 양에 상관한다. 따라서 마이크로파 처리를 수행함으로써 VOH가 저감된다.
본 실시예 서두에서 설명한 바와 같이, 시료 4A 및 시료 4B는 상기 실시형태에서 도 1에 나타낸 트랜지스터(200)의 채널 형성 영역에 대응한다. 따라서 산화물(230b)에 절연체(250) 위로부터 마이크로파 처리를 수행함으로써, 채널 형성 영역에서 산소 결손 VO 및 VOH가 저감되는 것을 알 수 있다.
다음으로 시료 4A와 같은 구조를 가지는 시료 4H를 제작하였다. 다만 시료 4H는 도전체(915)로서, 스퍼터링법에 의하여 성막한, 막 두께 20nm의 질화 탄탈럼막을 사용한 점, 및 도전체(915a) 및 도전체(915b)의 형성 후에 가열 처리를 수행한 점이 시료 4A와 상이하다. 여기서, 도전체(915a) 및 도전체(915b) 형성 후의 가열 처리로서는, 산소 분위기에 있어서 350℃의 온도에서 1시간 수행한 후, 질소 분위기로 전환하고, 질소 분위기에 있어서 350℃의 온도에서 10분간 수행하였다.
또한 시료 4H의 제작 공정을 도중까지 수행한 시료 4C 내지 시료 4F를 제작하였다. 시료 4C는 도전체(915a) 및 도전체(915b)까지 제작한 시료이다. 시료 4D는 산소 분위기에 있어서 350℃의 온도에서 1시간의 가열 처리를 더 수행한 시료이다. 시료 4E는 질소 분위기에 있어서 350℃의 온도에서 10분간의 가열 처리를 더 수행한 시료이다. 시료 4F는 절연체(916)의 성막까지 더 수행한 시료이다.
또한 마이크로파 처리의 조건이 시료 4H와 다른 시료 4G를 제작하였다. 시료 4G는 마이크로파 처리에서 처리 온도를 350℃로 한 점이 시료 4H와 상이하다.
상기 시료 4C 내지 시료 4H에 대하여, 시료 4A 및 시료 4B와 같은 방법으로 CPM 측정을 수행하여 각 시료의 산화물(914)의 국재준위를 평가하였다. CPM 측정은 각 시료의 두 군데(기판 중앙과 기판 오른쪽 위)에서 수행하였다. 또한 시료 4C 내지 시료 4H에 대하여, 시료 4A 및 시료 4B와 같은 방법으로 캐리어 농도를 측정하였다. 캐리어 농도의 측정은 각 시료의 두 군데(기판 중앙과 기판 오른쪽)에서 수행하였다.
도 49의 (A)에 CPM 측정에 의하여 얻어진, 시료 4C 내지 시료 4H의 결함 준위의 흡수 계수[cm-1]를 나타내었다. 여기서 시료 4F에 대해서는 결함 준위가 많았기 때문에 CPM 측정에 의한 평가를 할 수 없었다. 또한 도 49의 (B)에 시료 4C 내지 시료 4H의 캐리어 농도[1/cm3]를 나타내었다. 여기서 시료 4G 및 시료 4H에 대해서는 캐리어 농도가 측정 하한(1.0×1012/cm3) 이하이었다.
도 49의 (A)에 나타낸 바와 같이, 시료 4C 내지 시료 4F에서는 산소 결손 VO가 많고, 특히 절연체(916)의 성막까지 수행한 시료 4F에서는 산소 결손 VO가 현저하게 많았다. 또한 시료 4C 내지 시료 4E에서는 산소 결손 VO가 감소되는 경향이 보였기 때문에, 도전체(915)의 형성 후에 열처리를 수행함으로써 산소 결손 VO가 저감되는 경향이 나타났다. 한편 마이크로파 처리를 수행한 시료 4G 및 시료 4H에서는 산소 결손 VO가 대폭적으로 저감되었다. 특히 처리 온도를 400℃로 한 시료 4H에서는 산소 결손 VO가 현저하게 적어졌고, 결함 준위의 흡수 계수는 1.01×10-3[cm-1]이었다. 이와 같이, 마이크로파 처리 공정에 의하여 산화물(914)의 산소 결손 VO가 대폭적으로 저감되는 것을 알 수 있다.
또한 도 49의 (B)에 나타낸 바와 같이, 캐리어 농도에 대해서도 상기 산소 결손 VO와 같은 경향이 보였다. 절연체(916)의 성막까지 수행한 시료 4F에서는 캐리어 농도가 현저하게 컸지만, 마이크로파 처리를 수행한 시료 4G 및 시료 4H에서는 캐리어 농도가 측정 하한(1.0×1012/cm3) 이하로 저감되었다. 이와 같이, 마이크로파 처리 공정에 의하여 산화물(914)의 캐리어 농도도 대폭적으로 저감되는 것을 알 수 있다.
다음으로 시료 4H와 같은 구조를 가지는 시료 4L를 제작하였다. 다만 시료 4L는 도전체(915a) 및 도전체(915b) 형성 후의 가열 처리로서, 산소 분위기에 있어서 400℃의 온도에서 1시간 수행한 후, 질소 분위기로 전환하고, 질소 분위기에 있어서 400℃의 온도에서 10분간 수행한 점이 시료 4H와 상이하다.
또한 시료 4L의 제작 공정을 도중까지 수행한 시료 4I 내지 시료 4K를 제작하였다. 시료 4I는 도전체(915a) 및 도전체(915b)까지 제작한 시료이다. 시료 4J는 산소 분위기에 있어서 400℃의 온도에서 1시간의 가열 처리를 더 수행한 시료이다. 시료 4K는 질소 분위기에 있어서 400℃의 온도에서 10분간의 가열 처리를 더 수행한 시료이다.
상기 시료 4I 내지 시료 4L에 대하여, 시료 4A 및 시료 4B와 같은 방법으로 CPM 측정을 수행하여 각 시료의 산화물(914)의 국재준위를 평가하였다. CPM 측정은 각 시료의 두 군데(기판 중앙과 기판 오른쪽 위)에서 수행하였다. 또한 시료 4I 내지 시료 4L에 대하여, 시료 4A 및 시료 4B와 같은 방법으로 캐리어 농도를 측정하였다. 캐리어 농도의 측정은 각 시료의 두 군데(기판 중앙과 기판 오른쪽)에서 수행하였다.
도 50의 (A)에 CPM 측정에 의하여 얻어진, 시료 4I 내지 시료 4L의 결함 준위의 흡수 계수[cm-1]를 나타내었다. 여기서 시료 4J 및 시료 4K에 대해서는, 기판 오른쪽 위에서는 결함 준위가 많았기 때문에 CPM 측정에 의한 평가를 할 수 없었다. 또한 도 50의 (B)에 시료 4I 내지 시료 4L의 캐리어 농도[1/cm3]를 나타내었다. 여기서 시료 4L에 대해서는 캐리어 농도가 측정 하한(1.0×1012/cm3) 이하이었다.
도 50의 (A) 및 (B)에 나타낸 바와 같이, 시료 4I 내지 시료 4K에서는 시료 4C 내지 시료 4E와는 달리, 산소 결손 VO가 감소되는 경향이 보이지 않았기 때문에, 도전체(915) 형성 후의 열처리에서는 산소 결손 VO가 거의 저감되지 않았다. 그러나 시료 4L에서는 산소 결손 VO 및 캐리어 농도가 시료 4K보다 대폭적으로 저감되었다.
상기 각 시료는 상기 실시형태에서 도 1에 나타낸 트랜지스터(200)의 채널 형성 영역에 대응한다. 따라서 산화물(230b)에 절연체(250) 위로부터 마이크로파 처리 공정을 수행함으로써, 채널 형성 영역에서 산소 결손 VO 및 VOH가 확실히 저감되는 것을 알 수 있다.
본 실시예에 제시된 구성, 방법 등은 적어도 그 일부를, 본 명세서 중에 기재하는 다른 실시형태, 다른 실시예 등과 적절히 조합하여 실시할 수 있다.
(실시예 5)
본 실시예에서는 도 51에 나타낸 구조를 가지는 시료 5를 제작하고, 주사형 정전 용량 현미경법(SCM: Scanning Capacitance Microscopy)에 의하여 분석한 결과에 대하여 설명한다.
도 51에 나타낸 구조는 기판(40)과, 기판(40) 위의 절연체(42)와, 절연체(42) 위의 산화물(44)과, 산화물(44) 위의 도전체(46)와, 도전체(46) 위의 절연체(48)와, 절연체(48) 위의 절연체(50)를 가진다. 여기서 도전체(46) 및 절연체(48)는 라인 앤 스페이스 패턴으로 형성되어 있다. 도전체(46) 및 절연체(48)는 라인/스페이스=100nm/100nm 또는 라인/스페이스=60nm/60nm로 설계하였다. 따라서 절연체(50)는 도전체(46) 및 절연체(48)를 덮어 제공되고, 산화물(44)의 상면이 도전체(46)로 덮이지 않은 영역에서는 절연체(50)는 산화물(44)과 접한다.
여기서 도 51에 나타낸 구조는 도 1에 나타낸 복수개의 트랜지스터(200)가 소스 및 드레인으로 서로 직렬로 접속된 구조에 대응한다. 즉 절연체(42)는 절연체(224)에, 산화물(44)은 산화물(230b)에, 도전체(46)는 도전체(242)에, 절연체(48)는 절연체(280)에, 절연체(50)는 절연체(250)에 대응한다.
우선, 도 51에 나타낸 시료 5의 제작 방법에 대하여 설명한다.
우선, 시료 5에 있어서, 기판(40)으로서 실리콘 기판을 준비하였다. 그리고 기판(40) 위에 절연체(42)로서 산화질화 실리콘을 성막하였다. 절연체(42)는 PECVD법에 의하여 막 두께가 100nm가 되도록 성막하였다.
다음으로 절연체(42) 위에 산화물(44)로서 In-Ga-Zn 산화물을 성막하였다.
산화물(44)은 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하여, DC 스퍼터링법에 의하여 막 두께가 50nm가 되도록 성막하였다. 또한 산화물(44)의 성막에서는, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃과 기판의 간격을 60mm로 하였다.
다음으로 시료 5에 대하여, 질소 분위기에 있어서 400℃의 온도에서 1시간의 열처리를 수행하고, 그 후 외기에 노출시키지 않고 연속하여, 산소 분위기에 있어서 400℃의 온도에서 1시간의 열처리를 더 수행하였다.
다음으로 산화물(44) 위에 도전체(46)가 되는 질화 탄탈럼막을 성막하였다. 도전체(46)가 되는 질화 탄탈럼막은 질소 가스를 포함하는 분위기에서, 탄탈럼 타깃을 사용하여, DC 스퍼터링법에 의하여 막 두께가 20nm가 되도록 성막하였다.
다음으로 상기 질화 탄탈럼막 위에 절연체(48)가 되는 산화 실리콘막을 성막하였다. 절연체(48)가 되는 산화 실리콘막은 산소를 포함하는 분위기에서, 실리콘 타깃을 사용하여, 펄스 DC 스퍼터링법에 의하여 막 두께가 40nm가 되도록 성막하였다.
다음으로 상기 질화 탄탈럼막 및 상기 산화 실리콘막에 대하여 드라이 에칭 처리를 수행하여, 라인 앤 스페이스 패턴의 도전체(46) 및 절연체(48)를 형성하였다.
다음으로 산화물(44), 도전체(46), 및 절연체(48) 위에 절연체(50)로서 산화질화 실리콘을 성막하였다. 절연체(50)는 PECVD법에 의하여 막 두께가 10nm가 되도록 성막하였다.
다음으로 시료 5에 마이크로파 처리를 수행하였다. 마이크로파 처리에서는 처리 가스로서 아르곤 가스 150sccm 및 산소 가스 50sccm을 사용하고, 전력을 4000W로 하고, 압력을 400Pa로 하고, 처리 온도를 400℃로 하고, 처리 시간을 600초로 하였다. 여기서 마이크로파 처리에 사용한 마이크로파 처리 장치의 체임버의 석영 판의 면적은 2000cm2이었다. 따라서 상기 마이크로파 처리에서의 전력 밀도 PD는 2W/cm2가 된다.
상기와 같이 제작한 시료 5에 대하여, 단면 STEM 이미지의 촬영 및 SCM 분석을 수행하였다. 도 52에 시료 5의 단면 STEM 이미지를 나타내었다. 단면 STEM 이미지의 촬영은 라인/스페이스=60nm/60nm의 영역에 대하여 수행하였다. 여기서 시료 5의 단면 STEM 이미지는 Hitachi High-Technologies Corporation이 제조한 "HD-2300"을 사용하여 가속 전압을 200kV로 하여 촬영하였다.
도 53의 (A) 및 (B)에 시료 5의 SCM 극성 이미지를 나타내었다. SCM 분석은 라인/스페이스=100nm/100nm의 영역에 대하여 수행하였다. 또한 도 53의 (A)와 도 53의 (B)는, 시료 5 중의 다른 영역에 대하여 SCM 분석을 하여 얻어진 SCM 극성 이미지이다. 또한 도 53의 (A) 및 (B)에 나타낸 점선은 산화물(44), 도전체(46), 및 절연체(48)와 절연체(50)의 경계를 나타낸다.
도 53의 (A) 및 (B)에 나타낸 SCM 극성 이미지에서, 어두운 부분은 캐리어 농도가 낮고, 하얀 부분은 캐리어 농도가 높다. 산화물(44)에서, 어두운 부분은 캐리어 농도가 1016 내지 1017[cm-3] 정도, 하얀 부분은 캐리어 농도가 1019 내지 1020[cm-3] 정도인 것으로 추측된다. 다만 SCM 분석은 정성 평가이며, 상기 캐리어 농도는 기준이다.
도 53의 (A) 및 (B)에 나타낸 바와 같이, 산화물(44)에서는 도전체(46)가 중첩된 영역과, 도전체(46)가 중첩되지 않고 절연체(50)와 접한 영역에서, SCM 이미지의 명암에 명확한 차이가 확인된다. 즉 산화물(44)에서 절연체(50)가 접한 영역은 산화물(44)에서 도전체(46)가 중첩된 영역보다 캐리어 농도가 저감되어 있다.
여기서 본 실시예 서두에서 설명한 바와 같이, 시료 5는 도 1에 나타낸 복수개의 트랜지스터(200)가 소스 및 드레인으로 서로 직렬로 접속된 구조에 대응한다. 따라서 시료 5에서 산화물(44)과 도전체(46)가 중첩된 영역은 트랜지스터(200)의 소스 또는 드레인에 대응하고, 산화물(44)의 상면이 절연체(50)에 접한 영역은 트랜지스터(200)의 채널 형성 영역에 대응한다.
따라서 절연체(250)로 덮어 산화물(230b)에 마이크로파 처리를 수행함으로써, 소스 전극 또는 드레인 전극과 중첩되지 않은 채널 형성 영역에서는 캐리어 농도를 저하시킬 수 있고, 동시에 산화물(230b)에서 소스 전극 또는 드레인 전극과 중첩된 영역에서는 캐리어 농도를 유지할 수 있는 것을 알 수 있다. 즉 마이크로파 처리에 의하여, 산화물 반도체의 채널 형성 영역은 캐리어 농도가 저감되어 i형이 되고, 소스 또는 드레인은 캐리어 농도가 유지되어 n형을 유지하는 것을 알 수 있다. 바꿔 말하면 마이크로파 처리에 의하여, 산화물 반도체의 채널 형성 영역만의 캐리어 농도를 자기 정합적으로 저하시킬 수 있는 것을 알 수 있다.
본 실시예에 제시된 구성, 방법 등은 적어도 그 일부를, 본 명세서 중에 기재하는 다른 실시형태, 다른 실시예 등과 적절히 조합하여 실시할 수 있다.
BGL: 배선, BIL: 배선, CA: 용량 소자, CB: 용량 소자, CC: 용량 소자, CAL: 배선, GNDL: 배선, MC: 메모리 셀, M1: 트랜지스터, M2: 트랜지스터, M3: 트랜지스터, M4: 트랜지스터, M5: 트랜지스터, M6: 트랜지스터, RBL: 배선, RWL: 배선, SL: 배선, WBL: 배선, WOL: 배선, WWL: 배선, Tr1: 트랜지스터, 10: 기판, 12: 산화물, 14: 산화물, 16: 도전체, 18: 절연체, 20: 산화물, 22: 산화물, 24: 절연체, 40: 기판, 42: 절연체, 44: 산화물, 46: 도전체, 48: 절연체, 50: 절연체, 100: 용량 소자, 110: 도전체, 112: 도전체, 115: 도전체, 120: 도전체, 125: 도전체, 130: 절연체, 140: 도전체, 142: 절연체, 145: 절연체, 150: 절연체, 152: 절연체, 153: 도전체, 154: 절연체, 156: 절연체, 200: 트랜지스터, 200_n: 트랜지스터, 200_1: 트랜지스터, 200a: 트랜지스터, 200b: 트랜지스터, 200T: 트랜지스터, 205: 도전체, 205a: 도전체, 205A: 도전막, 205b: 도전체, 205B: 도전막, 205c: 도전체, 205C: 도전막, 210: 절연체, 212: 절연체, 214: 절연체, 216: 절연체, 217: 절연체, 218: 도전체, 222: 절연체, 224: 절연체, 230: 산화물, 230a: 산화물, 230A: 산화막, 230b: 산화물, 230B: 산화막, 230ba: 영역, 230bb: 영역, 230bc: 영역, 230c: 산화물, 230d: 산화물, 240: 도전체, 240a: 도전체, 240b: 도전체, 241: 절연체, 241a: 절연체, 241b: 절연체, 242: 도전체, 242a: 도전체, 242A: 도전막, 242b: 도전체, 242B: 도전층, 242c: 도전체, 243: 산화물, 243a: 산화물, 243A: 산화막, 243b: 산화물, 243B: 산화물층, 246: 도전체, 246a: 도전체, 246b: 도전체, 250: 절연체, 250A: 절연막, 260: 도전체, 260a: 도전체, 260b: 도전체, 265: 밀봉부, 265a: 밀봉부, 265b: 밀봉부, 271: 절연체, 271a: 절연체, 271A: 절연막, 271b: 절연체, 271B: 절연층, 271c: 절연체, 272: 절연체, 272a: 절연체, 272A: 절연층, 272b: 절연체, 273: 절연체, 273a: 절연체, 273A: 절연막, 273b: 절연체, 273B: 절연층, 273c: 절연체, 274: 절연체, 275: 절연체, 280: 절연체, 282: 절연체, 283: 절연체, 284: 절연체, 286: 절연체, 287: 절연체, 290: 메모리 디바이스, 292: 용량 디바이스, 292a: 용량 디바이스, 292b: 용량 디바이스, 294: 도전체, 294a: 도전체, 294b: 도전체, 296: 절연체, 300: 트랜지스터, 311: 기판, 313: 반도체 영역, 314a: 저저항 영역, 314b: 저저항 영역, 315: 절연체, 316: 도전체, 320: 절연체, 322: 절연체, 324: 절연체, 326: 절연체, 328: 도전체, 330: 도전체, 350: 절연체, 352: 절연체, 354: 절연체, 356: 도전체, 411: 소자층, 413: 트랜지스터층, 415: 메모리 디바이스층, 415_1: 메모리 디바이스층, 415_3: 메모리 디바이스층, 415_4: 메모리 디바이스층, 420: 메모리 디바이스, 424: 도전체, 440: 도전체, 470: 메모리 유닛, 600: 반도체 장치, 601: 반도체 장치, 610: 셀 어레이, 610_n: 셀 어레이, 610_1: 셀 어레이, 700: 전자 부품, 702: 인쇄 기판, 704: 실장 기판, 711: 몰드, 712: 랜드, 713: 전극 패드, 714: 와이어, 720: 기억 장치, 721: 구동 회로층, 722: 기억 회로층, 730: 전자 부품, 731: 인터포저, 732: 패키지 기판, 733: 전극, 735: 반도체 장치, 901: 경계 영역, 902: 경계 영역, 910: 구조, 911: 기판, 912: 절연체, 913: 절연체, 914: 산화물, 915: 도전체, 915a: 도전체, 915b: 도전체, 916: 절연체, 1001: 배선, 1002: 배선, 1003: 배선, 1004: 배선, 1005: 배선, 1006: 배선, 1100: USB 메모리, 1101: 하우징, 1102: 캡, 1103: USB 커넥터, 1104: 기판, 1105: 메모리 칩, 1106: 컨트롤러 칩, 1110: SD 카드, 1111: 하우징, 1112: 커넥터, 1113: 기판, 1114: 메모리 칩, 1115: 컨트롤러 칩, 1150: SSD, 1151: 하우징, 1152: 커넥터, 1153: 기판, 1154: 메모리 칩, 1155: 메모리 칩, 1156: 컨트롤러 칩, 1200: 칩, 1201: PCB, 1202: 범프, 1203: 마더보드, 1204: GPU 모듈, 1211: CPU, 1212: GPU, 1213: 아날로그 연산부, 1214: 메모리 컨트롤러, 1215: 인터페이스, 1216: 네트워크 회로, 1221: DRAM, 1222: 플래시 메모리, 1400: 기억 장치, 1411: 주변 회로, 1420: 행 회로, 1430: 열 회로, 1440: 출력 회로, 1460: 컨트롤 로직 회로, 1470: 메모리 셀 어레이, 1471: 메모리 셀, 1472: 메모리 셀, 1473: 메모리 셀, 1474: 메모리 셀, 1475: 메모리 셀, 1476: 메모리 셀, 1477: 메모리 셀, 1478: 메모리 셀, 2700: 제조 장치, 2701: 대기 측 기판 공급실, 2702: 대기 측 기판 반송실, 2703a: 로드록실, 2703b: 언로드록실, 2704: 반송실, 2706a: 체임버, 2706b: 체임버, 2706c: 체임버, 2706d: 체임버, 2761: 카세트 포트, 2762: 얼라인먼트 포트, 2763a: 반송 로봇, 2763b: 반송 로봇, 2801: 가스 공급원, 2802: 밸브, 2803: 고주파 발생기, 2804: 도파관, 2805: 모드 변환기, 2806: 가스관, 2807: 도파관, 2808: 슬롯 안테나판, 2809: 유전체판, 2810: 고밀도 플라스마, 2811: 기판, 2811_n: 기판, 2811_n-1: 기판, 2811_n-2: 기판, 2811_1: 기판, 2811_2: 기판, 2811_3: 기판, 2812: 기판 홀더, 2813: 가열 기구, 2815: 매칭 박스, 2816: 고주파 전원, 2817: 진공 펌프, 2818: 밸브, 2819: 배기구, 2820: 램프, 2821: 가스 공급원, 2822: 밸브, 2823: 가스 도입구, 2824: 기판, 2825: 기판 홀더, 2826: 가열 기구, 2828: 진공 펌프, 2829: 밸브, 2830: 배기구, 2900: 마이크로파 처리 장치, 2901: 석영관, 2902: 기판 홀더, 2903: 가열 수단, 5100: 정보 단말기, 5101: 하우징, 5102: 표시부, 5200: 노트북형 정보 단말기, 5201: 본체, 5202: 표시부, 5203: 키보드, 5300: 휴대용 게임기, 5301: 하우징, 5302: 하우징, 5303: 하우징, 5304: 표시부, 5305: 접속부, 5306: 조작 키, 5400: 거치형 게임기, 5402: 컨트롤러, 5500: 슈퍼컴퓨터, 5501: 랙, 5502: 계산기, 5504: 기판, 5701: 표시 패널, 5702: 표시 패널, 5703: 표시 패널, 5704: 표시 패널, 5800: 전기 냉동 냉장고, 5801: 하우징, 5802: 냉장실용 문, 5803: 냉동실용 문

Claims (17)

  1. 반도체 장치로서,
    반도체막과,
    상기 반도체막 위의 한 쌍의 차폐막과,
    상기 반도체막 위에 위치하며 상기 한 쌍의 차폐막 사이에 제공되는 절연막을 가지고,
    상기 반도체막은 한 쌍의 n형 영역과, 상기 한 쌍의 n형 영역 사이에 제공되는 i형 영역을 가지고,
    상기 n형 영역은 상기 차폐막과 중첩되고,
    상기 i형 영역은 상기 절연막과 중첩되는, 반도체 장치.
  2. 반도체 장치로서,
    반도체막과,
    상기 반도체막 위의 한 쌍의 차폐막과,
    상기 한 쌍의 차폐막 위의 보호막과,
    상기 반도체막 위에 위치하며 상기 한 쌍의 차폐막 사이에 제공되는 절연막을 가지고,
    상기 반도체막은 한 쌍의 n형 영역과, 상기 한 쌍의 n형 영역 사이에 제공되는 i형 영역을 가지고,
    상기 n형 영역은 상기 차폐막과 중첩되고,
    상기 i형 영역은 상기 절연막과 중첩되는, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 보호막은 알루미늄과 산소를 가지는, 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 차폐막은 300MHz 이상 300GHz 이하의 전자기파를 차폐하는 기능을 가지는, 반도체 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 차폐막은 탄탈럼과 질소를 가지는, 반도체 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 i형 영역은 캐리어 농도가 1×10-9cm-3 이상 1×1017cm-3 미만이고,
    상기 n형 영역은 캐리어 농도가 1×1017cm-3 이상 1×1021cm-3 이하인, 반도체 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 반도체막은 금속 산화물인, 반도체 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 반도체막은 In, Ga, 및 Zn에서 선택되는 어느 하나 또는 복수인, 반도체 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 절연막은 실리콘과 산소를 가지는, 반도체 장치.
  10. 반도체 장치의 제작 방법으로서,
    반도체막을 형성하는 제 1 공정과,
    상기 반도체막 위에 차폐막을 형성하는 제 2 공정과,
    상기 반도체막 및 상기 차폐막을 섬 형상으로 가공하는 제 3 공정과,
    상기 반도체막 및 상기 차폐막 위에 산화물 절연막을 형성하는 제 4 공정과,
    상기 산화물 절연막 및 상기 차폐막을 가공하여 상기 반도체막에 도달하는 개구부를 형성하는 제 5 공정과,
    상기 반도체막, 상기 차폐막, 및 상기 산화물 절연막에 대하여 가열 처리를 수행하는 제 6 공정과,
    상기 개구부를 덮도록 절연막을 형성하는 제 7 공정과,
    상기 절연막을 통하여 상기 반도체막에 마이크로파를 조사하는 제 8 공정을 가지고,
    상기 마이크로파의 조사는 적어도 산소를 포함하는 분위기에서 수행되고, 또한 100℃ 이상 750℃ 이하의 온도 범위에서 수행되는, 반도체 장치의 제작 방법.
  11. 제 10 항에 있어서,
    상기 마이크로파의 조사는 300℃ 이상 500℃ 이하의 온도 범위에서 수행되는, 반도체 장치의 제작 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 마이크로파의 조사는 300Pa 이상 700Pa 이하의 압력 범위에서 수행되는, 반도체 장치의 제작 방법.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 가열 처리는 제 1 가열 처리와 제 2 가열 처리를 가지고,
    상기 제 1 가열 처리는 산소 분위기에서, 300℃ 이상 500℃ 이하의 범위에서 수행되고,
    상기 제 2 가열 처리는 질소 분위기에서, 300℃ 이상 500℃ 이하의 범위에서 수행되는, 반도체 장치의 제작 방법.
  14. 제 13 항에 있어서,
    상기 제 1 가열 처리는 상기 제 2 가열 처리보다 장시간 수행되는, 반도체 장치의 제작 방법.
  15. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 절연막은 플라스마 화학 기상 성장법 또는 원자층 퇴적법을 사용하여 형성되는, 반도체 장치의 제작 방법.
  16. 제 10 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 반도체막은 금속 산화물을 가지고,
    상기 금속 산화물은 In, Ga, 및 Zn에서 선택되는 어느 하나 또는 복수를 가지고,
    상기 금속 산화물은 스퍼터링법, 원자층 퇴적법, 또는 유기 금속 화학 기상 성장법을 사용하여 형성되는, 반도체 장치의 제작 방법.
  17. 제 10 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제 8 공정 후에 제 9 공정을 더 가지고,
    상기 제 9 공정에서는 원자층 퇴적법에 의하여 산화 하프늄을 형성하는, 반도체 장치의 제작 방법.
KR1020217041369A 2019-06-14 2020-06-02 반도체 장치 및 반도체 장치의 제작 방법 KR20220020831A (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP2019111337 2019-06-14
JPJP-P-2019-111337 2019-06-14
JP2019156743 2019-08-29
JPJP-P-2019-156743 2019-08-29
JPJP-P-2019-165482 2019-09-11
JP2019165482 2019-09-11
JP2019183633 2019-10-04
JPJP-P-2019-183633 2019-10-04
JP2019239534 2019-12-27
JPJP-P-2019-239534 2019-12-27
JP2020050342 2020-03-20
JPJP-P-2020-050342 2020-03-20
PCT/IB2020/055190 WO2020250083A1 (ja) 2019-06-14 2020-06-02 半導体装置、および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
KR20220020831A true KR20220020831A (ko) 2022-02-21

Family

ID=73781334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217041369A KR20220020831A (ko) 2019-06-14 2020-06-02 반도체 장치 및 반도체 장치의 제작 방법

Country Status (5)

Country Link
US (1) US20220238719A1 (ko)
KR (1) KR20220020831A (ko)
CN (1) CN113924657A (ko)
TW (1) TW202046406A (ko)
WO (1) WO2020250083A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113491006A (zh) * 2019-02-28 2021-10-08 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TW202349459A (zh) * 2022-04-15 2023-12-16 日商半導體能源研究所股份有限公司 疊層體的製造方法及半導體裝置的製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2017115208A1 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
JP2019091872A (ja) * 2017-10-27 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路

Also Published As

Publication number Publication date
US20220238719A1 (en) 2022-07-28
JPWO2020250083A1 (ko) 2020-12-17
WO2020250083A1 (ja) 2020-12-17
CN113924657A (zh) 2022-01-11
TW202046406A (zh) 2020-12-16

Similar Documents

Publication Publication Date Title
US20230027402A1 (en) Semiconductor device and method for fabricating semiconductor device
KR20220031020A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2021198836A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021144666A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021019334A1 (ja) 半導体装置
KR20220020831A (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR20220147634A (ko) 금속 산화물, 금속 산화물의 성막 방법, 및 금속 산화물의 성막 장치
WO2021084369A1 (ja) 半導体装置
WO2021070007A1 (ja) 半導体装置
WO2021090116A1 (ja) 半導体装置およびその作製方法
WO2021038361A1 (ja) 半導体装置
KR20220120577A (ko) 반도체 장치, 반도체 장치의 제작 방법
WO2022038456A1 (ja) 半導体装置の作製方法
WO2022038453A1 (ja) 絶縁膜の改質方法、および半導体装置の作製方法
WO2022043810A1 (ja) 半導体装置およびその作製方法
WO2022043811A1 (ja) 半導体装置の作製方法
WO2022043809A1 (ja) 半導体装置の作製方法
WO2021090104A1 (ja) 半導体装置およびその作製方法
WO2021090115A1 (ja) 半導体装置
KR20230052894A (ko) 금속 산화물의 제조 방법
KR20220119606A (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN117730419A (zh) 晶体管
JP2022039096A (ja) 半導体装置およびその作製方法
KR20220143040A (ko) 금속 산화물, 금속 산화물의 형성 방법, 반도체 장치