JP3765466B2 - 光電変換素子及びフォトセンサアレイ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、光電変換素子（フォトセンサ）、及び、光電変換素子を２次元配列して構成されるフォトセンサアレイに関する。
【０００２】
【従来の技術】
従来、印刷物や写真、あるいは、指等の微細な凹凸により指紋を読み取る２次元画像の読取装置として、光電変換素子（フォトセンサ）をマトリクス状に配列して構成されるフォトセンサアレイを有する構造のものがある。このようなフォトセンサアレイとして、一般に、単結晶シリコンからなるＣＣＤ（Charge Coupled Device）等の固体撮像デバイスが用いられているが、単結晶シリコンを用いているため、製造コストが著しく高くなるという問題を有している。
【０００３】
また、ＣＣＤは、周知の通り、フォトダイオードやフォトセンサをマトリクス状に配列した構成を有し、各フォトセンサの受光部に照射された光量に対応して発生する電荷を、水平走査回路及び垂直走査回路により検出し、照射光の輝度を検知するものであるが、このようなＣＣＤを用いたフォトセンサシステムにおいては、走査された各フォトセンサを選択状態にするための選択トランジスタを個別に設ける必要があるため、センサ画素の数が増大するにしたがってシステム自体が大型化するという問題を有している。
【０００４】
そこで、近年、これらの問題を解決するための構成として、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ（以下、「ダブルゲート型フォトセンサ」という）をフォトセンサアレイに適用して、センサ画素の高密度化を図りつつ、システムの小型化及び低製造コスト化を図る試みがなされている。
【０００５】
ここで、ダブルゲート型フォトセンサ及びダブルゲート型フォトセンサを適用したフォトセンサアレイについて説明する。
図２３は、ダブルゲート型フォトセンサを適用したフォトセンサアレイの平面構成を示す概略図であり、図２４は、ダブルゲート型フォトセンサの平面構成及び断面構成を示す概略図である。なお、図２４（ａ）においては、便宜的にソース電極２（ソースラインＳＬ）及びドレイン電極３（ドレインラインＤＬ）をハッチングで示す。
【０００６】
まず、ダブルゲート型フォトセンサを適用したフォトセンサアレイについて説明すると、フォトセンサアレイの平面構成は、たとえば、図２３に示すように、ダブルゲート型フォトセンサＰＳ相互が、直交するｘ、ｙの２方向にそれぞれ所定のピッチＰspで格子（マトリクス）状に配置され、さらに、格子内部の素子間領域Ｒｐを通して、ガラス基板等の絶縁性基板面側（図面背面側；詳しくは後述する）からの光がフォトセンサアレイ上（図面前面側）に載置された被写体（検知対象物）に照射されるように考慮されている。そのため、被写体に十分な光を照射して、受光感度を向上させるためには、素子間領域Ｒｐを極力大きく確保する必要がある。
【０００７】
このようなフォトセンサアレイに適用されるダブルゲート型フォトセンサＰＳは、図２４（ａ）、（ｂ）に示すように、光が入射されると電子−正孔対が生成される半導体層１と、半導体層１の両端部にそれぞれ設けられたｎ^＋シリコン層７、８と、ｎ^＋シリコン層７、８上に設けられ、半導体層１を励起する光に対して遮光性を示すソース電極２及びドレイン電極３と、半導体層１の直上に設けられたブロック絶縁膜４と、ソース電極２及びドレイン電極３、ブロック絶縁膜４を覆う上部（トップ）ゲート絶縁膜５と、上部ゲート絶縁膜５上に設けられたトップゲート電極ＴＧと、半導体層１の直下に設けられた下部（ボトム）ゲート絶縁膜６と、下部ゲート絶縁膜６下に設けられ、半導体層１を励起する光に対して遮光性を示すボトムゲート電極ＢＧと、を有して構成されている。そして、このような構成を有するダブルゲート型フォトセンサは、ガラス基板等の透明な絶縁性基板９上に形成されている。
【０００８】
ここで、トップゲート電極ＴＧ、ブロック絶縁膜４、上部ゲート絶縁膜５、下部ゲート絶縁膜６、トップゲート電極ＴＧ上に設けられる保護絶縁膜１０は、いずれも半導体層１を励起する光に対して透過率の高い（透光性を示す）材質により構成され、一方、ソース電極２、ドレイン電極３及びボトムゲート電極ＢＧは、いずれも半導体層１を励起する光に対して透過率の極めて低い（遮光性を示す）材質により構成されている。
【０００９】
したがって、ダブルゲート型フォトセンサＰＳの上方から入射（照射）される光ｈν（図２４（ｂ）中の矢印）のみが、トップゲート電極ＴＧ及び透明な上部ゲート絶縁膜５、ブロック絶縁膜４を透過して、半導体層１に入射する。そして、半導体層１には、入射した光の量（入射光量）に応じて電子−正孔対が生成され、この電荷に応じた電圧信号を検出することにより、被写体の明暗情報を読み取ることができる。なお、ダブルゲート型フォトセンサの駆動制御方法については、具体的に後述する。
【００１０】
【発明が解決しようとする課題】
ところで、上述したような２次元画像の読取装置への適用が検討されているダブルゲート型フォトセンサやフォトセンサアレイにおいては、次のような問題点を有している。
【００１１】
（イ）図２４に示したダブルゲート型フォトセンサＰＳの構成において、フォトセンサとしてのトランジスタ特性（トランジスタ感度または受光感度）は、チャネル領域を規定する諸寸法、すなわち、半導体層１のチャネル長Ｌ_０とチャネル幅Ｗ_０との比に基づいて設定される。
具体的には、フォトセンサのトランジスタ特性を決定する指標となるソース−ドレイン電流値Ｉdsは、一般に、次の式で表される。
Ｉds ∝ Ｗ_０／Ｌ_０ （１）
ここで、図２４に示した構成においては、チャネル長Ｌ_０は、チャネル長方向（図面左右方向）のブロック絶縁膜４の長さに一致する。
【００１２】
また、ダブルゲート型フォトセンサＰＳは、入射光量に応じて半導体層１内に生成される電荷（キャリヤ）に基づいて流れる上記ドレイン電流Ｉdsにより、変位するドレイン電極３の電圧を読み取って画像を認識するように構成されているので、被写体の画像を高いコントラスト比で明確に認識するためには、被写体のうち、暗い部分に位置するダブルゲート型フォトセンサＰＳのドレイン電流Ｉdsと、より明るい部分に位置するダブルゲート型フォトセンサＰＳのドレイン電流Ｉdsとの差を大きくする必要がある。
【００１３】
ここで、上記（１）式に示したように、ダブルゲート型フォトセンサＰＳのトランジスタ特性を決定するソース−ドレイン電流値Ｉdsは、半導体層１のチャネル幅Ｗ_０及びチャネル長Ｌ_０の比に基づいて決定されるため、ダブルゲート型フォトセンサＰＳのトランジスタ特性（トランジスタ感度）を向上させるためには、Ｗ_０／Ｌ_０比をできるだけ大きく設計する方が望ましいことになる。
【００１４】
一方、ダブルゲート型フォトセンサＰＳに高いトランジスタ特性を設定すると、Ｗ_０／Ｌ_０比が大きくなるため、半導体層１の平面構造は、図２４（ａ）に示したように、必然的にチャネル幅Ｗ_０が相対的に長く、チャネル長Ｌ_０が相対的に短い長方形形状にならざるを得ない。また、ダブルゲート型フォトセンサＰＳは、半導体層１に入射された光のみを検知するので、図２４（ｂ）に示したように、半導体層１のうち、遮光性を示すソース電極２及びドレイン電極３により覆われていない部分のみが、上方から入射する光ｈνを検知することになる。
【００１５】
したがって、図２５に示すように、半導体層１の光を入射できる領域（以下、「入射有効領域」という）Ｉp_０の形状は、短辺の長さがチャネル長Ｌ_０よりも短いＫ_０となり、長辺の長さがほぼＷ_０となる略長方形形状になる。ここで、短辺の長さＫ_０は、実質的にチャネル長Ｌ_０に大きく依存しているため、半導体層１（または、入射有効領域Ｉp_０）に入射する光が完全拡散光またはそれに近い光の場合、ｘ方向から半導体層１に入射する光の量は、ｙ方向から半導体層１に入射する光の量より小さくなり、光の入射方向に応じて偏りが顕著になる。なお、図２５においては、便宜的に入射有効領域Ｉp_０を、ソース電極２及びドレイン電極３とは異なるハッチングで示す。
【００１６】
つまり、このようなダブルゲート型フォトセンサＰＳにおいては、チャネル領域が設けられる半導体層１の光を入射できる領域（入射有効領域Ｉp_０）の形状が、ｙ方向に顕著に長い長方形形状に設定されることになるため、図２６に示すように、１つのダブルゲート型フォトセンサＰＳが実質的に検知可能な保護絶縁膜２０の表面上の光の通過領域（以下、「検知可能領域」という）Ｅp_０は、長方形形状の入射有効領域Ｉp_０と実質的に相似形を有する縦長の領域（図中斜線でハッチングした領域）となり、ダブルゲート型フォトセンサＰＳのｘ方向については、所望の受光感度が得られる領域が狭くなる。
【００１７】
そのため、ダブルゲート型フォトセンサＰＳのｘ、ｙ方向における検知可能領域Ｅp_０の広がり（フォトセンサの受光感度の分布特性（検知感度特性）に相当する）の偏りに起因して、読み取り画像に歪みが生じ、被写体の明暗情報を正確に読み取ることができなくなり、高いトランジスタ感度を実現しつつ、歪みを抑制した良好な画像情報の読み取りを同時に実現することができないという問題を有していた。なお、図２６に示した検知可能領域Ｅp_０は、ダブルゲート型フォトセンサＰＳの受光感度の分布範囲を模式的に示したものであって、厳密な分布範囲を示すものではない。
【００１８】
（ロ）図２４に示したようなダブルゲート型フォトセンサＰＳを、マトリクス状に配置し、図２３に示したようなフォトセンサアレイを構成した場合、マトリクスに対応する、直交するｘ、ｙの２方向以外の斜め方向においては、光受光部となるダブルゲート型フォトセンサＰＳ相互の離間距離が不均一となるため、ｘ、ｙの２方向に比較して画像情報の読み取り精度の劣化が生じる。
【００１９】
すなわち、フォトセンサアレイにおけるダブルゲート型フォトセンサＰＳの配置は、図２３に示したように、ダブルゲート型フォトセンサＰＳ相互が、直交するｘ、ｙの２方向に対してのみ、均等な寸法（ピッチ）Ｐspだけ離間するように配置されているため、マトリクスに対応するｘ、ｙ方向に対して、斜め方向（０°、９０°、１８０°、２７０°以外の適当な角度；たとえば、４５°や６０°方向）においては、ダブルゲート型フォトセンサＰＳ相互のピッチがｘ、ｙ方向に対して増大して不均一となり（たとえば、４５°の場合には√２倍）、斜めにずれて載置された被写体に対して、均一かつ高精度な読み取り動作を実現することができないという問題を有していた。
【００２０】
（ハ）上述したようなダブルゲート型フォトセンサＰＳを適用したフォトセンサアレイを備えた２次元画像の読取装置にあっては、たとえば、指紋のような被写体（指等）の凹凸や明暗パターン等による照射光の反射の違いを、可視光波長域の光ｈνが入射されると励起するアモルファスシリコン（ａ−Ｓｉ）からなる半導体層１に生成されるキャリヤを利用して検出するものであるが、このキャリヤを蓄積するためのトップゲート電極ＴＧは、指のような被写体と半導体層１との間に介在しているため、被写体から反射して入射し、半導体層１を励起する波長域の光を透過する性質を有している必要がある。そのため、トップゲート電極ＴＧとして、ＩＴＯ（Indium-Tin-Oxide）のような透明電極が用いられている。
【００２１】
ここで、行方向（ｘ方向）に隣接して配置されるダブルゲート型フォトセンサＰＳのトップゲート電極ＴＧ同士は、図２３に示すように、互いにトップゲートラインＴＧＬを介して接続された構成を有しているが、トップゲートラインＴＧＬ自体も上記トップゲート電極ＴＧと一体的にＩＴＯ等の透明電極により形成されている。しかしながら、このＩＴＯは、配線層として一般に利用されるクロム等の金属材料に比較して抵抗率が高く、信号の伝搬遅延を生じやすいという問題を有していた。
【００２２】
そこで、このようなＩＴＯの高抵抗の問題を解決するために、幅広の配線層からなるトップゲートラインＴＧＬを形成して、配線断面積を大きくすることにより、配線抵抗の低減を図ることができるが、ＩＴＯのような透明電極であっても、上記励起光（可視光）の透過光量の減衰を生じるため、安易に厚くするとトップゲートラインＴＧＬが設けられた領域（ｘ方向）に対するダブルゲート型フォトセンサＰＳの受光感度が低下して、受光感度の分布範囲のバランスが一層不均一になるといった問題を有していた。
【００２３】
本発明は、上述した問題点を解決し、検知可能領域の広がりの偏りを改善しつつ、高いトランジスタ感度を実現することができる光電変換素子、及び、該光電変換素子を複数配列し、受光感度の分布範囲のバランス（検知感度特性）の良好なフォトセンサアレイを提供することを第１の目的とする。
また、本発明は、上記第１の目的を達成しつつ、信号の遅延を抑制して良好に駆動することができるフォトセンサアレイを提供することを第２の目的とする。
【００２４】
【課題を解決するための手段】
請求項１記載の光電変換素子は、励起光が入射されることにより、キャリアを生成するキャリア発生領域を有する半導体層と、可視光に対して不透明であり、前記半導体層の前記キャリア発生領域を挟んで相互に対向する円弧形状のソース電極及びドレイン電極と、前記半導体層の上方に設けられた第１ゲート電極と、前記半導体層の下方に設けられた第２ゲート電極と、を備えた薄膜トランジスタで構成され、前記キャリア発生領域に入射される前記励起光に対する検知感度特性が、全周方向に略均一となるように、前記キャリア発生領域が略円弧形状に形成されていることを特徴とする。
【００２５】
請求項１記載の発明によれば、ソース電極及びドレイン電極により規定され、半導体層に形成されるキャリヤ発生領域への励起光の入射により、光電変換素子の検知感度特性を示す検知可能領域（受光感度の分布範囲）の広がりが、全周方向に略均一になる範囲に設定される。したがって、検知可能領域の広がりの特定方向への偏りを改善して、歪みを抑制した良好な画像情報の読み取り動作が可能な光電変換素子を実現することができる。
【００２６】
ここで、光電変換素子は、少なくとも、半導体層に形成されるキャリヤ発生領域が、略円状の円弧形状に形成されていることにより、キャリヤ発生領域に生成されるキャリヤに応じて流れるドレイン電流値のパラメータであるチャネル領域のＷ／Ｌ比を増大して、励起光の入射量が微量な場合であっても、十分ドレイン電流（ソース−ドレイン電流）を流して、良好な受光感度を実現することができるとともに、検知可能領域の広がりを良好に全周方向に略均一にすることができる。
【００２７】
また、光電変換素子の半導体層は、真円形状、ドーナツ形状、略真円状の扇形状もしくは略円状の円弧形状に形成されていてもよい。これにより、例えば、ソース電極及びドレイン電極を、半導体層の形状に対応させて、相互に対向する円弧状の曲線形状を有するように配置することにより、チャネル領域のＷ／Ｌ比を良好に増大しつつ、略円状の円弧形状を有するキャリヤ発生領域を良好に形成することができる。
【００２８】
請求項６記載のフォトセンサアレイは、励起光が入射されることにより、キャリアを生成するキャリア発生領域を有する半導体層と、可視光に対して不透明であり、前記半導体層の前記キャリア発生領域を挟んで相互に対向する円弧形状のソース電極及びドレイン電極と、前記半導体層の上方に設けられた第１ゲート電極と、前記半導体層の下方に設けられた第２ゲート電極と、を各々備えた薄膜トランジスタで構成され、前記キャリア発生領域に入射される前記励起光に対する検知感度特性が、全周方向に略均一となるように、前記キャリア発生領域がそれぞれ略円弧形状に形成されている複数の光電変換素子と、
前記複数の光電変換素子の前記第１ゲート電極相互を接続する第１ゲートラインと、
前記複数の光電変換素子の前記第２ゲート電極相互を接続する第２ゲートラインと、
を有し、
前記複数の光電変換素子が、前記第１ゲートラインおよび前記第２ゲートラインを介して、基板上に規則的に配置されていることを特徴とする。
【００２９】
請求項６記載の発明によれば、基板上に規則的に配置される各光電変換素子が、全周方向に略均一な検知可能領域（受光感度の分布範囲）を有しているので、検知可能領域の広がりの特定方向への偏りを改善して、歪みを抑制した良好な画像情報の読み取り動作が可能なフォトセンサアレイを実現することができる。
【００３０】
上記フォトセンサアレイに適用される光電変換素子は、少なくとも、半導体層に形成されるキャリヤ発生領域が、略円状の円弧形状に形成されているものであってもよい。これにより、フォトセンサアレイにおける各光電変換素子に流れるドレイン電流値のパラメータであるチャネル領域のＷ／Ｌ比を増大して、励起光の入射量が微量な場合であっても、良好な受光感度を実現することができるとともに、各光電変換素子における検知可能領域の広がりを良好に全周方向に略均一して、歪みを抑制した良好な画像情報の読み取り動作を実現することができる。
【００３１】
また、上記フォトセンサアレイに適用される光電変換素子は、少なくとも、半導体層に形成されるキャリヤ発生領域が、略円状の円弧形状に形成されているものであってもよい。これにより、フォトセンサアレイを構成する各光電変換素子におけるチャネル領域のＷ／Ｌ比を増大しつつ、検知可能領域の広がりを良好に全周方向に略均一に設定することが可能なフォトセンサアレイを提供することができる。
【００３２】
また、上記フォトセンサアレイに適用される光電変換素子は、半導体層が、真円形状、ドーナツ形状、略真円状の扇形状もしくは略円状の円弧形状に形成されているものであってもよい。これにより、例えば、ソース電極及びドレイン電極を、半導体層の形状に対応させて、相互に対向する円弧状の曲線形状を有するように配置することにより、フォトセンサアレイを構成する各光電変換素子におけるチャネル領域のＷ／Ｌ比を良好に増大しつつ、略円状の円弧形状を有するキャリヤ発生領域を良好に形成して、歪みを抑制した良好な画像情報の読み取りが可能なフォトセンサアレイを提供することができる。
【００３３】
また、上記フォトセンサアレイにおいては、複数の光電変換素子同士を接続する第１ゲートラインが、励起光に対して透過性を示すとともに、光電変換素子に対して、それぞれ対称な位置に配置された平行する複数の配線層により構成された領域を有するものであってもよい。
このような構成によれば、第１ゲートラインが、光電変換素子に対して複数の配線層により対称な位置関係で配置されているので、各光電変換素子の受光感度の分布範囲のバランスを均等になるように設定することができるとともに、ゲートラインの配線断面積を実質的に増大させて配線抵抗を下げて、信号の伝搬遅延を抑制することができ、良好な画像情報の読み取り動作を行うことができる。
【００３４】
さらに、上記フォトセンサアレイにおいて、複数の光電変換素子が、デルタ配列されていることにより、２次元的に隣接して配置された光電変換素子間の距離を、略全周にわたってより均等にすることができるので、被写体の載置角度（方向）に応じて異なる受光感度のバラツキを抑制して、被写体の載置角度に関わらず、良好な画像情報の読み取り動作を行うことができる。
【００３５】
【発明の実施の形態】
以下に、本発明に係る光電変換素子、フォトセンサアレイ及び２次元画像の読取装置の実施の形態について詳しく説明する。
まず、本発明に係る画像読取装置に適用されるダブルゲート型フォトセンサについて、図面を参照して説明する。
【００３６】
＜第１の実施形態＞
図１は、本発明に係るフォトセンサアレイに適用されるダブルゲート型フォトセンサの一構成例を示す概略構成図である。ここでは、フォトセンサ部となる真円形状の半導体層を備え、該半導体層に形成されるチャネル領域を円弧状に形成したダブルゲート型フォトセンサの概略構成を示して具体的に説明する。なお、図１（ａ）においては、図示の都合上、便宜的にソース電極１２（ソースラインＳＬ）及びドレイン電極１３（ドレインラインＤＬ）をハッチングで示す。
【００３７】
図１（ａ）、（ｂ）に示すように、本実施形態に係るダブルゲート型フォトセンサＰＳＡは、可視光に対して透過性（透光性）を示す絶縁性基板１９上に形成された単一のボトムゲート電極ＢＧと、ボトムゲート電極ＢＧ上及び絶縁性基板１９上に設けられたボトムゲート絶縁膜１６と、ボトムゲート電極ＢＧに対向するボトムゲート絶縁膜１６上に設けられ、かつ、可視光が入射されると電子−正孔対を発生するアモルファスシリコン等からなる単一の真円形状の半導体層１１Ａと、半導体層１１Ａ上に所定の形状を有して一体的に形成されたブロック絶縁膜１４Ａと、真円形状の半導体層１１Ａの周縁領域に、ブロック絶縁膜１４Ａ上に一部が延在するように設けられたｎ^＋シリコン層１７と、真円形状の半導体層１１Ａの略中央領域に、上記ｎ^＋シリコン層１７と離間し、かつ、ブロック絶縁膜１４Ａ上に一部が延在するように設けられたｎ^＋シリコン層１８と、少なくともｎ^＋シリコン層１７を覆うように設けられたドレイン電極１３と、少なくともｎ^＋シリコン層１８を覆うように設けられたソース電極１２と、ボトムゲート絶縁膜１６上、ブロック絶縁膜１４Ａ上、ソース電極１２上及びドレイン電極１３上の全域を覆うように形成されたトップゲート絶縁膜１５と、トップゲート絶縁膜１５上に半導体層１１Ａに対向するように設けられた単一のトップゲート電極ＴＧと、トップゲート絶縁膜１５上及びトップゲート電極ＴＧ上の全域を覆うように設けられた保護絶縁膜２０と、から構成されている。
【００３８】
次いで、上述したダブルゲート型フォトセンサＰＳＡにおける主要部の形状について、図面を参照して詳しく説明する。
図２〜図４は、本実施形態に係るダブルゲート型フォトセンサの各部の平面構成を示す図であって、図２は、本実施形態に係るダブルゲート型フォトセンサに適用される半導体層の平面構成を示す概略図であり、図３は、本実施形態に係るダブルゲート型フォトセンサに適用されるブロック絶縁膜の平面構成を示す概略図であり、図４は、本実施形態に係るダブルゲート型フォトセンサに適用されるｎ^＋シリコン層の平面構成を示す概略図である。なお、ここでは、各部の平面形状を便宜的にハッチングで示し、図１（ａ）、（ｂ）に示した平面構成及び断面構成を適宜参照しながら説明する。
【００３９】
ダブルゲート型フォトセンサＰＳＡに適用される半導体層１１Ａは、図２に示すように、斜め格子状にハッチングされている領域に、単一のアモルファスシリコン層として真円形状に形成され、図１（ａ）に示したソース電極１２及びドレイン電極１３に対して平面的に重なる領域１１ａと、一体的に円弧形状に形成されるブロック絶縁膜１４Ａ（後述する）に対して平面的に重なるチャネル領域１１ｂとを有している。ここで、半導体層１１Ａに設けられるチャネル領域１１ｂは、後述するソース電極１２及びドレイン電極１３、ブロック絶縁膜１４Ａの形状に対応して、円弧状に形成されている。したがって、このチャネル領域１１ｂのチャネル長方向は、半導体層１１Ａの真円中心から外方に放射する方向に設定される。また、ドレイン電極１３は、半導体層１１Ａの外周の略３／４を覆っている。
【００４０】
また、ダブルゲート型フォトセンサＰＳＡに適用されるブロック絶縁膜１４Ａは、図３に示すように、上記半導体層１１Ａのチャネル領域１１ｂを含む領域上に、半導体層１１Ａの真円形状に対応して略ドーナツ形状に形成されている。ここで、ブロック絶縁膜１４Ａは、略全周方向の外縁部がドレイン電極１３と部分的かつ平面的に重なるように配置され、また、全周方向の内縁部がソース電極１２と部分的かつ平面的に重なるように配置されている。なお、ソース電極１２とソースラインＳＬとの接続部の近傍領域においては、ブロック絶縁膜１４Ａが半導体層１１Ａを完全に被覆するように形成されている。
【００４１】
また、ダブルゲート型フォトセンサＰＳＡに適用されるｎ^＋シリコン層１７は、図４に示すように、上記半導体層１１Ａの略全周の外縁部から一部が上記ブロック絶縁膜１４Ａ上に延在するとともに、図１（ｂ）に示すように、半導体層１１Ａとドレイン電極１３との間に介在して、ドレイン電極１３と略全域で平面的に重なるように円弧形状に形成されている。また、ｎ^＋シリコン層１８は、図４に示すように、上記半導体層１１Ａと同心円形状を有して、ブロック絶縁膜１４Ａを挟んでｎ^＋シリコン層１７と対向し、かつ、図１（ｂ）に示すように、ブロック絶縁膜１４Ａの開口部に露出する半導体層１１Ａ上から一部がブロック絶縁膜１４Ａ上に延在するとともに、半導体層１１Ａとソース電極１２との間に介在して、ソース電極１２と略全域で平面的に重なるように配置されている。
【００４２】
さらに、ダブルゲート型フォトセンサＰＳＡにおけるソース電極１２は、図１（ａ）に示すように、ダブルゲート型フォトセンサＰＳＡをマトリクス状に配置した場合（詳しくは、後述する）に、ｙ方向（図面上下方向）に延在するソースラインＳＬからｘ方向（図面左右方向）に、対向するドレインラインＤＬに向けて突出する接続部の先端に、真円形状に形成されている。また、ドレイン電極１３は、ダブルゲート型フォトセンサＰＳＡのソースラインＳＬに対向して延在するドレインラインＤＬから突出し、真円形状を有するソース電極１２に対向し、該ソース電極１２を取り囲むように円弧形状に形成されている。すなわち、ソース電極１２及びドレイン電極１３は、半導体層１１Ａに形成されるチャネル領域１１ｂを挟んで対向するように、円弧状の曲線形状を有して形成されている。
【００４３】
なお、上述したダブルゲート型フォトセンサＰＳＡの各部の構成（図１〜図４）において、ブロック絶縁膜１４Ａ、トップゲート絶縁膜１５、ボトムゲート絶縁膜１６、トップゲート電極２１上に設けられた保護絶縁膜２０は、窒化シリコン等の透光性の絶縁膜からなり、また、トップゲート電極ＴＧ及びトップゲートラインＴＧＬａ、ＴＧＬｂは、上述したＩＴＯ等の透光性の導電性材料からなり、ともに可視光に対して高い透過率を示す。一方、ソース電極１２、ドレイン電極１３、ボトムゲート電極ＢＧ及びボトムゲートラインＢＧＬは、クロム、クロム合金、アルミ、アルミ合金等から選択された可視光の透過を遮断する遮光性の材質により構成されている。
【００４４】
次に、本実施形態に係るダブルゲート型フォトセンサにおけるトランジスタ特性について、図面を参照して説明する。
図５は、本実施形態に係るダブルゲート型フォトセンサにおける入射有効領域（キャリヤ発生領域）を示す概略図であり、図６は、本実施形態に係るダブルゲート型フォトセンサにおける励起光の入射有効領域と検知可能領域の広がり（検知感度特性）との関係を示す概略図である。
【００４５】
ダブルゲート型フォトセンサＰＳＡにおいて、光量に応じて流れるドレイン電流Ｉdsは、上記（１）式に示したように、（チャネル幅Ｗ）／（チャネル長Ｌ）比に比例している。
ここで、上述したダブルゲート型フォトセンサＰＳＡにおいて、図１、図３に示すように、ドレイン電流が流れるチャネル領域１１ｂは、各々円弧状の曲線形状を有して形成されたソース電極１２及びドレイン電極１３が対向して配置された半導体層１１Ａに形成される略円弧状の領域に設定されている。
【００４６】
すなわち、ダブルゲート型フォトセンサＰＳＡのダブルゲート型フォトセンサのチャネル長は、対向するソース電極１２及びドレイン電極１３に挟まれて配置されたブロック絶縁膜１４Ａの幅寸法（ブロック絶縁膜１４Ａの外周半径と内周半径の差分）Ｌ１に設定され、チャネル幅は、ソース電極１２とドレイン電極１３が対向する円弧状の領域における円周方向の平均円弧寸法Ｗ１に設定されているので、このダブルゲート型フォトセンサＰＳＡに流れるドレイン電流Ｉdsは、概ね次式で表される。
Ｉds ∝ Ｗ１／Ｌ１ （２）
【００４７】
ここで、チャネル長Ｌ１及びチャネル幅Ｗ１は、半導体層１１Ａ、ブロック絶縁膜１４Ａ、ソース電極１２及びドレイン電極１３等の配置、形状寸法（具体的には、真円形状及び円弧形状の半径又は直径）により、簡易に設定変更することができるので、本実施形態に係るダブルゲート型フォトセンサＰＳＡのチャネル長Ｌ１を、図２４に示した従来構造のダブルゲート型フォトセンサＰＳのチャネル長と同等に設定し、かつ、ダブルゲート型フォトセンサＰＳＡのチャネル領域１１ｂの円弧形状の直径を、例えば、図２４に示した従来構造のダブルゲート型フォトセンサＰＳのチャネル幅Ｗ_０と同等に設定することにより、チャネル領域１１ｂの平均円弧寸法（チャネル幅Ｗ１）を円弧形状に依存して、チャネル幅Ｗ_０に比較し、概ね２倍（図１に示した約３π／４の円弧の場合）〜３倍（約πの真円に近似する場合）に設定することができるので、本実施形態に係るダブルゲート型フォトセンサＰＳＡのドレイン電流Ｉdsを、ダブルゲート型フォトセンサＰＳの場合の２〜３倍に増大することができ、明状態でのプリチャージ電圧を十分に下げることができるとともに、明状態と暗状態におけるコントラスト比が小さい被写体であっても、十分に検知することができる。
【００４８】
一方、ダブルゲート型フォトセンサＰＳＡでは、図５に示すように、ソース電極１２及びドレイン電極１３は、可視光に対して不透明であるため、ダブルゲート型フォトセンサＰＳＡの上方（図５の紙面手前側）から光が入射された場合に、ダブルゲート型フォトセンサのトランジスタ特性を決定するドレイン電流Ｉdsに影響を及ぼすような正孔を発生させるキャリヤ発生領域（入射有効領域）Ｉp_１は、対向するソース電極１２及びドレイン電極１３の離間距離をほぼ幅（短辺）寸法Ｋ１とし、チャネル領域１１ｂの円周方向の平均円弧寸法をほぼ長さ（長辺）寸法Ｗ１（図１（ａ）参照）とする円弧形状の領域に近似する。
【００４９】
また、上記入射有効領域Ｉp_１は、略円状の円弧形状に形成されているため、図６に示すように、保護絶縁膜２０の表面において指等の被写体による反射により入射有効領域Ｉp_１に入射される光が通過する光の検知可能領域Ｅp_１は、ダブルゲート型フォトセンサＰＳＡの形成領域に対して、全周方向に略均一となる真円に近い形状に設定される。ここで、図６に示した光の検知可能領域Ｅp_１は、チャネル領域１１ｂを中心として、所定の受光感度（トランジスタ特性）が得られる領域を模式的に示したものであって、受光感度の分布範囲（検知感度特性）を厳密に示すものではない。
【００５０】
したがって、本実施形態に係るダブルゲート型フォトセンサＰＳＡにおける検知可能領域Ｅp_１は、図２６に示した従来構造のダブルゲート型フォトセンサＰＳの検知可能領域Ｅp_０に比較して、ｘ、ｙのいずれの方向から入射する光の受光感度とも略均一になり、２次元画像の読み取り動作における画像情報の歪みが抑制される。
【００５１】
このように、本実施形態に係るダブルゲート型フォトセンサＰＳＡによれば、半導体層１１Ａを真円形状に形成し、チャネル領域１１ｂを円弧形状に形成することにより、ドレイン電流Ｉdsを規定する値（Ｗ１／Ｌ１）を増大させることができるので、ダブルゲート型フォトセンサＰＳＡの受光感度を簡易に向上させることができ、被写体の明状態と暗状態におけるコントラスト比が小さい場合であっても、明確に判別できるデータＶoutを出力することができるとともに、入射有効領域（キャリヤ発生領域）Ｉp_１を略円状の円弧形状に形成することができるので、検知可能領域Ｅp_１の広がりを全周方向に略均一に設定して、半導体層１１Ａに入射される光に対する受光感度の分布範囲の平面的なバランスを均一化することができる。したがって、光の検知可能領域Ｅp_１の偏り（方向性）を改善しつつ、高いトランジスタ感度を実現することができるので、本実施形態に係るダブルゲート型フォトセンサＰＳＡを、たとえば、指紋読取装置等に適用した場合、被写体の画像情報（すなわち、指紋）を、指の載置方向に影響されることなく、感度良く読み取ることができ、認証精度を向上させることができる。
【００５２】
また、上述したダブルゲート型フォトセンサＰＳＡによれば、受光感度が大幅に向上したことにより、図２６に示した従来構造のダブルゲート型フォトセンサＰＳに比較して、小さな（僅かな）入射光量であっても、被写体の画像情報に含まれる明暗情報の読み取り動作を良好に行うことができるので、２次元画像読取装置に付設され、被写体に光を照射する面光源の照度を低減（抑制）することができ、２次元画像読取装置の消費電力を低減することができる。換言すれば、面光源の照度を一定とした場合には、受光感度の向上に伴い光蓄積時間を大幅に短縮することができ、２次元画像の読み取り性能に優れた読取装置を提供することができる。なお、２次元画像の読み取り動作については、詳しく後述する。
【００５３】
また、受光感度が大幅に向上したことにより、図２６に示した従来構造のダブルゲート型フォトセンサＰＳの場合と同等の入射光量に対して、過度の光ＯＮ電流が生じるため、このようなＯＮ電流を抑制する目的で、トップゲート電極ＴＧ及びボトムゲート電極ＢＧに印加する駆動電圧を低下させて２次元画像の読み取り動作を制御することができるので、駆動電圧の低減によって、ダブルゲート型フォトセンサの特性の経時的な劣化を抑制し、フォトセンサアレイの信頼性（寿命）を長く持続（延命）させることもできる。
【００５４】
さらに、本実施形態に係るダブルゲート型フォトセンサＰＳＡにおいては、従来のダブルゲート型フォトセンサに比較して、Ｗ／Ｌ比を数倍に増大したチャネル領域を単一のアモルファスシリコン層により構成していることにより、個別の半導体層を離間して設ける場合に比較して、ダブルゲート型フォトセンサ製造時のフォトリソグラフィー工程において、パターニングの解像限界を考慮する必要性が低くなるので、半導体層を容易に微細形成することができ、ダブルゲート型フォトセンサの小型化を図ることができる。したがって、フォトセンサアレイ及び２次元画像読取装置の小型化、あるいは、同一サイズのフォトセンサアレイ及び２次元画像読取装置において、高解像度による画像情報の読み取り動作を実現することができる。
【００５５】
次に、上述したような構成を有するダブルゲート型フォトセンサをマトリクス状に配置して構成されるフォトセンサアレイの構成例について、図面を参照して説明する。
図７は、図１に示したダブルゲート型フォトセンサＰＳＡをマトリクス状に配置したフォトセンサアレイの平面構成図である。
図７に示すように、本実施形態に係るフォトセンサアレイ１００においては、真円形状に形成された半導体層を備え、該半導体層にフォトセンサ部となるキャリヤ発生領域を円弧状に形成したダブルゲート型フォトセンサＰＳＡが、ｘ、ｙの２方向にマトリクス状に配置されている。
【００５６】
ここで、マトリクス状に配置されるダブルゲート型フォトセンサＰＳＡが、互いに直交するｘ、ｙの２方向（行、列方向）にそれぞれ所定のピッチＰspで等間隔に配置され、さらに、格子内部の素子間領域Ｒｐを通して、面光源１４０からの光が被写体に照射されるように考慮されている。そのため、被写体に十分な量の光を照射するためには、素子間領域Ｒｐをできるだけ大きく確保する方が望ましい。
【００５７】
また、フォトセンサアレイ１００の行方向に隣接して配置されるダブルゲート型フォトセンサＰＳＡのトップゲート電極２１同士は、互いに平面的に２本に分岐されたトップゲートラインＴＧＬａ、ＴＧＬｂにより接続され、行方向に隣接して配置されるダブルゲート型フォトセンサＰＳＡのボトムゲート電極２２同士は、１本のボトムゲートラインにより接続された構成を有している。ここで、トップゲートラインＴＧＬａ、ＴＧＬｂは、ダブルゲート型フォトセンサＰＳＡ間でボトムゲートラインＢＧＬと平面的に重ならないように配置されている。
【００５８】
また、列方向に隣接して配置されるダブルゲート型フォトセンサＰＳＡのドレイン電極１３同士は、ドレインラインＤＬに接続され、列方向に隣接して配置されるダブルゲート型フォトセンサＰＳＡのソース電極１２同士は、ソースラインＳＬに接続されている。ソースラインＳＬには、電圧Ｖss（たとえば、接地電位）が供給されている。
【００５９】
ここで、２本のトップゲートラインＴＧＬａ、ＴＧＬｂとボトムゲートラインＢＧＬの位置関係は、隣接するダブルゲート型フォトセンサＰＳＡ間で、トップゲートラインＴＧＬａ、ＴＧＬｂが、ｙ方向（列方向）に互いに均等な位置関係かつ同等の配線幅、配線厚で平面的に分岐して、平行に延在するように形成され、一方、ボトムゲートラインＢＧＬが、ダブルゲート型フォトセンサＰＳＡの略中央を単一の細い配線層によりｘ方向（行方向）に延在するように形成されている。すなわち、ボトムゲートラインＢＧＬに対して、トップゲートラインＴＧＬａ、ＴＧＬｂが列方向の上下に略対称な位置関係で配置形成されている。
【００６０】
このような構成により、ボトムゲートラインＢＧＬを軸として、トップゲートラインＴＧＬａとトップゲートラインＴＧＬｂとが行方向に実質的に線対称構造になるので、トップゲートラインＴＧＬａ側（上側）からトップゲートラインＴＧＬａを透過して半導体層１１Ａに入射される励起光と、トップゲートラインＴＧＬｂ側（下側）からトップゲートラインＴＧＬｂを透過して半導体層１１Ａに入射される励起光が同程度に減衰されて、ダブルゲート型フォトセンサＰＳＡの上側と下側で入射光量のバランスが均一化される。
【００６１】
加えて、ダブルゲート型フォトセンサＰＳＡ（または、半導体層１１Ａ）の中央からｙ方向に沿った線を軸として、ソースラインＳＬとドレインラインＤＬが実質的に線対称構造になるので、ソースラインＳＬ側（右側）から半導体層１１Ａに入射される励起光と、ドレインラインＤＬ（左側）から半導体層１１Ａに入射される励起光が同程度に遮光されて、ダブルゲート型フォトセンサＰＳＡの右側と左側で入射光量のバランスが均一化される。
【００６２】
したがって、本実施形態に係るフォトセンサアレイ１００によれば、図６に示した検知可能領域Ｅp_１の広がりの偏りを均一化して、２次元画像の読み取り時における歪みを抑制しつつ、高い受光感度を有するフォトセンサ部を備えたフォトセンサアレイ及び２次元画像読取装置を実現することができる。このとき、ダブルゲート型フォトセンサＰＳＡのトップゲート電極ＴＧ相互を接続するトップゲートラインＴＧＬａ、ＴＧＬｂは、互いに平面的に分岐して、ｙ方向に均等（対称）な位置関係となるように配置形成されているので、幅広の単一のトップゲートラインを偏った位置に配置形成した場合に比較して、光の入射角度による受光感度のバラツキに影響を与えることがない。
【００６３】
また、このような構成により、トップゲート電極２１間が２本の配線層（トップゲートライン）により接続されることになるので、配線層１本当たりの断面積を従来のフォトセンサアレイにおけるトップゲートラインと同等とした場合、配線断面積を２倍に増加させることができ、抵抗率の高いＩＴＯにより形成されたトップゲートラインＴＧＬａ、ＴＧＬｂの配線抵抗を半減させて読み取り動作信号の伝搬遅延を改善し、より良好な画像の読み取り動作を実現することができる。
【００６４】
また、隣接するダブルゲート型フォトセンサＰＳＡ同士の間に配置されるトップゲートラインＴＧＬａ、ＴＧＬｂとボトムゲートラインＢＧＬとの平面的な重なり（積層構造における上下層での重なり）がほとんどないので、トップゲートラインＴＧＬａ、ＴＧＬｂとボトムゲートラインＢＧＬとの間の寄生容量がほとんど生じないため、信号の伝搬遅延や電圧降下を一層抑制することができる。
【００６５】
さらに、図１（ｂ）に示したような積層構造を有するダブルゲート型フォトセンサをフォトセンサアレイに適用した場合、積層構造の比較的上層に形成されるトップゲートラインＴＧＬａ、ＴＧＬｂが２本の配線層により形成されているので、積層構造の上層ほど顕著となる段差や、フォトリソグラフィー工程で障害となる塵等のパーティクルに起因して、一方のトップゲートライン（たとえば、ＴＧＬａ）が断線した場合であっても、他方のトップゲートライン（たとえば、ＴＧＬｂ）によりトップゲート電極ＴＧ相互を電気的に接続することができ、読み取り動作信号の伝搬を補償して、信頼性の高いフォトセンサアレイを提供することができる。
【００６６】
なお、本実施形態においては、トップゲートラインを２本に分岐した構成について説明したが、本発明は、これに限定されるものではなく、トップゲートラインを２本より多くの複数本に分岐して形成した構成とすることもできる。また、分岐して形成する対象となる配線層もトップゲートラインに限定されない。要するに、フォトセンサアレイ及び２次元画像読取装置に適用される他の配線層（たとえば、金属配線）に比較して配線抵抗が大きい配線層に良好に適用できることはいうまでもない。
【００６７】
次に、上述したダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサアレイを備えた２次元画像の読取装置（フォトセンサシステム）について、図面を参照して説明する。
図８は、図７に示したフォトセンサアレイ１００を備えたフォトセンサシステムの概略構成図である。
【００６８】
図８に示すように、本実施形態に係るフォトセンサシステムは、大別して、多数のダブルゲート型フォトセンサＰＳＡを、たとえば、ｎ行×ｍ列のマトリクス状に配列したフォトセンサアレイ１００と、行方向に隣接するダブルゲート型フォトセンサＰＳＡ同士のトップゲート端子（トップゲート電極ＴＧ）及びボトムゲート端子（ボトムゲート電極ＢＧ）をそれぞれ接続した複数のトップゲートラインＴＧＬ（詳しくは、ＴＧＬａ、ＴＧＬｂ；以下、便宜的にＴＧＬと記す）及び複数のボトムゲートラインＢＧＬと、トップゲートラインＴＧＬ及びボトムゲートラインＢＧＬに各々接続されたトップゲートドライバ１１０及びボトムゲートドライバ１２０と、各ダブルゲート型フォトセンサのドレイン端子Ｄ（ドレイン電極１３）を列方向に接続したドレインラインＤＬと、ドレインラインＤＬに接続された検出回路（コラムスイッチ）１３１、プリチャージスイッチ１３２、増幅回路１３３からなるドレインドライバ１３０と、ソース端子Ｓ（ソース電極１２；詳しくは、１２ａ、１２ｂ）を列方向に接続し、電圧Ｖssが供給されたソースラインＳＬと、フォトセンサアレイ１００の背面側に配置された面光源１４０と、を有して構成される。ここで、電圧Ｖssは、ドレインラインＤＬにプリチャージされる電圧と異なっていればよいが、接地電位が望ましい。
【００６９】
なお、上述したように、トップゲートラインＴＧＬは、トップゲート電極ＴＧとともにＩＴＯで形成され、ボトムゲートラインＢＧＬ、ドレインラインＤＬ並びにソースラインＳＬは、それぞれボトムゲート電極２２、ドレイン電極１３、ソース電極１２と同一の遮光性の材料により一体的に形成されている。ここで、φtg及びφbgは、それぞれリセットパルスφＴ１、φＴ２、…φＴｉ、…φＴｎ、及び、読み出しパルスφＢ１、φＢ２、…φＢｉ、…φＢｎを生成するための制御信号、φpgは、プリチャージ電圧Ｖpgを印加するタイミングを制御するプリチャージ信号である。
【００７０】
このような構成を有するフォトセンサシステムにおいて、トップゲートドライバ１１０からトップゲートラインＴＧＬを介して各ダブルゲート型フォトセンサＰＳＡのトップゲート電極ＴＧに電圧を印加することによりフォトセンス機能が実現され、ボトムゲートドライバ１２０からボトムゲートラインＢＧＬを介して各ダブルゲート型フォトセンサＰＳＡのボトムゲート電極ＢＧに電圧を印加し、ドレインラインＤＬを介して検出信号を検出回路１３１に取り込んで、シリアルデータまたはパラレルデータＶoutとして出力することにより選択読み出し機能が実現される。
【００７１】
次に、上述したフォトセンサシステムの駆動制御方法について、図面を参照して説明する。
図９は、上述したフォトセンサシステムの駆動制御方法の一例を示すタイミングチャートであり、図１０は、ダブルゲート型フォトセンサの動作概念図であり、図１１は、フォトセンサシステムの出力電圧の光応答特性を示す図である。図１２は、フォトセンサシステムにおける指紋の読取状態を示す要部断面図である。
【００７２】
まず、図１２に示すように、指ＦＮをフォトセンサシステムの保護絶縁膜２０上に載置する。このとき、指ＦＮの指紋を形成する突部ＦＮａは、保護絶縁膜２０と直接接するが、突部ＦＮａ間の溝部ＦＮｂは、保護絶縁膜２０と直接接することはなく、間に空気が介在している。
【００７３】
指ＦＮが絶縁膜２０上に載置されると、フォトセンサシステム１００は、図９、図１０（ａ）に示すように、ｉ番目の行のトップゲートラインＴＧＬに信号（リセットパルス；たとえばＶtg＝＋１５Ｖのハイレベル）φＴｉを印加し、このときｉ番目の行のボトムゲートラインＢＧＬに０（Ｖ）の信号φＴｉを印加して、各ダブルゲート型フォトセンサＰＳＡの半導体層１１Ａ及びブロック絶縁膜１４Ａにおける半導体層１１Ａとの界面近傍に蓄積されているキャリヤ（ここでは、正孔）を放出する（リセット期間Ｔreset）リセット動作を行う。
【００７４】
次いで、図１２に示すようにダブルゲート型フォトセンサＰＳの絶縁性基板（ガラス基板）１９の下方側に設けられた面光源１４０から可視光を含む波長域の光がダブルゲート型フォトセンサＰＳＡ側に出射される。
このとき、面光源１４０と半導体層１１Ａとの間には、不透明のボトムゲート電極ＢＧが介在しているので、出射光が直接半導体層１１Ａに入射することはほとんどないが、素子間領域Ｒｐにおける透明な絶縁性基板１９と透光性を示す絶縁膜１５、１６、２０を透過した光は、保護絶縁膜２０上の指ＦＮに照射される。
【００７５】
指ＦＮに照射された光は、指ＦＮの突部ＦＮａと保護絶縁膜２０の界面や、指ＦＮの表皮内で乱反射し、この反射した光ｈνは、透光性を示す絶縁膜１５、２０及びトップゲート電極ＴＧを介して、最も近接するダブルゲート型フォトセンサＰＳＡの半導体層１１Ａに入射される。なお、絶縁膜１５、１６、２０の屈折率は１．８〜２．０程度、トップゲート電極ＴＧの屈折率は２．０〜２．２程度に設定されている。
【００７６】
これに対して、指ＦＮの溝部ＦＮｂにおいては、溝部ＦＮｂで乱反射している間に空気中で減衰してしまい、最も近接しているダブルゲート型フォトセンサＰＳＡであっても、十分な量の光が半導体層１１Ａに入射されない。
すなわち、指ＦＮの指紋パターンに応じた反射光の半導体層１１Ａへの入射量に応じて半導体層１１Ａ内で生成し、蓄積されうるキャリヤの量が変位する。
そして、図９、図１０（ｂ）に示すように、フォトセンサシステムは、トップゲートラインＴＧＬにローレベル（たとえばＶtg＝−１５Ｖ）のバイアス電圧φＴｉを印加することにより、リセット動作を終了し、キャリヤ蓄積動作による光蓄積期間Ｔａがスタートする光蓄積動作を行う。
【００７７】
光蓄積期間Ｔａにおいては、トップゲート電極ＴＧ側から入射した光量に応じて半導体層１１Ａ（詳しくは、チャネル領域１１ａ、１１ｂ）で生成された電子−正孔対が生成され、半導体層１１Ａ及びブロック絶縁膜１４Ａにおける半導体層１１Ａとの界面近傍、すなわちチャネル領域１１ａ、１１ｂ周辺に正孔が蓄積される。
【００７８】
そして、プリチャージ動作においては、図９、図１０（ｃ）に示すように、光蓄積期間Ｔａに並行して、プリチャージ信号φpgに基づいてプリチャージスイッチ１３２がＯＮし、ドレインラインＤＬに所定の電圧（プリチャージ電圧）Ｖpgを印加し、ドレイン電極１３に電荷を保持させる（プリチャージ期間Ｔprch）。
【００７９】
次いで、読み出し動作においては、図９、図１０（ｄ）に示すように、プリチャージ期間Ｔprchを経過した後、選択モードの行のボトムゲートラインＢＧＬにハイレベル（たとえばＶbg＝＋１０Ｖ）のバイアス電圧（読み出し選択信号；以下、読み出しパルスという）φＢｉを印加することにより、選択モードの行のダブルゲート型フォトセンサＰＳＡをＯＮ状態にする（読み出し期間Ｔread）。
【００８０】
ここで、読み出し期間Ｔreadにおいては、チャネル領域に蓄積されたキャリヤ（正孔）がトップゲート電極ＴＧに印加された逆極性のＶtg（−１５Ｖ）を緩和する方向に働くため、ボトムゲート電極ＢＧのＶbgによりｎチャネルが形成され、ドレイン電流に応じてドレインラインＤＬの電圧（ドレインライン電圧）ＶＤは、図１１（ａ）に示すように、プリチャージ電圧Ｖpgから時間の経過とともに徐々に低下する傾向を示す。
【００８１】
すなわち、光蓄積期間Ｔａにおける光蓄積状態が暗状態で、チャネル領域にキャリヤ（正孔）が蓄積されていない場合には、図１０（ｅ）、図１１（ａ）に示すように、トップゲート電極ＴＧに負バイアスをかけることによって、ｎチャネルを形成するためのボトムゲート電極ＢＧの正バイアスが打ち消され、ダブルゲート型フォトセンサＰＳＡはＯＦＦ状態となり、ドレイン電圧、すなわち、ドレインラインＤＬの電圧ＶＤが、ほぼそのまま保持されることになる。
【００８２】
一方、光蓄積状態が明状態の場合には、図１０（ｄ）、図１１（ａ）に示すように、チャネル領域に入射光量に応じたキャリヤ（正孔）が捕獲されているため、トップゲート電極ＴＧの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲート電極ＢＧの正バイアスによって、ｎチャネルが形成され、ダブルゲート型フォトセンサＰＳはＯＮ状態となり、ドレイン電流Ｉdsが流れる。そして、この入射光量に応じたＯＮ抵抗に従って、ドレインラインＤＬの電圧ＶＤは、低下することになる。
【００８３】
したがって、図１１（ａ）に示したように、ドレインラインＤＬの電圧ＶＤの変化傾向は、トップゲート電極ＴＧへのリセットパルスφＴｉの印加によるリセット動作の終了時点から、ボトムゲート電極ＢＧに読み出しパルスφＢｉが印加されるまでの時間（光蓄積期間Ｔａ）に受光した光量に深く関連し、蓄積されたキャリヤが少ない場合には緩やかに低下する傾向を示し、また、蓄積されたキャリヤが多い場合には急峻に低下する傾向を示す。そのため、読み出し期間Ｔreadがスタートして、所定の時間経過後のドレインラインＤＬの電圧ＶＤを検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、照射光の光量が換算される。
【００８４】
上述した一連の画像読み取り動作を１サイクルとして、（ｉ＋１）番目の行のダブルゲート型フォトセンサＰＳＡにも同等の処理手順を繰り返すことにより、ダブルゲート型フォトセンサＰＳＡを２次元のセンサシステムとして動作させることができる。
【００８５】
なお、図９に示したタイミングチャートにおいて、プリチャージ期間Ｔprchの経過後、図１０（ｆ）、（ｇ）に示すように、非選択モードでボトムゲートラインＢＧＬにローレベル（たとえばＶbg＝０Ｖ）を印加した状態を継続すると、ダブルゲート型フォトセンサＰＳＡはＯＦＦ状態を持続し、図１１（ｂ）に示すように、ドレインラインＤＬの電圧ＶＤは、プリチャージ電圧Ｖpgを保持する。このように、ボトムゲートラインＢＧＬへの電圧の印加状態により、ダブルゲート型フォトセンサＰＳＡの読み出し状態を選択する選択機能が実現される。光量に応じて減衰されたドレインラインＤＬの電圧ＶＤは、再び検出回路１３１へ読み出され、増幅回路１３３を経てＶout電圧の信号として指紋等のパターン認証回路へシリアルまたはパラレル出力される。
【００８６】
次に、本発明に係る画像読取装置に適用されるダブルゲート型フォトセンサの他の構成例について、図面を参照して説明する。なお、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化または省略する。
＜第２の実施形態＞
図１３は、本発明に係るフォトセンサアレイに適用されるダブルゲート型フォトセンサの他の構成例を示す概略構成図であり、図１３（ａ）は、本実施形態に係るダブルゲート型フォトセンサにおける半導体層の平面構成図であり、図１３（ｂ）は、本実施形態に係るダブルゲート型フォトセンサの概略断面図である。また、図１４は、本実施形態に係るダブルゲート型フォトセンサに適用される半導体層の平面構成を示す概略図であり、図１５は、本実施形態に係るダブルゲート型フォトセンサに適用されるブロック絶縁膜の平面構成を示す概略図である。なお、ここでは、各部の平面形状を便宜的にハッチングで示す。また、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。
【００８７】
上述した実施形態に示したダブルゲート型フォトセンサＰＳＡにおいては、真円形状を有する半導体層１１Ａを備えた構成を示したが、本実施形態においては、ダブルゲート型フォトセンサＰＳＢが、ドーナツ形状又はリング形状を有する半導体層を備え、該半導体層に円弧状のチャネル領域を形成した構成を有している。なお、以下に示す実施形態におけるダブルゲート型フォトセンサＰＳＢは、上述したダブルゲート型フォトセンサＰＳＡと同じ駆動方法によりフォトセンス機能を実現することができ、同等の作用効果を得ることができる。
【００８８】
図１３（ａ）、（ｂ）に示すように、本実施形態に係るダブルゲート型フォトセンサＰＳＢは、可視光に対して透過性を示す絶縁性基板１９上に形成された単一のボトムゲート電極ＢＧと、ボトムゲート電極ＢＧ上及び絶縁性基板１９上に設けられたボトムゲート絶縁膜１６と、ボトムゲート電極ＢＧに対向して設けられ、可視光が入射されると電子−正孔対を発生するアモルファスシリコン等からなる単一のドーナツ形状又はリング形状の半導体層１１Ｂと、半導体層１１Ｂ上に所定の形状を有して一体的に形成されたブロック絶縁膜１４Ｂと、ドーナツ形状の半導体層１１Ｂの周縁領域に、ブロック絶縁膜１４Ｂ上に一部が延在するように設けられたｎ^＋シリコン層１７と、ドーナツ形状の半導体層１１Ｂの略中央領域に、上記ｎ^＋シリコン層１７と離間し、かつ、ブロック絶縁膜１４Ｂ上に一部が延在するように設けられたｎ^＋シリコン層１８と、少なくともｎ^＋シリコン層１７を覆うように設けられたドレイン電極１３と、少なくともｎ^＋シリコン層１８を覆うように設けられたソース電極１２と、ボトムゲート絶縁膜１６上、ブロック絶縁膜１４Ｂ上、ソース電極１２上及びドレイン電極１３上の全域を覆うように形成されたトップゲート絶縁膜１５と、トップゲート絶縁膜１５上に半導体層１１Ｂに対向するように設けられた単一のトップゲート電極ＴＧと、トップゲート絶縁膜１５上及びトップゲート電極ＴＧ上の全域を覆うように設けられた保護絶縁膜２０と、から構成されている。
【００８９】
ここで、半導体層１１Ｂは、図１４に示すように、斜め格子状にハッチングされている領域にドーナツ形状又はリング形状に形成され、ｎ^＋シリコン層１７及びｎ^＋シリコン層１８を介して、ソース電極１２及びドレイン電極１３に対して平面的に重なる領域１１ｃと、ブロック絶縁膜１４Ｂに対してそれぞれ平面的に重なる領域（チャネル領域）１１ｄとを有している。
また、ブロック絶縁膜１４Ｂは、図１５に示すように、上記半導体層１１Ｂのチャネル領域１１ｄを含む領域上に、半導体層１１Ｂの形状に対応して略ドーナツ形状に形成されている。
【００９０】
また、ｎ^＋シリコン層１７は、図４に示した構成と同様に、上記半導体層１１Ｂの略全周の外縁部から一部が上記ブロック絶縁膜１４Ｂ上に延在するとともに、図１３（ｂ）に示すように、半導体層１１Ｂとドレイン電極１３との間に介在して、ドレイン電極１３と略全域で平面的に重なるように円弧形状に形成されている。また、ｎ^＋シリコン層１８は、図４に示した構成と同様に、真円形状を有して、ブロック絶縁膜１４Ｂを挟んでｎ^＋シリコン層１７と対向し、かつ、図１３（ｂ）に示すように、ブロック絶縁膜１４Ｂの開口部に露出するボトムゲート絶縁膜１６及び半導体層１１Ｂ上から一部がブロック絶縁膜１４Ｂ上に延在するとともに、半導体層１１Ｂとソース電極１２との間に介在して、ソース電極１２と略全域で平面的に重なるように配置されている。
【００９１】
さらに、ソース電極１２は、図１（ａ）に示した構成と同様に、ｙ方向（図面上下方向）に延在するソースラインＳＬからｘ方向（図面左右方向）に突出する接続部の先端に、真円形状に形成されている。また、ドレイン電極１３は、ソースラインＳＬに対向して延在するドレインラインＤＬから突出し、真円形状を有するソース電極１２に対向し、該ソース電極１２を取り囲むように円弧形状に形成されている。すなわち、ソース電極１２及びドレイン電極１３は、半導体層１１Ｂに形成されるチャネル領域１１ｄを挟んで対向するように、円弧状の曲線形状を有して形成されている。また、ドレイン電極１３は、半導体層１１Ｂの外周の略３／４を覆っている。
【００９２】
このような構成を有するダブルゲート型フォトセンサＰＳＢにおいては、図５に示した場合と同様に、キャリヤ発生領域（入射有効領域）Ｉp_１は、半導体層１１Ｂ、ブロック絶縁膜１４Ｂ、ソース電極１２及びドレイン電極１３の形状や配置に基づいて、ソース電極１２及びドレイン電極１３の離間距離を幅寸法（図１、図５に示したＫ１）とし、チャネル領域１１ｄの円周方向の平均円弧寸法（図１に示したＷ１）をほぼ長さ寸法とする円弧形状の領域に設定される。
また、上記入射有効領域Ｉp_１により設定される検知可能領域は、図６に示した場合と同様に、ダブルゲート型フォトセンサＰＳＢの形成領域に対して、全周方向に略均一となる真円に近い形状に設定される（図６に示した検知可能領域Ｅp_１）。
【００９３】
したがって、本実施形態に係るダブルゲート型フォトセンサＰＳＢによれば、半導体層１１Ｂをドーナツ形状又はリング形状に形成し、チャネル領域１１ｄを円弧形状に形成することにより、（１）式又は（２）式に示したドレイン電流Ｉdsを規定するＷ／Ｌ比を増大させることができるので、ダブルゲート型フォトセンサＰＳＢの受光感度を簡易に向上させることができるとともに、入射有効領域（キャリヤ発生領域）Ｉp_１を略円状の円弧形状に形成することができるので、受光感度の分布範囲の平面的なバランスを全周方向に均一化することができる。
【００９４】
＜第３の実施形態＞
図１６は、本発明に係るフォトセンサアレイに適用されるダブルゲート型フォトセンサのさらに他の構成例を示す概略構成図であり、図１７は、本実施形態に係るダブルゲート型フォトセンサに適用される半導体層の平面構成を示す概略図であり、図１８は、本実施形態に係るダブルゲート型フォトセンサに適用されるブロック絶縁膜の平面構成を示す概略図である。なお、ここでは、各部の平面形状を便宜的にハッチングで示す。また、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。
【００９５】
上述した実施形態に示したダブルゲート型フォトセンサＰＳＡ、ＰＳＢにおいては、真円形状又はドーナツ形状を有する半導体層１１Ａ、１１Ｂを備えた構成を示したが、本実施形態においては、ダブルゲート型フォトセンサＰＳＣが、扇形状を有する半導体層を備え、該半導体層に円弧状のチャネル領域を形成した構成を有している。なお、以下に示す実施形態におけるダブルゲート型フォトセンサＰＳＣは、上述したダブルゲート型フォトセンサＰＳＡと同じ駆動方法によりフォトセンス機能を実現することができ、同等の作用効果を得ることができる。
【００９６】
図１６（ａ）、（ｂ）に示すように、本実施形態に係るダブルゲート型フォトセンサＰＳＣは、可視光に対して透過性を示す絶縁性基板１９上に形成された単一のボトムゲート電極ＢＧと、ボトムゲート電極ＢＧ上及び絶縁性基板１９上に設けられたボトムゲート絶縁膜１６と、ボトムゲート電極ＢＧに対向して設けられ、可視光が入射されると電子−正孔対を発生するアモルファスシリコン等からなる単一の扇形状の半導体層１１Ｃと、半導体層１１Ｃ上に所定の形状を有して一体的に形成されたブロック絶縁膜１４Ｃと、扇形状の半導体層１１Ｃの周縁領域に、ブロック絶縁膜１４Ｃ上に一部が延在するように設けられたｎ^＋シリコン層１７を介して設けられたドレイン電極１３と、半導体層１１Ｃの扇形状の中心点を含む領域に、上記ｎ^＋シリコン層１７及びドレイン電極１３と離間し、かつ、ブロック絶縁膜１４Ｃ上に一部が延在するように設けられたｎ^＋シリコン層１８を介して設けられたソース電極１２と、ボトムゲート絶縁膜１６上、ブロック絶縁膜１４Ｃ上、ソース電極１２上及びドレイン電極１３上の全域を覆うように形成されたトップゲート絶縁膜１５と、トップゲート絶縁膜１５上に半導体層１１Ｃに対向するように設けられた単一のトップゲート電極ＴＧと、トップゲート絶縁膜１５上及びトップゲート電極ＴＧ上の全域を覆うように設けられた保護絶縁膜２０と、から構成されている。
【００９７】
ここで、半導体層１１Ｃは、図１７に示すように、斜め格子状にハッチングされている領域に略真円状の扇形状（例えば、３π／４の円弧を有する扇形状）に形成され、ｎ^＋シリコン層１７及びｎ^＋シリコン層１８を介して、ソース電極１２及びドレイン電極１３に対して平面的に重なる領域１１ｅと、ブロック絶縁膜１４Ｃに対してそれぞれ平面的に重なる領域（チャネル領域）１１ｆとを有している。
また、ブロック絶縁膜１４Ｃは、図１８に示すように、上記半導体層１１Ｃのチャネル領域１１ｆを含む領域上に、半導体層１１Ｃの形状に対応して略円状の幅広の円弧形状に形成されている。
【００９８】
なお、ソース電極１２は、ソースラインＳＬからｘ方向（図面左右方向）に突出する接続部の先端に、真円形状を有して形成されている。ここで、ソース電極１２は、図１６（ｂ）に示すように、ブロック絶縁膜１４Ｃを挟んでｎ^＋シリコン層１７と対向し、かつ、ブロック絶縁膜１４Ｃの円弧形状の中心点を含む領域に露出する半導体層１１Ｃ上から一部がブロック絶縁膜１４Ｃ上に延在するｎ^＋シリコン層１８上に形成されている。また、ドレイン電極１３は、ドレインラインＤＬから突出し、真円形状を有するソース電極１２に対向し、該ソース電極１２を取り囲むように円弧形状を有して形成されている。ここで、ドレイン電極１３は、図１６（ｂ）に示すように、上記半導体層１１Ｃの円弧状の外縁部から一部が上記ブロック絶縁膜１４Ｃ上に延在するｎ^＋シリコン層１７上に形成されている。すなわち、ソース電極１２及びドレイン電極１３は、半導体層１１Ｃに形成されるチャネル領域１１ｆを挟んで対向するように、円弧状の曲線形状を有して形成されている。
【００９９】
このような構成を有するダブルゲート型フォトセンサＰＳＣにおいては、図５に示した場合と同様に、キャリヤ発生領域（入射有効領域）Ｉp_１が円弧形状の領域に設定される。これにより、ダブルゲート型フォトセンサＰＳＣにおける検知可能領域は、図６に示した場合と同様に、ダブルゲート型フォトセンサＰＳＣの形成領域に対して、全周方向に略均一となる真円に近い形状に設定される（図６に示した検知可能領域Ｅp_１）。
【０１００】
したがって、本実施形態に係るダブルゲート型フォトセンサＰＳＣによれば、半導体層１１Ｃを略真円状の扇形状に形成し、チャネル領域１１ｆ及び入射有効領域（キャリヤ発生領域）Ｉp_１を略円状の円弧形状に形成することにより、ドレイン電流Ｉdsを規定するＷ／Ｌ比を増大させて、ダブルゲート型フォトセンサＰＳＣの受光感度を簡易に向上させることができるとともに、受光感度の分布範囲の平面的なバランスを全周方向に均一化することができる。
【０１０１】
＜第４の実施形態＞
図１９は、本発明に係るフォトセンサアレイに適用されるダブルゲート型フォトセンサのさらに他の構成例を示す概略構成図であり、図２０は、本実施形態に係るダブルゲート型フォトセンサに適用される半導体層の平面構成を示す概略図であり、図２１は、本実施形態に係るダブルゲート型フォトセンサに適用されるブロック絶縁膜の平面構成を示す概略図である。なお、ここでは、各部の平面形状を便宜的にハッチングで示す。また、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。
【０１０２】
本実施形態においては、ダブルゲート型フォトセンサＰＳＤが、幅広の円弧形状を有する半導体層を備え、該半導体層に円弧状のチャネル領域を形成した構成を有している。なお、以下に示す実施形態におけるダブルゲート型フォトセンサＰＳＤは、上述したダブルゲート型フォトセンサＰＳＡと同じ駆動方法によりフォトセンス機能を実現することができ、同等の作用効果を得ることができる。
【０１０３】
図１９（ａ）、（ｂ）に示すように、本実施形態に係るダブルゲート型フォトセンサＰＳＤは、可視光に対して透過性を示す絶縁性基板１９上に形成された単一のボトムゲート電極ＢＧと、ボトムゲート電極ＢＧ上及び絶縁性基板１９上に設けられたボトムゲート絶縁膜１６と、ボトムゲート電極ＢＧに対向して設けられ、可視光が入射されると電子−正孔対を発生するアモルファスシリコン等からなる単一の幅広の円弧形状の半導体層１１Ｄと、半導体層１１Ｄ上に所定の形状を有して一体的に形成されたブロック絶縁膜１４Ｄと、円弧形状の半導体層１１Ｄの周縁領域に、ブロック絶縁膜１４Ｄ上に一部が延在するように設けられたｎ^＋シリコン層１７を介して設けられたドレイン電極１３と、半導体層１１Ｄの円弧形状の中心点を含む領域に、上記ｎ^＋シリコン層１７及びドレイン電極１３と離間し、かつ、ブロック絶縁膜１４Ｄ上に一部が延在するように設けられたｎ^＋シリコン層１８を介して設けられたソース電極１２と、ボトムゲート絶縁膜１６上、ブロック絶縁膜１４Ｄ上、ソース電極１２上及びドレイン電極１３上の全域を覆うように形成されたトップゲート絶縁膜１５と、トップゲート絶縁膜１５上に半導体層１１Ｄに対向するように設けられた単一のトップゲート電極ＴＧと、トップゲート絶縁膜１５上及びトップゲート電極ＴＧ上の全域を覆うように設けられた保護絶縁膜２０と、から構成されている。
【０１０４】
ここで、半導体層１１Ｄは、図２０に示すように、斜め格子状にハッチングされている領域に略円状の幅広の円弧形状（例えば、３π／４の幅広の円弧形状）に形成され、ｎ^＋シリコン層１７及びｎ^＋シリコン層１８を介して、ソース電極１２及びドレイン電極１３に対して平面的に重なる領域１１ｇと、ブロック絶縁膜１４Ｄに対してそれぞれ平面的に重なる領域（チャネル領域）１１ｈとを有している。
また、ブロック絶縁膜１４Ｄは、図２１に示すように、上記半導体層１１Ｄのチャネル領域１１ｈを含む領域上に、半導体層１１Ｄの形状に対応して略円状の幅広の円弧形状に形成されている。
【０１０５】
なお、ソース電極１２は、ソースラインＳＬからｘ方向（図面左右方向）に突出する接続部の先端に、真円形状を有して形成されている。ここで、ソース電極１２は、図１９（ｂ）に示すように、ブロック絶縁膜１４Ｄを挟んでｎ^＋シリコン層１７と対向し、かつ、ブロック絶縁膜１４Ｄの円弧形状の中心点を含む領域に露出するボトムゲート絶縁膜１６及び半導体層１１Ｄ上から一部がブロック絶縁膜１４Ｄ上に延在するｎ^＋シリコン層１８上に形成されている。また、ドレイン電極１３は、ドレインラインＤＬから突出し、真円形状を有するソース電極１２に対向し、該ソース電極１２を取り囲むように円弧形状を有して形成されている。ここで、ドレイン電極１３は、図１９（ｂ）に示すように、上記半導体層１１Ｄの円弧状の外縁部から一部が上記ブロック絶縁膜１４Ｄ上に延在するｎ^＋シリコン層１７上に形成されている。すなわち、ソース電極１２及びドレイン電極１３は、半導体層１１Ｄに形成されるチャネル領域１１ｈを挟んで対向するように、円弧状の曲線形状を有して形成されている。
【０１０６】
このような構成を有するダブルゲート型フォトセンサＰＳＤにおいては、図５に示した場合と同様に、キャリヤ発生領域（入射有効領域）Ｉp_１が円弧形状の領域に設定されることにより、図６に示した場合と同様に、検知可能領域が、ダブルゲート型フォトセンサＰＳＣの形成領域に対して、全周方向に略均一となる真円に近い形状に設定される（図６に示した検知可能領域Ｅp_１）。
したがって、本実施形態に係るダブルゲート型フォトセンサＰＳＤによれば、半導体層１１Ｄを略円状の円弧形状に形成し、チャネル領域１１ｆ及び入射有効領域（キャリヤ発生領域）Ｉp_１を略円状の円弧形状に形成することにより、ドレイン電流Ｉdsを規定するＷ／Ｌ比を増大させて、ダブルゲート型フォトセンサＰＳＤの受光感度を簡易に向上させることができるとともに、受光感度の分布範囲の平面的なバランスを全周方向に均一化することができる。
【０１０７】
次に、本発明に係るフォトセンサアレイの他の構成例について、図面を参照して説明する。
図２２は、本発明に係るフォトセンサアレイの他の構成例を示す概略構成図である。なお、図２２においては、図示の都合上、便宜的にソースラインＳＬ（ソース電極）及びドレインラインＤＬ（ドレイン電極）をハッチングで示す。
【０１０８】
上述した実施形態においては、ダブルゲート型フォトセンサを直交するｘ、ｙの２方向にマトリクス状に配置したフォトセンサアレイ（図７）を示したが、本実施形態に係るフォトセンサアレイ２００は、図２２に示すように、各ダブルゲート型フォトセンサＰＳＥが、２次元平面に連続して設定された一辺がＰsaの正三角形の各頂点位置に配置された、いわゆる、デルタ配列構造を有している。ここで、ダブルゲート型フォトセンサＰＳＥは、上述した各実施形態に示したものを良好に適用することができる。
【０１０９】
ここで、本実施形態に係るフォトセンサアレイ２００と、上述した図７に示したフォトセンサアレイ１００におけるダブルゲート型フォトセンサＰＳＡの配置と対比する。
フォトセンサアレイ１００におけるダブルゲート型フォトセンサＰＳＡは、ｘ、ｙの直交する２方向にのみ、均等な寸法（ピッチ）Ｐspだけ離間するように配置されているため、ｘ、ｙ方向に対して斜め方向の角度θ（０°、９０°、１８０°、２７０°以外の適当な角度；たとえば、４５°や６０°方向）においては、ダブルゲート型フォトセンサＰＳ相互のピッチがｘ、ｙ方向に対して増大して不均一となり易く（たとえば、互いにｘ方向またはｙ方向に対し４５°の角度で斜めに配置されるダブルゲート型フォトセンサＰＳ間の距離はピッチＰspの√２倍）、斜め方向にずれて載置された被写体に対する読み取り精度が、載置状態がずれていない正規の被写体の読み取り精度に比較して、劣化する可能性があるという問題を有していた。
【０１１０】
これに対して、本実施形態に係るフォトセンサアレイ２００においては、２次元平面に連続して設定された各正三角形の各頂点位置にフォトセンサ部となるダブルゲート型フォトセンサＰＳＥが配置されているので、ｘ方向にピッチＰsaで均等にダブルゲート型フォトセンサＰＳＥが配置されるとともに、角度θが６０°、１２０°、２４０°、３００°の各方向にも、ピッチＰsaで均等にダブルゲート型フォトセンサＰＳＥが配置されることになるので、被写体の載置状態（角度）が６０°、１２０°、２４０°、３００°方向にずれた場合であっても、概ね０°のときと同程度の精度で読取動作を行うことができる。
【０１１１】
したがって、２次元平面上に配置される全てのダブルゲート型フォトセンサＰＳＥが、略全周方向に対して均一な受光感度の分布範囲のバランス（検知可能領域の拡がり）を有するとともに、略全周方向に対して等間隔なピッチＰsaで配置されることになるので、読み取り対象となる２次元画像（被写体）がｘ、ｙ方向に対して斜めに載置された場合であっても、画像読み取り時の歪みを抑制しつつ、高い読み取り精度で正確に読み取ることができる。
【０１１２】
また、各ダブルゲート型フォトセンサＰＳＥがデルタ配列されているので、ｘ方向のピッチＰsaを図７に示したフォトセンサ部のピッチＰspと同等に設定した場合、ｙ方向のピッチＰsbは、次式により表される。
Ｐsb＝Ｐsa×sin６０° （３）
このように、本実施形態に係るフォトセンサアレイ２００おいては、上述した実施形態（図７）に比較して、ｙ方向のピッチＰsbが、ｘ方向のピッチＰsa（＝Ｐsp）よりも短くなるため、フォトセンサアレイ１００における平面領域Ｍｐを基準にすると、ｙ方向に縮小された平面領域Ｍｃで、同数のダブルゲート型フォトセンサＰＳＥを配置することができ、２次元画像の読取装置の小型化を図ることができる。これは換言すれば、フォトセンサアレイ２００は、フォトセンサアレイ１００と同等の平面領域Ｍｐに、１／sin６０°倍（≒１．１５倍）の数のダブルゲート型フォトセンサＰＳＣを配置することができることになるので、センサ素子の高密度化を図ることができる。
【０１１３】
なお、図２２に示したフォトセンサアレイ２００においては、ダブルゲート型フォトセンサＰＳＥとして、上述した各実施形態に示したものと同等の構成を示したが、本発明は、これに限定されるものではない。したがって、上述した各実施形態に示したダブルゲート型フォトセンサＰＳＡ〜ＰＳＤ以外の他の構成を有するダブルゲート型フォトセンサを適用してもよいことはいうまでもない。
【０１１４】
以上説明したダブルゲート型フォトセンサ及びフォトセンサアレイを、図１２に示したような２次元画像読取装置（図では、指紋読取装置）に適用することにより、フォトセンサアレイのガラス基板側に設けられた面光源１４０から、素子間領域の透明な絶縁膜を透過して、指ＦＮ等の被写体に照射された光の反射光ｈνが、マトリクス状に配置された各ダブルゲート型フォトセンサＰＳＡに入射され、上述したように、読み取り時の歪みを低減しつつ、高精度、かつ、短時間で被写体の画像情報（明暗情報）の読み取りを実行することができる。
また、上述したように、フォトセンサアレイにおける受光感度を大幅に向上することができるので、相対的に面光源１４０の照度を低減することができ、読取装置の消費電力を削減することができる。
【０１１５】
また、以上説明したダブルゲート型フォトセンサアレイ１００、２００においては、同一行におけるトップゲートラインが、隣接するダブルゲート型フォトセンサ間で互いに平面的に複数本（たとえば、２本のトップゲートラインＴＧＬａ、ＴＧＬｂ）に分岐して、かつ、均等な位置関係かつ略同等の配線幅で平行に延在するように形成され、さらに、ダブルゲート型フォトセンサの略中央を接続して延伸するボトムゲートラインＢＧＬに対して、列方向の上下に略対称な位置関係で配置形成されている。
【０１１６】
このような構成により、トップゲート電極ＴＧ間が実質的に２本（複数本）の配線層により接続されることになるので、配線断面積を増加させて、抵抗率の高いＩＴＯにより形成されたトップゲートラインＴＧＬａ、ＴＧＬｂの配線抵抗を低減し、読み取り動作信号の伝搬遅延を抑制することができ、一層良好な画像の読み取り動作を実現することができる。
また、積層構造を有するダブルゲート型フォトセンサの比較的上層に形成されるトップゲートラインを、複数の配線層（１０１ａ、ＴＧＬｂ）により形成することができるので、積層構造に伴う段差やフォトリソグラフィー工程におけるパーティクルに起因して、特定の配線層に断線が生じた場合であっても、断線を生じていない残りの配線層によりトップゲート電極ＴＧ相互を電気的に接続することができ、読み取り動作信号の伝搬を補償して、信頼性の高いフォトセンサアレイを提供することができる。
【０１１７】
【発明の効果】
請求項１記載の発明によれば、ソース電極及びドレイン電極により規定され、半導体層に形成されるキャリヤ発生領域への励起光の入射により、光電変換素子の検知感度特性を示す検知可能領域（受光感度の分布範囲）の広がりが、全周方向に略均一になる範囲に設定される。したがって、検知可能領域の広がりの特定方向への偏りを改善して、歪みを抑制した良好な画像情報の読み取り動作が可能な光電変換素子を実現することができる。
【０１１８】
ここで、光電変換素子は、少なくとも、半導体層に形成されるキャリヤ発生領域が、略円状の円弧形状に形成されていることにより、キャリヤ発生領域に生成されるキャリヤに応じて流れるドレイン電流値のパラメータであるチャネル領域のＷ／Ｌ比を増大して、励起光の入射量が微量な場合であっても、十分ドレイン電流（ソース−ドレイン電流）を流して、良好な受光感度を実現することができるとともに、検知可能領域の広がりを良好に全周方向に略均一にすることができる。
【０１１９】
また、光電変換素子の半導体層は、真円形状、ドーナツ形状、略真円状の扇形状もしくは略円状の円弧形状に形成されていてもよい。これにより、例えば、ソース電極及びドレイン電極を、半導体層の形状に対応させて、相互に対向する円弧状の曲線形状を有するように配置することにより、チャネル領域のＷ／Ｌ比を良好に増大しつつ、略円状の円弧形状を有するキャリヤ発生領域を良好に形成することができる。
【０１２０】
請求項６記載の発明によれば、基板上に規則的に配置される各光電変換素子が、全周方向に略均一な検知可能領域（受光感度の分布範囲）を有しているので、検知可能領域の広がりの特定方向への偏りを改善して、歪みを抑制した良好な画像情報の読み取り動作が可能なフォトセンサアレイを実現することができる。
【０１２１】
上記フォトセンサアレイに適用される光電変換素子は、少なくとも、半導体層に形成されるキャリヤ発生領域が、略円状の円弧形状に形成されているものであってもよい。これにより、フォトセンサアレイにおける各光電変換素子に流れるドレイン電流値のパラメータであるチャネル領域のＷ／Ｌ比を増大して、励起光の入射量が微量な場合であっても、良好な受光感度を実現することができるとともに、各光電変換素子における検知可能領域の広がりを良好に全周方向に略均一して、歪みを抑制した良好な画像情報の読み取り動作を実現することができる。
【０１２２】
また、上記フォトセンサアレイに適用される光電変換素子は、少なくとも、半導体層に形成されるキャリヤ発生領域が、略円状の円弧形状に形成されているものであってもよい。これにより、フォトセンサアレイを構成する各光電変換素子におけるチャネル領域のＷ／Ｌ比を増大しつつ、検知可能領域の広がりを良好に全周方向に略均一に設定することが可能なフォトセンサアレイを提供することができる。
【０１２３】
また、上記フォトセンサアレイに適用される光電変換素子は、半導体層が、真円形状、ドーナツ形状、略真円状の扇形状もしくは略円状の円弧形状に形成されているものであってもよい。これにより、例えば、ソース電極及びドレイン電極を、半導体層の形状に対応させて、相互に対向する円弧状の曲線形状を有するように配置することにより、フォトセンサアレイを構成する各光電変換素子におけるチャネル領域のＷ／Ｌ比を良好に増大しつつ、略円状の円弧形状を有するキャリヤ発生領域を良好に形成して、歪みを抑制した良好な画像情報の読み取りが可能なフォトセンサアレイを提供することができる。
【０１２４】
また、上記フォトセンサアレイにおいては、複数の光電変換素子同士を接続する第１ゲートラインが、励起光に対して透過性を示すとともに、光電変換素子に対して、それぞれ対称な位置に配置された平行する複数の配線層により構成された領域を有するものであってもよい。
このような構成によれば、第１ゲートラインが、光電変換素子に対して複数の配線層により対称な位置関係で配置されているので、各光電変換素子の受光感度の分布範囲のバランスを均等になるように設定することができるとともに、ゲートラインの配線断面積を実質的に増大させて配線抵抗を下げて、信号の伝搬遅延を抑制することができ、良好な画像情報の読み取り動作を行うことができる。
【０１２５】
さらに、上記フォトセンサアレイにおいて、複数の光電変換素子が、デルタ配列されていることにより、２次元的に隣接して配置された光電変換素子間の距離を、略全周にわたってより均等にすることができるので、被写体の載置角度（方向）に応じて異なる受光感度のバラツキを抑制して、被写体の載置角度に関わらず、良好な画像情報の読み取り動作を行うことができる。
【図面の簡単な説明】
【図１】本発明に係るダブルゲート型フォトセンサの第１の実施形態を示す概略構成図である。
【図２】第１の実施形態に係るダブルゲート型フォトセンサに適用される半導体層の平面構成を示す概略図である。
【図３】第１の実施形態に係るダブルゲート型フォトセンサに適用されるブロック絶縁膜の平面構成を示す概略図である。
【図４】第１の実施形態に係るダブルゲート型フォトセンサに適用されるｎ^＋シリコン層の平面構成を示す概略図である。
【図５】第１の実施形態に係るダブルゲート型フォトセンサにおける入射有効領域（キャリヤ発生領域）を示す概略図である。
【図６】第１の実施形態に係る本実施形態に係るダブルゲート型フォトセンサにおける励起光の入射有効領域と検知可能領域の広がりを示す概略図である。
【図７】第１の実施形態に係るダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。
【図８】本発明に係るフォトセンサアレイを備えたフォトセンサシステムの概略構成図である。
【図９】図８に示したフォトセンサシステムの駆動制御方法の一例を示すタイミングチャートである。
【図１０】本発明に係るダブルゲート型フォトセンサの動作概念図である。
【図１１】本発明に係るフォトセンサシステムの出力電圧の光応答特性を示す図である。
【図１２】本発明に係るフォトセンサシステムにおける指紋の読取状態を示す要部断面図である。
【図１３】本発明に係るダブルゲート型フォトセンサの第２の実施形態を示す概略構成図である。
【図１４】第２の実施形態に係るダブルゲート型フォトセンサに適用される半導体層の平面構成を示す概略図である。
【図１５】第２の実施形態に係るダブルゲート型フォトセンサに適用されるブロック絶縁膜の平面構成を示す概略図である。
【図１６】本発明に係るダブルゲート型フォトセンサの第３の実施形態を示す概略構成図である。
【図１７】第３の実施形態に係るダブルゲート型フォトセンサに適用される半導体層の平面構成を示す概略図である。
【図１８】第３の実施形態に係るダブルゲート型フォトセンサに適用されるブロック絶縁膜の平面構成を示す概略図である。
【図１９】本発明に係るダブルゲート型フォトセンサの第４の実施形態を示す概略構成図である。
【図２０】第４の実施形態に係るダブルゲート型フォトセンサに適用される半導体層の平面構成を示す概略図である。
【図２１】第４の実施形態に係るダブルゲート型フォトセンサに適用されるブロック絶縁膜の平面構成を示す概略図である。
【図２２】本発明に係るダブルゲート型フォトセンサをデルタ配列構造で配置したフォトセンサアレイの平面構成図である。
【図２３】従来技術におけるダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。
【図２４】従来技術におけるダブルゲート型フォトセンサの平面構成及び断面構成を示す概略図である。
【図２５】従来技術におけるダブルゲート型フォトセンサにおける入射有効領域（キャリヤ発生領域）を示す概略図である。
【図２６】従来技術におけるダブルゲート型フォトセンサにおける励起光の検知可能領域の広がりを示す概略図である。
【符号の説明】
ＰＳＡ〜ＰＳＥ、ＰＳ ダブルゲート型フォトセンサ
１１Ａ〜１１Ｄ 半導体層
１１ｂ、１１ｄ、１１ｆ、１１ｈ チャネル領域
１２ ソース電極
１３ ドレイン電極
１４Ａ〜１４Ｄ ブロック絶縁膜
１７、１８ ｎ^＋シリコン層
１９ 絶縁性基板
ＴＧ トップゲート電極
ＢＧ ボトムゲート電極
ＴＧＬａ、ＴＧＬｂ トップゲートライン
ＢＧＬ ボトムゲートライン
ＳＬ ソースライン
ＤＬ ドレインライン
１００、２００ フォトセンサアレイ

Claims (8)

1. 励起光が入射されることにより、キャリアを生成するキャリア発生領域を有する半導体層と、
   可視光に対して不透明であり、前記半導体層の前記キャリア発生領域を挟んで相互に対向する円弧形状のソース電極及びドレイン電極と、
   前記半導体層の上方に設けられた第１ゲート電極と、
   前記半導体層の下方に設けられた第２ゲート電極と、
   を備えた薄膜トランジスタで構成され、
   前記キャリア発生領域に入射される前記励起光に対する検知感度特性が、全周方向に略均一となるように、前記キャリア発生領域が略円弧形状に形成されていることを特徴とする光電変換素子。
2. 前記半導体層は、真円形状に形成されていることを特徴とする請求項１記載の光電変換素子。
3. 前記半導体層は、ドーナツ形状に形成されていることを特徴とする請求項１記載の光電変換素子。
4. 前記半導体層は、略真円状の扇形状に形成されていることを特徴とする請求項１記載の光電変換素子。
5. 前記半導体層は、略円状の円弧形状に形成されていることを特徴とする請求項１記載の光電変換素子。
6. 励起光が入射されることにより、キャリアを生成するキャリア発生領域を有する半導体層と、可視光に対して不透明であり、前記半導体層の前記キャリア発生領域を挟んで相互に対向する円弧形状のソース電極及びドレイン電極と、前記半導体層の上方に設けられた第１ゲート電極と、前記半導体層の下方に設けられた第２ゲート電極と、を各々備えた薄膜トランジスタで構成され、前記キャリア発生領域に入射される前記励起光に対する検知感度特性が、全周方向に略均一となるように、前記キャリア発生領域がそれぞれ略円弧形状に形成されている複数の光電変換素子と、
   前記複数の光電変換素子の前記第１ゲート電極相互を接続する第１ゲートラインと、
   前記複数の光電変換素子の前記第２ゲート電極相互を接続する第２ゲートラインと、
   を有し、
   前記複数の光電変換素子が、前記第１ゲートラインおよび前記第２ゲートラインを介して、基板上に規則的に配置されていることを特徴とするフォトセンサアレイ。
7. 前記第１ゲートラインは、前記励起光に対して透過性を示すとともに、前記複数の光電変換素子に対して、それぞれ対称な位置に配置された平行する複数の配線層により構成された領域を有することを特徴とする請求項６に記載のフォトセンサアレイ。
8. 前記複数の光電変換素子は、デルタ配列されていることを特徴とする請求項６乃至７のいずれかに記載のフォトセンサアレイ。

Images