JP2002064195A

JP2002064195A - 光電変換素子及びフォトセンサアレイ

Info

Publication number: JP2002064195A
Application number: JP2000251182A
Authority: JP
Inventors: Hiroshi Kurosawa; 比呂史黒沢
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2000-08-22
Filing date: 2000-08-22
Publication date: 2002-02-28
Anticipated expiration: 2020-08-22
Also published as: JP3765466B2

Abstract

(57)【要約】【課題】検知可能領域の広がりの偏りを改善しつつ、
高いトランジスタ感度を実現することができる光電変換
素子、及び、該光電変換素子を複数配列し、受光感度の
分布範囲のバランスの良好なフォトセンサアレイを提供
する。【解決手段】ダブルゲート型フォトセンサＰＳＡは、
円弧状のチャネル領域１１ｂが形成される真円形状の半
導体層１１Ａと、各チャネル領域１１ｂ上に設けられた
ブロック絶縁膜１４Ａと、半導体層１１Ａに形成される
チャネル領域１１ｂを挟んで対向するように、円弧状の
曲線形状を有して形成されたソース電極１２及びドレイ
ン電極１３と、チャネル領域１１ｂに対向して設けられ
たトップゲート電極ＴＧ及びボトムゲート電極ＢＧと、
を有して構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電変換素子（フ
ォトセンサ）、及び、光電変換素子を２次元配列して構
成されるフォトセンサアレイに関する。

【０００２】

【従来の技術】従来、印刷物や写真、あるいは、指等の
微細な凹凸により指紋を読み取る２次元画像の読取装置
として、光電変換素子（フォトセンサ）をマトリクス状
に配列して構成されるフォトセンサアレイを有する構造
のものがある。このようなフォトセンサアレイとして、
一般に、単結晶シリコンからなるＣＣＤ（Charge Coupl
ed Device）等の固体撮像デバイスが用いられている
が、単結晶シリコンを用いているため、製造コストが著
しく高くなるという問題を有している。

【０００３】また、ＣＣＤは、周知の通り、フォトダイ
オードやフォトセンサをマトリクス状に配列した構成を
有し、各フォトセンサの受光部に照射された光量に対応
して発生する電荷を、水平走査回路及び垂直走査回路に
より検出し、照射光の輝度を検知するものであるが、こ
のようなＣＣＤを用いたフォトセンサシステムにおいて
は、走査された各フォトセンサを選択状態にするための
選択トランジスタを個別に設ける必要があるため、セン
サ画素の数が増大するにしたがってシステム自体が大型
化するという問題を有している。

【０００４】そこで、近年、これらの問題を解決するた
めの構成として、フォトセンサ自体にフォトセンス機能
と選択トランジスタ機能とを持たせた、いわゆる、ダブ
ルゲート構造を有する薄膜トランジスタ（以下、「ダブ
ルゲート型フォトセンサ」という）をフォトセンサアレ
イに適用して、センサ画素の高密度化を図りつつ、シス
テムの小型化及び低製造コスト化を図る試みがなされて
いる。

【０００５】ここで、ダブルゲート型フォトセンサ及び
ダブルゲート型フォトセンサを適用したフォトセンサア
レイについて説明する。図２３は、ダブルゲート型フォ
トセンサを適用したフォトセンサアレイの平面構成を示
す概略図であり、図２４は、ダブルゲート型フォトセン
サの平面構成及び断面構成を示す概略図である。なお、
図２４（ａ）においては、便宜的にソース電極２（ソー
スラインＳＬ）及びドレイン電極３（ドレインラインＤ
Ｌ）をハッチングで示す。

【０００６】まず、ダブルゲート型フォトセンサを適用
したフォトセンサアレイについて説明すると、フォトセ
ンサアレイの平面構成は、たとえば、図２３に示すよう
に、ダブルゲート型フォトセンサＰＳ相互が、直交する
ｘ、ｙの２方向にそれぞれ所定のピッチＰspで格子（マ
トリクス）状に配置され、さらに、格子内部の素子間領
域Ｒｐを通して、ガラス基板等の絶縁性基板面側（図面
背面側；詳しくは後述する）からの光がフォトセンサア
レイ上（図面前面側）に載置された被写体（検知対象
物）に照射されるように考慮されている。そのため、被
写体に十分な光を照射して、受光感度を向上させるため
には、素子間領域Ｒｐを極力大きく確保する必要があ
る。

【０００７】このようなフォトセンサアレイに適用され
るダブルゲート型フォトセンサＰＳは、図２４（ａ）、
（ｂ）に示すように、光が入射されると電子−正孔対が
生成される半導体層１と、半導体層１の両端部にそれぞ
れ設けられたｎ^＋シリコン層７、８と、ｎ^＋シリコン層
７、８上に設けられ、半導体層１を励起する光に対して
遮光性を示すソース電極２及びドレイン電極３と、半導
体層１の直上に設けられたブロック絶縁膜４と、ソース
電極２及びドレイン電極３、ブロック絶縁膜４を覆う上
部（トップ）ゲート絶縁膜５と、上部ゲート絶縁膜５上
に設けられたトップゲート電極ＴＧと、半導体層１の直
下に設けられた下部（ボトム）ゲート絶縁膜６と、下部
ゲート絶縁膜６下に設けられ、半導体層１を励起する光
に対して遮光性を示すボトムゲート電極ＢＧと、を有し
て構成されている。そして、このような構成を有するダ
ブルゲート型フォトセンサは、ガラス基板等の透明な絶
縁性基板９上に形成されている。

【０００８】ここで、トップゲート電極ＴＧ、ブロック
絶縁膜４、上部ゲート絶縁膜５、下部ゲート絶縁膜６、
トップゲート電極ＴＧ上に設けられる保護絶縁膜１０
は、いずれも半導体層１を励起する光に対して透過率の
高い（透光性を示す）材質により構成され、一方、ソー
ス電極２、ドレイン電極３及びボトムゲート電極ＢＧ
は、いずれも半導体層１を励起する光に対して透過率の
極めて低い（遮光性を示す）材質により構成されてい
る。

【０００９】したがって、ダブルゲート型フォトセンサ
ＰＳの上方から入射（照射）される光ｈν（図２４
（ｂ）中の矢印）のみが、トップゲート電極ＴＧ及び透
明な上部ゲート絶縁膜５、ブロック絶縁膜４を透過し
て、半導体層１に入射する。そして、半導体層１には、
入射した光の量（入射光量）に応じて電子−正孔対が生
成され、この電荷に応じた電圧信号を検出することによ
り、被写体の明暗情報を読み取ることができる。なお、
ダブルゲート型フォトセンサの駆動制御方法について
は、具体的に後述する。

【００１０】

【発明が解決しようとする課題】ところで、上述したよ
うな２次元画像の読取装置への適用が検討されているダ
ブルゲート型フォトセンサやフォトセンサアレイにおい
ては、次のような問題点を有している。

【００１１】（イ）図２４に示したダブルゲート型フォ
トセンサＰＳの構成において、フォトセンサとしてのト
ランジスタ特性（トランジスタ感度または受光感度）
は、チャネル領域を規定する諸寸法、すなわち、半導体
層１のチャネル長Ｌ_０とチャネル幅Ｗ_０との比に基づい
て設定される。具体的には、フォトセンサのトランジス
タ特性を決定する指標となるソース−ドレイン電流値Ｉ
dsは、一般に、次の式で表される。Ｉds ∝ Ｗ_０／Ｌ_０（１）ここで、図２４に示した構成においては、チャネル長Ｌ
_０は、チャネル長方向（図面左右方向）のブロック絶縁
膜４の長さに一致する。

【００１２】また、ダブルゲート型フォトセンサＰＳ
は、入射光量に応じて半導体層１内に生成される電荷
（キャリヤ）に基づいて流れる上記ドレイン電流Ｉdsに
より、変位するドレイン電極３の電圧を読み取って画像
を認識するように構成されているので、被写体の画像を
高いコントラスト比で明確に認識するためには、被写体
のうち、暗い部分に位置するダブルゲート型フォトセン
サＰＳのドレイン電流Ｉdsと、より明るい部分に位置す
るダブルゲート型フォトセンサＰＳのドレイン電流Ｉds
との差を大きくする必要がある。

【００１３】ここで、上記（１）式に示したように、ダ
ブルゲート型フォトセンサＰＳのトランジスタ特性を決
定するソース−ドレイン電流値Ｉdsは、半導体層１のチ
ャネル幅Ｗ_０及びチャネル長Ｌ_０の比に基づいて決定さ
れるため、ダブルゲート型フォトセンサＰＳのトランジ
スタ特性（トランジスタ感度）を向上させるためには、
Ｗ_０／Ｌ_０比をできるだけ大きく設計する方が望ましい
ことになる。

【００１４】一方、ダブルゲート型フォトセンサＰＳに
高いトランジスタ特性を設定すると、Ｗ_０／Ｌ_０比が大
きくなるため、半導体層１の平面構造は、図２４（ａ）
に示したように、必然的にチャネル幅Ｗ_０が相対的に長
く、チャネル長Ｌ_０が相対的に短い長方形形状にならざ
るを得ない。また、ダブルゲート型フォトセンサＰＳ
は、半導体層１に入射された光のみを検知するので、図
２４（ｂ）に示したように、半導体層１のうち、遮光性
を示すソース電極２及びドレイン電極３により覆われて
いない部分のみが、上方から入射する光ｈνを検知する
ことになる。

【００１５】したがって、図２５に示すように、半導体
層１の光を入射できる領域（以下、「入射有効領域」と
いう）Ｉp_０の形状は、短辺の長さがチャネル長Ｌ_０よ
りも短いＫ_０となり、長辺の長さがほぼＷ_０となる略長
方形形状になる。ここで、短辺の長さＫ_０は、実質的に
チャネル長Ｌ_０に大きく依存しているため、半導体層１
（または、入射有効領域Ｉp_０）に入射する光が完全拡
散光またはそれに近い光の場合、ｘ方向から半導体層１
に入射する光の量は、ｙ方向から半導体層１に入射する
光の量より小さくなり、光の入射方向に応じて偏りが顕
著になる。なお、図２５においては、便宜的に入射有効
領域Ｉp_０を、ソース電極２及びドレイン電極３とは異
なるハッチングで示す。

【００１６】つまり、このようなダブルゲート型フォト
センサＰＳにおいては、チャネル領域が設けられる半導
体層１の光を入射できる領域（入射有効領域Ｉp_０）の
形状が、ｙ方向に顕著に長い長方形形状に設定されるこ
とになるため、図２６に示すように、１つのダブルゲー
ト型フォトセンサＰＳが実質的に検知可能な保護絶縁膜
２０の表面上の光の通過領域（以下、「検知可能領域」
という）Ｅp_０は、長方形形状の入射有効領域Ｉp_０と実
質的に相似形を有する縦長の領域（図中斜線でハッチン
グした領域）となり、ダブルゲート型フォトセンサＰＳ
のｘ方向については、所望の受光感度が得られる領域が
狭くなる。

【００１７】そのため、ダブルゲート型フォトセンサＰ
Ｓのｘ、ｙ方向における検知可能領域Ｅp_０の広がり
（フォトセンサの受光感度の分布特性（検知感度特性）
に相当する）の偏りに起因して、読み取り画像に歪みが
生じ、被写体の明暗情報を正確に読み取ることができな
くなり、高いトランジスタ感度を実現しつつ、歪みを抑
制した良好な画像情報の読み取りを同時に実現すること
ができないという問題を有していた。なお、図２６に示
した検知可能領域Ｅp_０は、ダブルゲート型フォトセン
サＰＳの受光感度の分布範囲を模式的に示したものであ
って、厳密な分布範囲を示すものではない。

【００１８】（ロ）図２４に示したようなダブルゲート
型フォトセンサＰＳを、マトリクス状に配置し、図２３
に示したようなフォトセンサアレイを構成した場合、マ
トリクスに対応する、直交するｘ、ｙの２方向以外の斜
め方向においては、光受光部となるダブルゲート型フォ
トセンサＰＳ相互の離間距離が不均一となるため、ｘ、
ｙの２方向に比較して画像情報の読み取り精度の劣化が
生じる。

【００１９】すなわち、フォトセンサアレイにおけるダ
ブルゲート型フォトセンサＰＳの配置は、図２３に示し
たように、ダブルゲート型フォトセンサＰＳ相互が、直
交するｘ、ｙの２方向に対してのみ、均等な寸法（ピッ
チ）Ｐspだけ離間するように配置されているため、マト
リクスに対応するｘ、ｙ方向に対して、斜め方向（０
°、９０°、１８０°、２７０°以外の適当な角度；た
とえば、４５°や６０°方向）においては、ダブルゲー
ト型フォトセンサＰＳ相互のピッチがｘ、ｙ方向に対し
て増大して不均一となり（たとえば、４５°の場合には
√２倍）、斜めにずれて載置された被写体に対して、均
一かつ高精度な読み取り動作を実現することができない
という問題を有していた。

【００２０】（ハ）上述したようなダブルゲート型フォ
トセンサＰＳを適用したフォトセンサアレイを備えた２
次元画像の読取装置にあっては、たとえば、指紋のよう
な被写体（指等）の凹凸や明暗パターン等による照射光
の反射の違いを、可視光波長域の光ｈνが入射されると
励起するアモルファスシリコン（ａ−Ｓｉ）からなる半
導体層１に生成されるキャリヤを利用して検出するもの
であるが、このキャリヤを蓄積するためのトップゲート
電極ＴＧは、指のような被写体と半導体層１との間に介
在しているため、被写体から反射して入射し、半導体層
１を励起する波長域の光を透過する性質を有している必
要がある。そのため、トップゲート電極ＴＧとして、Ｉ
ＴＯ（Indium-Tin-Oxide）のような透明電極が用いられ
ている。

【００２１】ここで、行方向（ｘ方向）に隣接して配置
されるダブルゲート型フォトセンサＰＳのトップゲート
電極ＴＧ同士は、図２３に示すように、互いにトップゲ
ートラインＴＧＬを介して接続された構成を有している
が、トップゲートラインＴＧＬ自体も上記トップゲート
電極ＴＧと一体的にＩＴＯ等の透明電極により形成され
ている。しかしながら、このＩＴＯは、配線層として一
般に利用されるクロム等の金属材料に比較して抵抗率が
高く、信号の伝搬遅延を生じやすいという問題を有して
いた。

【００２２】そこで、このようなＩＴＯの高抵抗の問題
を解決するために、幅広の配線層からなるトップゲート
ラインＴＧＬを形成して、配線断面積を大きくすること
により、配線抵抗の低減を図ることができるが、ＩＴＯ
のような透明電極であっても、上記励起光（可視光）の
透過光量の減衰を生じるため、安易に厚くするとトップ
ゲートラインＴＧＬが設けられた領域（ｘ方向）に対す
るダブルゲート型フォトセンサＰＳの受光感度が低下し
て、受光感度の分布範囲のバランスが一層不均一になる
といった問題を有していた。

【００２３】本発明は、上述した問題点を解決し、検知
可能領域の広がりの偏りを改善しつつ、高いトランジス
タ感度を実現することができる光電変換素子、及び、該
光電変換素子を複数配列し、受光感度の分布範囲のバラ
ンス（検知感度特性）の良好なフォトセンサアレイを提
供することを第１の目的とする。また、本発明は、上記
第１の目的を達成しつつ、信号の遅延を抑制して良好に
駆動することができるフォトセンサアレイを提供するこ
とを第２の目的とする。

【００２４】

【課題を解決するための手段】請求項１記載の光電変換
素子は、励起光が入射されることにより、キャリヤを生
成するキャリヤ発生領域を有する半導体層と、前記キャ
リヤ発生領域の両端側に、それぞれ設けられたソース電
極及びドレイン電極と、前記半導体層の上方に設けられ
た第１ゲート電極と、前記半導体層の下方に設けられた
第２ゲート電極と、を備え、前記キャリヤ発生領域に入
射される前記励起光に対する検知感度特性が、全周方向
に略均一となるように設定されていることを特徴とす
る。

【００２５】請求項１記載の発明によれば、ソース電極
及びドレイン電極により規定され、半導体層に形成され
るキャリヤ発生領域への励起光の入射により、光電変換
素子の検知感度特性を示す検知可能領域（受光感度の分
布範囲）の広がりが、全周方向に略均一になる範囲に設
定される。したがって、検知可能領域の広がりの特定方
向への偏りを改善して、歪みを抑制した良好な画像情報
の読み取り動作が可能な光電変換素子を実現することが
できる。

【００２６】ここで、光電変換素子は、少なくとも、半
導体層に形成されるキャリヤ発生領域が、略円状の円弧
形状に形成されていることにより、キャリヤ発生領域に
生成されるキャリヤに応じて流れるドレイン電流値のパ
ラメータであるチャネル領域のＷ／Ｌ比を増大して、励
起光の入射量が微量な場合であっても、十分ドレイン電
流（ソース−ドレイン電流）を流して、良好な受光感度
を実現することができるとともに、検知可能領域の広が
りを良好に全周方向に略均一にすることができる。

【００２７】また、光電変換素子の半導体層は、真円形
状、ドーナツ形状、略真円状の扇形状もしくは略円状の
円弧形状に形成されていてもよい。これにより、例え
ば、ソース電極及びドレイン電極を、半導体層の形状に
対応させて、相互に対向する円弧状の曲線形状を有する
ように配置することにより、チャネル領域のＷ／Ｌ比を
良好に増大しつつ、略円状の円弧形状を有するキャリヤ
発生領域を良好に形成することができる。

【００２８】請求項８記載のフォトセンサアレイは、励
起光が入射されることにより、キャリヤを生成するキャ
リヤ発生領域を有する半導体層と、前記キャリヤ発生領
域の両端側に、それぞれ設けられたソース電極及びドレ
イン電極と、前記半導体層の上方に設けられた第１ゲー
ト電極と、前記半導体層の下方に設けられた第２ゲート
電極と、を各々備え、前記キャリヤ発生領域に入射され
る前記励起光に対する検知感度特性が、全周方向に略均
一となるように各々設定された複数の光電変換素子と、
前記複数の光電変換素子の前記第１ゲート電極相互を接
続する第１ゲートラインと、前記複数の光電変換素子の
前記第２ゲート電極相互を接続する第２ゲートライン
と、を有し、前記複数の光電変換素子が、前記第１ゲー
トライン及び前記第２ゲートラインを介して、基板上に
規則的に配置されていることを特徴とする。

【００２９】請求項８記載の発明によれば、基板上に規
則的に配置される各光電変換素子が、全周方向に略均一
な検知可能領域（受光感度の分布範囲）を有しているの
で、検知可能領域の広がりの特定方向への偏りを改善し
て、歪みを抑制した良好な画像情報の読み取り動作が可
能なフォトセンサアレイを実現することができる。

【００３０】上記フォトセンサアレイに適用される光電
変換素子は、少なくとも、半導体層に形成されるキャリ
ヤ発生領域が、略円状の円弧形状に形成されているもの
であってもよい。これにより、フォトセンサアレイにお
ける各光電変換素子に流れるドレイン電流値のパラメー
タであるチャネル領域のＷ／Ｌ比を増大して、励起光の
入射量が微量な場合であっても、良好な受光感度を実現
することができるとともに、各光電変換素子における検
知可能領域の広がりを良好に全周方向に略均一して、歪
みを抑制した良好な画像情報の読み取り動作を実現する
ことができる。

【００３１】また、上記フォトセンサアレイに適用され
る光電変換素子は、少なくとも、半導体層に形成される
キャリヤ発生領域が、略円状の円弧形状に形成されてい
るものであってもよい。これにより、フォトセンサアレ
イを構成する各光電変換素子におけるチャネル領域のＷ
／Ｌ比を増大しつつ、検知可能領域の広がりを良好に全
周方向に略均一に設定することが可能なフォトセンサア
レイを提供することができる。

【００３２】また、上記フォトセンサアレイに適用され
る光電変換素子は、半導体層が、真円形状、ドーナツ形
状、略真円状の扇形状もしくは略円状の円弧形状に形成
されているものであってもよい。これにより、例えば、
ソース電極及びドレイン電極を、半導体層の形状に対応
させて、相互に対向する円弧状の曲線形状を有するよう
に配置することにより、フォトセンサアレイを構成する
各光電変換素子におけるチャネル領域のＷ／Ｌ比を良好
に増大しつつ、略円状の円弧形状を有するキャリヤ発生
領域を良好に形成して、歪みを抑制した良好な画像情報
の読み取りが可能なフォトセンサアレイを提供すること
ができる。

【００３３】また、上記フォトセンサアレイにおいて
は、複数の光電変換素子同士を接続する第１ゲートライ
ンが、励起光に対して透過性を示すとともに、光電変換
素子に対して、それぞれ対称な位置に配置された平行す
る複数の配線層により構成された領域を有するものであ
ってもよい。このような構成によれば、第１ゲートライ
ンが、光電変換素子に対して複数の配線層により対称な
位置関係で配置されているので、各光電変換素子の受光
感度の分布範囲のバランスを均等になるように設定する
ことができるとともに、ゲートラインの配線断面積を実
質的に増大させて配線抵抗を下げて、信号の伝搬遅延を
抑制することができ、良好な画像情報の読み取り動作を
行うことができる。

【００３４】さらに、上記フォトセンサアレイにおい
て、複数の光電変換素子が、デルタ配列されていること
により、２次元的に隣接して配置された光電変換素子間
の距離を、略全周にわたってより均等にすることができ
るので、被写体の載置角度（方向）に応じて異なる受光
感度のバラツキを抑制して、被写体の載置角度に関わら
ず、良好な画像情報の読み取り動作を行うことができ
る。

【００３５】

【発明の実施の形態】以下に、本発明に係る光電変換素
子、フォトセンサアレイ及び２次元画像の読取装置の実
施の形態について詳しく説明する。まず、本発明に係る
画像読取装置に適用されるダブルゲート型フォトセンサ
について、図面を参照して説明する。

【００３６】＜第１の実施形態＞図１は、本発明に係る
フォトセンサアレイに適用されるダブルゲート型フォト
センサの一構成例を示す概略構成図である。ここでは、
フォトセンサ部となる真円形状の半導体層を備え、該半
導体層に形成されるチャネル領域を円弧状に形成したダ
ブルゲート型フォトセンサの概略構成を示して具体的に
説明する。なお、図１（ａ）においては、図示の都合
上、便宜的にソース電極１２（ソースラインＳＬ）及び
ドレイン電極１３（ドレインラインＤＬ）をハッチング
で示す。

【００３７】図１（ａ）、（ｂ）に示すように、本実施
形態に係るダブルゲート型フォトセンサＰＳＡは、可視
光に対して透過性（透光性）を示す絶縁性基板１９上に
形成された単一のボトムゲート電極ＢＧと、ボトムゲー
ト電極ＢＧ上及び絶縁性基板１９上に設けられたボトム
ゲート絶縁膜１６と、ボトムゲート電極ＢＧに対向する
ボトムゲート絶縁膜１６上に設けられ、かつ、可視光が
入射されると電子−正孔対を発生するアモルファスシリ
コン等からなる単一の真円形状の半導体層１１Ａと、半
導体層１１Ａ上に所定の形状を有して一体的に形成され
たブロック絶縁膜１４Ａと、真円形状の半導体層１１Ａ
の周縁領域に、ブロック絶縁膜１４Ａ上に一部が延在す
るように設けられたｎ^＋シリコン層１７と、真円形状の
半導体層１１Ａの略中央領域に、上記ｎ^＋シリコン層１
７と離間し、かつ、ブロック絶縁膜１４Ａ上に一部が延
在するように設けられたｎ^＋シリコン層１８と、少なく
ともｎ^＋シリコン層１７を覆うように設けられたドレイ
ン電極１３と、少なくともｎ^＋シリコン層１８を覆うよ
うに設けられたソース電極１２と、ボトムゲート絶縁膜
１６上、ブロック絶縁膜１４Ａ上、ソース電極１２上及
びドレイン電極１３上の全域を覆うように形成されたト
ップゲート絶縁膜１５と、トップゲート絶縁膜１５上に
半導体層１１Ａに対向するように設けられた単一のトッ
プゲート電極ＴＧと、トップゲート絶縁膜１５上及びト
ップゲート電極ＴＧ上の全域を覆うように設けられた保
護絶縁膜２０と、から構成されている。

【００３８】次いで、上述したダブルゲート型フォトセ
ンサＰＳＡにおける主要部の形状について、図面を参照
して詳しく説明する。図２〜図４は、本実施形態に係る
ダブルゲート型フォトセンサの各部の平面構成を示す図
であって、図２は、本実施形態に係るダブルゲート型フ
ォトセンサに適用される半導体層の平面構成を示す概略
図であり、図３は、本実施形態に係るダブルゲート型フ
ォトセンサに適用されるブロック絶縁膜の平面構成を示
す概略図であり、図４は、本実施形態に係るダブルゲー
ト型フォトセンサに適用されるｎ^＋シリコン層の平面構
成を示す概略図である。なお、ここでは、各部の平面形
状を便宜的にハッチングで示し、図１（ａ）、（ｂ）に
示した平面構成及び断面構成を適宜参照しながら説明す
る。

【００３９】ダブルゲート型フォトセンサＰＳＡに適用
される半導体層１１Ａは、図２に示すように、斜め格子
状にハッチングされている領域に、単一のアモルファス
シリコン層として真円形状に形成され、図１（ａ）に示
したソース電極１２及びドレイン電極１３に対して平面
的に重なる領域１１ａと、一体的に円弧形状に形成され
るブロック絶縁膜１４Ａ（後述する）に対して平面的に
重なるチャネル領域１１ｂとを有している。ここで、半
導体層１１Ａに設けられるチャネル領域１１ｂは、後述
するソース電極１２及びドレイン電極１３、ブロック絶
縁膜１４Ａの形状に対応して、円弧状に形成されてい
る。したがって、このチャネル領域１１ｂのチャネル長
方向は、半導体層１１Ａの真円中心から外方に放射する
方向に設定される。また、ドレイン電極１３は、半導体
層１１Ａの外周の略３／４を覆っている。

【００４０】また、ダブルゲート型フォトセンサＰＳＡ
に適用されるブロック絶縁膜１４Ａは、図３に示すよう
に、上記半導体層１１Ａのチャネル領域１１ｂを含む領
域上に、半導体層１１Ａの真円形状に対応して略ドーナ
ツ形状に形成されている。ここで、ブロック絶縁膜１４
Ａは、略全周方向の外縁部がドレイン電極１３と部分的
かつ平面的に重なるように配置され、また、全周方向の
内縁部がソース電極１２と部分的かつ平面的に重なるよ
うに配置されている。なお、ソース電極１２とソースラ
インＳＬとの接続部の近傍領域においては、ブロック絶
縁膜１４Ａが半導体層１１Ａを完全に被覆するように形
成されている。

【００４１】また、ダブルゲート型フォトセンサＰＳＡ
に適用されるｎ^＋シリコン層１７は、図４に示すよう
に、上記半導体層１１Ａの略全周の外縁部から一部が上
記ブロック絶縁膜１４Ａ上に延在するとともに、図１
（ｂ）に示すように、半導体層１１Ａとドレイン電極１
３との間に介在して、ドレイン電極１３と略全域で平面
的に重なるように円弧形状に形成されている。また、ｎ
^＋シリコン層１８は、図４に示すように、上記半導体層
１１Ａと同心円形状を有して、ブロック絶縁膜１４Ａを
挟んでｎ^＋シリコン層１７と対向し、かつ、図１（ｂ）
に示すように、ブロック絶縁膜１４Ａの開口部に露出す
る半導体層１１Ａ上から一部がブロック絶縁膜１４Ａ上
に延在するとともに、半導体層１１Ａとソース電極１２
との間に介在して、ソース電極１２と略全域で平面的に
重なるように配置されている。

【００４２】さらに、ダブルゲート型フォトセンサＰＳ
Ａにおけるソース電極１２は、図１（ａ）に示すよう
に、ダブルゲート型フォトセンサＰＳＡをマトリクス状
に配置した場合（詳しくは、後述する）に、ｙ方向（図
面上下方向）に延在するソースラインＳＬからｘ方向
（図面左右方向）に、対向するドレインラインＤＬに向
けて突出する接続部の先端に、真円形状に形成されてい
る。また、ドレイン電極１３は、ダブルゲート型フォト
センサＰＳＡのソースラインＳＬに対向して延在するド
レインラインＤＬから突出し、真円形状を有するソース
電極１２に対向し、該ソース電極１２を取り囲むように
円弧形状に形成されている。すなわち、ソース電極１２
及びドレイン電極１３は、半導体層１１Ａに形成される
チャネル領域１１ｂを挟んで対向するように、円弧状の
曲線形状を有して形成されている。

【００４３】なお、上述したダブルゲート型フォトセン
サＰＳＡの各部の構成（図１〜図４）において、ブロッ
ク絶縁膜１４Ａ、トップゲート絶縁膜１５、ボトムゲー
ト絶縁膜１６、トップゲート電極２１上に設けられた保
護絶縁膜２０は、窒化シリコン等の透光性の絶縁膜から
なり、また、トップゲート電極ＴＧ及びトップゲートラ
インＴＧＬａ、ＴＧＬｂは、上述したＩＴＯ等の透光性
の導電性材料からなり、ともに可視光に対して高い透過
率を示す。一方、ソース電極１２、ドレイン電極１３、
ボトムゲート電極ＢＧ及びボトムゲートラインＢＧＬ
は、クロム、クロム合金、アルミ、アルミ合金等から選
択された可視光の透過を遮断する遮光性の材質により構
成されている。

【００４４】次に、本実施形態に係るダブルゲート型フ
ォトセンサにおけるトランジスタ特性について、図面を
参照して説明する。図５は、本実施形態に係るダブルゲ
ート型フォトセンサにおける入射有効領域（キャリヤ発
生領域）を示す概略図であり、図６は、本実施形態に係
るダブルゲート型フォトセンサにおける励起光の入射有
効領域と検知可能領域の広がり（検知感度特性）との関
係を示す概略図である。

【００４５】ダブルゲート型フォトセンサＰＳＡにおい
て、光量に応じて流れるドレイン電流Ｉdsは、上記
（１）式に示したように、（チャネル幅Ｗ）／（チャネ
ル長Ｌ）比に比例している。ここで、上述したダブルゲ
ート型フォトセンサＰＳＡにおいて、図１、図３に示す
ように、ドレイン電流が流れるチャネル領域１１ｂは、
各々円弧状の曲線形状を有して形成されたソース電極１
２及びドレイン電極１３が対向して配置された半導体層
１１Ａに形成される略円弧状の領域に設定されている。

【００４６】すなわち、ダブルゲート型フォトセンサＰ
ＳＡのダブルゲート型フォトセンサのチャネル長は、対
向するソース電極１２及びドレイン電極１３に挟まれて
配置されたブロック絶縁膜１４Ａの幅寸法（ブロック絶
縁膜１４Ａの外周半径と内周半径の差分）Ｌ１に設定さ
れ、チャネル幅は、ソース電極１２とドレイン電極１３
が対向する円弧状の領域における円周方向の平均円弧寸
法Ｗ１に設定されているので、このダブルゲート型フォ
トセンサＰＳＡに流れるドレイン電流Ｉdsは、概ね次式
で表される。Ｉds ∝ Ｗ１／Ｌ１（２）

【００４７】ここで、チャネル長Ｌ１及びチャネル幅Ｗ
１は、半導体層１１Ａ、ブロック絶縁膜１４Ａ、ソース
電極１２及びドレイン電極１３等の配置、形状寸法（具
体的には、真円形状及び円弧形状の半径又は直径）によ
り、簡易に設定変更することができるので、本実施形態
に係るダブルゲート型フォトセンサＰＳＡのチャネル長
Ｌ１を、図２４に示した従来構造のダブルゲート型フォ
トセンサＰＳのチャネル長と同等に設定し、かつ、ダブ
ルゲート型フォトセンサＰＳＡのチャネル領域１１ｂの
円弧形状の直径を、例えば、図２４に示した従来構造の
ダブルゲート型フォトセンサＰＳのチャネル幅Ｗ_０と同
等に設定することにより、チャネル領域１１ｂの平均円
弧寸法（チャネル幅Ｗ１）を円弧形状に依存して、チャ
ネル幅Ｗ _０に比較し、概ね２倍（図１に示した約３π／
４の円弧の場合）〜３倍（約πの真円に近似する場合）
に設定することができるので、本実施形態に係るダブル
ゲート型フォトセンサＰＳＡのドレイン電流Ｉdsを、ダ
ブルゲート型フォトセンサＰＳの場合の２〜３倍に増大
することができ、明状態でのプリチャージ電圧を十分に
下げることができるとともに、明状態と暗状態における
コントラスト比が小さい被写体であっても、十分に検知
することができる。

【００４８】一方、ダブルゲート型フォトセンサＰＳＡ
では、図５に示すように、ソース電極１２及びドレイン
電極１３は、可視光に対して不透明であるため、ダブル
ゲート型フォトセンサＰＳＡの上方（図５の紙面手前
側）から光が入射された場合に、ダブルゲート型フォト
センサのトランジスタ特性を決定するドレイン電流Ｉds
に影響を及ぼすような正孔を発生させるキャリヤ発生領
域（入射有効領域）Ｉp _１は、対向するソース電極１２
及びドレイン電極１３の離間距離をほぼ幅（短辺）寸法
Ｋ１とし、チャネル領域１１ｂの円周方向の平均円弧寸
法をほぼ長さ（長辺）寸法Ｗ１（図１（ａ）参照）とす
る円弧形状の領域に近似する。

【００４９】また、上記入射有効領域Ｉp_１は、略円状
の円弧形状に形成されているため、図６に示すように、
保護絶縁膜２０の表面において指等の被写体による反射
により入射有効領域Ｉp_１に入射される光が通過する光
の検知可能領域Ｅp_１は、ダブルゲート型フォトセンサ
ＰＳＡの形成領域に対して、全周方向に略均一となる真
円に近い形状に設定される。ここで、図６に示した光の
検知可能領域Ｅp_１は、チャネル領域１１ｂを中心とし
て、所定の受光感度（トランジスタ特性）が得られる領
域を模式的に示したものであって、受光感度の分布範囲
（検知感度特性）を厳密に示すものではない。

【００５０】したがって、本実施形態に係るダブルゲー
ト型フォトセンサＰＳＡにおける検知可能領域Ｅp
_１は、図２６に示した従来構造のダブルゲート型フォト
センサＰＳの検知可能領域Ｅp_０に比較して、ｘ、ｙの
いずれの方向から入射する光の受光感度とも略均一にな
り、２次元画像の読み取り動作における画像情報の歪み
が抑制される。

【００５１】このように、本実施形態に係るダブルゲー
ト型フォトセンサＰＳＡによれば、半導体層１１Ａを真
円形状に形成し、チャネル領域１１ｂを円弧形状に形成
することにより、ドレイン電流Ｉdsを規定する値（Ｗ１
／Ｌ１）を増大させることができるので、ダブルゲート
型フォトセンサＰＳＡの受光感度を簡易に向上させるこ
とができ、被写体の明状態と暗状態におけるコントラス
ト比が小さい場合であっても、明確に判別できるデータ
Ｖoutを出力することができるとともに、入射有効領域
（キャリヤ発生領域）Ｉp_１を略円状の円弧形状に形成
することができるので、検知可能領域Ｅp_１の広がりを
全周方向に略均一に設定して、半導体層１１Ａに入射さ
れる光に対する受光感度の分布範囲の平面的なバランス
を均一化することができる。したがって、光の検知可能
領域Ｅp_１の偏り（方向性）を改善しつつ、高いトラン
ジスタ感度を実現することができるので、本実施形態に
係るダブルゲート型フォトセンサＰＳＡを、たとえば、
指紋読取装置等に適用した場合、被写体の画像情報（す
なわち、指紋）を、指の載置方向に影響されることな
く、感度良く読み取ることができ、認証精度を向上させ
ることができる。

【００５２】また、上述したダブルゲート型フォトセン
サＰＳＡによれば、受光感度が大幅に向上したことによ
り、図２６に示した従来構造のダブルゲート型フォトセ
ンサＰＳに比較して、小さな（僅かな）入射光量であっ
ても、被写体の画像情報に含まれる明暗情報の読み取り
動作を良好に行うことができるので、２次元画像読取装
置に付設され、被写体に光を照射する面光源の照度を低
減（抑制）することができ、２次元画像読取装置の消費
電力を低減することができる。換言すれば、面光源の照
度を一定とした場合には、受光感度の向上に伴い光蓄積
時間を大幅に短縮することができ、２次元画像の読み取
り性能に優れた読取装置を提供することができる。な
お、２次元画像の読み取り動作については、詳しく後述
する。

【００５３】また、受光感度が大幅に向上したことによ
り、図２６に示した従来構造のダブルゲート型フォトセ
ンサＰＳの場合と同等の入射光量に対して、過度の光Ｏ
Ｎ電流が生じるため、このようなＯＮ電流を抑制する目
的で、トップゲート電極ＴＧ及びボトムゲート電極ＢＧ
に印加する駆動電圧を低下させて２次元画像の読み取り
動作を制御することができるので、駆動電圧の低減によ
って、ダブルゲート型フォトセンサの特性の経時的な劣
化を抑制し、フォトセンサアレイの信頼性（寿命）を長
く持続（延命）させることもできる。

【００５４】さらに、本実施形態に係るダブルゲート型
フォトセンサＰＳＡにおいては、従来のダブルゲート型
フォトセンサに比較して、Ｗ／Ｌ比を数倍に増大したチ
ャネル領域を単一のアモルファスシリコン層により構成
していることにより、個別の半導体層を離間して設ける
場合に比較して、ダブルゲート型フォトセンサ製造時の
フォトリソグラフィー工程において、パターニングの解
像限界を考慮する必要性が低くなるので、半導体層を容
易に微細形成することができ、ダブルゲート型フォトセ
ンサの小型化を図ることができる。したがって、フォト
センサアレイ及び２次元画像読取装置の小型化、あるい
は、同一サイズのフォトセンサアレイ及び２次元画像読
取装置において、高解像度による画像情報の読み取り動
作を実現することができる。

【００５５】次に、上述したような構成を有するダブル
ゲート型フォトセンサをマトリクス状に配置して構成さ
れるフォトセンサアレイの構成例について、図面を参照
して説明する。図７は、図１に示したダブルゲート型フ
ォトセンサＰＳＡをマトリクス状に配置したフォトセン
サアレイの平面構成図である。図７に示すように、本実
施形態に係るフォトセンサアレイ１００においては、真
円形状に形成された半導体層を備え、該半導体層にフォ
トセンサ部となるキャリヤ発生領域を円弧状に形成した
ダブルゲート型フォトセンサＰＳＡが、ｘ、ｙの２方向
にマトリクス状に配置されている。

【００５６】ここで、マトリクス状に配置されるダブル
ゲート型フォトセンサＰＳＡが、互いに直交するｘ、ｙ
の２方向（行、列方向）にそれぞれ所定のピッチＰspで
等間隔に配置され、さらに、格子内部の素子間領域Ｒｐ
を通して、面光源１４０からの光が被写体に照射される
ように考慮されている。そのため、被写体に十分な量の
光を照射するためには、素子間領域Ｒｐをできるだけ大
きく確保する方が望ましい。

【００５７】また、フォトセンサアレイ１００の行方向
に隣接して配置されるダブルゲート型フォトセンサＰＳ
Ａのトップゲート電極２１同士は、互いに平面的に２本
に分岐されたトップゲートラインＴＧＬａ、ＴＧＬｂに
より接続され、行方向に隣接して配置されるダブルゲー
ト型フォトセンサＰＳＡのボトムゲート電極２２同士
は、１本のボトムゲートラインにより接続された構成を
有している。ここで、トップゲートラインＴＧＬａ、Ｔ
ＧＬｂは、ダブルゲート型フォトセンサＰＳＡ間でボト
ムゲートラインＢＧＬと平面的に重ならないように配置
されている。

【００５８】また、列方向に隣接して配置されるダブル
ゲート型フォトセンサＰＳＡのドレイン電極１３同士
は、ドレインラインＤＬに接続され、列方向に隣接して
配置されるダブルゲート型フォトセンサＰＳＡのソース
電極１２同士は、ソースラインＳＬに接続されている。
ソースラインＳＬには、電圧Ｖss（たとえば、接地電
位）が供給されている。

【００５９】ここで、２本のトップゲートラインＴＧＬ
ａ、ＴＧＬｂとボトムゲートラインＢＧＬの位置関係
は、隣接するダブルゲート型フォトセンサＰＳＡ間で、
トップゲートラインＴＧＬａ、ＴＧＬｂが、ｙ方向（列
方向）に互いに均等な位置関係かつ同等の配線幅、配線
厚で平面的に分岐して、平行に延在するように形成さ
れ、一方、ボトムゲートラインＢＧＬが、ダブルゲート
型フォトセンサＰＳＡの略中央を単一の細い配線層によ
りｘ方向（行方向）に延在するように形成されている。
すなわち、ボトムゲートラインＢＧＬに対して、トップ
ゲートラインＴＧＬａ、ＴＧＬｂが列方向の上下に略対
称な位置関係で配置形成されている。

【００６０】このような構成により、ボトムゲートライ
ンＢＧＬを軸として、トップゲートラインＴＧＬａとト
ップゲートラインＴＧＬｂとが行方向に実質的に線対称
構造になるので、トップゲートラインＴＧＬａ側（上
側）からトップゲートラインＴＧＬａを透過して半導体
層１１Ａに入射される励起光と、トップゲートラインＴ
ＧＬｂ側（下側）からトップゲートラインＴＧＬｂを透
過して半導体層１１Ａに入射される励起光が同程度に減
衰されて、ダブルゲート型フォトセンサＰＳＡの上側と
下側で入射光量のバランスが均一化される。

【００６１】加えて、ダブルゲート型フォトセンサＰＳ
Ａ（または、半導体層１１Ａ）の中央からｙ方向に沿っ
た線を軸として、ソースラインＳＬとドレインラインＤ
Ｌが実質的に線対称構造になるので、ソースラインＳＬ
側（右側）から半導体層１１Ａに入射される励起光と、
ドレインラインＤＬ（左側）から半導体層１１Ａに入射
される励起光が同程度に遮光されて、ダブルゲート型フ
ォトセンサＰＳＡの右側と左側で入射光量のバランスが
均一化される。

【００６２】したがって、本実施形態に係るフォトセン
サアレイ１００によれば、図６に示した検知可能領域Ｅ
p_１の広がりの偏りを均一化して、２次元画像の読み取
り時における歪みを抑制しつつ、高い受光感度を有する
フォトセンサ部を備えたフォトセンサアレイ及び２次元
画像読取装置を実現することができる。このとき、ダブ
ルゲート型フォトセンサＰＳＡのトップゲート電極ＴＧ
相互を接続するトップゲートラインＴＧＬａ、ＴＧＬｂ
は、互いに平面的に分岐して、ｙ方向に均等（対称）な
位置関係となるように配置形成されているので、幅広の
単一のトップゲートラインを偏った位置に配置形成した
場合に比較して、光の入射角度による受光感度のバラツ
キに影響を与えることがない。

【００６３】また、このような構成により、トップゲー
ト電極２１間が２本の配線層（トップゲートライン）に
より接続されることになるので、配線層１本当たりの断
面積を従来のフォトセンサアレイにおけるトップゲート
ラインと同等とした場合、配線断面積を２倍に増加させ
ることができ、抵抗率の高いＩＴＯにより形成されたト
ップゲートラインＴＧＬａ、ＴＧＬｂの配線抵抗を半減
させて読み取り動作信号の伝搬遅延を改善し、より良好
な画像の読み取り動作を実現することができる。

【００６４】また、隣接するダブルゲート型フォトセン
サＰＳＡ同士の間に配置されるトップゲートラインＴＧ
Ｌａ、ＴＧＬｂとボトムゲートラインＢＧＬとの平面的
な重なり（積層構造における上下層での重なり）がほと
んどないので、トップゲートラインＴＧＬａ、ＴＧＬｂ
とボトムゲートラインＢＧＬとの間の寄生容量がほとん
ど生じないため、信号の伝搬遅延や電圧降下を一層抑制
することができる。

【００６５】さらに、図１（ｂ）に示したような積層構
造を有するダブルゲート型フォトセンサをフォトセンサ
アレイに適用した場合、積層構造の比較的上層に形成さ
れるトップゲートラインＴＧＬａ、ＴＧＬｂが２本の配
線層により形成されているので、積層構造の上層ほど顕
著となる段差や、フォトリソグラフィー工程で障害とな
る塵等のパーティクルに起因して、一方のトップゲート
ライン（たとえば、ＴＧＬａ）が断線した場合であって
も、他方のトップゲートライン（たとえば、ＴＧＬｂ）
によりトップゲート電極ＴＧ相互を電気的に接続するこ
とができ、読み取り動作信号の伝搬を補償して、信頼性
の高いフォトセンサアレイを提供することができる。

【００６６】なお、本実施形態においては、トップゲー
トラインを２本に分岐した構成について説明したが、本
発明は、これに限定されるものではなく、トップゲート
ラインを２本より多くの複数本に分岐して形成した構成
とすることもできる。また、分岐して形成する対象とな
る配線層もトップゲートラインに限定されない。要する
に、フォトセンサアレイ及び２次元画像読取装置に適用
される他の配線層（たとえば、金属配線）に比較して配
線抵抗が大きい配線層に良好に適用できることはいうま
でもない。

【００６７】次に、上述したダブルゲート型フォトセン
サを２次元配列して構成されるフォトセンサアレイを備
えた２次元画像の読取装置（フォトセンサシステム）に
ついて、図面を参照して説明する。図８は、図７に示し
たフォトセンサアレイ１００を備えたフォトセンサシス
テムの概略構成図である。

【００６８】図８に示すように、本実施形態に係るフォ
トセンサシステムは、大別して、多数のダブルゲート型
フォトセンサＰＳＡを、たとえば、ｎ行×ｍ列のマトリ
クス状に配列したフォトセンサアレイ１００と、行方向
に隣接するダブルゲート型フォトセンサＰＳＡ同士のト
ップゲート端子（トップゲート電極ＴＧ）及びボトムゲ
ート端子（ボトムゲート電極ＢＧ）をそれぞれ接続した
複数のトップゲートラインＴＧＬ（詳しくは、ＴＧＬ
ａ、ＴＧＬｂ；以下、便宜的にＴＧＬと記す）及び複数
のボトムゲートラインＢＧＬと、トップゲートラインＴ
ＧＬ及びボトムゲートラインＢＧＬに各々接続されたト
ップゲートドライバ１１０及びボトムゲートドライバ１
２０と、各ダブルゲート型フォトセンサのドレイン端子
Ｄ（ドレイン電極１３）を列方向に接続したドレインラ
インＤＬと、ドレインラインＤＬに接続された検出回路
（コラムスイッチ）１３１、プリチャージスイッチ１３
２、増幅回路１３３からなるドレインドライバ１３０
と、ソース端子Ｓ（ソース電極１２；詳しくは、１２
ａ、１２ｂ）を列方向に接続し、電圧Ｖssが供給された
ソースラインＳＬと、フォトセンサアレイ１００の背面
側に配置された面光源１４０と、を有して構成される。
ここで、電圧Ｖssは、ドレインラインＤＬにプリチャー
ジされる電圧と異なっていればよいが、接地電位が望ま
しい。

【００６９】なお、上述したように、トップゲートライ
ンＴＧＬは、トップゲート電極ＴＧとともにＩＴＯで形
成され、ボトムゲートラインＢＧＬ、ドレインラインＤ
Ｌ並びにソースラインＳＬは、それぞれボトムゲート電
極２２、ドレイン電極１３、ソース電極１２と同一の遮
光性の材料により一体的に形成されている。ここで、φ
tg及びφbgは、それぞれリセットパルスφＴ１、φＴ
２、…φＴｉ、…φＴｎ、及び、読み出しパルスφＢ
１、φＢ２、…φＢｉ、…φＢｎを生成するための制御
信号、φpgは、プリチャージ電圧Ｖpgを印加するタイミ
ングを制御するプリチャージ信号である。

【００７０】このような構成を有するフォトセンサシス
テムにおいて、トップゲートドライバ１１０からトップ
ゲートラインＴＧＬを介して各ダブルゲート型フォトセ
ンサＰＳＡのトップゲート電極ＴＧに電圧を印加するこ
とによりフォトセンス機能が実現され、ボトムゲートド
ライバ１２０からボトムゲートラインＢＧＬを介して各
ダブルゲート型フォトセンサＰＳＡのボトムゲート電極
ＢＧに電圧を印加し、ドレインラインＤＬを介して検出
信号を検出回路１３１に取り込んで、シリアルデータま
たはパラレルデータＶoutとして出力することにより選
択読み出し機能が実現される。

【００７１】次に、上述したフォトセンサシステムの駆
動制御方法について、図面を参照して説明する。図９
は、上述したフォトセンサシステムの駆動制御方法の一
例を示すタイミングチャートであり、図１０は、ダブル
ゲート型フォトセンサの動作概念図であり、図１１は、
フォトセンサシステムの出力電圧の光応答特性を示す図
である。図１２は、フォトセンサシステムにおける指紋
の読取状態を示す要部断面図である。

【００７２】まず、図１２に示すように、指ＦＮをフォ
トセンサシステムの保護絶縁膜２０上に載置する。この
とき、指ＦＮの指紋を形成する突部ＦＮａは、保護絶縁
膜２０と直接接するが、突部ＦＮａ間の溝部ＦＮｂは、
保護絶縁膜２０と直接接することはなく、間に空気が介
在している。

【００７３】指ＦＮが絶縁膜２０上に載置されると、フ
ォトセンサシステム１００は、図９、図１０（ａ）に示
すように、ｉ番目の行のトップゲートラインＴＧＬに信
号（リセットパルス；たとえばＶtg＝＋１５Ｖのハイレ
ベル）φＴｉを印加し、このときｉ番目の行のボトムゲ
ートラインＢＧＬに０（Ｖ）の信号φＴｉを印加して、
各ダブルゲート型フォトセンサＰＳＡの半導体層１１Ａ
及びブロック絶縁膜１４Ａにおける半導体層１１Ａとの
界面近傍に蓄積されているキャリヤ（ここでは、正孔）
を放出する（リセット期間Ｔreset）リセット動作を行
う。

【００７４】次いで、図１２に示すようにダブルゲート
型フォトセンサＰＳの絶縁性基板（ガラス基板）１９の
下方側に設けられた面光源１４０から可視光を含む波長
域の光がダブルゲート型フォトセンサＰＳＡ側に出射さ
れる。このとき、面光源１４０と半導体層１１Ａとの間
には、不透明のボトムゲート電極ＢＧが介在しているの
で、出射光が直接半導体層１１Ａに入射することはほと
んどないが、素子間領域Ｒｐにおける透明な絶縁性基板
１９と透光性を示す絶縁膜１５、１６、２０を透過した
光は、保護絶縁膜２０上の指ＦＮに照射される。

【００７５】指ＦＮに照射された光は、指ＦＮの突部Ｆ
Ｎａと保護絶縁膜２０の界面や、指ＦＮの表皮内で乱反
射し、この反射した光ｈνは、透光性を示す絶縁膜１
５、２０及びトップゲート電極ＴＧを介して、最も近接
するダブルゲート型フォトセンサＰＳＡの半導体層１１
Ａに入射される。なお、絶縁膜１５、１６、２０の屈折
率は１．８〜２．０程度、トップゲート電極ＴＧの屈折
率は２．０〜２．２程度に設定されている。

【００７６】これに対して、指ＦＮの溝部ＦＮｂにおい
ては、溝部ＦＮｂで乱反射している間に空気中で減衰し
てしまい、最も近接しているダブルゲート型フォトセン
サＰＳＡであっても、十分な量の光が半導体層１１Ａに
入射されない。すなわち、指ＦＮの指紋パターンに応じ
た反射光の半導体層１１Ａへの入射量に応じて半導体層
１１Ａ内で生成し、蓄積されうるキャリヤの量が変位す
る。そして、図９、図１０（ｂ）に示すように、フォト
センサシステムは、トップゲートラインＴＧＬにローレ
ベル（たとえばＶtg＝−１５Ｖ）のバイアス電圧φＴｉ
を印加することにより、リセット動作を終了し、キャリ
ヤ蓄積動作による光蓄積期間Ｔａがスタートする光蓄積
動作を行う。

【００７７】光蓄積期間Ｔａにおいては、トップゲート
電極ＴＧ側から入射した光量に応じて半導体層１１Ａ
（詳しくは、チャネル領域１１ａ、１１ｂ）で生成され
た電子−正孔対が生成され、半導体層１１Ａ及びブロッ
ク絶縁膜１４Ａにおける半導体層１１Ａとの界面近傍、
すなわちチャネル領域１１ａ、１１ｂ周辺に正孔が蓄積
される。

【００７８】そして、プリチャージ動作においては、図
９、図１０（ｃ）に示すように、光蓄積期間Ｔａに並行
して、プリチャージ信号φpgに基づいてプリチャージス
イッチ１３２がＯＮし、ドレインラインＤＬに所定の電
圧（プリチャージ電圧）Ｖpgを印加し、ドレイン電極１
３に電荷を保持させる（プリチャージ期間Ｔprch）。

【００７９】次いで、読み出し動作においては、図９、
図１０（ｄ）に示すように、プリチャージ期間Ｔprchを
経過した後、選択モードの行のボトムゲートラインＢＧ
Ｌにハイレベル（たとえばＶbg＝＋１０Ｖ）のバイアス
電圧（読み出し選択信号；以下、読み出しパルスとい
う）φＢｉを印加することにより、選択モードの行のダ
ブルゲート型フォトセンサＰＳＡをＯＮ状態にする（読
み出し期間Ｔread）。

【００８０】ここで、読み出し期間Ｔreadにおいては、
チャネル領域に蓄積されたキャリヤ（正孔）がトップゲ
ート電極ＴＧに印加された逆極性のＶtg（−１５Ｖ）を
緩和する方向に働くため、ボトムゲート電極ＢＧのＶbg
によりｎチャネルが形成され、ドレイン電流に応じてド
レインラインＤＬの電圧（ドレインライン電圧）ＶＤ
は、図１１（ａ）に示すように、プリチャージ電圧Ｖpg
から時間の経過とともに徐々に低下する傾向を示す。

【００８１】すなわち、光蓄積期間Ｔａにおける光蓄積
状態が暗状態で、チャネル領域にキャリヤ（正孔）が蓄
積されていない場合には、図１０（ｅ）、図１１（ａ）
に示すように、トップゲート電極ＴＧに負バイアスをか
けることによって、ｎチャネルを形成するためのボトム
ゲート電極ＢＧの正バイアスが打ち消され、ダブルゲー
ト型フォトセンサＰＳＡはＯＦＦ状態となり、ドレイン
電圧、すなわち、ドレインラインＤＬの電圧ＶＤが、ほ
ぼそのまま保持されることになる。

【００８２】一方、光蓄積状態が明状態の場合には、図
１０（ｄ）、図１１（ａ）に示すように、チャネル領域
に入射光量に応じたキャリヤ（正孔）が捕獲されている
ため、トップゲート電極ＴＧの負バイアスを打ち消すよ
うに作用し、この打ち消された分だけボトムゲート電極
ＢＧの正バイアスによって、ｎチャネルが形成され、ダ
ブルゲート型フォトセンサＰＳはＯＮ状態となり、ドレ
イン電流Ｉdsが流れる。そして、この入射光量に応じた
ＯＮ抵抗に従って、ドレインラインＤＬの電圧ＶＤは、
低下することになる。

【００８３】したがって、図１１（ａ）に示したよう
に、ドレインラインＤＬの電圧ＶＤの変化傾向は、トッ
プゲート電極ＴＧへのリセットパルスφＴｉの印加によ
るリセット動作の終了時点から、ボトムゲート電極ＢＧ
に読み出しパルスφＢｉが印加されるまでの時間（光蓄
積期間Ｔａ）に受光した光量に深く関連し、蓄積された
キャリヤが少ない場合には緩やかに低下する傾向を示
し、また、蓄積されたキャリヤが多い場合には急峻に低
下する傾向を示す。そのため、読み出し期間Ｔreadがス
タートして、所定の時間経過後のドレインラインＤＬの
電圧ＶＤを検出することにより、あるいは、所定のしき
い値電圧を基準にして、その電圧に至るまでの時間を検
出することにより、照射光の光量が換算される。

【００８４】上述した一連の画像読み取り動作を１サイ
クルとして、（ｉ＋１）番目の行のダブルゲート型フォ
トセンサＰＳＡにも同等の処理手順を繰り返すことによ
り、ダブルゲート型フォトセンサＰＳＡを２次元のセン
サシステムとして動作させることができる。

【００８５】なお、図９に示したタイミングチャートに
おいて、プリチャージ期間Ｔprchの経過後、図１０
（ｆ）、（ｇ）に示すように、非選択モードでボトムゲ
ートラインＢＧＬにローレベル（たとえばＶbg＝０Ｖ）
を印加した状態を継続すると、ダブルゲート型フォトセ
ンサＰＳＡはＯＦＦ状態を持続し、図１１（ｂ）に示す
ように、ドレインラインＤＬの電圧ＶＤは、プリチャー
ジ電圧Ｖpgを保持する。このように、ボトムゲートライ
ンＢＧＬへの電圧の印加状態により、ダブルゲート型フ
ォトセンサＰＳＡの読み出し状態を選択する選択機能が
実現される。光量に応じて減衰されたドレインラインＤ
Ｌの電圧ＶＤは、再び検出回路１３１へ読み出され、増
幅回路１３３を経てＶout電圧の信号として指紋等のパ
ターン認証回路へシリアルまたはパラレル出力される。

【００８６】次に、本発明に係る画像読取装置に適用さ
れるダブルゲート型フォトセンサの他の構成例につい
て、図面を参照して説明する。なお、上述した実施形態
と同等の構成については、同一の符号を付して、その説
明を簡略化または省略する。＜第２の実施形態＞図１３は、本発明に係るフォトセン
サアレイに適用されるダブルゲート型フォトセンサの他
の構成例を示す概略構成図であり、図１３（ａ）は、本
実施形態に係るダブルゲート型フォトセンサにおける半
導体層の平面構成図であり、図１３（ｂ）は、本実施形
態に係るダブルゲート型フォトセンサの概略断面図であ
る。また、図１４は、本実施形態に係るダブルゲート型
フォトセンサに適用される半導体層の平面構成を示す概
略図であり、図１５は、本実施形態に係るダブルゲート
型フォトセンサに適用されるブロック絶縁膜の平面構成
を示す概略図である。なお、ここでは、各部の平面形状
を便宜的にハッチングで示す。また、上述した実施形態
と同等の構成については、同一の符号を付して、その説
明を簡略化又は省略する。

【００８７】上述した実施形態に示したダブルゲート型
フォトセンサＰＳＡにおいては、真円形状を有する半導
体層１１Ａを備えた構成を示したが、本実施形態におい
ては、ダブルゲート型フォトセンサＰＳＢが、ドーナツ
形状又はリング形状を有する半導体層を備え、該半導体
層に円弧状のチャネル領域を形成した構成を有してい
る。なお、以下に示す実施形態におけるダブルゲート型
フォトセンサＰＳＢは、上述したダブルゲート型フォト
センサＰＳＡと同じ駆動方法によりフォトセンス機能を
実現することができ、同等の作用効果を得ることができ
る。

【００８８】図１３（ａ）、（ｂ）に示すように、本実
施形態に係るダブルゲート型フォトセンサＰＳＢは、可
視光に対して透過性を示す絶縁性基板１９上に形成され
た単一のボトムゲート電極ＢＧと、ボトムゲート電極Ｂ
Ｇ上及び絶縁性基板１９上に設けられたボトムゲート絶
縁膜１６と、ボトムゲート電極ＢＧに対向して設けら
れ、可視光が入射されると電子−正孔対を発生するアモ
ルファスシリコン等からなる単一のドーナツ形状又はリ
ング形状の半導体層１１Ｂと、半導体層１１Ｂ上に所定
の形状を有して一体的に形成されたブロック絶縁膜１４
Ｂと、ドーナツ形状の半導体層１１Ｂの周縁領域に、ブ
ロック絶縁膜１４Ｂ上に一部が延在するように設けられ
たｎ^＋シリコン層１７と、ドーナツ形状の半導体層１１
Ｂの略中央領域に、上記ｎ^＋シリコン層１７と離間し、
かつ、ブロック絶縁膜１４Ｂ上に一部が延在するように
設けられたｎ^＋シリコン層１８と、少なくともｎ^＋シリ
コン層１７を覆うように設けられたドレイン電極１３
と、少なくともｎ^＋シリコン層１８を覆うように設けら
れたソース電極１２と、ボトムゲート絶縁膜１６上、ブ
ロック絶縁膜１４Ｂ上、ソース電極１２上及びドレイン
電極１３上の全域を覆うように形成されたトップゲート
絶縁膜１５と、トップゲート絶縁膜１５上に半導体層１
１Ｂに対向するように設けられた単一のトップゲート電
極ＴＧと、トップゲート絶縁膜１５上及びトップゲート
電極ＴＧ上の全域を覆うように設けられた保護絶縁膜２
０と、から構成されている。

【００８９】ここで、半導体層１１Ｂは、図１４に示す
ように、斜め格子状にハッチングされている領域にドー
ナツ形状又はリング形状に形成され、ｎ^＋シリコン層１
７及びｎ^＋シリコン層１８を介して、ソース電極１２及
びドレイン電極１３に対して平面的に重なる領域１１ｃ
と、ブロック絶縁膜１４Ｂに対してそれぞれ平面的に重
なる領域（チャネル領域）１１ｄとを有している。ま
た、ブロック絶縁膜１４Ｂは、図１５に示すように、上
記半導体層１１Ｂのチャネル領域１１ｄを含む領域上
に、半導体層１１Ｂの形状に対応して略ドーナツ形状に
形成されている。

【００９０】また、ｎ^＋シリコン層１７は、図４に示し
た構成と同様に、上記半導体層１１Ｂの略全周の外縁部
から一部が上記ブロック絶縁膜１４Ｂ上に延在するとと
もに、図１３（ｂ）に示すように、半導体層１１Ｂとド
レイン電極１３との間に介在して、ドレイン電極１３と
略全域で平面的に重なるように円弧形状に形成されてい
る。また、ｎ^＋シリコン層１８は、図４に示した構成と
同様に、真円形状を有して、ブロック絶縁膜１４Ｂを挟
んでｎ^＋シリコン層１７と対向し、かつ、図１３（ｂ）
に示すように、ブロック絶縁膜１４Ｂの開口部に露出す
るボトムゲート絶縁膜１６及び半導体層１１Ｂ上から一
部がブロック絶縁膜１４Ｂ上に延在するとともに、半導
体層１１Ｂとソース電極１２との間に介在して、ソース
電極１２と略全域で平面的に重なるように配置されてい
る。

【００９１】さらに、ソース電極１２は、図１（ａ）に
示した構成と同様に、ｙ方向（図面上下方向）に延在す
るソースラインＳＬからｘ方向（図面左右方向）に突出
する接続部の先端に、真円形状に形成されている。ま
た、ドレイン電極１３は、ソースラインＳＬに対向して
延在するドレインラインＤＬから突出し、真円形状を有
するソース電極１２に対向し、該ソース電極１２を取り
囲むように円弧形状に形成されている。すなわち、ソー
ス電極１２及びドレイン電極１３は、半導体層１１Ｂに
形成されるチャネル領域１１ｄを挟んで対向するよう
に、円弧状の曲線形状を有して形成されている。また、
ドレイン電極１３は、半導体層１１Ｂの外周の略３／４
を覆っている。

【００９２】このような構成を有するダブルゲート型フ
ォトセンサＰＳＢにおいては、図５に示した場合と同様
に、キャリヤ発生領域（入射有効領域）Ｉp_１は、半導
体層１１Ｂ、ブロック絶縁膜１４Ｂ、ソース電極１２及
びドレイン電極１３の形状や配置に基づいて、ソース電
極１２及びドレイン電極１３の離間距離を幅寸法（図
１、図５に示したＫ１）とし、チャネル領域１１ｄの円
周方向の平均円弧寸法（図１に示したＷ１）をほぼ長さ
寸法とする円弧形状の領域に設定される。また、上記入
射有効領域Ｉp_１により設定される検知可能領域は、図
６に示した場合と同様に、ダブルゲート型フォトセンサ
ＰＳＢの形成領域に対して、全周方向に略均一となる真
円に近い形状に設定される（図６に示した検知可能領域
Ｅp_１）。

【００９３】したがって、本実施形態に係るダブルゲー
ト型フォトセンサＰＳＢによれば、半導体層１１Ｂをド
ーナツ形状又はリング形状に形成し、チャネル領域１１
ｄを円弧形状に形成することにより、（１）式又は
（２）式に示したドレイン電流Ｉdsを規定するＷ／Ｌ比
を増大させることができるので、ダブルゲート型フォト
センサＰＳＢの受光感度を簡易に向上させることができ
るとともに、入射有効領域（キャリヤ発生領域）Ｉp_１
を略円状の円弧形状に形成することができるので、受光
感度の分布範囲の平面的なバランスを全周方向に均一化
することができる。

【００９４】＜第３の実施形態＞図１６は、本発明に係
るフォトセンサアレイに適用されるダブルゲート型フォ
トセンサのさらに他の構成例を示す概略構成図であり、
図１７は、本実施形態に係るダブルゲート型フォトセン
サに適用される半導体層の平面構成を示す概略図であ
り、図１８は、本実施形態に係るダブルゲート型フォト
センサに適用されるブロック絶縁膜の平面構成を示す概
略図である。なお、ここでは、各部の平面形状を便宜的
にハッチングで示す。また、上述した実施形態と同等の
構成については、同一の符号を付して、その説明を簡略
化又は省略する。

【００９５】上述した実施形態に示したダブルゲート型
フォトセンサＰＳＡ、ＰＳＢにおいては、真円形状又は
ドーナツ形状を有する半導体層１１Ａ、１１Ｂを備えた
構成を示したが、本実施形態においては、ダブルゲート
型フォトセンサＰＳＣが、扇形状を有する半導体層を備
え、該半導体層に円弧状のチャネル領域を形成した構成
を有している。なお、以下に示す実施形態におけるダブ
ルゲート型フォトセンサＰＳＣは、上述したダブルゲー
ト型フォトセンサＰＳＡと同じ駆動方法によりフォトセ
ンス機能を実現することができ、同等の作用効果を得る
ことができる。

【００９６】図１６（ａ）、（ｂ）に示すように、本実
施形態に係るダブルゲート型フォトセンサＰＳＣは、可
視光に対して透過性を示す絶縁性基板１９上に形成され
た単一のボトムゲート電極ＢＧと、ボトムゲート電極Ｂ
Ｇ上及び絶縁性基板１９上に設けられたボトムゲート絶
縁膜１６と、ボトムゲート電極ＢＧに対向して設けら
れ、可視光が入射されると電子−正孔対を発生するアモ
ルファスシリコン等からなる単一の扇形状の半導体層１
１Ｃと、半導体層１１Ｃ上に所定の形状を有して一体的
に形成されたブロック絶縁膜１４Ｃと、扇形状の半導体
層１１Ｃの周縁領域に、ブロック絶縁膜１４Ｃ上に一部
が延在するように設けられたｎ^＋シリコン層１７を介し
て設けられたドレイン電極１３と、半導体層１１Ｃの扇
形状の中心点を含む領域に、上記ｎ^＋シリコン層１７及
びドレイン電極１３と離間し、かつ、ブロック絶縁膜１
４Ｃ上に一部が延在するように設けられたｎ^＋シリコン
層１８を介して設けられたソース電極１２と、ボトムゲ
ート絶縁膜１６上、ブロック絶縁膜１４Ｃ上、ソース電
極１２上及びドレイン電極１３上の全域を覆うように形
成されたトップゲート絶縁膜１５と、トップゲート絶縁
膜１５上に半導体層１１Ｃに対向するように設けられた
単一のトップゲート電極ＴＧと、トップゲート絶縁膜１
５上及びトップゲート電極ＴＧ上の全域を覆うように設
けられた保護絶縁膜２０と、から構成されている。

【００９７】ここで、半導体層１１Ｃは、図１７に示す
ように、斜め格子状にハッチングされている領域に略真
円状の扇形状（例えば、３π／４の円弧を有する扇形
状）に形成され、ｎ^＋シリコン層１７及びｎ^＋シリコン
層１８を介して、ソース電極１２及びドレイン電極１３
に対して平面的に重なる領域１１ｅと、ブロック絶縁膜
１４Ｃに対してそれぞれ平面的に重なる領域（チャネル
領域）１１ｆとを有している。また、ブロック絶縁膜１
４Ｃは、図１８に示すように、上記半導体層１１Ｃのチ
ャネル領域１１ｆを含む領域上に、半導体層１１Ｃの形
状に対応して略円状の幅広の円弧形状に形成されてい
る。

【００９８】なお、ソース電極１２は、ソースラインＳ
Ｌからｘ方向（図面左右方向）に突出する接続部の先端
に、真円形状を有して形成されている。ここで、ソース
電極１２は、図１６（ｂ）に示すように、ブロック絶縁
膜１４Ｃを挟んでｎ^＋シリコン層１７と対向し、かつ、
ブロック絶縁膜１４Ｃの円弧形状の中心点を含む領域に
露出する半導体層１１Ｃ上から一部がブロック絶縁膜１
４Ｃ上に延在するｎ^＋シリコン層１８上に形成されてい
る。また、ドレイン電極１３は、ドレインラインＤＬか
ら突出し、真円形状を有するソース電極１２に対向し、
該ソース電極１２を取り囲むように円弧形状を有して形
成されている。ここで、ドレイン電極１３は、図１６
（ｂ）に示すように、上記半導体層１１Ｃの円弧状の外
縁部から一部が上記ブロック絶縁膜１４Ｃ上に延在する
ｎ^＋シリコン層１７上に形成されている。すなわち、ソ
ース電極１２及びドレイン電極１３は、半導体層１１Ｃ
に形成されるチャネル領域１１ｆを挟んで対向するよう
に、円弧状の曲線形状を有して形成されている。

【００９９】このような構成を有するダブルゲート型フ
ォトセンサＰＳＣにおいては、図５に示した場合と同様
に、キャリヤ発生領域（入射有効領域）Ｉp_１が円弧形
状の領域に設定される。これにより、ダブルゲート型フ
ォトセンサＰＳＣにおける検知可能領域は、図６に示し
た場合と同様に、ダブルゲート型フォトセンサＰＳＣの
形成領域に対して、全周方向に略均一となる真円に近い
形状に設定される（図６に示した検知可能領域Ｅ
p_１）。

【０１００】したがって、本実施形態に係るダブルゲー
ト型フォトセンサＰＳＣによれば、半導体層１１Ｃを略
真円状の扇形状に形成し、チャネル領域１１ｆ及び入射
有効領域（キャリヤ発生領域）Ｉp_１を略円状の円弧形
状に形成することにより、ドレイン電流Ｉdsを規定する
Ｗ／Ｌ比を増大させて、ダブルゲート型フォトセンサＰ
ＳＣの受光感度を簡易に向上させることができるととも
に、受光感度の分布範囲の平面的なバランスを全周方向
に均一化することができる。

【０１０１】＜第４の実施形態＞図１９は、本発明に係
るフォトセンサアレイに適用されるダブルゲート型フォ
トセンサのさらに他の構成例を示す概略構成図であり、
図２０は、本実施形態に係るダブルゲート型フォトセン
サに適用される半導体層の平面構成を示す概略図であ
り、図２１は、本実施形態に係るダブルゲート型フォト
センサに適用されるブロック絶縁膜の平面構成を示す概
略図である。なお、ここでは、各部の平面形状を便宜的
にハッチングで示す。また、上述した実施形態と同等の
構成については、同一の符号を付して、その説明を簡略
化又は省略する。

【０１０２】本実施形態においては、ダブルゲート型フ
ォトセンサＰＳＤが、幅広の円弧形状を有する半導体層
を備え、該半導体層に円弧状のチャネル領域を形成した
構成を有している。なお、以下に示す実施形態における
ダブルゲート型フォトセンサＰＳＤは、上述したダブル
ゲート型フォトセンサＰＳＡと同じ駆動方法によりフォ
トセンス機能を実現することができ、同等の作用効果を
得ることができる。

【０１０３】図１９（ａ）、（ｂ）に示すように、本実
施形態に係るダブルゲート型フォトセンサＰＳＤは、可
視光に対して透過性を示す絶縁性基板１９上に形成され
た単一のボトムゲート電極ＢＧと、ボトムゲート電極Ｂ
Ｇ上及び絶縁性基板１９上に設けられたボトムゲート絶
縁膜１６と、ボトムゲート電極ＢＧに対向して設けら
れ、可視光が入射されると電子−正孔対を発生するアモ
ルファスシリコン等からなる単一の幅広の円弧形状の半
導体層１１Ｄと、半導体層１１Ｄ上に所定の形状を有し
て一体的に形成されたブロック絶縁膜１４Ｄと、円弧形
状の半導体層１１Ｄの周縁領域に、ブロック絶縁膜１４
Ｄ上に一部が延在するように設けられたｎ ^＋シリコン層
１７を介して設けられたドレイン電極１３と、半導体層
１１Ｄの円弧形状の中心点を含む領域に、上記ｎ^＋シリ
コン層１７及びドレイン電極１３と離間し、かつ、ブロ
ック絶縁膜１４Ｄ上に一部が延在するように設けられた
ｎ^＋シリコン層１８を介して設けられたソース電極１２
と、ボトムゲート絶縁膜１６上、ブロック絶縁膜１４Ｄ
上、ソース電極１２上及びドレイン電極１３上の全域を
覆うように形成されたトップゲート絶縁膜１５と、トッ
プゲート絶縁膜１５上に半導体層１１Ｄに対向するよう
に設けられた単一のトップゲート電極ＴＧと、トップゲ
ート絶縁膜１５上及びトップゲート電極ＴＧ上の全域を
覆うように設けられた保護絶縁膜２０と、から構成され
ている。

【０１０４】ここで、半導体層１１Ｄは、図２０に示す
ように、斜め格子状にハッチングされている領域に略円
状の幅広の円弧形状（例えば、３π／４の幅広の円弧形
状）に形成され、ｎ^＋シリコン層１７及びｎ^＋シリコン
層１８を介して、ソース電極１２及びドレイン電極１３
に対して平面的に重なる領域１１ｇと、ブロック絶縁膜
１４Ｄに対してそれぞれ平面的に重なる領域（チャネル
領域）１１ｈとを有している。また、ブロック絶縁膜１
４Ｄは、図２１に示すように、上記半導体層１１Ｄのチ
ャネル領域１１ｈを含む領域上に、半導体層１１Ｄの形
状に対応して略円状の幅広の円弧形状に形成されてい
る。

【０１０５】なお、ソース電極１２は、ソースラインＳ
Ｌからｘ方向（図面左右方向）に突出する接続部の先端
に、真円形状を有して形成されている。ここで、ソース
電極１２は、図１９（ｂ）に示すように、ブロック絶縁
膜１４Ｄを挟んでｎ^＋シリコン層１７と対向し、かつ、
ブロック絶縁膜１４Ｄの円弧形状の中心点を含む領域に
露出するボトムゲート絶縁膜１６及び半導体層１１Ｄ上
から一部がブロック絶縁膜１４Ｄ上に延在するｎ^＋シリ
コン層１８上に形成されている。また、ドレイン電極１
３は、ドレインラインＤＬから突出し、真円形状を有す
るソース電極１２に対向し、該ソース電極１２を取り囲
むように円弧形状を有して形成されている。ここで、ド
レイン電極１３は、図１９（ｂ）に示すように、上記半
導体層１１Ｄの円弧状の外縁部から一部が上記ブロック
絶縁膜１４Ｄ上に延在するｎ^＋シリコン層１７上に形成
されている。すなわち、ソース電極１２及びドレイン電
極１３は、半導体層１１Ｄに形成されるチャネル領域１
１ｈを挟んで対向するように、円弧状の曲線形状を有し
て形成されている。

【０１０６】このような構成を有するダブルゲート型フ
ォトセンサＰＳＤにおいては、図５に示した場合と同様
に、キャリヤ発生領域（入射有効領域）Ｉp_１が円弧形
状の領域に設定されることにより、図６に示した場合と
同様に、検知可能領域が、ダブルゲート型フォトセンサ
ＰＳＣの形成領域に対して、全周方向に略均一となる真
円に近い形状に設定される（図６に示した検知可能領域
Ｅp_１）。したがって、本実施形態に係るダブルゲート
型フォトセンサＰＳＤによれば、半導体層１１Ｄを略円
状の円弧形状に形成し、チャネル領域１１ｆ及び入射有
効領域（キャリヤ発生領域）Ｉp_１を略円状の円弧形状
に形成することにより、ドレイン電流Ｉdsを規定するＷ
／Ｌ比を増大させて、ダブルゲート型フォトセンサＰＳ
Ｄの受光感度を簡易に向上させることができるととも
に、受光感度の分布範囲の平面的なバランスを全周方向
に均一化することができる。

【０１０７】次に、本発明に係るフォトセンサアレイの
他の構成例について、図面を参照して説明する。図２２
は、本発明に係るフォトセンサアレイの他の構成例を示
す概略構成図である。なお、図２２においては、図示の
都合上、便宜的にソースラインＳＬ（ソース電極）及び
ドレインラインＤＬ（ドレイン電極）をハッチングで示
す。

【０１０８】上述した実施形態においては、ダブルゲー
ト型フォトセンサを直交するｘ、ｙの２方向にマトリク
ス状に配置したフォトセンサアレイ（図７）を示した
が、本実施形態に係るフォトセンサアレイ２００は、図
２２に示すように、各ダブルゲート型フォトセンサＰＳ
Ｅが、２次元平面に連続して設定された一辺がＰsaの正
三角形の各頂点位置に配置された、いわゆる、デルタ配
列構造を有している。ここで、ダブルゲート型フォトセ
ンサＰＳＥは、上述した各実施形態に示したものを良好
に適用することができる。

【０１０９】ここで、本実施形態に係るフォトセンサア
レイ２００と、上述した図７に示したフォトセンサアレ
イ１００におけるダブルゲート型フォトセンサＰＳＡの
配置と対比する。フォトセンサアレイ１００におけるダ
ブルゲート型フォトセンサＰＳＡは、ｘ、ｙの直交する
２方向にのみ、均等な寸法（ピッチ）Ｐspだけ離間する
ように配置されているため、ｘ、ｙ方向に対して斜め方
向の角度θ（０°、９０°、１８０°、２７０°以外の
適当な角度；たとえば、４５°や６０°方向）において
は、ダブルゲート型フォトセンサＰＳ相互のピッチが
ｘ、ｙ方向に対して増大して不均一となり易く（たとえ
ば、互いにｘ方向またはｙ方向に対し４５°の角度で斜
めに配置されるダブルゲート型フォトセンサＰＳ間の距
離はピッチＰspの√２倍）、斜め方向にずれて載置され
た被写体に対する読み取り精度が、載置状態がずれてい
ない正規の被写体の読み取り精度に比較して、劣化する
可能性があるという問題を有していた。

【０１１０】これに対して、本実施形態に係るフォトセ
ンサアレイ２００においては、２次元平面に連続して設
定された各正三角形の各頂点位置にフォトセンサ部とな
るダブルゲート型フォトセンサＰＳＥが配置されている
ので、ｘ方向にピッチＰsaで均等にダブルゲート型フォ
トセンサＰＳＥが配置されるとともに、角度θが６０
°、１２０°、２４０°、３００°の各方向にも、ピッ
チＰsaで均等にダブルゲート型フォトセンサＰＳＥが配
置されることになるので、被写体の載置状態（角度）が
６０°、１２０°、２４０°、３００°方向にずれた場
合であっても、概ね０°のときと同程度の精度で読取動
作を行うことができる。

【０１１１】したがって、２次元平面上に配置される全
てのダブルゲート型フォトセンサＰＳＥが、略全周方向
に対して均一な受光感度の分布範囲のバランス（検知可
能領域の拡がり）を有するとともに、略全周方向に対し
て等間隔なピッチＰsaで配置されることになるので、読
み取り対象となる２次元画像（被写体）がｘ、ｙ方向に
対して斜めに載置された場合であっても、画像読み取り
時の歪みを抑制しつつ、高い読み取り精度で正確に読み
取ることができる。

【０１１２】また、各ダブルゲート型フォトセンサＰＳ
Ｅがデルタ配列されているので、ｘ方向のピッチＰsaを
図７に示したフォトセンサ部のピッチＰspと同等に設定
した場合、ｙ方向のピッチＰsbは、次式により表され
る。Ｐsb＝Ｐsa×sin６０° （３）このように、本実施形態に係るフォトセンサアレイ２０
０おいては、上述した実施形態（図７）に比較して、ｙ
方向のピッチＰsbが、ｘ方向のピッチＰsa（＝Ｐsp）よ
りも短くなるため、フォトセンサアレイ１００における
平面領域Ｍｐを基準にすると、ｙ方向に縮小された平面
領域Ｍｃで、同数のダブルゲート型フォトセンサＰＳＥ
を配置することができ、２次元画像の読取装置の小型化
を図ることができる。これは換言すれば、フォトセンサ
アレイ２００は、フォトセンサアレイ１００と同等の平
面領域Ｍｐに、１／sin６０°倍（≒１．１５倍）の数
のダブルゲート型フォトセンサＰＳＣを配置することが
できることになるので、センサ素子の高密度化を図るこ
とができる。

【０１１３】なお、図２２に示したフォトセンサアレイ
２００においては、ダブルゲート型フォトセンサＰＳＥ
として、上述した各実施形態に示したものと同等の構成
を示したが、本発明は、これに限定されるものではな
い。したがって、上述した各実施形態に示したダブルゲ
ート型フォトセンサＰＳＡ〜ＰＳＤ以外の他の構成を有
するダブルゲート型フォトセンサを適用してもよいこと
はいうまでもない。

【０１１４】以上説明したダブルゲート型フォトセンサ
及びフォトセンサアレイを、図１２に示したような２次
元画像読取装置（図では、指紋読取装置）に適用するこ
とにより、フォトセンサアレイのガラス基板側に設けら
れた面光源１４０から、素子間領域の透明な絶縁膜を透
過して、指ＦＮ等の被写体に照射された光の反射光ｈν
が、マトリクス状に配置された各ダブルゲート型フォト
センサＰＳＡに入射され、上述したように、読み取り時
の歪みを低減しつつ、高精度、かつ、短時間で被写体の
画像情報（明暗情報）の読み取りを実行することができ
る。また、上述したように、フォトセンサアレイにおけ
る受光感度を大幅に向上することができるので、相対的
に面光源１４０の照度を低減することができ、読取装置
の消費電力を削減することができる。

【０１１５】また、以上説明したダブルゲート型フォト
センサアレイ１００、２００においては、同一行におけ
るトップゲートラインが、隣接するダブルゲート型フォ
トセンサ間で互いに平面的に複数本（たとえば、２本の
トップゲートラインＴＧＬａ、ＴＧＬｂ）に分岐して、
かつ、均等な位置関係かつ略同等の配線幅で平行に延在
するように形成され、さらに、ダブルゲート型フォトセ
ンサの略中央を接続して延伸するボトムゲートラインＢ
ＧＬに対して、列方向の上下に略対称な位置関係で配置
形成されている。

【０１１６】このような構成により、トップゲート電極
ＴＧ間が実質的に２本（複数本）の配線層により接続さ
れることになるので、配線断面積を増加させて、抵抗率
の高いＩＴＯにより形成されたトップゲートラインＴＧ
Ｌａ、ＴＧＬｂの配線抵抗を低減し、読み取り動作信号
の伝搬遅延を抑制することができ、一層良好な画像の読
み取り動作を実現することができる。また、積層構造を
有するダブルゲート型フォトセンサの比較的上層に形成
されるトップゲートラインを、複数の配線層（１０１
ａ、ＴＧＬｂ）により形成することができるので、積層
構造に伴う段差やフォトリソグラフィー工程におけるパ
ーティクルに起因して、特定の配線層に断線が生じた場
合であっても、断線を生じていない残りの配線層により
トップゲート電極ＴＧ相互を電気的に接続することがで
き、読み取り動作信号の伝搬を補償して、信頼性の高い
フォトセンサアレイを提供することができる。

【０１１７】

【発明の効果】請求項１記載の発明によれば、ソース電
極及びドレイン電極により規定され、半導体層に形成さ
れるキャリヤ発生領域への励起光の入射により、光電変
換素子の検知感度特性を示す検知可能領域（受光感度の
分布範囲）の広がりが、全周方向に略均一になる範囲に
設定される。したがって、検知可能領域の広がりの特定
方向への偏りを改善して、歪みを抑制した良好な画像情
報の読み取り動作が可能な光電変換素子を実現すること
ができる。

【０１１８】ここで、光電変換素子は、少なくとも、半
導体層に形成されるキャリヤ発生領域が、略円状の円弧
形状に形成されていることにより、キャリヤ発生領域に
生成されるキャリヤに応じて流れるドレイン電流値のパ
ラメータであるチャネル領域のＷ／Ｌ比を増大して、励
起光の入射量が微量な場合であっても、十分ドレイン電
流（ソース−ドレイン電流）を流して、良好な受光感度
を実現することができるとともに、検知可能領域の広が
りを良好に全周方向に略均一にすることができる。

【０１１９】また、光電変換素子の半導体層は、真円形
状、ドーナツ形状、略真円状の扇形状もしくは略円状の
円弧形状に形成されていてもよい。これにより、例え
ば、ソース電極及びドレイン電極を、半導体層の形状に
対応させて、相互に対向する円弧状の曲線形状を有する
ように配置することにより、チャネル領域のＷ／Ｌ比を
良好に増大しつつ、略円状の円弧形状を有するキャリヤ
発生領域を良好に形成することができる。

【０１２０】請求項８記載の発明によれば、基板上に規
則的に配置される各光電変換素子が、全周方向に略均一
な検知可能領域（受光感度の分布範囲）を有しているの
で、検知可能領域の広がりの特定方向への偏りを改善し
て、歪みを抑制した良好な画像情報の読み取り動作が可
能なフォトセンサアレイを実現することができる。

【０１２１】上記フォトセンサアレイに適用される光電
変換素子は、少なくとも、半導体層に形成されるキャリ
ヤ発生領域が、略円状の円弧形状に形成されているもの
であってもよい。これにより、フォトセンサアレイにお
ける各光電変換素子に流れるドレイン電流値のパラメー
タであるチャネル領域のＷ／Ｌ比を増大して、励起光の
入射量が微量な場合であっても、良好な受光感度を実現
することができるとともに、各光電変換素子における検
知可能領域の広がりを良好に全周方向に略均一して、歪
みを抑制した良好な画像情報の読み取り動作を実現する
ことができる。

【０１２２】また、上記フォトセンサアレイに適用され
る光電変換素子は、少なくとも、半導体層に形成される
キャリヤ発生領域が、略円状の円弧形状に形成されてい
るものであってもよい。これにより、フォトセンサアレ
イを構成する各光電変換素子におけるチャネル領域のＷ
／Ｌ比を増大しつつ、検知可能領域の広がりを良好に全
周方向に略均一に設定することが可能なフォトセンサア
レイを提供することができる。

【０１２３】また、上記フォトセンサアレイに適用され
る光電変換素子は、半導体層が、真円形状、ドーナツ形
状、略真円状の扇形状もしくは略円状の円弧形状に形成
されているものであってもよい。これにより、例えば、
ソース電極及びドレイン電極を、半導体層の形状に対応
させて、相互に対向する円弧状の曲線形状を有するよう
に配置することにより、フォトセンサアレイを構成する
各光電変換素子におけるチャネル領域のＷ／Ｌ比を良好
に増大しつつ、略円状の円弧形状を有するキャリヤ発生
領域を良好に形成して、歪みを抑制した良好な画像情報
の読み取りが可能なフォトセンサアレイを提供すること
ができる。

【０１２４】また、上記フォトセンサアレイにおいて
は、複数の光電変換素子同士を接続する第１ゲートライ
ンが、励起光に対して透過性を示すとともに、光電変換
素子に対して、それぞれ対称な位置に配置された平行す
る複数の配線層により構成された領域を有するものであ
ってもよい。このような構成によれば、第１ゲートライ
ンが、光電変換素子に対して複数の配線層により対称な
位置関係で配置されているので、各光電変換素子の受光
感度の分布範囲のバランスを均等になるように設定する
ことができるとともに、ゲートラインの配線断面積を実
質的に増大させて配線抵抗を下げて、信号の伝搬遅延を
抑制することができ、良好な画像情報の読み取り動作を
行うことができる。

【０１２５】さらに、上記フォトセンサアレイにおい
て、複数の光電変換素子が、デルタ配列されていること
により、２次元的に隣接して配置された光電変換素子間
の距離を、略全周にわたってより均等にすることができ
るので、被写体の載置角度（方向）に応じて異なる受光
感度のバラツキを抑制して、被写体の載置角度に関わら
ず、良好な画像情報の読み取り動作を行うことができ
る。

【図面の簡単な説明】

【図１】本発明に係るダブルゲート型フォトセンサの第
１の実施形態を示す概略構成図である。

【図２】第１の実施形態に係るダブルゲート型フォトセ
ンサに適用される半導体層の平面構成を示す概略図であ
る。

【図３】第１の実施形態に係るダブルゲート型フォトセ
ンサに適用されるブロック絶縁膜の平面構成を示す概略
図である。

【図４】第１の実施形態に係るダブルゲート型フォトセ
ンサに適用されるｎ^＋シリコン層の平面構成を示す概略
図である。

【図５】第１の実施形態に係るダブルゲート型フォトセ
ンサにおける入射有効領域（キャリヤ発生領域）を示す
概略図である。

【図６】第１の実施形態に係る本実施形態に係るダブル
ゲート型フォトセンサにおける励起光の入射有効領域と
検知可能領域の広がりを示す概略図である。

【図７】第１の実施形態に係るダブルゲート型フォトセ
ンサをマトリクス状に配置したフォトセンサアレイの平
面構成図である。

【図８】本発明に係るフォトセンサアレイを備えたフォ
トセンサシステムの概略構成図である。

【図９】図８に示したフォトセンサシステムの駆動制御
方法の一例を示すタイミングチャートである。

【図１０】本発明に係るダブルゲート型フォトセンサの
動作概念図である。

【図１１】本発明に係るフォトセンサシステムの出力電
圧の光応答特性を示す図である。

【図１２】本発明に係るフォトセンサシステムにおける
指紋の読取状態を示す要部断面図である。

【図１３】本発明に係るダブルゲート型フォトセンサの
第２の実施形態を示す概略構成図である。

【図１４】第２の実施形態に係るダブルゲート型フォト
センサに適用される半導体層の平面構成を示す概略図で
ある。

【図１５】第２の実施形態に係るダブルゲート型フォト
センサに適用されるブロック絶縁膜の平面構成を示す概
略図である。

【図１６】本発明に係るダブルゲート型フォトセンサの
第３の実施形態を示す概略構成図である。

【図１７】第３の実施形態に係るダブルゲート型フォト
センサに適用される半導体層の平面構成を示す概略図で
ある。

【図１８】第３の実施形態に係るダブルゲート型フォト
センサに適用されるブロック絶縁膜の平面構成を示す概
略図である。

【図１９】本発明に係るダブルゲート型フォトセンサの
第４の実施形態を示す概略構成図である。

【図２０】第４の実施形態に係るダブルゲート型フォト
センサに適用される半導体層の平面構成を示す概略図で
ある。

【図２１】第４の実施形態に係るダブルゲート型フォト
センサに適用されるブロック絶縁膜の平面構成を示す概
略図である。

【図２２】本発明に係るダブルゲート型フォトセンサを
デルタ配列構造で配置したフォトセンサアレイの平面構
成図である。

【図２３】従来技術におけるダブルゲート型フォトセン
サをマトリクス状に配置したフォトセンサアレイの平面
構成図である。

【図２４】従来技術におけるダブルゲート型フォトセン
サの平面構成及び断面構成を示す概略図である。

【図２５】従来技術におけるダブルゲート型フォトセン
サにおける入射有効領域（キャリヤ発生領域）を示す概
略図である。

【図２６】従来技術におけるダブルゲート型フォトセン
サにおける励起光の検知可能領域の広がりを示す概略図
である。

【符号の説明】

ＰＳＡ〜ＰＳＥ、ＰＳダブルゲート型フォトセンサ１１Ａ〜１１Ｄ半導体層１１ｂ、１１ｄ、１１ｆ、１１ｈチャネル領域１２ソース電極１３ドレイン電極１４Ａ〜１４Ｄブロック絶縁膜１７、１８ｎ^＋シリコン層１９絶縁性基板ＴＧトップゲート電極ＢＧボトムゲート電極ＴＧＬａ、ＴＧＬｂトップゲートラインＢＧＬボトムゲートラインＳＬソースラインＤＬドレインライン１００、２００フォトセンサアレイ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 31/10 ＨＦターム(参考） 4M118 AA10 AB01 BA05 CA11 CA19 CB06 FB03 FB09 FB13 5F049 MA11 MB05 NA01 NA18 NA19 NA20 RA02 SE09 SE11 5F110 AA30 BB10 EE03 EE04 EE06 EE07 EE24 EE30 FF03 GG02 GG15 GG23 HK03 HK04 HK06 HK09 HM02 HM04 HM12 NN02 NN24

Claims

【特許請求の範囲】

【請求項１】励起光が入射されることにより、キャリ
ヤを生成するキャリヤ発生領域を有する半導体層と、前記キャリヤ発生領域の両端側に、それぞれ設けられた
ソース電極及びドレイン電極と、前記半導体層の上方に設けられた第１ゲート電極と、前記半導体層の下方に設けられた第２ゲート電極と、を
備え、前記キャリヤ発生領域に入射される前記励起光に対する
検知感度特性が、全周方向に略均一となるように設定さ
れていることを特徴とする光電変換素子。
【請求項２】少なくとも、前記半導体層に形成される
前記キャリヤ発生領域が、略円状の円弧形状に形成され
ていることを特徴とする請求項１記載の光電変換素子。
【請求項３】前記半導体層は、真円形状に形成されて
いることを特徴とする請求項１記載の光電変換素子。
【請求項４】前記半導体層は、ドーナツ形状に形成さ
れていることを特徴とする請求項１記載の光電変換素
子。
【請求項５】前記半導体層は、略真円状の扇形状に形
成されていることを特徴とする請求項１記載の光電変換
素子。
【請求項６】前記半導体層は、略円状の円弧形状に形
成されていることを特徴とする請求項１記載の光電変換
素子。
【請求項７】前記ソース電極及び前記ドレイン電極
は、前記キャリヤ発生領域を挟んで相互に対向する円弧
状の曲線形状を有していることを特徴とする請求項２記
載の光電変換素子。
【請求項８】励起光が入射されることにより、キャリ
ヤを生成するキャリヤ発生領域を有する半導体層と、前
記キャリヤ発生領域の両端側に、それぞれ設けられたソ
ース電極及びドレイン電極と、前記半導体層の上方に設
けられた第１ゲート電極と、前記半導体層の下方に設け
られた第２ゲート電極と、を各々備え、前記キャリヤ発
生領域に入射される前記励起光に対する検知感度特性
が、全周方向に略均一となるように各々設定された複数
の光電変換素子と、前記複数の光電変換素子の前記第１ゲート電極相互を接
続する第１ゲートラインと、前記複数の光電変換素子の前記第２ゲート電極相互を接
続する第２ゲートラインと、を有し、前記複数の光電変換素子が、前記第１ゲートライン及び
前記第２ゲートラインを介して、基板上に規則的に配置
されていることを特徴とするフォトセンサアレイ。
【請求項９】前記第１ゲートラインは、前記励起光に
対して透過性を示すとともに、前記複数の光電変換素子
に対して、それぞれ対称な位置に配置された平行する複
数の配線層により構成された領域を有することを特徴と
する請求項８に記載のフォトセンサアレイ。
【請求項１０】前記複数の光電変換素子は、デルタ配
列されていることを特徴とする請求項８乃至９のいずれ
かに記載のフォトセンサアレイ。