CN103928350A - 一种双沟道层薄膜晶体管的制备方法 - Google Patents

一种双沟道层薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN103928350A
CN103928350A CN201410168963.2A CN201410168963A CN103928350A CN 103928350 A CN103928350 A CN 103928350A CN 201410168963 A CN201410168963 A CN 201410168963A CN 103928350 A CN103928350 A CN 103928350A
Authority
CN
China
Prior art keywords
channel layer
film
zro
preparation
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410168963.2A
Other languages
English (en)
Other versions
CN103928350B (zh
Inventor
单福凯
刘奥
刘国侠
谭惠月
孟优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao University
Original Assignee
Qingdao University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao University filed Critical Qingdao University
Priority to CN201410168963.2A priority Critical patent/CN103928350B/zh
Publication of CN103928350A publication Critical patent/CN103928350A/zh
Application granted granted Critical
Publication of CN103928350B publication Critical patent/CN103928350B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于半导体薄膜晶体管制备技术领域,涉及一种双沟道层薄膜晶体管的制备方法,选用低阻硅作为衬底和栅电极,采用溶胶-凝胶技术和“光退火”相结合的方式制备超薄ZrOx栅介电层,x的取值为1-2;在室温下采用射频磁控溅射技术制备高透过率、高迁移率的新型双层In2O3/IZO结构半导体沟道层,制备成高性能的薄膜晶体管;其总体实施方式成本低,工艺简单,原理可靠,产品性能好,制备环境友好,应用前景广阔,为大面积制备高性能的薄膜晶体管提供可行性方案。

Description

一种双沟道层薄膜晶体管的制备方法
技术领域:
本发明属于半导体薄膜晶体管制备技术领域,涉及一种以超薄氧化锆(ZrOx)为高k介电层和以氧化铟(In2O3)、铟锌氧化物(InZnO,IZO)为双沟道层的薄膜晶体管的制备方法。
背景技术:
近年来,薄膜晶体管(Thin Film Transistor,TFT)在有源矩阵驱动液晶显示器件(Active Matrix Liquid Crystal Display,AMLCD)中发挥了重要作用,从低温非晶硅TFT到高温多晶硅TFT的技术越来越成熟,应用对象也从只能驱动LCD(Liquid CrystalDisplay)发展到既可以驱动LCD又可以驱动OLED(Organic LightEmitting Diodes)和电子纸。随着半导体工艺水平不断提高,像素尺寸不断减小,显示屏的分辨率也越来越高,TFT作为驱动像素的开关应用于液晶显示器(TFT-LCD)等显示器件中,其中栅介电材料禁带宽度的大小决定漏电流的大小,而它的相对介电常数则决定器件亚阈值摆幅的大小(即能耗大小)。随着大规模集成电路的发展,作为硅基集成电路核心器件的金属氧化物半导体晶体管的特征尺寸一直不断减小,其减小规律遵循摩尔定律,现有的光刻尺寸已达到28nm,CMOS栅极等效氧化物厚度降到1nm以下,栅氧化层的厚度接近原子间距(IEEE Electron Device Lett.2004,25(6):408-410),随着等效氧化物厚度的减小而引起隧道效应;研究表明,二氧化硅(SiO2)的厚度由3.5nm减至1.5nm时栅极漏电流由10-12A/cm2增大到10A/cm2(IEEE Electron Device Lett.1997,18(5):209-211),较大的漏电流会引起高功耗及相应的散热问题,这对于器件集成度、可靠性和寿命都造成不利的影响,因此急需研发出新的高介电材料取代传统SiO2。目前,在MOS集成电路工艺中广泛采用高介电常数(高k)栅介电材料来增大电容密度和减少栅极漏电流,高k材料因其大的介电常数,在与SiO2具有相同等效栅氧化层厚度(EOT)的情况下,其实际厚度比SiO2大的多,从而解决了SiO2因接近物理厚度极限而产生的量子遂穿效应。
目前,成为研究热点的新型高k介电材料包括ATO(AdvancedMaterial,24,2945,2012),Al2O3(Nature,489,128,2012),ZrO2(Advanced Material,23,971,2011),WO3(Applied PhysicsLetters,102,052905,2013),和Ta2O5(Applied Physics Letters,101,261112,2012)等;TFT器件是薄膜型结构,其栅介电层的介电常数、致密性和厚度对晶体管的性能影响很大;在众多SiO2栅介电材料替代品中,氧化锆(ZrOx)用作高k介电材料具有很好的可靠性,它具有较大的介电常数(20-30),较宽的带隙(5.8eV)(AdvancedMaterial,23,971,2011),对电子和空穴有着比较合适的通道势垒高度(大于1eV),与Si表面有很好的晶格匹配,可与传统的CMOS工艺相兼容。因此,ZrOx被期望能够替代传统栅介电材料,成为新一代TFT高k栅介电材料的有力候选者。考虑到将来微电子器件发展的新方向——“打印电子器件”,利用溶胶-凝胶技术制备薄膜将是一个很好的选择,溶胶-凝胶技术在超细粉末、薄膜涂层、纤维等材料的制备工艺中受到广泛应用,其反应中各组分的混合在分子间进行,产物的粒径小,均匀性高;反应过程易于控制,可得到一些用其他方法难以得到的产物;另外反应在低温下进行,避免高温杂相的出现,使得产物的纯度高,所以采用溶胶-凝胶技术制备ZrOx高k介电薄膜已成为业内研究热点。传统的溶胶-凝胶技术制备的薄膜通常需要高温热处理(>400℃)来达到分解薄膜中有机成分的目的,而设计一种采用“紫外光分解”的低温分解办法(<150℃)也是业内研究的任务,该方法的原理是利用紫外线的UVC(200-275nm)和UVD波段(100-200nm)和空气中的氧气反应产生活性氧,具有强氧化性的活性氧能够在室温下和薄膜中C、N元素反应生成Cox、NOx气体从而脱离薄膜;同时,“紫外光分解”方法可以改善薄膜样品表面态(Applied PhysicsLetters,102,192101,2013),使得样品表面更加致密、平滑;栅介电层表面较小的粗糙度有利于载流子在表面的迁移,提高TFT器件的载流子迁移率和开关响应速度。射频磁控溅射作为一种工业上广泛应用的镀膜技术,具有沉积速度快、基材温升低、对膜层的损伤小;溅射工艺可重复性好,可以在大面积基片上获得厚度均匀的薄膜;不同的金属、合金、氧化物能够进行混合并可以同时沉积在衬底上等优点,利用射频磁控溅射技术制备可靠性高和重复性好的半导体薄膜正成为工业界和科研界正在深入研究的技术领域,所以采用射频磁控溅射技术室温制备In-Zn-O(IZO)和In2O3双半导体层也是业内研究的方向。
目前,非晶氧化物铟镓锌氧(IGZO)薄膜晶体管的制备和应用技术已有公开文献,日、韩等国做了大量研究;铟锌氧化物(In-Zn-O,IZO)体系中掺杂镓(Ga)是为了抑制体系中过多的自由电子及氧空位的形成从而解决载流子浓度过高的问题,但是研究表明IGZO TFT在光照及偏压下的不稳定性会劣化器件的电学性能,因此采用新型器件结构或者合适的元素替代Ga成为新的研究热点(IEEEElectron Device Letter,33,818,2012);通过相关专利文献的查阅,具有双沟道层结构的TFT鲜有报道,基于超薄高k介电材料的上述结构的TFT更是无人涉足;考虑到TFT载流子主要在介电层与沟道层间1-5nm处迁移,同时鉴于In2O3材料本身良好的导电性,将In2O3作为中间层(interface layer)来最大程度上提高载流子在界面的迁移。此外,上半导体层能够起到保护层的作用(ACS Appl.Mater.Interfaces,5,6108,2013),沟道层中的主要载流子由In2O3提供,上层的IZO能够最大程度的保护TFT的电学性能不受外界环境的影响,所以新型双层IZO/In2O3结构沟道层会成为一种很有研究价值的透明氧化物体系,以双层IZO/In2O3为沟道层的薄膜晶体管能够克服非晶硅TFT较低的载流子迁移率(一般在0.1-1.0cm2xV-1xs-1范围内)的问题,从而可以做到高速度高亮度高对比度显示屏幕信息;IZO/In2O3薄膜具有高透明度的特点,在可见光波段透过率大于80%,其TFT作为AMLCD的像素开关,将提高有源矩阵的开口率,提高亮度,同时降低功耗;透明半导体合金氧化物沟道层具有独特的电学和光学性质,并且可以通过控制生长条件(元素配比,气体氩氧比等)有效地调节薄膜材料的载流子浓度及透过率,相比传统非晶硅TFT,半导体氧化物TFT有更高的迁移率;采用磁控溅射技术可以实现大面积沉积,另外其低温制备工艺使得制作成本进一步降低,这些优点使其在未来的透明电子显示器件领域有很广阔的潜在市场。
发明内容:
本发明的目的在于克服现有技术存在的缺点,寻求设计和提供一种以超薄氧化锆(ZrOx)为高k介电层和以氧化铟(In2O3)、铟锌氧化物(InZnO,IZO)为双层沟道层的高性能薄膜晶体管的制备方法,选用低阻硅作为衬底和栅电极,采用溶胶-凝胶技术和“光退火”相结合的方式制备超薄ZrOx(<10nm)栅介电层;在室温下采用射频磁控溅射技术制备高透过率、高迁移率的新型双层In2O3/IZO结构半导体沟道层,制备成高性能的薄膜晶体管,其电学性能完全满足显示器对TFT的要求,比传统热氧化SiO2有着无与伦比的优势。
为了实现上述目的,本发明制备双沟道层薄膜晶体管的具体工艺过程为:
(1)、前驱体溶液制备:将乙酰丙酮锆Zr(C5H7O2)4溶于二甲基甲酰胺中,同时加入与乙酰丙酮锆等摩尔量的乙醇胺作为稳定剂,其前驱体溶液乙酰丙酮锆的摩尔浓度为0.01-0.5mol/L;在20-100℃下磁力搅拌1-24小时形成澄清透明的前驱体溶液,其中锆离子[Zr4+]的摩尔浓度为0-0.9mol/L;乙醇胺与二甲基甲酰胺的体积比为1:1-10;
(2)、薄膜样品的制备:采用等离子体清洗的方法清洗低阻硅衬底表面,在清洗后的低阻硅衬底上利用常规的溶胶-凝胶技术旋涂步骤(1)制备的前驱体溶液,旋涂1-5次后低阻硅衬底表面形成薄膜,旋涂时先在400-600转/分转速下旋涂4-8秒,然后在3000-6000转/分转速下旋涂15-25秒,增加一次旋涂的薄膜厚度增加4-5nm;然后将薄膜样品放到高压汞灯下进行紫外光照处理20-40分钟,使薄膜实现光解和固化后得到薄膜样品ZrOx栅介电层,其中x取值范围为1-2;
(3)、沟道层沉积:采用常规的射频磁控溅射技术在薄膜样品ZrOx栅介电层表面室温沉积厚度为1-20nm的In2O3半导体沟道层得到In2O3/ZrOx样品,磁控溅射过程中使用的靶材为纯度大于99.99%的In2O3陶瓷靶,调节溅射靶材与样品托盘中心的距离为5-20cm,并通过调节溅射过程中氩气和氧气气体通量及工作气压来调节In2O3的结晶度及载流子浓度;
(4)沟道层再沉积:利用常规射频磁控溅射技术,采用In2O3、ZnO陶瓷靶共溅射的方法在In2O3/ZrOx样品表面室温沉积厚度为5-100nm的IZO半导体沟道层,得到双沟道层薄膜样品,其溅射过程中所用溅射靶材为纯度大于99.99%的ZnO陶瓷靶,通过调节In2O3陶瓷靶和ZnO陶瓷靶的溅射功率来调节薄膜样品中In原子和Zn原子的比率,或通过氩气和氧气气体通量来调节薄膜的电阻率及载流子浓度;
(5)源漏电极制备:利用常规的真空热蒸发法在双沟道层薄膜样品上面制备源、漏电极,即得到基于超薄ZrOx高k介电层的In2O3/ZrOx双沟道层薄膜晶体管,制备的双沟道层薄膜晶体管的高场效应迁移率为28.9cm2/V·s,较低亚阈值摆幅为0.13V/dec,合适的阈值电压为1.5V,电流开关比大于108
本发明的步骤(2)中涉及的等离子体清洗的方法采用氧气或氩气作为清洗气体,控制其功率为20-60Watt,清洗时间为20-200s,工作气体的通入量为20-50SCCM;高压汞灯功率为1-2KW,紫外光主波长为365nm,汞灯光源距离样品表面5-100cm。
本发明步骤(5)中采用的真空热蒸发法利用不锈钢掩膜版制备源、漏电极,电极沟道长宽比为1:4-1:20;控制热蒸发电流为30-50A;热蒸发电压为60-100V;制得的源、漏电极均为金属Al电极,电极厚度为50-200nm。
本发明与现有技术相比,有如下优点:一是薄膜晶体管中高k介电层利用溶胶-凝胶方法制备完成,溶胶-凝胶系统较为廉价;其制备过程不需要高真空环境,在空气中即可进行,降低了成本;其反应在低温下进行,降低成本的同时避免高温杂相的出现;二是采用等离子体清洗衬底表面,增加了旋涂时先驱体溶液同衬底的附着力,使得旋涂后的薄膜样品表面更加均一和平整;三是采用紫外光“光退火”的方式得到致密的新型栅介电材料ZrOx,制备过程中最高温度不超过150℃,避免了传统成膜工艺对于高温(>500℃)的需求,使得“光退火”的ZrOx介电层可制备在塑料衬底上,为柔性和透明显示器件的应用奠定重要基础;四是利用“光退火”制得的ZrOx高k栅介电层的物理厚度仅为5.5nm,其同时具有的低漏电流很好地满足了微电子集成化对于器件尺寸的需求;ZrOx薄膜本身具有的高透过率(可见光波段接近90%),符合透明电子器件对材料自身的要求;利用“光退火”得到的ZrOx薄膜为非晶态,可实现大面积工业制备;五是薄膜晶体管中半导体沟道层在射频磁控溅射设备中完成,具有沉积速度快、基材温升低、对膜层的损伤小,溅射工艺重复性好,可在大面积基片上获得厚度均匀的薄膜,不同的金属、合金、氧化物能够进行混合并同时共溅射到衬底上等优点;六是用磁控溅射方法沉积的双层IZO/In2O3半导体是一种新型结构沟道层,IZO/In2O3双层薄膜本身具有的高透过率(可见光波段大于80%),符合透明电子器件的要求;同时其室温制备条件与平板显示技术要求的低温制造技术相兼容;七是双层IZO/In2O3半导体沟道层相对于单一的二、三元合金氧化物更有利于提高薄膜稳定性(上层IZO可以起到保护层的作用),从而提高TFT器件稳定性;相比于四元合金氧化物能节约成本;其总体实施方式成本低,工艺简单,原理可靠,产品性能好,制备环境友好,应用前景广阔,为大面积制备高性能的薄膜晶体管提供可行性方案。
附图说明:
图1为本发明制备的双沟道层薄膜晶体管的结构原理示意图。
图2为本发明“光退火”法制备的ZrOx介电层的漏电流密度随不同电场强度的变化曲线。
图3为本发明“光退火”法制备的ZrOx介电层的电容密度随不同测试频率的变化曲线。
图4为本发明制备的薄膜晶体管的输出特性曲线,其中a为栅极偏压VGS=0V;b为栅极偏压VGS=0.75V;c为栅极偏压VGS=1.5V;d为栅极偏压VGS=2.25V;e为栅极偏压VGS=3V。
图5为本发明制备的薄膜晶体管的转移特性曲线(a);同时对比等厚度的单层In2O3(b)和IZO(c)作为TFT沟道层的转移特性曲线。
具体实施方式:
下面通过具体实施例并结合附图进一步说明本发明。
实施例:
本实施例中的乙酰丙酮锆粉末、二甲基甲酰胺、乙醇胺有机溶剂均购于阿拉丁公司,纯度大于98%;其底栅结构以超薄氧化锆(ZrOx)为高k介电层和以双层氧化铟(In2O3)、铟锌氧化物(InZnO,IZO)薄膜为沟道层的薄膜晶体管的制备过程为:
(1)先采用溶胶-凝胶技术制备超薄ZrOx高k介电薄膜:
步骤1:选用商业购买的单面抛光低阻硅作为衬底(ρ<0.0015Ω·cm)和栅电极,低阻硅衬底依次用氢氟酸、丙酮、酒精超声波清洗10分钟,再用去离子水反复冲洗后高纯氮气吹干;
步骤2:将二甲基甲酰胺与乙醇胺按照摩尔比2:1配置混合溶液,将乙酰丙酮锆按照0.1M溶于该混合溶液中,称量混合溶液10mL,称取乙酰丙酮锆为0.48g,混合后在磁力搅拌的作用下水浴70℃搅拌3小时形成澄清、透明的前驱体溶液;
步骤3:将洁净的低阻硅样品放入等离子体清洗腔内,待腔室抽取至0.5Pa后通入高纯(99.99%)氧气,控制其功率为30Watt,清洗时间为120s,工作时氧气的通入量为30SCCM;
步骤4:制备ZrOx介电层:将步骤2中配制的前驱体溶液采用常规的匀胶机旋涂在清洗过的低阻硅衬底上得到ZrOx介电层样品,旋涂次数为1次,旋涂先驱体溶液时匀胶机的参数设置为:先在500转/分匀胶5秒,然后在5000转/分匀胶25秒;旋涂结束后,将样品放到高压汞灯下进行紫外光固化处理得到紫外光处理过的ZrOx介电层样品,高压汞灯功率为1KW,主波长为UVC和UVD,紫外曝光时间为30分钟,汞灯光源距离样品表面10cm;
(2)采用射频磁控溅射技术制备双层In2O3(下)/IZO(上)沟道层:
先将紫外光处理过的ZrOx介电层样品放入磁控溅射腔室内样品架上;In2O3沟道层生长参数为:本底气压为1×10-4Pa;In2O3陶瓷靶材功率为40W;溅射气体Ar流量为60SCCM,O2流量为3SCCM;生长气压为1Pa;生长温度为室温;生长时间为5分钟;薄膜厚度为7-9nm;IZO沟道层生长参数为:本底气压为1×10-4Pa;In2O3和IZO陶瓷靶材的溅射功率分别为10W和50W;溅射气体Ar流量为10SCCM,O2流量为40SCCM;生长气压为1Pa;生长温度为室温;生长时间为25分钟;薄膜厚度为50nm;
(3)采用真空热蒸发法制备源、漏金属电极:
通过热蒸发的方式,在氧化物薄膜沟道层上用宽长比为1000/100μm的不锈钢掩膜版制备100nm厚的金属Al作为源、漏电极,热蒸发电流为40A;
(4)将制成的Al/IZO/In2O3/ZrOx/Si结构(图1)的薄膜晶体管器件进行测试;利用安捷伦4155C半导体参数分析仪测试ZrOx介电层漏电流,测试结果如图2所示;利用安捷伦4294A阻抗分析仪测试ZrOx介电层电容-频率,其结果如图3所示;薄膜晶体管器件输出曲线利用Keithley2634B半导体源表测试得到,结果如图4所示;薄膜晶体管器件转移特性曲线同样利用Keithley2634B半导体源表测试得到,结果如图5所示,其中以In2O3/IZO、In2O3、IZO为沟道层TFT的转移特性曲线分别对应图5中a、b、c。

Claims (3)

1.一种双沟道层薄膜晶体管的制备方法,其特征在于制备双沟道层薄膜晶体管的具体工艺过程为:
(1)、前驱体溶液制备:将乙酰丙酮锆Zr(C5H7O2)4溶于二甲基甲酰胺中,同时加入与乙酰丙酮锆等摩尔量的乙醇胺作为稳定剂,其前驱体溶液乙酰丙酮锆的摩尔浓度为0.01-0.5mol/L;在20-100℃下磁力搅拌1-24小时形成澄清透明的前驱体溶液,其中Zr4+的摩尔浓度为0-0.9mol/L;乙醇胺与二甲基甲酰胺的体积比为1:1-10;
(2)、薄膜样品的制备:采用等离子体清洗的方法清洗低阻硅衬底表面,在清洗后的低阻硅衬底上利用常规的溶胶-凝胶技术旋涂步骤(1)制备的前驱体溶液,旋涂1-5次后低阻硅衬底表面形成薄膜,旋涂时先在400-600转/分转速下旋涂4-8秒,然后在3000-6000转/分转速下旋涂15-25秒,增加一次旋涂的薄膜厚度增加4-5nm;然后将薄膜样品放到高压汞灯下进行紫外光照处理20-40分钟,使薄膜实现光解和固化后得到薄膜样品ZrOx栅介电层,其中x取值范围为1-2;
(3)、沟道层沉积:采用常规的射频磁控溅射技术在薄膜样品ZrOx栅介电层表面室温沉积厚度为1-20nm的In2O3半导体沟道层得到In2O3/ZrOx样品,磁控溅射过程中使用的靶材为纯度大于99.99%的In2O3陶瓷靶,调节溅射靶材与样品托盘中心的距离为5-20cm,并通过调节溅射过程中氩气和氧气气体通量及工作气压来调节In2O3的结晶度及载流子浓度;
(4)沟道层再沉积:利用常规射频磁控溅射技术,采用In2O3、ZnO陶瓷靶共溅射的方法在In2O3/ZrOx样品表面室温沉积厚度为5-100nm的IZO半导体沟道层,得到双沟道层薄膜样品,其溅射过程中所用溅射靶材为纯度大于99.99%的ZnO陶瓷靶,通过调节In2O3陶瓷靶和ZnO陶瓷靶的溅射功率来调节薄膜样品中In原子和Zn原子的比率,或通过氩气和氧气气体通量来调节薄膜的电阻率及载流子浓度;
(5)源漏电极制备:利用常规的真空热蒸发法在双沟道层薄膜样品上面制备源、漏电极,即得到基于超薄ZrOx高k介电层的In2O3/ZrOx双沟道层薄膜晶体管,制备的双沟道层薄膜晶体管的场效应迁移率为28.9cm2/V·s,亚阈值摆幅为0.13V/dec,阈值电压为1.5V,电流开关比大于108
2.根据权利要求1所述的双沟道层薄膜晶体管的制备方法,其特征在于步骤(2)中涉及的等离子体清洗的方法采用氧气或氩气作为清洗气体,控制其功率为20-60Watt,清洗时间为20-200s,工作气体的通入量为20-50SCCM;高压汞灯功率为1-2KW,紫外光主波长为365nm,汞灯光源距离样品表面5-100cm。
3.根据权利要求1所述的双沟道层薄膜晶体管的制备方法,其特征在于步骤(5)中采用的真空热蒸发法利用不锈钢掩膜版制备源、漏电极,电极沟道长宽比为1:4-1:20;控制热蒸发电流为30-50A;热蒸发电压为60-100V;制得的源、漏电极均为金属Al电极,电极厚度为50-200nm。
CN201410168963.2A 2014-04-24 2014-04-24 一种双沟道层薄膜晶体管的制备方法 Expired - Fee Related CN103928350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410168963.2A CN103928350B (zh) 2014-04-24 2014-04-24 一种双沟道层薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410168963.2A CN103928350B (zh) 2014-04-24 2014-04-24 一种双沟道层薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN103928350A true CN103928350A (zh) 2014-07-16
CN103928350B CN103928350B (zh) 2016-05-11

Family

ID=51146530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410168963.2A Expired - Fee Related CN103928350B (zh) 2014-04-24 2014-04-24 一种双沟道层薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN103928350B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599947A (zh) * 2014-12-24 2015-05-06 上海交通大学 氧化锆绝缘薄膜及其制备方法
CN105514172A (zh) * 2015-12-18 2016-04-20 河南大学 一种低电压透明氧化物薄膜晶体管及其制备方法
CN106431397A (zh) * 2016-09-14 2017-02-22 齐鲁工业大学 一种高介电氧化锆薄膜的低温溶液制备方法
CN106952828A (zh) * 2017-03-28 2017-07-14 青岛大学 一种p型金属氧化物薄膜晶体管的制备方法
CN108346703A (zh) * 2018-01-26 2018-07-31 华南理工大学 一种提高溶液法氧化物绝缘层tft偏压稳定性的方法
CN108699669A (zh) * 2017-02-09 2018-10-23 应用材料公司 用于真空处理基板的方法、薄膜晶体管和用于真空处理基板的设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290883A (zh) * 2008-05-29 2008-10-22 南京大学 一种制备超薄HfO2或ZrO2栅介质薄膜的软化学法
CN103299430A (zh) * 2010-12-30 2013-09-11 周星工程股份有限公司 薄膜晶体管及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290883A (zh) * 2008-05-29 2008-10-22 南京大学 一种制备超薄HfO2或ZrO2栅介质薄膜的软化学法
CN103299430A (zh) * 2010-12-30 2013-09-11 周星工程股份有限公司 薄膜晶体管及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599947A (zh) * 2014-12-24 2015-05-06 上海交通大学 氧化锆绝缘薄膜及其制备方法
CN105514172A (zh) * 2015-12-18 2016-04-20 河南大学 一种低电压透明氧化物薄膜晶体管及其制备方法
CN105514172B (zh) * 2015-12-18 2018-05-29 河南大学 一种低电压透明氧化物薄膜晶体管及其制备方法
CN106431397A (zh) * 2016-09-14 2017-02-22 齐鲁工业大学 一种高介电氧化锆薄膜的低温溶液制备方法
CN108699669A (zh) * 2017-02-09 2018-10-23 应用材料公司 用于真空处理基板的方法、薄膜晶体管和用于真空处理基板的设备
CN108699669B (zh) * 2017-02-09 2020-09-01 应用材料公司 用于真空处理设在基板上的薄膜晶体管(tft)沟道的方法、薄膜晶体管和用于真空处理基板的设备
CN106952828A (zh) * 2017-03-28 2017-07-14 青岛大学 一种p型金属氧化物薄膜晶体管的制备方法
CN108346703A (zh) * 2018-01-26 2018-07-31 华南理工大学 一种提高溶液法氧化物绝缘层tft偏压稳定性的方法

Also Published As

Publication number Publication date
CN103928350B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN104009093B (zh) 一种高k介电层水性氧化铟薄膜晶体管的制备方法
CN103928350A (zh) 一种双沟道层薄膜晶体管的制备方法
Fan et al. Solution-processed SrO x-gated oxide thin-film transistors and inverters
CN105489486A (zh) 一种基于超薄氧化镁高k介电层薄膜晶体管的制备方法
Zhu et al. Eco-Friendly, Water-Induced In 2 O 3 Thin Films for High-Performance Thin-Film Transistors and Inverters
JP2012033854A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN105428247B (zh) 一种基于水性超薄ZrO2高k介电层的薄膜晶体管制备方法
CN103117226B (zh) 一种合金氧化物薄膜晶体管的制备方法
CN104201112A (zh) 一种基于水溶液薄膜晶体管的制备方法
Li et al. Preparation and characterization of solution-processed nanocrystalline p-Type CuAlO 2 thin-film transistors
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN103943683A (zh) 一种铟锡锌氧化物同质薄膜晶体管及其制备方法
Zhu et al. Water-derived all-oxide thin-film transistors with ZrAlO x gate dielectrics and exploration in digital circuits
Yang et al. Low-voltage-operating transistors and logic circuits based on a water-driven ZrGdO x dielectric with low-cost ZnSnO
CN103311313B (zh) 氧化物薄膜晶体管及其制备方法
Wang et al. Solution-driven HfLaO x-based gate dielectrics for thin film transistors and unipolar inverters
Xu et al. Enhancing the performance of solution-processed thin-film transistors via laser scanning annealing
Shan et al. Multi-stacking indium zinc oxide thin-film transistors post-annealed by femtosecond laser
CN104934327A (zh) 一种基于氧化钪高k介电层薄膜晶体管的制备方法
CN110010710A (zh) 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
Thomas et al. Be-doped ZnO thin-film transistors and circuits fabricated by spray pyrolysis in air
Cho et al. Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process
CN106952828A (zh) 一种p型金属氧化物薄膜晶体管的制备方法
CN103956325A (zh) 一种多层复合氧化物高k介质薄膜晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160511

Termination date: 20210424

CF01 Termination of patent right due to non-payment of annual fee