KR100925210B1 - 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법 - Google Patents
건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100925210B1 KR100925210B1 KR1020080049053A KR20080049053A KR100925210B1 KR 100925210 B1 KR100925210 B1 KR 100925210B1 KR 1020080049053 A KR1020080049053 A KR 1020080049053A KR 20080049053 A KR20080049053 A KR 20080049053A KR 100925210 B1 KR100925210 B1 KR 100925210B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- etching
- oxide semiconductor
- chlorine
- carbon tetrafluoride
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 436
- 238000000034 method Methods 0.000 title claims abstract description 154
- 230000008569 process Effects 0.000 title claims abstract description 132
- 238000001312 dry etching Methods 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 224
- 239000000460 chlorine Substances 0.000 claims abstract description 220
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 180
- 239000007789 gas Substances 0.000 claims abstract description 170
- 239000004065 semiconductor Substances 0.000 claims abstract description 149
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims abstract description 137
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 115
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 114
- 229910052786 argon Inorganic materials 0.000 claims abstract description 90
- 238000002156 mixing Methods 0.000 claims description 69
- 239000010408 film Substances 0.000 claims description 38
- 239000012212 insulator Substances 0.000 claims description 26
- 238000000059 patterning Methods 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 21
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 claims description 13
- 238000002360 preparation method Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000006731 degradation reaction Methods 0.000 abstract description 7
- 238000001039 wet etching Methods 0.000 abstract description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 19
- 239000000463 material Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 239000011787 zinc oxide Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 chlorine ions Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 아르곤과 염소의 혼합 가스 또는 아르곤과 염소와 사불화탄소의 혼합 가스를 1차 식각 가스로 사용하는 1차 건식 식각 공정과, 아르곤과 사불화탄소의 혼합 가스를 2차 식각 가스로 사용하는 2차 건식 식각 공정을 통해 IGZO 산화물 반도체 박막을 패터닝하는 것을 특징으로 한다. 따라서, 기존의 습식 식각 공정이 아닌 건식 식각 공정을 이용하여 IGZO 산화물 반도체 박막을 용이하게 패터닝할 수 있으므로, 다양한 구조를 갖는 산화물 박막 트랜지스터의 제조에 있어서 공정의 편의성 및 재현성을 제공할 수 있다. 또한, IGZO 산화물 반도체 박막의 식각 과정에서 일어날 수 있는 전도성 박막의 공정 열화를 최소화할 수 있으므로, 양호한 소자 특성을 갖는 산화물 박막 트랜지스터를 제조할 수 있다.
박막 트랜지스터, 산화물 반도체, 건식 식각, 투명 트랜지스터
Description
본 발명은 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 인듐-갈륨-아연 산화물(In-Ga-Zn-O, 이하 'IGZO'라 함)을 산화물 반도체 박막으로 사용하는 경우 기존의 습식 식각 공정이 아닌 건식 식각 공정을 이용하여 IGZO 산화물 반도체 박막을 용이하게 패터닝하는 방법에 관한 것이다.
최근 평판 디스플레이 산업은 최첨단 디지털 가전 기기 및 고기능성 개인 정보 단말 기기의 발전과 함께 정보 산업을 견인하는 핵심 기술로서 자리매김하고 있다. 이 분야는 현재 LCD(Liquid Crystal Display)와 PDP(Plasma Display Panel)로 대표되는 두 가지 기술이 시장을 선점하고 있는 상황이며, 유기 EL(ElectroLuminescence) 역시 최근의 비약적인 기술 발전과 함께 상용화 및 핵심 시장 창출에 박차를 가하고 있는 상황이다. 유기 EL은 LCD와는 달리 백라이트 유닛 이 필요하지 않으며, 응답 속도가 빠르고 화질이 우수할 뿐만 아니라, 구부림이 가능한 플렉시블 기판 상에도 용이하게 형성할 수 있다는 특징을 가지고 있어, 차세대 평판 디스플레이 기술로서 주목을 모으고 있다.
한편, 유기 EL의 구동을 위한 박막 트랜지스터는 이동도, 전류 구동 능력, 드레인 전류의 ON/OFF 마진 등과 같은 구동용 트랜지스터의 기본적인 특성과 함께 장시간 신뢰성 및 내구성 등의 특성이 요구될 뿐만 아니라, 저온 공정을 통해서도 우수한 성능을 확보할 수 있어야 한다. 지금까지 개발되어 온 평판 디스플레이 구동용 백플레인 박막 트랜지스터 기술은 크게 네 가지로 나눌 수 있다.
첫 번째는 폴리실리콘을 반도체층으로 이용하는 박막 트랜지스터 기술이다. 현재까지 보고되고 있는 폴리실리콘 박막 트랜지스터의 특성은 이동도와 동작 안정성 측면에서 매우 양호한 편이며, 실제로 LCD의 백플레인용 박막 트랜지스터로도 사용되고 있다. 그러나 LCD와는 달리 전류 구동형인 유기 EL의 경우에는 각 소자의 동작 균일성이 매우 중요하다. 하지만 폴리실리콘 박막 트랜지스터는 실리콘의 결정화 방식이나 공정 온도 측면에서 많은 변수를 가지고 있으며, 특히 저온 결정화 폴리실리콘을 이용하는 경우 소자 특성의 균일성을 담보할 수 없는 상황이다.
두 번째는 비정질 실리콘을 반도체층으로 이용하는 박막 트랜지스터 기술이다. 비정질 실리콘은 결정화 과정이 필요치 않아 성막 공정이 단순하고 대면적 공정에 용이하며 생산 비용이 적게 드는 것이 장점이지만, 폴리실리콘 박막 트랜지스터에 비해 이동도가 매우 낮아 전류 구동 능력이 크게 떨어진다는 점이 단점이다. 더구나 유기 EL 백플레인용 박막 트랜지스터로 사용하기 위해서는 동작의 안정성이 매우 중요한데, 비정질 실리콘 박막 트랜지스터의 경우 시간의 경과에 따라 동작 안정성과 전기적 신뢰성이 크게 떨어지기 때문에 현재의 기술 수준에서는 유기 EL 구동용 박막 트랜지스터로는 사용할 수 없는 수준이다. 물론, 이러한 전기적 신뢰성을 보상하기 위한 부가 회로를 추가하여 문제를 해결할 수는 있으나, 회로 구성의 번잡함과 개구율 감소 등의 부가적인 문제가 발생하게 된다.
세 번째는 유기 박막을 반도체층으로 이용하는 박막 트랜지스터 기술이다. 이 박막 트랜지스터에는 펜타센(pentacene) 등의 대표적인 유기 반도체가 사용되는데, 최근의 기술 진보에도 불구하고 전기적인 동작 신뢰성 및 소자 특성의 균일성 측면에서 백플레인용 박막 트랜지스터로 이용하기에는 소자의 특성이 매우 부족한 실정이다.
네 번째는 산화물 반도체를 반도체층으로 이용하는 박막 트랜지스터 기술이다. 산화물 반도체 박막 트랜지스터는 비교적 양호한 이동도 특성 및 전류 구동 능력을 확보할 수 있을 뿐만 아니라, 저온 공정이 가능하고 대면적 제작에도 유리하다는 장점을 가지고 있다. 또한 사용하는 산화물 반도체 재료의 선택에 따라 투명도를 유지할 수 있는 장점이 있다. 최근 보고되고 있는 산화물 트랜지스터의 성능은 유기 EL 구동을 위한 백플레인용 박막 트랜지스터로 충분히 활용 가능한 수준이다. 산화물 박막 트랜지스터는 최근 수년간 비약적인 기술 진보가 이루어진 분야이며, 향후 소자 특성의 장기 신뢰성 및 안정성의 확보가 향후 산화물 트랜지스터 기술의 해결 과제라고 할 수 있다.
상기 산화물 박막 트랜지스터의 큰 장점은 투명 백플레인을 형성할 수 있다 는 점이다. 현재까지 가장 많이 연구되어 온 ZnO계 산화물 박막 트랜지스터 및 IGZO계 산화물 박막 트랜지스터는 비교적 저온에서 성막 공정을 수행하여도 높은 이동도를 얻을 수 있을 뿐만 아니라 가시광에 대해 투명한 성질을 가지기 때문에, 유기 EL 등과 같은 디스플레이 패널과 함께 사용하여 스마트 창 등의 다양한 응용 분야를 창출할 수 있을 것으로 기대된다. 특히 유기 EL의 백플레인 박막 트랜지스터로 사용하는 경우, 투명하다는 장점을 살려 채널의 폭을 최대한 넓혀 개구율을 확보하면서도 대전류로 유기 EL을 구동할 수 있어 유기 EL 본연의 색 재현성을 구현할 수 있다는 장점을 살릴 수 있다.
이와 같은 산화물 박막 트랜지스터의 제조를 위해서는 산화물 반도체 박막, 산화물 게이트 절연막 및 투명 전극 박막의 식각 특성을 확립하는 것이 매우 중요하다. 왜냐하면, 산화물 박막 트랜지스터의 양호한 동작 특성을 확보하기 위해서는 각 재료 박막을 소정의 위치에 정확히 패터닝해야 하기 때문이다. 현재까지 산화물 박막 트랜지스터의 제작에서 각 박막의 식각 공정에는 세 가지 기술이 주로 사용되어 왔다. 첫 번째는 메탈 쉐도우 마스크를 사용하여 각 박막의 증착을 소정의 위치에만 수행하는 패터닝 하는 기술이며, 두 번째는 일반적인 포토 리소그래피 공정과 리프트 오프 공정을 병행하여 일단 박막이 존재할 소정의 위치를 포토 레지스트의 패턴으로 마련해 놓은 후, 산화물 박막을 증착하고, 패턴 이외의 부분을 레지스트와 함께 제거하는 패터닝 기술이며, 세 번째는 습식 식각액을 준비하여 각 박막을 습식 식각 공정에 의해 패터닝 하는 기술이다. 이들 패터닝 공정은 산화물 박막 트랜지스터를 구성하는 각 박막을 비교적 손쉬운 방법으로 패터닝 할 수 있다는 장점 을 가지는 반면, 다음과 같은 기술적인 문제를 갖는다.
먼저 메탈 쉐도우 마스크를 사용하여 각 박막의 패터닝을 수행하는 경우, 소자의 미세화가 진행될수록 메탈 마스크를 사용하여 각 공정 간의 레이어 정합을 수행하는 것이 매우 어려워진다. 일반적으로 수십 마이크로미터 정도의 소자 설계 규칙을 적용하는 경우에도, 메탈 마스크를 사용하여 정확한 레이어 정합을 수행하는 것은 매우 어려운 일이며, 향후 수 마이크로 미터 이하로 소자가 미세화될 경우, 상기 메탈 쉐도우 마스크를 사용하는 패터닝 공정은 적용할 수 없게 된다.
한편, 통상의 포토 리소그래피 공정과 리프트 오프 공정을 병행하여 각 박막의 패터닝을 수행하는 경우, 산화물 박막을 형성하는 스퍼터링 방법이나 원자층 증착법 또는 화학적 기상 증착법에서 포토 레지스트로 패턴된 아래 부분에만 정확하게 산화물 박막을 형성하는 것이 매우 어려우며, 증착 후에 수행될 리프트 오프 공정에서 정확한 패턴을 형성하기가 곤란하다. 일반적으로 수십 마이크로미터 이상의 패턴을 형성하는 경우, 스퍼터링 방법으로 산화물 박막을 증착하고 리프트 오프 공정으로 산화물 박막의 패터닝을 수행할 수는 있으나, 이 경우에도 포토 레지스트 패턴의 플라즈마 열화 등의 문제 때문에 공정의 안정성을 담보할 수 없다. 더구나 증착 박막의 스텝 커버리지 특성이 매우 양호한 원자층 증착법이나 화학적 기상 증착법으로 산화물 박막을 형성하게 되면, 원리적으로 리프트 오프 공정에 의한 패터닝 작업은 불가능하게 된다.
또한, 소정의 습식 식각액을 이용하여 각 박막의 패터닝 공정을 수행하는 경우, 각 박막의 식각율 및 각 박막 사이의 식각 선택성을 조절하는 것이 매우 어렵 다. 왜냐하면, 일반적으로 사용되는 습식 식각액은 질산 수용액, 염산 수용액, 불산 수용액 등의 강산으로 구성되며, 이러한 습식 식각액을 이용하여 같은 산화물의 일종인 산화물 반도체층, 산화물 게이트 절연막층, 산화물 투명 전극층을 선택적으로 패터닝하는 것은 매우 어렵기 때문이다. 더구나, 습식 식각액 내부에서 각 박막이 식각되는 속도는 매우 빨라, 박막의 두께에 따른 정확한 공정 조건을 도출하기 어렵다. 뿐만 아니라, 습식 식각 공정은 그 자체가 갖는 등방성 식각 특성 때문에 소자의 설계 규칙이 미세화 될수록 과도 식각에 의한 언더컷 발생 등의 영향을 배제할 수 없다.
상기 설명에서와 같이 기존의 패터닝 공정은 차세대 산화물 박막 트랜지스터를 이용하는 각종 응용 소자 분야에서 범용 공정으로 사용하기 어려우며, 향후 소자의 크기가 작아질수록 이러한 문제점이 더욱 부각될 것이다. 따라서, 산화물 박막 트랜지스터의 안정적이고 재현성있는 공정 조건 도출을 위해서는, 제어성이 뛰어난 건식 식각 공정을 이용하는 것이 보다 바람직하다. 게다가, 산화물 박막 트랜지스터의 제조 공정에 있어서 산화물 반도체 상층 또는 하층에 산화물 게이트 절연막 또는 전극 재료가 인접하게 되므로, 산화물 반도체 박막의 식각 공정시 인접 재료와의 높은 식각 선택비를 확보하지 않으면 안된다.
한편, 현재까지 보고된 대표적인 산화물 반도체인 ZnO의 건식 식각 공정 방법에서는 ZnO의 높은 식각율 확보를 위해 수소가 첨가된 식각 가스 분위기를 사용하는 경우가 많다. 하지만, 이러한 선행 연구 결과들은 ZnO를 산화물 반도체로 이용하는 산화물 박막 트랜지스터의 제작을 위해 최적화 된 건식 식각 공정이라고 할 수 없으며, 일반적으로 산화물 박막 트랜지스터에 사용되는 ZnO의 막 두께가 충분히 얇다는 점과 수소가 ZnO의 전기적인 특성에 심각한 영향을 미친다는 점을 고려하면 오히려 사용이 불가능한 공정 조건이라는 점을 알 수 있다.
그리고, 산화물 박막 트랜지스터의 제조를 위해 최근 많이 사용되고 있는 산화물 반도체 재료인 IGZO의 경우에는 지금까지 산화물 박막 트랜지스터 이외의 기타 응용 분야에서 소자 제작 공정에 적용된 바가 없으며, 따라서 IGZO 박막 자체의 건식 식각 거동(dry etching behavior)이 체계적으로 보고된 바가 없다. 또한, IGZO는 앞서 언급한 일반적인 산화물 반도체 재료인 ZnO와는 박막을 구성하는 원소가 다를 뿐만 아니라, 통상적으로 다결정 상태의 박막을 사용하는 ZnO와는 건식 식각 공정에 있어서의 식각 거동이 상이할 가능성이 많다.
따라서, IGZO를 산화물 반도체 박막으로 사용하는 경우, 상기 IGZO 산화물 반도체 박막의 식각 공정 수행시 전체 소자 구조의 건전성(health)이나 소자의 전기적 특성을 고려하여야 한다.
이에 본 발명자들은 IGZO를 산화물 반도체 박막으로 사용하는 경우, 상기 IGZO 산화물 반도체 박막의 식각 공정 수행시, 상기 IGZO 산화물 반도체 박막과 그 아래에 위치하는 소오스 및 드레인 전극과의 식각 선택성을 고려하여 식각 가스의 종류를 바꾸어 2단계에 걸쳐 건식 식각 공정을 수행하면, 상기 IGZO 산화물 반도체 박막을 용이하게 패터닝할 수 있음을 발견하고 본 발명을 완성하였다.
따라서, 본 발명의 목적은 IGZO 산화물 반도체 박막의 식각 공정시 식각 가스 조건을 서로 다르게 하여 2단계에 걸쳐 IGZO 산화물 반도체 박막을 건식 식각함으로써, IGZO 산화물 반도체 박막을 용이하게 패터닝할 수 있도록 하는 것이다.
본 발명의 다른 목적은 IGZO 산화물 반도체 박막의 식각 공정에서 발생할 수 있는 소오스 및 드레인 전극의 열화 현상을 최소화하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은, (a) 기판 상부에 소오스 및 드레인 전극의 역할을 하는 제1 전도성 박막을 형성하여 패터닝한 후, 상기 제1 전도성 박막 상부에 IGZO 산화물 반도체 박막을 형성하는 단계; (b) 아르곤과 염소의 혼합 가스 또는 아르곤과 염소와 사불화탄소의 혼합 가스를 1차 식각 가스로 이용하여 상기 IGZO 산화물 반도체 박막을 1차 건식 식각하여 패터닝한 후, 아르곤과 사불화탄소의 혼합 가스를 2차 식각 가스로 이용하여 상기 1차 건식 식각을 통해 제거되고 남은 상기 IGZO 산화물 반도체 박막을 2차 건식 식각하여 패터닝하는 단계; 및 (c) 상기 2차 건식 식각에 의해 패터닝된 상기 IGZO 산화물 반도체 박막 상부에 게이트 절연막의 역할을 하는 산화물 절연체 박막을 형성한 후, 상기 산화물 절연체 박막 상부에 게이트 전극의 역할을 하는 제2 전도성 박막을 형성하여 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
여기에서, 상기 아르곤과 염소의 혼합 가스(Ar+Cl2)를 1차 식각 가스로 이용하여 상기 IGZO 산화물 반도체 박막을 1차 건식 식각하는 경우, 상기 아르곤과 염소의 혼합 가스(Ar+Cl2)에 대한 염소의 혼합비(Cl2/Ar+Cl2)는 10% 내지 60%인 것이 바람직하다. 그리고, 상기 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 1차 식각 가스로 이용하여 상기 IGZO 산화물 반도체 박막을 1차 건식 식각하는 경우, 상기 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)에 대한 염소와 사불화탄소(Cl2+CF4)의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))는 10 내지 60%이며, 상기 염소와 상기 사불화탄소는 같은 비율로 혼합되는 것이 바람직하다.
상기 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 2차 식각 가스로 이용하여 상기 IGZO 산화물 반도체 박막을 2차 건식 식각하는 경우, 상기 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)에 대한 사불화탄소의 혼합비(CF4/(Ar+CF4))는 20% 내지 60%인 것이 바람직하다. 그리고, 상기 IGZO 산화물 반도체 박막을 2차 건식 식각하여 패터닝할 때, 상기 IGZO 산화물 반도체 박막의 하부에 위치하는 상기 제1 전도성 박막의 일부 두께도 함께 식각된다.
한편, 상기 IGZO 산화물 반도체 박막이 식각 공정에 의해 열화되는 것을 방지하기 위해 상기 IGZO 산화물 반도체 박막 상부에 보호층 박막의 역할을 하는 제1 산화물 절연체 박막을 형성하는 것이 바람직하다.
상기 IGZO 산화물 반도체 박막 상부에 상기 제1 산화물 절연체 박막을 형성한 경우, 아르곤과 염소의 혼합 가스 또는 아르곤과 염소와 사불화탄소의 혼합 가스를 1차 식각 가스로 이용하여 헬리콘 플라즈마 건식 식각 장치에 의해 상기 제1 산화물 절연체 박막 전체와 상기 IGZO 산화물 반도체 박막의 일부 두께를 1차 건식 식각하여 패터닝한 후, 아르곤과 사불화탄소의 혼합 가스를 2차 식각 가스로 이용하여 상기 1차 건식 식각을 통해 제거되고 남은 상기 IGZO 산화물 반도체 박막을 2차 건식 식각하여 패터닝하는 것이 바람직하다.
본 발명에 따르면, 아르곤과 염소의 혼합 가스 또는 아르곤과 염소와 사불화탄소의 혼합 가스를 1차 식각 가스로 사용하는 1차 건식 식각 공정과, 아르곤과 사불화탄소의 혼합 가스를 2차 식각 가스로 사용하는 2차 건식 식각 공정을 통해 IGZO 산화물 반도체 박막을 용이하게 패터닝할 수 있다.
따라서, 기존의 습식 식각 공정이 아닌 건식 식각 공정을 이용하여 IGZO 산화물 반도체 박막을 용이하게 패터닝할 수 있으므로, 다양한 구조를 갖는 산화물 박막 트랜지스터의 제조에 있어서 공정의 편의성 및 재현성을 제공할 수 있다. 그리고, IGZO 산화물 반도체 박막의 식각 과정에서 일어날 수 있는 전도성 박막의 공정 열화를 최소화할 수 있으므로, 양호한 소자 특성을 갖는 산화물 박막 트랜지스터를 제조할 수 있다.
또한, 본 발명에 따르면, IGZO 산화물 반도체 박막 상부에 보호층 박막을 형 성함으로써, 건식 식각 공정에 의해 IGZO 산화물 반도체 박막이 열화되는 것을 막을 수 있으므로, 양호한 소자 특성을 갖는 산화물 박막 트랜지스터를 제조할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명의 실시예는 당업자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것으로, 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장된 것이다.
본 명세서에서 전반적으로 사용되고 있는 %는 다른 표시가 없는 한 체적을 기준으로 한 백분율이다.
도 1은 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(200a)의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(200a)는, 기판(201) 상부에 소오스 및 드레인 전극(203), 산화물 반도체 박막(205), 게이트 절연막(207) 및 게이트 전극(209)이 순차적으로 형성된 구조를 갖는다.
상기 기판(201)으로는 실리콘 웨이퍼, 유리 기판 또는 플라스틱 기판이 사용될 수 있다.
상기 기판(201) 상부에 소오스 및 드레인 전극의 역할을 하는 제1 전도성 박 막(203)을 500 내지 1500Å의 두께로 형성한다. 여기에서, 상기 제1 전도성 박막(203)으로는 금속 박막 또는 높은 전도성을 갖는 산화물 전도성 박막을 사용할 수 있다. 특히 유리 기판 위에 제작되어 투명한 성질을 갖는 산화물 박막 트랜지스터를 제작하기 위해서는, 인듐-주석 산화물(ITO)과 같은 투명 산화물 전도성 박막을 사용하는 것이 바람직하다. 본 실시예에서는 ITO를 소오스 및 드레인 전극으로 사용하였다.
상기 제1 전도성 박막(203) 상부에 반도체의 역할을 하는 산화물 반도체 박막(205)을 100 내지 300Å의 두께로 형성한다. 상기 산화물 반도체 박막(205)은 산화물이면서 전기적으로 반도체의 성질을 갖는 다양한 산화물 재료를 사용할 수 있다. 특히 유리 기판 위에 제작되어 투명한 성질을 갖는 산화물 박막 트랜지스터를 제작하기 위해서는 투명한 산화물 반도체 재료, 예를 들면, ZnO 또는 IGZO를 이용하는 것이 바람직하다.
상기 산화물 반도체 박막(205)의 형성 방법은 통상의 반도체 소자 제작 공정에서 사용되는 다양한 박막 형성 공정 방법이 사용될 수 있으며, 그 대표적인 예로는 원자층 증착법(ALD), 화학적 기상 증착법(CVD), 반응성 스퍼터링법(Reactive Sputtering) 등을 들 수 있다.
본 실시예에서는 스퍼터링 방법으로 형성한 IGZO 박막을 산화물 반도체 박막으로 사용하였다.
상기 산화물 반도체 박막(205)은 헬리콘 플라즈마 건식 식각 장치를 이용한 건식 식각 공정을 통해 패터닝된다.
여기에서, 상기 산화물 반도체 박막(205)의 건식 식각은 식각 가스 조건이 상이한 2단계로 나누어 수행한다. 2단계로 건식 식각 공정을 수행하는 이유는 상기 산화물 반도체 박막(205) 하부에 위치하는 소오스 및 드레인 전극(203)에 미치는 영향을 최소화하면서 상기 산화물 반도체 박막(205)을 효과적으로 패터닝하기 위한 것이다.
상기 산화물 반도체 박막(205)의 1차 식각 공정의 식각 가스로는 아르곤과 염소의 혼합 가스 또는 아르곤과 염소와 사불화탄소의 혼합 가스를 사용한다. 그리고, 상기 산화물 반도체 박막(205)의 2차 식각 공정의 식각 가스로는 아르곤과 사불화탄소의 혼합 가스를 사용한다.
이와 같이 식각 가스의 종류를 바꾸어가면서 2단계로 건식 식각 공정을 수행하는 것이 바람직한 상세한 이유에 대해서는 이후에 기술할 실시예를 통해 구체적으로 설명하기로 한다.
한편, 상기 산화물 반도체 박막(205) 상부에 게이트 절연막의 역할을 하는 산화물 절연체 박막(207)을 500 내지 2000Å 두께로 형성한다. 상기 산화물 절연체 박막(207)은 전기적인 절연막으로서, 상기 산화물 반도체 박막(205) 과 후속 공정에서 형성될 게이트 전극의 역할을 하는 제2 전도성 박막(209) 사이에 위치하여 게이트 절연막의 역할을 한다. 상기 산화물 절연체 박막(207)으로는 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘산질화막(SiON) 등의 실리콘 계열 절연막과 알루미늄 산화막(Al2O3), 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2) 등의 금속 산 화물 절연막, 그리고 양호한 절연막 특성을 갖는 각종 유기계 절연막을 사용할 수 있다.
그리고, 상기 산화물 절연체 박막(207)의 형성 방법은 통상의 반도체 소자 제작 공정에서 사용되는 다양한 박막 형성 공정 방법이 사용될 수 있으며, 그 대표적인 예로는 원자층 증착법(ALD), 화학적 기상 증착법(CVD), 반응성 스퍼터링법(Reactive Sputtering) 등을 사용할 수 있다.
본 실시예에서는 스퍼터링 방법으로 형성한 실리콘 산화막(SiO2)을 게이트 절연막으로 사용하였다.
상기 산화물 절연체 박막(207) 상부에는 게이트 전극의 역할을 하는 제2 전도성 박막(209)이 1500 내지 2500Å의 두께로 형성된다. 상기 제2 전도성 박막(209)은 상기 제1 전도성 박막(203)과 마찬가지로 금속 박막 또는 높은 전도성을 갖는 산화물 전도성 박막을 이용할 수 있다. 특히 유리 기판 위에 제작되어 투명한 성질을 갖는 산화물 박막 트랜지스터를 제작하기 위해서 상기 제2 전도성 박막(209) 역시 투명 산화물 전도성 박막을 이용하는 것이 바람직하다. 본 실시예에서는 게이트 전극으로 알루미늄(Al)을 사용하였다.
도 2는 본 발명의 다른 일 실시예에 따른 산화물 박막 트랜지스터(200b)의 단면도이다.
도 2를 참조하면, 본 발명의 다른 일 실시예에 따른 산화물 박막 트랜지스 터(200b)는, 기판(201) 상부에 소오스 및 드레인 전극(203), 산화물 반도체 박막(205), 보호층 박막(206), 게이트 절연막(207) 및 게이트 전극(209)이 순차적으로 형성된 구조를 갖는다.
즉, 도 1에 도시된 산화물 박막 트랜지스터(200a)와 비교하여 산화물 반도체 박막(205)과 게이트 절연막(207) 사이에 보호층 박막(206)이 더 포함된 것을 제외하고는 다른 구성요소는 동일하므로, 상기 보호층 박막(206)의 형성에 대하여 더 자세히 설명하면 다음과 같다.
우선, 상기 산화물 반도체 박막(205)이 형성된 상태에서, 상기 산화물 반도체 박막(205)을 바로 패터닝 하지 않고 상기 산화물 반도체 박막(205) 상부에 보호층의 역할을 하는 절연체 박막(206)을 50 내지 100Å 이하의 두께로 형성한다.
상기 절연체 박막(206)은 상기 산화물 반도체 박막(205) 상부에 형성되어 이후의 건식 식각을 통한 산화물 반도체 박막(205)의 패터닝 공정 및 식각 마스크 제거 공정에서 산화물 반도체 박막(205)이 받을 수 있는 공정 열화 현상을 억제하는 역할을 한다. 상기 절연체 박막(206)으로는 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘산질화막(SiON) 등의 실리콘 계열 절연막과, 알루미늄 산화막(Al2O3), 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2) 등의 금속 산화물 절연막 등을 사용할 수 있다.
한편, 상기 보호층 박막(206)의 역할을 하는 절연체 박막 재료의 선택에 있어서는 다음의 두 가지 사항을 고려해야 한다. 첫 번째는, 상기 산화물 반도체 박 막(205)이 건식 식각 공정에서 경험하게 될 공정 열화 현상을 충분히 억제할 수 있는 재료가 바람직하다. 두 번째는 후속 공정에서 형성될 게이트 절연막(207)과 양호한 계면 특성을 확보할 수 있는 재료가 바람직하다. 특히 산화물 박막 트랜지스터의 양호한 동작 특성을 확보하기 위해서는 게이트 절연막(207)의 신뢰성이 매우 중요하다. 따라서, 상기 보호층 박막(206)은 게이트 절연막(207)과 동일 재료로 구성하여 가급적 두 층 사이에 양호한 계면 특성을 확보하는 것이 바람직하다.
또한, 상기 보호층 박막(206)의 역할을 하는 절연체 박막의 두께 선택에 있어서는 다음의 두 가지 사항을 고려해야 한다. 첫 번째는 상기 보호층 박막(206)의 두께는 공정 열화 억제 효과를 얻을 수 있을 정도의 두께여야 한다. 두 번째는 상기 보호층 박막(206)의 두께는 산화물 반도체 박막(205)의 건식 식각 공정을 방해하지 않을 정도로 두께여야 한다.
즉, 위의 두 가지 사항을 모두 고려할 때, 상기 보호층 박막(206)의 두께는 50 내지 100Å 이하의 두께로 형성하는 것이 바람직하다.
상기 보호층 박막(206)을 형성한 이후, 상기 산화물 반도체 박막(205)과 상기 보호층 박막(206)은 헬리콘 플라즈마 건식 식각 공정을 통해 일괄적으로 패터닝된다. 여기에서, 상기 산화물 반도체 박막(205)과 보호층 박막(206)의 건식 식각 공정은 식각 가스 조건이 상이한 2단계로 나누어 수행하며, 2단계의 건식 식각 공정을 수행하는 이유 및 각 공정 단계에서 사용하는 식각 가스의 조건은 이후에 기술할 실시예를 통해 구체적으로 설명하기로 한다.
상기 산화물 반도체 박막(205) 및 보호층 박막(206)의 건식 식각 공정이 완 료된 이후의 공정은 도 1에서 설명한 바와 동일하므로, 이에 대한 자세한 설명은 생략한다.
한편, 본 발명에 따른 2단계의 건식 식각 공정을 이용하여 제조 가능한 산화물 박막 트랜지스터는 도 1 및 도 2에 도시된 구조만으로 한정되는 것은 아니며, 따라서, 도 1 및 도 2에 도시된 산화물 박막 트랜지스터의 구조는 본 발명에 따른 건식 식각 공정의 상세한 내용을 효과적으로 설명하기 위한 소자 구조로 이해되어야 한다.
도 3은 본 발명에 따른 산화물 박막 트랜지스터의 제조에 이용되는 헬리콘 플라즈마 건식 식각 장치를 개략적으로 나타낸 도면이며, 도 4는 도 3의 헬리콘 플라즈마 건식 식각 장치의 안테나를 이용하여 헬리콘 플라즈마를 발생시키기 위한 구조를 모식적으로 나타낸 도면이다.
도 3 및 도 4를 참조하면, 본 발명에 이용되는 헬리콘 플라즈마 건식 식각 장치는, 몸체(90) 상부에 반도체 기판(100)이 놓여지는 양극 척(102)을 포함하는 챔버(104)를 구비한다. 상기 챔버(104)는 부식성이 강한 식각 가스를 사용하기 때문에 챔버 내부의 부식을 막기 위하여 알루미늄(Al)으로 산화 처리(애노다이징, Anodizing)된 것이 바람직하다. 상기 챔버(104)의 벽에는 상기 챔버(104)를 가열할 수 있는 히터(106)가 설치되어 있다. 상기 양극 척(102)에는 13.56MHz의 주파수의 0 내지 1.0kW 전력을 인가할 수 있는 바이어스 전원(108)이 연결된다. 상기 챔버(104)의 벽은 캐소드 역할을 수행한다.
상기 챔버(104) 상부에는 헬리콘 플라즈마 소스부(112)가 설치된다. 상기 헬 리콘 플라즈마 소스부(112)는 방전 튜브(113) 내에서 식각 가스 주입구(114)를 통하여 주입된 식각 가스를 소오스 전원(116), 자석(영구자석 또는 전자석, 118) 및 안테나(120)를 이용하여 헬리콘 웨이브(122)를 발생시켜 고밀도의 플라즈마를 발생시킨다.
특히, 상기 헬리콘 플라즈마 소스부(112)에서는 안테나(120)에 의해 전자의 속도와 일치되는 헬리콘 웨이브(122)를 가하여 파동의 에너지가 특정전자의 에너지를 높임으로써 전체 전자의 에너지를 높여 충돌횟수를 증가시킴으로써 고밀도 플라즈마를 발생시킨다. 여기에서, 상기 소오스 전원(116)은 매칭 네트워크(117)를 통하여 안테나(120)에 연결되며, 60MHz의 주파수의 0 내지 2.0kW 전력을 인가할 수 있다.
이하, 실시예를 들어 본 발명을 더욱 상세하게 설명한다.
이하의 실시예에서는 산화물 반도체 박막으로 사용되는 IGZO 박막 및 소오스/드레인 전극으로 사용되는 ITO 박막을 식각 가스의 종류를 다르게 하여 식각하였다. 식각 공정시 도 3 및 도 4에 도시된 헬리콘 플라즈마 건식 식각 장치를 사용하였으며, 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 하였고, 소스 전원의 전력은 800W, 바이어스 전원의 전력은 600W, 공정 챔버 압력은 5mTorr로 하였다.
실시예
1
본 실시예에서는 아르곤과 염소의 혼합 가스(Ar+Cl2)를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 식각하였다.
도 5는 아르곤과 염소의 혼합 가스(Ar+Cl2)를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 건식 식각하는 경우, 염소의 혼합비가 10 내지 60%인 조건에서의 IGZO 박막 및 ITO 박막의 식각율을 나타낸 도면이다. 여기에서, X축 및 Y축은 식각 가스로 사용되는 아르곤과 염소의 혼합 가스(Ar+Cl2)에 대한 염소의 혼합비(Cl2/(Ar+Cl2)) 및 식각율을 나타낸다.
도 5에 도시된 바와 같이, IGZO 박막은 염소의 혼합비(Cl2/(Ar+Cl2))가 증가함에 따라 식각율이 높아지는 경향을 보이는 것을 알 수 있다. 염소의 혼합비(Cl2/(Ar+Cl2))가 10%인 경우의 IGZO 박막의 식각율은 약 80nm/min이며, 60%인 경우의 IGZO 박막의 식각율은 약 130nm/min이다. 또한, ITO 박막도 염소의 혼합비(Cl2/(Ar+Cl2))가 증가함에 따라 식각율이 높아지는 경향을 보이는 것을 알 수 있다. 염소의 혼합비(Cl2/(Ar+Cl2))가 10%인 경우의 ITO 박막의 식각율은 약 63nm/min이며, 60%인 경우의 ITO 박막의 식각율은 약 122nm/min이다.
도 5의 식각율 결과로부터 알 수 있는 바와 같이, 식각 가스로 아르곤과 염소의 혼합 가스(Ar+Cl2)를 사용하는 경우, IGZO 박막은 ITO 박막보다 다소 높은 식각율을 보인다. 하지만, 두 박막 사이에 큰 식각율 차이를 확인할 수는 없기 때문 에, 두 박막 사이의 높은 식각 선택성이 요구되는 경우, 상기 식각 조건을 안정적으로 사용하기는 어려울 수 있다.
그러나, 산화물 반도체 박막으로 사용되는 IGZO 박막의 두께가 통상적으로 100 내지 500Å 정도라는 것을 고려하면, 아르곤과 염소의 혼합 가스를 사용하는 본 실시예의 건식 식각 조건을 이용하면 IGZO 박막을 용이하게 식각할 수 있음을 알 수 있다.
결론적으로, 아르곤과 염소의 혼합 가스(Ar+Cl2)를 식각 가스로 이용하여 IGZO 박막을 식각할 때, 염소의 혼합비(Cl2/(Ar+Cl2))는 10% 내지 60%로 하는 것이 바람직하다.
실시예
2
본 실시예에서는 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 식각하였다.
도 6은 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 건식 식각하는 경우, 염소와 사불화탄소의 혼합비는 1:1로 고정되고, 전체 혼합 가스(Ar+Cl2+CF4)에 대한 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 10 내지 60%인 조건에서의 IGZO 박막 및 ITO 박막의 식각율을 나타낸 도면이다. 여기에서, X축 및 Y축은 식각 가스로 사용되는 아르곤 과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)에 대한 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4)) 및 식각율을 나타낸다.
도 6에 도시된 바와 같이, IGZO 박막은 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 증가함에 따라 식각율이 높아지는 경향을 보이다가, 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 40% 이상이 되면 더 이상 식각율이 증가하지 않고 거의 포화되거나 반대로 감소하는 경향을 보이는 것을 알 수 있다. 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 10%인 경우의 IGZO 박막의 식각율은 약 100nm/min이며, 40%인 경우의 IGZO 박막의 식각율은 약 130nm/min이다. 한편, ITO 박막은 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 20%인 경우, 가장 높은 식각율을 보이고, 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 20% 이상이 되면 식각율이 반대로 감소하는 경향을 나타내는 것을 알 수 있다. 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 10%인 경우의 ITO 박막의 식각율은 약 106nm/min이며, 20%인 경우의 ITO 박막의 식각율은 137nm/min이다.
도 6의 식각율 결과로부터 알 수 있는 바와 같이, 아르곤과 염소의 혼합 가스(Ar+Cl2)를 식각 가스로 사용하는 경우와 비교하여(도 5 참조), 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 사용하고 염소와 사불화탄소의 혼합비는 1:1로 고정하는 식각 조건을 채용하면, IGZO 박막 및 ITO 박막의 식각율을 더욱 향상시킬 수 있다는 것을 알 수 있다. 또한, 염소와 사불화탄소의 혼합 가스(Cl2+CF4)가 다량 첨가되는 식각 가스 조건에서는 IGZO 박막과 ITO 박막의 식각율 변화 거동을 반대로 조절할 수 있다는 것을 확인할 수 있다.
여기에서, 도 6의 식각율이 도 5의 식각율 보다 더 높은 이유는 다음과 같이 추정할 수 있다. 식각 공정에 사용하는 식각 가스로 염소와 같은 양의 사불화탄소를 더 첨가하는 경우, 염소 이온(Cl-)의 존재에 의해 유발되는 IGZO 박막 및 ITO 박막의 건식 식각 효과가 사불화탄소의 첨가에 의해 더욱 촉진되기 때문인 것으로 추정할 수 있다. 다만, 사불화탄소의 첨가량이 상대적으로 증가한 식각 가스 조건에서는, 오히려 염소 이온에 의한 건식 식각 효과를 떨어뜨릴 수 있으나, 이러한 효과가 IGZO 박막과 ITO 박막의 재료 차이에 따라 다소의 차이를 보이며, 결과적으로는 ITO 박막에서 더욱 현저하게 발현되는 것으로 이해할 수 있다.
한편, 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 사용하는 경우, IGZO 박막과 ITO 박막 사이의 식각율 차이를 크게 할 수는 있지만, 두 박막의 식각율 차이는 여전히 작기 때문에 상기 식각 조건을 안정적으로 사용하기 어려울 수 있다.
그러나, 산화물 반도체 박막으로 사용되는 IGZO 박막의 두께가 통상적으로 100 내지 500Å 정도라는 것을 고려하면, 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 사용하는 본 실시예의 건식 식각 조건을 이용하면 IGZO 박막을 용이하게 식각할 수 있음을 알 수 있다.
결론적으로, 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 이용하여 IGZO 박막을 식각하는 경우, 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))는 10% 내지 60%로 하는 것이 바람직하다.
실시예
3
본 실시예에서는 실시예2에서와 같이 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 식각하되, 사불화탄소의 혼합비를 10%로 고정하고 염소와 사불화탄소의 혼합비(Cl2+CF4)를 10 내지 50%인 조건으로 하여 식각하였다. 즉, 식각 가스로 사용되는 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)에 대한 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 10%인 경우는 염소가 전혀 첨가되지 않은 것을 의미하며, 50%인 경우에는 사불화탄소가 10%, 염소가 40% 첨가된 것을 의미한다.
본 실시예에서 식각 가스에 혼합되는 사불화탄소의 혼합비를 10%로 고정한 이유는, 실시예2에서 아르곤과 염소와 사불화탄소의 혼합 가스를 식각 가스로 사용하는 경우, 사불화탄소를 소량 첨가하면 IGZO 박막 및 ITO 박막의 식각율 향상에 도움이 되지만, 너무 많이 첨가하는 경우에는 오히려 식각율을 감소시킬 수 있다는 것이 관찰되었기 때문이다.
도 7은 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 건식 식각하는 경우, 사불화탄소의 혼합비가 10%로 고정되고 염소와 사불화탄소의 혼합비(Cl2+CF4)가 10 내지 50%인 조건에서의 IGZO 박막 및 ITO 박막의 식각율을 나타낸 도면이다. 여기에서, X축 및 Y축은 식각 가스로 사용되는 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)에 대한 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4)) 및 식각율을 나타낸다.
도 7에 도시된 바와 같이, IGZO 박막은 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 10%에서 20% 이상으로 증가함에 따라 식각율이 다소 높아지는 경향을 보이나, 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 20% 이상이 되면 더 이상 식각율이 증가하지 않고 오차의 범위 안에서 거의 포화되는 경향을 보이는 것을 알 수 있다. 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 10%인 경우의 IGZO 박막의 식각율은 약 125nm/min이며, 20%인 경우의 IGZO 박막의 식각율은 약 140nm/min이다.
한편, ITO 박막 역시 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 20%인 경우, 더 이상 식각율이 증가하지 않고 오차의 범위 안에서 거의 포화되는 경향을 보이는 것을 알 수 있다. 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 10%인 경우의 ITO 박막의 식각율은 약 135nm/min이며, 20%인 경우의 ITO 박막의 식각율은 약 155nm/min이다.
도 7의 식각율 결과로부터 알 수 있는 첫 번째 사실은 아르곤과 염소와 사불화탄소로 구성되는 식각 가스(Ar+Cl2+CF4)에서 사불화탄소의 혼합비를 고정하고 염소의 혼합비를 증가시키면, IGZO 박막 및 ITO 박막의 식각율은 높아지나, 첨가량의 증가에 따른 식각율의 현저한 변화는 없다는 것이다. 이것은 염소의 혼합비가 증가하더라도 일정량 첨가되는 사불화탄소의 존재에 의해 식각율이 크게 변화하지 않음을 의미한다.
한편, 도 7을 살펴보면, 본 실시예에 따른 식각 가스 조건에서는 다른 실시예와 달리 ITO 박막의 식각율이 IGZO 박막의 식각율보다 높은 경향을 나타낸다. 이로 인해, IGZO 박막의 완전한 식각을 위해서 소정의 추가식각(over-etching) 공정을 수행하는 경우, ITO 박막이 식각되는 양이 다른 실시예 보다 더 커 본 실시예의 식각 조건을 안정적으로 사용하기 어려울 수 있다.
하지만, 소오스 및 드레인 전극으로 사용되는 ITO 박막의 두께가 통상적으로 500 내지 1500Å 정도라는 것을 고려하면, 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 사용하는 본 실시예의 건식 식각 조건을 이용하여도 IGZO 박막을 용이하게 식각할 수 있음을 알 수 있다.
결론적으로, 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 이용하여 IGZO 박막을 식각하는 경우, 사불화탄소의 혼합비를 10% 로 고정하고 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))를 10 내지 50%로 하는 것 이 바람직하다.
실시예
4
본 실시예에서는 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 식각하는 경우, 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)에 대한 사불화탄소의 혼합비(CF4/(Ar+CF4))를 10 내지 60%인 조건으로 하여 식각하였다.
도 8은 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 건식 식각하는 경우, 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)에 대한 사불화탄소의 혼합비(CF4/(Ar+CF4))가 10 내지 60%인 조건에서의 IGZO 박막 및 ITO 박막의 식각율을 나타낸 도면이다. 여기에서, X축 및 Y축은 식각 가스로 사용되는 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)에 대한 사불화탄소의 혼합비(CF4/(Ar+CF4)) 및 식각율을 나타낸다.
도 8에 도시된 바와 같이, IGZO 박막은 사불화탄소의 혼합비(CF4/(Ar+CF4))가 10%에서 20%로 증가함에 따라 식각율이 낮아지는 경향을 경향을 보이나, 사불화탄소의 혼합비(CF4/(Ar+CF4))가 20% 이상이 되면 더 이상 식각율이 감소하지 않고 오차의 범위 안에서 거의 포화되는 경향을 보이는 것을 알 수 있다. 사불화탄소의 혼합비(CF4/(Ar+CF4))가 10%인 경우의 IGZO 박막의 식각율은 약 70nm/min이며, 60%인 경우의 IGZO 박막의 식각율은 약 60nm/min이다.
또한, ITO 박막 역시 사불화탄소의 혼합비(CF4/(Ar+CF4))가 10%에서 20%로 증가함에 따라 다소 식각율이 낮아지는 경향을 경향을 보이나, 사불화탄소의 혼합비(CF4/(Ar+CF4))가 20% 이상이 되면 더 이상 식각율이 감소하지 않고 오차의 범위 안에서 거의 포화되는 경향을 보이는 것을 알 수 있다. 사불화탄소의 혼합비(CF4/(Ar+CF4))가 10%인 경우 ITO 박막의 식각율은 약 64nm/min이며, 60%인 경우 ITO 박막의 식각율은 약 50nm/min이다.
도 8의 식각율 결과로부터 알 수 있는 바와 같이, 식각 가스로 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 사용하는 경우, 아르곤과 염소 또는 아르곤과 염소와 사불화탄소의 혼합 가스를 사용하는 다른 실시예와 비교하여, IGZO 박막 및 ITO 박막의 식각율이 크게 감소하는 것을 알 수 있다. 이러한 결과는 식각율에 있어서 사불화탄소의 영향이 염소의 영향에 비해 현저하게 떨어진다는 것을 의미한다.
즉, 식각 가스에 있어서 사불화탄소가 일정량 이상 첨가되면 IGZO 박막 및 ITO 박막의 식각율이 감소된다. 다만, 사불화탄소의 혼합비 증가가 각 박막의 식각율을 크게 감소시키지 않는 이유로는, 식각 공정에 미치는 사불화탄소의 영향이 소정의 임계값을 가지기 때문이거나, 식각 공정 과정에서 사불화탄소가 분해됨에 따라 이 때 방출되는 탄소가 식각해야 할 박막 표면에 체적되어 사불화탄소의 혼합비 변화에 따른 영향이 감소되기 때문인 것으로 추정할 수 있다.
한편, 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 식각 가스로 이용하는 본 실시예의 경우, IGZO 박막과 ITO 박막의 식각율 차이가 크지 않기 때문에, 상기 식각 조건을 안정적으로 사용하기 어려울 수 있다. 더구나, 본 실시예의 IGZO 박막 및 ITO 박막의 식각율은, 소정 양의 염소를 첨가하는 다른 실시예의 식각율에 비해 절반 정도에 해당하기 때문에, 굳이 본 실시예의 식각 가스 조건을 이용하여 IGZO 박막의 건식 식각 공정을 수행할 실제적인 필요성은 없다.
하지만, 본 실시예와 같이 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 식각 가스로 사용하여 IGZO 박막을 식각하는 경우, IGZO 박막 및 ITO 박막의 식각율이 현저하게 낮으므로, IGZO 박막의 하부에 위치한 ITO 박막에 미치는 영향을 최소화할 수 있음을 알 수 있다.
상기와 같은 실시예들로부터 식각 가스 조건을 다양하게 변화시키더라도 IGZO 박막과 ITO 박막 사이에 충분한 식각 선택성을 얻을 수 없음을 알 수 있다.
따라서, 본 발명에서는 IGZO 박막의 식각 공정시, IGZO 박막과 ITO 박막의 식각율이 높게 확보되는 식각 가스 조건을 이용하여 1단계의 식각 공정을 수행한 다음, IGZO 박막과 ITO 박막의 식각율이 낮게 확보되는 식각 가스 조건을 이용하여 2단계의 식각 공정을 수행한다.
이와 같이 식각 가스의 종류를 바꾸어 2단계에 걸쳐 IGZO 박막의 건식 식각 공정을 수행함으로써, IGZO 박막을 용이하게 식각할 수 있을 뿐만 아니라, IGZO 박막의 식각 공정에서 발생할 수 있는 ITO 박막의 열화 현상을 최소화할 수 있다.
이하, 본 발명에 따른 산화물 박막 트랜지스터의 제조 방법에 대하여 도 9a 내지 도 9c를 참조하여 더 자세히 설명한다.
설명의 편의상 도 1에 도시된 산화물 박막 트랜지스터에서 IGZO 박막을 산화물 반도체 박막(205)으로 사용하면서 그 하부에 ITO 박막을 소오스/드레인 전극(203)으로 사용하는 구조를 예를 들어 설명한다.
도 9a 내지 도 9c는 본 발명에 따른 산화물 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
먼저, 도 9a를 참조하면, 먼저 기판(201) 상부에 소오스/드레인 전극(203) 및 산화물 반도체 박막(205)을 형성한다.
이어서, 산화물 반도체 박막(205) 상부에 포토 레지스트 패턴(210)을 형성한다. 여기에서, 상기 포토 레지스트 패턴(210)은 포토 리소그래피 공정에 의해 형성된다.
다음으로, 도 9b를 참조하면, 상기 포토 레지스트 패턴(210)을 식각 마스크로 이용하여 산화물 반도체 박막(205)의 1차 식각 공정을 수행한다.
여기에서, 상기 산화물 반도체 박막(205)의 1차 식각 공정의 식각 가스로는 아르곤과 염소의 혼합 가스(Ar+Cl2) 또는 아르곤과 염소와 사불화탄소의 혼합 가 스(Ar+Cl2+CF4)를 이용하는 것이 바람직하다.
더 자세히 설명하면, 상기 산화물 반도체 박막(205)의 1차 식각 공정에서, 식각 가스로 아르곤과 염소의 혼합 가스(Ar+Cl2)를 이용하는 경우, 염소 가스의 혼합비는 10 내지 60%인 것이 바람직하다. 그리고, 식각 가스로 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 이용하는 경우, 염소와 사불화탄소(Cl2+CF4)의 혼합비는 10 내지 60%인 것이 바람직하며, 이 때, 염소와 사불화탄소는 같은 비율로 혼합되는 것이 바람직하다.
본 실시예에서는 상기 산화물 반도체 박막(205)의 1차 식각 공정에서 식각 가스로 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 사용하였으며, 이 때 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))는 20%로 하였고, 염소와 사불화탄소의 혼합비는 각각 10%로 하였다.
본 실시예에서 상기 산화물 반도체 박막(205)의 1차 식각 공정의 식각 가스로서 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 사용한 이유는 다음과 같다.
상기 산화물 반도체 박막(205)의 1차 식각 공정에서, 상기 산화물 반도체 박막(205)을 단시간에 효과적으로 식각하기 위해서는 산화물 반도체 박막(205)의 식각율이 충분히 높아야 한다.
도 6에 도시된 바와 같이, 아르곤과 염소와 사불화탄소의 혼합 가 스(Ar+Cl2+CF4)를 식각 가스로 사용하되 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))가 20%인 경우, 산화물 반도체 박막(205)의 식각율은 약 125nm/min이며, 이는 아르곤과 염소의 혼합 가스(Ar+Cl2)를 사용하는 경우에 비하여 높은 식각율이다.
물론 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 식각 가스로 사용하는 경우, 도 7에서와 같이 사불화탄소의 혼합비를 고정하고 염소의 혼합비를 조절하여 상기 식각율보다 높은 식각율을 얻을 수 있도 있지만, 이러한 경우 염소의 혼합비가 증가됨에 따라 포토 레지스트 패턴(210)의 경화 현상이 촉진되기 때문에 바람직하지 못하다.
따라서, 본 실시예에서는 상기 산화물 반도체 박막(205)의 충분한 식각율을 확보하면서도 식각 마스크로 사용되는 포토 레지스트 패턴(210)의 경화 현상을 최소화하기 위한 조건으로서, 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 사용하되, 염소와 사불화탄소의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))는 20%로 하였으며, 염소와 사불화탄소의 혼합비는 각각 10%로 하였다.
한편, 상기 1차 식각 공정의 식각 조건을 보다 구체적으로 결정하는 데 있어서 상기 산화물 반도체 박막(205)의 두께와 상기 소오스/드레인 전극(203)의 두께를 고려할 필요가 있다.
또한, 상기 1차 식각 공정의 식각 조건을 보다 구체적으로 결정하는 데 있어 서 다음의 두 가지 사항을 더 고려하는 것이 바람직하다.
첫 번째 사항은 상기 1차 식각 공정에 의해 상기 산화물 반도체 박막(205)에 심각한 플라즈마 열화가 발생되지 않도록 식각 가스가 선택되어야 한다는 것이다. 이를 위해 도 2에서 설명한 바와 같이 상기 산화물 반도체 박막(205) 상부에 보호층 박막(206)을 형성하는 것이 바람직하다.
두 번째 사항은 상기 1차 식각 공정에서 식각 마스크 역할을 하는 포토 레지스트 패턴(210)의 화학적 경화 현상이 최소화될 수 있도록 식각 가스가 선택되어야 한다는 것이다. 더 자세히 설명하면, 건식 식각 공정에서 사용되는 포토 레지스트 패턴은 경우에 따라서 식각 공정 도중에 지나치게 경화되어 식각 공정 종료 후에 제거하는 것이 어려울 수 있다. 특히 열전도도 특성이 실리콘 기판에 비해 크게 떨어지는 유리 기판을 사용하는 경우, 이러한 현상이 더욱 현저하게 나타날 가능성이 있다. 결과적으로 심하게 경화된 포토 레지스트 패턴을 완전히 제거하기 위해서는, 산소 플라즈마를 사용하는 애싱(ashing) 공정의 시간을 증가시키거나, 레지스트 제거용 용액을 사용하는 공정 시간을 증가시켜야 한다. 그러나, 이러한 공정은 자칫 상기 산화물 반도체 박막(205)의 열화 현상을 야기할 가능성이 있다. 따라서, 이를 위해 도 2에서 설명한 바와 같이 상기 산화물 반도체 박막(205) 상부에 보호층 박막(206)을 형성하는 것이 바람직하다.
한편, 상기 1차 식각 공정에서 상기 산화물 반도체 박막(205)이 완전히 식각되어 상기 소오스/드레인 전극(203)이 노출되지 않도록 식각 시간을 조절하는 것이 바람직하다. 그 이유는 상기 1차 식각 공정에서 사용되는 식각 가스는 상기 실시예 1 내지 실시예4에서 설명한 바와 같이 상기 산화물 반도체 박막(205)은 물론 상기 소오스/드레인 전극(203)에 대해서도 거의 유사한 식각율 특성을 나타내기 때문이다.
즉, 상기 1차 식각 공정을 통해 제거되고 남은 산화물 반도체 박막(205)의 두께는 상기 소오스/드레인 전극(203)이 전체적으로 완전히 노출되지 않을 정도로 얇은 것이 바람직하다.
다음으로, 도 9c를 참조하면, 상기 포토 레지스트 패턴(210)을 식각 마스크로 이용하여 상기 1차 식각 공정을 통해 제거되고 남은 산화물 반도체 박막(205)의 2차 식각 공정을 수행한다.
여기에서, 상기 산화물 반도체 박막(205)의 2차 식각 공정의 식각 가스로는 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 사용하는 것이 바람직하며, 그 이유는 다음과 같다.
상기 산화물 반도체 박막(205)과 상기 소오스/드레인 전극(203)의 식각 거동을 각 식각 조건에서 살펴본 결과, 염소 가스가 전혀 혼합되지 않는 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 식각 가스로 사용하는 실시예4의 식각 조건에서 염소가 혼합된 다른 식각 조건에 비하여 두 박막의 식각율이 절반 정도로 감소하는 것을 알 수 있다.
따라서, 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 2차 식각 공정의 식각 가스로 이용하면, 상기 1차 식각 공정에 의해 매우 얇게 잔류한 산화물 반도체 박 막(205)만을 효과적으로 제거하면서도 상기 소오스/드레인 전극(203)의 열화를 최소화할 수 있다.
여기에서, 상기 산화물 반도체 박막(205)의 2차 식각 공정에서 사용되는 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)의 경우, 사불화탄소의 혼합비는 20 내지 60%인 것이 바람직하며, 본 실시예에서는 사불화탄소의 혼합비(CF4/(Ar+CF4))를 20%로 하였다.
본 실시예에서 사불화탄소의 혼합비(CF4/(Ar+CF4))를 20%로 한 이유는, 사불화탄소의 혼합비(CF4/(Ar+CF4))가 20%인 경우, 상기 소오스/드레인 전극(203)의 식각율이 비교적 낮으며(도 8 참조), 사불화탄소의 혼합비가 20% 이상이 되면 소오스/드레인 전극(203)의 식각율이 크게 감소되지 않을 뿐만 아니라 포토 레지스트 패턴(210)의 열화가 발생되기 때문이다.
한편, 상기 2차 식각 공정의 식각 조건을 보다 구체적으로 결정하는 데 있어서 상기 산화물 반도체 박막(205)의 두께와 상기 소오스/드레인 전극(203)의 두께를 고려할 필요가 있다.
또한, 상기 2차 식각 공정의 식각 조건을 보다 구체적으로 결정하는 데 있어서 상기 1차 식각 공정에서 고려해야 할 사항으로 언급한 두 가지 사항을 고려하는 것이 바람직하다.
또한, 상기 2차 식각 공정에서 식각 시간을 조절하여 상기 잔류하는 산화물 반도체 박막(205)을 전체적으로 완전히 식각하는 것이 바람직하다. 그 이유는 산 화물 박막 트랜지스터의 안정적인 동작 특성을 확보하기 위해서는 상기 산화물 반도체 박막(205)이 부분적으로 잔류해서는 안되기 때문이다.
따라서, 상기 2차 식각 공정에서 가장 두꺼울 것으로 예상되는 산화물 반도체 박막(205)의 두께에 맞추어 이를 완전히 제거할 수 있도록 식각 시간을 설정하는 것이 바람직하다. 하지만, 가장 두꺼울 것으로 예상되는 산화물 반도체 박막(205)의 두께에 맞추어 식각 시간을 설정하면, 상기 산화물 반도체 박막(205)의 하부에 위치한 소오스/드레인 전극(203)의 일부가 추가로 식각될 가능성이 있다.
그러나, 본 실시예에서는 식각율이 낮은 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 사용하여 산화물 반도체 박막(205)의 2차 식각 공정을 수행하므로, 가장 두꺼울 것으로 예상되는 산화물 반도체 박막(205)의 두께에 맞추어 식각 공정을 수행하여도 소오스/드레인 전극(203)이 과도하게 식각되거나 열화되는 것을 방지할 수 있다.
도 10은 본 발명에 따른 산화물 반도체 박막(205)의 2단계 건식 식각 공정에 의해 산화물 반도체 박막(205)이 패터닝된 모습을 나타내는 현미경 사진으로, 좌우의 대칭 패턴이 소오스/드레인 전극(203)에 해당하는 ITO 박막이며, 중앙 부분이 산화물 반도체 박막(205)에 해당하는 IGZO 박막이다.
도 10에 도시된 바와 같이, 본 발명에 따른 산화물 반도체 박막(205)의 2단계 건식 식각 공정에 의해 산화물 반도체 박막(205)이 양호하게 패터닝된 것을 알 수 있다.
도 11 및 도 12는 본 발명에 따른 산화물 반도체 박막(205)의 2단계 건식 식각 공정에 의해 제조된 산화물 박막 트랜지스터의 드레인 전압-드레인 전류 특성 및 게이트 전압-드레인 전류 특성을 각각 나타낸 그래프로, 채널 폭과 길이는 각각 40um와 10um로 하였다.
도 11 및 도 12에 도시된 바와 같이, 본 발명에 따른 산화물 반도체 박막(205)의 2단계 건식 식각 공정에 의해 제조된 산화물 박막 트랜지스터는 양호한 출력(output) 및 전달(transfer) 특성을 갖는 것을 알 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다.
도 1은 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 산화물 박막 트랜지스터의 단면도이다.
도 3은 본 발명에 따른 산화물 박막 트랜지스터의 제조에 이용되는 헬리콘 플라즈마 건식 식각 장치를 개략적으로 나타낸 도면이다.
도 4는 도 3의 헬리콘 플라즈마 건식 식각 장치의 안테나를 이용하여 헬리콘 플라즈마를 발생시키기 위한 구조를 모식적으로 나타낸 도면이다.
도 5는 아르곤과 염소의 혼합 가스를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 건식 식각하는 경우, 염소의 혼합비가 10 내지 60%인 조건에서의 IGZO 박막 및 ITO 박막의 식각율을 나타낸 도면이다.
도 6은 아르곤과 염소와 사불화탄소의 혼합 가스를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 건식 식각하는 경우, 염소와 사불화탄소의 혼합비는 1:1로 고정되고, 전체 혼합 가스에 대한 염소와 사불화탄소의 혼합비가 10 내지 60%인 조건에서의 IGZO 박막 및 ITO 박막의 식각율을 나타낸 도면이다.
도 7은 아르곤과 염소와 사불화탄소의 혼합 가스를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 건식 식각하는 경우, 사불화탄소의 혼합비가 10%로 고정되고 염소와 사불화탄소의 혼합비가 10 내지 50%인 조건에서의 IGZO 박막 및 ITO 박막의 식각율을 나타낸 도면이다.
도 8은 아르곤과 사불화탄소의 혼합 가스를 식각 가스로 이용하여 IGZO 박막 및 ITO 박막을 건식 식각하는 경우, 아르곤과 사불화탄소의 혼합 가스에 대한 사불화탄소의 혼합비가 10 내지 60%인 조건에서의 IGZO 박막 및 ITO 박막의 식각율을 나타낸 도면이다.
도 9a 내지 도 9c는 본 발명에 따른 산화물 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 10은 본 발명에 따른 산화물 반도체 박막의 2단계 건식 식각 공정에 의해 산화물 반도체 박막이 패터닝된 모습을 나타내는 현미경 사진이다.
도 11 및 도 12는 본 발명에 따른 산화물 반도체 박막의 2단계 건식 식각 공정에 의해 제조된 산화물 박막 트랜지스터의 드레인 전압-드레인 전류 특성 및 게이트 전압-드레인 전류 특성을 각각 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
201 : 기판
203 : 소오스 및 드레인 전극(제1 전도성 박막)
205 : IGZO 산화물 반도체 박막
206 : 보호층 박막(제1 산화물 절연체 박막)
207 : 게이트 절연막(제2 산화물 절연체 박막)
209 : 게이트 전극(제2 전도성 박막)
210 : 포토 레지스트 패턴
Claims (10)
- (a) 기판 상부에 소오스 및 드레인 전극의 역할을 하는 제1 전도성 박막을 형성하여 패터닝한 후, 상기 제1 전도성 박막 상부에 IGZO 산화물 반도체 박막을 형성하는 단계;(b) 아르곤과 염소의 혼합 가스 또는 아르곤과 염소와 사불화탄소의 혼합 가스를 1차 식각 가스로 이용하여 상기 IGZO 산화물 반도체 박막을 1차 건식 식각하여 패터닝한 후, 아르곤과 사불화탄소의 혼합 가스를 2차 식각 가스로 이용하여 상기 1차 건식 식각을 통해 제거되고 남은 상기 IGZO 산화물 반도체 박막을 2차 건식 식각하여 패터닝하는 단계; 및(c) 상기 2차 건식 식각에 의해 패터닝된 상기 IGZO 산화물 반도체 박막 상부에 게이트 절연막의 역할을 하는 산화물 절연체 박막을 형성한 후, 상기 산화물 절연체 박막 상부에 게이트 전극의 역할을 하는 제2 전도성 박막을 형성하여 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,상기 IGZO 산화물 반도체 박막을 1차 건식 식각하여 패터닝할 때, 아르곤과 염소의 혼합 가스 또는 아르곤과 염소와 사불화탄소의 혼합 가스를 1차 식각 가스 로 이용하여 헬리콘 플라즈마 건식 식각 장치에 의해 상기 IGZO 산화물 반도체 박막의 일부 두께를 식각하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,상기 아르곤과 염소의 혼합 가스(Ar+Cl2)를 1차 식각 가스로 이용하여 상기 IGZO 산화물 반도체 박막을 1차 건식 식각하는 경우, 상기 아르곤과 염소의 혼합 가스(Ar+Cl2)에 대한 염소의 혼합비(Cl2/Ar+Cl2)는 10% 내지 60%인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,상기 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)를 1차 식각 가스로 이용하여 상기 IGZO 산화물 반도체 박막을 1차 건식 식각하는 경우, 상기 아르곤과 염소와 사불화탄소의 혼합 가스(Ar+Cl2+CF4)에 대한 염소와 사불화탄소(Cl2+CF4)의 혼합비((Cl2+CF4)/(Ar+Cl2+CF4))는 10 내지 60%이며, 상기 염소와 상기 사불화탄소는 같은 비율로 혼합되는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,상기 IGZO 산화물 반도체 박막을 2차 건식 식각하여 패터닝할 때, 아르곤과 사불화탄소의 혼합 가스를 2차 식각 가스로 이용하여 헬리콘 플라즈마 건식 식각 장치에 의해 상기 1차 건식 식각을 통해 제거되고 남은 IGZO 산화물 반도체 박막을 완전히 식각하면서, 상기 IGZO 산화물 반도체 박막의 하부에 위치하는 상기 제1 전도성 박막의 일부 두께를 식각하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)를 2차 식각 가스로 이용하여 상기 IGZO 산화물 반도체 박막을 2차 건식 식각하는 경우, 상기 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)에 대한 사불화탄소의 혼합비(CF4/(Ar+CF4))는 20% 내지 60%인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
- 제 6항에 있어서, 상기 (b) 단계에서,상기 IGZO 산화물 반도체 박막 상부에 포토 레지스트 패턴을 형성하여 상기 IGZO 산화물 반도체 박막의 1차 건식 식각 및 2차 건식 식각시 상기 포토 레지스트 패턴을 식각 마스크로 이용하며,상기 IGZO 산화물 반도체 박막의 2차 건식 식각시 상기 포토 레지스트 패턴이 경화되지 않도록 상기 아르곤과 사불화탄소의 혼합 가스(Ar+CF4)에 대한 사불화탄소의 혼합비(CF4/(Ar+CF4))를 20%로 하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 (b) 단계 이전에,상기 IGZO 산화물 반도체 박막이 식각 공정에 의해 열화되는 것을 방지하기 위해 상기 IGZO 산화물 반도체 박막 상부에 보호층 박막의 역할을 하는 제1 산화물 절연체 박막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
- 제 8항에 있어서,상기 IGZO 산화물 반도체 박막 상부에 보호층 박막의 역할을 하는 상기 제1 산화물 절연체 박막을 형성한 경우,상기 (b) 단계에서,아르곤과 염소의 혼합 가스 또는 아르곤과 염소와 사불화탄소의 혼합 가스를 1차 식각 가스로 이용하여 헬리콘 플라즈마 건식 식각 장치에 의해 상기 제1 산화물 절연체 박막 전체와 상기 IGZO 산화물 반도체 박막의 일부 두께를 1차 건식 식각하여 패터닝한 후, 아르곤과 사불화탄소의 혼합 가스를 2차 식각 가스로 이용하여 상기 1차 건식 식각을 통해 제거되고 남은 상기 IGZO 산화물 반도체 박막을 2차 건식 식각하여 패터닝하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
- 제 9항에 있어서, 상기 (c) 단계에서,상기 1차 건식 식각에 의해 패터닝된 상기 제1 산화물 절연체 박막 상부에 게이트 절연막의 역할을 하는 제2 산화물 절연체 박막을 형성한 후, 상기 제2 산화물 절연체 박막 상부에 게이트 전극의 역할을 하는 제2 전도성 박막을 형성하여 패터닝하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080049053A KR100925210B1 (ko) | 2008-05-27 | 2008-05-27 | 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080049053A KR100925210B1 (ko) | 2008-05-27 | 2008-05-27 | 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100925210B1 true KR100925210B1 (ko) | 2009-11-06 |
Family
ID=41561241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080049053A KR100925210B1 (ko) | 2008-05-27 | 2008-05-27 | 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100925210B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8912027B2 (en) | 2012-07-24 | 2014-12-16 | Samsung Display Co., Ltd | Display device and method of manufacturing the same |
| KR101555592B1 (ko) | 2014-03-06 | 2015-09-24 | 국방과학연구소 | 인듐안티모나이드의 플라즈마 다중 식각 방법 및 이에 의한 인듐안티모나이드 기판 |
| WO2022197728A1 (en) * | 2021-03-18 | 2022-09-22 | Lam Research Corporation | Etching of indium gallium zinc oxide |
| US11721558B2 (en) | 2016-12-19 | 2023-08-08 | Lam Research Corporation | Designer atomic layer etching |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000076800A (ko) * | 1999-03-11 | 2000-12-26 | 니시무로 타이죠 | 드라이 에칭 방법 |
| KR100355267B1 (en) | 2000-12-27 | 2002-10-11 | Korea Electronics Telecomm | Method for etching oxide material and metal multi thin films and method for fabricating field effect transistor by using the same |
| KR100461506B1 (ko) | 2002-03-09 | 2004-12-14 | 한국전자통신연구원 | 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법 |
-
2008
- 2008-05-27 KR KR1020080049053A patent/KR100925210B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000076800A (ko) * | 1999-03-11 | 2000-12-26 | 니시무로 타이죠 | 드라이 에칭 방법 |
| KR100355267B1 (en) | 2000-12-27 | 2002-10-11 | Korea Electronics Telecomm | Method for etching oxide material and metal multi thin films and method for fabricating field effect transistor by using the same |
| KR100461506B1 (ko) | 2002-03-09 | 2004-12-14 | 한국전자통신연구원 | 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8912027B2 (en) | 2012-07-24 | 2014-12-16 | Samsung Display Co., Ltd | Display device and method of manufacturing the same |
| KR101555592B1 (ko) | 2014-03-06 | 2015-09-24 | 국방과학연구소 | 인듐안티모나이드의 플라즈마 다중 식각 방법 및 이에 의한 인듐안티모나이드 기판 |
| US11721558B2 (en) | 2016-12-19 | 2023-08-08 | Lam Research Corporation | Designer atomic layer etching |
| WO2022197728A1 (en) * | 2021-03-18 | 2022-09-22 | Lam Research Corporation | Etching of indium gallium zinc oxide |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100814901B1 (ko) | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 | |
| US9570313B2 (en) | Method for etching high-K dielectric using pulsed bias power | |
| KR100957820B1 (ko) | 핀형 전계 효과 트랜지스터의 제조 방법 | |
| KR101334182B1 (ko) | ＺｎＯ 계 박막 트랜지스터의 제조방법 | |
| TWI588902B (zh) | 形成包含矽化及非矽化電路元件之半導體結構的方法 | |
| JP2007220820A (ja) | 薄膜トランジスタアレイ及びその製法 | |
| US9666727B2 (en) | Display device | |
| KR20120024435A (ko) | 반도체 장치 | |
| CN107564803B (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
| KR100925210B1 (ko) | 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법 | |
| US20210234035A1 (en) | Transistor manufacturing method and gate-all-around device structure | |
| WO2012129005A1 (en) | Method for patterning a full metal gate structure | |
| KR102174384B1 (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
| CN110112071A (zh) | 薄膜晶体管的制备方法、薄膜晶体管和显示装置 | |
| US20190006490A1 (en) | Thin film transistor and method for fabricating the same, display device, exposure device | |
| CN105321826B (zh) | 半导体装置的制造方法以及半导体装置 | |
| CN100442445C (zh) | 制作栅极与蚀刻导电层的方法 | |
| CN100372069C (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 | |
| US7648924B2 (en) | Method of manufacturing spacer | |
| US9082794B1 (en) | Metal oxide thin film transistor fabrication method | |
| CN108807424A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
| KR100461506B1 (ko) | 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법 | |
| KR102326186B1 (ko) | Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100258174B1 (ko) | 안정한 전자 방출 특성을 갖는 전계 방출 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080527 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20091028 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20091029 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20091030 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121011 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130923 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130923 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140926 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20160909 |