TWI588902B - 形成包含矽化及非矽化電路元件之半導體結構的方法 - Google Patents

形成包含矽化及非矽化電路元件之半導體結構的方法 Download PDF

Info

Publication number
TWI588902B
TWI588902B TW103117100A TW103117100A TWI588902B TW I588902 B TWI588902 B TW I588902B TW 103117100 A TW103117100 A TW 103117100A TW 103117100 A TW103117100 A TW 103117100A TW I588902 B TWI588902 B TW I588902B
Authority
TW
Taiwan
Prior art keywords
field effect
semiconductor material
dielectric layer
effect transistor
layer
Prior art date
Application number
TW103117100A
Other languages
English (en)
Other versions
TW201505098A (zh
Inventor
史恩 麥特葛爾
德明尼克 史莫爾
喬齊摩 帕特爾
馬克斯 蘭斯基
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201505098A publication Critical patent/TW201505098A/zh
Application granted granted Critical
Publication of TWI588902B publication Critical patent/TWI588902B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

形成包含矽化及非矽化電路元件之半導體結構的方法
一般來說，本發明係關於積體電路領域，特別是指包括具有矽化物形成之電路元件之積體電路以及沒有矽化物形成之電路元件之積體電路。
積體電路通常包括大量的可形成電子電路之電路元件。積體電路中的電路元件可以包括主動元件，例如場效電晶體和/或雙極性電晶體。另外，積體電路也可包括被動元件，例如電容器、電感器和/或電阻器。
在場效電晶體中，會有閘極電極、源極、汲極以及通道區於半導體材料中形成。閘極電極可藉由閘極絕緣層與通道區分離，該閘極絕緣層會在閘極電極與通道區之間提供電性絕緣。相鄰於通道區，則有具有與通道區不同摻雜型態的源極區以及汲極區。根據施加到閘極電極的電壓，場效電晶體可於導通狀態和斷開狀態之間切換，而其中，在導通狀態下之通道區的導電率大於在斷開 狀態下之通道區的導電率。
為了提高場效電晶體在導通狀態下之通道區的導電率，提出了於通道區中提供彈性應力。拉伸應力可增加半導體材料(例如矽)中的電子遷移率。藉由在n-通道型電晶體的通道區中提供的拉伸應力可以幫助改善通道區域的導電率，從而能夠得到較大電流通過電晶體中於導通狀態下的通道區。壓縮應力可改善半導體材料(例如矽)中的電洞遷移率，因此，藉由在p-通道型電晶體的通道區中提供的壓縮應力可以幫助獲得較大電流通過p-通道型電晶體中於導通狀態下的通道區。
提供彈性應力於場效電晶體之通道區的技術包括應力記憶技術。源極區和汲極區透過離子植入產生非晶化，和一層具有內在應力的介電材料，例如氮化矽應力層，沉積在設置所述電晶體之半導體結構上方。然後，在該介電層的存在下進行退火處理。在退火製程期間，非晶化之源極區與汲極區會產生再結晶，其中，會獲得受到介電層中之應力影響的晶體結構。在電晶體中的再結晶源極區和汲極區之間的原子間距會與具有源極區和汲極區形成之半導體材料之自然晶格常數產生偏差，從而獲得內在彈性應力於所述源極區以及汲極區中。在稍後的加工步驟中，在去除應力介電層之後，該源極區和汲極區之內在彈性應力至少可部分殘留。
在積體電路中所提供的電阻器類型包括提供電阻之細長線(elongated line)，而該細長線係由沉積在 形成積體電路之半導體結構表面上的一個或多個材料層形成。為減少這種在積體電路之形成中沉積和/或圖案化的材料層數目，已經提出沉積材料層以用於場效電晶體中的閘極電極形成以及電阻器之形成。
場效電晶體中的閘極電極可包括多晶矽。除了多晶矽，在根據高k金屬閘極技術形成之電晶體中，可在閘極電極中設置一個或多個金屬層用於調整所述閘極電極的功函數。
為了改善場效電晶體中的閘極電極之導電率，可以從閘極電極的多晶矽形成矽化物。這可以透過沉積金屬層在半導體結構上方，接著進行退火處理以啟動化學反應而完成，而其中的矽化物將從多晶矽和金屬形成。
在電阻器的細長線中形成矽化物可能是不利的，特別是，如果電阻器具有相對高的阻抗，則相較於場效電晶體中的閘極電極，會預見到在電阻器的細長線中具有高阻抗的細長線材料。
因此，在金屬層被沉積用於形成場效電晶體中之閘極電極的矽化物之前，可先形成硬遮罩於電阻器上方。硬遮罩可以防止金屬層和電阻器的細長線之多晶矽之間的接觸，如此就不會有矽化物在電阻器的細長線中形成。
一個與上面所描述之用於在積體電路中形成場效電晶體和電阻器之技術相關聯的問題是，需要相對大量的沉積和圖案化形成材料層的製程，這會增加製造過 程中的複雜性和時間需求。此外，在用於圖案化材料層所使用的蝕刻製程中，可能會使在較早階段的製造過程中形成的特徵發生損傷。
本發明所提供的方法，其特徵在於，可避免或至少減少上述之問題。
本發明方法係包括：提供一種半導體結構。該半導體結構包括：包含第一半導體材料之至少一個第一電路元件，以及包含第二半導體材料之至少一個第二電路元件。形成具有內在應力之介電層。該介電層包括在該至少一個第一電路元件上方的第一部分以及在每個該至少一個第二電路元件的至少一部分上方的第二部分。進行第一退火製程。在第一退火製程中，至少在該第一半導體材料中藉由應力記憶產生內在應力。經過第一退火製程後，去除該介電層的第一部分。形成金屬層，並進行第二退火製程。在第二退火製程中，金屬與該第一半導體材料發生化學反應而形成矽化物。該介電層的第二部分實質上防止在每個該至少一個第二電路元件的至少一部分之該第二半導體材料和金屬之間發生化學反應。
100‧‧‧半導體結構
101‧‧‧基材
102‧‧‧溝槽隔離結構
103‧‧‧第1圖至第5圖表示場效電晶體第6圖中表示第一場效電晶體
104‧‧‧電阻
105‧‧‧源極區
106‧‧‧通道區
107‧‧‧汲極區
108‧‧‧閘極絕緣層
109‧‧‧閘極電極
110‧‧‧側壁間隔物
111‧‧‧非晶區
112‧‧‧非晶區
113‧‧‧主動區
114‧‧‧細長線
115‧‧‧電性絕緣層
116‧‧‧側壁間隔物
122‧‧‧蝕刻停止層
123‧‧‧應力介電層
124‧‧‧應力介電層之一部分
125‧‧‧應力介電層之另一部分
201‧‧‧第一退火製程
401‧‧‧金屬層
402‧‧‧第二退火製程
501‧‧‧源極區中之矽化物區
502‧‧‧閘極中之矽化物區
503‧‧‧汲極區中之矽化物區
504‧‧‧第三退火製程
600‧‧‧半導體結構
601‧‧‧第二場效電晶體
602‧‧‧閘極電極
603‧‧‧閘極絕緣層
604‧‧‧側壁間隔物
605‧‧‧非晶區
606‧‧‧非晶區
607‧‧‧主動區
608‧‧‧源極區
609‧‧‧通道區
610‧‧‧汲極區
進一步的實施例會在所屬申請專利範圍中描述，且參照圖示與以下詳細描述會更易了解：第1圖至第5圖顯示根據一個實施例，半導體結構在 製造過程的各個階段的剖面示意圖；以及第6圖顯示根據一實施例，半導體結構在製造過程中的一個階段的剖面示意圖。
儘管本發明是參照本實施例所說明如以下詳細描述以及在附圖中所示，但應當理解的是，以下的詳細說明以及附圖並非意圖限制本文所公開具體說明實施例之標的物，而是所描述的說明性實施例僅僅是舉例說明本公開的各個方面中，本發明的範圍由所屬申請專利範圍所限定。
根據本發明之實施例，應力介電層，例如應力氮化矽層，即被用於應力記憶技術以提供彈性應力在第一電路元件或其他部分，例如場效電晶體中的源極、汲極和/或通道區，也可用於防止於第二電路元件例如電阻中形成矽化物。因此，不需要形成個別的硬遮罩用於防止在第二電路元件形成之矽化物，並且可以減少積體電路，包括所述第一和第二電路元件之形成的製程步驟之數目。特別是，可以減少可能會對半導體結構之特徵(例如場氧化物以及包括高k材料之閘極絕緣層)產生不利影響之一些如蝕刻、清洗和光阻去除步驟。
本發明並不只限於該第一電路元件是場效電晶體以及該第二電路元件是電阻器的實施例。在其它實施例中，兩個電路元件都可以是場效電晶體。
第二電路元件可設置在運算放大區(OP region)中，包括半導體結構的被動電阻器模組。透過在運算放大區中之應力介電層的不完全去除，應力記憶效應可進一步提升。在應力記憶技術的退火步驟中，其中，由應力介電層提供的應力被傳遞至該第一電路元件和(視需要地)第二電路元件中之部分，應力介電層可以被硬化，使其更堅固。這可以允許提供所述應力介電質的厚度減小，同時仍保持完整性。
在下文中，將參照第1至5圖來說明實施例。
第1圖顯示根據實施例，半導體結構100在製造過程的階段之剖面示意圖。
半導體結構100包括基材101。基材101可包括半導體材料，例如矽。在實施例中，基材101可以是塊狀半導體基材，例如矽晶圓或晶粒。在其它實施例中，基材101可以是絕緣體上半導體基材，其中包括設置在支撐基材(例如矽晶圓)之上的半導體材料層(例如矽層)，該半導體材料層通過電性絕緣層與該支撐基材分離，該絕緣層可為二氧化矽層。
半導體結構100復包括場效電晶體103和電阻器104。場效電晶體103和電阻器104可為在製造過程中從半導體結構100中形成的積體電路之電路元件。除了場效電晶體103和電阻器104，半導體結構100復可包括具有與場效電晶體103功能相似的其他場效電晶體，以及具有類似電阻器104之特徵的其他電阻器。為簡化圖示，在圖示中僅表示出一個場效電晶體與一個電阻器。
從半導體結構100形成的積體電路可以包括邏輯電路和/或靜態隨機存取記憶體電路(SRAM電路)。場效電晶體103可為該邏輯電路之電路元件或該SRAM電路之電路元件。此外，該積體電路復可包括運算放大區。電阻器104可為運算放大區中所提供之電路元件。
半導體結構100可以進一步包括溝槽隔離結構102，它可以是淺溝槽隔離結構，包括形成在基材101中的溝槽且填充有電性絕緣材料，例如二氧化矽。溝槽隔離結構102可提供場效電晶體103和電阻器104之間的電性絕緣。另外，溝槽隔離結構102亦可使場效電晶體103和電阻器104與其它電路元件(未圖示)電性絕緣。
場效電晶體103可包括主動區113。主動區113可依據場效電晶體103的類型進行摻雜。於實施例中，場效電晶體103係為n通道型電晶體，而主動區113可為p型摻雜。於另外實施例中，場效電晶體103係為p通道型電晶體，而主動區113可為n型摻雜。在主動區113中，可設置源極區105、通道區106和汲極區107。源極區105和汲極區107可摻雜相反於主動區113之基本摻雜，即n型摻雜的n-通道電晶體和p型摻雜的p-通道電晶體之情況下。而通道區106的摻雜可對應於主動區113之基本摻雜。
場效電晶體103可進一步包括在通道區106之上設置之閘極電極109，並透過閘極絕緣層108與該通道區106隔開。
在實施例中，閘極絕緣層108可由二氧化矽 形成，且閘極電極109可由多晶矽形成。
在其它實施例中，在該閘極絕緣層108中，或者在其至少一部分，可由介電常數大於二氧化矽之高k介電材料所形成，例如氧化鉿和/或氧化鋯。在這種實施例中，閘極電極109可以包括金屬層(未圖示)形成在閘極絕緣層108上，用於適配閘極電極109的功函數。
該金屬可以根據場效電晶體103的類型來選擇。在場效電晶體103係為n-通道電晶體的實施例中，該金屬可包括鑭、氮化鑭和/或氮化鈦。在場效電晶體103係為p-通道電晶體的實施例中，該金屬可包括鋁和/或氮化鋁。除了該金屬層可設置於該閘極絕緣層108上，閘極電極109復可包括設置於金屬層上之多晶矽層。因此，無論是由二氧化矽所形成之閘極絕緣層108，還是包含高k材料之閘極絕緣層108，多晶矽可設置於該閘極電極109之頂端，該閘極電極109係位於底端對面與閘極絕緣層108相接觸。
在閘極電極109的側壁處，可設置側壁間隔物110。該側壁間隔物110係由電性絕緣材料，例如氮化矽、氮氧化矽和/或二氧化矽形成。
場效電晶體103可進一步包括設置相鄰於閘極電極109的非晶區111、112。非晶區111、112可與源極區105和汲極區107重疊，使源極區105與汲極區107之至少一部分包括非晶化半導體材料。
電阻器104可包括電性絕緣層115和細長線 114。該電性絕緣層115之絕緣材料可具有對應於閘極絕緣層108之材料的組成，而細長線114可具有對應於閘極電極109之材料的組成。
在實施例中，該電性絕緣層115和該細長線114設置在溝槽隔離結構102之一部分之上。在其它實施例中，電性絕緣層115和細長線114可設置在該基材101之一部份所提供之半導體區域之上。在細長線114之側壁可設置側壁間隔物116。該電阻器104之側壁間隔物116之特徵可對應於場效電晶體103的側壁間隔物110的那些特徵。
場效電晶體103中之閘極電極109和電阻器104中之細長線114具有相對應的組成。因此，多晶矽可設置於細長線114之頂端，細長線114係位於底端對面與電性絕緣層115相接觸。在一些實施例中，實質上整個細長線114可以由多晶矽形成。在其它實施例中，細長線114可包括金屬層位於該細長線114的底側，其中金屬層係形成位於電性絕緣層115上，並且細長線114還包括位於該細長線114頂側的多晶矽部份。
電阻器104之電性絕緣層115可具有對應於該場效電晶體103之閘極絕緣層108的組成。因此，在實施例中，電性絕緣層115可由二氧化矽形成。在其它實施例中，電性絕緣層115可至少部分由高k材料製成。
各場效電晶體103和電阻器104可包括半導體材料，其中，場效電晶體103以及電阻器104之半導體 材料可包括矽。場效電晶體103和電阻器104之半導體材料可由非晶、多晶和/或結晶形式來提供。在第1圖中所示的製造過程階段中，非晶化半導體材料，例如非晶矽，可以設置在場效電晶體103的源極區105和汲極區107中。多晶半導體材料，例如多晶矽，可以用於場效電晶體103之閘極電極109和電阻器104之細長線114。如下參照第2圖描述者，在製造過程的較後面階段中，非晶區111、112可以被再結晶，使結晶半導體材料是在源極區105和汲極區107中獲得。
此處，場效電晶體103之半導體材料與電阻器104之半導體材料將有時候被分別表示為「第一半導體材料」與「第二半導體材料」，其中，「第一」與「第二」之表示方式是用以分別表示各半導體材料在該場效電晶體103與該電阻器104之中的位置，並不表示該第一半導體材料與第二半導體材料係具有不同之組成。
因此，該第一半導體材料特別是包括在該場效電晶體103之源極區105、汲極區107和閘極電極109中的半導體材料。該第二半導體材料能特別包括細長線114中的半導體材料。
上述半導體結構100的特徵可如下形成。
溝槽隔離結構102可透過形成淺溝槽隔離結構的方法形成，其中包含光微影與蝕刻製程，用以在基材101之半導體材料中形成溝槽，以及氧化、沉積和/或化學機械研磨製程，用以利用如矽之電性絕緣材料來填充該 溝槽。
場效電晶體103之主動區113可透過離子植入之製程來形成，其中，摻質之離子係植入基材101之半導體材料中。在此離子植入製程期間，半導體結構100中將形成電阻器104的部分會被遮罩(例如光阻遮罩(未圖示))覆蓋。
之後，可形成閘極絕緣層108、電性絕緣層115、閘極電極109與細長線114。為了這目的，將用來形成閘極絕緣層108與電性絕緣層115之一個或多個材料層，以及將用來形成閘極電極109和細長線114之一個或多個材料層，可以沉積於基材101上方。而，將用來形成閘極電極109和細長線114之最上面之材料層可包括多晶矽。
為了沉積閘極絕緣層108、電性絕緣層115、閘極電極109與細長線114之材料層，可採用例如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、電漿增強原子層沉積和/或物理氣相沉積之沉積技術。
之後，可透過例如像光微影和蝕刻之技術圖案化該沉積材料層以形成閘極絕緣層108、閘極電極109、電性絕緣層115和細長線114。
之後，可執行離子植入製程用以形成源極區105之源極延伸區與汲極區107之汲極延伸區(如第1圖所示，在源極區105與汲極區107中延伸至側壁間隔物110下方之相對較淺區域)。在此離子植入製程中，可藉由遮罩 (例如光阻遮罩)覆蓋該半導體結構中形成電阻器104之部分，以避免摻質導入至細長線114中。
接著，可形成場效電晶體103與電阻器104之側壁間隔物110、116。這可藉由實質上等向性沉積將用來形成側壁間隔物110、116之側壁間隔物材料層(例如氮化矽層)於半導體結構100上方而完成。可採用例如化學氣相沉積、電漿增強化學氣相沉積和/或原子層沉積之沉積技術而沉積側壁間隔物材料層。之後，可執行非等向性蝕刻製程，例如反應性離子蝕刻製程，用以去除半導體結構100中具有實質平坦表面之部分(例如源極區105、汲極區107與溝槽隔離結構102)以及閘極電極109與細長線114之頂表面上方的部分側壁間隔物材料層。由於該蝕刻製程之非等向性，位於閘極電極109與細長線114之側壁處的部分側壁間隔物材料層能夠存留於半導體結構100中而形成側壁間隔物110、116。
之後，能執行將摻質材料之離子導入半導體結構100中的離子植入製程用以形成源極區105與汲極區107。在此離子植入製程中，可藉由遮罩(例如光阻遮罩)覆蓋電阻器104，以避免半導體區域119和細長線114之摻雜。
另外，可執行用非摻雜物質之離子照射半導體結構100的離子植入製程，用以形成場效電晶體103之非晶區111、112。於實施例中，非晶區111、112之形成可在側壁間隔物110、116和/或源極區105與汲極區107 形成之後執行。因此，非摻雜物質之離子可被側壁間隔物110、116所吸收，使非晶區111、112與閘極電極隔開。於實施例中，非晶區111、112之形成可在側壁間隔物110、116形成之後，但在源極區105和汲極區107形成之前執行。
在其他實施例中，非晶區111、112之形成可在側壁間隔物110、116形成之前。在這種實施例中，便不會有側壁間隔物110、116吸收非摻雜物質之離子的情況，使得場效電晶體103之非晶區111、112可設置靠近於閘極電極109處。
用以形成非晶區111、112之非摻雜物質之離子可包括惰性氣體(例如氦、氖、氬、氪和/或氙)的離子。另外或者，非摻雜物質之離子可包括元素週期表中的碳族元素(例如碳、矽和/或鍺)的離子。
由於非摻雜物質之離子的植入，基材101之半導體材料之結晶順序會於非晶區111、112中被破壞，從而獲得實質上非晶的半導體材料。
在如上形成場效電晶體103與電阻器104之特徵之後，蝕刻停止層122與應力介電層123會沉積在半導體結構100上方。蝕刻停止層122與應力介電層123可由不同材料形成，其中，應力介電層123之材料可相對於蝕刻停止層122之材料而被選擇性蝕刻。在實施例中，應力介電層123可以包括氮化矽，並且蝕刻停止層122可包括二氧化矽。應力介電層123包括位於場效電晶體103 上方之一部分124以及位在該電阻器104上方之一部分125。
蝕刻停止層122和應力介電層123可透過沉積技術來形成，例如像化學氣相沉積、電漿增強化學氣相沉積、原子層沉積和/或電漿增強原子層沉積。
應力介電層123可具有內在應力。在場效電晶體103是n-通道型電晶體的實施例中，應力介電層123可具有內在拉伸應力。在場效電晶體103是p-通道型電晶體的實施例中，應力介電層123可具有內在壓縮應力。該應力介電層123之內在應力可透過改變用來形成應力介電層123之沉積製程的參數來控制。如上所述之可用於提供應力介電層123所希望的內在應力的沉積製程之參數可對應於那些用於應力記憶技術中提供場效電晶體之應力通道區而形成應力介電層之傳統製程的參數。
第2圖顯示半導體結構100於製造過程之較後階段中的剖面示意圖。
在應力介電層123形成後，可進行退火製程，如同第2圖中箭頭201所表示者。退火製程201可以是快速熱退火製程，其中半導體結構100係於短時間內暴露於較高溫度。在快速熱退火製程中，半導體結構100可以用電磁輻射進行照射，例如可見光、紅外線和/或紫外線。該電磁輻射可透過一個或多個燈光和/或一個或多個雷射光裝置來產生。
或者，退火製程201可為爐退火製程，其 中，半導體結構100係被插入維持在高溫之爐體內。
退火製程201可誘導非晶區111、112中之非晶半導體材料進行再結晶。在再結晶過程中，非晶區111、112中的半導體材料之原子可重新安排成結晶順序。在非晶區111、112之上的應力介電層123可提供彈性應力於非晶區111、112中，特別是在非晶區111、112、117、118之再結晶期間。
在非晶區111、112之再結晶中所得到的結晶順序可能被應力介電層123所提供的內在應力影響。特別的是，再結晶半導體材料的原子間之距離可能與半導體材料的自然晶格常數不同，使得再結晶半導體材料具有內在應力。再結晶半導體材料之內在應力可被維持而與再結晶半導體材料上方的應力介電層123無關，使得在去除應力介電層123或其中部分後，能維持再結晶半導體材料之內在應力。這種效應被稱之為「應力記憶」。
由於「應力記憶」之效應，內在應力可在場效電晶體103之第一半導體材料中獲得，特別是在源極區105和汲極區107中。
源極區105和汲極區107之內在應力可以對場效電晶體103中的通道區106產生影響，使得通道區106會受到應力之作用。這可對在通道區106中的電荷載子之遷移率產生影響。而在通道區106中所得到之應力可取決於應力介電層123中之內在應力。在場效電晶體103是n通道型電晶體且應力介電層123具有內在拉伸應力的實施 例中，用以改善電子遷移率之拉伸應力可以在通道區106中獲得。在場效電晶體103是P通道型電晶體且應力介電層123具有內在壓縮應力的實施例中，用以改善電洞遷移率之壓縮應力可以在通道區106中獲得。
第3圖顯示半導體結構100在製造過程之較後階段中的剖面示意圖。
在退火製程201之後，應力介電層123在場效電晶體103上方之部分124可被去除。另外，蝕刻停止層122於場效電晶體103上方之一部分可被去除。這可藉由光微影與蝕刻製程來完成。
因此，場效電晶體103中之部分，特別是包括第一半導體材料之源極區105、汲極區107和閘極電極109中，會暴露於半導體結構100之表面處。應力介電層123在電阻器104上方之部分125不會被去除且可存留於半導體結構100中。因此，應力介電層123之部分125以及蝕刻停止層122中在應力介電層123之部分125下方之部分覆蓋電阻器104，特別是在細長線114中電阻器104之第二半導體材料。
第4圖顯示半導體結構100在製造過程之較後階段中的剖面示意圖。
在應力介電層123在場效電晶體103上方之部分124被去除之後，金屬層401可被沉積在半導體結構100上方。這可藉由物理氣相沉積技術例如溅鍍來完成。
金屬層401可包括耐火金屬。在實施例中， 金屬層401可包括鎳。在其他實施例中，金屬層401可包括除鎳之外之耐火金屬，例如鈦或鈷。在進一步之實施例中，金屬層401可包括兩種或更多種耐火金屬之合金。
金屬層401可接觸場效電晶體103之第一半導體材料，該第一半導體係暴露於源極區105、汲極區107和閘極電極109之表面處。在電阻器104之區域中，金屬層401係設置在應力介電層123中位在電阻器104上方之部分125上。因此，應力介電層123之部分125係配置在電阻器104之第二半導體材料與金屬層401之金屬之間，並防止該金屬與該第二半導體材料之間產生接觸。
在金屬層401沉積之後，可進行退火製程，如第4圖中之箭頭402所示，該退火製程402可為一快速熱退火製程如上面參照圖2所描述。
第5圖顯示半導體結構100在製造過程之較後階段中的剖面示意圖。
退火製程402可在金屬層401之金屬與場效電晶體103之第一半導體材料之間開始化學反應。特別是該金屬可與源極區105和汲極區107之半導體材料以及與閘極電極109之半導體材料發生反應。因此，矽化物區501可在源極區105中形成，矽化物區503可在汲極區107中形成，以及矽化物區502可在閘極電極109中形成。
由於應力介電層123之部分125係設置在電阻器104之上且被配置在金屬層401與電阻器104之間，所以該應力介電層123之部分125可實質防止化學反應產 生在金屬層401之金屬與電阻器104之細長線114中的第二半導體材料之間。因此，可實質避免矽化物在電阻器104中形成。
在進行退火製程402之後，可從金屬層401中去除未反應之金屬。這可以藉由濕蝕刻製程來完成，其中半導體結構100係暴露於適合去除金屬層401中之金屬的蝕刻劑。在實施例中，金屬層401包括鎳，該蝕刻劑可包括鹽酸、過氧化氫和去離子水之混和物，或是硫酸、過氧化氫和水的混合物。
此後，可進行進一步之退火製程，如第5圖中箭頭504所示。類似如上面參照第4圖所描述之退火製程402，退火製程504可為快速熱退火製程。在退火製程504中，在矽化物區501、502、503中的矽化物可以被轉換成更穩定之相狀態，如此也可以具有較低之電阻率。
之後，可進行從半導體結構100中完成積體電路之形成的製程。這些製程可以包括層間電介質在半導體結構100上方的沉積以及用以提供電性連接至場效電晶體103中之源極區105、汲極區107和閘極電極109之接點的形成。此外，可形成提供電阻器104中之細長線114兩末端之電性連接之接點，以及可執行後段製程(back end of line process)。
如上所述，應力介電層123在電阻器104上方的部分125可以被用於防止在電阻器104中之矽化物的形成。因此，與傳統技術不同的是，不需要另外的硬遮 罩以防止電阻器104之矽化物形成。因此，可以減少一些沉積和蝕刻製程。再者，可以實質避免或至少減少半導體結構100中不希望之材料去除，例如溝槽隔離結構102、側壁間隔物110、116和/或閘極絕緣層108以及電性絕緣層115中之材料。
本發明並不限於如上所述有矽化物形成之第一電路元件係為場效電晶體、以及沒有矽化物形成之第二電路元件係為電阻器之實施例。在其他實施例中，第一電路元件與第二電路元件都可為場效電晶體。因此，積體電路中所包含之電晶體有或沒有矽化物區都可形成。在下文中，這樣的實施例將參照第6圖進行說明。
第6圖顯示出根據實施例之半導體結構600在製造過程之一個階段中的剖面示意圖。為方便起見，一方面在第1圖至第5圖中，與另一方面在第6圖中，相同的元件符號已經用於表示相同元件。除非明確說明，否則，於第6圖中所示之元件特徵可對應於第1圖至第5圖中具同樣元件符號之元件，而對應技術可用於這些元件之形成。
半導體結構600包括基材101、第一場效電晶體103和第二場效電晶體601。
第一場效電晶體103包括主動區113、源極區105、通道區106、汲極區107、閘極絕緣層108和閘極電極109。側壁間隔物110係設置於相鄰閘極電極109之處。在主動區113中，可形成與源極區105和汲極區107重疊之非晶區111、112。
第二場效電晶體601包括主動區607。主動區607可根據第二場效電晶體601的類型被進行摻雜。在第二場效電晶體601係為n-通道型電晶體的實施例中，主動區可為p-摻雜型。在第二場效電晶體管601係為p通道型電晶體管的實施例中，主動區607可為n-摻雜型。
在主動區607之上設置第二場效電晶體601之閘極絕緣層603和閘極電極602。第二場效電晶體601之閘極絕緣層603與第一場效電晶體103之閘極絕緣層108可具有相對應之組成。於實施例中，閘極絕緣層108、603可包括二氧化矽。在其它實施例中，閘極絕緣層108、603可至少部分地由具有比二氧化矽高之介電常數之高k材料製成。
第一場效電晶體103之閘極電極109和第二場效電晶體601之閘極電極602可有相對應之組成。在實施例中，閘極電極109、602可實質上完全由多晶矽組成。在其他實施例中，閘極電極109、602於其底側分別設置有閘極絕緣層108與閘極絕緣層603之部分可由金屬形成，而閘極電極109、602於其頂側之部分可由多晶矽形成。
第二場效電晶體601包括與主動區607有相反摻雜型態之源極區608和汲極區610，以及位在閘極電極602下方與主動區607之基本摻雜有相對應摻雜型態之通道區609。在閘極電極602的側壁，可設置側壁間隔物604。
另外，第二場效電晶體601可包括非晶區 605、606，其分別與源極區608與汲極區610重疊。
半導體結構600可以進一步包括溝槽隔離結構102，其提供場效電晶體103、601之間的電性絕緣，以及在場效電晶體103、601和半導體結構600之其他電路元件之間的電性絕緣。
第二場效電晶體601之閘極長度，其定義第二場效電晶體601的通道長度係為閘極電極602在源極區608與汲極區610之間的延伸，可以大於第一場效電晶體103的閘極長度，其定義第一場效電晶體103的通道長度為閘極電極109在源極區105和汲極區107之間的延伸。
第一場效電晶體103包括在源極區105、汲極區107與閘極電極109中提供的第一半導體材料。第二場效電晶體601包括在源極區608、汲極區610與閘極電極602中提供的第二半導體材料。
類似於上述參考第1圖至第5圖之實施例中，該用詞“第一半導體材料”和“第二半導體材料”是用來表示各個半導體材料分別在第一電路元件(第一場效電晶體103)和第二電路元件(第二場效電晶體601)中的位置，並不意味著該第一半導體材料和第二半導體材料需要有不同的組成。
一般來說，為形成半導體材料600之上述特徵，可採用類似上面參照第1圖所述之技術。主動區113、607可藉由一道或多道之離子植入製程來形成，其中摻質被導入半導體結構600中。閘極絕緣層108、603和閘極電 極109、602可從一層或多層具有對應於閘極絕緣層108、603和閘極電極109、602之組成的材料層中形成，且其中至少最上層之材料層包括多晶矽，且係利用光微影與蝕刻製程來製成。側壁間隔物110、604可藉由側壁間隔物材料層之等向性沉積製程與非等向性蝕刻製程來形成。源極區105、608和汲極區107、610可藉由離子植入來形成，而其中源極與汲極之延伸可在側壁間隔物110、604形成前藉由第一次離子植入來形成，源極區105、608和汲極區107、610之其餘部分可在側壁間隔物110、604形成後藉由第二次離子植入來形成。非晶區111、112、605、606可藉由用非摻雜物質的離子照射半導體結構600而形成。
在半導體結構600之上述特徵形成之後，蝕刻停止層122和應力介電層123可在半導體結構600上方形成。應力介電層123包括在第一場效電晶體103上方之部分124和在第二場效電晶體601上方之部分125。應力介電層123具有內在應力且可由氮化矽形成，如上面參照第1圖所述者。
之後，可進行類似參照第2圖如上所述之退火製程。在該退火製程中，在非晶區111、112、605、606中之非晶半導體材料可進行再結晶。由於受到該應力介電層123所提供之應力影響，在非晶區111、112、605、606中之再結晶過程中，內在應力可產生於該第一場效電晶體103之源極區105和汲極區107中的第一半導體材料中，以及該第二場效電晶體601之源極區608和汲極區610中 的第二半導體材料中。在該源極區105和汲極區107中之內在應力可產生應力於第一半導體材料103之通道區106之中，且在源極區608和汲極區610中之內在應力可產生應力於第二半導體材料601之通道區609之中。
之後，應力介電層123在第一場效電晶體103上方之部分124可藉由光微影與蝕刻技術去除，而在第二場效電晶體上方之部分125存留於半導體結構600中，且與第4圖如上所述之金屬層401類似之金屬層可被沉積在半導體結構600上方。
再者，可進行類似第4圖如上所述之退火製程402的退火製程。該退火製程可誘導在金屬層之金屬與該第一電晶體元件103之源極區105、汲極區107和閘極電極109中之第一半導體材料之間發生化學反應，從而使矽化物區於其中形成。第二場效電晶體601之源極區608、汲極區610和閘極電極602中之第二半導體材料被應力介電層123在第二場效電晶體601上方之部分125隔開，使得實質上沒有矽化物在該第二半導體材料中形成。
之後，可藉由例如上述之濕蝕刻製程從金屬層中去除未反應之金屬，以及可進行類似如上第5圖所述之退火製程504之進一步退火製程。
進一步的加工步驟可包括提供電性連接於場效電晶體103,601之源極區105,608、汲極區107,610和閘極電極109,602地接點之形成，以及包括用以完成半導體結構600中之積體電路之形成的後段製程。
本發明並不限於如上所述於矽化物之形成期間，應力介電層123分別在電阻器104或第二場效電晶體601上方之部分125分別覆蓋整個電阻器104或第二場效電晶體601的實施例。在其他實施例中，在進行用以產生內在應力於第一半導體材料和視需要地於第二半導體材料中之退火製程201之後，可被去除較大部分之應力介電層123，使應力介電層123存留於半導體結構100中之第二部分125僅分別覆蓋電阻器104或第二場效電晶體601之一部分。因此，矽化物可分別在該電阻器125或第二場效電晶體601之部分中形成，而可實質上防止那些被應力介電層125之第二部分125所覆蓋之部分中有矽化物形成。
例如，類似如上第1圖至第5圖所描述之實施例中，在細長線114之末端處可形成矽化物，而該細長線114之中間部分可被應力介電層123之第二部分125所覆蓋，使得實質上沒有矽化物在其中形成。在細長線114末端之矽化物可幫助減少細長線114末端與該細長線中之半導體材料相接觸產生的接觸電阻，而細長線114中沒有形成矽化物的中間部分可以幫助提供電阻器104之高電阻。
鑒於本說明書之敘述，本發明中之進一步之修改與變化對熟悉此領域之技術人員將是顯而易見的。因此，此敘述將被視為僅作例示用途，目的是用於教導本領域技術人員用以實現本發明所公開的原理之一般實施方式。但是應當理解的是，這裡所顯示和描述的形式將被視 為目前較佳之實施例。
100‧‧‧半導體結構
101‧‧‧基材
102‧‧‧溝槽隔離結構
103‧‧‧場效電晶體
104‧‧‧電阻
105‧‧‧源極區
106‧‧‧通道區
107‧‧‧汲極區
108‧‧‧閘極絕緣層
109‧‧‧閘極電極
110‧‧‧側壁間隔物
111‧‧‧非晶區
112‧‧‧非晶區
113‧‧‧主動區
114‧‧‧細長線
115‧‧‧電性絕緣層
116‧‧‧側壁間隔物
122‧‧‧蝕刻停止層
123‧‧‧應力介電層
124‧‧‧應力介電層之一部分
125‧‧‧應力介電層之另一部分

Claims (22)

  1. 一種形成半導體結構之方法，該方法係包括：提供半導體結構，係包含含有第一半導體材料之至少一個第一電路元件以及含有第二半導體材料之至少一個第二電路元件；形成具有內在應力之介電層，該介電層包括在該至少一個第一電路元件上方之第一部分以及在各個該至少一個第二電路元件的至少一部分上方之第二部分；進行第一退火製程，其中，內在應力藉由應力記憶而至少在該第一半導體材料中產生；在進行該第一退火製程之後，去除該介電層的該第一部分及部分該介電層的該第二部分，形成金屬層和進行第二退火製程，其中，該金屬、該第一半導體材料及未被該介電層覆蓋之該第二半導體材料發生化學反應以形成矽化物，該介電層之該第二部分未被移除並實質上防止該第二半導體材料與該金屬之間的化學反應在各個該至少一個第二電路元件之一部分中。
  2. 如申請專利範圍第1項所述之方法，其中，該至少一個第一電路元件包含一個或多個第一場效電晶體，每個該一個或多個第一場效電晶體包括閘極電極、源極區以及汲極區，至少該源極區和該汲極區包括該第一半導體材料，以及其中，在該第一退火製程中，第一應力區在該源極區中形成，以及第二應力區在該汲極 區中形成。
  3. 如申請專利範圍第2項所述之方法，其中，該半導體結構包括邏輯電路和靜態隨機存取記憶體電路之至少其中一者，以及其中，該一個或多個第一場效電晶體係設置在該邏輯電路與該靜態隨機存取記憶體電路之至少其中一者中。
  4. 如申請專利範圍第2項或第3項所述之方法，其中，在摻質之離子植入該一個或多個第一場效電晶體之該源極區與該汲極區中之後，進行該介電層之形成。
  5. 如申請專利範圍第2項或第3項所述之方法，其中，至少在每個該一個或多個第一場效電晶體的該源極區中和該汲極區中形成該矽化物。
  6. 如申請專利範圍第5項所述之方法，其中，每個該一個或多個第一場效電晶體之該閘極電極包含該第一半導體材料，以及該矽化物係形成在每個該一個或多個第一場效電晶體之該閘極電極中。
  7. 如申請專利範圍第1項至第3項中任一項所述之方法，其中，該介電層包括應力氮化矽。
  8. 如申請專利範圍第7項所述之方法，更包括在該介電層形成之前形成包含二氧化矽之蝕刻停止層。
  9. 如申請專利範圍第1項至第3項中任一項所述之方法，其中，該第一半導體材料包括至少一個非晶區，該至少一個非晶區在該第一退火製程中進行再結晶，在該再結晶之非晶區中產生該內在應力。
  10. 如申請專利範圍第1項至第3項中任一項所述之方法，其中，該金屬層包含鎳。
  11. 如申請專利範圍第1項至第3項中任一項所述之方法，其中，每個該第一和第二半導體材料包括結晶矽、多晶矽和非晶矽之至少其中一者。
  12. 如申請專利範圍第1項至第3項中任一項所述之方法，更包含：在該第二退火製程之後，去除該金屬層中沒有與該第一導體材料發生化學反應的部分，並且於之後進行第三退火製程。
  13. 如申請專利範圍第1項至第3項中任一項所述之方法，其中，該至少一個第二電路元件包含一個或多個電阻器。
  14. 如申請專利範圍第13項所述之方法，其中，每個該一個或多個電阻器包括含有該第二半導體材料之細長線。
  15. 如申請專利範圍第14項所述之方法，其中，該細長線係設置於電性絕緣材料層之上。
  16. 如申請專利範圍第15項所述之方法，其中，該電性絕緣層材料層係設置於溝槽隔離結構之上。
  17. 如申請專利範圍第1項至第3項中任一項所述之方法，其中，該至少一個第二電路元件包含一個或多個第二場效電晶體。
  18. 如申請專利範圍第17項所述之方法，其中，每個該一 個或多個第二場效電晶體之源極區與汲極區包含該第二半導體材料。
  19. 如申請專利範圍第17項所述之方法，其中，該第二場效電晶體之閘極電極包括該第二半導體材料。
  20. 如申請專利範圍第17項所述之方法，其中，每個該一個或多個第二場效電晶體比每個該一個或多個第一場效電晶體具有更大的閘極長度。
  21. 一種形成半導體結構之方法，係包括：提供半導體結構，係包含含有第一半導體材料之至少一個第一場效電晶體以及含有第二半導體材料之至少一個第二場效電晶體，其中每個該至少一個第二場效電晶體比每個該至少一個第一場效電晶體具有更大的閘極長度；形成具有內在應力之介電層，該介電層包括在該至少一個第一場效電晶體上方之第一部份以及在各個該至少一個第二場效電晶體的至少一部份上方之第二部分；進行第一退火製程，其中，內在應力藉由應力記憶而至少在該第一半導體材料中產生；以及在進行第一退火製程之後，去除該介電層的該第一部份，形成金屬層和進行第二退火製程，其中該金屬和該第一半導體材料發生化學反應以形成矽化物，該介電層之該第二部分實質上防止該第二半導體材料與該金屬之間的化學反應在各個該至少一個第二場效 電晶體之至少一部分中。
  22. 如申請專利範圍第21項所述之方法，其中，該介電層之該第二部分完全覆蓋每個至少一個第二電路元件，且實質上防止該第二半導體材料與整個至少一個第二電路元件之該金屬之間的化學反應。
TW103117100A 2013-07-24 2014-05-15 形成包含矽化及非矽化電路元件之半導體結構的方法 TWI588902B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013214436.9A DE102013214436B4 (de) 2013-07-24 2013-07-24 Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst

Publications (2)

Publication Number Publication Date
TW201505098A TW201505098A (zh) 2015-02-01
TWI588902B true TWI588902B (zh) 2017-06-21

Family

ID=52390842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117100A TWI588902B (zh) 2013-07-24 2014-05-15 形成包含矽化及非矽化電路元件之半導體結構的方法

Country Status (5)

Country Link
US (1) US9646838B2 (zh)
CN (1) CN104347380B (zh)
DE (1) DE102013214436B4 (zh)
SG (1) SG10201402524UA (zh)
TW (1) TWI588902B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837931B (zh) * 2022-11-08 2024-04-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102274765B1 (ko) * 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN106298535A (zh) * 2015-06-11 2017-01-04 北大方正集团有限公司 半导体器件制造方法
US9773779B2 (en) * 2015-08-06 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with resistor layer and method for forming the same
US10062695B2 (en) * 2015-12-08 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11031873B2 (en) * 2016-12-30 2021-06-08 Texas Instruments Incorporated Primary side burst mode controller for LLC converter
US20190206691A1 (en) * 2018-01-04 2019-07-04 Applied Materials, Inc. High-k gate insulator for a thin-film transistor
KR102414957B1 (ko) 2018-06-15 2022-06-29 삼성전자주식회사 반도체 장치의 제조 방법
FR3084773B1 (fr) * 2018-08-01 2021-11-12 St Microelectronics Crolles 2 Sas Procede de siliciuration de dispositif semiconducteur, et dispositif semiconducteur correspondant
US11637173B2 (en) * 2020-09-29 2023-04-25 Globalfoundries U.S. Inc. Structure including polycrystalline resistor with dopant-including polycrystalline region thereunder
CN113611672A (zh) * 2021-06-18 2021-11-05 联芯集成电路制造(厦门)有限公司 形成半导体元件的方法
US20230012239A1 (en) * 2021-07-12 2023-01-12 Taiwan Semiconductor Manufacturing Company Limited Transistors including crystalline raised active regions and methods for forming the same
US20230326954A1 (en) * 2022-04-06 2023-10-12 Texas Instruments Incorporated Advanced poly resistor and cmos transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164530A1 (en) * 2007-01-04 2008-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with stress memory effect and fabrication methods thereof
US20080305601A1 (en) * 2007-06-06 2008-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device using multi-functional sacrificial dielectric layer
US20090197381A1 (en) * 2008-01-31 2009-08-06 Markus Lenski Method for selectively forming strain in a transistor by a stress memorization technique without adding additional lithography steps
US20090221117A1 (en) * 2008-02-29 2009-09-03 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing resistance altering techniques
US20120196421A1 (en) * 2011-02-01 2012-08-02 United Microelectronics Corp. Stress adjusting method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005057074B4 (de) * 2005-11-30 2009-07-23 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren von Kristalldefekten in verformten Transistoren durch eine geneigte Voramorphisierung
US8338245B2 (en) * 2006-12-14 2012-12-25 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing stress-engineered spacers
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
DE102008016426B4 (de) * 2008-03-31 2012-04-19 Globalfoundries Inc. Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
DE102008026213B3 (de) * 2008-05-30 2009-09-24 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
US9190277B2 (en) * 2011-12-08 2015-11-17 Texas Instruments Incorporated Combining ZTCR resistor with laser anneal for high performance PMOS transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164530A1 (en) * 2007-01-04 2008-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with stress memory effect and fabrication methods thereof
US20080305601A1 (en) * 2007-06-06 2008-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device using multi-functional sacrificial dielectric layer
US20090197381A1 (en) * 2008-01-31 2009-08-06 Markus Lenski Method for selectively forming strain in a transistor by a stress memorization technique without adding additional lithography steps
US20090221117A1 (en) * 2008-02-29 2009-09-03 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing resistance altering techniques
US20120196421A1 (en) * 2011-02-01 2012-08-02 United Microelectronics Corp. Stress adjusting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837931B (zh) * 2022-11-08 2024-04-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20150031179A1 (en) 2015-01-29
CN104347380B (zh) 2018-12-14
US9646838B2 (en) 2017-05-09
DE102013214436B4 (de) 2017-05-11
TW201505098A (zh) 2015-02-01
DE102013214436A1 (de) 2015-02-19
CN104347380A (zh) 2015-02-11
SG10201402524UA (en) 2015-02-27

Similar Documents

Publication Publication Date Title
TWI588902B (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
TWI443750B (zh) 以高效率轉移應力之形成接觸絕緣層之技術
JP5274594B2 (ja) 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法
TWI288432B (en) Semiconductor device and method for manufacturing the same
TWI411109B (zh) 半導體裝置及製造半導體裝置之方法
TWI438847B (zh) 阻止電晶體閘電極之預非晶化
US7605065B2 (en) Schottky barrier tunnel single electron transistor and method of manufacturing the same
CN103283016B (zh) 根据鳍片fet工艺制造电阻器的结构和方法
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
TW201436233A (zh) 半導體裝置及其製造方法
TW201214709A (en) Polysilicon resistors formed in a semiconductor device comprising high-k metal gate electrode structures
JP2007251066A (ja) 半導体装置の製造方法
TWI511286B (zh) 具有縮減長度之汲極和源極區及與其毗鄰之受力介電材料的ｓｏｉ電晶體
TW574746B (en) Method for manufacturing MOSFET with recessed channel
TWI538060B (zh) 藉由單步驟沉積完成閘極包覆
JP2009123944A (ja) 半導体装置及びその製造方法
JP5036399B2 (ja) 炭化珪素半導体装置の製造方法
SG194326A1 (en) Increased transistor performance by implementing an additional cleaning process in a stress liner approach
KR100586178B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
US11824099B2 (en) Source/drains in semiconductor devices and methods of forming thereof
JP2011054901A (ja) 半導体装置及びその製造方法
JP2006032542A (ja) 半導体装置の製造方法
KR20090109303A (ko) 금속 산화물 반도체 전계 효과 트랜지스터 및 그 제조 방법
TW201740571A (zh) 微電子結構及其形成方法（一）
TW201709521A (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees