TW201403828A - 增加金屬氧化物半導體層之導電性的方法 - Google Patents

增加金屬氧化物半導體層之導電性的方法 Download PDF

Info

Publication number
TW201403828A
TW201403828A TW102115340A TW102115340A TW201403828A TW 201403828 A TW201403828 A TW 201403828A TW 102115340 A TW102115340 A TW 102115340A TW 102115340 A TW102115340 A TW 102115340A TW 201403828 A TW201403828 A TW 201403828A
Authority
TW
Taiwan
Prior art keywords
metal oxide
oxide semiconductor
semiconductor layer
layer
metal
Prior art date
Application number
TW102115340A
Other languages
English (en)
Other versions
TWI593118B (zh
Inventor
Robert Mueller
Original Assignee
Imec
Tno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imec, Tno filed Critical Imec
Publication of TW201403828A publication Critical patent/TW201403828A/zh
Application granted granted Critical
Publication of TWI593118B publication Critical patent/TWI593118B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種在預定位置處增加金屬氧化物半導體層之導電性的方法,其中該方法包含:在該等預定位置處提供與該金屬氧化物半導體層物理接觸之還原劑且誘導該還原劑與該金屬氧化物半導體層之間的化學還原反應,從而影響在該等預定位置處該金屬氧化物半導體層之化學組成;及該方法之用途。

Description

增加金屬氧化物半導體層之導電性的方法
所揭示之技術係關於局部增加金屬氧化物半導體層之導電性的方法,基於金屬氧化物半導體之薄膜電晶體及製造基於金屬氧化物半導體之薄膜電晶體的方法。
當製造金屬氧化物半導體薄膜電晶體(諸如鎵-銦-鋅-氧化物(縮寫字:GIZO或IGZO)薄膜電晶體)時,需要較特定言之在對應於源極及汲極接觸區之位置處局部增加半導體材料之導電性,以便改良電荷注入且降低接觸電阻。
(局部)增加GIZO之導電性的若干方法為此項技術中已知的,諸如藉由離子植入或雜質擴散來摻雜或執行氬電漿處理或NH3電漿處理。
在US 2012/0001167中,描述製造金屬氧化物半導體薄膜電晶體之方法,其中使用替代方法來局部增加金屬氧化物半導體層之導電性。在沈積金屬氧化物半導體層、閘極絕緣體及閘電極之後,提供一種由諸如Ti、Al或In之金屬製成之金屬薄膜,該金屬薄膜之厚度為10nm或小於10nm。接著例如在300℃之溫度下在含氧氛圍中執行熱處理。由於此熱處理,故金屬薄膜得以氧化。在金屬薄膜之氧化反應中,包括於金屬氧化物半導體層之源極區及汲極區中之氧氣的一部分轉移至金屬薄膜。因此, 源極區及汲極區中之氧氣濃度降低,使得在金屬氧化物半導體層之上部形成低電阻區。金屬薄膜之厚度較佳為10nm或小於10nm,使得金屬薄膜在於含氧氛圍中熱處理期間可完全氧化。此消除了對於執行蝕刻步驟以移除未氧化金屬之需要。US 2012/0001167中所述之方法需要至少200℃之溫度,例如約300℃。因此,此方法與一些低成本可撓性基板(諸如PET(聚對苯二甲酸伸乙酯)、PEN(聚萘二甲酸伸乙酯)及PC(聚碳酸酯))不相容,且可能需要具有增加之熱穩定性及/或化學穩定性的價值較高之塑膠箔片,諸如PI(聚醯亞胺)、PES(聚醚碸)或PEEK(聚醚醚酮)。該方法亦需要良好地控制金屬層之厚度,以便避免對執行蝕刻步驟以移除未氧化金屬之需要。
某些本發明態樣係關於一種局部增加金屬氧化物半導體層 之導電性的方法,其中該方法可在不超過200℃或不超過約200℃或小於200℃之溫度下執行,且其中與先前技術方法相比該方法複雜性降低。
根據本發明之第一態樣,揭示一種在預定位置處增加金屬氧 化物半導體層之導電性的方法,其中該方法包含:在預定位置處提供與金屬氧化物半導體層物理接觸之還原劑且誘導還原劑與金屬氧化物半導體層之間的化學還原反應,從而影響在預定位置處金屬氧化物半導體層之化學組成。
本發明第一子態樣係關於一種在預定位置處增加金屬氧化 物半導體層之導電性的方法,其中該方法包含:在預定位置處提供與金屬氧化物半導體層物理接觸之包含鹼金屬(例如Li、Na、K、Rb、Cs或Fr中之任一者或任何組合)或鹼土金屬(例如Be、Mg、Ca、Sr、Ba或Ra中之任一者或任何組合)之還原層;誘導還原層與金屬氧化物半導體層之間的化學還原反應,從而影響在預定位置處金屬氧化物半導體層之化學組成, 例如降低在預定位置處金屬氧化物半導體層之氧含量;且執行漂洗步驟以便移除還原層或過量之還原層及還原反應之反應產物或副產物。
漂洗步驟為藉由在液體(例如水)中輕輕地洗滌來移除之步 驟。
在一個態樣中,誘導還原層與金屬氧化物半導體層之間的化 學還原反應可包含在約20℃與200℃之間範圍內的溫度下執行退火步驟。退火步驟可在惰性氛圍下或在真空中(例如在約10-6托與10-8托之間範圍內、亦即在約1.33 10-4Pa與1.33 10-6Pa之間範圍內之壓力下)執行。
在另一態樣中,誘導還原層與金屬氧化物半導體層之間的化 學還原反應可包含在提供還原層之後等待預定時段,例如約1分鐘與5小時之間範圍內之時段,例如在約15分鐘與2小時之間。等待步驟可例如包含使樣品保持於已提供還原層之腔室中。等待步驟可在真空下、在約10-6托與10-8托之間範圍內(亦即在約1.33 10-4Pa與1.33 10-6Pa之間範圍內)之壓力下執行。等待步驟可例如在約-50℃與+50℃之間範圍內之溫度下進行。
誘導還原層與金屬氧化物半導體層之間的化學還原反應可 包含根據本發明之一態樣執行等待步驟,隨後根據本發明之一態樣執行退火步驟。
在一個態樣中,增加金屬氧化物半導體層之導電性可包含增 加金屬氧化物半導體層之表面部分(例如厚度為約10nm至數十nm(諸如厚度為約10nm至40nm,例如厚度在10nm與40nm之間)之表面部分)的導電性。在另一態樣中,增加金屬氧化物半導體層之導電性可包含增加貫穿金屬氧化物半導體層之整個厚度的導電性。
在一個態樣中,該方法可有利地用於具有金屬氧化物半導體 作用層之薄膜電晶體之製造方法中,用於局部增加對應於源極區及汲極區之預定位置處的導電性,從而改良源極接點及汲極接點之電荷注入。在一 個態樣中,該方法可用於自對準頂部閘極薄膜電晶體之製造方法中。
在一個態樣中,該方法亦可用於基於其他金屬氧化物半導體 之器件(例如二極體或電晶體-二極體)的製造方法中,用於改良接點之電荷注入。
金屬氧化物半導體層可例如包含鎵-銦-鋅-氧化物(GIZO) 或例如具有以下組成(未指示化學計算量)之基於其他金屬氧化物之半導體:ZnO、ZnSnO、InO、InZnO、InZnSnO、LaInZnO、GaInO、HfInZnO、MgZnO、LaInZnO、TiO、TiInSnO、ScInZnO、SiInZnO及ZrInZnO、ZrZnSnO。然而,本發明不限於此,且在一個態樣中,該方法可與熟習此項技術者已知之其他適合之金屬氧化物半導體一起使用。具有在5nm與50nm之間之典型厚度的此等半導體層可藉由多種方法來提供,諸如濺鍍、熱蒸發、脈衝雷射沈積及前驅物溶液之旋轉澆鑄、噴墨印刷或滴鑄(drop casting)。
包含鹼金屬或鹼土金屬之還原層可為連續層。在一個態樣 中,還原層可為非連續層,例如其可為由複數個(奈米)島狀物形成之層。
包含鹼金屬或鹼土金屬之還原層可例如由鹼金屬或鹼土金 屬組成。或者,還原層可包含含有鹼金屬或鹼土金屬之合金。
在一個態樣中,化學還原反應可藉由使金屬氧化物半導體層 在預定位置處與溶解於液體中之化學還原劑(諸如硫代硫酸鈉(Na2S2O3)或肼之水溶液、或萘鈉(sodium naphthalenide)或苊鈉(sodium acenaphthenide)於有機溶劑(諸如醚溶劑)中之溶液)或呈氣相之化學還原劑(例如肼)物理接觸來誘導。
包含鹼金屬或鹼土金屬之層的厚度可例如在約1nm與100nm之間的範圍內,諸如在約5nm與50nm之間或約5nm與25nm之間。
退火步驟可在約20℃與200℃之間範圍內之溫度下執行,且例如退火時間在約1分鐘與1小時之間範圍內。在一個態樣中,為避免鹼 金屬或鹼土金屬由該氛圍下不希望的反應消耗,在惰性氛圍下執行退火步驟,使得防止例如因來自殘餘水或濕氣之氧而氧化。退火可例如在氬氣或氮氣(或氦氣、氖氣、氪氣、氙氣)填充之具有濕氣及氧氣吸收劑之手套工作箱中執行。其他氣體(諸如氦氣)亦可用於形成惰性氛圍。在使用包含化學反應性較小之金屬(諸如鈣)之還原層的具體實例中,亦可使用氮氣作為惰性氛圍。在另一態樣中,為避免鹼金屬或鹼土金屬由該氛圍(例如氧氣、濕氣、水)下之不希望的反應消耗,可使樣品保持在真空中(等待步驟)在約1.33 10-4Pa與1.33 10-6Pa之間範圍內之壓力下且在約-50℃與+50℃之間範圍內之溫度下持續預定時段(例如約1分鐘與5小時之間,例如約15分鐘與2小時之間)。
在一個態樣中,漂洗製程可使用漂洗工具(例如漂洗工具為 水)進行。然而,本發明不限於此且漂洗製程可使用其他液體(諸如醇)進行。
一個本發明態樣之優勢在於在低於約200℃之溫度下(例如 在約150℃或小於150℃下)金屬氧化物半導體層之導電性可顯著提高例如至少約三個數量級。因此,在一個態樣中,該方法與使用低成本可撓性基板(諸如PET、PEN或PC)相容。
一個本發明態樣之優勢在於未反應之金屬可藉由執行漂洗 步驟(例如用水)容易地移除。一個本發明態樣之優勢在於可避免對在包含氧氣或臭氧之氛圍中執行氧化步驟或蝕刻步驟以移除未反應之金屬的需要。
一個本發明態樣之優勢在於反應產物(例如已反應之金屬) 亦可藉由執行漂洗步驟來移除。在一些具體實例中,反應產物(例如已反應之金屬)可藉由用水執行漂洗步驟容易地移除。舉例而言,當使用包含Ca之還原層時,還原層與金屬氧化物層之間的化學還原反應使得形成氧化 鈣,其在水中具有良好溶解性。在其他具體實例中,諸如當使用包含Mg之還原層時,反應產物(例如氧化鎂)可藉由用酸執行漂洗步驟移除。
一優勢在於用於一個態樣之方法中的金屬在還原層之金屬 與金屬氧化物半導體之間的界面處不形成緻密氧化物層,其可阻斷或阻止與下層金屬氧化物半導體層進一步反應。因此,不需要對包含金屬之層進行良好地厚度控制。
一個本發明態樣之優勢在於還原層與金屬氧化物半導體層 之間的化學還原反應可能不具自限制性(不形成可阻斷或阻止進一步反應之緻密氧化物層),因此與其他方法相比允許在較大部分中(進入深層,亦即在實質上正交於金屬氧化物半導體層之表面平面之方向上)增加金屬氧化物半導體層之導電性。此較大部分可包含進入深度大於50%、或大於60%、或大於70%、或大於80%、或大於90%、或100%之部分。
在本發明之第二子態樣中,可避免使用還原層。則該方法可 如此進行:在預定位置處提供與金屬氧化物半導體層物理接觸之還原劑且誘導還原劑與金屬氧化物半導體層之間的化學還原反應包含在預定位置處使金屬氧化物半導體層與溶解於液體中之化學還原劑物理接觸。效果可與關於第一子態樣所述之效果類似。
在第三子態樣中,亦不使用還原層,在預定位置處提供與金 屬氧化物半導體層物理接觸之還原劑且誘導還原劑與金屬氧化物半導體層之間的化學還原反應包含在預定位置處使金屬氧化物半導體層與呈氣相之化學還原劑物理接觸。效果可與關於第一子態樣所述之效果類似。
在一個本發明態樣中,化學還原反應可增加貫穿金屬氧化物半導體層之整個厚度的導電性,且另外其可增加金屬氧化物半導體層下層之(一部分)絕緣層(例如介電層,諸如氧化矽層或氧化鋁層)之導電性。在頂部閘極電晶體組態之情況下,氧化物半導體層下層之絕緣層(例如介 電層,例如氧化矽層或氧化鋁層)之該種還原反應可為有利的,因為其可產生源極接點及汲極接點之較高導電性且其可允許製備自對準之底部接點。
在本發明之第二態樣中,揭示使用根據第一態樣之方法用於 製造具有金屬氧化物半導體作用層之薄膜電晶體,用於在對應於源極區及汲極區之預定位置處局部增加導電性,從而改良源極接點及汲極接點之電荷注入,後者典型地提供於源極區及汲極區上。
根據第一態樣之方法可用於製造自對準之頂部閘極薄膜電 晶體。
各種本發明態樣之某些目標及優勢在上文中已加以描述。當 然,應瞭解未必所有此等目標或優勢均可根據本發明之任何特定具體實例實現。因此,舉例而言,熟習此項技術者應認識到,可以達成或最佳化如本文中教示之一個優勢或一組優勢之方式實施或進行本發明,而不必達成可如本文中教示或建議之其他目標或優勢。此外,應瞭解此概述僅為實例且不欲限制本發明之範疇。本發明(關於組織與操作方法)以及其特徵及優勢可參考以下實施方式結合閱讀隨附圖式最佳地理解。
圖1展示在150℃下進行不同處理且持續不同退火時間之後所量測之GIZO層的電阻。
圖2展示在蒸發Ca層之前及之後所量測之GIZO層的電阻與退火溫度之函數關係。
圖3至圖7說明根據一個具體實例中之方法進行金屬氧化物半導體薄膜電晶體之製造方法的步驟。
圖8展示根據一個具體實例在鈣處理之後基板(GIZO於SiO2上)之光 學顯微照片。經由陰影遮罩蒸發鈣。較暗區域對應於陰影遮罩之開口。
圖9展示對具有經Ca處理之GIZO源極/汲極接點之電晶體執行的電學量測結果。頂部圖:轉移特性;底部圖:輸出特性。
圖10展示在兩個金頂部接觸襯墊之間的經Ca處理之GIZO(於SiO2介電質上)電阻率與GIZO厚度及接觸襯墊之間的間隙的函數關係。
圖11展示經Ca處理之GIZO基板(60nm GIZO於SiO2介電質上)中銦、鎵、鋅及鈣之元素深度分佈(藉由飛行時間次級離子質譜分析)。
圖12展示由經微影圖案化之具有經Ca處理之GIZO源極/汲極接點之電晶體產生的五種轉移曲線。
任何參考符號均不應理解為限制本發明之範疇。
在不同圖式中,相同參考符號指代相同或類似元件。
在以下實施方式中,闡述許多特定細節以便提供對本發明及其可於特定具體實例中如何實施之全面理解。然而,應瞭解本發明可在無此等特定細節情況下實施。在其他情況下,未詳細描述熟知方法、程序及技術,以便不使本發明晦澀難懂。雖然將關於特定具體實例並參考某些圖式來描述本發明,但本發明並不限於此。本文中包括及描述之圖式為示意性的且並不限制本發明之範疇。亦應注意,在圖式中,一些元件之大小可能被誇示,且因此,為了說明性目的,未按比例繪製。
此外,在本說明書中,術語第一、第二、第三及其類似術語用於區分類似元件且未必用於以時間、空間、等級或以任何其他方式描述一種順序。應瞭解,如此使用之術語在適當情況下可互換,且本文中描述之本發明具體實例能夠以除本文中所描述或說明之順序以外之順序操作。
此外,在本說明書中,術語頂部、底部、上方、下方及其類似術語用於描述性目的且未必用於描述相對位置。應瞭解,如此使用之術 語在適當情況下可互換,且本文中描述之本發明具體實例能夠以除本文中所描述或說明之位向以外之位向操作。
應注意到,術語「包含(comprising)」不應被解釋為限於其 後列出之構件;其不排除其他元件或步驟。因此,其應解釋為指定所提及之所述特徵、整數、步驟或組件之存在,但不排除一或多個其他特徵、整數、步驟或組件或其群組之存在或添加。因此,表述「一器件包含構件A及B」之範疇應不限於器件僅由組件A及B組成。
根據一個具體實例用於在預定位置處增加金屬氧化物半導 體層之導電性之方法包含:在預定位置處提供與金屬氧化物半導體層物理接觸之包含鹼金屬(Li、Na、K、Rb、Cs或Fr)或鹼土金屬(Be、Mg、Ca、Sr、Ba或Ra)之還原層;誘導還原層與金屬氧化物半導體層之間的化學還原反應,從而影響金屬氧化物半導體層之化學組成,例如在預定位置處,降低金屬氧化物半導體層之氧含量,或降低金屬氧化物半導體層之金屬離子的氧化態;且執行漂洗步驟以便移除還原層(從另一角度看為可能過量之還原層)及還原反應之反應產物(從另一角度看為反應副產物)。
在一個態樣中,誘導還原層與金屬氧化物半導體層之間的化 學還原反應可包含在約20℃與200℃之間範圍內的溫度下執行退火步驟。退火步驟可在惰性氛圍下或在真空中(例如在約10-6托與10-8托之間範圍內、尤其在約1.33 10-4Pa與1.33 10-6Pa之間範圍內之壓力下)執行。退火步驟之持續時間可例如在5分鐘與30分鐘之間。
在另一態樣中,誘導還原層與金屬氧化物半導體層之間的化 學還原反應可包含在提供還原層之後等待預定時段,例如約1分鐘與5小時之間範圍內之時段,例如在約15分鐘與2小時之間。等待步驟可例如包含使樣品保持於已提供還原層之腔室中。等待步驟可在真空下、在約10-6托與10-8托之間範圍內或在約1.33 10-4Pa與1.33 10-6Pa之間範圍內之壓力下 執行。等待步驟可例如在約-50℃與+50℃之間範圍內之溫度下進行。
誘導還原層與金屬氧化物半導體層之間的化學還原反應可 包含根據本發明之一態樣執行等待步驟,隨後根據本發明之一態樣執行退火步驟。
在一個具體實例中,該方法可有利地用於具有金屬氧化物半 導體作用層之薄膜電晶體之製造方法中,用於在例如對應於源極區及汲極區之預定位置處局部增加導電性,從而改良電荷注入。
在一個具體實例中,進一步描述該方法用於金屬氧化物半導體層為鎵-銦-鋅-氧化物(GIZO或IGZO)層且還原層為Ca層之具體實例。然而,本發明不限於此且可使用其他金屬氧化物半導體層及/或還原層。
執行實驗,其中在2cm×2cm正方形基板上在100nm厚氧化矽層上由1:1:1比率之Ga:In:Zn靶材濺鍍標稱15nm厚之GIZO層。發現所沈積之GIZO層之電阻(在基板之一個角與基板之對角之間量測)高於200兆歐,為所用萬用錶之標度上限。圖1展示在氮氣填充之手套工作箱內部在熱板上在150℃下進行不同連續處理且持續不同退火時間(0min=無退火)之後所量測之GIZO層的電阻:在熱蒸發20nm厚Ca層(蒸發速率:1埃/秒)之後,隨後在水中進行短暫漂洗且在氮氣中乾燥;在水中再漂洗5分鐘且用氮氣乾燥之後;在空氣中再儲存1夜之後;在70℃水中再處理2小時且用氮氣乾燥之後;及在空氣中儲存多種時間(6天、12天及19天)之後。結果顯示在Ca沈積之後電阻即刻急劇降低。然而,延長之空氣儲存再次引起導電性之顯著損失。退火時間愈長,導電性損失愈小。
圖2展示在2cm×2cm正方形基板上在100nm厚氧化矽層上由1:1:1比率之Ga:In:Zn靶材濺鍍之標稱15nm厚之GIZO層的電阻量測值。實線顯示未進行Ca蒸發之初始電阻。填充正方形顯示在蒸發(在25℃)20nm厚Ca層(以1埃/秒之速率藉由熱蒸發獲得)且接著在氮氣填充之手 套工作箱內部在熱板上在不同溫度下退火15分鐘,隨後用水漂洗且在氮氣流下乾燥之後的電阻。在25℃之退火溫度下已觀測到電阻降低。在100℃下及在150℃下退火之後觀測到更低電阻。
在一個具體實例中,在源極區及汲極區與閘極自對準(自對 準之頂部閘極結構)之薄膜電晶體的製造方法之情形中進一步描述該方法。該種製造方法之優勢在於其允許降低閘極與源極/汲極區之間的寄生電容。然而,本發明不限於此且該方法可用於製造其他薄膜電晶體及/或其他基於金屬氧化物半導體之器件。
圖3至圖7說明根據一個具體實例製造金屬氧化物半導體薄 膜電晶體之方法的製程步驟。
在圖3中所說明之第一步驟中,金屬氧化物半導體層(諸如GIZO層)例如藉由自前驅體溶液濺鍍、雷射剝蝕或旋塗提供於基板10上。GIZO層之厚度可例如為大概約10nm或約15nm至20nm,例如在10nm與20nm之間,但亦可使用其他適合厚度。在圖3中所示之實施例中,GIZO層在製造方法之此階段經圖案化以形成電晶體之作用層11。然而,本發明不限於此。舉例而言,GIZO層亦可在製造方法之後一階段中(諸如在形成源極及汲極接點之後)經圖案化。
接著,在基板10及作用層11之上依次提供閘極絕緣層及閘電極層。閘電極層及閘極絕緣層隨後經圖案化以形成閘電極13及閘極絕緣體12,從而界定在作用層11中閘極下面之通道區110(圖4)、源極區111及汲極區112。
接著,使用一個具體實例之方法處理金屬氧化物半導體層11之源極區111及汲極區112。如圖5中所說明,在基板10、源極區111、汲極區112及閘電極13之上提供包含鹼金屬或鹼土金屬(諸如Ca)之還原層14。接著,在約20℃與200℃之間範圍內之溫度下執行退火步驟,在金 屬氧化物半導體層11中與還原層14直接物理接觸處(亦即在金屬氧化物半導體層11之源極區111及汲極區112中)引起局部化學還原。此還原使得在源極區111及汲極區112中金屬氧化物半導體層11(之表面部分)中形成具有增加之導電性的區域151、152(圖6)。此等具有增加之導電性的區域自動地對準(自對準)閘極區。
在下一步驟中,例如在水中漂洗掉還原層14(圖7)(從另 一角度看為未反應部分或過量之還原層材料),且可執行其他製程步驟以完成薄膜電晶體。舉例而言,可在圖7中所示之結構之上提供介電層或封裝層,隨後在需要形成接點之位置處形成進入此介電層或封裝層之通孔,且用適合之金屬填充通孔以形成例如源極接點及汲極接點(未描繪)。然而,亦可使用其他適合之製程步驟來完成電晶體結構。
說明一個具體實例之方法對GIZO電晶體之有用性的實驗係 在具有鋁背閘(backgate)之摻雜矽裸片上使用包括位於約120nm厚熱SiO2介電層之上的半導體GIZO層的基板來進行。首先藉由用丙酮及異丙醇連續漂洗清潔基板,然後在氮氣流下乾燥。在高真空下(約10-7托)在半導體GIZO(藉由自1:1:1 Ga:In:Zn靶材濺鍍獲得)之上經由陰影遮罩以1埃/秒之速率蒸發金屬鈣(約20nm厚)。在蒸發金屬之後,使基板在高真空腔室內部再保持約30分鐘以便使化學還原反應發生。接著,自手套工作箱移除基板且直接(無退火步驟)置放於漂洗去離子水浴中持續約10分鐘。在用氮氣流乾燥之後,已可藉由肉眼在基板中已與金屬鈣接觸之區域與未暴露於金屬之彼等區域之間觀測到明顯差異。此說明於圖8中,展示在完成鈣處理之後基板(GIZO於SiO2上)的光學顯微照片。較暗區域對應於陰影遮罩之開口,Ca經由該陰影遮罩蒸發。
相應電晶體之電學量測係在受控氛圍下在氧氣及水含量低 於約1ppm之氮氣填充之手套工作箱中執行。共用背閘與量測夾盤接觸, 且充當源極及汲極接點之鈣處理區由不鏽鋼探針直接接觸。在氮氣填充之手套工作箱中,在100℃下再進行熱板烘烤45分鐘,以便自基板移除例如由上述漂洗步驟產生之任何水痕跡。如圖9中所說明,標稱通道長度為200微米之電晶體達成高達約19cm2/(V.s)之表觀飽和遷移率。圖9之頂部圖顯示電晶體轉移特性,而底部圖顯示電晶體輸出特性。具有相同基板之若干電晶體的遷移率以及臨限電壓之再現性良好。
進行其他實驗以便研究視情況選用之在高真空下之靜置或 等待時間的影響。對在130nm厚SiO2介電質上之具有多種標稱厚度(13nm、26nm、40nm及60nm)之GIZO(由1:1:1比率之Ga:In:Zn靶材濺鍍)基板進行Ca處理(以1埃/秒之速率蒸發20nm)。在Ca沈積之後,直接將一種操作之基板自真空腔室中取出,且在氮氣填充之手套工作箱內部在熱板上加熱至150℃持續30分鐘。以不同方式,第二種操作使基板在高真空下保持30分鐘,且不在熱板上進行熱處理。將兩種操作之基板隨後以類似方式在去離子水浴中藉由十分鐘漂洗步驟處理且隨後在氮氣流下乾燥。藉由光學顯微鏡(100倍放大倍數物鏡)檢驗顯示基板在真空下保持30分鐘之情況下存在暗點,而在Ca沈積之後直接進行熱處理之基板未能觀測到類似點。藉由掃描電子顯微鏡對基板之研究顯示,與經Ca沈積直接進行熱處理之基板相比,保持於真空下之基板存在大量小丘及孔隙。對於操作涉及在Ca沈積之後直接熱處理之基板而言,藉由接觸萬用錶(在歐姆錶位置)之探針端部量測之電阻率亦較低。對涉及藉由沈積矩形金接觸襯墊(經蒸發之50nm厚之金,2毫米長,且襯墊之間的標稱間隙長度為100μm或200μm)至經Ca處理之具有不同GIZO厚度之基板上經熱處理之操作進行更精確之電阻量測。如圖10中所說明,自13nm GIZO基板至26nm GIZO基板電阻大大降低,而對於較厚GIZO層而言僅觀測到電阻極小變化。
此外,對經Ca處理之具有標稱60nm厚GIZO層之基板進 行飛行時間次級離子質譜(TOF-SIMS)分析。如圖11中所示之TOF-SIMS曲線所示,鈣存在於GIZO層中,且其濃度自GIZO之頂部至約20至30nm之深度快速降低。
說明一個具體實例之方法對GIZO電晶體之有用性的實驗係 在具有鋁背閘之摻雜矽裸片上使用包括位於約130nm厚熱SiO2介電層之上的半導體GIZO層(藉由自1:1:1 Ga:In:Zn靶材濺鍍獲得)的基板來進行。首先藉由用丙酮及異丙醇連續漂洗清潔基板,然後在氮氣流下乾燥。接著,藉由旋轉澆鑄將光阻劑沈積至基板上且在120℃下烘烤2分鐘。接著,藉由光微影術使光阻劑圖案化且在顯影劑中顯影,使得對應於源極及汲極指及接觸襯墊之區域變為敞開的。接著,在高真空下(約10-7托)經由充當陰影遮罩之光阻劑以1埃/秒之速率在基板上蒸發鈣(約20nm厚)。在蒸發金屬之後,直接將基板自真空腔室中取出且在氮氣填充之手套工作箱內部在熱板上在30分鐘內加熱至120℃。接著,將基板自手套工作箱中移出且在去離子水浴中漂洗約10分鐘。在用氮氣流乾燥之後,在氮氣填充之手套工作箱內部在熱板上在100分鐘內在100℃下加熱基板,以便自基板移除例如由上述漂洗步驟產生之任何水痕跡。雖然出於實際目的經圖案化之光阻劑此刻仍存在以便鑑別基板背部之源極及汲極接點,但對於具有經Ca處理之GIZO源極及汲極接點之GIZO電晶體之操作而言不需要其存在。相應電晶體之電學量測係在受控氛圍下在氧氣及水含量低於約1ppm之氮氣填充之手套工作箱中執行。共用背閘與量測夾盤接觸,且對應於源極及汲極接點之鈣處理區由不鏽鋼探針直接接觸。標稱通道長度為5微米之電晶體達成1.2cm2/(V.s)範圍內之表觀飽和遷移率。如圖12中關於5種不同電晶體所說明,具有相同基板之若干電晶體的遷移率以及臨限電壓之再現性良好。
上文描述詳述本發明之某些具體實例。然而,應瞭解,不管 上述內容在正文中如何詳細地呈現,本發明可以許多方式實施。應注意, 在描述本發明之某些特徵或態樣時使用特定術語,不應認為暗示該術語在本文中再定義以侷限於包括與該術語相關之本發明特徵或態樣之任何特定特徵。
雖然上述實施方式已展示、描述並指出適用於各種具體實例 的本發明的新穎特徵,但應瞭解,熟習此項技術者可在不悖離本發明的情況下對所說明之器件或方法的形式及細節作出各種省略、替換及改變。
10‧‧‧基板
11‧‧‧金屬氧化物半導體層/作用層
12‧‧‧閘極絕緣體
13‧‧‧閘電極
14‧‧‧還原層
110‧‧‧通道區
111‧‧‧源極區
112‧‧‧汲極區
151‧‧‧區域
152‧‧‧區域

Claims (23)

  1. 一種在預定位置處增加金屬氧化物半導體層之導電性的方法,其中該方法包含:在該等預定位置處提供與該金屬氧化物半導體層物理接觸之還原劑且誘導該還原劑與該金屬氧化物半導體層之間的化學還原反應,從而影響在該等預定位置處該金屬氧化物半導體層之化學組成。
  2. 如申請專利範圍第1項之方法,其中該金屬氧化物半導體層包含鎵-銦-鋅-氧化物(GIZO)或例如具有以下組成之基於其他金屬氧化物之半導體:ZnO、ZnSnO、InO、InZnO、InZnSnO、LaInZnO、GaInO、HfInZnO、MgZnO、LaInZnO、TiO、TiInSnO、ScInZnO、SiInZnO及ZrInZnO、ZrZnSnO。
  3. 如申請專利範圍第1項之方法,其中該金屬氧化物半導體層之厚度在5nm與50nm之間。
  4. 如申請專利範圍第1項之方法,其中在該等預定位置處提供與該金屬氧化物半導體層物理接觸之還原劑包含在該等預定位置處提供與該金屬氧化物半導體層物理接觸之包含鹼金屬、鹼土金屬或兩種類型金屬之合金的還原層;且其中誘導該還原劑與該金屬氧化物半導體層之間的化學還原反應包含誘導該還原層與該金屬氧化物半導體層之間的化學還原反應,該方法進一步包含:執行漂洗步驟以便移除該還原層及該還原反應之反應副產物。
  5. 如申請專利範圍第4項之方法,其中該還原層包含Ca。
  6. 如申請專利範圍第4項之方法,其中該還原層之厚度在約1nm與100nm之間的範圍內。
  7. 如申請專利範圍第4項之方法,其中對該等預定位置處該金屬氧化物半導體層之化學組成的該影響包含將該金屬氧化物半導體層之金屬離子以化學方式還原至該還原層中。
  8. 如申請專利範圍第4項之方法,其中誘導該還原層與該金屬氧化物半 導體層之間的化學還原反應可包含在約20℃與200℃之間範圍內之溫度下執行退火步驟持續1分鐘與60分鐘之間的持續時間。
  9. 如申請專利範圍第8項之方法,其中該退火步驟在惰性氛圍下或在真空中執行。
  10. 如申請專利範圍第4項之方法,其中誘導該還原層與該金屬氧化物半導體層之間的化學還原反應包含在提供該還原層之後等待預定時段,該預定時段在1分鐘與5小時之間的範圍內。
  11. 如申請專利範圍第10項之方法,其中等待包含使樣品保持於已提供該還原層之腔室中。
  12. 如申請專利範圍第10項之方法,其中該等待步驟在真空下或在約1.33 10-4Pa與1.33 10-6Pa之間的範圍內且在約-50℃與+50℃之間範圍內之溫度下執行。
  13. 如申請專利範圍第10項之方法,其中該等待步驟隨後為在約20℃與200℃之間範圍內之溫度下持續1分鐘與60分鐘之間的持續時間的退火步驟。
  14. 如申請專利範圍第4項之方法,其中該漂洗步驟包含在水或醇中漂洗。
  15. 如申請專利範圍第1項之方法,其中在該等預定位置處提供與該金屬氧化物半導體層物理接觸之還原劑及誘導該還原劑與該金屬氧化物半導體層之間的化學還原反應包含在該等預定位置處使該金屬氧化物半導體層與溶解於液體中之化學還原劑物理接觸。
  16. 如申請專利範圍第1項之方法,其中在該等預定位置處提供與該金屬氧化物半導體層物理接觸之還原劑及誘導該還原劑與該金屬氧化物半導體層之間的化學還原反應包含在該等預定位置處使該金屬氧化物半導體層與呈氣相之化學還原劑物理接觸。
  17. 如申請專利範圍第1項之方法,其在PET型、PEN型或PC型之低成本 可撓性基板上執行。
  18. 如申請專利範圍第1項之方法,其中對該等預定位置處該金屬氧化物半導體層之化學組成的該影響包含降低該金屬氧化物半導體層之氧含量。
  19. 如申請專利範圍第1項之方法,其中增加該金屬氧化物半導體層之導電性包含增加該金屬氧化物半導體層之表面部分的導電性,該表面部分之厚度為約10nm至40nm。
  20. 如申請專利範圍第1項之方法,其中增加該金屬氧化物半導體層之導電性包含增加貫穿該金屬氧化物半導體層之整個厚度的導電性。
  21. 如申請專利範圍第1項之方法,其進一步包含在絕緣層上提供該金屬氧化物半導體層,且其中增加該金屬氧化物半導體層之導電性包含增加貫穿該金屬氧化物半導體層之整個厚度及該絕緣層之至少一部分的導電性。
  22. 一種如申請專利範圍第1項之方法的用途,其用於製造具有金屬氧化物半導體作用層之薄膜電晶體,用於在對應於源極區及汲極區之預定位置處局部增加導電性,從而改良源極及汲極接點之電荷注入。
  23. 如申請專利範圍第22項之用途,其用於製造自對準之頂部閘極薄膜電晶體。
TW102115340A 2012-05-09 2013-04-30 增加金屬氧化物半導體層之導電性的方法 TWI593118B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261644855P 2012-05-09 2012-05-09
US201261699146P 2012-09-10 2012-09-10

Publications (2)

Publication Number Publication Date
TW201403828A true TW201403828A (zh) 2014-01-16
TWI593118B TWI593118B (zh) 2017-07-21

Family

ID=48289090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115340A TWI593118B (zh) 2012-05-09 2013-04-30 增加金屬氧化物半導體層之導電性的方法

Country Status (5)

Country Link
JP (1) JP6077109B2 (zh)
KR (1) KR102056407B1 (zh)
CN (1) CN104272461B (zh)
TW (1) TWI593118B (zh)
WO (1) WO2013167374A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661583B (zh) * 2015-02-04 2019-06-01 億光電子工業股份有限公司 Led封裝結構及其製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
KR102522595B1 (ko) 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
CN106024608B (zh) * 2016-05-26 2019-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN106941082B (zh) * 2017-03-21 2020-02-28 京东方科技集团股份有限公司 氧化物半导体及氧化物薄膜晶体管制备方法和显示面板
WO2018215878A1 (ja) * 2017-05-26 2018-11-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN107706199B (zh) * 2017-09-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制作方法
US10818801B2 (en) 2017-12-29 2020-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor and manufacturing method thereof
CN108172630A (zh) * 2017-12-29 2018-06-15 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN113972236A (zh) * 2020-07-23 2022-01-25 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置
CN112420849A (zh) * 2020-11-09 2021-02-26 昆山龙腾光电股份有限公司 金属氧化物薄膜晶体管及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475097A (en) * 1977-11-26 1979-06-15 Matsushita Electric Ind Co Ltd Providing lower resistance of conductive material
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
CN105448937A (zh) * 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
EP2579316B1 (en) * 2010-06-01 2015-09-02 Sharp Kabushiki Kaisha Thin film transistor and manufacturing method thereof
US8895978B2 (en) * 2010-07-02 2014-11-25 Advanced Interconnect Materials, Llc Semiconductor device
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661583B (zh) * 2015-02-04 2019-06-01 億光電子工業股份有限公司 Led封裝結構及其製造方法

Also Published As

Publication number Publication date
WO2013167374A1 (en) 2013-11-14
KR20150018501A (ko) 2015-02-23
CN104272461B (zh) 2017-08-08
TWI593118B (zh) 2017-07-21
KR102056407B1 (ko) 2019-12-16
JP2015519745A (ja) 2015-07-09
CN104272461A (zh) 2015-01-07
JP6077109B2 (ja) 2017-02-08

Similar Documents

Publication Publication Date Title
TWI593118B (zh) 增加金屬氧化物半導體層之導電性的方法
US7910920B2 (en) Thin film transistor and method of forming the same
JP6006558B2 (ja) 半導体装置及びその製造方法
JP5417332B2 (ja) 電界効果型トランジスタの製造方法
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
US20180069022A1 (en) Thin-film transistor and method of fabricating the same
JP6426177B2 (ja) 金属酸化物半導体薄膜トランジスタの製造方法
KR101802054B1 (ko) 산화물 박막 트랜지스터 및 그의 제조 방법
JP2015521804A (ja) 薄膜トランジスタの製造方法
CN112635565A (zh) 一种性能可控的二维半导体晶体管结构及其制备方法
US9881945B2 (en) Methods of manufacturing thin film transistor and array substrate
US8691672B2 (en) Method for the selective oxidation of silicon nanoparticle semiconductor films in the presence of titanium
CN107706242B (zh) 晶体管及其制造方法
Li et al. Back-channel etched double layer in-WO/In-W-Zn-O thin-film transistors
CN112687554B (zh) 阵列基板制备方法、阵列基板及显示装置
CN214012946U (zh) 一种二维半导体晶体管结构
KR101073786B1 (ko) 박막트랜지스터의 제조방법
US11049881B2 (en) Method for manufacturing a top-gate self-aligned indium-tin-zinc oxide thin-film transistor
KR102123968B1 (ko) 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법
KR20180067059A (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터
CN118156141A (zh) 薄膜晶体管的制作方法
Wang et al. 29.5: Reliability Enhancement of an Indium‐Gallium‐Zinc Oxide Thin‐Film Transistor by Pre‐Fluorination Non‐Oxidizing Annealing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees