TWI455320B - 薄膜電晶體及其製造方法,及顯示裝置 - Google Patents

薄膜電晶體及其製造方法,及顯示裝置 Download PDF

Info

Publication number
TWI455320B
TWI455320B TW099101154A TW99101154A TWI455320B TW I455320 B TWI455320 B TW I455320B TW 099101154 A TW099101154 A TW 099101154A TW 99101154 A TW99101154 A TW 99101154A TW I455320 B TWI455320 B TW I455320B
Authority
TW
Taiwan
Prior art keywords
insulating film
channel layer
insulating
thin film
film transistor
Prior art date
Application number
TW099101154A
Other languages
English (en)
Other versions
TW201041144A (en
Inventor
Norihiko Yamaguchi
Satoshi Taniguchi
Hiroko Miyashita
Yasuhiro Terai
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009050741A priority Critical patent/JP2010205987A/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201041144A publication Critical patent/TW201041144A/zh
Application granted granted Critical
Publication of TWI455320B publication Critical patent/TWI455320B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

薄膜電晶體及其製造方法,及顯示裝置

本發明係關於一種具有作為一通道(作用層)之一氧化物半導體層的薄膜電晶體(TFT)、一種製造該薄膜電晶體之方法及一種使用該薄膜電晶體之顯示裝置。

氧化物半導體(如氧化鋅、氧化銦鎵鋅(InGaZnO)或類似物)作為一半導體裝置之一作用層展現極佳之性質。近幾年來,一直以應用於一TFT、一發光裝置、一透明導電膜及類似物為目的來開發氧化物半導體。例如,使用氧化物半導體之一TFT比用在一既有液晶顯示裝置中的使用非晶矽(a-Si: H)之一TFT具有更高的電子遷移率且具有極佳的電性質。亦存在一優點是,即使在接近室溫之低溫下也可預期有高遷移率。

另一方面,吾人熟知,氧化物半導體之耐熱性不足;在TFT製程中因熱處理而使氧、鋅及類似物解吸附;並且出現一晶格缺陷。該晶格缺陷電學上導致一氧化物半導體層中之淺雜質能階(shallow impurity level)及較低電阻。因此,操作變成一常開(normally-on)型(即空乏型,其中無需施加閘極電壓即有汲極電流流動)之操作。缺陷能階(defect level)變高,臨限電壓減小,且洩漏電流增大。因此存在一缺點使得使用氧化物半導體的一TFT之特性波動較大(J. Non-Crystalline Solids 354(2008)2826)。

為解決該缺點,正提議一項技術,例如,與氧化物半導體所製成之一通道層接觸的一閘極絕緣膜係由非晶氧化鋁(Al2 O3 )製成且被用作降低界面內之缺陷能階的一密封膜(見例如日本專利第3,913,756號)。

然而,當將氧化鋁用於密封膜(閘極絕緣膜)時,出現一問題使得氧化鋁中之鋁(Al)擴散於氧化物半導體中,且長期性質惡化。另外,存在另一問題,即:難以於氧化鋁與氧化物半導體之間執行選擇性蝕刻;製程裕度較窄;且良率較低。

吾人期望提供一種薄膜電晶體及一種製造該薄膜電晶體之方法,該方法能夠抑制一密封膜之一元素擴散於一通道層(氧化物半導體)中。

吾人亦期望提供一種薄膜電晶體及一種製造該薄膜電晶體之方法,該方法實現對一密封膜及一通道層(氧化物半導體)之選擇性蝕刻,且吾人亦期望提供一種藉由使用該薄膜電晶體而實現穩定顯示的顯示裝置。

根據本發明之一實施例,提供一種薄膜電晶體,其包含:一閘極電極;一通道層,其主要組分為氧化物半導體;一閘極絕緣膜,其係設置於該閘極電極與該通道層之間;一密封層,其係設置於該通道層之與該閘極電極相對的側上;及一對電極,其等係與該通道層接觸且充當一源極及一汲極。該密封層具有由至少下列二者形成的一雙層結構:由一第一絕緣材料製成之一第一絕緣膜;及由一第二絕緣材料製成之一第二絕緣膜。該第二絕緣材料對該氧化物半導體及該第一絕緣材料之各者具有蝕刻選擇性且係設置於該第一絕緣膜與該通道層之間。

該氧化物半導體為ZnO、ITO及In-M-Zn-O(其中M為Ga、Al、Fe及Sn之至少一者)之至少一者。例如,該第一絕緣材料為Al2 O3 ,且該第二絕緣材料為SiOx 、SiNx 、Y2 O3 、TaO及HfO及其等之氮氧化物的至少一者。

在該薄膜電晶體中,對該氧化物半導體及該第一絕緣材料之各者具有蝕刻選擇性的該第二絕緣膜係設置於該通道層(其主要組分為該氧化物半導體)與該第一絕緣膜(如Al2 O3 )之間。因此,可抑制該第一絕緣膜中之元素擴散於該通道層中並且能夠對該第一絕緣膜及該通道層(其中該第二絕緣膜係介於其等之間)進行選擇性蝕刻。

一種製造根據本發明之一實施例之一薄膜電晶體的第一方法係關於一種製造一底閘極型薄膜電晶體之方法,且該第一方法包含下列步驟(要素):

(A1)在一基板上形成一閘極電極;

(B1)在該閘極電極上形成一閘極絕緣膜,且此後在該閘極絕緣膜上形成主要組分為氧化物半導體的一通道層;

(C1)在該通道層上依序形成由一第二絕緣材料所製成的一第二絕緣膜及由一第一絕緣材料所製成的一第一絕緣膜;

(D1)在該第一絕緣膜上形成一通道保護膜,且此後使用該第二絕緣膜作為一止擋件而蝕刻該第一絕緣膜;

(E1)使用經處理之第一絕緣膜作為一遮罩及使用該通道層作為一止擋件而蝕刻該第二絕緣膜;

(F1)形成充當一源極及一汲極的一對電極以便與該通道層接觸;及

(G1)使用對該氧化物半導體及該第一絕緣材料之各者具有蝕刻選擇性的該第二絕緣材料。

提供一種製造根據本發明之一實施例之一薄膜電晶體的第二方法以用於製造一頂閘極型之一薄膜電晶體,且該第二方法包含下列步驟(要素):

(A2)在一基板上依序形成由一第一絕緣材料所製成的一第一絕緣膜及由一第二絕緣材料所製成的一第二絕緣膜;

(B2)在該第二絕緣膜上形成充當一源極及一汲極的一對電極;

(C2)在該第二絕緣膜及該對電極上形成主要組分為氧化物半導體的一通道層;

(D2)在該通道層上形成一閘極絕緣膜並且使用該對電極作為一止擋件而蝕刻該通道層;

(E2)在該閘極絕緣膜上形成一閘極電極;及

(F2)使該第二絕緣材料對該氧化物半導體及該第一絕緣材料之各者具有蝕刻選擇性。

在本發明之實施例之該薄膜電晶體及其製造方法中,該第二絕緣膜係設置於該通道層(其主要組分為氧化物半導體)與該密封膜(該第一絕緣膜)之間,且該第二絕緣膜對該氧化物半導體及該第一絕緣膜之各者具有蝕刻選擇性。運用此組態,可抑制該密封膜之元素擴散至該通道層(氧化物半導體),並且能夠對該密封膜及該通道層(氧化物半導體)進行選擇性蝕刻。因此,由氧化鋁或類似物製成之密封膜的密封效果及良率之改良均得以達成,並且改良該薄膜電晶體之長期性質。

從下列描述中將更充分地明白本發明之其他及進一步目的、特徵及優點。

下文將參考圖式詳細地描述本發明之若干實施例。描述將按下列順序給出。

1.第一實施例(底閘極型TFT之實例)

(1)TFT之一般組態

(2)TFT之製造方法

2.第二實施例(頂閘極型TFT之實例)

3.使用TFT的顯示裝置之組態實例

4.包含顯示裝置的模組之組態實例

5.具體的應用實例1至應用實例5

第一實施例 TFT之一般組態

圖1繪示根據本發明之一第一實施例之一底閘極型薄膜電晶體(TFT)的一截面組態。一TFT 1在一基板11上依序具有一閘極電極13、一閘極絕緣膜14、一通道層15及一密封層16(一第一絕緣膜16a及一第二絕緣膜16b),其中在該基板11與後幾者之間具有一絕緣膜12。

該基板11為(例如)矽基板且可由另一材料(如石英、玻璃、金屬、樹脂、樹脂膜或類似物)製成。該絕緣膜12係由一絕緣膜材料(如矽(Si))製成。

該閘極電極13係藉由施加於該TFT 1之閘極電壓控制該通道層(氧化物半導體層)15內之電子密度,且具有(例如)厚度為50 nm之一鉬(Mo)層及厚度為400 nm之一鋁(Al)層或一鋁合金層的一雙層結構。該鋁合金層之一實例為鋁釹合金層。

該閘極絕緣膜14係由(例如)包含矽(Si)的一絕緣膜材料製成,與該絕緣膜12類似。該閘極絕緣膜14覆蓋該閘極電極13且係經形成(例如)以便覆蓋該基板11之整個表面(包含該閘極電極13之表面)。

該通道層15為氧化物半導體層,其含有導電氧化物半導體(如氧化鋅(ZnO)、氧化銦錫(ITO)或In-M-Zn-O(M為Ga、Al、Fe及Sn之至少一者))作為主要組分。

該密封層16具有(例如)該第一絕緣膜16a及該第二絕緣膜16b的一雙層結構。該第一絕緣膜16a係由氧化鋁(Al2 O3 )作為主要組分而製成。該第一絕緣膜16a藉由氧化鋁之極佳氣體障壁阻力而抑制氧或類似物從主要組分為氧化物半導體的該通道層15解吸附,並且抑制該氧化物半導體內的載子濃度之變化以穩定該TFT 1之電性質。該第一絕緣膜16a之厚度較佳地係在(含)10 nm至(含)500 nm的一範圍內。當該膜厚度小於10 nm時,密封能力下降。當該膜厚度大於500 nm時,蝕刻製程時間變得比所必需的更長。該膜厚度更佳地係在(含)50 nm至(含)300 nm的一範圍內。

該第二絕緣膜16b係內插於該第一絕緣膜16a與該通道層15之間且具有阻止該第一絕緣膜16a中之鋁(Al)擴散於該通道層15中的功能。該第二絕緣膜16b係由運用相同氣體(或溶液)對該通道層15之該氧化物半導體及該第一絕緣材料具有極佳蝕刻選擇性的一材料製成。作為主要組分的氧化物半導體之具體實例為矽氧化物(SiOx )、矽氮化物(SiNx )、氧化釔(Y2 O3 )、氧化鉭(Ta2 O6 )及氧化鉿(HfO2 )。

在該密封層16內之與該閘極電極13相對的一區域中,設置由與該絕緣膜12之材料相同的材料所製成的一通道保護膜17。在自該通道保護膜17之表面起經由該密封層16之側面延伸至該通道層15之表面的諸區域中,設置一對源極電極18A及汲極電極18B。該源極電極18A及該汲極電極18B係由金屬(如鉬(Mo)、鋁及鈦)或該等元素之一多層膜形成。

在該密封層16及該源極電極18A與該汲極電極18B上,例如,設置由與該絕緣膜12之材料相同的材料所製成的一保護膜19。該保護膜19具有分別與該源極電極18A及該汲極電極18B相對應的通孔19A及19B。配線20A及20B係分別經由該等通孔19A及19B而電連接至該源極電極18A及該汲極電極18B。

例如,按如下所述製造該TFT 1。

製造方法

首先,如圖2A中所繪示,藉由(例如)CVD(化學氣相沈積)而將SiOx 沈積在由玻璃製成的基板11上以形成絕緣膜12。隨後,例如藉由濺鍍而形成一鉬(Mo)層,且此後藉由光微影術及乾式蝕刻而形成閘極電極13。接著,藉由(例如)電漿CVD而在該基板11之整個表面上形成閘極絕緣膜14。在形成該閘極絕緣膜14後,例如藉由在真空中使用In-Ga-Zn之氧化物靶來濺鍍而形成通道層15。隨後,藉由在相同真空中連續濺鍍而(例如)沈積具有10 nm之厚度的SiOx 作為第二絕緣層16b,且藉由進一步連續濺鍍而(例如)沈積具有50 nm之厚度的Al2 O3 作為第一絕緣層16a。

如圖2B及圖2C中所繪示,例如藉由CVD而沈積具有300 nm之厚度的SiOx 。隨後,藉由光微影術而圖案化一光阻(光敏樹脂膜),並且用添加有氧氣的C2 HF5 氣體來乾式蝕刻SiOx ,藉此形成通道保護膜17。藉由該第一絕緣膜16a(Al2 O3 )與該通道保護膜17(SiOx )之間之蝕刻選擇性,該第一絕緣膜16a變成一止擋件(蝕刻止擋層)。

隨後,如圖3A中所繪示,藉由光微影術而圖案化該光阻,且此後藉由使用氯氣來乾式蝕刻而將該第一絕緣膜16a(Al2 O3 )處理成一預定形狀。此時,藉由該第一絕緣膜16a與該第二絕緣膜16b(SiOx 層)之間之蝕刻選擇性,該第二絕緣膜16b變成一止擋件。如圖3B中所繪示,藉由使用添加有氫氣的C4 F8 氣體來乾式蝕刻而處理該第二絕緣膜16b(SiOx 層)。此時,藉由該第二絕緣膜16b(SiOx 層)與該通道層15(In-Ga-Zn之氧化物層)之間之蝕刻選擇性,該通道層15變成一止擋件。在該實施例中,藉由使該第二絕緣膜16b內插於該第一絕緣膜16a與該通道層15之間而拓寬蝕刻該通道層15之製程中的製程裕度,並且改良良率。

接著,藉由使用稀鹽酸來濕式蝕刻而逐電晶體地隔離該通道層15。

藉由光微影術而圖案化該光阻,且此後藉由使用氯氣來乾式蝕刻而選擇性移除該通道層15。隨後,透過藉由使用添加有氧氣的C2 HF5 氣體來乾式蝕刻而選擇性移除該閘極絕緣膜14,使一電極提取部分內的閘極電極13曝露,如圖5之平面圖中所繪示。

如圖3C中所繪示,藉由使用(例如)濺鍍而沈積具有100 nm之厚度的Mo,及藉由光微影技術而使用添加有氧氣的Cl2 CF4 氣體來乾式蝕刻而形成源極電極18A及汲極電極18B。

如圖4A及圖6中所繪示,藉由(例如)CVD而在整個表面上形成一SiN膜以形成保護膜19。隨後,藉由使用添加有氧氣的C2 HF5 氣體來乾式蝕刻而選擇性移除該保護膜19(SiN),藉此形成該等通孔19A及19B。此後,藉由濺鍍而形成該等配線20A及20B。藉由上述製程,完成圖1中所繪示之底閘極型TFT 1。

在該實施例中,作為通道層15(氧化物半導體層)上之密封層16,除該第一絕緣膜16a(氧化鋁)外,由氧化鋁以外的絕緣材料(如SiOx )製成的該第二絕緣膜16b係內插於該第一絕緣膜16a與該通道層15之間。藉由使該第二絕緣膜16b存在於該通道層15與該第一絕緣膜16a之間而能夠在氧化鋁與氧化物半導體之間進行選擇性蝕刻。此外,藉由該第二絕緣膜16b而阻止氧化鋁中之鋁擴散於該通道層15(氧化物半導體)中,並且降低該氧化物半導體層之界面內的缺陷能階。因此,氧化鋁之密封效果及良率之改良均得以達成,並且改良該TFT之長期性質。

雖然上文已描述將本發明應用於底閘極型TFT的實例,但本發明亦可應用於一頂閘極型TFT。該頂閘極型TFT之製程將作為一第二實施例來描述。對於與前述實施例之諸組件相同的組件指定相同之元件符號,且不再重複該等組件之描述。

第二實施例

如圖9B中所繪示,該第二實施例之頂閘極型TFT在基板11上依序具有密封層16(第一絕緣膜16a及第二絕緣膜16b)、通道層15、閘極絕緣膜14及閘極電極13,其中在該基板11與後幾者之間具有一絕緣膜12。

首先,如圖7A中所繪示,在由玻璃製成的基板11上藉由(例如)CVD而形成厚度為100 nm的絕緣膜12(SiOx ),例如沈積具有50 nm之厚度的Al2 O3 作為第一絕緣膜16a,且例如沈積具有100 nm之厚度的SiOx 作為第二絕緣膜16b。隨後,如圖7B中所繪示,藉由使用濺鍍而沈積具有10 nm之厚度的鈦(Ti)及沈積具有100 nm之厚度的Mo,且此後藉由使用添加有氧氣的Cl2 CF4 氣體來乾式蝕刻而選擇性移除Ti/Mo膜。藉由此操作而形成源極電極18A及汲極電極18B。接著,如圖7C中所繪示,藉由使用In-Ga-Zn之氧化物靶來濺鍍而在該第二絕緣膜16b及該源極電極18A與該汲極電極18B上形成通道層15。

如圖8A中所繪示,例如藉由CVD而沈積具有300 nm之厚度的SiOx ,藉此形成閘極絕緣膜14。隨後,藉由使用添加有氧氣的C2 HF5 氣體來乾式蝕刻而選擇性移除該閘極絕緣膜14(SiOx )。此後,藉由使用稀鹽酸來濕式蝕刻而隔離該通道層15。在蝕刻該閘極絕緣膜14時,藉由該閘極絕緣膜14(SiOx 層)與該通道層15(In-Ga-Zn之氧化物層)之間之蝕刻選擇性,該通道層15充當一止擋件。在蝕刻該通道層15時,藉由該通道層15(In-Ga-Zn之氧化物層)與作為一底層的該源極電極18A及該汲極電極18B之間之蝕刻選擇性,該源極電極18A及該汲極電極18B變成止擋件。

如圖8B中所繪示,藉由濺鍍而沈積具有10 nm之厚度的Ti及沈積具有100 nm之厚度的Mo。此後,藉由使用添加有氧氣的Cl2 CF4 氣體來乾式蝕刻而選擇性移除此等金屬膜,藉此形成閘極電極13。

隨後,如圖9A中所繪示,藉由(例如)濺鍍而在閘極電極13、閘極絕緣膜14及源極電極18A與汲極電極18B上沈積具有100 nm之厚度的Al2 O3 ,藉此形成保護膜19。隨後,藉由使用氯氣來乾式蝕刻而形成通孔19A及19B,且此後形成配線20A及20B,如圖9B中所繪示。藉由上述製程,完成一頂閘極型TFT 2。

在該實施例中,作為在該通道層15(氧化物半導體層)下方之密封層16,除該第一絕緣膜16a(氧化鋁)外,由氧化鋁以外之絕緣材料(如SiOx )製成的第二絕緣膜16b係內插於該第一絕緣膜16a與該通道層15之間。以類似於第一實施例的一方式,藉由使該第二絕緣膜16b存在於該通道層15與該第一絕緣膜16a之間而阻止氧化鋁中之鋁擴散於該通道層15(氧化物半導體)中,並且降低該氧化物半導體層之界面內之缺陷能階。

下文將描述該薄膜電晶體之一應用實例。

圖10繪示用作為一超薄有機發光彩色顯示器的一顯示裝置之組態。該顯示裝置具有一顯示區110,其中由複數個有機發光元件10R、10G及10B(其等在稍後作為顯示元件而予以描述)所製成的像素PXLC係呈矩陣安置。在該顯示區110之周邊,形成一水平選擇器(HSEL)121作為一信號單元、形成一寫入掃描器(WSCN)131作為一掃描器單元及形成一電源供應掃描器(DSCN)132。

在該顯示區110中,沿行方向安置若干信號線DTL101至DTL10n,及沿列方向安置若干掃描線WSL101至WSL10m及若干電源供應線DSL101至DSL10m。在信號線DTL與掃描線WSL之間之交叉點處,設置包含該有機發光元件PXLC(紅、藍及綠(子像素)之任一者)的一像素電路140。該等信號線DTL係連接至該水平選擇器121,且一視訊信號係自該水平選擇器121供應至該信號線DTL。該等掃描線WSL係連接至該寫入掃描器131。該等電源供應線DSL係連接至該電源供應掃描器132。

圖11繪示該像素電路140之一實例。該像素電路140為一主動型驅動電路,其具有一取樣電晶體3A、一驅動電晶體 3B、一保持電容器3C及由該有機發光元件PXLC所形成之一發光元件3D。該等電晶體3A及3B為本發明之上述薄膜電晶體。

該取樣電晶體3A之閘極係連接至該掃描線WSL101,該取樣電晶體3A之源極及汲極之一者係連接至該信號線DTL101,另一者係連接至該驅動電晶體3B之閘極「g」。該驅動電晶體3B之汲極「d」係連接至對應的電源供應線DSL101,且源極「s」係連接至該發光元件3D之陽極。該發光元件3D之陰極係連接至一接地配線3H。該接地配線3H被共用安置至所有像素PXLC。該保持電容器3C係連接於該驅動電晶體3B之源極「s」與閘極「g」之間。

該取樣電晶體3A係根據自該掃描線WSL101所供應之一控制信號來取樣自該信號線DTL101所供應之視訊信號的信號電位,並且將該信號電位保持在該保持電容器3C內。該驅動電晶體3B從處於一第一電位的該電源供應線DSL101接收電流供應,且根據在該保持電容器3C內所保持之該信號電位而將驅動電流供應至該發光元件3D。該發光元件3D藉由所供應之驅動電流而發出具有根據該視訊信號之信號電位而定之照度的光。

在該顯示裝置中,該取樣電晶體3A係根據自該掃描線WSL所供應之控制信號來取樣自該信號線DTL所供應之視訊信號的信號電位,並且將該信號電位保持在該保持電容器3C內。從處於一第一電位的該電源供應線DSL供應電流至該驅動電晶體3B。根據在該保持電容器3C內所保持之該信號電位而將驅動電流供應至該發光元件3D(紅、藍及綠之有機發光元件)。該等發光元件3D之各者藉由所供應之驅動電流而發出具有根據該視訊信號之信號電位而定之照度的光。

模組及應用實例

接著,將描述該顯示裝置之若干應用實例。該顯示裝置可被應用為所有領域中之電子裝置的顯示裝置,用於將自外部進入或內部產生之一視訊信號顯示為一影像或一視訊影像,諸如一電視設備、一數位相機、一筆記型個人電腦、一攜帶式終端機裝置(如一蜂巢式電話)及一視訊相機。

模組

該等實施例之該顯示裝置係(例如)作為如圖12中所繪示之一模組而組裝於稍後將描述的應用實例1至5的各種電子裝置及類似物中。該模組例如在基板11之一側具有自密封基板50(及黏著層60)曝露的一區域210。一信號線驅動電路120及一掃描線驅動電路130之配線係延伸至該區域210且若干外部連接終端(未繪示)係形成至該區域210。該外部連接終端可具有用於輸入及輸出信號的一可撓性印刷電路(FPC)220。

應用實例1

圖13繪示應用該顯示裝置的一電視設備之外觀。該電視設備具有(例如)包含一前面板310及一濾光玻璃320的一視訊影像顯示螢幕300。該視訊顯示螢幕300係由根據該等實施例之任一者的顯示裝置而建構。

應用實例2

圖14A及圖14B繪示應用該顯示裝置的一數位相機之外觀。該數位相機具有(例如)用於閃光的一發光單元410、一顯示單元420、一選單開關430及一快門按鈕440。該顯示單元420係由根據前述實施例之任一者的顯示裝置而建構。

應用實例3

圖15繪示應用前述實施例之顯示裝置的一筆記型個人電腦之外觀。該筆記型個人電腦具有(例如)一主體510、用於輸入字元及類似物之操作的一鍵盤520及用於顯示一影像的一顯示單元530。該顯示單元530係由根據前述實施例之任一者的顯示裝置而建構。

應用實例4

圖16繪示應用該顯示裝置的一視訊相機之外觀。該視訊相機具有(例如)一主體610、設置於該主體610之前面的用於拍攝一物體的一透鏡620、一拍攝啟停開關630及一顯示單元640。該顯示單元640係由根據前述實施例之任一者的顯示裝置而建構。

應用實例5

圖17A至圖17G繪示應用該顯示裝置的一蜂巢式電話之外觀。該蜂巢式電話係藉由(例如)經由一耦合單元(鉸鏈)730耦合一上側外殼710及一下側外殼720而獲得,且具有一顯示器740、一次顯示器750、一圖像燈760及一相機770。該顯示器740或該次顯示器750係由根據前述實施例之任一者的顯示裝置而建構。

上文已藉由該等實施例而描述本發明之該薄膜電晶體。然而,本發明並不限於該等實施例。只要可獲得類似於前述實施例之效果的效果,即可自由地修改本發明之該薄膜電晶體的組態。

例如,在第一實施例中,在真空中依序連續形成通道層15、第二絕緣膜16b及第一絕緣膜16a。可僅連續形成該通道層15及該第二絕緣膜16b並且使其等暫時曝露於大氣。此後,可新形成該第一絕緣層16a。再者,在形成該第一絕緣膜16a後,可在真空中連續形成一上層。

雖然已在前述實施例中描述將氧化鋁膜用作為該第一絕緣膜16a的情況,但(例如)可使用氧化鎵(Ga2 O3 )或氧化鋯(ZrO2 )。在此情況中,亦可執行製程而同時提供該第二絕緣膜16b與由氧化物半導體製成之該通道層15之間的蝕刻選擇性。

本申請案包括在2009年3月4日向日本專利局申請之日本優先權專利申請案JP 2009-050741中所揭示內容相關的標的,該案之全文以引用方式併入本文中。

熟習此項技術者應瞭解可視設計需求及其他因素進行各種修改、組合、次組合及變更,只要其等在隨附請求項或請求項之等效物的範圍內。

1...底閘極型薄膜電晶體(TFT)

2...頂閘極型薄膜電晶體(TFT)

3A...取樣電晶體

3B...驅動電晶體

3C...保持電容器

3D...發光元件

3H...接地配線

11...基板

12...絕緣膜

13...閘極電極

14...閘極絕緣膜

15...通道層

16...密封層

16a...第一絕緣膜

16b...第二絕緣膜

17...通道保護膜

18A...源極電極

18B...汲極電極

19...保護膜

19A...通孔

19B...通孔

20A...配線

20B...配線

50...密封基板

110...顯示區

120...信號線驅動電路

121...水平選擇器(HSEL)

130...掃描線驅動電路

131...寫入掃描器(WSCN)

132...電源供應掃描器(DSCN)

140...像素電路

210...區域

220...可撓性印刷電路(FPC)

300...視訊顯示螢幕

310...前面板

320...濾光玻璃

410...發光單元

420...顯示單元

430...選單開關

440...快門按鈕

510...主體

520‧‧‧鍵盤

530‧‧‧顯示單元

610‧‧‧主體

620‧‧‧透鏡

630‧‧‧拍攝啟停開關

640‧‧‧顯示單元

710‧‧‧上側外殼

720‧‧‧下側外殼

730‧‧‧耦合單元(鉸鏈)

740‧‧‧顯示器

750‧‧‧次顯示器

760‧‧‧圖像燈

770‧‧‧相機

d‧‧‧汲極

DSL101-DSL10m‧‧‧電源供應線

DTL101-DTL10n‧‧‧信號線

g‧‧‧閘極

PXLC‧‧‧由有機發光元件製成之像素

s‧‧‧源極

WSL101-WSL10m‧‧‧掃描線

圖1為繪示根據本發明之一第一實施例的一TFT之組態的一橫截面;

圖2A至圖2C為依製程順序繪示一種製造圖1中所繪示之TFT之方法的若干橫截面;

圖3A至圖3C為繪示繼圖2A至圖2C之後之諸製程的若干橫截面;

圖4A至圖4C為繪示繼圖3A至圖3C之後之諸製程的若干橫截面;

圖5為對應於圖3B之製程的一平面圖;

圖6為對應於圖4A之製程的一平面圖;

圖7A至圖7C為繪示一種形成根據一第二實施例之一TFT之方法的若干橫截面;

圖8A及圖8B為繪示繼圖7A至圖7C之後之諸製程的若干橫截面;

圖9A及圖9B為繪示繼圖8A及圖8B之後之諸製程的若干橫截面;

圖10為繪示一顯示裝置之組態之一實例的一圖式;

圖11為繪示圖10中所繪示之一像素驅動電路之一實例的一等效電路圖;

圖12為繪示包含該顯示裝置的模組之一示意性組態的一平面圖;

圖13為繪示該顯示裝置之應用實例1之外觀的一透視圖;

圖14A為繪示應用實例2之表面側之外觀的一透視圖,及圖14B為繪示背側之外觀的一透視圖;

圖15為繪示應用實例3之外觀的一透視圖;

圖16為繪示應用實例4之外觀的一透視圖;及

圖17A為繪示應用實例5之一打開狀態的一正視圖,圖17B為一橫截面,圖17C為繪示一閉合狀態的一正視圖,圖17D為一左側視圖,圖17E為一右側視圖,圖17F為一俯視圖,及圖17G為一仰視圖。

11...基板

12...絕緣膜

13...閘極電極

14...閘極絕緣膜

15...通道層

16...密封層

16a...第一絕緣膜

16b...第二絕緣膜

17...通道保護膜

18A...源極電極

18B...汲極電極

19...保護膜

19A...通孔

19B...通孔

20A...配線

20B...配線

Claims (13)

  1. 一種薄膜電晶體,其包括:一閘極電極;一通道層,其主要組分為氧化物半導體;一閘極絕緣膜,其係設置於該閘極電極與該通道層之間;一密封層,其係設置於該通道層之與該閘極電極相對的側上;及一對電極,其等係與該通道層接觸且充當一源極及一汲極,其中該密封層包含至少下列兩者:一第一絕緣膜,其係由一第一絕緣材料製成;及一第二絕緣膜,其係由對該氧化物半導體及該第一絕緣材料之各者具有蝕刻選擇性的一第二絕緣材料製成,且係設置於該第一絕緣膜與該通道層之間,及其中該第一絕緣材料為Al2 O3 ,且該第二絕緣材料為SiOx 、SiNx 、Y2 O3 、TaO、HfO及其等之氮氧化物的至少一者。
  2. 如請求項1之薄膜電晶體,其中該氧化物半導體為ZnO、ITO及In-M-Zn-O之至少一者,其中M為Ga、Al、Fe及Sn之至少一者。
  3. 如請求項1之薄膜電晶體,其中該閘極電極、該閘極絕緣膜、該通道層及該密封層係依序設置於一基板上。
  4. 如請求項1之薄膜電晶體,其中該第一絕緣膜之厚度為 (含)10nm至(含)500nm。
  5. 如請求項1之薄膜電晶體,其中該第一絕緣材料選自包含Ga2 O3 及ZrO2 之群組。
  6. 如請求項1之薄膜電晶體,其中該第二絕緣材料係SiOx
  7. 一種製造一薄膜電晶體之方法,其包括下列步驟:在一基板上形成一閘極電極;在該閘極電極上形成一閘極絕緣膜,且此後在該閘極絕緣膜上形成主要組分為氧化物半導體的一通道層;在該通道層上依序形成由一第二絕緣材料所製成的一第二絕緣膜及由一第一絕緣材料所製成的一第一絕緣膜;在該第一絕緣膜上形成一通道保護膜,且此後使用該第二絕緣膜作為一止擋件而蝕刻該第一絕緣膜;使用該經處理之第一絕緣膜作為一遮罩及使用該通道層作為一止擋件而蝕刻該第二絕緣膜;及形成充當一源極及一汲極的一對電極以便與該通道層接觸,其中該第二絕緣材料對該氧化物半導體及該第一絕緣材料之各者具有蝕刻選擇性,及其中該第一絕緣材料為Al2 O3 ,且該第二絕緣材料為SiOx 、SiNx 、Y2 O3 、TaO、HfO及其等之氮氧化物的至少一者。
  8. 如請求項7之製造一薄膜電晶體之方法,其中該氧化物半導體為ZnO、ITO及In-M-Zn-O之至少一者,其中M為 Ga、Al、Fe及Sn之至少一者。
  9. 如請求項7之製造一薄膜電晶體之方法,其中在真空中連續形成至少該通道層及該第二絕緣膜。
  10. 如請求項7之製造一薄膜電晶體之方法,其中在真空中連續形成該通道層、該第二絕緣膜及該第一絕緣膜。
  11. 如請求項7之製造一薄膜電晶體之方法,其中使用該第二絕緣膜作為一止擋件而用氯為基之氣體乾式蝕刻該第一絕緣膜,且此後使用該通道層作為一止擋件而用氟為基之氣體乾式蝕刻該第二絕緣膜。
  12. 如請求項7之製造一薄膜電晶體之方法,其中使用該第二絕緣膜作為一止擋件而用磷酸為基之溶液蝕刻該第一絕緣膜,且此後使用該通道層作為一止擋件而用氟為基之氣體乾式蝕刻該第二絕緣膜。
  13. 一種顯示裝置,其包括一薄膜電晶體及一顯示元件,其中該薄膜電晶體包含:一閘極電極;一通道層,其主要組分為氧化物半導體;一閘極絕緣膜,其係設置於該閘極電極與該通道層之間;一密封層,其係設置於該通道層之與該閘極電極相對的側上;及一對電極,其等係與該通道層接觸且充當一源極及一汲極,且該密封層包含至少下列兩者: 一第一絕緣膜,其係由一第一絕緣材料製成;及一第二絕緣膜,其係由對該氧化物半導體及該第一絕緣材料之各者具有蝕刻選擇性的一第二絕緣材料製成,且係設置於該第一絕緣膜與該通道層之間,其中該第二絕緣材料為SiOx 、SiNx 、Y2 O3 、TaO及HfO及其等之氮氧化物的至少一者。
TW099101154A 2009-03-04 2010-01-15 薄膜電晶體及其製造方法,及顯示裝置 TWI455320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009050741A JP2010205987A (ja) 2009-03-04 2009-03-04 薄膜トランジスタおよびその製造方法並びに表示装置

Publications (2)

Publication Number Publication Date
TW201041144A TW201041144A (en) 2010-11-16
TWI455320B true TWI455320B (zh) 2014-10-01

Family

ID=42677430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099101154A TWI455320B (zh) 2009-03-04 2010-01-15 薄膜電晶體及其製造方法,及顯示裝置

Country Status (5)

Country Link
US (1) US8748878B2 (zh)
JP (1) JP2010205987A (zh)
KR (1) KR20100100603A (zh)
CN (1) CN101826557B (zh)
TW (1) TWI455320B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101603768B1 (ko) * 2009-12-22 2016-03-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
JP5766467B2 (ja) * 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9006803B2 (en) * 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US8802493B2 (en) 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013083758A (ja) * 2011-10-07 2013-05-09 Sony Corp 表示装置およびその製造方法、並びに電子機器
US8710497B2 (en) * 2011-12-08 2014-04-29 LG Dispay Co., Ltd Array substrate including thin film transistor and method of fabricating the same
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130075657A (ko) 2011-12-27 2013-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
KR20190076062A (ko) 2012-01-25 2019-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102023295B1 (ko) * 2012-06-15 2019-09-19 소니 주식회사 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
US9391096B2 (en) * 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20150105533A (ko) 2014-03-06 2015-09-17 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9634145B2 (en) * 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
JP6620919B2 (ja) * 2014-10-31 2019-12-18 国立大学法人山形大学 有機エレクトロルミネッセンス照明装置
JP2016174147A (ja) 2015-03-02 2016-09-29 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
CN107863297A (zh) * 2016-09-22 2018-03-30 中华映管股份有限公司 薄膜晶体管及其制造方法
CN107464848A (zh) * 2017-06-21 2017-12-12 北京大学深圳研究生院 底栅氧化物半导体薄膜晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818067A (en) * 1993-05-20 1998-10-06 Lg Semicon Co., Ltd. Thin film transistor and method for fabricating thereof
US6147667A (en) * 1996-12-27 2000-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6359320B1 (en) * 1998-09-04 2002-03-19 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor with lightly-doped drain
US20080296568A1 (en) * 2007-05-29 2008-12-04 Samsung Electronics Co., Ltd Thin film transistors and methods of manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004875A (en) * 1995-11-15 1999-12-21 Micron Technology, Inc. Etch stop for use in etching of silicon oxide
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100370241B1 (ko) * 2000-10-31 2003-01-30 삼성전자 주식회사 알루미늄 산화막을 하드 마스크로 사용하는 반도체 소자의 도전 라인 및 그 제조방법
KR100792466B1 (ko) * 2001-05-21 2008-01-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP4090716B2 (ja) * 2001-09-10 2008-05-28 シャープ株式会社 薄膜トランジスタおよびマトリクス表示装置
US6740884B2 (en) * 2002-04-03 2004-05-25 General Electric Company Imaging array and methods for fabricating same
AU2003236143A1 (en) 2002-05-22 2003-12-02 Masashi Kawasaki Semiconductor device and display comprising same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
CN101577256B (zh) * 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
CN101681928B (zh) * 2007-05-31 2012-08-29 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法
JP2009027122A (ja) * 2007-06-20 2009-02-05 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101636755B1 (ko) * 2008-09-19 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
KR101259727B1 (ko) * 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818067A (en) * 1993-05-20 1998-10-06 Lg Semicon Co., Ltd. Thin film transistor and method for fabricating thereof
US6147667A (en) * 1996-12-27 2000-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6359320B1 (en) * 1998-09-04 2002-03-19 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor with lightly-doped drain
US20080296568A1 (en) * 2007-05-29 2008-12-04 Samsung Electronics Co., Ltd Thin film transistors and methods of manufacturing the same

Also Published As

Publication number Publication date
TW201041144A (en) 2010-11-16
JP2010205987A (ja) 2010-09-16
CN101826557A (zh) 2010-09-08
CN101826557B (zh) 2014-02-12
KR20100100603A (ko) 2010-09-15
US8748878B2 (en) 2014-06-10
US20100224871A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
US7977675B2 (en) Semiconductor device and method for manufacturing the same
JP5721361B2 (ja) 半導体装置の作製方法
KR101432764B1 (ko) 반도체장치의 제조방법
JP5410764B2 (ja) 表示基板およびこれを含む表示装置
TWI557906B (zh) 半導體裝置及其製造方法
JP5600818B2 (ja) 半導体装置、液晶表示モジュール及び電子機器
KR101349624B1 (ko) 반도체 장치 제작 방법
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
TWI514571B (zh) 半導體裝置及其製造方法
US8384080B2 (en) Thin film transistor, display device, and electronic device
JP6215053B2 (ja) 表示装置及びその製造方法
KR101690799B1 (ko) 박막 트랜지스터 및 표시 장치 및 전자 기기
TWI429085B (zh) Thin film transistor and display device
US8283666B2 (en) Thin film transistor array substrate and method of fabricating the same
US20100065844A1 (en) Thin film transistor and method of manufacturing thin film transistor
JP2016225661A (ja) 薄膜トランジスタパネルの製造方法
US20080258143A1 (en) Thin film transitor substrate and method of manufacturing the same
JP2011086921A (ja) 半導体装置及び半導体装置の作製方法
JP2007150158A (ja) トランジスタおよびその製造方法
KR20110109885A (ko) 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US9093540B2 (en) Oxide semicondutor thin film transistor
JP2012160679A (ja) 薄膜トランジスタ、表示装置および電子機器
US9082792B2 (en) Complementary metal oxide semiconductor transistor and fabricating method thereof
US9178072B2 (en) Thin film transistor and display device