WO2016002562A1 - 撮像パネル及びｘ線撮像装置 - Google Patents

撮像パネル及びｘ線撮像装置 Download PDF

Info

Publication number
WO2016002562A1
WO2016002562A1 PCT/JP2015/067882 JP2015067882W WO2016002562A1 WO 2016002562 A1 WO2016002562 A1 WO 2016002562A1 JP 2015067882 W JP2015067882 W JP 2015067882W WO 2016002562 A1 WO2016002562 A1 WO 2016002562A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
layer
gate
imaging panel
electrode
Prior art date
Application number
PCT/JP2015/067882
Other languages
English (en)
French (fr)
Inventor
一秀 冨安
森　重恭
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/321,132 priority Critical patent/US10381396B2/en
Publication of WO2016002562A1 publication Critical patent/WO2016002562A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/30—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from X-rays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Definitions

  • the present invention relates to an imaging panel and an X-ray imaging apparatus.
  • An X-ray imaging apparatus that captures an X-ray image by an imaging panel including a plurality of pixel units is known.
  • irradiated X-rays are converted into electric charges by a photodiode such as an X-ray conversion film made of amorphous selenium (a-Se), for example.
  • the converted charge is read by operating a thin film transistor (hereinafter referred to as “TFT”) included in the pixel portion.
  • TFT thin film transistor
  • Patent Document 1 discloses a photoelectric conversion apparatus that constitutes an X-ray image detection apparatus.
  • the photodiode element includes a photoelectric conversion layer between the lower electrode and the upper electrode, and the photoelectric conversion layer is formed smaller inside the lower electrode and covers at least the pattern side wall surface of the photoelectric conversion layer. It describes that it has the protective film formed in this way.
  • An imaging panel of the present invention that solves the above problems includes a substrate, a plurality of TFTs formed on the substrate, a first insulating film formed to cover the TFTs, and the first insulating film.
  • a plurality of conversion elements that convert X-rays into electric charges, a second insulating film that covers the plurality of conversion elements and the first insulating film, and the second insulating film.
  • a bias wiring connected to the conversion element and supplying a bias voltage to the conversion element.
  • Each of the TFTs includes a gate electrode, a gate insulating film provided in an upper layer or a lower layer of the gate electrode, a semiconductor active layer facing the gate electrode in the thickness direction with the gate insulating film interposed therebetween, and the semiconductor active
  • a source electrode electrically connected to the layer
  • a drain electrode electrically connected to the semiconductor active layer and spaced apart from the source electrode.
  • the plurality of conversion elements include a first semiconductor layer electrically connected to the drain electrode through a first contact hole formed in the first insulating film, and a first semiconductor layer on the first semiconductor layer.
  • an electrode connected to the bias wiring through a second contact hole formed in this manner. In the second contact hole, the area of the region where the photosensitive resin layer is opened is formed smaller than the area of the region where the second insulating film is opened.
  • the imaging panel and the X-ray imaging apparatus it is possible to suppress signal delay and signal transmission failure by suppressing the thinning of the bias wiring or the occurrence of disconnection.
  • FIG. 1 is a schematic diagram illustrating an X-ray imaging apparatus according to an embodiment.
  • FIG. 2 is a schematic diagram illustrating a schematic configuration of the imaging panel illustrated in FIG. 1.
  • FIG. 3 is a plan view of pixels of the imaging panel shown in FIG. 4A is a cross-sectional view of the pixel shown in FIG. 3 taken along line AA.
  • 4B is a cross-sectional view of the pixel shown in FIG. 3 taken along line BB.
  • FIG. 5 is an enlarged view of a main part showing the periphery of the contact hole in FIG. 4B.
  • FIG. 6 is a cross-sectional view taken along line AA and BB of the pixel in the manufacturing process of the gate electrode.
  • FIG. 7 is a cross-sectional view taken along the line AA and BB in the manufacturing process of the gate insulating film of the pixel shown in FIG.
  • FIG. 8 is an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the semiconductor active layer of the pixel shown in FIG.
  • FIG. 9 is an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the source electrode and the drain electrode of the pixel shown in FIG.
  • FIG. 10 is an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the photodiode of the pixel shown in FIG.
  • FIG. 11A and 11B are an AA sectional view and a BB sectional view in the manufacturing process of the second interlayer insulating film of the pixel shown in FIG. 12 is an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the photosensitive resin layer of the pixel shown in FIG.
  • FIG. 13 is an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the photosensitive resin and bias wiring of the pixel shown in FIG.
  • FIG. 14 is a cross-sectional view of a pixel of an imaging panel including a top gate type TFT in a modified example.
  • FIG. 15 is a cross-sectional view of a pixel of an imaging panel including a TFT having an etch stopper layer in a modified example.
  • An imaging panel includes a substrate, a plurality of TFTs formed on the substrate, a first insulating film formed to cover the TFTs, and the first insulating film.
  • a plurality of conversion elements formed to convert X-rays into electric charge; a second insulation film formed over the plurality of conversion elements and the first insulation film; and the second insulation film A photosensitive resin layer formed; and a bias wiring connected to the conversion element and supplying a bias voltage to the conversion element.
  • Each of the TFTs includes a gate electrode, a gate insulating film provided in an upper layer or a lower layer of the gate electrode, a semiconductor active layer facing the gate electrode in the thickness direction with the gate insulating film interposed therebetween, and the semiconductor active
  • a source electrode electrically connected to the layer
  • a drain electrode electrically connected to the semiconductor active layer and spaced apart from the source electrode.
  • the plurality of conversion elements include a first semiconductor layer electrically connected to the drain electrode through a first contact hole formed in the first insulating film, and a first semiconductor layer on the first semiconductor layer.
  • an electrode connected to the bias wiring through a second contact hole formed in this manner. In the second contact hole, the area of the region where the photosensitive resin layer is opened is formed smaller than the area of the region where the second insulating film is opened (first configuration).
  • the second contact hole is formed through the second insulating film and the photosensitive resin layer, and the area of the region where the photosensitive resin layer is opened is the second insulating film. Is formed smaller than the area of the opened region. Therefore, the portion where the second insulating film is opened does not appear as a step on the inner side surface of the second contact hole. Therefore, only the step of the portion where the photosensitive resin layer is opened exists at the peripheral edge of the opening of the second contact hole, and disconnection or thinning of the bias wiring in the second contact hole is suppressed. As a result, the occurrence of signal delay of the bias signal or signal transmission failure can be suppressed.
  • the third configuration may include a bottom-gate TFT in which the gate insulating film is provided on the gate electrode in the first or second configuration.
  • the fourth configuration may further include an etch stopper layer formed on the semiconductor active layer in the third configuration.
  • the fifth configuration may include a top gate type TFT in which the gate insulating film is provided below the gate electrode in the first or second configuration.
  • An X-ray imaging apparatus controls an imaging panel having first to fifth configurations and a gate voltage of each of a plurality of TFTs according to the charges converted by the conversion element. And a control unit that reads out the data signal (sixth configuration).
  • FIG. 1 is a schematic diagram illustrating an X-ray imaging apparatus according to an embodiment.
  • the X-ray imaging apparatus 1 includes an imaging panel 10 and a control unit 20.
  • the subject S is irradiated with X-rays from the X-ray source 30, and the X-ray transmitted through the subject S is converted into fluorescence (hereinafter referred to as scintillation light) by the scintillator 10 ⁇ / b> A disposed on the upper part of the imaging panel 10.
  • the X-ray imaging apparatus 1 acquires an X-ray image by imaging scintillation light with the imaging panel 10 and the control unit 20.
  • FIG. 2 is a schematic diagram illustrating a schematic configuration of the imaging panel 10.
  • the imaging panel 10 includes a plurality of gate lines 11 and a plurality of data lines 12 that intersect with the plurality of gate lines 11.
  • the imaging panel 10 has a plurality of pixels 13 defined by gate lines 11 and data lines 12.
  • FIG. 2 shows an example having 16 (4 rows and 4 columns) pixels 13, the number of pixels in the imaging panel 10 is not limited to this.
  • Each pixel 13 is provided with a TFT 14 connected to the gate line 11 and the data line 12 and a photodiode 15 connected to the TFT 14. Although not shown in FIG. 2, each pixel 13 is provided with a bias wiring 16 (see FIG. 3) for supplying a bias voltage to the photodiode 15 in substantially parallel to the data line 12.
  • each pixel 13 the scintillation light obtained by converting the X-ray transmitted through the subject S is converted by the photodiode 15 into an electric charge corresponding to the light amount.
  • Each gate line 11 in the imaging panel 10 is sequentially switched to a selected state by the gate control unit 20A, and the TFT 14 connected to the selected gate line 11 is turned on.
  • the TFT 14 is turned on, a data signal corresponding to the electric charge converted by the photodiode 15 is output to the data line 12.
  • FIG. 3 is a plan view of the pixel 13 of the imaging panel 10 shown in FIG. 4A is a cross-sectional view taken along line AA of the pixel 13 shown in FIG. 3, and FIG. 4B is a cross-sectional view taken along line BB of the pixel 13 shown in FIG.
  • the pixel 13 is formed on the substrate 40.
  • the substrate 13 is an insulating substrate such as a glass substrate, a silicon substrate, a heat-resistant plastic substrate, or a resin substrate.
  • a resin substrate such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), acrylic, polyimide, or the like may be used as the plastic substrate or the resin substrate.
  • the TFT 14 includes a gate electrode 141, a semiconductor active layer 142 disposed on the gate electrode 141 via the gate insulating film 41, and a source electrode 143 and a drain electrode 144 connected to the semiconductor active layer 142.
  • the gate electrode 141 is formed in contact with one surface in the thickness direction of the substrate 40 (hereinafter referred to as a main surface).
  • the gate electrode 141 is made of, for example, a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or an alloy thereof. Alternatively, these metal nitrides are used. Further, the gate electrode 141 may be formed by stacking a plurality of metal films, for example. In the present embodiment, the gate electrode 141 has a stacked structure in which a metal film made of aluminum and a metal film made of titanium are stacked in this order.
  • the gate insulating film 41 is formed on the substrate 40 and covers the gate electrode 141.
  • the gate insulating film 41 includes, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiO x N y ) (x> y), silicon nitride oxide (SiN x O y ) (x> y ) Etc. may be used.
  • the gate insulating film 41 may have a stacked structure in order to prevent diffusion of impurities and the like from the substrate 40.
  • the lower layer side silicon nitride (SiN x), or using such a silicon nitride oxide (SiN x O y) (x > y), on the upper side, silicon oxide (SiO x), or silicon oxynitride (SiO x N y ) (x> y) or the like may be used.
  • a rare gas element such as argon may be included in the reaction gas and mixed into the insulating film.
  • the gate insulating film 41 has a silicon nitride film with a thickness of 100 nm to 400 nm formed using SiH 4 and NH 3 as a reaction gas on the lower layer side, and an oxide film with a thickness of 50 to 100 nm on the upper layer side. It has a laminated structure in which a silicon film is formed.
  • the semiconductor active layer 142 is formed in contact with the gate insulating film 41.
  • the semiconductor active layer 142 is made of an oxide semiconductor.
  • the oxide semiconductor include InGaO 3 (ZnO) 5 , magnesium zinc oxide (Mg x Zn 1-x O), cadmium zinc oxide (Cd x Zn 1-x O), cadmium oxide (CdO), or indium ( An amorphous oxide semiconductor containing In), gallium (Ga), and zinc (Zn) in a predetermined ratio may be used.
  • the semiconductor active layer 142 is made of ZnO amorphous to which one or more impurity elements of Group 1 element, Group 13 element, Group 14 element, Group 15 element, and Group 17 element are added. ) State or a polycrystalline state may be used. Alternatively, a microcrystalline state in which an amorphous state and a polycrystalline state are mixed, or a state in which no impurity element is added may be used.
  • the source electrode 143 and the drain electrode 144 are formed in contact with the semiconductor active layer 142 and the gate insulating film 41 as shown in FIGS. 4A and 4B. As shown in FIG. 3, the source electrode 143 is connected to the data line 12. As shown in FIG. 4A, the drain electrode 144 is connected to the photodiode 15 via the first contact hole CH1. The source electrode 143, the data line 12, and the drain electrode 144 are formed on the same layer.
  • the source electrode 143, the data line 12, and the drain electrode 144 are, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), etc. These metals or their alloys, or these metal nitrides.
  • indium tin oxide ITO
  • indium zinc oxide IZO
  • indium tin oxide containing silicon oxide ITO
  • indium oxide ITO
  • tin oxide SnO 2
  • zinc oxide ZnO
  • a light-transmitting material such as titanium nitride, and a combination of them may be used as appropriate.
  • the source electrode 143, the data line 12, and the drain electrode 144 may be formed by stacking a plurality of metal films, for example.
  • the source electrode 143, the data line 12, and the drain electrode 144 have a laminated structure in which a metal film made of titanium, a metal film made of aluminum, and a metal film made of titanium are laminated in this order. Have.
  • the first interlayer insulating film 42 covers the semiconductor active layer 142, the source electrode 143, the data line 12, and the drain electrode 144.
  • the first interlayer insulating film 42 may have a single layer structure made of silicon oxide (SiO 2 ) or silicon nitride (SiN), or may have a stacked structure in which silicon nitride (SiN) and silicon oxide (SiO 2 ) are stacked in this order. .
  • the photodiode 15 is formed on the first interlayer insulating film 42 in contact with the drain electrode 144.
  • the photodiode 15 includes at least a first semiconductor layer having a first conductivity type and a second semiconductor layer having a second conductivity type opposite to the first conductivity type.
  • the photodiode 15 includes an n-type amorphous silicon layer 151 (first semiconductor layer), an intrinsic amorphous silicon layer 152, and a p-type amorphous silicon layer 153 (second semiconductor layer). ).
  • the n-type amorphous silicon layer 151 is made of amorphous silicon doped with an n-type impurity (for example, phosphorus).
  • the n-type amorphous silicon layer 151 is formed in contact with the drain electrode 144.
  • the thickness of the n-type amorphous silicon layer 151 is, for example, 20 to 100 nm.
  • the intrinsic amorphous silicon layer 152 is made of intrinsic amorphous silicon.
  • the intrinsic amorphous silicon layer 152 is formed in contact with the n-type amorphous silicon layer 151.
  • the thickness of the intrinsic amorphous silicon layer is, for example, 200 to 2000 nm.
  • the p-type amorphous silicon layer 153 is made of amorphous silicon doped with a p-type impurity (for example, boron).
  • the p-type amorphous silicon layer 153 is formed in contact with the intrinsic amorphous silicon layer 152.
  • the thickness of the p-type amorphous silicon layer 153 is, for example, 10 to 50 nm.
  • the drain electrode 144 functions as a drain electrode of the TFT 14 and also functions as a lower electrode of the photodiode 15.
  • the drain electrode 144 also functions as a reflective film that reflects the scintillation light transmitted through the photodiode 15 toward the photodiode 15.
  • the electrode 43 is formed on the photodiode 15 and functions as an upper electrode of the photodiode 15.
  • the electrode 43 is made of, for example, indium zinc oxide (IZO).
  • the second interlayer insulating film 44 is formed in contact with the first interlayer insulating film 42 and the electrode 43.
  • the second interlayer insulating film 44 may have a single layer structure made of silicon oxide (SiO 2 ) or silicon nitride (SiN), or a stacked structure in which silicon nitride (SiN) and silicon oxide (SiO 2 ) are stacked in this order. But you can.
  • the photosensitive resin layer 45 is formed on the second interlayer insulating film 44.
  • the photosensitive resin layer 45 is made of an organic resin material or an inorganic resin material.
  • the bias wiring 16 is formed on the photosensitive resin layer 45 substantially in parallel with the data line 12. Specifically, as shown in FIGS. 4A and 4B, the bias wiring 16 is formed on the photosensitive resin layer 45 so as to overlap the TFT 14 and in the vicinity of the edge portion on the data line 12 side of the photodiode 15. ing.
  • the bias wiring 16 is connected to the voltage control unit 20D (see FIG. 1). 4B, the bias wiring 16 is connected to the electrode 43 through the second contact hole CH2, and applies the bias voltage input from the voltage control unit 20D to the electrode 43.
  • the bias wiring 16 has, for example, a stacked structure in which indium zinc oxide (IZO) and molybdenum (Mo) are stacked.
  • FIG. 5 is an enlarged view of an essential part showing the periphery of the second contact hole CH2 in FIG. 4B in an enlarged manner.
  • the area of the opening of the second interlayer insulating film 44 (the area indicated by a1 in FIG. 5) is equal to the area of the opening of the photosensitive resin layer 45 (the area indicated by a2 in FIG. 5). It is larger than the area. Therefore, the opening peripheral edge portion 44 a of the opening portion of the second interlayer insulating film 44 is completely covered with the opening peripheral edge portion 45 a of the opening portion of the photosensitive resin layer 45. In other words, the inner side surface CH2a of the second contact hole CH2 is covered with the photosensitive resin layer 45.
  • a protective layer 50 is formed on the imaging panel 10, that is, on the photosensitive resin layer 45 so as to cover the bias wiring 16, and the scintillator 10A is formed on the protective layer 50. Is provided.
  • the control unit 20 includes a gate control unit 20A, a signal reading unit 20B, an image processing unit 20C, a voltage control unit 20D, and a timing control unit 20E.
  • a plurality of gate lines 11 are connected to the gate control unit 20A as shown in FIG.
  • the gate control unit 20 ⁇ / b> A applies a predetermined gate voltage to the TFT 14 included in the pixel 13 connected to the gate line 11 via the gate line 11.
  • a plurality of data lines 12 are connected to the signal reading unit 20B.
  • the signal reading unit 20 ⁇ / b> B reads a data signal corresponding to the electric charge converted by the photodiode 15 included in the pixel 13 through each data line 12.
  • the signal reading unit 20B generates an image signal based on the data signal and outputs it to the image processing unit 20C.
  • the image processing unit 20C generates an X-ray image based on the image signal output from the signal reading unit 20B.
  • the voltage control unit 20 ⁇ / b> D is connected to the bias wiring 16.
  • the voltage control unit 20 ⁇ / b> D applies a predetermined bias voltage to the bias wiring 16. Thereby, a bias voltage is applied to the photodiode 15 via the electrode 43 connected to the bias wiring 16.
  • the timing control unit 20E controls the operation timing of the gate control unit 20A, the signal reading unit 20B, and the voltage control unit 20D.
  • the gate control unit 20A selects one gate line 11 from the plurality of gate lines 11 based on the control signal from the timing control unit 20E.
  • the gate control unit 20A applies a predetermined gate voltage to the TFT 14 included in the pixel 13 connected to the gate line 11 via the selected gate line 11.
  • the signal reading unit 20B selects one data line 12 from the plurality of data lines 12 based on the control signal from the timing control unit 20E.
  • the signal readout unit 20B reads out a data signal corresponding to the electric charge converted by the photodiode 15 in the pixel 13 through the selected data line 12.
  • the pixel 13 from which the data signal is read is connected to the data line 12 selected by the signal reading unit 20B, and is connected to the gate line 11 selected by the gate control unit 20A.
  • the timing control unit 20E outputs a control signal to the voltage control unit 20D, for example, when X-rays are irradiated from the X-ray source 30. Based on this control signal, the voltage controller 20 ⁇ / b> D applies a predetermined bias voltage to the electrode 43.
  • X-rays are emitted from the X-ray source 30.
  • the timing control unit 20E outputs a control signal to the voltage control unit 20D.
  • a signal indicating that X-rays are emitted from the X-ray source 30 is output from the control device that controls the operation of the X-ray source 30 to the timing control unit 20E.
  • the timing control unit 20E outputs a control signal to the voltage control unit 20D.
  • the voltage control unit 20D applies a predetermined voltage (bias voltage) to the bias wiring 16 based on a control signal from the timing control unit 20E.
  • the X-rays irradiated from the X-ray source 30 pass through the subject S and enter the scintillator 10A.
  • the X-rays incident on the scintillator 10A are converted into fluorescence (scintillation light), and the scintillation light enters the imaging panel 10.
  • the scintillation light When the scintillation light is incident on the photodiode 15 provided in each pixel 13 in the imaging panel 10, the scintillation light is converted by the photodiode 15 into an electric charge according to the amount of the scintillation light.
  • a data signal corresponding to the electric charge converted by the photodiode 15 is transmitted to the data line when the TFT 14 is turned on by a gate voltage (positive voltage) output from the gate control unit 20A through the gate line 11. 12 is read by the signal reading unit 20B. An X-ray image corresponding to the read data signal is generated by the image processing unit 20C.
  • 6 to 13 are an AA sectional view and a BB sectional view of the pixel 13 in each manufacturing process of the imaging panel 10.
  • a metal film in which aluminum and titanium are laminated is formed on the substrate 40 by sputtering or the like. Then, the metal film is patterned by photolithography to form the gate electrode 141 and the gate line 11.
  • the thickness of this metal film is, for example, 300 nm.
  • a gate made of silicon oxide (SiO x ), silicon nitride (SiN x ), or the like is formed on the substrate 40 so as to cover the gate electrode 141 by plasma CVD or sputtering.
  • An insulating film 41 is formed.
  • the thickness of the gate insulating film 41 is, for example, 20 to 150 nm.
  • an oxide semiconductor is formed on the gate insulating film 41 by, for example, sputtering, and the semiconductor active layer 142 is formed by patterning the oxide semiconductor by photolithography.
  • heat treatment may be performed in an atmosphere (for example, in the air) containing oxygen at a high temperature (for example, 350 ° C. or higher). In this case, oxygen defects in the semiconductor active layer 142 can be reduced.
  • the thickness of the semiconductor active layer 142 is, for example, 30 to 100 nm.
  • a metal film in which titanium, aluminum, and titanium are laminated in this order is formed on the gate insulating film 41 and the semiconductor active layer 142 by sputtering or the like.
  • the source electrode 143, the data line 12, and the drain electrode 144 are formed by patterning the metal film by photolithography.
  • the thicknesses of the source electrode 143, the data line 12, and the drain electrode 144 are, for example, 50 to 500 nm.
  • the etching process may be either dry etching or wet etching, but is suitable when the area of the substrate 40 is large. As a result, a bottom gate type TFT 14 is formed.
  • the first interlayer insulating film 42 made of silicon oxide (SiO 2 ) or silicon nitride (SiN) is formed on the source electrode 143, the data line 12, and the drain electrode 144, for example, by plasma CVD. Then, heat treatment at about 350 ° C. is applied to the entire surface of the substrate 40, and the first interlayer insulating film 42 is patterned by photolithography to form the first contact hole CH1.
  • the n-type amorphous silicon layer 151, the intrinsic amorphous silicon layer 152, and the p-type amorphous material are formed on the first interlayer insulating film 42 and the drain electrode 144 by sputtering or the like.
  • the silicon layers 153 are formed in this order.
  • the drain electrode 144 and the n-type amorphous silicon layer 151 are electrically connected through the first contact hole CH1.
  • the photodiode 15 is formed by patterning by photolithography and dry etching.
  • indium zinc oxide IZO
  • sputtering or the like patterned by a photolithography method to form the electrode 43.
  • a silicon oxide (SiO 2 ) or silicon nitride (SiN) film is formed on the first interlayer insulating film 42 and the electrode 43 by a plasma CVD method or the like to form a second interlayer insulating film.
  • a film 44 is formed.
  • patterning is performed by a photolithography method to form an opening to be the second contact hole CH2 on the electrode 43.
  • a photosensitive resin layer 45 is formed on the second interlayer insulating film 44 by forming a photosensitive resin and drying, and further, an opening is formed by a photolithography method. To do. Thereby, the second contact hole CH2 penetrating the second interlayer insulating film 44 and the photosensitive resin layer 45 is obtained.
  • a metal film in which indium zinc oxide (IZO) and molybdenum (Mo) are stacked is formed on the photosensitive resin layer 45 by sputtering or the like, and a pattern is formed by photolithography. To form the bias wiring 16.
  • IZO indium zinc oxide
  • Mo molybdenum
  • the second contact hole CH2 is formed through the second interlayer insulating film 44 and the photosensitive resin layer 45. Then, as shown in FIG. 5, the area of the region a2 in which the photosensitive resin layer 45 is opened is formed smaller than the area of the region a1 in which the second interlayer insulating film 44 is opened. Therefore, the step b1 formed by the opening peripheral edge portion 44a of the portion where the second interlayer insulating film 44 is opened does not affect the shape of the side surface CH2a inside the second contact hole CH2. This is because the opening peripheral portion 44a where the second interlayer insulating film 44 is opened is completely covered with the opening peripheral portion 45a where the photosensitive resin layer 45 is open. That is, only the step b2 due to the opening peripheral edge 45a of the photosensitive resin layer 45 affects the shape of the side surface CH2a of the second contact hole CH2.
  • the disconnection or thinning of the bias wiring in the second contact hole CH2 is suppressed compared to the case where the shape of the side surface CH2a of the second contact hole CH2 is affected by both the steps b1 and b2. Is done. As a result, the occurrence of signal delay of the bias signal or signal transmission failure can be suppressed.
  • the imaging panel 10 includes the bottom gate type TFT 14
  • the TFT 14 may be a top gate type TFT.
  • the semiconductor active layer 142 made of an oxide semiconductor is formed on the substrate 40.
  • the source electrode 143, the data line 12, and the drain electrode 144 in which titanium, aluminum, and titanium are laminated in this order are formed on the substrate 40 and the semiconductor active layer 142.
  • a gate insulating film 41 made of silicon oxide (SiO x ) or silicon nitride (SiN x ) is formed on the semiconductor active layer 142, the source electrode 143, the data line 12, and the drain electrode 144. Thereafter, a gate electrode 141 and a gate line 11 in which aluminum and titanium are stacked are formed on the gate insulating film 41.
  • a first interlayer insulating film 42 is formed on the gate insulating film 41 so as to cover the gate electrode 141, and a first contact hole CH1 penetrating to the drain electrode 144 is formed.
  • the photodiode 15 may be formed on the first interlayer insulating film 42 and the drain electrode 144.
  • silicon oxide is formed by, for example, plasma CVD or the like. (SiO 2 ) is deposited on the semiconductor active layer 142. Thereafter, patterning is performed by a photolithography method to form an etch stopper layer 145. Then, after forming the etch stopper layer 145, the source electrode 143, the data line 12, and the drain electrode 144 in which titanium, aluminum, and titanium are laminated in this order are formed on the semiconductor active layer 142 and the etch stopper layer 145. do it.
  • the present invention is useful for an imaging panel and an X-ray imaging apparatus.

Abstract

本発明は、撮像パネル及びＸ線撮像装置において、バイアス配線の薄膜化又は断線の発生を抑制することにより、信号の遅延や信号の伝達不良を抑制することを目的とする。 フォトダイオード（１５）の電極（４３）とバイアス配線（１６）とを電気的に接続する第２コンタクトホール（ＣＨ２）は、第２層間絶縁膜（４４）及び感光性樹脂層（４５）を貫通して形成されている。第２コンタクトホール（ＣＨ２）において、感光性樹脂層（４５）が開口した領域（ａ２）の面積は、第２層間絶縁膜（４４）が開口した領域（ａ１）の面積よりも小さく形成されている。

Description

撮像パネル及びＸ線撮像装置
　本発明は、撮像パネル及びＸ線撮像装置に関する。
　複数の画素部を備える撮像パネルにより、Ｘ線画像を撮影するＸ線撮像装置が知られている。このようなＸ線撮像装置においては、例えば、非結晶セレン（ａ－Ｓｅ）からなるＸ線変換膜等のフォトダイオードにより、照射されたＸ線が電荷に変換される。変換された電荷は、画素部が備える薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」とも称する。）を動作させることにより、読み出される。このようにして電荷が読み出されることにより、Ｘ線画像が得られる。
　このようなＸ線撮像装置として、特許文献１には、Ｘ線画像検出装置を構成する光電変換装置が開示されている。この光電変換装置では、フォトダイオード素子が、下部電極と上部電極との間に光電変換層を備え、かつ光電変換層は下部電極より内側に小さく形成され、少なくとも光電変換層のパターン側壁面を覆うように形成された保護膜を有すると記載されている。
特開２０１４－７８６５１号公報
　ところで、特許文献１に開示されたコンタクトホールでは、コンタクトホールの開口周縁部に、上記保護膜が開口した部分と、その上層に形成された第２の保護膜が開口した部分の、２段階の段差が存在することとなる。そのため、コンタクトホールの開口周縁部を覆ってバイアス配線を形成すると、段差部においてバイアス配線が薄膜化し、断線等が生じやすくなる。そして、その結果、バイアス信号の信号遅延又は信号の伝達不良が発生する虞がある。
　本発明は、撮像パネル及びＸ線撮像装置において、バイアス配線の薄膜化又は断線の発生を抑制することにより、信号の遅延や信号の伝達不良を抑制することを目的とする。
　上記の課題を解決する本発明の撮像パネルは、基板と、前記基板上に形成された複数のＴＦＴと、前記ＴＦＴを覆って形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、Ｘ線を電荷に変換する、複数の変換素子と、前記複数の変換素子及び前記第１の絶縁膜を覆って形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された感光性樹脂層と、前記変換素子に接続され、前記変換素子にバイアス電圧を供給するバイアス配線と、を備える。前記ＴＦＴの各々は、ゲート電極と、ゲート電極の上層又は下層に設けられたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ゲート電極と厚さ方向に対向する半導体活性層と、前記半導体活性層と電気的に接続されたソース電極と、前記半導体活性層と電気的に接続され且つ前記ソース電極と離間して設けられたドレイン電極と、を含む。前記複数の変換素子は、前記第１の絶縁膜に形成された第１のコンタクトホールを介して前記ドレイン電極と電気的に接続された第１の半導体層と、前記第１の半導体層上に設けられ、前記第１の導電型と反対の導電型を有する第２の半導体層と、前記第２の半導体層上に設けられると共に、前記第２の絶縁膜及び前記感光性樹脂層を貫通して形成された第２のコンタクトホールを介して前記バイアス配線に接続された電極と、を含む。第２のコンタクトホールにおいて、前記感光性樹脂層が開口した領域の面積は前記第２の絶縁膜が開口した領域の面積よりも小さく形成されている。
　本発明によれば、撮像パネル及びＸ線撮像装置において、バイアス配線の薄膜化又は断線の発生を抑制することにより、信号遅延や信号の伝達不良を抑制することができる。
図１は、実施形態におけるＸ線撮像装置を示す模式図である。 図２は、図１に示す撮像パネルの概略構成を示す模式図である。 図３は、図２に示す撮像パネルの画素の平面図である。 図４Ａは、図３に示す画素をＡ－Ａ線で切断した断面図である。 図４Ｂは、図３に示す画素をＢ－Ｂ線で切断した断面図である。 図５は、図４Ｂにおけるコンタクトホール周辺を示す要部拡大図である。 図６は、ゲート電極の製造工程における画素のＡ－Ａ断面図とＢ－Ｂ断面図である。 図７は、図３に示す画素のゲート絶縁膜の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図８は、図３に示す画素の半導体活性層の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図９は、図３に示す画素のソース電極及びドレイン電極の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図１０は、図３に示す画素のフォトダイオードの製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図１１は、図３に示す画素の第２層間絶縁膜の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図１２は、図３に示す画素の感光性樹脂層の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図１３は、図３に示す画素の感光性樹脂及びバイアス配線の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図１４は、変形例における、トップゲート型のＴＦＴを備える撮像パネルの画素の断面図である。 図１５は、変形例における、エッチストッパ層を有するＴＦＴを備える撮像パネルの画素の断面図である。
　本発明の一実施形態に係る撮像パネルは、基板と、前記基板上に形成された複数のＴＦＴと、前記ＴＦＴを覆って形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、Ｘ線を電荷に変換する、複数の変換素子と、前記複数の変換素子及び前記第１の絶縁膜を覆って形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された感光性樹脂層と、前記変換素子に接続され、前記変換素子にバイアス電圧を供給するバイアス配線と、を備える。前記ＴＦＴの各々は、ゲート電極と、ゲート電極の上層又は下層に設けられたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ゲート電極と厚さ方向に対向する半導体活性層と、前記半導体活性層と電気的に接続されたソース電極と、前記半導体活性層と電気的に接続され且つ前記ソース電極と離間して設けられたドレイン電極と、を含む。前記複数の変換素子は、前記第１の絶縁膜に形成された第１のコンタクトホールを介して前記ドレイン電極と電気的に接続された第１の半導体層と、前記第１の半導体層上に設けられ、前記第１の導電型と反対の導電型を有する第２の半導体層と、前記第２の半導体層上に設けられると共に、前記第２の絶縁膜及び前記感光性樹脂層を貫通して形成された第２のコンタクトホールを介して前記バイアス配線に接続された電極と、を含む。第２のコンタクトホールにおいて、前記感光性樹脂層が開口した領域の面積は前記第２の絶縁膜が開口した領域の面積よりも小さく形成されている（第１の構成）。
　第１の構成によれば、第２のコンタクトホールが第２の絶縁膜及び感光性樹脂層を貫通して形成され、且つ、感光性樹脂層が開口した領域の面積は前記第２の絶縁膜が開口した領域の面積よりも小さく形成されている。そのため、第２の絶縁膜が開口した部分は、第２のコンタクトホールの内側側面において段差として現れない。よって、第２のコンタクトホールの開口周縁部には、感光性樹脂層が開口した部分の段差のみが存在することとなり、第２のコンタクトホールにおけるバイアス配線の断線や薄膜化が抑制される。そして、その結果、バイアス信号の信号遅延又は信号の伝達不良が発生を抑制することができる。
　第２の構成は、第１の構成において、前記第２のコンタクトホールにおいて、前記第２の絶縁膜の開口周縁部は前記感光性樹脂層で覆われていることが好ましい。
　第３の構成は、第１又は第２の構成において、前記ゲート絶縁膜が前記ゲート電極の上層に設けられた、ボトムゲート型のＴＦＴを備えていてもよい。
　第４の構成は、第３の構成において、さらに、前記半導体活性層上に形成されたエッチストッパ層を備えていてもよい。
　第５の構成は、第１又は第２の構成において、前記ゲート絶縁膜が前記ゲート電極の下層に設けられた、トップゲート型のＴＦＴを備えていてもよい。
　本発明の一実施形態に係るＸ線撮像装置は、第１～第５の構成の撮像パネルと、複数のＴＦＴの各々のゲート電圧を制御して、前記変換素子によって変換された電荷に応じたデータ信号を読み出す制御部と、を備える（第６の構成）。
　以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
　（構成）
　図１は、実施形態におけるＸ線撮像装置を示す模式図である。Ｘ線撮像装置１は、撮像パネル１０と、制御部２０とを備える。被写体Ｓに対しＸ線源３０からＸ線が照射され、被写体Ｓを透過したＸ線が、撮像パネル１０の上部に配置されたシンチレータ１０Ａによって蛍光（以下、シンチレーション光）に変換される。Ｘ線撮像装置１は、シンチレーション光を撮像パネル１０及び制御部２０によって撮像することにより、Ｘ線画像を取得する。
　図２は、撮像パネル１０の概略構成を示す模式図である。図２に示すように、撮像パネル１０には、複数のゲート線１１と、複数のゲート線１１と交差する複数のデータ線１２とが形成されている。撮像パネル１０は、ゲート線１１とデータ線１２とで規定される複数の画素１３を有する。図２では、１６個（４行４列）の画素１３を有する例を示しているが、撮像パネル１０における画素数はこれに限定されない。
　各画素１３には、ゲート線１１とデータ線１２とに接続されたＴＦＴ１４と、ＴＦＴ１４に接続されたフォトダイオード１５とが設けられている。また、図２において図示を省略するが、各画素１３には、フォトダイオード１５にバイアス電圧を供給するバイアス配線１６（図３参照）がデータ線１２と略平行に配置されている。
　各画素１３において、被写体Ｓを透過したＸ線を変換したシンチレーション光を、フォトダイオード１５により、その光量に応じた電荷に変換する。
　撮像パネル１０における各ゲート線１１は、ゲート制御部２０Ａによって順次選択状態に切り替えられ、選択状態のゲート線１１に接続されたＴＦＴ１４がオン状態となる。ＴＦＴ１４がオン状態になると、フォトダイオード１５によって変換された電荷に応じたデータ信号がデータ線１２に出力される。
　次に、画素１３の具体的な構成について説明する。図３は、図２に示す撮像パネル１０の画素１３の平面図である。また、図４Ａは、図３に示す画素１３をＡ－Ａ線で切断した断面図であり、図４Ｂは、図３に示す画素１３をＢ－Ｂ線で切断した断面図である。
　図４Ａ及び図４Ｂに示すように、画素１３は、基板４０の上に形成されている。基板１３は、例えば、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板、又は樹脂基板等、絶縁性を有する基板である。特に、プラスチック基板又は樹脂基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等を用いてもよい。
　ＴＦＴ１４は、ゲート電極１４１と、ゲート絶縁膜４１を介してゲート電極１４１の上に配置された半導体活性層１４２と、半導体活性層１４２に接続されたソース電極１４３及びドレイン電極１４４とを備える。
　ゲート電極１４１は、基板４０の厚さ方向一方の面（以下、主面）に接して形成されている。ゲート電極１４１は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、又はこれらの合金、若しくはこれら金属窒化物からなる。また、ゲート電極１４１は、例えば、複数の金属膜を積層したものであってもよい。本実施形態では、ゲート電極１４１は、アルミニウムからなる金属膜と、チタンからなる金属膜とがこの順番で積層された積層構造を有する。
　ゲート絶縁膜４１は、図４Ａに示すように、基板４０上に形成され、ゲート電極１４１を覆う。ゲート絶縁膜４１は、例えば、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を用いてもよい。
　なお、基板４０からの不純物等の拡散を防止するため、ゲート絶縁膜４１を積層構造にしてもよい。例えば、下層側に、窒化珪素（ＳｉＮｘ）、又は窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を用い、上層側に、酸化珪素（ＳｉＯｘ）、又は酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）等を用いてもよい。さらに、低い成膜温度でゲートリーク電流の少ない緻密なゲート絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませて絶縁膜中に混入させてもよい。本実施形態では、ゲート絶縁膜４１は、下層側には、ＳｉＨ４、ＮＨ３を反応ガスとして形成される膜厚１００ｎｍ～４００ｎｍの窒化珪素膜、上層側には、膜厚５０～１００ｎｍの酸化珪素膜が形成された積層構造を有する。
　図４Ａに示すように、半導体活性層１４２は、ゲート絶縁膜４１に接して形成されている。半導体活性層１４２は、酸化物半導体からなる。酸化物半導体は、例えば、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）、酸化カドミウム（ＣｄＯ）、又は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体等を用いてもよい。また、半導体活性層１４２は、１族元素、１３族元素、１４族元素、１５族元素、及び１７族元素等のうちの一種又は複数種の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態のものを用いてもよいし、多結晶状態のものを用いてもよい。また、非晶質状態と多結晶状態が混在する微結晶状態のもの、又は不純物元素が何も添加されていないものを用いてもよい。
　ソース電極１４３及びドレイン電極１４４は、図４Ａ及び図４Ｂに示すように、半導体活性層１４２及びゲート絶縁膜４１に接して形成されている。図３に示すように、ソース電極１４３は、データ線１２に接続されている。ドレイン電極１４４は、図４Ａに示すように、第１コンタクトホールＣＨ１を介してフォトダイオード１５に接続されている。ソース電極１４３、データ線１２、ドレイン電極１４４は、同一層上に形成されている。
　ソース電極１４３、データ線１２、ドレイン電極１４４は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金、若しくはこれら金属窒化物からなる。また、ソース電極１４３、データ線１２、ドレイン電極１４４の材料として、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、窒化チタン等の透光性を有する材料及びそれらを適宜組み合わせたものを用いてもよい。
　ソース電極１４３、データ線１２、及びドレイン電極１４４は、例えば、複数の金属膜を積層したものであってもよい。本実施形態では、ソース電極１４３、データ線１２、及びドレイン電極１４４は、チタンからなる金属膜と、アルミニウムからなる金属膜と、チタンからなる金属膜とが、この順番で積層された積層構造を有する。
　図４Ａ及び図４Ｂに示すように、第１層間絶縁膜４２は、半導体活性層１４２、ソース電極１４３、データ線１２、ドレイン電極１４４を覆っている。第１層間絶縁膜４２は、酸化珪素（ＳｉＯ２）又は窒化珪素（ＳｉＮ）からなる単層構造でもよいし、窒化珪素（ＳｉＮ）、酸化珪素（ＳｉＯ２）をこの順に積層した積層構造でもよい。
　図４Ａ及び図４Ｂに示すように、フォトダイオード１５は、第１層間絶縁膜４２の上に、ドレイン電極１４４に接して形成されている。フォトダイオード１５は、少なくとも、第１の導電型を有する第１の半導体層と、第１の導電型とは反対の第２の導電型を有する第２の半導体層と、を含む。本実施形態では、フォトダイオード１５は、ｎ型非晶質シリコン層１５１（第１の半導体層）と、真性非晶質シリコン層１５２と、ｐ型非晶質シリコン層１５３（第２の半導体層）とを含む。
　ｎ型非晶質シリコン層１５１は、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンからなる。ｎ型非晶質シリコン層１５１は、ドレイン電極１４４に接して形成されている。ｎ型非晶質シリコン層１５１の厚みは、例えば、２０～１００ｎｍである。
　真性非晶質シリコン層１５２は、真性のアモルファスシリコンからなる。真性非晶質シリコン層１５２は、ｎ型非晶質シリコン層１５１に接して形成されている。真性非晶質シリコン層の厚みは、例えば、２００～２０００ｎｍである。
　ｐ型非晶質シリコン層１５３は、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンからなる。ｐ型非晶質シリコン層１５３は、真性非晶質シリコン層１５２に接して形成されている。ｐ型非晶質シリコン層１５３の厚みは、例えば、１０～５０ｎｍである。
　ドレイン電極１４４は、ＴＦＴ１４のドレイン電極として機能するとともに、フォトダイオード１５の下部電極として機能する。また、ドレイン電極１４４は、フォトダイオード１５を透過したシンチレーション光をフォトダイオード１５の方へ反射させる反射膜としても機能する。
　図４Ａ及び図４Ｂに示すように、電極４３は、フォトダイオード１５の上に形成され、フォトダイオード１５の上部電極として機能する。電極４３は、例えば、インジウム亜鉛酸化物（ＩＺＯ）からなる。
　第２層間絶縁膜４４は、第１層間絶縁膜４２と電極４３に接して形成されている。第２層間絶縁膜４４は、酸化珪素（ＳｉＯ２）、又は窒化珪素（ＳｉＮ）からなる単層構造でもよいし、窒化珪素（ＳｉＮ）と酸化珪素（ＳｉＯ２）とをこの順に積層した積層構造でもよい。
　感光性樹脂層４５は、第２層間絶縁膜４４の上に形成されている。感光性樹脂層４５は、有機樹脂材料、又は無機樹脂材料からなる。
　バイアス配線１６は、図３、図４Ａ及び図４Ｂに示すように、感光性樹脂層４５の上に、データ線１２と略平行に形成されている。具体的には、バイアス配線１６は、図４Ａ及び図４Ｂに示すように、感光性樹脂層４５の上において、ＴＦＴ１４の上に重なり、フォトダイオード１５におけるデータ線１２側のエッジ部分近傍に形成されている。バイアス配線１６は、電圧制御部２０Ｄ（図１参照）に接続されている。また、バイアス配線１６は、図４Ｂに示すように、第２コンタクトホールＣＨ２を介して電極４３に接続され、電圧制御部２０Ｄから入力されるバイアス電圧を電極４３に印加する。バイアス配線１６は、例えば、インジウム亜鉛酸化物（ＩＺＯ）とモリブデン（Ｍｏ）とを積層した積層構造を有する。
　図５は、図４Ｂにおいて、第２コンタクトホールＣＨ２の周辺を拡大して示した要部拡大図である。第２コンタクトホールＣＨ２においては、第２層間絶縁膜４４の開口した領域（図５においてａ１で示す領域）の面積が、感光性樹脂層４５の開口した領域（図５においてａ２で示す領域）の面積よりも大きくなっている。そのため、第２層間絶縁膜４４の開口した部分の開口周縁部４４ａは、感光性樹脂層４５の開口した部分の開口周縁部４５ａに完全に覆われることとなる。換言すると、第２コンタクトホールＣＨ２の内側の側面ＣＨ２ａは、感光性樹脂層４５で覆われている。
　図４Ａ及び図４Ｂに示すように、撮像パネル１０の上、すなわち、感光性樹脂層４５の上には、バイアス配線１６を覆うように保護層５０が形成され、保護層５０の上にシンチレータ１０Ａが設けられている。
　図１に戻り、制御部２０の構成について説明する。制御部２０は、ゲート制御部２０Ａと、信号読出部２０Ｂと、画像処理部２０Ｃと、電圧制御部２０Ｄと、タイミング制御部２０Ｅとを備える。
　ゲート制御部２０Ａには、図２に示すように、複数のゲート線１１が接続されている。ゲート制御部２０Ａは、ゲート線１１を介して、ゲート線１１に接続された画素１３が備えるＴＦＴ１４に所定のゲート電圧を印加する。
　信号読出部２０Ｂには、図２に示すように、複数のデータ線１２が接続されている。信号読出部２０Ｂは、各データ線１２を介して、画素１３が備えるフォトダイオード１５で変換された電荷に応じたデータ信号を読み出す。信号読出部２０Ｂは、データ信号に基づく画像信号を生成し、画像処理部２０Ｃに出力する。
　画像処理部２０Ｃは、信号読出部２０Ｂから出力された画像信号に基づいて、Ｘ線画像を生成する。
　電圧制御部２０Ｄは、バイアス配線１６に接続されている。電圧制御部２０Ｄは、所定のバイアス電圧をバイアス配線１６に印加する。これにより、バイアス配線１６に接続された電極４３を介してフォトダイオード１５にバイアス電圧が印加される。
　タイミング制御部２０Ｅは、ゲート制御部２０Ａ、信号読出部２０Ｂ及び電圧制御部２０Ｄの動作タイミングを制御する。
　ゲート制御部２０Ａは、タイミング制御部２０Ｅからの制御信号に基づいて、複数のゲート線１１から１つのゲート線１１を選択する。ゲート制御部２０Ａは、選択したゲート線１１を介して、当該ゲート線１１に接続された画素１３が備えるＴＦＴ１４に所定のゲート電圧を印加する。
　信号読出部２０Ｂは、タイミング制御部２０Ｅからの制御信号に基づいて、複数のデータ線１２から１つのデータ線１２を選択する。信号読出部２０Ｂは、選択したデータ線１２を介して、画素１３におけるフォトダイオード１５により変換された電荷に応じたデータ信号を読み出す。データ信号が読み出される画素１３は、信号読出部２０Ｂによって選択されたデータ線１２に接続され、且つ、ゲート制御部２０Ａによって選択されたゲート線１１に接続されている。
　タイミング制御部２０Ｅは、例えば、Ｘ線源３０からＸ線が照射されている場合に、電圧制御部２０Ｄに対して、制御信号を出力する。この制御信号に基づいて、電圧制御部２０Ｄは、電極４３に対して、所定のバイアス電圧を印加する。
　（Ｘ線撮像装置１０の動作）
　まず、Ｘ線源３０からＸ線が照射される。このとき、タイミング制御部２０Ｅは、制御信号を電圧制御部２０Ｄに出力する。具体的には、例えば、Ｘ線源３０からＸ線が照射されていることを示す信号が、Ｘ線源３０の動作を制御する制御装置からタイミング制御部２０Ｅに出力される。当該信号がタイミング制御部２０Ｅに入力された場合に、タイミング制御部２０Ｅは、制御信号を電圧制御部２０Ｄに出力する。電圧制御部２０Ｄは、タイミング制御部２０Ｅからの制御信号に基づいて、バイアス配線１６に所定の電圧（バイアス電圧）を印加する。
　Ｘ線源３０から照射されたＸ線は、被写体Ｓを透過し、シンチレータ１０Ａに入射する。シンチレータ１０Ａに入射したＸ線は蛍光（シンチレーション光）に変換され、撮像パネル１０にシンチレーション光が入射する。
　撮像パネル１０における各画素１３に設けられたフォトダイオード１５にシンチレーション光が入射すると、シンチレーション光は、フォトダイオード１５により、シンチレーション光の光量に応じた電荷に変換される。
　フォトダイオード１５によって変換された電荷に応じたデータ信号は、ゲート制御部２０Ａからゲート線１１を介して出力されるゲート電圧（プラスの電圧）によってＴＦＴ１４がＯＮ状態となっているときに、データ線１２を通じて信号読出部２０Ｂにより読み出される。読み出されたデータ信号に応じたＸ線画像が、画像処理部２０Ｃによって生成される。
　（撮像パネル１０の製造方法）
　次に、撮像パネル１０の製造方法について説明する。図６～図１３は、撮像パネル１０の各製造工程における画素１３のＡ－Ａ断面図とＢ－Ｂ断面図である。
　図６に示すように、基板４０の上に、スパッタリング等により、アルミニウムとチタンとを積層した金属膜を形成する。そして、フォトリソグラフィ法により、この金属膜をパターニングしてゲート電極１４１とゲート線１１とを形成する。この金属膜の厚さは、例えば、３００ｎｍである。
　次に、図７に示すように、基板４０の上に、プラズマＣＶＤ法、又はスパッタリング等により、ゲート電極１４１を覆うように、酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）等からなるゲート絶縁膜４１を形成する。ゲート絶縁膜４１の厚さは、例えば、２０～１５０ｎｍである。
　続いて、図８に示すように、ゲート絶縁膜４１の上に、例えば、スパッタリング等で酸化物半導体を成膜し、フォトリソグラフィ法により、酸化物半導体をパターニングすることで半導体活性層１４２を形成する。半導体活性層１４２を形成した後、高温（例えば、３５０℃以上）の酸素を含む雰囲気中（例えば、大気中）で熱処理してもよい。この場合、半導体活性層１４２における酸素欠陥を減少させることができる。半導体活性層１４２の厚さは、例えば、３０～１００ｎｍである。
　次に、図９に示すように、ゲート絶縁膜４１の上、及び半導体活性層１４２の上に、スパッタリング等により、チタンと、アルミニウムと、チタンとをこの順に積層した金属膜を形成する。そして、フォトリソグラフィ法により、この金属膜をパターニングすることにより、ソース電極１４３、データ線１２、ドレイン電極１４４を形成する。ソース電極１４３、データ線１２、ドレイン電極１４４の厚さは、例えば、５０～５００ｎｍである。なお、エッチング加工は、ドライエッチング又はウエットエッチングのどちらを採用してもよいが、基板４０の面積が大きい場合にはドライエッチングが適している。これにより、ボトムゲート型のＴＦＴ１４が形成される。
　続いて、ソース電極１４３、データ線１２、ドレイン電極１４４の上に、例えば、プラズマＣＶＤにより、酸化珪素（ＳｉＯ２）又は窒化珪素（ＳｉＮ）からなる第１層間絶縁膜４２を形成する。そして、基板４０の全面に３５０℃程度の熱処理を加え、フォトリソグラフィ法により第１層間絶縁膜４２をパターンニングして第１コンタクトホールＣＨ１を形成する。
　次に、図１０に示すように、第１層間絶縁膜４２及びドレイン電極１４４の上に、スパッタリング等により、ｎ型非晶質シリコン層１５１、真性非晶質シリコン層１５２、ｐ型非晶質シリコン層１５３の順に成膜する。このとき、第１コンタクトホールＣＨ１を介して、ドレイン電極１４４とｎ型非晶質シリコン層１５１とが電気的に接続される。そして、フォトリソグラフィ法によりパターンニングし、ドライエッチングすることによりフォトダイオード１５を形成する。
　続いて、第１層間絶縁膜４２及びフォトダイオード１５の上に、スパッタリング等により、インジウム亜鉛酸化物（ＩＺＯ）を成膜し、フォトリソグラフィ法によりパターンニングして電極４３を形成する。
　次に、図１１に示すように、第１層間絶縁膜４２及び電極４３の上に、プラズマＣＶＤ法等により、酸化珪素（ＳｉＯ２）又は窒化珪素（ＳｉＮ）を成膜して第２層間絶縁膜４４を形成する。そして、フォトリソグラフィ法によりパターンニングして、電極４３の上に第２コンタクトホールＣＨ２となる開口を形成する。
　続いて、図１２に示すように、第２層間絶縁膜４４の上に、感光性樹脂を成膜して乾燥することにより感光性樹脂層４５を形成し、さらに、フォトリソグラフィ法により開口を形成する。これにより、第２層間絶縁膜４４と感光性樹脂層４５を貫通する第２コンタクトホールＣＨ２が得られる。
　さらに、図１３に示すように、感光性樹脂層４５の上に、スパッタリング等により、インジウム亜鉛酸化物（ＩＺＯ）とモリブデン（Ｍｏ）とを積層した金属膜を成膜し、フォトリソグラフィ法によりパターンニングしてバイアス配線１６を形成する。
　本実施形態では、第２コンタクトホールＣＨ２が第２層間絶縁膜４４及び感光性樹脂層４５を貫通して形成されている。そして、感光性樹脂層４５が開口した領域ａ２の面積は、図５に示すように、第２層間絶縁膜４４が開口した領域ａ１の面積の大きさよりも小さく形成されている。そのため、第２層間絶縁膜４４が開口した部分の開口周縁部４４ａにより構成される段差ｂ１は、第２コンタクトホールＣＨ２の内側の側面ＣＨ２ａの形状に影響を及ぼさない。第２層間絶縁膜４４が開口した部分の開口周縁部４４ａは、完全に、感光性樹脂層４５の開口した部分の開口周縁部４５ａで覆われているからである。つまり、第２コンタクトホールＣＨ２の側面ＣＨ２ａの形状には、感光性樹脂層４５の開口周縁部４５ａによる段差ｂ２のみが影響する。
　従って、本実施形態によれば、第２コンタクトホールＣＨ２の側面ＣＨ２ａの形状が段差ｂ１、ｂ２の両方が影響する場合と比較して、第２コンタクトホールＣＨ２におけるバイアス配線の断線や薄膜化が抑制される。そして、その結果、バイアス信号の信号遅延又は信号の伝達不良が発生を抑制することができる。
　＜変形例＞
　以下、本発明の変形例について説明する。
　上述した実施形態では、撮像パネル１０において、ボトムゲート型のＴＦＴ１４を備える例を説明したが、例えば、図１４に示すように、ＴＦＴ１４は、トップゲート型のＴＦＴであってもよいし、図１５に示すボトムゲート型のＴＦＴであってもよい。
　図１４に示すトップゲート型のＴＦＴ１４を備える撮像パネルの製造方法について、上述した実施形態と異なる部分を説明する。まず、基板４０の上に、酸化物半導体からなる半導体活性層１４２を形成する。そして、基板４０と半導体活性層１４２の上に、チタンと、アルミニウムと、チタンとをこの順に積層したソース電極１４３、データ線１２、ドレイン電極１４４を形成する。
　続いて、半導体活性層１４２、ソース電極１４３、データ線１２、ドレイン電極１４４の上に、酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）等からなるゲート絶縁膜４１を形成する。その後、ゲート絶縁膜４１の上に、アルミニウムとチタンとを積層したゲート電極１４１とゲート線１１とを形成する。
　ゲート電極１４１の形成後は、ゲート電極１４１を覆うように、ゲート絶縁膜４１の上に第１層間絶縁膜４２を形成し、ドレイン電極１４４まで貫通する第１コンタクトホールＣＨ１を形成する。そして、上述の実施形態と同様、第１層間絶縁膜４２及びドレイン電極１４４の上に、フォトダイオード１５を形成すればよい。
　また、図１５に示すようにエッチストッパ層１４５が設けられたＴＦＴ１４を備える撮像パネルの場合には、上述した実施形態において、半導体活性層１４２を形成した後、例えば、プラズマＣＶＤ等により、酸化珪素（ＳｉＯ２）を半導体活性層１４２の上に成膜する。その後、フォトリソグラフィ法によりパターンニングしてエッチストッパ層１４５を形成する。そして、エッチストッパ層１４５を形成した後、半導体活性層１４２とエッチストッパ層１４５の上に、チタンと、アルミニウムと、チタンとをこの順に積層したソース電極１４３、データ線１２、ドレイン電極１４４を形成すればよい。
　以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
　本発明は、撮像パネル及びＸ線撮像装置について有用である。
 

Claims (6)

  1. 　被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、
    　基板と、
    　前記基板上に形成された複数の薄膜トランジスタと、
    　前記薄膜トランジスタを覆って形成された第１の絶縁膜と、
    　前記第１の絶縁膜上に形成され、前記シンチレーション光を電荷に変換する、複数の変換素子と、
    　前記複数の変換素子及び前記第１の絶縁膜を覆って形成された第２の絶縁膜と、
    　前記第２の絶縁膜上に形成された感光性樹脂層と、
    　前記変換素子に接続され、前記変換素子にバイアス電圧を供給するバイアス配線と、
    を備え、
    　前記薄膜トランジスタの各々は、
    　ゲート電極と、
    　ゲート電極の上層又は下層に設けられたゲート絶縁膜と、
    　前記ゲート絶縁膜を挟んで前記ゲート電極と厚さ方向に対向する半導体活性層と、
    　前記半導体活性層と電気的に接続されたソース電極と、
    　前記半導体活性層と電気的に接続され且つ前記ソース電極と離間して設けられたドレイン電極と、
    を含み、
    　前記複数の変換素子は、
    　前記第１の絶縁膜に形成された第１のコンタクトホールを介して前記ドレイン電極と電気的に接続された第１の半導体層と、
    　前記第１の半導体層上に設けられ、前記第１の導電型と反対の導電型を有する第２の半導体層と、
    　前記第２の半導体層上に設けられると共に、前記第２の絶縁膜及び前記感光性樹脂層を貫通して形成された第２のコンタクトホールを介して前記バイアス配線に接続された電極と、
    を含み、
    　前記第２のコンタクトホールにおいて、前記感光性樹脂層が開口した領域の面積は前記第２の絶縁膜が開口した領域の面積よりも小さく形成された、撮像パネル。
  2. 　請求項１に記載された撮像パネルにおいて、
    　前記第２のコンタクトホールにおいて、前記第２の絶縁膜の開口周縁部は前記感光性樹脂層で覆われている、撮像パネル。
  3. 　請求項１又は２に記載された撮像パネルにおいて、
    　前記ゲート絶縁膜は、前記ゲート電極の上層に設けられた、撮像パネル。
  4. 　請求項３に記載された撮像パネルにおいて、さらに、
    　前記半導体活性層に形成されたエッチストッパ層、
    を備えた、撮像パネル。
  5. 　請求項１又は２に記載された撮像パネルにおいて、
    　前記ゲート絶縁膜は、前記ゲート電極の下層に設けられた、撮像パネル。
  6. 　請求項１～５のいずれか一項に記載された撮像パネルと、
    　前記複数の薄膜トランジスタの各々のゲート電圧を制御して、前記変換素子によって変換された電荷に応じたデータ信号を読み出す制御部と、
    　Ｘ線を照射するＸ線光源と、
    　前記Ｘ線をシンチレーション光に変換するシンチレータと、
    を備えた、Ｘ線撮像装置。
PCT/JP2015/067882 2014-06-30 2015-06-22 撮像パネル及びｘ線撮像装置 WO2016002562A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/321,132 US10381396B2 (en) 2014-06-30 2015-06-22 Imaging panel and X-ray imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-134722 2014-06-30
JP2014134722 2014-06-30

Publications (1)

Publication Number Publication Date
WO2016002562A1 true WO2016002562A1 (ja) 2016-01-07

Family

ID=55019106

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/067882 WO2016002562A1 (ja) 2014-06-30 2015-06-22 撮像パネル及びｘ線撮像装置

Country Status (2)

Country Link
US (1) US10381396B2 (ja)
WO (1) WO2016002562A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018025819A1 (ja) * 2016-08-03 2018-02-08 シャープ株式会社 撮像パネル及びその製造方法
WO2019004194A1 (ja) * 2017-06-27 2019-01-03 シャープ株式会社 撮像パネル及びその製造方法
CN110034137A (zh) * 2017-12-12 2019-07-19 乐金显示有限公司 用于柔性数字x射线探测器的面板及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002610A1 (ja) 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
WO2016002563A1 (ja) 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
US10411059B2 (en) 2014-06-30 2019-09-10 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
WO2016002627A1 (ja) 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
KR20160093787A (ko) * 2015-01-29 2016-08-09 하이디스 테크놀로지 주식회사 디지털 엑스레이 디텍터 및 이의 불량 화소 리페어 방법
CN108318907B (zh) * 2018-02-01 2019-10-01 北京京东方光电科技有限公司 X射线探测面板及其制造方法和x射线探测装置
JP2019145594A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法
JP2019145596A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法
WO2020143483A1 (zh) * 2019-01-11 2020-07-16 惠科股份有限公司 X射线探测器、x射线探测器制造方法及医用设备
CN110783355A (zh) * 2019-10-31 2020-02-11 京东方科技集团股份有限公司 一种探测面板、其制作方法及检测装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253481A (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp 半導体装置
JP2009212120A (ja) * 2008-02-29 2009-09-17 Fujifilm Corp 電磁波検出素子
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2014078651A (ja) * 2012-10-12 2014-05-01 Nlt Technologies Ltd 光電変換装置及びその製造方法並びにｘ線画像検出装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124676A (ja) 2000-10-12 2002-04-26 Canon Inc 半導体装置
JP4455996B2 (ja) 2002-08-09 2010-04-21 浜松ホトニクス株式会社 フォトダイオードアレイ、その製造方法、及び放射線検出器
JP2006156555A (ja) 2004-11-26 2006-06-15 Toshiba Corp Ｘ線平面検出器
JP2007103578A (ja) 2005-10-03 2007-04-19 Canon Inc 光電変換装置及び放射線検出装置
JP2009059975A (ja) 2007-09-03 2009-03-19 Mitsubishi Electric Corp フォトセンサーおよびｘ線撮像装置
JP5489423B2 (ja) 2007-09-21 2014-05-14 富士フイルム株式会社 放射線撮像素子
US8008627B2 (en) 2007-09-21 2011-08-30 Fujifilm Corporation Radiation imaging element
JP2009252835A (ja) 2008-04-02 2009-10-29 Fujifilm Corp 電磁波検出素子
JP4743269B2 (ja) * 2008-04-23 2011-08-10 エプソンイメージングデバイス株式会社 固体撮像装置
JP5653611B2 (ja) 2009-12-09 2015-01-14 富士フイルム株式会社 放射線センサおよび放射線画像撮影装置
JP5978625B2 (ja) 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
JP2013219067A (ja) 2012-04-04 2013-10-24 Canon Inc 放射線検出装置の製造方法、放射線検出装置、及び放射線撮像システム
JP2013235934A (ja) 2012-05-08 2013-11-21 Canon Inc 検出装置、検出システム、及び、検出装置の製造方法
JP2013235935A (ja) 2012-05-08 2013-11-21 Canon Inc 検出装置の製造方法、その検出装置及び検出システム
WO2016002610A1 (ja) 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
WO2016002563A1 (ja) 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
WO2016002627A1 (ja) 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
US10411059B2 (en) 2014-06-30 2019-09-10 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US20170160403A1 (en) 2014-06-30 2017-06-08 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device provided therewith

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253481A (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp 半導体装置
JP2009212120A (ja) * 2008-02-29 2009-09-17 Fujifilm Corp 電磁波検出素子
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2014078651A (ja) * 2012-10-12 2014-05-01 Nlt Technologies Ltd 光電変換装置及びその製造方法並びにｘ線画像検出装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018025819A1 (ja) * 2016-08-03 2018-02-08 シャープ株式会社 撮像パネル及びその製造方法
WO2019004194A1 (ja) * 2017-06-27 2019-01-03 シャープ株式会社 撮像パネル及びその製造方法
CN110034137A (zh) * 2017-12-12 2019-07-19 乐金显示有限公司 用于柔性数字x射线探测器的面板及其制造方法
CN110034137B (zh) * 2017-12-12 2023-09-19 乐金显示有限公司 用于柔性数字x射线探测器的面板及其制造方法

Also Published As

Publication number Publication date
US20170154915A1 (en) 2017-06-01
US10381396B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
WO2016002562A1 (ja) 撮像パネル及びｘ線撮像装置
WO2016002563A1 (ja) 撮像パネル及びｘ線撮像装置
WO2016002625A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
US9985061B2 (en) Light detection device with integrated photodiode and thin film transistor
CN110268525B (zh) 摄像面板及其制造方法
WO2016195000A1 (ja) フォトセンサ基板
US8952477B2 (en) Photoelectric conversion element having a plurality of layered semiconductors and method for manufacturing same
WO2016163347A1 (ja) フォトセンサ基板
WO2016002612A1 (ja) 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
WO2016111192A1 (ja) 撮像パネル及びｘ線撮像装置
WO2016195001A1 (ja) アクティブマトリクス基板
WO2016002610A1 (ja) 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
WO2016002627A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
WO2016002626A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
JP6448784B2 (ja) アクティブマトリクス基板
WO2016021472A1 (ja) 撮像パネルの製造方法、撮像パネル、及びｘ線撮像装置
TW201610459A (zh) 攝像面板、攝像面板之製造方法、及ｘ射線攝像裝置
CN110164884B (zh) 有源矩阵基板、具备其的x射线摄像面板及其制造方法
CN110100311B (zh) 摄像面板及其制造方法
WO2016167179A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
WO2015163288A1 (ja) 光検出装置
WO2016002611A1 (ja) Ｘ線撮像システム
WO2016167277A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
WO2019013189A1 (ja) 撮像パネル及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15815164

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15321132

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15815164

Country of ref document: EP

Kind code of ref document: A1