WO2019004194A1 - 撮像パネル及びその製造方法 - Google Patents

撮像パネル及びその製造方法 Download PDF

Info

Publication number
WO2019004194A1
WO2019004194A1 PCT/JP2018/024157 JP2018024157W WO2019004194A1 WO 2019004194 A1 WO2019004194 A1 WO 2019004194A1 JP 2018024157 W JP2018024157 W JP 2018024157W WO 2019004194 A1 WO2019004194 A1 WO 2019004194A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
photoelectric conversion
conversion layer
layer
opening
Prior art date
Application number
PCT/JP2018/024157
Other languages
English (en)
French (fr)
Inventor
克紀 美▲崎▼
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US16/622,461 priority Critical patent/US20210151477A1/en
Publication of WO2019004194A1 publication Critical patent/WO2019004194A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20188—Auxiliary details, e.g. casings or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/40—Imaging
    • G01N2223/413—Imaging sensor array [CCD]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/50—Detectors
    • G01N2223/505—Detectors scintillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table

Definitions

  • the invention disclosed below relates to an imaging panel and a method of manufacturing the same.
  • an X-ray imaging apparatus that captures an X-ray image by an imaging panel including a plurality of pixel units.
  • a PIN (p-intrinsic-n) photodiode is used as a photoelectric conversion element, and the PIN photodiode converts the irradiated X-ray into a charge.
  • the converted charge is read out by operating a thin film transistor (hereinafter, also referred to as “TFT”) included in the pixel portion.
  • TFT thin film transistor
  • Japanese Patent Laying-Open No. 2014-078651 discloses a photoelectric conversion element array unit using a PIN photodiode.
  • the photoelectric conversion layer and the upper electrode layer of the PIN photodiode in Japanese Patent Application Laid-Open No. 2014-078651 are formed in substantially the same island pattern by sequentially etching from the upper layer using the same resist mask.
  • the upper electrode layer is also formed simultaneously with the formation of the photoelectric conversion layer. Therefore, if the organic matter or the like attached to the surface of the photoelectric conversion layer is washed with hydrofluoric acid or the like, the upper electrode layer is dissolved by exposure to hydrofluoric acid, and metal ions of the upper electrode layer adhere to the photoelectric conversion layer. It will Therefore, in Japanese Patent Application Laid-Open No. 2014-078651, it is difficult to wash the surface of the photoelectric conversion layer with hydrofluoric acid only, and an off leak current caused by an organic substance or the like tends to occur in the photoelectric conversion layer. .
  • the invention disclosed below aims to provide an imaging panel capable of suppressing an off leak current.
  • An imaging panel which solves the above problems, is an imaging panel that generates an image based on scintillation light obtained from X-rays that have passed through a subject, and includes a photoelectric conversion layer, a pair of first electrodes, and a first electrode.
  • a first protective layer provided on the side to which the X-ray is irradiated among the two electrodes, and the first protective layer covers the side surface of the photoelectric conversion layer,
  • the photoelectric conversion layer is overlapped with the photoelectric conversion layer so as to have an opening on the inner side of the end portion of the photoelectric conversion layer on the side irradiated with the X-ray, and the first electrode is formed in the opening It is disposed in contact with the photoelectric conversion layer so as to overlap with at least a part of the first protective layer.
  • FIG. 1 is a schematic view showing an X-ray imaging apparatus in the first embodiment.
  • FIG. 2 is a schematic view showing a schematic configuration of the imaging panel shown in FIG.
  • FIG. 3 is an enlarged plan view of one pixel portion of the imaging panel shown in FIG.
  • FIG. 4 is a cross-sectional view of the pixel shown in FIG. 3 taken along the line AA.
  • FIG. 5 is an enlarged view of the wiring frame portion of FIG.
  • FIG. 6A is a cross-sectional view showing a process of manufacturing the imaging panel shown in FIG. 4, in which a gate insulating film and a TFT are formed on a substrate and a first insulating film is formed.
  • FIG. 6B is a cross-sectional view showing the step of forming the opening of the first insulating film shown in FIG. 6A.
  • FIG. 6C is a cross-sectional view showing the step of forming the second insulating film shown in FIG. 6D is a cross-sectional view showing the step of forming the opening of the second insulating film shown in FIG. 6C.
  • FIG. 6E is a cross-sectional view showing a step of forming a metal film as the lower electrode shown in FIG. 6F is a cross-sectional view showing the step of forming the lower electrode shown in FIG. FIG.
  • 6G is a cross-sectional view showing a step of forming an n-type amorphous semiconductor layer, an intrinsic amorphous semiconductor layer, and a p-type amorphous semiconductor layer as the photoelectric conversion layer shown in FIG. 4.
  • 6H is a cross-sectional view showing a step of forming the photoelectric conversion layer shown in FIG. 6I is a cross-sectional view showing a step of forming a third insulating film shown in FIG.
  • FIG. 6J is a cross-sectional view showing the step of forming the fourth insulating film shown in FIG. 4;
  • FIG. 6K is a cross-sectional view showing the step of forming a metal film as the bias wiring shown in FIG. 4.
  • 6L is a cross-sectional view showing the step of forming the bias interconnection shown in FIG. 6M is a cross-sectional view showing the step of forming the opening of the fourth insulating film shown in FIG. 4;
  • 6N is a cross-sectional view showing a step of forming an opening of the third insulating film shown in FIG. 4;
  • FIG. 6O is a cross-sectional view showing a step of forming a transparent conductive film as the upper electrode shown in FIG. 4.
  • 6P is a cross-sectional view showing the step of forming the upper electrode shown in FIG. 6Q is a cross-sectional view showing the step of forming the fifth insulating film shown in FIG. FIG.
  • FIG. 6R is a cross-sectional view showing the step of forming the sixth insulating film shown in FIG.
  • FIG. 7 is a cross-sectional view of the imaging panel in the second embodiment.
  • FIG. 8A is a cross-sectional view showing a step of forming a metal film as the bias wiring shown in FIG. 7.
  • FIG. 8B is a cross-sectional view showing the step of forming the bias interconnection shown in FIG. 7.
  • FIG. 8C is a cross-sectional view showing the step of forming the opening of the third insulating film shown in FIG. 7;
  • FIG. 8D is a cross-sectional view showing a step of forming a transparent conductive film as the upper electrode shown in FIG. 7.
  • FIG. 8A is a cross-sectional view showing a step of forming a metal film as the bias wiring shown in FIG. 7.
  • FIG. 8B is a cross-sectional view showing the step of forming the bias interconnection shown in FIG. 7.
  • FIG. 8C is
  • FIG. 8E is a cross-sectional view showing the step of forming the upper electrode shown in FIG. 7.
  • FIG. 8F is a cross-sectional view showing the step of forming the fourth insulating film shown in FIG. 7.
  • FIG. 8G is a cross-sectional view showing the step of forming the opening of the fourth insulating film shown in FIG. 7;
  • FIG. 8H is a cross-sectional view showing the step of forming the fifth insulating film shown in FIG. 7;
  • FIG. 8I is a cross-sectional view showing a step of forming a sixth insulating film shown in FIG. 7;
  • FIG. 9A is a cross-sectional view of an imaging panel in an application example 1 of the second embodiment.
  • FIG. 9A is a cross-sectional view of an imaging panel in an application example 1 of the second embodiment.
  • FIG. 9B is a cross-sectional view of the imaging panel in the application 2 of the second embodiment.
  • FIG. 10 is a cross-sectional view of the imaging panel in the third embodiment.
  • 11A is a cross-sectional view showing a step of forming an opening of the third insulating film shown in FIG. 11B is a cross-sectional view showing a step of forming a transparent conductive film as the upper electrode shown in FIG. 11C is a cross-sectional view showing the step of forming the upper electrode shown in FIG. 11D is a cross-sectional view showing the step of forming the fourth insulating film shown in FIG. 11E is a cross-sectional view showing a step of forming an opening of the fourth insulating film shown in FIG.
  • FIG. 11F is a cross-sectional view showing a step of forming a metal film as the bias wiring shown in FIG.
  • FIG. 11G is a cross-sectional view showing the step of forming the bias interconnection shown in FIG.
  • FIG. 12 is a cross-sectional view of an imaging panel according to an application example 1 of the third embodiment.
  • FIG. 13 is a cross-sectional view of an imaging panel according to application 2 of the third embodiment.
  • FIG. 14 is a cross-sectional view of the imaging panel in the fourth embodiment.
  • FIG. 15 is a cross-sectional view of an imaging panel according to the application example 1 of the fourth embodiment.
  • FIG. 16 is a cross-sectional view of an imaging panel according to application 2 of the fourth embodiment.
  • An imaging panel is an imaging panel that generates an image based on scintillation light obtained from X-rays that have passed through a subject, and includes a photoelectric conversion layer, a pair of first electrodes, and a second And a first protective layer provided on the side to which the X-rays are irradiated, and the first protective layer covers the side surface of the photoelectric conversion layer,
  • the photoelectric conversion layer is overlapped with the photoelectric conversion layer so as to have an opening on the inner side of the end of the photoelectric conversion layer on the side irradiated with the X-rays
  • the first electrode is formed of the photoelectric It is disposed in contact with the conversion layer so as to overlap with at least a part of the first protective layer (first configuration).
  • the side surface of the photoelectric conversion layer is covered with the first protective layer, and in the photoelectric conversion layer, the portion provided with the opening of the first protective layer inside the end of the photoelectric conversion layer is Not covered by the first protective layer.
  • the first electrode is in contact with the photoelectric conversion layer at the opening of the first protective layer, and is disposed to overlap with at least a portion of the first protective layer. That is, the first electrode is formed after the formation of the first protective layer. Therefore, when the photoelectric conversion layer is formed, the surface of the photoelectric conversion layer can be cleaned using hydrofluoric acid or the like. As a result, in the imaging panel according to the present configuration, off leak current is less likely to occur in the photoelectric conversion layer.
  • the photoelectric conversion layer includes a first amorphous semiconductor layer having a first conductivity type, an intrinsic amorphous semiconductor layer in contact with the first amorphous semiconductor layer, and the intrinsic amorphous semiconductor layer. And a second amorphous semiconductor layer having a second conductivity type opposite to the first conductivity type in contact with the semiconductor layer, and the first protective layer is formed of the second amorphous semiconductor layer.
  • the upper surface has the opening, the first electrode is in contact with the second amorphous semiconductor layer at the opening, and the film thickness of the second amorphous semiconductor layer overlaps the first protective layer.
  • the area provided with the opening may be thinner than the area (second configuration).
  • the film thickness of the second amorphous semiconductor layer in the portion where the opening of the first protective layer is provided is thinner than the film thickness of the portion in which the first protective layer overlaps. Therefore, the transmittance of the photoelectric conversion layer can be improved and the quantum efficiency can be improved, as compared to the case where the film thickness of the second amorphous semiconductor layer is uniform.
  • the first protective layer includes a first inorganic insulating film and a first organic insulating film, and the first organic insulating film is formed on the first inorganic insulating film.
  • the membranes may be arranged so as to overlap (third configuration).
  • the third configuration the side surface of the photoelectric conversion layer is covered with the first inorganic insulating film and the first organic insulating film. Therefore, compared with the case where the side surface of the photoelectric conversion layer is covered with one insulating film, the coverage of the side surface of the photoelectric conversion layer is improved, and off leak current is less likely to occur in the photoelectric conversion layer.
  • the first protective layer includes a first inorganic insulating film and a first organic insulating film, and the first electrode is formed on the first inorganic insulating film.
  • the first organic insulating film is disposed above the first electrode, and is inside the end of the photoelectric conversion layer and outside the opening of the first inorganic insulating film. May have an opening (fourth configuration)
  • the first protective layer includes a first inorganic insulating film, and the first electrode is disposed so as to overlap the first inorganic insulating film.
  • the fifth configuration may be used.
  • the semiconductor device may further include a second protective layer arranged to overlap with the first electrode and at least a part of the first protective layer ( Sixth configuration). According to the sixth configuration, since the upper portion of the first electrode is covered by the second protective layer, the first electrode can be protected.
  • the second protective layer includes a second inorganic insulating film and a second organic insulating film, and the second inorganic insulating film is in contact with the first electrode,
  • the second organic insulating film may be provided on the second inorganic insulating film (a seventh configuration).
  • the second protective layer includes a second inorganic insulating film and a second organic insulating film, the second inorganic insulating film being in contact with the first electrode, and the opening In the outside of the above, it may be arranged between the first inorganic insulating film and the second organic insulating film (eighth configuration).
  • the semiconductor device may further include a bias wiring in contact with the first electrode and to which a predetermined bias voltage is applied (a ninth configuration). According to the ninth configuration, the bias voltage can be applied to the first electrode.
  • the bias wiring may be in contact with the first electrode outside the opening (a tenth configuration). According to the tenth configuration, the transmittance of the photoelectric conversion layer can be improved as compared with the case where the bias wiring is provided inside the opening.
  • the bias wiring may be provided above the first protective layer (an eleventh configuration).
  • a conductive film covering the bias wiring may be further included (a twelfth configuration). According to the twelfth configuration, corrosion of the bias wiring can be prevented.
  • the area of the opening may be 70.56% or more of the area of the side of the photoelectric conversion layer on which the X-ray is irradiated (13th Configuration). According to the thirteenth configuration, the quantum efficiency of the photoelectric conversion layer can be improved.
  • a method of manufacturing an imaging panel is a method of manufacturing an imaging panel that generates an image based on scintillation light obtained from X-rays that have passed through a subject.
  • Forming a first amorphous semiconductor layer having a conductivity type, an intrinsic amorphous semiconductor layer, and a second amorphous semiconductor layer having a second conductivity type opposite to the first conductivity type Etching the first amorphous semiconductor layer, the intrinsic amorphous semiconductor layer, and the second amorphous semiconductor layer to form a photoelectric conversion layer, and a surface of the photoelectric conversion layer
  • the adhesion on the surface of the photoelectric conversion layer is removed.
  • the generation of off leak current can be suppressed.
  • the removal process may include a cleaning process using hydrofluoric acid (second manufacturing method).
  • second manufacturing method organic substances and the like attached to the surface of the photoelectric conversion layer can be removed.
  • the opening of the first protective layer may be formed by performing wet etching of the first protective layer using hydrofluoric acid (third Production method). According to the third manufacturing method, the deposit on the surface of the photoelectric conversion layer can be removed.
  • the area of the opening may be 70.56% or more of the area of the photoelectric conversion layer on the side irradiated with the X-rays 4) manufacturing method).
  • the quantum efficiency of the photoelectric conversion layer can be improved.
  • FIG. 1 is a schematic view showing an X-ray imaging apparatus in the present embodiment.
  • the X-ray imaging apparatus 100 includes an imaging panel 1 and a control unit 2.
  • Control unit 2 includes a gate control unit 2A and a signal reading unit 2B.
  • An X-ray is emitted from the X-ray source 3 to the subject S, and the X-ray transmitted through the subject S is converted into fluorescence (hereinafter, scintillation light) in the scintillator 1A disposed above the imaging panel 1.
  • the X-ray imaging apparatus 100 captures scintillation light with the imaging panel 1 and the control unit 2 to acquire an X-ray image.
  • FIG. 2 is a schematic view showing a schematic configuration of the imaging panel 1. As shown in FIG. 2, in the imaging panel 1, a plurality of source wirings 10 and a plurality of gate wirings 11 intersecting the plurality of source wirings 10 are formed. The gate wiring 11 is connected to the gate control unit 2A, and the source wiring 10 is connected to the signal reading unit 2B.
  • the imaging panel 1 has a TFT 13 connected to the source wiring 10 and the gate wiring 11 at a position where the source wiring 10 and the gate wiring 11 intersect.
  • a photodiode 12 is provided in a region (hereinafter referred to as a pixel) surrounded by the source wiring 10 and the gate wiring 11. In the pixel, the scintillation light obtained by converting the X-ray transmitted through the subject S is converted by the photodiode 12 into a charge corresponding to the amount of light.
  • Each gate line 11 in the imaging panel 1 is sequentially switched to the selected state in the gate control unit 2A, and the TFT 13 connected to the selected gate line 11 is turned on.
  • the TFT 13 is turned on, a signal corresponding to the charge converted by the photodiode 12 is output to the signal reading unit 2 B via the source wiring 10.
  • FIG. 3 is an enlarged plan view of one pixel portion of the imaging panel 1 shown in FIG.
  • the photodiode 12 includes a lower electrode 14 a and an upper electrode 14 b as a pair of electrodes, and a photoelectric conversion layer 15.
  • the upper electrode 14 b is provided on the top of the photoelectric conversion layer 15, that is, the side on which the X-ray is irradiated from the X-ray source 3 (see FIG. 1).
  • the TFT 13 has a gate electrode 13a integrated with the gate wiring 11, a semiconductor active layer 13b, a source electrode 13c integrated with the source wiring 10, and a drain electrode 13d. Further, the bias wiring 16 is disposed so as to overlap the gate wiring 11 and the source wiring 10 in plan view. The bias wiring 16 supplies a bias voltage to the photodiode 12. In the pixel, a contact hole CH1 for connecting the drain electrode 13d and the lower electrode 14a is provided.
  • FIG. 4 shows a cross-sectional view taken along the line AA of the pixel shown in FIG.
  • each element in the pixel is disposed on the substrate 101.
  • the substrate 101 is a substrate having an insulating property, and is formed of, for example, a glass substrate.
  • a gate electrode 13a integrated with the gate wiring 11 (see FIG. 3) and a gate insulating film 102 are formed.
  • the gate electrode 13a and the gate wiring 11 are made of, for example, aluminum (Al), tungsten (W), molybdenum (Mo), molybdenum nitride (MoN), tantalum (Ta), chromium (Cr), titanium (Ti), copper (copper It consists of metals, such as Cu), or these alloys, or these metal nitrides.
  • the gate electrode 13a and the gate wiring 11 have a laminated structure in which a metal film made of molybdenum nitride and a metal film made of aluminum are laminated in this order.
  • the film thickness thereof is, for example, 100 nm for a metal film made of molybdenum nitride and 300 nm for a metal film made of aluminum.
  • the gate insulating film 102 covers the gate electrode 13a.
  • silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) or the like may be used as the gate insulating film 102.
  • the gate insulating film 102 is a laminated film in which silicon oxide (SiOx) and silicon nitride (SiNx) are sequentially laminated, and the film thickness is 50 nm of silicon oxide (SiOx), silicon nitride (SiN x) is 400 nm.
  • a semiconductor active layer 13 b and a source electrode 13 c and a drain electrode 13 d connected to the semiconductor active layer 13 b are formed on the gate electrode 13 a via the gate insulating film 102.
  • the semiconductor active layer 13 b is formed in contact with the gate insulating film 102.
  • the semiconductor active layer 13 b is made of an oxide semiconductor.
  • the oxide semiconductor is, for example, InGaO 3 (ZnO) 5 , magnesium zinc oxide (MgxZn 1 -xO), cadmium zinc oxide (CdxZn 1 -xO), cadmium oxide (CdO), or indium (In), gallium (Ga)
  • Amorphous oxide semiconductor containing zinc and zinc (Zn) at a predetermined ratio may be used.
  • the semiconductor active layer 13 b is made of an amorphous oxide semiconductor containing indium (In), gallium (Ga) and zinc (Zn) in a predetermined ratio, and the film thickness thereof is 70 nm, for example.
  • the source electrode 13 c and the drain electrode 13 d are disposed on the gate insulating film 102 so as to be in contact with part of the semiconductor active layer 13 b.
  • the source electrode 13c is integrated with the source wiring 10 (see FIG. 3).
  • the drain electrode 13d is connected to the lower electrode 14a via the contact hole CH1.
  • the source electrode 13c and the drain electrode 13d are formed on the same layer, and for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (copper) It consists of metals, such as Cu) or these alloys, or these metal nitrides.
  • the source electrode 13c and the drain electrode 13d may be, for example, a stack of a plurality of metal films.
  • each of the source electrode 13c and the drain electrode 13d is a metal film made of molybdenum nitride (MoN), a metal film made of aluminum (Al), and a metal film made of molybdenum nitride (MoN). It has the laminated structure laminated
  • the film thickness thereof is 100 nm for a lower metal film made of molybdenum nitride (MoN), 500 nm for a metal film made of aluminum (Al), and 50 nm for a metal film made of upper molybdenum nitride (MoN).
  • a first insulating film 103 is provided to cover the source electrode 13c and the drain electrode 13d.
  • the first insulating film 103 may have a single layer structure made of silicon oxide (SiO 2 ) or silicon nitride (SiN), or may have a laminated structure in which silicon nitride (SiN) and silicon oxide (SiO 2 ) are laminated in this order.
  • a second insulating film 104 is formed on the first insulating film 103.
  • a contact hole CH1 is formed on the drain electrode 13d.
  • the contact hole CH1 penetrates the second insulating film 104 and the first insulating film 103.
  • the second insulating film 104 is made of, for example, an organic transparent resin such as an acrylic resin or a siloxane resin, and its film thickness is, for example, 2.5 ⁇ m.
  • the lower electrode 14 a is formed on the second insulating film 104.
  • the lower electrode 14a is connected to the drain electrode 13d through the contact hole CH1.
  • the lower electrode 14a is made of, for example, a metal film containing molybdenum nitride (MoN), and the film thickness thereof is, for example, 200 nm.
  • the photoelectric conversion layer 15 is formed on the lower electrode 14a.
  • the photoelectric conversion layer 15 is configured by sequentially laminating an n-type amorphous semiconductor layer 151, an intrinsic amorphous semiconductor layer 152, and a p-type amorphous semiconductor layer 153.
  • the length in the X-axis direction of the photoelectric conversion layer 15 is shorter than the length in the X-axis direction of the lower electrode 14a.
  • the n-type amorphous semiconductor layer 151 is made of amorphous silicon doped with an n-type impurity (for example, phosphorus).
  • the film thickness of the n-type amorphous semiconductor layer 151 is, for example, 30 nm.
  • the intrinsic amorphous semiconductor layer 152 is made of intrinsic amorphous silicon.
  • the intrinsic amorphous semiconductor layer 152 is formed in contact with the n-type amorphous semiconductor layer 151.
  • the film thickness of the intrinsic amorphous semiconductor layer is, for example, 1000 nm.
  • the p-type amorphous semiconductor layer 153 is made of amorphous silicon doped with p-type impurities (for example, boron).
  • the p-type amorphous semiconductor layer 153 is formed in contact with the intrinsic amorphous semiconductor layer 152.
  • the film thickness of the p-type amorphous semiconductor layer 153 is, for example, 5 nm.
  • a third insulating film 105 as a first protective layer is provided on the second insulating film 102.
  • the third insulating film 105 covers the side surfaces of the lower electrode 14 a and the photoelectric conversion layer 15, and has an opening 105 a in the upper part of the photoelectric conversion layer 15.
  • the third insulating film 105 is, for example, an inorganic insulating film made of silicon nitride (SiN), and the film thickness thereof is, for example, 300 nm.
  • the film thickness h1 of the portion overlapping with the upper electrode 14b is greater than the film thickness h2 of the portion overlapping with the third insulating film 105. It is also getting thinner. The reason why the film thickness of the p-type amorphous semiconductor layer 153 is not uniform will be mentioned in the description of the manufacturing process of the imaging panel described later.
  • a fourth insulating film 106 as a first protective layer is provided on the third insulating film 105.
  • the fourth insulating film 106 has an opening 106 a at a position overlapping the opening 105 a of the third insulating film 105.
  • Contact hole CH2 is formed of openings 105a and 106a.
  • the fourth insulating film 106 is made of, for example, an organic transparent resin made of an acrylic resin or a siloxane resin, and has a film thickness of, for example, 2.5 ⁇ m.
  • the openings 105a and 106a of the third insulating film 105 and the fourth insulating film 106, which are the first protective layer, are inside the end of the photoelectric conversion layer 15, and the X-ray irradiation side of the photoelectric conversion layer 15, That is, about 70.56% or more of the area on the p-type amorphous semiconductor layer 153 side is desirable. Such a configuration improves the quantum efficiency of the photoelectric conversion layer 15.
  • the bias wiring 16 is formed on the fourth insulating film 106.
  • the bias wiring 16 has a laminated structure in which, for example, a metal film made of molybdenum nitride (MoN), a metal film made of aluminum (Al), and a metal film made of titanium (Ti) are sequentially laminated.
  • the film thickness of each of molybdenum nitride (MoN), aluminum (Al), and titanium (Ti) is, for example, 100 nm, 300 nm, and 50 nm.
  • An upper electrode 14 b is provided on the fourth insulating film 106 and the photoelectric conversion layer 15.
  • the upper electrode 14 b covers the bias wire 16 and the p-type amorphous semiconductor layer 153 in the contact hole CH 2.
  • the upper electrode 14 b is made of, for example, ITO (Indium Tin Oxide), and the film thickness thereof is, for example, 70 nm.
  • the bias wiring 16 is connected to the control unit 2 (see FIG. 1).
  • the bias wire 16 applies a bias voltage input from the control unit 2 to the upper electrode 14b through the contact hole CH2.
  • a fifth insulating film 107 as a second protective film is provided on the fourth insulating film 106 and the transparent conductive film 17.
  • the fifth insulating film 107 is, for example, an inorganic insulating film made of silicon nitride (SiN), and the film thickness thereof is, for example, 200 nm.
  • a sixth insulating film 108 as a second protective film is provided on the fifth insulating film 107.
  • the sixth insulating film 108 is made of, for example, an organic transparent resin made of an acrylic resin or a siloxane resin, and the film thickness thereof is, for example, 2.0 ⁇ m.
  • FIG. 1 Method of manufacturing imaging panel 1
  • 6A to 6R are cross-sectional views (AA cross section in FIG. 3) in respective manufacturing steps of the imaging panel 1.
  • the gate insulating film 102 and the TFT 13 are formed on the substrate 101 using a known method, and the silicon nitride (SiN) is used to cover the TFT 13 using, for example, plasma CVD.
  • the first insulating film 103 is formed.
  • heat treatment at about 350 ° C. is applied to the entire surface of the substrate 101 to perform photolithography and wet etching, and the first insulating film 103 is patterned to form an opening 103 a on the drain electrode 13 d (see FIG. 6B). ).
  • a second insulating film 104 made of an acrylic resin or a siloxane resin is formed on the first insulating film 103 by using, for example, a slit coating method (see FIG. 6C).
  • the opening 104 a of the second insulating film 104 is formed over the opening 103 a by photolithography. Thereby, the contact hole CH2 composed of the openings 103a and 104a is formed (see FIG. 6D).
  • the metal film 140 made of molybdenum nitride (MoN) is formed on the second insulating film 104 by using, for example, a sputtering method (see FIG. 6E).
  • an n-type amorphous semiconductor layer 151, an intrinsic amorphous semiconductor layer 152, and a p-type amorphous semiconductor layer are formed to cover the second insulating film 104 and the lower electrode 14 by plasma CVD, for example.
  • the films are formed in the order of 153 (see FIG. 6G).
  • the n-type amorphous semiconductor layer 151, the intrinsic amorphous semiconductor layer 152, and the p-type amorphous semiconductor layer 153 are patterned by photolithography and dry etching. As a result, the photoelectric conversion layer 15 is formed (see FIG. 6H).
  • an organic substance, a natural oxide film or the like adheres to the surface of the photoelectric conversion layer 15 at the time of patterning. Therefore, in the present embodiment, after forming the photoelectric conversion layer 15, the surface of the photoelectric conversion layer 15 is subjected to a cleaning process using hydrofluoric acid and a reduction process using hydrogen plasma.
  • a third insulating film 105 made of silicon nitride (SiN) is formed to cover the surface of the photoelectric conversion layer 15 using, for example, plasma CVD (see FIG. 6I).
  • a fourth insulating film 106 made of an acrylic resin or a siloxane resin is formed on the third insulating film 105 by using, for example, a slit coating method (see FIG. 6J).
  • a metal film 160 in which molybdenum nitride (MoN), aluminum (Al), and titanium (Ti) are sequentially stacked is formed on the fourth insulating film 106 by using, for example, a sputtering method ( See Figure 6K).
  • the opening 106a of the fourth insulating film 106 is formed on the photoelectric conversion layer 15 by photolithography (see FIG. 6M).
  • the area of the contact hole CH2 is about 70.56 with respect to the area on the X-ray irradiation side of the photoelectric conversion layer 15, ie, the p-type amorphous semiconductor layer 153 side, inside the end of the photoelectric conversion layer 15. % Or more.
  • the end of each mask pattern is 1 ⁇ m or more, 8 ⁇ m from the end of the photoelectric conversion layer 15 It should just be arrange
  • the wet etching of the third insulating film 105 is performed using hydrofluoric acid.
  • the organic substance and the natural oxide film attached to the surface of the p-type amorphous semiconductor layer 153 of the photoelectric conversion layer 15 are removed by being exposed to hydrofluoric acid.
  • the portion of the opening 105a in the third insulating film 105 is also etched away by wet etching.
  • the surface of the p-type amorphous semiconductor layer 153 in the portion where the opening 105a is provided is cleaned using hydrofluoric acid.
  • the natural oxide layer attached to the surface of the photoelectric conversion layer 15 is removed.
  • the portion of the third insulating film 105 where the opening 105 a is provided is scraped in the p-type amorphous semiconductor layer 153, and the film thickness of the p-type amorphous semiconductor layer 153 in the opening 105 a is Furthermore, the thickness is thinner than the portion covered by the third insulating film 105.
  • the film thickness h1 of the opening 105a portion where the third insulating film 105 is not provided is the portion where the third insulating film 105 is provided.
  • a transparent conductive film 141 made of ITO is formed to cover the p-type amorphous semiconductor layer 153, the bias wiring 16, and the fourth insulating film 106 (see FIG. 6O). .
  • the transparent conductive film 141 is patterned by photolithography and dry etching. As a result, the upper electrode 14b connected to the bias wiring 16 and connected to the photoelectric conversion layer 15 through the contact hole CH2 is formed (see FIG. 6P).
  • a fifth insulating film 107 made of silicon nitride (SiN) is formed to cover the upper electrode 14b by plasma CVD (see FIG. 6Q).
  • a sixth insulating film 108 made of an acrylic resin or a siloxane resin is formed on the fifth insulating film 107 using, for example, a slit coating method (see FIG. 6R).
  • the above is the manufacturing method of imaging panel 1 in this embodiment.
  • the surface of the photoelectric conversion layer 15 is subjected to cleaning using hydrofluoric acid and reduction processing using hydrogen plasma. Therefore, the attached matter such as the organic substance or the natural oxide film attached to the surface of the photoelectric conversion layer 15 is removed.
  • the side walls of the photoelectric conversion layer 15 are the third insulating film 105 and the fourth insulating film 105 which are the first protective film, and the fifth insulating film 107 and the sixth insulating film which are the second protective film.
  • the upper electrode 14 b is covered with the insulating film 108, and is covered with the fifth insulating film 107 and the sixth insulating film 108 as the second protective film. Therefore, in the photoelectric conversion layer 15, off-leakage current due to contaminants and the like is less likely to occur.
  • the surface of the p-type amorphous semiconductor layer 153 is exposed to hydrofluoric acid at the time of and after the formation of the opening 105 a of the third insulating film 105.
  • the deposit on the surface of the p-type amorphous semiconductor layer 153 is removed, and a good contact can be obtained between the upper electrode 14 b and the p-type amorphous semiconductor layer 153.
  • the surface of the p-type amorphous semiconductor layer 153 is scraped by exposure to hydrofluoric acid, and the film thickness of the p-type amorphous semiconductor layer 153 in the opening 105 a portion where the third insulating film 105 is not provided.
  • the thickness of the third insulating film 105 is smaller than the overlapping thickness (see FIG. 5). Therefore, the transmittance of the photoelectric conversion layer 15 can be improved, and the quantum efficiency of the photoelectric conversion layer 15 can be improved.
  • X-ray imaging apparatus 100 (Operation of X-ray imaging apparatus 100)
  • the control unit 2 applies a predetermined voltage (bias voltage) to the bias wiring 16 (see FIG. 3 and the like).
  • the X-ray emitted from the X-ray source 3 passes through the subject S and enters the scintillator 1A.
  • the X-rays incident on the scintillator 1 A are converted into fluorescence (scintillation light), and the scintillation light is incident on the imaging panel 1.
  • the photodiode 12 When scintillation light is incident on the photodiode 12 provided in each pixel in the imaging panel 1, the photodiode 12 changes the charge according to the amount of the scintillation light.
  • the signal corresponding to the charge converted by the photodiode 12 is turned on according to the gate voltage (plus voltage) that the TFT 13 (see FIG. 3 etc.) is output from the gate control unit 2A via the gate wiring 11.
  • the signal is read out to the signal reading unit 2 B (see FIG. 2 etc.) through the source wiring 10. Then, the control unit 2 generates an X-ray image according to the read signal.
  • FIG. 7 is a schematic view showing a cross section of the imaging panel in the second embodiment.
  • the same components as in the first embodiment are denoted by the same reference numerals as in the first embodiment.
  • configurations different from the first embodiment will be mainly described.
  • the bias wiring 16 is provided on the third insulating film 105 outside the photoelectric conversion layer 15.
  • the upper electrode 14 b is provided on the third insulating film 105 so as to cover the p-type amorphous semiconductor layer 153 and the bias wiring 16.
  • the fourth insulating film 106 is provided so as to overlap the upper electrode 14 b and the third insulating film 105 outside the contact hole CH 2. That is, the fourth insulating film 106 is provided above the upper electrode 14 b, and has an opening inside the end of the photoelectric conversion layer 15 and outside the opening of the third insulating film 105.
  • the side surface of the photoelectric conversion layer 15 is covered with the third insulating film 105 as a first protective film.
  • the bias wiring 16 is covered with the upper electrode 14 b on the third insulating film 105.
  • the method of manufacturing the imaging panel 1_1 in the present embodiment is performed as follows. First, the steps of FIGS. 6A to 6I described above are performed.
  • a metal film 160 is formed on the third insulating film 105 by the same method as the process of FIG. 6K (see FIG. 8A), and then, by the same method as the process of FIG. 160 is patterned to form a bias wiring 16 (see FIG. 8B).
  • the opening 105a of the third insulating film 105 is formed in the upper part of the photoelectric conversion layer 15 using the method similar to FIG. 6N (see FIG. 8C).
  • a transparent conductive film 141 is formed to cover the opening 105a and the bias wiring 16 using the same method as the process of FIG. 6O described above (see FIG. 8D), and similar to the process of FIG. Using a method, the transparent conductive film 141 is patterned to form the upper electrode 14 b (see FIG. 8E). The upper electrode 14 b is connected to the bias wiring 16, and is connected to the photoelectric conversion layer 15 through the contact hole CH 2.
  • the fourth insulating film 106 is formed to cover the upper electrode 14b by using the same method as the process of FIG. 6J described above (see FIG. 8F). Then, the opening 106a of the fourth insulating film 106 is formed at a position overlapping the opening 105a of the third insulating film 105 by using the same method as the process of FIG. 6M described above (see FIG. 8G).
  • the fifth insulating film 107 covering the fourth insulating film 106 is formed (see FIG. 8H) using the same method as the process of FIG. 6R described above (see FIG. 8H), and the sixth insulating film 108 covering the fifth insulating film 107 is formed. Form (see FIG. 8I).
  • the process of FIG. 6H is performed as in the first embodiment described above. That is, when the photoelectric conversion layer 15 is formed, the surface of the photoelectric conversion layer 15 is subjected to a cleaning process using hydrofluoric acid and a reduction process using hydrogen plasma.
  • the side walls of the photoelectric conversion layer 15 are covered with the third insulating film 105 and the fourth insulating film 105 which are the first protective film, and the fifth insulating film 107 and the sixth insulating film 108 which are the second protective film.
  • the upper electrode 14 b is covered with the fifth insulating film 107 and the sixth insulating film 108 which are the second protective film. Therefore, the generation of the off leak current due to the attached matter such as the organic matter or the natural oxide film of the photoelectric conversion layer 15 is suppressed.
  • the wet etching is performed using hydrofluoric acid in the same manner as the step of FIG.
  • the quality semiconductor layer 153 is cleaned using hydrofluoric acid. Therefore, a good contact can be obtained between the upper electrode 14 b and the p-type amorphous semiconductor layer 153.
  • the thickness of the p-type amorphous semiconductor layer 153 in the portion of the opening 105 a where the third insulating film 105 is not provided is the p-type amorphous in the portion where the third insulating film 105 is provided. It becomes thinner than the film thickness of the quality semiconductor layer 153. Therefore, the transmittance of the photoelectric conversion layer 15 can be improved, and the quantum efficiency of the photoelectric conversion layer 15 can be improved.
  • the same method as the steps of FIGS. 6K and 6L described above is sequentially performed, and a portion of the upper electrode 14b is formed on the third insulating film 105 outside the photoelectric conversion layer 15. And the bias wiring 16 overlapping the After forming the bias wiring 16, the same steps as those of FIGS. 8C to 8I of the second embodiment are performed.
  • the bias wiring 16 is formed simultaneously with the formation of the lower electrode 14a in the steps of FIGS. 6E and 6F described above. That is, the lower electrode 14a and the bias wiring 16 are formed using, for example, a metal film in which molybdenum nitride (MoN), aluminum (Al), and titanium (Ti) are sequentially stacked. Note that after the process of FIG. 6F, the processes similar to FIGS. 6G to 6I and the processes similar to FIGS. 8A to 8H are performed to fabricate the imaging panel shown in FIG. 9B.
  • MoN molybdenum nitride
  • Al aluminum
  • Ti titanium
  • FIG. 10 is a schematic cross-sectional view of a pixel of the imaging panel 1_2 in the present embodiment.
  • the same reference numerals as in the first embodiment denote the same parts as in the first embodiment.
  • the bias wiring 16 of the present embodiment is in contact with the upper electrode 14b inside the contact hole CH2, and is disposed from the upper electrode 14b to the upper portion of the fourth insulating film 106.
  • the method of manufacturing the imaging panel 1_2 is performed as follows. First, the steps of FIGS. 6A to 6I described above are performed. Thereafter, the opening 105a of the third insulating film 105 is formed using the same method as the process of FIG. 6N (see FIG. 11A).
  • a transparent conductive film 141 is formed using the same method as the step of FIG. 6O (see FIG. 11B), and the opening 105a is covered using the same method as the step of FIG.
  • An upper electrode 14b overlapping a portion of the electrode 105 is formed (see FIG. 11C).
  • the fourth insulating film 106 is formed on the third insulating film 105 by using the same method as the process of FIG. 6J (see FIG. 11D), and the opening 105a is formed with the same method as the process of FIG.
  • the opening 104a of the fourth insulating film 106 is formed at the overlapping position (see FIG. 11E). As a result, a contact hole CH2 composed of the openings 105a and 106a is formed.
  • a metal film 160 is formed on the fourth insulating film 106 and the upper electrode 14b by using the same method as the process of FIG. 6K (see FIG. 11F), and by using the same method as the process of FIG. And patterning the metal film 160 (see FIG. 11G). As a result, a bias wiring 16 is formed in contact with part of the upper electrode 14b in the contact hole CH2 and overlapping part of the fourth insulating film 106.
  • the same method as the steps of FIGS. 6Q and 6R is sequentially performed to form the fifth insulating film 107 and the sixth insulating film 108 on the upper layer of the bias wiring 16 (see FIG. 10). That is, in this example, the fifth insulating film 107 covers the bias wiring 16 and the upper electrode 14 b, and the sixth insulating film 108 covers the fifth insulating film 107.
  • the transmittance of the photoelectric conversion layer 15 upper portion is reduced as compared with the first embodiment.
  • the surface of the photoelectric conversion layer 15 is subjected to a cleaning process using hydrofluoric acid and a reduction process using hydrogen plasma in order to perform the same process as FIG. 6H.
  • the side walls of the photoelectric conversion layer 15 are covered with the third insulating film 105 and the fourth insulating film 105 which are the first protective film, and the fifth insulating film 107 and the sixth insulating film 108 which are the second protective film.
  • the upper electrode 14 b is covered with the fifth insulating film 107 and the sixth insulating film 108 which are the second protective film. Therefore, also in the present embodiment, it is possible to suppress the generation of the off leak current due to the contamination of the organic substance of the photoelectric conversion layer 15, the natural oxide film and the like.
  • the configuration for connecting the bias wiring 16 and the upper electrode 14b inside the contact hole CH2 is not limited to the above-described configuration.
  • application examples of the present embodiment will be described.
  • FIG. 12 is a cross-sectional structural view of a pixel of the imaging panel according to the application example 1 of the third embodiment.
  • the fifth insulating film 107 has an opening 107 a inside the opening 105 a of the third insulating film 105.
  • the bias wiring 16 is provided on the upper side of the fifth insulating film 107, and is in contact with the upper electrode 14b at the opening 107a.
  • the fifth insulating film 107 covering the fourth insulating film 106 and the upper electrode 14b is formed, and the photolithography method and wet etching are performed to overlap with a part of the upper electrode 14b.
  • the opening 107a of the fifth insulating film 107 is formed (not shown).
  • the bias wiring 16 in contact with the upper electrode 14b in the opening 107a and overlapping with a part of the fifth insulating film 107 is formed (see FIG. 12).
  • FIG. 13 is a cross-sectional view of a pixel of an imaging panel according to Application 2 of the third embodiment. As shown in FIG. 13, Application Example 2 differs from Application Example 1 described above in that the fourth insulating film 106 is not provided. Hereinafter, the configuration different from that of the first application example will be mainly described.
  • the fifth insulating film 107 is provided on the third insulating film 105 and the upper electrode 14 b. Therefore, in this case, after the process of FIG. 11C described above, the fifth insulating film 107 covering the third insulating film 105 and the upper electrode 14b is formed using the same method as the process of FIG.
  • the opening 107a of the fifth insulating film 107 may be formed at a position overlapping with a part.
  • the configuration of the present application example 2 can reduce the number of steps of manufacturing the imaging panel as compared to the above-described application example 1.
  • FIG. 14 is a schematic cross-sectional view of a pixel of the imaging panel 1_3 according to the present embodiment.
  • the present embodiment differs from the second embodiment in that the bias wiring 16 is provided above the third insulating film 105, and the bias wiring 16 and the upper electrode 14b are outside the opening 105a. It differs from the third embodiment in that it is connected.
  • configurations different from the second and third embodiments will be mainly described.
  • the position of the end of the upper electrode 14 b on the positive side in the X-axis direction is disposed outside the photoelectric conversion layer 15 than the end on the negative side of the X-axis and overlaps the third insulating film 106. ing. That is, one end of the upper electrode 14 b in the X-axis direction is longer than the other end in overlapping length with the third insulating film 106.
  • the fourth insulating film 106 has an opening 106 a at a position overlapping the end of the upper electrode 14 b in the positive X-axis direction.
  • the bias wiring 16 is provided on the fourth insulating film 106 so as to be in contact with the upper electrode 14 b at the opening 106 a.
  • the method of manufacturing the imaging panel 1_3 is performed as follows. First, the steps of FIGS. 6A to 6I described above are performed. Thereafter, the opening 105a of the third insulating film 105 and the upper electrode 14b are formed using the same method as the process of FIGS. 11A to 11D described above. Then, the opening 106 a and the opening 106 b of the fourth insulating film 106 are formed using the same method as the process of FIG. 11E described above.
  • a metal film 160 covering the fourth insulating film 106 and the upper electrode 14b is formed by using the same method as the process of FIG. 11F described above, and a metal film 160 is formed by using the same method as the process of FIG. Are patterned to form the bias wiring 16.
  • a method similar to the steps of FIGS. 6Q and 6R is sequentially performed to form a fifth insulating film 107 covering the upper electrode 14b in the opening 106a of the fourth insulating film 106, the fourth insulating film 106, and the bias wiring 16;
  • the sixth insulating film 108 covering the fifth insulating film 107 is sequentially formed (see FIG. 14).
  • FIG. 15 is a schematic cross-sectional view of a pixel according to Application Example 1.
  • configurations different from the fourth embodiment will be mainly described.
  • the fifth insulating film 107 is provided on the third insulating film 105 so as to cover the upper electrode 14 b.
  • the fourth insulating film 106 is provided on the upper side of the fifth insulating film 107.
  • a contact hole CH3 penetrating the fifth insulating film 107 and the fourth insulating film 106 is formed in the upper part of the X-axis positive direction side end portion of the upper electrode 14b.
  • the bias wiring 16 is provided on the fourth insulating film 106 so as to be in contact with the upper electrode 14 b in the contact hole CH3.
  • the upper electrode 14 b is formed using the same method as the process of FIG. 11C described above. Thereafter, a fifth insulating film 107 covering the upper electrode 14 b is formed on the third insulating film 105 by the same method as the process of FIG. 6Q described above. Next, photolithography and wet etching are performed to form an opening 107a of the fifth insulating film 107 at a position overlapping the X-axis positive direction end of the upper electrode 14b.
  • the fourth insulating film 106 is formed on the fifth insulating film 107 using the same method as the step of FIG. 11D described above, and the fourth method is performed using the same method as the step of FIG. 11E described above.
  • the opening 106 a and the opening 106 b of the insulating film 106 are formed.
  • the opening 106 a is provided above the opening 105 a of the third insulating film 105
  • the opening 106 b is provided above the opening 107 a of the fifth insulating film 107.
  • a contact hole CH3 is formed by the opening 106b and the opening 107a.
  • a sixth insulating film 108 covering the fourth insulating film 106, the fifth insulating film 107, and the bias wiring 16 is formed using the same method as the process of FIG. 6R described above (see FIG. 15).
  • FIG. 16 is a schematic cross-sectional view of a pixel in the second application example. As shown in FIG. 16, Application Example 2 differs from Application Example 1 in that the fourth insulating film 106 is not provided.
  • the fifth insulating film 107 is provided on the upper electrode 14 b. Further, on the fifth insulating film 107, a contact hole CH4 including an opening 107a is provided at a position overlapping the X-axis positive direction side end portion of the upper electrode 14b.
  • the bias wiring 16 is provided on the fifth insulating film 107, and is in contact with the upper electrode 14b via the contact hole CH4.
  • a sixth insulating film 108 is provided on the fifth insulating film 107 and the upper electrode 16.
  • a cap layer having conductivity may be provided to cover the surface of the bias wiring 16.
  • the cap layer may be, for example, a metal film containing titanium (Ti) or a transparent conductive film such as ITO.
  • Only one insulating layer (sixth insulating film 108) is provided in the upper layer of the bias wiring 16 in the application examples 1 and 2 in the third embodiment and the application examples 1 and 2 in the fourth embodiment. Therefore, when the cap layer is not provided, the bias wiring 16 is easily corroded as compared with the case where two or more insulating layers are provided in the upper layer of the bias wiring 16. Even if the insulating layer covering the bias wiring 16 is only one layer, corrosion of the bias wiring 16 can be prevented by providing the cap layer as in this modification.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

オフリーク電流を抑制し得るＸ線の撮像パネル及びその製造方法を提供する。撮像パネルは、光電変換層１５と、第１の電極１４ｂと、第１の保護層１０５，１０６とを備える。第１の保護層１０５，１０６は、光電変換層１５の側面を覆い、光電変換層１５の上部において、光電変換層１５の端部より内側に開口１０５ａ，１０６ａを有する。第１の電極１４ｂは、開口１０５ａ，１０６ａにおいて光電変換層１５と接するように第１の保護層１０６の上に配置されている。

Description

撮像パネル及びその製造方法
　以下に開示する発明は、撮像パネル及びその製造方法に関する。
　複数の画素部を備える撮像パネルにより、Ｘ線画像を撮影するＸ線撮像装置が知られている。このようなＸ線撮像装置においては、例えば、光電変換素子としてＰＩＮ（p-intrinsic-n）フォトダイオードを用い、ＰＩＮフォトダイオードは、照射されたＸ線を電荷に変換する。変換された電荷は、画素部が備える薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」とも称する。）を動作させることことで読み出される。このようにして電荷が読み出されることで、Ｘ線画像が得られる。特開２０１４－０７８６５１号公報には、ＰＩＮフォトダイオードを用いた光電変換素子アレイユニットが開示されている。
　特開２０１４－０７８６５１号公報におけるＰＩＮフォトダイオードの光電変換層と上部電極層は、同一のレジストマスクを用いて上層から順次エッチングを行い、略同一のアイランドパターンに形成される。
　特開２０１４－０７８６５１号公報では、光電変換層の形成と同時に上部電極層も形成される。そのため、光電変換層の表面に付着した有機物等をフッ酸等を用いて洗浄すると、上部電極層がフッ酸に曝されることで溶解し、光電変換層に上部電極層の金属イオンが付着してしまう。そのため、特開２０１４－０７８６５１号公報では、光電変換層の表面にのみにフッ酸等を用いた洗浄処理を施すことが困難であり、光電変換層において有機物等を原因とするオフリーク電流が生じやすい。
　以下に開示する発明は、オフリーク電流を抑制し得る撮像パネルを提供することを目的とする。
　上記課題を解決する本発明の撮像パネルは、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、光電変換層と、一対の第１の電極と第２の電極のうち、前記Ｘ線が照射される側に設けられる第１の電極と、第１の保護層と、を備え、前記第１の保護層は、前記光電変換層の側面を覆い、前記光電変換層において前記Ｘ線が照射される側であって、前記光電変換層の端部より内側に開口を有するように前記光電変換層と重なり、前記第１の電極は、前記開口において前記光電変換層と接し、前記第１の保護層の少なくとも一部と重なるように配置されている。
　本発明によれば、オフリーク電流を抑制し得る撮像パネルを提供することができる。
図１は、第１実施形態におけるＸ線撮像装置を示す模式図である。 図２は、図１に示す撮像パネルの概略構成を示す模式図である。 図３は、図２に示す撮像パネルの一の画素部分を拡大した平面図である。 図４は、図３に示す画素をＡ－Ａ線で切断した断面図である。 図５は、図４の配線枠部分の拡大図である。 図６Ａは、図４に示す撮像パネルの製造工程であって、基板の上に、ゲート絶縁膜とＴＦＴとが形成され、第１絶縁膜を成膜する工程を示す断面図である。 図６Ｂは、図６Ａに示す第１絶縁膜の開口を形成する工程を示す断面図である。 図６Ｃは、図４に示す第２絶縁膜を成膜する工程を示す断面図である。 図６Ｄは、図６Ｃに示す第２絶縁膜の開口を形成する工程を示す断面図である。 図６Ｅは、図４に示す下部電極としての金属膜を成膜する工程を示す断面図である。 図６Ｆは、図４に示す下部電極を形成する工程を示す断面図である。 図６Ｇは、図４に示す光電変換層としてのｎ型非晶質半導体層、真性非晶質半導体層及びｐ型非晶質半導体層を成膜する工程を示す断面図である。 図６Ｈは、図４に示す光電変換層を形成する工程を示す断面図である。 図６Ｉは、図４に示す第３絶縁膜を形成する工程を示す断面図である。 図６Ｊは、図４に示す第４絶縁膜を形成する工程を示す断面図である。 図６Ｋは、図４に示すバイアス配線としての金属膜を成膜する工程を示す断面図である。 図６Ｌは、図４に示すバイアス配線を形成する工程を示す断面図である。 図６Ｍは、図４に示す第４絶縁膜の開口を形成する工程を示す断面図である。 図６Ｎは、図４に示す第３絶縁膜の開口を形成する工程を示す断面図である。 図６Ｏは、図４に示す上部電極としての透明導電膜を成膜する工程を示す断面図である。 図６Ｐは、図４に示す上部電極を形成する工程を示す断面図である。 図６Ｑは、図４に示す第５絶縁膜を形成する工程を示す断面図である。 図６Ｒは、図４に示す第６絶縁膜を形成する工程を示す断面図である。 図７は、第２実施形態における撮像パネルの断面図である。 図８Ａは、図７に示すバイアス配線としての金属膜を成膜する工程を示す断面図である。 図８Ｂは、図７に示すバイアス配線を形成する工程を示す断面図である。 図８Ｃは、図７に示す第３絶縁膜の開口を形成する工程を示す断面図である。 図８Ｄは、図７に示す上部電極としての透明導電膜を形成する工程を示す断面図である。 図８Ｅは、図７に示す上部電極を形成する工程を示す断面図である。 図８Ｆは、図７に示す第４絶縁膜を形成する工程を示す断面図である。 図８Ｇは、図７に示す第４絶縁膜の開口を形成する工程を示す断面図である。 図８Ｈは、図７に示す第５絶縁膜を形成する工程を示す断面図である。 図８Ｉは、図７に示す第６絶縁膜を形成する工程を示す断面図である。 図９Ａは、第２実施形態の応用例１における撮像パネルの断面図である。 図９Ｂは、第２実施形態の応用例２における撮像パネルの断面図である。 図１０は、第３実施形態における撮像パネルの断面図である。 図１１Ａは、図１０に示す第３絶縁膜の開口を形成する工程を示す断面図である。 図１１Ｂは、図１０に示す上部電極としての透明導電膜を形成する工程を示す断面図である。 図１１Ｃは、図１０に示す上部電極を形成する工程を示す断面図である。 図１１Ｄは、図１０に示す第４絶縁膜を形成する工程を示す断面図である。 図１１Ｅは、図１０に示す第４絶縁膜の開口を形成する工程を示す断面図である。 図１１Ｆは、図１０に示すバイアス配線としての金属膜を成膜する工程を示す断面図である。 図１１Ｇは、図１０に示すバイアス配線を形成する工程を示す断面図である。 図１２は、第３実施形態の応用例１に係る撮像パネルの断面図である。 図１３は、第３実施形態の応用例２に係る撮像パネルの断面図である。 図１４は、第４実施形態における撮像パネルの断面図である。 図１５は、第４実施形態の応用例１に係る撮像パネルの断面図である。 図１６は、第４実施形態の応用例２に係る撮像パネルの断面図である。
　発明の一実施形態に係る撮像パネルは、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、光電変換層と、一対の第１の電極と第２の電極のうち、前記Ｘ線が照射される側に設けられる第１の電極と、第１の保護層と、を備え、前記第１の保護層は、前記光電変換層の側面を覆い、前記光電変換層において前記Ｘ線が照射される側であって、前記光電変換層の端部より内側に開口を有するように前記光電変換層と重なり、前記第１の電極は、前記開口において前記光電変換層と接し、前記第１の保護層の少なくとも一部と重なるように配置されている（第１の構成）。
　第１の構成によれば、光電変換層の側面は第１の保護層に覆われ、光電変換層において、光電変換層の端部より内側の第１の保護層の開口が設けられた部分は第１の保護層に覆われない。第１の電極は、第１の保護層の開口において光電変換層と接し、第１の保護層の少なくとも一部と重なって配置される。つまり、第１の電極は、第１の保護層の形成後に形成される。そのため、光電変換層が形成された際に、光電変換層の表面をフッ酸等を用いて洗浄することが可能となる。その結果、本構成による撮像パネルは、光電変換層においてオフリーク電流が発生しにくい。
　第１の構成において、前記光電変換層は、第１の導電型を有する第１非晶質半導体層と、前記第１非晶質半導体層に接する真性非晶質半導体層と、前記真性非晶質半導体層に接し、前記第１の導電型と反対の第２の導電型を有する第２非晶質半導体層とを含み、前記第１の保護層は、前記第２非晶質半導体層の上面において前記開口を有し、前記第１の電極は、前記開口において前記第２非晶質半導体層と接し、前記第２非晶質半導体層の膜厚は、前記第１の保護層と重なる領域よりも前記開口が設けられた領域の方が薄いこととしてもよい（第２の構成）。第２の構成によれば、第１の保護層の開口が設けられた部分の第２非晶質半導体層の膜厚が、第１の保護層が重なっている部分の膜厚よりも薄い。そのため、第２非晶質半導体層の膜厚が均一である場合と比べ、光電変換層の透過率が向上し、量子効率を向上させることができる。
　第１又は第２の構成において、前記第１の保護層は、第１の無機絶縁膜と第１の有機絶縁膜とを含み、前記第１の無機絶縁膜の上に前記第１の有機絶縁膜が重なるように配置されていることとしてもよい（第３の構成）。第３の構成によれば、光電変換層の側面が第１の無機絶縁膜と第１の有機絶縁膜とに覆われる。そのため、１つの絶縁膜に光電変換層の側面が覆われる場合と比べ、光電変換層の側面の被覆性が向上し、光電変換層においてオフリーク電流が生じにくい。
　第１又は第２の構成において、前記第１の保護層は、第１の無機絶縁膜と第１の有機絶縁膜とを含み、前記第１の無機絶縁膜の上に前記第１の電極が重なるように配置され、前記第１の有機絶縁膜は、前記第１の電極より上層に設けられ、前記光電変換層の端部より内側であって、前記第１の無機絶縁膜の開口より外側に開口を有することとしてもよい（第４の構成）
　第１又は第２の構成において、前記第１の保護層は、第１の無機絶縁膜を含み、前記第１の無機絶縁膜の上に前記第１の電極が重なるように配置されていることとしてもよい（第５の構成）。
　第１から第５のいずれかの構成において、前記第１の電極と、前記第１の保護層の少なくとも一部とに重なるように配置された第２の保護層をさらに備えることとしてもよい（第６の構成）。第６の構成によれば、第１の電極の上部が第２の保護層に覆われるため、第１の電極を保護することができる。
　第６の構成において、前記第２の保護層は、第２の無機絶縁膜と第２の有機絶縁膜とを含み、前記第２の無機絶縁膜は、前記第１の電極と接し、前記第２の有機絶縁膜は、前記第２の無機絶縁膜の上に設けられることとしてもよい（第７の構成）。
　第６の構成において、前記第２の保護層は、第２の無機絶縁膜と第２の有機絶縁膜とを含み、前記第２の無機絶縁膜は、前記第１の電極と接し、前記開口の外側において、前記第１の無機絶縁膜と前記第２の有機絶縁膜との間に配置されていることとしてもよい（第８の構成）。
　第１から第８のいずれかの構成において、前記第１の電極と接し、所定のバイアス電圧が印加されるバイアス配線をさらに備えることとしてもよい（第９の構成）。第９の構成によれば、第１の電極にバイアス電圧を印加することができる。
　第９の構成において、前記バイアス配線は、前記開口の外側において前記第１の電極と接していることとしてもよい（第１０の構成）。第１０の構成によれば、バイアス配線が開口の内側に設けられる場合と比べ、光電変換層の透過率を向上させることができる。
　第９又は第１０の構成において、前記バイアス配線は、前記第１の保護層より上層に設けられていることとしてもよい（第１１の構成）。
　第９から第１１のいずれかの構成において、前記バイアス配線を覆う導電膜をさらに備えることとしてもよい（第１２の構成）。第１２の構成によれば、バイアス配線の腐食を防止することができる。
　第１から第１２のいずれかの構成において、前記開口の面積は、前記光電変換層の前記Ｘ線が照射される側における面積に対して７０.５６％以上であることとしてもよい（第１３の構成）。第１３の構成によれば、光電変換層の量子効率を向上させることができる。
　本発明の一実施形態に係る撮像パネルの製造方法は、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルの製造方法であって、基板上に、第１の導電型を有する第１非晶質半導体層と、真性非晶質半導体層と、前記第１の導電型と反対の第２の導電型を有する第２非晶質半導体層とを順に形成する工程と、前記第１非晶質半導体層と、前記真性非晶質半導体層と、前記第２非晶質半導体層とをエッチングして光電変換層を形成する工程と、前記光電変換層の表面の付着物を除去する除去処理を施す工程と、前記除去処理の工程の後、前記光電変換層の側面を覆い、前記光電変換層において前記Ｘ線が照射される側であって、前記光電変換層の端部より内側に開口を有し、前記光電変換層の一部と重なる第１の保護層を形成する工程と、一対の第１の電極と第２の電極のうち、前記開口において前記光電変換層と接し、前記第１の保護層の少なくとも一部に重なるように配置された第１の電極を形成する工程と、を含む（第１の製造方法）。
　第１の製造方法によれば、光電変換層を形成後、第１の保護層を形成する前に、光電変換層の表面の付着物を除去する処理を行うため、光電変換層の付着物に因るオフリーク電流の発生を抑制することができる。
　第１の製造方法において、前記除去処理は、フッ酸を用いた洗浄処理を含むこととしてもよい（第２の製造方法）。第２の製造方法によれば、光電変換層の表面に付着した有機物等を除去することができる。
　第１又は第２の製造方法において、前記第１の保護層の前記開口は、前記第１の保護層をフッ酸を用いたウェットエッチングを行うことにより形成されることとしてもよい（第３の製造方法）。第３の製造方法によれば、光電変換層の表面の付着物を除去することができる。
　第１から第３のいずれかの製造方法において、前記開口の面積は、前記光電変換層の前記Ｘ線が照射される側における面積に対して７０.５６％以上であることとしてもよい（第４の製造方法）。第４の製造方法によれば、光電変換層の量子効率を向上させることができる。
　以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
［第１実施形態］
　（構成）
　図１は、本実施形態におけるＸ線撮像装置を示す模式図である。Ｘ線撮像装置１００は、撮像パネル１と、制御部２とを備える。制御部２は、ゲート制御部２Ａと信号読出部２Ｂとを含む。被写体Ｓに対しＸ線源３からＸ線が照射され、被写体Ｓを透過したＸ線が、撮像パネル１の上部に配置されたシンチレータ１Ａにおいて蛍光（以下、シンチレーション光）に変換される。Ｘ線撮像装置１００は、シンチレーション光を撮像パネル１及び制御部２で撮像し、Ｘ線画像を取得する。
　図２は、撮像パネル１の概略構成を示す模式図である。図２に示すように、撮像パネル１には、複数のソース配線１０と、複数のソース配線１０と交差する複数のゲート配線１１とが形成されている。ゲート配線１１は、ゲート制御部２Ａと接続され、ソース配線１０は、信号読出部２Ｂと接続されている。
　撮像パネル１は、ソース配線１０とゲート配線１１とが交差する位置に、ソース配線１０及びゲート配線１１に接続されたＴＦＴ１３を有する。また、ソース配線１０とゲート配線１１とで囲まれた領域（以下、画素）には、フォトダイオード１２が設けられている。画素において、被写体Ｓを透過したＸ線を変換したシンチレーション光は、フォトダイオード１２でその光量に応じた電荷に変換される。
　撮像パネル１における各ゲート配線１１は、ゲート制御部２Ａにおいて順次選択状態に切り替えられ、選択状態のゲート配線１１に接続されたＴＦＴ１３がオン状態となる。ＴＦＴ１３がオン状態になると、フォトダイオード１２で変換された電荷に応じた信号がソース配線１０を介して信号読出部２Ｂに出力される。
　図３は、図２に示す撮像パネル１の一の画素部分を拡大した平面図である。図３に示すように、ゲート配線１１及びソース配線１０に囲まれた画素には、フォトダイオード１２とＴＦＴ１３とが設けられている。フォトダイオード１２は、一対の電極として下部電極１４ａ及び上部電極１４ｂと、光電変換層１５とを含む。上部電極１４ｂは、光電変換層１５の上部、すなわち、Ｘ線源３（図１参照）からＸ線が照射される側に設けられる。ＴＦＴ１３は、ゲート配線１１と一体化されたゲート電極１３ａと、半導体活性層１３ｂと、ソース配線１０と一体化されたソース電極１３ｃと、ドレイン電極１３ｄとを有する。また、ゲート配線１１及びソース配線１０と平面視で重なるようにバイアス配線１６が配置されている。バイアス配線１６は、フォトダイオード１２にバイアス電圧を供給する。画素には、ドレイン電極１３ｄと下部電極１４ａとを接続するためのコンタクトホールＣＨ１が設けられている。
　ここで、図４に、図３に示す画素のＡ－Ａ線の断面図を示す。図４に示すように、画素における各素子は、基板１０１の上に配置されている。基板１０１は、絶縁性を有する基板であり、例えば、ガラス基板等で構成される。
　基板１０１上には、ゲート配線１１（図３参照）と一体化されたゲート電極１３ａと、ゲート絶縁膜１０２とが形成されている。
　ゲート電極１３ａ及びゲート配線１１は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、モリブデンナイトライド（ＭｏＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、又はこれらの合金、若しくはこれら金属窒化物からなる。本実施形態では、ゲート電極１３ａ及びゲート配線１１は、モリブデンナイトライドからなる金属膜とアルミニウムからなる金属膜とがこの順番で積層された積層構造を有する。その膜厚は、例えば、モリブデンナイトライドからなる金属膜が１００ｎｍ、アルミニウムからなる金属膜が３００ｎｍである。
　ゲート絶縁膜１０２は、ゲート電極１３ａを覆う。ゲート絶縁膜１０２は、例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸化窒化ケイ素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化ケイ素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を用いてもよい。本実施形態では、ゲート絶縁膜１０２は、酸化ケイ素（ＳｉＯｘ）と、窒化ケイ素（ＳｉＮｘ）とが順に積層された積層膜で構成され、その膜厚は、酸化ケイ素（ＳｉＯｘ）が５０ｎｍ、窒化ケイ素（ＳｉＮｘ）が４００ｎｍである。
　ゲート絶縁膜１０２を介してゲート電極１３ａの上に、半導体活性層１３ｂと、半導体活性層１３ｂに接続されたソース電極１３ｃ及びドレイン電極１３ｄとが形成されている。
　半導体活性層１３ｂは、ゲート絶縁膜１０２に接して形成されている。半導体活性層１３ｂは、酸化物半導体からなる。酸化物半導体は、例えば、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）、酸化カドミウム（ＣｄＯ）、又は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体等を用いてもよい。本実施形態では、半導体活性層１３ｂは、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体からなり、その膜厚は、例えば７０ｎｍである。
　ソース電極１３ｃ及びドレイン電極１３ｄは、ゲート絶縁膜１０２の上において半導体活性層１３ｂの一部と接するように配置されている。ソース電極１３ｃは、ソース配線１０（図３参照）と一体化されている。ドレイン電極１３ｄは、コンタクトホールＣＨ１を介して下部電極１４ａと接続されている。
　ソース電極１３ｃ及びドレイン電極１３ｄは、同一層上に形成され、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金、若しくはこれら金属窒化物からなる。また、ソース電極１３ｃ及びドレイン電極１３ｄの材料として、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、窒化チタン等の透光性を有する材料及びそれらを適宜組み合わせたものを用いてもよい。
　ソース電極１３ｃ及びドレイン電極１３ｄは、例えば、複数の金属膜を積層したものであってもよい。具体的には、ソース電極１３ｃ及びドレイン電極１３ｄは、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、モリブデンナイトライド（ＭｏＮ）からなる金属膜とが、この順番で積層された積層構造を有する。その膜厚は、下層のモリブデンナイトライド（ＭｏＮ）からなる金属膜は１００ｎｍ、アルミニウム（Ａｌ）からなる金属膜は５００ｎｍ、上層のモリブデンナイトライド（ＭｏＮ）からなる金属膜は５０ｎｍである。
　ソース電極１３ｃ及びドレイン電極１３ｄを覆うように、第１絶縁膜１０３が設けられている。第１絶縁膜１０３は、酸化ケイ素（ＳｉＯ２）又は窒化ケイ素（ＳｉＮ）からなる単層構造でもよいし、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ２）をこの順に積層した積層構造でもよい。
　第１絶縁膜１０３の上には、第２絶縁膜１０４が形成されている。ドレイン電極１３ｄの上には、コンタクトホールＣＨ１が形成されている。コンタクトホールＣＨ１は、第２絶縁膜１０４と第１絶縁膜１０３とを貫通する。第２絶縁膜１０４は、例えば、アクリル系樹脂又はシロキサン系樹脂などの有機系透明樹脂からなり、その膜厚は、例えば２．５μｍである。
　第２絶縁膜１０４の上には、下部電極１４ａが形成されている。下部電極１４ａは、コンタクトホールＣＨ１を介してドレイン電極１３ｄと接続されている。下部電極１４ａは、例えば、モリブデンナイトライド（ＭｏＮ）を含む金属膜で構成され、その膜厚は、例えば２００ｎｍである。
　下部電極１４ａの上には、光電変換層１５が形成されている。光電変換層１５は、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２と、ｐ型非晶質半導体層１５３が順に積層されて構成されている。この例において、光電変換層１５のＸ軸方向の長さは、下部電極１４ａのＸ軸方向の長さよりも短い。
　ｎ型非晶質半導体層１５１は、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンからなる。ｎ型非晶質半導体層１５１の膜厚は、例えば、３０ｎｍである。
　真性非晶質半導体層１５２は、真性のアモルファスシリコンからなる。真性非晶質半導体層１５２は、ｎ型非晶質半導体層１５１に接して形成されている。真性非晶質半導体層の膜厚は、例えば１０００ｎｍである。
　ｐ型非晶質半導体層１５３は、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンからなる。ｐ型非晶質半導体層１５３は、真性非晶質半導体層１５２に接して形成されている。ｐ型非晶質半導体層１５３のは膜厚は、例えば５ｎｍである。
　第２絶縁膜１０２の上には、第１の保護層としての第３絶縁膜１０５が設けられている。第３絶縁膜１０５は、下部電極１４ａと光電変換層１５の側面を覆い、光電変換層１５の上部において開口１０５ａを有する。第３絶縁膜１０５は、例えば、窒化ケイ素（ＳｉＮ）からなる無機絶縁膜であり、その膜厚は、例えば３００ｎｍである。
　ここで、図４の配線枠Ｒの拡大図を図５に示す。図５に示すように、本実施形態におけるｐ型非晶質半導体層１５３において、上部電極１４ｂと重なっている部分の膜厚ｈ１は、第３絶縁膜１０５と重なっている部分の膜厚ｈ２よりも薄くなっている。ｐ型非晶質半導体層１５３の膜厚が均一でない理由については、後述する撮像パネルの製造工程の説明において言及する。
　図４に戻り、第３絶縁膜１０５の上には、第１の保護層としての第４絶縁膜１０６が設けられている。第４絶縁膜１０６は、第３絶縁膜１０５の開口１０５ａと重なる位置に開口１０６ａを有する。コンタクトホールＣＨ２は、開口１０５ａと１０６ａとで構成される。第４絶縁膜１０６は、例えばアクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂からなり、その膜厚は、例えば２．５μｍである。
　なお、第１の保護層である第３絶縁膜１０５と第４絶縁膜１０６の開口１０５ａ、１０６ａは、光電変換層１５の端部より内側であって、光電変換層１５のＸ線照射側、すなわち、ｐ型非晶質半導体層１５３側の面積に対して約７０.５６％以上であることが望ましい。このような構成により、光電変換層１５の量子効率が向上する。
　第４絶縁膜１０６の上にはバイアス配線１６が形成されている。バイアス配線１６は、例えば、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、チタン（Ｔｉ）からなる金属膜とを順に積層した積層構造を有する。モリブデンナイトライド（ＭｏＮ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）のそれぞれの膜厚は、例えば、１００ｎｍ、３００ｎｍ、５０ｎｍである。
　そして、第４絶縁膜１０６及び光電変換層１５の上には、上部電極１４ｂが設けられている。上部電極１４ｂは、バイアス配線１６とコンタクトホールＣＨ２におけるｐ型非晶質半導体層１５３とを覆う。上部電極１４ｂは、例えば、ＩＴＯ（Indium Tin Oxide）からなり、その膜厚は、例えば７０ｎｍである。
　バイアス配線１６は、制御部２（図１参照）に接続されている。バイアス配線１６は、コンタクトホールＣＨ２を介して、制御部２から入力されるバイアス電圧を上部電極１４ｂに印加する。
　第４絶縁膜１０６及び透明導電膜１７の上には、第２の保護膜としての第５絶縁膜１０７が設けられている。第５絶縁膜１０７は、例えば窒化ケイ素（ＳｉＮ）からなる無機絶縁膜であり、その膜厚は、例えば２００ｎｍである。
　第５絶縁膜１０７の上には、第２の保護膜としての第６絶縁膜１０８が設けられている。第６絶縁膜１０８は、例えば、アクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂からなり、その膜厚は、例えば２．０μｍである。
　（撮像パネル１の製造方法）
　次に、撮像パネル１の製造方法について説明する。図６Ａ～図６Ｒは、撮像パネル１の各製造工程における断面図（図３のＡ－Ａ断面）である。
　図６Ａに示すように、基板１０１の上に、既知の方法を用いて、ゲート絶縁膜１０２とＴＦＴ１３を形成し、ＴＦＴ１３を覆うように、例えば、プラズマＣＶＤ法を用い、窒化ケイ素（ＳｉＮ）からなる第１絶縁膜１０３を成膜する。
　続いて、基板１０１の全面に３５０℃程度の熱処理を加え、フォトリソグラフィ法及びウェットエッチングを行い、第１絶縁膜１０３をパターニングして、ドレイン電極１３ｄの上に開口１０３ａを形成する（図６Ｂ参照）。
　次に、第１絶縁膜１０３の上に、例えば、スリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第２絶縁膜１０４を形成する（図６Ｃ参照）。
　そして、フォトリソグラフィ法を用いて、開口１０３ａの上に、第２絶縁膜１０４の開口１０４ａを形成する。これにより、開口１０３ａ及び１０４ａからなるコンタクトホールＣＨ２が形成される（図６Ｄ参照）。
　続いて、第２絶縁膜１０４の上に、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）からなる金属膜１４０を成膜する（図６Ｅ参照）。
　そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１４０をパターニングする。その結果、第２絶縁膜１０４の上に、コンタクトホールＣＨ１を介してドレイン電極１３ｄと接続された下部電極１４ａが形成される（図６Ｆ参照）。
　次に、第２絶縁膜１０４と下部電極１４ａを覆うように、例えば、プラズマＣＶＤ法を用いて、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２、ｐ型非晶質半導体層１５３の順に成膜する（図６Ｇ参照）。
　そして、フォトリソグラフィ法及びドライエッチングを行うことで、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２、及びｐ型非晶質半導体層１５３をパターニングする。その結果、光電変換層１５が形成される（図６Ｈ参照）。
　図６Ｈの工程において、光電変換層１５の表面にはパターニングの際に有機物や自然酸化膜等が付着する。そのため、本実施形態では、光電変換層１５を形成後、光電変換層１５の表面に対してフッ酸を用いた洗浄処理と、水素プラズマを用いた還元処理を行う。
　次に、光電変換層１５の表面を覆うように、例えば、プラズマＣＶＤ法を用いて、窒化ケイ素（ＳｉＮ）からなる第３絶縁膜１０５を成膜する（図６Ｉ参照）。
　続いて、第３絶縁膜１０５の上に、例えば、スリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第４絶縁膜１０６を形成する（図６Ｊ参照）。
　また、第４絶縁膜１０６の上に、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、チタン（Ｔｉ）とを順に積層した金属膜１６０を成膜する（図６Ｋ参照）。
　そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターニングし、バイアス配線１６を形成する（図６Ｌ参照）。
　次に、フォトリソグラフィ法を用いて、光電変換層１５の上部に第４絶縁膜１０６の開口１０６ａを形成する（図６Ｍ参照）。
　続いて、フォトリソグラフィ法及びウェットエッチングを行い、開口１０６ａの下に第３絶縁膜１０５の開口１０５ａを形成する。その結果、開口１０５ａ及び１０６ａからなるコンタクトホールＣＨ２が形成される（図６Ｎ参照）。
　コンタクトホールＣＨ２の面積は、光電変換層１５の端部より内側であって、光電変換層１５のＸ線照射側、すなわち、ｐ型非晶質半導体層１５３側の面積に対して約７０.５６％以上である。このような開口が形成されるためには、第３絶縁膜１０５及び第４絶縁膜１０６の開口を形成する際、各マスクパターンの端部が、光電変換層１５の端部から１μｍ以上、８μｍ以下に配置されていればよい。言い換えれば、コンタクトホールＣＨ２の面積が光電変換層１５のＸ線照射側の面積に対して７０.５６％未満となる場合、各マスクパターンのずれにより、開口が、光電変換層１５より外側にはみ出して形成され、光電変換層１５の特性が悪化する。
　第３絶縁膜１０５のウェットエッチングはフッ酸を用いて行う。光電変換層１５のｐ型非晶質半導体層１５３の表面に付着された有機物や自然酸化膜はフッ酸に曝されることで除去される。また、このとき、ｐ型非晶質半導体層１５３において、第３絶縁膜１０５における開口１０５ａ部分もウェットエッチングによって削られる。
　さらに、図６Ｎの工程において、第３絶縁膜１０５のウェットエッチング後、開口１０５ａが設けられた部分におけるｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄する。その結果、光電変換層１５の表面に付着された自然酸化層が除去される。また、洗浄処理の際、ｐ型非晶質半導体層１５３において、第３絶縁膜１０５における開口１０５ａが設けられた部分が削られ、開口１０５ａ部分のｐ型非晶質半導体層１５３における膜厚は、さらに、第３絶縁膜１０５に覆われている部分よりも薄くなる。その結果、図５に示したように、ｐ型非晶質半導体層１５３において、第３絶縁膜１０５が設けられていない開口１０５ａ部分の膜厚ｈ１は、第３絶縁膜１０５が設けられた部分の膜厚ｈ２よりも薄くなる。
　次に、例えば、スパッタリング法を用いて、ｐ型非晶質半導体層１５３、バイアス配線１６、第４絶縁膜１０６を覆うように、ＩＴＯからなる透明導電膜１４１を成膜する（図６Ｏ参照）。
　そして、フォトリソグラフィ法及びドライエッチングを行い、透明導電膜１４１をパターニングする。その結果、バイアス配線１６と接続され、コンタクトホールＣＨ２を介して光電変換層１５と接続された上部電極１４ｂが形成される（図６Ｐ参照）。
　続いて、例えば、プラズマＣＶＤ法を用いて、上部電極１４ｂを覆うように、窒化ケイ素（ＳｉＮ）からなる第５絶縁膜１０７を成膜する（図６Ｑ参照）。
　次に、第５絶縁膜１０７の上に、例えば、スリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第６絶縁膜１０８を形成する（図６Ｒ参照）。
　以上が、本実施形態における撮像パネル１の製造方法である。上述したように、本実施形態では、光電変換層１５を形成後、光電変換層１５の表面に対してフッ酸を用いた洗浄と、水素プラズマを用いた還元処理とを行う。そのため、光電変換層１５の表面に付着した有機物や自然酸化膜等の付着物が除去される。また、本実施形態では、光電変換層１５の側壁は、第１の保護膜である第３絶縁膜１０５及び第４絶縁膜１０５と、第２の保護膜である第５絶縁膜１０７及び第６絶縁膜１０８に覆われ、上部電極１４ｂは、第２の保護膜である第５絶縁膜１０７及び第６絶縁膜１０８に覆われる。そのため、光電変換層１５において汚染物等に因るオフリーク電流が生じにくい。
　さらに、ｐ型非晶質半導体層１５３の表面は、第３絶縁膜１０５の開口１０５ａの形成時と形成後においてフッ酸に曝される。その結果、ｐ型非晶質半導体層１５３の表面の付着物が除去され、上部電極１４ｂとｐ型非晶質半導体層１５３との間において良好なコンタクトが得られる。
　また、ｐ型非晶質半導体層１５３の表面はフッ酸に曝されることで削られ、ｐ型非晶質半導体層１５３において、第３絶縁膜１０５が設けられていない開口１０５ａ部分における膜厚が、第３絶縁膜１０５が重なっている膜厚よりも薄くなる（図５参照）。そのため、光電変換層１５の透過率が向上し、光電変換層１５における量子効率を向上させることができる。
　（Ｘ線撮像装置１００の動作）
　ここで、図１に示すＸ線撮像装置１００の動作について説明しておく。まず、Ｘ線源３からＸ線が照射される。このとき、制御部２は、バイアス配線１６（図３等参照）に所定の電圧（バイアス電圧）を印加する。Ｘ線源３から照射されたＸ線は、被写体Ｓを透過し、シンチレータ１Ａに入射する。シンチレータ１Ａに入射したＸ線は蛍光（シンチレーション光）に変換され、撮像パネル１にシンチレーション光が入射する。撮像パネル１における各画素に設けられたフォトダイオード１２にシンチレーション光が入射すると、フォトダイオード１２において、シンチレーション光の光量に応じた電荷に変化される。フォトダイオード１２で変換された電荷に応じた信号は、ＴＦＴ１３（図３等参照）が、ゲート制御部２Ａからゲート配線１１を介して出力されるゲート電圧（プラスの電圧）に応じてＯＮ状態となっているときに、ソース配線１０を通じて信号読出部２Ｂ（図２等参照）に読み出される。そして、読み出された信号に応じたＸ線画像が、制御部２で生成される。
［第２実施形態］
　図７は、第２実施形態における撮像パネルの断面を示す模式図である。図７において、第１実施形態と同様の構成には第１実施形態と同じ符号が付されている。以下、第１実施形態と異なる構成を主に説明する。
　図７に示すように、本実施形態では、バイアス配線１６は、光電変換層１５の外側において、第３絶縁膜１０５の上に設けられている。
　上部電極１４ｂは、ｐ型非晶質半導体層１５３とバイアス配線１６とを覆うように第３絶縁膜１０５の上に設けられている。
　第４絶縁膜１０６は、コンタクトホールＣＨ２の外側において、上部電極１４ｂと第３絶縁膜１０５とに重なるように設けられる。すなわち、第４絶縁膜１０６は、上部電極１４ｂより上層に設けられ、光電変換層１５の端部より内側であって、第３絶縁膜１０５の開口より外側に開口を有する。
　本実施形態では、光電変換層１５の側面が第１の保護膜としての第３絶縁膜１０５に覆われる。バイアス配線１６は、第３絶縁膜１０５上において上部電極１４ｂに覆われる。
　本実施形態における撮像パネル１＿１の製造方法は、以下のようにして行う。まず、上述した図６Ａ～６Ｉの工程を行う。
　図６Ｉの工程後、図６Ｋの工程と同様の方法で、第３絶縁膜１０５上に金属膜１６０を形成し（図８Ａ参照）、続いて、図６Ｌの工程と同様の方法で、金属膜１６０をパターニングしてバイアス配線１６を形成する（図８Ｂ参照）。
　次に、図６Ｎと同様の方法を用い、光電変換層１５の上部において、第３絶縁膜１０５の開口１０５ａを形成する（図８Ｃ参照）。
　続いて、上述の図６Ｏの工程と同様の方法を用いて、開口１０５ａ及びバイアス配線１６を覆うように透明導電膜１４１を成膜し（図８Ｄ参照）、上述の図６Ｐの工程と同様の方法を用いて、透明導電膜１４１をパターニングして上部電極１４ｂを形成する（図８Ｅ参照）。上部電極１４ｂは、バイアス配線１６と接続され、コンタクトホールＣＨ２を介して光電変換層１５と接続される。
　次に、上述の図６Ｊの工程と同様の方法を用いて、上部電極１４ｂを覆うように、第４絶縁膜１０６を形成する（図８Ｆ参照）。そして、上述の図６Ｍの工程と同様の方法を用いて、第３絶縁膜１０５の開口１０５ａと重なる位置に、第４絶縁膜１０６の開口１０６ａを形成する（図８Ｇ参照）。
　そして、上述の図６Ｒの工程と同様の方法を用いて、第４絶縁膜１０６を覆う第５絶縁膜１０７を形成し（図８Ｈ参照）、第５絶縁膜１０７を覆う第６絶縁膜１０８を形成する（図８Ｉ参照）。
　本実施形態においても、上述した第１実施形態と同様に図６Ｈの工程を行う。つまり、光電変換層１５の形成時に、光電変換層１５の表面に対してフッ酸を用いた洗浄処理と、水素プラズマを用いた還元処理とを行う。また、光電変換層１５の側壁は、第１の保護膜である第３絶縁膜１０５及び第４絶縁膜１０５と、第２の保護膜である第５絶縁膜１０７及び第６絶縁膜１０８に覆われ、上部電極１４ｂは、第２の保護膜である第５絶縁膜１０７及び第６絶縁膜１０８に覆われる。そのため、光電変換層１５の有機物や自然酸化膜等の付着物に因るオフリーク電流の発生が抑制される。
　また、第３絶縁膜１０５の開口１０５ａを形成する工程（図８Ｃ）では、第１実施形態の図６Ｎの工程と同様、フッ酸を用いてウェットエッチングを行い、開口１０５ａ部分におけるｐ型非晶質半導体層１５３上にフッ酸を用いて洗浄する。そのため、上部電極１４ｂとｐ型非晶質半導体層１５３との間において良好なコンタクトが得られる。また、本実施形態においても、第３絶縁膜１０５が設けられていない開口１０５ａ部分のｐ型非晶質半導体層１５３の膜厚が、第３絶縁膜１０５が設けられた部分のｐ型非晶質半導体層１５３の膜厚よりも薄くなる。そのため、光電変換層１５の透過率が向上し、光電変換層１５における量子効率を向上させることができる。
　（応用例１）
　上述した第２実施形態では、バイアス配線１６の上に上部電極１４ｂが重なって配置されている例を説明したが、図９Ａに示すように、上部電極１４ｂの上にバイアス配線１６が重なって配置されてもよい。
　この場合には、上部電極１４ｂを形成後、上述した図６Ｋ、６Ｌの工程と同様の方法を順に行い、光電変換層１５の外側において、第３絶縁膜１０５上に、上部電極１４ｂの一部と重なるバイアス配線１６を形成する。バイアス配線１６を形成後は、第２実施形態の図８Ｃ～図８Ｉと同様の工程を行う。
　（応用例２）
　上述した第２実施形態では、バイアス配線１６が第３絶縁膜１０５の上に設けられていたが、図９Ｂに示すように、第２絶縁膜１０４の上にバイアス配線１６が設けられていてもよい。
　この場合には、上述した図６Ｅ、６Ｆの工程において、下部電極１４ａの形成と同時にバイアス配線１６を形成する。つまり、下部電極１４ａとバイアス配線１６を、例えば、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、チタン（Ｔｉ）とを順に積層した金属膜を用いて形成する。なお、図６Ｆの工程の後、図６Ｇ～６Ｉと同様の工程、及び図８Ａ～８Ｈと同様の工程を行い、図９Ｂに示す撮像パネルが作製される。
［第３実施形態］
　上述した実施形態では、コンタクトホールＣＨ２の外側の位置で、バイアス配線１６と上部電極１４ｂとが接続される例を説明した。本実施形態では、コンタクトホールＣＨ２において、バイアス配線１６と上部電極１４ｂとが接続される例を説明する。
　図１０は、本実施形態における撮像パネル１＿２の画素の概略断面図である。図１０において、第１実施形態と同様の構成には第１実施形態と同じ符号が付されている。
　図１０に示すように、本実施形態のバイアス配線１６は、コンタクトホールＣＨ２の内側において上部電極１４ｂと接し、上部電極１４ｂから第４絶縁膜１０６の上部まで配置されている。
　撮像パネル１＿２の製造方法は、以下のようにして行う。まず、上述した図６Ａ～６Ｉの工程を行う。その後、図６Ｎの工程と同様の方法を用いて、第３絶縁膜１０５の開口１０５ａを形成する（図１１Ａ参照）。
　次に、図６Ｏの工程と同様の方法を用いて、透明導電膜１４１を成膜し（図１１Ｂ参照）、図６Ｐの工程と同様の方法を用いて、開口１０５ａを覆い、第３絶縁膜１０５の一部と重なる上部電極１４ｂを形成する（図１１Ｃ参照）。
　その後、図６Ｊの工程と同様の方法を用いて、第３絶縁膜１０５上に第４絶縁膜１０６を形成し（図１１Ｄ参照）、図６Ｍの工程と同様の方法を用いて、開口１０５ａと重なる位置に第４絶縁膜１０６の開口１０４ａを形成する（図１１Ｅ参照）。その結果、開口１０５ａ、１０６ａからなるコンタクトホールＣＨ２が形成される。
　その後、図６Ｋの工程と同様の方法を用いて、第４絶縁膜１０６及び上部電極１４ｂの上に金属膜１６０を成膜し（図１１Ｆ参照）、図６Ｌの工程と同様の方法を用いて、金属膜１６０をパターニングする（図１１Ｇ参照）。その結果、コンタクトホールＣＨ２において上部電極１４ｂの一部と接し、第４絶縁膜１０６の一部と重なるバイアス配線１６が形成される。
　バイアス配線１６の形成後、図６Ｑ、６Ｒの工程と同様の方法を順に行い、バイアス配線１６の上層に第５絶縁膜１０７と第６絶縁膜１０８とが形成される（図１０参照）。つまり、この例では、第５絶縁膜１０７は、バイアス配線１６と上部電極１４ｂとを覆い、第６絶縁膜１０８は、第５絶縁膜１０７を覆う。
　上述した第３実施形態では、バイアス配線１６と上部電極１４ｂとがコンタクトホールＣＨ２の内側で接続されるため、第１実施形態と比べ、光電変換層１５上部の透過率が低下する。しかしながら、本実施形態においても、図６Ｈと同様の工程を行うため、光電変換層１５の表面にフッ酸を用いた洗浄処理と、水素プラズマを用いた還元処理とが施される。また、光電変換層１５の側壁は、第１の保護膜である第３絶縁膜１０５及び第４絶縁膜１０５と、第２の保護膜である第５絶縁膜１０７及び第６絶縁膜１０８に覆われ、上部電極１４ｂは、第２の保護膜である第５絶縁膜１０７及び第６絶縁膜１０８に覆われる。よって、本実施形態においても、光電変換層１５の有機物や自然酸化膜等の汚染に因るオフリーク電流の発生を抑制することができる。
　なお、コンタクトホールＣＨ２の内側においてバイアス配線１６と上部電極１４ｂとを接続する構成は上述した構造に限らない。以下、本実施形態の応用例について説明する。
　（応用例１）
　図１２は、第３実施形態の応用例１に係る撮像パネルの画素の断面構造図である。図１２に示すように、本応用例１では、第５絶縁膜１０７は、第３絶縁膜１０５の開口１０５ａより内側に開口部１０７ａを有する。バイアス配線１６は、第５絶縁膜１０７の上部に設けられ、開口１０７ａにおいて上部電極１４ｂと接する。
　この場合、上述した図１１Ｅの工程の後、第４絶縁膜１０６及び上部電極１４ｂを覆う第５絶縁膜１０７を形成し、フォトリソグラフィ法及びウェットエッチングを行い、上部電極１４ｂの一部と重なる位置に第５絶縁膜１０７の開口１０７ａを形成する（図示略）。その後、上述した図１１Ｆ、１１Ｇの工程と同様の方法を用い、開口１０７ａにおいて上部電極１４ｂと接し、第５絶縁膜１０７の一部と重なるバイアス配線１６を形成する（図１２参照）。
　（応用例２）
　図１３は、第３実施形態の応用例２に係る撮像パネルの画素の断面構造図である。図１３に示すように、本応用例２では、第４絶縁膜１０６が設けられていない点で上述の応用例１と異なる。以下、主として上記応用例１と異なる構成について説明する。
　本応用例２では、第５絶縁膜１０７は、第３絶縁膜１０５と上部電極１４ｂの上部に設けられる。そのため、この場合、上述した図１１Ｃの工程の後、図６Ｑの工程と同様の方法を用いて、第３絶縁膜１０５及び上部電極１４ｂを覆う第５絶縁膜１０７を形成し、上部電極１４ｂの一部と重なる位置に第５絶縁膜１０７の開口１０７ａを形成すればよい。本応用例２の構成は、上記応用例１と比べて撮像パネルを作製する工程を削減することができる。
［第４実施形態］
　図１４は、本実施形態に係る撮像パネル１＿３の画素の概略断面図である。図１４に示すように、本実施形態は、バイアス配線１６が第３絶縁膜１０５よりも上層に設けられる点で第２実施形態と異なり、バイアス配線１６と上部電極１４ｂとが開口１０５ａの外側で接続される点で第３実施形態と異なる。以下、第２及び第３実施形態と異なる構成を主として説明する。
　図１４に示すように、上部電極１４ｂのＸ軸正方向側の端部の位置は、Ｘ軸負方向側の端部よりも光電変換層１５の外側に配置されて第３絶縁膜１０６と重なっている。つまり、上部電極１４ｂのＸ軸方向の一方の端部の方が、他方の端部よりも第３絶縁膜１０６とが重なる長さが長くなっている。
　第４絶縁膜１０６は、上部電極１４ｂのＸ軸正方向側の端部と重なる位置に開口１０６ａを有する。バイアス配線１６は、開口１０６ａにおいて上部電極１４ｂと接するように第４絶縁膜１０６上に設けられている。
　撮像パネル１＿３の製造方法は、以下のようにして行う。まず、上述した図６Ａ～６Ｉの工程を行う。その後、上述した図１１Ａ～図１１Ｄの工程と同様の方法を用いて、第３絶縁膜１０５の開口１０５ａと上部電極１４ｂとを形成する。そして、上述した図１１Ｅの工程と同様の方法を用いて、第４絶縁膜１０６の開口１０６ａと開口１０６ｂとを形成する。
　次に、上述した図１１Ｆの工程と同様の方法を用いて、第４絶縁膜１０６及び上部電極１４ｂを覆う金属膜１６０を成膜し、図１１Ｇの工程と同様の方法を用い、金属膜１６０をパターニングしてバイアス配線１６を形成する。その後、図６Ｑ及び６Ｒの工程と同様の方法を順に行い、第４絶縁膜１０６の開口１０６ａにおける上部電極１４ｂと第４絶縁膜１０６とバイアス配線１６とを覆う第５絶縁膜１０７が形成され、第５絶縁膜１０７を覆う第６絶縁膜１０８が順に形成される（図１４参照）。
　（応用例１）
　上述した第４実施形態では、第４絶縁膜１０６の上に第５絶縁膜１０７が重なる例を説明したが、第５絶縁膜１０７の上に第４絶縁膜１０６が重なるように構成されてもよい。図１５は、本応用例１に係る画素の概略断面図である。以下、第４実施形態と異なる構成を主として説明する。
　図１５に示すように、本応用例１では、第５絶縁膜１０７は、上部電極１４ｂを覆うように第３絶縁膜１０５上に設けられる。また、第４絶縁膜１０６は、第５絶縁膜１０７の上部に設けられている。上部電極１４ｂのＸ軸正方向側端部の上部には、第５絶縁膜１０７と第４絶縁膜１０６とを貫通するコンタクトホールＣＨ３が形成されている。バイアス配線１６は、コンタクトホールＣＨ３において上部電極１４ｂと接するように第４絶縁膜１０６上に設けられている。
　本応用例１では、第４実施形態と同様、上述した図１１Ｃの工程と同様の方法を用いて上部電極１４ｂを形成する。その後、上述した図６Ｑの工程と同様の方法を用い、第３絶縁膜１０５上において、上部電極１４ｂを覆う第５絶縁膜１０７を形成する。次に、フォトリソグラフィ法及びウェットエッチングを行い、上部電極１４ｂのＸ軸正方向側端部と重なる位置に第５絶縁膜１０７の開口１０７ａを形成する。
　次に、上述した図１１Ｄの工程と同様の方法を用いて、第５絶縁膜１０７の上に第４絶縁膜１０６を形成し、上述した図１１Ｅの工程と同様の方法を用いて、第４絶縁膜１０６の開口１０６ａと開口１０６ｂとを形成する。開口１０６ａは、第３絶縁膜１０５の開口１０５ａの上部に設けられ、開口１０６ｂは、第５絶縁膜１０７の開口１０７ａの上部に設けられる。開口１０６ｂと開口１０７ａとでコンタクトホールＣＨ３が形成される。
　第４絶縁膜１０６の開口１０６ａ、１０６ｂを形成後、上述した図１１Ｆ、１１Ｇの工程と同様の方法を順に行い、第４絶縁膜１０６上に、コンタクトホールＣＨ３において上部電極１４ｂと接するバイアス配線１６を形成する。その後、上述した図６Ｒの工程と同様の方法を用いて、第４絶縁膜１０６、第５絶縁膜１０７、及びバイアス配線１６を覆う第６絶縁膜１０８を形成する（図１５参照）。
　（応用例２）
　図１６は、本応用例２における画素の概略断面図である。図１６に示すように、本応用例２では、第４絶縁膜１０６が設けられていない点で上記応用例１と異なる。
　つまり、本応用例２では、上部電極１４ｂの上に、第５絶縁膜１０７が設けられる。また、第５絶縁膜１０７の上には、上部電極１４ｂのＸ軸正方向側端部と重なる位置に開口１０７ａからなるコンタクトホールＣＨ４を有する。バイアス配線１６は、第５絶縁膜１０７の上に設けられ、コンタクトホールＣＨ４を介して上部電極１４ｂと接する。第５絶縁膜１０７と上部電極１６の上に、第６絶縁膜１０８が設けられる。
　本応用例２では、上述の応用例１における第４絶縁膜１０６及び第４絶縁膜１０６の開口１０６ａを形成する工程が不要であるため、応用例１と比べ、撮像パネルを作製するための工数を削減することができる。
　以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。以下、本発明の変形例について説明する。
　（１）上述した第３実施形態における応用例１，２と、第４実施形態における応用例１、２において、バイアス配線１６の表面を覆う導電性を有するキャップ層が設けられていてもよい。キャップ層は、例えば、チタン（Ｔｉ）を含む金属膜でもよいし、ＩＴＯ等の透明導電膜であってもよい。
　第３実施形態における応用例１，２と、第４実施形態における応用例１、２におけるバイアス配線１６の上層には、１つの絶縁層（第６絶縁膜１０８）のみが設けられる。そのため、キャップ層が設けられていない場合、２層以上の絶縁層がバイアス配線１６の上層に設けられる場合と比べ、バイアス配線１６が腐食しやすい。バイアス配線１６を覆う絶縁層が１層だけであっても、本変形例のように、キャップ層を設けることで、バイアス配線１６の腐食を防止することができる。
　１，１＿１～１＿３…撮像パネル、１Ａ…シンチレータ、２…制御部、２Ａ…ゲート制御部、２Ｂ…信号読出部、３…Ｘ線源、１０…ソース配線、１１…ゲート配線、１２…フォトダイオード、１３…薄膜トランジスタ（ＴＦＴ）、１３ａ…ゲート電極、１３ｂ…半導体活性層、１３ｃ…ソース電極、１３ｄ…ドレイン電極、１４ａ…下部電極、１４ｂ…上部電極、１５…光電変換層、１６…バイアス配線、１００…Ｘ線撮像装置、１０１…基板、１０２…ゲート絶縁膜、１０３…第１絶縁膜、１０４…第２絶縁膜、１０５…第３絶縁膜、１０６…第４絶縁膜、１０７…第５絶縁膜、１０８…第６絶縁膜、１５１…ｎ型非晶質半導体層、１５２…真性非晶質半導体層、１５３…ｐ型非晶質半導体層

Claims (17)

  1. 　被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、
    　光電変換層と、
    　一対の第１の電極と第２の電極のうち、前記Ｘ線が照射される側に設けられる第１の電極と、
    　第１の保護層と、を備え、
    　前記第１の保護層は、前記光電変換層の側面を覆い、前記光電変換層において前記Ｘ線が照射される側であって、前記光電変換層の端部より内側に開口を有するように前記光電変換層と重なり、
    　前記第１の電極は、前記開口において前記光電変換層と接し、前記第１の保護層の少なくとも一部と重なるように配置されている、撮像パネル。
  2. 　前記光電変換層は、
    　第１の導電型を有する第１非晶質半導体層と、
    　前記第１非晶質半導体層に接する真性非晶質半導体層と、
    　前記真性非晶質半導体層に接し、前記第１の導電型と反対の第２の導電型を有する第２非晶質半導体層とを含み、
    　前記第１の保護層は、前記第２非晶質半導体層の上面において前記開口を有し、
    　前記第１の電極は、前記開口において前記第２非晶質半導体層と接し、
    　前記第２非晶質半導体層の膜厚は、前記第１の保護層と重なる領域よりも前記開口が設けられた領域の方が薄い、請求項１に記載の撮像パネル。
  3. 　前記第１の保護層は、第１の無機絶縁膜と第１の有機絶縁膜とを含み、
    　前記第１の無機絶縁膜の上に前記第１の有機絶縁膜が重なるように配置されている、請求項１又は２に記載の撮像パネル。
  4. 　前記第１の保護層は、第１の無機絶縁膜と第１の有機絶縁膜とを含み、
    　前記第１の無機絶縁膜の上に前記第１の電極が重なるように配置され、
    　前記第１の有機絶縁膜は、前記第１の電極より上層に設けられ、前記光電変換層の端部より内側であって、前記第１の無機絶縁膜の開口より外側に開口を有する、請求項１又は２に記載の撮像パネル。
  5. 　前記第１の保護層は、第１の無機絶縁膜を含み、
    　前記第１の無機絶縁膜の上に前記第１の電極が重なるように配置されている、請求項１又は２に記載の撮像パネル。
  6. 　前記第１の電極と、前記第１の保護層の少なくとも一部とに重なるように配置された第２の保護層をさらに備える、請求項１から５のいずれか一項に記載の撮像パネル。
  7. 　前記第２の保護層は、第２の無機絶縁膜と第２の有機絶縁膜とを含み、
    　前記第２の無機絶縁膜は、前記第１の電極と接し、
    　前記第２の有機絶縁膜は、前記第２の無機絶縁膜の上に設けられる、請求項６に記載の撮像パネル。
  8. 　前記第２の保護層は、第２の無機絶縁膜と第２の有機絶縁膜とを含み、
    　前記第２の無機絶縁膜は、前記第１の電極と接し、前記開口の外側において、前記第１の無機絶縁膜と前記第２の有機絶縁膜との間に配置されている、請求項６に記載の撮像パネル。
  9. 　前記第１の電極と接し、所定のバイアス電圧が印加されるバイアス配線をさらに備える、請求項１から８のいずれか一項に記載の撮像パネル。
  10. 　前記バイアス配線は、前記開口の外側において前記第１の電極と接している、請求項９に記載の撮像パネル。
  11. 　前記バイアス配線は、前記第１の保護層より上層に設けられている、請求項９又は１０に記載の撮像パネル。
  12. 　前記バイアス配線を覆う導電膜をさらに備える、請求項９から１１のいずれか一項に記載の撮像パネル。
  13. 　前記開口の面積は、前記光電変換層の前記Ｘ線が照射される側における面積に対して７０.５６％以上である、請求項１から１２のいずれか一項に記載の撮像パネル。
  14. 　被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルの製造方法であって、
    　基板上に、第１の導電型を有する第１非晶質半導体層と、真性非晶質半導体層と、前記第１の導電型と反対の第２の導電型を有する第２非晶質半導体層とを順に形成する工程と、
    　前記第１非晶質半導体層と、前記真性非晶質半導体層と、前記第２非晶質半導体層とをエッチングして光電変換層を形成する工程と、
    　前記光電変換層の表面の付着物を除去する除去処理を施す工程と、
    　前記除去処理の工程の後、前記光電変換層の側面を覆い、前記光電変換層において前記Ｘ線が照射される側であって、前記光電変換層の端部より内側に開口を有し、前記光電変換層の一部と重なる第１の保護層を形成する工程と、
    　一対の第１の電極と第２の電極のうち、前記開口において前記光電変換層と接し、前記第１の保護層の少なくとも一部に重なるように配置された第１の電極を形成する工程と、
    　を含む製造方法。
  15. 　前記除去処理は、フッ酸を用いた洗浄処理を含む、請求項１４に記載の製造方法。
  16. 　前記第１の保護層の前記開口は、前記第１の保護層をフッ酸を用いたウェットエッチングを行うことにより形成される、請求項１４又は１５に記載の製造方法。
  17. 　前記開口の面積は、前記光電変換層の前記Ｘ線が照射される側における面積に対して７０.５６％以上である、請求項１２から１６のいずれか一項に記載の製造方法。
     
PCT/JP2018/024157 2017-06-27 2018-06-26 撮像パネル及びその製造方法 WO2019004194A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/622,461 US20210151477A1 (en) 2017-06-27 2018-06-26 Imaging panel and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-125391 2017-06-27
JP2017125391 2017-06-27

Publications (1)

Publication Number Publication Date
WO2019004194A1 true WO2019004194A1 (ja) 2019-01-03

Family

ID=64742355

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/024157 WO2019004194A1 (ja) 2017-06-27 2018-06-26 撮像パネル及びその製造方法

Country Status (2)

Country Link
US (1) US20210151477A1 (ja)
WO (1) WO2019004194A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067762A (ja) * 2008-09-10 2010-03-25 Mitsubishi Electric Corp 光電変換装置、及びその製造方法
JP2013258314A (ja) * 2012-06-13 2013-12-26 Sony Corp 撮像装置および撮像表示システム
JP2014078651A (ja) * 2012-10-12 2014-05-01 Nlt Technologies Ltd 光電変換装置及びその製造方法並びにｘ線画像検出装置
WO2016002562A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
JP2016044968A (ja) * 2014-08-19 2016-04-04 ソニー株式会社 放射線検出器、撮像装置、および撮像システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067762A (ja) * 2008-09-10 2010-03-25 Mitsubishi Electric Corp 光電変換装置、及びその製造方法
JP2013258314A (ja) * 2012-06-13 2013-12-26 Sony Corp 撮像装置および撮像表示システム
JP2014078651A (ja) * 2012-10-12 2014-05-01 Nlt Technologies Ltd 光電変換装置及びその製造方法並びにｘ線画像検出装置
WO2016002562A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
JP2016044968A (ja) * 2014-08-19 2016-04-04 ソニー株式会社 放射線検出器、撮像装置、および撮像システム

Also Published As

Publication number Publication date
US20210151477A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
US8044445B2 (en) Photoelectric conversion device and method of manufacturing the same
US8507963B2 (en) Photoelectric conversion device and its manufacturing method
JP6796150B2 (ja) 撮像パネル及びその製造方法
US20140231804A1 (en) Sensor and method for fabricating the same
WO2018070349A1 (ja) 撮像パネル及びその製造方法
JP2014078651A (ja) 光電変換装置及びその製造方法並びにｘ線画像検出装置
JP6125017B2 (ja) Ｘ線イメージセンサー用基板
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
WO2014015598A1 (zh) 传感器及其制造方法
JPWO2018056255A1 (ja) 撮像パネル及びその製造方法
WO2018025820A1 (ja) 撮像パネル及びその製造方法
CN110164884B (zh) 有源矩阵基板、具备其的x射线摄像面板及其制造方法
WO2018181438A1 (ja) 撮像パネル及びその製造方法
CN110100311B (zh) 摄像面板及其制造方法
WO2018025819A1 (ja) 撮像パネル及びその製造方法
WO2019004194A1 (ja) 撮像パネル及びその製造方法
US9171879B2 (en) Method for fabricating sensor
WO2018123907A1 (ja) 撮像パネル及びその製造方法
CN111668244B (zh) 摄像面板及其制造方法
US20140335641A1 (en) Method for fabricating sensor
US11011570B2 (en) Imaging panel and method for manufacturing same
US20190259798A1 (en) Active matrix substrate, x-ray imaging panel including same, and producing method thereof
WO2019013189A1 (ja) 撮像パネル及びその製造方法
JP2019145594A (ja) アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18823475

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18823475

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP