JP6125017B2 - Ｘ線イメージセンサー用基板 - Google Patents

Ｘ線イメージセンサー用基板 Download PDF

Info

Publication number
JP6125017B2
JP6125017B2 JP2015530707A JP2015530707A JP6125017B2 JP 6125017 B2 JP6125017 B2 JP 6125017B2 JP 2015530707 A JP2015530707 A JP 2015530707A JP 2015530707 A JP2015530707 A JP 2015530707A JP 6125017 B2 JP6125017 B2 JP 6125017B2
Authority
JP
Japan
Prior art keywords
electrode
film
insulating film
substrate
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015530707A
Other languages
English (en)
Other versions
JPWO2015019609A1 (ja
Inventor
藤原　正樹
正樹 藤原
耕平 田中
耕平 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2015019609A1 publication Critical patent/JPWO2015019609A1/ja
Application granted granted Critical
Publication of JP6125017B2 publication Critical patent/JP6125017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、Ｘ線が入射したＸ線変換膜からの電荷信号に基づいて、Ｘ線が透過した被写体のイメージを表示するＸ線イメージセンサー用基板に関する。
一般に、Ｘ線撮像装置は、Ｘ線イメージセンサーを備えており、Ｘ線発生器により人体等の被写体に多方向からＸ線を照射し、被写体を透過したＸ線の強度分布（即ち、被写体の投影）をＸ線イメージセンサーで測定する。
このＸ線イメージセンサーとしては、例えば、透明基板上に構成される薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）と、ＴＦＴを包含して覆う第１保護絶縁膜と、第１保護絶縁膜の上に設けられ、その一部が少なくともＴＦＴを遮蔽するように構成される容量電極と、第１保護絶縁膜の上に形成された容量電極を覆うように構成される第２保護絶縁膜と、第２保護絶縁膜の上にＴＦＴの一端子と繋ぐように構成される画素電極とを備えたＸ線イメージセンサーが開示されている。そして、容量電極と第２保護絶縁膜と画素電極により構成される蓄積容量に、変換膜にＸ線を照射することにより発生した電荷が蓄積される構成となっている（例えば、特許文献１参照）。
特開２００４−８７６０４号公報
ここで、Ｘ線イメージセンサーを高精細化する（即ち、画素のピッチを小さくする）と、蓄積容量を構成する電極の面積が小さくなるため、蓄積容量が小さくなる。
また、データ信号線（以下、「ソース線」という。）には、複数のＴＦＴが接続されているため、複数のＴＦＴからの漏れ電流がノイズとなる。
従って、上述のごとく、蓄積容量が小さくなると、この蓄積容量がＴＦＴの漏れ電流に起因するノイズに埋もれることになり、Ｘ線の強弱による電荷変換差を判断できなくなるという問題があった。
また、蓄積容量を大きくするためには、蓄積容量を構成する電極の面積を大きくする、または、絶縁膜を薄く形成して、蓄積容量を構成する電極間のギャップを狭くすることが考えられるが、高精細化されたＸ線イメージセンサーにおいては、電極の面積を大きくすることは困難であり、また、絶縁膜を薄くすると、ＴＦＴの特性や歩留まり（耐圧）に影響するため、蓄積容量を構成する絶縁膜を薄くすることは困難である。
そこで、本発明は、上述の問題に鑑みてなされたものであり、高精細化された場合であっても、簡単な構成で、蓄積容量を増加することができるＸ線イメージセンサー用基板を提供することを目的とする。
上記目的を達成するために、本発明の第１のＸ線イメージセンサー用基板は、絶縁基板と、絶縁基板上に設けられたゲート電極、及び補助容量電極と、ゲート電極、及び補助容量電極を覆うように、絶縁基板上に設けられたゲート絶縁膜と、ゲート電極に重なるように、ゲート絶縁膜上に設けられた半導体層と、ゲート絶縁膜上、及び半導体層上に設けられ、ゲート絶縁膜を介して補助容量電極と対向して配置されることにより蓄積容量を形成するドレイン電極と、半導体層、及びドレイン電極を覆うように、ゲート絶縁膜上に設けられたパッシベーション膜と、パッシベーション膜上に設けられた平坦化膜と、平坦化膜上に設けられた容量電極と、容量電極を覆うように、平坦化膜上に設けられた層間絶縁膜と、層間絶縁膜上に形成され、パッシベーション膜、平坦化膜、及び層間絶縁膜に形成されたコンタクトホールを介して、ドレイン電極と電気的に接続され、層間絶縁膜を介して容量電極と対向して配置されることにより他の蓄積容量を形成する画素電極とを備えることを特徴とする。
本発明の第２のＸ線イメージセンサー用基板は、絶縁基板と、絶縁基板上に設けられたゲート電極、及び補助容量電極と、ゲート電極、及び補助容量電極を覆うように、絶縁基板上に設けられたゲート絶縁膜と、ゲート電極に重なるように、ゲート絶縁膜上に設けられた半導体層と、ゲート絶縁膜上、及び前記半導体層上に設けられ、ゲート絶縁膜を介して補助容量電極と対向して配置されることにより蓄積容量を形成するドレイン電極と、半導体層、及びドレイン電極を覆うように、ゲート絶縁膜上に設けられたパッシベーション膜と、パッシベーション膜上に設けられ、パッシベーション膜を介してドレイン電極と対向して配置されることにより他の蓄積容量を形成する容量電極とを備えることを特徴とする。
本発明の第３のＸ線イメージセンサー用基板は、絶縁基板と、絶縁基板上に設けられたゲート電極、及び補助容量電極と、ゲート電極、及び補助容量電極を覆うように、絶縁基板上に設けられたゲート絶縁膜と、ゲート電極に重なるように、ゲート絶縁膜上に設けられた半導体層と、ゲート絶縁膜上、及び半導体層上に設けられ、ゲート絶縁膜を介して補助容量電極と対向して配置されることにより第１の蓄積容量を形成するドレイン電極と、半導体層、及びドレイン電極を覆うように、ゲート絶縁膜上に設けられたパッシベーション膜と、パッシベーション膜上に設けられ、パッシベーション膜を介してドレイン電極と対向して配置されることにより第２の蓄積容量を形成する容量電極と、容量電極を覆うように、パッシベーション膜上に設けられた層間絶縁膜と、層間絶縁膜上に形成され、パッシベーション膜、及び層間絶縁膜に形成されたコンタクトホールを介して、ドレイン電極と電気的に接続され、層間絶縁膜を介して容量電極と対向して配置されることにより第３の蓄積容量を形成する画素電極とを備えることを特徴とする。
本発明によれば、蓄積容量を確実に確保することが可能になるため、Ｘ線の強弱による電荷変換差を確実に判断することができ、高精細化されたＸ線イメージセンサーにおいて、高解像度の画像を得ることが可能になる。
本発明の第１の実施形態に係るＸ線イメージセンサーの断面図である。 本発明の第１の実施形態に係るＸ線イメージセンサーの製造工程を断面で示す説明図である。 本発明の第１の実施形態に係るＸ線イメージセンサーの製造工程を断面で示す説明図である。 本発明の第２の実施形態に係るＸ線イメージセンサーの断面図である。 本発明の第２の実施形態に係るＸ線イメージセンサーの製造工程を断面で示す説明図である。 本発明の第３の実施形態に係るＸ線イメージセンサーの断面図である。 本発明の第３の実施形態に係るＸ線イメージセンサーの製造工程を断面で示す説明図である。 本発明の第４の実施形態に係るＸ線イメージセンサーの断面図である。 本発明の第４の実施形態に係るＸ線イメージセンサーの製造工程を断面で示す説明図である。 本発明の第４の実施形態に係るＸ線イメージセンサーの製造工程を断面で示す説明図である。 本発明の変形例に係るフォトセンサーを示す断面図である。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＸ線イメージセンサーの断面図である。
Ｘ線イメージセンサー１は、図１に示すように、薄膜トランジスタ５を備えた薄膜トランジスタ基板２と、薄膜トランジスタ基板２に対向して配置され、変換膜２５を備えた対向基板３と、薄膜トランジスタ基板２及び対向基板３の間に設けられた導電性樹脂部材１５とを備えている。
薄膜トランジスタ５は、ガラス基板等の絶縁基板４と、絶縁基板４上に設けられたゲート電極６、及び補助容量電極７と、ゲート電極６、及び補助容量電極７を覆うように、絶縁基板上に設けられたゲート絶縁膜８と、ゲート絶縁膜８上でゲート電極６に重なるように島状に設けられたチャネル領域を有する酸化物半導体層９と、酸化物半導体層９上に、ゲート電極６に重なるとともにチャネル領域を挟んで互いに対峙するように設けられたソース電極１０及びドレイン電極１１とを備えている。
また、薄膜トランジスタ基板２は、Ｘ線イメージセンサー１用の基板であり、上述の薄膜トランジスタ５（即ち、酸化物半導体層９、ソース電極１０、及びドレイン電極１１）を覆うように、ゲート絶縁膜８上に設けられたパッシベーション膜１２と、パッシベーション膜１２上に設けられた平坦化膜１３と、平坦化膜１３上に設けられた容量電極１４と、容量電極１４を覆うように、平坦化膜１３上に設けられた層間絶縁膜１６と、層間絶縁膜１６上にマトリクス状に設けられ、薄膜トランジスタ５に接続された画素電極１７とを備えている。
また、図１に示すように、パッシベーション膜１２、平坦化膜１３及び層間絶縁膜１６には、コンタクトホール１８が形成されており、コンタクトホール１８の一部がドレイン電極１１に接触している。そして、コンタクトホール１８において、画素電極１７がドレイン電極１１に接触にすることにより、画素電極１７とドレイン電極１１とが電気的に接続されている。
即ち、ドレイン電極１１は、パッシベーション膜１２、平坦化膜１３及び層間絶縁膜１６に形成されたコンタクトホール１８を介して画素電極１７に接続される構成となっている。
また、図１に示すように、Ｘ線イメージセンサー１は、セルギャップが均一になるように規制するための複数のスペーサ１９を備えている。
また、スペーサ１９は、例えば、アクリル系の感光性樹脂材料からなり、フォトリソグラフィ法により形成される。
ゲート電極６、及び補助容量電極７は、例えば、絶縁基板４上に設けられ、チタン等により形成された第１導電膜と、第１導電膜上に設けられ、アルミニウム等により形成された第２導電膜と、第２導電膜上に設けられ、チタン等により形成された第３導電膜との積層膜により構成されている。なお、ソース電極１０、及びドレイン電極１１についても、同様の積層膜により構成されている。
ゲート絶縁膜８、及びパッシベーション膜１２を構成する材料としては、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）等が挙げられる。なお、ゲート絶縁膜８、及びパッシベーション膜１２を、酸化シリコン膜と窒化シリコン膜による２層の積層構造で形成する構成としても良い。
平坦化膜１３は、ＴＦＴ５の形成膜面を平坦にする機能を有するものであり、この平坦化膜１３は、アクリル樹脂等の有機樹脂材料や、上述の酸化シリコンや窒化シリコン等の無機材料により構成されている。なお、ＴＦＴ５の平坦性と、ゲートバスラインとソースバスラインが交差する箇所に発生する容量を軽減するとの観点から、平坦化膜１３の厚みは、０．５μｍ以上１０μｍ以下が好ましい。
層間絶縁膜１６を構成する材料としては、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）等が挙げられるが、上述の平坦化膜１３と同様に、アクリル樹脂等の有機樹脂材料により構成しても良い。
酸化物半導体層９は、インジウム、ガリウム、及び亜鉛から構成される酸化物半導体、例えば、酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等からなる酸化物半導体膜により形成されている。
また、容量電極１４、及び画素電極１７は、例えば、インジウム錫酸化物（ＩＴＯ）や、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等により形成されている。なお、容量電極１４、及び画素電極１７をアルミニウム、チタン、モリブテン、タングステン、タンタル、銀、銅等の金属または、これらの金属の積層構造により形成してもよい。
対向基板３は、図１に示すように、ガラス基板等の絶縁基板２０と、絶縁基板２０上に設けられたバイアス印加用の電極２１と、電極２１上に設けられた変換膜２５とを備えている。
電極２１は、例えば、アルミニウム、チタン、モリブテン、タングステン、タンタル、銀、銅等の金属または、これらの金属の積層構造により形成されており、この電極２１を介して、変換膜２５に対してバイアスが印加される構成となっている。電極２１の厚みは、例えば、０．５μｍ〜３０μｍに設定することができる。
変換膜２５は、Ｘ線情報を電気情報に変換する膜として機能するものであり、例えば、CdTe、CdZnTe、InP、a-Se等が用いられる。変換膜２５の厚みは、例えば、５０μｍ〜１０００μｍに設定することができる。
なお、本実施形態の対向基板３としては、絶縁基板２０上に、CdTe等を近接蒸着することにより変換膜２５を設けたものや、CdTe等の結晶に、直接、電極２１を成膜したものを絶縁基板２０に対してタイル状に貼り付けたものを使用することができる。
また、図１に示すように、薄膜トランジスタ基板２と対向基板３との間に導電性樹脂部材１５が設けられており、この導電性樹脂部材１５は、薄膜トランジスタ基板２に設けられた画素電極１７、及び対向基板３に設けられた変換膜２５に接触し、導電性樹脂部材１５により、薄膜トランジスタ基板２と対向基板３とが接合される構成となっている。
この導電性樹脂部材１５は、例えば、感光性のカーボンを過剰添加した樹脂材料（例えば、液晶表示装置における遮光用のブラックマトリクスを形成する樹脂材料）等の導電性を有する樹脂材料により形成され、フォトリソグラフィ法により形成される。なお、半田金属により形成してもよい。図１に示すように、この導電性樹脂部材１５を介して、画素電極１７と変換膜２５とが電気的に接続される構成となっている。
そして、このようなＸ線イメージセンサー１においては、まず、Ｘ線発生器から放射されるとともに、人体等の被写体に照射され、被写体を透過したＸ線が変換膜２５に入射すすると、変換膜２５において、正孔と電子対が生じる。次いで、電極２１を介して、変換膜２５に対してバイアスを印加すると、その印加したバイアスの正負に応じて、そのバイアスで引上げた極性と逆極性の電荷（例えば、プラスのバイアスを印加した場合は、正孔）が、導電性樹脂部材１５を介して、薄膜トランジスタ基板２における蓄積容量に蓄積される。そして、この蓄積された電荷を、画素毎の薄膜トランジスタ５により電流として読み取ることにより、画素毎にＸ線の透過の強弱を電流量に変換し、画像として認識可能なＸ線画像を得ることができる。
この際、本実施形態におけるＸ線イメージセンサー１においては、図１に示すように、容量電極１４、層間絶縁膜１６、及び画素電極１７により構成された蓄積容量のみならず、補助容量電極７、ゲート絶縁膜８、及びドレイン電極１１により構成された蓄積容量を備えている。
従って、Ｘ線イメージセンサー１を高精細化する（即ち、画素のピッチを小さくして、高解像度化を図る）ことにより、蓄積容量を構成する電極の面積が小さくなる場合であっても、上記従来のＸ線イメージセンサーに比し、蓄積容量を確実に確保することが可能になる。その結果、蓄積容量が薄膜トランジスタ５の漏れ電流等に起因するノイズに埋もれるという不都合の発生を防止することができ、Ｘ線の強弱による電荷変換差を確実に判断することができるため、高精細化されたＸ線イメージセンサー１において、高解像度の画像を得ることが可能になる。
なお、本実施形態においては、薄膜トランジスタ５の特性を低下させることなく、蓄積容量の大きさを確保するとの観点から、図１に示すゲート絶縁膜８の厚みＨ１を５〜１０００ｎｍに設定する構成としている。また、同様の観点から、層間絶縁膜１６の厚みＨ２を５０〜１０００ｎｍに設定する構成としている。
次に、本実施形態のＸ線イメージセンサーの製造方法の一例について図を用いて説明する。図２〜図３は、本実施形態のＸ線イメージセンサーの製造工程を断面で示す説明図である。
＜ゲート電極形成工程＞
まず、ガラス基板などの絶縁基板４の基板全体に、例えば、スパッタリング法により、チタン膜（厚さ１０ｎｍ〜２００ｎｍ）、アルミニウム膜（厚さ１００ｎｍ〜８００ｎｍ程度）、及びチタン膜（厚さ５０〜５００ｎｍ）を順に成膜した後に、これらの膜に対してフォトリソグラフィ及びエッチングを行うとともに、レジストの剥離洗浄を行うことにより、図２に示すように、絶縁基板４上に、ゲート電極６、及び補助容量電極７を同時に形成する。
＜ゲート絶縁膜形成工程＞
次いで、ゲート電極６、及び補助容量電極７が形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜を成膜して、図２に示すように、ゲート電極６、及び補助容量電極７を覆うようにゲート絶縁膜８（厚さ５ｎｍ〜５００ｎｍ程度）を形成する。
なお、フォトリソグラフィ及びエッチングを行うとともに、レジストの剥離洗浄を行うことにより、ゲート絶縁膜８に、外部からの電気入力端子部位を開口する。
また、ゲート絶縁膜８を２層の積層構造で形成する構成としても良い。この場合、例えば、上述の酸化シリコン膜と、窒化シリコンによる２層構造とすることができる。
この場合、下層側のゲート絶縁膜として、ＳｉＨ４とＮＨ３とを反応ガスとして用いて窒化シリコン膜を形成するとともに、上層側のゲート絶縁膜として、Ｎ２Ｏ、ＳｉＨ４を反応ガスとして用いて酸化シリコン膜を形成することができる。
＜酸化物半導体層形成工程＞
次いで、スパッタリング法により、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜（厚さ１０ｎｍ〜２００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３に示すように、ゲート電極６に重なるように、ゲート絶縁膜８上に、酸化物半導体層９を形成する。
＜ソースドレイン形成工程＞
次いで、酸化物半導体層９が形成された基板全体に、例えば、スパッタリング法により、例えば、チタン膜（厚さ１０ｎｍ〜２００ｎｍ）、アルミニウム膜（厚さ１００ｎｍ〜８００ｎｍ程度）、及びチタン膜（厚さ５０〜５００ｎｍ）を順に成膜した後に、これらの膜に対してフォトリソグラフィ及びエッチングを行うとともに、レジストの剥離洗浄を行うことにより、図２に示すように、酸化物半導体層９上、及びゲート絶縁膜８上に、ソース電極１０、及びドレイン電極１１を同時に形成する。
この際、図２に示すように、酸化物半導体層９のチャネル領域を露出させるとともに、薄膜トランジスタ５において、ソース電極１０及びドレイン電極１１が、チャネル領域を挟んで互いに対峙するように設けられる。
また、図２に示すように、ゲート絶縁膜８上に形成されたドレイン電極１１は、ゲート絶縁膜８を介して、補助容量電極７と対向して配置され、補助容量電極７、ゲート絶縁膜８、及びドレイン電極１１により、蓄積容量が形成される。
＜パッシベーション膜形成工程＞
次いで、ソース電極１０及びドレイン電極１１が形成された基板の全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜（厚さ５ｎｍ〜５００ｎｍ程度）などを成膜し、これらの膜に対してフォトリソグラフィ及びエッチングを行うとともに、レジストの剥離洗浄を行うことにより、図２に示すように、ゲート絶縁膜８上に、薄膜トランジスタ５を覆う（即ち、酸化物半導体層９、ソース電極１０、及びドレイン電極１１を覆う）パッシベーション膜１２を形成する。
＜平坦化膜形成工程＞
次いで、パッシベーション膜１２が形成された基板の全体に、スピンコート法又はスリットコート法により、感光性のアクリル樹脂等からなる感光性の有機絶縁膜を厚さ０．５μｍ〜１０μｍ程度に塗布することにより、図３に示すように、パッシベーション膜１２の表面上に、平坦化膜１３を形成する。
＜容量電極形成工程＞
次いで、平坦化膜１３が形成された基板全体に、スパッタリング法により、例えば、インジウム亜鉛酸化物からなるＩＺＯ膜（厚さ５０ｎｍ〜５００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３に示すように、平坦化膜１３上に、容量電極１４を形成する。
＜層間絶縁膜形成工程＞
次いで、容量電極１４が形成された基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜、窒化シリコン膜などを成膜し、図３に示すように、平坦化膜１３上に、容量電極１４を覆う層間絶縁膜１６（厚さ５０ｎｍ〜１０００ｎｍ程度）を形成する。
＜コンタクトホール形成工程＞
次いで、フォトリソグラフィによりパターンを形成し、露光、現像を行い、エッチング法を使用してパターンニングを行うことにより、図３に示すように、パッシベーション膜１２、平坦化膜１３、及び層間絶縁膜１６をエッチングして、コンタクトホール１８を形成する。
＜画素電極形成工程＞
次いで、層間絶縁膜１６が形成された基板全体に、スパッタリング法により、例えば、インジウム亜鉛酸化物からなるＩＺＯ膜（厚さ５０ｎｍ〜５００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３に示すように、コンタクトホール１８上、及び層間絶縁膜１６上に、画素電極１７を形成する。
この際、図３に示すように、層間絶縁膜１６上に形成された画素電極１７は、層間絶縁膜１６を介して、容量電極１４と対向して配置され、容量電極１４、層間絶縁膜１６、及び画素電極１７により、蓄積容量が形成される。
＜スペーサ形成工程＞
次いで、フォトリソグラフィ法によりスペーサ１９を形成する。より具体的には、画素電極１７が形成された基板全体に、スピンコート法により、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂を、フォトマスクを介して露光した後に、現像することにより、スペーサ１９を厚さ４μｍ程度に形成する。
以上のようにして、薄膜トランジスタ基板２を作製することができる。
＜導電性樹脂部材形成工程＞
次いで、コンタクトホール１８上、及び層間絶縁膜１６上に形成された画素電極１７上に、例えば、感光性のカーボンを過剰添加した樹脂材料等の導電性を有する樹脂材料からなる導電性樹脂部材１５を形成する。
＜貼り合わせ工程＞
次いで、ガラス基板等の絶縁基板２０と、絶縁基板２０上に設けられたバイアス印加用の電極２１と、電極２１上に設けられた変換膜２５とを備えた対向基板３を用意し、導電性樹脂部材１５を介して、薄膜トランジスタ基板２と対向基板３とを貼り合わせて接合する。
この際、薄膜トランジスタ基板２と対向基板３との間に設けられた導電性樹脂部材１５は、薄膜トランジスタ基板２に設けられた画素電極１７、及び対向基板３に設けられた変換膜２５と接触し、導電性樹脂部材１５を介して、画素電極１７と変換膜２５とが電気的に接続される。
以上のようにして、本実施形態のＸ線イメージセンサー１を製造することができる。
以上に説明した本実施形態においては、以下の効果を得ることができる。
（１）本実施形態においては、薄膜トランジスタ基板２が、容量電極１４、層間絶縁膜１６、及び画素電極１７により構成された蓄積容量と、補助容量電極７、ゲート絶縁膜８、及びドレイン電極１１により構成された蓄積容量とを備えている。従って、Ｘ線イメージセンサー１を高精細化することにより、蓄積容量を構成する電極の面積が小さくなる場合であっても、上記従来のＸ線イメージセンサーに比し、蓄積容量を確実に確保することが可能になる。その結果、Ｘ線の強弱による電荷変換差を確実に判断することができるため、高精細化されたＸ線イメージセンサー１において、高解像度の画像を得ることが可能になる。
（２）本実施形態においては、酸化物半導体層９が、インジウム、ガリウム、及び亜鉛から構成される酸化物半導体からなる構成としている。従って、薄膜トランジスタ５において、高移動度、低オフ電流という良好な特性を得ることができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図４は、本発明の第２の実施形態に係るＸ線イメージセンサーの断面図である。なお、上記第１の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。
本実施形態のＸ線イメージセンサー３０においては、上述の第１の実施形態における容量電極１４、層間絶縁膜１６、及び画素電極１７により構成された蓄積容量の代わりに、図４に示すように、ドレイン電極１１、パッシベーション膜１２、及び容量電極１４により構成された蓄積容量を備えている点に特徴がある。
このような構成により、上記第１の実施形態におけるＸ線イメージセンサー１と同様に、上記従来のＸ線イメージセンサーに比し、蓄積容量を確実に確保することが可能になるため、蓄積容量が薄膜トランジスタ５の漏れ電流等に起因するノイズに埋もれるという不都合の発生を防止することができる。従って、Ｘ線の強弱による電荷変換差を確実に判断することができるため、高精細化されたＸ線イメージセンサー３０において、高解像度の画像を得ることが可能になる。
また、上記第１の実施形態におけるＸ線イメージセンサー１とは異なり、層間絶縁膜１６、及び画素電極１７を設ける必要がなくなるため、Ｘ線イメージセンサー３０の構成が簡素化され、製造工程数を増加させることなく、蓄積容量を確保することが可能になる。
なお、本実施形態における薄膜トランジスタ基板３１においては、図４に示すように、容量電極１４は、平坦化膜１３を覆うように、当該平坦化膜１３上、及びパッシベーション膜１２上に設けられており、ドレイン電極１１、パッシベーション膜１２、及び容量電極１４により蓄積容量が構成されている。
また、パッシベーション膜１２のみにコンタクトホール３２が形成されており、コンタクトホール３２の一部がドレイン電極１１に接触している。そして、コンタクトホール３２に導電性樹脂部材１５が設けられており、この導電性樹脂部材１５は、薄膜トランジスタ基板３１に設けられたドレイン電極１１、及び対向基板３に設けられた変換膜２５に接触する構成となっている。そして、図４に示すように、この導電性樹脂部材１５を介して、ドレイン電極１１と変換膜２５とが電気的に接続される構成となっている。
次に、本実施形態のＸ線イメージセンサーの製造方法の一例について図を用いて説明する。図５は、本実施形態のＸ線イメージセンサーの製造工程を断面で示す説明図である。
まず、上述の第１の実施形態の場合と同様（即ち、図２に示す場合と同様）に、ゲート電極形成工程、ゲート絶縁膜形成工程、酸化物半導体層形成工程、ソースドレイン形成工程、及びパッシベーション膜形成工程を行う。
なお、本実施形態においては、薄膜トランジスタ５の特性を低下させることなく、蓄積容量の大きさを確保するとの観点から、図４に示すパッシベーション膜１２の厚みＨ３を５〜５００ｎｍに設定する構成としている。
＜平坦化膜形成工程＞
次いで、パッシベーション膜１２が形成された基板の全体に、スピンコート法又はスリットコート法により、感光性のアクリル樹脂等からなる感光性の有機絶縁膜を厚さ０．５μｍ〜１０μｍ程度に塗布することにより、図５に示すように、パッシベーション膜１２上に、平坦化膜１３を形成する。
なお、本実施形態においては、図５に示すように、平坦化膜１３は、薄膜トランジスタ５の酸化物半導体層９を覆うように、当該酸化物半導体層９に対向する部分に配置される。
また、平坦化膜１３を、ゲートバスライン上を覆うように形成することにより、ソースバスラインが交差する部分において発生する容量を軽減することができる。
＜容量電極形成工程＞
次いで、平坦化膜１３が形成された基板全体に、スパッタリング法により、例えば、インジウム亜鉛酸化物からなるＩＺＯ膜（厚さ５０ｎｍ〜５００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５に示すように、平坦化膜１３を覆うように、当該平坦化膜１３上、及びパッシベーション膜１２上に、容量電極１４を形成する。従って、ドレイン電極１１、パッシベーション膜１２、及び容量電極１４により蓄積容量が構成されることになる。
＜コンタクトホール形成工程＞
次いで、フォトリソグラフィによりパターンを形成し、露光、現像を行い、エッチング法を使用してパターンニングを行うことにより、図４に示すように、パッシベーション膜１２をエッチングして、コンタクトホール３２を形成する。
＜スペーサ形成工程＞
次いで、フォトリソグラフィ法によりスペーサ１９を形成する。より具体的には、容量電極１４が形成された基板全体に、スピンコート法により、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂を、フォトマスクを介して露光した後に、現像することにより、スペーサ１９を厚さ４μｍ程度に形成する。
以上のようにして、薄膜トランジスタ基板３１を作製することができる。
そして、上述の第１の実施形態の場合と同様に、導電性樹脂部材形成工程、及び貼り合わせ工程を行うことにより、薄膜トランジスタ基板３１と対向基板３との間に設けられた導電性樹脂部材１５が、薄膜トランジスタ基板３１に設けられたドレイン電極１１、及び対向基板３に設けられた変換膜２５と接触し、導電性樹脂部材１５を介して、ドレイン電極１１と変換膜２５とが電気的に接続される。
以上のようにして、本実施形態のＸ線イメージセンサー３０を製造することができる。
以上に説明した本実施形態においては、以下の効果を得ることができる。
（３）本実施形態においては、薄膜トランジスタ基板３１が、ドレイン電極１１、パッシベーション膜１２、及び容量電極１４により構成された蓄積容量と、補助容量電極７、ゲート絶縁膜８、及びドレイン電極１１により構成された蓄積容量とを備えている。従って、Ｘ線イメージセンサー３０を高精細化することにより、蓄積容量を構成する電極の面積が小さくなる場合であっても、上記従来のＸ線イメージセンサーに比し、蓄積容量を確実に確保することが可能になる。その結果、Ｘ線の強弱による電荷変換差を確実に判断することができるため、高精細化されたＸ線イメージセンサー３０において、高解像度の画像を得ることが可能になる。
（４） また、上記第１の実施形態におけるＸ線イメージセンサー１とは異なり、層間絶縁膜１６、及び画素電極１７を設ける必要がなくなるため、Ｘ線イメージセンサー３０の構成が簡素化され、製造工程数を増加させることなく、蓄積容量を確保することが可能になる。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図６は、本発明の第３の実施形態に係るＸ線イメージセンサーの断面図である。なお、上記第１及び第２の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。
本実施形態のＸ線イメージセンサー４０においては、上述の第２の実施形態におけるＸ線イメージセンサー３０に、第１の実施形態において説明した層間絶縁膜１６、及び画素電極１７を設け、容量電極１４、層間絶縁膜１６、及び画素電極１７により構成された蓄積容量を追加した点に特徴がある。
このような構成により、本実施形態のＸ線イメージセンサー４０は、補助容量電極７、ゲート絶縁膜８、及びドレイン電極１１により構成された蓄積容量、ドレイン電極１１、パッシベーション膜１２、及び容量電極１４により構成された蓄積容量、及び容量電極１４、層間絶縁膜１６、及び画素電極１７により構成された蓄積容量を備えることになるため、上記従来のＸ線イメージセンサーに比し、蓄積容量をより一層確実に確保することが可能になる。その結果、蓄積容量が薄膜トランジスタ５の漏れ電流等に起因するノイズに埋もれるという不都合の発生を確実に防止することができ、Ｘ線の強弱による電荷変換差をより一層確実に判断することができるため、高精細化されたＸ線イメージセンサー４０において、高解像度の画像を確実に得ることが可能になる。
なお、本実施形態における薄膜トランジスタ基板４１においては、図６に示すように、容量電極１４を覆うように、パッシベーション膜１２上に設けられた層間絶縁膜１６と、層間絶縁膜１６上にマトリクス状に設けられ、薄膜トランジスタ５に接続された画素電極１７とを備えている。
また、図６に示すように、パッシベーション膜１２、及び層間絶縁膜１６には、コンタクトホール１８が形成されており、コンタクトホール１８の一部がドレイン電極１１に接触している。そして、コンタクトホール１８において、画素電極１７がドレイン電極１１に接触にすることにより、画素電極１７とドレイン電極１１とが電気的に接続されている。
即ち、ドレイン電極１１は、パッシベーション膜１２及び層間絶縁膜１６に形成されたコンタクトホール４２を介して画素電極１７に接続される構成となっている。
そして、コンタクトホール４２に導電性樹脂部材１５が設けられており、この導電性樹脂部材１５は、薄膜トランジスタ基板４１に設けられたドレイン電極１１、及び対向基板３に設けられた変換膜２５に接触する構成となっている。そして、図６に示すように、この導電性樹脂部材１５を介して、ドレイン電極１１と変換膜２５とが電気的に接続される構成となっている。
次に、本実施形態のＸ線イメージセンサーの製造方法の一例について図を用いて説明する。図７は、本実施形態のＸ線イメージセンサーの製造工程を断面で示す説明図である。
まず、上述の第２の実施形態の場合と同様に、ゲート電極形成工程、ゲート絶縁膜形成工程、酸化物半導体層形成工程、ソースドレイン形成工程、パッシベーション膜形成工程、平坦化膜形成工程、及び容量電極形成工程を行う。
＜層間絶縁膜形成工程＞
次いで、容量電極１４が形成された基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜、窒化シリコン膜などを成膜し、図７に示すように、パッシベーション膜１２の表面上に、容量電極１４、及び平坦化膜１３を覆う層間絶縁膜１６（厚さ５０ｎｍ〜１０００ｎｍ程度）を形成する。
＜コンタクトホール形成工程＞
次いで、フォトリソグラフィによりパターンを形成し、露光、現像を行い、エッチング法を使用してパターンニングを行うことにより、図７に示すように、パッシベーション膜１２、及び層間絶縁膜１６をエッチングして、コンタクトホール４２を形成する。
＜画素電極形成工程＞
次いで、層間絶縁膜１６が形成された基板全体に、スパッタリング法により、例えば、インジウム亜鉛酸化物からなるＩＺＯ膜（厚さ５０ｎｍ〜５００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図７に示すように、コンタクトホール４２上、及び層間絶縁膜１６上に、画素電極１７を形成する。
この際、図７に示すように、上述の第１の実施形態と同様に、層間絶縁膜１６上に形成された画素電極１７は、層間絶縁膜１６を介して、容量電極１４と対向して配置され、容量電極１４、層間絶縁膜１６、及び画素電極１７により、蓄積容量が形成される。
＜スペーサ形成工程＞
次いで、フォトリソグラフィ法によりスペーサ１９を形成する。より具体的には、画素電極１７が形成された基板全体に、スピンコート法により、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂を、フォトマスクを介して露光した後に、現像することにより、スペーサ１９を厚さ４μｍ程度に形成する。
以上のようにして、薄膜トランジスタ基板４１を作製することができる。
そして、上述の第１の実施形態の場合と同様に、導電性樹脂部材形成工程、及び貼り合わせ工程を行うことにより、薄膜トランジスタ基板４１と対向基板３との間に設けられた導電性樹脂部材１５が、薄膜トランジスタ基板４１に設けられた画素電極１７、及び対向基板３に設けられた変換膜２５と接触し、導電性樹脂部材１５を介して、画素電極１７と変換膜２５とが電気的に接続される。
以上のようにして、本実施形態のＸ線イメージセンサー４０を製造することができる。
以上に説明した本実施形態においては、以下の効果を得ることができる。
（５）本実施形態においては、薄膜トランジスタ基板４１が、ドレイン電極１１、パッシベーション膜１２、及び容量電極１４により構成された蓄積容量と、補助容量電極７、ゲート絶縁膜８、及びドレイン電極１１により構成された蓄積容量と、容量電極１４、層間絶縁膜１６、及び画素電極１７により構成された蓄積容量とを備えている。従って、Ｘ線イメージセンサー４０を高精細化することにより、蓄積容量を構成する電極の面積が小さくなる場合であっても、上記従来のＸ線イメージセンサーに比し、蓄積容量を確実に確保することが可能になる。その結果、Ｘ線の強弱による電荷変換差を確実に判断することができるため、高精細化されたＸ線イメージセンサー４０において、高解像度の画像を得ることが可能になる。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図８は、本発明の第４の実施形態に係るＸ線イメージセンサーの断面図である。なお、上記第１〜第３の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。
本実施形態のＸ線イメージセンサー５０においては、上述の第１の実施形態における平坦化膜１３にディンプル部１３ａが形成されており、このディンプル部１３ａに容量電極１４が設けられている点に特徴がある。
このような構成により、容量電極１４の表面積が増加するとともに、ディンプル部１３ａにおいて、ドレイン電極１１と容量電極１４との距離を小さくすることが可能になる。
このような構成により、本実施形態のＸ線イメージセンサー５０は、補助容量電極７、ゲート絶縁膜８、及びドレイン電極１１により構成された蓄積容量、ドレイン電極１１、パッシベーション膜１２、平坦化膜１３、及び容量電極１４により構成された蓄積容量、及び容量電極１４、層間絶縁膜１６、及び画素電極１７により構成された蓄積容量を備えることになるため、上記従来のＸ線イメージセンサーに比し、蓄積容量をより一層確実に確保することが可能になる。その結果、蓄積容量が薄膜トランジスタ５の漏れ電流等に起因するノイズに埋もれるという不都合の発生を確実に防止することができ、Ｘ線の強弱による電荷変換差をより一層確実に判断することができるため、高精細化されたＸ線イメージセンサー５０において、高解像度の画像を確実に得ることが可能になる。
次に、本実施形態のＸ線イメージセンサーの製造方法の一例について図を用いて説明する。図９〜図１０は、本実施形態のＸ線イメージセンサーの製造工程を断面で示す説明図である。
まず、上述の第１の実施形態の場合と同様（即ち、図２に示す場合と同様）に、ゲート電極形成工程、ゲート絶縁膜形成工程、酸化物半導体層形成工程、ソースドレイン形成工程、及びパッシベーション膜形成工程を行う。
＜平坦化膜形成工程＞
次いで、パッシベーション膜１２が形成された基板の全体に、スピンコート法又はスリットコート法により、感光性のアクリル樹脂等からなる感光性の有機絶縁膜を厚さ０．５μｍ〜１０μｍ程度に塗布することにより、図９に示すように、パッシベーション膜１２上に、平坦化膜１３を形成する。
次いで、この平坦化膜１３に対して、例えば、遮光部と光透過部が市松模様状に形成されたマスクを使用して露光、現像によりパターンニングを行い、図９に示すように、平坦化膜１３にディンプル部１３ａを形成する。
＜容量電極形成工程＞
次いで、ディンプル部１３ａを有する平坦化膜１３が形成された基板全体に、スパッタリング法により、例えば、インジウム亜鉛酸化物からなるＩＺＯ膜（厚さ５０ｎｍ〜５００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図９に示すように、平坦化膜１３上に、容量電極１４を形成する。
この際、図９に示すように、平坦化膜１３のディンプル部１３ａに容量電極１４が設けられ、ドレイン電極１１、パッシベーション膜１２、平坦化膜１３、及び容量電極１４により蓄積容量が構成されることになる。
＜層間絶縁膜形成工程＞
次いで、容量電極１４が形成された基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜、窒化シリコン膜などを成膜し、図１０に示すように、平坦化膜１３上に、容量電極１４を覆う層間絶縁膜１６（厚さ５０ｎｍ〜１０００ｎｍ程度）を形成する。
＜コンタクトホール形成工程＞
次いで、フォトリソグラフィによりパターンを形成し、露光、現像を行い、エッチング法を使用してパターンニングを行うことにより、図１０に示すように、パッシベーション膜１２、平坦化膜１３、及び層間絶縁膜１６をエッチングして、コンタクトホール１８を形成する。
＜画素電極形成工程＞
次いで、層間絶縁膜１６が形成された基板全体に、スパッタリング法により、例えば、インジウム亜鉛酸化物からなるＩＺＯ膜（厚さ５０ｎｍ〜５００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図１０に示すように、コンタクトホール１８上、及び層間絶縁膜１６上に、画素電極１７を形成する。
この際、図１０に示すように、層間絶縁膜１６上に形成された画素電極１７は、層間絶縁膜１６を介して、容量電極１４と対向して配置され、容量電極１４、層間絶縁膜１６、及び画素電極１７により、蓄積容量が形成される。
＜スペーサ形成工程＞
次いで、フォトリソグラフィ法によりスペーサ１９を形成する。より具体的には、画素電極１７が形成された基板全体に、スピンコート法により、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂を、フォトマスクを介して露光した後に、現像することにより、スペーサ１９を厚さ４μｍ程度に形成する。
以上のようにして、薄膜トランジスタ基板５１を作製することができる。
そして、上述の第１の実施形態の場合と同様に、導電性樹脂部材形成工程、及び貼り合わせ工程を行うことにより、薄膜トランジスタ基板５１と対向基板３との間に設けられた導電性樹脂部材１５が、薄膜トランジスタ基板５１に設けられた画素電極１７、及び対向基板３に設けられた変換膜２５と接触し、導電性樹脂部材１５を介して、画素電極１７と変換膜２５とが電気的に接続される。
以上のようにして、本実施形態のＸ線イメージセンサー５０を製造することができる。
以上に説明した本実施形態においては、以下の効果を得ることができる。
（６）本実施形態においては、薄膜トランジスタ基板５１が、ドレイン電極１１、パッシベーション膜１２、及び容量電極１４により構成された蓄積容量と、補助容量電極７、ゲート絶縁膜８、及びドレイン電極１１により構成された蓄積容量と、ドレイン電極１１、パッシベーション膜１２、平坦化膜１３、及び容量電極１４により構成された蓄積容量を備えている。従って、Ｘ線イメージセンサー５０を高精細化することにより、蓄積容量を構成する電極の面積が小さくなる場合であっても、上記従来のＸ線イメージセンサーに比し、蓄積容量を確実に確保することが可能になる。その結果、Ｘ線の強弱による電荷変換差を確実に判断することができるため、高精細化されたＸ線イメージセンサー５０において、高解像度の画像を得ることが可能になる。
（７）また、本実施形態においては、平坦化膜１３にディンプル部１３ａを形成し、ディンプル部１３ａに容量電極１４を設ける構成としている。従って、容量電極１４の表面積が増加するとともに、ディンプル部１３ａにおいて、ドレイン電極１１と容量電極１４との距離を小さくすることが可能になる。その結果、ドレイン電極１１、パッシベーション膜１２、平坦化膜１３、及び容量電極１４により構成された蓄積容量を更に備えることになるため、上記従来のＸ線イメージセンサーに比し、蓄積容量をより一層確実に確保することが可能になる。
なお、上記実施形態は以下のように変更しても良い。
上記実施形態においては、半導体層として酸化物半導体層９を使用したが、半導体層はこれに限定されず、酸化物半導体層の代わりに、例えば、アモルファスシリコンやポリシリコンからなるシリコン系半導体層を薄膜トランジスタの半導体層として使用する構成としても良い。
また、上記実施形態においては、酸化物半導体層として、酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）からなる酸化物半導体層を使用したがが、酸化物半導体層はこれに限定されず、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）のうち少なくとも１種を含む金属酸化物からなる材料を用いても良い。
これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を大きくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、Ｓ／Ｎ比を向上させることができる。
例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）の他に、ＩｎＧａＯ３（ＺｎＯ）５、ＭｇｘＺｎ１−ｘＯ、ＣｄｘＺｎ１−ｘＯ、ＣｄＯ等の酸化物半導体膜を挙げることができる。
また、１族元素、１３族元素、１４族元素、１５族元素、または１７族元素のうち１種、または複数種の不純物元素が添加されたＺｎＯの非晶質状態、多結晶状態、または非晶質状態と多結晶状態が混在する微結晶状態のもの、あるいは上記不純物が添加されていないものを使用することもできる。
また、本発明は、例えば、フォトセンサー等の他のセンサーにも適用することができる。
より具体的には、例えば、図１１に示すように、画素電極１７上に光電変換素子であるフォトダイオード６１が積層されたフォトセンサー６０に適用することができる。
このフォトダイオード６１は、下層から、リン（Ｐ）等のｎ型不純物がドープされたアモルファスシリコン膜６２と、ドープをしていないイントリンシックのアモルファスシリコン膜６３と、ボロン（Ｂ）等のｐ型不純物がドープされたアモルファスシリコン膜６４の積層膜により構成されている。
そして、フォトダイオード６１上に透明電極６５が形成されており、透明電極６５は、フォトダイオード６１と透明電極６５とを覆うように形成された保護膜である層間絶縁膜６６に開口したコンタクトホール６７を介して、層間絶縁膜６６上に形成されたバイアス線６８と接続されている。
本発明の活用例としては、Ｘ線が入射したＸ線変換膜からの電荷信号に基づいて、Ｘ線が透過した被写体のイメージを表示するＸ線イメージセンサー用基板が挙げられる。
１ Ｘ線イメージセンサー
２ 薄膜トランジスタ基板（Ｘ線イメージセンサー用基板）
３ 対向基板
４ 絶縁基板
５ 薄膜トランジスタ
６ ゲート電極
７ 補助容量電極
８ ゲート絶縁膜
９ 酸化物半導体層
１０ ソース電極
１１ ドレイン電極
１２ パッシベーション膜
１３ 平坦化膜
１３ａ ディンプル部
１４ 容量電極
１５ 導電性樹脂部材
１６ 層間絶縁膜
１７ 画素電極
１８ コンタクトホール
１９ スペーサ
２０ 絶縁基板
２１ 電極
２５ 変換膜
３０ Ｘ線イメージセンサー
３１ 薄膜トランジスタ基板（Ｘ線イメージセンサー用基板）
３２ コンタクトホール
４０ Ｘ線イメージセンサー
４１ 薄膜トランジスタ基板（Ｘ線イメージセンサー用基板）
４２ コンタクトホール
５０ Ｘ線イメージセンサー
５１ 薄膜トランジスタ基板（Ｘ線イメージセンサー用基板）

Claims (5)

  1. 絶縁基板と、
    前記絶縁基板上に設けられたゲート電極、及び補助容量電極と、
    前記ゲート電極、及び前記補助容量電極を覆うように、前記絶縁基板上に設けられたゲート絶縁膜と、
    前記ゲート電極に重なるように、前記ゲート絶縁膜上に設けられた半導体層と、
    前記ゲート絶縁膜上、及び前記半導体層上に設けられ、前記ゲート絶縁膜を介して前記補助容量電極と対向して配置されることにより蓄積容量を形成するドレイン電極と、
    前記半導体層、及び前記ドレイン電極を覆うように、前記ゲート絶縁膜上に設けられたパッシベーション膜と、
    前記パッシベーション膜上に設けられた平坦化膜と、
    前記平坦化膜上に設けられた容量電極と、
    前記容量電極を覆うように、前記平坦化膜上に設けられた層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記パッシベーション膜、前記平坦化膜、及び前記層間絶縁膜に形成されたコンタクトホールを介して、前記ドレイン電極と電気的に接続され、前記層間絶縁膜を介して前記容量電極と対向して配置されることにより他の蓄積容量を形成する画素電極と
    を備えることを特徴とするＸ線イメージセンサー用基板。
  2. 前記平坦化膜にディンプル部が形成されており、該ディンプル部に前記容量電極が設けられていることを特徴とする請求項１に記載のＸ線イメージセンサー用基板。
  3. 絶縁基板と、
    前記絶縁基板上に設けられたゲート電極、及び補助容量電極と、
    前記ゲート電極、及び前記補助容量電極を覆うように、前記絶縁基板上に設けられたゲート絶縁膜と、
    前記ゲート電極に重なるように、前記ゲート絶縁膜上に設けられた半導体層と、
    前記ゲート絶縁膜上、及び前記半導体層上に設けられ、前記ゲート絶縁膜を介して前記補助容量電極と対向して配置されることにより蓄積容量を形成するドレイン電極と、
    前記半導体層、及び前記ドレイン電極を覆うように、前記ゲート絶縁膜上に設けられたパッシベーション膜と、
    前記パッシベーション膜上に設けられ、該パッシベーション膜を介して前記ドレイン電極と対向して配置されることにより他の蓄積容量を形成する容量電極と
    を備えることを特徴とするＸ線イメージセンサー用基板。
  4. 絶縁基板と、
    前記絶縁基板上に設けられたゲート電極、及び補助容量電極と、
    前記ゲート電極、及び前記補助容量電極を覆うように、前記絶縁基板上に設けられたゲート絶縁膜と、
    前記ゲート電極に重なるように、前記ゲート絶縁膜上に設けられた半導体層と、
    前記ゲート絶縁膜上、及び前記半導体層上に設けられ、前記ゲート絶縁膜を介して前記補助容量電極と対向して配置されることにより第１の蓄積容量を形成するドレイン電極と、
    前記半導体層、及び前記ドレイン電極を覆うように、前記ゲート絶縁膜上に設けられたパッシベーション膜と、
    前記パッシベーション膜上に設けられ、該パッシベーション膜を介して前記ドレイン電極と対向して配置されることにより第２の蓄積容量を形成する容量電極と、
    前記容量電極を覆うように、前記パッシベーション膜上に設けられた層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記パッシベーション膜、及び前記層間絶縁膜に形成されたコンタクトホールを介して、前記ドレイン電極と電気的に接続され、前記層間絶縁膜を介して前記容量電極と対向して配置されることにより第３の蓄積容量を形成する画素電極と
    を備えることを特徴とするＸ線イメージセンサー用基板。
  5. 前記半導体層が、酸化物半導体層であることを特徴とする請求項１〜請求項４のいずれか１項に記載のＸ線イメージセンサー用基板。
JP2015530707A 2013-08-07 2014-08-05 Ｘ線イメージセンサー用基板 Active JP6125017B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013164343 2013-08-07
JP2013164343 2013-08-07
PCT/JP2014/004095 WO2015019609A1 (ja) 2013-08-07 2014-08-05 Ｘ線イメージセンサー用基板

Publications (2)

Publication Number Publication Date
JPWO2015019609A1 JPWO2015019609A1 (ja) 2017-03-02
JP6125017B2 true JP6125017B2 (ja) 2017-05-10

Family

ID=52460964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015530707A Active JP6125017B2 (ja) 2013-08-07 2014-08-05 Ｘ線イメージセンサー用基板

Country Status (4)

Country Link
US (1) US9780140B2 (ja)
JP (1) JP6125017B2 (ja)
CN (1) CN105453269B (ja)
WO (1) WO2015019609A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6247918B2 (ja) * 2013-12-09 2017-12-13 浜松ホトニクス株式会社 放射線イメージセンサ
CN104716152B (zh) * 2015-04-01 2018-09-14 京东方科技集团股份有限公司 X射线平板探测器及其制备方法与白色绝缘材料
WO2016167277A1 (ja) * 2015-04-17 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
CN105720063B (zh) * 2016-04-13 2019-02-15 京东方科技集团股份有限公司 阵列基板及其制备方法、传感器和探测设备
CN107359168A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
JP2019174963A (ja) 2018-03-27 2019-10-10 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置
CN112002721B (zh) * 2020-10-28 2020-12-29 南京迪钛飞光电科技有限公司 薄膜晶体管阵列基板、像素电路、x射线探测器及其驱动方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445003B1 (en) * 1999-05-11 2002-09-03 Lg.Philips Lcd Co., Ltd. Thin film transistor (TFT) type optical detecting sensor
KR100351440B1 (ko) * 1999-12-31 2002-09-09 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
US6891194B2 (en) * 2001-02-07 2005-05-10 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
KR100448448B1 (ko) 2001-07-12 2004-09-13 주식회사 디알텍 Ｘ선 센서용 스위칭소자 및 그 제조방법
TW540128B (en) * 2002-07-12 2003-07-01 Hannstar Display Corp Manufacturing method of X-ray detector array
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
KR102113148B1 (ko) * 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
CN103250256B (zh) * 2010-12-17 2017-04-19 株式会社半导体能源研究所 氧化物材料及半导体器件
JP5895650B2 (ja) * 2012-03-28 2016-03-30 ソニー株式会社 撮像装置および撮像表示システム

Also Published As

Publication number Publication date
US20160190202A1 (en) 2016-06-30
WO2015019609A1 (ja) 2015-02-12
CN105453269B (zh) 2019-04-05
JPWO2015019609A1 (ja) 2017-03-02
CN105453269A (zh) 2016-03-30
US9780140B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
JP6125017B2 (ja) Ｘ線イメージセンサー用基板
JP6099035B2 (ja) 光電変換装置及びその製造方法並びにｘ線画像検出装置
JP5330779B2 (ja) 光電変換装置、及びその製造方法
US9985061B2 (en) Light detection device with integrated photodiode and thin film transistor
WO2016163347A1 (ja) フォトセンサ基板
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
WO2016195000A1 (ja) フォトセンサ基板
CN109804468B (zh) 摄像面板及其制造方法
CN109427836B (zh) 阵列基板、x射线检测器、及用于制造该阵列基板的方法
WO2016195001A1 (ja) アクティブマトリクス基板
US11011665B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
CN110164884B (zh) 有源矩阵基板、具备其的x射线摄像面板及其制造方法
TWI734051B (zh) 陣列基板、包含該陣列基板的數位ｘ光檢測器、以及製造該陣列基板的方法
JP6448784B2 (ja) アクティブマトリクス基板
TW201610459A (zh) 攝像面板、攝像面板之製造方法、及ｘ射線攝像裝置
KR102129261B1 (ko) 엑스레이 검출기의 어레이 기판 및 그의 제조 방법
WO2015163288A1 (ja) 光検出装置
KR102256455B1 (ko) 엑스레이 검출기의 어레이 기판 및 그의 제조 방법
WO2018169009A1 (ja) 撮像装置およびｘ線撮像装置
KR20190028195A (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
US11335706B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
CN111106134A (zh) 有源矩阵基板以及具备其的x射线拍摄面板
US11257855B2 (en) Imaging panel and production method thereof
US20210151477A1 (en) Imaging panel and method for producing same
JP2022167161A (ja) Ｘ線撮像パネル及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170404

R150 Certificate of patent or registration of utility model

Ref document number: 6125017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150