CN103250256B - 氧化物材料及半导体器件 - Google Patents

氧化物材料及半导体器件 Download PDF

Info

Publication number
CN103250256B
CN103250256B CN201180060652.9A CN201180060652A CN103250256B CN 103250256 B CN103250256 B CN 103250256B CN 201180060652 A CN201180060652 A CN 201180060652A CN 103250256 B CN103250256 B CN 103250256B
Authority
CN
China
Prior art keywords
crystal
atom
film
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180060652.9A
Other languages
English (en)
Other versions
CN103250256A (zh
Inventor
山崎舜平
中岛基
本田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201710165341.8A priority Critical patent/CN106960866B/zh
Publication of CN103250256A publication Critical patent/CN103250256A/zh
Application granted granted Critical
Publication of CN103250256B publication Critical patent/CN103250256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00Compounds of tin
    • C01G19/006Compounds containing, besides tin, two or more other elements, with the exception of oxygen or hydrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/70Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram

Abstract

目的在于提供一种适用于被包括于晶体管或二极管等中的半导体的材料。另一个目的在于提供一种包括晶体管的半导体器件,其中介于氧化物半导体膜及与该氧化物半导体膜接触的栅极绝缘膜之间的界面处的电子态状况良好。再者,另一个目的在于通过对将氧化物半导体膜用于沟道的晶体管提供稳定电特性,制造高可靠性的半导体器件。半导体器件使用包括c‑轴取向的晶体的氧化物材料形成,当从表面或界面方向看时该晶体具有三角形或六角形原子排列,并绕着c‑轴旋转。

Description

氧化物材料及半导体器件
技术领域
本发明涉及包括电路的半导体器件,该电路包括半导体元件如晶体管;及用于制造该半导体器件的方法。例如,本发明涉及安装于电源电路的功率器件;包括存储器、晶闸管、转换器或图像传感器等的半导体集成电路;以及安装上以液晶显示面板为代表的光电器件或包括发光元件的发光显示器件等作为构件的电子设备。再者,本发明涉及该半导体器件中所用的氧化物。
在本说明书中,“半导体器件”一般表示可通过利用半导体特性起作用的器件;光电器件、显示器件如发光显示器件、半导体电路及电子设备均包括于半导体器件中。
背景技术
许多形成于玻璃衬底等上的晶体管利用非晶硅或多晶硅等制造,如液晶显示器件中经常见到的。尽管包括非晶硅的晶体管具有低场效应迁移率,但是其可形成于较大玻璃衬底上。另一方面,尽管包括多晶硅的晶体管具有高场效应迁移率,但是其并不适于形成于较大玻璃衬底上。
除了使用硅所形成的晶体管,利用氧化物半导体形成晶体管并将该晶体管应用于电子设备或光学器件的技术引人注目。例如,在专利文献1及专利文献2中,公开了通过使用氧化锌或In-Ga-Zn-O类氧化物作为氧化物半导体制造晶体管的技术以及将该晶体管用于显示器件等的像素的开关元件的技术。
参考文献
专利文献1:日本专利申请公开2007-123861号;
专利文献2:日本专利申请公开2007-096055号。
发明内容
本发明的一个方式的目的在于提供一种适用于被包括于晶体管或二极管等中的半导体的材料。
另一个目的在于提供一种可通过使用大型衬底如母玻璃实现批量生产的高可靠性的半导体器件。
晶体管的电特性容易受介于氧化物半导体膜及与该氧化物半导体膜接触的栅极绝缘膜之间的界面处的电子态影响。当在制造该晶体管时或制造该晶体管之后介于该氧化物半导体膜与该栅极绝缘膜之间的界面处于非晶态时,该界面处的缺陷密度高,因此该晶体管的电特性容易产生不稳定。
再者,其中氧化物半导体膜用于沟道的晶体管的电特性被可见光或紫外光照射而改变。
鉴于这种问题,本发明的一个方式的目的在于提供一种包括晶体管的半导体器件,其中介于氧化物半导体膜及与该氧化物半导体膜接触的栅极绝缘膜之间的界面处的电子态是良好的。
再者,本发明的一个方式的目的在于通过对将氧化物半导体膜用于沟道的晶体管提供稳定电特性,制造高可靠性的半导体器件。
使用包括c-轴取向的晶体的氧化物材料,该晶体当从a-b平面、表面或界面方向看时具有三角形或六角形原子排列。此外,在该晶体中,a-轴或b-轴的方向在该a-b平面中变化。
注意,该氧化物材料可以含有锌。当含有锌时,容易形成包括c-轴取向的晶体的氧化物材料,从该a-b平面、表面或界面的方向看时该晶体具有三角形或六角形原子排列,且其中该a-轴或该b-轴的方向是在该a-b平面中变化。
或者,该氧化物材料含有两种或多种选自铟、镓、锌、锡、钛和铝中的元素。
该氧化物材料可通过溅射法、分子束外延法、原子层沉积法或脉冲激光沉积法等形成。
该氧化物材料可通过层叠两种组成不同的膜形成。或者,在层叠两种膜之后,该氧化物材料可通过使这些膜结晶化形成。
本发明的一个方式是一种包括多个金属氧化物层的氧化物材料,该多个金属氧化物层通过四配位的氧原子(以下称为四配位氧)键合。此外,一个金属氧化物层是包括四配位中心金属原子、五配位中心金属原子或可具有五个配体或六个配体的中心金属原子且通过三配位氧原子(以下称为三配位氧)或四配位氧键合该中心金属原子等,由此在平面方向上伸展的层。
在该氧化物材料具有导电性的情况下,该氧化物材料可用于晶体管的栅电极的材料。该栅电极可通过层叠包括该氧化物材料的膜和金属膜来形成。
在该氧化物材料具有导电性的情况下,该氧化物材料可用于晶体管的源电极和漏电极。注意,该源电极和漏电极可通过层叠该氧化物材料和金属膜来形成。
在该氧化物材料具有半导体特性的情况下,包括该氧化物材料的膜可用于晶体管的活性层。在该情况下,例如,包括该氧化物材料的膜被设置为与该晶体管的用作源电极和漏电极的导电膜及绝缘膜接触。注意,该绝缘膜用作该晶体管的栅极绝缘膜、基极绝缘膜或中间层绝缘膜。
根据本发明的一个方式,可提供具有优良电特性的半导体器件。
再者,高可靠性的半导体器件的批量生产可利用大型衬底如母玻璃进行。
根据本发明的一个方式,提供一种半导体器件,包括:
栅电极;
与所述栅电极接触的栅极绝缘膜;以及
与所述栅极绝缘膜接触的氧化物半导体膜,所述氧化物半导体膜包括氧化物材料,
其中,所述氧化物半导体膜通过溅射法形成,
所述氧化物材料包括c-轴取向的多个晶体,
所述多个晶体的c-轴以垂直于所述氧化物半导体膜的表面的方向取向,
所述多个晶体各自包含排列成从垂直于a-b平面的方向看时具有三角形或六角形形状的原子,
并且,在所述a-b平面中,所述多个晶体的第一晶体的a-轴方向及b-轴方向之一与所述多个晶体的第二晶体的a-轴方向及b-轴方向之一不同。
根据本发明的一个方式,提供一种半导体器件,包括:
栅电极;
与所述栅电极接触的栅极绝缘膜;以及
与所述栅极绝缘膜接触的氧化物半导体膜,所述氧化物半导体膜包括氧化物材料,
其中,所述氧化物材料包括c-轴取向的多个晶体,
所述多个晶体的c-轴以垂直于所述氧化物半导体膜的表面的方向取向,
所述多个晶体各自包含排列成从垂直于表面或所述氧化物半导体膜及所述栅极绝缘膜之间的界面的方向看时具有三角形或六角形形状的原子,
并且,所述多个晶体的第一晶体具有所述多个晶体的第二晶体绕着c-轴旋转的结构。
根据本发明的一个方式,提供一种半导体器件,包括:
包含氧化物材料的栅电极;以及
与所述栅电极相邻的栅极绝缘膜,
其中,所述氧化物材料包含c-轴取向的多个晶体,
所述多个晶体的c-轴以垂直于所述栅电极的表面的方向取向,
所述多个晶体各自包含排列成从垂直于a-b平面、表面或所述氧化物半导体膜及所述栅极绝缘膜之间的界面的方向看时具有三角形或六角形形状的原子,
在所述a-b平面中,所述多个晶体的第一晶体的a-轴方向及b-轴方向之一与所述多个晶体的第二晶体的a-轴方向及b-轴方向之一不同,
并且,所述氧化物材料具有导电性。
根据本发明的一个方式,提供一种半导体器件,包括:
栅电极;
与所述栅电极相邻的栅极绝缘膜;以及
包含氧化物材料并与所述栅极绝缘膜相邻的半导体层;
其中,所述氧化物材料包含c-轴取向的多个晶体,
所述多个晶体的c-轴以垂直于所述半导体层的表面的方向取向,
所述多个晶体各自包含排列成在a-b平面中具有三角形或六角形形状的原子,
并且,在所述a-b平面中,所述多个晶体的第一晶体的a-轴方向及b-轴方向之一与所述多个晶体的第二晶体的a-轴方向及b-轴方向之一不同。
附图说明
图1A至图1D示出根据本发明的一个方式的氧化物材料的结构;
图2A至图2C是示出本发明的一个方式的半导体器件的例子的俯视图和截面图;
图3A至图3C是示出本发明的一个方式的半导体器件的例子的俯视图和截面图;
图4A至图4C是示出本发明的一个方式的半导体器件的例子的俯视图和截面图;
图5A至图5C是示出本发明的一个方式的半导体器件的例子的俯视图和截面图;
图6A至图6C是示出本发明的一个方式的半导体器件的例子的俯视图和截面图;
图7A至图7C是示出本发明的一个方式的半导体器件的例子的俯视图和截面图;
图8是示出包括本发明的一个方式的晶体管的液晶显示器件的例子的电路图;
图9A及图9B是示出包括本发明的一个方式的晶体管的半导体存储器件的例子的电路图及显示电特性的图;
图10A及图10B是示出包括本发明的一个方式的晶体管的半导体存储器件的例子的电路图及显示电特性的图;
图11是示出包括本发明的一个方式的晶体管的半导体存储器件的例子的电路图;
图12A至图12C是各自示出本发明的一个方式的电子设备的例子的透视图;
图13A及图13B显示利用HAADF-STEM获得的包括CAAC的氧化物膜的平面图像及截面图像;
图14A及图14B显示利用HAADF-STEM获得的不包括CAAC的氧化物膜的平面图像及截面图像;
图15显示原沉积状态(as-depo)的包括CAAC的氧化物膜的XRD光谱;
图16显示热处理之后的包括CAAC的氧化物膜的XRD光谱;
图17显示原沉积状态(as-depo)的包括CAAC的氧化物膜的XRD光谱;
图18显示热处理之后的包括CAAC的氧化物膜的XRD光谱;
图19显示原沉积状态(as-depo)的包括CAAC的氧化物膜的XRD光谱;
图20显示热处理之后的包括CAAC的氧化物膜的XRD光谱;
图21是显示晶体管的Vg-Id曲线的图;
图22A及图22B是显示+BT试验及-BT试验的结果的图;
图23A及图23B是显示当以光照射晶体管时进行+BT试验及-BT试验的结果的图;
图24是显示多种应力条件下的阈电压Vth(ΔVth)的漂移量的时间依赖性的图;及
图25A及图25B是显示负偏压温度应力光劣化机理的示意图。
具体实施方式
以下,参照附图详细地说明本发明的实施方式。然而,本发明并不限于以下说明,本领域的技术人员能容易了解文中所述的模式及细节可以以不同方式被修改,除非脱离本发明的精神及范畴。因此,本发明不应该解释为受限于实施方式的说明。在参照附图说明本发明的结构时,相同参考编号共同用于不同附图的相同部分。注意,相同的填充图案适于类似零件,且在一些情况下类似零件并未特别以参考编号表示。
在说明本发明之前,对本说明书中所用的术语进行简单说明。首先,当晶体管的源极和漏极中的一方被称为漏极时,另一方在本说明书中即被称为源极。也就是说,它们不根据电平被区别。因此,在本说明书中被称为源极的部分也可被称为漏极。
注意,在许多情况下电压表示规定电位与基准电位(例如,接地电位)之间的电位差。因此,电压、电位及电位差可分别表示电位、电压及电压差。
再者,即使在本说明书中使用术语“连接”,有实际电路中没有物理连接且只是延伸配线的情况。
注意,本说明书中的序数如“第一”及“第二”是为了方便而使用且不表示步骤的顺序或层的层叠顺序。此外,本说明书中的序数不表示指定本发明的特定名称。
实施方式1
在本实施方式中,将说明一种用于形成包括c-轴取向的晶体的氧化物膜的方法,当从a-b平面、表面或界面的方向看时该晶体具有三角形或六角形原子排列。在该晶体中,金属原子以层状的方式排列,或金属原子及氧原子以层状的方式沿着该c-轴排列,且该a-轴或该b-轴的方向在该a-b平面(或该表面或该界面)中变化(该晶体绕着该c-轴旋转)。此晶体也称为c-轴取向晶体(CAAC)。
广义来说,包括CAAC的氧化物是指一种非单晶氧化物材料,其包括当从垂直于该a-b平面的方向看时具有三角形、六角形、正三角形或正六角形原子排列且其中当从垂直于该c-轴方向看时金属原子以层状的方式排列或金属原子及氧原子以层状的方式排列的相。再者,该包括CAAC的氧化物膜可具有晶界,其是具有晶体不一定在该a-b平面方向取向的新颖结构的膜。
CAAC不是单晶。此外,该包括CAAC的氧化物膜不仅由非晶组分构成。尽管该包括CAAC的氧化物膜包括结晶化部分(结晶性部分),但是在一些情况下,介于一个结晶性部分和另一个结晶性部分之间的边界并不清楚。
氮可取代该包括CAAC的氧化物膜中包括的部分氧。包括CAAC的个别结晶性部分的c-轴可取向特定方向(例如,垂直于衬底表面的方向,该衬底的上面形成包括CAAC的氧化物膜,或垂直于包括CAAC的氧化物膜表面的方向)。或者,包括CAAC的个别结晶性部分的a-b平面的法线可在一定方向(例如,垂直于衬底表面的方向,该衬底的上面形成包括CAAC的氧化物膜,或垂直于包括CAAC的氧化物膜表面的方向)取向。
该包括CAAC的氧化物膜根据其组成等而变成导体、半导体或绝缘体。该CAAC根据其组成等而传导或不传导可见光。
包括这种CAAC的氧化物的例子是形成膜状且当从垂直于该膜表面、支撑衬底的表面或界面的方向看时具有三角形或六角形原子排列的材料,且当观看该膜的截面时该材料中的金属原子以层状的方式排列或金属原子及氧原子(或氮原子)以层状的方式排列。
将参照图1A至图1D详细地说明该CAAC。在图1A至图1D中,除非另行说明,否则垂直方向相当于该c-轴方向且垂直于图1A至图1D中的平面的平面相当于该a-b平面。当只使用术语“上半部”及“下半部”时,其表示高于该a-b平面的上半部及低于该a-b平面的下半部(相对于该a-b平面的上半部及下半部)。
图1A例示具有一个六配位金属原子M_1及六个与该金属原子M_1相邻的四配位氧的结构。仅例示一个金属原子及与该金属原子相邻的氧原子的结构在此称为子单元。图1A中的结构实际上是八面体结构,但是为了简化例示为平面结构。注意,三个八配位氧存在于图1A中的上半部和下半部的每一个中。尽管典型地例示仅包括一个金属原子的子单元,但是实际上多个子单元通过三配位氧或四配位氧键合而在平面方向延伸,由此形成金属氧化物层。
图1B例示具有一个五配位金属原子M_2、三个与该金属原子M_2相邻的三配位氧及两个与该金属原子M_2相邻的四配位氧的结构。所有三配位氧原子均存在于该a-b平面上。一个四配位氧存在于图1B的上半部和下半部的每一个中。
图1C例示具有一个四配位金属原子M_3及四个与该金属原子M_3相邻的四配位氧的结构。在图1C中,一个四配位氧存在于上半部中且三个四配位氧存在于下半部中。
配位数为4、5或6的金属原子通过四配位氧与另一个金属原子键合。具体地说,金属原子通过四配位氧与另一个金属原子键合,其数目总共为四个。例如,在上半部中该六配位金属原子M_1通过三个四配位氧键合的情况下,其通过该五配位金属原子M_2上半部中的四配位氧与该五配位金属原子M_2键合,通过该五配位金属原子M_2下半部中的四配位氧与该五配位金属原子M_2键合,或通过该四配位金属原子M_3上半部中的四配位氧与该四配位金属原子M_3键合。
此外,子单元相互键合,以便该层结构中的总电荷是0。
在此,用于构成一个键的三配位氧的电荷及用于构成一个键的四配位氧的电荷可分别假设为-0.667及-0.5。例如,(六配位或五配位)铟的电荷、(四配位)锌的电荷、(五配位)镓的电荷、(五配位或六配位)锡的电荷分别为+3、+2、+3及+4。因此,包括铟的子单元、包括锌的子单元、包括镓的子单元各自的电荷为0。因此,具有这种子单元组合的层结构的总电荷总是0。另一方面,包括锡的子单元的电荷是+1。因此,为了形成包括锡的层结构,需要抵消+1的-1的电荷。作为具有-1的电荷的结构,可提供两个包括锌的子单元键合的结构。例如,当一个包括锡的子单元与一个有两个包括锌的子单元键合的结构结合时,电荷抵消,由此该层结构中的总电荷可为0。
图1D例示In-Sn-Zn-O类层结构。为了简化,省略三配位氧,且作为四配位氧,只显示四配位氧的数目。铟原子可具有五个配体或六个配体。当形成图1D所示的一个循环重复的结构时,可获得In-Sn-Zn-O类晶体(In2SnZn3O8)。注意,该In-Sn-Zn-O类晶体的层结构可表示成组成式,In2SnZn2O7(ZnO)m(m是0或自然数)。此外,以类似方式,通过使用In-Sn-Ga-Zn-O类材料、In-Ga-Zn-O类材料、In-Si-Zn-O类材料、In-Al-Zn-O类材料、Sn-Ga-Zn-O类材料、Al-Ga-Zn-O类材料、Sn-Al-Zn-O类材料、In-Zn-O类材料、Sn-Zn-O类材料、Al-Zn-O类材料、Zn-Mg-O类材料、Sn-Mg-O类材料、In-Mg-O类材料、In-Ga-O类材料、In-O类材料、Sn-O类材料或Zn-O类材料等,可获得氧化物晶体。
接下来,说明一种用于形成包括CAAC的氧化物膜的方法。
首先,通过溅射法、分子束外延法、原子层沉积法或脉冲激光沉积法在衬底上形成第一氧化物膜。注意,通过在膜形成时加热该衬底,可获得结晶区域对非晶区域的比例高的氧化物膜。例如,该衬底温度高于或等于150℃且低于或等于450℃,优选为高于或等于200℃且低于或等于350℃。
包括CAAC的氧化物膜的结晶化可通过提高该衬底温度进一步促进。
接下来,可以对该衬底进行第一热处理。利用该第一热处理,该氧化物膜中的结晶区域对非晶区域的比例可进一步被提高。该第一热处理例如可以以高于或等于200℃且低于该衬底的应变点的温度进行,优选的是,以高于或等于250℃且低于或等于450℃的温度进行。该第一热处理在氧化性气氛、惰性气氛或减压气氛中进行,但是该气氛并不限于此。处理时间是3分钟至24小时。处理时间越长,该氧化物膜中的结晶区域对非晶区域的比例越高。然而,比24小时更长的处理时间并不宜,因为会降低生产率。
该氧化性气氛是含氧化性气体的气氛。该氧化性气体是氧、臭氧或一氧化氮等,并且优选为该氧化性气体不含水及氢等。例如,被引进热处理设备的氧、臭氧或一氧化氮的纯度高于或等于8N(99.999999%),优选为高于或等于9N(99.9999999%),即,杂质浓度低于或等于1ppm,优选为低于0.1ppm。作为该氧化性气氛,该氧化性气体及惰性气体可混合使用。在该情况下,该混合物含有浓度高于或等于10ppm的氧化性气体。
再者,惰性气氛表示含有惰性气体(如氮或稀有气体(例如,氦、氖、氩、氪或氙))作为主要组分的气氛。具体地说,反应性气体如氧化性气体的浓度低于10ppm。
作为该第一热处理,可使用快速热退火(RTA)设备。通过使用该RTA设备,该热处理可以仅以短暂时间以高于或等于该衬底的应变点的温度进行。因此,能缩短形成结晶区域对非晶区域比例高的氧化物膜所需的时间。
再者,InMO3(ZnO)m(m大于0)所表示的材料可用作该氧化物。在此,M表示一种或多种选自Ga、Al、Mn和Co中的金属元素。例如,M可为Ga、Ga和Al、Ga和Mn或Ga和Co等。
具体地说,含有高于或等于5×1019原子/cm3,优选为高于或等于1×1020原子/cm3,且低于7at.%的浓度的氮的In-Ga-Zn-O类材料变成具有c-轴取向的六角形晶体结构的氧化物,其包括一个在In-O晶面(含铟和氧的晶面)与另一个In-O晶面(含铟和氧的晶面)之间含有Ga和Zn的层。或者,在含具有以上范围的氮的In-Ga-Zn-O类氧化物材料中,多个含Ga和Zn的层可被提供在该In-O晶面之间。
接下来,第二氧化物膜可形成在第一氧化物膜上面,由此可形成氧化物层叠体。该第二氧化物膜可通过与该第一氧化物膜相同的方法形成。
当在该衬底被加热的同时形成第二氧化物膜时,该第二氧化物膜可使用该第一氧化物膜作为种晶来结晶化。此时,使用同种元素构成该第一氧化物膜和该第二氧化物膜称为“均质生长”。或者,使用多种元素构成该第一氧化物膜和该第二氧化物膜称为“异质生长”,该第一氧化物膜和该第二氧化物膜之间至少一种元素不同。
注意,第二热处理可在该第二氧化物膜形成之后进行。该第二热处理可以以类似于第一热处理的方式进行。通过该第二热处理,可获得结晶区域对非晶区域的比例高的氧化物层叠体。再者,通过该第二热处理,该第二氧化物膜可用该第一氧化物膜作为种晶来结晶化。同时,可造成由相同元素构成的第一氧化物膜和第二氧化物膜的均质生长。或者,可造成异质生长,其中由多种元素构成的第一氧化物膜和第二氧化物膜,该第一氧化物膜和该第二氧化物膜之间至少一种元素不同。
通过以上步骤,可形成包括CAAC的氧化物膜。
本实施方式可适当地与其他实施方式结合实施。
实施方式2
在本实施方式中,将参照图2A至图2C说明包括实施方式1所述的包括CAAC的氧化物膜的晶体管的例子。
图2A是晶体管的俯视图。图2B及图2C例示沿着图2A所示的虚点线A-B及虚点线C-D取得的截面A-B及截面C-D。
以下,详细地说明图2B的截面A-B。
该截面A-B是该晶体管的截面,该晶体管包括:衬底100、该衬底100上的栅电极104、覆盖该衬底100和该栅电极104的栅极绝缘膜112、该栅电极104上且该栅极绝缘膜112位于其间的半导体膜106、一对在该半导体膜106上且部分与该半导体膜106接触的电极116以及覆盖该栅极绝缘膜112、该半导体膜106和该一对电极116的层间绝缘膜118。
该栅电极104可利用下列材料中的至少一者形成,以便具有单层结构或叠层结构:Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta和W中的一个;这些元素任一者的氮化物;这些元素任一者的氧化物;以及这些元素任一者的合金。或者,该栅电极104可包括利用实施方式1所述的包括CAAC的氧化物膜所形成的导电膜(氧化物导电膜)。该氧化物导电膜的组成可控制功函数。
因为氧化物导电膜具有比金属膜高的电阻,在作为该栅电极104使用氧化物导电膜的情况下,为了降低该栅电极104的电阻,优选使用该氧化物导电膜和低电阻膜的叠层结构。该低电阻膜利用选自上述材料中的材料形成,以便薄层电阻低于或等于10Ω/sq。注意,在该叠层结构中,该氧化物导电膜形成在该栅极绝缘膜112一侧。
注意,在图2A的俯视图中,该栅电极104的横向长度和纵向长度比该半导体膜106大,以便在该半导体膜106中抑制由光导致的劣化和电荷的产生;然而,尺寸不限于此。该俯视图的半导体膜106的横向长度和纵向长度可能比该栅电极104大。
对于该衬底100并没有特别限制,只要其至少具有为了承受后面进行的热处理充分高的耐热性。例如,可使用玻璃衬底、陶瓷衬底、石英衬底或蓝宝石衬底作为该衬底100。或者,可使用由硅或碳化硅等制造的单晶半导体衬底或多晶半导体衬底、由硅锗等制造的化合物半导体衬底等、SOI(绝缘体上硅)衬底等。又或者,可使用设置有半导体元件的这些衬底的任一个作为该衬底100。
或者可使用柔性衬底作为该衬底100。在该情况下,直接在该柔性衬底上形成晶体管。注意,作为在该柔性衬底上设置晶体管的方法,还有一种方法,其中,使用非柔性衬底作为该衬底100,将该晶体管形成在上面,然后分开该晶体管并转置在柔性衬底。在该情况下,优选在该衬底100和该晶体管之间设置分离层。
作为该半导体膜106,可使用硅膜、锗膜、硅锗膜、碳化硅膜、氮化镓膜或利用实施方式1所述的包括CAAC的氧化物膜所形成的半导体膜(氧化物半导体膜)。因为该氧化物半导体膜可以容易形成并具有高场效应迁移率而不用激光处理等,所以优选用作该半导体膜106的材料。此外,可获得该氧化物半导体膜及与该氧化物半导体膜接触的栅极绝缘膜之间的界面处的界面能级(interface level)低的晶体管。
该栅极绝缘膜112及该层间绝缘膜118例如可使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化钇或氧化锆等形成以具有叠层结构或单层结构。例如,该栅极绝缘膜112及该层间绝缘膜118可通过热氧化方法、CVD方法或溅射法等形成。作为该栅极绝缘膜112及该层间绝缘膜118的每一个,可使用通过加热释出氧的膜。通过使用这样通过加热释出氧的膜,可修复该半导体膜106中产生的缺陷并可抑制该晶体管的电特性的劣化。
在本说明书中,氧氮化硅表示含有比氮多的氧的物质,例如,氧氮化硅以分别高于或等于50原子%且低于或等于70原子%、高于或等于0.5原子%且低于或等于15原子%、高于或等于25原子%且低于或等于35原子%及高于或等于0原子%且低于或等于10原子%的浓度包含氧、氮、硅及氢。再者,氮氧化硅表示含有比氧多的氮的物质并以分别高于或等于5原子%且低于或等于30原子%、高于或等于20原子%且低于或等于55原子%、高于或等于25原子%且低于或等于35原子%及高于或等于10原子%且低于或等于25原子%的浓度包含氧、氮、硅及氢。注意,以上范围是使用卢瑟福(Rutherford)背向散射光谱法(RBS)及氢正向散射光谱法(HFS)进行测量的情况的范围。此外,构成元素的百分比总和不超过100原子%。
在该一对电极116的材料扩散到该半导体膜106并负面影响该晶体管特性的情况下,该栅极绝缘膜112及该层间绝缘膜118各自可为使该一对电极116的材料不会容易经过其扩散的绝缘膜。该层间绝缘膜118用作该半导体膜106的保护膜。
通过加热释出氧是指被转化成氧原子的释氧量在热脱附光谱法(TDS)中高于或等于1×1018原子/cm3,优选为高于或等于3×1020原子/cm3
在此,现在将说明利用TDS分析以氧原子为基础测量释氧量的方法。
TDS分析中的释出气体量与光谱积分值成正比。因此,释出气体量可从光谱实测积分值与标准样品参考值之间的比例求得。该标准样品参考值表示样品所含的规定原子密度对光谱积分值的比。
例如,从绝缘膜释出的氧分子数目(NO2)可根据数值表达式1利用作为标准样品的含规定密度的氢的硅晶圆的TDS分析结果及绝缘膜之TDS分析结果求得。在此,假设TDS分析所得的质量数32的所有光谱均源于氧分子。作为质量数为32的气体给出的CH3OH没纳入考虑,假设其不可能存在。再者,包括氧原子同位素的质量数17或18的氧原子的氧分子也没纳入考虑,因为此分子在自然界的比例微乎其微。
NO2=NH2/SH2×SO2×α(数值表达式1)
NH2是通过将从标准样品所脱附的氢分子数目换算成密度所得的值。SH2是对该标准样品进行TDS分析时的光谱积分值。在此,将该标准样品的参考值设定为NH2/SH2。SO2是对该绝缘膜进行TDS分析时的光谱积分值。α是影响该TDS分析中的光谱强度的系数。数值表达式1的细节参照日本专利申请公开H6-275697号。注意,从上述绝缘膜释出的氧量使用ESCO有限公司制造的热脱附光谱设备,EMD-WA1000S/W,且使用含1×1016原子/cm3的氢的硅晶圆作为标准样品测得。
再者,在该TDS分析中,检测到部分氧作为氧原子。氧分子和氧原子之间的比例可由氧分子的电离率求出。注意,因为上述α包括氧分子的电离率,所以氧原子释出数目也可通过氧分子释出数目的估计推断。
注意,NO2是氧分子释出数目。以氧原子为基准的释氧量是氧分子释出数目的两倍。
在上述结构中,通过加热释出氧的膜可为氧过量的氧化硅(SiOX(X>2))。在该氧过量的氧化硅(SiOX(X>2))中,每单位体积的氧原子数大于每单位体积的硅原子数的两倍。每单位体积的硅原子数和氧原子数通过卢瑟福背向散射光谱法测量。
通过从该栅极绝缘膜112或该层间绝缘膜118供应氧至作为氧化物半导体膜的半导体膜106,会使该半导体膜106和该栅极绝缘膜112之间的界面态密度或该半导体膜106和该层间绝缘膜118之间的界面态密度降低。其结果,会抑制在该半导体膜106和该栅极绝缘膜112之间的界面处或该半导体膜106和该层间绝缘膜118之间的界面处的载流子俘获,并因此可获得电特性劣化较少的晶体管。
再者,在一些情况下由于该氧化物半导体膜中的氧空位产生电荷。一般来说,氧化物半导体膜中的部分氧空位用作施主并造成作为载流子的电子释出。其结果,晶体管的阈电压往负向漂移。氧从该栅极绝缘膜112或该层间绝缘膜118充分供应至作为氧化物半导体膜的半导体膜106,由此会使造成该阈电压负向漂移的氧化物半导体膜中的氧空位密度降低。
换句话说,以通过加热释出氧的膜用于该栅极绝缘膜112或该层间绝缘膜118,会使该半导体膜106和该栅极绝缘膜112之间的界面处的界面态密度或该半导体膜106和该层间绝缘膜118之间的界面处的界面态密度及作为氧化物半导体膜的半导体膜106中的氧空位密度降低。因此,会使在作为氧化物半导体膜的半导体膜106和该栅极绝缘膜112之间的界面处或该半导体膜106和该层间绝缘膜118之间的界面处的载流子俘获的影响降低。
该一对电极116可适当地使用作为该栅电极104的材料给出的金属、金属氮化物、金属氧化物或合金等形成。
当将包含铜(Cu)的膜用于该一对电极116时,会使配线电阻降低,即使是在大型显示器件中也会使配线延迟等的产生减少。在作为该一对电极116使用铜的情况下,对于该衬底100的粘附力根据该衬底100的材料降低;因此,优选的是,该一对电极116具有一种叠层结构,其包括对该衬底100具有高粘附力的膜。作为对该衬底100具有高粘附力的膜,可使用含Ti、Mo、Mn或Al等的膜。例如,可使用Cu-Mn-Al合金。
利用上述的结构,可获得阈电压受控制且电特性优良的晶体管。因此,可以以高生产率制造具有低功耗、良好的电特性及高可靠性的半导体器件。
本实施方式可适当地与其他实施方式结合实施。
实施方式3
在本实施方式中,说明具有与实施方式2所述的晶体管不同结构的晶体管。
图3A至图3C是本发明的一个方式的晶体管的俯视图和截面图。图3B及图3C例示沿着图3A的虚点线A-B及虚点线C-D取得的截面A-B及截面C-D。
以下,详细地说明图3B的截面A-B。
该截面A-B是该晶体管的截面,该晶体管包括:衬底100、该衬底100上的栅电极104、覆盖该衬底100和该栅电极104的栅极绝缘膜112、该栅极绝缘膜112上的该一对电极116、该栅电极104上的具有该栅极绝缘膜112位于其间且部分与该一对电极116接触的半导体膜106以及覆盖该栅极绝缘膜112和该一对电极116和该半导体膜106的层间绝缘膜118。
本实施方式中的栅电极104及半导体膜106具有与实施方式2中的栅电极104及半导体膜106类似的结构。通过利用实施方式1所述的包括CAAC的氧化物膜的栅电极,控制该功函数,且可控制该晶体管的阈电压。此外,通过利用实施方式1所述的氧化物半导体膜作为该半导体膜106,可获得介于该氧化物半导体膜和与该氧化物半导体膜接触的栅极绝缘膜之间的界面处的界面态密度低的晶体管。
图4A至图4C是本发明的一个方式的晶体管的俯视图和截面图。图4B及图4C例示沿着图4A所示的虚点线A-B及虚点线C-D取得的截面A-B及截面C-D。
以下,详细地说明图4B的截面A-B。
该截面A-B是该晶体管的截面,该晶体管包括:衬底100、该衬底100上的基底绝缘膜102、该基底绝缘膜102上的半导体膜106、该半导体膜106上且部分与该半导体膜106接触的该一对电极116、覆盖该半导体膜106和该一对电极116的栅极绝缘膜112以及该半导体膜106上且该栅极绝缘膜112位于其间的栅电极104。
该基底绝缘膜102可具有与该栅极绝缘膜112及该层间绝缘膜118类似的结构。
图5A至图5C是本发明的一个方式的晶体管的俯视图和截面图。图5B及图5C例示沿着图5A所示的虚点线A-B及虚点线C-D取得的截面A-B及截面C-D。
以下,详细地说明图5B的截面A-B。
该截面A-B是该晶体管的截面,该晶体管包括:衬底100、该衬底100上的基底绝缘膜102、该基底绝缘膜102上的该一对电极116、该一对电极116上且部分与该一对电极116接触的半导体膜106、覆盖该半导体膜106和该一对电极116的栅极绝缘膜112以及该半导体膜106上且该栅极绝缘膜112位于其间的栅电极104。
注意,在图3A、图4A及图5A的每一个中,该栅电极104的横向长度及纵向长度比该半导体膜106大,以便在该半导体膜106中抑制由光导致的劣化和电荷的产生;然而,尺寸不限于此。该俯视图的半导体膜106的横向长度和纵向长度可能比该栅电极104大。
图6A至图6C是本发明的一个方式的晶体管之俯视图和截面图。图6B及图6C例示沿着图6A所示的虚点线A-B及虚点线C-D取得的截面A-B及截面C-D。
以下,详细地说明图6B的截面A-B。
该截面A-B是该晶体管的截面,该晶体管包括:衬底100、该衬底100上的基底绝缘膜102、该基底绝缘膜102上的具有区域126和区域121的半导体膜、该区域121上的栅极绝缘膜112、该栅极绝缘膜112上的栅电极104、覆盖该基底绝缘膜102、该区域126、该栅极绝缘膜112和该栅电极104的层间绝缘膜118以及通过形成在该层间绝缘膜118中的使该区域126露出的开口部分与该区域126接触的该一对电极116。
该栅极绝缘膜112和该栅电极104可具有从上表面看的实质相同的形状。该形状可通过使用一个掩模同时处理该栅电极104和该栅极绝缘膜112获得。注意,在形成该栅电极104和该栅极绝缘膜112之后,该栅电极104的宽度可通过进行等离子体处理或化学处理而变窄。
当从上表面看时,该区域121可具有与该栅极绝缘膜112或该栅电极104实质相同的形状。该形状通过使用该栅极绝缘膜112或该栅电极104作为掩模形成该半导体膜的区域126获得。例如,通过使用该栅极绝缘膜112或该栅电极104作为掩模,将杂质(如硼、磷、氢、稀有气体或氮)引入到该半导体膜,以便形成电阻降低的区域。由此形成的区域可为该区域126。注意,该区域121是没有形成该区域126的半导体膜中的区域。
该区域121用作该晶体管的沟道区。再者,该区域126用作该晶体管的源区和漏区。
图7A至图7C是本发明的一个方式的晶体管的俯视图和截面图。图7B及图7C例示沿着图7A的虚点线A-B及虚点线C-D取得的截面A-B及截面C-D。
以下,详细地说明图7B的截面A-B。
该截面A-B是该晶体管的截面,该晶体管包括:衬底100、该衬底100上的栅电极104、该栅电极104上的栅极绝缘膜112、该栅电极104上的具有区域126和区域121且该栅极绝缘膜112位于其间的半导体膜、覆盖该半导体膜和该栅极绝缘膜112的层间绝缘膜118以及通过形成在该层间绝缘膜118中的使该区域126露出的开口部分与该区域126接触的该一对电极116。
在图7A至图7C中,该栅极绝缘膜112和该栅电极104及该区域121具有从上表面看的实质相同的形状;然而,其不限于此。该栅极绝缘膜112和该栅电极104及该区域121可具有彼此不同的形状。
利用上述结构,可获得阈电压受控制且电特性优良的晶体管。因此,可以以高生产率制造具有低功耗、良好的电特性及高可靠性的半导体器件。
本实施方式可适当地与其他实施方式结合实施。
实施方式4
在本实施方式中,将说明使用实施方式2或实施方式3所述的晶体管所制造的液晶显示器件。注意,尽管在本实施方式中说明将本发明的一个方式应用于该液晶显示器件的例子,但是应用不限于此。例如,本领域的技术人员容易构思将本发明的一个方式应用于场致发光(EL)显示器件。
图8是有源矩阵液晶显示器件的电路图。该液晶显示器件包括源极线SL_1至SL_a、栅极线GL_1至GL_b及多个像素200。每个像素200包括晶体管230、电容器220及液晶元件210。该液晶显示器件中的像素部分通过排列这种多个像素200构成。在仅提及该源极线或该栅极线的情况下,将其表示为该源极线SL或该栅极线GL。
作为该晶体管230,使用实施方式2或实施方式3所述的晶体管。通过使用本发明的一个方式的晶体管,可获得具有低功耗、良好的电特性及高可靠性的显示器件。
该栅极线GL连接到该晶体管230的栅极,该源极线SL连接到该晶体管230的源极,且该晶体管230的漏极连接到该电容器220的电容器电极之一及该液晶元件210的像素电极之一。该电容器220之另一个电容器电极及该液晶元件210之另一个像素电极连接到共同电极。注意,该共同电极可使用与该栅极线GL相同的材料形成并形成在与该栅极线GL相同的层中。
再者,该栅极线GL连接到栅极驱动电路。该栅极驱动电路可包括实施方式2或实施方式3所述的晶体管。因为该晶体管的阈电压受到控制,所以关态电流(off-statecurrent)会降低,且用于开启该晶体管的电压可为低的。因此,能减少功耗。
该源极线SL连接到源极驱动电路。该源极驱动电路可包括实施方式2或实施方式3所述的晶体管。因为该晶体管的阈电压受到控制,所以关态电流会降低,且用于开启该晶体管的电压可为低的。因此,能减少功耗。
该栅极驱动电路及该源极驱动电路中的一方或双方可形成在另行准备的衬底上,并可使用连接方法如玻璃上芯片(COG)法、引线键合法或胶带自动接合(TAB)法。
因为该晶体管易被静电等破坏,所以优选装设保护电路。该保护电路优选使用非线性元件形成。
当一电位施于该栅极线GL而高于或等于该晶体管230的阈电压时,从该源极线SL所供应的电荷流出作为该晶体管230的漏电流并存储在该电容器220中。在对一个列进行充电之后,关闭该列中的晶体管230,且该源极线SL没有供应电压。然而,必需的电压可通过存储在该电容器220中的电荷保持。接着,对下个列中的电容器220进行充电。以此方式,进行第一个列至第a个列的充电。
因为该晶体管230的阈电压受到控制,所以存储在该电容器220中的电荷几乎不可能放电,且会降低该电容器220的电容量,所以能降低充电所需的功耗。
再者,在关态电流小的晶体管(如包括氧化物半导体膜的晶体管)作为该晶体管230的情况下,可使保持电压的时期变长。通过此效应,在图像动作小(包括静止图像)的情况下能降低重写显示的频率;因此,可实现功耗的进一步降低。此外,可进一步降低该电容器220的电容量,所以会减少充电所需的功耗。
如上所述,根据本发明的一个方式,可获得具有高可靠性及低功耗的液晶显示器件。
本实施方式可适当地与其他实施方式结合实施。
实施方式5
在本实施方式中,将说明使用实施方式2或实施方式3所述的晶体管制造半导体存储器件的例子。
易失性半导体存储器件的典型例子包括动态随机存取存储器(DRAM),其通过选择包括在存储器元件中的晶体管并将电荷存储在电容器中来存储数据;以及静态随机存取存储器(SRAM),其使用电路如触发器(flip-flop)保持所存储的数据。
非易失性半导体存储器件的典型例子包括闪存,其具有介于晶体管的栅电极和沟道形成区之间的浮置栅极并通过在该浮置栅极中保持电荷来存储数据。
实施方式2或实施方式3所述的晶体管可应用于上述半导体存储器件所包括的某些晶体管。
首先,参照图9A和图9B说明应用实施方式2或实施方式3所述的晶体管的易失性存储器。
存储单元(memory cell)包括位线BL、字线WL、读出放大器SAmp、晶体管Tr及电容器C(参照图9A)。
已知由于如图9B所示的晶体管Tr的关态电流使该电容器C所保持的电压随时间逐渐降低。经过一定时期之后,原先从V0充电至V1的电压降至VA,VA是读取数据1的极限。此期间称为保持期间T_1。在两级存储单元的情况下,在该保持期间T_1内必须进行刷新操作。
当采用实施方式2或实施方式3所述的晶体管作为该晶体管Tr时,该保持期间T_1可变得更长,因为该晶体管的阈电压受到控制。也就是说,刷新操作的频率会降低,由此实现功耗的减少。
当使用关态电流小的晶体管作为该晶体管Tr时,保持电压的时期可再延长,使得可进一步降低功耗。例如,当使用包括高纯度氧化物半导体膜且该关态电流小于或等于1×10-21A,优选为小于或等于1×10-24 A的晶体管形成DRAM时,数据可保持几天至几十年而不需供应电力。
如上所述,根据本发明的一个方式,可获得具有高可靠性和低功耗的易失性存储器。
接下来,参照图10A和图10B说明应用实施方式2或实施方式3所述的晶体管的非易失性存储器。
图10A是非易失性存储器的电路图。该非易失性存储器包括晶体管Tr_1、连接到该晶体管Tr_1的栅极的字线WL_1、连接到该晶体管Tr_1的源极的源极配线SL_1、晶体管Tr_2、连接到该晶体管Tr_2的源极的源极配线SL_2、连接到该晶体管Tr_2的漏极的漏极配线DL_2、电容器C、连接到该电容器C之一端的电容器配线CL以及连接到该电容器C之另一端、该晶体管Tr_1的漏极及该晶体管Tr_2的栅极的浮置栅极FG。
本实施方式所述的非易失性存储器利用该晶体管Tr_2的阈电压变化,其取决于该浮置栅极FG的电位。例如,图10B是显示流过该晶体管Tr_2的漏电流ID_2和该电容器配线CL的电压VCL之间的关系的图。
该浮置栅极FG可通过该晶体管Tr_1来控制电压。例如,将该源极配线SL_1的电位设定为VDD。在此情况下,当该字线WL_1的电位设定为高于或等于将VDD加于该晶体管Tr_1的阈电压Vth所得的电位时,该浮置栅极FG的电位可为HIGH。再者,当该字线WL_1的电位设定为低于或等于该晶体管Tr_1的阈电压Vth时,该浮置栅极FG的电位可为LOW。
因此,可得到VCL-ID_2曲线(FG=LOW)或VCL-ID_2曲线(FG=HIGH)。在FG=LOW的情况下,当VCL为0V时该漏电流ID_2是小的,所以得到数据0。在FG=HIGH的情况下,当VCL为0V时该漏电流ID_2是大的,所以得到数据1。以此方式,可以将数据存储起来。
当采用实施方式2或实施方式3所述的晶体管作为该晶体管Tr_1时,该晶体管的关态电流会降低非常多;因此,可抑制该晶体管Tr_1的源极和漏极之间的浮置栅极FG所存储的电荷的不希望的泄漏。其结果,可长时间保持数据。再者,因为根据本发明的一个方式该晶体管Tr_1的阈电压受到控制,所以会使写入所需的电压降低,并且因此功耗可低于该闪存等。
注意,实施方式2或实施方式3所述的晶体管可应用于该晶体管Tr_2。
接下来,参照图11说明没有电容器的图10A所示的非易失性存储器的结构。
图11是非易失性存储器的电路图。该非易失性存储器包括晶体管Tr_1、连接到该晶体管Tr_1的栅极的字线WL_1、连接到该晶体管Tr_1的源极的源极配线SL_1、晶体管Tr_2、连接到该晶体管Tr_2的源极的源极配线SL_2及连接到该晶体管Tr_2的漏极的漏极配线DL_2。该晶体管Tr_2的栅极连接到该晶体管Tr_1的漏极。
在使用关态电流小的晶体管作为该晶体管Tr_1的情况下,电荷可保持在该晶体管Tr_1的漏极和该晶体管Tr_2的栅极之间而不需该电容器。没有电容器的结构可降低存储器的面积,且集成度会比有电容器的结构又更高。
尽管本实施方式说明包括4或5条配线的非易失性存储器,但是该非易失性存储器的结构不限于此。例如,可使用1条配线用作该源极配线SL_1及漏极配线DL_2的结构。
如上所述,根据本发明的一个方式,可获得具有高可靠性和低功耗的半导体存储器。
本实施方式可适当地与其他实施方式结合实施。
实施方式6
在本实施方式中,将说明应用实施方式2或实施方式3的电子设备的例子。
图12A例示便携式信息终端机,其包括壳体300、按钮301、麦克风302、显示部分303、扬声器304及摄影镜头305,并具有移动电话的功能。本发明的一个方式可应用于该显示部分303及该摄影镜头305。尽管没例示,但是本发明的一个方式也可应用于主体内的算术单元、无线电路或存储器件。
图12B例示包括壳体310及显示部分311的显示器。本发明的一个方式可应用于该显示部分311。当采用本发明的一个方式时,即使是在该显示部分311尺寸加大的情况也可提供具有高显示品质的显示器。
图12C例示包括壳体320、按钮321、麦克风322及显示部分323的数字静态相机。本发明的一个方式可应用于该显示部分323。尽管没例示,但是本发明的一个方式也可应用于存储器件或图像传感器。
当采用本发明的一个方式时,能降低电子设备的成本。再者,可获得具有高显示品质的显示器件。
本实施方式可适当地与其他实施方式结合实施。
实施例1
图13A及图13B显示包括CAAC的氧化物的平面图像和截面图像,其以高角度环形暗场扫描透射电子显微镜(HAADF-STEM)获得。图14A和图14B显示非晶形氧化物的平面图像和截面图像,其利用HAADF-STEM获得。
样品1和样品2是各自通过DC溅射法形成在石英衬底上的In-Ga-Zn-O类氧化物膜。其他沉积条件如下:0.5kW的功率;0.4Pa的沉积压力;包含Ar(35sccm)和O2(15sccm)的沉积气体;以及靶和衬底之间的60mm距离。作为靶,使用In-Ga-Zn-O(In2O3:Ga2O3:ZnO =1:1:2[摩尔比])靶。注意,厚度是100nm。
在此,在样品1的情况下,衬底温度是400℃,且在样品2的情况下,衬底温度是室温。在膜形成之后没进行热处理。
从图13A的显示区域1001和区域1002的平面图像来看,原子排列成从该a-b平面、上表面或界面的方向看时具有三角形或六角形形状。再者,从图13B的截面图像,金属原子以箭头所示的方向排列。换句话说,金属原子或金属原子和氧原子以层状的方式依c-轴方向排列。其结果,发现样品1是包括CAAC的氧化物膜。
从图14A的平面图像来看,从上表面或界面的方向观察不到三角形或六角形形状的原子排列。再者,从图14B的截面图像,金属原子或金属原子和氧原子没以层状的方式排列。其结果,发现样品2不是包括CAAC的氧化物膜。
如上所述,可获得包括CAAC的氧化物膜。
实施例2
在本例子中,将说明通过X-射线衍射(XRD)方法估测包括CAAC的氧化物膜的晶态的例子。
样品3和样品4是各自通过DC溅射法形成在石英衬底上的In-Ga-Zn-O类氧化物膜。其他沉积条件如下:0.5kW的功率;0.4Pa的沉积压力;靶和衬底之间的60mm距离;以及400℃的衬底温度。作为靶,使用In-Ga-Zn-O(In2O3:Ga2O3:ZnO=1:1:2[摩尔比])靶。注意,厚度是300nm。
样品3的沉积气体是O2(40sccm),且样品4的沉积气体是N2(40sccm)。
图15和图16各自显示通过面外(out-of-plane)方法所得的XRD光谱。图15显示沉积之后(as-depo)的XRD光谱,且图16显示在N2气氛中以450℃热处理1小时之后的XRD光谱,该热处理在沉积之后进行。在此,实线1101和实线1103各自表示样品3的XRD光谱,且实线1102和实线1104各自表示样品4的XRD光谱。
从图15和图16来看,在两种条件下形成的样品各自具有对应于(009)面的位置的峰,其是指在c-轴方向存在强取向(alignment)。因此,发现样品3和样品4具有c-轴取向。特别是,样品4具有对应于(009)面的位置的高峰强度。再者,在样品3中,该对应于(009)面的峰位置漂移至较小角度一侧。
图17和图18各自显示通过面内(in-plane)方法所得的XRD光谱。图17显示沉积之后(as-depo)的XRD光谱,且图18显示在N2气氛中以450℃热处理1小时之后的XRD光谱,该热处理在沉积之后进行。在此,实线1111和实线1113各自表示样品3的XRD光谱,且实线1112和实线1114各自表示样品4的XRD光谱。
从图17和图18来看,在两种条件下形成的样品各自具有对应于(009)面的位置的峰,其是指在c-轴方向存在强取向(alignment)。此外,也发现对应于(110)面的位置的峰及对应于(119)面的位置的峰。
图19和图20各自显示在光学系统固定于通过面内方法所得的对应于该(110)面的峰位置(2θ)且该样品绕著作为轴的样品表面上的法线旋转的条件下测量的XRD光谱。在此,实线1121及实线1123各自表示样品3的XRD光谱,且实线1122及实线1124各自表示样品4的XRD光谱。
从图19和图20来看,在两种条件下形成的样品都没有峰。
根据图15、图16、图17、图18、图19及图20,发现测量样品具有CAAC的特性,其并非单晶且具有与多晶不同的性质。注意,尽管在本例子中说明In-Ga-Zn-O类氧化物膜,但是材料并没特别限于此。在In-Sn-Zn-O类氧化物膜的情况下,可获得包括CAAC的氧化物膜。
实施例3
使用包括CAAC的In-Ga-Zn-O类氧化物膜(具有35nm的厚度)在玻璃衬底(600mm×720mm)上制造晶体管,并在图21中显示其初始特性。制得的晶体管是具有图2A至图2C例示的结构的底栅晶体管,其中沟道长度L是3μm且沟道宽度W是50μm。再者,该晶体管的栅极绝缘膜的厚度是100nm。
图21显示通过该衬底的20点处的测量所得的Vg-Id曲线(其中,Vd=1V,以及Vd=10V)上的数据。实质相同的值被绘出且重迭在一起,其意味着使用包括CAAC的In-Ga-Zn-O类氧化物膜所形成的晶体管具有良好的一致性。在图21中,上侧的Vg-Id曲线显示当Vd=10V时所得的数据,而下侧的Vg-Id曲线显示当Vd=1V时所得的数据。
该晶体管测得的阈电压Vth的平均值是1.34V,且该晶体管测得的场效应迁移率平均值是10.7cm2/Vs。注意,该阈电压Vth是通过使用该Vg-Id曲线(Vd=10V)的Id的平方根所示的曲线(以下,该曲线也称为曲线)求得的值。
为了估测该晶体管的可靠性,在5英寸的衬底上新制造包括CAAC的In-Ga-Zn-O类氧化物膜(具有35nm的厚度)的多个晶体管,并进行BT试验。制得的晶体管各自为具有图2A至图2C所例示的结构的底栅晶体管,其具有6μm的沟道长度L及50μm的沟道宽度W。此外,各自晶体管的栅极绝缘膜的厚度是100nm。
该BT试验是一种加速试验并可在短时间内估测长时期使用造成的晶体管特性变化。特别是,在该BT试验前后之间的晶体管的阈电压漂移量是检测可靠性的重要指标。当该BT试验前后之间的阈电压Vth漂移量(ΔVth)小时,该晶体管具有较高可靠性。
具体地说,将上方形成该晶体管的衬底的温度(衬底温度)设定为固定温度,将该晶体管的源极和漏极设定为相同电位,并对栅极供应与该源极和漏极不同的电位一定的期间。该衬底温度可根据试验目的适当地决定。加于栅极的电位比源极和漏极的电位高的BT试验称为+BT试验,且加于栅极的电位比源极和漏极的电位低的BT试验称为-BT试验。
BT试验的应力条件可根据衬底温度、加于栅极绝缘膜的电场强度及施加电场的时期决定。加于该栅极绝缘膜的电场强度根据该栅极与该源极和漏极之间的电位差除以该栅极绝缘膜的厚度所得的值决定。例如,在加于具有100nm的厚度的栅极绝缘膜的电场强度为2MV/cm的情况下,该电位差可设定为20V。
注意,电压表示两个点的电位之间的差值,且电位表示电场的特定点处的单位电荷的静电能(电位能)。注意,一般来说,一点电位和基准电位(例如,接地电位)之间的差值仅称为电位或电压,且在许多情况下将电位和电压作为同义词使用。因此,在本说明书中,除非另行说明,否则电位可改述为电压且电压可改述为电位。
BT试验的条件如下:衬底温度为80℃;加于该栅极绝缘膜的电场强度为3MV/cm;且施加时间(也称为应力时间)为100秒、200秒、500秒、1000秒、1500秒及2000秒。在以上条件下,进行+BT试验及-BT试验。
图22A显示该+BT试验进行2000秒的结果,且图22B显示-BT试验进行2000秒的结果。
在图22A中,经过该+BT试验之后的阈电压Vth从初始特性的阈电压值向正向漂移0.63V。在图22B中,经过该-BT试验之后的阈电压Vth从初始特性的阈电压值向正向漂移0.02V。在两次BT试验中,该阈电压漂移量(ΔVth)小于或等于1V,证明使用包括CAAC的In-Ga-Zn-O类氧化物膜制造的晶体管可具有高可靠性。
在该BT试验中,重要的是使用从未进行BT试验的晶体管。例如,若通过使用已经进行过一次+BT试验的晶体管进行-BT试验,由于先前已进行的+BT试验的影响使该-BT试验的结果无法得以正确估测。再者,此结果同样适于在已经进行过一次+BT试验的晶体管上进行+BT试验的情况。注意,这并不适于故意将这些影响纳入考虑时重复进行BT试验的情况。
图23A显示在使用LED光源(具有10000 lux的白光)的光照射晶体管的同时进行+BT试验的结果,其也称为正偏压温度应力光劣化。图23B显示在使用LED光源的光照射晶体管的同时进行-BT试验的结果,其也称为负偏压温度应力光劣化。在图23A中,经过该+BT试验之后的阈电压Vth从初始特性的阈电压值向正向漂移0.27V。在图23B中,经过该-BT试验之后的阈电压Vth从初始特性的阈电压值向正向漂移0.23V。在以光照射的两种BT试验中,该阈电压漂移量(ΔVth)均小于或等于1V,证明使用包括CAAC的In-Ga-Zn-O类氧化物膜制造的晶体管可具有高可靠性。
图24显示根据多种不同应力条件的阈电压Vth漂移量(ΔVth)的时间依赖性。垂直轴以线性标度表示阈电压Vth漂移量(ΔVth),且水平轴以对数标度表示应力时间。
图25A及图25B是显示负偏压应力温度光劣化的示意图。图25A及图25B各自例示氧化物半导体和栅极绝缘膜之间的界面。如图25A所例示,当光照射晶体管时,产生空穴。该空穴被俘获或脱离陷阱。如图25B所例示,该空穴被牵引至该栅极绝缘膜并由此变成固定电荷,其造成向负向的阈电压Vth漂移。因此,没有氧空位能级对于负偏压温度应力光劣化的消除很重要。也就是说,氧空位减少能有效防止负偏压温度应力光劣化。结晶性表面比非晶性表面不容易传输氧;因此,包括含有CAAC的In-Ga-Zn-O类氧化物膜的晶体管具有高可靠性。此外,为了减少氧空位,使用通过加热释出氧的膜作为栅极绝缘膜及层间绝缘膜,且在氧气氛中进行热处理,其能有效改善可靠性。
附图标记说明
100:衬底;102:基底绝缘膜;104:栅电极;106:半导体膜;112:栅极绝缘膜;116:电极;118:层间绝缘膜;121:区域;126:区域;200:像素;210:液晶元件;220:电容器;230:晶体管;300:壳体;301:按钮;302:麦克风;303:显示部分;304:扬声器;305:摄影镜头;310:壳体;311:显示部分;320:壳体;321:按钮;322:麦克风;323:显示部分;1001:区域;1002:区域;1101:实线;1102:实线;1103:实线;1104:实线;1111:实线;1112:实线;1113:实线;1114:实线;1121:实线;1122:实线;1123:实线;1124:实线。
本申请基于2010年12月17日提交到日本专利局的日本专利申请No.2010-282135及2011年7月8日提交到日本专利局的日本专利申请No.2011-151859,通过引用将其完整内容并入在此。

Claims (16)

1.一种半导体器件,包括:
栅电极;
与所述栅电极接触的栅极绝缘膜;以及
与所述栅极绝缘膜接触的氧化物半导体膜,所述氧化物半导体膜包括氧化物材料,
其中,所述氧化物材料包含元素,
所述元素包括具有五个配体的原子和具有六个配体的原子,
所述氧化物半导体膜通过溅射法形成,
所述氧化物材料包括c-轴取向的多个晶体,
所述多个晶体的c-轴以垂直于所述氧化物半导体膜的表面的方向取向,
所述多个晶体各自包含排列成从垂直于a-b平面的方向看时具有三角形或六角形形状的原子,
并且,在所述a-b平面中,所述多个晶体的第一晶体的a-轴方向及b-轴方向之一与所述多个晶体的第二晶体的a-轴方向及b-轴方向之一不同。
2.一种半导体器件,包括:
栅电极;
与所述栅电极接触的栅极绝缘膜;以及
与所述栅极绝缘膜接触的氧化物半导体膜,所述氧化物半导体膜包括氧化物材料,
其中,所述氧化物材料包括元素,
所述元素包括具有五个配体的原子和具有六个配体的原子,
所述氧化物材料包括c-轴取向的多个晶体,
所述多个晶体的c-轴以垂直于所述氧化物半导体膜的表面的方向取向,
所述多个晶体各自包含排列成从垂直于所述氧化物半导体膜的表面或所述氧化物半导体膜及所述栅极绝缘膜之间的界面的方向看时具有三角形或六角形形状的原子,
并且,所述多个晶体的第一晶体具有所述多个晶体的第二晶体绕着c-轴旋转的结构。
3.根据权利要求1所述的半导体器件,其中所述多个晶体各自包含当从垂直于所述c-轴的方向看时以层状的方式排列的金属原子或金属原子及氧原子。
4.根据权利要求2所述的半导体器件,其中所述多个晶体各自包含当从垂直于所述c-轴的方向看时以层状的方式排列的金属原子或金属原子及氧原子。
5.根据权利要求1所述的半导体器件,其中所述多个晶体各自包含两个组成互不相同的层。
6.根据权利要求2所述的半导体器件,其中所述多个晶体各自包含两个组成互不相同的层。
7.根据权利要求1所述的半导体器件,其中所述多个晶体各自包含多个金属氧化物层,
并且所述多个金属氧化物层通过四配位的氧原子相互键合。
8.根据权利要求2所述的半导体器件,其中所述多个晶体各自包含多个金属氧化物层,
并且所述多个金属氧化物层通过四配位的氧原子相互键合。
9.根据权利要求7所述的半导体器件,其中所述多个金属氧化物层各自包含Zn、Sn和In。
10.根据权利要求8所述的半导体器件,其中所述多个金属氧化物层各自包含Zn、Sn和In。
11.根据权利要求1所述的半导体器件,其中所述氧化物材料包括高于或等于1×1020原子/cm3且低于7原子%的浓度的氮。
12.根据权利要求2所述的半导体器件,其中所述氧化物材料包括高于或等于1×1020原子/cm3且低于7原子%的浓度的氮。
13.一种半导体器件,包括:
包含氧化物材料的栅电极;以及
与所述栅电极相邻的栅极绝缘膜,
其中,所述氧化物材料包括元素,
所述元素包括具有五个配体的原子和具有六个配体的原子,
所述氧化物材料包含c-轴取向的多个晶体,
所述多个晶体的c-轴以垂直于所述栅电极的表面的方向取向,
所述多个晶体各自包含排列成从垂直于a-b平面、所述栅电极的表面或所述栅电极及所述栅极绝缘膜之间的界面的方向看时具有三角形或六角形形状的原子,
在所述a-b平面中,所述多个晶体的第一晶体的a-轴方向及b-轴方向之一与所述多个晶体的第二晶体的a-轴方向及b-轴方向之一不同,
并且,所述氧化物材料具有导电性。
14.一种半导体器件,包括:
栅电极;
与所述栅电极相邻的栅极绝缘膜;以及
包含氧化物材料并与所述栅极绝缘膜相邻的半导体层;
其中,所述氧化物材料包括元素,
所述元素包括具有五个配体的原子和具有六个配体的原子,
所述氧化物材料包含c-轴取向的多个晶体,
所述多个晶体的c-轴以垂直于所述半导体层的表面的方向取向,
所述多个晶体各自包含排列成在a-b平面中具有三角形或六角形形状的原子,
并且,在所述a-b平面中,所述多个晶体的第一晶体的a-轴方向及b-轴方向之一与所述多个晶体的第二晶体的a-轴方向及b-轴方向之一不同。
15.根据权利要求14所述的半导体器件,其中所述氧化物材料与一对导电膜接触。
16.根据权利要求15所述的半导体器件,其中所述一对导电膜用作晶体管的源电极及漏电极。
CN201180060652.9A 2010-12-17 2011-12-07 氧化物材料及半导体器件 Active CN103250256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710165341.8A CN106960866B (zh) 2010-12-17 2011-12-07 氧化物材料及半导体器件

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010-282135 2010-12-17
JP2010282135 2010-12-17
JP2011-151859 2011-07-08
JP2011151859 2011-07-08
PCT/JP2011/078837 WO2012081591A1 (en) 2010-12-17 2011-12-07 Oxide material and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710165341.8A Division CN106960866B (zh) 2010-12-17 2011-12-07 氧化物材料及半导体器件

Publications (2)

Publication Number Publication Date
CN103250256A CN103250256A (zh) 2013-08-14
CN103250256B true CN103250256B (zh) 2017-04-19

Family

ID=46233247

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710165341.8A Active CN106960866B (zh) 2010-12-17 2011-12-07 氧化物材料及半导体器件
CN201180060652.9A Active CN103250256B (zh) 2010-12-17 2011-12-07 氧化物材料及半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710165341.8A Active CN106960866B (zh) 2010-12-17 2011-12-07 氧化物材料及半导体器件

Country Status (6)

Country Link
US (6) US9368633B2 (zh)
JP (8) JP5833423B2 (zh)
KR (5) KR101895325B1 (zh)
CN (2) CN106960866B (zh)
TW (7) TWI634657B (zh)
WO (1) WO2012081591A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081591A1 (en) 2010-12-17 2012-06-21 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
EP2867387A4 (en) * 2012-06-29 2016-03-09 Semiconductor Energy Lab METHOD OF USING CATHODIC SPUTTER TARGET AND METHOD OF MANUFACTURING OXIDE FILM
KR20140011945A (ko) * 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
JP6125017B2 (ja) * 2013-08-07 2017-05-10 シャープ株式会社 X線イメージセンサー用基板
TW202339281A (zh) 2013-10-10 2023-10-01 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
WO2018070169A1 (ja) * 2016-10-11 2018-04-19 日立オートモティブシステムズ株式会社 モーター制御装置
KR102470206B1 (ko) * 2017-10-13 2022-11-23 삼성디스플레이 주식회사 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
CN108365013B (zh) * 2018-02-27 2021-03-02 武汉华星光电技术有限公司 薄膜晶体管、阵列基板、显示面板及其制备方法、终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335304A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
CN101728435A (zh) * 2008-10-31 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JPH08330103A (ja) 1995-06-01 1996-12-13 Hoya Corp 電気抵抗膜
JP3881407B2 (ja) * 1996-07-31 2007-02-14 Hoya株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
KR100466539B1 (ko) * 2002-09-09 2005-01-15 한국전자통신연구원 쇼트키 배리어 트랜지스터 제조 방법
JP2005150635A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd 薄膜トランジスタ
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
CN101032027B (zh) 2004-09-02 2010-10-13 卡西欧计算机株式会社 薄膜晶体管及其制造方法
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機elディスプレイおよびその製造方法
JP4906550B2 (ja) 2007-03-19 2012-03-28 三菱マテリアル株式会社 酸化亜鉛機能膜の製造方法及び該方法により得られる酸化亜鉛機能膜
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 In−Ga−Zn−Sn系酸化物焼結体、及び物理成膜用ターゲット
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
WO2008156312A2 (en) 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
FR2918791B1 (fr) * 2007-07-13 2009-12-04 Saint Gobain Substrat pour la croissance epitaxiale de nitrure de gallium
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4748149B2 (ja) * 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
JP5088792B2 (ja) 2008-04-02 2012-12-05 富士フイルム株式会社 Zn含有複合酸化物膜の成膜方法
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
CN102165569B (zh) 2008-08-15 2016-08-03 株式会社爱发科 场效应晶体管的制造方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010118407A (ja) 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
TWI502739B (zh) * 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010165961A (ja) 2009-01-19 2010-07-29 Videocon Global Ltd 薄膜トランジスタ、表示装置及びこれらの製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
US20100320456A1 (en) 2009-06-19 2010-12-23 Epv Solar, Inc. Method for Fabricating a Doped and/or Alloyed Semiconductor
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011055620A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2012081591A1 (en) 2010-12-17 2012-06-21 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335304A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
CN101728435A (zh) * 2008-10-31 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20200243686A1 (en) 2020-07-30
KR101895325B1 (ko) 2018-09-05
US20120153364A1 (en) 2012-06-21
US20190013407A1 (en) 2019-01-10
TWI634657B (zh) 2018-09-01
KR20200131356A (ko) 2020-11-23
TWI574400B (zh) 2017-03-11
WO2012081591A1 (en) 2012-06-21
KR102424181B1 (ko) 2022-07-21
JP7228620B2 (ja) 2023-02-24
US11217702B2 (en) 2022-01-04
JP6877490B2 (ja) 2021-05-26
US20160284861A1 (en) 2016-09-29
KR102368949B1 (ko) 2022-02-28
TW202322199A (zh) 2023-06-01
CN106960866B (zh) 2021-03-12
CN106960866A (zh) 2017-07-18
US20220165883A1 (en) 2022-05-26
US11688810B2 (en) 2023-06-27
TW201941423A (zh) 2019-10-16
TW201906154A (zh) 2019-02-01
JP2021132213A (ja) 2021-09-09
JP2019179933A (ja) 2019-10-17
JP2023053237A (ja) 2023-04-12
US20230335647A1 (en) 2023-10-19
TWI595647B (zh) 2017-08-11
TW202109876A (zh) 2021-03-01
KR20190085189A (ko) 2019-07-17
KR20220029766A (ko) 2022-03-08
JP2017157854A (ja) 2017-09-07
JP2013035740A (ja) 2013-02-21
TW201240079A (en) 2012-10-01
US9368633B2 (en) 2016-06-14
KR102001577B1 (ko) 2019-07-18
TW201639147A (zh) 2016-11-01
JP2023001202A (ja) 2023-01-04
KR102181898B1 (ko) 2020-11-23
TW201735351A (zh) 2017-10-01
JP5833423B2 (ja) 2015-12-16
KR20180098706A (ko) 2018-09-04
KR20130129403A (ko) 2013-11-28
US11049977B2 (en) 2021-06-29
US10079309B2 (en) 2018-09-18
JP2016028451A (ja) 2016-02-25
CN103250256A (zh) 2013-08-14
JP7478863B2 (ja) 2024-05-07
JP2019054287A (ja) 2019-04-04
JP6676742B2 (ja) 2020-04-08

Similar Documents

Publication Publication Date Title
CN103250256B (zh) 氧化物材料及半导体器件
JP2020141143A (ja) 半導体装置
JP6440793B2 (ja) 半導体装置
CN102683386A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant