JP2022167161A - Ｘ線撮像パネル及びその製造方法 - Google Patents

Ｘ線撮像パネル及びその製造方法 Download PDF

Info

Publication number
JP2022167161A
JP2022167161A JP2021072763A JP2021072763A JP2022167161A JP 2022167161 A JP2022167161 A JP 2022167161A JP 2021072763 A JP2021072763 A JP 2021072763A JP 2021072763 A JP2021072763 A JP 2021072763A JP 2022167161 A JP2022167161 A JP 2022167161A
Authority
JP
Japan
Prior art keywords
film
active matrix
matrix substrate
wiring
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021072763A
Other languages
English (en)
Inventor
淳 中澤
Atsushi Nakazawa
力也 瀧田
Rikiya Takita
文樹 中野
Fumiki Nakano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to JP2021072763A priority Critical patent/JP2022167161A/ja
Priority to US17/718,711 priority patent/US11714203B2/en
Publication of JP2022167161A publication Critical patent/JP2022167161A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/241—Electrode arrangements, e.g. continuous or parallel strips or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/248—Silicon photomultipliers [SiPM], e.g. an avalanche photodiode [APD] array on a common Si substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Molecular Biology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Radiation (AREA)

Abstract

【課題】アクティブマトリクス基板が製造される際における異常放電の発生によるアクティブマトリクス基板上の配線や素子の損傷を防止することが可能なＸ線撮像パネル及びその製造方法を提供する。【解決手段】Ｘ線撮像パネル１０のアクティブマトリクス基板１は、光電変換素子を覆う第１平坦化膜１０６と、第１平坦化膜１０６の上層に形成され光電変換素子に接続されるバイアス配線を含む。第１平坦化膜１０６は、アクティブマトリクス基板１上において、画素領域よりも外方向の部分Ｒ２まで設けられている。アクティブマトリクス基板１は、外方向の部分Ｒ２において、バイアス配線と同一の層に形成された第１導電部２１と、第１導電部２１よりも下層に、第１導電部２１に接続されたシールド配線２３と、をさらに含む。【選択図】図４

Description

本開示は、Ｘ線撮像パネル及びその製造方法に関する。
従来、アクティブマトリクス基板上に形成された平坦化膜が画素領域及び画素領域よりも外方向の部分に形成されたＸ線撮像パネル及びその製造方法が知られている。このようなＸ線撮像パネル及びその製造方法は、例えば、特許文献１に開示されている。
上記特許文献１のＸ線撮像パネルでは、各画素において、光電変換素子と、光電変換素子を覆い有機系樹脂膜で構成された第１の平坦化膜と、第１の平坦化膜を覆う第１の無機絶縁膜と、が設けられている。また、各画素において、第１の平坦化膜と第１の無機絶縁膜との間にバイアス配線が形成されている。また、第１の平坦化膜及び第１の無機絶縁膜は、画素領域からアクティブマトリクス基板上の画素領域よりも外方向の部分に亘って形成されている。そして、外方向の部分において、第１の平坦化膜は、第１の無機絶縁膜に覆われている。また、第１の平坦化膜の外方向の端部は、アクティブマトリクス基板上において、アクティブマトリクス基板が分断される位置よりも内方向の部分に設けられている。
特開２０１９－１３４００９号公報
上記特許文献１のＸ線撮像パネルでは、アクティブマトリクス基板が分断される位置には、第１の平坦化膜が形成されないので、当該分断される位置におけるアクティブマトリクス基板の厚みが小さくなり、分断がし易くなる。この結果、アクティブマトリクス基板の歩留まりが向上する。しかしながら、上記特許文献１のＸ線撮像パネルでは、第１の平坦化膜の外方向の端部には、段差が生じてしまう。このため、バイアス配線が形成される際（フォトリソグラフィを含む工程の際）に、露光のための光が段差の底の部分まで届きにくく、レジストが段差の一部に残存してしまう場合がある。この場合、ドライエッチング時に、意図せずに残存したレジストに起因して、段差に少量の金属が残ることや意図しないタイミングで金属が除去されることによって、意図しない放電（以下、「異常放電」という）が発生する。この異常放電がバイアス配線や画素に設けられている光電変換素子に伝達してしまい、バイアス配線等の配線や光電変換素子（画素に設けられている素子）が損傷してしまうという問題点がある。
そこで、本開示は、上記のような課題を解決するためになされたものであり、アクティブマトリクス基板が製造される際における異常放電の発生によるアクティブマトリクス基板上の配線や素子の損傷を防止することが可能なＸ線撮像パネル及びその製造方法を提供することを目的とする。
上記課題を解決するために、本開示の第１の態様に係るＸ線撮像パネルは、複数の画素を含む画素領域を有するアクティブマトリクス基板と、照射されるＸ線をシンチレーション光に変換するシンチレータと、を備え、前記複数の画素のそれぞれには、光電変換素子が設けられており、前記アクティブマトリクス基板は、前記光電変換素子を覆い、有機系樹脂膜で構成された第１平坦化膜であって、第１コンタクトホールが形成された第１平坦化膜と、前記第１平坦化膜の上層、及び前記第１コンタクトホール内に形成された第１配線であって、前記第１コンタクトホール内において前記光電変換素子に接続される第１配線と、をさらに含み、前記第１平坦化膜は、前記アクティブマトリクス基板上において、前記画素領域よりも外方向の部分まで設けられており、前記アクティブマトリクス基板は、前記外方向の部分において、前記第１配線と同一の層に形成された第１導電部と、前記第１導電部よりも下層に、前記第１導電部に接続された第２配線と、をさらに含む。
本開示の第２の態様に係るＸ線撮像パネルの製造方法は、複数の画素を含む画素領域を有するアクティブマトリクス基板と、照射されるＸ線をシンチレーション光に変換するシンチレータと、を備えた、Ｘ線撮像パネルの製造方法であって、前記画素領域に、複数の光電変換素子を形成する工程と、前記複数の光電変換素子を覆うとともに、前記画素領域から前記画素領域よりも外方向の部分に亘って、有機系樹脂膜により第１平坦化膜を形成する工程と、前記第１平坦化膜に、第１コンタクトホールを形成する工程と、前記画素領域において、前記第１平坦化膜の上層及び前記第１コンタクトホール内に第１配線を形成するとともに、前記外方向の部分において、前記第１配線と同一の層に第１導電部を形成する工程と、を備え、前記第１配線及び前記第１導電部を形成する工程は、フォトリソグラフィにおけるドライエッチング工程を含み、前記第１導電部よりも下層に第２配線を形成する工程をさらに備える。
上記構成のＸ線撮像パネル及びＸ線撮像パネルの製造方法では、アクティブマトリクス基板が製造される際における異常放電の発生によるアクティブマトリクス基板上の配線や素子の損傷を防止することができる。
図１は、第１実施形態に係るＸ線撮像装置の構成を示す模式図である。 図２は、アクティブマトリクス基板の平面模式図である。 図３は、画素領域におけるアクティブマトリクス基板の断面図である。 図４は、画素領域よりも分断面近傍の部分（外方向の部分）におけるアクティブマトリクス基板の断面図である。 図５は、画素領域と端子領域との境界部分（外方向の部分）におけるアクティブマトリクス基板の断面図である。 図６は、第１実施形態によるＸ線撮像パネルの製造工程を示すフロー図である。 図７は、第２導電部を形成する工程を説明するための図である。 図８は、第２実施形態に係るＸ線撮像装置の構成を示す図である。 図９は、第２実施形態によるＸ線撮像パネルの製造工程を示すフロー図である。
以下、図面を参照し、本開示の実施形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
［第１実施形態］
図１は、第１実施形態におけるＸ線撮像パネル１０を含むＸ線撮像装置１００を示す模式図である。Ｘ線撮像装置１００は、アクティブマトリクス基板１及びシンチレータ２を有するＸ線撮像パネル１０と、制御部３と、Ｘ線源４とを備える。制御部３は、ゲート制御部３ａと信号読出部３ｂとを含む。制御部３は、Ｘ線撮像装置１００の各制御処理を行うプロセッサを含む。
Ｘ線源４は、被写体Ｓに対しＸ線を照射する。被写体Ｓを透過したＸ線は、アクティブマトリクス基板１の上部に配置されたシンチレータ２において蛍光（以下、シンチレーション光）に変換される。アクティブマトリクス基板１は、シンチレーション光を電気信号に変換する。そして、Ｘ線撮像装置１００は、シンチレーション光をアクティブマトリクス基板１において撮像して、Ｘ線画像を制御部３により取得する。なお、「上」、「上方」及び「上部」とは、アクティブマトリクス基板１から見てシンチレータ２側（光が入射してくる側）の方向を意味するものとし、「下」、「下方」及び「下部」とは、アクティブマトリクス基板１のシンチレータ２とは反対側を意味するものとする。
図２は、アクティブマトリクス基板１の概略構成を示す平面模式図である。アクティブマトリクス基板１は、複数のゲート配線１１と、複数のデータ配線１２と、バイアス配線１３と、を含む。また、複数のゲート配線１１と複数のデータ配線１２とは、格子状に形成されている。アクティブマトリクス基板１上では、複数のゲート配線１１と複数のデータ配線１２とにより区画される複数の画素１４が設けられている。アクティブマトリクス基板１上の複数の画素１４が形成されている領域を「画素領域Ｒ１」とする。
また、アクティブマトリクス基板１の各画素１４において、薄膜トランジスタ１５とフォトダイオード１６とが設けられている。図３は、画素領域Ｒ１におけるアクティブマトリクス基板１の断面図である。図３に示すように、フォトダイオード１６は、被写体Ｓ（図１参照）を透過したＸ線を変換したシンチレーション光がその光量に応じた電荷（電気信号）に変換する光電変換層１７を含む。フォトダイオード１６は、コンタクトホールＣＨ１に形成されたバイアス配線１３に接続されている。
そして、制御部３（図１参照）により、バイアス配線１３に電圧が印加される。また、ゲート制御部３ａにより、ゲート配線１１に接続された薄膜トランジスタ１５が順次オン状態となる。薄膜トランジスタ１５がオン状態になると、フォトダイオード１６において変換された電荷に応じた信号がデータ配線１２を介して信号読出部３ｂに出力される。
（アクティブマトリクス基板の詳細構成）
〈画素領域の構成〉
図３を参照して、画素領域Ｒ１におけるアクティブマトリクス基板１の構成について説明する。図３に示すように、アクティブマトリクス基板１の薄膜トランジスタ１５は、ゲート配線１１に接続されるゲート電極１５ａと、半導体活性層１５ｂと、データ配線１２に接続されるソース電極１５ｃと、フォトダイオード１６に接続されるドレイン電極１５ｄとを有する。また、フォトダイオード１６は、光電変換層１７に加えて、接続電極１６ａと、カソード１６ｂと、アノード１６ｃと、を含む。光電変換層１７は、カソード１６ｂとアノード１６ｃとの間に設けられている。そして、ドレイン電極１５ｄとカソード１６ｂとは、コンタクトホールＣＨ２内に設けられた接続電極１６ａを介して接続されている。
データ配線１２の一部は、コンタクトホールＣＨ５内に形成され、コンタクトホールＣＨ５を介してデータ接続電極１２ｃに接続されている。データ配線１２は、データ下部電極１２ａと、データ下部電極１２ａを覆うデータ上部電極１２ｂとを含む。バイアス配線１３は、少なくとも一部がコンタクトホールＣＨ１内に形成されたバイアス下部電極１３ａと、バイアス下部電極１３ａの上に形成されたバイアス上部電極１３ｂとを含む。バイアス配線１３は、コンタクトホールＣＨ１内において、フォトダイオード１６のアノード１６ｃに接続されている。なお、図３には図示されていないものの、ソース電極１５ｃは、データ接続電極１２ｃを介して、データ配線１２に接続されている。
また、図３に示すように、ゲート電極１５ａは、基板１０１上に形成されている。基板１０１は、例えば、絶縁性を有するガラス基板である。ゲート電極１５ａは、例えば、タングステン（Ｗ）及び窒化タンタル（ＴａＮ）を材料として含む積層膜として構成されている。ゲート電極１５ａを覆うように、ゲート絶縁膜１０２が設けられている。ゲート絶縁膜１０２は、例えば、上層に酸化ケイ素（ＳｉＯ２）からなる絶縁膜と、下層に窒化ケイ素（ＳｉＮｘ）からなる絶縁膜とが積層されて構成されている。
半導体活性層１５ｂと、半導体活性層１５ｂに接続されたソース電極１５ｃ及びドレイン電極１５ｄとは、ゲート絶縁膜１０２を介してゲート電極１５ａの上に形成されている。半導体活性層１５ｂは、酸化物半導体からなる。酸化物半導体は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体である。この構成によれば、アモルファスシリコン（ａ－Ｓｉ）と比べ、薄膜トランジスタ１５のオフリーク電流を低減することができる。薄膜トランジスタ１５のオフリーク電流が小さいと、高感度なセンサーパネルが得られ、低被ばくのアクティブマトリクス基板１を得ることができる。なお、半導体活性層１５ｂは、これに限られず、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）、酸化カドミウム（ＣｄＯ）、ＩｎＳｎＺｎＯ（Ｉｎ（インジウム）、Ｓｎ（スズ）、Ｚｎ（亜鉛）を含む）もの、Ｉｎ（インジウム）－Ａｌ（アルミニウム）－Ｚｎ（亜鉛）－Ｏ（酸素）系のアモルファス酸化物半導体等を用いてもよい。また、酸化物半導体としては、「非晶質」、「結晶質（多結晶、微結晶、ｃ軸配向を含む）」の材料も適用可能である。
ソース電極１５ｃ及びドレイン電極１５ｄは、ゲート絶縁膜１０２の上において半導体活性層１５ｂの一部と接するように配置されている。また、ソース電極１５ｃ及びドレイン電極１５ｄは、同一層上に形成されている。ソース電極１５ｃ及びドレイン電極１５ｄは、例えば、アルミニウム（Ａｌ）からなる金属膜を、チタン（Ｔｉ）からなる２つの金属膜が挟むように積層された３層構造を有する。
図３に示すように、ゲート絶縁膜１０２の上において、ソース電極１５ｃ及びドレイン電極１５ｄを覆うように保護膜１０３が設けられている。また、保護膜１０３は、ドレイン電極１５ｄの上に、コンタクトホールＣＨ２が設けられている。保護膜１０３は、例えば、酸化ケイ素（ＳｉＯ２）により構成されている。
保護膜１０３の上に、第２平坦化膜１０４が設けられている。すなわち、第２平坦化膜１０４は、薄膜トランジスタ１５よりも上層に形成されている。これにより、第２平坦化膜１０４は、薄膜トランジスタ１５の少なくとも一部を覆い、薄膜トランジスタ１５の上部を平坦化する。また、第２平坦化膜１０４は、ドレイン電極１５ｄの上にコンタクトホールＣＨ２が設けられている。第２平坦化膜１０４は、樹脂材料（有機材料）を含む有機絶縁膜により構成されている。
接続電極１６ａは、第２平坦化膜１０４の上に形成されている。接続電極１６ａは、コンタクトホールＣＨ２内に形成され、ドレイン電極１５ｄとカソード１６ｂとを接続している。接続電極１６ａ、例えば、チタン（Ｔｉ）からなる２つの金属膜がアルミニウム（Ａｌ）からなる金属膜を挟むように積層された３層構造を有する。ここで、接続電極１６ａにアルミニウムが含まれることにより、アルミニウムは比較的電気抵抗値が小さいので、接続電極１６ａの電気抵抗値が比較的低くなる。なお、データ接続電極１２ｃは、第２平坦化膜１０４の上に接続電極１６ａと同層に形成されている。
接続電極１６ａ及びデータ接続電極１２ｃの上方及び、コンタクトホールＣＨ２内に、第１無機絶縁膜１０５ａが形成されている。第１無機絶縁膜１０５ａには、データ接続電極１２ｃの上にコンタクトホールＣＨ５が設けられており、コンタクトホールＣＨ５内には、データ下部電極１２ａの一部が設けられる。また、第１無機絶縁膜１０５ａは、例えば、窒化ケイ素（ＳｉＮｘ）または二酸化ケイ素（ＳｉＯ２）により構成されている。
フォトダイオード１６のカソード１６ｂは、接続電極１６ａよりも上において、コンタクトホールＣＨ２及び第１無機絶縁膜１０５ａの一部を覆うように形成されている。また、カソード１６ｂと接続電極１６ａとは、接触している。カソード１６ｂは、例えば、チタン（Ｔｉ）により形成されている。
光電変換層１７は、カソード１６ｂの上に形成されている。光電変換層１７は、ｎ型非晶質半導体層１７１、真性非晶質半導体層１７２、ｐ型非晶質半導体層１７３が順に積層されて構成されている。ｎ型非晶質半導体層１７１は、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンからなる。真性非晶質半導体層１７２は、真性のアモルファスシリコンからなる。真性非晶質半導体層１７２は、ｎ型非晶質半導体層１７１に接して形成されている。ｐ型非晶質半導体層１７３は、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンからなる。ｐ型非晶質半導体層１７３は、真性非晶質半導体層１７２に接して形成されている。アノード１６ｃは、光電変換層１７の上に形成されている。アノード１６ｃは、例えば、ＩＴＯ（Indium Tin Oxide）で構成されている。そして、アノード１６ｃを覆うように、アノード保護膜１４ｄが形成されている。アノード保護膜１４ｄには、バイアス配線１３の一部が設けられるコンタクトホールＣＨ１が形成されている。アノード保護膜１４ｄは、無機絶縁膜として構成されており、窒化ケイ素（ＳｉＮｘ）または、二酸化ケイ素（ＳｉＯ２）により構成されている。
第２無機絶縁膜１０５ｂは、フォトダイオード１６及び第１無機絶縁膜１０５ａの少なくとも一部を覆うように形成されている。また、第２無機絶縁膜１０５ｂは、フォトダイオード１６の上面の一部とフォトダイオード１６の側面とを覆う。また、第２無機絶縁膜１０５ｂには、コンタクトホールＣＨ１及びＣＨ５が形成されている。第２無機絶縁膜１０５ｂは、例えば、無機絶縁膜として構成されており、窒化ケイ素（ＳｉＮｘ）により構成されている。
第１平坦化膜１０６は、フォトダイオード１６よりも上層に形成され、第２無機絶縁膜１０５ｂを覆うように形成されている。また、第１平坦化膜１０６は、フォトダイオード１６を覆い、フォトダイオード１６により形成される段差部分を平坦化する。第１平坦化膜１０６は、例えば、第２平坦化膜１０４と同様の材料（有機絶縁膜）からなる。また、第１平坦化膜１０６には、コンタクトホールＣＨ１及びＣＨ５が形成されている。
第１平坦化膜１０６の上において、コンタクトホールＣＨ５内では、データ下部電極１２ａとデータ上部電極１２ｂとが積層されている。また、第１平坦化膜１０６の上において、コンタクトホールＣＨ１内では、バイアス下部電極１３ａとバイアス上部電極１３ｂとが積層されている。そして、コンタクトホールＣＨ５内において、データ配線１２とデータ接続電極１２ｃとが接続される。また、コンタクトホールＣＨ１内において、バイアス配線１３とフォトダイオード１６とが接続される。データ下部電極１２ａ及びバイアス下部電極１３ａは、例えば、チタン（Ｔｉ）からなる２つの金属膜がアルミニウム（Ａｌ）からなる金属膜を挟むように積層された３層構造を有する。データ上部電極１２ｂ及びバイアス上部電極１３ｂは、例えば、ＩＴＯから構成される。
第３無機絶縁膜１０７は、第１平坦化膜１０６の上において、データ配線１２及びバイアス配線１３を覆うように形成されている。また、第３無機絶縁膜１０７は、パッシベーション膜（保護膜）である。第３無機絶縁膜１０７は、無機絶縁膜として構成されており、窒化ケイ素（ＳｉＮｘ）または二酸化ケイ素（ＳｉＯ２）により構成されている。
第３平坦化膜１０８は、第３無機絶縁膜１０７を覆うように形成されている。第３平坦化膜１０８は、データ配線１２及びバイアス配線１３よりも上方の部分を平坦化する。また、第３平坦化膜１０８は、例えば、第２平坦化膜１０４と同様の材料（有機絶縁膜）からなる。
〈分断面近傍の部分の構成〉
図４は、アクティブマトリクス基板１の分断面１ａの近傍の部分（分断面近傍の部分Ｒ２）の断面図であり、図２の１０００－１０００線に沿った断面図である。分断面１ａとは、アクティブマトリクス基板１が製造される際に、隣接するアクティブマトリクス基板と分断される面である。図３及び図４に示すように、第１実施形態では、第１平坦化膜１０６、第２平坦化膜１０４及び第３平坦化膜１０８は、アクティブマトリクス基板１上において、画素領域Ｒ１から画素領域Ｒ１よりも分断面１ａ側の外方向の部分である分断面近傍の部分Ｒ２まで設けられている。第１平坦化膜１０６の分断面１ａ側の端部１０６ａは、分断面１ａよりも内方向の部分に位置する。この構成によれば、分断面１ａには、第１平坦化膜１０６、第２平坦化膜１０４、及び第３平坦化膜１０８が配置されないので、分断面１ａの厚みを小さくすることができる。この結果、アクティブマトリクス基板１を分断する工程において、アクティブマトリクス基板１を分断し易くなり、アクティブマトリクス基板１の歩留まりを向上させることが可能となる。
また、第２平坦化膜１０４の分断面１ａ側の端部１０４ａは、分断面１ａよりも内方向の部分に位置する。第３平坦化膜１０８の分断面１ａ側の端部１０８ａは、分断面１ａよりも内方向の部分に位置する。図４に示すように、端部１０４ａ、１０６ａ、及び１０８ａは、Ｙ方向に順に位置する。
ここで、第１実施形態では、図４に示すように、アクティブマトリクス基板１上の分断面近傍の部分Ｒ２には、第１導電部２１と、第２導電部２２と、シールド配線２３とが設けられている。第１導電部２１は、バイアス配線１３と同一の層に形成されている。具体的には、第１導電部２１は、バイアス下部電極１３ａと同一の層に形成された第１下部導電部２１ａと、バイアス上部電極１３ｂと同一の層に形成された第１上部導電部２１ｂと、を含む。第１下部導電部２１ａは、バイアス下部電極１３ａと同一の材料により構成されている。第１上部導電部２１ｂは、バイアス上部電極１３ｂと同一の材料により構成されている。第２導電部２２は、接続電極１６ａと同一の層に形成されており、同一の材料により構成されている。すなわち、第２導電部２２は、第１導電部２１よりも下層に形成されている。
シールド配線２３は、薄膜トランジスタ１５と同一の層に形成されている。これにより、シールド配線２３を形成するために、新たな工程を設ける場合に比べて、Ｘ線撮像パネル１０の製造工程数を削減することができる。また、シールド配線２３は、第１導電部２１及び第２導電部２２の下層に形成されている。詳細には、シールド配線２３は、ゲート電極１５ａと同一の層に形成されたシールド下部配線２３ａと、ソース電極１５ｃと同一の層に形成されたシールド上部配線２３ｂと、を含む。シールド下部配線２３ａは、ゲート電極１５ａと同一の材料により構成されている。シールド上部配線２３ｂは、ソース電極１５ｃと同一の材料により構成されている。また、ゲート絶縁膜１０２には、分断面近傍の部分Ｒ２において、コンタクトホールＣＨ６が形成されている。シールド上部配線２３ｂの一部は、コンタクトホールＣＨ６内に形成されている。そして、シールド上部配線２３ｂとシールド下部配線２３ａとは、コンタクトホールＣＨ６において接続されている。
図４に示すように、シールド配線２３は、第１導電部２１及び第２導電部２２に電気的に接続されている。具体的には、第１無機絶縁膜１０５ａ及び第２無機絶縁膜１０５ｂには、分断面近傍の部分Ｒ２において、コンタクトホールＣＨ３が形成されている。また、保護膜１０３には、分断面近傍の部分Ｒ２において、コンタクトホールＣＨ４が形成されている。そして、第１導電部２１は、第１平坦化膜１０６の端部１０６ａから第２無機絶縁膜１０５ｂの上面及びコンタクトホールＣＨ３内に亘って形成されている。具体的には、第１導電部２１は、第１平坦化膜１０６の端部１０６ａに形成された部分１２１ａと、第２無機絶縁膜１０５ｂの上面及びコンタクトホールＣＨ３内に亘って形成されている部分１２１ｂとを含む。また、第２導電部２２は、第２平坦化膜１０４の端部１０４ａから保護膜１０３の上面及びコンタクトホールＣＨ４内に亘って形成されている。具体的には、第２導電部２２は、第２平坦化膜１０４の端部１０４ａに形成された部分１２２ａと、保護膜１０３の上面及びコンタクトホールＣＨ４内に亘って形成されている部分１２２ｂとを含む。そして、第１導電部２１は、コンタクトホールＣＨ３内で、第２導電部２２に接続している。第２導電部２２は、コンタクトホールＣＨ４内で、シールド配線２３に接続している。
上記の構成によれば、アクティブマトリクス基板１上の分断面近傍の部分Ｒ２において、第１平坦化膜１０６及び第２平坦化膜１０４に段差が形成された場合でも、当該分断面近傍の部分Ｒ２に第１導電部２１及び第２導電部２２が形成されるので、後述するドライエッチング工程の際に、段差に少量の金属が残ることや意図しないタイミングで金属が除去されることを防止することができる。この結果、異常放電の発生を抑制することができる。さらに、第１導電部２１及び第２導電部２２がシールド配線２３に接続されているので、第１導電部２１の電気容量よりも第１導電部２１、第２導電部２２及びシールド配線２３の合成された電気容量を大きくすることができる。これにより、第１導電部２１、第２導電部２２及びシールド配線２３の電位が急激に変動するのを防止することができるので、異常放電が発生をより一層防止することができる。これらの結果、異常放電の発生を抑制して、アクティブマトリクス基板１上のバイアス配線１３やフォトダイオード１６が損傷するのを防止することができる。そして、第２導電部２２により、第２平坦化膜１０４がアクティブマトリクス基板１に設けられている場合でも、異常放電の発生を抑制して、アクティブマトリクス基板１上の接続電極１６ａや薄膜トランジスタ１５が損傷するのを防止することができる。
また、図２に示すように、シールド配線２３は、基準の電位を有するグラウンド（ＧＮＤ）に接続されている。基準の電位は、例えば、接地電位である。この構成によれば、Ｘ線撮像パネル１０の動作時に、第１導電部２１、第２導電部２２及びシールド配線２３の電位がフローティングの状態にならないので、第１導電部２１、第２導電部２２及びシールド配線２３の電位がＸ線撮像パネル１０の性能に影響を与えるのを防止することができる。
〈画素領域と端子領域との間の部分の構成〉
図２に示すように、アクティブマトリクス基板１上において、画素領域Ｒ１よりもゲート配線１１が延びる方向（Ｘ方向）に、各ゲート配線１１に接続されたゲート端子３１が設けられている。また、アクティブマトリクス基板１上において、画素領域Ｒ１よりもデータ配線１２が延びる方向に、各データ配線１２に接続されたデータ端子３２が設けられている。また、アクティブマトリクス基板１上には、データ端子３２に隣り合って配置され、バイアス配線１３に接続されたバイアス端子３３が設けられている。アクティブマトリクス基板１上において、複数のゲート端子３１、複数のデータ端子３２、及びバイアス端子３３が配置されている領域を端子領域Ｒ３とする。
また、端子領域Ｒ３には、ＥＳＤ（Electro-Static Discharge:静電気）保護素子３１ａ、３２ａ、及び３３ａが設けられている。ＥＳＤ保護素子３１ａは、複数のゲート配線１１に接続され、複数のゲート配線１１間で、静電気を拡散させるように構成されている。また、ＥＳＤ保護素子３１ｂは、データ配線１２及びグラウンド（ＧＮＤ）に接続され、データ配線１２に侵入した静電気をグラウンドに拡散させるように構成されている。また、ＥＳＤ保護素子３１ｃは、バイアス配線１３及びグラウンド（ＧＮＤ）に接続され、バイアス配線１３に侵入した静電気をグラウンドに拡散させるように構成されている。
図５は、画素領域Ｒ１と端子領域Ｒ３との境界部分Ｒ４のアクティブマトリクス基板１の断面図であり、図２の１１００－１１００線に沿った断面図である。図５に示すように、画素領域Ｒ１から端子領域Ｒ３へ向かう方向（外方向）において、画素領域Ｒ１と端子領域Ｒ３との境界部分Ｒ４には、第１平坦化膜１０６、第２平坦化膜１０４、及び第３平坦化膜１０８が配置されない溝部分が形成されている。なお、境界部分Ｒ４は、画素領域Ｒ１に対する「外方向の部分」の１つである。この構成によれば、ゲート端子３１、データ端子３２、バイアス端子３３、ＥＳＤ保護素子３１ａ、３２ａ、及び３３ａから端子領域Ｒ３に侵入した水分が、第１平坦化膜１０６、第２平坦化膜１０４、又は第３平坦化膜１０８を伝って、画素領域Ｒ１に侵入するのを防止することができる。
そして、境界部分Ｒ４において、対向する２つの第１平坦化膜１０６の端部１０６ｂ及び１０６ｃには、それぞれ、第１導電部２１が設けられている。また、境界部分Ｒ４において、対向する２つの第２平坦化膜１０４の端部１０４ｂ及び１０４ｃには、それぞれ、第２導電部２２が設けられている。また、境界部分Ｒ４の近傍に設けられている第１導電部２１及び第２導電部２２は、シールド配線２３に接続されている。これにより、アクティブマトリクス基板１の分断面１ａの近傍（分断面近傍の部分Ｒ２）のみならず、第１平坦化膜１０６の段差及び第２平坦化膜１０４の段差が形成される境界部分Ｒ４においても、Ｘ線撮像パネル１０を製造する際に、異常放電が生じるのを防止することができる。
（Ｘ線撮像パネルの製造方法）
次に、図６を参照して、第１実施形態によるＸ線撮像パネル１０（アクティブマトリクス基板１）の製造方法について説明する。図６は、Ｘ線撮像パネル１０の製造工程を説明するためのフロー図である。
図６に示すように、ステップＳ１において、画素領域Ｒ１では、基板１０１上にゲート電極１５ａ（図３参照）が成膜され、パターニングされる。また、このステップＳ１において、分断面近傍の部分Ｒ２及び境界部分Ｒ４では、基板１０１上にシールド下部配線２３ａ（図４参照）が成膜され、パターニングされる。すなわち、シールド下部配線２３ａは、ゲート電極１５ａと同一の層に形成される。また、図示しないがゲート配線１１は、ゲート電極１５ａが成膜される際に、ゲート電極１５ａと一体的に形成される。
ステップＳ２において、ゲート電極１５ａ及びシールド下部配線２３ａを覆うように、ゲート絶縁膜１０２が成膜され、パターニングされる。そして、このステップＳ２において、分断面近傍の部分Ｒ２及び境界部分Ｒ４では、ゲート絶縁膜１０２にコンタクトホールＣＨ６（図４参照）が形成される。そして、ステップＳ３において、画素領域Ｒ１では、ゲート絶縁膜１０２の上に、半導体活性層１５ｂ（図３参照）が成膜され、パターニングされる。
ステップＳ４において、画素領域Ｒ１では、ゲート絶縁膜１０２の上に、ソース電極１５ｃ及びドレイン電極１５ｄが成膜され、パターニングされる。これにより、薄膜トランジスタ１５が形成される。また、このステップＳ４において、分断面近傍の部分Ｒ２及び境界部分Ｒ４では、ゲート絶縁膜１０２の上及びコンタクトホールＣＨ６内にシールド上部配線２３ｂが形成される。すなわち、ソース電極１５ｃ、ドレイン電極１５ｄ、及びシールド上部配線２３ｂは、同一の層に形成される。
ステップＳ５において、画素領域Ｒ１では、ゲート絶縁膜１０２の上において、ソース電極１５ｃ及びドレイン電極１５ｄを覆うように保護膜１０３が成膜され、パターニングされる。このステップＳ５において、分断面近傍の部分Ｒ２及び境界部分Ｒ４では、保護膜１０３にコンタクトホールＣＨ４（図４参照）が形成される。ステップＳ６において、保護膜１０３の上に、第２平坦化膜１０４が成膜される。ここで、第２平坦化膜１０４は、画素領域Ｒ１から分断面近傍の部分Ｒ２（図４参照）及び境界部分Ｒ４（図５参照）に亘って形成されている。このステップＳ６において、画素領域Ｒ１では、第２平坦化膜１０４にコンタクトホールＣＨ２（図３参照）が形成される。
ステップＳ７において、画素領域Ｒ１では、第２平坦化膜１０４上及びコンタクトホールＣＨ２内に接続電極１６ａが成膜され、パターニングされる。これにより、接続電極１６ａとドレイン電極１５ｄとが接続される。また、このステップＳ７において、分断面近傍の部分Ｒ２及び境界部分Ｒ４では、第２平坦化膜１０４の端部１０４ａから保護膜１０３の上及びコンタクトホールＣＨ４内に亘って、第２導電部２２が成膜され、フォトリソグラフィによりパターニングされる。
図７は、第２導電部２２の形成を説明するための図である。接続電極１６ａ及び第２導電部２２となる膜が、第２平坦化膜１０４、保護膜１０３、コンタクトホールＣＨ２内、及びコンタクトホールＣＨ４内に形成される。そして、接続電極１６ａ及び第２導電部２２となる膜を覆うようにレジスト１１０が塗布される。そして、マスクを介して、接続電極１６ａ及び第２導電部２２となる部分以外の部分を露光して、レジスト１１０の一部を除去する。そして、図７に示すように、ドライエッチングにより、レジスト１１０が存在していない部分の膜が除去される。例えば、ドライエッチングとして異方性エッチングを用いることができる。その後、レジスト１１０が除去されることにより、画素領域Ｒ１には接続電極１６ａが、分断面近傍の部分Ｒ２及び境界部分Ｒ４には第２導電部２２が形成される。第２導電部２２は、第２平坦化膜１０４の端部１０４ａから保護膜１０３の上及びコンタクトホールＣＨ４内に形成される。
図６に示すように、ステップＳ８において、接続電極１６ａ及び第２導電部２２を覆うように、第１無機絶縁膜１０５ａが成膜される。詳細には、接続電極１６ａの一部の上方、及びコンタクトホールＣＨ２内を満たすように、第１無機絶縁膜１０５ａが成膜される。そして、ステップＳ９において、画素領域Ｒ１に、第１無機絶縁膜１０５ａの一部と、接続電極１６ａの上にフォトダイオード１６のカソード１６ｂ（図３参照）が成膜され、パターニングされる。
ステップＳ１０において、画素領域Ｒ１に、光電変換層１７（図３参照）が成膜される。具体的には、ｎ型非晶質半導体層１７１、真性非晶質半導体層１７２、ｐ型非晶質半導体層１７３が順に積層される。そして、ステップＳ１１において、アノード１６ｃが成膜される。ステップＳ１２において、アノード１６ｃがパターニングされる。ステップＳ１３において、光電変換層１７がパターニングされる。ステップＳ１４において、アノード１６ｃを覆うように、アノード保護膜１４ｄが成膜され、パターニングされる。これにより、画素領域Ｒ１に、フォトダイオード１６（図３参照）が形成される。
ステップＳ１５において、フォトダイオード１６及び第１無機絶縁膜１０５ａの少なくとも一部を覆うように第２無機絶縁膜１０５ｂが成膜され、パターニングされる。このステップＳ１５において、分断面近傍の部分Ｒ２及び境界部分Ｒ４には、第１無機絶縁膜１０５ａ及び第２無機絶縁膜１０５ｂに、コンタクトホールＣＨ３（図４参照）が形成される。
ステップＳ１６において、第２無機絶縁膜１０５ｂを覆うように第１平坦化膜１０６が成膜され、パターニングされる。第１平坦化膜１０６は、画素領域Ｒ１から分断面近傍の部分Ｒ２及び境界部分Ｒ４に亘って形成される。そして、画素領域Ｒ１では、第１平坦化膜１０６にコンタクトホールＣＨ１及びＣＨ５（図３参照）が形成される。
ステップＳ１７において、データ下部電極１２ａ、バイアス下部電極１３ａ、及び第１下部導電部２１ａとなる膜が、第１平坦化膜１０６上に成膜され、データ上部電極１２ｂ、バイアス上部電極１３ｂ、及び第１上部導電部２１ｂとなる膜が、データ下部電極１２ａ、バイアス下部電極１３ａ、及び第１下部導電部２１ａとなる膜上に形成される。そして、図７に示した第２導電部２２の形成する工程と同様に、ドライエッチング工程を含むフォトリソグラフィにより、データ下部電極１２ａ、バイアス下部電極１３ａ、第１下部導電部２１ａ、データ上部電極１２ｂ、バイアス上部電極１３ｂ、及び第１上部導電部２１ｂが形成され、画素領域Ｒ１にはデータ配線１２及びバイアス配線１３（図３参照）が、分断面近傍の部分Ｒ２及び境界部分Ｒ４には、第１導電部２１（図４参照）が形成される。第１導電部２１は、第１平坦化膜１０６の端部１０６ａから第２無機絶縁膜１０５ｂの上面及びコンタクトホールＣＨ３に亘って形成される。
そして、ステップＳ１８において、第１平坦化膜１０６の上において、データ配線１２及びバイアス配線１３を覆うように第３無機絶縁膜１０７が成膜され、パターニングされる。ステップＳ１９において、第３無機絶縁膜１０７を覆うように第３平坦化膜１０８が成膜され、パターニングされる。その後、アクティブマトリクス基板１の分断が行われ、アクティブマトリクス基板１が完成する。その後、シンチレータ２との組み合わせられることにより、Ｘ線撮像パネル１０が完成する。
以上の方法によれば、アクティブマトリクス基板１上の分断面近傍の部分Ｒ２及び境界部分Ｒ４において、第１平坦化膜１０６及び第２平坦化膜１０４に段差が形成された場合でも、異常放電の発生を抑制して、アクティブマトリクス基板１上の配線や素子が損傷するのを防止することができる。
［第２実施形態］
図８を参照して、第２実施形態におけるＸ線撮像装置２００（Ｘ線撮像パネル２１０）の構成について説明する。図８は、第２実施形態におけるＸ線撮像装置２００のＸ線撮像パネル２１０の分断面近傍の部分、及び境界部分の構成を示している。第２実施形態では、第１導電部２２１は、第１平坦化膜３０６の端部３０６ａには設けられていない一方、端部３０４ａから所定の範囲内に形成されている。なお、第１実施形態と同様の構成には、第１実施形態と同じ符号を用い説明を省略する。
（第２実施形態の構成）
図８に示すように、Ｘ線撮像パネル２１０は、第１導電部２２１と、第２導電部２２２と、保護膜３０３と、第１平坦化膜３０６と、第１無機絶縁膜３０５ａと、第２無機絶縁膜３０５ｂと、第２平坦化膜３０４と、第３無機絶縁膜３０７とを含む。保護膜３０３及び第２平坦化膜３０４には、第２導電部２２２の一部が配置され、シールド配線２３と第２導電部２２２とを接続するためのコンタクトホールＣＨ１４が形成されている。第１無機絶縁膜３０５ａ、第２無機絶縁膜３０５ｂ、及び第１平坦化膜３０６には、第１導電部２２１の一部が配置され、第１導電部２２１と第２導電部２２２とを接続するためのコンタクトホールＣＨ１３が形成されている。これにより、第１導電部２２１と第２導電部２２２とシールド配線２３とは、電気的に接続されている。
第２実施形態では、第１導電部２２１の少なくとも一部は、第１平坦化膜３０６上でかつ第１平坦化膜３０６の端部３０６ａから所定の範囲内に形成されている。「所定の範囲以内」とは、例えば、２０μｍ以内であり、第１導電部２２１と端部３０６ａとの距離Ｌ１が、２０μｍ以下である。また、第２導電部２２２の少なくとも一部は、第２平坦化膜３０４上でかつ第２平坦化膜３０４の端部３０４ａから所定の範囲内に形成されている。この「所定の範囲以内」も、例えば、２０μｍ以内であり、第２導電部２２２と端部３０４ａとの距離Ｌ２が、２０μｍ以下である。なお、第２実施形態によるその他の構成は、第１実施形態による構成と同様である。
上記第２実施形態の構成によれば、アクティブマトリクス基板上の分断面近傍の部分及び境界部分において、第１平坦化膜３０６及び第２平坦化膜３０４に段差が形成された場合でも、第１導電部２２１及び第２導電部２２２が形成されるので、たとえ、段差の部分で異常放電が発生した場合でも、第１導電部２２１及び第２導電部２２２に異常放電が伝達するので、画素領域Ｒ１内の配線や素子に異常放電が伝達せずに画素領域における配線や素子が損傷するのを防止することができる。
（第２実施形態の製造方法）
次に、図９を参照して、第２実施形態によるＸ線撮像パネル２１０の製造方法について説明する。図９は、第２実施形態によるＸ線撮像パネル２１０の製造工程を説明するためのフロー図である。なお、第１実施形態と同様の製造工程については、同一の符号を付して説明を省略する。
図９に示すように、ステップＳ４の後に実施されるステップＳ１０６において、第２平坦化膜３０４が形成され、パターニングされる。このステップＳ１０６において、保護膜３０３及び第２平坦化膜３０４にコンタクトホールＣＨ１４が形成される。そして、ステップＳ１０７において、第２導電部２２２が形成される。
また、ステップＳ１５の後に実施されるステップＳ１１６において、第１平坦化膜３０６が形成され、パターニングされる。このステップＳ１１６において、第１無機絶縁膜３０５ａ、第２無機絶縁膜３０５ｂ及び第１平坦化膜３０６にコンタクトホールＣＨ１３が形成される。そして、ステップＳ１１７において、第１導電部２２１が形成される。
上記第２実施形態の製造方法によっても、画素領域内の配線や素子に異常放電が伝達せずに配線や素子が損傷するのを防止することができる。
［変形例］
以上、実施の形態を説明したが、上述した実施の形態は本開示を実施するための例示に過ぎない。よって、本開示は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
（１）上記第１及び第２実施形態では、シールド配線をグラウンドに接続する例を示したが、本開示はこれに限られない。すなわち、シールド配線をフローティングの状態としてもよい。
（２）上記第１及び第２実施形態では、第１平坦化膜と第２平坦化膜とを有するアクティブマトリクス基板に、第１導電部及び第２導電部を形成する例を示したが、本開示はこれに限られない。例えば、第２平坦化膜を有しないアクティブマトリクス基板に、第２導電部を設けずに、第１導電部を形成してもよい。
（３）上記第１及び第２実施形態では、シールド配線を、薄膜トランジスタの一部の層と同一の層に形成する例を示したが、本開示はこれに限られない。すなわち、シールド配線を薄膜トランジスタとは異なる層に形成してもよい。
（４）上記第１及び第２実施形態では、第１導電部が、第２導電部を介してシールド配線に接続される例を示したが、本開示はこれに限られない。すなわち、第１導電部を、コンタクトホールによりシールド配線に直接接続されてもよい。
（５）上記第１及び第２実施形態では、分断面近傍の部分と、境界部分との両方に、第１導電部及び第２導電部を設ける例を示したが本開示はこれに限られない。すなわち、分断面近傍の部分と、境界部分とのいずれか一方のみに、第１導電部及び第２導電部の少なくとも一方が設けられていてもよい。
（６）上記第１及び第２実施形態では、アクティブマトリクス基板に、境界部分（溝部分）を設ける例を示したが本開示はこれに限られない。すなわち、平坦化膜が、画素領域から端子領域まで連続して形成されていてもよい。
（７）上記第２実施形態では、第１平坦化膜の端部から第１導電部までの距離Ｌ１、及び第２平坦化膜の端部から第２導電部までの距離Ｌ２を、それぞれ、２０μｍ以下とする例を示したが本開示はこれに限られない。すなわち、距離Ｌ１及びＬ２の少なくとも一方は、２０μｍよりも大きくてもよい。
上述したＸ線撮像パネル及びＸ線撮像パネルの製造方法は、以下のように説明することもできる。
第１の構成に係るＸ線撮像パネルは、複数の画素を含む画素領域を有するアクティブマトリクス基板と、照射されるＸ線をシンチレーション光に変換するシンチレータと、を備え、複数の画素のそれぞれには、光電変換素子が設けられており、アクティブマトリクス基板は、光電変換素子を覆い、有機系樹脂膜で構成された第１平坦化膜であって、第１コンタクトホールが形成された第１平坦化膜と、第１平坦化膜の上層、及び第１コンタクトホール内に形成された第１配線であって、第１コンタクトホール内において光電変換素子に接続される第１配線と、をさらに含み、第１平坦化膜は、アクティブマトリクス基板上において、画素領域よりも外方向の部分まで設けられており、アクティブマトリクス基板は、外方向の部分において、第１配線と同一の層に形成された第１導電部と、第１導電部よりも下層に、第１導電部に接続された第２配線と、をさらに含む（第１の構成）。
上記第１の構成によれば、アクティブマトリクス基板上の外方向の部分において、第１平坦化膜及び第２平坦化膜に段差が形成された場合でも、段差部分に第１導電部及び第２導電部が形成された場合には、ドライエッチング工程の際に、段差に少量の金属が残ることや意図しないタイミングで金属が除去されることを防止することができる。この結果、異常放電の発生を抑制することができる。さらに、第１導電部が第２配線に接続されているので、第１導電部の電気容量よりも第１導電部及び第２配線の合成された電気容量を大きくすることができる。これにより、第１導電部及び第２配線の電位が急激に変動するのを防止することができるので、異常放電が発生をより一層防止することができる。これらの結果、異常放電の発生を抑制して、アクティブマトリクス基板上の配線や素子が損傷するのを防止することができる。また、第１導電部が段差部分に直接形成されない場合でも、段差の部分で異常放電が発生した場合に、段差部分の近傍の外方向の部分に形成された第１導電部に異常放電が伝達するので、画素領域内の配線や素子に異常放電が伝達せずに画素領域における配線や素子が損傷するのを防止することができる。
上記第１の構成において、第２配線は、基準の電位を有するグラウンドに接続されていてもよい（第２の構成）。
第２の構成によれば、Ｘ線撮像パネルを使用する際に、第１導電部及び第２配線の電位がフローティングの状態にならないので、第１導電部及び第２配線の電位がＸ線撮像パネルの性能に影響を与えるのを防止することができる。
上記第１または第２の構成において、アクティブマトリクス基板は、薄膜トランジスタと、薄膜トランジスタを覆い、有機系樹脂膜で構成された第２平坦化膜であって、第２コンタクトホールが形成された第２平坦化膜と、をさらに含んでもよく、光電変換素子は、第２平坦化膜の上層、及び第２コンタクトホール内に形成された接続電極であって、第２コンタクトホール内において薄膜トランジスタに接続される接続電極を含んでもよく、第２平坦化膜は、アクティブマトリクス基板上において、画素領域から外方向の部分に亘って形成されていてもよく、アクティブマトリクス基板は、外方向の部分において、接続電極と同一の層に形成された第２導電部をさらに含んでもよい（第３の構成）。
第３の構成によれば、第２平坦化膜がアクティブマトリクス基板に設けられている場合でも、異常放電の発生に起因して、アクティブマトリクス基板上の接続電極や薄膜トランジスタが損傷するのを防止することができる。
上記第３の構成において、薄膜トランジスタは、ゲート電極及びソース電極を含んでもよく、第２配線は、ゲート電極及びソース電極のうちの少なくとも一方と同一の層に形成されていてもよい（第４の構成）。
第４の構成によれば、第２配線を形成するために、新たな工程を設ける場合に比べて、Ｘ線撮像パネルの製造工程数を削減することができる。
上記第３または第４の構成において、アクティブマトリクス基板は、光電変換素子の上層でかつ第１平坦化膜の下層に形成された無機絶縁膜であって、外方向の部分に第３コンタクトホールが形成された無機絶縁膜をさらに含んでもよく、第１導電部は、第１平坦化膜の外方向の端部から、さらに外方向の無機絶縁膜の上面及び第３コンタクトホール内に亘って形成されていてもよく、第２導電部は、第３コンタクトホール内に形成された第１導電部に接続されていてもよい（第５の構成）。
第５の構成によれば、第１導電部と第２導電部とを電気的に接続することができるので、第１導電部及び第２導電部の電位が急激に変動するのを防止することができる。この結果、第１配線を形成する際に、異常放電が生じるのを防止することができる。
上記第３～第５の構成のうちのいずれか１つにおいて、アクティブマトリクス基板は、薄膜トランジスタを覆う保護膜であって、外方向の部分に第４コンタクトホールが形成された保護膜をさらに含んでもよく、第２導電部は、第２平坦化膜の外方向の端部から、さらに外方向の保護膜の上面及び第４コンタクトホール内に亘って形成されていてもよく、第２配線は、第４コンタクトホール内に形成された第２導電部に接続されていてもよい（第６の構成）。
第６の構成によれば、第１導電部と第２導電部と第２配線とを電気的に接続することができるので、第１導電部と第２導電部と第２配線の電位が急激に変動するのを防止することができる。この結果、第１配線または接続電極を形成する際に、異常放電が生じるのを防止することができる。
上記第１～第６の構成のうちのいずれか１つにおいて、アクティブマトリクス基板には、ゲート信号またはソース信号が供給される端子群が形成されていてもよく、外方向の部分は、画素領域とアクティブマトリクス基板上の端子群が形成された端子領域との境界部分を含んでもよい（第７の構成）。
第７の構成によれば、アクティブマトリクス基板の分断面の近傍のみならず、第１平坦化膜の段差が形成される画素領域と端子領域との境界部分においても、Ｘ線撮像パネルを製造する際に、異常放電の発生に起因して、アクティブマトリクス基板上の接続電極や薄膜トランジスタが損傷するのを防止することができる。
第８の構成に係るＸ線撮像パネルの製造方法は、複数の画素を含む画素領域を有するアクティブマトリクス基板と、照射されるＸ線をシンチレーション光に変換するシンチレータと、を備えた、Ｘ線撮像パネルの製造方法であって、画素領域に、複数の光電変換素子を形成する工程と、複数の光電変換素子を覆うとともに、画素領域から画素領域よりも外方向の部分に亘って、有機系樹脂膜により第１平坦化膜を形成する工程と、第１平坦化膜に、第１コンタクトホールを形成する工程と、画素領域において、第１平坦化膜の上層及び第１コンタクトホール内に第１配線を形成するとともに、外方向の部分において、第１配線と同一の層に第１導電部を形成する工程と、を備え、第１配線及び第１導電部を形成する工程は、フォトリソグラフィにおけるドライエッチング工程を含み、第１導電部よりも下層に第２配線を形成する工程をさらに備える（第８の構成）。
第８の構成によれば、上記第１の構成と同様に、異常放電の発生に起因して、アクティブマトリクス基板上の接続電極や薄膜トランジスタが損傷するのを防止することができる。
１…アクティブマトリクス基板、２…シンチレータ、１１…ゲート配線、１２…データ配線、１３…バイアス配線、１４…画素、１５…薄膜トランジスタ、１５ａ…ゲート電極、１５ｃ…ソース電極、１５ｄ…ドレイン電極、１６…フォトダイオード、１６ａ…接続電極、１７…光電変換層、２１…第１導電部、２２…第２導電部、２３…シールド配線、１００，２００…Ｘ線撮像装置、１０，２１０…Ｘ線撮像パネル、２１，２２１…第１導電部、２２，２２２…第２導電部、１０３，３０３…保護膜、１０４，３０４…第２平坦化膜、１０４ａ～１０４ｃ，３０４ａ…第２平坦化膜の端部、１０５ａ，３０５ａ…第１無機絶縁膜、１０５ｂ，３０５ｂ…第２無機絶縁膜、１０６，３０６…第１平坦化膜、１０６ａ～１０６ｃ，３０６ａ…第１平坦化膜の端部、ＣＨ１～ＣＨ６，ＣＨ１３，ＣＨ１４…コンタクトホール、Ｒ１…画素領域、Ｒ２…分断面近傍の部分、Ｒ３…端子領域、Ｒ４…境界部分

Claims (8)

  1. 複数の画素を含む画素領域を有するアクティブマトリクス基板と、
    照射されるＸ線をシンチレーション光に変換するシンチレータと、を備え、
    前記複数の画素のそれぞれには、光電変換素子が設けられており、
    前記アクティブマトリクス基板は、
    前記光電変換素子を覆い、有機系樹脂膜で構成された第１平坦化膜であって、第１コンタクトホールが形成された第１平坦化膜と、
    前記第１平坦化膜の上層、及び前記第１コンタクトホール内に形成された第１配線であって、前記第１コンタクトホール内において前記光電変換素子に接続される第１配線と、をさらに含み、
    前記第１平坦化膜は、前記アクティブマトリクス基板上において、前記画素領域よりも外方向の部分まで設けられており、
    前記アクティブマトリクス基板は、
    前記外方向の部分において、前記第１配線と同一の層に形成された第１導電部と、
    前記第１導電部よりも下層に、前記第１導電部に接続された第２配線と、をさらに含む、Ｘ線撮像パネル。
  2. 前記第２配線は、基準の電位を有するグラウンドに接続されている、請求項１に記載のＸ線撮像パネル。
  3. 前記アクティブマトリクス基板は、
    薄膜トランジスタと、
    前記薄膜トランジスタを覆い、有機系樹脂膜で構成された第２平坦化膜であって、第２コンタクトホールが形成された第２平坦化膜と、をさらに含み、
    前記光電変換素子は、前記第２平坦化膜の上層、及び前記第２コンタクトホール内に形成された接続電極であって、前記第２コンタクトホール内において前記薄膜トランジスタに接続される接続電極を含み、
    前記第２平坦化膜は、前記アクティブマトリクス基板上において、前記画素領域から前記外方向の部分に亘って形成されており、
    前記アクティブマトリクス基板は、前記外方向の部分において、前記接続電極と同一の層に形成された第２導電部をさらに含む、請求項１または２に記載のＸ線撮像パネル。
  4. 前記薄膜トランジスタは、ゲート電極及びソース電極を含み、
    前記第２配線は、前記ゲート電極及び前記ソース電極のうちの少なくとも一方と同一の層に形成されている、請求項３に記載のＸ線撮像パネル。
  5. 前記アクティブマトリクス基板は、前記光電変換素子の上層でかつ前記第１平坦化膜の下層に形成された無機絶縁膜であって、前記外方向の部分に第３コンタクトホールが形成された無機絶縁膜をさらに含み、
    前記第１導電部は、前記第１平坦化膜の外方向の端部から、さらに外方向の前記無機絶縁膜の上面及び前記第３コンタクトホール内に亘って形成されており、
    前記第２導電部は、前記第３コンタクトホール内に形成された前記第１導電部に接続されている、請求項３または４に記載のＸ線撮像パネル。
  6. 前記アクティブマトリクス基板は、前記薄膜トランジスタを覆う保護膜であって、前記外方向の部分に第４コンタクトホールが形成された保護膜をさらに含み、
    前記第２導電部は、前記第２平坦化膜の外方向の端部から、さらに外方向の前記保護膜の上面及び前記第４コンタクトホール内に亘って形成されており、
    前記第２配線は、前記第４コンタクトホール内に形成された前記第２導電部に接続されている、請求項３～５のいずれか１項に記載のＸ線撮像パネル。
  7. 前記アクティブマトリクス基板には、ゲート信号またはソース信号が供給される端子群が形成されており、
    前記外方向の部分は、前記画素領域と前記アクティブマトリクス基板上の前記端子群が形成された端子領域との境界部分を含む、請求項１～６のいずれか１項に記載のＸ線撮像パネル。
  8. 複数の画素を含む画素領域を有するアクティブマトリクス基板と、照射されるＸ線をシンチレーション光に変換するシンチレータと、を備えた、Ｘ線撮像パネルの製造方法であって、
    前記画素領域に、複数の光電変換素子を形成する工程と、
    前記複数の光電変換素子を覆うとともに、前記画素領域から前記画素領域よりも外方向の部分に亘って、有機系樹脂膜により第１平坦化膜を形成する工程と、
    前記第１平坦化膜に、第１コンタクトホールを形成する工程と、
    前記画素領域において、前記第１平坦化膜の上層及び前記第１コンタクトホール内に第１配線を形成するとともに、前記外方向の部分において、前記第１配線と同一の層に第１導電部を形成する工程と、を備え、
    前記第１配線及び前記第１導電部を形成する工程は、フォトリソグラフィにおけるドライエッチング工程を含み、
    前記第１導電部よりも下層に第２配線を形成する工程をさらに備える、Ｘ線撮像パネルの製造方法。
JP2021072763A 2021-04-22 2021-04-22 Ｘ線撮像パネル及びその製造方法 Pending JP2022167161A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021072763A JP2022167161A (ja) 2021-04-22 2021-04-22 Ｘ線撮像パネル及びその製造方法
US17/718,711 US11714203B2 (en) 2021-04-22 2022-04-12 X-ray imaging panel and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021072763A JP2022167161A (ja) 2021-04-22 2021-04-22 Ｘ線撮像パネル及びその製造方法

Publications (1)

Publication Number Publication Date
JP2022167161A true JP2022167161A (ja) 2022-11-04

Family

ID=83694090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021072763A Pending JP2022167161A (ja) 2021-04-22 2021-04-22 Ｘ線撮像パネル及びその製造方法

Country Status (2)

Country Link
US (1) US11714203B2 (ja)
JP (1) JP2022167161A (ja)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050453A (en) * 1976-02-03 1977-09-27 Concept, Inc. Radiotransparent electrode
US5892227A (en) * 1994-09-29 1999-04-06 Yissum Research Development Company Of The Hebrew University Of Jerusalem Radiation detection system and processes for preparing the same
US7053380B2 (en) * 2002-02-08 2006-05-30 Kabushiki Kaisha Toshiba X-ray detector and method for producing X-ray detector
US20060033030A1 (en) * 2002-03-28 2006-02-16 Kabushiki Kaisha Toshiba X-ray detector
JP4685027B2 (ja) * 2004-10-28 2011-05-18 シャープ株式会社 二次元画像検出装置およびその製造方法
JP5171431B2 (ja) * 2008-06-26 2013-03-27 株式会社ジャパンディスプレイウェスト 光電変換装置、放射線撮像装置及び放射線検出装置
JP5744861B2 (ja) * 2009-06-17 2015-07-08 ザ、リージェンツ、オブ、ザ、ユニバーシティー、オブ、ミシガン フラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造、並びに薄膜電子工学を利用したフラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造のトポロジー均一性の改善方法
JP2011176274A (ja) * 2010-01-28 2011-09-08 Fujifilm Corp 放射線検出素子
JP5398564B2 (ja) * 2010-01-29 2014-01-29 富士フイルム株式会社 放射線検出素子
JP5661570B2 (ja) * 2011-06-29 2015-01-28 富士フイルム株式会社 放射線検出器、放射線画像撮影装置、放射線画像撮影システムおよび配線容量調整方法
JP5927873B2 (ja) * 2011-12-01 2016-06-01 三菱電機株式会社 画像検出器
JP5797630B2 (ja) * 2012-09-27 2015-10-21 富士フイルム株式会社 放射線画像撮影装置、画素値取得方法およびプログラム
JP5784567B2 (ja) * 2012-09-28 2015-09-24 富士フイルム株式会社 放射線画像撮影装置、放射線の線量検出方法およびプログラム
JP5840588B2 (ja) * 2012-09-28 2016-01-06 富士フイルム株式会社 放射線画像撮影装置、補正用データ取得方法およびプログラム
CN104795419B (zh) * 2015-05-11 2018-05-08 京东方科技集团股份有限公司 X射线平板探测器
CN107636840B (zh) * 2015-06-04 2021-02-19 夏普株式会社 有源矩阵基板
US10580818B2 (en) * 2017-02-10 2020-03-03 Sharp Kabushiki Kaisha Imaging panel and method for producing same
JP2020521318A (ja) * 2017-05-09 2020-07-16 ケーエー・イメージング・インコーポレイテッド デジタル撮像システムにおける放射線検出のための装置
US20190123080A1 (en) * 2017-10-19 2019-04-25 The Regents Of The University Of Michigan Sensor circuits for x-ray imagers
JP2019110159A (ja) * 2017-12-15 2019-07-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
JP2019134009A (ja) 2018-01-30 2019-08-08 シャープ株式会社 アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
JP2019169670A (ja) * 2018-03-26 2019-10-03 シャープ株式会社 アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
CN110911428A (zh) * 2018-09-14 2020-03-24 夏普株式会社 有源矩阵基板、以及具备该有源矩阵基板的拍摄面板
CN110911430A (zh) * 2018-09-14 2020-03-24 夏普株式会社 有源矩阵基板、以及具备该有源矩阵基板的拍摄面板

Also Published As

Publication number Publication date
US11714203B2 (en) 2023-08-01
US20220342092A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
JP5330779B2 (ja) 光電変換装置、及びその製造方法
JP5537135B2 (ja) 光電変換装置の製造方法
JP5253799B2 (ja) フォトセンサー、及びフォトセンサーの製造方法
US9780140B2 (en) X-ray image sensor substrate
KR20010066258A (ko) 엑스레이 영상 감지소자 및 그 제조방법
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
JP2014060380A (ja) 光電変換装置
WO2016163347A1 (ja) フォトセンサ基板
CN110911428A (zh) 有源矩阵基板、以及具备该有源矩阵基板的拍摄面板
CN110783353B (zh) 摄像面板
US11984409B2 (en) Photoelectric conversion panel
WO2015163288A1 (ja) 光検出装置
JP2022167161A (ja) Ｘ線撮像パネル及びその製造方法
US11114496B2 (en) Active matrix substrate, X-ray imaging panel with the same, and method for producing the same
KR20190028195A (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
CN111106134A (zh) 有源矩阵基板以及具备其的x射线拍摄面板
US11784208B2 (en) Photoelectric conversion device and X-ray imaging device
JP2014120629A (ja) 光電変換装置およびその製造方法
US20240128298A1 (en) Manufacturing method of photoelectric conversion panel, manufacturing method of x-ray imaging panel, and photoelectric conversion panel
US20240027634A1 (en) Photoelectric conversion panel, x-ray imaging panel, and manufacturing method of photoelectric conversion panel
US20210028221A1 (en) Imaging panel
JP2023100563A (ja) 光電変換パネル、ｘ線撮像パネル、及び光電変換パネルの製造方法
JP2023172773A (ja) 光電変換パネルの製造方法、光電変換パネル、及びｘ線パネル
JP2022174451A (ja) 光電変換パネル
JP2014120627A (ja) 光電変換装置およびその製造方法