CN107636840B - 有源矩阵基板 - Google Patents

有源矩阵基板 Download PDF

Info

Publication number
CN107636840B
CN107636840B CN201680032280.1A CN201680032280A CN107636840B CN 107636840 B CN107636840 B CN 107636840B CN 201680032280 A CN201680032280 A CN 201680032280A CN 107636840 B CN107636840 B CN 107636840B
Authority
CN
China
Prior art keywords
wiring
conductive film
film
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680032280.1A
Other languages
English (en)
Other versions
CN107636840A (zh
Inventor
宫本忠芳
中野文树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107636840A publication Critical patent/CN107636840A/zh
Application granted granted Critical
Publication of CN107636840B publication Critical patent/CN107636840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明使有源矩阵基板的布线的电阻变小。有源矩阵基板，具备：基板31、配置于基板31且于第一方向延伸的多条栅极线Gj、配置于基板31且于与第一方向不同的第二方向延伸的多条源极线Si、与栅极线和源极线Si的各交点对应地配置且与栅极线Gj及源极线Si连接的晶体管2、绝缘层、及扩张导电膜51、52、61。栅极线Gj及源极线Si的至少一方，通过设置在绝缘层的接触孔与扩张导电膜连接并成为层压构造。

Description

有源矩阵基板
技术领域
本发明关于有源矩阵基板(active matrix substrate)。
背景技术
已知有以下的有源矩阵基板，即，在基板上配置有于第一方向延伸的多条扫描线(栅极线)、及于与第一方向不同的第二方向延伸的多条数据线(data line)(源极线)，并且与扫描线及数据线的交点对应地配置有晶体管(transistor)(参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2011-017755号公报
发明内容
发明所要解决的课题
若扫描线或数据线等的布线的电阻大，则在向布线终端的信号传递将产生延迟。因此，优选为布线的电阻率小。
本发明的目的在于提供一种使有源矩阵基板的布线的电阻变小的技术。用于解决课题的方法
本发明的一实施方式中的有源矩阵基板，具备：基板、配置于所述基板且于第一方向延伸的多条第一布线、配置于所述基板且于与所述第一方向不同的第二方向延伸的多条第二布线、与所述第一布线和所述第二布线的各交点对应地配置且与所述第一布线及所述第二布线连接的晶体管、绝缘层、及扩张导电膜；所述第一布线及所述第二布线的至少一方的布线，通过设置在所述绝缘层的接触孔与所述扩张导电膜连接并成为层压构造。
发明的效果
根据本发明，由于第一布线及第二布线的至少一个布线，通过设置在绝缘层的接触孔与所述扩张导电膜连接而成为层压构造，因此能够使布线的电阻变小。
附图说明
图1是表示第一实施方式中的光电传感器基板的结构例的平面图。
图2是表示从与光电传感器基板垂直的方向观察的情形时的传感器部的结构例的图。
图3是图2的Ⅲ-Ⅲ线的剖面图。
图4是图2的Ⅳ-Ⅳ线的剖面图。
图5是图2的Ⅴ-Ⅴ线的剖面图。
图6是图2的Ⅵ-Ⅵ线的剖面图。
图7是表示第一实施方式中的光电传感器基板的制造步骤的例子的图。
图8是表示接续于图7所示的制造步骤的、第一实施方式中的光电传感器基板的制造步骤的例子的图。
图9是在变形例1的结构中，表示从与光电传感器基板垂直的方向观察的情形时的传感器部的结构例的图。
图10是图9的Ⅹ-Ⅹ线的剖面图。
图11是在变形例2的结构中，表示从与光电传感器基板垂直的方向观察的情形时的传感器部的结构例的图。
图12是图11的ⅩⅡ-ⅩⅡ线的剖面图。
图13是在变形例3的结构中，表示TFT的结构的剖面图。
图14是在变形例3的结构中，栅极线与源极线交叉的部分的剖面图。
图15是在变形例4的结构中，表示从与光电传感器基板垂直的方向观察的情形时的传感器部的结构例的图。
图16是图15的ⅩⅥ-ⅩⅥ线的剖面图。
图17是图15的ⅩⅦ-ⅩⅦ线的剖面图。
图18是图15的ⅩⅧ-ⅩⅧ线的剖面图。
图19是图15的ⅩⅨ-ⅩⅨ线的剖面图。
图20是表示将图1所示的光电传感器基板应用于X射线图像检测装置的情形时的结构例的图。
具体实施方式
本发明的一实施方式中的有源矩阵基板，具备：基板、配置于所述基板且于第一方向延伸的多条第一布线、配置于所述基板且于与所述第一方向不同的第二方向延伸的多条第二布线、与所述第一布线和所述第二布线的各交点对应地配置且与所述第一布线及所述第二布线连接的晶体管、绝缘层、及扩张导电膜；所述第一布线及所述第二布线的至少一方的布线，通过设置在所述绝缘层的接触孔(contact hole)与所述扩张导电膜连接并成为层压构造(第一结构)。
根据第一结构，由于第一布线及第二布线的至少一方的布线，通过设置在绝缘层的接触孔而与扩张导电膜连接，因此能够使布线的电阻变小。此外，将第一布线及第二布线的至少一方的布线设为通过绝缘层的接触孔而与扩张导电膜连接的层压结构，由此，能够在不大幅增加从基板的法线方向观察到的布线面积之下，使布线的电阻变小。此外，即便是因任何的理由而不能使布线的膜厚变厚的结构，通过设为于不同层设置扩张导电膜以进行连接的层压结构，也能够使布线的电阻变小。
在第一结构中，可为如下的结构(第二结构)：于所述扩张导电膜包含第一布线用扩张导电膜、及第二布线用扩张导电膜；所述第一布线与所述第一布线用扩张导电膜连接；所述第二布线与所述第二布线用扩张导电膜连接。
根据第二结构，能够使第一布线及第二布线这两方的布线的电阻变小。
在第二结构中，可为如下的结构(第三结构)：于所述第一布线用扩张导电膜，包含与所述第一布线连接的第一布线用第一扩张导电膜、及配置在与所述第一布线用第一扩张导电膜不同层且与所述第一布线用第一扩张导电膜连接的第一布线用第二扩张导电膜。
根据第三结构，通过将第一布线设成三层构造，能够使第一布线的电阻变更小。
在第三结构中，可为如下的结构(第四结构)：所述第一布线用第一扩张导电膜设置在与所述第二布线用扩张导电膜相同层；所述第一布线用第二扩张导电膜设置在与所述第二布线相同层。
根据第四结构，通过设置有第一布线的层、设置有第一布线用第一扩张导电膜及第二布线用扩张导电膜的层、以及设置有第一布线用第二扩张导电膜及第二布线的层的三层，能够使第一布线及第二布线的电阻变小。
在第三或第四结构中，可为如下的结构(第五结构)：所述第一布线用第一扩张导电膜以与所述第一布线平行的方式配置在与所述第一布线不同层。
根据第五结构，通过将第一布线用第一扩张导电膜与第一布线平行地配置，与将第一布线用第一扩张导电膜配置在相邻的二个第二布线之间的结构相比，能够使第一布线的电阻变更小。
在第二至第四的任一结构中，可为如下的结构(第六结构)：所述第二布线用扩张导电膜以与所述第二布线平行的方式配置在与所述第二布线不同层。
根据第六结构，通过将第二布线用扩张导电膜与第二布线平行地配置，与将第二布线用扩张导电膜配置在相邻的二个第一布线之间的结构相比，能够使第二布线的电阻变更小。
在第二至第四的任一结构中，可为如下的结构(第七结构)：所述第一布线用扩张导电膜配置在相邻的二个所述第二布线之间；所述第二布线用扩张导电膜配置在相邻的二个所述第一布线之间。
根据第七结构，通过设成为将第一布线用扩张导电膜配置在相邻的二个第二布线之间的结构，能够容易地形成第一布线用扩张导电膜。此外，通过设成为将第二布线用扩张导电膜配置在相邻的二个第一布线之间的结构，能够容易地形成第二布线用扩张导电膜。
在第七结构中，可为如下的结构(第八结构)：在所述绝缘层，包含覆盖所述晶体管的钝化膜(passivation film)、及以夹着所述钝化膜的方式设置在与所述晶体管相反侧的平坦化膜；从与所述基板垂直的方向观察，在所述第一布线与所述第二布线交叉的部分，于所述第一布线和所述第二布线之间，配置有所述钝化膜及所述平坦化膜。
根据第八结构，能够在第一布线与第二布线交叉的部分，通过钝化膜与平坦化膜而确保第一布线与第二布线之间的距离。由此，能够抑制第一布线与第二布线之间的电容。
在第一至第八的任一结构中，可为如下的结构(第九结构)：所述晶体管具有栅极电极、栅极绝缘膜、设置在夹着所述栅极电极与所述栅极绝缘膜而相对向的位置的半导体层、以及与所述半导体层连接且于与所述基板平行的方向彼此相对向设置的漏极电极及源极电极；所述晶体管的栅极电极设置在所述栅极绝缘膜与所述基板之间。
在底栅极(bottom gate)式的晶体管中，由于在半导体层的下层配置栅极电极，因此栅极电极的材料或膜厚因晶体管的半导体层的制造步骤而受到限制。因此，在与栅极电极连接的布线一体地形成于与栅极电极相同层上的情形时，与栅极电极连接的布线的材料或膜厚等的结构因晶体管的半导体膜的制造步骤而受到限制。但是，根据第九结构，通过设为如下的构成，即，将布线与扩张导电膜连接，该扩张导电膜设置在与设有布线的层不同层，从而即便是在底栅极式的晶体管中，也能够使布线的电阻变小。
在第一至第九的任一结构中，可为如下的结构(第十结构)：进一歩具备光电转换器件，所述光电转换器件以和所述第一布线与所述第二布线的各交点对应的方式配置，且与所述晶体管连接。
根据第十结构，即便是在具备有光电转换器件的光电传感器基板中，也能够使布线的电阻变小。
[实施方式]
以下，参照附图详细地说明本发明的实施方式。对图中相同或相当的部分标记相同符号且不重复其说明。另外，为了使说明容易理解，以下参照的附图中，将结构简略化或示意化地表示、或省略一部分的结构部件。此外，各图中所示的结构部件间的尺寸比，并不一定表示实际的尺寸比。
[第一实施方式]
以下，以在有源矩阵基板上配置有光电转换器件的光电传感器基板为例进行说明。光电传感器基板可使用于光电传感器(photosensor)或X射线图像检测装置等。
图1是表示本实施方式中的光电传感器基板的结构例的平面图。在图1所示的光电传感器基板10中，设有于第一方向(横方向)延伸的多条栅极线G1、G2、…Gm(以下，在不进行区别时，统称为栅极线G)、及于与栅极线G交叉的第二方向(纵方向)延伸的多条源极线S1、S2、…Sn(以下，在不进行区别时，统称为源极线S)。
在与栅极线G与源极线S的各交点对应的位置，设有作为晶体管的一例的TFT(薄膜晶体管)2。各TFT2与栅极线G、源极线S及下部电极41连接。下部电极41为作为光电转换器件的一例的光电二极管(photodiode)4的下部电极41。
下部电极41配置在由相邻的二条栅极线G及相邻的二条源极线S所包围的区域。在与下部电极41重叠的位置，设置半导体膜42及上部电极43。通过这些被层压的下部电极41、半导体膜42及上部电极43，形成光电二极管4。下部电极41、半导体膜42及上部电极43以在与光电传感器基板10的面垂直的方向依序重叠的方式配置。
通过一组的TFT2及光电二极管4，构成一个传感器部1。传感器部1在光电传感器基板10的面上呈矩阵状配置。传感器部1就每一个由相邻的二条栅极线G及相邻的二条源极线S所包围的区域设置。一个传感器部1对应一个像素。
各传感器部1的光电二极管4将照射至半导体膜42的光转换成电荷(电子或正空穴(positive hole))。具体而言，在对半导体膜42施加电压且成为反向偏压(reverse bias)的状态时，照射至半导体膜42的光，转换成在耗尽层(depletion region)内被激发而成的电荷。经转换成的电荷，在通过从栅极线G供应的信号使TFT2成为开状态时，通过源极线S而被往外部取出。由此，输出与光接收量相应的电信号。以如所述方式，光电传感器基板10将照射至各传感器部1的光的照射量转换成电流量，作为电信号或图像输出。其结果，可获得具有与各传感器部1对应的像素的图像。
栅极线G及源极线S往传感器区域SA的外侧引出。传感器区域SA为在光电传感器基板10中，从与基板垂直的方向(基板的法线方向)观察的情形时的配置传感器部1的区域，即光被检测的区域。在传感器区域SA的外侧，栅极线G1～Gm分别与端子部TG1～TGm(以下，在不进行区别时，统称为端子部TG)连接，源极线S1～Sn分别与端子部TS1～TSn(以下，在不进行区别时，统称为端子部TS)连接。
在栅极线G的端子部TG，例如，可连接用于输出往栅极线G供应的驱动信号的电路。在源极线S的端子部TS，例如，可连接用于处理从源极线S输出的信号的电路(作为一例子，例如使信号放大的放大器、或进行信号的A/D(模拟/数字)转换的A/D转换器等)。
图2是表示从与光电传感器基板10垂直的方向观察的情形时的传感器部1的结构例的图。在图2中，示出和第i条源极线Si与第j条栅极线Gj的交点对应的传感器部1的结构。图3为图2的Ⅲ-Ⅲ线的剖面图。图4为图2的Ⅳ-Ⅳ线的剖面图。图5为图2的Ⅴ-Ⅴ线的剖面图。图6为图2的Ⅵ-Ⅵ线的剖面图。
TFT2设置在和源极线Si与栅极线Gj的交点对应的位置。TFT2具备有栅极电极20、源极电极21、半导体层22、及漏极电极23。漏极电极23与光电二极管4的下部电极41连接。
源极电极21、半导体层22及漏极电极23设在相同层。源极电极21及漏极电极23在与基板平行的方向彼此相对向。半导体层22包含配置在源极电极21及漏极电极23之间的区域。栅极电极20在从基板的法线方向观察下，设置在与半导体层22重叠的位置。
光电二极管4的下部电极41形成在由源极线Si和与其相邻的源极线Si+1(不图示)、及栅极线Gj和与其相邻的栅极线Gj+1(不图示)所包围的区域。于该区域中，以与下部电极41重叠的方式，设置光电二极管4的半导体膜42及上部电极43。
在与光电二极管4的上部电极43重叠的位置，设有偏压线(bias line)8。偏压线8与上部电极43电连接。偏压线8于与源极线Si延伸的方向相同的方向延伸至传感器区域SA的外侧，也与排列于该方向的其他的传感器部1的上部电极43电连接。偏压线8为用于对半导体膜42施加反向偏压的电压的布线。
如图3所示，在基板31上配置有栅极电极20。此外，如图4所示，在基板31上配置有栅极线Gj。以覆盖基板31、栅极电极20、及栅极线Gj的方式，形成有作为绝缘层的栅极绝缘膜32。
如图3所示，在栅极绝缘膜32上，配置有TFT2的源极电极21和漏极电极23且呈彼此相对向。半导体层22在栅极绝缘膜32上，至少从源极电极21的端部起，延伸形成至与其相对向的漏极电极23的端部。图3所示的例子中，在半导体层22的一方的端部搭载有源极电极21的端部，在半导体层22的另一方的端部搭载有漏极电极23的端部。半导体层22在从基板31的法线观察下，设置在与栅极电极20重叠的位置。
半导体层22可由氧化物半导体或硅系的半导体形成。氧化物半导体例如也可包含以铟(Indium)、镓(gallium)、锌和氧为主成分的In-Ga-Zn-O系的半导体。In-Ga-Zn-O系的半导体也可包含结晶质部分。关于氧化物半导体的具体例，将于以下说明。
以覆盖源极电极21、半导体层22、及漏极电极23的方式，形成有作为绝缘层的第一钝化膜33。
在本实施方式中，源极线Si形成于与源极电极21不同层。即，源极电极21如上所述形成在栅极绝缘膜32上，而源极线Si如图5所示形成在第一钝化膜33上。
在第一钝化膜33上，依序层压光电二极管4的下部电极41、半导体膜42及上部电极43。下部电极41以夹着第一钝化膜33的方式形成在与源极电极21、半导体层22及漏极电极23不同层。下部电极41的一部分隔着第一钝化膜33而与漏极电极23相对向。
在第一钝化膜33形成有接触孔CH1，该接触孔CH1用于电连接下部电极41和漏极电极23。即，下部电极41通过接触孔CH1而与漏极电极23电连接。
从基板31的法线方向观察到的接触孔CH1的面积，小于下部电极41的面积。相对于此，也可将从基板31的法线方向观察到的接触孔CH1的面积设成与下部电极41的面积相同程度或较大。于该情形，能够使下部电极41形成在与源极电极21、半导体层22及漏极电极23相同层。于该情形，下部电极41能够形成作为与漏极电极23一体形成的导电体。
在下部电极41上形成有与下部电极41相接的半导体膜42。在半导体膜42上形成有上部电极43。即，上部电极43隔着半导体膜42而与下部电极41相对向。在上部电极43上形成有偏压线8。
半导体膜42可为依序层压n型(n+)半导体层、i型半导体层、及p型(p+)半导体层而成的结构。作为这些半导体层，例如可使用非晶硅(amorphous silicon)。上部电极43例如可为ITO、IZO、ZnO、SnO等的透明电极。
以覆盖第一钝化膜33及光电二极管4的一部分的方式，形成有作为绝缘层的第二钝化膜34。在第二钝化膜34上形成有作为绝缘层的平坦化膜35。
本实施方式中，在相邻的二个源极线S之间，如图4所示，栅极线Gj成为三层构造。具体而言，以覆盖栅极线Gj的方式形成栅极绝缘膜32，在栅极绝缘膜32上形成第一扩张导电膜51。此外，以覆盖第一扩张导电膜51的方式形成第一钝化膜33，在第一钝化膜33上形成第二扩张导电膜52。
在栅极绝缘膜32形成有接触孔CH2。第一扩张导电膜51通过接触孔CH2连接栅极线Gj。另外，从基板31的法线方向观察到的接触孔CH2的面积，小于第一扩张导电膜51的面积，但也可设成与第一扩张导电膜51的面积相同程度或较大。
在第一钝化膜33形成有接触孔CH3。第二扩张导电膜52通过接触孔CH3而与第一扩张导电膜51连接。另外，从基板31的法线方向观察到的接触孔CH3的面积，小于第二扩张导电膜52的面积，但也可设成为与第二扩张导电膜52的面积相同程度或较大。
如图2所示，第一扩张导电膜51及第二扩张导电膜52设置在相邻的二个源极线S之间。第一扩张导电膜51及第二扩张导电膜52的于第二方向(纵方向)的宽度，可设成与栅极线Gj相同宽度。但是，第一扩张导电膜51及第二扩张导电膜52的于第二方向(纵方向)的宽度，也可较栅极线Gj的宽度小、或较大。如图2所示，第一扩张导电膜51及第二扩张导电膜52未与栅极线Gj以外的电性部件电连接。
在栅极线Gj的至少一部分，于栅极线Gj上层压第一扩张导电膜51及第二扩张导电膜52，使栅极线Gj成为层压构造，由此可在不增加从基板31的法线方向观察到的布线面积之下，使栅极线Gj的电阻变小。
另外，栅极线Gj、第一扩张导电膜51及第二扩张导电膜52的配置位置及层压顺序，并不限定为图4所示的结构。因此，也可为在栅极线Gj下方配置第一扩张导电膜51及第二扩张导电膜52的结构，也可为以夹着栅极线Gj的方式配置第一扩张导电膜51及第二扩张导电膜52的结构。
此外，本实施方式中，在相邻的二条栅极线G之间，如图5所示，源极线Si成为二层构造。具体而言，在栅极绝缘膜32上形成有扩张导电膜61。此外，以覆盖扩张导电膜61的方式形成有第一钝化膜33，在第一钝化膜33上形成有源极线Si。
在第一钝化膜33形成有接触孔CH4。源极线Si通过接触孔CH4而与扩张导电膜61连接。另外，从基板31的法线方向观察到的接触孔CH4的面积，小于源极线Si的面积，但也可设成为与源极线Si的面积相同程度或较大。
如图2所示，扩张导电膜61设置在相邻的二个栅极线G之间。扩张导电膜61的于第一方向(横方向)的宽度，可设成与源极线Si相同宽度。但是，扩张导电膜61的于第一方向(横方向)的宽度，也可较源极线Si的宽度小、或较大。如图2所示，扩张导电膜61未与源极线Si以外的电性部件电连接。
在源极线Si的至少一部分，于源极线Si下形成扩张导电膜61，使源极线Si成为层压构造，由此可在不增加从基板31的法线方向观察到的布线面积之下，使源极线Si的电阻变小。
另外，源极线Si及扩张导电膜61的配置位置及层压顺序，并不限定为图5所示的结构。因此，也可为在源极线Si上配置扩张导电膜61的结构。
图6为栅极线Gj与源极线Si交叉的部分的剖面图。如上所述，栅极线Gj形成于基板31上，扩张导电膜61形成于栅极绝缘膜32上，源极线Si形成于第一钝化膜33上。扩张导电膜61形成于较栅极线Gj更上层，但如图6所示，于栅极线Gj与源极线Si交叉的部分，未形成于栅极线Gj上。由此，在栅极线Gj与源极线Si交叉的部分，能够通过栅极绝缘膜32和第一钝化膜33来确保栅极线Gj与源极线Sj之间的距离，因此能够抑制栅极线Gj与源极线Sj之间的电容。
此外，如图2所示，于栅极线Gj与源极线Si交叉的部分，与其以外的部分相比，栅极线Gj的宽度小。同样地，于栅极线Gj与源极线Si交叉的部分，与其以外的部分相比，源极线Si的宽度小。由此，与不使栅极线Gj及源极线Si的宽度变小的结构相比，能够抑制栅极线Gj与源极线Si交叉的部分中的栅极线Gj与源极线Si之间的电容。
图7及图8为表示本实施方式中的光电传感器基板的制造步骤的例子的图。于图7及图8中，从左边起依序示出形成栅极线G的部分的剖面图、栅极线G与源极线S交叉的部分的剖面图、形成源极线S的部分的剖面图、及形成TFT2与光电二极管4的部分的剖面图。
<基板>
基板31例如为玻璃基板、硅基板、具有耐热性的塑料(plastic)基板或树脂基板等。作为塑料基板或树脂基板，例如可使用聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、压克力、聚酰亚胺等。
<栅极线、栅极电极的形成>
在基板31上形成栅极线G及栅极电极20(参照图7(a))。栅极线G及栅极电极20在基板31上，例如通过形成100～500nm膜厚的导电膜而形成。作为导电膜可适当地使用如铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属、或其合金、或者其金属氮化物。此外，也可以以层压这些多个层的方式形成。
作为一例子，在利用溅射装置(sputtering equipment)堆积膜厚370nm的钨(W)、膜厚50nm的氮化钽(TaN)后，采用光刻法(photolithography method)和干蚀刻法(dryetching method)加工成所希望的图案，由此形成栅极线G和栅极电极20。
<栅极绝缘膜的形成>
接下来，以覆盖基板31、栅极线G和栅极电极20的方式，形成栅极绝缘膜32(参照图7(b))。此处，以二层的层压结构的方式形成栅极绝缘膜32。栅极绝缘膜32例如可适当地使用氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiOxNy)(x＞y)、氮氧化硅(SiNxOy)(x＞y)等。为了防止来自基板31的杂质等扩散，优选为：作为下层侧的栅极绝缘膜32，可使用氮化硅(SiNx)、氮氧化硅(SiNxOy)(x＞y)等来形成，作为上层侧的栅极绝缘膜32，可使用氧化硅(SiOx)、氧化氮化硅(SiOxNy)(x＞y)等来形成。也可使氩气等的稀有气体元素包含于反应气体以混入绝缘膜中。由此，能够以低的成膜温度来形成栅极漏电流(leakage current)少的致密的绝缘膜。
作为一例，例如通过利用CVD(chemical vapor deposition：化学气相沉积)装置连续地堆积325nm的SiN、10nm的SiO2而形成栅极绝缘膜32。
<半导体层的形成>
接下来，在栅极绝缘膜32上形成半导体层22(参照图7(b))。半导体层22例如包含例如In-Ga-Zn-O系的半导体(以下，简称为「In-Ga-Zn-O系半导体」)。此处，In-Ga-Zn-O系半导体为In(铟)、Ga(镓)、Zn(锌)的三元氧化物，In、Ga及Zn的比例(组成比)并不特别限定，例如包括In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。半导体层22例如也可包含InGaO3(ZnO)5。
具有In-Ga-Zn-O系半导体层的TFT，由于具有高流动性(与非晶硅(a-Si)TFT相比，超出20倍)及低漏电流(与a-SiTFT相比，不到百分之一)，因此适合用作为驱动TFT及像素TFT。具有In-Ga-Zn-O系半导体层的TFT，由于具有高流动性，因此能实现TFT的小型化。若使用具有In-Ga-Zn-O系半导体层的TFT，则例如能够大幅减少装置的消耗电力及/或使装置的解析度提高。
In-Ga-Zn-O系半导体可为非晶质(amorphous)，也可为包含结晶质部分。作为结晶质In-Ga-Zn-O系半导体，优选为c轴大致垂直于层表面的结晶质In-Ga-Zn-O系半导体。如所述的In-Ga-Zn-O系半导体的结晶构造，例如公开于日本特开2012-134475号公报。于本说明书中援用(incorporated by reference)日本特开2012-134475号公报的所有公开内容以为参考用。
半导体层22也可包括其他的氧化物半导体以代替In-Ga-Zn-O系半导体。例如也可包含Zn-O系半导体(ZnO)、In-Zn-O系半导体(IZO(注册商标))、Zn-Ti-O系半导体(ZTO)、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Sn-Zn-O系半导体(例如，In2O3-SnO2-ZnO)、In-Ga-Sn-O系半导体等。
Zn-O系半导体例如包括在ZnO中不添加任何杂质元素的半导体，或者在ZnO中添加有杂质的半导体。Zn-O系半导体例如包括添加有第1族元素、第13族元素、第14族元素、第15族元素或第17族元素等中的一种或者多种的杂质元素的半导体。Zn-O系半导体例如包括氧化镁锌(MgxZn1-xO)或氧化镉锌(CdxZn1-xO)。Zn-O系半导体可为非晶质(amorphous)，也可为多结晶，又也可为混合非晶质状态及多结晶状态的微晶(microcrystal)状态。
半导体层22也可包括其他的半导体以代替氧化物半导体。例如，也可包括非晶硅、多结晶硅、低温多晶硅等。
半导体层22的厚度，例如为30nm～100nm。此处，作为一例子，在通过溅射法形成半导体膜后，通过包含使用有抗蚀剂掩模(resist mask)的蚀刻的光刻处理(photolithography process)而加工成规定的形状(图案)，形成半导体层22。
<接触孔CH2的形成>
接下来，通过包含使用有抗蚀剂掩模的蚀刻的光刻处理，在栅极绝缘膜32形成接触孔CH2，该接触孔CH2用于连接栅极线G与以下所述的步骤中形成的第一扩张导电膜51(参照图7(c))。
<源极电极/漏极电极、扩张导电膜的形成>
接下来，在栅极绝缘膜32及半导体层22上形成导电膜，且通过包含使用有抗蚀剂掩模的蚀刻的光刻处理来加工成规定的形状(图案)，形成源极电极21、漏极电极23、第一扩张导电膜51、及扩张导电膜61(参照图7(d))。第一扩张导电膜51形成为通过接触孔CH2与栅极线G连接。作为导电膜，可适当地使用例如铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等的金属或其合金、或者其金属氮化物。此外，也可以以层压这些多个层的方式形成。
作为一例子，可在依序以溅射的方式形成膜厚100nm的钛(Ti)、膜厚300nm的铝(Al)、及膜厚30nm的钛(Ti)后，采用光刻法和干蚀刻法而加工成所希望的图案。由此形成TFT2。
<第一钝化膜的形成>
以覆盖源极电极21、半导体层22、漏极电极23、第一扩张导电膜51、及扩张导电膜61的方式，形成第一钝化膜33(参照图7(e))。第一钝化膜33的厚度，例如为200～600nm。第一钝化膜33可采用等离子体CVD法(plasma CVD method)或溅射法等的薄膜形成法，使用氮化硅、氧化硅、氮氧化硅、氧化氮化硅等的绝缘性材料来形成。另外，第一钝化膜33并不限于单层，可为二层以上。此外，也可对基板整面进行热处理。
其后，通过包含使用有抗蚀剂掩模的蚀刻的光刻处理，在第一钝化膜33形成接触孔CH1、接触孔CH3、及接触孔CH4(参照图7(e))。接触孔CH1用于连接漏极电极23和以下所述的步骤中形成的下部电极41。接触孔CH3用于连接第一扩张导电膜51和以下所述的步骤中形成的第二扩张导电膜52。接触孔CH4用于连接扩张导电膜61和以下所述的步骤中形成的源极线S。
<下部电极、扩张导电膜的形成>
接下来，在第一钝化膜33上形成导电膜，且通过包含使用有抗蚀剂掩模的蚀刻的光刻处理而加工成规定的形状(图案)，形成下部电极41、第二扩张导电膜52、及源极线S(参照图7(f))。作为导电膜，可适当地使用例如铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等的金属或其合金、或者其金属氮化物。此外，也可以以层压这些多个层的方式形成。
下部电极41形成为通过接触孔CH1与漏极电极23连接。第二扩张导电膜52形成为通过接触孔CH3与第一扩张导电膜51连接。源极线S形成为通过接触孔CH4与扩张导电膜61连接。
作为一例子，可在依序以溅射的方式形成膜厚100nm的钛(Ti)、膜厚300nm的铝(Al)、及膜厚30nm的钛(Ti)后，采用光刻法和干蚀刻法而加工成所希望的图案。
<光电二极管的半导体膜及上部电极的形成>
接下来，以覆盖第一钝化膜33及下部电极41的方式，在基板31的整面例如通过CVD法形成n型半导体层、i型半导体层及p型半导体层。这些的半导体层为用于形成半导体膜42。其后，在包含通过溅射法形成半导体膜42的区域的区域形成IZO或ITO等的透明导电材料。透明导电材料为用于上部电极43的导电体。其后，通过光刻处理及干蚀刻法而加工成规定的形状(图案)，由此形成半导体膜42及上部电极43(参照图8(a))。由此，形成层压下部电极41、半导体膜42及上部电极43而成的光电二极管4。
此处，半导体膜42的n型半导体层，例如由非晶质硅(amorphous silicon：a-Si)构成，形成n+区域。该n型半导体层的厚度例如为40nm～50nm左右。i型半导体层为导电性低于n型半导体层及p型半导体层的半导体层，例如为未掺杂(non-doped)的本征半导体层(intrinsic semiconductor layer)，例如由非晶质硅(a-Si)构成。该i型半导体层的厚度例如为500nm～1500nm左右，而厚度越大则越能提高感光度。p型半导体层例如由非晶质硅(a-Si)构成，形成p+区域。该p型半导体层的厚度例如为10nm～50nm左右。另外，p型半导体层也可通过离子淋浴掺杂(ion shower doping)方法或离子注入方法，在i型半导体层的上层部注入硼(B)而形成。
<第二钝化膜的形成>
接下来，以覆盖TFT2上、及光电二极管4的侧面及上面的端部的方式，形成第二钝化膜34(参照图8(b))。第二钝化膜34的材料及形成方法，可与第一钝化膜33的材料及形成方法相同。第二钝化膜34的厚度，例如为100～200nm。
<平坦化膜的形成>
其后，在第二钝化膜34上的整面形成平坦化膜。例如，使用感光性树脂作为形成平坦化膜的材料。由此，可在不使用光阻剂(photoresist)之下，通过加工成所希望的图案而形成平坦化膜35(参照图8(c))，该平坦化膜35以与光电二极管4的形成区域对应的方式形成有开口部。平坦化膜35的厚度例如为2～3μm。
<偏压线的形成>
接下来，在平坦化膜35的开口部内形成导电膜，通过包含使用有抗蚀剂掩模的蚀刻的光刻处理而加工成规定的形状(图案)，形成偏压线8(参照图8(d))。作为导电膜，例如可使用铝(Al)、钼(Mo)、钛(Ti)等的金属。作为一例子，可通过膜厚50nm的钛(Ti)、膜厚300nm的铝(Al)、及膜厚33nm的钛(Ti)形成偏压线8。
其后，优选为在基板整面形成用于保护光电传感器基板10的保护膜(不图示)。
<变形例1>
图9是在变形例1的结构中，表示从与光电传感器基板10垂直的方向观察的情形时的传感器部1的结构例的图。图10为图9的X-X线的剖面图。
变形例1的结构与第一实施方式的结构不同的地方为第一扩张导电膜51A的形状。第一实施方式中，第一扩张导电膜51仅设置在相邻的源极线S之间，但变形例1的结构中的第一扩张导电膜51A以与栅极线G相同地，于第一方向(横方向)延伸。
图9所示的结构例中，在栅极线Gj与源极线Si交叉的部分，与其以外的部分相比，第一扩张导电膜51A的宽度窄。由此，与不使第一扩张导电膜51A的宽度变窄的结构相比，能够在栅极线Gj与源极线Si交叉的部分，抑制和第一扩张导电膜51A连接的栅极线Gj与源极线Si之间的电容。
根据变形例1的结构，第一扩张导电膜51A在与栅极线G不同层形成为与栅极线G平行。即，不仅在栅极线G的一部分，在所有的部分成为层压构造，因此能够使栅极线G的电阻更为减少。
<变形例2>
图11是在变形例2的结构中，表示从与光电传感器基板10垂直的方向观察的情形时的传感器部1的结构例的图。图12为图11的XⅡ-XⅡ线的剖面图。
变形例2的结构与第一实施方式的结构不同的地方为扩张导电膜61A的形状。第一实施方式中，扩张导电膜61仅设置在相邻的栅极线G之间，但变形例2的结构中的扩张导电膜61A以与源极线S相同地，于第二方向(纵方向)延伸。
图11所示的结构例中，在栅极线Gj与源极线Si交叉的部分，与其以外的部分相比，扩张导电膜61A的宽度窄。由此，与不使扩张导电膜61A的宽度变窄的结构相比，能够在栅极线Gj与源极线Si交叉的部分，抑制和扩张导电膜61A连接的源极线Si与栅极线Gj之间的电容。
根据变形例2的结构，扩张导电膜61A在与源极线S不同层形成为与源极线S平行。即，不仅在源极线S的一部分，在所有的部分成为层压构造，因此能够使源极线S的电阻更为减少。
<变形例3>
图13是在变形例3的结构中，表示TFT2的结构的剖面图。但是，图13中省略第二钝化膜34及平坦化膜35。图14是在变形例3的结构中，栅极线Gj与源极线Si交叉的部分的剖面图。
变形例3的结构中，在半导体层22上设有蚀刻阻挡(Etch Stopper)膜131。蚀刻阻挡膜131例如可由SiO2形成。通过设置蚀刻阻挡膜131，能够在通过蚀刻形成源极电极21及漏极电极23时，防止半导体层22被蚀刻。
<变形例4>
第一实施方式中，TFT2为底栅极式。变形例4的结构中，TFT2为顶栅极(top gate)式。
图15是在变形例4的结构中，表示从与光电传感器基板10垂直的方向观察的情形时的传感器部1的结构例的图。图16为图15的ⅩⅥ-ⅩⅥ线的剖面图。图17为图15的ⅩⅦ-ⅩⅦ线的剖面图。图18为图15的ⅩⅧ-ⅩⅧ线的剖面图。图19为图15的ⅩⅨ-ⅩⅨ线的剖面图。以下，主要针对与第一实施方式不同的结构部分进行说明。
如图16所示，在基板31上配置源极电极21、半导体层22、及漏极电极23。以覆盖源极电极21、半导体层22、及漏极电极23的方式，设有作为绝缘层的栅极绝缘层32A。
栅极电极20A配置于栅极绝缘膜32A上。此外，在栅极绝缘膜32A上依序层压下部电极41、半导体膜42、及上部电极43。即，栅极电极20A与下部电极41设置于相同层。
以覆盖栅极电极20A与光电二极管4的侧面及上面的端部的方式，形成作为绝缘层的钝化膜34A。在钝化膜34A上形成有平坦化膜35。
如图17所示，栅极线Gj形成于基板31上。以覆盖栅极线Gj的方式形成栅极绝缘膜32A，在栅极绝缘膜32A上形成扩张导电膜151。在栅极绝缘膜32A形成有接触孔CH170。扩张导电膜151通过接触孔CH170与栅极线Gj连接。
扩张导电膜151形成于相邻的二个源极线S之间。即，在相邻的二个源极线S之间，栅极线Gj成为二层构造。
也在变形例4的结构中，于相邻的二个栅极线G之间，如图18所示，源极线Si成为二层构造。具体而言，在基板31上形成有扩张导电膜61。扩张导电膜61形成于相邻的二个栅极线G之间。此外，以覆盖扩张导电膜61的方式形成栅极绝缘膜32A，于栅极绝缘膜32A上形成源极线Si。
另外，图16～图19表示具有顶栅极式的TFT的光电传感器基板的一结构例。因此，栅极线Gj及扩张导电膜151的配置位置及层压顺序并不限定为图17所示的结构。此外，源极线Si及扩张导电膜61的配置位置及层压顺序并不限定为图18所示的结构。
(X射线图像检测装置的适用例)
图20是表示将图1所示的光电传感器基板10应用于X射线图像检测装置的情形时的结构例的图。图20示出与光电传感器基板10的基板垂直的面中的层结构。在与光电传感器基板10的传感器区域重叠的位置，设有闪烁体(scintillator)层13。闪烁体层13例如可由用于将X射线转换成可见光的荧光体形成。作为荧光体的例子，可例举碘化铯(CsI)等。闪烁体层13可通过黏贴或蒸镀等的直接成膜方式形成于光电传感器基板10的表面。可在闪烁体层13上设置覆盖闪烁体层13的保护层14。可通过该结构来实现X射线图像的平面检测器(FPD：flat panel detector)。
在光电传感器基板10的端子部T，通过布线12连接电子器件11。电子器件11例如为半导体芯片，可包含用于处理往传感器部1的信号或来自传感器部1的信号的电路。另外，与端子部T连接的电路，并不限于以如所述的半导体芯片安装的方式。电路可例如通过COG(Chip on glass：将芯片固定于玻璃的技术)等而安装在光电传感器基板10上，也可形成在与端子部T连接的FPC(flexible printed circuits：柔性印刷电路板)。
如所述，具备光电传感器基板、和以重叠于光电传感器基板的方式配置的波长转换层的X射线图像检测装置，也包含在本发明的实施方式中。
以上，上述的实施方式及变形例只不过是用于实施本发明的示例。因此，本发明并不限定于上述的实施方式及变形例，可在不脱离其旨趣的范围内适当地改变上述的实施方式及变形例并加以实施。
例如，在上述的实施方式中，虽举出以在有源矩阵基板上配置有光电二极管4的光电传感器基板为例进行了说明，但也可为不具备光电二极管4的有源矩阵基板。如所述的有源矩阵基板可使用于例如液晶显示器或有机EL显示器等的显示装置中。
第一实施方式中，栅极线G虽为三层构造，但也可为二层构造，又也可为四层以上的构造。此外，源极线S虽为二层构造，但也可为三层以上的构造。进一歩地，也可为仅将栅极线G及源极线S中的任一方，通过绝缘层的接触孔而与扩张导电膜连接的层压构造。
光电二极管4也可与多个(2或3个以上)TFT连接。例如，作为半导体层的材料而使用氧化物半导体的TFT，由于具有高流动性，因此也可用作为放大电路(例如源极随耦器(Source Follower)电路(漏极接地电路))的TFT。可于一个像素配置多个TFT以形成放大电路。
此外，各传感器部1也可进一步具有存储电容(CS)(不图示)。例如，光电二极管4也可与TFT及存储电容连接。可为就每一个像素配置至少一个TFT、光电二极管和存储电容的结构。
上述实施方式中，光电二极管4以PIN构造的半导体层形成，但光电二极管4也可为例如PN型或肖特基(Schottky)型。此外，使用于光电二极管4的半导体，并不限于非晶硅。此外，光电转换器件也可为MIS型传感器。
附图标记的说明
1：传感器部
10：光电传感器基板
2：TFT(晶体管的一例)
20、20A：栅极电极
21：源极电极
22：半导体层
23：漏极电极
31：基板
34：第二钝化膜
34A：钝化膜
35：平坦化膜
41：下部电极
42：半导体膜
43：上部电极
4：光电二极管(光电转换器件的一例)
51、51A、52、61、61A、151：扩张导电膜
S：源极线
G：栅极线

Claims (6)

1.一种有源矩阵基板，其特征在于，具备：
基板、
配置于所述基板且于第一方向延伸的多条第一布线、
配置于所述基板且于与所述第一方向不同的第二方向延伸的多条第二布线、
与所述第一布线和所述第二布线的各交点对应地配置且与所述第一布线及所述第二布线连接的晶体管、
绝缘层、及
扩张导电膜；
所述第一布线及所述第二布线的至少一方的布线，通过设置在所述绝缘层的接触孔与所述扩张导电膜连接并成为层压构造；
所述扩张导电膜包含第一布线用扩张导电膜、及第二布线用扩张导电膜；
所述第一布线与所述第一布线用扩张导电膜连接；
所述第二布线与所述第二布线用扩张导电膜连接；
所述第一布线用扩张导电膜，包含与所述第一布线连接的第一布线用第一扩张导电膜、及配置在与所述第一布线用第一扩张导电膜不同层且与所述第一布线用第一扩张导电膜连接的第一布线用第二扩张导电膜；
在从与所述基板垂直的方向观察的情况下，所述第一布线用第一扩张导电膜及所述第一布线用第二扩张导电膜，与所述第一布线平行地沿着 所述第一方向，以与所述第一布线重叠的方式延伸存在；
在从与所述基板垂直的方向观察的情况下，所述第二布线用扩张导电膜，与所述第二布线平行地沿着所述第二方向，以与所述第二布线重叠的方式延伸存在。
2.如权利要求1所述的有源矩阵基板，其特征在于，
所述第一布线用第一扩张导电膜设置在与所述第二布线用扩张导电膜相同层；
所述第一布线用第二扩张导电膜设置在与所述第二布线相同层。
3.如权利要求1或2所述的有源矩阵基板，其特征在于，
所述第一布线用扩张导电膜配置在相邻的二个所述第二布线之间；
所述第二布线用扩张导电膜配置在相邻的二个所述第一布线之间。
4.如权利要求3所述的有源矩阵基板，其特征在于，
在所述绝缘层，包含覆盖所述晶体管的钝化膜、及以夹着所述钝化膜的方式设置在与所述晶体管相反侧的平坦化膜；
从与所述基板垂直的方向观察，在所述第一布线与所述第二布线交叉的部分，于所述第一布线和所述第二布线之间，配置有所述钝化膜及所述平坦化膜。
5.如权利要求1或2所述的有源矩阵基板，其特征在于，
所述晶体管具有栅极电极、栅极绝缘膜、设置在夹着所述栅极电极与所述栅极绝缘膜而相对向的位置的半导体层、以及与所述半导体层连接且于与所述基板平行的方向彼此相对向设置的漏极电极及源极电极；
所述晶体管的栅极电极设置在所述栅极绝缘膜与所述基板之间。
6.如权利要求1或2所述的有源矩阵基板，其特征在于，
进一歩具备光电转换器件，该光电转换器件以和所述第一布线与所述第二布线的各交点对应的方式配置，且与所述晶体管连接。
CN201680032280.1A 2015-06-04 2016-06-02 有源矩阵基板 Active CN107636840B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015114062 2015-06-04
JP2015-114062 2015-06-04
PCT/JP2016/066363 WO2016195001A1 (ja) 2015-06-04 2016-06-02 アクティブマトリクス基板

Publications (2)

Publication Number Publication Date
CN107636840A CN107636840A (zh) 2018-01-26
CN107636840B true CN107636840B (zh) 2021-02-19

Family

ID=57441316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680032280.1A Active CN107636840B (zh) 2015-06-04 2016-06-02 有源矩阵基板

Country Status (3)

Country Link
US (1) US10367009B2 (zh)
CN (1) CN107636840B (zh)
WO (1) WO2016195001A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861898B2 (en) * 2017-03-16 2020-12-08 Sharp Kabushiki Kaisha Imaging device and X-ray imaging device
CN107104108B (zh) * 2017-05-19 2020-08-21 京东方科技集团股份有限公司 一种阵列基板及其制作方法、平板探测器及影像设备
WO2019013189A1 (ja) * 2017-07-12 2019-01-17 シャープ株式会社 撮像パネル及びその製造方法
JP2019070744A (ja) * 2017-10-10 2019-05-09 三菱電機株式会社 液晶表示装置
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR20210070780A (ko) * 2019-12-05 2021-06-15 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법
JP2022167161A (ja) * 2021-04-22 2022-11-04 シャープディスプレイテクノロジー株式会社 Ｘ線撮像パネル及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1743935A (zh) * 2004-09-03 2006-03-08 三星电子株式会社 显示器件的基板和具有其的液晶显示器件及其制造方法
CN102682697A (zh) * 2011-03-10 2012-09-19 精工爱普生株式会社 电光学装置以及电子设备
CN103730533A (zh) * 2012-10-12 2014-04-16 Nlt科技股份有限公司 光电转换设备、其制造方法以及x光图像检测器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160904A (ja) 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP3916823B2 (ja) 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
JP2001312222A (ja) 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US7161226B2 (en) 2003-10-20 2007-01-09 Industrial Technology Research Institute Multi-layered complementary wire structure and manufacturing method thereof
JP4578329B2 (ja) * 2005-06-03 2010-11-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7638371B2 (en) 2006-03-07 2009-12-29 Industrial Technology Research Institute Method for manufacturing thin film transistor display array with dual-layer metal line
JP5330779B2 (ja) * 2008-09-10 2013-10-30 三菱電機株式会社 光電変換装置、及びその製造方法
JP2010118597A (ja) * 2008-11-14 2010-05-27 Nec Electronics Corp 半導体装置
JP2011017755A (ja) 2009-07-07 2011-01-27 Seiko Epson Corp アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電子機器および電子機器の製造方法
TWI588910B (zh) * 2011-11-30 2017-06-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6244802B2 (ja) * 2013-10-11 2017-12-13 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1743935A (zh) * 2004-09-03 2006-03-08 三星电子株式会社 显示器件的基板和具有其的液晶显示器件及其制造方法
CN102682697A (zh) * 2011-03-10 2012-09-19 精工爱普生株式会社 电光学装置以及电子设备
CN103730533A (zh) * 2012-10-12 2014-04-16 Nlt科技股份有限公司 光电转换设备、其制造方法以及x光图像检测器

Also Published As

Publication number Publication date
US10367009B2 (en) 2019-07-30
US20180138205A1 (en) 2018-05-17
CN107636840A (zh) 2018-01-26
WO2016195001A1 (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
CN107636840B (zh) 有源矩阵基板
US9985061B2 (en) Light detection device with integrated photodiode and thin film transistor
US10276611B2 (en) Photosensor substrate
EP2919269B1 (en) Photosensor arrays for detection of radiation and process for the preparation thereof
US10141357B2 (en) Photosensor substrate
US10353082B2 (en) Imaging panel and X-ray imaging device
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
US9780140B2 (en) X-ray image sensor substrate
CN107851667B (zh) 有源矩阵基板
CN110783353B (zh) 摄像面板
CN110164884B (zh) 有源矩阵基板、具备其的x射线摄像面板及其制造方法
US10707251B2 (en) Array substrate for digital X-ray detector, and digital X-ray detector including the same
CN110100311B (zh) 摄像面板及其制造方法
US20210111218A1 (en) Imaging panel and method for manufacturing same
US20190170884A1 (en) Imaging panel and method for producing same
US10535692B2 (en) Imaging panel and X-ray imaging device including same
WO2015163288A1 (ja) 光検出装置
KR102598757B1 (ko) 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
CN110854143B (zh) 有源矩阵基板及x射线摄像面板
US20180097027A1 (en) Imaging panel and x-ray imaging device including same
JP2022174451A (ja) 光電変換パネル
CN111668244A (zh) 摄像面板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant