WO2016002612A1 - 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム - Google Patents

撮像パネル及び当該撮像パネルを備えるｘ線撮像システム Download PDF

Info

Publication number
WO2016002612A1
WO2016002612A1 PCT/JP2015/068305 JP2015068305W WO2016002612A1 WO 2016002612 A1 WO2016002612 A1 WO 2016002612A1 JP 2015068305 W JP2015068305 W JP 2015068305W WO 2016002612 A1 WO2016002612 A1 WO 2016002612A1
Authority
WO
WIPO (PCT)
Prior art keywords
imaging panel
semiconductor layer
film transistor
thin film
photoelectric conversion
Prior art date
Application number
PCT/JP2015/068305
Other languages
English (en)
French (fr)
Inventor
森　重恭
一秀 冨安
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/321,142 priority Critical patent/US10411059B2/en
Publication of WO2016002612A1 publication Critical patent/WO2016002612A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/42—Arrangements for detecting radiation specially adapted for radiation diagnosis
    • A61B6/4208—Arrangements for detecting radiation specially adapted for radiation diagnosis characterised by using a particular type of detector
    • A61B6/4216—Arrangements for detecting radiation specially adapted for radiation diagnosis characterised by using a particular type of detector using storage phosphor screens
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/42—Arrangements for detecting radiation specially adapted for radiation diagnosis
    • A61B6/4208—Arrangements for detecting radiation specially adapted for radiation diagnosis characterised by using a particular type of detector
    • A61B6/4233—Arrangements for detecting radiation specially adapted for radiation diagnosis characterised by using a particular type of detector using matrix detectors

Definitions

  • the present invention relates to an imaging panel and an X-ray imaging system, and more particularly to an imaging panel that generates an image based on scintillation light obtained from X-rays that have passed through a subject, and an X-ray imaging system that includes the imaging panel. .
  • X-ray imaging system that captures an image using an imaging panel including a plurality of pixel units is known.
  • X-ray imaging systems include a direct conversion method and an indirect conversion method.
  • irradiated X-rays are converted into electric charges by an X-ray conversion film made of amorphous selenium (a-Se).
  • the converted charge is accumulated in a capacitor included in the pixel portion.
  • the accumulated charge is read by operating a thin film transistor included in the pixel portion.
  • An image signal is generated based on the read charge.
  • An image is generated based on the image signal.
  • the irradiated X-rays are converted into scintillation light by a scintillator.
  • the scintillation light is converted into electric charge by a photoelectric conversion element provided in the pixel portion.
  • the converted charge is read by operating a thin film transistor included in the pixel portion.
  • An image signal is generated based on the read charge.
  • An image is generated based on the image signal.
  • An object of the present invention is to realize a stable operation of a thin film transistor in an imaging panel used in an indirect conversion type X-ray imaging system.
  • the imaging panel generates an image based on scintillation light obtained from X-rays that have passed through a subject.
  • the imaging panel includes a substrate, a thin film transistor, a photoelectric conversion element, and a bias wiring.
  • the thin film transistor is formed on the substrate.
  • the photoelectric conversion element is connected to the thin film transistor and irradiated with scintillation light.
  • the bias wiring is connected to the photoelectric conversion element, and applies a voltage that provides a reverse bias to the photoelectric conversion element.
  • the thin film transistor includes a semiconductor active layer and a gate electrode.
  • the gate electrode is formed between the substrate and the semiconductor active layer.
  • the bias wiring includes a portion that overlaps the gate electrode and the semiconductor active layer when viewed from the irradiation direction of the scintillation light.
  • FIG. 1 is a schematic diagram showing a schematic configuration of an X-ray imaging system according to a first embodiment of the present invention. It is a schematic diagram which shows arrangement
  • 3 is an equivalent circuit of a pixel portion.
  • FIG. 5 is a cross-sectional view illustrating a schematic configuration of a pixel portion, which is a cross-sectional view taken along line AA in FIG. It is a top view which shows schematic structure of a pixel part.
  • 3 is a timing chart showing a relationship between an X-ray irradiation period and a potential of each gate electrode in the first embodiment. It is sectional drawing which shows schematic structure of the pixel part in the 2nd Embodiment of this invention.
  • Timing chart which shows the relationship between the irradiation period of the X-ray in 2nd Embodiment, and the electric potential of each gate electrode. It is sectional drawing which shows schematic structure of the pixel part in the 3rd Embodiment of this invention. It is the equivalent circuit of the pixel part in 3rd Embodiment. It is a timing chart which shows the relationship between the irradiation period of the X-ray in 3rd Embodiment, and the electric potential of each gate electrode. It is sectional drawing which shows schematic structure of the pixel part in the 4th Embodiment of this invention. It is a timing chart which shows the relationship between the irradiation period of the X-ray in 4th Embodiment, and the electric potential of each gate electrode.
  • the imaging panel generates an image based on scintillation light obtained from X-rays that have passed through a subject.
  • the imaging panel includes a substrate, a thin film transistor, a photoelectric conversion element, and a bias wiring.
  • the thin film transistor is formed on the substrate.
  • the photoelectric conversion element is connected to the thin film transistor and irradiated with scintillation light.
  • the bias wiring is connected to the photoelectric conversion element, and applies a voltage that provides a reverse bias to the photoelectric conversion element.
  • the thin film transistor includes a semiconductor active layer and a gate electrode.
  • the gate electrode is formed between the substrate and the semiconductor active layer.
  • the bias wiring includes a portion that overlaps the gate electrode and the semiconductor active layer when viewed from the irradiation direction of the scintillation light.
  • the semiconductor active layer can be shielded from light by the bias wiring. Therefore, it becomes difficult for scintillation light to enter the semiconductor active layer. As a result, the characteristics of the thin film transistor are hardly deteriorated. Therefore, stable operation of the thin film transistor can be realized.
  • the bias wiring includes a portion overlapping the gate electrode. Therefore, this portion can be used as the second gate electrode (back gate electrode). As a result, the operating characteristics of the thin film transistor can be changed by appropriately setting the voltage applied to the back gate electrode.
  • the thin film transistor includes a drain electrode.
  • the drain electrode is connected to the photoelectric conversion element.
  • the photoelectric conversion element includes an n-type semiconductor layer, an intrinsic semiconductor layer, and a p-type semiconductor layer.
  • the n-type semiconductor layer is formed in contact with the drain electrode.
  • the intrinsic semiconductor layer is formed in contact with the n-type semiconductor layer.
  • the p-type semiconductor layer is formed in contact with the intrinsic semiconductor layer.
  • the bias wiring makes the potential of the p-type semiconductor layer lower than the potential of the n-type semiconductor layer.
  • the threshold voltage can be shifted in the positive direction. For example, by shifting the threshold voltage in the positive direction in advance, it becomes difficult for the threshold voltage to reach the lower limit value even if the threshold voltage is shifted in the negative direction.
  • the thin film transistor includes a drain electrode.
  • the drain electrode is connected to the photoelectric conversion element.
  • the photoelectric conversion element includes a p-type semiconductor layer, an intrinsic semiconductor layer, and an n-type semiconductor layer.
  • the p-type semiconductor layer is formed in contact with the drain electrode.
  • the intrinsic semiconductor layer is formed in contact with the p-type semiconductor layer.
  • the n-type semiconductor layer is formed in contact with the intrinsic semiconductor layer.
  • the bias wiring makes the potential of the n-type semiconductor layer higher than the potential of the p-type semiconductor layer.
  • the threshold voltage of the thin film transistor can be shifted in the negative direction. Therefore, the voltage for turning on the thin film transistor (voltage applied to the gate electrode) can be lowered.
  • the thin film transistor includes a semiconductor active layer made of an oxide semiconductor.
  • a high-definition image can be obtained. The reason is as follows.
  • the on-current is about 20 times larger than that of the conventional thin film transistor, and the off-current (leakage current) is several orders of magnitude smaller than that of the conventional thin film transistor. Since the on-current is increased, the size of the thin film transistor can be reduced. Since the off current is reduced, the area of the storage capacitor can be reduced. As a result, the pixel pitch can be reduced, so that high definition can be achieved.
  • An oxide semiconductor is an oxide containing, for example, indium (In), gallium (Ga), and zinc (Zn) in a predetermined ratio.
  • the thin film transistor further includes a gate electrode, a first insulating film, and a second insulating film.
  • the gate electrode is formed on the substrate.
  • the first insulating film is formed between the gate electrode and the semiconductor active layer and covers the gate electrode.
  • the second insulating film covers the semiconductor active layer.
  • the first insulating film and the second insulating film include a silicon oxide film. The silicon oxide film is formed in contact with the semiconductor active layer.
  • the silicon oxide film has a lower hydrogen content than the silicon nitride film. Therefore, it is possible to suppress adverse effects on the characteristics of the thin film transistor due to the reduction of hydrogen contained in the semiconductor active layer.
  • An X-ray imaging system includes the imaging panel, an X-ray source, and a scintillator.
  • the scintillator is disposed between the imaging panel and the X-ray source.
  • FIG. 1 shows an X-ray imaging system 10 according to a first embodiment of the present invention.
  • the X-ray imaging system 10 includes an imaging panel 12, a scintillator 13, a control unit 14, and an X-ray source 16.
  • the scintillator 13 emits fluorescence (scintillation light) when irradiated with X-rays.
  • An image is acquired by imaging scintillation light by the imaging panel 12 and the control unit 14.
  • the imaging panel 12 includes a plurality of pixel units 22.
  • the plurality of pixel portions 22 are arranged in a matrix as shown in FIG. 2A.
  • 16 pixel portions 22 are arranged in 4 rows ⁇ 4 columns.
  • the pixel unit 22 outputs a signal (light detection signal) corresponding to the intensity of the irradiated scintillation light.
  • FIG. 3 is a cross-sectional view illustrating a schematic configuration of the pixel unit 22 included in the imaging panel 12.
  • the pixel unit 22 is formed on the substrate 20 included in the imaging panel 12.
  • the substrate 20 is not particularly limited as long as it is an insulating substrate.
  • the substrate 20 may be a substrate made of glass or a substrate made of synthetic resin, for example. Examples of the synthetic resin include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), acrylic, and polyimide.
  • the pixel unit 22 includes a thin film transistor 24, a photodiode 26 as a photoelectric conversion element, and a back gate electrode 50.
  • the thin film transistor 24 includes a gate electrode 28, a gate insulating film 30, a semiconductor active layer 32, a source electrode 34, and a drain electrode 36.
  • the gate electrode 28 is formed in contact with one surface in the thickness direction of the substrate 20 (hereinafter referred to as a main surface).
  • the gate electrode 28 is made of, for example, a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), an alloy thereof, or And made of a nitride of the above metal.
  • the gate electrode 28 may be a laminate of a plurality of metal films.
  • the gate electrode 28 has a laminated structure in which a metal film made of titanium, a metal film made of aluminum, and a metal film made of titanium are laminated in this order.
  • the gate electrode 28 is formed, for example, by forming a metal film on the substrate 20 by sputtering or the like and patterning the metal film by a photolithography method.
  • the thickness of the gate electrode 28 is, for example, 50 to 300 nm.
  • the gate electrode 28 may be formed of a gate line formed on the substrate 20 and extending in a predetermined direction, or may be formed of a portion extending from the gate line in a direction different from the predetermined direction. . In the present embodiment, as shown in FIG. 4, the gate electrode 28 is realized by a portion extending from the gate line 29.
  • the gate insulating film 30 is formed on the substrate 20 and covers the gate electrode 28.
  • the gate insulating film 30 includes, for example, a silicon nitride film and a silicon oxide film.
  • the silicon nitride film is formed in contact with the gate electrode 28 and the substrate 20.
  • the silicon oxide film is formed in contact with the silicon nitride film.
  • the thickness of the silicon nitride film is, for example, 100 to 400 nm.
  • the thickness of the silicon oxide film is, for example, 50 to 100 nm.
  • the gate insulating film 30 is formed by, for example, a plasma CVD method.
  • the gate insulating film 30 may be composed of only a silicon oxide film. Instead of the silicon nitride film, an insulating film made of silicon nitride oxide (SiN x O y ) (x> y) may be formed. Instead of the silicon oxide film, an insulating film made of silicon oxynitride (SiO x N y ) (x> y) may be formed.
  • the semiconductor active layer 32 is formed in contact with the gate insulating film 30 as shown in FIG.
  • the semiconductor active layer 32 is made of an oxide semiconductor.
  • An oxide semiconductor is an oxide containing, for example, indium (In), gallium (Ga), and zinc (Zn) in a predetermined ratio.
  • Examples of the oxide semiconductor include InGaO 3 (ZnO) 5 , magnesium zinc oxide (Mg x Zn 1-x O), cadmium zinc oxide (Cd x Zn 1-x O), cadmium oxide (CdO), and In—.
  • Any of Ga—Zn—O-based amorphous oxide semiconductors may be used.
  • the oxide semiconductor may be, for example, amorphous, polycrystalline, or microcrystalline ZnO in which amorphous and polycrystalline are mixed, or an impurity element added to the ZnO. May be.
  • the impurity element is, for example, one or more selected from a group I element, a group XIII element, a group XIV element, a group XV element, and a group XVII element.
  • the thickness of the semiconductor active layer 32 is, for example, 30 to 100 nm.
  • the semiconductor active layer 32 is formed, for example, by forming a semiconductor layer by sputtering or the like and patterning the semiconductor layer by a photolithography method.
  • heat treatment may be performed in an atmosphere (for example, in the air) containing oxygen at a high temperature (for example, 350 ° C. or higher). In this case, oxygen defects in the oxide semiconductor layer can be reduced.
  • the source electrode 34 and the drain electrode 36 are formed in contact with the semiconductor active layer 32 and the gate insulating film 30 as shown in FIG. As shown in FIG. 4, the source electrode 34 is connected to the source line 35.
  • the source electrode 34, the source line 35, and the drain electrode 36 are formed on the same layer.
  • the source electrode 34, the source line 35, and the drain electrode 36 are, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), and the like. These metals, alloys thereof, or nitrides of the above metals.
  • the source electrode 34, the source line 35, and the drain electrode 36 may be formed by stacking a plurality of metal films.
  • the source electrode 34, the source line 35, and the drain electrode 36 have a laminated structure in which a metal film made of titanium, a metal film made of aluminum, and a metal film made of titanium are laminated in this order. .
  • the thicknesses of the source electrode 34, the source line 35, and the drain electrode 36 are, for example, 50 to 500 nm.
  • the source electrode 34, the source line 35, and the drain electrode 36 are formed, for example, by forming a metal film by sputtering or the like on the semiconductor active layer 32 and the gate insulating film 30, and patterning the metal film by a photolithography method. Is done.
  • the etching for patterning the metal film may be dry etching or wet etching. In the case of etching a metal film formed on a substrate having a large area, dry etching (anisotropic etching) with a small line width shift, that is, a small variation in line width is preferable.
  • the imaging panel 12 further includes an insulating film 38.
  • the insulating film 38 covers the semiconductor active layer 32, the source electrode 34, the source line 35, and the drain electrode 36.
  • the insulating film 38 functions as a passivation film.
  • the insulating film 38 is, for example, a silicon oxide film.
  • the insulating film 38 may be a silicon nitride film or a laminate of a silicon nitride film and a silicon oxide film.
  • the thickness of the insulating film 38 is, for example, 50 to 300 nm.
  • the insulating film 38 is formed by, for example, a plasma CVD method.
  • heat treatment may be performed at a temperature of about 350 degrees. In this case, defects in the insulating film 38 can be reduced.
  • a contact hole 381 is formed in the insulating film 38.
  • the contact hole 381 overlaps the drain electrode 36 when viewed from the direction perpendicular to the main surface of the substrate 20.
  • the contact hole 381 is formed by, for example, a photolithography method.
  • the photodiode 26 is connected to the drain electrode 36 through the contact hole 381.
  • the entire photodiode 26 overlaps the drain electrode 36.
  • the photodiode 26 includes an n-type amorphous silicon layer 26A, an intrinsic amorphous silicon layer 26B, and a p-type amorphous silicon layer 26C.
  • the n-type amorphous silicon layer 26A is made of amorphous silicon doped with an n-type impurity (for example, phosphorus).
  • the n-type amorphous silicon layer 26 ⁇ / b> A is formed in contact with the electrode 36.
  • the thickness of the n-type amorphous silicon layer 26A is, for example, 20 to 100 nm.
  • the intrinsic amorphous silicon layer 26B is made of intrinsic amorphous silicon.
  • the intrinsic amorphous silicon layer 26B is formed in contact with the n-type amorphous silicon layer 26A.
  • the thickness of the intrinsic amorphous silicon layer 26B is, for example, 200 to 2000 nm.
  • the p-type amorphous silicon layer 26C is made of amorphous silicon doped with a p-type impurity (for example, boron).
  • the p-type amorphous silicon layer 26C is formed in contact with the intrinsic amorphous silicon layer 26B.
  • the thickness of the p-type amorphous silicon layer 26C is, for example, 10 to 50 nm.
  • the photodiode 26 is formed by, for example, plasma CVD using a film made of n-type amorphous silicon, a film made of intrinsic amorphous silicon, and a film made of p-type amorphous silicon in this order. Formed by. Thereafter, these films are patterned by photolithography. As a result, the photodiode 26 is formed.
  • the imaging panel 12 further includes an electrode 40.
  • the electrode 40 is formed in contact with the p-type amorphous silicon layer 26 ⁇ / b> C in the photodiode 22.
  • the electrode 40 covers the entire p-type amorphous silicon layer 26C.
  • the electrode 40 is, for example, a transparent conductive film.
  • the transparent conductive film is made of, for example, indium zinc oxide.
  • the electrode 40 is formed, for example, by forming a transparent conductive film by sputtering or the like and then patterning the transparent conductive film by a photolithography method.
  • the thickness of the electrode 40 is, for example, 50 to 500 nm.
  • the imaging panel 12 further includes a planarizing film 44.
  • the planarization film 44 is made of, for example, a photosensitive resin.
  • the planarization film 44 covers the insulating film 42 and the electrode 40.
  • the thickness of the planarizing film 44 is, for example, 1000 to 4000 nm.
  • the planarizing film 44 is formed by applying heat treatment in an atmosphere of 150 to 250 ° C. after being applied by, for example, spin coating or slit coating.
  • the heat treatment temperature for curing the planarizing film 44 varies depending on the material of the planarizing film 44.
  • a contact hole 441 is formed in the planarizing film 44.
  • the contact hole 441 overlaps the electrode 40 when viewed from a direction perpendicular to the main surface of the substrate 20.
  • the contact hole 441 is formed by, for example, a photolithography method.
  • the imaging panel 12 further includes a wiring 46.
  • the wiring 46 is formed on the planarizing film 44. As shown in FIG. 4, the wiring 46 extends in parallel with the source line 35. The wiring 46 overlaps the semiconductor active layer 32 when viewed from the direction perpendicular to the main surface of the substrate 20. In this embodiment, as shown in FIG. 4, the wiring 46 overlaps a portion of the semiconductor active layer 32 that is not in contact with the source electrode 34 and the drain electrode 36 when viewed from the direction perpendicular to the main surface of the substrate 20. . In the present embodiment, as shown in FIG.
  • the wiring 46 overlaps a portion of the semiconductor active layer 32 that overlaps with the gate electrode 28 when viewed from the direction perpendicular to the main surface of the substrate 20. As shown in FIG. 4, the wiring 46 overlaps the electrode 40 when viewed from the direction perpendicular to the main surface of the substrate 20. The wiring 46 overlaps the gate electrode 28 when viewed from the direction perpendicular to the main surface of the substrate 20. That is, a part of the wiring 46, specifically, a part overlapping with the gate electrode 28 when viewed from a direction perpendicular to the main surface of the substrate 20 functions as the back gate electrode 50.
  • the wiring 46 is made of metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), alloys thereof, or It consists of the said metal nitride.
  • the wiring 46 may be a transparent conductive film.
  • the transparent conductive film is made of, for example, indium zinc oxide.
  • the wiring 46 is in contact with the electrode 40 through the contact hole 441.
  • the thickness of the wiring 46 is, for example, 50 to 500 nm.
  • the wiring 46 is formed by, for example, forming a conductive film by sputtering or the like and then patterning the conductive film by a photolithography method.
  • the control unit 14 includes a gate control unit 14A, a signal readout unit 14B, an image processing unit 14C, a bias control unit 14D, an X-ray control unit 14E, and a timing control unit 14F. .
  • the control unit 14 is provided separately from the imaging panel 12, but a part or all of the control unit 14 may be provided in the imaging panel 12.
  • a plurality of gate lines 29 are connected to the gate control unit 14A. Some of the plurality of pixel portions 22 are connected to each gate line 29. In the example shown in FIG. 2A, four pixel portions 22 are connected to each gate line 29.
  • the gate control unit 14A selects one gate line 29 from the plurality of gate lines 29 based on the control signal from the timing control unit 14F.
  • the gate control unit 14A applies a predetermined gate voltage to the thin film transistor 24 (see FIG. 2B) included in the pixel unit 22 connected to the gate line 29 via the selected gate line 29.
  • a plurality of source lines 35 are connected to the signal readout unit 14B. Some of the plurality of pixel portions 22 are connected to each source line 35. In the example illustrated in FIG. 2A, four pixel units 22 are connected to each source line 35.
  • the signal reading unit 14B selects one source line 35 from the plurality of source lines 35 based on the control signal from the timing control unit 14F.
  • the signal reading unit 14B reads the photodetection signal through the selected source line 35.
  • the light detection signal corresponds to the charge generated by the photodiode 26 when the scintillation light enters the photodiode 26. That is, the magnitude of the photodetection signal changes according to the amount of charge generated by the photodiode 26.
  • the pixel unit 22 from which the light detection signal is read out is connected to the source line 35 selected by the signal reading unit 14B, and is connected to the gate line 29 selected by the gate control unit 14A.
  • the signal reading unit 14B generates an image signal based on the read light detection signal and outputs the image signal to the image processing unit 14C.
  • the image processing unit 14C generates an image based on the image signal output from the signal reading unit 14B.
  • the bias control unit 14D is connected to the wiring 46.
  • the bias control unit 14D applies a predetermined voltage to the wiring 46 based on the control signal from the timing control unit 14F. Thereby, a bias voltage is applied to the photodiode 26. As a result, a depletion layer spreads in the photodiode 26.
  • the X-ray control unit 14E controls X-ray irradiation by the X-ray source 16 based on a control signal from the timing control unit 14F.
  • the timing control unit 14F controls the operation timing of the gate control unit 14A, the signal reading unit 14B, the bias control unit 14D, and the X-ray control unit 14E.
  • X-rays irradiated by the X-ray source 16 are irradiated to the scintillator 13 through the subject 18.
  • X-rays irradiated to the scintillator 13 are converted into scintillation light.
  • the scintillation light is incident on the photodiode 26. Thereby, a light detection signal is generated.
  • the light detection signal is read by turning on the thin film transistor 24.
  • An image signal is generated based on the read light detection signal.
  • An image is generated based on the generated image signal.
  • a gate voltage is sequentially applied to the plurality of gate lines 29 and a negative voltage is applied to the wiring 46 during the irradiation period in which the X-rays are irradiated. Applied.
  • the threshold value of the thin film transistor 24 is shifted in the positive direction. Therefore, the operation of the thin film transistor 24 can be stabilized. The reason is as follows.
  • a negative voltage is applied to the gate electrode 28 when the thin film transistor 24 is turned off.
  • the threshold voltage of the thin film transistor 24 shifts in the negative direction. Therefore, for example, the threshold voltage is shifted in the positive direction in advance. This makes it difficult for the threshold voltage to reach the lower limit value even if the threshold voltage is shifted in the negative direction. As a result, stable operation of the thin film transistor 24 can be realized.
  • the semiconductor active layer 32 can be shielded from light by the wiring 46 (back gate electrode 50). Therefore, it becomes difficult for the scintillation light to enter the semiconductor active layer 32. As a result, the characteristics of the thin film transistor 24 are unlikely to deteriorate. Therefore, stable operation of the thin film transistor 24 can be realized.
  • FIG. 6 in the present embodiment, the p-type amorphous silicon layer 26C is in contact with the drain electrode 36 and the intrinsic amorphous silicon layer 26B, as compared with the first embodiment.
  • the n-type amorphous silicon layer 26A is in contact with the intrinsic amorphous silicon layer 26B and the electrode 40.
  • FIG. 7 in the irradiation period in which the X-rays are irradiated, a gate voltage is sequentially applied to the plurality of gate lines 29 and a positive voltage is applied to the wiring 46.
  • a positive voltage is applied to the wiring 46 during the period of reading the light detection signal.
  • the threshold value of the thin film transistor 24 is shifted in the minus direction. Therefore, the operating voltage of the thin film transistor 24 (voltage applied to the gate electrode 28) can be lowered.
  • FIG. 8 An electrode 60, an electrode 62, and an insulating film 64 are formed on the imaging panel 12.
  • the electrode 60 is formed in contact with the insulating film 38.
  • the electrode 60 is in contact with the drain electrode 36 through the contact hole 381.
  • the electrode 60 may be, for example, a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), an alloy thereof, or It consists of the said metal nitride.
  • the electrode 60 may be a transparent conductive film.
  • the transparent conductive film is made of, for example, indium zinc oxide.
  • the electrode 60 overlaps the photodiode 26 when viewed from a direction perpendicular to the main surface of the substrate 20.
  • the thickness of the electrode 60 is, for example, 50 to 200 nm.
  • the electrode 60 is formed by, for example, forming a conductive film by sputtering or the like and then patterning the conductive film by a photolithography method.
  • the insulating film 64 covers the insulating film 38 and the electrode 60.
  • the insulating film 64 is, for example, a silicon nitride film.
  • the insulating film 64 may be a silicon oxide film or a laminate of a silicon nitride film and a silicon oxide film.
  • the thickness of the insulating film 64 is, for example, 50 to 300 nm.
  • the insulating film 64 is formed by, for example, a plasma CVD method.
  • a planarizing film 44 is formed in contact with the insulating film 64.
  • the electrode 62 is formed in contact with the insulating film 64.
  • An n-type amorphous silicon layer 26A is formed in contact with the electrode 62. That is, the photodiode 26 is formed in contact with the electrode 62.
  • the electrode 62 is, for example, a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), an alloy thereof, or It consists of the said metal nitride.
  • the electrode 62 may be a transparent conductive film.
  • the transparent conductive film is made of, for example, indium zinc oxide.
  • the electrode 62 overlaps the electrode 60 when viewed from the direction perpendicular to the main surface of the substrate 20.
  • the thickness of the electrode 62 is, for example, 50 to 200 nm.
  • the electrode 62 is formed, for example, by forming a conductive film by sputtering or the like and then patterning the conductive film by a photolithography method.
  • a capacitor 66 is formed by the electrode 60, the electrode 62, and a portion of the insulating film 64 located between the electrodes 60 and 62. As shown in FIG. 9, the capacitor 66 is connected in series with the photodiode 26. The capacitor 66 is connected to the drain electrode 36.
  • the bias control unit 14D applies a positive voltage to the wiring 46 over a predetermined period (accumulation period). As a result, charges are accumulated in the capacitor 66 via the photodiode 26.
  • the bias control unit 14D applies a negative voltage to the wiring 46. As a result, a reverse bias voltage is applied to the photodiode 26. As a result, the state where charges are accumulated in the capacitor 66 is maintained.
  • the X-ray control unit 14E operates the X-ray source 16 to irradiate X-rays over a predetermined period (irradiation period). . After the predetermined period has elapsed, the X-ray control unit 14E operates the X-ray source 16 and ends the X-ray irradiation.
  • the irradiated X-rays enter the scintillator 13 through the subject 18.
  • X-rays incident on the scintillator 13 are converted into scintillation light.
  • the scintillation light is incident on the photodiode 26.
  • the electric charge accumulated in the capacitor 66 flows out through the photodiode 26. That is, when scintillation light is detected by the photodiode 26, the amount of charge accumulated in the capacitor 66 is reduced. In other words, the electric charge accumulated in the capacitor 66 corresponds to the intensity of the scintillation light detected by the photodiode 26.
  • the light detection signal is read out by the gate control unit 14A and the signal reading unit 14B. That is, the charge accumulated in the capacitor 66 is read out.
  • the signal reading unit 14B generates an image signal based on the read light detection signal.
  • the image processing unit 14C generates an image based on the generated image signal.
  • an irradiation period in which X-rays are irradiated and a readout period in which a light detection signal is read out are provided separately. That is, the light detection signal is read when the X-ray is not irradiated. In other words, X-rays are intermittently irradiated. Therefore, the exposure amount of the subject 18 can be reduced.
  • the capacitor 66 is connected in series with the photodiode 26. Therefore, when the charge accumulated in the capacitor 66 is read, the charge can be prevented from leaking by the photodiode 26. The quality of an image generated based on the read charge can be improved.
  • the fourth embodiment of the present invention will be described with reference to FIGS.
  • the p-type amorphous silicon layer 26C is in contact with the drain electrode 36 and the intrinsic amorphous silicon layer 26B, as compared with the third embodiment.
  • the n-type amorphous silicon layer 26A is in contact with the intrinsic amorphous silicon layer 26B and the electrode 40.
  • the bias control unit 14D applies a negative voltage to the wiring 46 over a predetermined period (accumulation period). As a result, charges are accumulated in the capacitor 66 via the photodiode 26.
  • the bias control unit 14D applies a positive voltage to the wiring 46. As a result, a reverse bias voltage is applied to the photodiode 26. As a result, the state where charges are accumulated in the capacitor 66 is maintained.
  • the X-ray control unit 14E operates the X-ray source 16 to irradiate X-rays over a predetermined period (irradiation period). . After the predetermined period has elapsed, the X-ray control unit 14E operates the X-ray source 16 and ends the X-ray irradiation.
  • the irradiated X-rays enter the scintillator 13 through the subject 18.
  • X-rays incident on the scintillator 13 are converted into scintillation light.
  • the scintillation light is incident on the photodiode 26.
  • the electric charge accumulated in the capacitor 66 flows out through the photodiode 26. That is, when scintillation light is detected by the photodiode 26, the amount of charge accumulated in the capacitor 66 is reduced. In other words, the electric charge accumulated in the capacitor 66 corresponds to the intensity of the scintillation light detected by the photodiode 26.
  • the photodetection signal is read by the gate control unit 14A and the signal reading unit 14B (reading period). That is, the charge accumulated in the capacitor 66 is read out.
  • the signal reading unit 14B generates an image signal based on the read light detection signal.
  • the image processing unit 14C generates an image based on the generated image signal.
  • a positive voltage is applied to the wiring 46 during the reading period.
  • the threshold value of the thin film transistor 24 is shifted in the minus direction. Therefore, the operating voltage of the thin film transistor 24 (voltage applied to the gate electrode 28) can be lowered.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Molecular Biology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Medical Informatics (AREA)
  • Toxicology (AREA)
  • Biomedical Technology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Surgery (AREA)
  • Optics & Photonics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biophysics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

　間接変換方式のＸ線撮像システムに用いられる撮像パネルにおいて、薄膜トランジスタの安定した動作を実現できるようにする。撮像パネル（１２）は、基板（２０）と、薄膜トランジスタ（２４）と、光電変換素子（２６）と、バイアス配線）４６）とを含む。薄膜トランジスタは、基板上に形成される。光電変換素子は、薄膜トランジスタに接続され、シンチレーション光が照射される。バイアス配線は、光電変換素子に接続され、光電変換素子に対して逆バイアスとなる電圧を印加する。薄膜トランジスタは、半導体活性層（３２）と、ゲート電極（２８）とを含む。ゲート電極は、基板と半導体活性層との間に形成される。バイアス配線は、シンチレーション光の照射方向から見て、ゲート電極及び半導体活性層に重なる部分を含む。

Description

撮像パネル及び当該撮像パネルを備えるＸ線撮像システム
　本発明は、撮像パネル及びＸ線撮像システムに関し、詳しくは、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネル、及び、当該撮像パネルを備えるＸ線撮像システムに関する。
　複数の画素部を備える撮像パネルにより、画像を撮影するＸ線撮像システムが知られている。Ｘ線撮像システムには、直接変換方式と、間接変換方式とがある。
　直接変換方式では、例えば、非晶質セレン（ａ－Ｓｅ）からなるＸ線変換膜により、照射されたＸ線を電荷に変換する。変換された電荷は、画素部が備える容量に蓄積される。蓄積された電荷は、画素部が備える薄膜トランジスタを動作させることにより、読み出される。読み出された電荷に基づいて、画像信号が生成される。画像信号に基づいて、画像が生成される。
　間接変換方式では、例えば、シンチレータにより、照射されたＸ線をシンチレーション光に変換する。シンチレーション光は、画素部が備える光電変換素子で電荷に変換される。変換された電荷は、画素部が備える薄膜トランジスタを動作させることにより、読み出される。読み出された電荷に基づいて、画像信号が生成される。画像信号に基づいて、画像が生成される。
　本発明の目的は、間接変換方式のＸ線撮像システムに用いられる撮像パネルにおいて、薄膜トランジスタの安定した動作を実現できるようにすることである。
　本発明の実施の形態による撮像パネルは、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する。撮像パネルは、基板と、薄膜トランジスタと、光電変換素子と、バイアス配線とを含む。薄膜トランジスタは、基板上に形成される。光電変換素子は、薄膜トランジスタに接続され、シンチレーション光が照射される。バイアス配線は、光電変換素子に接続され、光電変換素子に対して逆バイアスとなる電圧を印加する。薄膜トランジスタは、半導体活性層と、ゲート電極とを含む。ゲート電極は、基板と半導体活性層との間に形成される。バイアス配線は、シンチレーション光の照射方向から見て、ゲート電極及び半導体活性層に重なる部分を含む。
　本発明の実施の形態による撮像パネルにおいては、薄膜トランジスタの安定した動作を実現することができる。
本発明の第１の実施の形態によるＸ線撮像システムの概略構成を示す模式図である。 撮像パネルが有する複数の画素部の配置を示す模式図である。 画素部の等価回路である。 画素部の概略構成を示す断面図であって、図４におけるＡ－Ａ断面図である。 画素部の概略構成を示す平面図である。 第１の実施の形態におけるＸ線の照射期間と、各ゲート電極の電位との関係を示すタイミングチャートである。 本発明の第２の実施の形態における画素部の概略構成を示す断面図である。 第２の実施の形態におけるＸ線の照射期間と、各ゲート電極の電位との関係を示すタイミングチャートである。 本発明の第３の実施の形態における画素部の概略構成を示す断面図である。 第３の実施の形態における画素部の等価回路である。 第３の実施の形態におけるＸ線の照射期間と、各ゲート電極の電位との関係を示すタイミングチャートである。 本発明の第４の実施の形態における画素部の概略構成を示す断面図である。 第４の実施の形態におけるＸ線の照射期間と、各ゲート電極の電位との関係を示すタイミングチャートである。
　本発明の実施の形態による撮像パネルは、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する。撮像パネルは、基板と、薄膜トランジスタと、光電変換素子と、バイアス配線とを含む。薄膜トランジスタは、基板上に形成される。光電変換素子は、薄膜トランジスタに接続され、シンチレーション光が照射される。バイアス配線は、光電変換素子に接続され、光電変換素子に対して逆バイアスとなる電圧を印加する。薄膜トランジスタは、半導体活性層と、ゲート電極とを含む。ゲート電極は、基板と半導体活性層との間に形成される。バイアス配線は、シンチレーション光の照射方向から見て、ゲート電極及び半導体活性層に重なる部分を含む。
　上記撮像パネルにおいては、バイアス配線により、半導体活性層を遮光することができる。そのため、シンチレーション光が半導体活性層に入射し難くなる。その結果、薄膜トランジスタの特性が劣化し難くなる。したがって、薄膜トランジスタの安定した動作を実現することができる。
　上記撮像パネルにおいては、バイアス配線が、ゲート電極に重なる部分を含む。そのため、当該部分を第２のゲート電極（バックゲート電極）として利用することができる。その結果、バックゲート電極に印加する電圧を適当に設定することにより、薄膜トランジスタの動作特性を変更することができる。
　薄膜トランジスタは、ドレイン電極を含む。ドレイン電極は、光電変換素子に接続される。光電変換素子は、ｎ型半導体層と、真性半導体層と、ｐ型半導体層とを含む、ｎ型半導体層は、ドレイン電極に接して形成される。真性半導体層は、ｎ型半導体層に接して形成される。ｐ型半導体層は、真性半導体層に接して形成される。バイアス配線は、ｐ型半導体層の電位をｎ型半導体層の電位よりも低くする。
　薄膜トランジスタのオフ電流（漏れ電流）を小さくするため、薄膜トランジスタをオフにするときには、ゲート電極に負の電圧を印加する。この期間が長くなると、薄膜トランジスタの閾値電圧がマイナス方向にシフトする。
　上記態様においては、閾値電圧をプラス方向にシフトさせることができる。例えば、予め閾値電圧をプラス方向にシフトしておくことにより、閾値電圧がマイナス方向にシフトしていっても、閾値電圧が下限値まで到達し難くなる。
　薄膜トランジスタは、ドレイン電極を含む。ドレイン電極は、光電変換素子に接続される。光電変換素子は、ｐ型半導体層と、真性半導体層と、ｎ型半導体層とを含む。ｐ型半導体層は、ドレイン電極に接して形成される。真性半導体層は、ｐ型半導体層に接して形成される。ｎ型半導体層は、真性半導体層に接して形成される。バイアス配線は、ｎ型半導体層の電位をｐ型半導体層の電位よりも高くする。
　この場合、薄膜トランジスタの閾値電圧をマイナス方向にシフトさせることができる。そのため、薄膜トランジスタをオンにするための電圧（ゲート電極に印加する電圧）を低くすることができる。
　好ましくは、薄膜トランジスタは、酸化物半導体からなる半導体活性層を含む。この場合、高精細な画像を得ることができる。その理由は、以下のとおりである。
　半導体活性層が酸化物半導体からなる薄膜トランジスタでは、オン電流が従来の薄膜トランジスタと比べて２０倍程度大きくなるとともに、オフ電流（漏れ電流）が従来の薄膜トランジスタと比べて数桁小さくなる。オン電流が大きくなるため、薄膜トランジスタのサイズを小さくできる。オフ電流が小さくなるため、蓄積容量の面積を小さくできる。その結果、画素ピッチを小さくできるので、高精細化が可能となる。
　酸化物半導体は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有する酸化物である。
　薄膜トランジスタは、さらに、ゲート電極と、第１絶縁膜と、第２絶縁膜とを含む。ゲート電極は、基板上に形成される。第１絶縁膜は、ゲート電極と半導体活性層との間に形成され、ゲート電極を覆う。第２絶縁膜は、半導体活性層を覆う。好ましくは、第１絶縁膜及び第２絶縁膜は、シリコン酸化膜を含む。シリコン酸化膜は、半導体活性層に接して形成される。
　シリコン酸化膜は、シリコン窒化膜と比べて、水素の含有量が少ない。そのため、半導体活性層に含まれる水素が還元されることにより、薄膜トランジスタの特性に悪影響が及ぼされるのを抑制できる。
　本発明の実施の形態によるＸ線撮像システムは、上記撮像パネルと、Ｘ線源と、シンチレータとを備える。シンチレータは、撮像パネルとＸ線源との間に配置される。
　上記撮像パネルを用いるので、薄膜トランジスタの安定した動作を実現することができる。
　以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　［第１の実施の形態］
　図１には、本発明の第１の実施の形態によるＸ線撮像システム１０が示されている。Ｘ線撮像システム１０は、撮像パネル１２と、シンチレータ１３と、制御部１４と、Ｘ線源１６とを備える。
　Ｘ線撮像システム１０においては、Ｘ線源１６から照射され、被写体１８を透過したＸ線がシンチレータ１３に入射する。シンチレータ１３は、Ｘ線が照射されると、蛍光（シンチレーション光）を発する。撮像パネル１２及び制御部１４により、シンチレーション光を撮像することで、画像を取得する。
　図２Ａに示すように、撮像パネル１２は、複数の画素部２２を備える。複数の画素部２２は、図２Ａに示すように、マトリクス状に配置される。図２Ａに示す例では、１６個の画素部２２が、４行×４列に配置されている。画素部２２は、照射されたシンチレーション光の強度に応じた信号（光検出信号）を出力する。
　図３は、撮像パネル１２が備える画素部２２の概略構成を示す断面図である。画素部２２は、撮像パネル１２が備える基板２０上に形成される。基板２０は、絶縁性基板であれば、特に限定されない。基板２０は、例えば、ガラスからなる基板であってもよいし、合成樹脂からなる基板であってもよい。合成樹脂としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等がある。
　画素部２２は、図２Ｂに示すように、薄膜トランジスタ２４と、光電変換素子としてのフォトダイオード２６と、バックゲート電極５０とを備える。
　薄膜トランジスタ２４は、図３に示すように、ゲート電極２８と、ゲート絶縁膜３０と、半導体活性層３２と、ソース電極３４と、ドレイン電極３６とを備える。
　ゲート電極２８は、図３に示すように、基板２０の厚さ方向一方の面（以下、主面）に接して形成されている。ゲート電極２８は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、これらの合金、或いは、上記金属の窒化物からなる。ゲート電極２８は、例えば、複数の金属膜を積層したものであってもよい。本実施形態では、ゲート電極２８は、チタンからなる金属膜と、アルミニウムからなる金属膜と、チタンからなる金属膜とが、この順番で積層された積層構造を有する。ゲート電極２８は、例えば、基板２０上にスパッタリング等で金属膜を形成し、フォトリソグラフィ法により、当該金属膜をパターニングすることで形成される。ゲート電極２８の厚さは、例えば、５０～３００ｎｍである。ゲート電極２８は、基板２０上に形成され、所定の方向に延びるゲート線で構成されていてもよいし、当該ゲート線から上記所定の方向とは異なる方向に延びる部分で構成されていてもよい。本実施形態では、図４に示すように、ゲート電極２８は、ゲート線２９から延びだす部分によって実現されている。
　ゲート絶縁膜３０は、図３に示すように、基板２０上に形成され、ゲート電極２８を覆う。ゲート絶縁膜３０は、例えば、シリコン窒化膜と、シリコン酸化膜とを含む。シリコン窒化膜は、ゲート電極２８及び基板２０に接して形成される。シリコン酸化膜は、シリコン窒化膜に接して形成される。シリコン窒化膜の厚さは、例えば、１００～４００ｎｍである。シリコン酸化膜の厚さは、例えば、５０～１００ｎｍである。ゲート絶縁膜３０は、例えば、プラズマＣＶＤ法によって形成される。低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するために、アルゴン等の希ガス元素を反応ガスに含ませて、絶縁膜中に混入させてもよい。ゲート絶縁膜３０は、シリコン酸化膜のみで構成されていてもよい。シリコン窒化膜の代わりに、窒化酸化珪素（ＳｉＮｘＯｙ）（ただし、ｘ＞ｙ）からなる絶縁膜を形成してもよい。シリコン酸化膜の代わりに、酸化窒化珪素（ＳｉＯｘＮｙ）（ただし、ｘ＞ｙ）からなる絶縁膜を形成してもよい。
　半導体活性層３２は、図３に示すように、ゲート絶縁膜３０に接して形成される。半導体活性層３２は、酸化物半導体からなる。酸化物半導体は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有する酸化物である。酸化物半導体は、例えば、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）、酸化カドミウム（ＣｄＯ）、及び、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系のアモルファス酸化物半導体（а－ＩＧＺＯ）のうちの何れかであってもよい。酸化物半導体は、例えば、非晶質、多結晶、或いは、非晶質と多結晶とが混在する微結晶のＺｎＯであってもよいし、当該ＺｎＯに対して不純物元素を添加したものであってもよい。不純物元素は、例えば、Ｉ族元素、ＸＩＩＩ族元素、ＸＩＶ族元素、ＸＶ族元素、及び、ＸＶＩＩ族元素のうちから選択される、１種又は複数種である。半導体活性層３２の厚さは、例えば、３０～１００ｎｍである。半導体活性層３２は、例えば、スパッタリング等で半導体層を形成し、フォトリソグラフィ法により、当該半導体層をパターニングすることで形成される。当該半導体層を形成した後、或いは、半導体活性層３２を形成した後、高温（例えば、３５０℃以上）の酸素を含む雰囲気中（例えば、大気中）で熱処理してもよい。この場合、酸化物半導体層中の酸素欠陥を減少させることができる。
　ソース電極３４及びドレイン電極３６は、図３に示すように、半導体活性層３２及びゲート絶縁膜３０に接して形成されている。図４に示すように、ソース電極３４はソース線３５に接続されている。ソース電極３４、ソース線３５及びドレイン電極３６は、同一層上に形成されている。ソース電極３４、ソース線３５及びドレイン電極３６は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、これらの合金、或いは、上記金属の窒化物からなる。ソース電極３４、ソース線３５及びドレイン電極３６は、例えば、複数の金属膜を積層したものであってもよい。本実施形態では、ソース電極３４、ソース線３５及びドレイン電極３６は、チタンからなる金属膜と、アルミニウムからなる金属膜と、チタンからなる金属膜とが、この順番で積層された積層構造を有する。ソース電極３４、ソース線３５及びドレイン電極３６の厚さは、例えば、５０～５００ｎｍである。ソース電極３４、ソース線３５及びドレイン電極３６は、例えば、半導体活性層３２上及びゲート絶縁膜３０上にスパッタリング等で金属膜を形成し、フォトリソグラフィ法により、当該金属膜をパターニングすることで形成される。金属膜をパターニングするときのエッチングは、ドライエッチングであってもよいし、ウェットエッチングであってもよい。面積の大きな基板に形成された金属膜をエッチングする場合には、線幅シフトが少ない、つまり、線幅のばらつきが少ないドライエッチング（異方性エッチング）が好ましい。
　図３に示すように、撮像パネル１２は、絶縁膜３８をさらに備える。絶縁膜３８は、半導体活性層３２、ソース電極３４、ソース線３５及びドレイン電極３６を覆っている。絶縁膜３８は、パッシベーション膜として機能する。絶縁膜３８は、例えば、シリコン酸化膜である。絶縁膜３８は、シリコン窒化膜であってもよいし、シリコン窒化膜とシリコン酸化膜とを積層したものであってもよい。絶縁膜３８の厚さは、例えば、５０～３００ｎｍである。絶縁膜３８は、例えば、プラズマＣＶＤ法によって形成される。
　絶縁膜３８を形成した後、３５０度程度の温度で熱処理をしてもよい。この場合、絶縁膜３８の欠陥を少なくすることができる。
　絶縁膜３８には、コンタクトホール３８１が形成されている。コンタクトホール３８１は、基板２０の主面に垂直な方向から見て、ドレイン電極３６に重なる。コンタクトホール３８１は、例えば、フォトリソグラフィ法によって形成される。
　図３に示すように、フォトダイオード２６は、コンタクトホール３８１を介して、ドレイン電極３６に接続されている。基板２０の主面に垂直な方向から見て、フォトダイオード２６の全体が、ドレイン電極３６と重なっている。フォトダイオード２６は、ｎ型非晶質シリコン層２６Ａと、真性非晶質シリコン層２６Ｂと、ｐ型非晶質シリコン層２６Ｃとを備える。
　ｎ型非晶質シリコン層２６Ａは、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンからなる。ｎ型非晶質シリコン層２６Ａは、電極３６に接して形成されている。ｎ型非晶質シリコン層２６Ａの厚みは、例えば、２０～１００ｎｍである。
　真性非晶質シリコン層２６Ｂは、真性のアモルファスシリコンからなる。真性非晶質シリコン層２６Ｂは、ｎ型非晶質シリコン層２６Ａに接して形成されている。真性非晶質シリコン層２６Ｂの厚みは、例えば、２００～２０００ｎｍである。
　ｐ型非晶質シリコン層２６Ｃは、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンからなる。ｐ型非晶質シリコン層２６Ｃは、真性非晶質シリコン層２６Ｂに接して形成されている。ｐ型非晶質シリコン層２６Ｃの厚みは、例えば、１０～５０ｎｍである。
　フォトダイオード２６は、例えば、ｎ型の非晶質シリコンからなる膜と、真性の非晶質シリコンからなる膜と、ｐ型の非晶質シリコンからなる膜とを、この順番で、プラズマＣＶＤ法によって形成する。その後、これらの膜を、フォトリソグラフィ法により、パターニングする。その結果、フォトダイオード２６が形成される。
　図３に示すように、撮像パネル１２は、電極４０をさらに備える。電極４０は、フォトダイオード２２のうち、ｐ型非晶質シリコン層２６Ｃに接して形成されている。電極４０は、ｐ型非晶質シリコン層２６Ｃの全体を覆う。電極４０は、例えば、透明導電膜である。透明導電膜は、例えば、インジウム亜鉛酸化物からなる。電極４０は、例えば、スパッタリング等によって、透明導電膜を形成した後、当該透明導電膜を、フォトリソグラフィ法により、パターニングすることで形成される。電極４０の厚みは、例えば、５０～５００ｎｍである。
　図３に示すように、撮像パネル１２は、平坦化膜４４をさらに備える。平坦化膜４４は、例えば、感光性樹脂からなる。平坦化膜４４は、絶縁膜４２及び電極４０を覆う。平坦化膜４４の厚さは、例えば、１０００～４０００ｎｍである。平坦化膜４４は、例えば、スピンコートやスリットコートによって塗布した後、１５０～２５０℃の雰囲気下で熱処理することによって形成される。平坦化膜４４を硬化するときの熱処理温度は、平坦化膜４４の材料によって異なる。平坦化膜４４には、コンタクトホール４４１が形成されている。コンタクトホール４４１は、基板２０の主面に垂直な方向から見て、電極４０に重なる。コンタクトホール４４１は、例えば、フォトリソグラフィ法によって形成される。
　図３及び図４に示すように、撮像パネル１２は、配線４６をさらに備える。配線４６は、平坦化膜４４上に形成されている。図４に示すように、配線４６は、ソース線３５と平行に延びている。配線４６は、基板２０の主面に垂直な方向から見て、半導体活性層３２に重なる。本実施形態では、配線４６は、図４に示すように、基板２０の主面に垂直な方向から見て、半導体活性層３２のうち、ソース電極３４及びドレイン電極３６に接していない部分に重なる。本実施形態では、配線４６は、図４に示すように、基板２０の主面に垂直な方向から見て、半導体活性層３２のうち、ゲート電極２８と重なる部分に対して重なる。配線４６は、図４に示すように、基板２０の主面に垂直な方向から見て、電極４０と重なる。配線４６は、基板２０の主面に垂直な方向から見て、ゲート電極２８に重なる。つまり、配線４６の一部、具体的には、基板２０の主面に垂直な方向から見たときにゲート電極２８と重なる部分は、バックゲート電極５０として機能する。配線４６は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、これらの合金、或いは、上記金属の窒化物からなる。配線４６は、透明導電膜であってもよい。透明導電膜は、例えば、インジウム亜鉛酸化物からなる。配線４６は、コンタクトホール４４１を介して、電極４０に接触している。配線４６の厚みは、例えば、５０～５００ｎｍである。配線４６は、例えば、スパッタリング等によって、導電膜を形成した後、当該導電膜を、フォトリソグラフィ法により、パターニングすることで形成される。
　制御部１４は、図１に示すように、ゲート制御部１４Ａと、信号読出部１４Ｂと、画像処理部１４Ｃと、バイアス制御部１４Ｄと、Ｘ線制御部１４Ｅと、タイミング制御部１４Ｆとを備える。なお、図１では、制御部１４は、撮像パネル１２とは別に設けられているが、制御部１４の一部、或いは、全部を撮像パネル１２に設けてもよい。
　ゲート制御部１４Ａには、図２Ａに示すように、複数のゲート線２９が接続されている。各ゲート線２９には、複数の画素部２２のうちの幾つかが接続されている。図２Ａに示す例では、各ゲート線２９に対して、４つの画素部２２が接続されている。ゲート制御部１４Ａは、タイミング制御部１４Ｆからの制御信号に基づいて、複数のゲート線２９から１つのゲート線２９を選択する。ゲート制御部１４Ａは、選択したゲート線２９を介して、当該ゲート線２９に接続された画素部２２が備える薄膜トランジスタ２４（図２Ｂ参照）に所定のゲート電圧を印加する。
　信号読出部１４Ｂには、図２Ａに示すように、複数のソース線３５が接続されている。各ソース線３５には、複数の画素部２２のうちの幾つかが接続されている。図２Ａに示す例では、各ソース線３５に対して、４つの画素部２２が接続されている。信号読出部１４Ｂは、タイミング制御部１４Ｆからの制御信号に基づいて、複数のソース線３５から１つのソース線３５を選択する。信号読出部１４Ｂは、選択したソース線３５を介して、光検出信号を読み出す。ここで、光検出信号は、シンチレーション光がフォトダイオード２６に入射することにより、フォトダイオード２６が生成する電荷に相当する。つまり、光検出信号の大きさは、フォトダイオード２６が生成する電荷の量に応じて変化する。光検出信号が読み出される画素部２２は、信号読出部１４Ｂによって選択されたソース線３５に接続され、且つ、ゲート制御部１４Ａによって選択されたゲート線２９に接続されている。信号読出部１４Ｂは、読み出した光検出信号に基づく画像信号を生成し、画像処理部１４Ｃに出力する。
　画像処理部１４Ｃは、信号読出部１４Ｂから出力された画像信号に基づいて、画像を生成する。
　バイアス制御部１４Ｄは、配線４６に接続されている。バイアス制御部１４Ｄは、タイミング制御部１４Ｆからの制御信号に基づいて、所定の電圧を配線４６に印加する。これにより、フォトダイオード２６にバイアス電圧が印加される。その結果、フォトダイオード２６において、空乏層が広がる。
　Ｘ線制御部１４Ｅは、タイミング制御部１４Ｆからの制御信号に基づいて、Ｘ線源１６によるＸ線の照射を制御する。
　タイミング制御部１４Ｆは、ゲート制御部１４Ａ、信号読出部１４Ｂ、バイアス制御部１４Ｄ及びＸ線制御部１４Ｅの動作タイミングを制御する。
　Ｘ線撮像システム１０において、Ｘ線源１６が照射するＸ線は、被写体１８を介して、シンチレータ１３に照射される。シンチレータ１３に照射されたＸ線は、シンチレーション光に変換される。シンチレーション光は、フォトダイオード２６に入射する。これにより、光検出信号が生成される。このとき、薄膜トランジスタ２４がＯＮになることにより、光検出信号が読み出される。読み出された光検出信号に基づいて、画像信号が生成される。生成された画像信号に基づいて、画像が生成される。
　ここで、Ｘ線撮像システム１０においては、図５に示すように、Ｘ線が照射される照射期間において、複数のゲート線２９に順次ゲート電圧が印加され、且つ、配線４６に負の電圧が印加される。
　配線４６に負の電圧が印加されることにより、薄膜トランジスタ２４の閾値がプラス方向にシフトする。そのため、薄膜トランジスタ２４の動作を安定させることができる。その理由は、以下のとおりである。
　薄膜トランジスタ２４のオフ電流（漏れ電流）を小さくするため、薄膜トランジスタ２４をオフにするときには、ゲート電極２８に負の電圧が印加される。負の電圧が印加されている期間が長くなると、薄膜トランジスタ２４の閾値電圧がマイナス方向にシフトする。そこで、例えば、予め閾値電圧をプラス方向にシフトさせる。これにより、閾値電圧がマイナス方向にシフトしていっても、閾値電圧が下限値まで到達し難くなる。その結果、薄膜トランジスタ２４の安定した動作を実現することができる。
　上記Ｘ線撮像システム１０においては、配線４６（バックゲート電極５０）により、半導体活性層３２を遮光することができる。そのため、シンチレーション光が半導体活性層３２に入射し難くなる。その結果、薄膜トランジスタ２４の特性が劣化し難くなる。したがって、薄膜トランジスタ２４の安定した動作を実現することができる。
　［第２の実施の形態］
　図６及び図７を参照しながら、本発明の第２の実施の形態について説明する。図６に示すように、本実施の形態では、第１の実施の形態と比べて、ｐ型非晶質シリコン層２６Ｃが、ドレイン電極３６と真性非晶質シリコン層２６Ｂとに接している。ｎ型非晶質シリコン層２６Ａが、真性非晶質シリコン層２６Ｂと電極４０とに接している。図７に示すように、Ｘ線が照射される照射期間において、複数のゲート線２９に順次ゲート電圧が印加され、且つ、配線４６に正の電圧が印加される。
　本実施形態では、光検出信号を読み出す期間において、配線４６に正の電圧が印加される。これにより、薄膜トランジスタ２４の閾値がマイナス方向にシフトする。そのため、薄膜トランジスタ２４の動作電圧（ゲート電極２８に印加する電圧）を低くすることができる。
　［第３の実施の形態］
　図８、図９及び図１０を参照しながら、本発明の第３の実施の形態について説明する。図８に示すように、撮像パネル１２には、電極６０、電極６２及び絶縁膜６４が形成されている。
　電極６０は、絶縁膜３８に接して形成されている。電極６０は、コンタクトホール３８１を介して、ドレイン電極３６に接している。電極６０は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、これらの合金、或いは、上記金属の窒化物からなる。電極６０は、透明導電膜であってもよい。透明導電膜は、例えば、インジウム亜鉛酸化物からなる。電極６０は、基板２０の主面に垂直な方向から見て、フォトダイオード２６と重なる。電極６０の厚さは、例えば、５０～２００ｎｍである。電極６０は、例えば、スパッタリング等によって、導電膜を形成した後、当該導電膜を、フォトリソグラフィ法により、パターニングすることで形成される。
　絶縁膜６４は、絶縁膜３８及び電極６０を覆っている。絶縁膜６４は、例えば、シリコン窒化膜である。絶縁膜６４は、シリコン酸化膜であってもよいし、シリコン窒化膜とシリコン酸化膜とを積層したものであってもよい。絶縁膜６４の厚さは、例えば、５０～３００ｎｍである。絶縁膜６４は、例えば、プラズマＣＶＤ法によって形成される。絶縁膜６４に接して、平坦化膜４４が形成される。
　電極６２は、絶縁膜６４に接して形成されている。電極６２に接して、ｎ型非晶質シリコン層２６Ａが形成されている。つまり、フォトダイオード２６は、電極６２に接して形成されている。電極６２は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、これらの合金、或いは、上記金属の窒化物からなる。電極６２は、透明導電膜であってもよい。透明導電膜は、例えば、インジウム亜鉛酸化物からなる。電極６２は、基板２０の主面に垂直な方向から見て、電極６０と重なる。電極６２の厚さは、例えば、５０～２００ｎｍである。電極６２は、例えば、スパッタリング等によって、導電膜を形成した後、当該導電膜を、フォトリソグラフィ法により、パターニングすることで形成される。
　電極６０と、電極６２と、絶縁膜６４のうち、これらの電極６０、６２の間に位置する部分とによって、容量６６が形成されている。図９に示すように、容量６６は、フォトダイオード２６に対して直列に接続されている。容量６６は、ドレイン電極３６に接続されている。
　図１０を参照しながら、本実施形態のＸ線撮像システムの動作を説明する。
　先ず、バイアス制御部１４Ｄは、所定の期間に亘って、配線４６に正の電圧を印加する（蓄積期間）。これにより、フォトダイオード２６を介して、容量６６に電荷が蓄積される。
　所定の期間が経過した後、バイアス制御部１４Ｄは、配線４６に負の電圧を印加する。これにより、フォトダイオード２６に逆バイアスの電圧が印加される。その結果、容量６６に電荷が蓄積された状態が維持される。
　配線４６に印加する電圧を正の電圧から負の電圧に切り替えるタイミングで、Ｘ線制御部１４Ｅは、Ｘ線源１６を動作させ、所定の期間に亘って、Ｘ線を照射する（照射期間）。所定の期間が経過した後、Ｘ線制御部１４Ｅは、Ｘ線源１６を動作させて、Ｘ線の照射を終了する。
　照射されたＸ線は、被写体１８を介して、シンチレータ１３に入射する。シンチレータ１３に入射したＸ線は、シンチレーション光に変換される。シンチレーション光は、フォトダイオード２６に入射する。このとき、容量６６に蓄積されている電荷が、フォトダイオード２６を介して、流れ出す。つまり、フォトダイオード２６によってシンチレーション光が検出された場合には、容量６６に蓄積されている電荷の量が減る。別の表現をすれば、容量６６に蓄積されている電荷は、フォトダイオード２６によって検出されたシンチレーション光に強度に対応している。
　その後、ゲート制御部１４Ａ及び信号読出部１４Ｂにより、光検出信号が読み出される。つまり、容量６６に蓄積されている電荷が読み出される。信号読出部１４Ｂは、読み出した光検出信号に基づいて、画像信号を生成する。画像処理部１４Ｃは、生成された画像信号に基づいて、画像を生成する。
　ここで、本実施形態においては、図１０に示すように、Ｘ線が照射される照射期間と、光検出信号が読み出される読出期間とが、別々に設けられている。つまり、Ｘ線が照射されていないときに、光検出信号が読み出される。別の表現をすれば、Ｘ線が間欠的に照射される。そのため、被写体１８の被爆量を少なくすることができる。
　また、本実施形態では、容量６６がフォトダイオード２６に対して直列に接続されている。そのため、容量６６に蓄積された電荷を読み出す際に、当該電荷がフォトダイオード２６によってリークするのを防ぐことができる。読み出した電荷に基づいて生成される画像の質を向上させることができる。
　［第４の実施の形態］
　図１１及び図１２を参照しながら、本発明の第４の実施の形態について説明する。図１１に示すように、本実施の形態では、第３の実施の形態と比べて、ｐ型非晶質シリコン層２６Ｃが、ドレイン電極３６と真性非晶質シリコン層２６Ｂとに接している。ｎ型非晶質シリコン層２６Ａが、真性非晶質シリコン層２６Ｂと電極４０とに接している。
　図１２を参照しながら、本実施形態のＸ線撮像システムの動作を説明する。
　先ず、バイアス制御部１４Ｄは、所定の期間に亘って、配線４６に負の電圧を印加する（蓄積期間）。これにより、フォトダイオード２６を介して、容量６６に電荷が蓄積される。
　所定の期間が経過した後、バイアス制御部１４Ｄは、配線４６に正の電圧を印加する。これにより、フォトダイオード２６に逆バイアスの電圧が印加される。その結果、容量６６に電荷が蓄積された状態が維持される。
　配線４６に印加する電圧を負の電圧から正の電圧に切り替えるタイミングで、Ｘ線制御部１４Ｅは、Ｘ線源１６を動作させ、所定の期間に亘って、Ｘ線を照射する（照射期間）。所定の期間が経過した後、Ｘ線制御部１４Ｅは、Ｘ線源１６を動作させて、Ｘ線の照射を終了する。
　照射されたＸ線は、被写体１８を介して、シンチレータ１３に入射する。シンチレータ１３に入射したＸ線は、シンチレーション光に変換される。シンチレーション光は、フォトダイオード２６に入射する。このとき、容量６６に蓄積されている電荷が、フォトダイオード２６を介して、流れ出す。つまり、フォトダイオード２６によってシンチレーション光が検出された場合には、容量６６に蓄積されている電荷の量が減る。別の表現をすれば、容量６６に蓄積されている電荷は、フォトダイオード２６によって検出されたシンチレーション光に強度に対応している。
　その後、ゲート制御部１４Ａ及び信号読出部１４Ｂにより、光検出信号が読み出される（読出期間）。つまり、容量６６に蓄積されている電荷が読み出される。信号読出部１４Ｂは、読み出した光検出信号に基づいて、画像信号を生成する。画像処理部１４Ｃは、生成された画像信号に基づいて、画像を生成する。
　本実施形態では、読出期間において、配線４６に正の電圧が印加される。これにより、薄膜トランジスタ２４の閾値がマイナス方向にシフトする。そのため、薄膜トランジスタ２４の動作電圧（ゲート電極２８に印加する電圧）を低くすることができる。
　以上、本発明の実施形態について、詳述してきたが、これらはあくまでも例示であって、本発明は、上述の実施形態によって、何等、限定されない。

Claims (7)

  1. 　被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、
    　基板と、
    　前記基板上に形成された薄膜トランジスタと、
    　前記薄膜トランジスタに接続され、前記シンチレーション光が照射される光電変換素子と、
    　前記光電変換素子に接続され、前記光電変換素子に対して逆バイアスとなる電圧を印加するバイアス配線とを含み、
    　前記薄膜トランジスタは、
    　半導体活性層と、
    　前記基板と前記半導体活性層との間に形成されたゲート電極とを含み、
    　前記バイアス配線は、前記シンチレーション光の照射方向から見て、前記ゲート電極及び前記半導体活性層に重なる部分を含む、撮像パネル。
  2. 　請求項１に記載の撮像パネルであって、
    　前記薄膜トランジスタは、前記光電変換素子に接続されるドレイン電極を含み、
    　前記光電変換素子は、
    　前記ドレイン電極に接して形成されたｎ型半導体層と、
    　前記ｎ型半導体層に接して形成された真性半導体層と、
    　前記真性半導体層に接して形成されたｐ型半導体層とを含み、
    　前記バイアス配線は、前記ｐ型半導体層の電位を前記ｎ型半導体層の電位よりも低くする、撮像パネル。
  3. 　請求項１に記載の撮像パネルであって、
    　前記薄膜トランジスタは、前記光電変換素子に接続されるドレイン電極を含み、
    　前記光電変換素子は、
    　前記ドレイン電極に接して形成されたｐ型半導体層と、
    　前記ｐ型半導体層に接して形成された真性半導体層と、
    　前記真性半導体層に接して形成されたｎ型半導体層とを含み、
    　前記バイアス配線は、前記ｎ型半導体層の電位を前記ｐ型半導体層の電位よりも高くする、撮像パネル。
  4. 　請求項１～３の何れか１項に記載の撮像パネルであって、
    　前記半導体活性層は、酸化物半導体からなる、撮像パネル。
  5. 　請求項４に記載の撮像パネルであって、
    　前記酸化物半導体は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有する酸化物である、撮像パネル。
  6. 　請求項４又は５に記載の撮像パネルであって、
    　前記薄膜トランジスタは、さらに、
    　前記ゲート電極と前記半導体活性層との間に形成され、前記ゲート電極を覆う第１絶縁膜と、
    　前記半導体活性層を覆う第２絶縁膜とを含み、
    　前記第１絶縁膜及び前記第２絶縁膜は、前記半導体活性層に接して形成されたシリコン酸化膜を含む、撮像パネル。
  7. 　請求項１～６の何れか１項に記載の撮像パネルと、
    　Ｘ線源と、
    　前記Ｘ線源と前記撮像パネルとの間に配置されるシンチレータとを備える、Ｘ線撮像システム。
PCT/JP2015/068305 2014-06-30 2015-06-25 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム WO2016002612A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/321,142 US10411059B2 (en) 2014-06-30 2015-06-25 Imaging panel and X-ray imaging system provided with said imaging panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-134522 2014-06-30
JP2014134522 2014-06-30

Publications (1)

Publication Number Publication Date
WO2016002612A1 true WO2016002612A1 (ja) 2016-01-07

Family

ID=55019154

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/068305 WO2016002612A1 (ja) 2014-06-30 2015-06-25 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム

Country Status (2)

Country Link
US (1) US10411059B2 (ja)
WO (1) WO2016002612A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10386500B2 (en) 2014-06-30 2019-08-20 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device provided therewith
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
US10353082B2 (en) 2014-06-30 2019-07-16 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
WO2016002562A1 (ja) 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
US10411059B2 (en) 2014-06-30 2019-09-10 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US10347687B2 (en) 2014-06-30 2019-07-09 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US10408951B2 (en) * 2016-01-29 2019-09-10 Board Of Trustees Of Michigan State University Radiation detector
CN110854143B (zh) * 2018-08-20 2023-04-25 夏普株式会社 有源矩阵基板及x射线摄像面板
CN111106134B (zh) * 2018-10-29 2023-08-08 夏普株式会社 有源矩阵基板以及具备其的x射线拍摄面板
JP7449264B2 (ja) * 2021-08-18 2024-03-13 株式会社東芝 放射線検出器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059975A (ja) * 2007-09-03 2009-03-19 Mitsubishi Electric Corp フォトセンサーおよびｘ線撮像装置
JP2009130127A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 放射線検出器およびその製造方法
JP2010225735A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp フォトセンサー及びその製造方法
JP2013016772A (ja) * 2011-06-07 2013-01-24 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
WO2013130038A1 (en) * 2012-02-28 2013-09-06 Carestream Health, Inc. Radiographic detector arrays including scintillators and methods for same
JP2013219067A (ja) * 2012-04-04 2013-10-24 Canon Inc 放射線検出装置の製造方法、放射線検出装置、及び放射線撮像システム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124676A (ja) 2000-10-12 2002-04-26 Canon Inc 半導体装置
EP1548836B1 (en) 2002-08-09 2008-06-18 Hamamatsu Photonics K. K. Photodiode array and radiation detector
JP2006156555A (ja) 2004-11-26 2006-06-15 Toshiba Corp Ｘ線平面検出器
JP2006253481A (ja) 2005-03-11 2006-09-21 Renesas Technology Corp 半導体装置
JP2007103578A (ja) 2005-10-03 2007-04-19 Canon Inc 光電変換装置及び放射線検出装置
JP5489423B2 (ja) 2007-09-21 2014-05-14 富士フイルム株式会社 放射線撮像素子
US8008627B2 (en) 2007-09-21 2011-08-30 Fujifilm Corporation Radiation imaging element
JP2009212120A (ja) 2008-02-29 2009-09-17 Fujifilm Corp 電磁波検出素子
JP2009252835A (ja) 2008-04-02 2009-10-29 Fujifilm Corp 電磁波検出素子
JP5653611B2 (ja) 2009-12-09 2015-01-14 富士フイルム株式会社 放射線センサおよび放射線画像撮影装置
JP2011159908A (ja) 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2013235934A (ja) 2012-05-08 2013-11-21 Canon Inc 検出装置、検出システム、及び、検出装置の製造方法
JP2013235935A (ja) 2012-05-08 2013-11-21 Canon Inc 検出装置の製造方法、その検出装置及び検出システム
JP6099035B2 (ja) 2012-10-12 2017-03-22 Ｎｌｔテクノロジー株式会社 光電変換装置及びその製造方法並びにｘ線画像検出装置
JP6179362B2 (ja) * 2013-11-14 2017-08-16 コニカミノルタ株式会社 ブライトバーンの消去方法およびブライトバーン消去機能を有する放射線画像撮影装置
WO2016002562A1 (ja) 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
US10386500B2 (en) 2014-06-30 2019-08-20 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device provided therewith
US10411059B2 (en) 2014-06-30 2019-09-10 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
WO2016002625A1 (ja) 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
US10347687B2 (en) 2014-06-30 2019-07-09 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059975A (ja) * 2007-09-03 2009-03-19 Mitsubishi Electric Corp フォトセンサーおよびｘ線撮像装置
JP2009130127A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 放射線検出器およびその製造方法
JP2010225735A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp フォトセンサー及びその製造方法
JP2013016772A (ja) * 2011-06-07 2013-01-24 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
WO2013130038A1 (en) * 2012-02-28 2013-09-06 Carestream Health, Inc. Radiographic detector arrays including scintillators and methods for same
JP2013219067A (ja) * 2012-04-04 2013-10-24 Canon Inc 放射線検出装置の製造方法、放射線検出装置、及び放射線撮像システム

Also Published As

Publication number Publication date
US10411059B2 (en) 2019-09-10
US20170154916A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
WO2016002612A1 (ja) 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
US10170565B2 (en) Imaging device, method for driving imaging device, and electronic device
WO2016002610A1 (ja) 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
US10353082B2 (en) Imaging panel and X-ray imaging device
US10079253B2 (en) Imaging device and electronic device
WO2015141777A1 (ja) 光検出装置
WO2016195000A1 (ja) フォトセンサ基板
US9881954B2 (en) Imaging device
WO2016163347A1 (ja) フォトセンサ基板
WO2016002562A1 (ja) 撮像パネル及びｘ線撮像装置
WO2016002625A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
CN107636840B (zh) 有源矩阵基板
US20200154068A1 (en) Imaging device and electronic device
US10304897B2 (en) Imaging panel and X-ray imaging device provided therewith
WO2016002627A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
WO2016111192A1 (ja) 撮像パネル及びｘ線撮像装置
JP6448784B2 (ja) アクティブマトリクス基板
WO2016021472A1 (ja) 撮像パネルの製造方法、撮像パネル、及びｘ線撮像装置
US20210111218A1 (en) Imaging panel and method for manufacturing same
WO2016002611A1 (ja) Ｘ線撮像システム
WO2016167179A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
WO2016167277A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
WO2015151961A1 (ja) Ｘ線撮像装置
US11251221B2 (en) Imaging panel and method for manufacturing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15815631

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15321142

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15815631

Country of ref document: EP

Kind code of ref document: A1