JP2013016772A - 放射線撮像装置、放射線撮像表示システムおよびトランジスタ - Google Patents

放射線撮像装置、放射線撮像表示システムおよびトランジスタ Download PDF

Info

Publication number
JP2013016772A
JP2013016772A JP2012000956A JP2012000956A JP2013016772A JP 2013016772 A JP2013016772 A JP 2013016772A JP 2012000956 A JP2012000956 A JP 2012000956A JP 2012000956 A JP2012000956 A JP 2012000956A JP 2013016772 A JP2013016772 A JP 2013016772A
Authority
JP
Japan
Prior art keywords
insulating film
gate
electrode
transistor
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012000956A
Other languages
English (en)
Other versions
JP5978625B2 (ja
JP2013016772A5 (ja
Inventor
Yasuhiro Yamada
泰弘 山田
Michiru Senda
みちる 千田
Tsutomu Tanaka
田中　　勉
Masato Takatoku
真人 高徳
Ryoichi Ito
良一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012000956A priority Critical patent/JP5978625B2/ja
Priority to US13/485,485 priority patent/US20120313103A1/en
Priority to CN201210186903.4A priority patent/CN102820337B/zh
Publication of JP2013016772A publication Critical patent/JP2013016772A/ja
Priority to US13/886,994 priority patent/US9129871B2/en
Publication of JP2013016772A5 publication Critical patent/JP2013016772A5/ja
Application granted granted Critical
Publication of JP5978625B2 publication Critical patent/JP5978625B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】放射線に起因する特性劣化を抑制して信頼性を向上させることが可能なトランジスタを提供する。
【解決手段】放射線撮像装置は、フォトダイオードとトランジスタとを含む画素回路を有する。トランジスタは、基板上の選択的な領域に配設されたゲート電極と、ゲート電極上に第２ゲート絶縁膜を介して設けられた半導体層と、半導体層上に第１ゲート絶縁膜を介して設けられると共にゲート電極に対向するゲート電極と、ゲート電極上に設けられた第１層間絶縁膜と、半導体層に電気的に接続されて設けられたソース電極およびドレイン電極と、一部がゲート電極の端部に対向して設けられたシールド電極層とを備える。第２ゲート絶縁膜、第１ゲート絶縁膜および第１層間絶縁膜のうちの少なくとも１つはシリコン酸化膜を含む。シールド電極層により、放射線の入射によって生じる正電荷の影響による閾値電圧のシフトが抑制される。
【選択図】図４

Description

本開示は、例えば医療用や非破壊検査用のＸ線撮影に好適な放射線撮像装置、放射線撮像表示システムおよびそのような放射線撮像装置に用いられるトランジスタに関する。
近年、画像を電気信号として取得する手法（光電変換による撮像手法）として、ＣＣＤ（Charge Coupled Device Image Sensor）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを用いた手法が主流となっている。これらのイメージセンサでの撮像エリアは、結晶基板（シリコンウェハ）のサイズに制限されることとなる。ところが、特にＸ線を使用して撮像を行う医療分野等では、撮像エリアの大面積化が要求されており、また動画性能に対する需要も高まりつつある。
例えば、人体の胸部Ｘ線撮影装置など、大面積化を要する撮像装置として、放射線写真フィルムを介さずに、放射線に基づく画像を電気信号として得る放射線撮像装置が開発されている。このような放射線撮像装置は、フォトダイオード等の光電変換素子および薄膜トランジスタ（ＴＦＴ）を含む回路基板上に波長変換層（蛍光体）を設けたものであり、入射した放射線を可視光に変換後、光電変換素子において受光するようになっている。ＴＦＴを含む回路により、受光量に基づく電気信号の読み出しがなされる。
ここで、トランジスタとしては、基板上に、ゲート、ソースおよびドレインなどの電極層と、チャネルを形成する半導体層と、ゲート絶縁膜や層間絶縁膜などが積層された、いわゆるトップゲート構造またはボトムゲート構造のものが用いられる。ところが、このような構造のトランジスタにおいて、例えばゲート絶縁膜に酸化シリコン膜が用いられる場合、酸化シリコン膜中にＸ線が入射すると、膜中に正孔が生じ、それによって閾値電圧（Ｖth）が負側にシフトしてしまうことが知られている（例えば、特許文献１参照）。
一方、半導体層を間にして２つのゲート電極を設けたデュアルゲート構造を採用することにより、上記のような閾値電圧のシフトを軽減するトランジスタが提案されている（特許文献２参照）。
特開２００８−２５２０７４号公報 特開２００４−２６５９３５号公報
ところが、上記デュアルゲート構造のトランジスタにおいても、放射線照射によって酸化シリコン膜中に生じた正孔の影響を受け、閾値電圧のシフトが少なからず生じる。このような放射線に起因する特性劣化を抑制して、より高信頼性のトランジスタの実現が望まれている。
本開示はかかる問題点に鑑みてなされたもので、その目的は、放射線に起因する特性劣化を抑制して信頼性を向上させることが可能なトランジスタおよび放射線撮像装置ならびに放射線撮像表示システムを提供することにある。
本開示のトランジスタは、半導体層と、半導体層の一方の面側に設けられた第１のゲート絶縁膜および第１の層間絶縁膜と、第１のゲート絶縁膜と第１の層間絶縁膜との間に設けられた第１のゲート電極と、半導体層の他方の面側に設けられた第２の絶縁膜と、半導体層に電気的に接続されて設けられたソース電極およびドレイン電極と、少なくとも一部が第１のゲート電極の端部に対向して設けられたシールド電極層とを備えたものである。第１のゲート絶縁膜、第１の層間絶縁膜および第２の絶縁膜のうちの少なくとも１つがシリコン酸化膜を含んでいる。
本開示の放射線撮像装置は、上記本開示のトランジスタと光電変換素子とを含む画素部を備えたものである。
本開示のトランジスタおよび放射線撮像装置では、第１のゲート絶縁膜と、第１の層間絶縁膜と、第２の絶縁膜とのうちの少なくとも１つに含まれたシリコン酸化膜において、放射線が照射されることによって正孔（ホール）による正電荷がチャージされる。第１のゲート電極の端部に対向してシールド電極層が設けられていることにより、特に半導体層のチャネル端部付近において上記正電荷の影響が軽減され、閾値電圧のシフトが抑制される。
本開示の放射線撮像表示システムは、放射線に基づく画像を取得する撮像装置（上記本開示の放射線撮像装置）と、この撮像装置により取得された画像を表示する表示装置とを備えたものである。
本開示のトランジスタおよび放射線撮像装置によれば、半導体層の一方の面側に設けられた第１のゲート絶縁膜および第１の層間絶縁膜と、他方の面側に設けられた第２の絶縁膜のうちの少なくとも１つがシリコン酸化膜を含む。シールド電極層が、その少なくとも一部が第１のゲート電極の端部に対向するように設けられていることにより、放射線の照射に起因する閾値電圧のシフトを抑制することができる。よって、放射線に起因する特性劣化を抑制して信頼性を向上させることが可能となる。
本開示の第１の実施の形態に係る放射線撮像装置の全体構成を表す機能ブロック図である。 図１に示した画素部（間接変換型）の断面構造を表す模式図である。 図２に示した画素部における画素回路（アクティブ駆動回路）の一例である。 図３に示したトランジスタの概略構成を表す断面図である。 図４に示したトランジスタの作製方法を工程順に説明するための断面模式図である。 図５に続く工程を表す断面図である。 図６に続く工程を表す断面図である。 図７に続く工程を表す断面図である。 図３に示したフォトダイオードの断面構造を表す模式図である。 比較例のトランジスタにおいて、正電荷のチャージによる影響を説明するための模式図である。 図４に示したトランジスタにおいて、正電荷のチャージによる影響を説明するための模式図である。 図４に示したトランジスタにおけるＸ線照射量と電流電圧特性との関係について示す特性図である。 図４に示したトランジスタにおけるＸ線照射量と閾値電圧シフト量との関係について示す特性図である。 図４に示したトランジスタの電流電圧特性におけるＳ値について示したものである。 （Ａ）（Ｂ）は、変形例１に係るトランジスタの概略構成を表す断面図である。 本開示の第２の実施の形態に係るトランジスタの概略構成を表す断面図である。 図１６に示したトランジスタにおいて、正電荷のチャージによる影響を説明するための模式図である。 図１６に示したトランジスタにおけるＸ線照射量と電流電圧特性との関係について示す特性図である。 図１６に示したトランジスタにおけるＸ線照射量と閾値電圧シフト量との関係について示す特性図である。 図１６に示したトランジスタの電流電圧特性におけるＳ値について示したものである。 変形例２に係るトランジスタの概略構成を正電荷のチャージによる影響と共に表す断面図である。 変形例３に係るトランジスタの概略構成を表す断面図である。 図２２に示したトランジスタの他の例を表す断面図である。 変形例４に係るトランジスタの概略構成を表す断面図である。 変形例５に係るトランジスタの概略構成を表す断面図である。 変形例６に係るトランジスタの概略構成を表す断面図である。 図２６に示したトランジスタの他の例の概略構成を表す断面図である。 図２６に示したトランジスタの他の例の概略構成を表す断面図である。 変形例７に係るトランジスタの概略構成を表す断面図である。 図２９に示したトランジスタの他の例の概略構成を表す断面図である。 図２９に示したトランジスタの他の例の概略構成を表す断面図である。 変形例８に係る画素駆動回路（パッシブ駆動回路）の一例である。 変形例９に係る直接変換型の放射線撮像装置を説明するための模式図である。 適用例に係る放射線撮像表示システムの全体構成を表す模式図である。 ゲート電極の他の形状例を表す断面模式図である。
以下、本開示における実施の形態について図面を参照して説明する。尚、説明は以下の順序で行う。

１．第１の実施の形態（間接変換型の放射線撮像装置において、一対のソース・ドレイン電極の両方の一部をシールド電極層として利用したトランジスタを設けた例）
２．変形例１（ドレイン電極の一部をシールド電極層として利用した例）
３．第２の実施の形態（一対のソース・ドレイン電極とは別にシールド電極層を設けた例）
４．変形例２（シールド電極層を負電位に保持した例）
５．変形例３（ダブルゲート構造を有するトランジスタの例）
６．変形例４（ダブルゲート構造を有するトランジスタの他の例）
７．変形例５（ダブルゲート構造を有するトランジスタの他の例）
８．変形例６（トップゲート構造を有するトランジスタの例）
９．変形例７（ボトムゲート構造を有するトランジスタの例）
１０．変形例８（パッシブ駆動方式の画素回路の例）
１１．変形例９（直接変換型の放射線撮像装置の例）
１２．適用例（放射線撮像表示システムの例）
＜第１の実施の形態＞
［放射線撮像装置の全体構成］
図１は、本開示の一実施の形態に係る放射線撮像装置（放射線撮像装置１）の全体構成を表すものである。放射線撮像装置１は、いわゆる間接変換型ＦＰＤ（Flat Panel Detector）であり、α線、β線、γ線、Ｘ線に代表される放射線を波長変換後に受光し、放射線に基づく画像情報を電気信号として読み取るものである。この放射線撮像装置１は、医療用をはじめ、手荷物検査等のその他の非破壊検査用のＸ線撮像装置として好適に用いられるものである。
放射線撮像装置１は、基板１１上に画素部１２を有し、この画素部１２の周辺領域には、例えば行走査部１３、水平選択部１４、列走査部１５およびシステム制御部１６からなる周辺回路（駆動回路）が設けられている。
画素部１２は、放射線撮像装置１における撮像エリアとなるものである。この画素部１２は、例えば行列状に２次元配置された単位画素Ｐ（以下、単に「画素」と記述する場合もある）を含み、この単位画素Ｐには、画素駆動線１７として例えば２本の配線（具体的には行選択線およびリセット制御線）が画素行ごとに接続されている。単位画素Ｐは、入射光の光量（受光量）に応じた電荷量の電荷（光電荷）を発生して内部に蓄積する光電変換素子（後述のフォトダイオード１１１Ａ）を含んでいる。
画素部１２には、また、画素行ごとに画素駆動線１７がその行方向に沿って配線され、画素列ごとに垂直信号線１８がその列方向に沿って配線されている。画素駆動線１７は、画素からの信号読み出しのための駆動信号を伝送するものである。図１では、画素駆動線１７について１本の配線として示しているが、１本に限られるものではない。画素駆動線１７の一端は、行走査部１３の各行に対応した出力端に接続されている。この画素部１２の構成については後述する。
この画素部１２上には、図２に示したように、シンチレータ層１１４（波長変換層）が設けられており、シンチレータ層１１４は、保護膜１１５により覆われている。
シンチレータ層１１４は、放射線を後述のフォトダイオード１１１Ａの感度域に波長変換するものである。このシンチレータ層１１４は、例えばＸ線を可視光に変換する蛍光体が用いられる。このような蛍光体としては、例えば、ヨウ化セシウム（ＣｓＩ）にタリウム（Ｔｌ）を添加したもの、酸化硫黄カドミウム（Ｇｄ2Ｏ2Ｓ）にテルビウム（Ｔｂ）を添加したもの、ＢａＦＸ（ＸはＣｌ，Ｂｒ，Ｉ等）等が挙げられる。シンチレータ層１１４の厚みは１００μｍ〜６００μｍであることが望ましく、例えば６００μｍである。このようなシンチレータ層１１４は、平坦化膜１１３上に例えば真空蒸着法を用いて成膜することができる。
保護膜１１５は、例えばパリレンＣよりなる有機膜である。シンチレータ層１１４に用いられる上記のような蛍光体材料、特にＣｓＩは水分によって劣化し易いため、シンチレータ層１１４上には、水分バリア層としての保護膜１１５が設けられていることが望ましい。
行走査部１３は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１２の各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部１３によって選択走査された画素行の各画素Ｐから出力される信号は、垂直信号線１８の各々を通して水平選択部１４に供給される。水平選択部１４は、垂直信号線１８ごとに設けられたアンプや水平選択スイッチ等によって構成されている。
列走査部１５は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１４の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１５による選択走査により、垂直信号線１８の各々を通して伝送される各画素の信号が順番に水平信号線１９に出力され、当該水平信号線１９を通して基板１１の外部へ伝送される。
行走査部１３、水平選択部１４、列走査部１５および水平信号線１９からなる回路部分は、基板１１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
システム制御部１６は、基板１１の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、放射線撮像装置１の内部情報などのデータを出力するものである。システム制御部１６はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３、水平選択部１４および列走査部１５などの周辺回路の駆動制御を行う。
［画素部１２の詳細構成］
画素部１２では、基板１１上に、後述のフォトダイオード１１１Ａおよびトランジスタ１１１Ｂを含む画素回路１２ａが形成されている。尚、この画素回路１２ａ上には、例えば有機絶縁膜よりなる平坦化膜（図示せず）が設けられている。また、この平坦化膜上に、更に図示しない保護膜が設けられていてもよい。以下、画素部１２の要部の詳細構成について説明する。
（画素回路）
図３は、光電変換層１１２における画素回路１２ａの一例を表したものである。画素回路１２ａは、フォトダイオード１１１Ａ（光電変換素子）と、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３（後述のトランジスタ１１１Ｂに相当）と、前述の垂直信号線１８と、画素駆動線１７としての行選択線１７１およびリセット制御線１７２とを含むものである。
フォトダイオード１１１Ａは、例えばＰＩＮ(Positive Intrinsic Negative Diode) フォトダイオードであり、例えばその感度域は可視域となっている（受光波長帯域が可視域である）。このフォトダイオード１１１Ａは、その一端（端子１３３）に基準電位Ｖxrefが印加されることで、入射光の光量（受光量）に応じた電荷量の信号電荷を発生するものである。フォトダイオード１１１Ａの他端は蓄積ノードＮに接続されている。蓄積ノードＮには容量成分１３６が存在し、フォトダイオード１１１Ａで発生した信号電荷は蓄積ノードＮに蓄積される。尚、フォトダイオード１１１Ａを蓄積ノードＮとグランド（ＧＮＤ）との間に接続した構成としてもよい。このフォトダイオードの断面構造については後述する。
トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はいずれも、例えばＮ型またはＰ型の電界効果トランジスタ（ＦＥＴ：Field effect transistor）であり、チャネルを形成する半導体層（後述の半導体層１２６）が例えば低温多結晶シリコン（ＬＴＰＳ：Low-temperature Poly Silicon）により構成されている。但し、これに限らず、微結晶シリコン、多結晶シリコン等のシリコン系半導体、あるいは酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）または酸化亜鉛（ＺｎＯ）等の酸化物半導体により構成されていてもよい。
トランジスタＴｒ１は、リセットトランジスタであり、参照電位Ｖrefが与えられる端
子１３７と蓄積ノードＮとの間に接続されている。このトランジスタＴｒ１は、リセット信号Ｖrstに応答してオンすることによって蓄積ノードＮの電位を参照電位Ｖrefにリセットするものである。トランジスタＴｒ２は、読出トランジスタであり、ゲートが蓄積ノードＮに、端子１３４（ドレイン）が電源ＶＤＤにそれぞれ接続されている。このトランジスタＴｒ２は、フォトダイオード１１１Ａで発生した信号電荷をゲートで受け、この信号電荷に応じた信号電圧を出力する。トランジスタＴｒ３は、行選択トランジスタであり、トランジスタＴｒ２のソースと垂直信号線１８との間に接続されており、行走査信号Ｖreadに応答してオンすることにより、トランジスタＴｒ２から出力される信号を垂直信号線１８に出力する。このトランジスタＴｒ３については、トランジスタＴｒ２のドレインと電源ＶＤＤとの間に接続する構成を採ることも可能である。以下、これらのトランジスタ（総称してトランジスタ１１１Ｂとする）の断面構造について説明する。
［トランジスタ１１１Ｂの詳細構成］
図４は、トランジスタ１１１Ｂの断面構成例である。トランジスタ１１１Ｂは、半導体層１２６を挟むようにして２つのゲート電極を有する、いわゆるデュアルゲート構造を有している。具体的には、トランジスタ１１１Ｂは、基板１１上の選択的な領域に、ゲート電極１２０Ａを有し、このゲート電極１２０Ａを覆うように第２ゲート絶縁膜１２９が設けられている。第２ゲート絶縁膜１２９上には、半導体層１２６が設けられており、この半導体層１２６は、チャネル層１２６ａと、その両端のそれぞれに設けられたＬＤＤ(Lightly Doped Drain)層１２６ｂおよびＮ+層１２６ｃとを含んでいる。この半導体層１２６を覆うように、第１ゲート絶縁膜１３０が形成されている。第１ゲート絶縁膜１３０上の選択的な領域（ゲート電極１２０Ａに対向する領域）には、ゲート電極１２０Ｂが配設されている。
ゲート電極１２０Ｂ上には、第１層間絶縁膜１３１が形成されており、この第１層間絶縁膜１３１と第１ゲート絶縁膜１３０との一部に、コンタクトホールＨ１が設けられている。第１層間絶縁膜１３１上には、そのようなコンタクトホールＨ１を埋め込むようにして、一対のソース・ドレイン電極１２８Ａ，１２８Ｂが配設されており、半導体層１２６と電気的に接続されている。ソース・ドレイン電極１２８Ａ，１２８Ｂ上には、第２層間絶縁膜１３２が設けられている。
尚、本実施の形態のゲート電極１２０Ｂが、本開示の「第１のゲート電極」の一具体例に相当し、ゲート電極１２０Ａが、「第２のゲート電極」の一具体例に相当する。また、第１ゲート絶縁膜１３０が「第１のゲート絶縁膜」、第２ゲート絶縁膜１２９が「第２の絶縁膜」、第１層間絶縁膜１３１が「第１の層間絶縁膜」、第２層間絶縁膜１３２が「第２の層間絶縁膜」の一具体例にそれぞれ相当する。
ゲート電極１２０Ａおよびゲート電極１２０Ｂはそれぞれ、例えばチタン（Ｔｉ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），タングステン（Ｗ），クロム（Ｃｒ）等のいずれかよりなる単層膜またはそれらの積層膜よりなる。これらのゲート電極１２０Ａおよびゲート電極１２０Ｂは、上述のように第２ゲート絶縁膜１２９、半導体層１２６および第１ゲート絶縁膜１３０を挟み込むようにして、互いに対向して設けられている。換言すると、ゲート電極１２０Ｂは、ゲート電極１２０Ａとほぼ同等の領域に、チャネル層１２６ａを挟み込むようにして設けられている。このようなゲート電極１２０Ｂは、例えばゲート電極１２０Ａと同一のフォトマスクを用いてパターニングされるが、理想的にはゲート電極１２０Ａの直上に設けられることが望ましい。これらのゲート電極１２０Ａおよびゲート電極１２０Ｂの厚みはそれぞれ、例えば３０ｎｍ〜１５０ｎｍであり、例えばゲート電極１２０Ａが６５ｎｍ、ゲート電極１２０Ｂが９０ｎｍである。
第２ゲート絶縁膜１２９および第１ゲート絶縁膜１３０は、例えばシリコン酸化膜を含んで構成されている。シリコン酸化膜としては、例えば酸化シリコン（ＳｉＯ2）または
酸窒化シリコン（ＳｉＯＮ）等の酸素を含むシリコン化合物膜が挙げられる。第２ゲート絶縁膜１２９および第１ゲート絶縁膜１３０は、具体的には、そのようなシリコン酸化膜と、窒化シリコン（ＳｉＮX）膜とを積層してなる積層膜である。ここでは、第１ゲート
絶縁膜１２９は、基板１１側から順に窒化シリコン膜１２９Ａおよび酸化シリコン膜１２９Ｂを積層したものであり、第１ゲート絶縁膜１３０は、基板１１側から順に、酸化シリコン膜１３０Ａ、窒化シリコン膜１３０Ｂおよび酸化シリコン膜１３０Ｃを積層したものである。このように、半導体層１２６の近傍には、半導体層１２６を挟み込むようにして、酸化シリコン膜１２９Ｂ，１３０Ａが設けられることが望ましい。これは、半導体層１２６が界面準位の影響を受け、閾値電圧シフトが生じないようにするためである。
半導体層１２６は、例えば多結晶シリコン、低温多結晶シリコン、微結晶シリコンまたは非結晶シリコンにより構成され、望ましくは低温多結晶シリコンにより構成されている。あるいは、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体により構成されていてもよい。この半導体層１２６では、チャネル層１２６ａの両端側（ソース側およびドレイン側）に、ソース・ドレイン電極１２８Ａ，１２８Ｂとの接続領域となるＮ+層１
２６ｃが設けられており、チャネル層１２６ａとＮ+層１２６ｃとの間には、リーク電流
を低減する目的でＬＤＤ層１２６ｂが形成されている。
（ソース・ドレイン電極，シールド電極層）
ソース・ドレイン電極１２８Ａ，１２８Ｂは、例えばソースまたはドレインとして入れ替わり可能に機能するものであり、一方がソース、他方がドレインとして機能するようになっている。これらのソース・ドレイン電極１２８Ａ，１２８Ｂはそれぞれ、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等からなる単層膜またはこれらの積層膜からなり、信号読み出しのための配線に接続されている。本実施の形態では、これらのソース・ドレイン電極１２８Ａ，１２８Ｂが、上記のようにソースまたはドレインとして入れ替わり可能に機能するため、チャネル層１２６ａの両端側のどちらにもＬＤＤ層１２６ｂが設けられた構成となっている。
本実施の形態では、これらのソース・ドレイン電極１２８Ａ，１２８Ｂがいずれも、ゲート電極１２０Ｂの端部ｅ２に対向する領域まで延在して設けられている。換言すると、ソース・ドレイン電極１２８Ａ，１２８Ｂはそれぞれ、ゲート電極１２０Ｂの端部ｅ２にオーバーラップして（部分的に重なって）設けられている。これらの端部ｅ２に対向する部分が、シールド電極層１２８ａ１，１２８ｂ１に相当する（シールド電極層１２８ａ１，１２８ｂ１を兼ねている）。上述のように、ゲート電極１２０Ｂは、ゲート電極１２０Ａに対向して設けられるが、半導体層１２６ではゲート電極１２０Ａに対応する領域にチャネル層１２６ａが形成されるため、ソース・ドレイン電極１２８Ａ，１２８Ｂは、チャネル端ｅ１に対向して設けられることとなる。尚、上述のようにチャネル層１２６ａの両端側にはそれぞれＬＤＤ層１２６ｂが設けられるが、シールド電極層１２８ａ１，１２８ｂ１は、ここでは、ＬＤＤ層１２６ｂにも重なって設けられている。
尚、本明細書においてゲート電極１２０Ｂは、側面にテーパ部分を有するが、これは、エッチングプロセスによって必然的に形成されるものである。ゲート電極１２０Ｂが、このようなテーパ部分を有する場合、ゲート電極１２０Ｂの端部ｅ２は、図４の右下欄に拡大して示したように、テーパ部分ｔの最下端を示すものとする。
シールド電極層１２８ａ１，１２８ｂ１は、シリコン酸化膜に溜まった正電荷の半導体層１２６（特にチャネル層１２６ａ）への影響を抑制する電気的なシールドとして機能するものである。その少なくとも一部が、ゲート電極１２０Ｂの端部ｅ２に対向して設けられている。望ましくは、シールド電極層１２８ａ１とシールド電極層１２８ｂ１との間隔ｄが、ゲート電極１２０Ｂのゲート長Ｌよりも小さくなるように、シールド電極層１２８ａ１，１２８ｂ１が設けられているとよい。より望ましくは、シールド電極層１２８ａ１，１２８ｂ１がゲート電極１２０Ｂのテーパ部分の全てを覆うように設けられているとよい。ここで、前述のようにゲート電極１２０Ｂはゲート電極１２０Ａと同位置に設けられることが理想的ではあるが、実際には位置ずれ（合わせずれ）が生じることがある。シールド電極層１２８ａ１，１２８ｂ１がテーパ部分を覆っていれば、そのような合わせずれが生じた場合にも、正孔のチャネル層１２６ａへの影響を少なくすることができる。尚、上記間隔ｄの下限については特に限定されないが、シールド電極層１２８ａ１，１２８ｂ１同士があまり近づき過ぎると、ショート不良等の不具合が生じるため、その点を考慮して端部ｅ３の位置を設定するとよい。本実施の形態では、これらのシールド電極層１２８ａ１，１２８ｂ１は、上述のようにソース・ドレイン電極１２８Ａ，１２８Ｂの一部として、第１層間絶縁膜１３１上に設けられている。
第１層間絶縁膜１３１および第２層間絶縁膜１３２は、上記第２ゲート絶縁膜１２９および第１ゲート絶縁膜１３０と同様、例えば酸化シリコン膜、酸窒化シリコン膜および窒化シリコン膜のうちの単層膜またはこれらの積層膜により構成されている。ここでは、第１層間絶縁膜１３１は、基板１１側から順に酸化シリコン膜１３１ａおよび窒化シリコン膜１３１ｂを積層したものであり、第２層間絶縁膜１３２は、酸化シリコン膜となっている。尚、トランジスタ１１１Ｂの一部の層は、後述のフォトダイオード１１１Ａと共通しており、同一の薄膜プロセスを経て形成される。このため、フォトダイオード１１１Ａにおける第２層間絶縁膜１３２は、その加工時のエッチング選択比の観点から、第２層間絶縁膜１３２としては、窒化シリコン膜よりも酸化シリコン膜を用いることが望ましい。
（トランジスタ１１１Ｂの作製方法）
上記のようなトランジスタ１１１Ｂは、例えば次のようにして作製することができる。図５〜８は、トランジスタ１１１Ｂの作製方法を工程順に説明するための断面図である。
まず、図５（Ａ）に示したように、基板１１上にゲート電極１２０Ａを形成する。具体的には、例えばＭｏ等の高融点金属を基板１１上に例えばスパッタ法により成膜した後、例えばフォトリソグラフィ法を用いて島状（アイランド状）にパターニングする。
この後、図５（Ｂ）に示したように、第２ゲート絶縁膜１２９を形成する。具体的には、基板１１上のゲート電極１２０Ａを覆うように、窒化シリコン膜１２９Ａおよび酸化シリコン膜１２９Ｂをこの順に、例えばＣＶＤ法により所定の膜厚で連続成膜する。続いて、形成した第２ゲート絶縁膜１２９上に、半導体層１２６となるアモルファスシリコン層（α−Ｓｉ層）１２６０を、例えばＣＶＤ法により成膜する。
次いで、図５（Ｃ）に示したように、形成したα−Ｓｉ層１２６０を多結晶化することにより、半導体層１２６を形成する。具体的には、まずα−Ｓｉ層１２６０を例えば４００℃〜４５０℃の温度下において、水素含有量が１％以下となるように脱水素処理（アニール）を行う。続いて、例えばエキシマレーザ（ＥＬＡ）により例えば波長３０８ｎｍのレーザ光を照射することにより、α−Ｓｉ層１２６０を多結晶化する。この後、例えばボロンをドープして閾値電圧を調整することにより、半導体層１２６を形成する。
続いて、図６（Ａ）に示したように、多結晶化した半導体層１２６の所定の領域に、イオン注入により、ＬＤＤ層１２６ｂおよびＮ+層１２６ｃをそれぞれ形成する。
次いで、図６（Ｂ）に示したように、第１ゲート絶縁膜１３０を形成する。具体的には、半導体層１２６を覆うように、酸化シリコン膜１３０Ａ、窒化シリコン膜１３０Ｂおよび酸化シリコン膜１３０Ｃをこの順に、例えばＣＶＤ法により所定の膜厚で連続成膜する。尚、これらの酸化シリコン膜１３０Ａ，１３０Ｃと、上述の第２ゲート絶縁膜１２９における酸化シリコン膜１２９Ｂとの合計の膜厚が、６５ｎｍ以下となるように、各層の膜厚を設定する。尚、この第３ゲート絶縁膜１３０を形成後、図示はしないが、上記ゲート電極１２０Ａと、後の工程で形成するゲート電極１２０Ｂとを電気的に接続するためのコンタクトホールを形成しておく。
続いて、図６（Ｃ）に示したように、第１ゲート絶縁膜１３０上にゲート電極１２０Ｂを形成する。具体的には、例えばＭｏ等の高融点金属を、第１ゲート絶縁膜１３０上に例えばスパッタ法により成膜した後、例えばフォトリソグラフィ法を用いて島状にパターニングする。この際、ゲート電極１２０Ａの形成時と同一のフォトマスクを使用し、理想的にはゲート電極１２０Ａの直上にゲート電極１２０Ｂが形成されるように位置合わせを行うことが望ましい。
次いで、図７（Ａ）に示したように、酸化シリコン膜１３１ａおよび窒化シリコン膜１３１ｂをこの順に、例えばＣＶＤ法により連続成膜することにより、第１層間絶縁膜１３１を形成する。
続いて、図７（Ｂ）に示したように、形成した第１層間絶縁膜１３１および第１ゲート絶縁膜１３０を半導体層１２６の表面まで貫通するコンタクトホールＨ１を、例えばドライエッチングにより形成する。
この後、図８に示したように、コンタクトホールＨ１を埋め込むように、ソース・ドレイン電極１２８Ａ，１２８Ｂを例えばスパッタ法により成膜し、所定の形状にパターニングする。この際、ソース・ドレイン電極１２８Ａ，１２８Ｂを、それぞれの一部がゲート電極１２０Ｂとオーバーラップするように、ソース・ドレイン電極１２８Ａ，１２８Ｂ間に開口（分離溝）を形成する。これにより、シールド電極層１２８ａ１，１２８ｂ１を兼ねたソース・ドレイン電極１２８Ａ，１２８Ｂを形成する。最後に、これらのソース・ドレイン電極１２８Ａ，１２８Ｂおよび第１層間絶縁膜１３１上に、第２層間絶縁膜１３２として、例えば酸化シリコン膜をＣＶＤ法により成膜することにより、図４に示したトランジスタ１１１Ｂを完成する。
（フォトダイオード１１１Ａの構成）
図９は、フォトダイオード１１１Ａの断面構成例である。このフォトダイオード１１１Ａは、上記トランジスタ１１１Ｂと共に基板１１上に設けられ、その積層構造の一部がトランジスタ１１１Ｂと共通し、同一の薄膜プロセスによって形成されるものである。以下、フォトダイオード１１１Ａの詳細構成について説明する。
フォトダイオード１１１Ａは、基板１１上の選択的な領域に、ゲート絶縁膜１２１ａを介してｐ型半導体層１２２を有している。基板１１上（詳細にはゲート絶縁膜１２１ａ上）には、そのｐ型半導体層１２２に対向してコンタクトホールＨ２を有する第１層間絶縁膜１２１ｂが設けられている。第１層間絶縁膜１２１ｂのコンタクトホールＨ２内のｐ型半導体層１２２上には、ｉ型半導体層１２３が設けられており、このｉ型半導体層１２３上にｎ型半導体層１２４が形成されている。ｎ型半導体層１２４には、コンタクトホールＨ３を有する第２層間絶縁膜１２１ｃが設けられており、そのコンタクトホールＨ３を介してｎ型半導体層１２４と上部電極１２５とが電気的に接続されている。
尚、ここでは、基板１１側（下部側）にｐ型半導体層１２２、上部側にｎ型半導体層１６をそれぞれ設けた例を挙げたが、これと逆の構造、即ち下部側（基板側）をｎ型、上部側をｐ型とした構造であってもよい。また、上記ゲート絶縁膜１２１ａ，第１層間絶縁膜１２１ｂおよび第２層間絶縁膜１２１ｃは、それらの一部または全部において、トランジスタ１１１Ｂにおける第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０および第１層間絶縁膜１３１の各層と同一の層構造を有する。このフォトダイオード１１１Ａはトランジスタ１１１Ｂと同一の薄膜プロセスにより形成可能である。
ｐ型半導体層１２２は、例えば多結晶シリコン（ポリシリコン）等に、例えばボロン（Ｂ）がドープされてなるｐ＋領域であり、厚みは例えば４０ｎｍ〜５０ｎｍである。このｐ型半導体層１２２は、例えば信号電荷を読み出すための下部電極を兼ねており、前述の蓄積ノードＮ（図３）に接続されている（あるいは、ｐ型半導体層１２２が蓄積ノードＮとなって、電荷を蓄積させるようになっている）。
ｉ型半導体層１２３は、ｐ型とｎ型の中間の導電性を示す半導体層、例えばノンドープの真性半導体層であり、例えば非結晶シリコン（アモルファスシリコン）により構成されている。ｉ型半導体層１２３の厚みは、例えば４００ｎｍ〜１０００ｎｍであるが、厚みが大きい程、光感度を高めることができる。ｎ型半導体層１２４は、例えば非結晶シリコン（アモルファスシリコン）により構成され、ｎ＋領域を形成するものである。このｎ型半導体層１２４の厚みは例えば、１０ｎｍ〜５０ｎｍである。
上部電極１２５は、光電変換のための基準電位を供給するための電極であり、例えばＩＴＯ(Indium Tin Oxide)等の透明導電膜により構成されている。この上部電極１２５には、この上部電極１２５に電圧を供給するための電源配線１２７が接続されている。電源配線１２７は上部電極１２５よりも低抵抗の材料、例えばＴｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等によって構成されている。
［作用・効果］
本実施の形態の作用、効果について、図１〜図４および図１０〜図１４を参照して説明する。放射線撮像装置１では、図示しない放射線（例えばＸ線）照射源から照射され、被写体（検出体）を透過した放射線が入射すると、この入射した放射線が波長変換後に光電変換されることにより、被写体の画像が電気信号として得られる。詳細には、放射線撮像装置１に入射した放射線は、まず、画素部１２上に設けられたシンチレータ層１１４において、フォトダイオード１１１Ａの感度域（ここでは可視域）の波長に変換される（シンチレータ層１１４において可視光を発光する）。このようにしてシンチレータ層１１４から発せられた可視光は、画素部１２へ入射する。
画素部１２では、フォトダイオード１１１Ａに、図示しない電源配線から上部電極１２５を介して所定の電位が印加されると、上部電極１２５の側から入射した光が、その受光量に応じた電荷量の信号電荷に変換される（光電変換がなされる）。この光電変換によって発生した信号電荷は、ｐ型半導体層１２２の側から光電流として取り出される。
詳細には、フォトダイオード１１１Ａにおける光電変換によって発生した電荷は、蓄積層（ｐ型半導体層１２２，蓄積ノードＮ）により収集され、この蓄積層から電流として読み出され、トランジスタＴｒ２（読出トランジスタ）のゲートに与えられる。トランジスタＴｒ２はこの読み出された信号電荷に応じた信号電圧を出力する。トランジスタＴｒ２から出力される信号は、行走査信号Ｖreadに応答してトランジスタＴｒ３がオンすると、垂直信号線１８に出力される（読み出される）。垂直信号線１８に出力された信号は、垂直信号線１８を通じて画素列ごとに、水平選択部１４へ出力される。
本実施の形態では、上記のようにして、入射した放射線（Ｘ線）の波長変換および光電変換により電気信号（画像情報）が取得されるが、この一方で、シンチレータ層１１４において波長変換されずに、シンチレータ層１１４をそのまま透過してしまう放射線が存在する。このような放射線が画素部１２へ入射すると、特にトランジスタ１１１Ｂにおいて次のような不具合が生じる。即ち、トランジスタ１１１Ｂは、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２に、酸化シリコン膜を有するが、このような酸素を含む膜に放射線が入射すると、いわゆる光電効果、コンプトン散乱あるいは電子対生成等により膜中の電子が励起される。その結果、正孔が界面や欠陥にトラップされて残存する（チャージされる）。
（比較例）
ここで、本実施の形態の比較例に係るトランジスタ（トランジスタ１００）の断面構造を図１０に示す。トランジスタ１００は、デュアルゲート構造を有するトランジスタであり、基板１０１上に、ゲート電極１０２Ａと、第２ゲート絶縁膜１０３と、チャネル層１０４ａ，ＬＤＤ層１０４ｂおよびＮ+層１０４ｃを含む半導体層１０４と、第２ゲー
ト絶縁膜１０５と、ゲート電極１０２Ｂと、第１層間絶縁膜１０７とをこの順に有するものである。第１層間絶縁膜１０７および第１ゲート絶縁膜１０５には、コンタクトホールが設けられ、このコンタクトホールを通じてソース・ドレイン電極１０６が半導体層１０４に接続されている。ソース・ドレイン電極１０６および第１層間絶縁膜１０７上には第２層間絶縁膜１０８が形成されている。このような構成において、第２ゲート絶縁膜１０３は、基板１０１側から順に窒化シリコン膜１０３Ａおよび酸化シリコン膜１０３Ｂを積層したものである。第１層間絶縁膜１０５は、基板１１側から順に、酸化シリコン膜１０５Ａ、窒化シリコン膜１０５Ｂおよび酸化シリコン膜１０５Ｃを積層したものである。第２層間絶縁膜１０７は、基板１１側から順に、酸化シリコン膜１０７Ａおよび窒化シリコン膜１０７Ｂを積層したものである。
比較例のトランジスタ１００では、酸化シリコン膜１０３Ｂ，１０５Ａ，１０５Ｃ，１０７Ａ，および酸化シリコン膜よりなる第２層間絶縁膜１０８には、上述したような理由から、正電荷がチャージされる。これらのうち、例えば第２層間絶縁膜１０８にチャージされた正電荷は、図１０に模式的に示したように、半導体層１０４（特にチャネル端部ｅ１）へ悪影響（破線矢印で模式的に示す）を及ぼす。ここで、トランジスタ１００では、デュアルゲート構造を有しているため、ゲート電極１０２Ｂの直上にチャージされた正電荷については、このゲート電極１０２Ｂによってシールドされ、半導体層１０４へ影響が軽減される。しかしながら、ゲート電極１０２Ｂの端部ｅ２よりも外側の領域（ゲート電極１０２Ｂとソース・ドレイン電極１０６との間の間隙部分）では、そのようなシールド効果を十分に得ることができない。また、ゲート電極１０２Ｂは、ゲート電極１０２Ａの直上に設けられることが理想的ではあるが、実際にはそのような位置合わせを高精度に行うことは困難である。このため、ゲート電極１０２Ｂの位置にはばらつき（位置ずれ）が生じ易く、このような位置ずれが生じると、特にチャネル端部ｅ１に対するシールド効果が十分に得られないことがある。
これらの理由から、チャネル層１２６ａ（特にチャネル端部ｅ１）では、正電荷の影響を受け易く、これによって閾値電圧が負側へシフトしてしまう。また、特に半導体層１０４に低温多結晶シリコンを用いた場合、半導体層１０４をシリコン酸化膜によって挟み込むことが望ましいため、例えば非晶質シリコンを用いる場合に比べて、上記のような閾値電圧のシフトが発生し易い。そして、閾値電圧がシフトすると、例えばオフ電流およびオン電流の変化、具体的にはオフ電流が増して電流リークが生じたり、オン電流が減少して読み出し不能になる等の不具合を生じる。即ち、トランジスタの信頼性を維持することが困難となる。
これに対し、本実施の形態では、第１層間絶縁膜１３１上にシールド電極層１２８ａ１，１２８ｂ１を有し、これらのシールド電極層１２８ａ１，１２８ｂ１の一部が、ゲート電極１２０Ｂの端部ｅ２に対向して（ゲート電極１２０Ｂとオーバーラップして）設けられている。これにより、図１１に模式的に示したように、まずゲート電極１２０Ｂによるシールド効果により、例えば第２層間絶縁膜１３２（酸化シリコン膜）にチャージされた正電荷によるチャネル層１２６ａへの影響が抑制される。そして、本実施の形態では、シールド電極層１２８ａ１，１２８ｂ１のシールド効果によって、正電荷によるチャネル端部ｅ１への影響が抑制される。
ここで、図１２に、半導体層１２６として低温多結晶シリコンを用いたトランジスタ１１１Ｂへ放射線を照射した場合の、ゲート電圧（Ｖg）に対するドレイン電流（Ｉds）の関係（電流電圧特性：Ｖds（ソース−ドレイン間電圧）＝６．１Ｖ、Ｗ（Ｗ長）＝２０．５μｍ、Ｌ（Ｌ長）＝６μｍ）について示す。また、図１３には、Ｘ線照射量と、基準電圧（ドレイン電流Ｉds＝１．０ｅ−１１Ａを基準にした電圧Ｖｇ）のシフト量（ΔＶshift）の関係、図１４には、Ｘ線照射量とＳ値（スレッショルド値）との関係についても示す。尚、これらの特性は、Ｘ線管電圧を９０ｋＶとし、Ｘ線照射量を０Ｇｙ，７０Ｇｙ，１１０Ｇｙ，２００Ｇｙとした各場合について測定した。また、Ｉds＝５．０ｅ−７Ａを基準にした電圧Ｖｇ（閾値電圧Ｖth）ではなく、Ｉds＝１．０ｅ−１１Ａを基準にした電圧Ｖｇのシフト量を測定したのは、そのシフト量をよりわかり易く示すためである。この結果から、Ｘ線を照射した場合、閾値電圧のシフトは、その照射量が０Ｇｙ，７０Ｇｙ，１１０Ｇｙ，２００Ｇｙと増えるに従って徐々に増大する傾向にはあるものの、良好な特性が得られることがわかった。
以上説明したように本実施の形態では、トランジスタ１１１Ｂの第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２のうちのシリコン酸化膜において、放射線の照射により正孔が生じ、これにより正電荷がチャージされる。ゲート電極１２０Ｂの端部ｅ２に一部が対向してシールド電極層１２８ａ１，１２８ｂ１が設けられていることにより、特に半導体層のチャネル端部ｅ１付近において、例えば第２層間絶縁膜１３２にチャージされた正電荷の影響を軽減し、閾値電圧のシフトを抑制することができる。よって、放射線に起因する特性劣化を抑制して信頼性を向上させることが可能となる。
また、本実施の形態では、ソース・ドレイン電極層１２８Ａ，１２８Ｂが、上記のようなシールド電極層１２８ａ１，１２８ｂ１を兼ねていることにより、ソース・ドレイン電極層１２８Ａ，１２８Ｂをパターニング形成する工程において、シールド電極層１２８ａ１，１２８ｂ１を容易に形成可能である。
＜変形例１＞
上記第１の実施の形態では、ソース・ドレイン電極層１２８Ａ，１２８Ｂの両方の一部を利用して、チャネルの両側に２つのシールド電極層１２８ａ１，１２８ｂ１を設けた構造を示したが、図１５（Ａ）に示したように、チャネルの片側にのみシールド電極層を設けてもよい。図１５（Ａ）は、上記第１の実施の形態の変形例（変形例１）に係るトランジスタ（トランジスタ１１１Ｃ）の断面構造を表したものである。トランジスタ１１１Ｃは、上記第１の実施の形態のトランジスタ１１１Ｂと同様、２つのゲート電極１２０Ａ，１２０Ｂ間に半導体層１２６を有するデュアルゲート構造のトランジスタである。また、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２に、酸化シリコン膜を含んでいる。尚、上記第１の実施の形態と同様の構成要素については、同一の符号を付し適宜その説明を省略する。
但し、本変形例では、ドレインとしてのみ機能するドレイン電極１２８Ｃと、ソースとしてのみ機能するソース電極１２８Ｄとが、第１層間絶縁膜１３１上に半導体層１２６に電気的に接続されて配設されている。また、半導体層１２６は、チャネル層１２６ａ、ＬＤＤ層１２６ｂおよびＮ+層１２６ｃを有するが、これらのうちＬＤＤ層１２６ｂはドレ
イン電極１２８Ｃ側のみに形成されている。これは、トランジスタ１１１Ｃにおいて、例えばソースおよびドレインの機能を入れ替える必要のない場合、供給される電圧が比較的大きくなるドレイン電極１２８Ｃ側にのみ、ＬＤＤ層１２６ｂが設けられていればよいからである。ソース電極１２８Ｄは、グランド電位に保持されることが多いため、ＬＤＤ層１２６ｂが形成されていなくともよい。
このような構成において、ドレイン電極１２８Ｃの一部がシールド電極層１２８ｃ１を兼ねており、このシールド電極層１２８ｃ１の一部が、ゲート電極１２０Ｂの端部ｅ２に対向して設けられている。このシールド電極層１２８ｃ１のシールド効果により、例えば第２層間絶縁膜１３２に上述した理由により正電荷がチャージされたとしても、半導体層１２６のドレイン側のチャネル層１２６（特にチャネル端部ｅ１）への正電荷による影響が軽減される。ソース側については、ドレイン側程大きな電流が生じないため、ＬＤＤ層が不要であり、またシールド電極層がなかったとしても、ドレイン側ほど閾値電圧に対して大きな影響を与えにくい。従って、チャネルの片側、特にドレイン側にのみシールド電極層１２８ｃ１を設けた構成としてもよく、このような場合、特性に影響を与え易い部分に効率的にシールド電極層１２８ｃ１を設けることができる。
尚、上記変形例１では、シールド電極層１２８ｃ１を、ドレイン側にのみ設けた構成を例示したが、逆にソース側にのみ設けるようにしてもよい。この場合には、ドレイン側に設ける場合に比べ、効果は少なくなるものの、シールド電極層を全く設けない場合（上記比較例の構造）よりはチャネル端部ｅ１への正電荷の影響を軽減することができ、閾値電圧のシフトを抑制することができる。
また、上記変形例１では、チャネル層１２６ａのドレイン側にのみＬＤＤ層１２６ｂを設けたが、ソース側にもＬＤＤ層を設けてもよく、このような構造に対して、ドレイン側またはソース側の一方のみにシールド電極層を設けるようにしてもよい。
更に、図１５（Ｂ）に示したように、ドレイン電極１２８Ｃを、ゲート電極１２０Ｂの両端を覆う位置まで延在形成し、その一部がシールド電極層１２８ｃ２を兼ねた構成であってもよい。
＜第２の実施の形態＞
［構成］
図１６は、本開示の第２の実施の形態に係るトランジスタ（トランジスタ１１１Ｄ）のの断面構造を表したものである。尚、上記第１の実施の形態と同様の構成要素については、同一の符号を付し適宜その説明を省略する。また、本実施の形態のトランジスタ１１１Ｄは、上記第１の実施の形態において説明した放射線撮像装置の画素部１２において、フォトダイオード１１１Ａと共に画素回路１２ａに配設されるものである。
トランジスタ１１１Ｄは、上記第１の実施の形態のトランジスタ１１１Ｂと同様、２つのゲート電極１２０Ａ，ゲート電極１２０Ｂ間に半導体層１２６を有するデュアルゲート構造のトランジスタである。また、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜に、酸化シリコン膜を含んでいる。更に、第１層間絶縁膜１３１上には、半導体層１２６に電気的に接続された一対のソース・ドレイン電極１２８Ｅが設けられている。
但し、本実施の形態では、シールド電極層１２８Ｆが、ソース・ドレイン電極１２８Ｅと電気的に分離されて、第１層間絶縁膜１３１上に設けられている。ソース・ドレイン電極１２８Ｅは、上記第１の実施の形態のソース・ドレイン電極１２８Ａ，１２８Ｂと同様、ソースまたはドレインとして入れ替わり可能に機能するものであり、ソース・ドレイン電極１２８Ａ，１２８Ｂと同様の材料により構成されている。
シールド電極層１２８Ｆは、上記第１の実施の形態のシールド電極層１２８ａ１，１２８ｂ１と同様、シリコン酸化膜に溜まった正電荷の半導体層１２６への影響を抑制する電気的なシールドとして機能するものである。また、その少なくとも一部が、ゲート電極１２０Ｂの端部ｅ２に対向して設けられている。具体的には、シールド電極層１２８Ｆは、ゲート電極１２０Ｂに対向して、かつ一部が、ゲート電極１２０Ｂの端部ｅ２に重なって設けられている。尚、シールド電極層１２８Ｆの端部ｅ４の位置は特に限定されないが、望ましくは、上記実施の形態と同様、ゲート電極１２０Ｂのテーパ部分の全てを覆うように設けられているとよい。
このシールド電極層１２８Ｆの構成材料としては、例えば、上記第１の実施の形態のソース・ドレイン電極１２８Ａ，１２８Ｂの構成材料として挙げたものを用いることができる。また、シールド電極層１２８Ｆおよびソース・ドレイン電極１２８Ｅは、互いに同一材料によって構成されていてもよいし、互いに異なる材料により構成されていてもよい。シールド電極層１２８Ｆとして、ソース・ドレイン電極１２８Ｅと同一の材料を用いる場合には、これらのシールド電極層１２８Ｆおよび一対のソース・ドレイン電極１２８Ｅを同一工程において一括して形成することができる。
このようなシールド電極層１２８Ｆは、例えばゲート電極１２０Ａ（または／およびゲート電極１２０Ｂ）と例えば図示しない配線層により電気的に接続され、それらと同電位に保持されていてもよい。あるいは、ゲート電極１２０Ａおよびゲート電極１２０Ｂと電気的に分離し、個別に設定された任意の電位に保持されるようになっていてもよい。更には、シールド電極層１２８Ｆは、グランド電位に保持されていてもよいし、フローティング構造を形成するようにしてもよい。
［作用・効果］
本実施の形態では、トランジスタ１１１Ｄを備えた上述のような放射線撮像装置において、放射線（Ｘ線）に基づく電気信号（画像情報）が取得される一方、トランジスタ１１１Ｄへ直接入射する放射線が存在する。トランジスタ１１１Ｄは、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２に、酸化シリコン膜を有するが、このような酸素を含む膜に放射線が入射すると、上述した理由により、膜中に正電荷がチャージされ、これに起因して閾値電圧（Ｖth）が負側にシフトしてしまう。
そこで、本実施の形態では、第１層間絶縁膜１３１上にシールド電極層１２８Ｆを設け、このシールド電極層１２８Ｆの一部が、ゲート電極１２０Ｂの端部ｅ２に対向して（重なって）設けられている。これにより、図１７に模式的に示したように、まずゲート電極１２０Ｂによるシールド効果により、例えば第２層間絶縁膜１３２（酸化シリコン膜）にチャージされた正電荷によるチャネル層１２６ａへの影響が抑制される。加えて、本実施の形態では、シールド電極層１２８Ｆのシールド効果により、図１０に示した比較例に比べ、正電荷によるチャネル層１２６ａ（特にチャネル端部ｅ１）への影響が抑制される。
ここで、図１８に、半導体層１２６として低温多結晶シリコンを用いたトランジスタ１１１Ｂへ放射線を照射した場合の、ゲート電圧（Ｖg）に対するドレイン電流（Ｉds）の関係（電流電圧特性）について示す。また、図１９には、Ｘ線照射量と、基準電圧（Ｉds＝１．０ｅ−１１Ａを基準にした電圧Ｖｇ）のシフト量（ΔＶshift）の関係、図２０には、Ｘ線照射量とＳ値（スレッショルド値）との関係についても示す。尚、これらの特性は、Ｘ線管電圧を９０ｋＶとし、Ｘ線照射量を０Ｇｙ，７０Ｇｙ，１１０Ｇｙ，２００Ｇｙとした各場合について測定した。また、図１９および図２０には、上記第１の実施の形態のトランジスタ１１１Ｂの測定結果を実線、本実施の形態のトランジスタ１１１Ｄについての測定結果を破線で示す。この結果から、Ｘ線を照射した場合、閾値電圧のシフトは、その照射量が０Ｇｙ，７０Ｇｙ，１１０Ｇｙ，２００Ｇｙと増えるに従って徐々に増大する傾向にはあるものの、良好な特性が得られることがわかった。
以上説明したように本実施の形態では、トランジスタ１１１Ｄの第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２のうちのシリコン酸化膜において、放射線の照射により正孔が生じ、これにより正電荷がチャージされる。ゲート電極１２０Ｂの端部ｅ２に一部が対向してシールド電極層１２８Ｆが設けられていることにより、特に半導体層１２６のチャネル端部ｅ１付近において、例えば第２層間絶縁膜１３２にチャージされた正電荷の影響を軽減し、閾値電圧のシフトを抑制することができる。よって、上記第１の実施の形態と同等の効果を得ることができる。
＜変形例２＞
上記第２の実施の形態では、シールド電極層１２８Ｆをソース・ドレイン電極１２８Ｅと電気的に分離して設け、このシールド電極層１２８Ｆをゲート電位あるいはグランド電位に保持する構成について述べたが、シールド電極層１２８Ｆを負電位に保持するようにしてもよい。ここで、図２１に模式的に示したように、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２における各酸化シリコン膜には、放射線の入射によって正電荷がチャージされる。本変形例のようにシールド電極層１２８Ｆが負電位に保持されていることで、各膜にチャージされた正電荷がシールド電極層１２８Ｆ側へ引き寄せられ、チャネル層１２６ａへの影響が軽減される。よって、上記第２の実施の形態と同等の効果を得ることができる。
尚、上記第２の実施の形態および変形例２では、シールド電極層１２８Ｆが第１層間絶縁膜１３１と第２層間絶縁膜との間に設けられた場合を例に挙げたが、シールド電極層１２８Ｆの設置箇所はこれに限定されない。例えば、第１層間絶縁膜１３１の酸化シリコン膜１３１ａと窒化シリコン膜１３１ｂとの間に挿設してもよい。
以下、上記第１，第２の実施の形態のトランジスタの変形例（変形例３〜５）について説明する。尚、上記第１，第２の実施の形態と同一の構成要素については同一の符号を付し、適宜説明を省略する。
＜変形例３＞
図２２は、変形例３に係るトランジスタ１１１Ｅの断面構造を表したものである。トランジスタ１１１Ｅは、上記第１の実施の形態のトランジスタ１１１Ｂと同様、上述の放射線撮像装置の画素部１２において、フォトダイオード１１１Ａと共に画素回路１２ａに配設されるものである。また、２つゲート電極間に半導体層１２６を有するデュアルゲート構造を有するトランジスタである。加えて、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２に、酸化シリコン膜を含んでいる。更に、第１層間絶縁膜１３１上には、半導体層１２６に電気的に接続された一対のソース・ドレイン電極１２８Ａ，１２８Ｂが設けられている。
但し、本変形例では、上記のようなデュアルゲート構造を有する積層構造が、１つのトランジスタ１１１Ｅ内に並列して２組設けられている。具体的には、トランジスタ１１１Ｅは、基板１１上の選択的な領域に、２つのゲート電極（ゲート電極１２０Ａ１，１２０Ａ２）を有し、これらのゲート電極１２０Ａ１，１２０Ａ２を覆うように第２ゲート絶縁膜１２９が設けられている。第２ゲート絶縁膜１２９上には、半導体層１２６が設けられており、この半導体層１２６は、ゲート電極１２０Ａ１，１２０Ａ２毎に、チャネル層１２６ａ，ＬＤＤ層１２６ｂおよびＮ+層１２６ｃとを含んでいる。この半導体層１２６を覆うように、第１ゲート絶縁膜１３０が形成されている。第１ゲート絶縁膜１３０上の選択的な領域（ゲート電極１２０Ａ１，１２０Ａ２のそれぞれに対向する領域）には、ゲート電極１２０Ｂ１，１２０Ｂ２が配設されている。これらのゲート電極１２０Ｂ１，１２０Ｂ２上には、第１層間絶縁膜１３１が形成されており、この第１層間絶縁膜１３１と第１ゲート絶縁膜１３０との一部に、コンタクトホールＨ１が設けられている。第１層間絶縁膜１３１上には、上記実施の形態のトランジスタ１１１Ｂと同様、コンタクトホールＨ１を埋め込むようにして、一対のソース・ドレイン電極１２８Ａ，１２８Ｂが配設されており、半導体層１２６と電気的に接続されている。ソース・ドレイン電極１２８Ａ，１２８Ｂ上には、第２層間絶縁膜１３２が設けられている。尚、本変形例のように、１つのトランジスタ内にゲート電極を並設させることにより、オフリーク（Ｖｇ＝０Ｖでの漏れ電流）を低減させることができる。
尚、本変形例では、ゲート電極１２０Ｂ１，１２０Ｂ２が、本開示における「第１のゲート電極」の一具体例に相当し、ゲート電極１２０Ａ１，１２０ａ２が、本開示における「第２のゲート電極」の一具体例に相当する。
本変形例では、このような２つのデュアルゲート構造を有するトランジスタ１１１Ｅにおいて、上記トランジスタ１１１Ｂと同様、ソース・ドレイン電極１２８Ａ，１２８Ｂの一部がシールド電極層１２８ａ１，１２８ｂ１を兼ねている。ここでは、例えば、シールド電極層１２８ａ１の少なくとも一部がゲート電極１２０Ｂ１の端部ｅ２に対向して設けられ、シールド電極層１２８ｂ１の少なくとも一部がゲート電極１２０Ｂ２の端部ｅ２に対向して設けられている。シールド電極層１２８ａ１，１２８ｂ１の端部ｅ３の位置は、上述したように特に限定されないが、望ましくはゲート電極１２０Ｂ１，１２０Ｂ２のテーパ部分を覆って設けられているとよい。
上記のように、デュアルゲート構造を並設させてなるトランジスタ１１１Ｅにおいても、シールド電極層１２８ａ１，１２８ｂ１のシールド効果により、上記第１の実施の形態と同等の効果を得ることができる。
尚、上記変形例３では、ソース・ドレイン電極１２８Ａ，１２８Ｂの両方にシールド電極層１２８ａ１，１２８ｂ１を設けるようにしたが、上記変形例１で説明したように、ソース電極，ドレイン電極のうちのどちらか一方にのみ、シールド電極層を設けてもよい。また、シールド電極層１２８ａ１，１２８ｂ１が、ゲート電極１２０Ｂ１，１２０Ｂ２の各片側の端部ｅ２のみに対向して設けられた場合を図示したが、次のような構成としてもよい。例えば、図２３に示したように、シールド電極層１２８ａ１，１２８ｂ１が、各両側の端部ｅ２に対向するように、更に延在して設けられていてもよい。
＜変形例４＞
図２４は、変形例４に係るトランジスタ１１１Ｆの断面構造を表したものである。トランジスタ１１１Ｆは、上記第１の実施の形態のトランジスタ１１１Ｂと同様、上述の放射線撮像装置の画素部１２において、フォトダイオード１１１Ａと共に画素回路１２ａに配設されるものである。また、２つのゲート電極間に半導体層１２６を有するデュアルゲート構造を有するトランジスタである。加えて、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２に、酸化シリコン膜を含んでいる。更に、第１層間絶縁膜１３１上には、半導体層１２６に電気的に接続された一対のソース・ドレイン電極１２８Ａ，１２８Ｂが設けられている。
本変形例においても、上記変形例３と同様、２つのデュアルゲート構造を有し、また、ソース・ドレイン電極１２８Ａ，１２８Ｂの一部がシールド電極層１２８ａ１，１２８ｂ１を兼ねている。
但し、本変形例では、第１層間絶縁膜１３１上に、更にシールド電極層１２８Ｇが設けられている。シールド電極層１２８Ｇは、例えば、第１層間絶縁膜１３１上のソース・ドレイン電極１２８Ａ，１２８Ｂ間の領域に、ソース・ドレイン電極１２８Ａ，１２８Ｂと電気的に分離されて設けられている。
シールド電極層１２８Ｇは、シールド電極層１２８ａ１，１２８ｂ１と同様、シリコン酸化膜に溜まった正電荷の半導体層１２６への影響を抑制する電気的なシールドとして機能するものである。また、その少なくとも一部が、ゲート電極１２０Ｂ１，１２０Ｂ２の端部ｅ２に対向して設けられている。尚、シールド電極層１２８Ｇの端部ｅ５の位置は、上述したように特に限定されないが、望ましくは、ゲート電極１２０Ｂ１，１２０Ｂ２のテーパ部分の全てを覆うように設けられているとよい。シールド電極層１２８Ｇの構成材料としては、例えば、上記第１の実施の形態のソース・ドレイン電極１２８Ａ，１２８Ｂの構成材料として挙げたものを用いることができる。また、シールド電極層１２８Ｇおよびソース・ドレイン電極１２８Ａ，１２８Ｂは、互いに同一材料によって構成されていてもよいし、互いに異なる材料により構成されていてもよい。尚、このシールド電極層１２８Ｇは、例えばゲート電極１２０Ａ１，１２０Ａ２およびゲート電極１２０Ｂ１，１２０Ｂ２のうちの少なくとも１つと例えば図示しない配線層により電気的に接続され、それらと同電位に保持されていてもよい。あるいは、これらのゲート電極１２０Ａ１，１２０Ａ２およびゲート電極１２０Ｂ１，１２０Ｂ２と電気的に分離し、個別に設定された任意の電位に保持されるようになっていてもよい。更には、シールド電極層１２８Ｇは、グランド電位に保持されていてもよいし、フローティング構造を形成するようにしてもよい。
上記のように、デュアルゲート構造を並設させてなるトランジスタ１１１Ｆにおいても、シールド電極層１２８ａ１，１２８ｂ１のシールド効果により、上記第１の実施の形態と同等の効果を得ることができる。また、このトランジスタ１１１Ｆでは、ソース・ドレイン電極層１２８Ａ，１２８Ｂ間に更にシールド電極層１２８Ｇを設けることにより、上記変形例３よりもシールド効果を高め、チャネル層１２６への正孔の影響をより軽減することができる。
＜変形例５＞
図２５は、変形例５に係るトランジスタ１１１Ｇの断面構造を表したものである。トランジスタ１１１Ｇは、上記第１の実施の形態のトランジスタ１１１Ｂと同様、上述の放射線撮像装置の画素部１２において、フォトダイオード１１１Ａと共に画素回路１２ａに配設されるものである。また、２つゲート電極間に半導体層１２６を有するデュアルゲート構造を有するトランジスタである。加えて、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２に、酸化シリコン膜を含んでいる。更に、第１層間絶縁膜１３１上には、半導体層１２６に電気的に接続された一対のソース・ドレイン電極１２８Ｅが設けられている。
本変形例においても、上記変形例３，４と同様、２つのデュアルゲート構造を有していうる。
本変形例では、このような構造において、上記第２の実施の形態と同様、第１層間絶縁膜１３１上に、ソース・ドレイン電極１２８Ｅと電気的に分離されたシールド電極層１２８Ｆが設けられている。但し、ここでは、ゲート電極１２０Ｂ１，１２０Ｂ２のそれぞれに対向してシールド電極層１２８Ｆが配設されている。これら２つのシールド電極層１２８Ｆの端部ｅ４の位置は、上述したように特に限定されないが、望ましくは、ゲート電極１２０Ｂ１，１２０Ｂ２のテーパ部分の全てを覆うように設けられているとよい。尚、これら２つのシールド電極層１２８Ｆは、例えばゲート電極１２０Ａ１，１２０Ａ２およびゲート電極１２０Ｂ１，１２０Ｂ２のうちの少なくとも１つと例えば図示しない配線層により電気的に接続され、それらと同電位に保持されていてもよい。あるいは、これらのゲート電極１２０Ａ１，１２０Ａ２およびゲート電極１２０Ｂ１，１２０Ｂ２と電気的に分離し、個別に設定された任意の電位や、グランド電位に保持されていてもよいし、フローティング構造を形成するようにしてもよい。
上記のように、デュアルゲート構造を並設させてなるトランジスタ１１１Ｇにおいても、２つのシールド電極層１２８Ｆのシールド効果により、上記第２の実施の形態と同等の効果を得ることができる。
尚、上記変形例３〜５では、並設された２つのゲート電極１２０Ｂ１，１２０Ｂ２に対し、シールド電極層が左右対称に設けられている構成を例示したが、必ずしも左右対称である必要はない。即ち、例えば、トランジスタの片側半分では（ゲート電極１２０Ｂ１，１２０Ｂ２のうちの一方に対しては）、ソース・ドレイン電極の一部を用いてシールド電極層を形成し、もう一方に対しては、ソース・ドレイン電極と電気的に分離されたシールド電極層を別途形成してもよい。また、左側と右側とにおいて、シールド電極層の幅（形成面積）が異なっていてもよい。更に、基板上に並設されるゲート電極の数（第１ゲート絶縁膜上に並設されるゲート電極の数）は、上述した１つや２つに限られず、３つ以上であってもよい。
＜変形例６＞
図２６は、変形例６に係るトランジスタ（トランジスタ１１１Ｊ）の断面構造を表したものである。トランジスタ１１１Ｊは、上記第１の実施の形態のトランジスタ１１１Ｂと同様、上述の放射線撮像装置の画素部１２において、フォトダイオード１１１Ａと共に画素回路１２ａに配設されるものである。また、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２に、酸化シリコン膜を含んでいる。更に、第１層間絶縁膜１３１上には、半導体層１２６に電気的に接続された一対のソース・ドレイン電極１２８Ａ，１２８Ｂが設けられている。
但し、本変形例のトランジスタ１１１Ｊは、いわゆるトップゲート構造を有するものである。上記実施の形態のトランジスタ１１１Ｂにおいて、２つのゲート電極のうちのゲート電極１２０Ｂのみを備えた構造を有している。このような１つのゲート電極１２０Ｂを有するトランジスタ１１１Ｊにおいて、上記トランジスタ１１１Ｂと同様、ソース・ドレイン電極１２８Ａ，１２８Ｂの一部がシールド電極層１２８ａ１，１２８ｂ１を兼ねている。このようなトップゲート構造のトランジスタ１１１Ｊにおいても、シールド電極層１２８ａ１，１２８ｂ１によるシールド効果を得ることができる。
尚、本変形例では、ゲート電極１２０Ｂが、本開示における「第１のゲート電極」の一具体例に相当する。
また、トップゲート構造のトランジスタにおいても、上述した変形例１と同様、図２７（Ａ）に示したように、ドレイン電極１２８ｃの一部のみをゲート電極１２０Ｂの１つの端部ｅ２に対向させ、シールド電極層１２８ｃ１を兼ねた構造としてもよい。また、図２７（Ｂ）に示したように、ドレイン電極１２８ｃが、更にゲート電極１２０Ｂの両端を覆う位置まで延在形成され、その一部がシールド電極層１２８ｃ２を兼ねた構造であってもよい。あるいは、図示はしないが、ドレイン電極１２８Ｃではなく、ソース電極１２８Ｄの一部が、シールド電極層を兼ねた構造であってもよい。
更に、上記第２の実施の形態と同様、図２８に示したように、第１層間絶縁膜１３１上に、ソース・ドレイン電極１２８Ｅと電気的に分離されたシールド電極層１２８Ｆが設けられた構造であってもよい。
＜変形例７＞
図２９は、変形例７に係るトランジスタ（トランジスタ１１１Ｋ）の断面構造を表したものである。トランジスタ１１１Ｋは、上記第１の実施の形態のトランジスタ１１１Ｂと同様、上述の放射線撮像装置の画素部１２において、フォトダイオード１１１Ａと共に画素回路１２ａに配設されるものである。また、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２に、酸化シリコン膜を含んでいる。更に、第１層間絶縁膜１３１上には、半導体層１２６に電気的に接続された一対のソース・ドレイン電極１２８Ａ，１２８Ｂが設けられている。
但し、本変形例のトランジスタ１１１Ｋは、いわゆるボトムゲート構造を有するものである。上記実施の形態のトランジスタ１１１Ｂにおいて、２つのゲート電極のうちのゲート電極１２０Ａのみを備えた構造を有している。このような１つのゲート電極１２０Ａを有するトランジスタ１１１Ｊにおいて、上記トランジスタ１１１Ｂと同様、ソース・ドレイン電極１２８Ａ，１２８Ｂの一部がシールド電極層１２８ａ１，１２８ｂ１を兼ねている。このようなボトムゲート構造のトランジスタ１１１Ｋにおいても、シールド電極層１２８ａ１，１２８ｂ１によるシールド効果を得ることができる。
尚、本変形例では、ゲート電極１２０Ａが、本開示における「第１のゲート電極」の一具体例に相当する。
また、ボトムゲート構造のトランジスタにおいても、上述した変形例１と同様、図３０（Ａ）に示したように、ドレイン電極１２８ｃの一部のみをゲート電極１２０Ａの１つの端部ｅ１に対向させ、シールド電極層１２８ｃ１を兼ねた構造としてもよい。また、図３０（Ｂ）に示したように、ドレイン電極１２８ｃが、更にゲート電極１２０Ａの両端を覆う位置まで延在形成され、その一部がシールド電極層１２８ｃ２を兼ねた構造であってもよい。
更に、上記第２の実施の形態と同様、図３１に示したように、第１層間絶縁膜１３１上に、ソース・ドレイン電極１２８Ｅと電気的に分離されたシールド電極層１２８Ｆが設けられた構造であってもよい。
以下、本開示の放射線撮像装置の変形例（変形例８，９）について説明する。尚、上記第１の実施の形態と同一の構成要素については同一の符号を付し、適宜説明を省略する。
＜変形例８＞
上記第１の実施の形態では、各画素Ｐに設けられる画素回路として、アクティブ駆動方式による画素回路１２ａについて説明したが、図３２に示したようなパッシブ駆動方式による画素回路１２ｂであってもよい。本変形例では、単位画素Ｐが、フォトダイオード１１１Ａ、容量成分１３８およびトランジスタＴｒ（読出し用のトランジスタＴｒ３に相当）を含んで構成されている。トランジスタＴｒは、蓄積ノードＮと垂直信号線１８との間に接続されており、行走査信号Ｖreadに応答してオンすることにより、フォトダイオード１１１Ａにおける受光量に基づいて蓄積ノードＮに蓄積された信号電荷を垂直信号線１８へ出力する。尚、トランジスタＴｒ（Ｔｒ３）が、上記実施の形態等のトランジスタ１１１Ｂ等に相当する。このように、画素の駆動方式は、上記実施の形態で述べたアクティブ駆動方式に限らず、本変形例のようなパッシブ駆動方式であってもよい。
＜変形例９＞
上記実施の形態では、放射線撮像装置として、画素部１２上にシンチレータ層１１４を設けた間接変換型ＦＰＤを例に挙げたが、本開示の放射線撮像装置は、直接変換型ＦＰＤにも適用可能である。即ち、放射線から可視光への波長変換を行うシンチレータ層１１４（および保護膜１１５）を有さず、画素部１２が、放射線を電気信号へ直接変換する機能を有していてもよい。図３３にその一例（ここでは、上記変形例８において説明したパッシブ駆動方式の画素回路１２ｂを用いた画素部の例を挙げる）を示す。本変形例では、画素部１２が、光電変換素子１１１Ｈ、容量成分１４１およびトランジスタＴｒ（読出し用のトランジスタＴｒ３に相当）を含み、光電変換素子１１１Ｈにおいて放射線から電気信号への変換がなされるようになっている。光電変換素子１１１Ｈは、例えば上部電極１３９Ａと画素電極１３９Ｂとの間に、直接変換層１４０を有し、この直接変換層１４０は、例えばアモルファスセレン半導体（ａ−Ｓｅ），カドミウムテルル半導体（ＣｄＴｅ）により構成されている。尚、トランジスタＴｒ（Ｔｒ３）が、上記実施の形態等のトランジスタ１１１Ｂ等に相当する。
このように、本開示のトランジスタは、間接変換型に限らず、直接変換型のＦＰＤにも適用可能である。また特に、直接変換型の場合、画素部１２に直接放射線を入射させることとなるので、上記実施の形態よりもトランジスタが放射線に曝され易い。従って、上述のような閾値電圧シフト抑制の効果は、本変形例のような直接変換型の放射線撮像装置において有効である。
＜適用例＞
上記第１，第２の実施の形態および変形例１〜９において説明したトランジスタおよび放射線撮像装置は、例えば図３４に示したような放射線撮像表示システム２に適用可能である。放射線撮像表示システム２は、放射線撮像装置１と、画像処理部２５と、表示装置２８とを備えている。このような構成により、放射線撮像表示システム２では、放射線撮像装置１が、放射線源２６から被写体２７に向けて照射された放射線に基づき、被写体２７の画像データＤoutを取得し、画像処理部２５へ出力する。画像処理部２５は、入力さ
れた画像データＤoutに対して所定の画像処理を施し、その画像処理後の画像データ（表
示データＤ１）を表示装置２８へ出力する。表示装置２８は、モニタ画面２８ａを有しており、そのモニタ画面２８ａに、画像処理部２５から入力された表示データＤ１に基づく画像を表示する。
このように、放射線撮像表示システム２では、放射線撮像装置１において、被写体２７の画像を電気信号として取得可能であるため、取得した電気信号を表示装置２８へ伝送することで、画像表示を行うことができる。即ち、放射線写真フィルムを用いることなく、被写体２７の画像を観察可能となり、また、動画撮影および動画表示にも対応可能となる。
以上、実施の形態および変形例を挙げて説明したが、本開示内容は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態等で説明したシンチレータ層１１４に用いられる波長変換材料は、上述のものに限定されず、他の様々な蛍光体材料を使用することができる。
また、上記実施の形態等では、シールド電極層がソース電極およびドレイン電極と同層に設けられた構成を例示したが、同層である場合に限らず、別の層に設けられていてもよい。
更に、上記実施の形態等では、第２ゲート絶縁膜１２９、第１ゲート絶縁膜１３０、第１層間絶縁膜１３１および第２層間絶縁膜１３２の全てにシリコン酸化膜が含まれている場合を例示したが、これらのうちの少なくとも１つの絶縁膜にシリコン酸化膜が設けられていれば、本開示と同等の効果を得ることができる。
加えて、上記実施の形態等では、ソース・ドレイン電極上に、酸化シリコンよりなる第２層間絶縁膜１３２を設けた構成を例に挙げて説明したが、この第２層間絶縁膜１３２は必ずしも設けられていなくともよく、あるいは窒化シリコンなどの酸素を含まない材料により構成されていてもよい。但し、上記第１の実施の形態で説明したように、フォトダイオード１１１Ａの加工性の観点から、第２層間絶縁膜１３２として酸化シリコン膜が設けられていることが望ましい。また、シールド電極層設置による効果は、シールド電極層よりも上層に設けられた酸化シリコン膜（例えば、第２層間絶縁膜１３２）に対して特に有効である。
また、上記実施の形態等では、本開示のゲート電極として、側面にテーパを有するものを例に挙げて説明したが、このゲート電極は必ずしもテーパを有していなくともよい。例えば、図３５に示したように、ゲート電極１３０Ｂ３は、その側面が基板面に直交するような形状を有していてもよい。この場合には、側面全体がゲート電極１３０Ｂ３の端部となる。
更に、上記実施の形態等では、シリコン酸化膜として酸化シリコン（ＳｉＯ2）膜を例
示したが、シリコン酸化膜は、酸素を有するシリコン化合物膜であればよく、例えば酸窒化シリコン（ＳｉＯＮ）膜であってもよい。
加えて、上記実施の形態等では、本開示のトランジスタとして、Ｎ型トランジスタ（Ｎ−ＭＯＳ）を例に挙げて説明したが、これに限定されず、Ｐ型トランジスタ（Ｐ−ＭＯＳ）にも同様に適用可能である。
また、上記実施の形態等では、フォトダイオード１１１Ａを、基板側から、ｐ型半導体層、ｉ型半導体層およびｎ型半導体層の順に積層した構造としたが、基板側から、ｎ型半導体層、ｉ型半導体層およびｐ型半導体層の順に積層してもよい。
更に、本開示の放射線撮像装置は、上記実施の形態で説明した各構成要素を全て備えている必要はなく、また逆に他の層を備えていてもよい。例えば、上部電極１２５上に更に、ＳｉＮ等からなる保護膜が形成されていてもよい。
尚、本開示は以下のような構成であってもよい。
（１）
半導体層と、
前記半導体層の一方の面側に設けられた第１のゲート絶縁膜および第１の層間絶縁膜と、
前記第１のゲート絶縁膜と前記第１の層間絶縁膜との間に設けられた第１のゲート電極と、
前記半導体層の他方の面側に設けられた第２の絶縁膜と、
前記半導体層に電気的に接続されて設けられたソース電極およびドレイン電極と、
少なくとも一部が前記第１のゲート電極の端部に対向して設けられたシールド電極層とを備え、
前記第１のゲート絶縁膜、前記第１の層間絶縁膜および前記第２の絶縁膜のうちの少なくとも１つがシリコン酸化膜を含む
トランジスタ。
（２）
前記半導体層を介して前記第１のゲート電極に対向配置された第２のゲート電極を更に備え、
基板上に、前記第２のゲート電極、前記第２の絶縁膜、前記半導体層、前記第１のゲート絶縁膜、前記第１のゲート電極および前記第１の層間絶縁膜がこの順に設けられた
上記（１）に記載のトランジスタ。
（３）
前記シールド電極層は、前記第１の層間絶縁膜上に設けられている
上記（１）または（２）に記載のトランジスタ。
（４）
前記ソース電極および前記ドレイン電極のうちの一方または両方は、前記第１の層間絶縁膜上の前記第１のゲート電極の端部に対向する領域まで延在して設けられ、
前記ソース電極および前記ドレイン電極のうちの前記第１のゲート電極の端部に対向する部分が、前記シールド電極層を兼ねている
上記（３）に記載のトランジスタ。
（５）
前記ソース電極および前記ドレイン電極のうちの前記ドレイン電極のみが、前記第１の層間絶縁膜上の前記第１のゲート電極の端部に対向する領域まで延在して設けられ、
前記ドレイン電極の前記第１のゲート電極の端部に対向する部分が、前記シールド電極層を兼ねている
上記（３）に記載のトランジスタ。
（６）
前記ソース電極および前記ドレイン電極上に第２の層間絶縁膜を備え、
前記第２の層間絶縁膜はシリコン酸化膜を含む
上記（３）〜（５）のいずれかに記載のトランジスタ。
（７）
前記ソース電極、前記ドレイン電極および前記シールド電極層は、前記第１の層間絶縁膜上に互いに電気的に分離されて設けられている
上記（３）〜（５）のいずれかに記載のトランジスタ。
（８）
前記ソース電極、前記ドレイン電極および前記シールド電極層上に第２の層間絶縁膜を備え、
前記第２の層間絶縁膜はシリコン酸化膜を含む
上記（７）に記載のトランジスタ。
（９）
前記シールド電極層は、負電位に保持されている
上記（７）または（８）に記載のトランジスタ。
（１０）
一対のソース電極およびドレイン電極に対し、前記第１および第２のゲート電極の組が複数設けられている
上記（２）〜（９）のいずれかに記載のトランジスタ。
（１１）
基板上に、前記第１のゲート電極、前記第１のゲート絶縁膜、前記半導体層、前記第２の絶縁膜および前記第１の層間絶縁膜をこの順に備えた
上記（１）〜（１０）のいずれかに記載のトランジスタ。
（１２）
基板上に、前記第２の絶縁膜、前記半導体層、前記第１のゲート絶縁膜、前記第１のゲート電極および第１層間絶縁膜をこの順に備えた
上記（１）〜（１１）のいずれかに記載のトランジスタ。
（１３）
前記半導体層は、多結晶シリコンからなる
上記（１）〜（１２）のいずれかに記載のトランジスタ。
（１４）
前記シリコン酸化膜は、酸化シリコン（ＳｉＯ2）よりなる
上記（１）〜（１３）のいずれかに記載のトランジスタ。
（１５）
トランジスタおよび光電変換素子を含む画素部を備え、
前記トランジスタは、
半導体層と、
前記半導体層の一方の面側に設けられた第１のゲート絶縁膜および第１の層間絶縁膜と、
前記第１のゲート絶縁膜と前記第１の層間絶縁膜との間に設けられた第１のゲート電極と、
前記半導体層の他方の面側に設けられた第２の絶縁膜と、
前記半導体層に電気的に接続されて設けられたソース電極およびドレイン電極と、
少なくとも一部が前記第１のゲート電極の端部に対向して設けられたシールド電極層とを備え、
前記第１のゲート絶縁膜、前記第１の層間絶縁膜および前記第２の絶縁膜のうちの少なくとも１つがシリコン酸化膜を含む
放射線撮像装置。
（１６）
前記画素部上に、放射線の波長を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
上記（１５）に記載の放射線撮像装置。
（１７）
前記光電変換素子が、放射線を吸収して電気信号に変換する機能を有する
上記（１５）に記載の放射線撮像装置。
（１８）
放射線に基づく画像を取得する撮像装置と、前記撮像装置により取得された画像を表示する表示装置とを備え、
前記撮像装置は、トランジスタおよび光電変換素子を含む画素部を備え、
前記トランジスタは、
半導体層と、
前記半導体層の一方の面側に設けられた第１のゲート絶縁膜および第１の層間絶縁膜と、
前記第１のゲート絶縁膜と前記第１の層間絶縁膜との間に設けられた第１のゲート電極と、
前記半導体層の他方の面側に設けられた第２の絶縁膜と、
前記半導体層に電気的に接続されて設けられたソース電極およびドレイン電極と、
少なくとも一部が前記第１のゲート電極の端部に対向して設けられたシールド電極層とを備え、
前記第１のゲート絶縁膜、前記第１の層間絶縁膜および前記第２の絶縁膜のうちの少なくとも１つがシリコン酸化膜を含む
放射線撮像表示システム。
１…放射線撮像装置、２…放射線撮像表示システム、１１…基板、１２…画素部、１２ａ，１２ｂ…画素回路、１３…行走査部、１４…水平選択部、１５…列走査部、１６…システム制御部、１１１Ａ…フォトダイオード、１１１Ｂ〜１１１Ｄ…トランジスタ、１１４…シンチレータ層、１１５…保護膜、１２０Ａ…ゲート電極、１２９…第２ゲート絶縁膜、１２６…半導体層、１３０…第１ゲート絶縁膜、１２０Ｂ…ゲート電極、１３１…第１層間絶縁膜、１３２…第２層間絶縁膜、１２８Ａ，１２８Ｂ，１２８Ｅ…ソース・ドレイン電極、１２８Ｃ…ドレイン電極、１２８Ｄ…ソース電極、１２８ａ１，１２８ｂ１，１２８ｃ，１２８Ｆ…シールド電極層。

Claims (18)

  1. 半導体層と、
    前記半導体層の一方の面側に設けられた第１のゲート絶縁膜および第１の層間絶縁膜と、
    前記第１のゲート絶縁膜と前記第１の層間絶縁膜との間に設けられた第１のゲート電極と、
    前記半導体層の他方の面側に設けられた第２の絶縁膜と、
    前記半導体層に電気的に接続されて設けられたソース電極およびドレイン電極と、
    少なくとも一部が前記第１のゲート電極の端部に対向して設けられたシールド電極層とを備え、
    前記第１のゲート絶縁膜、前記第１の層間絶縁膜および前記第２の絶縁膜のうちの少なくとも１つがシリコン酸化膜を含む
    トランジスタ。
  2. 前記半導体層を介して前記第１のゲート電極に対向配置された第２のゲート電極を更に備え、
    基板上に、前記第２のゲート電極、前記第２の絶縁膜、前記半導体層、前記第１のゲート絶縁膜、前記第１のゲート電極および前記第１の層間絶縁膜がこの順に設けられた
    請求項１に記載のトランジスタ。
  3. 前記シールド電極層は、前記第１の層間絶縁膜上に設けられている
    請求項１に記載のトランジスタ。
  4. 前記ソース電極および前記ドレイン電極のうちの一方または両方は、前記第１の層間絶縁膜上の前記第１のゲート電極の端部に対向する領域まで延在して設けられ、
    前記ソース電極および前記ドレイン電極のうちの前記第１のゲート電極の端部に対向する部分が、前記シールド電極層を兼ねている
    請求項３に記載のトランジスタ。
  5. 前記ソース電極および前記ドレイン電極のうちの前記ドレイン電極のみが、前記第１の層間絶縁膜上の前記第１のゲート電極の端部に対向する領域まで延在して設けられ、
    前記ドレイン電極の前記第１のゲート電極の端部に対向する部分が、前記シールド電極層を兼ねている
    請求項３に記載のトランジスタ。
  6. 前記ソース電極および前記ドレイン電極上に第２の層間絶縁膜を備え、
    前記第２の層間絶縁膜はシリコン酸化膜を含む
    請求項３に記載のトランジスタ。
  7. 前記ソース電極、前記ドレイン電極および前記シールド電極層は、前記第１の層間絶縁膜上に互いに電気的に分離されて設けられている
    請求項３に記載のトランジスタ。
  8. 前記ソース電極、前記ドレイン電極および前記シールド電極層上に第２の層間絶縁膜を備え、
    前記第２の層間絶縁膜はシリコン酸化膜を含む
    請求項７に記載のトランジスタ。
  9. 前記シールド電極層は、負電位に保持されている
    請求項７に記載のトランジスタ。
  10. 一対のソース電極およびドレイン電極に対し、前記第１および第２のゲート電極の組が複数設けられている
    請求項２に記載のトランジスタ。
  11. 基板上に、前記第１のゲート電極、前記第１のゲート絶縁膜、前記半導体層、前記第２の絶縁膜および前記第１の層間絶縁膜をこの順に備えた
    請求項１に記載のトランジスタ。
  12. 基板上に、前記第２の絶縁膜、前記半導体層、前記第１のゲート絶縁膜、前記第１のゲート電極および第１層間絶縁膜をこの順に備えた
    請求項１に記載のトランジスタ。
  13. 前記半導体層は、多結晶シリコンからなる
    請求項１に記載のトランジスタ。
  14. 前記シリコン酸化膜は、酸化シリコン（ＳｉＯ2）よりなる
    請求項１に記載のトランジスタ。
  15. トランジスタおよび光電変換素子を含む画素部を備え、
    前記トランジスタは、
    半導体層と、
    前記半導体層の一方の面側に設けられた第１のゲート絶縁膜および第１の層間絶縁膜と、
    前記第１のゲート絶縁膜と前記第１の層間絶縁膜との間に設けられた第１のゲート電極と、
    前記半導体層の他方の面側に設けられた第２の絶縁膜と、
    前記半導体層に電気的に接続されて設けられたソース電極およびドレイン電極と、
    少なくとも一部が前記第１のゲート電極の端部に対向して設けられたシールド電極層とを備え、
    前記第１のゲート絶縁膜、前記第１の層間絶縁膜および前記第２の絶縁膜のうちの少なくとも１つがシリコン酸化膜を含む
    放射線撮像装置。
  16. 前記画素部上に、放射線の波長を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
    請求項１５に記載の放射線撮像装置。
  17. 前記光電変換素子が、放射線を吸収して電気信号に変換する機能を有する
    請求項１５に記載の放射線撮像装置。
  18. 放射線に基づく画像を取得する撮像装置と、前記撮像装置により取得された画像を表示する表示装置とを備え、
    前記撮像装置は、トランジスタおよび光電変換素子を含む画素部を備え、
    前記トランジスタは、
    半導体層と、
    前記半導体層の一方の面側に設けられた第１のゲート絶縁膜および第１の層間絶縁膜と、
    前記第１のゲート絶縁膜と前記第１の層間絶縁膜との間に設けられた第１のゲート電極と、
    前記半導体層の他方の面側に設けられた第２の絶縁膜と、
    前記半導体層に電気的に接続されて設けられたソース電極およびドレイン電極と、
    少なくとも一部が前記第１のゲート電極の端部に対向して設けられたシールド電極層とを備え、
    前記第１のゲート絶縁膜、前記第１の層間絶縁膜および前記第２の絶縁膜のうちの少なくとも１つがシリコン酸化膜を含む
    放射線撮像表示システム。
JP2012000956A 2011-06-07 2012-01-06 放射線撮像装置、放射線撮像表示システムおよびトランジスタ Expired - Fee Related JP5978625B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012000956A JP5978625B2 (ja) 2011-06-07 2012-01-06 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
US13/485,485 US20120313103A1 (en) 2011-06-07 2012-05-31 Radioactive-ray imaging apparatus, radioactive-ray imaging display system and transistor
CN201210186903.4A CN102820337B (zh) 2011-06-07 2012-06-07 放射线摄像装置、放射线摄像显示系统和晶体管
US13/886,994 US9129871B2 (en) 2011-06-07 2013-05-03 Radioactive-ray imaging apparatus, radioactive-ray imaging display system and transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011127598 2011-06-07
JP2011127598 2011-06-07
JP2012000956A JP5978625B2 (ja) 2011-06-07 2012-01-06 放射線撮像装置、放射線撮像表示システムおよびトランジスタ

Publications (3)

Publication Number Publication Date
JP2013016772A true JP2013016772A (ja) 2013-01-24
JP2013016772A5 JP2013016772A5 (ja) 2015-02-19
JP5978625B2 JP5978625B2 (ja) 2016-08-24

Family

ID=47292391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012000956A Expired - Fee Related JP5978625B2 (ja) 2011-06-07 2012-01-06 放射線撮像装置、放射線撮像表示システムおよびトランジスタ

Country Status (3)

Country Link
US (2) US20120313103A1 (ja)
JP (1) JP5978625B2 (ja)
CN (1) CN102820337B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041629A (ja) * 2013-08-20 2015-03-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
JP2015064332A (ja) * 2013-08-28 2015-04-09 ソニー株式会社 放射線検出器およびその製造方法、撮像装置、ならびに撮像表示システム
WO2016002612A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
WO2016002625A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
WO2016002610A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
WO2016002627A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
WO2016080360A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 検出装置
WO2016167277A1 (ja) * 2015-04-17 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
JP2016213432A (ja) * 2015-04-28 2016-12-15 Ｎｌｔテクノロジー株式会社 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
US10353082B2 (en) 2014-06-30 2019-07-16 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
US10381396B2 (en) 2014-06-30 2019-08-13 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
CN110721416A (zh) * 2018-07-16 2020-01-24 慧理示先进技术公司 辐射成像系统
JP2023065433A (ja) * 2014-06-11 2023-05-12 株式会社半導体エネルギー研究所 撮像装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
JP6190192B2 (ja) * 2013-07-16 2017-08-30 ソニーセミコンダクタソリューションズ株式会社 放射線撮像装置および放射線撮像表示システム
KR20150011219A (ko) * 2013-07-22 2015-01-30 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 기판
TWM477048U (en) * 2013-12-02 2014-04-21 Chunghwa Picture Tubes Ltd Metal oxide semiconductor thin film transistor
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI578544B (zh) * 2014-12-02 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
CN104538456B (zh) * 2014-12-31 2018-07-17 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及薄膜晶体管基板
KR20160117817A (ko) * 2015-03-31 2016-10-11 삼성디스플레이 주식회사 화소 및 이를 이용한 표시 장치
JP6811084B2 (ja) * 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
CN106229320B (zh) * 2016-09-06 2019-04-05 武汉华星光电技术有限公司 Ltps阵列基板的制造方法
CN109218638B (zh) * 2017-06-30 2021-04-02 京东方科技集团股份有限公司 像素读出电路及驱动方法、x射线探测器
CN108646283B (zh) * 2018-06-04 2022-04-08 中山大学 一种x射线探测器件及其制作方法
CN110265481B (zh) 2018-08-10 2023-01-17 友达光电股份有限公司 晶体管装置
CN111722445A (zh) * 2019-03-22 2020-09-29 咸阳彩虹光电科技有限公司 一种阵列基板、液晶显示面板及显示装置
CN110164979B (zh) * 2019-05-31 2023-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
US20210391470A1 (en) * 2020-06-15 2021-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Layered structure, semiconductor device including the same, and manufacturing method thereof
US11489085B1 (en) * 2021-07-26 2022-11-01 Hannstouch Solution Incorporated Light sensing device having offset gate electrode and light sensing panel using the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JPH0837288A (ja) * 1994-07-22 1996-02-06 Fuji Xerox Co Ltd 画像読取装置
JP2004265934A (ja) * 2003-02-14 2004-09-24 Canon Inc 固体撮像装置及び放射線撮像装置
JP2004265935A (ja) * 2003-02-14 2004-09-24 Canon Inc 固体撮像装置及びその製造方法、並びに放射線撮像装置
JP2004265933A (ja) * 2003-02-14 2004-09-24 Canon Inc 放射線検出装置
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68918192T2 (de) * 1988-07-19 1995-03-16 Sharp Kk Doppelschicht-Flüssigkristall-Anzeigevorrichtung.
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
JP3311273B2 (ja) * 1997-08-22 2002-08-05 株式会社東芝 撮像装置
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
US6856630B2 (en) * 2000-02-02 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, semiconductor device, and method of fabricating the semiconductor device
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
KR100448448B1 (ko) * 2001-07-12 2004-09-13 주식회사 디알텍 Ｘ선 센서용 스위칭소자 및 그 제조방법
US7474045B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device having TFT with radiation-absorbing film
US7314785B2 (en) * 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP4355747B2 (ja) 2007-03-05 2009-11-04 キヤノン株式会社 光電変換装置及び光電変換システム並びにその駆動方法
JP2009087960A (ja) * 2007-09-27 2009-04-23 Fujifilm Corp センサパネル及び画像検出装置
US20090091254A1 (en) * 2007-10-08 2009-04-09 Lg.Display Co., Ltd. Organic electroluminescence device and method for manufacturing the same
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2009252835A (ja) * 2008-04-02 2009-10-29 Fujifilm Corp 電磁波検出素子
KR101337195B1 (ko) * 2008-10-10 2013-12-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JPH0837288A (ja) * 1994-07-22 1996-02-06 Fuji Xerox Co Ltd 画像読取装置
JP2004265934A (ja) * 2003-02-14 2004-09-24 Canon Inc 固体撮像装置及び放射線撮像装置
JP2004265935A (ja) * 2003-02-14 2004-09-24 Canon Inc 固体撮像装置及びその製造方法、並びに放射線撮像装置
JP2004265933A (ja) * 2003-02-14 2004-09-24 Canon Inc 放射線検出装置
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041629A (ja) * 2013-08-20 2015-03-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
US9929199B2 (en) 2013-08-28 2018-03-27 Sony Semiconductor Solutions Corporation Radiation detector, imaging unit, and imaging and display system
JP2015064332A (ja) * 2013-08-28 2015-04-09 ソニー株式会社 放射線検出器およびその製造方法、撮像装置、ならびに撮像表示システム
JP7406660B2 (ja) 2014-06-11 2023-12-27 株式会社半導体エネルギー研究所 撮像装置
JP2023065433A (ja) * 2014-06-11 2023-05-12 株式会社半導体エネルギー研究所 撮像装置
US10353082B2 (en) 2014-06-30 2019-07-16 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
WO2016002610A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
WO2016002612A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
WO2016002625A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
WO2016002627A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
US10347687B2 (en) 2014-06-30 2019-07-09 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US10411059B2 (en) 2014-06-30 2019-09-10 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US10381396B2 (en) 2014-06-30 2019-08-13 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
US10386500B2 (en) 2014-06-30 2019-08-20 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device provided therewith
WO2016080360A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 検出装置
WO2016167277A1 (ja) * 2015-04-17 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
JP2016213432A (ja) * 2015-04-28 2016-12-15 Ｎｌｔテクノロジー株式会社 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置
CN110721416A (zh) * 2018-07-16 2020-01-24 慧理示先进技术公司 辐射成像系统

Also Published As

Publication number Publication date
JP5978625B2 (ja) 2016-08-24
US9129871B2 (en) 2015-09-08
CN102820337B (zh) 2017-07-14
CN102820337A (zh) 2012-12-12
US20130234219A1 (en) 2013-09-12
US20120313103A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
JP5978625B2 (ja) 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
US8901562B2 (en) Radiation imaging device, radiation imaging display system, and transistor
JP6028233B2 (ja) 光電変換素子および光電変換装置
US9401382B2 (en) Image sensor and manufacturing method thereof
US9859315B2 (en) Radiation image-pickup device and radiation image-pickup display system
JP5757096B2 (ja) 放射線撮像装置および放射線撮像表示システム
JP6152729B2 (ja) 撮像装置および撮像表示システム
US9053994B2 (en) Image pickup unit and image pickup display system
JP5874201B2 (ja) 放射線撮像装置および放射線撮像表示システム
JP5739359B2 (ja) 撮像装置およびその製造方法ならびに撮像表示システム
WO2015008630A1 (ja) 放射線撮像装置および放射線撮像表示システム
JP2013161810A (ja) 撮像装置およびその製造方法ならびに撮像表示システム
JP2014192320A (ja) 撮像装置および撮像表示システム
JP6190192B2 (ja) 放射線撮像装置および放射線撮像表示システム
JP2013157347A (ja) 撮像装置およびその製造方法ならびに撮像表示システム
JP2013156119A (ja) 放射線撮像装置およびその製造方法ならびに放射線撮像表示システム
US9536921B2 (en) Radiation image-pickup device and radiation image-pickup display system
US20220231086A1 (en) Detection substrate and flat-panel detector

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160711

R151 Written notification of patent or utility model registration

Ref document number: 5978625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees