CN110164979B - 薄膜晶体管及其制作方法、阵列基板和显示面板 - Google Patents

薄膜晶体管及其制作方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN110164979B
CN110164979B CN201910468942.5A CN201910468942A CN110164979B CN 110164979 B CN110164979 B CN 110164979B CN 201910468942 A CN201910468942 A CN 201910468942A CN 110164979 B CN110164979 B CN 110164979B
Authority
CN
China
Prior art keywords
active layer
electrode
low
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910468942.5A
Other languages
English (en)
Other versions
CN110164979A (zh
Inventor
王治
关峰
袁广才
许晨
强朝辉
王学勇
高宇鹏
吕杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910468942.5A priority Critical patent/CN110164979B/zh
Publication of CN110164979A publication Critical patent/CN110164979A/zh
Application granted granted Critical
Publication of CN110164979B publication Critical patent/CN110164979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了薄膜晶体管及其制备方法、阵列基板和显示面板，该薄膜晶体管包括低温多晶硅有源层和第一栅极，所述低温多晶硅有源层与所述第一栅极通过第一栅绝缘层间隔开；金属氧化物有源层与第二栅极，所述金属氧化物有源层与所述第二栅极通过第二栅绝缘层间隔开；和源/漏极，所述源/漏极设置在所述低温多晶硅有源层和所述金属氧化物有源层之间，并分别与所述低温多晶硅有源层和所述金属氧化物有源层电连接。该薄膜晶体管稳定性好、Ioff低、Ion高、且使用寿命长。

Description

薄膜晶体管及其制作方法、阵列基板和显示面板
技术领域
本发明涉及显示技术领域，具体的，涉及薄膜晶体管及其制作方法、阵列基板和显示面板。
背景技术
金属氧化物薄膜晶体管(如IGZO TFT)以其迁移率较高(几～几十cm2/Vs)、大面积均匀性较好、制备工艺温度较低等诸多优势被认为最有可能应用于下一代平板显示，但其长期受稳定性的影响，且长时间工作可能出现沙点mura等问题，因而，目前亟需一种稳定性好、使用寿命长且电性能好的薄膜晶体管。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种稳定性好、使用寿命长或者开态电流(Ion)大的薄膜晶体管。
在本发明的一个方面，本发明提供了一种薄膜晶体管(TFT)。根据本发明的实施例，该薄膜晶体管包括：低温多晶硅有源层和第一栅极，所述低温多晶硅有源层与所述第一栅极通过第一栅绝缘层间隔开；金属氧化物有源层与第二栅极，所述金属氧化物有源层与所述第二栅极通过第二栅绝缘层间隔开；和源/漏极，所述源/漏极设置在所述低温多晶硅有源层和所述金属氧化物有源层之间，并分别与所述低温多晶硅有源层和所述金属氧化物有源层电连接。该薄膜晶体管中，第一栅极、低温多晶硅有源层、源/漏极可以构成一个低温多晶硅薄膜晶体管，而第二栅极、金属氧化物有源层、源/漏极可以构成一个金属氧化物薄膜晶体管，而上述电连接方式可以使得两个薄膜晶体管同时开启也可以独立开启，既发挥低温多晶硅TFT的稳定性的优势，又兼顾了金属氧化物TFT Ioff低的特点，同时可以减少金属氧化物TFT的工作时间，提高器件寿命，两者同时工作还可以有效提高Ion。
根据本发明的实施例，该薄膜晶体管还包括：欧姆接触层，所述欧姆接触层设置在所述源/漏极和所述低温多晶硅有源层之间。
根据本发明的实施例，所述欧姆接触层包括：N+掺杂非晶硅层；第一非晶硅层，所述第一非晶硅层设置在所述N+掺杂非晶硅层靠近所述低温多晶硅有源层的表面上；第二非晶硅层，所述第二非晶硅层设置在所述第一非晶硅层靠近所述低温多晶硅有源层的表面上。
在本发明的另一方面，本发明提供了一种制作薄膜晶体管的方法。根据本发明的实施例，该方法包括：形成第一栅极、第一栅绝缘层和低温多晶硅有源层，所述低温多晶硅有源层与所述第一栅极通过所述第一栅绝缘层间隔开；在所述低温多晶硅有源层远离所述第一栅极的一侧形成源/漏极，所述源/漏极与所述低温多晶硅有源层电连接；在所述源/漏极远离所述低温多晶硅有源层的一侧形成金属氧化物有源层、第二栅绝缘层和第二栅极，所述金属氧化物有源层与所述第二栅极通过所述第二栅绝缘层间隔开，并与所述源/漏极电连接。该方法步骤简单、方便，易于操作，得到的薄膜晶体管中，第一栅极、低温多晶硅有源层、源/漏极可以构成一个低温多晶硅薄膜晶体管，而第二栅极、金属氧化物有源层、源/漏极可以构成一个金属氧化物薄膜晶体管，而上述电连接方式可以使得两个薄膜晶体管同时开启也可以独立开启，既发挥低温多晶硅TFT的稳定性的优势，又兼顾了金属氧化物TFTIoff低的特点，同时可以减少金属氧化物TFT的工作时间，提高器件寿命，两者同时工作还可以有效提高Ion。
根据本发明的实施例，所述低温多晶硅有源层是通过区域化激光退火工艺形成的。
在本发明的又一方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板前面所述的薄膜晶体管。该阵列基板具有前面所述的薄膜晶体管的所有特征和优点，在此不再一一赘述。
根据本发明的实施例，该阵列基板包括：基板；第一栅极，所述第一栅极设置在所述基板的第一表面上；第一栅绝缘层，所述第一栅绝缘层设置在所述第一表面上，且覆盖所述第一栅极；低温多晶硅有源层，所述低温多晶硅有源层设置在所述第一栅绝缘层远离所述基板的表面上；源/漏极，所述源/漏极设置在所述第一栅绝缘层和所述低温多晶硅有源层远离所述基板的部分表面上；第一绝缘层，所述第一绝缘层设置在所述第一栅绝缘层和所述低温多晶硅有源层远离所述基板、且未被所述源/漏极覆盖的表面上；金属氧化物有源层，所述金属氧化物有源层设置在所述源/漏极和所述第一绝缘层远离所述基板的部分表面上；第二栅绝缘层，所述第二栅绝缘层设置在所述金属氧化物有源层远离所述基板的表面上以及所述第一绝缘层、所述源/漏极远离所述基板、且未被所述金属氧化物有源层覆盖的表面上；第二栅极，所述第二栅极设置在所述第二栅绝缘层远离所述基板的表面上。
根据本发明的实施例，该阵列基板还包括：第二绝缘层，所述第二绝缘层设置在所述第二栅极远离所述基板的表面上和所述第二栅绝缘层远离所述基板、且未被所述第二栅极覆盖的表面上。
根据本发明的实施例，该阵列基板还包括：像素电极，所述像素电极设置在所述第二绝缘层远离所述基板的表面上且通过过孔与所述源/漏极电连接。
在本发明的再一方面，本发明提供了一种显示面板。根据本发明的实施例，该显示面板包括前面所述的阵列基板。该显示面板具有前面所述的阵列基板的所有特征和优点，在此不再一一赘述。
附图说明
图1是本发明一个实施例的薄膜晶体管的结构示意图。
图2是本发明另一个实施例的薄膜晶体管的结构示意图。
图3是本发明另一个实施例的薄膜晶体管的结构示意图。
图4是本发明一个实施例的阵列基板的结构示意图。
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种薄膜晶体管。根据本发明的实施例，参照图1，该薄膜晶体管包括低温多晶硅有源层2和第一栅极1，所述低温多晶硅有源层2与所述第一栅极1通过第一栅绝缘层9间隔开；金属氧化物有源层5与第二栅极6，所述金属氧化物有源层5与所述第二栅极6通过第二栅绝缘层11间隔开；和源/漏极3，所述源/漏极3设置在所述低温多晶硅有源层2和所述金属氧化物有源层5之间，并分别与所述低温多晶硅有源层2和所述金属氧化物有源层5电连接。该薄膜晶体管中，第一栅极、低温多晶硅有源层、源/漏极可以构成一个低温多晶硅薄膜晶体管，而第二栅极、金属氧化物有源层、源/漏极可以构成一个金属氧化物薄膜晶体管，而上述电连接方式可以使得两个薄膜晶体管同时开启也可以独立开启，既发挥低温多晶硅薄膜晶体管的稳定性的优势，又兼顾了金属氧化物TFTIoff低的特点，同时可以减少金属氧化物TFT的工作时间，提高器件寿命，两者同时工作还可以有效提高Ion。
本领域技术人员可以理解，本文中的描述方式“源/漏极”包括同层设置的源极和漏极，具体设置方式等可以与常规技术一致，在此不再过多赘述。
根据本发明的实施例，该薄膜晶体管中栅极、有源层、源/漏极的具体设置位置关系没有特别限制，只要满足第一栅极、低温多晶硅有源层、源/漏极可以作为一个低温多晶硅薄膜晶体管工作、第二栅极、金属氧化物有源层、源/漏极可以作为一个金属氧化物薄膜晶体管工作即可，具体的设置位置可以根据需要灵活选择。
本领域技术人员可以理解，该薄膜晶体管还可以包括必要的绝缘层，具体如第一绝缘层10等，具体的绝缘层设置位置、数量、材质等均可以按照常规技术进行操作，在此不再一一赘述。
根据本发明的一些具体实施例，参照图1，第一栅极1可以形成在基板8上，第一栅绝缘层9设置在所述基板8上，且覆盖所述第一栅极1，所述低温多晶硅有源层2设置在第一栅绝缘层9远离基板8的表面上；所述源/漏极3设置在第一栅绝缘层9远离基板8的表面上，且覆盖低温多晶硅有源层2的部分表面；第一绝缘层能10设置在第一栅绝缘层9和低温多晶硅有缘才能2未被源/漏极覆盖的表面上，所述金属氧化物有源层5设置在所述源/漏极3和第一绝缘层10远离基板8的部分表面上；第二栅绝缘层11设置在第一绝缘层10、源/漏极3未被金属氧化物有源层5覆盖的表面以及金属氧化物有源层5的表面上，所述第二栅极6设置在第一绝缘层远离基板8的表面上。具有上述结构的薄膜晶体管结构简单，易于制备，且体积较小，应用于显示面板时，有利于提高显示面板的透光面积，进而提高显示效果。
根据本发明的实施例，参照图2，该薄膜晶体管还可以包括：欧姆接触层7，所述欧姆接触层7设置在所述源/漏极3和所述低温多晶硅有源层2之间。由此，可以降低接触界面的接触电阻，确保IV曲线正常输出，同时避免形成肖特基二极管。
根据本发明的实施例，参照图3，所述欧姆接触层7包括：N+掺杂非晶硅层71；第一非晶硅层72，所述第一非晶硅层72设置在所述N+掺杂非晶硅层靠近所述低温多晶硅有源层2的表面上；第二非晶硅层73，所述第二非晶硅层73设置在所述第一非晶硅层72靠近所述低温多晶硅有源层2的表面上。由此，可以降低接触界面的接触电阻，确保IV曲线正常输出，同时避免形成肖特基二极管。
在本发明的另一方面，本发明提供了一种制作薄膜晶体管的方法。根据本发明的实施例，该方法包括：形成第一栅极、第一栅绝缘层和低温多晶硅有源层，所述低温多晶硅有源层与所述第一栅极通过所述第一栅绝缘层间隔开；在所述低温多晶硅有源层远离所述第一栅极的一侧形成源/漏极，所述源/漏极与所述低温多晶硅有源层电连接；在所述源/漏极远离所述低温多晶硅有源层的一侧形成金属氧化物有源层、第二栅绝缘层和第二栅极，所述金属氧化物有源层与所述第二栅极通过所述第二栅绝缘层间隔开，并与所述源/漏极电连接。该方法步骤简单、方便，易于操作，得到的薄膜晶体管中，第一栅极、低温多晶硅有源层、源/漏极可以构成一个低温多晶硅薄膜晶体管，而第二栅极、金属氧化物有源层、源/漏极可以构成一个金属氧化物薄膜晶体管，而上述电连接方式可以使得两个薄膜晶体管同时开启也可以独立开启，既发挥低温多晶硅薄膜晶体管(TFT)的稳定性的优势，又兼顾了金属氧化物TFT Ioff(关态电流)低的特点，同时可以减少金属氧化物TFT的工作时间，提高器件寿命，两者同时工作还可以有效提高Ion。
根据本发明的实施例，上述第一栅极、低温多晶硅有源层、源/漏极、第二栅极和金属氧化物有源层均可以采用半导体领域的常规技术进行制作。以第一栅极为例，可以采用光刻工艺形成，具体的，可以预先形成一整层电极层，然后在电极层上涂覆光刻胶，并以此对光刻胶进行曝光和显影，得到图案化的光刻胶，然后对暴露出来的电极层进行刻蚀，再去除图案化的光刻胶，即可得到第一栅极，其他结构的制作方法均可与此类似，在此不再一一描述。
根据本发明的实施例，所述低温多晶硅有源层是通过区域化激光退火工艺形成的。具体的，激光源光束通过MLA(Micro Lens Array)Mask选择性对TFT沟道区域的非晶硅(a-Si)进行高位置精度激光退火，使其形成多晶硅(p-Si)。该技术又被称为PLAS(PartialLaser Anneal Silicon)或SLA(Selective Laser-Annealing)。该技术的有源层层采用低温多晶硅，有天然的稳定性，同时该技术有源层的迁移率可以做到10cm2/(V·S)，与金属氧化物TFT(如IGZO TFT)迁移率相当，电路匹配性较好。与金属氧化物TFT结合，可以减少金属氧化物TFT的工作时间，提高器件寿命，同时金属氧化物TFT和低温多晶硅TFT也可以一起工作，提高Ion。
在本发明的又一方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板前面所述的薄膜晶体管。该阵列基板具有前面所述的薄膜晶体管的所有特征和优点，在此不再一一赘述。
根据本发明的一些具体实施例，参照图4，该阵列基板可以包括：基板8；第一栅极1，所述第一栅极1设置在所述基板8的第一表面上；第一栅绝缘层9，所述第一栅绝缘层9设置在所述第一表面上，且覆盖所述第一栅极1；低温多晶硅有源层2，所述低温多晶硅有源层2设置在所述第一栅绝缘层9远离所述基板8的表面上；源/漏极3，所述源/漏极3设置在所述第一栅绝缘层9和所述低温多晶硅有源层2远离所述基板8的部分表面上；第一绝缘层10，所述第一绝缘层10设置在所述第一栅绝缘层9和所述低温多晶硅有源层2远离所述基板8、且未被所述源/漏极3覆盖的表面上；金属氧化物有源层5，所述金属氧化物有源层5设置在所述源/漏极3和所述第一绝缘层10远离所述基板8的部分表面上；第二栅绝缘层11，所述第二栅绝缘层11设置在所述金属氧化物有源层5远离所述基板8的表面上以及所述第一绝缘层10、所述源/漏极3远离所述基板8、且未被所述金属氧化物有源层5覆盖的表面上；第二栅极6，所述第二栅极6设置在所述第二栅绝缘层11远离所述基板的表面上。
根据本发明的一些具体实施例，参照图4，该阵列基板还可以包括：第二绝缘层12，所述第二绝缘层12设置在所述第二栅极6远离所述基板8的表面上和所述第二栅绝缘层11远离所述基板8、且未被所述第二栅极6覆盖的表面上。由此，在保护第二栅极等结构的同时，可以形成平坦的表面，便于后续步骤的进行，降低连接点断裂的可能，利于提高良率。
根据本发明的一些具体实施例，参照图4，该阵列基板还可以包括：像素电极13，所述像素电极13设置在所述第二绝缘层12远离所述基板8的表面上且通过过孔与所述源/漏极3电连接。由此，能够很好地发光元件电连接，用于驱动发光，使用效果较佳。
本领域技术人员可以理解，该阵列基板可以用于LCD显示面板，也可以用于OLED显示面板，用于LCD显示面板时，该阵列基板还可以包括电极层和配向膜等，用于OLED显示面板时，该阵列基板还可以包括电极、像素界定层等等结构，上述结构均可以按照常规技术设置，在此不再过多赘述。
在本发明的再一方面，本发明提供了一种显示面板。根据本发明的实施例，该显示面板包括前面所述的阵列基板。该显示面板具有前面所述的阵列基板的所有特征和优点，在此不再一一赘述。
本领域技术人员可以理解，该显示面板的具体种类没有特别限制，可以为LCD显示面板，也可以为OLED显示面板，具体可以根据实际需要灵活选择。另外，除了前面所述的阵列基板，该显示面板还可以包括其他必要的结构和部件，例如，LCD显示面板还可以包括液晶和彩膜基板以及封装结构，OLED显示面板还可以包括发光元件和封装结构等等。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：由下至上的第一栅极、第一栅极绝缘层、低温多晶硅有源层、源极和漏极、金属氧化物有源层、第二栅绝缘层和第二栅极，
所述低温多晶硅有源层与所述第一栅极通过所述第一栅绝缘层间隔开；
所述金属氧化物有源层与所述第二栅极通过所述第二栅绝缘层间隔开；和
所述源极和漏极位于所述低温多晶硅有源层和所述金属氧化物有源层相对的表面之间，并分别与所述低温多晶硅有源层和所述金属氧化物有源层电连接，所述低温多晶硅有源层和所述金属氧化物有源层与同一对所述源极和漏极电连接，
其中，所述源极和漏极同层设置，所述源极与所述漏极相对的表面之间具有第一绝缘层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：
欧姆接触层，所述欧姆接触层设置在所述源极和漏极与所述低温多晶硅有源层相对的表面之间，以及所述源极和漏极与所述第一栅绝缘层相对的表面之间。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述欧姆接触层包括：
N+掺杂非晶硅层；
第一非晶硅层，所述第一非晶硅层设置在所述N+掺杂非晶硅层靠近所述低温多晶硅有源层的表面上；
第二非晶硅层，所述第二非晶硅层设置在所述第一非晶硅层靠近所述低温多晶硅有源层的表面上。
4.一种制作薄膜晶体管的方法，其特征在于，包括：
第一步：形成第一栅极、第一栅绝缘层和低温多晶硅有源层，所述低温多晶硅有源层与所述第一栅极通过所述第一栅绝缘层间隔开；
第二步：在所述低温多晶硅有源层上方远离所述第一栅极的一侧形成源极和漏极，所述源极和漏极与所述低温多晶硅有源层电连接；
第三步：在所述源极和漏极远离所述低温多晶硅有源层的一侧依次形成金属氧化物有源层、第二栅绝缘层和第二栅极，所述金属氧化物有源层与所述第二栅极通过所述第二栅绝缘层间隔开，并与所述源极和漏极电连接，
其中，所述源极和漏极同层设置，所述源极与所述漏极相对的表面之间具有第一绝缘层。
5.根据权利要求4所述的方法，其特征在于，所述低温多晶硅有源层是通过区域化激光退火工艺形成的。
6.一种阵列基板，其特征在于，包括权利要求1-3中任一项所述的薄膜晶体管。
7.根据权利要求6所述的阵列基板，其特征在于，包括：
基板；
第一栅极，所述第一栅极设置在所述基板的第一表面上；
第一栅绝缘层，所述第一栅绝缘层设置在所述第一表面上，且覆盖所述第一栅极；
低温多晶硅有源层，所述低温多晶硅有源层设置在所述第一栅绝缘层远离所述基板的表面上；
源极和漏极，所述源极和漏极设置在所述第一栅绝缘层和所述低温多晶硅有源层远离所述基板的部分表面上；
第一绝缘层，所述第一绝缘层设置在所述第一栅绝缘层和所述低温多晶硅有源层远离所述基板、且未被所述源极和漏极覆盖的表面上；
金属氧化物有源层，所述金属氧化物有源层设置在所述源极和漏极和所述第一绝缘层远离所述基板的部分表面上；
第二栅绝缘层，所述第二栅绝缘层设置在所述金属氧化物有源层远离所述基板的表面上以及所述第一绝缘层、所述源极和漏极远离所述基板、且未被所述金属氧化物有源层覆盖的表面上；
第二栅极，所述第二栅极设置在所述第二栅绝缘层远离所述基板的表面上。
8.根据权利要求7所述的阵列基板，其特征在于，还包括：
第二绝缘层，所述第二绝缘层设置在所述第二栅极远离所述基板的表面上和所述第二栅绝缘层远离所述基板、且未被所述第二栅极覆盖的表面上。
9.根据权利要求8所述的阵列基板，其特征在于，还包括：
像素电极，所述像素电极设置在所述第二绝缘层远离所述基板的表面上且通过过孔与所述源极和漏极电连接。
10.一种显示面板，其特征在于，包括权利要求6-9中任一项所述的阵列基板。
CN201910468942.5A 2019-05-31 2019-05-31 薄膜晶体管及其制作方法、阵列基板和显示面板 Active CN110164979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910468942.5A CN110164979B (zh) 2019-05-31 2019-05-31 薄膜晶体管及其制作方法、阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910468942.5A CN110164979B (zh) 2019-05-31 2019-05-31 薄膜晶体管及其制作方法、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN110164979A CN110164979A (zh) 2019-08-23
CN110164979B true CN110164979B (zh) 2023-07-07

Family

ID=67630841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910468942.5A Active CN110164979B (zh) 2019-05-31 2019-05-31 薄膜晶体管及其制作方法、阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN110164979B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420749B (zh) * 2020-11-16 2024-02-02 武汉华星光电半导体显示技术有限公司 显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
CN105552085B (zh) * 2015-12-25 2019-04-30 昆山国显光电有限公司 一种像素驱动电路及其制备方法
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN109273404B (zh) * 2017-07-12 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Also Published As

Publication number Publication date
CN110164979A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
JP3593212B2 (ja) 表示装置
JP3958605B2 (ja) 薄膜トランジスタを利用したアクティブマトリックス型表示装置及びその製造方法
US7315076B2 (en) Display device and manufacturing method of the same
CN100399179C (zh) 液晶面板的像素结构及其制造方法与驱动方法
US8258510B2 (en) Thin film transistor, display device including the same, and method of manufacturing the display device
CN110491887A (zh) 一种阵列基板、显示面板及阵列基板的制作方法
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
CN107316874B (zh) 阵列基板及其制作方法、显示装置
CN104538402A (zh) 阵列基板及其制作方法、和显示装置
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
US11152490B2 (en) Array substrate and method for manufacturing same
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
CN105789317A (zh) 薄膜晶体管器件及其制备方法
KR20170028986A (ko) 산화물 반도체 tft 기판의 제작방법 및 구조
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
CN110164979B (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
KR100686337B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
CN108122759B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
US9502446B2 (en) Poly-silicon TFT, poly-silicon array substrate and preparing method thereof, display device
US10510784B2 (en) Array substrate and method of manufacturing the same, and display apparatus
US10249763B2 (en) Array substrate, and display device, and fabrication methods
US20060071352A1 (en) Thin film transistors and methods of manufacture thereof
CN111584640B (zh) 晶体管结构、goa电路及显示面板
CN106952928A (zh) 一种tft背板的制作方法及tft背板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant