CN112420848B - 氧化物薄膜晶体管及其制作方法、阵列基板 - Google Patents
氧化物薄膜晶体管及其制作方法、阵列基板 Download PDFInfo
- Publication number
- CN112420848B CN112420848B CN202011212211.3A CN202011212211A CN112420848B CN 112420848 B CN112420848 B CN 112420848B CN 202011212211 A CN202011212211 A CN 202011212211A CN 112420848 B CN112420848 B CN 112420848B
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- film transistor
- work function
- oxide thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 115
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000001105 regulatory effect Effects 0.000 claims abstract description 18
- 238000004381 surface treatment Methods 0.000 claims abstract description 18
- 230000001276 controlling effect Effects 0.000 claims abstract description 7
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 7
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 238000005286 illumination Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 294
- 238000000151 deposition Methods 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种氧化物薄膜晶体管及其制作方法、阵列基板，该氧化物薄膜晶体管通过调控栅极层的上层部分的功函数与栅极层的下层部分的功函数之间的关系，调控了栅极层整体的功函数，从而与仅有栅极层的下层部分的薄膜晶体管相比，增大了氧化物薄膜晶体管的阈值电压。该氧化物薄膜晶体管的制作方法通过对栅极层进行表面处理，调控栅极层的上层部分的功函数，从而调控栅极层的上层部分的功函数与栅极层的下层部分的功函数之间的关系，增大了氧化物薄膜晶体管的阈值电压。本申请通过调控栅极层表面的功函数，从而调控了氧化物薄膜晶体管整体的功函数匹配，能够增大氧化物薄膜晶体管的阈值电压，减小因长时间光照导致的阈值电压负偏效应。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种氧化物薄膜晶体管及其制作方法、阵列基板。
背景技术
相比于传统的非晶硅薄膜晶体管(a-Si TFT)，氧化物薄膜晶体管(IGZO TFT)由于将氧化物半导体作为有源层材料，具有载流子迁移率高、均匀性好、光学透过率高等优势，因此被广泛用于显示面板的制作中。但是，氧化物半导体对光照比较敏感，长时间的光照会增加光生载流子的浓度，电子或空穴，使氧化物薄膜晶体管的阈值电压产生负偏，造成器件功能失效。
为了将负偏的阈值电压调正，可以通过增加氧化物薄膜晶体管的沟道沉积成膜时的氧流量，从而有效抑制沟道层中氧空位的产生，降低载流子浓度，使得氧化物薄膜晶体管的饱和迁移率降低，阈值电压正向偏移，但是，过多的氧会导致态密度的增加，从而导致器件性能恶化。
发明内容
为了解决上述问题，本申请提供一种氧化物薄膜晶体管及其制作方法、阵列基板。
第一方面，本申请提供一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括衬底基板和设于所述衬底基板上的栅极层；其中，所述栅极层的上层部分的功函数与所述栅极层的下层部分的功函数不同，以用于调控所述栅极层的功函数来增大所述氧化物薄膜晶体管的阈值电压。
在一些实施例中，若所述氧化物薄膜晶体管为N型薄膜晶体管，则所述栅极层的上层部分的功函数大于所述栅极层的下层部分的功函数。
在一些实施例中，若所述氧化物薄膜晶体管为P型薄膜晶体管，则所述栅极层的上层部分的功函数小于所述栅极层的下层部分的功函数。
在一些实施例中，所述氧化物薄膜晶体管还包括：依次设于所述栅极层之上的栅极绝缘层、氧化物半导体层、蚀刻阻挡层和源漏极层。
第二方面，本申请还提供一种氧化物薄膜晶体管的制作方法，该制作方法包括：
提供衬底基板。
在所述衬底基板上形成栅极层。
对所述栅极层进行表面处理，使所述栅极层的上层部分的功函数与所述栅极层的下层部分的功函数不同，以通过调控所述栅极层的功函数来增大所述氧化物薄膜晶体管的阈值电压。
在一些实施例中，若所述氧化物薄膜晶体管为N型薄膜晶体管，则对所述栅极层进行表面处理，使所述栅极层的上层部分的功函数与所述栅极层的下层部分的功函数不同，具体包括：
对所述栅极层的上层部分掺杂氧，使所述栅极层的上层部分的功函数大于所述栅极层的下层部分的功函数。
在一些实施例中，若所述氧化物薄膜晶体管为P型薄膜晶体管，则对所述栅极层进行表面处理，使所述栅极层的上层部分的功函数与所述栅极层的下层部分的功函数不同，具体包括：
对所述栅极层的上层部分掺杂氢，使所述栅极层的上层部分的功函数小于所述栅极层的下层部分的功函数。
在一些实施例中，针对N型薄膜晶体管，所述对所述栅极层的上层部分掺杂氧，具体包括：
用氧或一氧化二氮的等离子体轰击所述栅极层的上层部分，以对所述栅极层进行等离子体表面处理。
在一些实施例中，针对P型薄膜晶体管，所述对所述栅极层的上层部分掺杂氢，具体包括：
用氢的等离子体轰击所述栅极层的上层部分，以对所述栅极层进行等离子体表面处理。
在一些实施例中，所述制作方法还包括：
在所述栅极层之上依次形成栅极绝缘层、氧化物半导体层、蚀刻阻挡层和源漏极层。
第三方面，本申请还提供一种阵列基板，该阵列基板包括如上所述的氧化物薄膜晶体管，以及在所述氧化物薄膜晶体管的源漏极层之上的钝化层、平坦化层、阳极和像素定义层。
本申请提供的氧化物薄膜晶体管及其制作方法、阵列基板中，该氧化物薄膜晶体管通过调控栅极层的上层部分的功函数与栅极层的下层部分的功函数之间的关系，调控了栅极层整体的功函数，从而与仅有栅极层的下层部分的薄膜晶体管相比，增大了氧化物薄膜晶体管的阈值电压。该氧化物薄膜晶体管的制作方法通过对栅极层进行表面处理，调控栅极层的上层部分的功函数，从而调控栅极层的上层部分的功函数与栅极层的下层部分的功函数之间的关系，增大了氧化物薄膜晶体管的阈值电压。本申请通过调控栅极层表面的功函数，从而调控了氧化物薄膜晶体管整体的功函数匹配，能够增大氧化物薄膜晶体管的阈值电压，减小因长时间光照导致的阈值电压负偏效应。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的氧化物薄膜晶体管的第一种基本结构示意图；
图2为本申请实施例提供的氧化物薄膜晶体管的第二种基本结构示意图；
图3为本申请实施例提供的氧化物薄膜晶体管的第一种具体结构示意图；
图4为本申请实施例提供的氧化物薄膜晶体管的第二种具体结构示意图；
图5为本申请实施例提供的氧化物薄膜晶体管的制作方法的流程示意图；
图6为本申请实施例提供的N型氧化物薄膜晶体管的制作方法的流程示意图；
图7为本申请实施例提供的P型氧化物薄膜晶体管的制作方法的流程示意图；
图8为本申请实施例提供的阵列基板的第一种结构示意图；
图9为本申请实施例提供的阵列基板的第二种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
已知氧化物薄膜晶体管的阈值电压与其栅极的功函数有关，对于N型薄膜晶体管来说，栅极的功函数越大，阈值电压越大；而对于P型薄膜晶体管来说，栅极的功函数越小，阈值电压越大。
图1为本申请实施例提供的氧化物薄膜晶体管的第一种基本结构示意图，如图1所示，该氧化物薄膜晶体管包括：衬底基板1和设于衬底基板1上的栅极层2；其中，栅极层的上层部分21的功函数与栅极层的下层部分22的功函数不同，以用于调控栅极层2的功函数来增大氧化物薄膜晶体管的阈值电压。
本申请实施例提供的氧化物薄膜晶体管，通过调控栅极层的上层部分21的功函数与栅极层的下层部分22的功函数之间的关系，调控了栅极层2整体的功函数，从而与仅有栅极层的下层部分22的薄膜晶体管相比，增大了该氧化物薄膜晶体管的阈值电压。
进一步地，若该氧化物薄膜晶体管为N型薄膜晶体管，则栅极层的上层部分21的功函数大于栅极层的下层部分22的功函数。可以知道的是，此时，衬底基板1为P型衬底基板。
本申请实施例提供的N型氧化物薄膜晶体管，其栅极层的上层部分21的功函数大于栅极层的下层部分22的功函数，从而使栅极层2整体的功函数比栅极层的下层部分22的功函数大，与仅有栅极层的下层部分22的薄膜晶体管相比，增大了该N型氧化物薄膜晶体管的阈值电压，能够减小长时间光照导致的阈值电压负偏效应。
或者，若该氧化物薄膜晶体管为P型薄膜晶体管，则栅极层的上层部分21的功函数小于所述栅极层的下层部分22的功函数。可以知道的是，此时，衬底基板1为N型衬底基板。
本申请实施例提供的P型氧化物半导体结构，其栅极层的上层部分21的功函数小于栅极层的下层部分22的功函数，从而使栅极层2整体的功函数比栅极层的下层部分22的功函数小，与仅有栅极层的下层部分22的薄膜晶体管相比，增大了该P型氧化物薄膜晶体管的阈值电压，能够减小长时间光照导致的阈值电压负偏效应。
需要说明的是，衬底基板1一般采用玻璃基板。
图2为本申请实施例提供的氧化物薄膜晶体管的第二种基本结构示意图，如图2所示，该氧化物薄膜晶体管还可以在栅极层2之上设置高功函数层11，对于N型氧化物薄膜晶体管，高功函数层11的功函数大于栅极层2的功函数，使高功函数层11和栅极层2整体的功函数大于栅极层2的功函数；对于P型氧化物薄膜晶体管，高功函数层11的功函数小于栅极层2的功函数，使高功函数层11和栅极层2整体的功函数小于栅极层2的功函数，由此，使得该氧化物薄膜晶体管的阈值电压大于仅包括栅极层2的薄膜晶体管的阈值电压，即，通过调控高功函数层11的功函数与栅极层2的功函数之间的关系，增大薄膜晶体管的阈值电压，减小阈值电压负偏效应。
本申请实施例提供的第二种结构与上述第一种结构的不同在于：第一种结构是将栅极层的上层部分21和栅极层的下层部分22作为整体，而第二种结构是将高功函数层11和栅极层2作为整体，第一种结构中的栅极层的上层部分21相当于第二种结构中的高功函数层11，调控第一种结构中栅极层的上层部分21的功函数相当于调控第二种结构中高功函数层11的功函数，由此来调控氧化物薄膜晶体管整体的功函数匹配，从而增大氧化物薄膜晶体管的阈值电压。
需要说明的是，栅极层2或高功函数层11可以采用Mo，Al，Ti等中的一种或多种，可以为单层或多层结构，当为多层结构时，各层所用的材料可以相同也可以不同；厚度为500～1000A。
图3为本申请实施例提供的氧化物薄膜晶体管的第一种具体结构示意图，结合图1和图3所示，该氧化物薄膜晶体管还包括：依次设于栅极层2之上的栅极绝缘层3、氧化物半导体层4、蚀刻阻挡层5和源漏极层6。
需要说明的是，栅极绝缘层3可以采用SiNx或SiOx，可以为单层或多层结构，当为多层结构时，各层所用的材料可以相同也可以不同，厚度为1000～8000A；氧化物半导体层4可以采用IGZO、ITZO或IGZTO，厚度为100～1000A；蚀刻阻挡层5也可以采用SiNx或SiOx，可以为单层或多层结构，厚度为500～8000A；源漏极层6可以采Mo，Al，Cu，Ti等中的一种或多种，厚度为1000～5000A。
另外，针对图2所示的第二种基本结构，图4为本申请实施例提供的氧化物薄膜晶体管的第二种具体结构示意图，结合图2和图4所示，在栅极层2之上设置高功函数层11，然后在高功函数层11之上依次设置栅极绝缘层3、氧化物半导体层4、蚀刻阻挡层5和源漏极层6亦可。
图5为本申请实施例提供的氧化物薄膜晶体管的制作方法的流程示意图，结合图1和图5所示，该氧化物薄膜晶体管的制作方法包括：
S501、提供衬底基板1。
S502、在衬底基板1上形成栅极层2。
S503、对栅极层2进行表面处理，使栅极层的上层部分21的功函数与栅极层的下层部分22的功函数不同，以通过调控栅极层2的功函数来增大氧化物薄膜晶体管的阈值电压。
本申请实施例提供的氧化物薄膜晶体管的制作方法，通过调控栅极层的上层部分21的功函数与栅极层的下层部分22的功函数之间的关系，调控了栅极层2整体的功函数，从而与仅有栅极层的下层部分22的薄膜晶体管相比，增大了该氧化物薄膜晶体管的阈值电压。
进一步地，若氧化物薄膜晶体管为N型薄膜晶体管，则步骤S503中的对栅极层2进行表面处理，使栅极层的上层部分21的功函数与栅极层的下层部分22的功函数不同，具体包括：
对栅极层2的上层部分掺杂氧，使栅极层的上层部分21的功函数大于栅极层的下层部分22的功函数。
其中，对栅极层的上层部分21掺杂氧，具体包括：用氧或一氧化二氮的等离子体轰击栅极层的上层部分21，以对栅极层2进行等离子体表面处理。
进一步地，若氧化物薄膜晶体管为P型薄膜晶体管，则步骤S503中的对栅极层2进行表面处理，使栅极层的上层部分21的功函数与栅极层的下层部分22的功函数不同，具体包括：
对栅极层2的上层部分掺杂氢，使栅极层的上层部分21的功函数小于栅极层的下层部分22的功函数。
其中，对栅极层的上层部分21掺杂氢，具体包括：用氢的等离子体轰击栅极层的上层部分21，以对栅极层2进行等离子体表面处理。
基于上述实施例，图6为本申请实施例提供的N型氧化物薄膜晶体管的制作方法的流程示意图，如图6所示，针对N型氧化物薄膜晶体管，其制作方法包括：
S601、提供P型衬底基板1。
S602、在P型衬底基板1上形成栅极层2。
S603、对栅极层2进行表面处理，以对栅极层的上层部分21掺杂氧，使栅极层的上层部分21的功函数大于栅极层的下层部分22的功函数。
本申请实施例提供的N型氧化物薄膜晶体管的制作方法，通过对栅极层2进行表面处理，使栅极层的上层部分21掺杂氧，从而使栅极层2整体的功函数比栅极层的下层部分22的功函数大，与仅有栅极层的下层部分22的薄膜晶体管相比，增大了栅极层2的功函数，由此增大了该N型氧化物薄膜晶体管的阈值电压，能够减小长时间光照导致的阈值电压负偏效应。
基于上述实施例，图7为本申请实施例提供的N型氧化物薄膜晶体管的制作方法的流程示意图，如图7所示，针对P型氧化物薄膜晶体管，其制作方法包括：
S701、提供N型衬底基板1。
S702、在N型衬底基板1上形成栅极层2。
S703、对栅极层2进行表面处理，以对栅极层的上层部分21掺杂氢，使栅极层的上层部分21的功函数小于栅极层的下层部分22的功函数。
本申请实施例提供的P型氧化物薄膜晶体管的制作方法，通过对栅极层2进行表面处理，使栅极层的上层部分21掺杂氢，从而使栅极层2整体的功函数比栅极层的下层部分22的功函数小，与仅有栅极层的下层部分22的薄膜晶体管相比，减小了栅极层2的功函数，由此增大了该P型氧化物薄膜晶体管的阈值电压，能够减小长时间光照导致的阈值电压负偏效应。
另外，针对图2所示的第二种基本结构，对栅极层2之上的高功函数层11，也可以采用上述方法，针对N型氧化物薄膜晶体管，对高功函数层11掺杂氧以增大功函数，从而增大N型氧化物薄膜晶体管的阈值电压；或针对P型氧化物薄膜晶体管，对高功函数层11掺杂氢以减小功函数，从而增大P型氧化物薄膜晶体管的阈值电压。
进一步地，该氧化物薄膜晶体管的制作方法还包括：在栅极层2之上依次形成栅极绝缘层3、氧化物半导体层4、蚀刻阻挡层5和源漏极层6。
基于上述实施例，本申请实施例还提供一种阵列基板，图8为本申请实施例提供的阵列基板的第一种结构示意图，图9为本申请实施例提供的阵列基板的第二种结构示意图，该阵列基板包括如上所述的氧化物薄膜晶体管，如图8或图9所示，该阵列基板在氧化物薄膜晶体管的源漏极层6之上还包括钝化层7、平坦化层8、阳极9和像素定义层10。
其中，阳极层9可以是ITO或IZO中的一种或多种，也可以是ITO/Ag/ITO、IZO/Ag/IZO等多层结构，当为多层结构时，各层所用的材料可以相同也可以不同。
若该阵列基板采用图1中的第一种结构的氧化物薄膜晶体管，如图8所示，该阵列基板的第一种制作方法依次具体包括以下步骤：
a)清洗衬底基板1；
b)沉积栅极层2，利用黄光定义出栅极层2的区域；
c)对栅极层2的表面进行等离子体处理，使栅极层的上层部分21掺杂氧或氢；
d)沉积栅极绝缘层3；
e)沉积氧化物半导体层4，利用黄光定义出氧化物半导体层4的区域；
f)沉积蚀刻阻挡层5，利用黄光定义出蚀刻阻挡层5的区域；
g)沉积源漏极层6，利用黄光定义出源漏极层6的区域；
h)沉积钝化层7，利用黄光定义出钝化层的区域7；
i)制作平坦化层8，在像素电极连接的地方进行开孔；
j)沉积阳极9；
k)制作像素定义层10。
若该阵列基板采用图2中的第二种结构的氧化物薄膜晶体管，如图9所示，该阵列基板的第二种制作方法依次具体包括以下步骤：
a’)清洗衬底基板1；
b’)沉积栅极层2，利用黄光定义出栅极层2的区域；
c’)沉积高功函数层11；
d’)对高功函数层11进行等离子体处理，使高功函数层11掺杂氧或氢；
e’)沉积栅极绝缘层3；
f’)沉积氧化物半导体层4，利用黄光定义出氧化物半导体层4的区域；
g’)沉积蚀刻阻挡层5，利用黄光定义出蚀刻阻挡层5的区域；
h’)沉积源漏极层6，利用黄光定义出源漏极层6的区域；
i’)沉积钝化层7，利用黄光定义出钝化层7的区域；
j’)制作平坦化层8，在像素电极连接的地方进行开孔；
k’)沉积阳极9；
l’)制作像素定义层10。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (5)
1.一种氧化物薄膜晶体管，其特征在于，包括衬底基板和设于所述衬底基板上的栅极层；
其中，所述栅极层的上层部分的功函数与所述栅极层的下层部分的功函数不同，以用于调控所述栅极层的功函数来增大所述氧化物薄膜晶体管的阈值电压；
所述氧化物薄膜晶体管为底栅器件的P型薄膜晶体管，所述栅极层的上层部分掺杂有氢，所述栅极层的上层部分的功函数小于所述栅极层的下层部分的功函数。
2.如权利要求1所述的氧化物薄膜晶体管，其特征在于，所述氧化物薄膜晶体管还包括：
依次设于所述栅极层之上的栅极绝缘层、氧化物半导体层、蚀刻阻挡层和源漏极层。
3.一种氧化物薄膜晶体管的制作方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板上形成栅极层；
对所述栅极层进行表面处理，使所述栅极层的上层部分的功函数与所述栅极层的下层部分的功函数不同，以通过调控所述栅极层的功函数来增大所述氧化物薄膜晶体管的阈值电压；
所述氧化物薄膜晶体管为底栅器件的P型薄膜晶体管，则对所述栅极层进行表面处理，使所述栅极层的上层部分的功函数与所述栅极层的下层部分的功函数不同，具体包括：
对所述栅极层的上层部分掺杂氢，使所述栅极层的上层部分的功函数小于所述栅极层的下层部分的功函数。
4.如权利要求3所述的氧化物薄膜晶体管的制作方法，其特征在于，所述对所述栅极层的上层部分掺杂氢，具体包括：
用氢的等离子体轰击所述栅极层的上层部分，以对所述栅极层进行等离子体表面处理。
5.一种阵列基板，其特征在于，包括如权利要求1或2所述的氧化物薄膜晶体管，以及在所述氧化物薄膜晶体管的源漏极层之上的钝化层、平坦化层、阳极和像素定义层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011212211.3A CN112420848B (zh) | 2020-11-03 | 2020-11-03 | 氧化物薄膜晶体管及其制作方法、阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011212211.3A CN112420848B (zh) | 2020-11-03 | 2020-11-03 | 氧化物薄膜晶体管及其制作方法、阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420848A CN112420848A (zh) | 2021-02-26 |
| CN112420848B true CN112420848B (zh) | 2022-04-08 |
Family
ID=74828420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011212211.3A Active CN112420848B (zh) | 2020-11-03 | 2020-11-03 | 氧化物薄膜晶体管及其制作方法、阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420848B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823730A (zh) * | 2022-04-20 | 2022-07-29 | 广州华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223909A (ja) * | 1997-02-08 | 1998-08-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR100739985B1 (ko) * | 2006-09-04 | 2007-07-16 | 삼성에스디아이 주식회사 | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 |
| CN102157558A (zh) * | 2010-02-03 | 2011-08-17 | 索尼公司 | 薄膜晶体管及其制造方法、以及显示装置 |
| JP2011166160A (ja) * | 2011-03-22 | 2011-08-25 | Tokyo Electron Ltd | 積層膜の形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946189B (zh) * | 2017-11-22 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制备方法 |
-
2020
- 2020-11-03 CN CN202011212211.3A patent/CN112420848B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223909A (ja) * | 1997-02-08 | 1998-08-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR100739985B1 (ko) * | 2006-09-04 | 2007-07-16 | 삼성에스디아이 주식회사 | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 |
| CN102157558A (zh) * | 2010-02-03 | 2011-08-17 | 索尼公司 | 薄膜晶体管及其制造方法、以及显示装置 |
| JP2011166160A (ja) * | 2011-03-22 | 2011-08-25 | Tokyo Electron Ltd | 積層膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420848A (zh) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312271B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US8101949B2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| US9343583B2 (en) | Thin film transistor and thin film transistor array panel including the same | |
| US9455333B2 (en) | Thin film transistor array panel | |
| US20160043227A1 (en) | Thin film transistor and manufacturing method thereof | |
| WO2017092142A1 (zh) | 低温多晶硅tft基板的制作方法 | |
| US9246007B2 (en) | Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus | |
| KR102087029B1 (ko) | 표시장치 및 이의 제조방법 | |
| KR20140113902A (ko) | 박막 트랜지스터와 그의 제조 방법, 및 표시 장치 | |
| WO2018176784A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2017071658A1 (zh) | 一种薄膜晶体管构成的电路结构及制造方法和显示器面板 | |
| WO2017070868A1 (zh) | N型tft的制作方法 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
| CN112420848B (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 | |
| US10290655B2 (en) | Low temperature polysilicon array substrate and method for manufacturing the same | |
| CN108511464A (zh) | Cmos型ltps tft基板的制作方法 | |
| US9070779B2 (en) | Metal oxide TFT with improved temperature stability | |
| US10205026B2 (en) | Thin film transistor having a composite metal gate layer | |
| US11469329B2 (en) | Active switch, manufacturing method thereof and display device | |
| US20190221672A1 (en) | Low temperature polysilicon thin film transistor and preparation method thereof | |
| WO2019071670A1 (zh) | N型薄膜晶体管及其制备方法、oled显示面板的制备方法 | |
| CN103700705A (zh) | 一种igzo电晶体结构及其制造方法、显示面板 | |
| CN109616444B (zh) | Tft基板的制作方法及tft基板 | |
| US8759166B2 (en) | Method for manufacturing thin film transistor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |