KR102325191B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102325191B1
KR102325191B1 KR1020150000692A KR20150000692A KR102325191B1 KR 102325191 B1 KR102325191 B1 KR 102325191B1 KR 1020150000692 A KR1020150000692 A KR 1020150000692A KR 20150000692 A KR20150000692 A KR 20150000692A KR 102325191 B1 KR102325191 B1 KR 102325191B1
Authority
KR
South Korea
Prior art keywords
electrode
sacrificial
layer
shielding member
semiconductor layer
Prior art date
Application number
KR1020150000692A
Other languages
English (en)
Other versions
KR20160084549A (ko
Inventor
조경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150000692A priority Critical patent/KR102325191B1/ko
Priority to US14/792,265 priority patent/US9666657B2/en
Publication of KR20160084549A publication Critical patent/KR20160084549A/ko
Application granted granted Critical
Publication of KR102325191B1 publication Critical patent/KR102325191B1/ko

Links

Images

Classifications

    • H01L27/3248—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/3272—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명에 따른 표시 장치는 기판; 상기 기판 위에 형성되어 있는 정전기 차폐 부재; 상기 기판 위에 형성되어 있으며 스캔 신호를 전달하는 스캔선; 상기 스캔선과 절연되어 교차하며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선; 상기 정전기 차폐 부재 위에 형성되어 있는 박막 트랜지스터; 상기 정전기 차폐 부재와 연결되어 있는 제1 희생 전극; 및 상기 제1 희생 전극 아래에 위치하여 상기 제1 희생 전극과 희생 커패시터를 형성하는 제2 희생 전극을 포함한다.

Description

표시 장치{Display Device}
본 발명은 정전기를 방지하는 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기 발광 표시 장치는 캐소드, 애노드 및 유기 발광층으로 이루어진 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 커패시터(Capacitor)가 형성되어 있다.
이러한 트랜지스터를 이루는 스캔선, 데이터선 등의 금속을 절연시키는 절연막의 두께는 1000Å 정도로 얇기 때문에 정전기에 취약하다. 또한, 구동 회로마다 정전기에 취약한 지점이 있으며 이러한 정전기 취약 지점에서 정전기가 계속해서 터지게 된다. 즉, 스캔선 아래에는 별도의 패턴이 형성되어 있지 않으므로, 스캔선으로 정전기가 유입되는 경우 정전기가 유출될 출구가 없으므로 스캔선에 인접한 트랜지스터에서 정전기가 터지게 된다. 이 경우 스캔선과 반도체층이 연결되어 단락(short)이 발생하게 되며, 이러한 단락으로 인해 화소에 암점이 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는 정전기를 스위칭 소자에 영향을 주지 않는 곳으로 유도하는 표시 장치에 관한 것이다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 표시 장치는 기판; 상기 기판 위에 형성되어 있는 정전기 차폐 부재; 상기 기판 위에 형성되어 있으며 스캔 신호를 전달하는 스캔선; 상기 스캔선과 절연되어 교차하며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선; 상기 정전기 차폐 부재 위에 형성되어 있는 박막 트랜지스터; 상기 정전기 차폐 부재와 연결되어 있는 제1 희생 전극; 및 상기 제1 희생 전극 아래에 위치하여 상기 제1 희생 전극과 희생 커패시터를 형성하는 제2 희생 전극을 포함할 수 있다.
상기 박막 트랜지스터는, 상기 정전기 차폐 부재와 중첩되어 형성되어 있는 반도체층; 상기 반도체층 위에 형성되어 있으며 상기 스캔선에서 연장되어 있는 게이트 전극; 및 상기 게이트 전극 위에 형성되며 상기 반도체층과 연결되어 있는 소스 전극 및 드레인 전극을 포함할 수 있다.
상기 정전기 차폐 부재는 상기 반도체층보다 더 크게 형성될 수 있다.
상기 제1 희생 전극은 상기 게이트 전극과 동일한 층에 형성될 수 있다.
상기 제1 희생 전극은 상기 게이트 전극과 동일한 물질로 형성될 수 있다.
상기 제2 희생 전극은 상기 반도체층과 동일한 층에 형성될 수 있다.
상기 제2 희생 전극은 상기 반도체층과 동일한 물질로 형성될 수 있다.
상기 정전기 차폐 부재는 금속, 폴리 실리콘, 또는 산화물 반도체로 이루어질 수 있다.
상기 반도체층은 폴리 실리콘 또는 산화물 반도체를 포함할 수 있다.
상기 정전기 차폐 부재와 상기 반도체층 사이에 위치하면서 상기 정전기 차폐 부재를 덮고 있는 버퍼층; 상기 반도체층과 상기 게이트 전극 사이에 위치하면서 상기 반도체층을 덮고 있는 게이트 절연막; 및 상기 게이트 전극과 상기 소스 전극 및 드레인 전극 사이에 위치하면서 상기 게이트 전극을 덮고 있는 층간 절연막을 더 포함할 수 있다.
상기 버퍼층과 상기 게이트 절연막은 상기 정전기 차폐 부재와 상기 제1 희생 전극을 연결하는 제1 접촉 구멍을 포함할 수 있다.
상기 제2 희생 전극과 연결되어 있는 그라운드 전극을 더 포함할 수 있다.
상기 게이트 절연막은 상기 제2 희생 전극과 상기 그라운드 전극을 연결하는 제2 접촉 구멍을 포함할 수 있다.
상기 그라운드 전극은 상기 게이트 전극과 동일한 층에 형성될 수 있다.
상기 그라운드 전극은 상기 게이트 전극과 동일한 물질로 형성될 수 있다.
상기 그라운드 전극은 정전위 전압이 인가될 수 있다.
상기 박막 트랜지스터에 연결되어 있는 유기 발광 다이오드를 더 포함할 수 있다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명은 반도체층 아래에 위치하는 정전기 차폐 부재 및 정전기 차폐 부재와 연결되어 있는 희생 커패시터(Cst2)를 형성함으로써, 반도체층과 게이트 전극이 단락되기 전에 미리 외부 정전기가 차폐 부재를 타고 희생 커패시터(Cst2)로 전달되도록 하여 트랜지스터를 보호할 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 배치도이다.
도 3은 도 2의 Ⅲ-Ⅲ선을 따라 잘라 도시한 단면도이다.
도 4는 도 2의 Ⅳ-Ⅳ선을 따라 잘라 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소 등가 회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 본 발명의 실시예에 따른 표시 장치는 유기 발광 표시 장치, 액정 표시 장치 등을 포함한다.
이하에서는, 도 1 내지 도 4를 참고하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소 등가 회로도로서, 하나의 화소에 2개의 트랜지스터(thin film transistor, TFT)와 2개의 커패시터(capacitor)를 구비하는 2Tr 2Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 123, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(PX)를 포함한다.
신호선은 스캔 신호(또는 게이트 신호)를 전달하는 복수의 스캔선(121), 데이터 신호를 전달하는 복수의 데이터선(171) 및 구동 전압(ELVDD)을 전달하는 복수의 구동 전압선(172), 및 정전위 전압을 전달하는 정전위 전압선(123)을 포함한다. 스캔선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171), 정전위 전압선(123) 및 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 각 화소(PX)는 스위칭 트랜지스터(switching transistor)(T1), 구동 트랜지스터(driving transistor)(T2), 스토리지 커패시터(storage capacitor)(Cst1), 희생 커패시터(Cst2), 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
스위칭 트랜지스터(T1)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스캔선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(T2)에 연결되어 있다. 스위칭 트랜지스터(T1)는 스캔선(121)에 인가되는 스캔 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 트랜지스터(T2)에 전달한다.
구동 트랜지스터(T2) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(T1)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(OLED)에 연결되어 있다. 구동 트랜지스터(T2)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(Id)를 흘린다.
스토리지 커패시터(Cst1)는 구동 트랜지스터(T2)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 스토리지 커패시터(Cst1)는 구동 트랜지스터(T2)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(T1)가 턴 오프(turn off)된 뒤에도 이를 유지한다.
희생 커패시터(Cst2)는 정전위 전압선(123)과 연결되어 있는 제1 희생 전극과 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)의 반도체층 아래에 위치하는 정전기 차폐 부재와 연결되어 있는 제2 희생 전극 사이에 연결되어 있다. 이 희생 커패시터(Cst2)는 외부로부터의 정전기를 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)로 전달되지 않도록 한다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(T2)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(ELVSS)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(T2)의 출력 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)는 n 채널 전계 효과 트랜지스터(field effect transistor, FET) 또는 p 채널 전계 효과 트랜지스터일 수 있다. 그리고, 트랜지스터(T1, T2), 스토리지 커패시터(Cst1) 및 유기 발광 다이오드(OLED)의 연결 관계는 바뀔 수 있다.
그러면 도 1에 도시한 유기 발광 표시 장치의 화소의 상세 구조에 대하여 도 2 내지 도 4를 도 1과 함께 참고하여 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 배치도이고, 도 3은 도 2의 Ⅲ-Ⅲ선을 따라 잘라 도시한 단면도이고, 도 4는 도 2의 Ⅳ-Ⅳ선을 따라 잘라 도시한 단면도이다.
도 2 내지 도 4에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 정전기 차폐 부재(131), 스위칭 트랜지스터(T1), 구동 트랜지스터(T2), 및 희생 커패시터(Cst2)를 포함한다.
기판(110)은 유리, 석영, 세라믹 또는 플라스틱 등으로 이루어진 절연성의 플렉서블 기판일 수 있다.
기판(110) 위에는 정전기 차폐 부재(131)가 형성되어 있다. 정전기 차폐 부재(131)는 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)와 중첩되어 형성되어 있다.
정전기 차폐 부재(131)는 기판(110) 외부에서 유입되는 정전기가 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)에 유입되지 못하도록 한다.
이때, 정전기 차폐 부재(131)는 후술하는 스위칭 반도체층(135a) 및 구동 반도체층(135b)보다 더 크게 형성됨으로써, 스위칭 반도체층(135a) 및 구동 반도체층(135b)로 정전기가 유입되는 것을 방지할 수 있다.
이때, 정전기 차폐 부재(131)는 금속, 폴리 실리콘, 또는 산화물 반도체로 이루어질 수 있다.
기판(110) 위에는 정전기 차폐 부재(131)를 덮고 있는 버퍼층(120)이 형성되어 있다. 버퍼층(120)은 질화규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
버퍼층(120) 위에는 서로 이격된 위치에 스위칭 반도체층(135a) 및 구동 반도체층(135b)이 형성되어 있다. 그리고, 버퍼층(120) 위에 스위칭 반도체층(135a)을 둘러싸는 정전기 차폐 부재(131)가 형성되어 있다. 도 2에는 정전기 차폐 부재(131)가 스위칭 반도체층(135a)을 사각 형상으로 둘러싸고 있으나, 이에 한정되지 않고 다양한 형상으로 둘러싸고 있을 수 있다.
버퍼층(120) 위에는 서로 이격된 위치에 스위칭 반도체층(135a) 및 구동 반도체층(135b), 그리고 제2 희생 전극(136)이 형성되어 있다.
이러한 반도체층(135a, 135b) 및 제2 희생 전극(136)은 폴리 실리콘 또는 산화물 반도체로 이루어질 수 있으며, 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다. 반도체층(135a, 135b)이 산화물 반도체로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
반도체층(135a, 135b)은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 트랜지스터의 종류에 따라 달라지며, n형 불순물 또는 p형 불순물이 가능하다.
스위칭 반도체층(135a) 및 구동 반도체층(135b)은 각각 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 형성된 소스 영역(1356) 및 드레인 영역(1357)으로 구분된다. 스위칭 반도체층(135a) 및 구동 반도체층(135b)의 채널 영역(1355)은 불순물이 도핑되지 않은 폴리 실리콘, 즉 진성 반도체(intrinsic semiconductor)를 포함할 수 있으며, 스위칭 반도체층(135a) 및 구동 반도체층(135b)의 소스 영역(1356) 및 드레인 영역(1357)은 도전성 불순물이 도핑된 폴리 실리콘, 즉 불순물 반도체(impurity semiconductor)을 포함할 수 있다.
스위칭 반도체층(135a), 구동 반도체층(135b) 및 제2 희생 전극(136) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 질화 규소 및 산화 규소 중 적어도 하나를 포함한 단층 또는 복수층일 수 있다.
게이트 절연막(140) 위에는 스캔선(121), 구동 게이트 전극(125b), 제1 스토리지 축전판(128), 제1 희생 전극(122), 및 그라운드 전극(123)이 형성되어 있다. 스캔선(121)은 가로 방향으로 길게 뻗어 스캔 신호를 전달하며, 스캔선(121)으로부터 스위칭 반도체층(135a)으로 돌출한 스위칭 게이트 전극(125a)을 포함한다. 구동 게이트 전극(125b)은 제1 스토리지 축전판(128)으로부터 구동 반도체층(135b)으로 돌출되어 있다. 스위칭 게이트 전극(125a) 및 구동 게이트 전극(125b)은 각각 채널 영역(1355)과 중첩한다.
제1 희생 전극(122)은 버퍼층(120)과 게이트 절연막(140)에 포함되어 정전기 차폐 부재(131)를 노출시키는 제1 접촉 구멍(63)을 통해서 정전기 차폐 부재(131)와 전기적으로 연결되어 있다.
게이트 절연막(140)에는 제2 희생 전극(136)을 노출시키는 제2 접촉 구멍(64)을 포함한다.
그라운드 전극(123)은 제2 접촉 구멍(64)을 통해서 제2 희생 전극(136)과 연결되고, 그라운드 전극(123)에는 정전위 전압이 인가된다. 본 발명에서는 제2 희생 전극(136)이 서로 다른 층에 형성되어 있는 그라운드 전극(123)을 통해서 정전위 전압이 인가되는 것으로 설명하였으나, 이에 한정되는 것은 아니고 제2 희생 전극(136)에 직접 정전위 전압이 인가될 수 있다.
제1 희생 전극(122)은 제2 희생 전극(136)과 함께 희생 커패시터(Cst2)를 형성한다.
기판(110) 외부로부터 반도체층(135a, 135b)로 유입되는 정전기는 반도체층(135a, 135b)로 유입되지 전에 정전기 차폐 부재(131)로 우선 유입되고, 정전기 차폐 부재(131)를 통해 희생 커패시터(Cst2)로 전달된다.
정전기 차폐 부재(131)를 포함하지는 않는 본 발명의 비교예에 따른 표시 장치에서는 외부 정전기가 게이트 절연막(140)으로 유입되어 반도체층(135a, 135b) 위에 형성되어 있는 게이트 절연막(140)에 크랙을 유발하고, 반도체층(135a, 135b)과 게이트 전극(121) 사이에 단락이 발생하는 문제가 있다.
본 발명의 일 실시예에 따른 표시 장치는 반도체층(135a, 135b) 아래에 위치하는 정전기 차폐 부재(131) 및 정전기 차폐 부재(131)와 연결되어 있는 희생 커패시터(Cst2)를 형성함으로써, 반도체층(135a, 135b)과 게이트 전극(121)이 단락되기 전에 미리 외부 정전기가 차폐 부재(131)를 타고 희생 커패시터(Cst2)로 전달되도록 하여 트랜지스터를 보호할 수 있다.
이때, 스캔선(121), 구동 게이트 전극(125b), 제1 스토리지 축전판(128), 제1 희생 전극(122), 및 그라운드 전극(123)은 동일한 층에서 동일한 물질로 형성될 수 있다. 스캔선(121), 구동 게이트 전극(125b), 제1 스토리지 축전판(128), 제1 희생 전극(122), 및 그라운드 전극(123)은 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide) 또는 이들의 합금 등으로 이루어진 단일 막 또는 이들의 조합으로 이루어진 다중막일 수 있지만, 본 발명이 상기 예시에 제한되는 것은 아니다.
스캔선(121), 구동 게이트 전극(125b), 제1 스토리지 축전판(128), 제1 희생 전극(122), 및 그라운드 전극(123) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로 질화 규소 또는 산화 규소 등으로 형성될 수 있다.
층간 절연막(160)과 게이트 절연막(140)에는 소스 영역(1356)과 드레인 영역(1357)을 각각 노출하는 소스 접촉 구멍(61)과 드레인 접촉 구멍(62)이 형성되어 있고, 제1 스토리지 축전판(128)의 일부를 노출하는 스토리지 접촉 구멍(63)이 형성되어 있다.
층간 절연막(160) 위에는 스위칭 소스 전극(176a)을 가지는 데이터선(171), 구동 소스 전극(176b) 및 제2 스토리지 축전판(178)을 가지는 구동 전압선(172), 제1 스토리지 축전판(128)과 연결되는 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 게이트선(121)과 교차하는 방향으로 뻗어 있다. 구동 전압선(172)은 구동 전압을 전달하며 데이터선(171)과 분리되어 같은 방향으로 뻗어 있다.
스위칭 소스 전극(176a)은 데이터선(171)으로부터 스위칭 반도체층(135a)을 향해서 돌출되어 있으며, 구동 소스 전극(176b)은 구동 전압선(172)으로부터 구동 반도체층(135b)을 향해서 돌출되어 있다. 스위칭 소스 전극(176a)과 구동 소스 전극(176b)은 각각 소스 접촉 구멍(61)을 통해서 소스 영역(1356)과 연결되어 있다. 스위칭 드레인 전극(177a)은 스위칭 소스 전극(176a)과 마주하고 구동 드레인 전극(177b)은 구동 소스 전극(176b)과 마주하며, 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)은 각각 드레인 접촉 구멍(62)을 통해서 드레인 영역(1357)과 연결되어 있다.
스위칭 드레인 전극(177a)은 연장되어 층간 절연막(160)에 형성된 접촉 구멍(63)을 통해서 제1 스토리지 축전판(128) 및 구동 게이트 전극(125b)과 전기적으로 연결된다.
제2 스토리지 축전판(178)은 구동 전압선(171)에서 돌출하여 제1 스토리지 축전판(128)과 중첩하고 있다. 따라서, 제1 스토리지 축전판(128)과 제2 스토리지 축전판(178)은 층간 절연막(160)을 유전체로 하여 스토리지 커패시터(Cst1)를 이룬다.
스위칭 반도체층(135a), 스위칭 게이트 전극(125a), 스위칭 소스 전극(176a) 및 스위칭 드레인 전극(177a)은 스위칭 트랜지스터(T1)를 이루고, 구동 반도체층(135b), 구동 게이트 전극(125a), 구동 소스 전극(176b) 및 구동 드레인 전극(177b)은 구동 트랜지스터(T2)를 이룬다.
스위칭 소스 전극(176a), 구동 소스 전극(176b), 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b) 위에는 보호막(180)이 형성되어 있다.
보호막(180) 위에는 화소 전극(710)이 형성되어 있으며, 화소 전극(710)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 화소 전극(710)은 층간 절연막(160)에 형성된 접촉 구멍(181)을 통해서 구동 트랜지스터(T2)의 구동 드레인 전극(177b)과 전기적으로 연결되어 유기 발광 다이오드(70)의 애노드 전극이 된다.
보호막(180) 및 화소 전극(710)의 가장자리부 위에는 화소 정의막(350)이 형성되어 있다. 화소 정의막(350)은 화소 전극(710)을 노출하는 개구부(351)를 가진다. 화소 정의막(180)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다.
화소 정의막(350)의 개구부(351)에는 유기 발광층(720)이 형성되어 있다. 유기 발광층(720)은 발광층, 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층으로 형성된다. 유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
유기 발광층(720)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(720)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
화소 정의막(350) 및 유기 발광층(720) 위에는 공통 전극(730)이 형성된다. 공통 전극(730)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 공통 전극(730)은 유기 발광 다이오드(70)의 캐소드 전극이 된다. 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 다이오드(70)를 이룬다.
도 5는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소 등가 회로도로서, 하나의 화소에 3개의 트랜지스터(thin film transistor, TFT)와 3개의 커패시터(capacitor)를 구비하는 3Tr 3Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치이다.
도 5에서 도시된 바와 같이, 제1 트랜지스터(Q1)의 게이트는 현재 스캔신호(scan[n])와 연결되고, 입력 단자는 데이터 신호(Data[t])와 연결되고, 출력 단자는 제1 접점(N1)에 연결되어 있다.
제2 트랜지스터(Q2)인 구동 트랜지스터(Qd)의 게이트는 제2 접점(N2)에서 제2 커패시터(C2)와 연결되고, 입력 단자는 제4 접점(N4)에서 제1 전원, 예컨대 구동 전압(ELVdd)과 연결되고, 출력 단자는 제3 접점(N3)에서 유기 발광 다이오드(OLED)의 애노드 전극 및 제3 트랜지스터(Q3)의 입력 단자와 연결되어 있다.
제3 트랜지스터(Q3)의 게이트는 구동 트랜지스터(Qd)의 문턱 전압 보상을 위한 글로벌 조절 신호(GC(t))와 연결되고, 입력 단자는 제3 접점(N3)에서 구동 트랜지스터(Qd)의 출력 단자와 연결되고, 출력 단자는 제2 접점(N2)에서 구동 트랜지스터(Qd)의 게이트 및 제2 커패시터(C2)와 연결되어 있다.
제1 커패시터(C1)의 일단은 제1 접점(N1)에서 제2 커패시터(C2)의 일단 및 제1 트랜지스터(Q1)의 출력 단자와 연결되고, 다른 단은 제4 접점(N4)에서 유기 발광 다이오드에 전류를 공급하기 위해 필요한 제1 전원, 예컨대 구동 전압(ELVdd)에 연결되어 있다.
제2 커패시터(C2)의 일단은 제1 접점(N1)에서 제1 트랜지스터(Q2)의 출력 단자 및 제1 커패시터(C1)의 일단과 연결되고, 다른 단은 제2 접점(N2)에서 구동 트랜지스터(Qd)의 게이트 및 제3 트랜지스터(Q3)의 출력 단자와 연결되어 있다.
희생 커패시터(Cst2)는 정전위 전압선(123)과 연결되어 있는 제1 희생 전극과 제1 트랜지스터(Q1), 제2 트랜지스터(Q2), 및 제3 트랜지스터(Q3)의 반도체층 아래에 위치하는 정전기 차폐 부재와 연결되어 있는 제2 희생 전극 사이에 연결되어 있다. 이 희생 커패시터(Cst2)는 외부로부터의 정전기를 제1 트랜지스터(Q1), 제2 트랜지스터(Q2), 및 제3 트랜지스터(Q3)로 전달되지 않도록 한다.
유기 발광 다이오드(OLED)의 애노드 전극(화소 전극)은 제3 접점(N3)에서 구동 트랜지스터(Qd)의 출력 단자 및 제3 트랜지스터(Q3)의 입력 단자와 연결되고, 캐소드 전극(공통 전극)은 제2 전원, 예컨대 공통 전압(ELVss)에 연결되어 있다.
제1 트랜지스터(Q1)는 현재 스캔 신호(scan[n])에 응답하여 해당하는 데이터라인에 인가되며 유기 발광 다이오드(OLED)의 발광량을 제어하는 데이터 신호(Data[t])를 전달하는 스위칭 트랜지스터이다
제2 트랜지스터(Q2)인 구동 트랜지스터(Qd)는 제1 트랜지스터(Q1)을 통해 게이트에 전달되는 데이터 신호(Data[t])에 대응하여 상기 유기 발광 다이오드(OLED)의 구동 전류를 공급하는 구동 트랜지스터(Qd)이다.
제3 트랜지스터(Q3)는 글로벌 조절 신호(GC[t])에 응답하여 구동 트랜지스터(Qd)의 문턱 전압을 보상하기 위한 문턱 전압 보상용 트랜지스터이다.
제1 커패시터(C1)는 구동 트랜지스터(Qd)의 게이트에 인가되는 데이터신호를 저장하기 위한 커패시터이다.
제2 커패시터(C2)는 구동 트랜지스터(Qd)의 문턱 전압을 조절하기 위한 커패시터이다.
희생 커패시터(Cst2)는 외부 정전기가 제1 트랜지스터(Q1), 제2 트랜지스터(Q2), 및 제3 트랜지스터(Q3)로 유입되는 것을 방지하기 위한 커패시터이다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
121: 스캔선 122: 제1 희생 전극
123: 그라운드 전극 125a: 구동 게이트 전극
125b: 스위칭 게이트 전극 131: 정전기 차폐 부재
135a: 구동 반도체층 135b: 스위칭 반도체층
136: 제2 희생 전극 171: 데이터선
172: 구동 전압선 Cst2: 희생 캐패시터

Claims (17)

  1. 기판;
    상기 기판 위에 형성되어 있는 정전기 차폐 부재;
    상기 기판 위에 형성되어 있으며 스캔 신호를 전달하는 스캔선;
    상기 스캔선과 절연되어 교차하며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선;
    상기 정전기 차폐 부재 위에 형성되어 있는 박막 트랜지스터;
    상기 정전기 차폐 부재와 연결되어 있는 제1 희생 전극; 및
    상기 제1 희생 전극 아래에 위치하고, 그라운드 전극에 연결되고, 상기 제1 희생 전극과 희생 커패시터를 형성하는 제2 희생 전극을 포함하고,
    상기 희생 커패시터는 상기 박막 트랜지스터에 연결되지 않고, 상기 희생 커패시터는 상기 스캔선, 상기 데이터선, 그리고 상기 박막 트랜지스터와 중첩하지 않는 표시 장치.
  2. 제1항에서,
    상기 박막 트랜지스터는,
    상기 정전기 차폐 부재와 중첩되어 형성되어 있는 반도체층;
    상기 반도체층 위에 형성되어 있으며 상기 스캔선에서 연장되어 있는 게이트 전극; 및
    상기 게이트 전극 위에 형성되며 상기 반도체층과 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 표시 장치.
  3. 제2항에서,
    상기 정전기 차폐 부재는 상기 반도체층보다 더 크게 형성되는 표시 장치.
  4. 제2항에서,
    상기 제1 희생 전극은 상기 게이트 전극과 동일한 층에 형성되어 있는 표시 장치.
  5. 제4항에서,
    상기 제1 희생 전극은 상기 게이트 전극과 동일한 물질로 형성되는 표시 장치.
  6. 제2항에서,
    상기 제2 희생 전극은 상기 반도체층과 동일한 층에 형성되어 있는 표시 장치.
  7. 제6항에서,
    상기 제2 희생 전극은 상기 반도체층과 동일한 물질로 형성되는 표시 장치.
  8. 제2항에서,
    상기 정전기 차폐 부재는 금속, 폴리 실리콘, 또는 산화물 반도체로 이루어진 표시 장치.
  9. 제2항에서,
    상기 반도체층은 폴리 실리콘 또는 산화물 반도체를 포함하는 표시 장치.
  10. 제2항에서,
    상기 정전기 차폐 부재와 상기 반도체층 사이에 위치하면서 상기 정전기 차폐 부재를 덮고 있는 버퍼층;
    상기 반도체층과 상기 게이트 전극 사이에 위치하면서 상기 반도체층을 덮고 있는 게이트 절연막; 및
    상기 게이트 전극과 상기 소스 전극 및 드레인 전극 사이에 위치하면서 상기 게이트 전극을 덮고 있는 층간 절연막을 더 포함하고 있는 표시 장치.
  11. 제10항에서,
    상기 버퍼층과 상기 게이트 절연막은 상기 정전기 차폐 부재와 상기 제1 희생 전극을 연결하는 제1 접촉 구멍을 포함하는 표시 장치.
  12. 삭제
  13. 제10항에서,
    상기 게이트 절연막은 상기 제2 희생 전극과 상기 그라운드 전극을 연결하는 제2 접촉 구멍을 포함하는 표시 장치.
  14. 제13항에서,
    상기 그라운드 전극은 상기 게이트 전극과 동일한 층에 형성되어 있는 표시 장치.
  15. 제14항에서,
    상기 그라운드 전극은 상기 게이트 전극과 동일한 물질로 형성되는 표시 장치.
  16. 제10항에서,
    상기 그라운드 전극은 정전위 전압이 인가되는 표시 장치.
  17. 제1항에서,
    상기 박막 트랜지스터에 연결되어 있는 유기 발광 다이오드를 더 포함하고 있는 표시 장치.
KR1020150000692A 2015-01-05 2015-01-05 표시 장치 KR102325191B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150000692A KR102325191B1 (ko) 2015-01-05 2015-01-05 표시 장치
US14/792,265 US9666657B2 (en) 2015-01-05 2015-07-06 Display device having static electricity shielding member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000692A KR102325191B1 (ko) 2015-01-05 2015-01-05 표시 장치

Publications (2)

Publication Number Publication Date
KR20160084549A KR20160084549A (ko) 2016-07-14
KR102325191B1 true KR102325191B1 (ko) 2021-11-10

Family

ID=56286920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000692A KR102325191B1 (ko) 2015-01-05 2015-01-05 표시 장치

Country Status (2)

Country Link
US (1) US9666657B2 (ko)
KR (1) KR102325191B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122946B (zh) * 2016-11-30 2022-04-15 乐金显示有限公司 有机发光显示器
KR102434199B1 (ko) * 2017-10-13 2022-08-19 삼성디스플레이 주식회사 표시장치
KR102446214B1 (ko) 2017-11-28 2022-09-23 삼성디스플레이 주식회사 표시 장치
JP7085352B2 (ja) * 2018-01-15 2022-06-16 株式会社ジャパンディスプレイ 表示装置
KR102584303B1 (ko) 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
KR102597297B1 (ko) * 2018-10-11 2023-11-02 삼성디스플레이 주식회사 표시 장치
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200064207A (ko) 2018-11-28 2020-06-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11626460B2 (en) * 2019-12-24 2023-04-11 Innolux Corporation Display device including blue organic light emitting diode and blue light blocking layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027123A (ja) 2007-07-23 2009-02-05 Samsung Sdi Co Ltd 有機発光表示装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3700697B2 (ja) * 2002-02-12 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20060099319A (ko) * 2005-03-11 2006-09-19 삼성에스디아이 주식회사 발광표시장치
KR100729046B1 (ko) 2005-12-09 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법
KR101363714B1 (ko) 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR101411660B1 (ko) 2006-12-28 2014-06-27 엘지디스플레이 주식회사 정전기 방지 소자 및 이를 갖는 유기전계발광소자
KR101491136B1 (ko) * 2007-07-20 2015-02-09 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 제조방법
KR101374111B1 (ko) 2007-11-23 2014-03-13 엘지디스플레이 주식회사 박막 트랜지스터의 정전기 방지회로 및 그의 제조 방법
KR101491152B1 (ko) * 2008-09-26 2015-02-09 엘지디스플레이 주식회사 유기발광다이오드 표시장치
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
KR101971070B1 (ko) * 2012-11-30 2019-04-22 엘지디스플레이 주식회사 정전기 방지용 투명 전극을 포함하는 기판 및 그 제조 방법과 이를 포함하는 액정표시장치
KR20140133053A (ko) * 2013-05-09 2014-11-19 삼성디스플레이 주식회사 유기 발광 표시 장치
US9337247B2 (en) * 2014-01-21 2016-05-10 Apple Inc. Organic light-emitting diode display with bottom shields
EP3029733B1 (en) * 2014-12-06 2020-03-04 LG Display Co., Ltd. Organic light emitting display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027123A (ja) 2007-07-23 2009-02-05 Samsung Sdi Co Ltd 有機発光表示装置及びその製造方法

Also Published As

Publication number Publication date
US20160197132A1 (en) 2016-07-07
US9666657B2 (en) 2017-05-30
KR20160084549A (ko) 2016-07-14

Similar Documents

Publication Publication Date Title
KR102408919B1 (ko) 유기 발광 표시 장치
KR102325191B1 (ko) 표시 장치
KR102399416B1 (ko) 유기 발광 표시 장치
KR102378460B1 (ko) 유기 발광 표시 장치
US9978313B2 (en) Organic light emitting diode display, driving method thereof, and manufacturing method thereof
KR102114398B1 (ko) 유기 발광 표시 장치
KR102094391B1 (ko) 유기 발광 표시 장치
KR102060622B1 (ko) 유기 발광 표시 장치
KR102072140B1 (ko) 유기 발광 표시 장치
KR102091835B1 (ko) 유기 발광 표시 장치
KR102456061B1 (ko) 유기 발광 표시 장치
KR102119159B1 (ko) 유기 발광 표시 장치
KR102435391B1 (ko) 표시 장치
KR102111726B1 (ko) 표시 장치
KR101513882B1 (ko) 유기 발광 표시 장치
KR101975957B1 (ko) 유기 발광 표시 장치
US20150042634A1 (en) Organic light emitting diode display
KR102335112B1 (ko) 유기 발광 표시 장치
KR102234929B1 (ko) 유기 발광 표시 장치
KR100989132B1 (ko) 유기 발광 표시 장치
KR20160053419A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant