JP2020017735A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2020017735A
JP2020017735A JP2019149715A JP2019149715A JP2020017735A JP 2020017735 A JP2020017735 A JP 2020017735A JP 2019149715 A JP2019149715 A JP 2019149715A JP 2019149715 A JP2019149715 A JP 2019149715A JP 2020017735 A JP2020017735 A JP 2020017735A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
oxide
transistor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019149715A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
純一 肥塚
Junichi Hizuka
純一 肥塚
岡崎　健一
Kenichi Okazaki
健一 岡崎
正美 神長
Masami Kaminaga
正美 神長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020017735A publication Critical patent/JP2020017735A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Abstract

【課題】電気特性の変動を抑制すると共に、信頼性を向上させる酸化物半導体膜を有する半導体装置を提供する。【解決手段】トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、を有する。酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上の絶縁膜１１４、１１６と、絶縁膜１１６上の金属酸化膜１３２と、金属酸化膜１３２上の金属酸化膜１３４と、を有する。また、金属酸化膜１３２は、酸化物半導体膜１０８と同一の金属元素を少なくとも一つ有する。また、金属酸化膜１３４は、金属酸化膜１３２と混合する領域を有する。【選択図】図１

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置及び該半導体装置を有する表示
装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に
関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている（例えば、特許文献１）。
また、酸化物半導体層上に酸化物絶縁層を形成し、酸化物絶縁層を通過して酸素を導入
（添加）し、加熱処理を行い、該酸素導入及び該加熱処理によって、水素、水分、水酸基
または水素化物などの不純物を酸化物半導体層より排除し、酸化物半導体層を高純度化す
る半導体装置の作製方法が開示されている（例えば、特許文献２）
特開２００６−１６５５２９号公報 特開２０１１−１９９２７２号公報
酸化物半導体膜をチャネル領域に有するトランジスタを作製する場合、チャネル領域の
酸化物半導体膜中に混入する水素または水分などの不純物は、トランジスタ特性に影響を
与えるため問題となる。また、チャネル領域の酸化物半導体膜中に形成される酸素欠損は
、トランジスタ特性に影響を与えるため問題となる。例えば、チャネル領域の酸化物半導
体膜中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。
チャネル領域の酸化物半導体膜中にキャリア供給源が生成されると、酸化物半導体膜を有
するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。また、
トランジスタごとに電気特性がばらつくという問題がある。したがって、酸化物半導体膜
のチャネル領域においては、酸素欠損が少ないほど好ましい。また、酸化物半導体膜のチ
ャネル領域においては、酸素欠損とともに、水素または水分などの不純物が少ないほど好
ましい。
上記問題に鑑み、本発明の一態様は、酸化物半導体を有するトランジスタを用いた半導
体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の１
つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供すること
を課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課
題の１つとする。または、本発明の一態様は、新規な表示装置を提供することを課題の１
つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装置は、ゲー
ト電極と、ゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物
半導体膜に電気的に接続されるソース電極と、酸化物半導体膜に電気的に接続されるドレ
イン電極と、酸化物半導体膜、ソース電極、及びドレイン電極上の第２の絶縁膜と、第２
の絶縁膜上の第１の金属酸化膜と、第１の金属酸化膜上の第２の金属酸化膜と、を有し、
第１の金属酸化膜は、酸化物半導体膜と同一の金属元素を少なくとも一つ有し、第２の金
属酸化膜は、第１の金属酸化膜と、混合する領域を有する。
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装
置は、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸
化物半導体膜と、酸化物半導体膜に電気的に接続されるソース電極と、酸化物半導体膜に
電気的に接続されるドレイン電極と、酸化物半導体膜、ソース電極、及びドレイン電極上
の第２の絶縁膜と、第２の絶縁膜上の第１の金属酸化膜と、第１の金属酸化膜上の第２の
金属酸化膜と、第２の金属酸化膜上の第２のゲート電極と、を有し、第１の金属酸化膜は
、酸化物半導体膜と同一の金属元素を少なくとも一つ有し、第２の金属酸化膜は、第１の
金属酸化膜と、混合する領域を有する。
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装
置は、ゲート電極と、ゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜
と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第１の金属酸化膜と、第１の
金属酸化膜上の第２の金属酸化膜と、第２の金属酸化膜上に設けられ、酸化物半導体膜に
電気的に接続されるソース電極と、第２の金属酸化膜上に設けられ、酸化物半導体膜に電
気的に接続されるドレイン電極と、を有し、第１の金属酸化膜は、酸化物半導体膜と同一
の金属元素を少なくとも一つ有し、第２の金属酸化膜は、第１の金属酸化膜と、混合する
領域を有する。
上記態様において、酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、
Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有すると好ましい。また、上記
態様において、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ま
しい。
また、上記態様において、第２の絶縁膜は、昇温脱離ガス分析法によって、８．０×１
０１４個／ｃｍ２以上の酸素分子が検出されると好ましい。
また、上記態様において、第１の金属酸化膜は、Ｉｎを有すると好ましい。また、上記
態様において、第２の金属酸化膜は、Ａｌを有すると好ましい。
また、本発明の他の一態様は、上記態様にいずれか一つに記載の半導体装置と表示素子
とを有する表示装置である。また、本発明の他の一態様は、上記表示装置とタッチセンサ
とを有する表示モジュールである。また、本発明の他の一態様は、上記態様のいずれか一
つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたはバ
ッテリとを有する電子機器である。
本発明の一態様により、酸化物半導体を有するトランジスタを用いた半導体装置におい
て、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発
明の一態様により、消費電力が低減された半導体装置を提供することができる。または、
本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一
態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 バンド構造を説明する図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 ガスベーク炉の加熱処理時の熱プロファイルを説明する図。 ガスベーク炉の加熱処理時の熱プロファイルを説明する図。 半導体装置の一態様を示す断面図及び酸化シリコンの結合状態を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 成膜室内を説明する模式図。 ペレットの断面形状及びペレットの上面形状を説明する図。 成膜室内を説明する模式図。 表示装置を説明するブロック図及び回路図。 タッチパネルの一例を示す斜視図。 表示装置の一例を示す断面図。 タッチセンサの一例を示す断面図。 タッチパネルの一例を示す断面図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサの回路図。 表示モジュールを説明する図。 電子機器を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるもの
であり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２
の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記
載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない
場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸
素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素
の含有量が多い膜を指す。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図１乃至図１８を参照して
説明する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり
、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当
し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相
当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００
の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。ま
た、一点鎖線Ｘ１−Ｘ２方向をトランジスタのチャネル長方向、一点鎖線Ｙ１−Ｙ２方向
をトランジスタのチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図に
おいては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示す
る場合がある。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基
板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁
膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソー
ス電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるド
レイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００は、
酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上の絶縁膜１１４、１１６と、絶
縁膜１１６上の金属酸化膜１３２と、金属酸化膜１３２上の金属酸化膜１３４と、を有す
る。また、金属酸化膜１３２は、酸化物半導体膜１０８と同一の金属元素を少なくとも一
つ有する。また、金属酸化膜１３４は、金属酸化膜１３２と混合する領域を有する。
なお、絶縁膜１０６及び絶縁膜１０７を第１の絶縁膜と呼称する場合があり、該第１の
絶縁膜は、トランジスタのゲート絶縁膜としての機能を有する。また、絶縁膜１１４、１
１６を第２の絶縁膜と呼称する場合があり、該第２の絶縁膜は、酸化物半導体膜１０８中
に酸素を供給する機能を有する。
トランジスタ１００が有する酸化物半導体膜１０８に水素、水分等の不純物が混入する
と、酸化物半導体膜１０８中に形成されうる酸素欠損と結合し、キャリアである電子が生
じる。上述の不純物起因のキャリアが生じると、トランジスタ１００がノーマリーオン特
性になりやすい。したがって、酸化物半導体膜１０８中の水素、水分等の不純物を減らす
こと、及び酸化物半導体膜１０８中の酸素欠損を減らすことが安定したトランジスタ特性
を得る上でも重要となる。
そこで、本発明の一態様のトランジスタの構成においては、酸化物半導体膜１０８上の
絶縁膜、ここでは、酸化物半導体膜１０８上の絶縁膜１１４、１１６に過剰な酸素を導入
し、絶縁膜１１４、１１６から酸化物半導体膜１０８中に酸素を移動させることで、酸化
物半導体膜１０８中の酸素欠損を補填する。
だだし、絶縁膜１１４、１１６に導入した酸素は、トランジスタ１００の作製工程中の
熱処理によって、外部に拡散してしまい酸化物半導体膜１０８中に好適に移動できない場
合がある。しかしながら、本発明の一態様の半導体装置においては、トランジスタ１００
の上方、具体的には、絶縁膜１１６上に金属酸化膜１３２、１３４を有する構成である。
金属酸化膜１３２、１３４を有する構成とすることで、絶縁膜１１４、１１６から外部へ
拡散される酸素を抑制することができる。また、金属酸化膜１３２、１３４を有する構成
とすることで、外部から入り込みうる不純物（例えば、水素、水など）を抑制することが
できる。
なお、絶縁膜１１４、１１６は、過剰な酸素が導入されることで、化学量論的組成より
も過剰に酸素を含有する領域（酸素過剰領域）を有する。別言すると、絶縁膜１１４、１
１６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素
過剰領域を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を導入して、酸素
過剰領域を形成する。
酸素の導入方法としては、加速エネルギーを減圧下で酸素ガスに加える方法、具体的に
は、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ
処理法等を用いることができる。また、酸素の導入時、基板を加熱して処理すると、導入
される酸素の量を多くすることができるため好適である。酸素導入時の基板温度としては
、例えば室温より高く３５０℃より低い温度が好ましい。また、上記プラズマ処理法とし
ては、酸素ガスを高周波電力によってプラズマ化させる装置（プラズマエッチング装置ま
たはプラズマアッシング装置ともいう）を用いると好適である。
また、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅ
ｃｔｒｏｓｃｏｐｙ））を用いて絶縁膜を測定することで、酸素の放出量を測定すること
ができる。例えば、絶縁膜１１４、１１６を昇温脱離ガス分析法において測定した場合、
酸素分子の放出量が８．０×１０１４個／ｃｍ２以上、好ましくは１．０×１０１５個／
ｃｍ２以上、さらに好ましくは１．５×１０１５個／ｃｍ２以上である。なお、昇温脱離
ガス分析法における膜の表面温度は、１００℃以上７００℃以下、好ましくは１００℃以
上５００℃以下である。
また、本発明の一態様においては、絶縁膜１１４、１１６に酸素過剰領域を形成するた
め、絶縁膜１１６上に金属酸化膜１３２を形成し、金属酸化膜１３２を通過させて、絶縁
膜１１４、１１６に酸素を導入する。よって、金属酸化膜１３２は、酸素を通過させる機
能を有すると好ましい。金属酸化膜１３２を通過させて、絶縁膜１１４、１１６に酸素を
導入することで、絶縁膜１１４、１１６中に好適に酸素を導入することが可能となる。さ
らに、金属酸化膜１３２は、酸素導入時以外は、酸素の放出を抑制できる機能を有する。
例えば、金属酸化膜１３２としては、酸化物半導体膜１０８と同一の金属元素を少なくと
も有する構成とすることができる。
金属酸化膜１３２としては、インジウムを含む材料により形成すると、絶縁膜１１４、
１１６中に好適に酸素を導入することができる。金属酸化膜１３２に用いることのできる
インジウムを含む材料としては、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：Ｉ
ＴＯ）、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（ＩＴＳＯ）などが
挙げられる。なお、上述のインジウムを含む材料としては、透光性を有する導電性材料で
ある。また、上述した中でも、金属酸化膜１３２として、特にＩＴＳＯを用いると、凹凸
等を有する絶縁膜上にも被覆性がよく形成できるため好適である。
また、本発明の一態様においては、金属酸化膜１３２上に金属酸化膜１３４を有する。
金属酸化膜１３４を有することで、絶縁膜１１４、１１６中の酸素が外部に拡散するのを
、さらに抑制することができる。
金属酸化膜１３４としては、アルミニウムを含む材料により形成すると、絶縁膜１１４
、１１６からの外部への酸素の拡散、及び／または外部からの不純物（水素、水等）の入
り込みを抑制することができる。金属酸化膜１３４に用いることのできるアルミニウムを
含む材料としては、例えば、酸化アルミニウム等が挙げられる。
また、金属酸化膜１３２と金属酸化膜１３４とは、混合する領域を有する。ここで、金
属酸化膜１３２と金属酸化膜１３４との混合する領域について、図２を用いて説明を行う
。
図２は、酸化物半導体膜１０８、絶縁膜１１４、１１６、金属酸化膜１３２、及び金属
酸化膜１３４の積層構造の断面図である。
金属酸化膜１３２と、金属酸化膜１３４との界面近傍には、混合領域１３６が形成され
る。混合領域１３６の厚さとしては、１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上３
ｎｍ以下である。例えば、金属酸化膜１３２が導電性の材料により形成され、金属酸化膜
１３４が絶縁性の材料により形成される場合、混合領域１３６を形成することによって、
金属酸化膜１３２の導電性を低下させることができる。また、金属酸化膜１３２の全域に
混合領域１３６を形成することによって、金属酸化膜１３２を電気的に絶縁された状態と
することが可能となる。
混合領域１３６の形成方法としては、例えば、金属酸化膜１３４を形成する際に、スパ
ッタリング法を用い、スパッタされた原子が金属酸化膜１３２中に入り込むことで形成す
ることができる。または、金属酸化膜１３２上に金属酸化膜１３４を形成したのち、加熱
処理（例えば、１００℃以上３５０℃以下）することによって、金属酸化膜１３２と、金
属酸化膜１３４との界面近傍において熱拡散により混合領域１３６が形成される場合があ
る。
以上のように、酸化物半導体膜１０８上に絶縁膜１１４、１１６を設けることによって
、絶縁膜１１４、１１６中の酸素を酸化物半導体膜１０８へ移動させ、酸化物半導体膜１
０８中に形成される酸素欠損を補填することが可能となる。また、絶縁膜１１６上に金属
酸化膜１３２、１３４を設けることによって、絶縁膜１１４、１１６中の酸素が外部に拡
散されるのを抑制することができる。また、絶縁膜１１６上に金属酸化膜１３２、１３４
を設けることによって、外部から入り込みうる不純物を抑制することができる。したがっ
て、酸化物半導体膜１０８中の酸素欠損が補填され、且つ不純物の入り込みが抑制された
信頼性の高い新規な半導体装置を提供することができる。
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなど
を材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半
導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設
けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板
を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２
２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２
８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いること
で、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐
熱性の劣る基板や可撓性の基板にも転載できる。
＜導電膜＞
ゲート電極として機能する導電膜１０４、及びソース電極として機能する導電膜１１２
ａ、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃ
ｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニ
ッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した
金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ
形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造とし
てもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜
上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上に
タングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積
層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、
Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。
＜ゲート絶縁膜＞
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プ
ラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコ
ン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜
、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化
タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム
膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜１０６、１０７
の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜
を用いてもよい。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接す
る絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸
素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１
０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域
を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜
後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁膜１０７の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７
として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電
率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トラン
ジスタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜
化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶
縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
＜酸化物半導体膜＞
酸化物半導体膜１０８は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）とを有する。代表的には、酸化物半導体膜１０８は
、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。
とくに、酸化物半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍ
を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比と
して、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ
＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好まし
い。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、誤差として上記のス
パッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を
含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２
：４．１を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉｎ：Ｇａ：Ｚ
ｎ＝４：２：３近傍となる場合がある。
なお、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、Ｚｎ及びＯを除い
てのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５
ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａ
ｔｏｍｉｃ％未満とする。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。
また、酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ
以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜１０８としては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、酸化物半導体膜１０８は、キャリア密度が１×１０−９個／ｃｍ３以上８×１０
１１個／ｃｍ３未満、好ましくは１×１０−９個／ｃｍ３以上１×１０１１個／ｃｍ３未
満、さらに好ましくは１×１０−９個／ｃｍ３以上１×１０１０個／ｃｍ３未満とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１０８のキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
なお、酸化物半導体膜１０８として、不純物濃度が低く、欠陥準位密度の低い酸化物半
導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することがで
き好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）こ
とを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性
である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることが
できる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい
値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。ま
た、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低い
ため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍで
チャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイ
ン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの
測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、または
アルカリ土類金属等がある。
酸化物半導体膜１０８に含まれる水素は、金属原子と結合する酸素と反応して水になる
と共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸
素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の
一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。
従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性
となりやすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていること
が好ましい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により得られる水素濃度を、２
×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、
より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３
以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａ
ｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含まれる
と、酸化物半導体膜１０８において酸素欠損が増加し、ｎ型化してしまう。このため、酸
化物半導体膜１０８におけるシリコンや炭素の濃度と、酸化物半導体膜１０８との界面近
傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏ
ｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られるアルカリ金属また
はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜１０８のアルカリ金属またはアルカリ土類金
属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８に窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得
られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８は、例えば非単結晶構造でもよい。非単結晶構造は、例え
ば、後述するＣＡＡＣ−ＯＳ、多結晶構造、ｎｃ−ＯＳ、ａ−ｌｉｋｅ ＯＳ、または非
晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡ
Ｃ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１０８は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は
、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物
膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよ
い。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡ
ＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合
がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上を有する積層構造を
有する場合がある。
＜保護絶縁膜＞
絶縁膜１１４、１１６は、保護絶縁膜としての機能を有する。絶縁膜１１４、１１６は
、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる絶縁膜である。な
お、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化物半導体膜１０８
へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に
含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素
の透過量が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が
入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁
膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から
脱離する酸素を、絶縁膜１１４を通過させて酸化物半導体膜１０８に移動させることがで
きる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形
成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価
電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー
（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の
放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミ
ニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法におい
て、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア
の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アン
モニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５
０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０を超えて２以下、好ましくは１以上２以下）、代表的には
ＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜
１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び
酸化物半導体膜１０８の界面近傍に拡散すると、当該準位が絶縁膜１１４側において電子
をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物
半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフ
トさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応
するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及
び酸化物半導体膜１０８の界面近傍において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧
のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することが
できる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の
加熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトル
においてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上
２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシ
グナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに
第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約
５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２
．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６４以上１．９６６以下
である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であ
り、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未
満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以
下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては
、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１
のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６
４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物
絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳ分析で測定される窒素濃度が６×１０２０ａｔｏ
ｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及
び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻
密であり、且つ硬度の高い膜を形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、
加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算して、酸素の放出量が８．０×１０１
４ａｔｏｍｓ／ｃｍ２以上、好ましくは１．０×１０１５ａｔｏｍｓ／ｃｍ２以上である
酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７
００℃以下、好ましくは１００℃以上５００℃以下である。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導
体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４または絶縁膜１１６のいずれか一方の単層構造と
してもよい。
＜金属酸化膜＞
金属酸化膜１３２は、酸素を透過させる機能を有する。金属酸化膜１３２を設けること
で、絶縁膜１１４、１１６中に好適に酸素を導入することができる。さらに、金属酸化膜
１３２は、酸素導入時以外は、酸素の放出を抑制する機能を有する。
金属酸化膜１３２は、酸化物半導体膜１０８と同一の金属元素を少なくとも一つ有する
。例えば、酸化物半導体膜１０８がＩｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、
Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有する場合、金属酸化膜１３２は、Ｉ
ｎ、Ｚｎ、またはＭを含む。金属酸化膜１３２としては、とくにＩｎを含む導電膜、また
はＩｎを含む半導体膜を用いると好適である。
金属酸化膜１３４は、酸素の放出を抑制する機能と、酸素、水素、水、アルカリ金属、
アルカリ土類金属等の不純物をブロッキングできる機能と、を有する。金属酸化膜１３４
を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１
１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の
入り込みと、を抑制することができる。
金属酸化膜１３４としては、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム
（Ｙ）、またはハフニウム（Ｈｆ）を有すると好ましい。金属酸化膜１３４に用いること
のできる材料としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化ア
ルミニウム、酸化ガリウム、酸化窒化ガリウム、窒化酸化ガリウム、酸化イットリウム、
酸化窒化イットリウム、窒化酸化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、
窒化酸化ハフニウム等が挙げられる。特に金属酸化膜１３４として、酸化アルミニウムを
用いると酸化物半導体膜１０８、及び絶縁膜１１４、１１６からの酸素の外部への拡散と
、外部から酸化物半導体膜１０８への水素、水等の入り込みと、を抑制できるため好適で
ある。
金属酸化膜１３４としては、スパッタリング法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成すると好適である。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜の形
成方法としては、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレ
ーザ堆積（ＰＬＤ）法などが挙げられる。また、上記記載の、導電膜、絶縁膜、酸化物半
導体膜などの様々な膜の形成方法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ法と
してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。また、上記記載の、導
電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜の形成方法としては、塗布法
や印刷法でもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい
。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以
上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の
原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、
第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスは
キャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入しても
よい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した
後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層
を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層さ
れて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入
順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、
微細なＦＥＴを作製する場合に適している。
ＡＬＤ法、またはＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、
酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ
−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメ
チル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。
また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の
化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチ
ルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもで
き、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもで
きる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハ
フニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テト
ラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ
６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳ
ｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスとを用いてＩｎ−Ｏ層を形成し
、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚ
ｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番
はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層
、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ
等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ
３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスに代えて、Ｉｎ（Ｃ２Ｈ５）
３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガス
を用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜半導体装置の構成例２＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図
３（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する
場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５０の上面図であり
、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当
し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相
当する。
トランジスタ１５０は、基板１０２上のゲート電極として機能する導電膜１０４と、基
板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁
膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１４と、絶縁
膜１１４上の絶縁膜１１６と、絶縁膜１１６上の金属酸化膜１３２と、金属酸化膜１３２
上の金属酸化膜１３４と、絶縁膜１１４、１１６及び金属酸化膜１３２、１３４に設けら
れる開口部１４１ａを介して酸化物半導体膜１０８に電気的に接続されるソース電極とし
て機能する導電膜１１２ａと、絶縁膜１１４、１１６及び金属酸化膜１３２、１３４に設
けられる開口部１４１ｂを介して酸化物半導体膜１０８に電気的に接続されるドレイン電
極として機能する導電膜１１２ｂと、を有する。また、金属酸化膜１３２は、酸化物半導
体膜１０８と同一の金属元素を少なくとも一つ有する。また、金属酸化膜１３４は、金属
酸化膜１３２と混合する領域を有する。
先に示すトランジスタ１００においては、チャネルエッチ型の構造であったのに対し、
図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、チャネル保護型の構造である。こ
のように、本発明の一態様の半導体装置は、チャネルエッチ型及びチャネル保護型の双方
のトランジスタ構造に適用することができる。
トランジスタ１５０としては、先に示すトランジスタ１００と同様に、酸化物半導体膜
１０８上に、絶縁膜１１４、１１６が設けられる構成のため、絶縁膜１１４、１１６に含
まれる酸素によって、酸化物半導体膜１０８中の酸素欠損を補填することができる。また
、絶縁膜１１６上に金属酸化膜１３２、１３４を設けることによって、外部から酸化物半
導体膜１０８に入り込みうる不純物を抑制することができる。その他の構成は、先に示す
トランジスタ１００と同様であり、同様の効果を奏する。
＜半導体装置の構成例３＞
次に、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と異なる構成例について、図
４（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する
場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１６０の上面図であり
、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当
し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相
当する。
トランジスタ１６０は、基板１０２上のゲート電極として機能する導電膜１０４と、基
板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁
膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１４と、絶縁
膜１１４上の絶縁膜１１６と、絶縁膜１１６上の金属酸化膜１３２と、金属酸化膜１３２
上の金属酸化膜１３４と、酸化物半導体膜１０８に電気的に接続されるソース電極として
機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極と
して機能する導電膜１１２ｂと、を有する。また、金属酸化膜１３２は、酸化物半導体膜
１０８と同一の金属元素を少なくとも一つ有する。また、金属酸化膜１３４は、金属酸化
膜１３２と混合する領域を有する。
なお、トランジスタ１６０は、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と絶
縁膜１１４、１１６、及び金属酸化膜１３２、１３４の形状が相違する。具体的には、ト
ランジスタ１６０の絶縁膜１１４、１１６、及び金属酸化膜１３２、１３４は、酸化物半
導体膜１０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ１５
０と同様であり、同様の効果を奏する。
トランジスタ１６０としては、先に示すトランジスタ１００と同様に、酸化物半導体膜
１０８上に、絶縁膜１１４、１１６が設けられる構成のため、絶縁膜１１４、１１６に含
まれる酸素によって、酸化物半導体膜１０８中の酸素欠損を補填することができる。また
、絶縁膜１１６上に金属酸化膜１３２、１３４を設けることによって、外部から酸化物半
導体膜１０８に入り込みうる不純物を抑制することができる。
＜半導体装置の構成例４＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図
５（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する
場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１７０の上面図であり
、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当
し、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相
当する。
トランジスタ１７０は、基板１０２上の第１のゲート電極として機能する導電膜１０４
と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と
、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続され
るソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続さ
れるドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８、及び導電膜
１１２ａ、１１２ｂ上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１
６上の金属酸化膜１３２と、金属酸化膜１３２上の金属酸化膜１３４と、金属酸化膜１３
４上の導電膜１２０ａ、１２０ｂと、を有する。
トランジスタ１７０としては、先に示すトランジスタ１００と同様に、酸化物半導体膜
１０８上に、絶縁膜１１４、１１６が設けられる構成のため、絶縁膜１１４、１１６に含
まれる酸素によって、酸化物半導体膜１０８中の酸素欠損を補填することができる。また
、絶縁膜１１６上に金属酸化膜１３２、１３４を設けることによって、外部から酸化物半
導体膜１０８に入り込みうる不純物を抑制することができる。
また、トランジスタ１７０において、絶縁膜１１４、１１６、及び金属酸化膜１３２、
１３４は、トランジスタ１７０の第２のゲート絶縁膜としての機能を有する。また、トラ
ンジスタ１７０において、導電膜１２０ａは、例えば、表示装置に用いる画素電極として
の機能を有する。また、導電膜１２０ａは、絶縁膜１１４、１１６、及び金属酸化膜１３
２、１３４に設けられる開口部１４２ｃを介して、導電膜１１２ｂと接続される。また、
トランジスタ１７０において、導電膜１２０ｂは、第２のゲート電極（バックゲート電極
ともいう）として機能する。
また、図５（Ｃ）に示すように導電膜１２０ｂは、絶縁膜１０６、１０７、１１４、１
１６、及び金属酸化膜１３２、１３４に設けられる開口部１４２ａ、１４２ｂにおいて、
第１のゲート電極として機能する導電膜１０４に接続される。よって、導電膜１２０ｂと
導電膜１０４とは、同じ電位が与えられる。
なお、本実施の形態においては、開口部１４２ａ、１４２ｂを設け、導電膜１２０ｂと
導電膜１０４を接続する構成について例示したが、これに限定されない。例えば、開口部
１４２ａまたは開口部１４２ｂのいずれか一方の開口部のみを形成し、導電膜１２０ｂと
導電膜１０４を接続する構成、または開口部１４２ａ及び開口部１４２ｂを設けずに、導
電膜１２０ｂと導電膜１０４を接続しない構成としてもよい。なお、導電膜１２０ｂと導
電膜１０４を接続しない構成の場合、導電膜１２０ｂと導電膜１０４には、それぞれ異な
る電位を与えることができる。
また、図５（Ｂ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機
能する導電膜１０４と、第２のゲート電極として機能する導電膜１２０ｂのそれぞれと対
向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲ
ート電極として機能する導電膜１２０ｂのチャネル長方向の長さ及びチャネル幅方向の長
さは、酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそ
れぞれ長く、酸化物半導体膜１０８の全体は、絶縁膜１１４、１１６、及び金属酸化膜１
３２、１３４を介して導電膜１２０ｂに覆われている。また、第２のゲート電極として機
能する導電膜１２０ｂと第１のゲート電極として機能する導電膜１０４とは、絶縁膜１０
６、１０７、１１４、１１６、及び金属酸化膜１３２、１３４に設けられる開口部１４２
ａ、１４２ｂにおいて接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面は
、絶縁膜１１４、１１６、及び金属酸化膜１３２、１３４を介して第２のゲート電極とし
て機能する導電膜１２０ｂと対向している。
別言すると、トランジスタ１７０のチャネル幅方向において、第１のゲート電極として
機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂは、ゲート絶
縁膜として機能する絶縁膜１０６、１０７、並びに第２のゲート絶縁膜として機能する絶
縁膜１１４、１１６、及び金属酸化膜１３２、１３４に設けられる開口部において接続す
ると共に、ゲート絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜と
して機能する絶縁膜１１４、１１６、及び金属酸化膜１３２、１３４を介して酸化物半導
体膜１０８を囲む構成である。
このような構成を有することで、トランジスタ１７０に含まれる酸化物半導体膜１０８
を、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する
導電膜１２０ｂの電界によって電気的に囲むことができる。トランジスタ１７０のように
、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸
化物半導体膜を電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈ
ａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１７０は、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極とし
て機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導
体膜１０８に印加することができるため、トランジスタ１７０の電流駆動能力が向上し、
高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能である
ため、トランジスタ１７０を微細化することが可能となる。また、トランジスタ１７０は
、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導
電膜１２０ｂによって囲まれた構造を有するため、トランジスタ１７０の機械的強度を高
めることができる。
＜半導体装置の構成例５＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図
６（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。なお、先に説明した機能と同様の機能を
有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図６（Ａ）（Ｂ）（Ｃ）（Ｄ）は、図１（Ｂ）（Ｃ）に示すトランジスタ１００の変形
例の断面図である。
図６（Ａ）（Ｂ）に示すトランジスタ１００Ａは、図１（Ｂ）（Ｃ）に示すトランジス
タ１００が有する酸化物半導体膜１０８を３層の積層構造としている。より具体的には、
トランジスタ１００Ａが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ａと、酸
化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃと、を有する。
図６（Ｃ）（Ｄ）に示すトランジスタ１００Ｂは、図１（Ｂ）（Ｃ）に示すトランジス
タ１００が有する酸化物半導体膜１０８を２層の積層構造としている。より具体的には、
トランジスタ１００Ｂが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ｂと、酸
化物半導体膜１０８ｃと、を有する。
ここで、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び酸化物半導体膜１０８ｂ
、１０８ｃに接する絶縁膜のバンド構造について、図７を用いて説明する。
図７（Ａ）は、絶縁膜１０７、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶
縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図７（Ｂ）は
、絶縁膜１０７、酸化物半導体膜１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構
造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶
縁膜１０７、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４の伝導帯
下端のエネルギー準位（Ｅｃ）を示す。
また、図７（Ａ）は、絶縁膜１０７、１１４として酸化シリコン膜を用い、酸化物半導
体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物タ
ーゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｂとして金属
元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成さ
れる酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属元素の原子数比をＩｎ：
Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用
いる構成のバンド図である。
また、図７（Ｂ）は、絶縁膜１０７、１１４として酸化シリコン膜を用い、酸化物半導
体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物タ
ーゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属
元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成さ
れる金属酸化膜を用いる構成のバンド図である。
図７（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃにおい
て、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化また
は連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物
半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、または酸化物半導体膜１０８ｂと
酸化物半導体膜１０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位
、を形成するような不純物が存在しないとする。
酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃに連続接合を形成するためには、ロード
ロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜
を大気に触れさせることなく連続して積層することが必要となる。
図７（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜１０８ｂがウェル（井戸）と
なり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０
８ｂに形成されることがわかる。
なお、酸化物半導体膜１０８ａ、１０８ｃを設けることにより、酸化物半導体膜１０８
ｂに形成されうるトラップ準位を遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８ｂの伝導帯下
端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に電子が
蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電
荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、
トラップ準位が酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空
準位に近くなるような構成すると好ましい。このようにすることで、トラップ準位に電子
が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電
界効果移動度を高めることができる。
また、図７（Ａ）（Ｂ）において、酸化物半導体膜１０８ａ、１０８ｃは、酸化物半導
体膜１０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物
半導体膜１０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜１０８ａ、１０８ｃ
の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、か
つ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８ａ、１０８ｃ
の電子親和力と、酸化物半導体膜１０８ｂの電子親和力との差が、０．１５ｅＶ以上、ま
たは０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８ｂが電流の主な経路となり、チ
ャネル領域として機能する。また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域
が形成される酸化物半導体膜１０８ｂを構成する金属元素の一種以上から構成される酸化
物半導体膜であるため、酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、ま
たは酸化物半導体膜１０８ｂと酸化物半導体膜１０８ｃとの界面において、界面散乱が起
こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジス
タの電界効果移動度が高くなる。
また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域の一部として機能すること
を防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜
１０８ａ、１０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）
が酸化物半導体膜１０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜
１０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いる
ものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑
制するためには、酸化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位が、
酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位よりも０．２ｅＶより真空準位に
近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体膜１０８ａ、１０８ｃは、膜中にスピネル型の結晶構造が含まれな
いことが好ましい。酸化物半導体膜１０８ａ、１０８ｃの膜中にスピネル型の結晶構造を
含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１１２ａ、１１
２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散してしまう場合がある。なお、酸化物半
導体膜１０８ａ、１０８ｃが後述するＣＡＡＣ−ＯＳである場合、導電膜１１２ａ、１１
２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜１０８ａ、１０８ｃの膜厚は、導電膜１１２ａ、１１２ｂの構成元素が
酸化物半導体膜１０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁
膜１１４から酸化物半導体膜１０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば
、酸化物半導体膜１０８ａ、１０８ｃの膜厚が１０ｎｍ以上であると、導電膜１１２ａ、
１１２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散するのを抑制することができる。ま
た、酸化物半導体膜１０８ａ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜１１４
、１１６から酸化物半導体膜１０８ｂへ効果的に酸素を供給することができる。
酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＭとしてＴｉ
、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆをＩｎより高い原子数比で有すること
で、酸化物半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小
さくしうる。よって、酸化物半導体膜１０８ｂとの電子親和力の差を元素Ｍの組成によっ
て制御することが可能となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎ
ｄまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高
い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎお
よびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％
未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％
未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体膜１０８ａ、１０８ｃ
として、酸化ガリウム膜を用いてもよい。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合
、酸化物半導体膜１０８ｂと比較して、酸化物半導体膜１０８ａ、１０８ｃに含まれるＭ
の原子数比が大きく、代表的には、酸化物半導体膜１０８ｂに含まれる上記原子と比較し
て、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である
。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合
、酸化物半導体膜１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半
導体膜１０８ａ、１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、
ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．
５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さら
に好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき
、酸化物半導体膜１０８ｂにおいて、ｙ１がｘ１以上であると、酸化物半導体膜１０８ｂ
を用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ
１の３倍以上になると、酸化物半導体膜１０８ｂを用いるトランジスタの電界効果移動度
が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物半導体膜１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ｂを成
膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：
ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって
、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお
、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１０８ｂとして後述のＣＡＡ
Ｃ−ＯＳが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１
：２等がある。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導
体膜１０８ａ、１０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数
比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ
２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、イ
ンジウムに対するＭの原子数比率を大きくすることで、酸化物半導体膜１０８ａ、１０８
ｃのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２
／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比
の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：
Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉ
ｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５
等がある。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金
属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有
しない酸化物半導体膜１０８ａ、１０８ｃを形成することができる。また、酸化物半導体
膜１０８ａ、１０８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該
Ｉｎ−Ｇａ酸化物としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７
：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導体
膜１０８ａ、１０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ
：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０
．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃの原子数比はそれぞれ、誤差とし
て上記の原子数比のプラスマイナス４０％の変動を含む。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。
＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置であるトランジスタ１００の作製方法について、図
８乃至図１０を用いて説明する。なお、図８乃至図１０は、半導体装置の作製方法を説明
する断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、ゲート電極として機能する導電膜１０４を形成する（図８（Ａ）参照
）。
本実施の形態では、基板１０２としてガラス基板を用い、ゲート電極として機能する導
電膜１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。
次に、導電膜１０４上にゲート絶縁膜として機能する絶縁膜１０６、１０７を形成する
（図８（Ｂ）参照）。
本実施の形態では、ＰＥＣＶＤ法により、絶縁膜１０６として厚さ４００ｎｍの窒化シ
リコン膜を形成し、絶縁膜１０７として厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
なお、絶縁膜１０６は、窒化シリコン膜の積層構造とする。具体的には、絶縁膜１０６
を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層
積層構造とすることができる。該３層積層構造の一例としては、以下のように形成するこ
とができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶ
Ｄ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高
周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すれば
よい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃とすることができる。
絶縁膜１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜１０
４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅（Ｃｕ）元素の拡散を抑制することが
できる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能
する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリ
コン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散
を抑制することができる。
絶縁膜１０７としては、後に形成される酸化物半導体膜１０８との界面特性を向上させ
るため、酸素を含む絶縁膜で形成されると好ましい。
次に、絶縁膜１０７上に酸化物半導体膜１０８を形成する（図８（Ｃ）参照）。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：
１：１．２（原子数比））を用いて、スパッタリング法により酸化物半導体膜を成膜し、
該酸化物半導体膜上にリソグラフィ工程によりマスクを形成し、該酸化物半導体膜を所望
の領域に加工することで島状の酸化物半導体膜１０８を形成する。
酸化物半導体膜１０８の形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃
以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよ
い。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜
１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的と
した加熱処理は、酸化物半導体膜１０８を島状に加工する前に行ってもよい。
酸化物半導体膜１０８への加熱処理は、ガスベーク炉、電気炉、ＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱
時間を短縮することが可能となる。
なお、酸化物半導体膜１０８への加熱処理は、窒素ガス、酸素ガス、超乾燥空気（Ｃｌ
ｅａｎ Ｄｒｙ Ａｉｒ：ＣＤＡともいう。ＣＤＡとは、水の含有量が２０ｐｐｍ以下、
好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気である。）、または希ガス（
アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素ガス、酸素ガス、ＣＤ
Ａ、または希ガスに水素、水等が含まれないことが好ましい。
例えば、上記窒素ガス、酸素ガス、またはＣＤＡの純度を高めると好ましい。具体的に
は、窒素ガス、酸素ガス、またはＣＤＡの純度を、６Ｎ（９９．９９９９％）または７Ｎ
（９９．９９９９９％）とすればよい。また、窒素ガス、酸素ガス、またはＣＤＡの露点
が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化
物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、酸化物半導体膜１０８を窒素または希ガス雰囲気で加熱処理した後、酸素または
ＣＤＡ雰囲気で加熱してもよい。この結果、酸化物半導体膜１０８中に含まれる水素、水
等を脱離させると共に、酸化物半導体膜１０８中に酸素を供給することができる。この結
果、酸化物半導体膜１０８中に含まれる酸素欠損量を低減することができる。
ここで、酸化物半導体膜１０８への加熱処理を行う際のガスベーク炉の熱プロファイル
について、図１６及び図１７を用いて説明を行う。図１６（Ａ）（Ｂ）及び図１７（Ａ）
（Ｂ）は、ガスベーク炉の加熱処理時の熱プロファイルを説明する図である。
なお、図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）は、所望の温度（ここでは、４５０
℃、以下では、第１の温度とする）にまで昇温させて、所望の温度（ここでは、室温以上
１５０℃以下、以下では第２の温度とする）にまで降温させる熱プロファイルである。
図１６（Ａ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２つのガス
種を用い、２つのステップに分けて処理することができる。例えば、１つ目のステップで
、ガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時
間とし、第１の温度で１時間処理した後に、第２の温度にまで１時間かけて降温させる。
２つ目のステップで、窒素ガスから窒素と酸素との混合ガスに切り替える。その後、第１
の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、第２の温
度にまで１時間かけて降温させる。
または、図１６（Ｂ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２
つのガス種を用い、１つのステップで処理することができる。例えば、最初にガスベーク
炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１
の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り
替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。
なお、図１６（Ｂ）に示すようなガスベーク炉の加熱処理時の熱プロファイルとするこ
とで、図１６（Ａ）に示すガスベーク炉の加熱処理時の熱プロファイルよりも処理時間を
短縮することができる。したがって、生産性が高められた半導体装置を提供することがで
きる。
または、図１７（Ａ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２
つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップ
で、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時
間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り
替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間
かけて降温させる。２つ目のステップで、ＣＤＡから窒素ガスに切り替える。その後、第
１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種
を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後
に、第２の温度にまで１時間かけて降温させる。
または、図１７（Ｂ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２
つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップ
で、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時
間を１時間とし、第１の温度で２時間処理した後に、第２の温度にまで１時間かけて降温
させる。２つ目のステップで、第１の温度にまで昇温させる時間を１時間とし、第１の温
度で２時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替え
てから、さらに２時間処理した後に、第２の温度にまで１時間かけて降温させる。
なお、酸化物半導体膜１０８への加熱処理のガスベーク炉の熱プロファイルとしては、
図１６（Ａ）（Ｂ）、及び図１７（Ａ）（Ｂ）のように、最初に窒素ガスにより加熱する
ことが好ましい。
最初に、窒素ガスにより酸化物半導体膜１０８を加熱することで、酸化物半導体膜１０
８中の主成分の一つである酸素と、酸化物半導体膜１０８中に存在しうる水素とが反応し
、ＯＨ基となる。その後、当該ＯＨ基は、酸化物半導体膜１０８の表面よりＨ２Ｏとして
脱離する。すなわち、最初の窒素ガスにより酸化物半導体膜１０８中の水素を捕獲するこ
とが可能となる。
ただし、窒素ガスのみで酸化物半導体膜１０８を加熱することで、酸化物半導体膜１０
８から酸素がＨ２Ｏとして脱離するため、酸化物半導体膜１０８中に酸素欠損が形成され
る。
そこで、図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）に示すように、窒素ガスと酸素ガ
スとの混合ガス、またはＣＤＡのいずれか一方のガス種に切り替えることで、ガス中に含
まれる酸素が、酸化物半導体膜１０８の酸素欠損を補填することが可能となる。
なお、図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）においては、所望の温度で安定した
のち、１時間または２時間の処理としたが、これに限定されない。例えば図１７（Ｂ）に
示す１つ目のステップの窒素ガスでの処理時間を、１時間以上１０時間以下としてもよい
。図１７（Ｂ）に示す１つ目のステップの処理時間を長くすることで、酸化物半導体膜１
０８中から、より多くの水素を脱離させることが可能となるため、好適である。
また、必要に応じて、窒素ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方
のガス種でのベーク時間を長く、例えば、１時間以上１０時間以下としてもよい。酸素ガ
スが含まれる雰囲気での加熱時間を長くすることで、酸化物半導体膜１０８に形成された
酸素欠損を好適に補填することが可能となる。
また、スパッタリング法で酸化物半導体膜を形成する場合、スパッタリングガスには、
希ガス（代表的にはアルゴン）、酸素、または希ガス及び酸素の混合ガスが適宜用いられ
る。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また
、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用い
る酸素ガスやアルゴンガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高
純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能
な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリング装置
におけるチャンバーを、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除
去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気（５×１
０−７Ｐａから１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポ
ンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または
水素を含む気体が逆流しないようにしておくことが好ましい。
次に、絶縁膜１０７及び酸化物半導体膜１０８上にソース電極及びドレイン電極として
機能する導電膜１１２ａ、１１２ｂを形成する（図９（Ａ）参照）。
本実施の形態では、導電膜１１２ａ、１１２ｂとして、厚さ５０ｎｍのタングステン膜
と、厚さ４００ｎｍのアルミニウム膜との積層膜をスパッタリング法により成膜し、該積
層膜上にリソグラフィ工程によりマスクを形成し、該積層膜を所望の領域に加工すること
で、導電膜１１２ａ、１１２ｂを形成する。なお、本実施の形態においては、導電膜１１
２ａ、１１２ｂの２層の積層構造としたが、これに限定されない。例えば、導電膜１１２
ａ、１１２ｂとして、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム
膜と、厚さ１００ｎｍのチタン膜との３層の積層構造としてもよい。
また、導電膜１１２ａ、１１２ｂを形成後に、酸化物半導体膜１０８の表面（バックチ
ャネル側）を洗浄してもよい。該洗浄方法としては、例えば、リン酸等の薬液を用いた洗
浄が挙げられる。リン酸等の薬液を用いた洗浄を行うことで、酸化物半導体膜１０８の表
面に付着した不純物（例えば、導電膜１１２ａ、１１２ｂに含まれる元素等）を除去する
ことができる。
なお、導電膜１１２ａ、１１２ｂの形成工程、及び／または上記洗浄工程において、酸
化物半導体膜１０８の一部に凹部が形成される場合がある。
以上の工程でトランジスタ１００が形成される。
次に、トランジスタ１００上に、具体的には酸化物半導体膜１０８、及び導電膜１１２
ａ、１１２ｂ上にトランジスタ１００の保護絶縁膜として機能する絶縁膜１１４、１１６
を形成する（図９（Ｂ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６の界面において大気成分由来の不純物濃度を低減することがで
きるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜１０８に移動させ
ることが可能となり、酸化物半導体膜１０８の酸素欠損量を低減することが可能となる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒
素等がある。また、上記の堆積性気体に対する酸化性気体を２０倍より大きく１００倍未
満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましく
は５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１１４が、窒素を含み、且つ
欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理
室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに
好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ
／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５
Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリ
コン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８の保護
膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高
めることができる。
絶縁膜１１４、１１６を形成した後、加熱処理を行ってもよい。該加熱処理により、絶
縁膜１１４、１１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理
により、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜１０８に移動させ
、酸化物半導体膜１０８に含まれる酸素欠損量を低減することができる。
絶縁膜１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
加熱処理は、窒素、酸素、ＣＤＡ、または希ガス（アルゴン、ヘリウム等）の雰囲気下で
行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれな
いことが好ましい該加熱処理には、ガスベーク炉、電気炉、ＲＴＡ装置等を用いることが
できる。
本実施の形態では、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、絶縁膜１１６上に金属酸化膜１３２を形成する（図９（Ｃ）参照）。
金属酸化膜１３２には、インジウムを含む導電膜、またはインジウムを含む半導体膜を
用いることが出来る。本実施の形態においては、金属酸化膜１３２として、スパッタリン
グ装置を用いて、膜厚５ｎｍのＩＴＳＯ膜を形成する。なお、金属酸化膜１３２の厚さは
、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し
、且つ酸素の放出を抑制できるため好ましい。
次に、金属酸化膜１３２を通過させて絶縁膜１１４、１１６に、酸素１４０を導入する
（図１０（Ａ）参照）。
金属酸化膜１３２を通過させて、絶縁膜１１４、１１６に酸素１４０を導入する方法と
しては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、プラズマ
処理法として、マイクロ波を用いて酸素を励起し、高密度なプラズマを発生させてもよい
。
また、酸素１４０を導入する際に、基板側にバイアス電圧を印加することで効果的に酸
素１４０を絶縁膜１１４、１１６に導入することができる。上記バイアス電圧としては、
例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電
力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素１４０を導入する
際の基板温度としては、室温を超えて３５０℃未満、好ましくは、１００℃以上２５０℃
以下とすることで、絶縁膜１１４、１１６に効率よく酸素を導入することができる。
なお、本実施の形態では、アッシング装置を用い、Ｏ２ガスをアッシング装置内に導入
し、基板側にバイアスを印加することで、絶縁膜１１４、１１６中に酸素１４０を導入す
る。
金属酸化膜１３２を設けて酸素を導入することで、金属酸化膜１３２が絶縁膜１１４、
１１６から酸素が放出することを抑制する保護膜として機能する。このため、絶縁膜１１
４、１１６に多くの酸素を導入することができる。
次に、金属酸化膜１３２上に金属酸化膜１３４を形成することで、図１に示すトランジ
スタ１００が形成される（図１０（Ｂ）参照）。
金属酸化膜１３４には、アルミニウムを含む導電膜、またはアルミニウムを含む絶縁膜
などが挙げられる。一例としては、金属酸化膜１３２上に、スパッタリング法を用いて、
導電膜としてアルミニウムを成膜し、その後アルミニウムに対し、酸素プラズマ処理、ま
たは酸素雰囲気下で熱処理を行うことで、金属酸化膜１３２上に金属酸化膜１３４として
、酸化アルミニウム膜を形成することができる。または、金属酸化膜１３２上に、ＡＬＤ
法を用いて、絶縁膜として酸化アルミニウム膜を成膜することで、金属酸化膜１３２上に
金属酸化膜１３４として、酸化アルミニウム膜を形成することができる。
また、金属酸化膜１３２、１３４の形成後に加熱処理を行って、絶縁膜１１４、１１６
に含まれる過剰酸素を酸化物半導体膜１０８中に拡散させ、酸化物半導体膜１０８中の酸
素欠損を補填することができる。あるいは、金属酸化膜１３２または金属酸化膜１３４の
いずれか一方または双方を加熱成膜とすることで、絶縁膜１１４、１１６に含まれる過剰
酸素を酸化物半導体膜１０８中に拡散させ、酸化物半導体膜１０８中の酸素欠損を補填す
ることができる。金属酸化膜１３２、１３４の形成後に行うことができる、加熱処理の温
度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、
好ましくは３２０℃以上３７０℃以下とする。
以上の工程により、図１に示すトランジスタ１００を作製することができる。
＜半導体装置の作製方法２＞
次に、本発明の一態様の半導体装置である図１に示すトランジスタ１００の作製方法の
変形例について、図１１（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、図１１（Ａ）（Ｂ
）（Ｃ）は、半導体装置の作製方法を説明する断面図である。
まず、図９（Ｂ）に示す工程まで行う。その後、絶縁膜１１４、１１６にハロゲン元素
１３９を導入する（図１１（Ａ）参照）。
ハロゲン元素としては、例えば、フッ素、または塩素が挙げられる。また、ハロゲン元
素１３９の導入方法としては、フッ素を含むガス、または塩素を含むガスを用いて、絶縁
膜１１６上から、イオンドーピング法、イオン注入法、プラズマ処理法によりハロゲン元
素１３９を導入すればよい。
また、フッ素を含むガスとしては、例えば、四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ
６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）、四フッ化珪素（ＳｉＦ
４）、パーフルオロシクロブタン（Ｃ４Ｆ８）などが挙げられる。また、塩素を含むガス
としては、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４
）、四塩化炭素（ＣＣｌ４）などが挙げられる。
また、ハロゲン元素１３９を導入する際に、基板側にバイアス電圧を印加することで効
果的にハロゲン元素１３９を絶縁膜１１４、１１６に導入することができる。上記バイア
ス電圧としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加する
バイアス電圧の電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、ハロ
ゲン元素１３９を導入する際の基板温度としては、室温を超えて３５０℃未満、好ましく
は、１００℃以上２５０℃以下とすることで、絶縁膜１１４、１１６に効率よくハロゲン
元素を導入することができる。
なお、本実施の形態では、アッシング装置を用い、ＣＦ４ガスまたはＳＦ６ガスをアッ
シング装置内に導入し、基板側にバイアスを印加することで、絶縁膜１１４、１１６中に
ハロゲン元素１３９を導入する。
なお、絶縁膜１１６上からハロゲン元素１３９を導入することで、絶縁膜１１６の表面
に向かってハロゲン元素の濃度が高くなるように分布させることができる。
＜絶縁膜中のハロゲン元素＞
ここで、絶縁膜１１４、１１６中にハロゲン元素１３９が導入される場合の概念につい
て、図１８を用いて説明を行う。
図１８（Ａ）は、半導体装置の拡大図を説明する断面図である。
図１８（Ａ）に示す絶縁膜１１６は、領域１４５を有する。領域１４５は、ハロゲン元
素の濃度が高い領域である。また、別言すると、酸化物半導体膜１０８近傍には、ハロゲ
ン元素が少ない。例えば、絶縁膜１１６の表面側から、ハロゲン元素を導入することによ
って、絶縁膜１１６の表面に向かって濃度が高くなるように、ハロゲン元素を絶縁膜１１
６中に導入することができる。酸化物半導体膜１０８膜中にハロゲン元素が入り込むと、
酸化物半導体膜１０８がｎ型となる場合があるため、図１８（Ａ）に示すように、酸化物
半導体膜１０８から離れた絶縁膜１１６中にハロゲン元素を導入すると好ましい。一方で
、酸化物半導体膜１０８中にハロゲン元素が混入すると、酸化物半導体膜１０８中の構成
元素とハロゲン元素とが結合し安定となるため、信頼性試験（例えば、プラスゲートＢＴ
試験）の変動量が小さくなる場合がある。例えば、ハロゲン元素としてフッ素を用い、酸
化物半導体膜１０８として、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いる場合、フッ素とＩｎが結
合して安定化する場合がある。
＜フッ素を有する酸化シリコン＞
次に、図１８（Ａ）に示す、絶縁膜１１６として酸化シリコンを用い、当該酸化シリコ
ンにハロゲン元素としてフッ素を導入する場合の概念について、図１８（Ｂ）（Ｃ）（Ｄ
）を用いて以下説明する。
シリコン１原子につき、２個の酸素原子を有する酸化シリコン（ＳｉＯ２）を仮定する
。１個のシリコン原子は４個の酸素原子と結合している。また、１個の酸素原子は２個の
シリコン原子と結合している（図１８（Ｂ）参照）。
酸化シリコン中にフッ素原子が２個入ると、２個のシリコン原子と結合していた１個の
酸素原子の結合が切れる（…Ｓｉ−Ｏ−Ｓｉ… ＋ ２Ｆ → …Ｓｉ− −Ｏ− −Ｓ
ｉ… ＋ ２Ｆ）。そして、フッ素原子と、酸素原子との結合の切れたシリコン原子と、
が結合する（…Ｓｉ− −Ｏ− −Ｓｉ… ＋ ２Ｆ → …Ｓｉ−Ｆ Ｆ−Ｓｉ… ＋
Ｏ）。このとき、結合の切れた酸素原子は過剰酸素となる（図１８（Ｃ）参照）。
酸化シリコンに含まれる過剰酸素によって、酸化物半導体膜の酸素欠損を低減すること
ができる。酸化物半導体膜の酸素欠損は正孔トラップなどとなる。したがって、酸化シリ
コンが過剰酸素を有することで、トランジスタに安定した電気特性を付与することができ
る。
また、酸化シリコン中にフッ素原子および水素原子が１個ずつ入ると、１個のシリコン
原子と結合していた４個の酸素原子のうち、１個の結合が切れる（…Ｓｉ−Ｏ−Ｓｉ…
＋ Ｆ ＋ Ｈ → …Ｓｉ− −Ｏ−Ｓｉ… ＋ Ｆ ＋ Ｈ）。そして、フッ素原
子と、酸素原子との結合の切れたシリコン原子と、が結合する（…Ｓｉ− −Ｏ−Ｓｉ
… ＋ Ｆ ＋ Ｈ → …Ｓｉ−Ｆ −Ｏ−Ｓｉ… ＋ Ｈ）。さらに、シリコン原
子と結合していた酸素原子と、水素原子と、が結合して終端化する（…Ｓｉ−Ｆ −Ｏ
−Ｓｉ… ＋ Ｈ → …Ｓｉ−Ｆ Ｈ−Ｏ−Ｓｉ… 、図１８（Ｄ）参照）。
酸化シリコンが水素トラップを有することで、酸化物半導体膜の水素濃度を低減するこ
とができる。なお、酸化物半導体膜中の水素は不純物となる。例えば、酸化物半導体膜中
の酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがあ
る。したがって、酸化シリコンが水素トラップを有することで、チャネル形成領域におけ
るキャリア密度を低減させることができる。その結果、キャリア密度の低減した分だけト
ランジスタのしきい値電圧をプラス方向に変動させることができる。すなわち、トランジ
スタの電気特性をノーマリーオフに近づけることができる。なお、酸化シリコンにトラッ
プされた水素は、脱離に要するエネルギーが高い。そのため、酸化シリコンにトラップさ
れた水素の脱離は起こりにくい。
このように、酸化シリコンにフッ素が入ることにより、過剰酸素の生成または／および
水素トラップが起こる。なお、酸化物半導体膜中の酸素欠損を低減することに過剰酸素が
消費された場合、酸化シリコンの酸素はフッ素が入る前よりも少なくなる。また、酸化物
半導体膜中の水素をトラップした場合、酸化シリコンの水素はフッ素が入る前よりも多く
なる。
トランジスタに安定した電気特性を付与し、ノーマリーオフの電気特性に近づけるため
には、過剰酸素および水素トラップを十分な量とすればよい。そのためには、例えば、酸
化シリコンのフッ素濃度を水素濃度よりも高くすればよいことがわかる。
ハロゲン元素１３９の導入後、図９（Ｃ）、及び図１０（Ａ）（Ｂ）に示す工程を行う
ことで、絶縁膜１１４、１１６中にハロゲン元素を含ませた半導体装置を作製することが
できる。
絶縁膜１１４、１１６中にハロゲン元素を含ませることによって、絶縁膜１１４、１１
６中の過剰酸素をさらに増加させることが可能となるため、好適である。
なお、図１１（Ａ）においては、絶縁膜１１６上からハロゲン元素１３９を導入する方
法について例示したが、これに限定されず、ハロゲン元素１３９の導入方法としては、図
１１（Ｂ）または図１１（Ｃ）に示す方法としてもよい。
図１１（Ｂ）は、図９（Ｃ）に示す金属酸化膜１３２を形成した後に、ハロゲン元素１
３９を導入する場合の作製工程の断面図である。
図１１（Ｃ）は、図１０（Ｂ）に示す金属酸化膜１３４を形成した後に、ハロゲン元素
１３９を導入する場合の作製工程の断面図である。
図１１（Ｂ）（Ｃ）に示すように、絶縁膜１１６を形成したあとの工程であれば、金属
酸化膜１３２、１３４を通過させて、絶縁膜１１４、１１６にハロゲン元素１３９を導入
させてもよい。なお、図１１（Ｂ）に示す作製工程の場合、金属酸化膜１３２もハロゲン
元素１３９を含む構成となる。また、図１１（Ｃ）に示す作製工程の場合、金属酸化膜１
３２、１３４もハロゲン元素１３９を含む構成となる。
＜半導体装置の作製方法３＞
次に、本発明の一態様の半導体装置である図３に示すトランジスタ１５０の作製方法に
ついて、図１２及び図１３を用いて説明する。なお、図１２及び図１３は、半導体装置の
作製方法を説明する断面図である。
まず、図８（Ｃ）に示す工程まで行い、その後、絶縁膜１０７及び酸化物半導体膜１０
８上に絶縁膜１１４、１１６、及び金属酸化膜１３２を形成する（図１２（Ａ）参照）。
次に、金属酸化膜１３２を通過させて絶縁膜１１４、１１６に、酸素１４０を導入する
（図１２（Ｂ）参照）。
次に、金属酸化膜１３２上に金属酸化膜１３４を形成する（図１２（Ｃ）参照）。
次に、金属酸化膜１３４上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４、
１１６及び金属酸化膜１３２、１３４の所望の領域に開口部１４１ａ、１４１ｂを形成す
る。なお、開口部１４１ａ、１４１ｂは、酸化物半導体膜１０８に達する（図１３（Ａ）
参照）。
次に、開口部１４１ａ、１４１ｂを覆うように、酸化物半導体膜１０８及び金属酸化膜
１３４上に導電膜を成膜し、該導電膜上にリソグラフィ工程によりマスクを形成し、該導
電膜を所望の領域に加工することで、導電膜１１２ａ、１１２ｂを形成する（図１３（Ｂ
）参照）。
以上の工程で図３に示すトランジスタ１５０を作製することができる。
なお、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１６０としては、開口部１４１ａ、
１４１ｂを形成する際に、酸化物半導体膜１０８のチャネル領域上に絶縁膜１１４、１１
６を残す構成とすることで作製することができる。
＜半導体装置の作製方法４＞
次に、本発明の一態様の半導体装置であるトランジスタ１７０の作製方法について、図
１４及び図１５を用いて説明する。なお、図１４（Ａ）（Ｃ）及び図１５（Ａ）（Ｃ）は
、作製工程における、トランジスタ１７０のチャネル長方向の断面図であり、図１４（Ｂ
）（Ｄ）及び図１５（Ｂ）（Ｄ）は、作製工程における、トランジスタ１７０のチャネル
幅方向の断面図である。
まず、図１０（Ｂ）に示す工程まで行う（図１４（Ａ）（Ｂ）参照）。
次に、金属酸化膜１３４上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４、
１１６、及び金属酸化膜１３２、１３４の所望の領域に開口部１４２ｃを形成する。また
、金属酸化膜１３４上にリソグラフィ工程によりマスクを形成し、絶縁膜１０６、１０７
、１１４、１１６、及び金属酸化膜１３２、１３４の所望の領域に開口部１４２ａ、１４
２ｂを形成する。なお、開口部１４２ｃは、導電膜１１２ｂに達するように形成される。
また、開口部１４２ａ、１４２ｂは、それぞれ導電膜１０４に達するように形成される（
図１４（Ｃ）（Ｄ）参照）。
なお、開口部１４２ａ、１４２ｂと開口部１４２ｃとは、同じ工程で形成してもよく、
異なる工程で形成してもよい。開口部１４２ａ、１４２ｂと開口部１４２ｃを同じ工程で
形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成する
ことができる。
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように金属酸化膜１３４上に導電膜
１２０を形成する（図１５（Ａ）（Ｂ）参照）。
導電膜１２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中
から選ばれた一種を含む材料を用いることができる。とくに、導電膜１２０としては、酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウ
ム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの透光
性を有する導電性材料を用いることができる。また、導電膜１２０を金属酸化膜１３２と
同種の材料を用いることで、製造コストを抑制できるため好適である。
また、導電膜１２０としては、例えば、スパッタリング法を用いて形成することができ
る。本実施の形態においては、膜厚１１０ｎｍのＩＴＳＯ膜をスパッタリング法で形成す
る。
次に、導電膜１２０上にリソグラフィ工程によりマスクを形成し、導電膜１２０を所望
の領域に加工し、導電膜１２０ａ、１２０ｂを形成する（図１５（Ｃ）（Ｄ）参照）。
以上の工程で図５に示すトランジスタ１７０を作製することができる。
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態
様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な
発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例え
ば、本発明の一態様として、チャネル領域において、酸化物半導体膜を有する場合の例を
示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応
じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコ
ン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半
導体等を用いてもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体膜の構成につ
いて詳細に説明する。まず、酸化物半導体膜の有しうる構造について以下説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。
非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導
体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化
物半導体、微結晶酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周
期構造を有するものの、後述するように不安定な構造である。そのため、物性的には非晶
質酸化物半導体に近いといえる。
このように、不安定であることを定義の一とする非晶質酸化物半導体は、例えば、トラ
ンジスタのチャネル形成領域になり得たとしても、製品としての実用性に耐えない可能性
がある。これは、ａ−ｌｉｋｅ ＯＳについても同様である。したがって、製品に用いる
場合、非晶質酸化物半導体およびａ−ｌｉｋｅ ＯＳの成分は少ない、または存在しない
ことが好ましい。
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅ
ｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、すなわち結晶粒界（グレインバウンダリ
ーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒
界に起因する電子移動度の低下が起こりにくいといえる。
例えば、図１９（Ａ）に示すように、試料面と略平行な方向から、ＣＡＡＣ−ＯＳの断
面の高分解能ＴＥＭ像を観察する。ここでは、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂ
ｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてＴＥＭ像を観察する。なお、球面
収差補正機能を用いた高分解能ＴＥＭ像を、以下では、特にＣｓ補正高分解能ＴＥＭ像と
呼ぶ。なお、Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解
能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１９（Ａ）に
、試料面と略平行な方向から観察した、ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す
。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉ
ｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像
を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば
、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行
うことができる。
図１９（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１９（Ｂ）に示す
。図１９（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１９（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１９（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図１９（Ｂ）および図１９（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレット
との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、
ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像から、基板５１２０上のＣＡＡＣ−ＯＳのペレット
５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造とな
る（図１９（Ｄ）参照。）。図１９（Ｃ）で観察されたペレットとペレットとの間で傾き
が生じている箇所は、図１９（Ｄ）に示す領域５１６１に相当する。
また、図２０（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図２０（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２０（Ｂ）、図２０（Ｃ）および
図２０（Ｄ）に示す。図２０（Ｂ）、図２０（Ｃ）および図２０（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２１（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図２１（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図２１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行な方向からプローブ径が３
００ｎｍの電子線を入射させると、図２２（Ａ）に示すような回折パターン（制限視野透
過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折に
よっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面また
は上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直
な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２２（
Ｂ）に示す。図２２（Ｂ）より、リング状の回折パターンが確認される。したがって、電
子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さ
ないことがわかる。なお、図２２（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶
の（０１０）面および（１００）面などに起因すると考えられる。また、図２２（Ｂ）に
おける第２リングは（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠
陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡ
ＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−Ｏ
Ｓは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源と
なる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、
水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低く
することができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な
酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち
、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡ
ＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な
酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲さ
れた電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うこと
がある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトラン
ジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射によって欠陥準位に捕獲さ
れるキャリアは少なくなる。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視
光や紫外光の照射による電気特性の変動が小さい。
＜ｎｃ−ＯＳ＞
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は
、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い
。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶
を有する酸化物半導体を、ｎｃ−ＯＳと呼ぶ。また、ｎｃ−ＯＳは、例えば、高分解能Ｔ
ＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−
ＯＳにおけるペレットと同じ起源を有する可能性がある。そのため、以下ではｎｃ−ＯＳ
の結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場
合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレ
ットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回
折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リ
ング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−Ｏ
Ｓは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、Ｃ
ＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導
体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測
される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を
有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒ
ｕｃｔｕｒｅ）と呼ぶ場合がある。また、長距離秩序性を有さないが、ある原子から最近
接原子または第２近接原子までの範囲において秩序性を有していてもよい構造を非晶質構
造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性
を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、
長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって
、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物
半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する）、ｎｃ−ＯＳ（
試料Ｂと表記する）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する）を準備する。いずれの試
料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、結晶部の判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の
単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸
方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔
は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からそ
の値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０
．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、
格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２３は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２３より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図２３中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６
ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−Ｏ
Ｓは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で
、結晶部の大きさに変化が見られないことがわかる。具体的には、図２３中の（２）及び
（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶
部の大きさは、それぞれ１．４ｎｍ程度及び２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。すなわち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡ
Ｃ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、所望の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化
物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
以上のいずれかの構造を有する酸化物半導体膜を用いて本発明の一態様に係る半導体装
置を構成することができる。
＜ＣＡＡＣ−ＯＳの成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
図２４は、成膜室内を説明する模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法に
より成膜することができる。
図２４に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置し
ている。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。プラズ
マ５２４０は、スパッタガスの成分がイオン化したイオン５２０１を有する。
イオン５２０１は、ターゲット５２３０に向けて加速されており、ターゲット５２３０
に衝撃することでペレット状の粒子であるペレット５２００を剥離させる。そのとき、同
時に、ターゲット５２３０を構成する原子からなる粒子５２０３も剥離する。そして、ペ
レット５２００および粒子５２０３は、プラズマ５２４０中で電荷を受け取ることで帯電
する。
基板５２２０上には既に堆積している酸化物薄膜５２０６がある。ペレット５２００お
よび粒子５２０３は、酸化物薄膜５２０６上に到達すると、他のペレット５２００を避け
るように堆積する。これは、ペレット５２００の表面が同じ極性（ここでは負）に帯電し
ていることに起因した反発する力（斥力）による。なお、基板５２２０は加熱されており
、堆積するペレット５２００および粒子５２０３は基板５２２０の表面でマイグレーショ
ンを起こす。
したがって、基板５２２０上の酸化物薄膜５２０６およびペレット５２００は、図２５
（Ａ）に示すような断面形状となる。
なお、ペレット５２００は、ターゲット５２３０が劈開した形状となる。例えば、Ｉｎ
−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを
表す）では、図２５（Ｂ）に示す断面形状、および図２５（Ｃ）に示す上面形状となる。
＜ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳの成膜モデル＞
次に、ＣＡＡＣ−ＯＳの成膜モデルについて詳細に説明する。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距
離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下と
する。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積
％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましく
は０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の
電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲッ
ト５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ
領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は
、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。なお、
図示しないが、基板５２２０の下部に加熱機構を設けてもよい。
また、図示しないが、ターゲット５２３０は、バッキングプレートに接着されている。
バッキングプレートを介してターゲット５２３０と向かい合う位置には、複数のマグネッ
トが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マ
グネトロンスパッタリング法と呼ばれる。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒に
は劈開面が含まれる。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に
加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペ
レット状のスパッタ粒子であるペレット５２００が剥離する。ペレット５２００の断面は
、図２５（Ｂ）のようになり、上面は図２５（Ｃ）のようになる。なお、ペレット５２０
０は、イオン５２０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状
は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合
がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形
）となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット
５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以
下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは
１．２ｎｍ以上２．５ｎｍ以下とする。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する
場合がある。それは、例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から
負の電荷を受け取ることによる。その結果、ペレット５２００の表面の酸素原子が負に帯
電する場合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラ
ズマ５２４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場
合がある。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の
表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって
外部に排出される場合がある。
また、粒子５２０３が、ペレット５２００間を埋め終わると、ペレット５２００と同程
度の厚さを有する層が形成される。すなわち、ＣＡＡＣ−ＯＳは、初期においてナノ結晶
のペレット５２００を有する。また、ＣＡＡＣ−ＯＳの成膜モデルとしては、基板５２２
０上で複数のナノ結晶のペレット５２００が横方向で結合することで第１の層を形成する
。その後、第１の層の上には新たなペレット５２００が堆積することで、第２の層が形成
される。さらに、これが繰り返されることで、複数の積層を有する構造が形成される。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化
する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表
面でマイグレーションを起こす。その結果、ペレット５２００と別のペレット５２００と
が、粒子５２０３を介さずに連結する割合が増加するため、配向性の高いＣＡＡＣ−ＯＳ
となる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、１００℃以上５００
℃未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃
未満である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合で
も、反りなどが生じることはほとんどないことがわかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマ
イグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なること
で配向性の低いｎｃ−ＯＳなどとなる（図２６参照）。ｎｃ−ＯＳでは、ペレット５２０
０が負に帯電していることにより、ペレット５２００は等距離で堆積する可能性がある。
したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導
体と比べて緻密な構造となる。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成さ
れる場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレット
の大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、
または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のような成膜モデルにより、ペレット５２００が基板５２２０の表面に堆積してい
くと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜
が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。ま
た、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜
が可能である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非
晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペ
レット５２００が配列することがわかる。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ−ＯＳを得ることができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２７を
用いて説明を行う。
＜表示装置に関する説明＞
図２７（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２７（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図２７（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図２７（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図２７（Ａ）に示す複数の画素回路５０１は、例えば、図２７（Ｂ）に示す構成
とすることができる。
図２７（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を有する表示装置の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ−Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モ
ード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄ
ｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎ
ｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）
モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−
ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆ
ｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒ
ｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎ
ｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉ
ｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（
Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬ
Ｃ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲスト
ホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として
様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２７（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２７（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２７（Ａ）に示す複数の画素回路５０１は、例えば、図２７（Ｃ）に示す構成
とすることができる。
図２７（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６
２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいず
れか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５
５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電
気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図２７（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２７（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、本実施の形態においては、表示装置の表示素子として、液晶素子５７０及び発光
素子５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子
を有していてもよい。
上記表示装置は、例えば、液晶素子、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥ
Ｄなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子イ
ンク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（
ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子
、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッタ
ー）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーショ
ン）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレク
トロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた
表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用
により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよ
い。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレ
イ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕ
ｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素
子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透
過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶
ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例として
は、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレ
イを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有す
るようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、な
どを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶
回路を設けることも可能である。これにより、さらに、消費電力を低減することができる
。
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式やインターレ
ース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素とし
ては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画
素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペン
タイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異
なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を
一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なってい
てもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モ
ノクロ表示の表示装置に適用することもできる。
また、表示装置にバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）
に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）
を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれ
の発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を
用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態４）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び該表示
装置に入力装置を取り付けた電子機器について、図２８乃至図３３を用いて説明を行う。
＜タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わ
せたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセン
サを用いる場合について説明する。
図２８（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図２８（Ａ）（
Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図２
８（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、及び基
板２５９０を有する。なお、基板２５１０、基板２５７０、及び基板２５９０はいずれも
可撓性を有する。ただし、基板２５１０、基板２５７０、及び基板２５９０のいずれか一
つまたは全てが可撓性を有さない構成としてもよい。
表示装置２５０１は、基板２５１０上に複数の画素及び該画素に信号を供給することが
できる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にま
で引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９
（１）と電気的に接続する。
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する
複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回
され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接
続される。なお、図２８（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０
と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線で示している
。
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電
容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式な
どがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図２８（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセン
サを適用した構成である。
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することが
できる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有す
る。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は
複数の配線２５９８の他のいずれかと電気的に接続する。
電極２５９２は、図２８（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数
の四辺形が角部で接続される形状を有する。
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し
配置されている。
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このと
き、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい
。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減
できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減すること
ができる。
なお、電極２５９１及び電極２５９２の形状はこれに限定されず、様々な形状を取りう
る。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介
して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける
構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に
絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい
。
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネ
ルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸
化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネル
を構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ま
しい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲ
ン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、
直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いても
よい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇ
ナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッ
シュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤ
を用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上
１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線
や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボ
ンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用い
る電極（例えば、画素電極または共通電極など）として用いてもよい。
＜表示装置に関する説明＞
次に、図２９（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図２
９（Ａ）（Ｂ）は、図２８（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素
子と、該表示素子を駆動する画素回路とを有する。
＜表示素子としてＥＬ素子を用いる構成＞
まず、表示素子としてＥＬ素子を用いる構成について、図２９（Ａ）を用いて以下説明
を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合につ
いて説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光
の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
基板２５１０及び基板２５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ
２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する
材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の
熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−
３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下で
ある材料を好適に用いることができる。
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性
基板２５１０ｂと、絶縁層２５１０ａ及び可撓性基板２５１０ｂを貼り合わせる接着層２
５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散
を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａ及び可撓性基板
２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
接着層２５１０ｃ及び接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフ
ィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレ
タン、アクリル樹脂、エポキシ樹脂、を含む材料を用いることができる。
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０
は、空気より大きい屈折率を有すると好ましい。また、図２９（Ａ）に示すように、封止
層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いるこ
とにより、基板２５１０、基板２５７０、封止層２５６０、及びシール材で囲まれた領域
にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不
活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を
設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば
、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料
としては、水分や酸素を透過しない材料を用いると好適である。
また、図２９（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２
５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を
供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０
２ｔは、画素回路の一部として機能する。
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。
また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ
層とを有する。
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、Ｅ
Ｌ素子２５５０と着色層２５６７に接する。
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５
５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュ
ール２５８０の外部に射出される。
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光
層２５６８は、着色層２５６７を囲むように設けられている。
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例
えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカ
ラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透
過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用
いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法など
で形成することができる。
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトラン
ジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化
するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与
してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下
を抑制できる。
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５
５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお
、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成
してもよい。
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃと
を有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる
。
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。
また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰ
Ｃ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、
クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２
５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
なお、トランジスタ２５０２ｔ及びトランジスタ２５０３ｔのいずれか一方または双方
に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジ
スタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジス
タは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信
号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く
設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力
を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界
効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能
なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジス
タと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。
すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる
必要がないため、半導体装置の部品点数を削減することができる。また、画素回路におい
ても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することがで
きる。
＜表示素子として液晶素子を用いる構成＞
次に、表示素子として、液晶素子を用いる構成について、図２９（Ｂ）を用いて以下説
明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置
について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト
、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機
能を備える液晶表示装置としてもよい。
図２９（Ｂ）に示す表示装置２５０１は、図２９（Ａ）に示す表示装置２５０１と以下
の点が異なる。それ以外の構成については、図２９（Ａ）に示す表示装置２５０１と同様
である。
図２９（Ｂ）に示す表示装置２５０１の画素２５０５は、液晶素子２５５１と、液晶素
子２５５１に電力を供給することができるトランジスタ２５０２ｔと、を有する。
また、液晶素子２５５１は、下部電極（画素電極ともいう）と、上部電極と、下部電極
と上部電極との間に液晶層２５２９と、を有する。液晶素子２５５１は、下部電極と上部
電極との間に印加される電圧によって、液晶層２５２９の配向状態を変えることができる
。また、液晶層２５２９中には、スペーサ２５３０ａと、スペーサ２５３０ｂと、が設け
られる。また、図２９（Ｂ）において図示しないが、上部電極及び下部電極の液晶層２５
２９と接する側に、それぞれ配向膜を設ける構成としてもよい。
液晶層２５２９としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分
散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は
、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチッ
ク相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜
を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向
膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで
、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表
示装置の不良や破損を軽減することができる。
スペーサ２５３０ａ、２５３０ｂは、絶縁膜を選択的にエッチングすることで得られる
。スペーサ２５３０ａ、２５３０ｂとしては、基板２５１０と基板２５７０との間の距離
（セルギャップ）を制御するために設けられる。なお、スペーサ２５３０ａ、２５３０ｂ
は、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図
２９（Ｂ）においては、スペーサ２５３０ａ、２５３０ｂを、基板２５７０側に設ける構
成について例示したが、これに限定されず、基板２５１０側に設けてもよい。
また、液晶素子２５５１の上部電極は、基板２５７０側に設けられる。また、該上部電
極と、着色層２５６７及び遮光層２５６８と、の間には絶縁層２５３１が設けられる。絶
縁層２５３１は、着色層２５６７及び遮光層２５６８に起因する凹凸を平坦化する機能を
有する。絶縁層２５３１としては、例えば、有機樹脂膜を用いればよい。また、液晶素子
２５５１の下部電極は、反射電極としての機能を有する。図２９（Ｂ）に示す表示装置２
５０１は、外光を利用して下部電極で光を反射して着色層２５６７を介して表示する、反
射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電
極として機能を付与すればよい。
また、図２９（Ｂ）に示す表示装置２５０１は、絶縁層２５２２を有する。絶縁層２５
２２は、トランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２２は、画素回路に起因す
る凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有す
る。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光
が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり
、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設
けない構成としてもよい。
＜タッチセンサに関する説明＞
次に、図３０を用いて、タッチセンサ２５９５の詳細について説明する。図３０は、図
２８（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１及び電極
２５９２と、電極２５９１及び電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５
９１を電気的に接続する配線２５９４とを有する。
電極２５９１及び電極２５９２は、透光性を有する導電材料を用いて形成する。透光性
を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸
化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる
。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状
に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法と
しては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜し
た後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して
、電極２５９１及び電極２５９２を形成することができる。
また、絶縁層２５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂
、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウ
ムなどの無機絶縁材料を用いることもできる。
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接す
る電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高
めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１
及び電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好
適に用いることができる。
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられてい
る。また、配線２５９４は電極２５９２と交差して設けられている。
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は
一対の電極２５９１を電気的に接続している。
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置され
る必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また
、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミ
ニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コ
バルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いること
ができる。
なお、絶縁層２５９３及び配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５
を保護してもよい。
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる
。
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐ
ｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜タッチパネルに関する説明＞
次に、図３１（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図３１
（Ａ）は、図２８（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
図３１（Ａ）に示すタッチパネル２０００は、図２９（Ａ）で説明した表示装置２５０
１と、図３０で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
また、図３１（Ａ）に示すタッチパネル２０００は、図２９（Ａ）で説明した構成の他
、接着層２５９７と、反射防止層２５６９と、を有する。
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッ
チセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼
り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２
５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、
アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いるこ
とができる。
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、
例えば円偏光板を用いることができる。
次に、図３１（Ａ）に示す構成と異なる構成のタッチパネルについて、図３１（Ｂ）を
用いて説明する。
図３１（Ｂ）は、タッチパネル２００１の断面図である。図３１（Ｂ）に示すタッチパ
ネル２００１は、図３１（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対す
るタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同
様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図３１（Ｂ）に示すＥ
Ｌ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これに
より、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢
印の方向の発光モジュール２５８０の外部に射出される。
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている
。
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッ
チセンサ２５９５を貼り合わせる。
図３１（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板の上面及び下面
のいずれか一方または双方に射出されればよい。
＜タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図３２を用いて説明を行う。
図３２（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図３２
（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、
図３２（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変
化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。ま
た、図３２（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量
２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換
えてもよい。
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路
である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電
極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等によ
り容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または
接触を検出することができる。
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１〜Ｙ６の配線
での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、
または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または
接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検
出は、積分回路等を用いて行えばよい。
次に、図３２（Ｂ）には、図３２（Ａ）で示す相互容量方式のタッチセンサにおける入
出力波形のタイミングチャートを示す。図３２（Ｂ）では、１フレーム期間で各行列での
被検知体の検出を行うものとする。また図３２（Ｂ）では、被検知体を検出しない場合（
非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。な
おＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示して
いる。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−
Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６
の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接
または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化す
る。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知
することができる。
＜センサ回路に関する説明＞
また、図３２（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設ける
パッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ
型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一
例を図３３に示す。
図３３に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ
２６１２と、トランジスタ２６１３とを有する。
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に
電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１
のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方が
トランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳ
Ｓが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたは
ドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳ
Ｓが与えられる。
次に、図３３に示すセンサ回路の動作について説明する。まず、信号Ｇ２としてトラン
ジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲー
トが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２と
してトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が
保持される。
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化する
ことに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノ
ードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電
流が変化する。この電流を検出することにより、被検知体の近接または接触を検出するこ
とができる。
トランジスタ２６１１、トランジスタ２６１２、及びトランジスタ２６１３に先の実施
の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の
実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って
保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作
）の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図３４及び図３５を用いて説明を行う。
＜表示モジュールに関する説明＞
図３４に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１
０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図３４において、バックライ
ト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜電子機器に関する説明＞
図３５（Ａ）乃至図３５（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐
体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又
は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、
加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電
場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する
機能を含むもの）、マイクロフォン９００８、等を有することができる。
図３５（Ａ）乃至図３５（Ｇ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（
プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々な
コンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信ま
たは受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表
示部に表示する機能、等を有することができる。なお、図３５（Ａ）乃至図３５（Ｇ）に
示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有すること
ができる。また、図３５（Ａ）乃至図３５（Ｇ）には図示していないが、電子機器には、
複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を
撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵
）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。また
、図３５（Ａ）乃至図３５（Ｇ）には図示していないが、電子機器には、アンテナ等を設
け、無線通信機能を有していてもよい。
図３５（Ａ）乃至図３５（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図３５（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が
有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に
沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセン
サを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表
示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することが
できる。
図３５（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図
３５（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯
情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、
３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００
１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９０
０１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メール
やＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示
、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バ
ッテリの残量、受信信号の強度などがある。または、情報９０５１が表示されている位置
に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図３５（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図３５（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図３５（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図３５（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３５
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図３５（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
る。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用するこ
とができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を
有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示
部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う
構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１３２ 金属酸化膜
１３４ 金属酸化膜
１３６ 混合領域
１３９ ハロゲン元素
１４０ 酸素
１４１ａ 開口部
１４１ｂ 開口部
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１４５ 領域
１５０ トランジスタ
１６０ トランジスタ
１７０ トランジスタ
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
２０００ タッチパネル
２００１ タッチパネル
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ 走査線駆動回路
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２２ 絶縁層
２５２８ 隔壁
２５２９ 液晶層
２５３０ａ スペーサ
２５３０ｂ スペーサ
２５３１ 絶縁層
２５５０ ＥＬ素子
２５５１ 液晶素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
５１００ ペレット
５１２０ 基板
５１６１ 領域
５２００ ペレット
５２０１ イオン
５２０３ 粒子
５２０６ 酸化物薄膜
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (6)

  1. ゲート電極上に酸化物半導体膜を形成した後に、超乾燥空気の雰囲気下で熱処理を行い、
    前記酸化物半導体膜と接する領域を有する、酸化窒化シリコン膜を形成し、
    前記酸化窒化シリコン膜上に、インジウムを有する金属酸化膜と、アルミニウムを有する金属酸化膜とを順に積層して形成した後に、１５０℃以上４００℃以下で熱処理を行い、
    前記アルミニウムを有する金属酸化膜上に、導電膜を形成する、半導体装置の作製方法。
  2. ゲート電極上に酸化物半導体膜を形成した後に、水の含有量が２０ｐｐｍ以下の雰囲気下で熱処理を行い、
    前記酸化物半導体膜と接する領域を有する、酸化窒化シリコン膜を形成し、
    前記酸化窒化シリコン膜上に、インジウムを有する金属酸化膜と、アルミニウムを有する金属酸化膜とを順に積層して形成した後に、１５０℃以上４００℃以下で熱処理を行い、
    前記アルミニウムを有する金属酸化膜上に、導電膜を形成する、半導体装置の作製方法。
  3. ゲート電極上に酸化物半導体膜を形成した後に、超乾燥空気の雰囲気下で熱処理を行い、
    前記酸化物半導体膜と接する領域を有する、酸化窒化シリコン膜を形成し、
    前記酸化窒化シリコン膜上に、インジウムを有する金属酸化膜を形成した後に、１５０℃以上４００℃以下で熱処理を行い、
    前記インジウムを有する金属酸化膜上に、導電膜を形成する、半導体装置の作製方法。
  4. ゲート電極上に酸化物半導体膜を形成した後に、水の含有量が２０ｐｐｍ以下の雰囲気下で熱処理を行い、
    前記酸化物半導体膜と接する領域を有する、酸化窒化シリコン膜を形成し、
    前記酸化窒化シリコン膜上に、インジウムを有する金属酸化膜を形成した後に、１５０℃以上４００℃以下で熱処理を行い、
    前記インジウムを有する金属酸化膜上に、導電膜を形成する、半導体装置の作製方法。
  5. ゲート電極上に酸化物半導体膜を形成した後に、超乾燥空気の雰囲気下で熱処理を行い、
    前記酸化物半導体膜と接する領域を有する、酸化窒化シリコン膜を形成し、
    前記酸化窒化シリコン膜上に、アルミニウムを有する金属酸化膜を形成した後に、１５０℃以上４００℃以下で熱処理を行い、
    前記アルミニウムを有する金属酸化膜上に、導電膜を形成する、半導体装置の作製方法。
  6. ゲート電極上に酸化物半導体膜を形成した後に、水の含有量が２０ｐｐｍ以下の雰囲気下で熱処理を行い、
    前記酸化物半導体膜と接する領域を有する、酸化窒化シリコン膜を形成し、
    前記酸化窒化シリコン膜上に、アルミニウムを有する金属酸化膜を形成した後に、１５０℃以上４００℃以下で熱処理を行い、
    前記アルミニウムを有する金属酸化膜上に、導電膜を形成する、半導体装置の作製方法。
JP2019149715A 2014-10-28 2019-08-19 半導体装置の作製方法 Withdrawn JP2020017735A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014218938 2014-10-28
JP2014218938 2014-10-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015210307A Division JP6574678B2 (ja) 2014-10-28 2015-10-27 半導体装置、表示装置、及び表示モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020196180A Division JP6994554B2 (ja) 2014-10-28 2020-11-26 半導体装置、表示装置、及び表示モジュール

Publications (1)

Publication Number Publication Date
JP2020017735A true JP2020017735A (ja) 2020-01-30

Family

ID=55792642

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015210307A Active JP6574678B2 (ja) 2014-10-28 2015-10-27 半導体装置、表示装置、及び表示モジュール
JP2019149715A Withdrawn JP2020017735A (ja) 2014-10-28 2019-08-19 半導体装置の作製方法
JP2020196180A Active JP6994554B2 (ja) 2014-10-28 2020-11-26 半導体装置、表示装置、及び表示モジュール
JP2021201500A Active JP7266084B2 (ja) 2014-10-28 2021-12-13 半導体装置の作製方法
JP2023067168A Pending JP2023080358A (ja) 2014-10-28 2023-04-17 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015210307A Active JP6574678B2 (ja) 2014-10-28 2015-10-27 半導体装置、表示装置、及び表示モジュール

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020196180A Active JP6994554B2 (ja) 2014-10-28 2020-11-26 半導体装置、表示装置、及び表示モジュール
JP2021201500A Active JP7266084B2 (ja) 2014-10-28 2021-12-13 半導体装置の作製方法
JP2023067168A Pending JP2023080358A (ja) 2014-10-28 2023-04-17 半導体装置

Country Status (2)

Country Link
US (4) US9704704B2 (ja)
JP (5) JP6574678B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008072486A1 (ja) * 2006-12-13 2008-06-19 Idemitsu Kosan Co., Ltd. スパッタリングターゲット及び酸化物半導体膜
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20170109237A (ko) 2015-02-04 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2018157101A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
TWI720883B (zh) * 2020-04-30 2021-03-01 明基材料股份有限公司 電激發光顯示器
US20210399136A1 (en) * 2020-06-18 2021-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199272A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011243973A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN103178118A (zh) * 2011-12-20 2013-06-26 株式会社半导体能源研究所 半导体装置的制造方法
JP2013153156A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2016086172A (ja) * 2014-10-28 2016-05-19 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4904526A (en) * 1988-08-29 1990-02-27 3M Company Electrically conductive metal oxide coatings
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101743620B1 (ko) 2009-12-18 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 센서를 포함하는 표시 장치 및 그 구동 방법
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
CN102859705B (zh) 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013531383A (ja) 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 薄膜トランジスタ
TWI602249B (zh) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5797922B2 (ja) * 2011-03-30 2015-10-21 株式会社東芝 薄膜トランジスタアレイ基板、その製造方法、および表示装置
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI446545B (zh) * 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013047631A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102097171B1 (ko) 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
KR102101167B1 (ko) * 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
KR102358093B1 (ko) 2012-06-29 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102130184B1 (ko) * 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9349593B2 (en) 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US9887297B2 (en) 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
WO2015128774A1 (en) * 2014-02-28 2015-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6334979B2 (ja) * 2014-03-25 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、表示装置の製造方法、及び、電子機器
KR102318728B1 (ko) 2014-04-18 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 이를 가지는 표시 장치
KR20150146409A (ko) * 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199272A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011243973A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20130045418A (ko) * 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN103178118A (zh) * 2011-12-20 2013-06-26 株式会社半导体能源研究所 半导体装置的制造方法
KR20130071373A (ko) * 2011-12-20 2013-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2013149967A (ja) * 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20140295617A1 (en) * 2011-12-20 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013153156A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2016086172A (ja) * 2014-10-28 2016-05-19 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Also Published As

Publication number Publication date
US11158745B2 (en) 2021-10-26
JP6574678B2 (ja) 2019-09-11
JP2016086172A (ja) 2016-05-19
JP2021036617A (ja) 2021-03-04
JP2023080358A (ja) 2023-06-08
JP7266084B2 (ja) 2023-04-27
US20160118502A1 (en) 2016-04-28
US20210343870A1 (en) 2021-11-04
US20200144424A1 (en) 2020-05-07
JP2022027871A (ja) 2022-02-14
JP6994554B2 (ja) 2022-01-14
US11862454B2 (en) 2024-01-02
US10529864B2 (en) 2020-01-07
US20170263776A1 (en) 2017-09-14
US9704704B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP7266084B2 (ja) 半導体装置の作製方法
JP6676316B2 (ja) 半導体装置の作製方法
KR102399893B1 (ko) 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6670094B2 (ja) 半導体装置
JP2020004981A (ja) 半導体装置
JP6727794B2 (ja) 半導体装置
JP6635812B2 (ja) 半導体装置の作製方法
JP2020043362A (ja) 半導体装置
JP2020021957A (ja) 半導体装置
US20160111548A1 (en) Semiconductor device, manufacturing method thereof, display device, and display module
JP2016027626A (ja) 半導体装置及び表示装置
JP7434644B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20201126