JP2019091851A - 半導体装置およびこれを有する表示装置 - Google Patents

Abstract

【課題】オン電流が高い半導体装置を提供する。【解決手段】半導体装置は、基板上の、第１導電層と、第２導電層と、第１導電層と重畳する第１開口部と、第２導電層と重畳する第２開口部と、を有する第１導電層及び第２導電層上の第１絶縁層と、第１絶縁層上の、第１領域及び第１領域よりも低抵抗の第２領域を有する半導体層と、半導体層上の第２絶縁層と、第２絶縁層上の第３導電層と、を有し、第１領域は、第１導電層と第１開口部を介して接続され、第２領域は、第２導電層と第２開口部を介して接続され、第３導電層は、半導体層の第１領域と重畳する領域を有する。【選択図】図２Ａ

Description

本発明の一実施形態は、半導体装置およびこれを有する表示装置に関する。

近年、表示装置やパーソナルコンピュータなどの駆動回路にはスイッチング素子として、トランジスタやダイオード等の半導体装置が用いられている。トランジスタは、映像を表示する画素回路および画素回路を駆動する駆動回路などの回路に用いられている。このようなトランジスタとして、従来から、アモルファスシリコンや低温ポリシリコン、単結晶シリコンを用いたトランジスタが用いられてきた。

近年、アモルファスシリコンや低温ポリシリコン、単結晶シリコンに替わり、酸化物半導体を用いたトランジスタの開発が進められている。酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタの製造方法と同程度の低温プロセスで製造することができる。

特開２０１４−１９４５７９号公報

表示装置の駆動回路などに用いられるトランジスタには、オン電流が高く、高速動作が可能であることが望まれる。しかしながら、酸化物半導体を用いたトランジスタは低温ポリシリコンや単結晶シリコンを用いたトランジスタに比べるとオン電流が低いという課題がある。

本発明の一実施形態は、上記実情に鑑み、オン電流が高い半導体装置を提供することを目的の一つとする。

本発明の一実施形態に係る半導体装置は、基板上の、第１導電層と、第２導電層と、第１導電層と重畳する第１開口部と、第２導電層と重畳する第２開口部と、を有する第１導電層及び第２導電層上の第１絶縁層と、第１絶縁層上の、第１領域及び第１領域よりも低抵抗の第２領域を有する半導体層と、半導体層上の第２絶縁層と、第２絶縁層上の第３導電層と、を有し、第１領域は、第１導電層と第１開口部を介して接続され、第２領域は、第２導電層と第２開口部を介して接続され、第３導電層は、半導体層の第１領域と重畳する領域を有する。

本発明の一実施形態による半導体装置は、基板上の第１導電層と、第１導電層上の第１導電層と重畳する第１開口部を有する第１絶縁層と、第１絶縁層上の第１領域及び第１領域よりも低抵抗の第２領域及び第３領域を有する半導体層と、半導体層に接する第２導電層及び第３導電層と、半導体層、第２導電層、及び第３導電層上の第２絶縁層と、第２絶縁層上の第４導電層と、を有し、第２導電層は、第２領域と接し、第３導電層は、第３領域と接し、第３導電層は、半導体層の第１領域と重畳する領域を有する。

本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図の部分拡大図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る表示装置の概要を示す平面図である。 本発明の一実施形態に係る表示装置の断面図である。 本発明の一実施形態に係る表示装置の断面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、本開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。

本発明の各実施の形態において、基板からトランジスタに向かう方向を上または上方という。逆に、トランジスタから基板に向かう方向を下または下方という。このように、説明の便宜上、上方または下方という語句を用いて説明するが、例えば、基板とトランジスタとの上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば第１部材の上の第２部材という表現は、上記のように第１部材と第２部材との上下関係を説明しているに過ぎず、第１部材と第２部材との間に他の部材が配置されていてもよい。

本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ，ＢおよびＣのいずれかを含む」、「αはＡ，ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ〜Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。また、本明細書等において、序数は、部品や部位等を区別するために便宜上付与するためのものであり、優先順位や順番を示すものではない。

〈第１実施形態〉
図１乃至図３Ｅを用いて、本発明の第１実施形態に係る半導体装置１０の概要について説明する。第１実施形態の半導体装置１０は、トランジスタ２０を有しており、トランジスタ２０の活性層として酸化物半導体が用いられた構成を例示する。しかし、本発明はこれに限定されず、活性層として酸化物半導体以外に一般的に用いられる、アモルファスシリコン、ポリシリコン、又は単結晶シリコンなどの半導体が用いられてもよい。なお、本明細書等において、トランジスタとは、半導体層がゲート絶縁層を介してゲート電極と重なる構造をいう。

［半導体装置１０の構造］
図１は、本発明の一実施形態に係る半導体装置の概要を示す平面図である。図２Ａは、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図２Ｂは、本発明の一実施形態に係る半導体装置の概要を示す断面図の部分拡大図である。図２Ａの断面図は、図１のＡ１−Ａ２線の断面図である。図２Ｂの拡大図は、図２Ａの点線領域を拡大した図である。

図１および図２Ａに示すように半導体装置１０は、基板１０１上に、導電層１１２、導電層１１３、絶縁層１１４、酸化物半導体層１１５、絶縁層１１６、及び導電層１１７、及び絶縁層１１８を有する。

まず、図２Ａを用いて、半導体装置１０の断面構造について説明する。基板１０１上に、導電層１１２及び導電層１１３が設けられている。また、導電層１１２及び導電層１１３上に、絶縁層１１４が設けられている。絶縁層１１４には、導電層１１２と重畳する開口部１２１と、導電層１１３と重畳する開口部１２２とが設けられている。また、絶縁層１１４上には、酸化物半導体層１１５が設けられている。酸化物半導体層１１５は、第１領域１２３と、第１領域１２３よりも抵抗が低い第２領域１２４と、を有する。また、酸化物半導体層１１５上に、絶縁層１１６が設けられている。さらに、絶縁層１１６上に、導電層１１７が設けられている。なお、基板１０１と、導電層１１２及び導電層１１３との間に下地層１１１が設けられている図を示すが、本発明はこれに限定されず、下地層１１１が設けられていなくてもよい。また、絶縁層１１６及び導電層１１７上には、絶縁層１１８が設けられていてもよい。

酸化物半導体層１１５は、導電層１１２の上、及び開口部１２１の内部に設けられており、酸化物半導体層１１５は、開口部１２１を介して、導電層１１２と接続されている。また、酸化物半導体層１１５は、導電層１１３の上、及び開口部１２２の内部に設けられており、酸化物半導体層１１５は、開口部１２２を介して、導電層１１３と接続されている。

図２Ｂに、酸化物半導体層１１５と、導電層１１２とが接する領域を拡大した図を示す。図２Ｂに示すように、酸化物半導体層１１５が導電層１１２と接する領域において、酸化物半導体層１１５の第１領域１２３よりも抵抗が低い第３領域１２５が存在する。第３領域１２５によって、導電層１１２と酸化物半導体層１１５との間の電気的接触が可能となる。

酸化物半導体層１１５の第３領域１２５は、導電層１１２との界面近傍にのみ形成されており、断面観察などの分析によって観察されない場合がある。しかし、トランジスタ２０のチャネルとして機能する酸化物半導体層１１５の第１領域１２３と、導電層１１２との間のオーミック接触を得るためには、これらの間に第１領域１２３よりも抵抗が低い第３領域１２５が必要である。したがって、仮に断面観察で酸化物半導体層１１５が導電層１１２と接する領域において第３領域１２５が観察されない場合であっても、酸化物半導体層１１５が導電層１１２と接する領域において第３領域１２５が存在している蓋然性が高い。また、トランジスタ２０のチャネルとして機能する第１領域１２３において、第３領域１２５との境界から第２領域１２４との境界までがチャネル長となる。

図１を参照すると、第１領域１２３は、平面視において、酸化物半導体層１１５のパターンのうち、導電層１１７と重畳する領域に相当する。また、導電層１１７は、開口部１２１と重畳する領域を有する。当該第１領域１２３は、トランジスタ２０のチャネルとして機能する領域である。第２領域１２４は、平面視において、酸化物半導体層１１５のパターンが導電層１１７から露出された領域に相当する。つまり、第２領域１２４は、酸化物半導体層１１５のパターンのうち、導電層１１７と重畳しない領域に相当する。上記の構成を換言すると、第１領域１２３と第２領域１２４との境界は、平面視において、導電層１１７のパターン端の一部に沿っている。

図１および図２Ａを参照すると、平面視において、導電層１１７は絶縁層１１６を介して酸化物半導体層１１５と重畳する。導電層１１７は、トランジスタ２０のゲート電極として機能し、絶縁層１１６は、ゲート絶縁層として機能する。図１および図２Ａでは、第１領域１２３と第２領域１２４との境界が導電層１１７のパターン端の一部に沿った構成を例示したが、この構成に限定されない。図１および図２Ａでは、平面視において、第１領域１２３と第２領域１２４との境界が導電層１１７のパターン端の一部と一致しているが、この構成に限定されない。例えば、平面視において、第１領域１２３と第２領域１２４との境界が導電層１１７のパターン端の一部からずれていてもよい。例えば、平面視において、第１領域１２３と第２領域１２４との境界が導電層１１７と重畳していてもよい。

絶縁層１１４は、導電層１１２および導電層１１３の上に設けられている。絶縁層１１４には開口部１２１および開口部１２２が設けられている。開口部１２１は導電層１１２の一部を露出する。開口部１２２は導電層１１３の一部を露出する。開口部１２１において酸化物半導体層１１５と接する導電層１１２はソース電極に相当する。導電層１１３はドレイン電極に相当する。なお、トランジスタ２０において、ソース電極とドレイン電極とが切り替わる場合がある。

トランジスタ２０において、酸化物半導体層１１５の第１領域１２３にキャリアを生成する電圧（ＯＮ電圧）が導電層１１７に供給された場合、導電層１１２から導電層１１３に向かう順方向、及び導電層１１３から導電層１１２に向かう逆方向の双方向に電流が流れる。逆方向に電流が流れるように逆バイアスが供給された場合、酸化物半導体層１１５の第１領域１２３には、導電層１１７によって生成されたキャリアが存在する。順方向に電流が流れるように順バイアスが供給された場合、酸化物半導体層１１５の第１領域１２３には、導電層１１７によって生成されたキャリアに加え、導電層１１２によってもキャリアが生成する。したがって、導電層１１７だけにＯＮ電圧が供給された場合に比べて、大きな電流を流すことができる。これにより、トランジスタ２０のオン電流を向上させることができる。

また、導電層１１２は、酸化物半導体層１１５の第１領域１２３と重畳する領域を有する。導電層１１２として、遮光性を有する導電層を用いた場合、酸化物半導体層１１５のチャネルが形成される領域に、光が照射されることを抑制できる。これにより、半導体装置１０の閾値電圧などの特性の変動を抑制することができる。

上記の半導体装置１０は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）、表示部に有機ＥＬ素子または量子ドット等の自発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）を利用した自発光表示装置、もしくは電子ペーパー等の反射型表示装置において、各々の表示装置の各画素や駆動回路に用いられる。ただし、上記の半導体装置１０は、表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）に用いられてもよい。

［半導体装置１０を構成する各部材の材質］
基板１０１として、可視光に対して透光性を有する基板が用いられる。基板１０１として、可撓性を有しない剛性基板および可撓性を有する可撓性基板が用いられる。剛性基板として、ガラス基板、石英基板、およびサファイア基板が用いられてもよい。可撓性基板として、ポリイミド基板、アクリル基板、シロキサン基板、およびフッ素樹脂基板が用いられてもよい。基板１０１として透光性を有しない基板が用いられてもよい。基板１０１として、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、またはステンレス基板などの導電性基板が用いられてもよい。

下地層１１１として、基板１０１から不純物が酸化物半導体層１１５に到達することを抑制する材料が用いられる。例えば、下地層１１１として、酸化シリコン（ＳｉＯ_x）、酸化窒化シリコン（ＳｉＯ_xＮ_y）、窒化酸化シリコン（ＳｉＮ_xＯ_y）、窒化シリコン（ＳｉＮ_x）、酸化アルミニウム（ＡｌＯ_x）、酸化窒化アルミニウム（ＡｌＯ_xＮ_y）、窒化酸化アルミニウム（ＡｌＮ_xＯ_y）、窒化アルミニウム（ＡｌＮ_x）などが用いられる（ｘ、ｙは任意の正の数値）。下地層１１１として、これらが積層された構造が用いられてもよい。基板１０１と酸化物半導体層１１５との十分な密着性が確保される、または不純物が基板１０１から酸化物半導体層１１５に到達することによる影響がほとんどない場合は、下地層１１１が省略されてもよい。下地層１１１としては、上記の無機絶縁材料の他にＴＥＯＳ層や有機絶縁材料が用いられてもよい。

ＳｉＯ_xＮ_yおよびＡｌＯ_xＮ_yとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物およびアルミニウム化合物である。ＳｉＮ_xＯ_yおよびＡｌＮ_xＯ_yとは、窒素よりも少ない量の酸素を含有するシリコン化合物およびアルミニウム化合物である。

上記に例示した下地層１１１は、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）で形成されてもよく、化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）で形成されてもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、および分子線エピタキシー法などが用いられる。ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法（Ｃａｔ（Ｃａｔａｌｙｔｉｃ）−ＣＶＤ法又はホットワイヤＣＶＤ法）などが用いられる。ＴＥＯＳ層とはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料としたＣＶＤ層を指す。

有機絶縁材料としては、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などが用いられる。下地層１１１は、単層であってもよく、上記の材料の積層であってもよい。例えば、下地層１１１は無機絶縁材料および有機絶縁材料の積層であってもよい。

酸化物半導体層１１５として、半導体の特性を有する酸化金属が用いられる。例えば、酸化物半導体層１１５として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を含む酸化物半導体が用いられてもよい。特に、酸化物半導体層１１５として、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体が用いられてもよい。ただし、本発明の一実施形態において用いられるＩｎ、Ｇａ、Ｚｎ、およびＯを含む酸化物半導体は、上記の組成に限定されず、上記とは異なる組成の酸化物半導体が用いられてもよい。例えば、上記の比率に対して、移動度を向上させるためにＩｎの比率が大きい酸化物半導体が酸化物半導体層１１５として用いられてもよい。上記の比率に対して、光照射による影響を小さくするために、バンドギャップが大きくなるように、Ｇａの比率が大きい酸化物半導体が酸化物半導体層１１５として用いられてもよい。

Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む酸化物半導体に他の元素が添加されていてもよい。例えばＡｌ、Ｓｎなどの金属元素が上記の酸化物半導体に添加されていてもよい。上記の酸化物半導体以外にも酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化スズ（ＳｎＯ₂）、酸化チタン（ＴｉＯ₂）、酸化バナジウム（ＶＯ₂）、酸化インジウム（Ｉｎ₂Ｏ₃）、チタン酸ストロンチウム（ＳｒＴｉＯ₃）などが酸化物半導体層１１５として用いられてもよい。酸化物半導体層１１５はアモルファスであってもよく、結晶性であってもよい。酸化物半導体層１１５はアモルファスと結晶の混相であってもよい。酸化物半導体層１１５はＰＶＤ法によって形成される。

酸化物半導体層１１５の代わりに一般的な半導体層が用いられる場合、半導体層として、シリコン（Ｓｉ）、ガリウム（Ｇａ）、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化シリコン（ＳｉＣ）が用いられてもよい。

絶縁層１１４、１１６として、ＳｉＯ_x、ＳｉＯ_xＮ_y、ＳｉＮ_x、ＳｉＮ_xＯ_y、ＡｌＯ_x、ＡｌＯ_xＮ_y、ＡｌＮ_x、ＡｌＮ_xＯ_yなどの無機絶縁材料が用いられる。絶縁層１１４、１１６は下地層１１１と同様の方法で形成される。絶縁層１１４、１１６は単層であってもよく、上記の材料の積層であってもよい。絶縁層１１４、１１６は、下地層１１１と同じ材料であってもよく、異なる材料であってもよい。絶縁層１１４、１１６とは互いに同じ材料であってもよく、異なる材料であってもよい。

絶縁層１１４として酸化物が用いられる場合、酸化物半導体層１１５と接する絶縁層１１４は過剰な酸素を多量に含むことが好ましい。換言すると、絶縁層１１４は化学量論比よりも酸素を含有する割合が高い酸化物絶縁層であり、熱処理によって酸素を放出することが好ましい。絶縁層１１４中の酸素は未結合手を有しており、当該絶縁層１１４の化学量論比における結合エネルギーよりも低いエネルギーで結合が切れる。絶縁層１１４中の酸素は未結合手を有するため、第２領域１２４の酸化物半導体層１１５は欠陥を多く含んでいる。

また、絶縁層１１４の膜厚は、絶縁層１１６の膜厚よりも厚いことが好ましい。絶縁層１１４は、導電層１１２と酸化物半導体層１１５の第１領域１２３との間に設けられる。そのため、導電層１１２と、酸化物半導体層１１５との間で、寄生容量が生じることを抑制するため、絶縁層１１４の膜厚は、例えば３００ｎｍ程度有することが好ましい。一方、絶縁層１１６は、ゲート絶縁膜として機能し、導電層１１７と酸化物半導体層１１５の第１領域１２３との間に設けられる。そのため、絶縁層１１６の膜厚は、例えば１００ｎｍ程度有することが好ましい。

導電層１１２、１１３、１１７として、一般的な金属材料または導電性半導体材料が用いられる。例えば、導電層１１２、１１３、１１７として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などが用いられる。導電層１１２、１１３、１１７として、上記の材料の合金が用いられてもよく、上記の材料の窒化物が用いられてもよい。上記の導電層はＰＶＤ法によって形成される。

導電層１１２、１１３、１１７として、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物半導体が用いられてもよい。導電層１１２、１１３、１１７は単層であってもよく、上記の材料の積層であってもよい。なお、導電層１１２として第１領域１２３の酸化物半導体層１１５と接触する材料は、酸化物半導体層１１５の中の酸素を還元して酸化物半導体層１１５の表面を低抵抗化する材料であって、その酸化物が絶縁性ではない材料を用いることができる。

絶縁層１１８は、下地層１１１と同様の成膜方法により、無機絶縁材料又は有機絶縁材料を用いて形成することができる。または、絶縁層１１８は、無機絶縁材料と有機絶縁材料との積層構造であってもよい。

［半導体装置１０の製造方法］
本発明の第１実施形態に係る半導体装置１０の製造方法について、図３Ａ乃至図３Ｅを参照して説明する。図３Ａ乃至図３Ｅは、いずれも本発明の一実施形態に係る半導体装置１０の製造方法を示す断面図である。

図３Ａに示すように、基板１０１上に下地層１１１を成膜し、下地層１１１上に導電層１１２及び導電層１１３を形成する。導電層１１２及び導電層１１３は、ソース電極又はドレイン電極として機能する。導電層１１２及び導電層１１３は、下地層１１１の全面に成膜された導電膜に対して、フォトリソグラフィ及びエッチングによって形成される。なお、以下に示すパターンの形成は、特段の記載がない限り、フォトリソグラフィおよびエッチングによって行われる。ただし、フォトリソグラフィおよびエッチングの各々は、それぞれの工程に適した条件が採用される。

図３Ｂに示すように、下地層１１１、導電層１１２、及び導電層１１３上に、絶縁層１１４を形成する。次に、絶縁層１１４に、開口部１２１及び開口部１２２を形成し、導電層１１２の一部及び導電層１１３の一部を露出させる。

図３Ｃに示すように、絶縁層１１４上、開口部１２１の内部、及び開口部１２２の内部に酸化物半導体層１１５を形成する。また、開口部１２１によって露出された導電層１１２、及び開口部１２２によって露出された導電層１１３にも、酸化物半導体層１１５が成膜される。酸化物半導体層１１５が、導電層１１２及び導電層１１３と接すると、酸化物半導体層１１５は、導電層１１２及び導電層１１３によって還元される。その結果、酸化物半導体層１１５が、導電層１１２及び導電層１１３と接する領域において、低抵抗化される。このとき、導電層１１２及び導電層１１３は、酸化物半導体層１１５から移動した酸素によって酸化される。したがって、導電層１１２及び導電層１１３の材料として、酸化されても導電性が失われない材料を用いることが好ましい。

酸化物半導体層１１５はスパッタリング法を用いて成膜することができる。酸化物半導体層１１５のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層１１５のパターンを形成する場合、シュウ酸を含むエッチャントを用いることができる。

図３Ｄに示すように、酸化物半導体層１１５上に、絶縁層１１６を成膜する。絶縁層１１６は、ゲート絶縁膜として機能する。次に、絶縁層１１６上に、導電層１１７を形成する。導電層１１７は、導電層１１２及び絶縁層１１４の開口部１２１と重なる領域に形成される。導電層１１７は、ゲート電極として機能する。

図３Ｅに示すように、酸化物半導体層１１５の上方（酸化物半導体層１１５に対して導電層１１７が形成された側）から不純物を酸化物半導体層１１５に導入する。不純物の導入は、イオンドーピングまたはイオンインプランテーションによって行われる。不純物を上方から導入する場合、平面視において酸化物半導体層１１５と導電層１１７とが重畳する領域では、不純物が導電層１１７によってブロックされて、酸化物半導体層１１５に到達しない。一方、平面視において酸化物半導体層１１５と導電層１１７とが重畳しない領域では、不純物は導電層１１２にブロックされず、酸化物半導体層１１５に到達する。なお、絶縁層１１４の開口部１２２に形成された酸化物半導体層１１５に、不純物を導入するためには、絶縁層１１４の開口部１２２の断面におけるテーパを小さくすることが好ましい。また、絶縁層１１４の開口部１２２の断面におけるテーパを小さくすることで、酸化物半導体層１１５のカバレッジが向上するため、好ましい。

酸化物半導体層１１５に不純物が導入されない領域が第１領域１２３であり、酸化物半導体層１１５に不純物が導入される領域が第２領域１２４である。換言すると、第１領域１２３は、平面視において酸化物半導体層１１５と導電層１１２とが重畳する領域である。第２領域１２４は、平面視において酸化物半導体層１１５が導電層１１２から露出された領域である。上記のように、上方から導入された不純物がブロックされた領域が第１領域１２３になるので、結果的に、平面視における第１領域１２３と第２領域１２４との境界は、導電層１１２のパターン端の一部に沿っている。

図３Ｅでは、第１領域１２３と第２領域１２４との境界が導電層１１７のパターン端の一部と一致する構成を例示した。しかし、不純物を導入する際に、酸化物半導体層１１５に向けて打ち込まれた不純物は、導電層１１７のパターンの内側にも打ち込まれる場合がある。したがって、平面視において、第１領域１２３と第２領域１２４との境界が導電層１１７と重畳する場合がある。

酸化物半導体層１１５に導入された不純物はキャリアとして機能するため、第２領域１２４の酸化物半導体層１１５の抵抗は第１領域１２３の酸化物半導体層１１５の抵抗よりも低くなる。酸化物半導体層１１５に導入される不純物として、ボロン（Ｂ）、リン（Ｐ）、およびアルゴン（Ａｒ）など一般的な半導体製造工程で用いられる材料が用いられる。

最後に、絶縁層１１６および導電層１１７の上に絶縁層１１８を形成する。これにより、第１実施形態に係る半導体装置１０を形成することができる。

以上のように、本発明の第１実施形態に係る半導体装置１０の製造方法によると、トランジスタ２０のゲート電極に相当する導電層１１７をマスクとして酸化物半導体層１１５に不純物を導入することで、高い精度で第１領域１２３と第２領域１２４の境界の位置を決定することができる。さらに、第１領域１２３および第２領域１２４を形成するためのマスクを別途用いる必要がない。開口部１２１において露出された導電層１１２及び導電層１１３上に酸化物半導体層１１５を形成する際に、導電層１１２及び導電層１１３によって酸化物半導体層１１５の表面が低抵抗化される。したがって、酸化物半導体層１１５と導電層１１２とが接触する領域において、予め酸化物半導体層１１５に低抵抗領域を設ける必要がない。

〈第２実施形態〉
次に、本発明の第２実施形態に係る半導体装置について、図４Ａ乃至図４Ｂを参照して説明する。なお、以下の説明において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。

［半導体装置１０Ａの構造］
図４Ａは、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図４Ａに示す半導体装置１０Ａは図２Ａに示す半導体装置１０に類似している。半導体装置１０Ａは、絶縁層１１６Ａにおいて、酸化物半導体層１１５の第２領域１２４Ａと重なる領域の膜厚が、第１領域１２３Ａと重なる領域の膜厚よりも小さい点において、半導体装置１０と相違する。換言すると、平面視において導電層１１７Ａから露出された絶縁層１１６Ａの厚さは、導電層１１７Ａと重畳する絶縁層１１６Ａの厚さに比べて小さい。第２領域１２４Ａの絶縁層１１６Ａの厚さは、１０ｎｍ以上であればよい。

［半導体装置１０Ａの製造方法］
図４Ａに示す半導体装置１０Ａの絶縁層１１６Ａは、図３Ｄの工程において、導電層１１７をマスクとして絶縁層１１６をオーバーエッチングすることで形成することができる。図４Ａの絶縁層１１６Ａにおいて、第１領域１２３Ａの膜厚よりも第２領域１２４Ａの膜厚が小さくなっているため、図３Ｅに示す不純物導入の工程において、小さいエネルギーで不純物を導入することができる。

図４Ｂに、図４Ａに示す半導体装置１０の断面図の部分拡大図を示す。具体的には、図４Ｂは、導電層１１７の端部付近を拡大した図である。図４Ｂに示すように、導電層１１７Ａの断面は、テーパを有している。そのため、導電層１１７Ａをマスクとして、絶縁層１１６Ａをオーバーエッチングする際に、絶縁層１１６Ａも部分的にテーパを有する。そのため、導電層１１７をマスクとして、酸化物半導体層１１５に不純物を導入すると、絶縁層１１６Ａのテーパと重なる領域では、第２領域１２４Ａよりも低濃度で不純物が導入される。よって、酸化物半導体層１１５において、絶縁層１１６Ａのテーパと重なる第４領域１２６は、第１領域１２３Ａよりも抵抗が低く、第２領域１２４Ａよりも抵抗が高くなる。

酸化物半導体層１１５Ａにおいて、第１領域１２３Ａより抵抗が低く、第２領域１２４Ａよりも抵抗が高い第４領域１２６を設けることにより、当該第４領域１２６における電界の緩和が可能となる。よって、当該第４領域１２６において、電解に起因したトランジスタ２０Ａの閾値電圧の変動を抑制することができる。したがって、信頼性の高い半導体装置１０Ａとすることができる。

また、半導体装置１０Ａにおいても、順方向に電流が流れるように順バイアスが供給された場合、酸化物半導体層１１５Ａの第１領域１２３Ａには、導電層１１７Ａによって生成されたキャリアに加え、導電層１１２Ａによってもキャリアが生成する。したがって、導電層１１７Ａだけにオン電圧が供給された場合に比べて大きな電流を流すことができる。これにより、トランジスタ２０Ａのオン電流を向上させることができる。

また、導電層１１７側の絶縁層１１６の容量を調整することができるため、最適な動作電圧でトランジスタ２０Ａを駆動することが可能である。

〈第３実施形態〉
次に、本発明の第２実施形態に係る半導体装置について、図５を参照して説明する。なお、以下の説明において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。

［半導体装置１０Ｂの構造］
図５は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図５に示す半導体装置１０Ｂは図２Ａに示す半導体装置１０に類似しているが、半導体装置１０Ｂは、絶縁層１１６Ｂが第１領域１２３Ａと重畳する領域に設けられ、第２領域１２４Ｂと重畳する領域では露出されている点において、半導体装置１０と相違する。

図５に示す半導体装置１０Ｂにおいても、順方向に電流が流れるように順バイアスが供給された場合、酸化物半導体層１１５Ｂの第１領域１２３Ｂには、導電層１１７Ｂによって生成されたキャリアに加え、導電層１１２Ｂによってもキャリアが生成する。したがって、導電層１１７Ｂだけにオン電圧が供給された場合に比べて大きな電流を流すことができる。これにより、トランジスタ２０Ｂのオン電流を向上させることができる。

［半導体装置１０Ｂの製造方法］
図５に示す半導体装置１０Ｂの絶縁層１１６Ｂは、図３Ｄの工程において、導電層１１７Ｂをマスクとして絶縁層１１６Ｂをオーバーエッチングすることで得ることができる。図５の絶縁層１１６Ｂにおいて、第２領域１２４Ｂと重畳する領域では露出されている。この場合、図３Ｅに示す不純物導入の工程として、例えば、プラズマ処理又は還元処理にて行うことが好ましい。プラズマ処理において、例えば、アルゴン、窒素、水素、又はヘリウムなどのガスを使用することができる。また、プラズマ処理において、例えば、ＣＦ₄、ＣＨＦ₃、ＣＨ₄などのガスを使用することができる。これにより、露出した酸化物半導体層１１５に加わるダメージを、イオンドーピングまたはイオンインプランテーションと比べて低減することができる。また、還元処理にて酸化物半導体層１１５Ｂに不純物を添加する場合には、酸化物半導体層１１５、導電層１１７上に、形成される絶縁層１１８の材質を、窒化シリコン膜とすることが好ましい。窒化シリコン膜に含まれる水素が、酸化物半導体層１１５に導入されるため、酸化物半導体層１１５が低抵抗化されるからである。

〈第４実施形態〉
図６乃至図８Ｆを用いて、本発明の第４実施形態に係る半導体装置１０Ｃの概要について説明する。第４実施形態に係る半導体装置１０Ｃは、トランジスタ２０Ｃを有している。本実施形態に係る半導体装置１０Ｃの構成は、第１実施形態に係る半導体装置１０の構成に対してソース電極及びドレイン電極の構成が異なる構成である。以下の実施形態で参照する図面において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。

［半導体装置１０Ｃの構造］
図６は、本発明の一実施形態に係る半導体装置の概要を示す平面図である。図７は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図６および図７に示す半導体装置１０Ｃは、図１および図２Ａに示す半導体装置１０に類似しているが、半導体装置１０Ｃは、酸化物半導体層１１５Ｃの下面において、導電層１３１及び導電層１３２が接する点において、半導体装置１０と相違する。

導電層１３１は、絶縁層１１４Ｃに設けられた開口部１２１Ｃを介して、導電層１１２Ａと接続される。また、導電層１３１及び導電層１３２は、引き回し配線として機能する。また、酸化物半導体層１１５Ｃ、導電層１３１、及び導電層１３２に絶縁層１１６Ｃが設けられている。絶縁層１１４Ｃは、導電層１１２Ｃと酸化物半導体層１１５Ｃの第１領域１２３Ｃとの間に設けられる。そのため、導電層１１２Ｃと、酸化物半導体層１１５Ｃとの間で、寄生容量が生じることを抑制するため、絶縁層１１４Ｃの膜厚は、例えば３００ｎｍ程度有することが好ましい。一方、絶縁層１１６Ｃは、ゲート絶縁膜として機能し、導電層１１７Ｃと酸化物半導体層１１５Ｃの第１領域１２３Ｃとの間に設けられる。そのため、絶縁層１１６Ｃの膜厚は、例えば１００ｎｍ程度有することが好ましい。

酸化物半導体層１１５Ｃにおいて、第１領域１２３Ｃと、第１領域１２３Ｃよりも抵抗が低い、第２領域１２４Ｃ及び第５領域１２７を有する。第１領域１２３Ｃの下面において、導電層１３２と接続され、第５領域１２７の下面において、導電層１３１と接続される。また、第１領域１２３Ｃと第２領域１２４Ｃとの境界及び第１領域１２３と第５領域１２７との境界は、平面視において導電層１１７Ｃのパターン端の一部に沿っている。

また、図７に示すように、平面視において、導電層１１７Ｃは、酸化物半導体層１１５Ｃの第１領域１２３Ｃと重畳する。換言すると、第１領域１２３Ｃと第２領域１２４Ｃとの境界は、導電層１１７Ｃのパターン端よりも導電層１１７Ｃの内側にある。また、第１領域Ｃと第５領域１２７との境界は、導電層１１７Ｃのパターン端よりも導電層１１７Ｃの内側にある。

また、半導体装置１０Ｃにおいても、順方向に電流が流れるように順バイアスが供給された場合、酸化物半導体層１１５Ｃの第１領域１２３Ｃには、導電層１１７Ｃによって生成されたキャリアに加え、導電層１１２Ｃによってもキャリアが生成する。したがって、導電層１１７Ｃだけにオン電圧が供給された場合に比べて大きな電流を流すことができる。これにより、トランジスタ２０Ｃのオン電流を向上させることができる。

［半導体装置１０Ｃの製造方法］
図８Ａ乃至図８Ｆを用いて、本発明の第４実施形態に係る半導体装置１０Ｃの製造方法について、断面図を参照しながら説明する。図８Ａ乃至図８Ｆは、いずれも本発明の一実施形態に係るトランジスタの製造方法を示す断面図である。

図８Ａに示すように、基板１０１Ｃの上に下地層１１１Ｃを成膜し、下地層１１１Ｃの上に導電層１１２Ｃのパターンを形成する。

図８Ｂに示すように、導電層１１２Ｃおよび下地層１１１Ｃの上に絶縁層１１４Ｃを形成し、絶縁層１１４Ｃに、導電層１１２Ｃの一部が露出する開口部１２１Ｃを形成する。

図８Ｃに示すように、絶縁層１１４Ｃ上に、導電層１３１及び導電層１３２を形成する。これにより、導電層１３１は、開口部１２１を介して、導電層１１２Ｃと接続される。本実施形態において、導電層１３１及び導電層１３２は、ソース電極又はドレイン電極として機能する。導電層１３１及び導電層１３２は、第１実施形態にて説明した導電層１１２、１１３、１１７と同様の材料及び方法にて成膜することができる。

図８Ｄに示すように、絶縁層１１４Ｃ、導電層１３１、及び導電層１３２上に、酸化物半導体層１１５Ｃを形成する。

図８Ｅに示すように、導電層１３１、導電層１３２、及び酸化物半導体層１１５Ｃ上に、絶縁層１１６Ｃを形成し、絶縁層１１６Ｃ上に、導電層１１７Ｃを形成する。

図８Ｆに示すように、酸化物半導体層１１５Ｃの上方（酸化物半導体層１１５Ｃに対して導電層１１７Ｃが形成された側）から不純物を酸化物半導体層１１５Ｃに導入する。不純物の導入は、イオンドーピングまたはイオンインプランテーションによって行われる。不純物を上方から導入する場合、平面視において酸化物半導体層１１５Ｃと導電層１１７とが重畳する領域では、不純物が導電層１１７Ｃによってブロックされて酸化物半導体層１１５Ｃに到達しない。一方、平面視において酸化物半導体層１１５Ｃと導電層１１７Ｃとが重畳しない領域では、不純物は導電層１１７Ｃにブロックされず、酸化物半導体層１１５Ｃに到達する。

酸化物半導体層１１５Ｃに不純物が導入されない領域が第１領域１２３Ｃであり、酸化物半導体層１１５Ｃに不純物が導入される領域が第２領域１２４Ｃ及び第５領域１２７である。換言すると、第１領域１２３Ｃは、平面視におい酸化物半導体層１１５Ｃと導電層１１７Ｃとが重畳する領域である。また、第２領域１２４Ｃ及び第５領域１２７は、平面視において酸化物半導体層１１５Ｃと導電層１１７Ｃとが重ならない領域である。上記のように、上方から導入された不純物が導電層１１７Ｃによってブロックされた領域が第１領域１２３Ｃになるので、結果的に、平面視における第１領域１２３Ｃと第２領域１２４Ｃとの境界は、導電層１１７Ｃパターン端の一部に沿っている。同様に、平面視における第１領域１２３Ｃと第５領域１２７との境界は、導電層１１７Ｃのパターン端の一部に沿っている。

最後に、絶縁層１１６Ｃおよび導電層１１７Ｃの上に絶縁層１１８Ｃを形成する。これにより、第４実施形態に係る半導体装置１０Ｃを形成することができる。

本実施形態に係る半導体装置１０Ｃによれば、第１乃至第３実施形態に係る半導体装置と比較して、導電層１１３を省略することができる。

〈第５実施形態〉
次に、本発明の第３実施形態に係る半導体装置について、図９を参照して説明する。なお、以下の説明において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。

［半導体装置１０Ｄの構造］
図９に示す半導体装置１０Ｄにおいて、導電層１３１Ｄ及び導電層１３２Ｄは、酸化物半導体層１１５の上面で接している。また、酸化物半導体層１１５において、導電層１１７Ｄと重なる第１領域１２３Ｄは、トランジスタ２０Ｄのチャネルとして機能する。また、酸化物半導体層１１５は、導電層１３２Ｄと接する第６領域１２８と、導電層１３１Ｄと接する第７領域１２９と、を有する。また、酸化物半導体層１１５は、第１領域１２３Ｄと第６領域１２８との間に、第２領域１２４Ｄを有し、第１領域１２３Ｄと、第７領域１２９との間に、第５領域１２７Ｄと、を有する。

また、半導体装置１０Ｄにおいても、順方向に電流が流れるように順バイアスが供給された場合、酸化物半導体層１１５Ｄの第１領域１２３Ｄには、導電層１１７Ｄによって生成されたキャリアに加え、導電層１１２Ｄによってもキャリアが生成する。したがって、導電層１１７Ｄだけにオン電圧が供給された場合に比べて大きな電流を流すことができる。これにより、トランジスタ２０Ｄのオン電流を向上させることができる。

［半導体装置１０Ｄの製造方法］
図９に示す半導体装置１０Ｄにおいて、酸化物半導体層１１５Ｄは、図８Ｂの後に形成される。次に、酸化物半導体層１１５Ｄの上面と接するように、導電層１３１及び導電層１３２を形成する。なお、導電層１３１は、絶縁層１１４Ｄの開口部１２１Ｄを介して、導電層１１２Ｄと接続される。次に、酸化物半導体層１１５Ｄ、導電層１３１、及び導電層１３２上に、絶縁層１１６Ｄを形成し、酸化物半導体層１１５上に、絶縁層１１６Ｄを介して導電層１１７Ｄを形成する。次に、導電層１１７、導電層１３１、及び導電層１３２をマスクとして、酸化物半導体層１１５Ｄに不純物を添加する。これにより、酸化物半導体層１１５Ｄには、導電層１１７、導電層１３２、導電層１３１と重なる領域にそれぞれ、第１領域１２３Ｄ、第６領域１２８、第７領域１２９が形成される。また、第１領域１２３Ｄと第７領域１２９との間には、第５領域１２７Ｄが設けられ、第１領域１２３Ｄと第６領域１２８との間には、第２領域１２４Ｄが設けられる。

〈第６実施形態〉
図１０乃至図１２を用いて、本発明の第６実施形態に係る表示装置３０の概要について説明する。表示装置３０は、第１実施形態の半導体装置１０を用いた表示装置の一例である。ただし、表示装置３０に用いるトランジスタとして、第２乃至第５実施形態の半導体装置１０Ａ乃至半導体装置１０Ｄを用いてもよい。

［表示装置３０の概要］
図１０は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図１０では、トランジスタや配線が配置されたトランジスタアレイ基板の簡易的な回路図が示されている。トランジスタアレイ基板は、Ｍ行Ｎ列（Ｍ及びＮは自然数）のマトリクス状に配置された複数の画素２０８を有している。各画素２０８はゲートドライバ回路２０３、データドライバ回路２０４によって制御される。また、各画素２０８はコモン配線２１４に接続されている。また、複数の画素２０８が設けられた領域を、表示領域２０２と呼ぶ。

ゲートドライバ回路２０３は、各画素２０８の階調に対応するデータ信号を供給する行を選択するドライバ回路である。ゲートドライバ回路２０３に第１方向Ｄ１に延在するゲート線２１１が接続されている。ゲート線２１１は、各画素２０８に対応して設けられている。データドライバ回路２０４は、各画素２０８にデータ信号を供給するドライバ回路である。データドライバ回路２０４に第２方向Ｄ２に延在するデータ線２１２が接続されている。データ線２１２は、各画素２０８に対応して設けられている。コモン配線２１４は各画素２０８に共通する電圧が供給される配線であり、第１方向Ｄ１に延在するコモン線２１３を介して各画素２０８に共通して接続されている。データドライバ回路２０４は、ゲートドライバ回路２０３によって選択された行の画素に対して順次データ信号を供給する。

ゲートドライバ回路２０３およびデータドライバ回路２０４は、それぞれ配線を介してドライバＩＣ２０５に接続される。なお、データドライバ回路２０４は、ドライバＩＣ２０５の内部に設けられていてもよい。コモン配線２１４もドライバＩＣ２０５に接続される。ドライバＩＣ２０５は端子を介してＦＰＣ２０６に接続される。ＦＰＣ２０６には外部機器と接続するための外部端子２０７が設けられている。

［画素２０８の断面図］
図１１に、画素２０８の断面図を示す。画素２０８は、第１実施形態に係る半導体装置１０を有している。半導体装置１０上には、絶縁層１１８が設けられている。絶縁層１１８、絶縁層１１６、及び絶縁層１１４には、開口部１４１が設けられている。絶縁層１１８上には、画素電極１３３が設けられており、画素電極１３３は、開口部１４１を介して導電層１１３と接続されている。また、画素電極１３３上には、絶縁層１３４が設けられている。絶縁層１３４上には、コモン電極１３５が設けられている。コモン電極１３５は、図示しないが、図１０に示す表示領域２０２の全面に形成されている。また、コモン電極１３５は、トランジスタ２０及び開口部１２１、１２２、１４１と重なる領域においては形成されていない。

画素電極１３３及びコモン電極１３５と対向する位置に、基板１３９が設けられている。基板１３９には、絶縁層１３８が設けられている。図示しないが、絶縁層１３８に設けられたスペーサによって、基板１０１と基板１３９とのギャップが保たれている。コモン電極１３５と、絶縁層１３８との間には、液晶層１３７が設けられている。

図１１においては、画素電極１３３上にコモン電極１３５が設けられている構成について示したが、本発明に係る表示装置はこれに限定されない。例えば、図１２に示すように、コモン電極１３５上に、画素電極１３３が設けられている構成であってもよい。この場合には、絶縁層１１８上に、コモン電極１３５が設けられ、コモン電極１３５上に、絶縁層１３４が設けられ、絶縁層１３４上に画素電極１３３が設けられる。そして、画素電極１３３は、絶縁層１３４、絶縁層１１８、絶縁層１１６、及び絶縁層１１４に設けられた開口部１４２を介して、導電層１１３と接続される。その他の構成においては、図１０に示す表示装置と同様である。

本実施形態では、トランジスタ２０が液晶表示装置に用いられた構成を例示したが、トランジスタ２０は有機ＥＬ表示装置に用いられてもよい。トランジスタ２０が有機ＥＬ表示装置に用いられる場合、トランジスタ２０は有機ＥＬ表示装置の画素回路の中の駆動トランジスタとして用いられてもよい。この場合、駆動トランジスタとして用いられたトランジスタ２０の導電層１１３は有機ＥＬ素子の画素電極に接続される。

なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１０、１０Ａ〜１０Ｄ：半導体装置、２０、２０Ａ〜２０Ｄ：トランジスタ、３０：表示装置、１０１、１０１Ｃ：基板、１１１、１１１Ｃ：下地層、１１２、１１２Ａ〜１１２Ｄ：導電層、１１３：導電層、１１４、１１４Ｃ、１１４Ｄ：絶縁層、１１５、１１５Ａ〜１１５Ｄ：酸化物半導体層、１１６、１１６Ａ〜１１６Ｄ：絶縁層、１１７、１１７Ａ〜１１７Ｄ：導電層、１１８：絶縁層、１１８Ｃ：絶縁層、１２１、１２１Ｂ〜１２１Ｄ：開口部、１２２：開口部、１２３、１２３Ａ〜１２３Ｄ：第１領域、１２４、１２４Ａ〜１２４Ｄ：第２領域、１２５：第３領域、１２６：第４領域、１２７、１２７Ｄ：第５領域、１２８：第６領域、１２９：第７領域、１３１、１３１Ｄ：導電層、１３２、１３２Ｄ：導電層、１３３：画素電極、１３４：絶縁層、１３５：コモン電極、１３７：液晶層、１３８：絶縁層、１３９：基板、１４１：開口部、１４２：開口部、２０２：表示領域、２０３：ゲートドライバ回路、２０４：データドライバ回路、２０７：外部端子、２０８：画素、２１１：ゲート線、２１２：データ線、２１３：コモン線、２１４：コモン配線、２１５：液晶素子、２１６：保持容量

Claims (16)

1. 基板上の、第１導電層と、第２導電層と、
   前記第１導電層と重畳する第１開口部と、前記第２導電層と重畳する第２開口部と、を有する前記第１導電層及び前記第２導電層上の第１絶縁層と、
   前記第１絶縁層上の、第１領域及び前記第１領域よりも低抵抗の第２領域を有する半導体層と、
   前記半導体層上の第２絶縁層と、
   前記第２絶縁層上の第３導電層と、を有し、
   前記第１領域は、前記第１導電層と前記第１開口部を介して接続され、
   前記第２領域は、前記第２導電層と前記第２開口部を介して接続され、
   前記第３導電層は、前記半導体層の前記第１領域と重畳する領域を有する、半導体装置。
2. 前記第１絶縁層の膜厚は、前記第２絶縁層の膜厚よりも厚い、請求項１に記載の半導体装置。
3. 前記第１領域と前記第２領域との境界は、平面視において前記第３導電層のパターン端の一部に沿っている、請求項２に記載の半導体装置。
4. 前記第３導電層は、平面視において前記第１開口部と重畳する領域を有する、請求項３に記載の半導体装置。
5. 前記第１導電層は、前記第１領域と重畳する領域を有する、請求項４に記載の半導体装置。
6. 前記第２絶縁層において、前記第２領域と重畳する膜厚は、前記第１領域と重畳する領域の膜厚よりも小さい、請求項５に記載の半導体装置。
7. 前記第２絶縁層は、前記第１領域と重畳する領域に設けられ、前記第２領域は前記第２絶縁層から露出される、請求項５に記載の半導体装置。
8. 前記半導体層は、酸化物半導体層である、請求項１に記載の半導体装置。
9. 請求項１乃至８のいずれか一項に記載された前記半導体装置と、
   前記第２導電層に電気的に接続された画素電極と、を有する表示装置。
10. 前記第３導電層に接続されたデータ線と、
    前記第２導電層に接続された容量素子と、
    前記画素電極と重畳するコモン電極と、
    前記画素電極と前記コモン電極との間の第３絶縁層と、
    前記画素電極及び前記コモン電極上に液晶層と、を有する、請求項９に記載の表示装置。
11. 基板上の第１導電層と、
    前記第１導電層上の前記第１導電層と重畳する第１開口部を有する第１絶縁層と、
    前記第１絶縁層上の第１領域及び前記第１領域よりも低抵抗の第２領域及び第３領域を有する半導体層と、
    前記半導体層に接する第２導電層及び第３導電層と、
    前記半導体層、前記第２導電層、及び前記第３導電層上の第２絶縁層と、
    前記第２絶縁層上の第４導電層と、を有し、
    前記第２導電層は、前記第２領域と接し、
    前記第３導電層は、前記第３領域と接し、
    前記第３導電層は、前記半導体層の前記第１領域と重畳する領域を有する、半導体装置。
12. 前記第１絶縁層の膜厚は、前記第２絶縁層の膜厚よりも厚い、請求項１１に記載の半導体装置。
13. 前記第１領域と前記第２領域との境界及び前記第１領域と第３領域との境界は、平面視において前記第４導電層のパターン端の一部に沿っている、請求項１２に記載の半導体装置。
14. 前記第１導電層は、前記第１領域と重畳する領域を有する、請求項１３に記載の半導体装置。
15. 請求項１１乃至１４のいずれか一項に記載された前記半導体装置と、
    前記第２導電層に電気的に接続された画素電極と、を有する表示装置。
16. 前記第２導電層に接続されたデータ線と、
    前記第３導電層に接続された容量素子と、
    前記画素電極と重畳するコモン電極と、
    前記画素電極と前記コモン電極との間の第３絶縁層と、
    前記画素電極及び前記コモン電極上に液晶層と、を有する、請求項１５に記載の表示装置。

Images