WO2014042187A1 - アクティブマトリクス基板、表示パネル及び表示装置 - Google Patents

アクティブマトリクス基板、表示パネル及び表示装置 Download PDF

Info

Publication number
WO2014042187A1
WO2014042187A1 PCT/JP2013/074530 JP2013074530W WO2014042187A1 WO 2014042187 A1 WO2014042187 A1 WO 2014042187A1 JP 2013074530 W JP2013074530 W JP 2013074530W WO 2014042187 A1 WO2014042187 A1 WO 2014042187A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
film
transparent electrode
substrate
active matrix
Prior art date
Application number
PCT/JP2013/074530
Other languages
English (en)
French (fr)
Inventor
猛 原
錦　博彦
和泉 石田
正悟 村重
達 岡部
賢一 紀藤
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2014042187A1 publication Critical patent/WO2014042187A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Definitions

  • the present invention relates to an active matrix substrate, a display panel including the active matrix substrate, and a display device including the active matrix substrate.
  • the display device includes a liquid crystal display device, for example.
  • the liquid crystal display device includes a liquid crystal panel.
  • the liquid crystal panel includes a pair of substrates and a liquid crystal layer sealed between the substrates.
  • One of the pair of substrates is an active matrix substrate.
  • the active matrix substrate has a switching element (for example, a thin film transistor) formed for each pixel.
  • the liquid crystal operation mode includes an operation mode in which an electric field is formed in the vertical direction and an operation mode in which an electric field is formed in the horizontal direction (a direction parallel to the main surface of the substrate).
  • an electric field is formed in the vertical direction (a direction in which the pair of substrates face each other) by a pair of electrodes arranged with the liquid crystal layer interposed therebetween.
  • the operation mode for forming the electric field in the vertical direction is, for example, a TN mode or a VA mode.
  • an electric field is formed in the lateral direction (a direction parallel to the main surface of the substrate) by a pair of electrodes formed on one substrate.
  • the operation mode for forming the electric field in the lateral direction is, for example, an IPS mode or an FFS mode.
  • the operation mode in which the electric field is formed in the horizontal direction has a wider viewing angle than the operation mode in which the electric field is formed in the vertical direction.
  • each of the pair of electrodes formed on the active matrix substrate is made of a metal film. Therefore, the aperture ratio becomes low.
  • each of the pair of electrodes is made of a transparent conductive film. Therefore, the aperture ratio is improved.
  • An object of the present invention is to provide an active matrix substrate, a display panel, and a display device that can improve the aperture ratio.
  • the active matrix substrate of the present invention includes a substrate, a thin film transistor, a first insulating film, a first transparent electrode, a second insulating film, and a second transparent electrode.
  • the thin film transistor is formed on the substrate.
  • the first insulating film covers the thin film transistor.
  • the first transparent electrode is formed on the first insulating film.
  • the second insulating film covers the first transparent electrode.
  • the second transparent electrode is formed on the second insulating film.
  • the thin film transistor includes a semiconductor active layer.
  • the semiconductor active layer is made of an oxide semiconductor.
  • the first insulating film includes a silicon oxide film and an organic film.
  • the silicon oxide film covers the semiconductor active layer.
  • the organic film is formed on the silicon oxide film.
  • the second insulating film is a silicon-based insulating film.
  • the second transparent electrode overlaps the first transparent electrode in a plan view of the substrate and is electrically connected to the thin film transistor.
  • the display panel of the present invention includes the above active matrix substrate.
  • the display device of the present invention includes the above-described active matrix substrate.
  • the aperture ratio can be improved.
  • FIG. 1 is a cross-sectional view showing an example of a schematic configuration of an active matrix substrate according to an embodiment of the present invention.
  • 2A is a cross-sectional view for explaining a method of manufacturing the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state in which a metal film is formed on the substrate.
  • FIG. 2B is a cross-sectional view for explaining a method of manufacturing the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state where a gate electrode is formed on the substrate.
  • FIG. 2C is a cross-sectional view for explaining the manufacturing method of the active matrix substrate shown in FIG.
  • FIG. 2D is a cross-sectional view for explaining the manufacturing method of the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state in which a semiconductor film is formed on the gate insulating film.
  • FIG. 2E is a cross-sectional view for explaining the method of manufacturing the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state in which a semiconductor active layer is formed on the gate insulating film.
  • FIG. 2F is a cross-sectional view for explaining the manufacturing method of the active matrix substrate shown in FIG.
  • FIG. 2G is a cross-sectional view for explaining a method of manufacturing the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state where a source electrode and a drain electrode are formed.
  • FIG. 2H is a cross-sectional view for explaining the method of manufacturing the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state where a first insulating film is formed.
  • FIG. 2I is a cross-sectional view for explaining the method of manufacturing the active matrix substrate shown in FIG.
  • FIG. 2J is a cross-sectional view for explaining the manufacturing method of the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state in which the first transparent electrode is formed on the first insulating film.
  • FIG. 2K is a cross-sectional view for explaining a method of manufacturing the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state in which a second insulating film covering the first insulating film and the first transparent electrode is formed. is there.
  • FIG. 2L is a cross-sectional view for explaining a method of manufacturing the active matrix substrate shown in FIG.
  • FIG. 1 is a cross-sectional view showing a state in which contact holes are formed in the first insulating film and the second insulating film.
  • FIG. 2M is a cross-sectional view for explaining the method of manufacturing the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state where a transparent conductive film is formed on the second insulating film.
  • FIG. 2N is a cross-sectional view for explaining the manufacturing method of the active matrix substrate shown in FIG. 1, and is a cross-sectional view showing a state in which a second transparent electrode is formed on the second insulating film.
  • An active matrix substrate includes a substrate, a thin film transistor, a first insulating film, a first transparent electrode, a second insulating film, and a second transparent electrode.
  • the thin film transistor is formed on the substrate.
  • the first insulating film covers the thin film transistor.
  • the first transparent electrode is formed on the first insulating film.
  • the second insulating film covers the first transparent electrode.
  • the second transparent electrode is formed on the second insulating film.
  • the thin film transistor includes a semiconductor active layer.
  • the semiconductor active layer is made of an oxide semiconductor.
  • the first insulating film includes a silicon oxide film and an organic film.
  • the silicon oxide film covers the semiconductor active layer.
  • the organic film is formed on the silicon oxide film.
  • the second insulating film is a silicon-based insulating film.
  • the second transparent electrode overlaps the first transparent electrode in a plan view of the substrate and is electrically connected to the thin film transistor.
  • the semiconductor active layer of the thin film transistor is made of an oxide semiconductor.
  • An oxide semiconductor has higher mobility than amorphous silicon. Therefore, a thin film transistor having a semiconductor active layer made of an oxide semiconductor can operate at higher speed than a thin film transistor having a semiconductor active layer made of amorphous silicon.
  • the semiconductor active layer is made of an oxide semiconductor, the size of the thin film transistor can be made smaller than when the semiconductor active layer is made of amorphous silicon. Therefore, the aperture ratio is improved in the active matrix substrate.
  • the silicon-based insulating film is not particularly limited as long as it is an insulating film containing silicon as a main component.
  • the silicon-based insulating film may be, for example, a silicon nitride film, a silicon oxynitride film, or a silicon oxide film.
  • the silicon-based insulating film is a silicon oxide film. The reason will be described below.
  • the second insulating film is formed after the organic film is formed. For this reason, the deposition temperature of the second insulating film cannot be increased.
  • the hydrogen content of the second insulating film increases.
  • the characteristics of the oxide semiconductor deteriorate. Specifically, the threshold value shifts in the negative direction. The reason is as follows.
  • the hydrogen contained in the second insulating film may pass through the first insulating film.
  • the hydrogen that has passed through the first insulating film absorbs oxygen contained in the oxide semiconductor. By absorbing oxygen, the threshold value as transistor characteristics shifts in the negative direction.
  • the amount of hydrogen passing through the first insulating film increases.
  • the amount of oxygen contained in the oxide semiconductor is also increased.
  • the shift amount of the threshold value in the negative direction also increases.
  • the shift amount of the threshold value in the negative direction becomes large, display unevenness occurs, which affects the display reliability. Therefore, when the threshold value is shifted in the negative direction, the shift amount needs to be set to a size that does not cause a problem in display.
  • the silicon oxynitride film has a smaller hydrogen content than the silicon nitride film. Further, the silicon oxide film has a lower hydrogen content than the silicon nitride film or the silicon oxynitride film. Therefore, as the second insulating film, a silicon oxynitride film is preferable to the silicon nitride film, and a silicon oxide film is preferable to the silicon oxynitride film.
  • the silicon oxide film has a smaller dielectric constant than the silicon nitride film or silicon oxynitride film. Therefore, when the second insulating film is a silicon oxide film, a storage capacitor having the same charge amount is formed as compared with the case where the second insulating film is a silicon nitride film or a silicon oxynitride film. The film thickness can be reduced.
  • a display panel according to an embodiment of the present invention includes the active matrix substrate.
  • a display device includes the active matrix substrate.
  • FIG. 1 shows an active matrix substrate 10 according to an embodiment of the present invention.
  • the active matrix substrate 10 is used for a display panel.
  • the display panel is, for example, a liquid crystal panel, an organic EL panel, an inorganic EL panel, or the like.
  • the active matrix substrate 10 is used for a display device.
  • the display device is, for example, a liquid crystal display device, an organic EL display device, an inorganic EL display device, or the like.
  • the active matrix substrate 10 includes a substrate 12, a thin film transistor 14, a first insulating film 16, a first transparent electrode 18, a second insulating film 20, and a second transparent electrode 22.
  • the substrate 12 is not particularly limited as long as it is an insulating substrate.
  • the substrate 12 is, for example, a low alkali glass substrate or a quartz substrate.
  • the thin film transistor 14 is formed on the substrate 12.
  • the thin film transistor 14 includes a gate electrode 141, a gate insulating film 142, a semiconductor active layer 143, a source electrode 144 and a drain electrode 145.
  • the gate electrode 141 is formed in contact with the substrate 12.
  • the gate electrode 141 is made of, for example, a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or an alloy thereof.
  • the gate electrode 141 may be a laminate of a plurality of metal films.
  • the gate electrode 141 is obtained by stacking a metal film 30B made of Cu on a metal film 30A made of Ti.
  • the thickness of the gate electrode 141 is, for example, 50 to 500 nm.
  • the gate electrode 141 may be formed of a gate wiring formed on the substrate 12 and extending in a predetermined direction, or may be formed of a portion extending from the gate wiring in a direction different from the predetermined direction. .
  • the gate insulating film 142 covers the gate electrode 141.
  • the gate insulating film 142 is in contact with the gate electrode 141 and the substrate 12.
  • the gate insulating film 142 may be a silicon oxide film, or formed on the silicon nitride film (or silicon oxynitride film) formed on the gate electrode 14 and the silicon nitride film (or silicon oxynitride film). It may be a laminated film made of a silicon oxide film.
  • the gate insulating film 142 is a silicon oxide film.
  • the thickness of the gate insulating film 142 is, for example, 20 to 150 nm.
  • the semiconductor active layer 143 is made of an oxide semiconductor.
  • the oxide semiconductor is, for example, IGZO containing indium (In), gallium (Ga), and zinc (Zn) at a predetermined ratio.
  • the oxide semiconductor is amorphous IGZO.
  • the thickness of the semiconductor active layer 143 is, for example, 30 to 200 nm. The entire semiconductor active layer 143 overlaps with the gate electrode 141 in plan view of the substrate 12.
  • the source electrode 144 is formed in contact with the semiconductor active layer 143 and the gate insulating film 142.
  • the source electrode 144 is connected to the source wiring.
  • the source electrode 144 is made of, for example, a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or an alloy thereof.
  • the source electrode 144 may be a laminate of a plurality of metal films, for example. In the present embodiment, the source electrode 144 is obtained by laminating a metal film 32B made of Cu on a metal film 32A made of Ti. The thickness of the source electrode 144 is, for example, 50 to 500 nm.
  • the drain electrode 145 is formed in contact with the semiconductor active layer 143 and the gate insulating film 142.
  • the drain electrode 145 is made of, for example, a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or an alloy thereof.
  • the drain electrode 145 may be a laminate of a plurality of metal films.
  • the drain electrode 145 is formed by laminating a metal film 34B made of Cu on a metal film 34A made of Ti.
  • the thickness of the drain electrode 145 is, for example, 50 to 500 nm.
  • the first insulating film 16 covers the thin film transistor 14. In the present embodiment, the first insulating film 16 is in contact with the thin film transistor 14 and the gate insulating film 142.
  • the first insulating film 16 includes a silicon oxide film 161 covering the semiconductor active layer 143 and an organic film 162 formed on the silicon oxide film 161.
  • the organic film 162 is made of, for example, a positive photosensitive resin.
  • the silicon oxide film 161 is formed in contact with the semiconductor active layer 143, and the organic film 162 is formed in contact with the silicon oxide film 162.
  • the thickness of the silicon oxide film 161 is, for example, 50 to 300 nm.
  • the thickness of the organic film 162 is, for example, 1000 to 4000 nm.
  • the first transparent electrode 18 is formed on the first insulating film 16. In the present embodiment, the first transparent electrode 18 is in contact with the first insulating film 16.
  • the first transparent electrode 18 is made of, for example, indium tin oxide (ITO).
  • ITO indium tin oxide
  • the thickness of the first transparent electrode 18 is, for example, 50 to 200 nm.
  • the second insulating film 20 covers the first transparent electrode 18.
  • the second insulating film 20 is in contact with the first transparent electrode 18 and the first insulating film 16 (organic film 162).
  • the second insulating film 20 is a silicon-based insulating film.
  • the silicon-based insulating film is not particularly limited as long as it is an insulating film containing silicon as a main component.
  • the second insulating film 20 is a silicon oxide film.
  • the thickness of the second insulating film 20 is, for example, 50 to 300 nm.
  • the second transparent electrode 22 is formed on the second insulating film 20.
  • the second transparent electrode 22 is in contact with the second insulating film 20.
  • the second transparent electrode 22 overlaps the first transparent electrode 18 in plan view of the substrate 12. Thereby, a storage capacitor is formed between the first transparent electrode 18 and the second transparent electrode 22.
  • the second transparent electrode 22 is connected to the drain electrode 145 through a contact hole 24 formed in the first insulating film 16 and the second insulating film 20.
  • the second transparent electrode 22 is made of indium tin oxide (ITO), for example.
  • the thickness of the second transparent electrode 22 is, for example, 50 to 200 nm.
  • the first transparent electrode 18 functions as a common electrode
  • the second transparent electrode 22 functions as a pixel electrode.
  • the second transparent electrode 22 has a plurality of openings.
  • the 1st transparent electrode 18 is arrange
  • the manufacturing method of the active matrix substrate 10 is not limited to the manufacturing method described below.
  • a metal film 141A is formed on the substrate 12. Specifically, after the metal film 301A is formed, the metal film 301B is formed. Each metal film 301A, 301B is formed by sputtering, for example.
  • the metal film 141A is patterned by photolithography and etching. As a result, as shown in FIG. 2B, the gate electrode 141 is formed at a predetermined position.
  • a gate insulating film 142 covering the gate electrode 141 and the substrate 12 is formed.
  • the gate insulating film 142 is formed by, for example, plasma CVD.
  • a semiconductor film 143A made of an oxide semiconductor is formed on the gate insulating film 142.
  • the semiconductor film 143A is formed by sputtering, for example.
  • the semiconductor film 143A is patterned by photolithography and etching. As a result, as shown in FIG. 2E, the semiconductor active layer 143 is formed at a predetermined position (position overlapping the gate electrode 141 in plan view of the substrate 12).
  • a metal film 144A that covers the semiconductor active layer 143 and the gate insulating film 142 is formed. Specifically, after the metal film 321A is formed, the metal film 321B is formed. Each metal film 321A, 321B is formed by sputtering, for example.
  • the metal film 144A is patterned by photolithography and etching. Thereby, as shown in FIG. 2G, the source electrode 144 and the drain electrode 145 are formed at predetermined positions (positions in contact with the semiconductor active layer 143).
  • a first insulating film 16 is formed. Specifically, first, a silicon oxide film 161 that covers the source electrode 144, the drain electrode 145, the semiconductor active layer 143, and the gate insulating film 142 is formed.
  • the silicon oxide film 161 is formed by, for example, plasma CVD.
  • an organic film 162 is formed on the silicon oxide film 161.
  • the organic film 162 is formed by applying heat treatment in an atmosphere of 150 to 250 ° C. after being applied by, for example, spin coating or slit coating.
  • the heat treatment temperature for curing the organic film 162 differs depending on the material of the organic film 162. In the present embodiment, a photosensitive resin film is used as the organic film 162.
  • the heat treatment temperature for curing the organic film 162 is 220 ° C.
  • a transparent conductive film 18A is formed on the first insulating film 16.
  • the transparent conductive film 18A is formed by sputtering, for example.
  • the transparent conductive film 18A is patterned by photolithography and etching. Thereby, as shown to FIG. 2J, the 1st transparent electrode 18 is formed in a predetermined position.
  • a second insulating film 20 covering the first transparent electrode 18 and the first insulating film 16 (organic film 162) is formed.
  • the second insulating film 20 is formed by plasma CVD, for example.
  • the ambient temperature when forming the second insulating film 20 may be a temperature that does not affect the characteristics of the organic film 162 (for example, not more than the curing temperature of the organic film 162). In this embodiment, since the curing temperature of the organic film 162 is 220 ° C., the temperature when forming the second insulating film 20 is lower than 220 ° C.
  • contact holes 24 are formed in the first insulating film 16 and the second insulating film 20.
  • the contact hole 24 is formed by photolithography and etching.
  • a transparent conductive film 22A is formed on the second insulating film 20.
  • the transparent conductive film 22 ⁇ / b> A is also formed in the contact hole 24.
  • the transparent conductive film 22A is formed by sputtering, for example.
  • the transparent conductive film 22A is patterned by photolithography and etching. Thereby, as shown in FIG. 2N, the second transparent electrode 22 is formed at a predetermined position.
  • the semiconductor active layer 143 of the thin film transistor 14 is made of an oxide semiconductor. Therefore, the size of the thin film transistor 14 can be made smaller than that of a thin film transistor whose semiconductor active layer is made of amorphous silicon. As a result, the aperture ratio is improved.
  • the second insulating film 20 is formed after the organic film 162 is formed.
  • the deposition temperature of the second insulating film 20 needs to be lowered so that the characteristics of the organic film 162 are not affected.
  • the hydrogen content of the second insulating film 20 increases.
  • the hydrogen contained in the second insulating film 20 passes through the first insulating film 16, and the oxygen contained in the semiconductor active layer 143 is absorbed by the hydrogen (hereinafter, referred to as “hydrogen”). (Referred to as oxygen deficiency). Therefore, the performance of the thin film transistor 14 may be deteriorated.
  • the second insulating film 20 is not particularly limited as long as it is a silicon-based insulating film, but in the present embodiment, a silicon oxide film is employed as the second insulating film 20.
  • a silicon oxide film has a lower hydrogen content when formed under the same temperature conditions than a silicon nitride film or a silicon oxynitride film. Therefore, oxygen vacancies are hardly generated in the semiconductor active layer 143. As a result, it is possible to suppress the performance of the thin film transistor 14 from being deteriorated.
  • the silicon oxide film has a smaller dielectric constant than the silicon nitride film or silicon oxynitride film. Therefore, in the present embodiment, when forming storage capacitors having the same chargeable charge amount, the film of the second insulating film 20 is more than the case where the second insulating film is a silicon nitride film or a silicon oxynitride film. The thickness can be reduced.
  • the gate insulating film 142 in contact with the semiconductor active layer 143 is made of a silicon oxide film. Therefore, the oxide semiconductor forming the semiconductor active layer 143 is hardly affected by hydrogen.
  • the film in contact with the semiconductor active layer 143 is preferably a film having a low hydrogen content (for example, a silicon oxide film or a silicon oxynitride film). Accordingly, the oxide semiconductor forming the semiconductor active layer 143 is hardly affected by hydrogen.
  • the first insulating film 16 includes a silicon oxide film 161.
  • the silicon oxide film 161 is in contact with the semiconductor active layer 143. Therefore, the oxide semiconductor forming the semiconductor active layer 143 is hardly affected by hydrogen.
  • the thin film transistor 14 includes a gate electrode 141 in contact with the substrate 12.
  • the entire semiconductor active layer 143 overlaps the gate electrode 141 in plan view of the substrate 12.
  • the deposition temperature of the second insulating film 20 is appropriately set according to the type of the organic film 162. Therefore, depending on the type of the organic film 162, the deposition temperature of the second insulating film 20 can be set high. In such a case, a silicon nitride film or a silicon oxynitride film can be employed as the second insulating film 20.
  • the first transparent electrode 18 may function as a pixel electrode, and the second transparent electrode 22 may function as a common electrode.
  • the first transparent electrode 18 may be used only for forming a storage capacitor. That is, an electric field may be formed in the vertical direction by the common electrode and the second transparent electrode 22 provided in the counter substrate.
  • the active matrix substrate may further include an etching stopper film formed on the semiconductor active layer.
  • the silicon oxide film included in the first insulating film is in contact with the etching stopper film.
  • the semiconductor active layer can be prevented from being damaged when the semiconductor active layer is patterned.

Abstract

　開口率を向上させることができる、アクティブマトリクス基板、表示パネル及び表示装置を提供する。アクティブマトリクス基板（１０）は、基板（１２）と、薄膜トランジスタ（１４）と、第１絶縁膜（１６）と、第１透明電極（１８）と、第２絶縁膜（２０）と、第２透明電極（２２）とを備える。薄膜トランジスタ（１４）は、酸化物半導体からなる半導体活性層（１４３）を備える。第１絶縁膜（１６）は、半導体活性層（１４３）を覆うシリコン酸化膜（１６１）と、シリコン酸化膜（１６１）上に形成される有機膜（１６２）とを備える。第２絶縁膜（２０）は、シリコン系の絶縁膜である。第２透明電極（２２）は、基板（１２）の平面視で第１透明電極（１８）に重なり、薄膜トランジスタ（１４）と電気的に接続される。

Description

アクティブマトリクス基板、表示パネル及び表示装置
　本発明は、アクティブマトリクス基板、アクティブマトリクス基板を備える表示パネル及びアクティブマトリクス基板を備える表示装置に関する。
　表示装置には、例えば、液晶表示装置がある。液晶表示装置は、液晶パネルを備える。液晶パネルは、一対の基板と、これらの基板間に封入される液晶層とを備える。一対の基板のうち、一方の基板は、アクティブマトリクス基板である。アクティブマトリクス基板は、画素ごとに形成されたスイッチング素子（例えば、薄膜トランジスタ）を有する。
　液晶の動作モードには、縦方向に電界を形成する動作モードと、横方向（基板の主面に平行な方向）に電界を形成する動作モードとがある。
　縦方向に電界を形成する動作モードでは、液晶層を挟んで配置される一対の電極により、縦方向（一対の基板が対向する方向）に電界を形成する。縦方向に電界を形成する動作モードは、例えば、ＴＮモードやＶＡモードである。
　横方向に電界を形成する動作モードでは、一方の基板に形成された一対の電極により、横方向（基板の主面に平行な方向）に電界を形成する。横方向に電界を形成する動作モードは、例えば、ＩＰＳモードやＦＦＳモードである。横方向に電界を形成する動作モードは、縦方向に電界を形成する動作モードに比して、視野角が広くなる。
　横方向に電界を形成する動作モードのうち、ＩＰＳモードでは、アクティブマトリクス基板上に形成された一対の電極のそれぞれが金属膜からなる。そのため、開口率が低くなる。
　一方、ＦＦＳモードでは、例えば、特開２００８－３２８９９号公報に開示されているように、一対の電極（画素電極及び共通電極）のそれぞれが透明導電膜からなる。そのため、開口率が向上する。
　しかしながら、近年では、開口率の更なる向上が求められている。
　本発明の目的は、開口率を向上させることができる、アクティブマトリクス基板、表示パネル及び表示装置を提供することにある。
　本発明のアクティブマトリクス基板は、基板と、薄膜トランジスタと、第１絶縁膜と、第１透明電極と、第２絶縁膜と、第２透明電極とを備える。薄膜トランジスタは、基板上に形成される。第１絶縁膜は、薄膜トランジスタを覆う。第１透明電極は、第１絶縁膜上に形成される。第２絶縁膜は、第１透明電極を覆う。第２透明電極は、第２絶縁膜上に形成される。薄膜トランジスタは、半導体活性層を備える。半導体活性層は、酸化物半導体からなる。第１絶縁膜は、シリコン酸化膜と、有機膜とを備える。シリコン酸化膜は、半導体活性層を覆う。有機膜は、シリコン酸化膜上に形成される。第２絶縁膜は、シリコン系の絶縁膜である。第２透明電極は、基板の平面視で第１透明電極に重なり、薄膜トランジスタと電気的に接続される。
　本発明の表示パネルは、上述のアクティブマトリクス基板を備える。
　本発明の表示装置は、上述のアクティブマトリクス基板を備える。
　本発明のアクティブマトリクス基板、表示パネル及び表示装置においては、開口率を向上させることができる。
図１は、本発明の実施の形態によるアクティブマトリクス基板の概略構成の一例を示す断面図である。 図２Ａは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、基板上に金属膜が形成された状態を示す断面図である。 図２Ｂは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、基板上にゲート電極が形成された状態を示す断面図である。 図２Ｃは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、ゲート電極及び基板を覆うゲート絶縁膜が形成された状態を示す断面図である。 図２Ｄは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、ゲート絶縁膜上に半導体膜が形成された状態を示す断面図である。 図２Ｅは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、ゲート絶縁膜上に半導体活性層が形成された状態を示す断面図である。 図２Ｆは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、半導体活性層及びゲート絶縁膜を覆う金属膜が形成された状態を示す断面図である。 図２Ｇは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、ソース電極及びドレイン電極が形成された状態を示す断面図である。 図２Ｈは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、第１絶縁膜が形成された状態を示す断面図である。 図２Ｉは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、第１絶縁膜上に透明導電膜が形成された状態を示す断面図である。 図２Ｊは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、第１絶縁膜上に第１透明電極が形成された状態を示す断面図である。 図２Ｋは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、第１絶縁膜及び第１透明電極を覆う第２絶縁膜が形成された状態を示す断面図である。 図２Ｌは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、第１絶縁膜及び第２絶縁膜にコンタクトホールが形成された状態を示す断面図である。 図２Ｍは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、第２絶縁膜上に透明導電膜が形成された状態を示す断面図である。 図２Ｎは、図１に示すアクティブマトリクス基板の製造方法を説明するための断面図であって、第２絶縁膜上に第２透明電極が形成された状態を示す断面図である。
　本発明の実施の形態によるアクティブマトリクス基板は、基板と、薄膜トランジスタと、第１絶縁膜と、第１透明電極と、第２絶縁膜と、第２透明電極とを備える。薄膜トランジスタは、基板上に形成される。第１絶縁膜は、薄膜トランジスタを覆う。第１透明電極は、第１絶縁膜上に形成される。第２絶縁膜は、第１透明電極を覆う。第２透明電極は、第２絶縁膜上に形成される。薄膜トランジスタは、半導体活性層を備える。半導体活性層は、酸化物半導体からなる。第１絶縁膜は、シリコン酸化膜と、有機膜とを備える。シリコン酸化膜は、半導体活性層を覆う。有機膜は、シリコン酸化膜上に形成される。第２絶縁膜は、シリコン系の絶縁膜である。第２透明電極は、基板の平面視で第１透明電極に重なり、薄膜トランジスタと電気的に接続される。
　このようなアクティブマトリクス基板では、薄膜トランジスタの半導体活性層が酸化物半導体からなる。酸化物半導体は、アモルファスシリコンよりも高い移動度を有する。そのため、酸化物半導体からなる半導体活性層を有する薄膜トランジスタは、アモルファスシリコンからなる半導体活性層を有する薄膜トランジスタよりも、高速で動作できる。その結果、半導体活性層が酸化物半導体からなる場合には、半導体活性層がアモルファスシリコンからなる場合よりも、薄膜トランジスタのサイズを小さくできる。したがって、上記アクティブマトリクス基板においては、開口率が向上する。
　シリコン系の絶縁膜は、シリコンを主成分とする絶縁膜であれば、特に限定されない。シリコン系の絶縁膜は、例えば、シリコン窒化膜であってもよいし、シリコン酸窒化膜であってもよいし、シリコン酸化膜であってもよい。
　好ましくは、シリコン系の絶縁膜は、シリコン酸化膜である。その理由について、以下に説明する。
　上記アクティブマトリクス基板では、有機膜が形成された後に、第２絶縁膜が形成される。そのため、第２絶縁膜の成膜温度を高くできない。
　第２絶縁膜の成膜温度が低いと、第２絶縁膜の水素含有量が増える。第２絶縁膜の水素含有量が増えると、酸化物半導体の特性が悪くなる。具体的には、しきい値が負方向にシフトする。その理由は、以下のとおりである。
　第２絶縁膜に含まれる水素は、第１絶縁膜を通過することがある。第１絶縁膜を通過した水素は、酸化物半導体に含まれる酸素を吸い取る。酸素が吸い取られることにより、トランジスタ特性としてのしきい値が負方向にシフトする。
　第２絶縁膜の水素含有量が増えると、第１絶縁膜を通過する水素の量が増える。第１絶縁膜を通過する水素の量が増えると、酸化物半導体に含まれる酸素が吸い取られる量も増える。その結果、しきい値の負方向へのシフト量も大きくなる。
　しきい値の負方向へのシフト量が大きくなると、表示ムラが発生し、表示の信頼性に影響を及ぼす。そのため、しきい値が負方向にシフトする場合、シフト量は表示上問題ない程度の大きさにする必要がある。
　同じ温度条件で成膜する場合、シリコン酸窒化膜は、シリコン窒化膜よりも、水素含有量が少ない。また、シリコン酸化膜は、シリコン窒化膜やシリコン酸窒化膜よりも、水素含有量が少ない。そのため、第２絶縁膜としては、シリコン窒化膜よりもシリコン酸窒化膜が好ましく、シリコン酸窒化膜よりもシリコン酸化膜が好ましい。
　また、シリコン酸化膜は、シリコン窒化膜やシリコン酸窒化膜よりも誘電率が小さい。そのため、第２絶縁膜がシリコン酸化膜である場合には、第２絶縁膜がシリコン窒化膜やシリコン酸窒化膜である場合に比して、充電可能な電荷量が同じである蓄積容量を形成するときに、膜厚を薄くできる。
　本発明の実施の形態による表示パネルは、上記アクティブマトリクス基板を備える。
　本発明の実施の形態による表示装置は、上記アクティブマトリクス基板を備える。
　以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、以下で参照する図面においては、説明を分かりやすくするために、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
　［実施の形態］
　図１には、本発明の実施の形態によるアクティブマトリクス基板１０が示されている。アクティブマトリクス基板１０は、表示パネルに用いられる。表示パネルは、例えば、液晶パネルや有機ＥＬパネル、無機ＥＬパネル等である。アクティブマトリクス基板１０は、表示装置に用いられる。表示装置は、例えば、液晶表示装置や有機ＥＬ表示装置、無機ＥＬ表示装置等である。
　アクティブマトリクス基板１０は、基板１２と、薄膜トランジスタ１４と、第１絶縁膜１６と、第１透明電極１８と、第２絶縁膜２０と、第２透明電極２２とを備える。
　基板１２は、絶縁性基板であれば、特に限定されない。基板１２は、例えば、低アルカリガラス基板や石英基板である。
　薄膜トランジスタ１４は、基板１２上に形成される。薄膜トランジスタ１４は、ゲート電極１４１、ゲート絶縁膜１４２、半導体活性層１４３、ソース電極１４４及びドレイン電極１４５を備える。
　ゲート電極１４１は、基板１２に接して形成される。ゲート電極１４１は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金からなる。ゲート電極１４１は、例えば、複数の金属膜を積層したものであってもよい。本実施形態では、ゲート電極１４１は、Ｔｉからなる金属膜３０Ａ上に、Ｃｕからなる金属膜３０Ｂが積層されたものである。ゲート電極１４１の厚さは、例えば、５０～５００ｎｍである。ゲート電極１４１は、基板１２上に形成され、所定の方向に延びるゲート配線で構成されていてもよいし、当該ゲート配線から上記所定の方向とは異なる方向に延びる部分で構成されていてもよい。
　ゲート絶縁膜１４２は、ゲート電極１４１を覆う。本実施形態では、ゲート絶縁膜１４２は、ゲート電極１４１及び基板１２に接している。ゲート絶縁膜１４２は、シリコン酸化膜であってもよいし、ゲート電極１４上に形成されるシリコン窒化膜（又はシリコン酸窒化膜）と、当該シリコン窒化膜（又はシリコン酸窒化膜）上に形成されるシリコン酸化膜とからなる積層膜であってもよい。本実施形態では、ゲート絶縁膜１４２は、シリコン酸化膜である。ゲート絶縁膜１４２の厚さは、例えば、２０～１５０ｎｍである。
　半導体活性層１４３は、酸化物半導体からなる。酸化物半導体は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するＩＧＺＯである。本実施形態では、酸化物半導体は、非晶質のＩＧＺＯである。半導体活性層１４３の厚さは、例えば、３０～２００ｎｍである。半導体活性層１４３の全体が、基板１２の平面視で、ゲート電極１４１に重なる。
　ソース電極１４４は、半導体活性層１４３及びゲート絶縁膜１４２に接して形成される。ソース電極１４４は、ソース配線に接続される。ソース電極１４４は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金からなる。ソース電極１４４は、例えば、複数の金属膜を積層したものであってもよい。本実施形態では、ソース電極１４４は、Ｔｉからなる金属膜３２Ａ上に、Ｃｕからなる金属膜３２Ｂが積層されたものである。ソース電極１４４の厚さは、例えば、５０～５００ｎｍである。
　ドレイン電極１４５は、半導体活性層１４３及びゲート絶縁膜１４２に接して形成される。ドレイン電極１４５は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金からなる。ドレイン電極１４５は、例えば、複数の金属膜を積層したものであってもよい。本実施形態では、ドレイン電極１４５は、Ｔｉからなる金属膜３４Ａ上に、Ｃｕからなる金属膜３４Ｂが積層されたものである。ドレイン電極１４５の厚さは、例えば、５０～５００ｎｍである。
　第１絶縁膜１６は、薄膜トランジスタ１４を覆う。本実施形態では、第１絶縁膜１６は、薄膜トランジスタ１４及びゲート絶縁膜１４２に接している。第１絶縁膜１６は、半導体活性層１４３を覆うシリコン酸化膜１６１と、シリコン酸化膜１６１上に形成される有機膜１６２とを備える。有機膜１６２は、例えば、ポジ型の感光性樹脂からなる。本実施形態では、シリコン酸化膜１６１が半導体活性層１４３に接して形成され、有機膜１６２がシリコン酸化膜１６２に接して形成される。シリコン酸化膜１６１の厚さは、例えば、５０～３００ｎｍである。有機膜１６２の厚さは、例えば、１０００～４０００ｎｍである。
　第１透明電極１８は、第１絶縁膜１６上に形成される。本実施形態では、第１透明電極１８は、第１絶縁膜１６に接している。第１透明電極１８は、例えば、インジウム酸化錫（ＩＴＯ）からなる。第１透明電極１８の厚さは、例えば、５０～２００ｎｍである。
　第２絶縁膜２０は、第１透明電極１８を覆う。本実施形態では、第２絶縁膜２０は、第１透明電極１８及び第１絶縁膜１６（有機膜１６２）に接している。第２絶縁膜２０は、シリコン系の絶縁膜である。シリコン系の絶縁膜は、シリコンを主成分とする絶縁膜であれば、特に限定されない。本実施形態では、第２絶縁膜２０は、シリコン酸化膜である。第２絶縁膜２０の厚さは、例えば、５０～３００ｎｍである。
　第２透明電極２２は、第２絶縁膜２０上に形成される。本実施形態では、第２透明電極２２は、第２絶縁膜２０に接している。第２透明電極２２は、基板１２の平面視で、第１透明電極１８に重なる。これにより、第１透明電極１８と第２透明電極２２との間に、蓄積容量が形成される。第２透明電極２２は、第１絶縁膜１６及び第２絶縁膜２０に形成されたコンタクトホール２４を介して、ドレイン電極１４５に接続される。第２透明電極２２は、例えば、インジウム酸化錫（ＩＴＯ）からなる。第２透明電極２２の厚さは、例えば、５０～２００ｎｍである。
　ここで、本実施形態では、第１透明電極１８が共通電極として機能し、第２透明電極２２が画素電極として機能する。第２透明電極２２は、複数の開口を有する。第１透明電極１８は、少なくとも第２透明電極２２が有する複数の開口の下方に配置される。これにより、アクティブマトリクス基板１０を備える液晶パネルにおいて、液晶分子に横方向の電界をかけることできる。
　次に、図２Ａ～図２Ｎを参照しながら、アクティブマトリクス基板１０の製造方法について説明する。なお、アクティブマトリクス基板１０の製造方法は、以下に説明する製造方法に限定されない。
　先ず、図２Ａに示すように、基板１２上に金属膜１４１Ａを形成する。具体的には、金属膜３０１Ａを形成した後、金属膜３０１Ｂを形成する。各金属膜３０１Ａ，３０１Ｂは、例えば、スパッタリングによって形成される。
　次に、金属膜１４１Ａを、フォトリソグラフィ及びエッチングにより、パターニングする。これにより、図２Ｂに示すように、ゲート電極１４１が所定の位置に形成される。
　次に、図２Ｃに示すように、ゲート電極１４１及び基板１２を覆うゲート絶縁膜１４２を形成する。ゲート絶縁膜１４２は、例えば、プラズマＣＶＤによって形成される。
　次に、図２Ｄに示すように、酸化物半導体からなる半導体膜１４３Ａをゲート絶縁膜１４２上に形成する。半導体膜１４３Ａは、例えば、スパッタリングによって形成される。
　次に、半導体膜１４３Ａを、フォトリソグラフィ及びエッチングにより、パターニングする。これにより、図２Ｅに示すように、半導体活性層１４３が所定の位置（基板１２の平面視でゲート電極１４１と重なる位置）に形成される。
　次に、図２Ｆに示すように、半導体活性層１４３及びゲート絶縁膜１４２を覆う金属膜１４４Ａを形成する。具体的には、金属膜３２１Ａを形成した後、金属膜３２１Ｂを形成する。各金属膜３２１Ａ，３２１Ｂは、例えば、スパッタリングによって形成される。
　次に、金属膜１４４Ａを、フォトリソグラフィ及びエッチングにより、パターニングする。これにより、図２Ｇに示すように、ソース電極１４４及びドレイン電極１４５が所定の位置（半導体活性層１４３と接する位置）に形成される。
　次に、図２Ｈに示すように、第１絶縁膜１６を形成する。具体的には、先ず、ソース電極１４４、ドレイン電極１４５、半導体活性層１４３及びゲート絶縁膜１４２を覆うシリコン酸化膜１６１を形成する。シリコン酸化膜１６１は、例えば、プラズマＣＶＤによって形成される。次に、シリコン酸化膜１６１上に有機膜１６２を形成する。有機膜１６２は、例えば、スピンコートやスリットコートによって塗布した後、１５０～２５０℃の雰囲気下で熱処理して形成する。有機膜１６２を硬化するときの熱処理温度は、有機膜１６２の材料によって異なる。本実施形態では、有機膜１６２として、感光性樹脂膜を用いている。有機膜１６２を硬化するときの熱処理温度は、２２０℃である。
　次に、図２Ｉに示すように、透明導電膜１８Ａを第１絶縁膜１６上に形成する。透明導電膜１８Ａは、例えば、スパッタリングによって形成される。
　次に、透明導電膜１８Ａを、フォトリソグラフィ及びエッチングにより、パターニングする。これにより、図２Ｊに示すように、第１透明電極１８が所定の位置に形成される。
　次に、図２Ｋに示すように、第１透明電極１８及び第１絶縁膜１６（有機膜１６２）を覆う第２絶縁膜２０を形成する。第２絶縁膜２０は、例えば、プラズマＣＶＤによって形成される。第２絶縁膜２０を形成するときの雰囲気温度は、有機膜１６２の特性に影響がでない温度（例えば、有機膜１６２の硬化温度以下）であればよい。本実施形態では、有機膜１６２の硬化温度が２２０℃であるため、第２絶縁膜２０を形成するときの温度は２２０℃より低い温度になる。
　次に、図２Ｌに示すように、第１絶縁膜１６及び第２絶縁膜２０にコンタクトホール２４を形成する。コンタクトホール２４は、フォトリソグラフィ及びエッチングによって形成される。
　次に、図２Ｍに示すように、透明導電膜２２Ａを第２絶縁膜２０上に形成する。このとき、透明導電膜２２Ａは、コンタクトホール２４内にも形成される。透明導電膜２２Ａは、例えば、スパッタリングによって形成される。
　次に、透明導電膜２２Ａを、フォトリソグラフィ及びエッチングにより、パターニングする。これにより、図２Ｎに示すように、第２透明電極２２が所定の位置に形成される。
　このようなアクティブマトリクス基板１０においては、薄膜トランジスタ１４の半導体活性層１４３が酸化物半導体からなる。そのため、薄膜トランジスタ１４は、半導体活性層がアモルファスシリコンからなる薄膜トランジスタよりも、サイズを小さくできる。その結果、開口率が向上する。
　上述のように、アクティブマトリクス基板１０においては、有機膜１６２が形成された後に、第２絶縁膜２０が形成される。有機膜１６２の特性に影響がでないように、第２絶縁膜２０の成膜温度は低くする必要がある。
　第２絶縁膜２０の成膜温度が低いと、第２絶縁膜２０の水素含有量が増える。第２絶縁膜２０の水素含有量が増えると、第２絶縁膜２０に含まれる水素が第１絶縁膜１６を通過し、半導体活性層１４３に含まれる酸素が当該水素によって吸い取られる現象（以下、酸素欠損と称する）が発生し易くなる。そのため、薄膜トランジスタ１４の性能が低下するおそれがある。
　上述のように、第２絶縁膜２０は、シリコン系の絶縁膜であれば、特に限定されないのであるが、本実施形態では、第２絶縁膜２０として、シリコン酸化膜が採用されている。シリコン酸化膜は、シリコン窒化膜やシリコン酸窒化膜よりも、同じ温度条件で成膜したときの水素含有量が少ない。そのため、半導体活性層１４３に酸素欠損が発生し難くなる。その結果、薄膜トランジスタ１４の性能が低下するのを抑えることができる。
　また、シリコン酸化膜は、シリコン窒化膜やシリコン酸窒化膜よりも誘電率が小さい。そのため、本実施形態では、充電可能な電荷量が同じである蓄積容量を形成するときに、第２絶縁膜がシリコン窒化膜やシリコン酸窒化膜である場合よりも、第２絶縁膜２０の膜厚を薄くできる。
　アクティブマトリクス基板１０においては、半導体活性層１４３に接するゲート絶縁膜１４２がシリコン酸化膜からなる。そのため、半導体活性層１４３を形成する酸化物半導体が水素の影響を受け難くなる。
　なお、ゲート絶縁膜１４２が積層膜からなる場合、半導体活性層１４３に接する膜は、水素含有量が少ない膜（例えば、シリコン酸化膜やシリコン酸窒化膜）であることが望ましい。これにより、半導体活性層１４３を形成する酸化物半導体が水素の影響を受け難くなる。
　アクティブマトリクス基板１０においては、第１絶縁膜１６がシリコン酸化膜１６１を備える。シリコン酸化膜１６１が半導体活性層１４３に接している。そのため、半導体活性層１４３を形成する酸化物半導体が水素の影響を受け難くなる。
　アクティブマトリクス基板１０においては、薄膜トランジスタ１４が、基板１２に接するゲート電極１４１を備える。半導体活性層１４３の全体が、基板１２の平面視でゲート電極１４１に重なる。
　この場合、基板１２側から入射する光（例えば、液晶表示装置が備えるバックライトの光）が、半導体活性層１４３に入射するのを防ぐことができる。その結果、光が入射することにより、酸化物半導体１４３の特性が悪くなるのを防止できる。
　［第２絶縁膜の応用例］
　第２絶縁膜２０の成膜温度は、有機膜１６２の種類に応じて、適宜、設定される。そのため、有機膜１６２の種類によっては、第２絶縁膜２０の成膜温度を高く設定できる。このような場合には、第２絶縁膜２０として、シリコン窒化膜やシリコン酸窒化膜を採用することもできる。
　［その他の応用例］
　上記実施の形態において、第１透明電極１８が画素電極として機能し、第２透明電極２２が共通電極として機能してもよい。
　上記実施の形態において、第１透明電極１８が蓄積容量を形成するためだけに用いられてもよい。つまり、対向基板が備える共通電極と第２透明電極２２とにより、縦方向に電界を形成してもよい。
　上記実施の形態において、アクティブマトリクス基板は、半導体活性層上に形成されるエッチングストッパ膜をさらに備えてもよい。この場合、第１絶縁膜が備えるシリコン酸化膜は、エッチングストッパ膜に接する。
　このような態様においては、半導体活性層をパターニングする際に、半導体活性層がダメージを受けるのを回避できる。
　以上、本発明の実施形態について、詳述してきたが、これらはあくまでも例示であって、本発明は、上述の実施形態によって、何等、限定されない。

Claims (5)

  1. 　基板と、
    　前記基板上に形成される薄膜トランジスタと、
    　前記薄膜トランジスタを覆う第１絶縁膜と、
    　前記第１絶縁膜上に形成される第１透明電極と、
    　前記第１透明電極を覆う第２絶縁膜と、
    　前記第２絶縁膜上に形成される第２透明電極とを備え、
    　前記薄膜トランジスタは、半導体活性層を備え、
    　前記半導体活性層は、酸化物半導体からなり、
    　前記第１絶縁膜は、
    　前記半導体活性層を覆うシリコン酸化膜と、
    　前記シリコン酸化膜上に形成される有機膜とを備え、
    　前記第２絶縁膜は、シリコン系の絶縁膜であり、
    　前記第２透明電極は、前記基板の平面視で前記第１透明電極に重なり、前記薄膜トランジスタと電気的に接続される、アクティブマトリクス基板。
  2. 　請求項１に記載のアクティブマトリクス基板であって、
    　前記第２絶縁膜は、シリコン酸化膜である、アクティブマトリクス基板。
  3. 　請求項１又は２に記載のアクティブマトリクス基板であって、
    　前記酸化物半導体は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有する、アクティブマトリクス基板。
  4. 　アクティブマトリクス基板を備える表示パネルであって、
    　前記アクティブマトリクス基板は、
    　基板と、
    　前記基板上に形成される薄膜トランジスタと、
    　前記薄膜トランジスタを覆う第１絶縁膜と、
    　前記第１絶縁膜上に形成される第１透明電極と、
    　前記第１透明電極を覆う第２絶縁膜と、
    　前記第２絶縁膜上に形成される第２透明電極とを備え、
    　前記薄膜トランジスタは、半導体活性層を備え、
    　前記半導体活性層は、酸化物半導体からなり、
    　前記第１絶縁膜は、
    　前記半導体活性層を覆うシリコン酸化膜と、
    　前記シリコン酸化膜上に形成される有機膜とを備え、
    　前記第２絶縁膜は、シリコン系の絶縁膜であり、
    　前記第２透明電極は、前記基板の平面視で前記第１透明電極に重なり、前記薄膜トランジスタと電気的に接続される、表示パネル。
  5. 　アクティブマトリクス基板を備える表示装置であって、
    　前記アクティブマトリクス基板は、
    　基板と、
    　前記基板上に形成される薄膜トランジスタと、
    　前記薄膜トランジスタを覆う第１絶縁膜と、
    　前記第１絶縁膜上に形成される第１透明電極と、
    　前記第１透明電極を覆う第２絶縁膜と、
    　前記第２絶縁膜上に形成される第２透明電極とを備え、
    　前記薄膜トランジスタは、半導体活性層を備え、
    　前記半導体活性層は、酸化物半導体からなり、
    　前記第１絶縁膜は、
    　前記半導体活性層を覆うシリコン酸化膜と、
    　前記シリコン酸化膜上に形成される有機膜とを備え、
    　前記第２絶縁膜は、シリコン系の絶縁膜であり、
    　前記第２透明電極は、前記基板の平面視で前記第１透明電極に重なり、前記薄膜トランジスタと電気的に接続される、表示装置。
PCT/JP2013/074530 2012-09-14 2013-09-11 アクティブマトリクス基板、表示パネル及び表示装置 WO2014042187A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-203585 2012-09-14
JP2012203585 2012-09-14

Publications (1)

Publication Number Publication Date
WO2014042187A1 true WO2014042187A1 (ja) 2014-03-20

Family

ID=50278297

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/074530 WO2014042187A1 (ja) 2012-09-14 2013-09-11 アクティブマトリクス基板、表示パネル及び表示装置

Country Status (1)

Country Link
WO (1) WO2014042187A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267128A (ja) * 1999-03-17 2000-09-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2001033818A (ja) * 1999-07-21 2001-02-09 Sharp Corp 液晶表示装置
JP2009122256A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2011091388A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置の作製方法
JP2011135059A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 絶縁ゲート型トランジスタ
WO2012011217A1 (ja) * 2010-07-21 2012-01-26 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル
WO2012032749A1 (ja) * 2010-09-09 2012-03-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
WO2013008359A1 (ja) * 2011-07-13 2013-01-17 パナソニック株式会社 液晶表示装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267128A (ja) * 1999-03-17 2000-09-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2001033818A (ja) * 1999-07-21 2001-02-09 Sharp Corp 液晶表示装置
JP2009122256A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2011091388A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置の作製方法
JP2011135059A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 絶縁ゲート型トランジスタ
WO2012011217A1 (ja) * 2010-07-21 2012-01-26 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル
WO2012032749A1 (ja) * 2010-09-09 2012-03-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
WO2013008359A1 (ja) * 2011-07-13 2013-01-17 パナソニック株式会社 液晶表示装置およびその製造方法

Similar Documents

Publication Publication Date Title
US10120247B2 (en) Manufacturing method for TFT substrate and TFT substrate manufactured by the manufacturing method thereof
KR101502676B1 (ko) 어레이 기판, 그 제조방법 및 디스플레이 장치
US9035302B2 (en) Active matrix including stressed capacitor insulation
KR101814315B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
US8623681B2 (en) Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel
JP2018170324A (ja) 表示装置
WO2012132953A1 (ja) 表示装置
GB2580210A (en) Display apparatus
TWI543371B (zh) 半導體裝置及其製造方法
US9502570B2 (en) Thin film transistor and manufacturing method thereof, an array substrate and a display device
US20120112181A1 (en) Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same
WO2015019857A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
JP2012128159A (ja) 液晶表示装置
JP2017116622A (ja) 液晶表示装置およびその製造方法
TW201405833A (zh) 顯示裝置及其製造方法
WO2012137711A1 (ja) 半導体装置および表示装置
WO2014080826A1 (ja) 表示装置
JP5679164B2 (ja) 液晶表示装置のアレイ基板及びその製造方法
US9589997B2 (en) Thin film transistor and image displaying apparatus
JP2019169660A (ja) 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
US9305939B2 (en) Semiconductor device with oxide layer as transparent electrode
KR101399214B1 (ko) 액정 표시 장치 및 그 제조 방법
US9196742B2 (en) Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel
US20130021553A1 (en) Liquid crystal display device and method of manufacturing the same
WO2014042187A1 (ja) アクティブマトリクス基板、表示パネル及び表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13838042

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13838042

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP