JP2012128159A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2012128159A
JP2012128159A JP2010279155A JP2010279155A JP2012128159A JP 2012128159 A JP2012128159 A JP 2012128159A JP 2010279155 A JP2010279155 A JP 2010279155A JP 2010279155 A JP2010279155 A JP 2010279155A JP 2012128159 A JP2012128159 A JP 2012128159A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
tft
video signal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010279155A
Other languages
English (en)
Other versions
JP5372900B2 (ja
Inventor
Takao Nakamura
考雄 中村
Kazuki Ishii
一樹 石井
Daisuke Muto
大祐 武藤
Hidenori Seki
英憲 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display East Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display East Inc filed Critical Japan Display East Inc
Priority to JP2010279155A priority Critical patent/JP5372900B2/ja
Priority to TW100143788A priority patent/TWI463214B/zh
Priority to US13/311,595 priority patent/US8563982B2/en
Priority to KR1020110131721A priority patent/KR101322563B1/ko
Priority to CN201110430612.0A priority patent/CN102540603B/zh
Priority to EP11193409.7A priority patent/EP2466365B1/en
Publication of JP2012128159A publication Critical patent/JP2012128159A/ja
Priority to US14/056,545 priority patent/US9170463B2/en
Application granted granted Critical
Publication of JP5372900B2 publication Critical patent/JP5372900B2/ja
Priority to US14/746,102 priority patent/US9568795B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133354Arrangements for aligning or assembling substrates

Abstract

【課題】有機パッシベーション膜の上に形成されたITOによる電極を覆う層間絶縁膜が剥離する現象を防止する。
【解決手段】
トップゲートのTFTには映像信号線と接続するためのコンタクトホール130が形成されている。TFTを覆って、無機パッシベーション膜108、有機パッシベーション膜109がこの順で形成され、その上にコモン電極110が形成され、さらにその上に層間絶縁膜111が形成されている。層間絶縁膜111にはガス抜きのためのスルーホール140が形成されている。スルーホール140の径をコンタクトホール130の径よりも大きくする。ガス抜きのためのスルーホール140から有機パッシベーション膜109からのガスを放出させ、層間絶縁膜111の剥離を防止する。
【選択図】図3

Description

本発明は表示装置に係り、特に横電界方式の液晶表示装置において、有機パッシベーション膜の上に形成された膜の剥がれを対策した液晶表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ(TFT)等を有する画素がマトリクス状に形成されたTFT基板と、TFT基板に対向して、TFT基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、TFT基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やDSC(Digital Still Camera)等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるIPS(In Plane Switching)方式が優れた特性を有している。
IPS方式も種々存在するが、例えば、コモン電極を平面ベタで形成し、その上に、絶縁膜を挟んでスリットを有する画素電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が透過率を大きくすることが出来るので、現在主流となっている。コモン電極が形成されるベースを平らにするために、有機パッシベーション膜が用いられている。しかし、有機パッシベーション膜は吸湿性が高く、外気に放置されると水分を吸収し、その後の膜形成において、加熱工程を経ると、有機パッシベーション膜に吸収されていた水分が放出され、この影響によって有機パッシベーション膜の上に形成された膜が剥離する問題を生ずる。
このような問題を対策する方法として、「特許文献1」では、映像信号線の上において、有機パッシベーション膜の上に形成された層間絶縁膜に対し、映像信号線に沿ってスルーホールを形成し、このスルーホールから有機パッシベーション膜に存在する水分を放出させる構成が記載されている。「特許文献1」ではこのスルーホールをさらにコモン電極と導通した透明電極によって覆っている。
特開2009−271103号公報
従来技術の問題を説明するために、まず、IPS液晶表示装置の断面構造について説明する。図9は液晶表示装置の表示領域10の画素部の構造を示す断面図である。なお、図9の断面図は、基本的な構造の例であり、後で示す実施例の平面図である図2等と1:1で対応するものではない。図9に示すように、本発明が対象とする液晶表示装置は、トップゲートのTFTであり、半導体層103にはpoly−Siを用いている。図9において、ガラス基板100の上にSiNからなる第1下地膜101およびSiOからなる第2下地膜102がCVD(Chemical Vapor Deposition)によって形成される。第1下地膜101および第2下地膜102の役割はガラス基板100からの不純物が半導体層103を汚染することを防止することである。
第2下地膜102の上には半導体層103が形成される。この半導体層103は第2下地膜102の上にCVDによってa−Si膜を形成し、これをレーザアニールすることによってpoly−Si膜に変換したものである。このpoly−Si膜をフォトリソグラフィによってパターニングする。
半導体膜の上にはゲート絶縁膜104が形成される。このゲート絶縁膜104はTEOS(テトラエトキシシラン)によるSiO膜である。この膜もCVDによって形成される。その上にゲート電極105が形成される。ゲート電極105は走査信号線30と同層で、同時に形成される。ゲート電極105は例えば、MoW膜によって形成される。走査線30の抵抗を小さくする必要があるときはAl合金が使用される。
ゲート電極105はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をpoly−Si層にドープして、poly−Si層にソースSあるいはドレインDを形成する。また、ゲート電極105のパターニングの際のフォトレジストを利用して、poly−Si層のチャネル層と、ソースSあるいはドレインDとの間にLDD(Lightly Doped Drain)層を形成する。
その後、ゲート電極105を覆って第1層間絶縁膜106をSiOによって形成する。第1層間絶縁膜106はゲート配線105とソース電極107を絶縁するためである。第1層間絶縁膜106の上にソース電極107が形成される。ソース電極107は、コンタクトホール130を介して画素電極112と接続する。図9においては、ソース電極107は広く形成され、TFTを覆う形となっている。一方、TFTのドレインDは、図示しない部分において映像信号線と接続している。
ソース電極107は映像信号線と同層で、同時に形成される。ソース電極107あるいは映像信号線は、抵抗を小さくするために、AlSi合金が使用される。AlSi合金はヒロックを発生したり、Alが他の層に拡散したりするので、MoWによるバリア層、およびキャップ層によってAlSiをサンドイッチする構造がとられている。または、Alを使用せず、MoWあるいはMoCrが使用される場合もある。
ソース電極107とTFTのソースSを接続するために、ゲート絶縁膜104と第1層間絶縁膜106にコンタクトホール130が形成され、TFTのソースSとソース電極107とが接続される。ソース電極107を覆って無機パッシベーション膜108が被覆され、TFT全体を保護する。無機パッシベーション膜108は第1下地膜101と同様にCVDによって形成される。
無機パッシベーション膜108を覆って有機パッシベーション膜109が形成される。有機パッシベーション膜109は感光性のアクリル樹脂で形成される。有機パッシベーション膜は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜109は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜109の膜厚は1〜4μmであるが、多くの場合は2μm程度である。
画素電極110とソース電極107との導通を取るために、無機パッシベーション膜108および有機パッシベーション膜109にコンタクトホール130が形成される。有機パッシベーション膜109として使用する感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜109にコンタクトホールを形成したあと、230℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜109が完成する。
有機パッシベーション膜109をレジストとしてドライエッチングにより無機パッシベーション膜108にコンタクトホールを形成する。こうして、ソース電極107と画素電極110を導通するためのコンタクトホール130が形成される。
このようにして形成された有機パッシベーション膜109の上面は平坦となっている。有機パッシベーション膜109の上にアモルファスITO(Indium Tin Oxide)をスパッタリングによって被着し、フォトレジストによって、パターニングした後、蓚酸でエッチングし、コモン電極110のパターニングを行う。コモン電極110はコンタクトホール130を避けて、平面ベタで形成される。その後、230℃で焼成して、ITOを多結晶化して、電気抵抗を低下させる。コモン電極110は透明電極であるITOによって形成され、厚さは例えば、77μmである。
その後、コモン電極110を覆って、第2層間絶縁膜111をCVDによって成膜する。このときのCVDの温度条件は、230℃程度であり、これは低温CVDと呼ばれる。その後、フォトリソグラフィ工程によって、層間絶縁膜111のパターニングを行う。図9においては、第2層間絶縁膜111は、コンタクトホール130の側壁は覆わない構成となっているが、第2層間絶縁膜111がコンタクトホール130の側壁を覆う場合もある。
ところで、他の膜、例えば、第1下地膜101、無機パッシベーション膜108等をCVDで形成する時は、300℃以上で行われる。一般に、CVD膜等は、高温で形成したほうが、下地膜との接着力は強くすることが出来る。しかし、第2層間絶縁膜111の下には有機パッシベーション膜109がすでに形成されているので、230℃以上の高温にすると、有機パッシベーション膜109の特性が変化するため、第2層間絶縁膜111の形成は低温CVDで行われる。低温CVDで第2層間絶縁膜111を形成することによって、他の膜、特に、コモン電極110あるいは第2層間絶縁膜111と、有機パッシベーション膜109との接着力が問題となる。
第2層間絶縁膜111の上にアモルファスITOをスパッタリングし、フォトリソグラフィ工程によって、スリット115を有する画素電極112を形成する。画素電極112はコンタクトホール113を介してソース電極107と接続する。画素電極112に信号電圧が印加されると、コモン電極110との間にスリットを介して電気力線が発生する。この電界によって液晶分子を回転させ、画素毎に液晶層の光の透過量を制御し、画像を形成する。画素電極112は透明導電膜であるITOによって形成され、膜厚は、例えば、40nmから70nm程度である。画素電極を覆って配向膜113が形成される。
液晶層300を挟んで対向基板200が配置されている。対向基板200の内側には、カラーフィルタ201が形成されている。カラーフィルタ201は画素毎に、赤、緑、青のカラーフィルタが形成されており、カラー画像が形成される。カラーフィルタ201とカラーフィルタ201の間にはブラックマトリクス202が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス202はTFTの遮光膜としての役割も有し、TFTに光電流が流れることを防止している。
カラーフィルタ201およびブラックマトリクス202を覆ってオーバーコート膜203が形成されている。カラーフィルタ201およびブラックマトリクス202の表面は凹凸となっているために、オーバーコート膜203によって表面を平らにしている。オーバーコート膜203の上には、液晶分子を初期配向させるための配向膜113が形成されている。なお、図2はIPSであるから、対向電極はTFT基板100側に形成されており、対向基板側には形成されていない。
図9に示すように、IPSでは、対向基板200の内側には導電膜が形成されていない。そうすると、対向基板200の電位が不安定になる。また、外部からの電磁ノイズが液晶層300に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板200の外側に外部導電膜210が形成される。外部導電膜210は、透明導電膜であるITOをスパッタリングすることによって形成される。
以上説明したように、有機パッシベーション膜の上に形成された第2層間絶縁膜は230℃程度の低温CVDで形成されるので、下地膜との接着力が弱い。一方、第2層間絶縁膜の下に形成されている有機パッシベーション膜は放置すると大気中の水分を吸収する。その後、有機パッシベーション膜の上に種々の膜を形成する際、有機パッシベーション膜を加熱すると、吸収された水分が放出される。この時、接着力の弱い第2層間絶縁膜が剥離するという現象を生ずる。
これを対策するために、「特許文献1」では、映像信号線に沿って、第2層間絶縁膜に細長いスルーホールを形成し、このスルーホールから有機パッシベーション膜に吸収されている水分を逃がす構成が記載されている。「特許文献1」では、さらに、このスルーホールをITO膜で覆い、このITO膜をコモン電極と導通させることによって、シールド効果を持たせている。
しかし、「特許文献1」の構成は次のような問題が存在する。すなわち、第2層間絶縁膜は低温CVDで形成されているので、膜構造が高温CVDの場合に比較して緻密ではないので、映像信号線に沿ってエッチングしてコンタクトホールを形成しようとすると、エッチングレートが不安定なために、スルーホールの幅が安定せず、画素電極にまで達してしまう危険が大きい。スルーホールが画素電極に達すると、この部分における電界の乱れが生じて液晶分子を適正に制御できなくなり、光漏れ等を生ずる。さらに、スルーホールを、コモン電極と導通したITO膜によって覆うと、画素電極とコモン電極とが導通してしまい、その画素は不良になってしまう。
「特許文献1」の他の問題は、映像信号線に沿って形成したスルーホールをITOによって覆うことによって、せっかく第2層間絶縁膜に形成されたスルーホールの効果を小さくしていることである。つまり、第2層間絶縁膜の上にさらにITOによる画素電極を形成するときも、ITOの抵抗を小さくするために230℃でアニールされ。また、かつ、配向膜もイミド化のために焼成される。したがって、これらの膜を形成する際にも有機パッシベーション膜に吸収された水分が放出されることになるので、第2層間絶縁膜に形成されたスルーホールからは効率よく水分を放出させる必要がある。
本発明は以上の課題を解決するものであり、プロセス裕度を減少させること無く、かつ、画質を劣化させること無く、第2層間絶縁膜の膜剥がれを防止することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。すなわち、IPS方式の液晶表示装置であって、スイッチング素子としてトップゲートのTFTを用いる。TFTは半導体層としてpoly−Siを使用する。TFTを覆って、無機パッシベーション膜と有機パッシベーション膜が形成され、有機パッシベーション膜の上にコモン電極が形成され、コモン電極の上に層間絶縁膜が形成され、その上にスリットを有する画素電極が形成されている。
映像信号線はTFTの付近において幅が広くなっており、この部分でコンタクトホールによって映像信号線とTFTのドレイン部あるいはソース部と導通をとる。映像信号線が幅広になった部分において、コモン電極の上に形成された層間絶縁膜にスルーホールを形成し、有機パッシベーション膜で発生するガスを放出させる。ガス抜きのためのスルーホールは、映像信号線が幅広になった部分に形成されているので、エッチングによるスルーホールの径にばらつきが生じても、液晶分子の駆動に対して影響を与えることは無い。また、ガス抜きのためのスルーホールの径は映像信号線とソース部あるいはドレイン部と導通をとるためのコンタクトホールの径よりも大きい。また、ガス抜きのためのスルーホールはITO等の導電膜によって覆われていない。したがって、有機パッシベーション膜からのガスを効率的に外部に放出させることが出来る。
上記構成は、画素電極が有機パッシベーション膜の上に形成され、その上に層間絶縁膜が形成され、その上にスリットを有するコモン電極が形成されているタイプのIPSについても適用することが出来る。
また、層間絶縁膜におけるガス抜きのためのスルーホールは、表示領域周辺に形成された周辺回路を覆う層間絶縁膜に形成してもよい。さらに、TFT基板の端子部付近に形成された、TEG(Testing Elemet Group)パターンあるいは目合わせマークが形成された部分を覆う層間絶縁膜に形成することも出来る。
本発明によれば、層間絶縁膜の膜剥がれを防止することが出来るので、液晶表示装置の製造歩留まりを向上させることが出来る。
液晶表示装置の平面図である。 実施例1の画素部の平面図である。 図2のA−A断面図である。 実施例2の断面図である TEGパターン部に本発明を適用した例の平面図である。 図5のB−B断面図である。 目合わせマーク部に本発明を適用した例の平面図である。 図7のC−C断面図である。 トップゲートタイプのTFTを有する液晶表示装置の表示領域の断面図である。
以下に実施例を用いて本発明の内容を詳細に説明する。
図1は、本発明が適用される製品の例である、携帯電話等に使用される小型の液晶表示装置の平面図である。図1において、TFT基板100の上に対向基板200が配置されている。TFT基板100と対向基板200の間に図示しない液晶層が挟持されている。TFT基板100と対向基板200とは額縁部に形成されたシール材20によって接着している。図1においては、液晶は滴下方式によって封入されるので、封入孔は形成されていない。
TFT基板100は対向基板200よりも大きく形成されており、TFT基板100が対向基板200よりも大きくなっている部分には、液晶セル1に電源、映像信号、走査信号等を供給するための端子部150が形成され、さらにその外側には、回路の特性を検査するためのTEG(Testing Elemet Group)あるいは製造工程において、上基板と下基板を目合わせするための目合わせマークが形成されている。
図2は図1に示す表示領域10の画素部の一部の構造を示す平面図である。図2において、スリット115を有する画素電極112は映像信号線40と走査線30とで囲まれた領域に形成されている。画素電極112の下方には、図示しない第2層間絶縁膜を介して図示しないコモン電極が形成されている。画素電極112には映像信号線40からTFTを介して映像信号が供給される。
図2において、映像信号線40から画素電極112までは第1TFTと第2TFTの2個のTFTが直列に存在している。図2において、映像信号線40の幅が広くなった部分に半導体層103と映像信号線40とを接続するためのコンタクトホール130が形成されている。半導体層103は走査線30を超えて延在し、屈曲して再び走査線30を超えて画素電極112と接続する。
半導体層103は、ゲート電極としての役割を有する走査線30の下がチャンネル部となっており、走査線30の両脇がドレイン部あるいはソース部となっている。図2において、便宜上、TFTにおいて映像信号線40に近い側をドレイン部とよび画素電極112に近い方をソース部という。したがって、第1TFTにおいて、映像信号線40と接続する側がドレイン部であり、第2TFTと接続する側がソース部であり、第2TFTにおいて、第1TFTと接続する側がドレイン部であり、画素電極112と接続する側がソース部である。
図2において、走査線30がゲート電極を兼ねており、走査線30の下に半導体層103のチャンネル部が形成されている。これによって、図2においては、映像信号線40から画素電極112までに、2個のTFTが存在することになる。図2において、映像信号線40と半導体層103とのコンタクト部と重複して、コンタクトホール130よりも面積が大きい、スルーホール140が形成されている。このスルーホール140は図2では図示しない有機パッシベーション膜109からのガスを抜くためである。
以上で説明したTFT基板100に形成された映像信号線40、走査線30、スルーホール140、コンタクトホール130、TFTのチャンネル部等を覆って、対向基板200には図2に示す領域にブラックマトリクスが形成されている。
図3は図2のA−A断面図である。第1下地膜および第2下地膜の上に半導体層103が形成されている。半導体層103を覆ってゲート絶縁膜104、第1層間絶縁膜106が形成され、その上に映像信号線40が形成されている。映像信号線40はゲート絶縁膜104および第1層間絶縁膜106に形成されたコンタクトホール130を介して半導体層103と接続している。映像信号線40あるいは第1層間絶縁膜106を覆って無機パッシベーション膜108が形成され、その上に有機パッシベーション膜109が形成されている。
有機パッシベーション膜109の上にはコモン電極110が形成され、コモン電極110の上には第2層間絶縁膜111が形成されている。第2層間絶縁膜111はコモン電極110と画素電極112を絶縁するものであるが、映像信号線40上には画素電極112は無い。本発明では、この部分の第2層間絶縁膜111にスルーホール140を形成し、有機パッシベーション膜109が吸収した水分等を容易に放出できるようにしている。なお、図3においては、配向膜の記載を省略している。
図2、図3に示すように、スルーホール140の径はコンタクトホール130の径よりも大きい。有機パッシベーション膜109が吸収していたガスをより効果的に放出できるようにするためである。コンタクトホール130が形成された部分は凹部となっているので、第2層間絶縁膜111の膜剥がれはより生じ易い。したがって、この部分にガス抜きのためのスルーホール140を形成することは効果的である。
図2に示すように、ガス抜きのためのスルーホール140が形成された部分は、映像信号線40が幅広くなっており、これが遮光電極135を兼用している。したがって、仮に、ガス抜きのためのスルーホール140の影響によって液晶分子の配向に乱れが生じてもこの部分において、光漏れが生ずることは無い。
ガス抜きのためのスルーホール140はエッチングによって形成される。第2層間絶縁膜111は低温CVDで形成されているので、エッチングによる寸法制御が高温CVDで形成された膜よりも難しい。しかし、図2に示すように、ガス抜きのためのスルーホール140の下には、広い面積の遮光電極135が形成されているので、ガス抜きのためのスルーホール140の寸法にばらつきが生じても光漏れを生ずることは無い。
さらに、図2において、ガス抜きのためのスルーホール140は走査線30に極めて近く形成されている。対向基板200において、走査線30に対応する部分にはブラックマトリクス202が形成されているので、仮に、ガス抜きのためのスルーホール140による光漏れが生じたとしても、ブラックマトリクス202によって遮光することも出来る。
以上のように、本発明によれば、走査線30近傍で、かつ、映像信号線40が幅広になった部分にガス抜きのためのスルーホール140が形成されているので、第2層間絶縁膜111の膜剥がれを防止することが出来る。また、映像信号線40が幅広になった部分が遮光電極135を兼用するので、ガス抜きのためのスルーホール140を形成したことによる光漏れ等の副作用も防止することが出来る。
なお、本発明においては、第2層間絶縁膜111に形成されたガス抜きのためのスルーホール140はITOによって覆われてはいない。したがって、有機パッシベーション膜からの放出されるガスをより効果的に外部に放出することが出来る。
図1における表示領域10の上方で斜線を施した部分である上部配線回路160には、保護配線回路あるいは駆動回路の1部が形成されている。これらの保護回路等は、TFTを有している。TFTを覆って、無機パッシベーション膜108、有機パッシベーション膜109が形成され、その上にコモン電極110が形成され、これを覆って第2層間絶縁膜111が形成されている。第2層間絶縁膜111の接着力が問題になることは実施例1で説明した表示領域10と同じである。
図4は、保護回路等が形成された領域における断面図である。図4はTFTを含む断面図である。図4は図9で説明したのと同様であるので、詳細な説明は省略する。図4において、半導体層103を覆うゲート絶縁膜104および第1層間絶縁膜106に形成されたコンタクトホール130を介してソース電極107あるいはドレイン電極が接続している。ソース電極107あるいはドレイン電極は映像信号線40と同層で形成された配線である。ソース電極107あるいはドレイン電極を覆って無機パッシベーション膜108が形成され、その上に有機パッシベーション膜109が形成されている。
無機パッシベーション膜108の上には、ITOによってコモン電極110と同時に形成された電極が存在している。この電極はコモン電極110と導通しているので、以後、この電極もコモン電極110と呼ぶ。このコモン電極110は、図9におけるような、液晶分子を駆動させるものではなく、単なる接続線かシールド電極としての役割を持っている。コモン電極110を覆って第2層間絶縁膜111が形成されている。TFT付近にはコンタクトホール130が形成され、この部分において、第2層間絶縁膜111の接着力が特に弱いので、対応する部分の第2層間絶縁膜111に有機パッシベーション膜109から放出されるガスを放出するためのスルーホール140を形成している。
図4に形成されるガス抜きのためのスルーホール140は表示領域10外に形成されるので、ガス抜きのためのスルーホール140の寸法が多少ばらついても光漏れ等の問題は生じない。したがって、表示領域10内よりも比較的大きく形成することが出来、第2層間絶縁膜111の膜剥がれをより確実に防止することが出来る。
なお、本実施例においても、第2層間絶縁膜111に形成されたガス抜きのためのスルーホール140はITOによって覆われてはいない。したがって、有機パッシベーション膜からの放出されるガスをより効果的に外部に放出することが出来る。
本発明が対象とする液晶表示装置におけるTFTはpoly−Siで形成されており、液晶表示パネル内に駆動回路を内蔵することが出来る。駆動回路を液晶表示パネル内に作りこむ場合、回路の特性変動を工程中においてチェックをする必要がある。このために、図1に示すように、端子部150のさらに外側にTEG170を形成する。このTEG170によってTFT等の特性をチェックする。したがって、TEG170においても、表示領域10、あるいは、駆動回路部分と同様な構造を形成しておく必要がある。
TEG170においても、有機パッシベーション膜109の上にITOによって形成されたコモン電極110が存在し、その上に第2層間絶縁膜111が存在することは表示領域10等と同様である。TEG170の例である図5において、端子1501と端子1502の間にコモン電極110によって形成された抵抗値を測定するために、長い抵抗が形成されている。この長い抵抗の上には、図示しない第2層間絶縁膜111が形成されている。コモン電極110は、有機パッシベーション膜109の上に形成されているので、有機パッシベーション膜109から水分が放出されると第2層間絶縁膜111が剥離して、TEG170としての役割を果たせなくなる。本実施例では、図5に示すように、矩形上のガス抜きのためのスルーホール140を多数形成することによって、有機パッシベーション膜109からガスを放出しやすくして、第2層間絶縁膜111の剥離を防止している。
図6は図5のB−B断面図である。図6において、第1下地膜、第2下地膜は省略されている。図6に下から半導体層103、ゲート絶縁膜104、第1層間絶縁膜106、無機パッシベーション膜108、有機パッシベーション膜109が積層され、有機パッシベーション膜109の上にコモン電極110が形成されている。コモン電極110の上には第2層間絶縁膜111が形成されているが、第2層間絶縁膜111にはガス抜きのためのスルーホール140が形成され、有機パッシベーション膜109からの水分等を放出しやすくすることによって、第2層間絶縁膜111の剥離を防止している。
液晶表示装置は、多数のTFT基板100が形成されたマザーTFT基板および多数の対向基板200が形成されたマザー対向基板を貼り付けてマザー基板とし、その後、スクライビング等によって個々の液晶表示パネルに分離することが行われている。マザーTFT基板とマザー対向基板をシール材を介して接着する際に、目合わせマーク180が必要である。
図7は目合わせマーク180の例である。図7において、目合わせマーク180は、正方形のユニットの組み合わせで形成されている。目合わせマーク180のユニットの1部には、矩形状のガス抜きのためのスルーホール140が形成されている。このスルーホールは第2層間絶縁膜111に形成されている。このガス抜きのためのスルーホール140によって、有機パッシベーション膜109に吸収された水分等の放出を容易にして、第2層間絶縁膜111の剥離を防止している。
図8は、図7におけるC−C断面である。図8は、半導体層103が無い他は図6に記載したと同様な構成なので、説明は省略する。なお、図6あるいは、図8は、断面の例であり、図6において半導体層103が常に存在し、図8において半導体層103が常に存在しないというわけではない。
以上のように、液晶表示パネルにおける液晶が封止された領域外にも有機パッシベーション膜109および第2層間絶縁膜111が形成されている場合は、この部分の第2層間絶縁膜111にもガス抜きのためのスルーホール140を形成することによって、TEG170あるいは目合わせマーク180としての役割を確実に果たさせることが出来る。なお、図1に示すTEG170あるいは目合わせマーク180は、液晶表示装置が完成した後は必要なくなるので、この部分をスクライブを行うときに除去する場合も多い。
なお、本実施例においても、第2層間絶縁膜111に形成されたガス抜きのためのスルーホール140はITOによって覆われてはいない。したがって、有機パッシベーション膜からの放出されるガスをより効果的に外部に放出することが出来る。
以上の例では、有機パッシベーション膜109の上にコモン電極110を形成し、その上に第2層間絶縁膜111を介して、スリット115を有する画素電極112が形成されているタイプのIPSについて説明した。しかし、本発明は、有機パッシベーション膜109の上に画素電極112を形成し、その上に第2層間絶縁膜111を介して、スリット115を有するコモン電極を配置するタイプのIPSについても全く同様にして適用することが出来る。
10…表示領域、 20…シール材、 30…走査信号線、 31…走査信号線引出し線、 40…映像信号線、 100…TFT基板、 101…第1下地膜、 102…第2下地膜、 103…半導体層、 104…ゲート絶縁膜、 105…ゲート電極、 106…第1層間絶縁膜、 107…ソース電極、 108…無機パッシベーション膜、 109…有機パッシベーション膜、 110…コモン電極、 111…第2層間絶縁膜、 112…画素電極、 113…配向膜、 115…スリット、 130…コンタクトホール、 135…遮光電極、 150…端子部、 140…スルーホール、 160…上部周辺回路、 170…TEG、 180…目合わせマーク、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 210…外部導電膜、 300…液晶層、 301…液晶分子、 S…ソース部、 D…ドレイン部。

Claims (8)

  1. 第1の方向に延在して第2の方向に配列する走査線と第2の方向に延在して第1の方向に配列した映像信号線とで囲まれた領域に画素電極が形成され、前記画素電極がTFTを介して前記映像信号線から映像信号が供給される液晶表示装置であって、
    前記TFTはチャンネル部と前記映像信号線側に形成されたドレイン部と前記画素電極側に形成されたソース部を有する半導体層と、前記半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上でかつ前記チャネル部の上方に形成されたゲート電極と、前記ゲート電極を覆う第1の層間絶縁膜によって形成され、
    前記映像信号線は前記第1の層間絶縁膜の上に配置し、
    前記映像信号線を覆って無機パッシベーション膜と有機パッシベーション膜がこの順で形成され、前記有機パッシベーション膜の上にコモン電極が形成され、前記コモン電極の上に第2の層間絶縁膜が形成され、前記第2の層間絶縁膜の上に前記画素電極が形成され、前記画素電極はスリットを有し、
    前記映像信号線は前記TFTの前記ドレイン部と接続する部分は幅が広く形成され、前記映像信号線は前記幅が広くなった部分において、コンタクトホールを介して前記ドレイン部と接続し、
    前記映像信号線の幅が広くなった部分において、前記第2の層間絶縁膜にスルーホールが形成され、前記スルーホールの径は、前記コンタクトホールの径よりも大きいことを特徴とする液晶表示装置。
  2. 前記TFTは、前記映像信号線と接続するドレイン部を有する第1TFTと、前記第1TFTと接続し、ソース部が画素電極と接続する第2TFTから構成され、前記第1TFTと前記第2TFTのゲート電極は前記走査線が兼ねていることを特徴とする請求項1に記載の液晶表示装置。
  3. 第1の方向に延在して第2の方向に配列する走査線と第2の方向に延在して第1の方向に配列した映像信号線とで囲まれた領域に画素電極が形成され、前記画素電極がTFTを介して前記映像信号線から映像信号が供給される液晶表示装置であって、
    前記TFTはチャンネル部と前記映像信号線側に形成されたドレイン部と前記画素電極側に形成されたソース部を有する半導体層と、前記半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上でかつ前記チャネル部の上方に形成されたゲート電極と、前記ゲート電極を覆う第1の層間絶縁膜によって形成され、
    前記映像信号線は前記第1の層間絶縁膜の上に配置し、
    前記映像信号線を覆って無機パッシベーション膜と有機パッシベーション膜がこの順で形成され、前記有機パッシベーション膜の上に画素電極が形成され、前記画素電極の上に第2の層間絶縁膜が形成され、前記第2の層間絶縁膜の上にコモン電極が形成され、前記コモン電極はスリットを有し、
    前記映像信号線は前記TFTの前記ドレイン部と接続する部分は幅が広く形成され、前記映像信号線は前記幅が広くなった部分において、コンタクトホールを介して前記ドレイン部と接続し、
    前記映像信号線の幅が広くなった部分において、前記第2の層間絶縁膜にスルーホールが形成され、前記スルーホールの径は、前記コンタクトホールの径よりも大きいことを特徴とする液晶表示装置。
  4. 前記TFTは、前記映像信号線と接続するドレイン部を有する第1TFTと、前記第1TFTと接続し、ソース部が画素電極と接続する第2TFTから構成され、前記第1TFTと前記第2TFTのゲート電極は前記走査線が兼ねていることを特徴とする請求項3に記載の液晶表示装置。
  5. 表示領域と周辺回路部を有する液晶表示装置であって、
    前記周辺回路部は、チャンネル部とソース部とドレイン部を有する半導体層と、前記半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上でかつ前記チャネル部の上方に形成されたゲート電極と、前記ゲート電極を覆う第1の層間絶縁膜によって形成されたTFTを有し、
    前記第1の層間絶縁膜の上に金属による配線が形成され、前記金属による配線は前記第1の層間絶縁膜およびゲート絶縁膜に形成されたコンタクトホールを介して前記ドレイン部または前記ソース部と接続し、
    前記金属による配線を覆って無機パッシベーション膜と有機パッシベーション膜がこの順で形成され、
    前記有機パッシベーション膜の上にITOからなる配線が形成され、前記ITOからなる配線の上に第2の層間絶縁膜が形成され、前記第2の層間絶縁膜にはスルーホールが形成され、前記スルーホールの径は、前記コンタクトホールの径よりも大きいことを特徴とする液晶表示装置。
  6. TFT基板と対向基板とが対向して接着し、内部に液晶層が形成され、前記TFT基板の前記対向電極と対向していない部分には端子部とTEG(Testing Elemet Group)が形成された液晶表示装置であって、
    前記TEGにおいては、TFT基板の上に半導体層、ゲート絶縁膜、第1の層間絶縁膜、無機パッシベーション膜、有機パッシベーション膜がこの順で積層され、
    前記有機パッシベーション膜の上には、ITOで形成された電極が形成され、前記ITOで形成された電極の上に第2の層間絶縁膜が形成され、前記第2の層間絶縁膜には、前記TEGが形成されている領域において、スルーホールが形成されていることを特徴とする液晶表示装置。
  7. TFT基板と対向基板とが対向して接着し、内部に液晶層が形成され、前記TFT基板の前記対向電極と対向していない部分には端子部と目合わせマークが形成された液晶表示装置であって、
    前記目合わせマークにおいては、TFT基板の上にゲート絶縁膜、第1の層間絶縁膜、無機パッシベーション膜、有機パッシベーション膜がこの順で積層され、
    前記有機パッシベーション膜の上には、ITOで形成された電極が形成され、前記ITOで形成された電極の上に第2の層間絶縁膜が形成され、前記第2の層間絶縁膜には、前記目合わせマークが形成されている領域において、スルーホールが形成されていることを特徴とする液晶表示装置。
  8. 前記第2の層間絶縁膜に形成された前記スルーホールはITOによって覆われていないことを特徴とする請求項1乃至7のいずれか1項に記載の液晶表示装置。
JP2010279155A 2010-12-15 2010-12-15 液晶表示装置 Active JP5372900B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2010279155A JP5372900B2 (ja) 2010-12-15 2010-12-15 液晶表示装置
TW100143788A TWI463214B (zh) 2010-12-15 2011-11-29 Liquid crystal display device
US13/311,595 US8563982B2 (en) 2010-12-15 2011-12-06 Liquid crystal display device
KR1020110131721A KR101322563B1 (ko) 2010-12-15 2011-12-09 액정 표시 장치
CN201110430612.0A CN102540603B (zh) 2010-12-15 2011-12-14 液晶显示装置
EP11193409.7A EP2466365B1 (en) 2010-12-15 2011-12-14 Liquid crystal display device
US14/056,545 US9170463B2 (en) 2010-12-15 2013-10-17 Liquid crystal display device
US14/746,102 US9568795B2 (en) 2010-12-15 2015-07-07 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010279155A JP5372900B2 (ja) 2010-12-15 2010-12-15 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013192903A Division JP5714676B2 (ja) 2013-09-18 2013-09-18 液晶表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012128159A true JP2012128159A (ja) 2012-07-05
JP5372900B2 JP5372900B2 (ja) 2013-12-18

Family

ID=45491245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010279155A Active JP5372900B2 (ja) 2010-12-15 2010-12-15 液晶表示装置

Country Status (6)

Country Link
US (3) US8563982B2 (ja)
EP (1) EP2466365B1 (ja)
JP (1) JP5372900B2 (ja)
KR (1) KR101322563B1 (ja)
CN (1) CN102540603B (ja)
TW (1) TWI463214B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013412A (ja) * 2013-09-18 2014-01-23 Japan Display Inc 液晶表示装置およびその製造方法
WO2014013958A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US9298057B2 (en) 2012-07-20 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103052908A (zh) * 2011-07-13 2013-04-17 松下电器产业株式会社 液晶显示装置及其制造方法
KR101900915B1 (ko) * 2011-10-14 2018-09-27 삼성디스플레이 주식회사 표시 장치
CN103676344B (zh) * 2012-09-20 2017-03-22 上海中航光电子有限公司 一种制造平面转换ips屏幕电极的方法
US9046722B2 (en) 2012-09-20 2015-06-02 Shanghai Avic Optoelectronics Co., Ltd. Method of fabricating In-Plane Switching (IPS) screen electrode
KR102084615B1 (ko) 2013-06-14 2020-03-05 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102275519B1 (ko) 2013-12-16 2021-07-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102150033B1 (ko) 2014-01-14 2020-10-15 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102183564B1 (ko) 2014-04-23 2020-11-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102356342B1 (ko) 2015-06-08 2022-01-27 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
WO2017063444A1 (zh) 2015-10-15 2017-04-20 京东方科技集团股份有限公司 触摸屏、显示装置及其驱动方法
CN106598314B (zh) * 2015-10-15 2023-07-04 京东方科技集团股份有限公司 一种内嵌式触摸屏、显示装置及其驱动方法
CN205787504U (zh) * 2016-05-31 2016-12-07 京东方科技集团股份有限公司 一种阵列基板及显示装置
JP6885134B2 (ja) * 2017-03-24 2021-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
GB2568515A (en) * 2017-11-17 2019-05-22 Flexenable Ltd Display devices
US20200073155A1 (en) * 2018-08-31 2020-03-05 Sharp Kabushiki Kaisha Electronic component board, display panel, and method of producing them
TWI688988B (zh) * 2018-11-01 2020-03-21 友達光電股份有限公司 元件基板及其製造方法
CN110673386A (zh) * 2019-10-15 2020-01-10 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN114391183A (zh) 2020-08-06 2022-04-22 京东方科技集团股份有限公司 显示面板及显示装置
GB2619475A (en) * 2021-07-30 2023-12-06 Boe Technology Group Co Ltd Array substrate and display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121570A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置
JP2007248999A (ja) * 2006-03-17 2007-09-27 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2009271103A (ja) * 2008-04-30 2009-11-19 Hitachi Displays Ltd 液晶表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4041336B2 (ja) * 2001-06-29 2008-01-30 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Nec液晶テクノロジー株式会社 液晶表示装置の製造方法
JP3722141B2 (ja) * 2002-12-20 2005-11-30 セイコーエプソン株式会社 実装ケース入り電気光学装置及び投射型表示装置並びに実装ケース
JP2004325953A (ja) * 2003-04-25 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置
KR100675631B1 (ko) 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP2006018185A (ja) * 2004-07-05 2006-01-19 Nec Lcd Technologies Ltd 液晶表示装置
US7479655B2 (en) * 2006-01-31 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101331942B1 (ko) * 2007-05-03 2013-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2009042292A (ja) 2007-08-06 2009-02-26 Hitachi Displays Ltd 液晶表示装置
US7916247B2 (en) * 2007-08-30 2011-03-29 Seiko Epson Corporation Electro-optic device, and electronic apparatus including the same
EP2230658A4 (en) * 2008-01-09 2011-09-14 Sharp Kk DISPLAY DEVICE
JP5172508B2 (ja) * 2008-07-09 2013-03-27 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP5553513B2 (ja) * 2009-02-09 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
JP5335628B2 (ja) * 2009-09-09 2013-11-06 株式会社ジャパンディスプレイ 液晶表示装置
JP5193328B2 (ja) * 2011-03-02 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121570A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置
JP2007248999A (ja) * 2006-03-17 2007-09-27 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2009271103A (ja) * 2008-04-30 2009-11-19 Hitachi Displays Ltd 液晶表示装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11327376B2 (en) 2012-07-20 2022-05-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US11899328B2 (en) 2012-07-20 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US10852576B2 (en) 2012-07-20 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US9298057B2 (en) 2012-07-20 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US9366894B2 (en) 2012-07-20 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US10877338B2 (en) 2012-07-20 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US10018887B2 (en) 2012-07-20 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US10437091B2 (en) 2012-07-20 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US10514579B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
JP2021047423A (ja) * 2012-07-20 2021-03-25 株式会社半導体エネルギー研究所 液晶表示装置
US9097925B2 (en) 2012-07-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2014013958A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US10514580B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11137651B2 (en) 2012-07-20 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US11209710B2 (en) 2012-07-20 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11841595B2 (en) 2012-07-20 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7089004B2 (ja) 2012-07-20 2022-06-21 株式会社半導体エネルギー研究所 液晶表示装置
JP2022133294A (ja) * 2012-07-20 2022-09-13 株式会社半導体エネルギー研究所 表示装置
US11531243B2 (en) 2012-07-20 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11543718B2 (en) 2012-07-20 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7324903B2 (ja) 2012-07-20 2023-08-10 株式会社半導体エネルギー研究所 表示装置
JP2014013412A (ja) * 2013-09-18 2014-01-23 Japan Display Inc 液晶表示装置およびその製造方法
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板

Also Published As

Publication number Publication date
US20120153292A1 (en) 2012-06-21
CN102540603B (zh) 2015-06-17
EP2466365A3 (en) 2012-09-26
US20160011478A1 (en) 2016-01-14
US9568795B2 (en) 2017-02-14
TWI463214B (zh) 2014-12-01
TW201229627A (en) 2012-07-16
JP5372900B2 (ja) 2013-12-18
US9170463B2 (en) 2015-10-27
CN102540603A (zh) 2012-07-04
US8563982B2 (en) 2013-10-22
KR101322563B1 (ko) 2013-10-28
EP2466365A2 (en) 2012-06-20
KR20120067288A (ko) 2012-06-25
US20140043555A1 (en) 2014-02-13
EP2466365B1 (en) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5372900B2 (ja) 液晶表示装置
JP5335628B2 (ja) 液晶表示装置
JP5261300B2 (ja) 液晶表示装置
JP6621284B2 (ja) 表示装置
TWI574081B (zh) 液晶顯示裝置及其製造方法
US8729612B2 (en) Active matrix substrate and method for manufacturing the same
JP6340193B2 (ja) 液晶表示装置
WO2013104300A1 (zh) 阵列基板及包括该阵列基板的显示装置
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
WO2011142061A1 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置
US9703152B2 (en) Liquid crystal display device
JP2016015404A (ja) 液晶表示装置
JP5939755B2 (ja) 液晶表示装置
US20130009160A1 (en) Active matrix substrate
JP5714676B2 (ja) 液晶表示装置およびその製造方法
JP5560227B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
US20110287565A1 (en) Method for manufacturing display device
JP2013127562A (ja) 液晶表示装置及びその製造方法
JP3968954B2 (ja) 基板装置の製造方法及び電気光学装置の製造方法
WO2011125268A1 (ja) 液晶表示パネル
JP2011164199A (ja) 液晶表示装置
JP5814617B2 (ja) 液晶表示装置
JP2009251565A (ja) 液晶表示装置の製造方法
JP2013167902A (ja) 液晶表示装置の製造方法
KR20140076919A (ko) 박막 트랜지스터 어레이 기판

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Ref document number: 5372900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250