KR20120067288A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20120067288A
KR20120067288A KR1020110131721A KR20110131721A KR20120067288A KR 20120067288 A KR20120067288 A KR 20120067288A KR 1020110131721 A KR1020110131721 A KR 1020110131721A KR 20110131721 A KR20110131721 A KR 20110131721A KR 20120067288 A KR20120067288 A KR 20120067288A
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
tft
electrode
signal line
Prior art date
Application number
KR1020110131721A
Other languages
English (en)
Other versions
KR101322563B1 (ko
Inventor
다까오 나까무라
가즈끼 이시이
다이스께 무또우
히데노리 세끼
Original Assignee
가부시키가이샤 재팬 디스프레이 이스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 이스트 filed Critical 가부시키가이샤 재팬 디스프레이 이스트
Publication of KR20120067288A publication Critical patent/KR20120067288A/ko
Application granted granted Critical
Publication of KR101322563B1 publication Critical patent/KR101322563B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates

Abstract

본 발명은, 유기 패시베이션막 위에 형성된 ITO에 의한 전극을 덮는 층간 절연막이 박리되는 현상을 방지한다.
톱 게이트의 TFT에는 영상 신호선과 접속하기 위한 콘택트 홀(130)이 형성되어 있다. TFT를 덮어서 무기 패시베이션막(108), 유기 패시베이션막(109)이 이 순서대로 형성되고, 그 위에 커먼 전극(110)이 형성되고, 그 위에 층간 절연막(111)이 형성되어 있다. 층간 절연막(111)에는 가스 배출을 위한 스루홀(140)이 형성되어 있다. 스루홀(140)의 직경을 콘택트 홀(130)의 직경보다 크게 한다. 가스 배출을 위한 스루홀(140)로부터 유기 패시베이션막(109)으로부터의 가스를 방출시켜, 층간 절연막(111)의 박리를 방지한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이며, 특히 횡전계 방식의 액정 표시 장치에 있어서 유기 패시베이션막 위에 형성된 막의 박리를 해결하기 위한 액정 표시 장치에 관한 것이다.
액정 표시 장치에서는 화소 전극 및 박막 트랜지스터(TFT) 등을 갖는 화소가 매트릭스 형상으로 형성된 TFT 기판과, TFT 기판에 대향하며, TFT 기판의 화소 전극과 대응하는 장소에 컬러 필터 등이 형성된 대향 기판이 배치되고, TFT 기판과 대향 기판 사이에 액정이 끼움 지지되어 있다. 또한, 액정 분자에 의한 광의 투과율을 화소마다 제어함으로써 화상을 형성하고 있다.
액정 표시 장치는 편평하고 경량이기 때문에, 다양한 분야로 용도가 확대되고 있다. 휴대 전화나 DSC(Digital Still Camera) 등에는, 소형의 액정 표시 장치가 널리 사용되고 있다. 액정 표시 장치에서는 시야각 특성이 문제이다. 시야각 특성은, 화면을 정면으로부터 본 경우와 경사 방향으로부터 본 경우에 휘도가 변화되거나 색도가 변화되는 현상이다. 시야각 특성은, 액정 분자를 수평 방향의 전계에 의해 동작시키는 IPS(In Plane Switching) 방식이 우수한 특성을 갖고 있다.
IPS 방식도 다양하게 존재하지만, 예를 들어 커먼 전극을 메워진 평면 형태로 형성하고, 그 위에 절연막을 끼워서 슬릿을 갖는 화소 전극을 배치하고, 화소 전극과 커먼 전극의 사이에 발생하는 전계에 의해 액정 분자를 회전시키는 방식이 투과율을 크게 할 수 있기 때문에, 현재 주류를 이루고 있다. 커먼 전극이 형성되는 베이스를 평평하게 하기 위해, 유기 패시베이션막이 사용되고 있다. 그러나, 유기 패시베이션 막은 흡습성이 높고, 외기에 방치되면 수분을 흡수하고, 그 후의 막 형성에 있어서 가열 공정을 거치면, 유기 패시베이션막에 흡수되어 있었던 수분이 방출되고, 이 영향에 의해 유기 패시베이션막 위에 형성된 막이 박리된다는 문제가 발생한다.
이러한 문제를 해결하는 방법으로서, 「특허문헌 1」에서는 영상 신호선 위에 있어서 유기 패시베이션막 위에 형성된 층간 절연막에 대하여 영상 신호선을 따라 스루홀을 형성하고, 이 스루홀로부터 유기 패시베이션막에 존재하는 수분을 방출시키는 구성이 기재되어 있다. 「특허문헌 1」에서는 이 스루홀을 커먼 전극과 도통한 투명 전극에 의해 덮고 있다.
일본 특허 공개 제 2009-271103호 공보
종래 기술의 문제를 설명하기 위해, 우선 IPS 액정 표시 장치의 단면 구조에 대하여 설명한다. 도 9는 액정 표시 장치의 표시 영역(10)의 화소부의 구조를 도시하는 단면도이다. 또한, 도 9의 단면도는 기본적인 구조의 예이며, 나중에 도시하는 실시예의 평면도인 도 2 등과 1:1로 대응하는 것은 아니다. 도 9에 도시한 바와 같이, 본 발명이 대상으로 하는 액정 표시 장치는 톱 게이트의 TFT이며, 반도체층(103)에는 poly-Si를 사용하고 있다. 도 9에 있어서, 유리 기판(100) 위에 SiN으로 이루어지는 제1 하지막(101) 및 SiO2로 이루어지는 제2 하지막(102)이 CVD(Chemical Vapor Deposition)에 의해 형성된다. 제1 하지막(101) 및 제2 하지막(102)의 역할은 유리 기판(100)으로부터의 불순물이 반도체층(103)을 오염시키는 것을 방지하는 것이다.
제2 하지막(102) 위에는 반도체층(103)이 형성된다. 이 반도체층(103)은 제2 하지막(102) 위에 CVD에 의해 a-Si막을 형성하고, 이것을 레이저 어닐함으로써 poly-Si막으로 변환한 것이다. 이 poly-Si막을 포토리소그래피에 의해 패터닝한다.
반도체막 위에는 게이트 절연막(104)이 형성된다. 이 게이트 절연막(104)은 TEOS(테트라에톡시실란)에 의한 SiO2막이다. 이 막도 CVD에 의해 형성된다. 그 위에 게이트 전극(105)이 형성된다. 게이트 전극(105)은 주사 신호선(30)과 동일한 층에서 동시에 형성된다. 게이트 전극(105)은, 예를 들어 MoW막에 의해 형성된다. 주사선(30)의 저항을 작게 할 필요가 있을 때에는 Al 합금이 사용된다.
게이트 전극(105)은 포토리소그래피에 의해 패터닝되지만, 이 패터닝 시에 이온 임플랜테이션에 의해 인 또는 붕소 등의 불순물을 poly-Si층에 도프하여, poly-Si층에 소스(S) 또는 드레인(D)을 형성한다. 또한, 게이트 전극(105)의 패터닝 시의 포토레지스트를 이용하여 poly-Si층의 채널층과 소스(S) 또는 드레인(D) 사이에 LDD(Lightly Doped Drain)층을 형성한다.
그 후, 게이트 전극(105)을 덮어서 제1 층간 절연막(106)을 SiO2에 의해 형성한다. 제1 층간 절연막(106)은 게이트 배선(105)과 소스 전극(107)을 절연하기 때문이다. 제1 층간 절연막(106) 위에 소스 전극(107)이 형성된다. 소스 전극(107)은, 콘택트 홀(130)을 통해 화소 전극(112)과 접속한다. 도 9에 있어서는 소스 전극(107)이 넓게 형성되고, TFT를 덮는 형태가 되어 있다. 한편, TFT의 드레인(D)은, 도시하지 않은 부분에서 영상 신호선과 접속하고 있다.
소스 전극(107)은 영상 신호선과 동일한 층에서 동시에 형성된다. 소스 전극(107) 또는 영상 신호선은, 저항을 작게 하기 위해 AlSi 합금이 사용된다. AlSi 합금은 힐록을 발생하거나 Al이 다른 층에 확산되기 때문에, MoW에 의한 배리어층 및 캡층에 의해 AlSi를 샌드위치하는 구조가 취해지고 있다. 또는, Al을 사용하지 않고, MoW 또는 MoCr이 사용되는 경우도 있다.
소스 전극(107)과 TFT의 소스(S)를 접속하기 위해 게이트 절연막(104)과 제1 층간 절연막(106)에 콘택트 홀(130)이 형성되고, TFT의 소스(S)와 소스 전극(107)이 접속된다. 소스 전극(107)을 덮어서 무기 패시베이션막(108)이 피복되어, TFT 전체를 보호한다. 무기 패시베이션막(108)은 제1 하지막(101)과 마찬가지로 CVD에 의해 형성된다.
무기 패시베이션막(108)을 덮어서 유기 패시베이션막(109)이 형성된다. 유기 패시베이션막(109)은 감광성의 아크릴 수지로 형성된다. 유기 패시베이션막은, 아크릴 수지 이외에 실리콘 수지, 에폭시 수지, 폴리이미드 수지 등으로도 형성할 수 있다. 유기 패시베이션막(109)은 평탄화막으로서의 역할을 갖고 있기 때문에, 두껍게 형성된다. 유기 패시베이션막(109)의 막 두께는 1 내지 4㎛이지만, 대부분의 경우에는 2㎛ 정도이다.
화소 전극(110)과 소스 전극(107)의 도통을 취하기 위해, 무기 패시베이션막(108) 및 유기 패시베이션막(109)에 콘택트 홀(130)이 형성된다. 유기 패시베이션막(109)으로서 사용하는 감광성의 수지를 도포 부착한 후, 이 수지를 노광하면, 광이 닿은 부분만이 특정한 현상액에 용해된다. 즉, 감광성 수지를 사용함으로써, 포토레지스트의 형성을 생략할 수 있다. 유기 패시베이션막(109)에 콘택트 홀을 형성한 후, 230℃ 정도에서 유기 패시베이션막을 소성함으로써 유기 패시베이션막(109)이 완성된다.
유기 패시베이션막(109)을 레지스트로서 건식 에칭에 의해 무기 패시베이션막(108)에 콘택트 홀을 형성한다. 이렇게 하여 소스 전극(107)과 화소 전극(110)을 도통하기 위한 콘택트 홀(130)이 형성된다.
이와 같이 하여 형성된 유기 패시베이션막(109)의 상면은 평탄해져 있다. 유기 패시베이션막(109) 위에 아몰퍼스 ITO(Indium Tin Oxide)를 스퍼터링에 의해 피착하고, 포토레지스트에 의해 패터닝한 후, 옥살산으로 에칭하여, 커먼 전극(110)의 패터닝을 행한다. 커먼 전극(110)은 콘택트 홀(130)을 피하여 메워진 평면 형태로 형성된다. 그 후, 230℃에서 소성하여 ITO를 다결정화함으로써, 전기 저항을 저하시킨다. 커먼 전극(110)은 투명 전극인 ITO에 의해 형성되고, 두께는 예를 들어 77㎛이다.
그 후, 커먼 전극(110)을 덮고, 제2 층간 절연막(111)을 CVD에 의해 성막한다. 이때의 CVD의 온도 조건은 230℃ 정도이고, 이것은 저온 CVD라고 불린다. 그 후, 포토리소그래피 공정에 의해 층간 절연막(111)의 패터닝을 행한다. 도 9에 있어서는, 제2 층간 절연막(111)이 콘택트 홀(130)의 측벽은 덮지 않는 구성이 되어 있지만, 제2 층간 절연막(111)이 콘택트 홀(130)의 측벽을 덮는 경우도 있다.
그러나, 다른 막, 예를 들어 제1 하지막(101), 무기 패시베이션막(108) 등을 CVD로 형성할 때에는 300℃ 이상에서 행해진다. 일반적으로, CVD막 등은 고온에서 형성한 것이 하지막과의 접착력을 강하게 할 수 있다. 그러나, 제2 층간 절연막(111) 아래에는 유기 패시베이션막(109)이 이미 형성되어 있으므로, 230℃ 이상의 고온으로 하면 유기 패시베이션막(109)의 특성이 변화되기 때문에, 제2 층간 절연막(111)의 형성은 저온 CVD로 행해진다. 저온 CVD로 제2 층간 절연막(111)을 형성함으로써 다른 막, 특히 커먼 전극(110) 또는 제2 층간 절연막(111)과 유기 패시베이션막(109)의 접착력이 문제가 된다.
제2 층간 절연막(111) 위에 아몰퍼스 ITO를 스퍼터링하고, 포토리소그래피 공정에 의해 슬릿(115)을 갖는 화소 전극(112)을 형성한다. 화소 전극(112)은 콘택트 홀(113)을 통해 소스 전극(107)과 접속한다. 화소 전극(112)에 신호 전압이 인가되면, 커먼 전극(110)과의 사이에 슬릿을 통해 전기력선이 발생한다. 이 전계에 의해 액정 분자를 회전시키고, 화소마다 액정층의 광의 투과량을 제어하여 화상을 형성한다. 화소 전극(112)은 투명 도전막인 ITO에 의해 형성되고, 막 두께는 예를 들어 40nm 내지 70nm 정도이다. 화소 전극을 덮어서 배향막(113)이 형성된다.
액정층(300)을 끼워서 대향 기판(200)이 배치되어 있다. 대향 기판(200)의 내측에는, 컬러 필터(201)가 형성되어 있다. 컬러 필터(201)는 화소마다 적색, 녹색, 청색의 컬러 필터가 형성되어 있으며, 컬러 화상이 형성된다. 컬러 필터(201)와 컬러 필터(201) 사이에는 블랙 매트릭스(202)가 형성되어 있으며, 화상의 콘트라스트를 향상시키고 있다. 또한, 블랙 매트릭스(202)는 TFT의 차광막으로서의 역할도 갖고, TFT에 광 전류가 흐르는 것을 방지하고 있다.
컬러 필터(201) 및 블랙 매트릭스(202)를 덮어서 오버 코트막(203)이 형성되어 있다. 컬러 필터(201) 및 블랙 매트릭스(202)의 표면은 요철이 되어 있기 때문에, 오버 코트막(203)에 의해 표면을 평평하게 하고 있다. 오버 코트막(203) 위에는, 액정 분자를 초기 배향시키기 위한 배향막(113)이 형성되어 있다. 또한, 도 2는 IPS이기 때문에, 대향 전극은 TFT 기판(100)측에 형성되어 있고, 대향 기판측에는 형성되어 있지 않다.
도 9에 도시한 바와 같이, IPS에서는 대향 기판(200)의 내측에는 도전막이 형성되어 있지 않다. 따라서, 대향 기판(200)의 전위가 불안정해진다. 또한, 외부로부터의 전자 노이즈가 액정층(300)에 침입하여, 화상에 대하여 영향을 준다. 이러한 문제를 제거하기 위해, 대향 기판(200)의 외측에 외부 도전막(210)이 형성된다. 외부 도전막(210)은, 투명 도전막인 ITO를 스퍼터링함으로써 형성된다.
이상 설명한 바와 같이, 유기 패시베이션막 위에 형성된 제2 층간 절연막은 230℃ 정도의 저온 CVD로 형성되기 때문에, 하지막과의 접착력이 약하다. 한편, 제2 층간 절연막의 아래에 형성되어 있는 유기 패시베이션막은 방치하면 대기 중의 수분을 흡수한다. 그 후, 유기 패시베이션막 위에 다양한 막을 형성할 때, 유기 패시베이션 막을 가열하면 흡수된 수분이 방출된다. 이때, 접착력이 약한 제2 층간 절연막이 박리되는 현상이 발생한다.
이것을 해결하기 위해, 「특허문헌 1」에서는 영상 신호선을 따라 제2 층간 절연막에 가늘고 긴 스루홀을 형성하고, 이 스루홀로부터 유기 패시베이션막에 흡수되어 있는 수분을 방출하는 구성이 기재되어 있다. 「특허문헌 1」에서는, 이 스루홀을 ITO막으로 덮고, 이 ITO막을 커먼 전극과 도통시킴으로써 실드 효과를 갖게 하고 있다.
그러나, 「특허문헌 1」의 구성은 다음과 같은 문제가 존재한다. 즉, 제2 층간 절연막은 저온 CVD로 형성되어, 막 구조가 고온 CVD의 경우에 비해 치밀하지 않기 때문에, 영상 신호선을 따라 에칭하여 콘택트 홀을 형성하고자 하면, 에칭 레이트가 불안정하여 스루홀의 폭이 안정되지 않고, 화소 전극에까지 도달할 위험이 크다. 스루홀이 화소 전극에 달하면, 이 부분에서의 전계의 혼란이 발생하여 액정 분자를 적정하게 제어할 수 없게 되어, 광 누설 등이 발생한다. 또한, 스루홀을 커먼 전극과 도통한 ITO막에 의해 덮으면, 화소 전극과 커먼 전극이 도통하여 그 화소는 불량이 된다.
「특허문헌 1」의 다른 문제는, 영상 신호선을 따라 형성한 스루홀을 ITO에 의해 덮음으로써, 모처럼 제2 층간 절연막에 형성된 스루홀의 효과를 작게 하고 있는 것이다. 즉, 제2 층간 절연막 위에 ITO에 의한 화소 전극을 더 형성할 때에도, ITO의 저항을 작게 하기 위해 230℃에서 어닐된다. 또한, 배향막도 이미드화를 위해 소성된다. 따라서, 이들 막을 형성할 때에도 유기 패시베이션막에 흡수된 수분이 방출되게 되기 때문에, 제2 층간 절연막에 형성된 스루홀로부터는 효율적으로 수분을 방출시킬 필요가 있다.
본 발명은 이상의 과제를 해결하는 것이며, 프로세스 여유도를 감소시키지 않고, 화질을 열화시키지 않고 제2 층간 절연막의 막 박리를 방지하는 것이다.
본 발명은 상기 문제를 극복하는 것이며, 구체적인 수단은 다음과 같다. 즉, IPS 방식의 액정 표시 장치이며, 스위칭 소자로서 톱 게이트의 TFT를 사용한다. TFT는 반도체층으로서 poly-Si를 사용한다. TFT를 덮어서 무기 패시베이션막과 유기 패시베이션막이 형성되고, 유기 패시베이션막 위에 커먼 전극이 형성되고, 커먼 전극 위에 층간 절연막이 형성되고, 그 위에 슬릿을 갖는 화소 전극이 형성되어 있다.
영상 신호선은 TFT의 부근에서 폭이 넓어지고 있으며, 이 부분에서 콘택트 홀에 의해 영상 신호선과 TFT의 드레인부 또는 소스부와 도통을 취한다. 영상 신호선의 폭이 넓어진 부분에 있어서 커먼 전극 위에 형성된 층간 절연막에 스루홀을 형성하고, 유기 패시베이션막에서 발생하는 가스를 방출시킨다. 가스 배출을 위한 스루홀은 영상 신호선의 폭이 넓어진 부분에 형성되어 있기 때문에, 에칭에 의한 스루홀의 직경에 편차가 발생하여도 액정 분자의 구동에 대하여 영향을 주지 않는다. 또한, 가스 배출을 위한 스루홀의 직경은 영상 신호선과 소스부 또는 드레인부와 도통을 취하기 위한 콘택트 홀의 직경보다 크다. 또한, 가스 배출을 위한 스루홀은 ITO 등의 도전막에 의해 덮여 있지 않다. 따라서, 유기 패시베이션막으로부터의 가스를 효율적으로 외부로 방출시킬 수 있다.
상기 구성은 화소 전극이 유기 패시베이션막 위에 형성되고, 그 위에 층간 절연막이 형성되고, 그 위에 슬릿을 갖는 커먼 전극이 형성되어 있는 타입의 IPS에 대해서도 적용할 수 있다.
또한, 층간 절연막에 있어서의 가스 배출을 위한 스루홀은, 표시 영역 주변에 형성된 주변 회로를 덮는 층간 절연막에 형성하여도 좋다. 또한, TFT 기판의 단자부 부근에 형성된 TEG(Testing Elemet Group) 패턴 또는 위치 정렬 마크가 형성된 부분을 덮는 층간 절연막에 형성할 수도 있다.
본 발명에 따르면, 층간 절연막의 막 박리를 방지할 수 있기 때문에, 액정 표시 장치의 제조 수율을 향상시킬 수 있다.
도 1은 액정 표시 장치의 평면도이다.
도 2는 실시예 1의 화소부의 평면도이다.
도 3은 도 2의 A-A 단면도이다.
도 4는 실시예 2의 단면도이다.
도 5는 TEG 패턴부에 본 발명을 적용한 예의 평면도이다.
도 6은 도 5의 B-B 단면도이다.
도 7은 위치 정렬 마크부에 본 발명을 적용한 예의 평면도이다.
도 8은 도 7의 C-C 단면도이다.
도 9는 톱 게이트 타입의 TFT를 갖는 액정 표시 장치의 표시 영역의 단면도이다.
이하에 실시예를 이용하여 본 발명의 내용을 상세하게 설명한다.
[실시예 1]
도 1은, 본 발명이 적용되는 제품의 예인 휴대 전화 등에 사용되는 소형의 액정 표시 장치의 평면도이다. 도 1에 있어서, TFT 기판(100) 위에 대향 기판(200)이 배치되어 있다. TFT 기판(100)과 대향 기판(200) 사이에 도시하지 않은 액정층이 끼움 지지되어 있다. TFT 기판(100)과 대향 기판(200)은 프레임부에 형성된 시일재(20)에 의해 접착되어 있다. 도 1에 있어서는, 액정은 적하 방식에 의해 봉입되기 때문에 봉입 구멍은 형성되어 있지 않다.
TFT 기판(100)은 대향 기판(200)보다 크게 형성되어 있고, TFT 기판(100)이 대향 기판(200)보다 커져 있는 부분에는, 액정 셀(1)에 전원, 영상 신호, 주사 신호 등을 공급하기 위한 단자부(150)가 형성되고, 그 외측에는 회로의 특성을 검사하기 위한 TEG(Testing Elemet Group) 또는 제조 공정에 있어서, 상부 기판과 하부 기판을 위치 정렬하기 위한 위치 정렬 마크가 형성되어 있다.
도 2는 도 1에 도시하는 표시 영역(10)의 화소부의 일부의 구조를 도시하는 평면도이다. 도 2에 있어서, 슬릿(115)을 갖는 화소 전극(112)은 영상 신호선(40)과 주사선(30)으로 둘러싸인 영역에 형성되어 있다. 화소 전극(112)의 하측에는, 도시하지 않은 제2 층간 절연막을 통해 도시하지 않은 커먼 전극이 형성되어 있다. 화소 전극(112)에는 영상 신호선(40)으로부터 TFT를 통해 영상 신호가 공급된다.
도 2에서, 영상 신호선(40)으로부터 화소 전극(112)까지는 제1 TFT와 제2 TFT의 2개의 TFT가 직렬로 존재하고 있다. 도 2에서, 영상 신호선(40)의 폭이 넓어진 부분에 반도체층(103)과 영상 신호선(40)을 접속하기 위한 콘택트 홀(130)이 형성되어 있다. 반도체층(103)은 주사선(30)을 초과하여 연장되고, 굴곡되어 다시 주사선(30)을 초과하여 화소 전극(112)과 접속한다.
반도체층(103)은, 게이트 전극으로서의 역할을 갖는 주사선(30)의 아래가 채널부로 되어 있으며, 주사선(30)의 양 옆이 드레인부 또는 소스부로 되어 있다. 도 2에 있어서, 편의상 TFT에서 영상 신호선(40)에 가까운 측을 드레인부라고 하고, 화소 전극(112)에 가까운 쪽을 소스부라고 한다. 따라서, 제1 TFT에서 영상 신호선(40)과 접속하는 측이 드레인부이고, 제2 TFT와 접속하는 측이 소스부이고, 제2 TFT에서 제1 TFT와 접속하는 측이 드레인부이고, 화소 전극(112)과 접속하는 측이 소스부이다.
도 2에서, 주사선(30)이 게이트 전극을 겸하고 있으며, 주사선(30) 아래에 반도체층(103)의 채널부가 형성되어 있다. 이에 따라, 도 2에서는 영상 신호선(40)으로부터 화소 전극(112)까지 2개의 TFT가 존재하게 된다. 도 2에서, 영상 신호선(40)과 반도체층(103)의 콘택트부와 중복되어 콘택트 홀(130)보다 면적이 큰 스루홀(140)이 형성되어 있다. 이 스루홀(140)은 도 2에서는 도시하지 않은 유기 패시베이션막(109)으로부터의 가스를 배출하기 위해서이다.
이상에서 설명한 TFT 기판(100)에 형성된 영상 신호선(40), 주사선(30), 스루홀(140), 콘택트 홀(130), TFT의 채널부 등을 덮어서 대향 기판(200)에는 도 2에 도시하는 영역에 블랙 매트릭스가 형성되어 있다.
도 3은 도 2의 A-A 단면도이다. 제1 하지막 및 제2 하지막 위에 반도체층(103)이 형성되어 있다. 반도체층(103)을 덮어서 게이트 절연막(104), 제1 층간 절연막(106)이 형성되고, 그 위에 영상 신호선(40)이 형성되어 있다. 영상 신호선(40)은 게이트 절연막(104) 및 제1 층간 절연막(106)에 형성된 콘택트 홀(130)을 통해 반도체층(103)과 접속되어 있다. 영상 신호선(40) 또는 제1 층간 절연막(106)을 덮어서 무기 패시베이션막(108)이 형성되고, 그 위에 유기 패시베이션막(109)이 형성되어 있다.
유기 패시베이션막(109) 위에는 커먼 전극(110)이 형성되어 있으며, 커먼 전극(110) 위에는 제2 층간 절연막(111)이 형성되어 있다. 제2 층간 절연막(111)은 커먼 전극(110)과 화소 전극(112)을 절연하는 것이지만, 영상 신호선(40) 위에는 화소 전극(112)은 없다. 본 발명에서는, 이 부분의 제2 층간 절연막(111)에 스루홀(140)을 형성하여, 유기 패시베이션막(109)이 흡수된 수분 등을 용이하게 방출할 수 있도록 하고 있다. 또한, 도 3에서는 배향막의 기재를 생략하였다.
도 2, 도 3에 도시한 바와 같이, 스루홀(140)의 직경은 콘택트 홀(130)의 직경보다 크다. 유기 패시베이션막(109)이 흡수하고 있었던 가스를 더 효과적으로 방출할 수 있도록 하기 위해서이다. 콘택트 홀(130)이 형성된 부분은 오목부가 되어 있기 때문에, 제2 층간 절연막(111)의 막 박리는 보다 발생하기 쉽다. 따라서, 이 부분에 가스 배출을 위한 스루홀(140)을 형성하는 것은 효과적이다.
도 2에 도시한 바와 같이, 가스 배출을 위한 스루홀(140)이 형성된 부분은 영상 신호선(40)의 폭이 넓어져 있으며, 이것이 차광 전극(135)을 겸용하고 있다. 따라서, 가령 가스 배출을 위한 스루홀(140)의 영향에 의해 액정 분자의 배향에 혼란이 발생하여도 이 부분에 있어서 광 누설이 발생하지 않는다.
가스 배출을 위한 스루홀(140)은 에칭에 의해 형성된다. 제2 층간 절연막(111)은 저온 CVD로 형성되어 있기 때문에, 에칭에 의한 치수 제어가 고온 CVD로 형성된 막보다 어렵다. 그러나, 도 2에 도시한 바와 같이, 가스 배출을 위한 스루홀(140) 아래에는 넓은 면적의 차광 전극(135)이 형성되어 있기 때문에, 가스 배출을 위한 스루홀(140)의 치수에 편차가 발생하여도 광 누설이 발생하지 않는다.
또한, 도 2에서, 가스 배출을 위한 스루홀(140)은 주사선(30)에 매우 가까이 형성되어 있다. 대향 기판(200)에 있어서, 주사선(30)에 대응하는 부분에는 블랙 매트릭스(202)가 형성되어 있기 때문에, 가령 가스 배출을 위한 스루홀(140)에 의한 광 누설이 발생하여도 블랙 매트릭스(202)에 의해 차광할 수 있다.
이상과 같이 본 발명에 따르면, 주사선(30) 근방이며, 영상 신호선(40)의 폭이 넓어진 부분에 가스 배출을 위한 스루홀(140)이 형성되어 있기 때문에, 제2 층간 절연막(111)의 막 박리를 방지할 수 있다. 또한, 영상 신호선(40)의 폭이 넓어진 부분이 차광 전극(135)을 겸용하기 때문에, 가스 배출을 위한 스루홀(140)을 형성함에 따른 광 누설 등의 부작용도 방지할 수 있다.
또한, 본 발명에 있어서는, 제2 층간 절연막(111)에 형성된 가스 배출을 위한 스루홀(140)은 ITO에 의해 덮여 있지 않다. 따라서, 유기 패시베이션막으로부터 방출되는 가스를 더 효과적으로 외부로 방출할 수 있다.
[실시예 2]
도 1에 있어서의 표시 영역(10)의 상측에서 사선을 그은 부분인 상부 배선 회로(160)에는, 보호 배선 회로 또는 구동 회로의 일부가 형성되어 있다. 이들 보호 회로 등은 TFT를 갖고 있다. TFT를 덮어서 무기 패시베이션막(108), 유기 패시베이션막(109)이 형성되고, 그 위에 커먼 전극(110)이 형성되고, 이것을 덮어서 제2 층간 절연막(111)이 형성되어 있다. 제2 층간 절연막(111)의 접착력이 문제가 되는 것은 실시예 1에서 설명한 표시 영역(10)과 동일하다.
도 4는, 보호 회로 등이 형성된 영역에서의 단면도이다. 도 4는 TFT를 포함하는 단면도이다. 도 4는 도 9에서 설명한 것과 마찬가지이기 때문에, 상세한 설명은 생략한다. 도 4에서, 반도체층(103)을 덮는 게이트 절연막(104) 및 제1 층간 절연막(106)에 형성된 콘택트 홀(130)을 통해 소스 전극(107) 또는 드레인 전극이 접속되어 있다. 소스 전극(107) 또는 드레인 전극은 영상 신호선(40)과 동일한 층에서 형성된 배선이다. 소스 전극(107) 또는 드레인 전극을 덮어서 무기 패시베이션막(108)이 형성되고, 그 위에 유기 패시베이션막(109)이 형성되어 있다.
무기 패시베이션막(108) 위에는, ITO에 의해 커먼 전극(110)과 동시에 형성된 전극이 존재하고 있다. 이 전극은 커먼 전극(110)과 도통하고 있기 때문에, 이후 이 전극도 커먼 전극(110)으로 칭한다. 이 커먼 전극(110)은 도 9에서와 같이 액정 분자를 구동시키는 것은 아니며, 단순한 접속 선이나 실드 전극으로서의 역할을 갖고 있다. 커먼 전극(110)을 덮어서 제2 층간 절연막(111)이 형성되어 있다. TFT 부근에는 콘택트 홀(130)이 형성되고, 이 부분에서 제2 층간 절연막(111)의 접착력이 특히 약하기 때문에 대응하는 부분의 제2 층간 절연막(111)에 유기 패시베이션막(109)으로부터 방출되는 가스를 방출하기 위한 스루홀(140)을 형성하고 있다.
도 4에 형성되는 가스 배출을 위한 스루홀(140)은 표시 영역(10) 외에 형성되기 때문에, 가스 배출을 위한 스루홀(140)의 치수가 다소 변동되어도 광 누설 등의 문제는 발생하지 않는다. 따라서, 표시 영역(10) 내보다 비교적 크게 형성할 수 있으며, 제2 층간 절연막(111)의 막 박리를 보다 확실하게 방지할 수 있다.
또한, 본 실시예에서도 제2 층간 절연막(111)에 형성된 가스 배출을 위한 스루홀(140)은 ITO에 의해 덮여 있지 않다. 따라서, 유기 패시베이션막으로부터 방출되는 가스를 더 효과적으로 외부로 방출할 수 있다.
[실시예 3]
본 발명이 대상으로 하는 액정 표시 장치에 있어서의 TFT는 poly-Si로 형성되어 있으며, 액정 표시 패널 내에 구동 회로를 내장할 수 있다. 구동 회로를 액정 표시 패널 내에 제조하여 넣는 경우, 회로의 특성 변동을 공정 중에서 체크할 필요가 있다. 그 때문에, 도 1에 도시한 바와 같이 단자부(150)의 더욱 외측에 TEG(170)를 형성한다. 이 TEG(170)에 의해 TFT 등의 특성을 체크한다. 따라서, TEG(170)에서도 표시 영역(10), 또는 구동 회로 부분과 동일한 구조를 형성하여 둘 필요가 있다.
TEG(170)에 있어서도, 유기 패시베이션막(109) 위에 ITO에 의해 형성된 커먼 전극(110)이 존재하고, 그 위에 제 2 층간 절연막(111)이 존재한다는 것은 표시 영역(10) 등과 마찬가지이다. TEG(170)의 예인 도 5에 있어서, 단자(1501)와 단자(1502) 사이에 커먼 전극(110)에 의해 형성된 저항값을 측정하기 위해 긴 저항이 형성되어 있다. 이 긴 저항 위에는, 도시하지 않은 제2 층간 절연막(111)이 형성되어 있다. 커먼 전극(110)은 유기 패시베이션막(109) 위에 형성되어 있기 때문에, 유기 패시베이션막(109)으로부터 수분이 방출되면 제2 층간 절연막(111)이 박리되어, TEG(170)로서의 역할을 달성할 수 없게 된다. 본 실시예에서는, 도 5에 도시한 바와 같이 직사각 형상의 가스 배출을 위한 스루홀(140)을 다수 형성함으로써, 유기 패시베이션막(109)으로부터 가스를 방출하기 쉽게 하여 제2 층간 절연막(111)의 박리를 방지하고 있다.
도 6은 도 5의 B-B 단면도이다. 도 6에 있어서, 제1 하지막, 제2 하지막은 생략되어 있다. 도 6에 아래서부터 반도체층(103), 게이트 절연막(104), 제1 층간 절연막(106), 무기 패시베이션막(108), 유기 패시베이션막(109)이 적층되어 있으며, 유기 패시베이션막(109) 위에 커먼 전극(110)이 형성되어 있다. 커먼 전극(110) 위에는 제2 층간 절연막(111)이 형성되어 있으나, 제2 층간 절연막(111)에는 가스 배출을 위한 스루홀(140)이 형성되고, 유기 패시베이션막(109)으로부터의 수분 등을 방출하기 쉽게 함으로써 제2 층간 절연막(111)의 박리를 방지하고 있다.
액정 표시 장치는, 다수의 TFT 기판(100)이 형성된 마더 TFT 기판 및 다수의 대향 기판(200)이 형성된 마더 대향 기판을 부착하여 마더 기판으로 하고, 그 후, 스크라이빙 등에 의해 개개의 액정 표시 패널로 분리하는 것이 행해지고 있다. 마더 TFT 기판과 마더 대향 기판을 시일재를 통해 접착할 때에 위치 정렬 마크(180)가 필요하다.
도 7은 위치 정렬 마크(180)의 예이다. 도 7에 있어서, 위치 정렬 마크(180)는 정사각형의 유닛의 조합으로 형성되어 있다. 위치 정렬 마크(180)의 유닛의 일부에는, 직사각형 형상의 가스 배출을 위한 스루홀(140)이 형성되어 있다. 이 스루홀은 제2 층간 절연막(111)에 형성되어 있다. 이 가스 배출을 위한 스루홀(140)에 의해 유기 패시베이션막(109)에 흡수된 수분 등의 방출을 쉽게 하여, 제2 층간 절연막(111)의 박리를 방지하고 있다.
도 8은, 도 7에 있어서의 C-C 단면이다. 도 8은, 반도체층(103)이 없는 것 이외에는 도 6에 기재한 것과 마찬가지의 구성이기 때문에, 설명은 생략한다. 또한, 도 6 또는 도 8은 단면의 예이며, 도 6에서 반도체층(103)이 항상 존재하고, 도 8에서 반도체층(103)이 항상 존재하지 않는다는 것은 아니다.
이상과 같이, 액정 표시 패널에 있어서의 액정이 밀봉된 영역 이외에도 유기 패시베이션막(109) 및 제2 층간 절연막(111)이 형성되어 있는 경우에는, 이 부분의 제2 층간 절연막(111)에도 가스 배출을 위한 스루홀(140)을 형성함으로써 TEG(170) 또는 위치 정렬 마크(180)로서의 역할을 확실하게 달성시킬 수 있다. 또한, 도 1에 도시하는 TEG(170) 또는 위치 정렬 마크(180)는, 액정 표시 장치가 완성된 후에는 필요가 없어지기 때문에 이 부분을 스크라이브를 행할 때에 제거하는 경우도 많다.
또한, 본 실시예에 있어서도, 제2 층간 절연막(111)에 형성된 가스 배출을 위한 스루홀(140)은 ITO에 의해 덮여 있지 않다. 따라서, 유기 패시베이션막으로부터 방출되는 가스를 더 효과적으로 외부로 방출할 수 있다.
이상의 예에서는, 유기 패시베이션막(109) 위에 커먼 전극(110)을 형성하고, 그 위에 제 2 층간 절연막(111)을 통해 슬릿(115)을 갖는 화소 전극(112)이 형성되어 있는 타입의 IPS에 대하여 설명하였다. 그러나, 본 발명은, 유기 패시베이션막(109) 위에 화소 전극(112)을 형성하고, 그 위에 제 2 층간 절연막(111)을 통해 슬릿(115)을 갖는 커먼 전극을 배치하는 타입의 IPS에 대해서도 마찬가지로 적용할 수 있다.
10 : 표시 영역
20 : 시일재
30 : 주사 신호선
31 : 주사 신호선 인출선
40 : 영상 신호선
100 : TFT 기판
101 : 제1 하지막
102 : 제2 하지막
103 : 반도체층
104 : 게이트 절연막
105 : 게이트 전극
106 : 제1 층간 절연막
107 : 소스 전극
108 : 무기 패시베이션막
109 : 유기 패시베이션막
110 : 커먼 전극
111 : 제2 층간 절연막
112 : 화소 전극
113 : 배향막
115 : 슬릿
130 : 콘택트 홀
135 : 차광 전극
150 : 단자부
140 : 스루홀
160 : 상부 주변 회로
170 : TEG
180 : 위치 정렬 마크
200 : 대향 기판
201 : 컬러 필터
202 : 블랙 매트릭스
203 : 오버 코트막
210 : 외부 도전막
300 : 액정층
301 : 액정 분자
S : 소스부
D : 드레인부

Claims (8)

  1. 제1 방향으로 연장하여 제2 방향으로 배열하는 주사선과 제2 방향으로 연장하여 제1 방향으로 배열한 영상 신호선으로 둘러싸인 영역에 화소 전극이 형성되고, 상기 화소 전극이 TFT를 통해 상기 영상 신호선으로부터 영상 신호가 공급되는 액정 표시 장치로서,
    상기 TFT는 채널부와 상기 영상 신호선측에 형성된 드레인부와 상기 화소 전극측에 형성된 소스부를 갖는 반도체층과, 상기 반도체층을 덮어서 게이트 절연막이 형성되고, 상기 게이트 절연막 위이며 또한 상기 채널부의 상측에 형성된 게이트 전극과, 상기 게이트 전극을 덮는 제1 층간 절연막에 의해 형성되고,
    상기 영상 신호선은 상기 제1 층간 절연막 위에 배치하고,
    상기 영상 신호선을 덮어서 무기 패시베이션막과 유기 패시베이션막이 이 순서대로 형성되고, 상기 유기 패시베이션막 위에 커먼 전극이 형성되고, 상기 커먼 전극 위에 제2 층간 절연막이 형성되고, 상기 제2 층간 절연막 위에 상기 화소 전극이 형성되고, 상기 화소 전극은 슬릿을 갖고,
    상기 영상 신호선은 상기 TFT의 상기 드레인부와 접속하는 부분은 폭이 넓게 형성되고, 상기 영상 신호선은 상기 폭이 넓어진 부분에서 콘택트 홀을 통해 상기 드레인부와 접속하고,
    상기 영상 신호선의 폭이 넓어진 부분에서 상기 제2 층간 절연막에 스루홀이 형성되고, 상기 스루홀의 직경은 상기 콘택트 홀의 직경보다 큰 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 TFT는 상기 영상 신호선과 접속하는 드레인부를 갖는 제1 TFT와, 상기 제1 TFT와 접속하고, 소스부가 화소 전극과 접속하는 제2 TFT로부터 구성되며, 상기 제1 TFT와 상기 제2 TFT의 게이트 전극은 상기 주사선이 겸하고 있는 것을 특징으로 하는 액정 표시 장치.
  3. 제1 방향으로 연장하여 제2 방향으로 배열하는 주사선과 제2 방향으로 연장하여 제1 방향으로 배열한 영상 신호선으로 둘러싸인 영역에 화소 전극이 형성되고, 상기 화소 전극이 TFT를 통해 상기 영상 신호선으로부터 영상 신호가 공급되는 액정 표시 장치로서,
    상기 TFT는 채널부와 상기 영상 신호선측에 형성된 드레인부와 상기 화소 전극측에 형성된 소스부를 갖는 반도체층과, 상기 반도체층을 덮어서 게이트 절연막이 형성되고, 상기 게이트 절연막 위이며 또한 상기 채널부의 상측에 형성된 게이트 전극과, 상기 게이트 전극을 덮는 제1 층간 절연막에 의해 형성되고,
    상기 영상 신호선은 상기 제1 층간 절연막 위에 배치하고,
    상기 영상 신호선을 덮어서 무기 패시베이션막과 유기 패시베이션막이 이 순서대로 형성되고, 상기 유기 패시베이션막 위에 화소 전극이 형성되고, 상기 화소 전극 위에 제2 층간 절연막이 형성되고, 상기 제2 층간 절연막 위에 커먼 전극이 형성되고, 상기 커먼 전극은 슬릿을 갖고,
    상기 영상 신호선은 상기 TFT의 상기 드레인부와 접속하는 부분은 폭이 넓게 형성되고, 상기 영상 신호선은 상기 폭이 넓어진 부분에서 콘택트 홀을 통해 상기 드레인부와 접속하고,
    상기 영상 신호선의 폭이 넓어진 부분에서 상기 제2 층간 절연막에 스루홀이 형성되고, 상기 스루홀의 직경은 상기 콘택트 홀의 직경보다 큰 것을 특징으로 하는 액정 표시 장치.
  4. 제3항에 있어서,
    상기 TFT는 상기 영상 신호선과 접속하는 드레인부를 갖는 제1 TFT와, 상기 제1 TFT와 접속하고, 소스부가 화소 전극과 접속하는 제2 TFT로부터 구성되며, 상기 제1 TFT와 상기 제2 TFT의 게이트 전극은 상기 주사선이 겸하고 있는 것을 특징으로 하는 액정 표시 장치.
  5. 표시 영역과 주변 회로부를 갖는 액정 표시 장치로서,
    상기 주변 회로부는 채널부와 소스부와 드레인부를 갖는 반도체층과, 상기 반도체층을 덮어서 게이트 절연막이 형성되고, 상기 게이트 절연막 위이며 또한 상기 채널부의 상측에 형성된 게이트 전극과, 상기 게이트 전극을 덮는 제1 층간 절연막에 의해 형성된 TFT를 갖고,
    상기 제1 층간 절연막 위에 금속에 의한 배선이 형성되고, 상기 금속에 의한 배선은 상기 제1 층간 절연막 및 게이트 절연막에 형성된 콘택트 홀을 통해 상기 드레인부 또는 상기 소스부와 접속하고,
    상기 금속에 의한 배선을 덮어서 무기 패시베이션막과 유기 패시베이션막이 이 순서대로 형성되고,
    상기 유기 패시베이션막 위에 ITO로 이루어지는 배선이 형성되고, 상기 ITO로 이루어지는 배선 위에 제2 층간 절연막이 형성되고, 상기 제2 층간 절연막에는 스루홀이 형성되고, 상기 스루홀의 직경은 상기 콘택트 홀의 직경보다 큰 것을 특징으로 하는 액정 표시 장치.
  6. TFT 기판과 대향 기판이 대향하여 접착되고, 내부에 액정층이 형성되고, 상기 TFT 기판의 상기 대향 전극과 대향하고 있지 않은 부분에는 단자부와 TEG가 형성된 액정 표시 장치로서,
    상기 TEG에 있어서는 TFT 기판 위에 반도체층, 게이트 절연막, 제1 층간 절연막, 무기 패시베이션막, 유기 패시베이션막이 이 순서대로 적층되고,
    상기 유기 패시베이션막 위에는 ITO로 형성된 전극이 형성되고, 상기 ITO로 형성된 전극 위에 제2 층간 절연막이 형성되고, 상기 제2 층간 절연막에는 상기 TEG가 형성되어 있는 영역에서 스루홀이 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  7. TFT 기판과 대향 기판이 대향하여 접착되고, 내부에 액정층이 형성되고, 상기 TFT 기판의 상기 대향 전극과 대향하고 있지 않은 부분에는 단자부와 위치 정렬 마크가 형성된 액정 표시 장치로서,
    상기 위치 정렬 마크에서는 TFT 기판 위에 게이트 절연막, 제1 층간 절연막, 무기 패시베이션막, 유기 패시베이션막이 이 순서대로 적층되고,
    상기 유기 패시베이션막 위에는 ITO로 형성된 전극이 형성되고, 상기 ITO로 형성된 전극 위에 제2 층간 절연막이 형성되고, 상기 제2 층간 절연막에는 상기 위치 정렬 마크가 형성되어 있는 영역에서 스루홀이 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2 층간 절연막에 형성된 상기 스루홀은 ITO에 의해 덮여 있지 않은 것을 특징으로 하는 액정 표시 장치.
KR1020110131721A 2010-12-15 2011-12-09 액정 표시 장치 KR101322563B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-279155 2010-12-15
JP2010279155A JP5372900B2 (ja) 2010-12-15 2010-12-15 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20120067288A true KR20120067288A (ko) 2012-06-25
KR101322563B1 KR101322563B1 (ko) 2013-10-28

Family

ID=45491245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131721A KR101322563B1 (ko) 2010-12-15 2011-12-09 액정 표시 장치

Country Status (6)

Country Link
US (3) US8563982B2 (ko)
EP (1) EP2466365B1 (ko)
JP (1) JP5372900B2 (ko)
KR (1) KR101322563B1 (ko)
CN (1) CN102540603B (ko)
TW (1) TWI463214B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030620B2 (en) 2013-06-14 2015-05-12 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
US9097925B2 (en) 2012-07-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US9298057B2 (en) 2012-07-20 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US9915844B2 (en) 2015-06-08 2018-03-13 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130029776A (ko) * 2011-07-13 2013-03-25 파나소닉 주식회사 액정 표시 장치 및 그 제조 방법
KR101900915B1 (ko) * 2011-10-14 2018-09-27 삼성디스플레이 주식회사 표시 장치
CN103676344B (zh) * 2012-09-20 2017-03-22 上海中航光电子有限公司 一种制造平面转换ips屏幕电极的方法
US9046722B2 (en) 2012-09-20 2015-06-02 Shanghai Avic Optoelectronics Co., Ltd. Method of fabricating In-Plane Switching (IPS) screen electrode
JP5714676B2 (ja) * 2013-09-18 2015-05-07 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
KR102275519B1 (ko) * 2013-12-16 2021-07-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102150033B1 (ko) 2014-01-14 2020-10-15 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102183564B1 (ko) 2014-04-23 2020-11-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板
CN106598314B (zh) * 2015-10-15 2023-07-04 京东方科技集团股份有限公司 一种内嵌式触摸屏、显示装置及其驱动方法
WO2017063444A1 (zh) 2015-10-15 2017-04-20 京东方科技集团股份有限公司 触摸屏、显示装置及其驱动方法
CN205787504U (zh) * 2016-05-31 2016-12-07 京东方科技集团股份有限公司 一种阵列基板及显示装置
JP6885134B2 (ja) * 2017-03-24 2021-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
GB2568515A (en) * 2017-11-17 2019-05-22 Flexenable Ltd Display devices
US20200073155A1 (en) * 2018-08-31 2020-03-05 Sharp Kabushiki Kaisha Electronic component board, display panel, and method of producing them
TWI688988B (zh) * 2018-11-01 2020-03-21 友達光電股份有限公司 元件基板及其製造方法
CN110673386A (zh) * 2019-10-15 2020-01-10 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
WO2022027506A1 (zh) * 2020-08-06 2022-02-10 京东方科技集团股份有限公司 显示面板及显示装置
CN115968590A (zh) * 2021-07-30 2023-04-14 京东方科技集团股份有限公司 阵列基板和显示设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121570A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4041336B2 (ja) * 2001-06-29 2008-01-30 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
JP3722141B2 (ja) * 2002-12-20 2005-11-30 セイコーエプソン株式会社 実装ケース入り電気光学装置及び投射型表示装置並びに実装ケース
JP2004325953A (ja) * 2003-04-25 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置
KR100675631B1 (ko) 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP2006018185A (ja) * 2004-07-05 2006-01-19 Nec Lcd Technologies Ltd 液晶表示装置
US7479655B2 (en) * 2006-01-31 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4717672B2 (ja) 2006-03-17 2011-07-06 ソニー株式会社 液晶装置及び電子機器
KR101331942B1 (ko) * 2007-05-03 2013-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2009042292A (ja) 2007-08-06 2009-02-26 Hitachi Displays Ltd 液晶表示装置
US7916247B2 (en) * 2007-08-30 2011-03-29 Seiko Epson Corporation Electro-optic device, and electronic apparatus including the same
JPWO2009087706A1 (ja) * 2008-01-09 2011-05-19 シャープ株式会社 表示装置
JP2009271103A (ja) * 2008-04-30 2009-11-19 Hitachi Displays Ltd 液晶表示装置
JP5172508B2 (ja) * 2008-07-09 2013-03-27 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP5553513B2 (ja) * 2009-02-09 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
JP5335628B2 (ja) * 2009-09-09 2013-11-06 株式会社ジャパンディスプレイ 液晶表示装置
JP5193328B2 (ja) * 2011-03-02 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11209710B2 (en) 2012-07-20 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US9298057B2 (en) 2012-07-20 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US10852576B2 (en) 2012-07-20 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US10877338B2 (en) 2012-07-20 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US10514579B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US10018887B2 (en) 2012-07-20 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US10437091B2 (en) 2012-07-20 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US10514580B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11899328B2 (en) 2012-07-20 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US9097925B2 (en) 2012-07-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US9366894B2 (en) 2012-07-20 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US11137651B2 (en) 2012-07-20 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US11841595B2 (en) 2012-07-20 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US11327376B2 (en) 2012-07-20 2022-05-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US11531243B2 (en) 2012-07-20 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11543718B2 (en) 2012-07-20 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US9030620B2 (en) 2013-06-14 2015-05-12 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
US9915844B2 (en) 2015-06-08 2018-03-13 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same

Also Published As

Publication number Publication date
EP2466365A3 (en) 2012-09-26
TWI463214B (zh) 2014-12-01
JP5372900B2 (ja) 2013-12-18
CN102540603B (zh) 2015-06-17
JP2012128159A (ja) 2012-07-05
KR101322563B1 (ko) 2013-10-28
EP2466365A2 (en) 2012-06-20
CN102540603A (zh) 2012-07-04
TW201229627A (en) 2012-07-16
US9568795B2 (en) 2017-02-14
US20140043555A1 (en) 2014-02-13
US8563982B2 (en) 2013-10-22
EP2466365B1 (en) 2013-09-18
US9170463B2 (en) 2015-10-27
US20120153292A1 (en) 2012-06-21
US20160011478A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
KR101322563B1 (ko) 액정 표시 장치
JP5335628B2 (ja) 液晶表示装置
US9612487B2 (en) Array substrate, manufacturing method thereof and display device
TWI574081B (zh) 液晶顯示裝置及其製造方法
US7538846B2 (en) Liquid crystal display device and method of manufacturing the same
JP6340193B2 (ja) 液晶表示装置
US8531637B2 (en) Liquid crystal display device and manufacturing method thereof
KR20150080064A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20130104429A (ko) 액정 표시 장치 및 이의 제조 방법
KR20120107269A (ko) 액정 표시 장치 및 이의 제조 방법
US9703152B2 (en) Liquid crystal display device
KR20130053592A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2017031805A1 (zh) 一种阵列基板和显示装置
JP5714676B2 (ja) 液晶表示装置およびその製造方法
US11294249B2 (en) Liquid crystal display panel and manufacturing method
JP2013127562A (ja) 液晶表示装置及びその製造方法
WO2023178794A1 (zh) 阵列基板、阵列基板的制作方法及显示面板
KR101747721B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR101264864B1 (ko) 액정표시장치와 이의 제조방법
JP2011164199A (ja) 液晶表示装置
KR20160092423A (ko) 컬러필터 어레이 기판 및 그 제조방법과 이를 포함하는 액정표시장치 및 그 제조방법
KR20140076919A (ko) 박막 트랜지스터 어레이 기판
KR20060082102A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant