TWI688988B - 元件基板及其製造方法 - Google Patents
元件基板及其製造方法 Download PDFInfo
- Publication number
- TWI688988B TWI688988B TW107138849A TW107138849A TWI688988B TW I688988 B TWI688988 B TW I688988B TW 107138849 A TW107138849 A TW 107138849A TW 107138849 A TW107138849 A TW 107138849A TW I688988 B TWI688988 B TW I688988B
- Authority
- TW
- Taiwan
- Prior art keywords
- photoresist
- alignment
- area
- junction
- region
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Abstract
一種元件基板及其製造方法。元件基板包括基板以及圖案化層。圖案化層位於基板上。圖案化層包括由第一光罩所定義的第一區以及由第二光罩所定義的第二區。第一區包括第一對位標記。第二區包括第二對位標記。第一對位標記與第二對位標記相鄰於第一區與第二區的交界處。
Description
本發明是有關於一種元件基板,且特別是有關於一種包括圖案化層的元件基板及其製造方法。
隨著技術進展,顯示面板的尺寸也逐年增加。目前,顯示面板中的許多膜層會藉由微影蝕刻製程來形成,而在微影蝕刻製程中會藉由光罩來定義膜層的形狀。在顯示面板尺寸超過單一光罩最大曝光尺寸時,會使用多個光罩拼接來完成各道黃光微影的曝光製程。舉例來說,藉由第一個光罩定義出膜層其中一部份的形狀,接著再利用第二個光罩定義出膜層其中另一部份的形狀。然而,使用光罩拼接來進行影蝕刻製程時,不同的光罩之間的相對位置很難對準,容易導致製造出來的顯示面板出現亮度不均(mura)的問題,甚至可能在對應光罩拼接處出現線條。
本發明提供一種元件基板,可以提升光罩拼接的準確度。
本發明提供一種元件基板的製造方法,可以提升光罩拼接的準確度。
本發明的至少一實施例提供一種元件基板,包括基板以及圖案化層。圖案化層位於基板上。圖案化層包括由第一光罩所定義的第一區以及由第二光罩所定義的第二區。第一區包括第一對位標記。第二區包括第二對位標記。第一對位標記與第二對位標記相鄰於第一區與第二區的交界處。
本發明的至少一實施例提供一種元件基板,包括基板以及圖案化層。圖案化層位於基板上。圖案化層包括第一區、第二區、第三區以及第四區。第一區包括多個第一對位標記。第二區包括多個第二對位標記。第三區包括多個第三對位標記。第四區包括多個第四對位標記。其中一個第一對位標記與其中一個第二對位標記相鄰於第一區與第二區的交界處。其中另一個第一對位標記與其中一個第三對位標記相鄰於第一區與第三區的交界處。其中另一個第二對位標記與其中一個第四對位標記相鄰於第二區與第四區的交界處。其中另一個第三對位標記與其中另一個第四對位標記相鄰於第三區與第四區的交界處。
本發明的至少一實施例提供一種元件基板的製造方法,包括:提供基板;形成膜層於基板上;形成圖案化光阻層於膜層上;以及以圖案化光阻層為罩幕圖案化膜層,以形成圖案化層。形成圖案化光阻層的方法包括:形成光阻層於膜層上;由第一光罩於光阻層定義出第一光阻區;以及由第二光罩於光阻層定義出第二光阻區。第一光阻區包括多個第一對位光阻。第二光阻區包括多個第二對位光阻。其中一個第一對位光阻與其中一個第二對位光阻相鄰於第一光阻區與第二光阻區的交界處。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A~圖1H是依照本發明的一實施例的一種元件基板10的製造過程的上視示意圖。
請參考圖1A,提供基板100。在一些實施例中,基板100包括顯示區AA以及位於顯示區AA至少一側的周邊區BA。在本實施例中,是以周邊區BA環繞顯示區AA為例,但本發明不以此為限。在其他實施例中,周邊區BA可以只位於顯示區AA的單側、雙側或三側。在本實施例中,以基板100的形狀為矩形為例,但本發明不以此為限。在其他實施例中,基板100的形狀為三角形、五角形、圓形、橢圓形或其他非矩形的形狀。
雖然在本實施例中,基板100是用於顯示裝置中為例,但本發明不以此為限。在其他實施例中,基板100也可以用於其他電子裝置。換句話說,基板100不一定包括顯示區AA。
請參考圖1B,形成膜層110於基板100上。在一些實施例中,基板100與膜層110之間還可以包括其他構件(未繪出),但本發明不以此為限。膜層110例如是導電材料或絕緣材料。
圖1C~圖1G是形成圖案化光阻層120’於膜層110上的方法。
請先參考圖1C,形成光阻層120於膜層110上。在一些實施例中,形成光阻層120的方式包括塗佈、印刷或其他合適的方法。光阻層120例如覆蓋顯示區AA以及周邊區BA。
接著請參考圖1D,由第一光罩M1於光阻層120定義出第一光阻區R1。第一光阻區R1包括多個第一對位光阻K1。在一些實施例中,例如以第一光罩M1為遮罩而對部分光阻層120進行曝光製程以定義出第一光阻區R1。在此步驟中,可以先不對第一光阻區R1進行顯影以及烘烤製程,但本發明不以此為限。
接著請參考圖1E,由第二光罩M2於光阻層120定義出第二光阻區R2,第二光阻區R2相鄰於第一光阻區R1。第二光阻區R2包括多個第二對位光阻K2。其中一個第一對位光阻K1與其中一個第二對位光阻K2相鄰於第一光阻區R1與第二光阻區R2的交界處。在一些實施例中,例如以第二光罩M2為遮罩而對部分光阻層120進行曝光製程以定義出第二光阻區R2。在此步驟中,可以先不對第二光阻區R2進行顯影以及烘烤製程,但本發明不以此為限。
接著請參考圖1F,由第三光罩M3於光阻層120定義出第三光阻區R3,第三光阻區R3相鄰於第一光阻區R1。第三光阻區R3包括多個第三對位光阻K3。其中另一個第一對位光阻K1與其中一個第三對位光阻K3相鄰於第一光阻區R1與第三光阻區R3的交界處。在一些實施例中,例如以第三光罩M3為遮罩而對部分光阻層120進行曝光製程以定義出第三光阻區R3。在此步驟中,可以先不對第三光阻區R3進行顯影以及烘烤製程,但本發明不以此為限。
接著請參考圖1G,由第四光罩M4於光阻層120定義出第四光阻區R4,第四光阻區R4相鄰於第二光阻區R2以及第三光阻區R3。第四光阻區R4包括多個第四對位光阻K4。其中另一個第二對位光阻K2與其中一個第四對位光阻K4相鄰於第二光阻區R2與第四光阻區R4的交界處,且其中另一個第三對位光阻K3與其中另一個第四對位光阻K4相鄰於第三光阻區R3與第四光阻區R4的交界處。
在一些實施例中,以第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4對光阻層120進行曝光製程之後,對光阻層120進行顯影製程,以定義出包括第一光阻區R1、第二光阻區R2、第三光阻區R3以及第四光阻區R4的圖案化光阻層120’。在一些實施例中,於顯影製程後會對圖案化光阻層120’進行烘烤製程,但本發明不以此為限。
在本實施例中,第一對位光阻K1、第二對位光阻K2、第三對位光阻K3以及第四對位光阻K4中的至少一部分位於顯示區AA上。在本實施例中,第一對位光阻K1、第二對位光阻K2、第三對位光阻K3以及第四對位光阻K4皆位於顯示區AA上。在一些實施例中,周邊區BA上也具有對位光阻,但本發明不以此為限。在一些實施例中,圖案化光阻層120’還包括對位光阻以外的其他構件。
量測第一對位光阻K1、第二對位光阻K2、第三對位光阻K3以及第四對位光阻K4的位置,以確認第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光過程中是否有對準。藉此,可以提升光罩拼接的準確度。
接著請參考圖1H,以圖案化光阻層120’為罩幕圖案化膜層110,以形成圖案化層110’。圖案化膜層110形成圖案化層110’的方法例如包括蝕刻。
在一些實施例中,在形成圖案化層110’之後,選擇性的移除圖案化光阻層120’。圖案化層110’位於基板100上。圖案化層110’包括由第一光罩M1所定義的第一區R1’、由第二光罩M2所定義的第二區R2’、由第三光罩M3所定義的第三區R3’以及由第四光罩M4所定義的第四區R4’。第一區R1’、第二區R2’、第三區R3’以及第四區R4’分別對應於第一光阻區R1、第二光阻區R2第三光阻區R3以及第四光阻區R4的位置。
第一區R1’包括第一對位標記K1’。第二區R2’包括第二對位標記K2’。第三區R3’包括第三對位標記K3’。第四區R4’包括第四對位標記K4’。第一對位標記K1’、第二對位標記K2’、第三對位標記K3’以及第四對位標記K4’分別對應於第一對位光阻K1、第二對位光阻K2、第三對位光阻K3以及第四對位光阻K4的位置。第一對位標記K1’、第二對位標記K2’、第三對位標記K3’以及第四對位標記K4’例如位於基板100的顯示區AA上。
其中一個第一對位標記K1’與其中一個第二對位標記K2’相鄰於第一區R1’與第二區R2’的交界處。其中另一個第一對位標記K1’與其中一個第三對位標記K3’相鄰於第一區R1’與第三區R3’的交界處。其中另一個第二對位標記K2’與其中一個第四對位標記K4’相鄰於第二區R2’與第四區R4’的交界處。其中另一個第四對位標記K4’與其中另一個第三對位標記K3’相鄰於第三區R3’與第四區R4’的交界處。
在一些實施例中,量測第一對位標記K1’、第二對位標記K2’、第三對位標記K3’以及第四對位標記K4’的位置,以確認第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光過程中是否有對準。藉此,可以提升光罩拼接的準確度。
雖然在本實施例中,是以第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4來定義出圖案化層110’,但本發明不以此為限。在其他實施例中,圖案化層110’可以由兩個以上的光罩來定義出來。換句話說,圖案化層110’可以包括兩個以上由不同光罩所定義出來的區域。
在一些實施例中,形成圖案化層110’之前及/或形成圖案化層110’之後還會形成其他構件,換句話說,元件基板10還可以包括圖案化層110’以外的其他構件。
圖2A是依照本發明的一實施例的一種對位標記及其周圍構件的上視示意圖。圖2A為基板100的顯示區AA的局部放大圖。圖2B是沿著圖2A剖面線AA’的剖面示意圖。
請參考圖2A與圖2B,元件基板10a包括基板100、掃描線SL、資料線DL、主動元件T、第一畫素電極PE1以及對位標記K。掃描線SL、資料線DL、多個主動元件T、第一畫素電極PE1以及對位標記K位於基板100上。資料線DL與掃描線SL交錯。
主動元件T電性連接至掃描線SL以及資料線DL。主動元件T包括通道層CH、閘極G、源極S與汲極D。閘極G電性連接至掃描線SL。閘極G重疊於通道層CH,且閘極G與通道層CH之間夾有閘絕緣層GI。源極S與汲極D位於閘絕緣層GI上,且分別電性連接至通道層CH。源極S電性連接至資料線DL。絕緣層I1位於源極S與汲極D上。第一畫素電極PE1位於絕緣層I1上,且透過絕緣層I1的開口O而電性連接至汲極D。第一畫素電極PE1具有多個狹縫t1。
雖然在本實施例中,主動元件T是以底部閘極型的薄膜電晶體為例,但本發明不以此為限。在其他實施例中,主動元件T也可以是頂部閘極型或其他類型的薄膜電晶體。
在本實施例中,圖案化層110’包括對位標記K、資料線DL、源極S與汲極D。對位標記K重疊於掃描線SL,藉此可以避免開口率的損失。在本實施例中的對位標記K例如為圖1H的第一對位標記K1’、第二對位標記K2’、第三對位標記K3’及/或第四對位標記K4’。
在其他實施例中,對位標記K屬於其他膜層。舉例來說,對位標記K與掃描線SL屬於同一膜層,圖案化層110’包括對位標記K與掃描線SL。在其他實施例中,對位標記K與通道層CH屬於同一膜層,圖案化層110’包括對位標記K與通道層CH。
在一些實施例中,藉由量測對位標記K的位置以提升光罩拼接的準確度。
圖3是依照本發明的一實施例的一種對位標記及其周圍構件的上視示意圖。在此必須說明的是,圖3的實施例沿用圖2A和圖2B的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
在本實施例中,元件基板10b的圖案化層110’包括第一畫素電極PE1以及對位標記K。對位標記K包括第二畫素電極PE2,第二畫素電極PE2具有多個狹縫t1,第二畫素電極PE2的至少部分P1側邊平行於一第一方向E1,且第二畫素電極PE2的至少另一部分P2側邊平行於第二方向E2。第一方向E1正交於第二方向E2。
第一畫素電極PE1與第二畫素電極PE2包括不同的形狀。在本實施例中,對位標記K還包括輔助標記SK。輔助標記SK位於第二畫素電極PE2的一側。在本實施例中的對位標記K例如為圖1H的第一對位標記K1’、第二對位標記K2’、第三對位標記K3’及/或第四對位標記K4’。
圖4是依照本發明的一實施例的一種對位標記及其周圍構件的上視示意圖。在此必須說明的是,圖4的實施例沿用圖3的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
在本實施例中,元件基板10c的圖案化層110’包括第一畫素電極PE1以及對位標記K。對位標記K包括第二畫素電極PE2,第二畫素電極PE2具有多個狹縫t2,狹縫t2的至少部分側邊h1平行於第一方向E1,且第二畫素電極PE2的至少部分側邊P2平行於第二方向E2,第一方向E1正交於第二方向E2。第一畫素電極PE1的狹縫t1與第二畫素電極PE2的狹縫t2包括不同的形狀。
圖5是依照本發明的一實施例的一種對位標記及其周圍構件的上視示意圖。在此必須說明的是,圖5的實施例沿用圖4的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖5的元件基板10d與圖4的元件基板10c之差異在於:元件基板10d之第二畫素電極PE2的狹縫t2中,平行於第一方向E1的部份側邊h1較長。
圖6A和圖6B是依照本發明的一實施例的一種元件基板10e的製造過程的上視示意圖。在此必須說明的是,圖6A和圖6B的實施例沿用圖1A~圖1H的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
請參考圖6A和圖6B,藉由第一~第四光罩對光阻層進行曝光製程之後,對光阻層120進行顯影製程,以定義出包括第一光阻區R1、第二光阻區R2、第三光阻區R3以及第四光阻區R4的圖案化光阻層120’。
其中一個第一對位光阻K1與其中一個第二對位光阻K2相鄰於第一光阻區R1與第二光阻區R2的交界處。其中另一個第一對位光阻K1與其中一個第三對位光阻K3相鄰於第一光阻區R1與第三光阻區R3的交界處。其中另一個第二對位光阻K2與其中一個第四對位光阻K4相鄰於第二光阻區R2與第四光阻區R4的交界處。其中另一個第三對位光阻K3與其中另一個第四對位光阻K4相鄰於第三光阻區R3與第四光阻區R4的交界處。
在本實施例中第一光阻區R1與第二光阻區R2的交界處、第一光阻區R1與第三光阻區R3的交界處、第二光阻區R2與第四光阻區R4的交界處以及第三光阻區R3與第四光阻區R4的交界處為鋸齒狀。於第一光阻區R1與第二光阻區R2的交界處,一個第一對位光阻K1對應三個第二對位光阻K2設置,且一個第一對位光阻K1與三個第二對位光阻K2例如呈矩形排列,並組成第一對位單元U1,但本發明不以此為限。
於第三光阻區R3與第四光阻區R4的交界處,一個第三對位光阻K3對應三個第四對位光阻K4設置,且一個第三對位光阻K3與三個第四對位光阻K4例如呈矩形排列,並組成第二對位單元U2,但本發明不以此為限。
於第一光阻區R1與第三光阻區R3的交界處,一個第三對位光阻K3對應三個第一對位光阻K1設置,且一個第三對位光阻K3與三個第一對位光阻K1例如呈矩形排列,並組成第三對位單元U3,但本發明不以此為限。
於第二光阻區R2與第四光阻區R4的交界處,一個第四對位光阻K4對應三個第二對位光阻K2設置,且一個第四對位光阻K4與三個第二對位光阻K2例如呈矩形排列,並組成第四對位單元U4,但本發明不以此為限。
在一些實施例中,沿著水平方向E3量測第三對位單元U3以及第四對位單元U4的位置。舉例來說,沿著水平方向E3量測第三對位單元U3中三個第一對位光阻K1中的一者的位置以及其中一個第三對位光阻K3的位置,並且沿著水平方向E3量測第四對位單元U4中三個第二對位光阻K2中的一者的位置以及其中一個第四對位光阻K4的位置。
在一些實施例中,由於第三對位單元U3中三個第一對位光阻K1中的一者、第三對位單元U3中的第三對位光阻K3、第四對位單元U4中三個第二對位光阻K2中的一者以及對位單元U4中的第四對位光阻K4位於同一水平線上,因此,沿著水平方向E3就可以同時量測到第一對位光阻K1、第二對位光阻K2、第三對位光阻K3以及第四對位光阻K4的位置,所以只需要沿著水平方向E3量測一次就能夠確認第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光過程中是否有對準。藉此,可以提升光罩拼接的準確度。
在一些實施例中,沿著垂直方向E4量測第一對位單元U1以及第二對位單元U2的位置。舉例來說,沿著垂直方向E4量測第一對位單元U1中三個第二對位光阻K2中的一者的位置以及其中一個第一對位光阻K1的位置,並且沿著垂直方向E4量測第二對位單元U2中三個第四對位光阻K4中的一者的位置以及其中一個第三對位光阻K3的位置。
在一些實施例中,由於第一對位單元U1中三個第二對位光阻K2中的一者、第一對位單元U1中的第一對位光阻K1、第二對位單元U2中三個第四對位光阻K4中的一者以及第二對位單元U2中的第三對位光阻K3位於同一垂直線上,因此,沿著垂直方向E4就可以同時量測到第一對位光阻K1、第二對位光阻K2、第三對位光阻K3以及第四對位光阻K4的位置,所以只需要沿著垂直方向E4量測一次就能夠確認第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光過程中是否有對準。藉此,可以提升光罩拼接的準確度。
請參考圖6B,以圖案化光阻層120’為罩幕圖案化膜層,以形成圖案化層110’。
圖案化層110’包括由第一光罩M1所定義的第一區R1’、由第二光罩M2所定義的第二區R2’、由第三光罩M3所定義的第三區R3’以及由第四光罩M4所定義的第四區R4’。第一區R1’、第二區R2’、第三區R3’以及第四區R4’分別對應於第一光阻區R1、第二光阻區R2第三光阻區R3以及第四光阻區R4的位置。
於第一區R1’與第二區R2’的交界處,一個第一對位標記K1’對應三個第二對位標記K2’設置,且一個第一對位標記K1’與三個第二對位標記K2’例如呈矩形排列,並組成第一對位單元U1’,但本發明不以此為限。
於第三區R3’與第四區R4’的交界處,一個第三對位標記K3’對應三個第四對位標記K4’設置,且一個第三對位標記K3’與三個第四對位標記K4’例如呈矩形排列,並組成第二對位單元U2’,但本發明不以此為限。
於第一區R1’與第三區R3’的交界處,一個第三對位標記K3’對應三個第一對位標記K1’設置,且一個第三對位標記K3’與三個第一對位標記K1’例如呈矩形排列,並組成第三對位單元U3’,但本發明不以此為限。
於第二區R2’與第四區R4’的交界處,一個第四對位標記K4’對應三個第二對位標記K2’設置,且一個第四對位標記K4’與三個第二對位標記K2’例如呈矩形排列,並組成第四對位單元U4’,但本發明不以此為限。
在一些實施例中,沿著水平方向E3量測第三對位單元U3’以及第四對位單元U4’的位置。舉例來說,沿著水平方向E3量測第三對位單元U3’中其中三個第一對位標記K1’中的一者的位置以及其中一個第三對位標記K3’的位置,並且沿著水平方向E3量測第四對位單元U4’中其中三個第二對位標記K2’中的一者的位置以及其中一個第四對位標記K4’的位置。
在一些實施例中,由於第三對位單元U3’中其中三個第一對位標記K1’中的一者、第三對位單元U3’中第三對位標記K3’、第四對位單元U4’中其中三個第二對位標記K2’中的一者以及對位單元U4’中第四對位標記K4’位於同一水平線上,因此,沿著水平方向E3就可以同時量測到第一對位標記K1’、第二對位標記K2’、第三對位標記K3’以及第四對位標記K4’的位置,因此,只需要沿著水平方向E3量測就能夠確認第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光過程中是否有對準。藉此,可以提升光罩拼接的準確度。
在一些實施例中,沿著垂直方向E4量測第一對位單元U1’以及第二對位單元U2’的位置。舉例來說,沿著垂直方向E4量測第一對位單元U1’中其中三個第二對位標記K2’中的一者的位置以及其中一個第一對位標記K1’的位置,並且沿著垂直方向E4量測第二對位單元U2’中其中三個第四對位標記K4’中的一者的位置以及其中一個第三對位標記K3’的位置。
在一些實施例中,沿著垂直方向E4就可以同時量測到第一對位標記K1’、第二對位標記K2’、第三對位標記K3’以及第四對位標記K4’的位置,因此,只需要沿著垂直方向E4量測就能夠確認第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光過程中是否有對準。藉此,可以提升光罩拼接的準確度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10a、10b、10c、10d、10e:元件基板
100:基板
110:膜層
110’:圖案化層
120:光阻層
120’:圖案化光阻層
AA:顯示區
BA:周邊區
CH:通道層
D:汲極
DL:資料線
E1、E2、E3、E4:方向
G:閘極
GI:閘絕緣層
h1:部分側邊
I1:絕緣層
K:對位標記
K1:第一對位光阻
K2:第二對位光阻
K3:第三對位光阻
K4:第四對位光阻
K1’:第一對位標記
K2’:第二對位標記
K3’:第三對位標記
K4’:第四對位標記
M1:第一光罩
M2:第二光罩
M3:第三光罩
M4:第四光罩
O:開口
P1、P2:部分
PE1:第一畫素電極
PE2:第二畫素電極
R1:第一光阻區
R2:第二光阻區
R3:第三光阻區
R4:第四光阻區
R1’:第一區
R2’:第二區
R3’:第三區
R4’:第四區
S:源極
SL:掃描線
SK:輔助標記
T:主動元件
t1、t2:狹縫
U1、U1’:第一對位單元
U2、U2’:第二對位單元
U3、U3’:第三對位單元
U4、U4’:第四對位單元
圖1A~圖1H是依照本發明的一實施例的一種元件基板的製造過程的上視示意圖。 圖2A是依照本發明的一實施例的一種對位標記及其周圍構件的上視示意圖。 圖2B是沿著圖2A剖面線AA’的剖面示意圖。 圖3是依照本發明的一實施例的一種對位標記及其周圍構件的上視示意圖。 圖4是依照本發明的一實施例的一種對位標記及其周圍構件的上視示意圖。 圖5是依照本發明的一實施例的一種對位標記及其周圍構件的上視示意圖。 圖6A和圖6B是依照本發明的一實施例的一種元件基板的製造過程的上視示意圖。
10:元件基板
110’:圖案化層
AA:顯示區
BA:周邊區
K1’:第一對位標記
K2’:第二對位標記
K3’:第三對位標記
K4’:第四對位標記
R1’:第一區
R2’:第二區
R3’:第三區
R4’:第四區
Claims (18)
- 一種元件基板,包括:一基板,包括一顯示區以及位於該顯示區至少一側的一周邊區;以及一圖案化層,位於該基板上,該圖案化層包括由一第一光罩所定義的一第一區以及由一第二光罩所定義的一第二區,其中該第一區包括一第一對位標記,且該第二區包括一第二對位標記,該第一對位標記與該第二對位標記相鄰於該第一區與該第二區的交界處,其中該第一對位標記與該第二對位標記位於該顯示區上。
- 如申請專利範圍第1項所述的元件基板,更包括:一掃描線,位於該基板上;且該圖案化層更包括一資料線,該資料線與該掃描線交錯,該第一對位標記重疊於該掃描線。
- 如申請專利範圍第1項所述的元件基板,其中該第一對位標記以及該第二對位標記各自包括:一畫素電極,具有多個狹縫,該畫素電極的至少部分側邊平行於一第一方向,且該畫素電極的至少另一部分側邊平行於一第二方向,該第一方向正交於該第二方向。
- 如申請專利範圍第1項所述的元件基板,其中該第一對位標記以及該第二對位標記各自包括: 一畫素電極,具有多個狹縫,該狹縫的至少部分側邊平行於一第一方向,且該畫素電極的至少部分側邊平行於一第二方向,該第一方向正交於該第二方向。
- 如申請專利範圍第1項所述的元件基板,其中該第一對位標記以及該第二對位標記各自包括:一畫素電極,具有多個狹縫;以及一輔助標記,位於該畫素電極的一側。
- 一種元件基板,包括:一基板,包括一顯示區以及位於該顯示區至少一側的一周邊區;以及一圖案化層,位於該基板上,該圖案化層包括一第一區、一第二區、一第三區以及一第四區,其中該第一區包括多個第一對位標記,該第二區包括多個第二對位標記,該第三區包括多個第三對位標記,該第四區包括多個第四對位標記,其中一個第一對位標記與其中一個第二對位標記相鄰於該第一區與該第二區的交界處,其中另一個第一對位標記與其中一個第三對位標記相鄰於該第一區與該第三區的交界處,其中另一個第二對位標記與其中一個第四對位標記相鄰於該第二區與該第四區的交界處, 其中另一個第三對位標記與其中另一個第四對位標記相鄰於該第三區與該第四區的交界處,其中該些第一對位標記的至少其中之一、該些第二對位標記的至少其中之一、該些第三對位標記的至少其中之一與該些第四對位標記的至少其中之一位於該顯示區上。
- 如申請專利範圍第6項所述的元件基板,其中該第一區與該第二區的交界處、該第一區與該第三區的交界處、該第二區與該第四區的交界處以及該第三區與該第四區的交界處為鋸齒狀。
- 如申請專利範圍第6項所述的元件基板,其中:於該第一區與該第三區的交界處,該其中一個第三對位標記對應其中三個第一對位標記設置;於該第二區與該第四區的交界處,該其中一個第四對位標記對應其中三個第二對位標記設置。
- 如申請專利範圍第8項所述的元件基板,其中該其中一個第三對位標記、該其中三個第一對位標記中的一者、該其中一個第四對位標記以及該其中三個第三對位標記中的一者位於同一水平線上。
- 一種元件基板的製造方法,包括:提供一基板;形成一膜層於該基板上; 形成一圖案化光阻層於該膜層上,形成該圖案化光阻層的方法包括:形成一光阻層於該膜層上;由一第一光罩於該光阻層定義出一第一光阻區,其中該第一光阻區包括多個第一對位光阻;以及由一第二光罩於該光阻層定義出一第二光阻區,其中該第二光阻區包括多個第二對位光阻,其中一個第一對位光阻與其中一個第二對位光阻相鄰於該第一光阻區與該第二光阻區的交界處;以及以該圖案化光阻層為罩幕圖案化該膜層,以形成一圖案化層。
- 如申請專利範圍第10項所述的製造方法,形成該圖案化光阻層的方法更包括:由一第三光罩於該光阻層定義出一第三光阻區,其中該第三光阻區包括多個第三對位光阻,其中另一個第一對位光阻與其中一個第三對位光阻相鄰於該第一光阻區與該第三光阻區的交界處;以及由一第四光罩於該光阻層定義出一第四光阻區,其中該第四光阻區包括多個第四對位光阻,其中另一個第二對位光阻與其中一個第四對位光阻相鄰於該第二光阻區與該第四光阻區的交界處,且其中另一個第三對位光阻與其中另一個第四對位光阻相鄰於該第三光阻區與該第四光阻區的交界處。
- 如申請專利範圍第11項所述的製造方法,其中該第一光阻區與該第二光阻區的交界處、該第一光阻區與該第三光阻區的交界處、該第二光阻區與該第四光阻區的交界處以及該第三光阻區與該第四光阻區的交界處為鋸齒狀。
- 如申請專利範圍第12項所述的製造方法,其中:於該第一光阻區與該第三光阻區的交界處,該其中一個第三對位光阻對應其中三個第一對位光阻設置;於該第二光阻區與該第四光阻區的交界處,該其中一個第四對位光阻對應其中三個第二對位光阻設置。
- 如申請專利範圍第13項所述的製造方法,更包括:沿著一水平方向量測該其中三個第一對位光阻中的一者的位置、該其中三個第二對位光阻中的一者的位置、該其中一個第三對位光阻的位置以及該其中一個第四對位光阻的位置。
- 如申請專利範圍第10項所述的製造方法,其中該圖案化層包括由該第一光罩所定義的一第一區以及由該第二光罩所定義的一第二區,其中該第一區包括對應該些第一對位光阻的多個第一對位標記,且該第二區包括對應該些第二對位光阻的多個第二對位標記,其中一個第一對位標記與其中一個第二對位標記相鄰於該第一區與該第二區的交界處。
- 如申請專利範圍第15項所述的製造方法,更包括:量測該其中一個第一對位標記以及該其中一個第二對位標記的位置。
- 如申請專利範圍第10項所述的製造方法,更包括:量測該其中一個第一對位光阻以及該其中一個第二對位光阻的位置。
- 如申請專利範圍第10項所述的製造方法,其中形成該圖案化層之後,更包括移除該圖案化光阻層。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107138849A TWI688988B (zh) | 2018-11-01 | 2018-11-01 | 元件基板及其製造方法 |
CN201910398899.XA CN110233146B (zh) | 2018-11-01 | 2019-05-14 | 元件基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107138849A TWI688988B (zh) | 2018-11-01 | 2018-11-01 | 元件基板及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI688988B true TWI688988B (zh) | 2020-03-21 |
TW202018768A TW202018768A (zh) | 2020-05-16 |
Family
ID=67860622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107138849A TWI688988B (zh) | 2018-11-01 | 2018-11-01 | 元件基板及其製造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110233146B (zh) |
TW (1) | TWI688988B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200925786A (en) * | 2007-12-07 | 2009-06-16 | Chi Mei Optoelectronics Corp | Method of mask alignment and exposing and mask assembly |
US20130032956A1 (en) * | 2011-08-02 | 2013-02-07 | Canon Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH117004A (ja) * | 1997-04-23 | 1999-01-12 | Citizen Watch Co Ltd | 液晶表示装置及び、アライメントマーク |
JP2002221735A (ja) * | 2001-01-26 | 2002-08-09 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板、液晶表示装置、および、それらの製造方法 |
TWI310849B (en) * | 2002-02-06 | 2009-06-11 | Au Optronics Corp | Pixel structure |
JP2006049805A (ja) * | 2004-07-05 | 2006-02-16 | Seiko Epson Corp | パターンの位置合わせ精度計測方法、パターン形成方法、半導体装置の製造方法並びに電気光学装置 |
KR100669459B1 (ko) * | 2005-04-06 | 2007-01-15 | 삼성에스디아이 주식회사 | 다이렉트 이메이징 노광기를 이용한 노광 방법 |
JP2007150258A (ja) * | 2005-10-27 | 2007-06-14 | Seiko Epson Corp | パターン形成方法、膜構造体、電気光学装置及び電子機器 |
JP5629540B2 (ja) * | 2010-09-28 | 2014-11-19 | 大日本スクリーン製造株式会社 | アライメントユニット、基板処理装置、およびアライメント方法 |
JP5372900B2 (ja) * | 2010-12-15 | 2013-12-18 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP6575796B2 (ja) * | 2015-03-31 | 2019-09-18 | 株式会社ニコン | 露光装置、露光方法、フラットパネルディスプレイの製造方法、及びデバイス製造方法 |
US20180190672A1 (en) * | 2017-01-03 | 2018-07-05 | Innolux Corporation | Display device |
CN109143651A (zh) * | 2018-09-30 | 2019-01-04 | 京东方科技集团股份有限公司 | 显示用基板母板、显示面板母板及显示面板的制备方法 |
-
2018
- 2018-11-01 TW TW107138849A patent/TWI688988B/zh active
-
2019
- 2019-05-14 CN CN201910398899.XA patent/CN110233146B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200925786A (en) * | 2007-12-07 | 2009-06-16 | Chi Mei Optoelectronics Corp | Method of mask alignment and exposing and mask assembly |
US20130032956A1 (en) * | 2011-08-02 | 2013-02-07 | Canon Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TW202018768A (zh) | 2020-05-16 |
CN110233146B (zh) | 2021-10-15 |
CN110233146A (zh) | 2019-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9134615B2 (en) | Exposure method for glass substrate of liquid crystal display | |
WO2017133097A1 (zh) | 阵列基板及其制造方法以及显示面板 | |
KR101016464B1 (ko) | 그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법 | |
WO2018120691A1 (zh) | 阵列基板及其制造方法、显示装置 | |
WO2013177874A1 (zh) | 对位标识及在曝光工艺中采用该对位标识制作工件的方法 | |
WO2017117835A1 (zh) | 液晶显示面板、阵列基板及其制造方法 | |
CN104932152B (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
JP2007171951A (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
TW202002240A (zh) | 陣列基板的製造方法 | |
WO2018219131A1 (zh) | 显示基板的制备方法、显示基板和显示装置 | |
WO2015149401A1 (zh) | Tft lcd阵列对位标记设计及制造方法 | |
JP4335985B2 (ja) | 液晶表示装置およびその製造方法 | |
US8987759B2 (en) | Substrate for a display device | |
US6576378B2 (en) | Photomask and exposure method for large scaled LCD device | |
JP2010033019A (ja) | 薄膜トランジスター表示板及びその製造方法 | |
US20070085079A1 (en) | Liquid crystal display device and method of fabricating the same | |
KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
TWI688988B (zh) | 元件基板及其製造方法 | |
KR20070045751A (ko) | 포토 마스크 | |
TWI398737B (zh) | 光罩對位曝光方法及光罩組件 | |
JP2007248943A (ja) | パターン形成方法及びグレートーンマスクの製造方法 | |
JP5446098B2 (ja) | オンチップカラーフィルタ用フォトマスク | |
CN101452858A (zh) | 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法 | |
US11385537B2 (en) | Phase shift mask and electronic component manufacturing method | |
TWI287689B (en) | Optical proximity correction mask and method of fabricating color filter |