CN110233146A - 元件基板及其制造方法 - Google Patents
元件基板及其制造方法 Download PDFInfo
- Publication number
- CN110233146A CN110233146A CN201910398899.XA CN201910398899A CN110233146A CN 110233146 A CN110233146 A CN 110233146A CN 201910398899 A CN201910398899 A CN 201910398899A CN 110233146 A CN110233146 A CN 110233146A
- Authority
- CN
- China
- Prior art keywords
- area
- photoresist
- alignment mark
- contraposition
- intersection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 249
- 238000000034 method Methods 0.000 claims description 33
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 14
- 239000010408 film Substances 0.000 description 20
- 238000005259 measurement Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 4
- 230000012447 hatching Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007323 disproportionation reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种元件基板及其制造方法。元件基板包括基板以及图案化层。图案化层位于基板上。图案化层包括由第一光罩所定义的第一区以及由第二光罩所定义的第二区。第一区包括第一对位标记。第二区包括第二对位标记。第一对位标记与第二对位标记相邻于第一区与第二区的交界处。
Description
技术领域
本发明涉及一种元件基板，且特别涉及一种包括图案化层的元件基板及其制造方法。
背景技术
随着技术进展，显示面板的尺寸也逐年增加。目前，显示面板中的许多膜层会通过微影蚀刻制程来形成，而在微影蚀刻制程中会通过光罩来定义膜层的形状。在显示面板尺寸超过单一光罩最大曝光尺寸时，会使用多个光罩拼接来完成各道黄光微影的曝光制程。举例来说，通过第一个光罩定义出膜层其中一部分的形状，接着再利用第两个光罩定义出膜层其中另一部分的形状。然而，使用光罩拼接来进行影蚀刻制程时，不同的光罩之间的相对位置很难对准，容易导致制造出来的显示面板出现亮度不均(mura)的问题，甚至可能在对应光罩拼接处出现线条。
发明内容
本发明提供一种元件基板，可以提升光罩拼接的准确度。
本发明提供一种元件基板的制造方法，可以提升光罩拼接的准确度。
本发明的至少一实施例提供一种元件基板，包括基板以及图案化层。图案化层位于基板上。图案化层包括由第一光罩所定义的第一区以及由第二光罩所定义的第二区。第一区包括第一对位标记。第二区包括第二对位标记。第一对位标记与第二对位标记相邻于第一区与第二区的交界处。
本发明的至少一实施例提供一种元件基板，包括基板以及图案化层。图案化层位于基板上。图案化层包括第一区、第二区、第三区以及第四区。第一区包括多个第一对位标记。第二区包括多个第二对位标记。第三区包括多个第三对位标记。第四区包括多个第四对位标记。其中一个第一对位标记与其中一个第二对位标记相邻于第一区与第二区的交界处。其中另一个第一对位标记与其中一个第三对位标记相邻于第一区与第三区的交界处。其中另一个第二对位标记与其中一个第四对位标记相邻于第二区与第四区的交界处。其中另一个第三对位标记与其中另一个第四对位标记相邻于第三区与第四区的交界处。
本发明的至少一实施例提供一种元件基板的制造方法，包括：提供基板；形成膜层于基板上；形成图案化光阻层于膜层上；以及以图案化光阻层为罩幕图案化膜层，以形成图案化层。形成图案化光阻层的方法包括：形成光阻层于膜层上；由第一光罩于光阻层定义出第一光阻区；以及由第二光罩于光阻层定义出第二光阻区。第一光阻区包括多个第一对位光阻。第二光阻区包括多个第二对位光阻。其中一个第一对位光阻与其中一个第二对位光阻相邻于第一光阻区与第二光阻区的交界处。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A～图1H是依照本发明的一实施例的一种元件基板的制造过程的俯视示意图。
图2A是依照本发明的一实施例的一种对位标记及其周围构件的俯视示意图。
图2B是沿着图2A剖面线AA’的剖面示意图。
图3是依照本发明的一实施例的一种对位标记及其周围构件的俯视示意图。
图4是依照本发明的一实施例的一种对位标记及其周围构件的俯视示意图。
图5是依照本发明的一实施例的一种对位标记及其周围构件的俯视示意图。
图6A和图6B是依照本发明的一实施例的一种元件基板的制造过程的俯视示意图。
其中，附图标记说明如下：
10、10a、10b、10c、10d、10e：元件基板
100：基板
110：膜层
110’：图案化层
120：光阻层
120’：图案化光阻层
AA：显示区
BA：周边区
CH：通道层
D：漏极
DL：数据线
E1、E2、E3、E4：方向
G：栅极
GI：闸绝缘层
h1：部分侧边
I1：绝缘层
K：对位标记
K1：第一对位光阻
K2：第二对位光阻
K3：第三对位光阻
K4：第四对位光阻
K1’：第一对位标记
K2’：第二对位标记
K3’：第三对位标记
K4’：第四对位标记
M1：第一光罩
M2：第二光罩
M3：第三光罩
M4：第四光罩
O：开口
P1、P2：部分
PE1：第一像素电极
PE2：第二像素电极
R1：第一光阻区
R2：第二光阻区
R3：第三光阻区
R4：第四光阻区
R1’：第一区
R2’：第二区
R3’：第三区
R4’：第四区
S：源极
SL：扫描线
SK：辅助标记
T：主动元件
t1、t2：狭缝
U1、U1’：第一对位单元
U2、U2’：第二对位单元
U3、U3’：第三对位单元
U4、U4’：第四对位单元
具体实施方式
图1A～图1H是依照本发明的一实施例的一种元件基板10的制造过程的俯视示意图。
请参考图1A，提供基板100。在一些实施例中，基板100包括显示区AA以及位于显示区AA至少一侧的周边区BA。在本实施例中，是以周边区BA环绕显示区AA为例，但本发明不以此为限。在其他实施例中，周边区BA可以只位于显示区AA的单侧、双侧或三侧。在本实施例中，以基板100的形状为矩形为例，但本发明不以此为限。在其他实施例中，基板100的形状为三角形、五角形、圆形、椭圆形或其他非矩形的形状。
虽然在本实施例中，基板100是用于显示装置中为例，但本发明不以此为限。在其他实施例中，基板100也可以用于其他电子装置。换句话说，基板100不一定包括显示区AA。
请参考图1B，形成膜层110于基板100上。在一些实施例中，基板100与膜层110之间还可以包括其他构件(未绘出)，但本发明不以此为限。膜层110例如是导电材料或绝缘材料。
图1C～图1G是形成图案化光阻层120’于膜层110上的方法。
请先参考图1C，形成光阻层120于膜层110上。在一些实施例中，形成光阻层120的方式包括涂布、印刷或其他合适的方法。光阻层120例如覆盖显示区AA以及周边区BA。
接着请参考图1D，由第一光罩M1于光阻层120定义出第一光阻区R1。第一光阻区R1包括多个第一对位光阻K1。在一些实施例中，例如以第一光罩M1为遮罩而对部分光阻层120进行曝光制程以定义出第一光阻区R1。在此步骤中，可以先不对第一光阻区R1进行显影以及烘烤制程，但本发明不以此为限。
接着请参考图1E，由第二光罩M2于光阻层120定义出第二光阻区R2，第二光阻区R2相邻于第一光阻区R1。第二光阻区R2包括多个第二对位光阻K2。其中一个第一对位光阻K1与其中一个第二对位光阻K2相邻于第一光阻区R1与第二光阻区R2的交界处。在一些实施例中，例如以第二光罩M2为遮罩而对部分光阻层120进行曝光制程以定义出第二光阻区R2。在此步骤中，可以先不对第二光阻区R2进行显影以及烘烤制程，但本发明不以此为限。
接着请参考图1F，由第三光罩M3于光阻层120定义出第三光阻区R3，第三光阻区R3相邻于第一光阻区R1。第三光阻区R3包括多个第三对位光阻K3。其中另一个第一对位光阻K1与其中一个第三对位光阻K3相邻于第一光阻区R1与第三光阻区R3的交界处。在一些实施例中，例如以第三光罩M3为遮罩而对部分光阻层120进行曝光制程以定义出第三光阻区R3。在此步骤中，可以先不对第三光阻区R3进行显影以及烘烤制程，但本发明不以此为限。
接着请参考图1G，由第四光罩M4于光阻层120定义出第四光阻区R4，第四光阻区R4相邻于第二光阻区R2以及第三光阻区R3。第四光阻区R4包括多个第四对位光阻K4。其中另一个第二对位光阻K2与其中一个第四对位光阻K4相邻于第二光阻区R2与第四光阻区R4的交界处，且其中另一个第三对位光阻K3与其中另一个第四对位光阻K4相邻于第三光阻区R3与第四光阻区R4的交界处。
在一些实施例中，以第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4对光阻层120进行曝光制程之后，对光阻层120进行显影制程，以定义出包括第一光阻区R1、第二光阻区R2、第三光阻区R3以及第四光阻区R4的图案化光阻层120’。在一些实施例中，于显影制程后会对图案化光阻层120’进行烘烤制程，但本发明不以此为限。
在本实施例中，第一对位光阻K1、第二对位光阻K2、第三对位光阻K3以及第四对位光阻K4中的至少一部分位于显示区AA上。在本实施例中，第一对位光阻K1、第二对位光阻K2、第三对位光阻K3以及第四对位光阻K4皆位于显示区AA上。在一些实施例中，周边区BA上也具有对位光阻，但本发明不以此为限。在一些实施例中，图案化光阻层120’还包括对位光阻以外的其他构件。
测量第一对位光阻K1、第二对位光阻K2、第三对位光阻K3以及第四对位光阻K4的位置，以确认第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光过程中是否有对准。借此，可以提升光罩拼接的准确度。
接着请参考图1H，以图案化光阻层120’为罩幕图案化膜层110，以形成图案化层110’。图案化膜层110形成图案化层110’的方法例如包括蚀刻。
在一些实施例中，在形成图案化层110’之后，选择性的移除图案化光阻层120’。图案化层110’位于基板100上。图案化层110’包括由第一光罩M1所定义的第一区R1’、由第二光罩M2所定义的第二区R2’、由第三光罩M3所定义的第三区R3’以及由第四光罩M4所定义的第四区R4’。第一区R1’、第二区R2’、第三区R3’以及第四区R4’分别对应于第一光阻区R1、第二光阻区R2第三光阻区R3以及第四光阻区R4的位置。
第一区R1’包括第一对位标记K1’。第二区R2’包括第二对位标记K2’。第三区R3’包括第三对位标记K3’。第四区R4’包括第四对位标记K4’。第一对位标记K1’、第二对位标记K2’、第三对位标记K3’以及第四对位标记K4’分别对应于第一对位光阻K1、第二对位光阻K2、第三对位光阻K3以及第四对位光阻K4的位置。第一对位标记K1’、第二对位标记K2’、第三对位标记K3’以及第四对位标记K4’例如位于基板100的显示区AA上。
其中一个第一对位标记K1’与其中一个第二对位标记K2’相邻于第一区R1’与第二区R2’的交界处。其中另一个第一对位标记K1’与其中一个第三对位标记K3’相邻于第一区R1’与第三区R3’的交界处。其中另一个第二对位标记K2’与其中一个第四对位标记K4’相邻于第二区R2’与第四区R4’的交界处。其中另一个第四对位标记K4’与其中另一个第三对位标记K3’相邻于第三区R3’与第四区R4’的交界处。
在一些实施例中，测量第一对位标记K1’、第二对位标记K2’、第三对位标记K3’以及第四对位标记K4’的位置，以确认第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光过程中是否有对准。借此，可以提升光罩拼接的准确度。
虽然在本实施例中，是以第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4来定义出图案化层110’，但本发明不以此为限。在其他实施例中，图案化层110’可以由两个以上的光罩来定义出来。换句话说，图案化层110’可以包括两个以上由不同光罩所定义出来的区域。
在一些实施例中，形成图案化层110’之前及/或形成图案化层110’之后还会形成其他构件，换句话说，元件基板10还可以包括图案化层110’以外的其他构件。
图2A是依照本发明的一实施例的一种对位标记及其周围构件的俯视示意图。图2A为基板100的显示区AA的局部放大图。图2B是沿着图2A剖面线AA’的剖面示意图。
请参考图2A与图2B，元件基板10a包括基板100、扫描线SL、数据线DL、主动元件T、第一像素电极PE1以及对位标记K。扫描线SL、数据线DL、多个主动元件T、第一像素电极PE1以及对位标记K位于基板100上。数据线DL与扫描线SL交错。
主动元件T电性连接至扫描线SL以及数据线DL。主动元件T包括通道层CH、栅极G、源极S与漏极D。栅极G电性连接至扫描线SL。栅极G重叠于通道层CH，且栅极G与通道层CH之间夹有闸绝缘层GI。源极S与漏极D位于闸绝缘层GI上，且分别电性连接至通道层CH。源极S电性连接至数据线DL。绝缘层I1位于源极S与漏极D上。第一像素电极PE1位于绝缘层I1上，且通过绝缘层I1的开口O而电性连接至漏极D。第一像素电极PE1具有多个狭缝t1。
虽然在本实施例中，主动元件T是以底部栅极型的薄膜晶体管为例，但本发明不以此为限。在其他实施例中，主动元件T也可以是顶部栅极型或其他类型的薄膜晶体管。
在本实施例中，图案化层110’包括对位标记K、数据线DL、源极S与漏极D。对位标记K重叠于扫描线SL，借此可以避免开口率的损失。在本实施例中的对位标记K例如为图1H的第一对位标记K1’、第二对位标记K2’、第三对位标记K3’及/或第四对位标记K4’。
在其他实施例中，对位标记K属于其他膜层。举例来说，对位标记K与扫描线SL属于同一膜层，图案化层110’包括对位标记K与扫描线SL。在其他实施例中，对位标记K与通道层CH属于同一膜层，图案化层110’包括对位标记K与通道层CH。
在一些实施例中，通过测量对位标记K的位置以提升光罩拼接的准确度。
图3是依照本发明的一实施例的一种对位标记及其周围构件的俯视示意图。在此必须说明的是，图3的实施例沿用图2A和图2B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
在本实施例中，元件基板10b的图案化层110’包括第一像素电极PE1以及对位标记K。对位标记K包括第二像素电极PE2，第二像素电极PE2具有多个狭缝t1，第二像素电极PE2的至少部分P1侧边平行于一第一方向E1，且第二像素电极PE2的至少另一部分P2侧边平行于第二方向E2。第一方向E1正交于第二方向E2。
第一像素电极PE1与第二像素电极PE2包括不同的形状。在本实施例中，对位标记K还包括辅助标记SK。辅助标记SK位于第二像素电极PE2的一侧。在本实施例中的对位标记K例如为图1H的第一对位标记K1’、第二对位标记K2’、第三对位标记K3’及/或第四对位标记K4’。
图4是依照本发明的一实施例的一种对位标记及其周围构件的俯视示意图。在此必须说明的是，图4的实施例沿用图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
在本实施例中，元件基板10c的图案化层110’包括第一像素电极PE1以及对位标记K。对位标记K包括第二像素电极PE2，第二像素电极PE2具有多个狭缝t2，狭缝t2的至少部分侧边h1平行于第一方向E1，且第二像素电极PE2的至少部分侧边P2平行于第二方向E2，第一方向E1正交于第二方向E2。第一像素电极PE1的狭缝t1与第二像素电极PE2的狭缝t2包括不同的形状。
图5是依照本发明的一实施例的一种对位标记及其周围构件的俯视示意图。在此必须说明的是，图5的实施例沿用图4的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图5的元件基板10d与图4的元件基板10c的差异在于：元件基板10d的第二像素电极PE2的狭缝t2中，平行于第一方向E1的部分侧边h1较长。
图6A和图6B是依照本发明的一实施例的一种元件基板10e的制造过程的俯视示意图。在此必须说明的是，图6A和图6B的实施例沿用图1A～图1H的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图6A和图6B，通过第一～第四光罩对光阻层进行曝光制程之后，对光阻层120进行显影制程，以定义出包括第一光阻区R1、第二光阻区R2、第三光阻区R3以及第四光阻区R4的图案化光阻层120’。
其中一个第一对位光阻K1与其中一个第二对位光阻K2相邻于第一光阻区R1与第二光阻区R2的交界处。其中另一个第一对位光阻K1与其中一个第三对位光阻K3相邻于第一光阻区R1与第三光阻区R3的交界处。其中另一个第二对位光阻K2与其中一个第四对位光阻K4相邻于第二光阻区R2与第四光阻区R4的交界处。其中另一个第三对位光阻K3与其中另一个第四对位光阻K4相邻于第三光阻区R3与第四光阻区R4的交界处。
在本实施例中第一光阻区R1与第二光阻区R2的交界处、第一光阻区R1与第三光阻区R3的交界处、第二光阻区R2与第四光阻区R4的交界处以及第三光阻区R3与第四光阻区R4的交界处为锯齿状。于第一光阻区R1与第二光阻区R2的交界处，一个第一对位光阻K1对应三个第二对位光阻K2设置，且一个第一对位光阻K1与三个第二对位光阻K2例如呈矩形排列，并组成第一对位单元U1，但本发明不以此为限。
于第三光阻区R3与第四光阻区R4的交界处，一个第三对位光阻K3对应三个第四对位光阻K4设置，且一个第三对位光阻K3与三个第四对位光阻K4例如呈矩形排列，并组成第二对位单元U2，但本发明不以此为限。
于第一光阻区R1与第三光阻区R3的交界处，一个第三对位光阻K3对应三个第一对位光阻K1设置，且一个第三对位光阻K3与三个第一对位光阻K1例如呈矩形排列，并组成第三对位单元U3，但本发明不以此为限。
于第二光阻区R2与第四光阻区R4的交界处，一个第四对位光阻K4对应三个第二对位光阻K2设置，且一个第四对位光阻K4与三个第二对位光阻K2例如呈矩形排列，并组成第四对位单元U4，但本发明不以此为限。
在一些实施例中，沿着水平方向E3测量第三对位单元U3以及第四对位单元U4的位置。举例来说，沿着水平方向E3测量第三对位单元U3中三个第一对位光阻K1中的一者的位置以及其中一个第三对位光阻K3的位置，并且沿着水平方向E3测量第四对位单元U4中三个第二对位光阻K2中的一者的位置以及其中一个第四对位光阻K4的位置。
在一些实施例中，由于第三对位单元U3中三个第一对位光阻K1中的一者、第三对位单元U3中的第三对位光阻K3、第四对位单元U4中三个第二对位光阻K2中的一者以及对位单元U4中的第四对位光阻K4位于同一水平线上，因此，沿着水平方向E3就可以同时测量到第一对位光阻K1、第二对位光阻K2、第三对位光阻K3以及第四对位光阻K4的位置，所以只需要沿着水平方向E3测量一次就能够确认第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光过程中是否有对准。借此，可以提升光罩拼接的准确度。
在一些实施例中，沿着垂直方向E4测量第一对位单元U1以及第二对位单元U2的位置。举例来说，沿着垂直方向E4测量第一对位单元U1中三个第二对位光阻K2中的一者的位置以及其中一个第一对位光阻K1的位置，并且沿着垂直方向E4测量第二对位单元U2中三个第四对位光阻K4中的一者的位置以及其中一个第三对位光阻K3的位置。
在一些实施例中，由于第一对位单元U1中三个第二对位光阻K2中的一者、第一对位单元U1中的第一对位光阻K1、第二对位单元U2中三个第四对位光阻K4中的一者以及第二对位单元U2中的第三对位光阻K3位于同一垂直线上，因此，沿着垂直方向E4就可以同时测量到第一对位光阻K1、第二对位光阻K2、第三对位光阻K3以及第四对位光阻K4的位置，所以只需要沿着垂直方向E4测量一次就能够确认第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光过程中是否有对准。借此，可以提升光罩拼接的准确度。
请参考图6B，以图案化光阻层120’为罩幕图案化膜层，以形成图案化层110’。
图案化层110’包括由第一光罩M1所定义的第一区R1’、由第二光罩M2所定义的第二区R2’、由第三光罩M3所定义的第三区R3’以及由第四光罩M4所定义的第四区R4’。第一区R1’、第二区R2’、第三区R3’以及第四区R4’分别对应于第一光阻区R1、第二光阻区R2第三光阻区R3以及第四光阻区R4的位置。
于第一区R1’与第二区R2’的交界处，一个第一对位标记K1’对应三个第二对位标记K2’设置，且一个第一对位标记K1’与三个第二对位标记K2’例如呈矩形排列，并组成第一对位单元U1’，但本发明不以此为限。
于第三区R3’与第四区R4’的交界处，一个第三对位标记K3’对应三个第四对位标记K4’设置，且一个第三对位标记K3’与三个第四对位标记K4’例如呈矩形排列，并组成第二对位单元U2’，但本发明不以此为限。
于第一区R1’与第三区R3’的交界处，一个第三对位标记K3’对应三个第一对位标记K1’设置，且一个第三对位标记K3’与三个第一对位标记K1’例如呈矩形排列，并组成第三对位单元U3’，但本发明不以此为限。
于第二区R2’与第四区R4’的交界处，一个第四对位标记K4’对应三个第二对位标记K2’设置，且一个第四对位标记K4’与三个第二对位标记K2’例如呈矩形排列，并组成第四对位单元U4’，但本发明不以此为限。
在一些实施例中，沿着水平方向E3测量第三对位单元U3’以及第四对位单元U4’的位置。举例来说，沿着水平方向E3测量第三对位单元U3’中其中三个第一对位标记K1’中的一者的位置以及其中一个第三对位标记K3’的位置，并且沿着水平方向E3测量第四对位单元U4’中其中三个第二对位标记K2’中的一者的位置以及其中一个第四对位标记K4’的位置。
在一些实施例中，由于第三对位单元U3’中其中三个第一对位标记K1’中的一者、第三对位单元U3’中第三对位标记K3’、第四对位单元U4’中其中三个第二对位标记K2’中的一者以及对位单元U4’中第四对位标记K4’位于同一水平线上，因此，沿着水平方向E3就可以同时测量到第一对位标记K1’、第二对位标记K2’、第三对位标记K3’以及第四对位标记K4’的位置，因此，只需要沿着水平方向E3测量就能够确认第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光过程中是否有对准。借此，可以提升光罩拼接的准确度。
在一些实施例中，沿着垂直方向E4测量第一对位单元U1’以及第二对位单元U2’的位置。举例来说，沿着垂直方向E4测量第一对位单元U1’中其中三个第二对位标记K2’中的一者的位置以及其中一个第一对位标记K1’的位置，并且沿着垂直方向E4测量第二对位单元U2’中其中三个第四对位标记K4’中的一者的位置以及其中一个第三对位标记K3’的位置。
在一些实施例中，沿着垂直方向E4就可以同时测量到第一对位标记K1’、第二对位标记K2’、第三对位标记K3’以及第四对位标记K4’的位置，因此，只需要沿着垂直方向E4测量就能够确认第一光罩M1、第二光罩M2、第三光罩M3以及第四光罩M4在曝光过程中是否有对准。借此，可以提升光罩拼接的准确度。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (19)
1.一种元件基板，包括：
一基板；以及
一图案化层，位于该基板上，该图案化层包括由一第一光罩所定义的一第一区以及由一第二光罩所定义的一第二区，其中该第一区包括一第一对位标记，且该第二区包括一第二对位标记，该第一对位标记与该第二对位标记相邻于该第一区与该第二区的交界处。
2.如权利要求1所述的元件基板，还包括：
一扫描线，位于该基板上；且
该图案化层还包括一数据线，该数据线与该扫描线交错，该第一对位标记重叠于该扫描线。
3.如权利要求1所述的元件基板，其中，该第一对位标记以及该第二对位标记各自包括：
一像素电极，具有多个狭缝，该像素电极的至少部分侧边平行于一第一方向，且该像素电极的至少另一部分侧边平行于一第二方向，该第一方向正交于该第二方向。
4.如权利要求1所述的元件基板，其中，该第一对位标记以及该第二对位标记各自包括：
一像素电极，具有多个狭缝，该狭缝的至少部分侧边平行于一第一方向，且该像素电极的至少部分侧边平行于一第二方向，该第一方向正交于该第二方向。
5.如权利要求1所述的元件基板，其中，该第一对位标记以及该第二对位标记各自包括：
一像素电极，具有多个狭缝；以及
一辅助标记，位于该像素电极的一侧。
6.如权利要求1所述的元件基板，其中，该基板包括一显示区以及位于该显示区至少一侧的一周边区，该第一对位标记与该第二对位标记位于该显示区上。
7.一种元件基板，包括：
一基板；以及
一图案化层，位于该基板上，该图案化层包括一第一区、一第二区、一第三区以及一第四区，其中
该第一区包括多个第一对位标记，
该第二区包括多个第二对位标记，
该第三区包括多个第三对位标记，
该第四区包括多个第四对位标记，
其中一个第一对位标记与其中一个第二对位标记相邻于该第一区与该第二区的交界处，
其中另一个第一对位标记与其中一个第三对位标记相邻于该第一区与该第三区的交界处，
其中另一个第二对位标记与其中一个第四对位标记相邻于该第二区与该第四区的交界处，
其中另一个第三对位标记与其中另一个第四对位标记相邻于该第三区与该第四区的交界处。
8.如权利要求7所述的元件基板，其中，该第一区与该第二区的交界处、该第一区与该第三区的交界处、该第二区与该第四区的交界处以及该第三区与该第四区的交界处为锯齿状。
9.如权利要求7所述的元件基板，其中，
于该第一区与该第三区的交界处，该其中一个第三对位标记对应其中三个第一对位标记设置；
于该第二区与该第四区的交界处，该其中一个第四对位标记对应其中三个第二对位标记设置。
10.如权利要求9所述的元件基板，其中，该其中一个第三对位标记、该其中三个第一对位标记中的一者、该其中一个第四对位标记以及该其中三个第三对位标记中的一者位于同一水平线上。
11.一种元件基板的制造方法，包括：
提供一基板；
形成一膜层于该基板上；
形成一图案化光阻层于该膜层上，形成该图案化光阻层的方法包括：
形成一光阻层于该膜层上；
由一第一光罩于该光阻层定义出一第一光阻区，其中，该第一光阻区包括多个第一对位光阻；以及
由一第二光罩于该光阻层定义出一第二光阻区，其中，该第二光阻区包括多个第二对位光阻，其中一个第一对位光阻与其中一个第二对位光阻相邻于该第一光阻区与该第二光阻区的交界处；以及
以该图案化光阻层为罩幕图案化该膜层，以形成一图案化层。
12.如权利要求11所述的制造方法，形成该图案化光阻层的方法还包括：
由一第三光罩于该光阻层定义出一第三光阻区，其中该第三光阻区包括多个第三对位光阻，其中另一个第一对位光阻与其中一个第三对位光阻相邻于该第一光阻区与该第三光阻区的交界处；以及
由一第四光罩于该光阻层定义出一第四光阻区，其中该第四光阻区包括多个第四对位光阻，其中另一个第二对位光阻与其中一个第四对位光阻相邻于该第二光阻区与该第四光阻区的交界处，且其中另一个第三对位光阻与其中另一个第四对位光阻相邻于该第三光阻区与该第四光阻区的交界处。
13.如权利要求12所述的制造方法，其中，该第一光阻区与该第二光阻区的交界处、该第一光阻区与该第三光阻区的交界处、该第二光阻区与该第四光阻区的交界处以及该第三光阻区与该第四光阻区的交界处为锯齿状。
14.如权利要求13所述的制造方法，其中：
于该第一光阻区与该第三光阻区的交界处，该其中一个第三对位光阻对应其中三个第一对位光阻设置；
于该第二光阻区与该第四光阻区的交界处，该其中一个第四对位光阻对应其中三个第二对位光阻设置。
15.如权利要求14所述的制造方法，还包括：
沿着一水平方向测量该其中三个第一对位光阻中的一者的位置、该其中三个第二对位光阻中的一者的位置、该其中一个第三对位光阻的位置以及该其中一个第四对位光阻的位置。
16.如权利要求11所述的制造方法，其中，该图案化层包括由该第一光罩所定义的一第一区以及由该第二光罩所定义的一第二区，其中该第一区包括对应所述第一对位光阻的多个第一对位标记，且该第二区包括对应所述第二对位光阻的多个第二对位标记，其中一个第一对位标记与其中一个第二对位标记相邻于该第一区与该第二区的交界处。
17.如权利要求16所述的制造方法，还包括：
测量该其中一个第一对位标记以及该其中一个第二对位标记的位置。
18.如权利要求11所述的制造方法，还包括：
测量该其中一个第一对位光阻以及该其中一个第二对位光阻的位置。
19.如权利要求11所述的制造方法，其中，形成该图案化层之后，还包括移除该图案化光阻层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107138849A TWI688988B (zh) | 2018-11-01 | 2018-11-01 | 元件基板及其製造方法 |
| TW107138849 | 2018-11-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110233146A true CN110233146A (zh) | 2019-09-13 |
| CN110233146B CN110233146B (zh) | 2021-10-15 |
Family
ID=67860622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910398899.XA Active CN110233146B (zh) | 2018-11-01 | 2019-05-14 | 元件基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110233146B (zh) |
| TW (1) | TWI688988B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH117004A (ja) * | 1997-04-23 | 1999-01-12 | Citizen Watch Co Ltd | 液晶表示装置及び、アライメントマーク |
| JP2002221735A (ja) * | 2001-01-26 | 2002-08-09 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板、液晶表示装置、および、それらの製造方法 |
| JP2006049805A (ja) * | 2004-07-05 | 2006-02-16 | Seiko Epson Corp | パターンの位置合わせ精度計測方法、パターン形成方法、半導体装置の製造方法並びに電気光学装置 |
| KR100669459B1 (ko) * | 2005-04-06 | 2007-01-15 | 삼성에스디아이 주식회사 | 다이렉트 이메이징 노광기를 이용한 노광 방법 |
| US20070099396A1 (en) * | 2005-10-27 | 2007-05-03 | Seiko Epson Corporation | Method of forming pattern, film structure, electrooptical device and electronic equipment |
| TWI310849B (en) * | 2002-02-06 | 2009-06-11 | Au Optronics Corp | Pixel structure |
| JP2012074455A (ja) * | 2010-09-28 | 2012-04-12 | Dainippon Screen Mfg Co Ltd | アライメントユニット、基板処理装置、およびアライメント方法 |
| CN102540603A (zh) * | 2010-12-15 | 2012-07-04 | 株式会社日立显示器 | 液晶显示装置 |
| JP2016191867A (ja) * | 2015-03-31 | 2016-11-10 | 株式会社ニコン | 露光装置、露光方法、フラットパネルディスプレイの製造方法、及びデバイス製造方法 |
| CN108269786A (zh) * | 2017-01-03 | 2018-07-10 | 群创光电股份有限公司 | 显示器件 |
| CN109143651A (zh) * | 2018-09-30 | 2019-01-04 | 京东方科技集团股份有限公司 | 显示用基板母板、显示面板母板及显示面板的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI398737B (zh) * | 2007-12-07 | 2013-06-11 | Innolux Corp | 光罩對位曝光方法及光罩組件 |
| JP2013033870A (ja) * | 2011-08-02 | 2013-02-14 | Canon Inc | 半導体デバイスおよびその製造方法 |
-
2018
- 2018-11-01 TW TW107138849A patent/TWI688988B/zh active
-
2019
- 2019-05-14 CN CN201910398899.XA patent/CN110233146B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH117004A (ja) * | 1997-04-23 | 1999-01-12 | Citizen Watch Co Ltd | 液晶表示装置及び、アライメントマーク |
| JP2002221735A (ja) * | 2001-01-26 | 2002-08-09 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板、液晶表示装置、および、それらの製造方法 |
| TWI310849B (en) * | 2002-02-06 | 2009-06-11 | Au Optronics Corp | Pixel structure |
| JP2006049805A (ja) * | 2004-07-05 | 2006-02-16 | Seiko Epson Corp | パターンの位置合わせ精度計測方法、パターン形成方法、半導体装置の製造方法並びに電気光学装置 |
| KR100669459B1 (ko) * | 2005-04-06 | 2007-01-15 | 삼성에스디아이 주식회사 | 다이렉트 이메이징 노광기를 이용한 노광 방법 |
| US20070099396A1 (en) * | 2005-10-27 | 2007-05-03 | Seiko Epson Corporation | Method of forming pattern, film structure, electrooptical device and electronic equipment |
| JP2012074455A (ja) * | 2010-09-28 | 2012-04-12 | Dainippon Screen Mfg Co Ltd | アライメントユニット、基板処理装置、およびアライメント方法 |
| CN102540603A (zh) * | 2010-12-15 | 2012-07-04 | 株式会社日立显示器 | 液晶显示装置 |
| JP2016191867A (ja) * | 2015-03-31 | 2016-11-10 | 株式会社ニコン | 露光装置、露光方法、フラットパネルディスプレイの製造方法、及びデバイス製造方法 |
| CN108269786A (zh) * | 2017-01-03 | 2018-07-10 | 群创光电股份有限公司 | 显示器件 |
| CN109143651A (zh) * | 2018-09-30 | 2019-01-04 | 京东方科技集团股份有限公司 | 显示用基板母板、显示面板母板及显示面板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110233146B (zh) | 2021-10-15 |
| TWI688988B (zh) | 2020-03-21 |
| TW202018768A (zh) | 2020-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9134615B2 (en) | Exposure method for glass substrate of liquid crystal display | |
| JP3375966B2 (ja) | 表示素子及びその製造方法 | |
| US6667792B2 (en) | Array substrate with identification mark on semiconductor layer and identification mark forming method thereof | |
| EP1921490A1 (en) | Method of forming identification marks for a display substrate and a display device using the same | |
| US20210296392A1 (en) | Flat Panel Array with the Alignment Marks in Active Area | |
| US10274762B2 (en) | Display substrate motherboard, manufacturing and detecting methods thereof and display panel motherboard | |
| JP5511216B2 (ja) | アレイ基板およびその製造方法 | |
| CN105655290B (zh) | 液晶显示面板、阵列基板及其制造方法 | |
| CN104932152B (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
| CN107170760B (zh) | 显示基板的制备方法、显示基板和显示装置 | |
| WO2017000431A1 (zh) | 阵列基板及其制备方法、显示面板及显示装置 | |
| US9323081B2 (en) | Liquid crystal display apparatus and method of manufacturing the same | |
| CN104299961B (zh) | 一种阵列基板及其制备方法 | |
| CN107870490A (zh) | 显示装置 | |
| CN113391487A (zh) | 显示基板、显示面板、隔垫物的检测方法和制造方法 | |
| CN110233146A (zh) | 元件基板及其制造方法 | |
| WO2014146369A1 (zh) | 彩膜基板及其制作方法、显示面板及显示设备 | |
| KR100993455B1 (ko) | 아이디 마크가 형성된 액정표시장치 및 그 제조방법 | |
| US8553195B2 (en) | Substrate for a display panel, a display panel having the substrate, a method of producing the substrate, and a method of producing the display panel | |
| US20140042465A1 (en) | Array substrate, method for fabricating the same and display device | |
| KR20150018144A (ko) | 액정표시장치 및 이의 제조방법 | |
| KR101670678B1 (ko) | 평판표시장치 및 그의 제조방법 | |
| CN103728827B (zh) | 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法 | |
| WO2023179434A9 (zh) | 阵列基板及液晶面板 | |
| KR20130031738A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |