CN107170760B - 显示基板的制备方法、显示基板和显示装置 - Google Patents
显示基板的制备方法、显示基板和显示装置 Download PDFInfo
- Publication number
- CN107170760B CN107170760B CN201710399105.2A CN201710399105A CN107170760B CN 107170760 B CN107170760 B CN 107170760B CN 201710399105 A CN201710399105 A CN 201710399105A CN 107170760 B CN107170760 B CN 107170760B
- Authority
- CN
- China
- Prior art keywords
- pattern layer
- holes
- layer
- elongated hole
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 238000009413 insulation Methods 0.000 claims abstract description 38
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 41
- 239000011521 glass Substances 0.000 abstract description 24
- 230000011218 segmentation Effects 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 161
- 239000010408 film Substances 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- -1 indium tin metal oxide Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于显示技术领域，具体涉及一种显示基板的制备方法、显示基板和显示装置。该显示基板包括衬底，还至少包括依次层叠设置于所述衬底上方的第一绝缘图形层、第一金属图形层、第二绝缘图形层和第二金属图形层，所述第一绝缘图形层和所述第二绝缘图形层均分别设置为交错分割的面状结构，所述第一金属图形层和所述第二金属图形层至少局部相连接。该显示基板及其相应的制备方法，通过将引起玻璃衬底收缩量的栅绝缘层和钝化层进行分割处理，在分割边缘处释放工艺带来的膜层形变应力，从而从根本上减小膜层形变带来的玻璃衬底形变，进而可以增大对盒裕量，降低因对盒偏差过大引起的串色等不良。
Description
技术领域
本发明属于显示技术领域，具体涉及一种显示基板的制备方法、显示基板和显示装置。
背景技术
在液晶显示装置TFT-LCD(Thin Film Transistor-Liquid Crystal Display)的制作过程当中，需要制作各种类型的薄膜，例如SiNx(氮化硅)、a-Si(非晶硅)、N+a-Si(掺杂非晶硅)、AlNd(铝钕合金)、ITO(纳米铟锡金属氧化物)等金属层或非金属薄膜，上述不同的薄膜在进行工艺过程中受升温、降温、薄膜应力等影响，会导致薄膜晶格之间的总间距(Total Pitch，简称TP)产生变化，进而带动薄膜所覆盖的衬底(例如玻璃)产生相应的形变。
在阵列工艺(Array)完成后，间距存在一定的收缩量，并且由于不同产品工艺不同，间距的收缩量受到掩模板(Mask)数量、各膜层的厚度、成膜温度及成膜时间、刻蚀温度及刻蚀时间等因素的影响。逐工序间距测试实验发现，导致玻璃形变量最大的膜层为栅绝缘层(GI)和钝化层(PVX)，玻璃产生向外扩张的形变可达4μm；而沉积Al、ITO等金属层时，玻璃产生向内收缩的形变量仅为1μm以内。只要显示基板产生了形变，阵列基板和彩膜基板上的图形就很难保持严格的一致性，因此间距是一个关键参考因素，其相对设计间距(DesignTP)的偏差影响TFT-LCD中阵列基板与彩膜基板的对盒(Cell)，间距偏差过大会导致显示漏光等一系列问题，也会缩小设计对盒裕量(Margin)，对产品设计和品质都带来负面影响。
目前对此的解决方法通常从补正的角度来降低玻璃形变对产品品质造成的影响，但未能从根本上防止玻璃形变。
发明内容
本发明所要解决的技术问题是针对现有技术中上述不足，提供一种显示基板的制备方法、显示基板和显示装置，将引起上述收缩量的栅绝缘层(GI)和钝化层(PVX)进行分割处理，在分割边缘处释放工艺带来的膜层形变应力，从而减小膜层形变带来的玻璃衬底形变。
解决本发明技术问题所采用的技术方案是显示基板，包括衬底，还至少包括依次层叠设置于所述衬底上方的第一绝缘图形层、第一金属图形层、第二绝缘图形层和第二金属图形层，所述第一绝缘图形层和所述第二绝缘图形层均分别设置为交错分割的面状结构，所述第一金属图形层和所述第二金属图形层至少局部相连接。
优选的是，所述第一绝缘图形层中开设有多个第一通孔，所述第二绝缘图形层中开设有多个第二通孔，所述第一通孔和所述第二通孔在所述衬底的正投影方向上互相交错、但互不重叠。
优选的是，所述第一通孔在所述第一绝缘图形层中均匀分布，所述第二通孔在所述第二绝缘图形层中均匀分布。
优选的是，所述第一通孔包括垂直交叉开设在所述第一绝缘图形层中的多条第一长条孔和多条第二长条孔，所述第二通孔包括垂直交叉开设在所述第二绝缘图形层中的多条第三长条孔和多条第四长条孔；并且，所述第一长条孔与所述第四长条孔互相交叉，所述第二长条孔与所述第三长条孔互相交叉。
优选的是，所述第一长条孔与所述第三长条孔互相平行，所述第二长条孔与所述第四长条孔互相平行；所述第一长条孔与所述第四长条孔互相垂直。
优选的是，相邻的所述第一长条孔和所述第三长条孔之间的间距范围为2-3微米，相邻的所述第三长条孔和所述第四长条孔的之间的间距范围为2-3微米；两两相邻的所述第一长条孔之间的间距范围为2-3微米，两两相邻的所述第三长条孔之间的间距范围为2-3微米。
优选的是，所述第一长条孔和所述第二长条孔的孔宽范围分别为1-2微米，所述第三长条孔和所述第四长条孔的孔宽范围分别为1-2微米。
优选的是，所述第一绝缘图形层为栅绝缘层，所述栅绝缘层与所述衬底之间设置有包括栅极和栅线的图形；
所述第一金属图形层为包括源极和数据线/漏极的图形，所述源极/漏极与所述栅绝缘层之间设置有包括有源层的图形；
所述第二绝缘图形层为钝化层，所述钝化层设置于所述源极/漏极远离所述有源层的一侧；
所述第二金属图形层为包括像素电极的图形，所述像素电极设置于所述钝化层远离所述源极/漏极的一侧，所述漏极与所述像素电极通过贯通所述栅绝缘层和所述钝化层的过孔相连接。
一种显示装置，包括上述的显示基板。
一种显示基板的制备方法，包括依次在衬底上方层叠设置第一绝缘图形层、第一金属图形层、第二绝缘图形层和第二金属图形层的步骤，其中：所述第一绝缘图形层和所述第二绝缘图形层均分别设置为交错分割的面状结构，所述第一金属图形层和所述第二金属图形层至少局部相连接。
本发明的有益效果是：
该显示基板及其相应的制备方法，通过将引起玻璃衬底收缩量的栅绝缘层(GI)和钝化层(PVX)进行分割处理，在分割边缘处释放工艺带来的膜层形变应力，从而从根本上减小膜层形变带来的玻璃衬底形变，进而可以增大对盒裕量(margin)，降低因对盒偏差过大引起的串色等不良。
附图说明
图1为本发明实施例1中显示基板的剖视图；
图2A和图2B分别为图1中显示基板中包括交错分割面状结构的局部剖视图和平面示意图；
图3A-图3I为本发明实施例1中显示基板的制备方法各流程对应的剖视图；
图4A-图4I为本发明实施例1中显示基板的制备方法各流程对应的平面图；
附图标识中：
1－衬底，2－栅极，3－栅绝缘层，30－栅绝缘膜层，31－第一通孔，4－有源层，40－有源膜层，5－源极，50－源漏膜层，51－数据线，6－漏极，7－钝化层，71－第二通孔，8－像素电极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明显示基板的制备方法、显示基板和显示装置作进一步详细描述。
由于在显示基板的制作工艺中，栅绝缘层(GI)和钝化层(PVX)引起的玻璃形变是最大的，其中的通孔为面状局部打孔结构，即除了需要过孔搭接的位置打孔，其他位置全部都是连在一起的、平铺于整个玻璃衬底上方的面状结构。这样就造成栅绝缘层及钝化层在高温工艺中的形变应力带动玻璃形变。因此，本发明的技术构思在于，将栅绝缘层和钝化层设计为交错分割((division))的面状结构，高温工艺导致这两层形变时就可以分割位置得到应力释放，防止带动玻璃变形。
本发明中，光刻工艺，是指包括曝光、显影、刻蚀等工艺过程的利用光刻胶、掩模板、曝光机等进行刻蚀形成图形的工艺；构图工艺，包括光刻工艺，还包括打印、喷墨等其他用于形成预定图形的工艺。
实施例1：
本发明提出了一种弱化或消除玻璃形变的显示基板以及相应的制备方法，根据栅绝缘层和钝化层是导致玻璃形变的主要因素的测试结果，通过将栅绝缘层和钝化层设计为交错分割的面状结构，使得工艺过程中导致这两层形变时可以在分割位置得到应力释放，防止膜层形变带动玻璃衬底变形；同时，由于应力释放作用，还可以防止膜层产生微裂纹。
该显示基板包括衬底，还至少包括依次层叠设置于衬底上方的第一绝缘图形层、第一金属图形层、第二绝缘图形层和第二金属图形层，第一绝缘图形层和第二绝缘图形层均分别设置为交错分割的面状结构，第一金属图形层和第二金属图形层至少局部相连接。该显示基板中衬底通常为玻璃，通过分割栅绝缘层和钝化层的方式来弱化显示基板在制备过程中的应力释放，从而消除工艺过程对玻璃衬底引起的形变量。
作为一个完整的结构，显示基板的结构如图1所示，从图1可见，第一绝缘图形层为栅绝缘层3，栅绝缘层3与衬底1之间设置有包括栅极2和栅线的图形，即栅绝缘层3的下方还设置有包括栅极2和栅线(图1中未示出)的图形；
第一金属图形层为包括源极5和数据线(图1中未示出)/漏极6的图形，源极5/漏极6与栅绝缘层3之间设置有包括有源层4的图形，即源极5/漏极6的下方、栅绝缘层3的上方设置有有源层4；
第二绝缘图形层为钝化层7，钝化层7设置于源极/漏极远离有源层4的一侧，即钝化层7位于源极5/漏极6的上方；
第二金属图形层为包括像素电极8的图形，像素电极8设置于钝化层远离源极5/漏极6的一侧，即像素电极8位于钝化层7的上方，漏极6与像素电极8通过贯通栅绝缘层3和钝化层7的过孔相连接。
上述结构均设置在衬底1的上方，形成完整的薄膜晶体管+像素电极结构，形成阵列基板结构。
请参考图2A和图2B，第一绝缘图形层(即栅绝缘层3)中开设有多个第一通孔31，第二绝缘图形层(即钝化层7)中开设有多个第二通孔71，第一通孔31和第二通孔71在衬底1的正投影方向上互相交错、但互不重叠。第一通孔31和第二通孔71交错、但互不重叠，保证层间金属材料之间的绝缘的效果。为能更突出地示意本实施例中栅绝缘层3中第一通孔31和钝化层7中第二通孔71的位置关系，平面示意图(图2B)中的钝化层7设置为具有一定透明度，并且将第一通孔31和第二通孔71分别以黑色和白色进行区分。
优选的是，第一通孔31在第一绝缘图形层中均匀分布，第二通孔71在第二绝缘图形层中均匀分布。
具体的，第一通孔31包括垂直交叉开设在第一绝缘图形层中的多条第一长条孔和多条第二长条孔，第二通孔71包括垂直交叉开设在第二绝缘图形层中的多条第三长条孔和多条第四长条孔；并且，第一长条孔与第四长条孔互相交叉，第二长条孔与第三长条孔互相交叉。基于上述第一长条孔、第二长条孔、第三长条孔和第四长条孔的排列位置，第一通孔31和第二通孔71交错设置，从而使得第一通孔31和第二通孔71不存在交叠区域，起到保护金属层间的绝缘作用。
优选的是，第一长条孔与第三长条孔互相平行，第二长条孔与第四长条孔互相平行；第一长条孔与第四长条孔互相垂直。也即，第一长条孔与第三长条孔可以沿与栅线相同的方向延伸排列，第二长条孔与第四长条孔可以沿与栅线垂直的数据线的方向延伸排列；或者，第一长条孔与第三长条孔可以沿与数据线相同的方向延伸排列，第二长条孔与第四长条孔可以沿与数据线垂直的栅线的方向延伸排列，这里不做限制。
其中，相邻的第一长条孔和第三长条孔之间的间距范围为2-3微米，相邻的第三长条孔和第四长条孔的之间的间距范围为2-3微米。
类似的，两两相邻的第一长条孔之间的间距范围为2-3微米，两两相邻的第三长条孔之间的间距范围为2-3微米。
第一长条孔和第二长条孔的孔宽范围分别为1-2微米，第三长条孔和第四长条孔的孔宽范围分别为1-2微米。
相应的，本实施例中的显示基板的制备方法，包括依次在衬底上方层叠设置第一绝缘图形层、第一金属图形层、第二绝缘图形层和第二金属图形层的步骤，其中：第一绝缘图形层和第二绝缘图形层均分别设置为交错分割的面状结构，第一金属图形层和第二金属图形层至少局部相连接。该显示基板的制备方法通过形成分割栅绝缘层和钝化层7消除对玻璃衬底引起的形变量。
如图3A-图3H以及对应的图4A-图4H所示，第一绝缘图形层为栅绝缘层3，第一金属图形层为包括源极5和数据线/漏极6的图形，第二绝缘图形层为钝化层7，第二金属图形层为包括像素电极8的图形，该制备方法包括步骤：
形成栅膜层，如图3A和图4A所示，通过构图工艺形成包括栅极2和数据线(图3A和图4A未示出)的图形，即通过镀膜→曝光→显影→刻蚀工艺形成包括栅极2和数据线图形。
如图3B、3C和图4B、4C所示，形成栅绝缘膜层30和有源膜层40；如图3D和图4D所示，通过构图工艺将有源膜层40形成包括有源层4的图形，即通过化学气相沉积工艺形成栅绝缘膜层30及以A-Si材料为主的有源膜层40，然后进行曝光→显影→刻蚀工艺，形成包括有源层4的图形。
如图3E和图4E所示，形成源漏膜层50；如图3F和图4F所示，通过构图工艺将源漏膜层50形成包括源极5和数据线/漏极6的图形，即通过溅射工艺沉积源漏膜层50，通过曝光→显影→刻蚀工艺形成包括源极5(同时还包括图4F所示的数据线51)和漏极6的金属图形。
如图3G和图4G所示，通过构图工艺将栅绝缘膜层30形成包括栅绝缘层3的图形，栅绝缘层3的图形包括开设的第一通孔31，优选第一通孔31在栅绝缘层3中均匀分布。即通过曝光→显影→刻蚀工艺形成栅绝缘层3的分割结构。这里应该理解的是，栅绝缘层可能包括图形或不包括图形(就是说整层栅绝缘膜层即为栅绝缘层)，包括图形的栅绝缘层的掩模板通常用于窄边框类显示基板的掩膜工艺中，其图形仅用于周边电路区域形成孔状图形，而在显示区不形成图形。本实施例显示基板的制备工艺中形成带有通孔的栅绝缘层的掩模板，可以在现有的正常窄边框产品的通用掩模板的基础上增加像素区的通孔版图设计，并不需要额外增加掩模板的制作费用，不会增加工艺成本。
形成钝化膜层，如图3H和图4H所示，通过构图工艺形成包括钝化层7的图形，钝化层7的图形包括开设的第二通孔71，第一通孔31和第二通孔71在正投影方向上互相交错、但互不重叠，用来保证绝缘的效果；并且，优选第二通孔71在钝化层7中均匀分布。即通过镀膜→曝光→显影→刻蚀工艺形成钝化层7的图形。
上述显示基板中，第一通孔31包括多条垂直交叉开设的第一长条孔和第二长条孔，第二通孔71包括多条垂直交叉开设的第三长条孔和第四长条孔，第一长条孔与第四长条孔互相交叉，第二长条孔与第三长条孔互相交叉。
优选的是，第一长条孔与第三长条孔互相平行，第二长条孔与第四长条孔互相平行；第一长条孔与第四长条孔互相垂直。
形成像素膜层，如图3I和图4I所示，通过构图工艺包括形成包括像素电极8的图形，即通过镀膜→曝光→显影→刻蚀工艺形成像素电极8的图形。
本实施例中的显示基板，虽然栅绝缘层3和钝化层7的通孔中实质上在镀膜或成膜过程中可能会金属材料填入，即此时栅线、数据线即使和与其相邻的绝缘层中的通孔位置对应，或者像素电极材料填入钝化层7的第二通孔71中，但由于栅绝缘层3的第一通孔和钝化层7中的第二通孔交错设置，保证金属材料之间有绝缘材料存在，因此能有效避免不同层之间的金属材料同时处于分割位置无绝缘层分隔而造成短路，从而起到绝缘作用。并且，本实施例可以在膜层分割位置进行应力释放，防止栅绝缘层和钝化层的微裂纹产生，进而减小玻璃衬底的形变并防止微裂纹。
当然，栅绝缘层和钝化层中通孔的分割结构不仅限于前述的形状和尺寸，其他可在一定程度上进行应力释放的分割面状结构也可以，这里不做限定，只要不影响栅绝缘层与钝化层之间的绝缘效果即可。
测试结果表明，在相同的工艺环境下，现有工艺中玻璃形变量约为4微米，而采用本发明实施例中的结构和相应的制备方法，该玻璃形变量控制在1.5微米以内，从根本上使得玻璃衬底形变量减小，从而大大增大了对盒裕量(margin)，能降低因对盒偏差过大引起的串色等不良。
实施例2：
本实施例提供一种显示装置，该显示装置包括实施例1中的显示基板。
该显示装置可以为：台式电脑、平板电脑、笔记本电脑、手机、PDA、GPS、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、液晶面板、电子纸、电视机、显示器、数码相框、导航仪等任何具有显示功能的产品或部件，可应用于公共显示和虚幻显示等多个领域。
该显示装置具有较佳的显示效果。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (8)
1.一种显示基板，包括衬底，其特征在于，还至少包括依次层叠设置于所述衬底上方的第一绝缘图形层、第一金属图形层、第二绝缘图形层和第二金属图形层，所述第一绝缘图形层和所述第二绝缘图形层均分别设置为交错分割的面状结构，所述第一金属图形层和所述第二金属图形层至少局部相连接；
所述第一绝缘图形层中开设有多个第一通孔，所述第二绝缘图形层中开设有多个第二通孔，所述第一通孔和所述第二通孔在所述衬底的正投影方向上互相交错、但互不重叠；
所述第一通孔包括垂直交叉开设在所述第一绝缘图形层中的多条第一长条孔和多条第二长条孔，所述第二通孔包括垂直交叉开设在所述第二绝缘图形层中的多条第三长条孔和多条第四长条孔；并且，所述第一长条孔与所述第四长条孔互相交叉，所述第二长条孔与所述第三长条孔互相交叉。
2.根据权利要求1所述的显示基板，其特征在于，所述第一通孔在所述第一绝缘图形层中均匀分布，所述第二通孔在所述第二绝缘图形层中均匀分布。
3.根据权利要求1所述的显示基板，其特征在于，所述第一长条孔与所述第三长条孔互相平行，所述第二长条孔与所述第四长条孔互相平行；所述第一长条孔与所述第四长条孔互相垂直。
4.根据权利要求1所述的显示基板，其特征在于，相邻的所述第一长条孔和所述第三长条孔之间的间距范围为2-3微米，相邻的所述第二长条孔和所述第四长条孔的之间的间距范围为2-3微米；两两相邻的所述第一长条孔之间的间距范围为2-3微米，两两相邻的所述第三长条孔之间的间距范围为2-3微米。
5.根据权利要求1所述的显示基板，其特征在于，所述第一长条孔和所述第二长条孔的孔宽范围分别为1-2微米，所述第三长条孔和所述第四长条孔的孔宽范围分别为1-2微米。
6.根据权利要求1-5任一项所述的显示基板，其特征在于，所述第一绝缘图形层为栅绝缘层，所述栅绝缘层与所述衬底之间设置有包括栅极和栅线的图形；
所述第一金属图形层为包括源极和数据线/漏极的图形，所述源极/漏极与所述栅绝缘层之间设置有包括有源层的图形；
所述第二绝缘图形层为钝化层，所述钝化层设置于所述源极/漏极远离所述有源层的一侧；
所述第二金属图形层为包括像素电极的图形，所述像素电极设置于所述钝化层远离所述源极/漏极的一侧，所述漏极与所述像素电极通过贯通所述所述钝化层的过孔相连接。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的显示基板。
8.一种显示基板的制备方法，其特征在于，包括依次在衬底上方层叠设置第一绝缘图形层、第一金属图形层、第二绝缘图形层和第二金属图形层的步骤，其中：所述第一绝缘图形层和所述第二绝缘图形层均分别设置为交错分割的面状结构，所述第一金属图形层和所述第二金属图形层至少局部相连接；
所述第一绝缘图形层中开设有多个第一通孔，所述第二绝缘图形层中开设有多个第二通孔，所述第一通孔和所述第二通孔在所述衬底的正投影方向上互相交错、但互不重叠；
所述第一通孔包括垂直交叉开设在所述第一绝缘图形层中的多条第一长条孔和多条第二长条孔，所述第二通孔包括垂直交叉开设在所述第二绝缘图形层中的多条第三长条孔和多条第四长条孔；并且，所述第一长条孔与所述第四长条孔互相交叉，所述第二长条孔与所述第三长条孔互相交叉。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710399105.2A CN107170760B (zh) | 2017-05-31 | 2017-05-31 | 显示基板的制备方法、显示基板和显示装置 |
| PCT/CN2018/086711 WO2018219131A1 (zh) | 2017-05-31 | 2018-05-14 | 显示基板的制备方法、显示基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710399105.2A CN107170760B (zh) | 2017-05-31 | 2017-05-31 | 显示基板的制备方法、显示基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170760A CN107170760A (zh) | 2017-09-15 |
| CN107170760B true CN107170760B (zh) | 2019-12-20 |
Family
ID=59821745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710399105.2A Active CN107170760B (zh) | 2017-05-31 | 2017-05-31 | 显示基板的制备方法、显示基板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107170760B (zh) |
| WO (1) | WO2018219131A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170760B (zh) * | 2017-05-31 | 2019-12-20 | 京东方科技集团股份有限公司 | 显示基板的制备方法、显示基板和显示装置 |
| CN108054173B (zh) * | 2017-12-13 | 2021-01-26 | 京东方科技集团股份有限公司 | 显示基板及制备方法、显示装置 |
| CN108461492B (zh) * | 2018-05-30 | 2021-03-30 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板、显示面板以及显示装置 |
| US11056513B2 (en) | 2018-05-30 | 2021-07-06 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Thin film transistor array substrate, display panel and display device |
| CN108899342B (zh) * | 2018-06-29 | 2021-07-06 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及其制造方法、显示器及电子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203134796U (zh) * | 2012-12-26 | 2013-08-14 | 厦门天马微电子有限公司 | 一种阵列基板及其平板显示器 |
| CN104795403A (zh) * | 2015-04-16 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种柔性基板及其制作方法、显示装置 |
| CN106449665A (zh) * | 2016-12-02 | 2017-02-22 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
| CN106571374A (zh) * | 2016-07-27 | 2017-04-19 | 友达光电股份有限公司 | 像素结构及显示面板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900542B1 (ko) * | 2002-11-14 | 2009-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| CN107170760B (zh) * | 2017-05-31 | 2019-12-20 | 京东方科技集团股份有限公司 | 显示基板的制备方法、显示基板和显示装置 |
-
2017
- 2017-05-31 CN CN201710399105.2A patent/CN107170760B/zh active Active
-
2018
- 2018-05-14 WO PCT/CN2018/086711 patent/WO2018219131A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203134796U (zh) * | 2012-12-26 | 2013-08-14 | 厦门天马微电子有限公司 | 一种阵列基板及其平板显示器 |
| CN104795403A (zh) * | 2015-04-16 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种柔性基板及其制作方法、显示装置 |
| CN106571374A (zh) * | 2016-07-27 | 2017-04-19 | 友达光电股份有限公司 | 像素结构及显示面板 |
| CN106449665A (zh) * | 2016-12-02 | 2017-02-22 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107170760A (zh) | 2017-09-15 |
| WO2018219131A1 (zh) | 2018-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107170760B (zh) | 显示基板的制备方法、显示基板和显示装置 | |
| US9735182B2 (en) | Array substrate, display device, and method for manufacturing the array substrate | |
| US10539836B2 (en) | Display substrate, method of fabricating the same, and display device | |
| EP2881785B1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| WO2017133097A1 (zh) | 阵列基板及其制造方法以及显示面板 | |
| US9664973B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| KR20120033688A (ko) | 액정표시장치 및 이의 제조 방법 | |
| WO2020248701A1 (zh) | 阵列基板、显示面板及显示装置 | |
| KR20090030557A (ko) | 액정표시장치의 제조방법 | |
| WO2016023305A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| EP3187929A1 (en) | Array substrate and manufacturing method therefor, and display apparatus | |
| JP2006093656A (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
| WO2018032670A1 (zh) | Tft基板的制作方法 | |
| JP2007171951A (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| WO2015010397A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2016065851A1 (zh) | 阵列基板、显示面板及显示装置 | |
| CN104932152A (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
| KR20020093351A (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| CN103413784A (zh) | 一种阵列基板及其制备方法及显示装置 | |
| US9019462B2 (en) | Array substrate and method for manufacturing the same, and display device | |
| TW200835988A (en) | Liquid crystal display device | |
| KR101341024B1 (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
| CN104952887A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| EP3355346B1 (en) | Manufacturing method of array substrate, array substrate, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |