CN108511457A - 一种tft像素结构、阵列基板及其制作方法、显示装置 - Google Patents

一种tft像素结构、阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN108511457A
CN108511457A CN201710113962.1A CN201710113962A CN108511457A CN 108511457 A CN108511457 A CN 108511457A CN 201710113962 A CN201710113962 A CN 201710113962A CN 108511457 A CN108511457 A CN 108511457A
Authority
CN
China
Prior art keywords
layer
grid
patterned
insulating layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710113962.1A
Other languages
English (en)
Other versions
CN108511457B (zh
Inventor
张露
朱修剑
韩珍珍
李勃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201710113962.1A priority Critical patent/CN108511457B/zh
Publication of CN108511457A publication Critical patent/CN108511457A/zh
Application granted granted Critical
Publication of CN108511457B publication Critical patent/CN108511457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示技术领域，尤其涉及一种TFT像素结构、阵列基板及其制作方法、显示装置，用以改善现有技术中由于PPI的提升而导致TFT像素结构中存储电容的电容值减小的问题。在本申请方案中，可以形成高PPI的阵列基板，而且，由于该阵列基板中的栅极位于栅线之上，使得栅极可以不在自身所在存储电容区域设置过孔，而是通过设置在存储电容区域以外的过孔实现栅极与掺杂后的半导体的接触连接，进而，保证栅极与金属电极层形成的存储电容的面积不致于太小，进而，使得存储电容的电容值不会减小过多，尽可能改善对像素驱动TFT栅极电压的保持所产生的不良影响。

Description

一种TFT像素结构、阵列基板及其制作方法、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种TFT像素结构、阵列基板及其制作方法、显示装置。
背景技术
目前，在显示技术领域，大尺寸、高分辨率以及高画质的平板显示装置已经占据了主导地位。而薄膜晶体管(Thin Film Transistor，TFT)是一种场效应晶体管，被广泛应用于平板显示领域。
如图1所示，为现有技术中有机发光二极管(Organic Light-Emitting Diode，OLED)阵列基板的俯视示意图，该示意图中仅示出了其中一个TFT像素结构，在该TFT像素结构中，虚线区域表示由栅极和金属电极层形成的存储电容Cst。随着当前显示行业的快速发展，用户对图像分辨率PPI的需求逐渐提升。因此，像素版图密度的提升导致每个TFT像素结构的面积变小，相应地，结合图1所示，每个TFT像素结构中的存储电容Cst的面积也相应减小，而存储电容Cst的面积减小必然使得存储电容Cst的电容值降低，进而，影响像素驱动TFT栅极电压的保持，造成显示缺陷。
发明内容
本申请实施例提供一种TFT像素结构、阵列基板及其制作方法、显示装置，用以改善现有技术中由于PPI的提升而导致TFT像素结构中存储电容的电容值减小的问题。
本申请实施例采用下述技术方案：
一种TFT像素结构，包括：
基底；
位于所述基底一表面的图案化的栅线；
位于所述栅线之上的第一绝缘层；
位于所述第一绝缘层之上图案化的栅极，所述栅极通过第一过孔与掺杂后的半导体层接触连接，其中，所述第一过孔位于所述栅极以外的区域；
位于所述栅极之上的电容介质层；
位于所述电容介质层之上的图案化的金属电极层，所述金属电极层与所述栅极的交叠区域形成存储电容。
可选地，还包括：
位于所述基底与所述栅线之间的图案化的半导体层；
位于所述半导体层之上的第二绝缘层。
可选地，所述第一过孔贯穿所述第一绝缘层和所述第二绝缘层。
可选地，所述栅极的材质与所述栅线的材质相同，所述第一绝缘层的材质为非金属硅化物。
可选地，还包括：
位于所述金属电极层之上的层间绝缘层；
位于所述层间绝缘层之上的图案化的源漏极，所述源漏极通过第二过孔与所述金属电极层接触连接；
位于所述源漏极之上的平坦化层。
一种阵列基板，包括所述的像素结构。
一种阵列基板的制作方法，包括：
提供一基底；
在所述基底一表面形成图案化的栅线；
在所述栅线之上形成第一绝缘层，并对所述第一绝缘层刻蚀形成第一过孔，其中，所述第一过孔位于所述栅极以外的区域；
在所述第一绝缘层之上形成图案化的栅极，所述栅极通过第一过孔与掺杂后的半导体层接触连接；
在所述栅极之上形成电容介质层；
在所述电容介质层之上形成图案化的金属电极层，所述金属电极层与所述栅极通过交叠区域形成存储电容。
可选地，在形成栅线之前，还包括：
在所述基底之上形成图案化的半导体层；
在所述半导体层之上形成第二绝缘层。
可选地，在形成栅线之后，且在形成第一绝缘层之前，还包括：
在所述半导体层的沟道区域形成阻挡层；
对未被阻挡的半导体层进行离子注入，形成掺杂后的半导体层；
剥离所述阻挡层。
一种显示装置，包括所述的阵列基板。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：
通过本发明技术方案，可以形成高PPI的阵列基板，而且，由于该阵列基板中的栅极位于栅线之上，使得栅极可以不在自身所在存储电容区域设置过孔，而是通过设置在存储电容区域以外的过孔实现栅极与掺杂后的半导体的接触连接，进而，保证栅极与金属电极层形成的存储电容的面积不致于太小，进而，使得存储电容的电容值不会减小过多，尽可能改善对像素驱动TFT栅极电压的保持所产生的不良影响。同时，由于栅极与栅线不同层，两者之间的绝缘层提升了栅极与半导体层之间的绝缘层的厚度，这样，即使像素结构的减小导致沟道宽长比变大所引发的驱动TFT的工作电流变大，而实际的驱动TFT的工作电流也会由于栅极与半导体层之间的绝缘层的厚度的增加而有所限制，换言之，驱动TFT的工作电流变大的趋势会受到限制，从而，改善了沟道宽长比对提升PPI的限制影响。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为现有技术中有机发光二极管阵列基板的一个TFT像素结构的俯视示意图；
图2为本发明实施例所提供的TFT像素结构的俯视示意图；
图3(a)为本发明实施例所提供的沿a-a切线对图2的TFT像素结构进行剖切得到的剖视示意图；
图3(b)为本发明实施例所提供的沿b-b切线对图2的TFT像素结构进行剖切得到的剖视示意图；
图4为本发明实施例所示的一种OLED阵列基板的结构示意图；
图5为本发明实施例提供的一种OLED阵列基板的制作方法的步骤示意图；
图6为本发明实施例提供的OLED阵列基板的制作工艺流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下结合附图，详细说明本申请各实施例提供的技术方案。
实施例一
由于现有技术中栅线与栅极是同一膜层图案化得到的，因此，栅线与栅极位于同一膜层；当栅极需要与掺杂后的半导体层接触连接时，由于同层栅线的阻挡，只能通过桥接的方式(即利用金属桥横跨过栅线)在栅线所在膜层以外的膜层做金属桥，并分别在栅极对应区域以及掺杂后的半导体层对应区域打孔，从而，实现栅极与掺杂后的半导体层的桥接。这种桥接结构以及TFT像素结构，是根据每个像素结构的大小以及所需的TFT驱动电压的大小预先计算设计好的，因此，对于普通级别PPI的阵列基板而言，其像素结构中的存储电容的大小整好可以保证像素驱动TFT栅极电压的保持；然而，当需要高级别PPI(例如大于等于600PPI)的阵列基板时，会通过缩小像素结构尺寸的方式来提升像素结构的密度，然而，这种方式必然会导致存储电容的面积减小，进而，降低存储电容的电容值，影响像素驱动TFT栅极电压的保持。
参照图2所示，为本发明实施例所提供的TFT像素结构的俯视图，该像素结构仅包含金属电极层以下的部分膜层，因此，在该俯视图中虚线方框区域为存储电容区域，由图示中可知，该存储电容区域中并未设置有过孔，而是通过存储电容区域以外的过孔(图中虚线圆形区域)实现栅极与下层掺杂后的半导体层的接触连接；现对该图2中的TFT像素结构沿a-a切线剖切，得到图3(a)所示的剖面图。
如图3(a)所示，为本发明实施例所提供的沿a-a切线剖切得到的剖视图，由剖视图可知，该像素结构主要包括：基底301，位于基底301一表面的图案化的栅线302，位于栅线302之上的第一绝缘层303，位于第一绝缘层303之上图案化的栅极304，该栅极304通过第一过孔305与掺杂后的半导体层306接触连接，其中，第一过孔305位于存储电容区域以外，位于栅极304之上的电容介质层307，位于电容介质层307之上的图案化的金属电极层308，金属电极层308与栅极304的交叠区域形成存储电容Cst。
由此可知，在本发明方案中，栅线302与栅极304并未设置在同一膜层，而是将栅极304设置在栅线302之上，且两个膜层之间通过第一绝缘层303相隔离，这样，栅线302就无法对栅极304起到阻挡作用，栅极304无需通过桥接的方式利用两个过孔与掺杂后的半导体层306接触连接，只需按照图示的方式，通过第一过孔305直接与掺杂后的半导体层306接触连接；而且，该第一过孔305位于存储电容区域以外，保证了整个栅极304的区域都可以用以形成存储电容Cst，从而，即使在提升PPI的情况下，虽然会缩小每个TFT像素结构尺寸，导致存储电容的面积减小，但是，通过本申请的方案，也会相应增加原本被桥接所用的过孔占用的面积弥补回来，即增加存储电容Cst的面积；换言之，从整体考虑，在本申请中，每个TFT像素结构中的存储电容的面积不会减小太多，从而，在一定程度上改善了由于提升PPI而导致存储电容面积减小的问题，使得存储电容的电容值不会降低太多，尽可能改善对像素驱动TFT栅极电压的保持所产生的不良影响。
进一步，仍参照图3(a)所示，该像素结构还可以包括：位于基底301与栅线302之间的图案化的半导体层309；位于半导体层309之上的第二绝缘层310。
虽然OLED阵列基板的PPI的提升会减小TFT像素结构的存储电容的面积，但是可通过上述方案将栅极设置在栅线的上方，从而通过一个过孔实现栅极与掺杂后的半导体层的接触连接，从而，改善提升PPI而导致存储电容面积减小的问题。一般而言，提升PPI后，整个阵列基板的发光亮度不变，相应地，分配到每个像素结构中的发光电流Ioled应当减小，进而，驱动TFT的工作电流也应当减小。然而，PPI的提升不仅会减小TFT像素结构的存储电容的面积，影响TFT的驱动电压，还会导致TFT的沟道宽长比变大，影响驱动TFT的工作电流。具体而言，在提升阵列基板的PPI后，每个像素结构的面积虽然减小了，但是，像素结构中的TFT区域的沟道宽度是不变的，相应地，像素结构的面积减小会导致沟道长度减小，进而，提升PPI后的阵列基板中各个像素结构的沟道宽长比变大(沟道宽长比是与驱动TFT的工作电流成正比，即沟道宽长比越大，驱动TFT的工作电流越大)，那么，驱动TFT的工作电流变大，然而，这种结果并不是提升PPI所期望得到的。
考虑到位于栅极与半导体层之间的栅绝缘层的厚度与驱动TFT的工作电流相关，即位于栅极与半导体层之间的栅绝缘层的厚度越大，驱动TFT的工作电流越小，两者之间呈负相关。而在本发明中，由于在栅线302之上设置了栅极304，两者之间还设置有第一绝缘层303，而栅线302与半导体层309之间还设置有第二绝缘层310，因而，在栅极304与半导体层309之间的绝缘层包括：第一绝缘层303和第二绝缘层310。可见，本申请在原有的第二绝缘310的基础上，增加了第一绝缘层303，从而，增厚了位于栅极304与半导体层309之间的绝缘层的厚度，相应地，减小了驱动TFT的工作电流，改善了沟道宽长比对提升PPI的限制。
在此需要说明的是，半导体层307位于基底301的一表面，与基底301之间间隔有多个其他膜层；该半导体层309的材质为低温多晶硅LTPS，其膜层厚度可按照现有技术中的膜层厚度设置，在此不做限定。而掺杂后的半导体层306为对该半导体层309进行选择性离子注入后得到的掺杂有P+离子的半导体层。
可选地，仍参照图3(a)所示，该第一过孔305贯穿第一绝缘层303和第二绝缘层310。
可选地，栅极304的材质与栅线302的材质相同，可以是金属单质，例如铜、铝等；第一绝缘层303的材质为非金属硅化物。例如，可以是氧化硅和/或氮化硅。
此外，在本发明中，参照图3(a)所示，该TFT像素结构还包括：位于金属电极层308之上的层间绝缘层311；位于层间绝缘层311之上的图案化的源漏极312，该源漏极312通过第二过孔313与金属电极层308接触连接；进一步，对图2中的TFT像素结构沿b-b切线剖切，得到图3(b)所示的剖面图，由该图3(b)可知，一方面，源漏极312通过第二过孔313与金属电极层308接触连接，另一方面，源漏极312通过第三过孔316与掺杂后的半导体层306接触连接，以实现对源漏极312的引出；此外，还包括位于源漏极312之上的平坦化层314。其实，在基底301与半导体层309之间还设置有缓冲层315，其中，该缓冲层315可包含两个不同材质的膜层，例如，缓冲层315中底层膜层为氮化硅膜层，缓冲层315中上层膜层为二氧化硅膜层，两个膜层共同构成缓冲层315，以避免基底301对半导体层309造成污染，起到对半导体层309保护的作用。
实施例二
本发明实施例还提供了一种阵列基板，包括上述任一所述的像素结构。
参照图4所示，为本发明实施例所示的一种OLED阵列基板的结构示意图，该阵列基板包括多个呈阵列式排布的像素结构，为了便于理解，以4x4矩阵式阵列排布的像素结构A为例，每个像素结构A可以为上述实施例一中任一项所述的TFT像素结构，该图4中所示像素结构并不代表真实的像素结构比例，仅作为举例示意；该阵列基板还包括发光层以及其他偏光片等膜层结构。
实施例三
与上述实施例一和实施例二所涉及的方案属于同一发明构思，本发明实施例还提供了一种阵列基板的制作方法。
该制作方法主要包括：
提供一基底；
在基底一表面形成图案化的栅线；
在栅线之上形成第一绝缘层，并对第一绝缘层刻蚀形成第一过孔，其中，第一过孔位于栅极以外的区域；
在第一绝缘层之上形成图案化的栅极，栅极通过第一过孔与掺杂后的半导体层接触连接；
在栅极之上形成电容介质层；
在电容介质层之上形成图案化的金属电极层，金属电极层与栅极通过交叠区域形成存储电容。
具体参照图5所示，为本发明实施例提供的一种OLED阵列基板的制作方法的步骤示意图，该方法主要包括以下步骤：
步骤51：提供一基底。
参照图6所示，该基底601的材质不限，优选以玻璃基底。
步骤52：在基底一表面形成图案化的半导体层。
其实，在步骤52之前，还可以在基底601之上形成缓冲层，之后，在缓冲层上形成图案化的半导体层602，该缓冲层用以保护半导体层602不被污染。该步骤52可以理解为第一mask工艺，具体地，可以利用现有的沉积工艺在缓冲层上形成一半导体膜层，之后，利用光刻工艺对该半导体膜层进行曝光、显影等形成图案化的半导体层602。
步骤53：在半导体层之上形成图案化的栅线。
在半导体层之上形成图案化的栅线之前，还需要在半导体层之上形成第二绝缘层，用以阻隔半导体层与制作栅线的金属膜层的接触。之后，在第二绝缘层之上沉积一金属膜层，并对该金属膜层刻蚀形成所需图案，需要说明的是，该步骤中的刻蚀图案不同于现有技术，区别在于：现有技术中在该步骤中同时形成栅线和栅极，而在本步骤中，仅形成栅线603，以实现栅极与栅线不同层。
步骤54：在半导体层的沟道区域形成阻挡层，对未被阻挡的半导体层进行离子注入，形成掺杂后的半导体层，剥离阻挡层。
考虑到在后续制作栅极膜层时，需要将两个膜层隔离开，那么，就需要在两个膜层之间形成绝缘层，若在形成栅极之后才对沟道区域以外的半导体层进行离子注入，由于绝缘层的阻挡无法对半导体层实现较佳的掺杂，因此，本发明中，为了避免半导体层的沟道区域(图6中虚线方框区域所示)受到重掺杂，在半导体层的沟道区域通过光刻工艺形成一图案化的阻挡层，该阻挡层的材质可以为光刻胶；然后利用阻挡层的遮挡，对沟道区域以外的半导体层进行离子注入，实现对半导体的掺杂，之后，将阻挡层剥离，形成掺杂后的半导体层604。
步骤55：形成第一绝缘层，并对第一绝缘层刻蚀形成第一过孔，其中，第一过孔位于存储电容区域以外。
在掺杂后的半导体层上形成第一绝缘层，该第一绝缘层的材质与第二绝缘层的材质可以相同。并在第一绝缘层刻蚀形成第一过孔605，该第一过孔位于沟道区域以外，同时还可以形成其他过孔，由该步骤可知，在存储电容区域并没有形成过孔。
步骤56：在第一绝缘层之上形成图案化的栅极，栅极通过第一过孔与掺杂后的半导体层接触连接。
在该步骤中，采用沉积工艺在第一绝缘层之上形成一金属膜层，然后，利用光刻工艺对该金属膜层进行刻蚀形成图案化的栅极606，其中，栅极606位于存储电容区域，且通过第一过孔605与掺杂后的半导体接触连接；而栅极606在存储电容区域的整个面积是完整的，并没有设置过孔。
在完成步骤56后，还需要在栅极之上形成电容介质层，以便于后续形成的金属电极层与栅极通过交叠区域形成存储电容。
步骤57：在电容介质层之上形成图案化的金属电极层，金属电极层与栅极通过交叠区域形成存储电容。
该步骤中金属电极层607的形成可按照现有工艺实现，其实，后续还包括层间绝缘层的形成工艺，源漏极的形成工艺，以及平坦化层的形成工艺，在此不做赘述。
由此通过上述工艺，可以形成高PPI的阵列基板，而且，该阵列基板中的栅极位于栅线之上，使得栅极可以不在自身所在存储电容区域设置过孔，而是通过设置在存储电容区域以外的过孔实现栅极与掺杂后的半导体的接触连接，进而，保证栅极与金属电极层形成的存储电容的面积不致于太小，尽可能改善对像素驱动TFT栅极电压的保持所产生的不良影响。同时，由于栅极与栅线不同层，两者之间的绝缘层提升了栅极与半导体层之间的绝缘层的厚度，这样，即使像素结构的减小导致沟道宽长比变大所引发的驱动TFT的工作电流变大，而实际的驱动TFT的工作电流也会由于栅极与半导体层之间的绝缘层的厚度的增加而有所限制，换言之，驱动TFT的工作电流变大的趋势会受到限制，从而，改善了沟道宽长比对提升PPI的限制影响。
实施例四
本发明实施例还提供了一种显示装置，包括所述的阵列基板。该显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种TFT像素结构，其特征在于，包括：
基底；
位于所述基底一表面的图案化的栅线；
位于所述栅线之上的第一绝缘层；
位于所述第一绝缘层之上图案化的栅极，所述栅极通过第一过孔与掺杂后的半导体层接触连接，其中，所述第一过孔位于所述栅极以外的区域；
位于所述栅极之上的电容介质层；
位于所述电容介质层之上的图案化的金属电极层，所述金属电极层与所述栅极的交叠区域形成存储电容。
2.如权利要求1所述的像素结构，其特征在于，还包括：
位于所述基底与所述栅线之间的图案化的半导体层；
位于所述半导体层之上的第二绝缘层。
3.如权利要求2所述的像素结构，其特征在于，所述第一过孔贯穿所述第一绝缘层和所述第二绝缘层。
4.如权利要求1所述的像素结构，其特征在于，所述栅极的材质与所述栅线的材质相同，所述第一绝缘层的材质为非金属硅化物。
5.如权利要求1-4任一项所述的像素结构，其特征在于，还包括：
位于所述金属电极层之上的层间绝缘层；
位于所述层间绝缘层之上的图案化的源漏极，所述源漏极通过第二过孔与所述金属电极层接触连接；
位于所述源漏极之上的平坦化层。
6.一种阵列基板，其特征在于，包括权利要求1-5任一项所述的像素结构。
7.一种阵列基板的制作方法，其特征在于，包括：
提供一基底；
在所述基底一表面形成图案化的栅线；
在所述栅线之上形成第一绝缘层，并对所述第一绝缘层刻蚀形成第一过孔，其中，所述第一过孔位于所述栅极以外的区域；
在所述第一绝缘层之上形成图案化的栅极，所述栅极通过第一过孔与掺杂后的半导体层接触连接；
在所述栅极之上形成电容介质层；
在所述电容介质层之上形成图案化的金属电极层，所述金属电极层与所述栅极通过交叠区域形成存储电容。
8.如权利要求7所述的方法，其特征在于，在形成栅线之前，还包括：
在所述基底之上形成图案化的半导体层；
在所述半导体层之上形成第二绝缘层。
9.如权利要求8所述的方法，其特征在于，在形成栅线之后，且在形成第一绝缘层之前，还包括：
在所述半导体层的沟道区域形成阻挡层；
对未被阻挡的半导体层进行离子注入，形成掺杂后的半导体层；
剥离所述阻挡层。
10.一种显示装置，其特征在于，包括权利要求6所述的阵列基板。
CN201710113962.1A 2017-02-28 2017-02-28 一种tft像素结构、阵列基板及其制作方法、显示装置 Active CN108511457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710113962.1A CN108511457B (zh) 2017-02-28 2017-02-28 一种tft像素结构、阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710113962.1A CN108511457B (zh) 2017-02-28 2017-02-28 一种tft像素结构、阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN108511457A true CN108511457A (zh) 2018-09-07
CN108511457B CN108511457B (zh) 2020-09-01

Family

ID=63372864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710113962.1A Active CN108511457B (zh) 2017-02-28 2017-02-28 一种tft像素结构、阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN108511457B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690228A (zh) * 2019-09-06 2020-01-14 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023424A (zh) * 2009-09-09 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN103021320A (zh) * 2012-10-24 2013-04-03 友达光电股份有限公司 显示面板
US20140071359A1 (en) * 2010-12-21 2014-03-13 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
CN104392999A (zh) * 2014-09-30 2015-03-04 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN105974699A (zh) * 2016-06-29 2016-09-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023424A (zh) * 2009-09-09 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20140071359A1 (en) * 2010-12-21 2014-03-13 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
CN103021320A (zh) * 2012-10-24 2013-04-03 友达光电股份有限公司 显示面板
CN104392999A (zh) * 2014-09-30 2015-03-04 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN105974699A (zh) * 2016-06-29 2016-09-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690228A (zh) * 2019-09-06 2020-01-14 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN110690228B (zh) * 2019-09-06 2022-03-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
US11404450B2 (en) 2019-09-06 2022-08-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel

Also Published As

Publication number Publication date
CN108511457B (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
US10608065B2 (en) Organic light-emitting display device and method of manufacturing the same
KR102541449B1 (ko) 박막 증착용 마스크 어셈블리
US20190259967A1 (en) Flexible display panel and method for manufacturing same
CN107492555B (zh) 晶体管阵列面板
CN106098726A (zh) 有机发光显示设备和制造有机发光显示设备的方法
CN108598118A (zh) 一种显示面板及显示装置
US10204934B2 (en) Thin film transistor, array substrate, methods for fabricating the same, and display device
KR20160017327A (ko) 유기발광표시장치 및 그 제조 방법
CN103872060B (zh) 阵列基板及其制造方法
JP2007193313A (ja) 有機発光ディスプレイ及びその製造方法
CN107516471A (zh) 发光面板
US9685466B2 (en) Thin film transistor, array substrate and display device
CN107123745B (zh) 像素阵列及其制作方法、显示面板和显示装置
KR20160114496A (ko) 표시 장치 및 표시 장치 제조 방법
CN105720079A (zh) 有机电致发光显示装置
CN109309122A (zh) 阵列基板及其制造方法、显示装置
CN109427820A (zh) 一种基板及其制备方法、显示面板
CN107579056A (zh) 阵列基板结构与显示装置
US20150206982A1 (en) Thin film transistor for a display device, display device and method of manufacturing a display device
CN106292100B (zh) 阵列基板及具有该阵列基板的液晶显示面板
KR102317835B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
CN108511457A (zh) 一种tft像素结构、阵列基板及其制作方法、显示装置
US10381379B2 (en) Array substrate and manufacturing method thereof, and display device
US20230115948A1 (en) Array substrate, display panel, display device and manufacturing method
CN108333844A (zh) 阵列基板及其制造方法、显示面板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant