KR20160114496A - 표시 장치 및 표시 장치 제조 방법 - Google Patents
표시 장치 및 표시 장치 제조 방법 Download PDFInfo
- Publication number
- KR20160114496A KR20160114496A KR1020150182074A KR20150182074A KR20160114496A KR 20160114496 A KR20160114496 A KR 20160114496A KR 1020150182074 A KR1020150182074 A KR 1020150182074A KR 20150182074 A KR20150182074 A KR 20150182074A KR 20160114496 A KR20160114496 A KR 20160114496A
- Authority
- KR
- South Korea
- Prior art keywords
- auxiliary
- electrode
- auxiliary wiring
- wiring
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims description 102
- 239000011229 interlayer Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000010408 film Substances 0.000 description 91
- 239000004642 Polyimide Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000005394 sealing glass Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910016570 AlCu Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- OSQXTXTYKAEHQV-WXUKJITCSA-N 4-methyl-n-[4-[(e)-2-[4-[4-[(e)-2-[4-(4-methyl-n-(4-methylphenyl)anilino)phenyl]ethenyl]phenyl]phenyl]ethenyl]phenyl]-n-(4-methylphenyl)aniline Chemical compound C1=CC(C)=CC=C1N(C=1C=CC(\C=C\C=2C=CC(=CC=2)C=2C=CC(\C=C\C=3C=CC(=CC=3)N(C=3C=CC(C)=CC=3)C=3C=CC(C)=CC=3)=CC=2)=CC=1)C1=CC=C(C)C=C1 OSQXTXTYKAEHQV-WXUKJITCSA-N 0.000 description 2
- DIVZFUBWFAOMCW-UHFFFAOYSA-N 4-n-(3-methylphenyl)-1-n,1-n-bis[4-(n-(3-methylphenyl)anilino)phenyl]-4-n-phenylbenzene-1,4-diamine Chemical compound CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)N(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 DIVZFUBWFAOMCW-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- YPJRZWDWVBNDIW-MBALSZOMSA-N n,n-diphenyl-4-[(e)-2-[4-[4-[(e)-2-[4-(n-phenylanilino)phenyl]ethenyl]phenyl]phenyl]ethenyl]aniline Chemical group C=1C=C(N(C=2C=CC=CC=2)C=2C=CC=CC=2)C=CC=1/C=C/C(C=C1)=CC=C1C(C=C1)=CC=C1\C=C\C(C=C1)=CC=C1N(C=1C=CC=CC=1)C1=CC=CC=C1 YPJRZWDWVBNDIW-MBALSZOMSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- -1 3-methylphenylphenylamino Chemical group 0.000 description 1
- VIZUPBYFLORCRA-UHFFFAOYSA-N 9,10-dinaphthalen-2-ylanthracene Chemical compound C12=CC=CC=C2C(C2=CC3=CC=CC=C3C=C2)=C(C=CC=C2)C2=C1C1=CC=C(C=CC=C2)C2=C1 VIZUPBYFLORCRA-UHFFFAOYSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229940100890 silver compound Drugs 0.000 description 1
- 150000003379 silver compounds Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H01L27/3276—
-
- H01L27/3248—
-
- H01L27/3258—
-
- H01L27/3262—
-
- H01L51/5212—
-
- H01L51/5228—
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/824—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80522—Cathodes combined with auxiliary electrodes
-
- H01L2227/32—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
표시 장치는 기판;기판 상에 화소 전극; 기판 상에 보조 전극; 상기 보조 전극과 연결된 제 1 보조 배선; 상기 보조 전극으로부터 이격된 제 2 보조 배선;상기 보조 전극, 상기 제 1 보조 배선 및 상기 제 2 보조 배선 중의 어느 하나 이상과 접속하고 있는 상부 전극; 및 상기 상부 전극과 적어도 상기 화소 전극 사이에 개재되고, 상기 제1 및 제2 보조 배선과 상기 상부 전극 사이에 배치된 유기 발광층을 구비한더유기 발광층
Description
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
최근, 유기 일렉트로루미네센스 소자(Organic Electroluminescence Diode : 유기 EL 소자) 등의 발광 소자를 사용한 표시 장치의 개발이 이루어지고 있다.
예를 들어, 액티브·매트릭스(active-matrix) 구동 방식의 유기 EL 표시 장치는 화소마다 배치된 박막 트랜지스터(Thin Film Transistior : TFT)를 통하여 전류의 흐름을 제어하고, 유기 EL 소자를 발광시킴으로써, 영상을 표시하는 표시 장치의 개발이 이루어지고 있다.
이와 같은 표시 장치에서는 TFT 회로에 의해 각 화소의 개구율이 저하하는 것을 방지하기 위해 발광 소자의 발광 방향을 TFT 측과는 반대 방향으로 한 탑 에미션(top emission)형 구조가 제안되어 있다.
여기서, 탑 에미션형 구조의 유기 EL 표시 장치에서는 발광 소자의 발광 방향 측(즉, TFT 측과는 반대 측)의 전극(이하, 상부 전극이라 한다)을 박막화된 금속이나 투명 도전성 산화물을 사용하여, 광 투과성을 갖도록 형성할 필요가 있다.
단, 박막화된 금속이나 투명 도전성 산화물을 사용하여 형성되는 전극은 큰 저항을 갖기 때문에, 전압 강하가 발생하고, 표시 장치의 화면 내에 있어서 휘도 얼룩이 발생한다. 상기 휘도 얼룩은 표시 되는 영상의 휘도를 높이기 위해 전류가 높아 질 수록, 또한 대화면화 할수록 현저해지기 때문에, 상부 전극에서 발생하는 전압 강하를 억제하는 여러 가지 기술이 검토되고 있다.
예를 들어, 특허문헌 1 및 2에는 낮은 저항의 보조 배선을 사용하여 상부 전극과 전력 공급원을 연결시킴으로써, 전압 강하를 감소시키는 기술이 개시되어 있다. 또한, 특허문헌 3에는 보조 배선과 상부 전극에 접속 부분이 유기막으로 덮여있는 경우에 레이저 어블레이션(laser ablation)을 사용하여 접속 부분의 유기막을 제거하는 방법이 개시되어 있다. 또한, 특허문헌 4에는 유기막과 상부 전극의 성막 시의 두루말이(끝부분이 휘어지는 :wraparound) 특성을 이용하여 보조 배선과 상부 전극에 접속하는 방법이 개시되어 있다.
그러나, 예를 들어, 상기 특허문헌 3 및 4에 개시된 기술을 사용하면 보조 배선 상에 성막된 유기막을 제거하는 단계 등이 요구되고, 공정이 번잡해지며, 또한, 수율이 저하시되는 경우가 있다.
특히, 특허문헌 3에 개시된 기술을 사용하면, 디스플레이에 대해 레이저 스팟 조사를 행할 필요가 있고, 높은 정밀도의 얼라인먼트가 필요하게 되며, 또한, 유기막이 먼지로 비산한다.
여기서, 본 발명의 목적의 하나는 보조 배선과 상부 전극에 접속하는 기술을 개시하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 기판; 상기 기판 상에 화소 전극; 상기 기판 상에 보조 전극; 상기 보조 전극과 연결된 제 1 보조 배선; 상기 보조 전극으로부터 이격된 제 2 보조 배선; 상기 보조 전극, 상기 제 1 보조 배선 및 상기 제 2 보조 배선 중의 어느 하나 이상과 접촉하는 상부 전극; 및 상기 상부 전극과 적어도 상기 화소 전극 사이에 개재되고, 상기 제1 및 제2 보조 배선과 상기 상부 전극 사이에 배치된 유기 발광층을 포함한다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 화소 전극을 형성하는 단계; 상기 기판 상에 보조 전극을 형성하는 단계; 상기 보조 전극과 접속하는 제 1 보조 배선을 형성하는 단계; 상기 보조 전극으로부터 이격하고 있는 제 2 보조 배선을 형성하는 단계; 상기 화소 전극, 상기 보조 전극, 상기 제 1 보조 배선 및 상기 제 2 보조 배선 상에 유기 발광층을 형성하는 단계; 상기 보조 전극과 상기 제 2 보조 배선 사이에 방전 현상을 발생시키는 단계; 및상부 전극이 상기 보조 전극, 상기 제 1 보조 배선, 및 상기 제 2 보조 배선 중의 어느 하나 이상과 연결되도록 상부 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시형태에 의하면, 보조 배선과 상부 전극에 접속하기 위한 공정이 간략화될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 표시 장치의 구성을 나타내는 개략도이다.
도 2는 본 발명의 일 실시형태에 따른 표시 장치의 보조 배선 및 화소 등의 레이아웃을 나타내는 도면이다.
도 3은 본 발명의 일 실시형태에 따른 도 2에 나타내는 IV-IV' 방향의 단면 모식도이다.
도 4A 내지 도 4P은 본 발명의 일 실시형태에 따른 표시 장치의 제조 공정을 나타내는 도면이다.
도 5는 본 발명의 일 실시형태에 따른 표시 장치의 제조 공정을 나타내는 도면이다.
도 6은 본 발명의 제 1 실시형태와 제 2 실시형태의 실시예의 표시 장치에 있어서 비교 평가 결과를 나타내는 표이다.
도 2는 본 발명의 일 실시형태에 따른 표시 장치의 보조 배선 및 화소 등의 레이아웃을 나타내는 도면이다.
도 3은 본 발명의 일 실시형태에 따른 도 2에 나타내는 IV-IV' 방향의 단면 모식도이다.
도 4A 내지 도 4P은 본 발명의 일 실시형태에 따른 표시 장치의 제조 공정을 나타내는 도면이다.
도 5는 본 발명의 일 실시형태에 따른 표시 장치의 제조 공정을 나타내는 도면이다.
도 6은 본 발명의 제 1 실시형태와 제 2 실시형태의 실시예의 표시 장치에 있어서 비교 평가 결과를 나타내는 표이다.
이하, 본 발명의 실시형태에 따른 표시 장치에 대해서 도면을 참조하면서, 상세하게 설명한다. 또한, 이하에 설명하는 것은 본 발명의 실시형태의 일 예로서 본 발명은 이들의 실시형태에 한정하여 해석되는 것은 아니다. 본 발명은 이들의 실시형태에 여러 가지의 변형을 행하지 않고, 실시하는 것이 가능하다.
본 실시형태에서 참조하는 도면에 있어서 동일 부분 또는 동일한 기능을 갖는 부분에는 동일한 부호 또는 유사한 부호(숫자 뒤에 단지 A, B 등의 부호를 붙임)를 붙이고, 그 반복 설명은 생략하는 경우가 있다. 또한, 도면의 치수 비율은 설명의 사정 상 실제의 비율과는 다르거나 구성의 일부가 도면으로부터 생략되거나 하는 경우가 있다. 또한, 「기판 상에 형성된다」, 「기판 상에 배치된다」라는 것은 기판에 접촉하여 형성되는 경우뿐만 아니라 기판 사이에 다른 구성을 삽입하여 형성 또는 배치되는 경우를 포함할 수 있다. 「기판 상」에 한정하지 않고, 임의의「막 상에 형성된다」, 「막 상에 배치된다」에 대해서도 동일하다.
(제 1 실시형태)
도 1은 본 발명의 제 1 실시예에 따른 표시 장치의 구성을 나타낸 개략도이다.
도 1을 참조하면, 표시 장치(1)은 탑 에미션형 유기 EL 디스플레일 수 있다. 표시 장치(1)은 스마트폰, 휴대 전화, 퍼스널컴퓨터, 텔레비젼 등 영상을 표시하는 전자 기기에 포함될 수 있다.
기판(10) 상에 표시 장치(1)를 구동하기 위한 소자 등이 형성될 수 있다. 표시 영역(100), 표시 영역(100)의 주위에 마련된 구동 회로(71, 72, 73, 74), 및 전압 인가부(70)가, 기판(10)에 구비될 수 있다.
도 2는 본 발명의 일 실시형태에 있어서 보조 배선 및 화소 등의 레이아웃을 설명하는 도면이다. 도 2는 표시 영역(100)에 있어서 보조 배선 및 화소 등의 레이아웃을 알기 쉽도록 일부 구성을 생략하여 나타낸 도면이다.
도 2를 참조하면, 화소 전극(110B, 110G, 110R)은 각각 청, 녹, 적의 발광색을 갖는 화소에 대응한다. 각 화소 전극(110B, 110G, 110R)은 TFT를 사용하여 형성된 화소 회로에 접속되어 있다. 화소 피치(PP)는 예를 들어, 145 ㎛나 636 ㎛로 할 수 있다. 단, 이 수치로 화소 피치(PP)가 한정되는 것은 아니다.
제 1 보조 배선(210) 및 제 2 보조 배선(220)은 각각 분리하여 형성된 보조 배선이다. 제 1 보조 배선(210) 및 제 2 보조 배선(220)은 화소의 주위에 배치된다. 본 발명의 일 예에서, 상기 제1 및 제2 보조 배선(210, 220) 각각은 열과 평행한 열방향으로 연장 될 수 있으며, 상기 제1 및 제2 보조 배선(210, 220)은 상기 열 방향과 수직하는 행방향으로 서로 이격 될 수 있다.
도 2에 서 제 1 보조 배선(210) 및 제 2 보조 배선(220)은 화소 사이에 배치되어 있다. 또한, 제 1 보조 배선(210) 및 제 2 보조 배선(220)은 적어도 일부의 화소 사이에 마련될 수 있다. 제 1 보조 배선(210)의 선폭(L1) 및 제 2 보조 배선의 선폭(L2)은 각각 예를 들어, 66 ㎛ 및 22 ㎛로 할 수 있다. 단, 이들의 수치에 제 1 보조 배선(210)의 선폭(L1) 및 제 2 보조 배선(220)의 선폭(L2)이 한정되는 것은 아니다.
화소 전극(110B, 110G, 110R), 제 1 보조 배선(210) 및 제 2 보조 배선(220)은 동일 층의 도전막에 의해 형성될 수 있다. 본 발명의 일 예에서, 도전막은 하층에는 합금(예를 들어, AgPdCu 등), 상층에 투명 도전성 산화물(예를 들어, ITO 등)의 적층으로 형성될 수 있다. 또한, 제 1 보조 배선(210) 및 제 2 보조 배선(220) 중 적어도 어느 하나는 화소 전극(110B, 110G, 110R)과 다른 층의 도전막에 의해 형성될 수도 있다. 또한, 제조 공정을 간략화하려면, 화소 전극(110B, 110G, 110R), 제 1 보조 배선(210) 및 제 2 보조 배선(220)에 같은 재료를 사용하여 동시에 형성하는 것이 바람직하다. 물론, 화소 전극(110B, 110G, 110R) 이외에 도전막의 형성과 동시에 제 1 보조 배선(210) 및 제 2 보조 배선(220)을 형성할 수 있다.
절연층(200)은 화소 분리막으로서 기능한다. 즉, 화소 전극(110B, 110G, 110R) 각각의 일부 및 제 1 보조 배선(210) 및 제 2 보조 배선(220)의 일부를 노출하고, 또한, 화소 전극(110B, 110G, 110R) 각각의 일부 및 제 1 보조 배선(210) 및 제 2 보조 배선(220)의 노출되지 않는 부분을 덮을 수 있다. 절연층(200)은 예를 들어, 폴리이미드 등의 유기 수지를 포함할 수 있다.
절연층(200)에는 화소 전극(110B, 110G, 110R) 각각의 일부를 노출하는 제 1 개구(320), 제 1 보조 배선(210)과 제 2 보조 배선(220)의 일부를 노출하고, 또한 다음에 설명되는 보조 전극의 일부를 노출하는 제 2 개구(330)가 마련되어 있다. 제 1 개구(320)는 화소 전극(110B, 110G, 110R) 각각의 유기 발광층에 대응하고, 유기 발광층과 전류의 흐름을 발생시키기 위한 영역을 형성한다. 제 2 개구(330)는 유기 발광층을 덮는 상부 전극을 제 1 보조 배선(210), 제 2 보조 배선(220) 및 보조 전극의 적어도 하나와 접속시키기 위해 마련된 영역이다. 도 2에 나타내는 바와 같이 제2 개구(330)는 화소 사이에 마련되거나 화소 전극(110B, 110G, 110R) 중 어느 하나에 인접하여 마련될 수도 있다.
도 3은 도 2에 있어서 IV-IV' 방향의 단면 모식도를 나타낸다.
도 3을 참조하면, 기판(300) 상에 TFT의 반도체 층(301)이 배치되고, 게이트 절연막(302)에 의해 덮여있다. 반도체 층(301)은 예를 들어, 50 nm의 두께를 가질 수 있으며, 폴리실리콘포함할 수 있다. 게이트 절연막(302) 상에 게이트 전극(303)이 배치된다. 게이트 전극(303)으로서는 예를 들어, 150 nm의 두께를 가질 수 있으며, Mo을 포함하는 재료가 사용될 수 있다. 또한, 게이트 절연막(302) 상에 보조 전극(304)도 배치될 수 있다. 그러므로, 게이트 전극(303)과 보조 전극(304)으로서 같은 재료를 사용하여 동시에 형성할 수 있다. 따라서, 게이트 전극(303)의 두께가 150 nm이면, 보조 전극(304)의 두께도 150 nm로 될 수 있다. 또한, 게이트 절연막(302)으로서는 예를 들어, 두께가 100 nm의 산화규소를 사용할 수 있다.
단, 보조 전극(304)은 게이트 절연막(302) 상에 배치하는 것에 한정되지 않는다. 다른 막 상에 배치하는 것이 가능하다. 예를 들어, 보조 전극(304)은 반도체 층(301)과 마찬가지로 기판(300) 상에 배치될 수 있다. 이 경우, 보조 전극(304)을 형성하기 위한 반도체 층에 도전성을 향상시키기 위해 불순물이 도핑될 수도 있다. 다시 말해, 상기 반도체 층(301)은 반도체 재료로 이루어지고, 상기 보조 전극(304)은 도핑된 상기 반도체 재료를 포함할 수 있다. 또한, 보조 전극(304)은 층간 절연막(305) 상에 다음에 설명하는 전극(306)과 같은 재료 등을 사용하여 동시에 형성하여 배치할 수 있다.
도 3에서 게이트 전극(303)은 층간 절연막(305)으로 덮여있다. 층간 절연막(305)은 예를 들어, 300 nm의 두께를 가질 수 있으며 산화 규소를 포함할 수 있다.
층간 절연막(305) 상에는 평탄화막(307)이 형성된다. 단, 층간 절연막(305) 상에는 TFT의 게이트 전극 이외의 드레인 또는 소스 전극(306, 이하 전극이라 지시될 수 있음)이 형성되고, 전극(306)의 저부는 층간 절연막(305) 및 게이트 절연막(302)을 통하여 반도체 층(301)의 상면과 연결된다. 또한, 층간 절연막(305)의 상 및 전극(306) 상에 평탄화막(307)이 형성된다. 평탄화막(307) 상에는 화소 전극(310)이 형성되고, 화소 전극(310)의 저면은 전극(306)의 상면에 연결되고, 전극(306)과 전기적으로 접속된다. 이것에 의해, 게이트 전극(303)의 전위를 제어함으로써, TFT가 ON 상태로 동작 하고, 전류는 화소 전극(310)과 상부 전극(313) 사이로 흘러서 유기 발광층(312)은 발광될 수 있다.
또한, 평탄화막(307)은 예를 들어, 2 ㎛의 두께를 가지며 폴리이미드를 포함할 수 있다. 또한, 전극(306)은 예를 들어, 100 nm, 450 nm의 두께를 가질 수 있으며, Ti 및 AlCu의 단층 또는 AlCu 와 Ti를 순차적으로 적층한 복층을 포함할 수 있다.
화소 전극(310)으로서는 예를 들어, 하층에 은 합금(예를 들어, AgPdCu 등), 상층에 투명 도전성 산화물(예를 들어, ITO 등)의 적층으로 형성될 수 있다.
또한, 유기 발광층(312)은 화소 분리막(311)의 표면에 예를 들어, 산소 플라즈마 처리를 행한 후에 진공 증착법에 의해 형성될 수 있다. 유기 발광층(312)은 복수의 유기 발광층의 적층 구조이고, 예를 들어, 하층으로부터 상층을 향하여, m-MTDATA, NPB, Blue EML 및 Alq의 적층 구조라고 할 수 있다. 또한, Blue EML에 대하여는 청색을 발광하는 화소의 화소 전극(310) 상에 존재하면 좋고, 그 외의 위치에는 배치되지 않는 경우가 있다. 보다 구체적으로서는 유기 발광층(312)은 하층으로부터 순서대로, m-MTDATA 층([4, 4', 4”-Tris(3-methyl-phenylphenylamino)tri-phenylamine])(막 두께 50 nm), NPB 층((N, N-Di(naphthalene-1-yl)-N, N-diphenyl-benzidene))(막 두께 70 nm), 발광층(막 두께 30 nm), Alq3 층(Tris(8-hydroxyquinolinato)aluminium)(막 두께 30 nm), LiF 층(막 두께 1 nm)을 적층함으로써, 형성할 수 있다. 여기서, 발광층은 ADN(9, 10-Di(2-naphthyl)anthracene과 발광층의 총 질량에 대해서 5 질량 %의 DPAVBi(4, 4'-Bis[2-{4-(N, N-diphenylamino)phenyl}vinyl]biphenyl)를 공증착함으로써, 형성할 수 있다. 또한, 유기 발광층은 마스크를 사용하여 표시 장치의 표시 영역에만 성막하고, 표시 영역 외측의 전압 인가용의 패드(pad)부 등에는 성막되지 않도록 하는 것이 바람직하다.
상부 전극(313)은 유기 발광층(312) 상에 배치된다. 따라서, 상부 전극(313)과 화소 전극(310) 사이에 유기 발광층(312) 개재 된다. 상부 전극(313)은 예를 들어, 진공 증착법으로 제 1 도전층으로서 Ca(막 두께 2 nm), MgAg(Mg : Ag=10 : 1)(막 두께 2. 5 nm)의 층을 사용하여 배치할 수 있다. 여기서, 제 1 도전층에 대해서도 전압 인가용의 패드부를 갖도록 마스크로 패턴을 형성하여 성막할 수 있다. 또한, 상부 전극(313)은 또한 제 2 도전층으로서 투명 도전성 산화물, 예를 들어 ITO를 포함할 수 있다.
또한, 도 3에 있어서는 보조 전극(304) 표면의 일부가 층간 절연막(305)으로 덮히고, 또한, 보조 전극(304)에 대응하여층간 절연막(305)으로 덮히지 않은 부분 상에 평탄화막(307)에 제 2 개구(330)가 형성되어 있다. 제 2 개구(330)의 측면의 일부에는 제 1 보조 배선(308)이 배치되어 있다. 또한, 제 1 보조 배선(308)은 보조 전극(304)과 접속하고 있다. 제 2 개구(330)에서 제 1 보조 배선(308)은 보조 전극(304)과 전기적으로 접속된다. 한편, 제 2 보조 배선(309)도, 제 2 개구(330)의 측면의 다른 부분에 배치되어 있다. 그러나, 제 2 개구(330)에서 제 2 보조 배선(309)은 보조 전극(304)과 분리하여 배치되어 있다. 그러므로, 제 2 개구(330)에서 제 2 보조 배선(309)은 보조 전극(304)에 직접 접속되어 있지 않고, 전기적으로 직접 접속되어 있지 않다. 「직접」이라 함은 제 2 보조 배선(309)과 보조 전극(304) 사이에 상부 전극(313)의 일부가 개재하고 배치되어 있는 것을 나타낸다.
즉, 도 3에 있어서 층간 절연막(305)에 대한 특징의 하나는 부호(305)로 나타낸 위치에 적어도 층간 절연막(305)에 의한 단차(높이)를 갖는 계단 형태의 형상이 형성되고, 그 계단의 디딤판에 상당하는 층간 절연막(305)의 표면(상면)에 제 2 보조 배선(309)이 도달하고 있다. 이 단차(높이)는 층간 절연막(305)의 두께 정도라고 할 수 있다. 특히 단차는 300 nm 이하일 수 있다. 또한, 필요하다면, 층간 절연막(305)을 배치한 후에 층간 절연막(305) 표면의 에칭 등을 행하고, 이 단차(높이)를 더 작게 할 수 있다. 이것에 의해, 이 단차(높이)의 하한은 100 nm로 할 수 있다. 또한, 층간 절연막(305)의 박막화를 행함으로써, 이 단차(높이)의 하한을 50 nm로 하는 것도 가능하다.
또한, 상술한 계단 형태의 형상은 층간 절연막(305)과 그 상층의 평탄화막(307)을 사용하여서도 형성하는 것이 가능하다. 이 경우, 단차(높이)를 반대로 크게 할 수 있다. 예를 들어, 단차(높이)를 2 ㎛ 이하 정도로 할 수 있다.
따라서, 보조 전극(304)과 제 2 보조 배선(309) 사이에 부호(305)로 나타내는 적어도 절연층 부분이 개재하고 있다. 이 개재하고 있는 절연층의 두께는 상술한 단차(높이)가 된다. 또한, 단차(높이)를 보조 전극(304)의 표면으로부터 제 2 보조 배선(309)이 이격하고 있는 거리라고 지시할 수도 있다.
이와 같이, 보조 전극(304)의 표면으로부터 제 2 보조 배선(309)이 이격하고 있기 때문에, 표시 장치의 제조 공정에 있어서 보조 전극(304)과 제 2 보조 배선(309) 사이에서 방전 현상을 발생시킬 수 있다. 이 방전 현상의 발생을 위해서는 제 1 보조 배선(308)과 제 2 보조 배선(309)에 전압을 인가한다. 이 방전 현상에 의해, 제 2 개구(330)에 유기 발광층(312)의 재료가 충진되고, 이 재료의 적어도 일부를 용융, 증발, 연소, 박리, 비산 등을 시킬 수 있다. 그에 따라, 상부 전극(313)을 형성하는 때에 상부 전극(313)과 제 1 보조 배선(210), 제 2 보조 배선(220) 및 보조 전극의 적어도 하나는 서로 전기적으로 접속할 수 있다.
본 실시형태에 있어서는 상술한 단차(높이) 즉, 보조 전극(304)의 표면으로부터 제 2 보조 배선(309)이 이격하고 있는 거리를 제어함으로써, 상술한 방전 현상을 발생시켜서 상부 전극(313)을 형성하는 때에 제 1 보조 배선(308)과 제 2 보조 배선(309)에 인가하는 전압의 크기 및 인가의 시간을 제어할 수 있다. 특히, 상술한 단차(높이)를 층간 절연막(305)의 두께 정도로 작게 함으로써, 제 1 보조 배선(308)과 제 2 보조 배선(309)에 인가하는 전압의 크기 및 인가의 시간을 줄이고, 만일, 제 2 개구(330)에 충진된 유기 발광층이 방전 현상에 의해 비산하여도 그 비산 거리를 작게 할 수 있다. 이것에 의해, 표시 장치의 제조 수율의 저하를 방지할 수 있다.
도 4A 내지 도 4P는 본 발명의 일 실시형태에 따른 표시 장치의 제조 방법에 대해 설명하기로 한다.
도 4 A에 나타내는 바와 같이, 기판(300) 상에 반도체 층(301)을 형성한다. 반도체 층(301)으로서는 예를 들어, 50 nm 두께의 폴리실리콘을 사용할 수 있다.
도 4 B에 나타내는 바와 같이, 기판(300) 및 반도체 층(301) 상에 게이트 절연막(302)을 배치하고, 게이트 절연막(302)에 의해, 기판(300) 및 반도체 층(301)을 덮는다. 게이트 절연막(302)으로서는 예를 들어, 두께가 100 nm의 산화규소를 사용할 수 있다.
도 4 C에 나타내는 바와 같이, 게이트 절연막(302) 상에 게이트 전극(303)과 보조 전극(304)을 형성한다. 게이트 전극(303)과 보조 전극(304)으로서는 같은 재료를 사용할 수 있고, 예를 들어, 두께 150 nm의 Mo을 포함하는 재료를 사용할 수 있다.
도 4 D에 나타내는 바와 같이 게이트 절연막(302), 게이트 전극(303) 및 보조 전극(304) 상에 층간 절연막(305)을 배치하고, 층간 절연막(305)에 의해 게이트 절연막(302), 게이트 전극(303), 및 보조 전극(304)을 덮는다. 층간 절연막(305)으로서는 예를 들어, 두께가 300 nm의 산화규소를 사용할 수 있다.
도 4E에 나타내는 바와 같이, 보조 전극(304)의 표면이 노출되도록, 층간 절연막(305)에 개구를 형성한다. 또한, 도 5 E에서 보조 전극(304) 표면의 일부가 노출되고 있지만, 보조 전극(304) 표면의 전체가 노출되도록 층간 절연막(305)에 개구를 마련할 수도 있다.
도 4F에 나타내는 바와 같이, 반도체 층(301)의 가장자리에 대응하여 층간 절연막(305)에 별도의 개구 및 그 별도의 개구에 이어지는 게이트 절연막(302)에 개구를 마련하고, 드레인 또는 소스 전극(306)을 형성한다. 전극(306)으로서는 예를 들어, 두께 100 nm의 Ti, 두께 450 nm의 AlCu, 및 두께 100 nm의 Ti를 순차 적층한 것을 사용할 수 있다.
도 4E와 도 4 F에 대응하는 공정을 순차적으로 행할 필요는 없다. 예를 들어, 먼저 전극(306)을 배치하기 위해 게이트 절연막(302)에 개구를 마련하고, 그 다음, 보조 전극(304)의 표면을 노출하기 위한 개구와 전극(306)을 형성하여 배치하기 위한 개구를 층간 절연막(305)에 마련하고, 전극(306)을 형성하여 배치할 수도 있다.
도 4 G에 나타내는 바와 같이, 게이트 절연막(305), 보조 전극(304)의 개구, 전극(306) 상에 평탄화막(307)을 배치한다. 평탄화막(307)으로서는 예를 들어, 두께 2 ㎛의 폴리이미드를 사용할 수 있다.
도 4H에 나타내는 바와 같이, 보조 전극(304)의 표면과 전극(306)의 상면과 각각의 개구(502, 503)를 형성한다. 이때, 보조 전극(304) 표면의 개구(502)의 저부 일부에 적어도 층간 절연막(305)이 노출하고, 계단 형태의 형상을 형성한다.
도 4I에 나타내는 바와 같이, 평탄화막(307), 개구(502 및 503) 상에 보조 배선과 화소 전극과의 재료막(308)을 배치한다. 이 재료막은 예를 들어 두께가 10 nm의 ITO 층을 하층으로서 형성하고, 그 위에 두께가 150 nm의 은 화합물(AgPdCu)을 형성하고, 그 상층으로서 두께 10 nm의 ITO 층의 적층을 형성함으로써, 배치할 수 있다.
도 4J에 나타내는 바와 같이, 재료막(308)을 패터닝하고, 제 2 개구(330)로서 개구(601)를 형성한다. 그에 따라, 제 1 보조 배선(308), 제 2 보조 배선(309), 화소 전극(310)이 분리될 수 있다. 특히, 제 1 보조 배선(308)을 보조 전극(304)에 개구(601) 내에서 전기적으로 접속시킨다. 또한, 상술한 바와 같이 제 2 보조 배선(309)이 개구(601)에 있어서 보조 전극(304)과 이격하여 배치시킨다.
도 4 K에 나타내는 바와 같이, 제 1 보조 배선(308), 제 2 보조 배선(309), 화소 전극(310), 및 평탄화막(307) 상에 절연 재료막(311)을 형성한다.
도 4 L에 나타내는 바와 같이, 절연 재료막(311)을 패터닝하고, 화소 분리막을 형성한다.
도 4 M에 나타내는 바와 같이, 화소 분리막(311), 제 1 보조 배선(308), 제 2 보조 배선(309), 화소 전극(310) 상에 유기 발광층(312)을 형성한다. 이때, 유기 발광층(312)은 개구(601)의 내부에도 적층하게 된다.
이어서, 도 4N에 나타내는 바와 같이, 보조 전극(304)을 저부로 하는 연결 개구(801)를 형성한다. 본 발명의 일 예에서 제 1 보조 배선(308) 및 제 2 보조 배선(309)에 전압을 인가하고, 제 2 보조 배선(309)과 보조 전극(304) 사이에서 방전 현상을 발생시킨다. 이것에 의해, 개구(601)의 내부에 충진된 유기 발광층(312)의 일부가 절연 파괴되고, 개구(601)의 내부에 충진된 유기 발광층(312)의 일부가 용융, 증발하고, 연결 개구(801)가 형성된다. 연결 개구(801)의 내부에는 유기 발광층(312)의 일부가 남아 있을 수 있다. 또한, 연결 개구(801)의 측면 일부에는 제 1 보조 배선(308) 및 제 2 보조 배선(309)의 적어도 한 쪽이 노출될 수 있다.
방전 현상을 발생시키기 위해서는 제 1 보조 배선(308) 및 제 2 보조 배선(309)에 예를 들어, 주파수가 1 kHz 이상 100 kHz 이하이고, 실행 인가 전압이 10 Vrms 이상 100 Vrms 이하의 구형파의 전압이 인가될 수 있다. 인가되는 구형파의 전압은 최대값이 양의 전압이 되고, 최소 값이 음의 전압이 되는 교류 전압일 수도 있다. 또한, 최소 값이 0 이상으로 되어 있는 변화하는 전압일 수도 있다. 혹은, 직류 전압일 수도 있다.
또한, 방전 현상을 발생시키기 위해, 모든 제 1 보조 배선(308)과 제 2 보조 배선(309) 에 동시에 전압을 인가할 필요는 없고, 표시 영역(100)을 복수의 영역으로 나눠서, 일부 영역의 제 1 보조 배선(308)과 제 2 보조 배선(309)에 전압을 동시 또는 이시에 인가할 수있다.
또한, 방전 현상의 발생에 의해, 보조 전극(304)과 제 2 보조 배선(309) 사이에 개재하는 절연막도 용융, 증발하는 경우도 있을 수 있다.
이어서, 도 4O에 나타내는 바와 같이, 상부 전극(313)을 형성한다. 이때, 상부 전극(313)의 일부는 도 4N에 나타내는 연결 개구(801)의 내부에도 형성되고, 보조 전극(304), 제 1 보조 배선(308) 및 제 2 보조 배선(309) 중의 어느 하나 이상과 전기적으로 접속할 수 있다.
또한, 제 2 개구(330)는 복수로 형성되지만, 모든 제 2 개구(330)에 있어서 보조 전극(304), 제 1 보조 배선(308) 및 제 2 보조 배선(309) 중의 어느 하나 이상과 상부 전극(313)이 전기적으로 접속하는 것은 아니다. 즉, 소정의 제 2 개구(330)에 있어서는 보조 전극(304), 제 1 보조 배선(308) 및 제 2 보조 배선(309) 중 어느 하나 이상과 전극(313)이 전기적으로 접속하고 있지만, 별도의 제 2 개구(330)에 있어서는 보조 전극(304), 제 1 보조 배선(308) 및 제 2 보조 배선(309) 중 어느 것과도 전극(313)과 전기적으로 접속하고 있지 않는 경우가 있을 수 있다.
이 후, 필요한 전기적인 접속을 형성하고, 질소 분위기 하 등에 있어서 표시 영역(100)을 밀봉한다. 밀봉에는 예를 들어, 투명 밀봉 글래스를 사용하여 표시 영역(100)을 덮는다. 그리고, 기판과 투명 밀봉 글래스를 UV 효과 수지 등에서 밀봉하고, 유기 EL 표시 장치가 제조된다.
또한, 별도의 실시형태로서 제 2 보조 배선(309)과 보조 전극(304) 사이에서 방전을 발생시키기 전에 도 4P에 나타내는 바와 같이, 도 4 M에 나타낸 유기 발광층(312) 상에 투명 도전 영역(100)을 형성할 수 있다. 이것에 의해 투명 도전층(901)은 유기 발광층(312)과 상부 전극(313)사이에 개재하는 것이 된다. 투명 도전층(901)으로서는 예를 들어, 두께 2 nm의 Ca, 두께 2. 5 nm의 MgAg(Mg : Ag=10 : 1)을 사용할 수 있다.
(제 2 실시형태)
도 5는 본 실시형태에서의 도 2에 있어서 IV-IV' 방향의 단면의 모식도를 나타낸다. 즉, 도 11은 제 1 실시형태의 도 3에 상당한다. 도 5에 나타내는 바와 같이, 본 실시형태에서는 제 2 개구(330)에 있어서 보조 전극은 형성하지 않고, 층간 절연막(305) 및 평탄화막(307)에 보조 전극의 상면을 노출하기 위한 개구를 마련하지 않는다. 그 대신에, 평탄화막(307) 상에 제 1 보조 배선(308)의 선단과 제 2 보조 배선(309)의 선단을 대향시킨다. 이것에 의해, 제 1 보조 배선(308)의 선단과 제 2 보조 배선(309) 선단 사이에서 방전 현상을 발생시키고, 유기 발광층(312) 및 필요하다면, 투명 도전층(901)을 제거하고, 상부 전극(313)과, 제 1 보조 배선(308)과 제 2 보조 배선(309)을 전기적으로 접속시킬 수 있다.
본 실시형태에서는 제 1 보조 배선(308)의 선단과 제 2 보조 배선(309)의 선단과 분리되는 거리(1101)는 리소그래피의 정밀도에 의존한다. 따라서 1 ㎛ 이상 20 ㎛ 이하의 정도로 된다. 그러므로, 제 2 실시형태에 있어서는 제 1 실시형태에 비해, 방전 현상을 발생시키기 위해서는 보다 높은 전압을 보다 장 시간에 걸쳐서 제 1 보조 배선(308)과 제 2 보조 배선(309)에 인가 할 필요가 있는 것으로 예상된다.
(실시예와 비교)
제 1 실시형태 및 제 2 실시형태 각각의 실시예로 되는 표시 장치에 사용되는 화소 회로를 구성하여, 비교를 행하였다. 제 1 실시형태의 실시예로 되는 표시 장치의 화소 회로의 구성은 이하와 같다.
먼저, 글래스 기판 상에 저온 폴리 실리콘(poly-Si)을 사용한 플레나 형 TFT으로 화소 피치(pitch) 145 ㎛의 종횡 136 화소 X 904 화소의 화소 회로를 형성하였다. TFT의 제작에서는 폴리 실리콘(50 nm), 게이트 절연막(SiO2 : 100 nm), 게이트 배선(Mo : 150 nm), 층간 절연막(SiO2 : 300 nm), 소스 드레인 배선(Ti : 100 nm /AlCu : 450 nm /Ti : 100 nm)의 순서대로 순차 성막, 패터닝을 행하였다. 화소 회로를 형성할 때에 게이트 배선 층을 사용하여 보조 전극에 맞춰서 형성하였다. 이어서, 상기 배선 패턴의 凹凸의 평탄화를 목적으로서 폴리이미드의 평탄화막(막 두께 2 ㎛)을 성막하고, 화소 회로와 후술의 화소 전극에 접속 부분, 및 제 2 개구가 되는 보조 전극에 도달하는 스루홀을 형성하고, 상층과 접속이 가능하도록 패터닝을 행하였다.
그 다음, 하층 ITO(막 두께 10 nm)은 합금(AgPdCu)(막 두께 150 nm), 상층 ITO(막 두께 10 nm)를 순차 적층, 패터닝하고, 화소 전극, 보조 배선 및 전원 접속 전극을 형성하였다. 이때, 보조 배선은 제 1 보조 배선과 제 2 보조 배선으로 분할하여 형성하고, 또한 제 1 보조 배선만 보조 전극과 접속하였다. 마지막으로, 화소 분리막으로서 화소의 개구(제 1 개구)와, 보조 배선과 상부 전극과의 접속 부분(제 2 개구)이 노출되도록 폴리이미드를 성막, 패터닝하여 형성하였다. 또한, 제 2 개구는 1 화소에 대하여 1개소 형성하였다. 여기서, 제 1 보조 배선 및 제 2 보조 배선은 표시 영역의 외측에 전압 인가용의 패드부를 갖도록 형성하고, 이후의 공정에 있어서 제 1 보조 배선과 제 2 보조 배선 사이에서 전압을 인가할 수 있도록 하였다. 또한, 전원 접속 전극은 표시 장치의 표시 영역의 외측에 형성하였다. 이상과 같이 게이트 배선 층에 의해 방전 전극을 형성함으로써, 보조 전극과 제 2 보조 배선이 이격하는 거리(이하, 방전 GAP이라 한다)는 게이트 배선과 소스 드레인 배선 사이에 마련된 층간 절연막의 막 두께에 상당하는 300 nm의 정도까지 작게 하는 것이 가능하다.
이어서, 절연층 표면에 산소 플라즈마 처리를 행한 후, 진공 증착법으로 유기 발광층을 형성하였다. 또한, 유기 발광층은 하층으로부터 순서대로, m-MTDATA 층([4, 4', 4”-Tris(3-methyl-phenylphenylamino)tri-phenylamine])(막 두께 50 nm), NPB 층((N, N-Di(naphthalene-1-yl)-N, N-diphenyl-benzidene))(막 두께 70 nm), 발광층(막 두께 30 nm), Alq3 층(Tris(8-hydroxyquinolinato)aluminium)(막 두께 30 nm), LiF 층(막 두께 1 nm)을 적층함으로써, 형성하였다. 여기서, 발광층은 ADN(9, 10-Di(2-naphthyl)anthracene와, 발광층의 총 질량에 대해서 5 질량 %의 DPAVBi(4, 4'-Bis[2-{4-(N, N-diphenylamino)phenyl}vinyl]biphenyl)를 공증착함으로써, 형성하였다. 또한, 유기 발광층은 마스크를 사용하여 표시 장치의 표시 영역에만 성막하고, 표시 영역의 외측 전압 인가용의 패드(pad)부 등에는 성막되지 않도록 하였다.
또한, 진공증착법으로 투명 도전층을 Ca(막 두께 2 nm), MgAg(Mg : Ag=10 : 1)(막 두께 2. 5 nm)으로 형성하였다. 여기서, 투명 도전층에 대해서도 전압 인가용의 패드부를 갖도록 마스크로 패턴을 형성하여 성막하였다.
그 다음, 질소 분위기 하에 있어서 전압 인가용의 패드부를 사용하여 2 개의 보조 배선 사이에 구형 전압의 인가를 행하였다. 인가한 구형 전압의 주파수는 10 kHz이다. 이러한 전압 인가에 의해 보조 전극과 제 2 보조 배선 사이에서 절연 파괴에 의한 방전이 발생하고, 제 2 개구의 일부에 있어서는 유기 발광층 및 투명 도전층이 일부 용융하고, 제거되고 있는 것을 확인하였다. 화면 내의 별도의 제 2 개구에 있어서는 명확한 유기막의 제거는 아니지만, 하층의 보조 배선이 전기적 에너지에 의해 용융한 흔적이 있고, 상부의 유기층을 포함하여 혼합한 다른 영역을 형성하였다. 또한, 진공 증착법으로 제 2 투명 도전층으로서 MgAg(Mg : Ag=10 : 1)을 9. 5 nm의 막 두께가 되도록 형성하고, 전원 접속 전극, 보조 배선 및 제 1 도전층을 접속하였다. 이어서, 질소 분위기 하에 있어서 기판의 표시 영역을 투명 밀봉 글래스로 덮고, 기판과 투명 밀봉 글래스를 UV 경화 수지로 접착하여 밀봉하였다.
그 결과, 구성된 화소 회로에 있어서 방전 GAP이 300 nm(0. 3 ㎛)로 되었다.
제 2 실시형태의 실시예로 되는 표시 장치의 화소 회로의 구성에 있어서는 상술한 구성에 있어서, 보조 전극을 형성하지 않고, 평탄화막(307) 상에 제 1 보조 배선(308)의 선단과 제 2 보조 배선(309)의 선단을 대향시킨다.
그 결과, 3 개의 화소 회로가 구성되고, 제 1 보조 배선(308)의 선단과 제 2 보조 배선(309)의 선단이 분리되는 거리(1101)(방전GAP)로서 각각 2. 5 ㎛, 4. 0 ㎛ 및 6. 0 ㎛로 되었다.
도 6은 본 발명의 제 1 실시형태와 제 2 실시형태의 실시예의 표시 장치에 있어서 비교 평가 결과를 나타내는 표이다.
도 6은 제 2 행부터 제 5 행까지 순서대로, 상술한 제 1 실시형태의 실시예의 화소 회로(방전 GAP : 0. 3 ㎛), 제 2 실시형태의 실시예의 화소 회로(방전 GAP : 2. 5 ㎛), 제 2 실시형태의 실시예의 화소 회로(방전 GAP : 4. 0 ㎛) 및 제 2 실시형태의 실시 예의 화소 회로(방전 GAP : 6. 0 ㎛)에 있어서, 제 2 열로부터 제 5 열까지 순서대로, 제 1 보조 배선과 제 2 보조 배선에 인가한 전압(「인가 전압」), 방전 현상에 의한 유기 발광층의 개구의 비율(「개구 비율」), 방전 현상에 의해 유기 발광층에 발생한 개구의 최대 구경(「개구 최대 구경」), 및 개구에 의한 화소의 발광 이상의 유무(「발광 이상」)를 나타내는 표이다.
또한, 인가 전압이란 방전 현상을 발생시키기 위해 제 1 보조 배선과 제 2 보조 배선에 인가한 구형 전압의 최대값을 나타낸다. 또한, 개구 비율이라 함은 제 1 보조 배선과 제 2 보조 배선에 전압을 인가함으로써, 방전 현상을 발생시키고, 그 후에 상부 전극을 배치함으로써, 상부 전극과 제 1 보조 배선 및 제 2 보조 배선 중의 어느 하나 또는 양 쪽이 전기적인 접속이 실현된 제 2 개구의 수를, 제 2 개구의 총 수에 의해 나눈 퍼센티지이다. 개구 최대 구경이란 상부 전극과 제 1 보조 배선 및 제 2 보조 배선 중의 어느 하나 또는 양 쪽과 전기적인 접속이 실현된 제 2 개구를 기판의 상측에서 관찰한 경우의 개구 최대 구경이다. 또한, 발광 이상이란 제 1 보조 배선 및 제 2 전극만을 통하여 상부 전극에 전자를 공급한 경우에 비발광 화소, 및, 휘도 얼룩 중의 어느 하나 이상의 발생으로서 정의된다.
도 6을 참조하면, 제 1 실시형태의 실시예에 있어서는 인가 전압을 30V로 하고, 제일 작아도, 개구 비율을 50 % 얻을 수 있으며, 개구 최대 구경이 가장 작아져 있다. 개구 최대 구경이 작다라는 것은, 개구부와 화소 사이 거리를 작게 하는 것이 가능하다는 것을 나타낸다. 따라서, 개구 최대 구경이 작다라는 것은 화소의 대형화 및 화소 배치의 고밀도화에 적합하다는 것을 의미한다. 또한, 방전 현상의 발생에 의해, 유기 발광층의 재료가 비산하는 양이 적어짐에 따라, 발광 이상의 발생을 억제할 수 있다. 이상에 의해, 제 1 실시형태가 제 2 실시형태 보다도 바람직하다고 생각될 수 있다.
제 2 실시형태의 실시 예의 어느 것에 있어서도, 인가 전압을 30V로 하여도 개구 비율은 0 %이었다는 것을 첨언한다.
또한, 개구 비율은 랜덤하게 제 2 개구에 있어서 전기적인 접속이 실현되는 경우, 2 %로부터 8 % 이상 정도 확보되면, 휘도 얼룩은 인지되지 않기 때문에, 제 2 실시형태 일지라도 실용상 문제는 없다고 할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
1 : 표시 장치
10 : 기판
70 : 전압 인가부 71, 72, 73, 74 : 구동 회로
100: 표시 영역 110B, 110G, 110R : 화소 전극
210 : 제 1 보조 배선 220 : 제 2 보조 배선
70 : 전압 인가부 71, 72, 73, 74 : 구동 회로
100: 표시 영역 110B, 110G, 110R : 화소 전극
210 : 제 1 보조 배선 220 : 제 2 보조 배선
Claims (16)
- 기판;
상기 기판 상에 화소 전극;
상기 기판 상에 보조 전극;
상기 보조 전극과 연결된 제 1 보조 배선;
상기 보조 전극으로부터 이격된 제 2 보조 배선;상기 보조 전극, 상기 제 1 보조 배선 및 상기 제 2 보조 배선 중의 어느 하나 이상과 접촉하는 상부 전극; 및
상기 상부 전극과 적어도 상기 화소 전극 사이에 개재되고, 상기 제1 및 제2 보조 배선과 상기 상부 전극 사이에 배치된 유기 발광층을 포함하는 표시 장치. - 제 1 항에 있어서,
상기 제 2 보조 배선과 상기 보조 전극 사이에 절연층이 개재하여 배치되는 표시 장치. - 제 2 항에 있어서,
상기 제 2 보조 배선은 상기 보조 전극 상에 배치되고, 상기 절연층의 상면은 상기 제 2 보조 배선과 접촉하는 표시 장치. - 제 3 항에 있어서,
상기 제 2 보조 배선 중 적어도 일부는 상기 보조 전극과 상하 방향으로 중첩하는 것을 특징으로 하는 표시 장치. - 제 1 항 에 있어서,
상기 유기 발광층과 상기 상부 전극 사이에 개재되는 투명 도전층을 더 포함하는 표시 장치. - 제 1 항 에 있어서,
상기 제2 보조 배선과 인접한 상기 보조 전극의 표면으로부터 상기 제 2 보조 배선이 이격하고 있는 거리는 50 nm 이상 2 ㎛ 이하인 표시 장치. - 제 1 항에 있어서,
유기 발광층 상기 제1 및 제2 보조 배선은 상기 기판과 평행한 방향으로 이격 되고, 상기 제1 및 제2 보조 배선 사이에 상기 유기 발광층의 적어도 일부가 배치되는 표시 장치. - 제 1 항에 있어서,
상기 제 1 보조 배선과 상기 제 2 보조 배선은 상기 화소 전극과 같은 재료로 형성되고, 동일한 층에에 형성되는 표시 장치. - 제 1 항에 있어서,
게이트 전극, 소스 전극 및 드레인 전극을 갖는 트랜지스터를 더 구비하고,
상기 보조 전극은 상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극 중의 어느 하나와 같은 재료로 형성되고, 동일한 층에 형성되는 표시 장치. - 제 1 항에 있어서,
게이트 전극 및 상기 게이트 전극과 이격하여 배치고, 반도체 재료로 이루어진 반도체 층을 갖는 트랜지스터를 더 구비하고,
상기 보조 전극은 도핑된 상기 반도체 재료를 포함하는 표시 장치. - 제1 항에 있어서,
상기 보조 전극과 상기 제1 보조 배선 사이에 개재되고 상기 보조 전극과 상기 제2 보조 배선 사이에 개재된 적어도 하나의 절연막을 더 포함하고,
상기 상부 전극은 개구를 통해 상기 보조 전극, 상기 제 1 보조 배선 및 상기 제 2 보조 배선 중의 어느 하나 이상과 연결되며, 상기 적어도 하나의 절연막 및 상기 유기 발광층에 정의되고, 상기 개구는 보조 배선을 노출 시키는 표시 장치. - 기판 상에 화소 전극을 형성하는 단계;
상기 기판 상에 보조 전극을 형성하는 단계;
상기 보조 전극과 연결된 제 1 보조 배선을 형성하는 단계;
상기 보조 전극으로부터 이격하고 있는 제 2 보조 배선을 형성하는 단계;
상기 화소 전극, 상기 보조 전극, 상기 제 1 보조 배선 및 상기 제 2 보조 배선 상에 유기 발광층을 형성하는 단계;
상기 보조 전극과 상기 제 2 보조 배선 사이에 방전 현상을 발생시키는 단계; 및
상부 전극이 상기 보조 전극, 상기 제 1 보조 배선, 및 상기 제 2 보조 배선 중의 어느 하나 이상과 접촉되도록 상부 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법. - 제12 항에 있어서,
상기 제2 보조 배선 및 상기 보조 전극 사이에 층간 절연막을 형성 하는 단계를 더 포함하는 표시 장치의 제조 방법. - 제13 항에 있어서,
상기 방전 현상을 발생 시키는 단계는, 상기 보조 배선의 적어도 일부를 노출 시키는 개구가 형성되도록 상기 제2 보조 배선에 인접한 상기 유기막을 절연 파괴 시키는 단계를 포함하는 표시 장치의 제조 방법. - 제14 항에 있어서,
상기 방전 현상을 발생 시키는 단계는 상기 유기막이 절연 파괴 되도록, 상기 제1 및 제2 보조 배선에 전압을 인가하는 단계를 포함하는 표시 장치의 제조 방법. - 제 12 항에 있어서,
상기 보조 전극의 표면으로부터 상기 제 2 보조 배선이 이격하고 있는 거리는 50 nm 이상 2 ㎛ 이하인 표시 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015059520A JP2016181332A (ja) | 2015-03-23 | 2015-03-23 | 表示装置および表示装置の製造方法 |
| JPJP-P-2015-059520 | 2015-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160114496A true KR20160114496A (ko) | 2016-10-05 |
| KR102457162B1 KR102457162B1 (ko) | 2022-10-24 |
Family
ID=56976557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150182074A KR102457162B1 (ko) | 2015-03-23 | 2015-12-18 | 표시 장치 및 표시 장치 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9786731B2 (ko) |
| JP (1) | JP2016181332A (ko) |
| KR (1) | KR102457162B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12022675B2 (en) | 2019-12-20 | 2024-06-25 | Lg Display Co., Ltd. | Display device connecting cathode electrode and auxiliary electrode of light emitting element by using ion migration of anode electrode of light emitting element and manufacturing method of same |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180036434A (ko) * | 2016-09-30 | 2018-04-09 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US11211440B2 (en) * | 2017-08-02 | 2021-12-28 | Sony Group Corporation | Display device, method of manufacturing display device, and electronic apparatus with contact electrode |
| CN107393949B (zh) * | 2017-09-01 | 2024-06-11 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、阵列基板和显示面板的制造方法 |
| KR20200047941A (ko) * | 2018-10-26 | 2020-05-08 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 디스플레이 장치의 제조 방법 |
| KR20200113055A (ko) * | 2019-03-20 | 2020-10-06 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN109887985B (zh) * | 2019-04-10 | 2022-08-16 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| US20230110063A1 (en) * | 2020-03-03 | 2023-04-13 | Sony Group Corporation | Display device, method of manufacturing display device, and electronic device |
| CN111509015A (zh) * | 2020-04-27 | 2020-08-07 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| KR20220060664A (ko) * | 2020-11-05 | 2022-05-12 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
| CN112419980B (zh) * | 2020-12-15 | 2021-08-03 | 深圳市华星光电半导体显示技术有限公司 | 一种显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001195008A (ja) | 1999-10-28 | 2001-07-19 | Sony Corp | 表示装置及び表示装置の製造方法 |
| JP2001230086A (ja) | 2000-02-16 | 2001-08-24 | Idemitsu Kosan Co Ltd | アクティブ駆動型有機ｅｌ発光装置およびその製造方法 |
| JP2005011810A (ja) | 2003-06-16 | 2005-01-13 | Eastman Kodak Co | 上面発光型ｏｌｅｄデバイスの製造方法 |
| JP2005093398A (ja) | 2003-09-19 | 2005-04-07 | Sony Corp | 有機発光素子およびその製造方法ならびに表示装置 |
| KR20120092508A (ko) * | 2011-02-11 | 2012-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049757B2 (en) | 2002-08-05 | 2006-05-23 | General Electric Company | Series connected OLED structure and fabrication method |
| KR20080008562A (ko) | 2006-07-20 | 2008-01-24 | 삼성전자주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
| JP2009244527A (ja) | 2008-03-31 | 2009-10-22 | Sony Corp | 表示装置 |
| JP5256863B2 (ja) | 2008-06-06 | 2013-08-07 | ソニー株式会社 | 有機発光素子およびその製造方法ならびに表示装置 |
| JP2011203742A (ja) | 2011-05-10 | 2011-10-13 | Panasonic Corp | 有機エレクトロルミネッセント素子およびその製造方法 |
-
2015
- 2015-03-23 JP JP2015059520A patent/JP2016181332A/ja active Pending
- 2015-12-18 KR KR1020150182074A patent/KR102457162B1/ko active IP Right Grant
-
2016
- 2016-03-18 US US15/074,116 patent/US9786731B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001195008A (ja) | 1999-10-28 | 2001-07-19 | Sony Corp | 表示装置及び表示装置の製造方法 |
| JP2001230086A (ja) | 2000-02-16 | 2001-08-24 | Idemitsu Kosan Co Ltd | アクティブ駆動型有機ｅｌ発光装置およびその製造方法 |
| JP2005011810A (ja) | 2003-06-16 | 2005-01-13 | Eastman Kodak Co | 上面発光型ｏｌｅｄデバイスの製造方法 |
| JP2005093398A (ja) | 2003-09-19 | 2005-04-07 | Sony Corp | 有機発光素子およびその製造方法ならびに表示装置 |
| KR20120092508A (ko) * | 2011-02-11 | 2012-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12022675B2 (en) | 2019-12-20 | 2024-06-25 | Lg Display Co., Ltd. | Display device connecting cathode electrode and auxiliary electrode of light emitting element by using ion migration of anode electrode of light emitting element and manufacturing method of same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016181332A (ja) | 2016-10-13 |
| US9786731B2 (en) | 2017-10-10 |
| US20160284785A1 (en) | 2016-09-29 |
| KR102457162B1 (ko) | 2022-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102457162B1 (ko) | 표시 장치 및 표시 장치 제조 방법 | |
| JP7229752B2 (ja) | 有機発光表示装置 | |
| US9349784B2 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| KR100540416B1 (ko) | 유기 발광 표시 장치 | |
| US8866162B2 (en) | Organic light emitting diode display and method of manufacturing the same | |
| JP6090630B2 (ja) | 有機ｅｌ表示パネルおよびその製造方法 | |
| US9647046B2 (en) | Organic light emitting diode display having high aperture ratio and method for manufacturing the same | |
| JP2019121598A (ja) | 上部発光型有機発光ダイオード表示装置 | |
| KR101881083B1 (ko) | 유기 발광 표시 장치 | |
| JP2007164183A (ja) | 平板表示装置及び平板表示装置の製造方法 | |
| KR102373609B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| JP2007213999A (ja) | 有機ｅｌ装置の製造方法及び有機ｅｌ装置 | |
| JP5478954B2 (ja) | 有機エレクトロルミネッセンス表示装置 | |
| KR101978779B1 (ko) | 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| JP6362938B2 (ja) | 表示装置および表示装置の製造方法 | |
| JP5627682B2 (ja) | 有機ｅｌ表示装置 | |
| KR101587822B1 (ko) | 유기전계발광 표시장치 및 그 제조 방법 | |
| WO2011148424A1 (ja) | 表示装置用薄膜半導体装置、表示装置及び表示装置用薄膜半導体装置の製造方法 | |
| JP2015103337A (ja) | 表示装置および表示装置の製造方法 | |
| KR100739579B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP2011034901A (ja) | 発光装置 | |
| KR101606871B1 (ko) | 유기전계발광 표시장치 및 그 제조 방법 | |
| CN115332467A (zh) | 显示装置及该显示装置的制造方法 | |
| KR20080098918A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| JP2015103359A (ja) | 表示装置および表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |