CN1819195A - 显示装置 - Google Patents

Abstract

本发明提供一种显示装置，可抑制晶体管的动作因遮光膜的电位变动而不稳定，并且，抑制产生动作缺陷。该显示装置具备：包含第一晶体管的第一区域；第一遮光膜，设置在第一区域中，同时，配置于对应于第一晶体管的区域中，被提供第一电位；包含第二晶体管的第二区域；和第二遮光膜，设置在第二区域中，同时，配置于对应于第二晶体管的区域中，被提供第二电位。

Description

显示装置

技术领域

本发明涉及一种显示装置，尤其是涉及一种包含晶体管的显示装置。

背景技术

以前已知液晶显示装置或有机EL显示装置等包含晶体管的显示装置。在该现有显示装置中，在像素部设置晶体管，同时，在配置于像素部外围的外围电路部中也设置晶体管。在这种现有显示装置中，当外光或来自构成显示装置的背光灯的光入射到晶体管的情况下，有时该入射的光会在晶体管的有源层中激励载流子。此时，即使在将晶体管保持在截止状态的情况下，也会产生因激励的载流子而在晶体管的源极-漏极之间流过电流等故障。为了消除这种故障，以前已知如下显示装置，即通过设置遮光膜来覆盖像素部和外围电路部的晶体管，防止光入射到晶体管。这种显示装置例如公开于特开平10-189999号公报中。另外，这种显示装置中，由于覆盖晶体管的遮光膜起不期望的栅极电极的作用，所以在遮光膜的电位变动的情况下，晶体管的阈值电压变动。因此，产生晶体管的动作不稳定等故障。因此，在上述特开平10-189999号公报中，为了抑制这种故障，将遮光膜的电位固定为接地电位。

在上述特开平10-189999号公报中公开的显示装置中，在向设置于像素部的晶体管之漏极区域、与设置于外围电路部的晶体管之漏极区域提供不同的信号电位的情况下，由于施加于漏极区域的信号电位产生的电场，即使在晶体管为截止状态的情况下，有时设置在像素部的晶体管之沟道区域的电位、与设置在外围电路部的晶体管之沟道区域的电位会分别变动为不同的电位。此时，在向对应于设置在像素部和外围电路部的全部晶体管之遮光膜施加共同的接地电位的情况下，遮光膜的接地电位与像素部的晶体管之沟道区域电位的电位差、和遮光膜的接地电位与外围电路部的晶体管之沟道区域电位的电位差不同，所以有时遮光膜的接地电位与像素部的晶体管之沟道区域电位的电位差、和遮光膜的接地电位与外围电路部的晶体管之沟道区域电位的电位差任一方会超过晶体管的阈值电压。此时，即使在将该晶体管保持为截止状态的情况下，也会有因向遮光膜提供接地电位、有时该晶体管导通等故障。结果，存在产生显示装置的动作缺陷的情况等问题。

发明内容

本发明为了解决上述问题而做出，本发明的一个目的在于提供一种显示装置，可抑制晶体管的动作因遮光膜的电位变动而不稳定，并且，抑制产生动作缺陷。

为了实现上述目的，本发明一方面的显示装置的特征在于，具备：第一区域，具有规定的功能，同时，包含第一晶体管；第一遮光膜，设置在第一区域中，同时，配置于对应于第一晶体管的区域中，被提供第一电位；第二区域，具有规定的功能，同时，包含第二晶体管；和第二遮光膜，设置在第二区域中，同时，配置于对应于第二晶体管的区域中，被提供第二电位。

在该一方面的显示装置中，如上，通过向配置于与第一晶体管对应的区域中的第一遮光膜提供第一电位，并且，向配置于与第二晶体管对应的区域中的第二遮光膜提供第二电位，可将第一和第二遮光膜的电位分别固定在第一和第二电位。由此，因为第一和第二遮光膜的电位不变动，所以可抑制第一和第二晶体管的阈值电压随着第一和第二遮光膜的电位变动而变动。因此，可使第一和第二晶体管的动作稳定。另外，通过在向设置于第一区域的第一遮光膜提供第一电位的同时，向设置于第二区域的第二遮光膜提供第二电位，可向分别具有规定功能的设置在第一和第二区域中的第一遮光膜与第二遮光膜单独提供电位。由此，例如在第一和第二晶体管的截止状态下，在由于向第一和第二晶体管的漏极区域分别施加不同的电位，包含于第一区域中的第一晶体管之沟道区域的电位与包含于第二区域中的第二晶体管之沟道区域的电位变为不同值的情况下，通过对应于第一晶体管的沟道区域的电位来调节提供给第一遮光膜的第一电位，可使第一遮光膜与第一晶体管的沟道区域之间的电位差不超过第一晶体管的阈值电压。另外，通过对应于第二晶体管的沟道区域的电位来调节提供给第二遮光膜的第二电位，可使第二遮光膜与第二晶体管的沟道区域之间的电位差不超过第二晶体管的阈值电压。因此，由于可抑制在向第一和第二遮光膜分别提供第一电位和第二电位的情况下、在截止时第一晶体管和第二晶体管也变为导通状态，所以可抑制显示装置的动作故障。另外，通过在具有规定功能的第一区域中设置提供给第一电位的第一遮光膜，同时，在具有规定功能的第二区域中设置提供第二电位的第二遮光膜，与在每个晶体管中设置遮光膜、同时向该遮光膜的每个单独提供规定电位的情况相比，可使向遮光膜提供电位的布线等数量减少，因此，可就这部分来抑制空间增大。由此，可抑制显示装置大型化。

就上述一方面的显示装置而言，优选包含第一晶体管的第一区域包含具有规定功能的第一电路部，包含第二晶体管的第二区域包含具有规定功能的第二电路部。若如此构成，则就在具有规定功能的第一电路部中设置第一晶体管、且在具有规定功能的第二电路部中设置第二晶体管的显示装置而言，可容易地向设置在分别具有规定功能的第一电路部和第二电路部中的第一遮光膜与第二遮光膜单独提供电位。

此时，优选第一电路部包含具有第一晶体管的像素部，第二电路部包含外围电路部，设置在包含像素部的显示部的外围，具有第二晶体管，第一遮光膜包含配置于像素部中包含的第一晶体管下方的像素部遮光膜，第二遮光膜包含配置于外围电路部中包含的第二晶体管下方的外围电路部遮光膜。若如此构成，则例如在第一和第二晶体管的截止状态下，当由于向第一和第二晶体管的漏极区域分别施加不同电位、包含于像素部中的第一晶体管的沟道区域之电位、与包含于外围电路部中的第二晶体管的沟道区域之电位为不同值的情况下，通过对应于第一晶体管的沟道区域的电位来调节提供给像素部遮光膜的第一电位，可使像素部遮光膜与第一晶体管的沟道区域之间的电位差不超过第一晶体管的阈值电压。另外，通过对应于第二晶体管的沟道区域的电位来调节提供给外围电路部遮光膜的第二电位，可使外围电路部遮光膜与第二晶体管的沟道区域之间的电位差不超过第二晶体管的阈值电压。由此，就像素部和外围电路部而言，可抑制在分别向像素部遮光膜和外围电路部遮光膜分别提供第一和第二电位的情况下、在截止时第一和第二晶体管也变为导通状态。

就包含上述像素部遮光膜的构成而言，优选提供给像素部遮光膜的第一电位是与施加于对应的第一晶体管之栅极电极上的电位相同的电位。若如此构成，则在向第一晶体管的栅极电极施加将第一晶体管变为截止状态的规定电位之情况下，施加于像素部遮光膜的第一电位也变为将第一晶体管变为截止状态的电位。由此，可抑制在通过向栅极电极施加上述规定电位而将像素部的第一晶体管保持为截止状态时，第一晶体管因向像素部遮光膜提供第一电位而导通。另外，通过向像素部遮光膜施加与施加于对应第一晶体管的栅极电极上的电位相同电位的第一电位，可使像素部遮光膜也起到第一晶体管的栅极的使用，所以可使用第一晶体管的栅极电极与像素部遮光膜双方来驱动第一晶体管。由此，可使第一晶体管的驱动能力提高。

此时，优选像素部遮光膜电连接于第一晶体管的栅极电极上。若如此构成，则可容易地向像素部遮光膜施加与施加于对应的第一晶体管的栅极电极上的电位相同的电位。

就包含上述像素部遮光膜的构成而言，优选提供给像素部遮光膜的第一电位是与施加于对应的第一晶体管的源极区域和漏极区域之一上的电位相同的电位。若如此构成，则第一晶体管的沟道区域的电位是施加于源极区域和漏极区域之一上的电位的变化电压范围内的电位，并且是与施加于该源极区域和漏极区域之一上的电位对应的电位。由此，通过向像素部遮光膜施加与施加于第一晶体管的源极区域和漏极区域之一上的电位相同的第一电位，可将像素部遮光膜与第一晶体管的沟道区域之间的电位差控制在规定的电压范围内。由此，若将像素部遮光膜与第一晶体管的沟道区域之间的电位差控制在第一晶体管的截止区域的电压范围内，则可容易地抑制由于向像素部遮光膜施加第一电位、在像素部的第一晶体管截止时第一晶体管导通。

此时，优选像素部遮光膜电连接于第一晶体管的源极区域和漏极区域之一上。若如此构成，则可容易地向像素部遮光膜施加与施加于第一晶体管的源极区域和漏极区域之一上的电位相同的电位。

就上述第一电路部包含像素部的构成而言，优选像素部包含p沟道晶体管，提供给配置于像素部的p沟道晶体管下方的像素部遮光膜的第一电位是施加于p沟道晶体管的漏极区域上的正侧电位。若如此构成，则p沟道晶体管的沟道区域的电位为对应于漏极区域的正侧电位的规定范围内的电位。由此，通过向像素部遮光膜施加与施加于p沟道晶体管的漏极区域上的正侧电位相同的第一电位，可将像素部遮光膜与p沟道晶体管的沟道区域之间的电位差控制在规定的电压范围内。由此，若将像素部遮光膜与p沟道晶体管的沟道区域之间的电位差控制在p沟道晶体管的截止区域的电压范围内，则可容易地控制因向像素部遮光膜提供第一电位(正侧电位)、在像素部的p沟道晶体管截止时、像素部的p沟道晶体管导通。

就上述第一电路部包含像素部的构成而言，优选像素部包含多个第一晶体管，像素部的多个第一晶体管的至少一个起开关元件的作用，配置像素部遮光膜，以至少覆盖起开关元件作用的第一晶体管的下方。若如此构成，则例如通过配置像素部遮光膜，以仅覆盖起开关元件作用的第一晶体管的下方，与在起开关元件作用的第一晶体管和不起开关元件作用的第一晶体管的各自下方分别配置像素部遮光膜的情况相比，可抑制用于向像素部遮光膜提供电位的布线缠绕变复杂。另外，由于通过起开关元件作用的第一晶体管来控制向像素部提供图像信号，所以若在起开关元件作用的第一晶体管的下方配置像素部遮光膜，则可抑制因光照射产生泄漏电流、提供给像素部的图像信号的信号电位变化的故障。另外，在形成作为起开关元件作用的第一晶体管的作为有源层的结晶层时，在使用激光进行结晶层的结晶化的情况下，即便由于激光被像素部遮光膜反射、结晶层(有源层)的结晶性降低，起开关元件作用的第一晶体管的特性也难以取决于结晶层(有源层)的结晶性，所以可降低起开关元件作用的第一晶体管的特性下降。因此，若配置像素部遮光膜以仅覆盖起开关元件作用的第一晶体管的下方，则可边抑制用于向像素部遮光膜提供电位的布线缠绕变复杂，边抑制以对应于图像信号的信号电位的灰度以外的灰度来显示图像。

就上述第一电路部包含像素部的构成而言，优选第一电路部包含多个具有第一晶体管的像素部，由一个像素部遮光膜来覆盖多个像素部各自的第一晶体管的下方。若如此构成，则就第一电路部而言，与在对多个第一晶体管一个个地设置像素部遮光膜，同时对该多个像素部遮光膜分别提供规定电位的情况相比，可使向像素部遮光膜提供电位的布线等的数量减少。由此，可以布线数量减少的部分抑制第一电路部增大，所以可抑制显示装置大型化。

就上述第二电路部包含外围电路部的构成而言，优选外围电路部至少包含p沟道晶体管，外围电路部遮光膜至少配置在p沟道晶体管的下方。若如此构成，则例如在外围电路部包含n沟道晶体管与p沟道晶体管的情况下，通过配置外围电路部遮光膜以仅覆盖p沟道晶体管的下方，与在n沟道晶体管和p沟道晶体管各自的下方分别配置外围电路部遮光膜的情况相比，可抑制用于向外围电路部遮光膜提供电位的布线缠绕变复杂。这里，一般n沟道晶体管构成为载流子移动率比p沟道晶体管大，由此具有比p沟道晶体管的栅极宽度小的栅极宽度。从而，n沟道晶体管以栅极宽度小的这部分难以引起因光向有源层入射而产生的误动作。因此，即便不在n沟道晶体管的下方配置外围电路部遮光膜，外围电路部的动作也不容易变得不稳定。因此，若配置外围电路部遮光膜以仅覆盖p沟道晶体管的下方，则可边抑制用于向外围电路部遮光膜提供电位的布线缠绕变复杂，边抑制外围电路部的动作变得不稳定。

此时，优选外围电路部除p沟道晶体管外，还包含n沟道晶体管，外围电路部遮光膜配置在n沟道晶体管和p沟道晶体管的下方。若如此构成，则可抑制外围电路部的n沟道晶体管和p沟道晶体管双方的动作变得不稳定。

就上述一方面的显示装置而言，优选还具备具有第一厚度的第一晶体管的第一栅极绝缘膜；第一绝缘膜，设置在第一晶体管与第一遮光膜之间，具有第一栅极绝缘膜的第一厚度的3倍以上的第二厚度；具有第三厚度的第二晶体管的第二栅极绝缘膜；和第二绝缘膜，设置在第二晶体管与第二遮光膜之间，具有第二栅极绝缘膜的第三厚度的3倍以上的第四厚度。若如此构成，则在第一遮光膜(第二遮光膜)起不期望的栅极电极的作用的情况下，由于以大的厚度形成起栅极绝缘膜作用的第一绝缘膜(第二绝缘膜)，所以在向第一遮光膜(第二遮光膜)施加第一电位(第二电位)的情况下，第一晶体管(第二晶体管)的沟道区域也难以受到第一遮光膜(第二遮光膜)的电位的影响。此时，由施加于第一遮光膜(第二遮光膜)上的第一电位(第二电位)提供给第一晶体管(第二晶体管)的沟道区域的有效电压为向第一晶体管(第二晶体管)的栅极电极施加与第一电位(第二电位)相同电位时、提供给沟道区域的电压的大致1/3。由此，可降低向第一遮光膜(第二遮光膜)施加第一电位(第二电位)引起的第一晶体管(第二晶体管)的阈值电压变化。

此时，优选第一栅极绝缘膜和第一绝缘膜由相同材料构成，第二栅极绝缘膜和第二绝缘膜由相同材料构成。若如此构成，则可容易使施加于第一遮光膜(第二遮光膜)上的第一电位(第二电位)提供给第一晶体管(第二晶体管)的沟道区域的有效电压为向第一晶体管(第二晶体管)的栅极电极施加与第一电位(第二电位)相同电位时、提供给沟道区域的电压的大致1/3。

就上述一方面的显示装置而言，优选第一电位是提供给第一晶体管的栅极电极的正侧电位与负侧电位的中间的电位，第二电位是提供给第二晶体管的栅极电极的正侧电位与负侧电位的中间的电位。另外，上述正侧电位是指施加于信号线上的高电位，同时，负侧电位是指施加于信号线上的低电位。另外，上述中间的电位中还包含正侧电位与负侧电位的实质上中间的电位。若如此构成，则在第一和第二晶体管是p沟道晶体管或n沟道晶体管之一的情况下，也可容易地将提供给第一电位的第一遮光膜与第一晶体管的沟道区域之间的电位差控制在第一晶体管的截止区域的电压范围内，同时，将施加第二电位的第二遮光膜与第二晶体管的漏极区域之间的电位差控制在第二晶体管的截止区域的电压范围内。由此，在第一晶体管和第二晶体管为p沟道晶体管和n沟道晶体管之一的情况下，也可容易地抑制截止时第一和第二晶体管导通。另外，通过将第一和第二电位分别设为提供给第一和第二晶体管的栅极电极的正侧电位与负侧电位的实质上中间的电位，可使用分别提供给第一和第二晶体管的栅极电极的正侧电位与负侧电位，容易地生成第一和第二电位。

此时，优选还具备电位生成电路部，用于生成正侧电位与负侧电位的中间电位。若如此构成，则可容易地由电位生成电路部来生成正侧电位与负侧电位的中间电位。

就上述第一电位是提供给第一晶体管的栅极电极的正侧电位与负侧电位的中间电位，第二电位是提供给第二晶体管的栅极电极的正侧电位与负侧电位的中间电位的构成而言，优选第一区域和第二区域的至少一方包含n沟道晶体管和p沟道晶体管双方。若如此构成，则在第一区域包含n沟道晶体管和p沟道晶体管双方的情况下，通过向配置于第一区域的n沟道晶体管和p沟道晶体管下方的第一遮光膜施加提供给第一区域的n沟道晶体管(p沟道晶体管)的栅极电极的正侧电位与负侧电位的中间电位，可容易地将第一遮光膜与n沟道晶体管的沟道区域之间的电位差控制在n沟道晶体管的截止区域的电压范围内，同时，将第一遮光膜与p沟道晶体管的沟道区域之间的电位差控制在p沟道晶体管的截止区域的电压范围内。另外，在第二区域包含n沟道晶体管和p沟道晶体管双方的情况下，通过向配置于第二区域的n沟道晶体管和p沟道晶体管下方的第二遮光膜施加提供给第二区域的n沟道晶体管(p沟道晶体管)的栅极电极的正侧电位与负侧电位的中间电位，可容易地将第二遮光膜与n沟道晶体管的沟道区域之间的电位差控制在n沟道晶体管的截止区域的电压范围内，同时，将第二遮光膜与p沟道晶体管的沟道区域之间的电位差控制在p沟道晶体管的截止区域的电压范围内。

就上述一方面的显示装置而言，优选包含第一晶体管的第一区域和包含第二晶体管的第二区域设置在像素部，第一遮光膜配置在包含于像素部的第一区域中的第一晶体管的下方，第二遮光膜配置在包含于像素部的第二区域中的第二晶体管的下方。若如此构成，例如就第一晶体管和第二晶体管的截止状态而言，在因向第一晶体管和第二晶体管的漏极区域分别施加不同的电位、包含于像素部中的第一晶体管和第二晶体管各自的沟道区域电位变为各不相同的值的情况下，通过对应于第一晶体管的沟道区域的电位来调节提供给第一遮光膜的第一电位，可使第一遮光膜与第一晶体管的沟道区域之间的电位差不超过第一晶体管的阈值电压。另外，通过对应于第二晶体管的沟道区域的电位来调节提供给第二遮光膜的第二电位，可使第二遮光膜与第二晶体管的沟道区域之间的电位差不超过第二晶体管的阈值电压。由此，就像素部而言，可抑制在向第一遮光膜和第二遮光膜分别提供第一电位和第二电位的情况下、在截止时第一晶体管和第二晶体管变为导通状态。

此时，优选第一区域的第一晶体管和第二区域的第二晶体管具有各不相同的导电类型。若如此构成，则在像素部包含具有各不相同的导电类型的第一晶体管和第二晶体管的情况下，通过对应于第一晶体管的沟道区域的电位来调节提供给第一遮光膜的第一电位，可使第一遮光膜与第一晶体管的沟道区域之间的电位差不超过第一晶体管的阈值电压。另外，通过对应于第二晶体管的沟道区域的电位来调节提供给第二遮光膜的第二电位，可使第二遮光膜与第二晶体管的沟道区域之间的电位差不超过第二晶体管的阈值电压。

就上述一方面的显示装置而言，优选第一区域包含具有第一晶体管的像素部、和具有第一晶体管的第一外围电路部，第二区域包含具有第二晶体管的第二外围电路部，第一遮光膜配置在包含于像素部的第一晶体管和包含于第一外围电路部的第一晶体管的下方，第二遮光膜配置在包含于第二外围电路部的第二晶体管的下方。若如此构成，则例如在第一晶体管和第二晶体管的截止状态下，在因向第一晶体管和第二晶体管的漏极区域分别施加不同电位、包含于像素部和第一外围电路部中的第一晶体管的沟道区域的电位、与包含于第二外围电路部中的第二晶体管的沟道区域的电位为不同值的情况下，通过对应于第一晶体管的沟道区域的电位来调节提供给第一遮光膜的第一电位，可使第一遮光膜与第一晶体管的沟道区域之间的电位差不超过第一晶体管的阈值电压。另外，通过对应于第二晶体管的沟道区域的电位来调节提供给第二遮光膜的第二电位，可使第二遮光膜与第二晶体管的沟道区域之间的电位差不超过第二晶体管的阈值电压。由此，就像素部、第一外围电路部和第二外围电路部而言，可抑制在向第一遮光膜和第二遮光膜分别提供第一电位和第二电位的情况下、在截止时第一晶体管和第二晶体管变为导通状态。

附图说明

图1是示意表示本发明第一实施方式的液晶显示装置的整体构成的平面图。

图2是图1所示的第一实施方式的液晶显示装置的像素部的电路图。

图3是表示图1所示的第一实施方式的液晶显示装置的像素部的n沟道晶体管附近的构造的截面图。

图4-图7是用于说明本发明第一实施方式的液晶显示装置的像素部的n沟道晶体管的动作的电压波形图。

图8是表示本发明第一实施方式的液晶显示装置的像素部的n沟道晶体管的电流-电压特性的图。

图9-图11是用于说明本发明第一实施方式的液晶显示装置的像素部的n沟道晶体管的制造过程的截面图。

图12是表示本发明第二实施方式的液晶显示装置的像素部的n沟道晶体管附近的构造的截面图。

图13是用于说明本发明第二实施方式的液晶显示装置的像素部的n沟道晶体管的动作的电压波形图。

图14是表示本发明第二实施方式的液晶显示装置的像素部的n沟道晶体管的电流-电压特性的图。

图15是表示本发明第三实施方式的液晶显示装置的像素部的n沟道晶体管附近的构造的截面图。

图16是用于说明本发明第三实施方式的液晶显示装置的像素部的n沟道晶体管的动作的电压波形图。

图17是表示本发明第三实施方式的液晶显示装置的像素部的n沟道晶体管的电流-电压特性的图。

图18是本发明第四实施方式的有机EL显示装置的像素部的电路图。

图19-22是用于说明本发明第四实施方式的有机EL显示装置的像素部的n沟道晶体管的动作的电压波形图。

图23是表示本发明第四实施方式的有机EL显示装置的像素部的n沟道晶体管的电流-电压特性的图。

图24-图27是用于说明本发明第四实施方式的有机EL显示装置的像素部的p沟道晶体管的动作的电压波形图。

图28是表示本发明第四实施方式的有机EL显示装置的像素部的p沟道晶体管的电流-电压特性的图。

图29是用于说明本发明第五实施方式的有机EL显示装置的像素部的n沟道晶体管的动作的电压波形图。

图30是表示本发明第五实施方式的有机EL显示装置的像素部的n沟道晶体管的电流-电压特性的图。

图31是用于说明本发明第五实施方式的有机EL显示装置的像素部的p沟道晶体管的动作的电压波形图。

图32是表示本发明第五实施方式的有机EL显示装置的像素部的p沟道晶体管的电流-电压特性的图。

图33是用于说明本发明第六实施方式的有机EL显示装置的像素部的n沟道晶体管的动作的电压波形图。

图34是表示本发明第六实施方式的有机EL显示装置的像素部的n沟道晶体管的电流-电压特性的图。

图35是用于说明本发明第六实施方式的有机EL显示装置的像素部的p沟道晶体管的动作的电压波形图。

图36是表示本发明第六实施方式的有机EL显示装置的像素部的p沟道晶体管的电流-电压特性的图。

图37是表示本发明第八实施方式的液晶显示装置的外围电路中包含的CMOS电路的构成电路图。

图38是表示本发明第八实施方式的液晶显示装置的外围电路中包含的CMOS电路的电流-电压特性的图。

图39是表示施加于遮光膜的电位、与对应于该遮光膜的p沟道晶体管和n沟道晶体管的阈值电压Vth的关系的相关图。

图40是表示本发明第九实施方式的有机EL显示装置的整体构成的平面图。

图41是图40所示的第九实施方式的有机EL显示装置的像素部的电路图。

图42是图40所示第九实施方式的有机EL显示装置的外围电路图(模拟开关)的电路图。

图43是表示本发明第十实施方式的有机EL显示装置的整体构成的平面图。

图44是表示本发明第十一实施方式的有机EL显示装置的整体构成的平面图。

图45是表示本发明第十二实施方式的有机EL显示装置的整体构成的平面图。

具体实施方式

下面，参照附图来说明本发明的实施方式。

(第一实施方式)

首先，参照图1-图3来说明第一实施方式的液晶显示装置的构成。

第一实施方式的液晶显示装置如图1所示，具备液晶显示面板1、和装配于液晶显示面板1上的外部电路部2。液晶显示面板1包含显示部3、和设置在显示部3外围的H系列驱动器4和V系列驱动器5。另外，在显示部3中，将多个像素部6配置成矩阵状。在各个像素部6中，设置配置作为开关元件的n沟道晶体管8的开关元件部7。另外，各像素如图2所示，包含辅助电容9、像素电极10、相对像素电极10配置的各像素部6中共用的对向电极11、和配置在像素电极10与对向电极11之间的液晶12。另外，像素部6是本发明的‘第一区域’和‘第一电路部’的一例，n沟道晶体管8是本发明的‘第一晶体管’的一例。

另外，在n沟道晶体管8的栅极电极8a上，连接有栅极线。经该栅极线向n沟道晶体管8的栅极电极8a施加正侧电位Vdd与负侧电位Vbb。另外，在n沟道晶体管8的漏极区域8b连接于漏极线上的同时，源极区域8c连接于辅助电容9的一个电极和像素电极10。另外，经漏极线向n沟道晶体管8的漏极区域8b施加图像信号的信号电位Vsig。另外，辅助电容9的另一电极与对向电极11连接于各像素部6共用的共用电位Vcom上。

另外，如图1所示，在显示部3中设置有显示部遮光膜13。该显示部遮光膜13由按照覆盖像素部6的开关元件部7的下方的方式形成的像素部遮光区域13a、和按照覆盖栅极线和漏极线下方的方式形成的格子状的布线部遮光区域13b构成。另外，该像素部遮光区域13a是本发明的‘第一遮光膜’和‘像素部遮光膜’的一例。像素部遮光区域13a设置有来遮光入射到配置于像素部6的开关元件部7的n沟道晶体管8的光，与布线部遮光区域13b一体形成。另外，布线部遮光区域13b设置来遮光入射到栅极线和漏极线的光。另外，显示部遮光膜13的与像素部6的开关元件部7以外的区域对应的区域开口。构成为经该显示部遮光膜13的开口后的区域射出显示映像的光。

另外，像素部6中包含的n沟道晶体管8由TFT(薄膜晶体管)构成，具有图3所示的构造。具体而言，在玻璃基板14上形成有由具有约300nm厚度的绝缘膜构成的缓冲层15。在该缓冲层15上的规定区域中，设置有上述显示部遮光膜13的像素部遮光区域13a。该显示部遮光膜13由具有约100nm厚度的Mo膜构成。另外，在显示部遮光膜13的像素部遮光区域13a和缓冲层15上，形成有由具有约300nm厚度的SiO₂膜构成的绝缘膜16，以覆盖像素部遮光区域13a。

另外，在绝缘膜16上的规定区域中，形成具有约70nm厚度的结晶硅膜17。该结晶硅膜17具有作为n沟道晶体管8的有源层的功能。在结晶硅膜17中，形成有n沟道晶体管8的沟道区域8d、和夹持沟道区域8d来设置的漏极区域8b和源极区域8c。另外，在n沟道晶体管8中，通过对结晶硅膜17进行沟道掺杂，构成为n沟道晶体管8的阈值电压Vth变为规定的正电压。另外，该规定的正阈值电压Vth被设定为当向显示部遮光膜13的像素部遮光区域13a提供1/2(Vdd+Vbb)的电位时、n沟道晶体管8的下部沟道不变为导通状态的值。另外，形成由具有约100nm厚度的SiO₂膜构成的n沟道晶体管8的栅极绝缘膜18，以覆盖结晶硅膜17。

即，在第一实施方式中，构成为设置在显示部遮光膜13的像素部遮光区域13a、与结晶硅膜17之间的绝缘膜16的厚度(约为300nm)为n沟道晶体管8的栅极绝缘膜18的厚度(约100nm)的约3倍。另外，在以约500nm的厚度形成绝缘膜16的情况下，有时产生如下故障，即形成绝缘膜16的过程所需时间增大，或在成膜时，在其之后的过程中因在绝缘膜16中产生的应力而在绝缘膜16中产生裂纹等。如该第一实施方式所示，在以约300nm的厚度形成绝缘膜16的情况下，可抑制产生上述故障。另外，在栅极绝缘膜18上对应于沟道区域8d的区域中，形成由具有约150nm厚度的金属膜构成的栅极电极8a。另外，利用形成有漏极区域8b、源极区域8c和沟道区域8d的结晶硅膜17、栅极绝缘膜18和栅极电极8a，形成n沟道晶体管8(TFT)。

另外，在栅极电极8a和栅极绝缘膜18上，覆盖栅极电极8a地形成有绝缘膜19。在该绝缘膜19和栅极绝缘膜18的对应于结晶硅膜17的漏极区域8b和源极区域8c的区域中，分别设置到达绝缘膜19上的插接件20a和20b。另外，将漏极区域8b构成为经对应的插接件20a连接于上述漏极线上，同时，将源极区域8c构成为经对应的插接件20b连接于上述辅助电容9的一个电极与像素电极10上。

另外，在绝缘膜16和栅极绝缘膜18的对应于显示部遮光膜13的像素部遮光区域13a的区域中，设置贯穿绝缘膜16和栅极绝缘膜18地形成的第一层插接件21。该第一层插接件21连接到显示部遮光膜13的像素部遮光区域13a。另外，在栅极绝缘膜18上的对应于第一层插接件21的区域中，设置连接于第一层插接件21上的中间布线层22。另外，在绝缘膜19的对应于中间布线层22的区域中，形成到达绝缘膜19上的第二层插接件23。该第二层插接件23连接于中间布线层22。另外，在绝缘膜19上的对应于第二层插接件23的区域中，设置有连接于第二层插接件23上的布线层24。该布线层24构成为连接于后述的外部电路部2的电位生成电路部39a(参照图1)。

另外，H系列驱动器4如图1所示，包含移位寄存器电路25、采样晶体管(sampling transistor)26、缓冲器27和DA转换器28。另外，与H系列驱动器4邻接地配置时钟发生电路29。移位寄存器电路25、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29是本发明的‘第二区域’和‘外围电路部’的一例。这些移位寄存器电路25、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29分别具有与上述像素部6的n沟道晶体管8具有大致一样构成的n沟道晶体管。另外，该n沟道晶体管是本发明的‘第二晶体管’的一例。其中，在该n沟道晶体管中，向栅极电极提供正侧电位Vdd与负侧电位Vss，同时，向漏极区域提供对应于各个电路部的信号电位Vsig。

另外，在第一实施方式中，设置有移位寄存器电路遮光膜30、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34，以分别覆盖移位寄存器电路25、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29的下方。该移位寄存器电路遮光膜30、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34是本发明的‘第二遮光膜’和‘外围电路部遮光膜’的一例。另外，利用移位寄存器电路遮光膜30、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34，分别遮光向移位寄存器电路25、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29的各个中设置有的n沟道晶体管入射的光。

另外，V系列驱动器5包含移位寄存器电路35和电平变换电路36。该移位寄存器电路35和电平变换电路36是本发明的‘第二区域’和‘外围电路部’的一例。另外，移位寄存器电路35和电平变换电路36分别具有与上述像素部6的n沟道晶体管8具有大致一样构成的n沟道晶体管。另外，该n沟道晶体管是本发明的‘第二晶体管’的一例。其中，在设置于电平变换电路36中的n沟道晶体管中，向栅极电极提供正侧电位Vdd与负侧电位Vbb，另一方面，在设置于移位寄存器电路35的n沟道晶体管中，向栅极电极提供正侧电位Vdd与负侧电位Vss。

另外，在第一实施方式中，设置移位寄存器电路遮光膜37和电平变换电路遮光膜38，以分别覆盖移位寄存器电路35和电平变换电路36的下方。该移位寄存器电路遮光膜37和电平变换电路遮光膜38是本发明的‘第二遮光膜’和‘外围电路部遮光膜’的一例。另外，利用该移位寄存器电路遮光膜37和电平变换电路遮光膜38，分别遮光向移位寄存器电路35和电平变换电路36的各自中设置的n沟道晶体管入射的光。

另外，在外部电路部2中，设置有电位生成电路部39a和39b。一个电位生成电路部39a具有生成1/2(Vdd+Vbb)的电位的功能，同时，另一电位生成电路部39具有生成1/2(Vdd+Vss)的电位的功能。

这里，在第一实施方式中，一个电位生成电路部39a经布线40a连接于显示部遮光膜13与电平变换电路遮光膜38上。由此，构成为从电位生成电路部39a向显示部遮光膜13与电平变换电路遮光膜38提供正侧电位Vdd与负侧电位Vbb的中间电位1/2(Vdd+Vbb)。

另外，在外部电路部2中，设置可变电阻器41，连接于电位生成电路部39a与显示部遮光膜13及电平变换电路遮光膜38之间的布线40a上，调节从电位生成电路部39a提供的电位。利用该可变电阻器41，可在约±3V的范围内使从电位生成电路部39a提供的电位上升或下降。这在阈值电压Vth由于加工差异而移位的情况下，通过由该可变电阻器41调节提供给显示部遮光膜13的电位，可调节像素部6的n沟道晶体管8的阈值电压Vth。即，在利用可变电阻器41使提供给显示部遮光膜13的电位上升的情况下，由于像素部6的n沟道晶体管8的沟道区域8d的电位上升，所以n沟道晶体管8的阈值电压Vth下降。另一方面，在利用可变电阻器41使提供给显示部遮光膜13的电位下降的情况下，由于像素部6的n沟道晶体管8的沟道区域8d的电位下降，所以n沟道晶体管8的阈值电压Vth上升。

另外，在第一实施方式中，另一电位生成电路部39b经布线40b连接于移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34上。由此，从电位生成电路部39b向移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34提供正侧电位Vdd与负侧电位Vss的中间电位1/2(Vdd+Vss)。

下面，参照图1-图8，说明第一实施方式的液晶显示装置的像素部的n沟道晶体管的动作。另外，在以下的动作说明中，说明点反转驱动(dot inversion driving)方式的液晶显示装置中的像素部的n沟道晶体管的动作。另外，将各提供电位设定为正侧电位Vdd：约7V、负侧电位Vbb：约-4V、共用电位Vcom：约3.5V、信号电位Vsig：约1V～约6V。另外，设n沟道晶体管的阈值电压Vth为约1V。由此，n沟道晶体管在栅极电极与沟道区域间的电压(电位差)为约1V以上时变为导通状态。另外，n沟道晶体管在栅极电极与沟道区域间的电压(电位差)为约0.5V以下时变为截止状态。

作为构成图4-图7所示波形前提的向像素写入图像信号的动作，首先，沿第一段栅极线，对连接于该栅极线上的每3个像素依次执行写入动作。之后，若连接于第一段栅极线上的全部像素的扫描结束，则同样对连接于第二段栅极线上的每3个像素执行对像素的写入动作。由此，对设置于显示部中的全部连接于栅极线上的像素依次执行写入动作。之后，若全部栅极线的扫描结束，则再次从第一段栅极线开始重复执行同样的写入动作。图4-图7中示出关于连接于第一段栅极线上的像素中、最初执行写入动作的3个像素内的第三个像素的n沟道晶体管的电压波形。

另外，图4-图7中，最初的3个电压脉冲对应于n沟道晶体管的上部沟道的导通期间，同时，后3个电压脉冲对应于截止期间，之后，每3个电压脉冲交互对应于导通期间与截止期间。另外，上述导通期间中的3个电压脉冲分别对应于对在写入动作时同时选择的3个像素的写入信号。另外，上述截止期间中的3个电压脉冲分别表示在对上述第三个像素执行写入动作后、对其余的像素执行写入动作的期间、施加于上述第三个像素上的电压。即，截止期间中的第一个电压脉冲表示在向上述第三个像素写入之后，在对连接于与该像素相同栅极线上的其余像素执行写入动作的期间，施加于上述第三个像素上的电压。另外，第二个和第三个电压脉冲表示在连接于上述第三个像素上的第一段栅极线的扫描结束之后，在对连接于第二段和第三段栅极线上的像素依次执行写入动作的期间中、施加于上述第三个像素上的电压。另外，图4-图7中图示出在导通期间与截止期间、各电压脉冲的期间为相同长度，但实际上，截止期间中的电压脉冲的期间是比导通期间中的电压脉冲的期间长得多的期间。另外，图4-图7中，图示在截止期间向像素施加3个电压脉冲，但在该截止期间中，施加的电压脉冲的数量对应于设置在显示部中的栅极线的数量变化。因此，实际上由于一般在显示部中设置数百条栅极线，所以在截止期间，向上述第三个像素施加比图4-图7所示的电压脉冲数量(3个)多得多的电压脉冲。

首先，输入像素部6(参照图2)的n沟道晶体管8的栅极电极8a的电位(栅极电位Vgate)如图4所示，被交互切换为正侧电位Vdd(约7V)与负侧电位Vbb(约-4V)。之后，输入n沟道晶体管8的漏极区域8b的信号电位Vsig如图4的虚线所示，电位在约1V～约6V的范围内变化。此时，n沟道晶体管8的沟道区域8d的电位(Vch)在表示图4的点划线所示的波形的同时，在约1.0V～约5.5V的范围内变化。图4中的沟道区域8d的电位Vch表示沟道区域8d的中央部附近的电位。此时，n沟道晶体管8的栅极电极8a与漏极区域8b之间的电压(电位差)Vgd＝Vgate-Vsig、栅极电极8a与沟道区域8d间的电压(电位差)Vgc＝Vgate-Vch按图5所示的波形变化。

因此，在栅极电位Vgate(参照图4)为正侧电位Vdd(约7V)的期间中，n沟道晶体管8的栅极电极8a与沟道区域8d之间的电压(电位差)Vgc(参照图5)为约1.8V～约6.0V范围的电压。即，在该期间中，n沟道晶体管8的栅极电极8a与沟道区域8d之间的电压(电位差)Vgc(约1.8V～约6.0V)为n沟道晶体管8的导通区域的电压(约1V以上)，所以n沟道晶体管8变为导通状态。另一方面，在栅极电位Vgate(参照图4)为负侧电位Vbb(约-4V)的期间中，n沟道晶体管8的栅极电极8a与沟道区域8d之间的电压(电位差)Vgc(参照图5)为约-9.5V～约-5.0V范围的电压。即，在该期间中，n沟道晶体管8的栅极电极8a与沟道区域8d之间的电压(电位差)Vgc(约-9.5V～约-5.0V)为n沟道晶体管8的截止区域的电压(电位差)(约0.5V以下)，所以n沟道晶体管8变为截止状态。

另外，在第一实施方式中，从电位生成电路部39a(参照图1)向覆盖n沟道晶体管8地设置的显示部遮光膜13的像素部遮光区域13a(参照图3)施加1/2(Vdd+Vbb)的电位。由此，显示部遮光膜13的像素部遮光区域13a的电位Vback如图6所示，被固定在1/2(Vdd+Vbb)＝约1.5V。此时，像素部遮光区域13a与n沟道晶体管8的沟道区域8d之间的有效电压(电位差)Vbc表示图7所示的波形。另外，该像素部遮光区域13a与n沟道晶体管8的沟道区域8d之间的有效电压(电位差)Vbc是相对于n沟道晶体管8的栅极电极8a与沟道区域8d之间的电压(电位差)Vgc的相对电压。即，由于像素部遮光区域13a与形成沟道区域8d的结晶硅膜17(参照图3)之间的绝缘膜16的厚度(约为300nm)为n沟道晶体管8的栅极绝缘膜18的厚度(约100nm)的约3倍，所以当向像素部遮光区域13a提供电位时、从像素部遮光区域13a施加于沟道区域8d的电场强度为向栅极电极8a提供相同电位时、从栅极电极8a施加于沟道区域8d的电场强度的约1/3。因此，图7中示出显示部遮光膜13的像素部遮光区域13a的电位Vback与沟道区域8d的电位Vch的电位差的1/3电压(1/3(Vback-Vch))，作为像素部遮光区域13a与沟道区域8d之间的有效电压(电位差)Vbc。另外，图7中，从与上述一样的观点来看，还示出像素部遮光区域13a的电位Vback与施加于漏极区域8b上的信号电位Vsig的电位差的1/3电压(1/3(Vback-Vsig))的波形，作为显示部遮光膜13的像素部遮光区域13a与漏极区域8b之间的有效电压(电位差)Vbd。

像素部遮光区域13a与n沟道晶体管8的沟道区域8d之间的有效电压(电位差)Vbc如图7所示，在约-1.3V～约0.2V的范围内变化。由此，像素部遮光区域13a与沟道区域8d之间的有效电压(电位差)Vbc(约-1.3V～约0.2V)如图8所示，始终为n沟道晶体管8的截止区域的电压(约0.5V以下)。因此，在向像素部遮光区域13a提供1/2(Vdd+Vbb)的电位的情况下，n沟道晶体管8的下部沟道被保持在截止状态。由此，在通过向栅极电极8a施加负侧电位Vbb来将n沟道晶体管8的上部沟道保持在截止状态的期间，抑制在向显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)的电位的情况下，n沟道晶体管8的下部沟道导通。因此，在该期间，抑制经n沟道晶体管8的下部沟道在漏极区域8b与源极区域8c之间流过电流。

另外，对电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29各自中包含的n沟道晶体管也执行与上述像素部6的n沟道晶体管8一样的动作。由此，在将包含于电平变换电路36中的n沟道晶体管的上部沟道(栅极电极侧的沟道区域)保持在截止状态的期间中，抑制在向电平变换电路遮光膜38提供1/2(Vdd+Vbb)的电位的情况下，n沟道晶体管的下部沟道(遮光膜侧的沟道区域)导通，所以抑制经下部沟道在n沟道晶体管的漏极区域与源极区域之间流过电流。另外，在将移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29各自中包含的n沟道晶体管的上部沟道保持在截止状态的期间中，抑制在向对应的遮光膜提供1/2(Vdd+Vss)的电位的情况下，n沟道晶体管的下部沟道导通，所以抑制经下部沟道在n沟道晶体管的漏极区域与源极区域之间流过电流。

在第一实施方式中，如上所述，在向显示部遮光膜13和电平变换电路遮光膜38提供1/2(Vdd+Vbb)的电位的同时，向移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34提供1/2(Vdd+Vss)的电位，从而，可将显示部遮光膜13和电平变换电路遮光膜38固定在1/2(Vdd+Vbb)的电位，同时，可将移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34固定在1/2(Vdd+Vss)的电位。由此，由于显示部遮光膜13、电平变换电路遮光膜38、移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34中电位不变动，所以可抑制像素部6的n沟道晶体管8的阈值电压、电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29各自中包含的n沟道晶体管的阈值电压伴随这些遮光膜的电位变动而变动。因此，可使像素部6的n沟道晶体管8的动作、电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29各自中包含的n沟道晶体管的动作稳定。

另外，在第一实施方式中，在向显示部遮光膜13和电平变换电路遮光膜38提供1/2(Vdd+Vbb)的电位的同时，向移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34提供1/2(Vdd+Vss)的电位，由此，可使上述各遮光膜与对应的n沟道晶体管的沟道区域之间的电压(电位差)Vbc不超过该n沟道晶体管的阈值电压Vth。因此，可抑制在向显示部遮光膜13和电平变换电路遮光膜38提供1/2(Vdd+Vbb)的电位的同时，向移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34提供1/2(Vdd+Vss)的电位的情况下，像素部6的n沟道晶体管8、电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29各自的n沟道晶体管变为导通状态。由此，可抑制在将像素部6的n沟道晶体管8、和电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29各自的n沟道晶体管保持在截止状态的期间，上述n沟道晶体管因向对应的遮光膜提供电位而导通所引起的液晶显示装置的动作故障。

另外，在第一实施方式中，对应于显示部3、电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29，分别设置显示部遮光膜13、电平变换电路遮光膜38、移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34，同时，向这些遮光膜分别提供电位，从而与在对上述各电路部中包含的n沟道晶体管每个设置遮光膜、同时向每个遮光膜分别提供电位的情况相比，可使向遮光膜提供电位的布线或插接件的数量减少，同时，可使遮光膜与晶体管端之间的空间(空间的余裕)大幅度增大，所以可抑制液晶显示装置大型化。

另外，在第一实施方式中，在n沟道晶体管8与显示部遮光膜13的像素部遮光区域13a之间，设置具有n沟道晶体管8的栅极绝缘膜18厚度的约3倍厚度的绝缘膜16，从而，在像素部遮光区域13a起不期望的栅极电极的作用的情况下，由于起栅极绝缘膜作用的绝缘膜16以大的厚度形成，所以在向像素部遮光区域13a施加1/2(Vdd+Vbb)的电位的情况下，n沟道晶体管8的沟道区域8d难以受到该电位的影响。由此，可降低因向像素部遮光区域13a施加1/2(Vdd+Vbb)的电位而产生的n沟道晶体管8的阈值电压Vth的变化。

下面，参照图1、图3和图9-图11，说明第一实施方式的液晶显示装置的像素部的n沟道晶体管的制造过程。

首先，如图9所示，在玻璃基板14上设置具有约300nm厚度的缓冲层15。之后，使用溅射法，在缓冲层15上形成具有约100nm厚度的Mo膜(未图示)之后，使用光刻技术和蚀刻技术，布图(图案化)该Mo膜。由此，如图1所示，在缓冲层15上的规定区域中，形成显示部遮光膜13、移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33、时钟发生电路遮光膜34、和电平变换电路遮光膜38。另外，此时，形成为显示部遮光膜13具有覆盖像素部6的开关元件部7的像素部遮光区域13a、和覆盖栅极线和漏极线的格子状的布线部遮光区域13b。另外，显示部遮光膜13的与像素部6的开关元件部7以外的区域对应的区域开口，以使光可通过。

另外，如图9所示，使用CVD法，形成具有约300nm厚度的由SiO₂膜构成的绝缘膜16。之后，使用CVD法，在绝缘膜16的整个面上，形成具有约70nm厚度的非晶硅膜(未图示)，之后，进行该非晶硅膜的结晶化。具体而言，边在加热板(hot plate)上将基板加热到约300度，边向非晶硅膜照射连续振荡型的红外激光，由此来加热非晶硅膜。此时，通过还向由Mo膜构成的显示部遮光膜13、移位寄存器电路遮光膜30和37(参照图1)、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33、时钟发生电路遮光膜34、和电平变换电路遮光膜38照射红外激光，这些遮光膜发热。之后，利用来自该遮光膜的热，进一步加热非晶硅膜。由此，非晶硅膜熔融。

之后，在照射红外激光之后，通过冷却熔融的非晶硅膜，进行结晶化。此时，若相对地沿横向(平行于玻璃基板14上面的方向)对基板扫描激光，则沿横向形成柱状晶，形成较大的晶体。另外，在有利用上述红外激光的照射而未加热到非晶硅膜的熔点以上温度的区域的情况下，在该区域中形成微晶。另外，结晶化中也可使用准分子激光器退火法(ELA)、或基于其它能量照射手段的结晶化法。另外，也可使用固相结晶化法(SPC)。如上所述，通过结晶化非晶硅膜，得到结晶硅膜(未图示)。之后，使用光刻技术和蚀刻技术，布图该结晶硅膜，从而形成作为n沟道晶体管8的有源层的岛状化的结晶硅膜17。之后，对结晶硅膜17进行沟道掺杂。

下面，如图10所示，使用CVD法，在绝缘膜16和结晶硅膜17上，形成具有约100nm厚度的由SiO₂膜构成的栅极绝缘膜18，以覆盖结晶硅膜17。之后，在形成从显示部遮光膜13的像素部遮光区域13a到达栅极绝缘膜18上的第一层插接件21之后，在栅极绝缘膜18和第一层插接件21上形成具有约150nm厚度的金属膜(未图示)。之后，通过布图该金属膜(未图示)，在对应于结晶硅膜17的沟道区域8d的区域中形成栅极电极8a，同时，形成连接于第一层插接件21的中间布线层22。

之后，如图11所示，在用抗蚀剂膜50覆盖对应于结晶硅膜17的区域之外的区域之后，将该抗蚀剂膜50和栅极电极8a作为掩膜，向结晶硅膜17中离子注入杂质。由此，在结晶硅膜17中形成漏极区域8b和源极区域8c、夹在漏极区域8b和源极区域8c中的沟道区域8d。之后，去除抗蚀剂膜50。

之后，如图3所示，在栅极绝缘膜18上，覆盖栅极电极8a和中间布线层22地形成绝缘膜19。之后，在形成连接于中间布线层22的第二层插接件23、和分别连接于结晶硅膜17的漏极区域8b和源极区域8c上的插接件20a和20b之后，在绝缘膜19上形成连接于第二层插接件23的布线层24。如上所述，形成图3所示的第一实施方式的液晶显示装置的像素部6的n沟道晶体管8。

(第二实施方式)

下面，参照图12来说明第二实施方式的液晶显示装置的构成。

在第二实施方式中，与上述第一实施方式不同，连接像素部6的n沟道晶体管48的栅极电极48a与显示部遮光膜13的像素部遮光区域13a。另外，该n沟道晶体管48是本发明的‘第一晶体管’的一例。具体而言，如图12所示，通过连接形成像素部6的n沟道晶体管48的栅极电极48a与中间布线层42，经插接件21与中间布线层42连接显示部遮光膜13的像素部遮光区域13a与像素部6的n沟道晶体管48的栅极电极48a。另外，在第二实施方式中，将与连接在一个栅极线上的多个n沟道晶体管48的栅极电极48a连接的像素部遮光区域13a、和与连接在其它栅极线上的多个n沟道晶体管48的栅极电极48a连接的像素部遮光区域13a电气断开。

由此，在第二实施方式中，施加于连接于同一栅极线上的多个n沟道晶体管48的栅极电极48a上的电位Vgate同样施加于分别连接于这些多个n沟道晶体管48的栅极电极48a上的像素部遮光区域13a上。因此，在第二实施方式中，可使显示部遮光膜13的像素部遮光区域13a起到n沟道晶体管48的栅极电极的作用。第二实施方式的液晶显示装置的上述以外的构成与上述第一实施方式的液晶显示装置的构成一样。另外，与上述第一实施方式一样，向第二实施方式的液晶显示装置的电平变换电路遮光膜施加1/2(Vdd+Vbb)的固定电位。另外，与上述第一实施方式一样，向第二实施方式的液晶显示装置的H系列驱动器的移位寄存器电路遮光膜、采样晶体管遮光膜、缓冲器遮光膜、DA转换器遮光膜、V系列驱动器的移位寄存器电路遮光膜施加1/2(Vdd+Vss)的固定电位。

下面，参照图12-图14，说明第二实施方式的液晶显示装置的像素部的n沟道晶体管的动作。

在该第二实施方式的液晶显示装置的像素部6的n沟道晶体管48(参照图12)中，分别向栅极电极48a、漏极区域8b和沟道区域8d施加与图4所示的上述第一实施方式的栅极电位Vgate、信号电位Vsig和沟道区域8d的电位Vch一样的电位。由此，第二实施方式的n沟道晶体管48的栅极电极48a与漏极区域8b之间的电压Vgd、和栅极电极48a与沟道区域8d之间的电压Vgc分别表示与图5所示的第一实施方式的n沟道晶体管8的栅极电极8a与漏极区域8b之间的电压Vgd、和栅极电极8a与沟道区域8d之间的电压Vgc一样的波形。

另外，在第二实施方式中，通过连接n沟道晶体管48的栅极电极48a与显示部遮光膜13的像素部遮光区域13a，将与施加于栅极电极48a上的栅极电位Vgate相同的电位施加于显示部遮光膜13的像素部遮光区域13a上。即，该第二实施方式的施加于显示部遮光膜13的像素部遮光区域13a上的电位Vback与图4所示的第一实施方式的n沟道晶体管8的栅极电位Vgate相同。另外，在第二实施方式中，在向n沟道晶体管48的栅极电极48a施加正侧电位Vdd的期间，向对应的像素部遮光区域13a也施加正侧电位Vdd，同时，在向n沟道晶体管48的栅极电极48a施加负侧电位Vbb的期间，向对应的像素部遮光区域13a也施加负侧电位Vbb。

另外，第二实施方式的显示部遮光膜13的像素部遮光区域13a与n沟道晶体管48的漏极区域8b之间的有效电压Vbd＝1/3(Vback-Vsig)如图13所示，表示将图5所示的第一实施方式的n沟道晶体管8的栅极电极8a与漏极区域8b之间的电压(电位差)Vgd＝Vgate-Vsig的波形电压值缩小到1/3后的波形。另外，第二实施方式的显示部遮光膜13的像素部遮光区域13a、与n沟道晶体管48的沟道区域8d之间的有效电压Vbc＝1/3(Vback-Vch)如图13所示，表示将图5所示的第一实施方式的n沟道晶体管8的栅极电极8a与沟道区域8d之间的电压(电位差)Vgc＝Vgate-Vch的波形电压值缩小到1/3后的波形。

因此，在n沟道晶体管48的上部沟道为导通状态的期间中，第二实施方式的显示部遮光膜13的像素部遮光区域13a、与n沟道晶体管48的沟道区域8d之间的有效电压Vbc在约0.6V～约2.0V的范围内变化。另一方面，在n沟道晶体管48的上部沟道(栅极电极48a侧的沟道)为截止状态的期间，第二实施方式的显示部遮光膜13的像素部遮光区域13a、与n沟道晶体管48的沟道区域8d之间的有效电压Vbc在约-3.2V～约-1.7V的范围内变化。由此，如图14所示，在n沟道晶体管48的上部沟道为截止状态的期间，像素部遮光区域13a与沟道区域8d之间的有效电压(电位差)Vbc(约-3.2V～约-1.7V)变为n沟道晶体管48的截止区域的电压(约0.5V以下)。因此，抑制在n沟道晶体管48的上部沟道为截止状态的期间，n沟道晶体管48的下部沟道(像素部遮光区域13a侧的沟道)导通。由此，抑制该期间经n沟道晶体管48的下部沟道在漏极区域8b与源极区域8c之间流过电流。

在第二实施方式中，如上所述，通过连接显示部遮光膜13的像素部遮光区域13a与对应的像素部6的n沟道晶体管48的栅极电极48a，向显示部遮光膜13的像素部遮光区域13a提供与施加于对应的像素部6的n沟道晶体管48的栅极电极48a上的电位Vgate相同的电位，从而在向n沟道晶体管48的栅极电极48a施加负侧电位Vbb的情况下，还向像素部遮光区域13a施加负侧电位Vbb。由此，抑制在通过向栅极电极48a施加负侧电位Vbb、使n沟道晶体管48的上部沟道保持在截止状态的期间，因还向像素部遮光区域13a提供负侧电位Vbb导致n沟道晶体管48的下部沟道导通。因此，可抑制液晶显示装置的动作故障的产生。

另外，在第二实施方式中，通过向像素部遮光区域13a提供与向对应的n沟道晶体管48的栅极电极48a施加的电位相同的电位，可使像素部遮光区域13a起n沟道晶体管48的栅极电极48a的作用，所以可使用n沟道晶体管48的栅极电极48a和显示部遮光膜13的像素部遮光区域13a双方来驱动n沟道晶体管48。由此，可使像素部6的n沟道晶体管48的驱动能力提高。因此，可经n沟道晶体管48执行信号电位Vsig的高速写入。

第二实施方式的上述以外的效果与上述第一实施方式的效果一样。

(第三实施方式)

下面，参照图15来说明第三实施方式的液晶显示装置的构成。

在第三实施方式中，与上述第一实施方式不同，连接像素部6的n沟道晶体管58的漏极区域8b与显示部遮光膜13的像素部遮光区域13a。另外，该n沟道晶体管58是本发明的‘第一晶体管’的一例。具体而言，如图15所示，在连接于显示部遮光膜13的像素部遮光区域13a上的第一层插接件21上，设置第二层插接件53。另外，在绝缘膜19上对应于第二层插接件53的区域中，形成布线层54。该布线层54连接于第二层插接件53、和与n沟道晶体管58的漏极区域8b上连接的插接件20a。由此，经插接件20a、布线层54、第一层插接件21和第二层插接件53连接n沟道晶体管58的漏极区域8b与显示部遮光膜13的像素部遮光区域13a。另外，也可由第一层插接件21来直接连接漏极区域8b与像素部遮光区域13a。

由此，在第三实施方式中，向显示部遮光膜13的像素部遮光区域13a施加与施加于像素部6的n沟道晶体管58的漏极区域8b上的电位相同的电位。另外，在第三实施方式中，分开布线部遮光区域13b与像素部遮光区域13a，向布线部遮光区域13b施加适当的电位(1/2(Vdd+Vss))。第三实施方式的液晶显示装置的上述以外的构成与上述第一实施方式的液晶显示装置的构成一样。另外，与上述第一实施方式一样，向第三实施方式的液晶显示装置的电平变换电路遮光膜施加1/2(Vdd+Vbb)的固定电位。另外，与上述第一实施方式一样，向第三实施方式的液晶显示装置的H系列驱动器的移位寄存器电路遮光膜、采样晶体管遮光膜、缓冲器遮光膜、DA转换器遮光膜、时钟发生电路遮光膜、和V系列驱动器的移位寄存器电路遮光膜施加1/2(Vdd+Vss)的固定电位。

下面，参照图15-图17，说明第三实施方式的液晶显示装置的像素部的n沟道晶体管的动作。

在该第三实施方式的液晶显示装置的像素部6的n沟道晶体管58中，分别向栅极电极8a和漏极区域8b施加与图4所示的上述第一实施方式的栅极电位Vgate和信号电位Vsig一样的电位。此时，n沟道晶体管58的沟道区域8d的电位Vch与图4所示的第一实施方式的沟道区域8d的电位Vch一样。由此，第三实施方式的n沟道晶体管58的栅极电极8a与漏极区域8b之间的电压Vgd、和栅极电极8a与沟道区域8d之间的电压Vgc分别表示与图5所示的第一实施方式的n沟道晶体管8的栅极电极8a与漏极区域8b之间的电压Vgd、和栅极电极8a与沟道区域8d之间的电压Vgc一样的波形。

另外，在第三实施方式中，通过连接n沟道晶体管58的漏极区域8b与显示部遮光膜13的像素部遮光区域13a，将与施加于漏极区域8b上的信号电位Vsig相同的电位施加于显示部遮光膜13的像素部遮光区域13a。由此，像素部遮光区域13a与n沟道晶体管58的漏极区域8b之间的有效电压Vbd＝1/3(Vback-Vsig)如图16所示，约为0V。另外，像素部遮光区域13a与n沟道晶体管58的沟道区域8d之间的有效电压Vbc＝1/3(Vback-Vch)表示图16所示的波形。

因此，在n沟道晶体管58的上部沟道为导通状态的期间中，第三实施方式的显示部遮光膜13的像素部遮光区域13a与n沟道晶体管58的沟道区域8d之间的有效电压(电位差)Vbc在约-0.3V～约0.8V的范围内变化。另一方面，在n沟道晶体管58的上部沟道为截止状态的期间，第三实施方式的显示部遮光膜13的像素部遮光区域13a、与n沟道晶体管58的沟道区域8d之间的有效电压(电位差)Vbc在约-0.7V～约0.4V的范围内变化。由此，如图17所示，在n沟道晶体管58的上部沟道为截止状态的期间，像素部遮光区域13a与沟道区域8d之间的有效电压Vbc(约-0.7V～约0.4V)变为n沟道晶体管58的截止区域的电压(约0.5V以下)。因此，抑制在n沟道晶体管58的上部沟道为截止状态的期间，在将与施加于漏极区域8b上的信号电位Vsig相同的电位施加于显示部遮光膜13的像素部遮光区域13a的情况下，n沟道晶体管58的下部沟道导通。由此，抑制该期间经n沟道晶体管58的下部沟道在漏极区域8b与源极区域8c之间流过电流。

在第三实施方式中，如上所述，在像素部6的n沟道晶体管58的上部沟道为截止状态的期间，n沟道晶体管58的沟道区域8d的电位在漏极区域8b的电位(信号电位Vsig)变化的电压范围内，且为对应于漏极区域8b的电位(信号电位Vsig)的电位。由此，通过连接显示部遮光膜13的像素部遮光区域13a与对应的像素部6的n沟道晶体管58的漏极区域8b，向显示部遮光膜13的像素部遮光区域13a提供与施加于对应的像素部6的n沟道晶体管58的漏极区域8b上的信号电位Vsig相同的电位，从而在n沟道晶体管58的上部沟道为截止状态的期间，可将显示部遮光膜13的像素部遮光区域13a与n沟道晶体管58的沟道区域8d之间的有效电压(电位差)Vbc控制在约-0.7V～约0.4V的范围内。因此，可将显示部遮光膜13的像素部遮光区域13a与n沟道晶体管58的沟道区域8d之间的有效电压(电位差)Vbc控制在n沟道晶体管58的截止区域的电压范围内(约0.5V以下)。由此，可抑制因向显示部遮光膜13的像素部遮光区域13a施加与施加于漏极区域8b上的信号电位Vsig相同的电位、而在n沟道晶体管58的上部沟道截止时、n沟道晶体管58的下部沟道导通。因此，可抑制液晶显示装置的动作故障的产生。

另外，在第三实施方式中，通过连接显示部遮光膜13的像素部遮光区域13a与n沟道晶体管58的漏极区域8b，连接于n沟道晶体管58的漏极区域8b上的漏极线的电容量增加了显示部遮光膜13的像素部遮光区域13a的部分。由此，在向漏极线提供图像信号(信号电位Vsig)时，可将该图像信号的电荷充分存储在漏极线和连接于漏极线上的有助于作为电容量(electric capacitance)的部分中。另外，在n沟道晶体管58因从栅极线提供规定的扫描信号而导通的期间，可经n沟道晶体管58向各像素提供该充分存储的电荷。由此，可使液晶显示装置的画质提高。

第三实施方式的上述以外的效果与上述第一实施方式的效果一样。

(第四实施方式)

参照图18来说明第四实施方式中、将本发明适用于有机EL显示装置中的实例。

在该第四实施方式的有机EL显示装置中，如图18所示，由作为开关元件的n沟道晶体管68、辅助电容69、阳极70、阴极71、夹持于阳极70与阴极71之间的有机EL元件72和p沟道晶体管73来构成像素部66。另外，像素部66是本发明的‘第一区域’和‘第一电路部’的一例，n沟道晶体管68和p沟道晶体管73是本发明的‘第一晶体管’的一例。

另外，在n沟道晶体管68的栅极电极68a上，连接有栅极线。经该栅极线向n沟道晶体管68的栅极电极68a施加正侧电位Vdd与负侧电位Vbb。另外，在n沟道晶体管68的漏极区域68b连接于漏极线上的同时，源极区域68c连接于辅助电容69的一个电极与p沟道晶体管73的栅极电极73a。另外，经漏极线向n沟道晶体管68的漏极区域68b施加信号电位Vsig。另外，向辅助电容69的另一电极提供正侧电位PVdd。另外，在向p沟道晶体管73的漏极区域73b提供正侧电位PVdd的同时，将源极区域73c连接于阳极70上。另外，向阴极71提供各像素部66中共用的接地电位GND(Vcom)。

另外，该第四实施方式的有机EL显示装置中，也设置与图1所示的上述第一实施方式的液晶显示装置一样的显示部遮光膜13、移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33、时钟发生电路遮光膜34和电平变换电路遮光膜38。另外，在第四实施方式的有机EL显示装置中，覆盖像素部66(参照图17)的n沟道晶体管68和p沟道晶体管73双方的下方来设置图1所示的第一实施方式的显示部遮光膜13的像素部遮光区域13a。另外，在第四实施方式的有机EL显示装置中，向图1所示的第一实施方式的显示部遮光膜13与电平变换电路遮光膜38施加1/2(Vdd+Vbb)的固定电位。另外，在第四实施方式的有机EL显示装置中，向图1所示的第一实施方式的移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34施加1/2(Vdd+Vss)的固定电位。第四实施方式的有机EL显示装置的上述以外的构成与上述第一实施方式的液晶显示装置的构成一样。

图24-图27是说明本发明第四实施方式的有机EL显示装置的像素部的p沟道晶体管动作的电压波形图。图28是表示本发明第四实施方式的有机EL显示装置的像素部的p沟道晶体管的电流-电压特性的图。下面，参照图18-图28，说明本发明第四实施方式的有机EL显示装置的像素部的n沟道晶体管和p沟道晶体管的动作。

另外，在以下的动作说明中，说明点反转驱动方式的有机EL显示装置中的像素部的n沟道晶体管和p沟道晶体管的动作。另外，将各提供电位设定为提供给n沟道晶体管的栅极电极的正侧电位Vdd：约7.5V、提供给p沟道晶体管的漏极区域的正侧电位PVdd：约8V、负侧电位Vbb：约-2V、信号电位Vsig：约3.5V～约6.5V。另外，设n沟道晶体管的阈值电压Vth为约1V，p沟道晶体管的阈值电压Vth为约-2.5V。由此，n沟道晶体管在栅极电极与沟道区域间的电压为约1V以上时变为导通状态，p沟道晶体管在栅极电极与沟道区域间的电压(电位差)为约-2.5V以下时变为导通状态。另外，n沟道晶体管在栅极电极与沟道区域间的电压为约0.5V以下时变为截止状态，p沟道晶体管在栅极电极与沟道区域间的电压为约-2.0V以上时变为截止状态。

首先，输入像素部66的n沟道晶体管68的栅极电极68a的电位(栅极电位Vgate)如图19所示，被交互切换为正侧电位Vdd(约7.5V)与负侧电位Vbb(约-2V)。之后，输入n沟道晶体管68的漏极区域68b的信号电位Vsig的电位在约3.5V～约6.5V的范围内变化。此时，n沟道晶体管68的沟道区域68d的电位Vch在表示图19所示波形的同时，在约3.5V～约6.8V的范围内变化。另外，图18中的沟道区域68d的电位Vch表示沟道区域68d的中央部附近的电位。此时，n沟道晶体管68的栅极电极68a与漏极区域68b之间的电压Vgd＝Vgate-Vsig、栅极电极68a与沟道区域68d间的电压Vgc＝Vgate-Vch按图20所示的波形变化。

因此，在栅极电位Vgate(参照图19)为正侧电位Vdd(约7.5V)的期间中，n沟道晶体管68的栅极电极68a与沟道区域68d之间的电压(电位差)Vgc(参照图20)为约0.7V～约4V范围的电压。即，在该期间中，从初始状态起施加信号电位Vsig的第一个电压脉冲的期间以外的栅极电极68a与沟道区域68d之间的电压Vgc(约1V～约4V)为n沟道晶体管68的导通区域的电压(约1V以上)，所以n沟道晶体管68变为导通状态。另一方面，在栅极电位Vgate(参照图19)为负侧电位Vbb(约-2V)的期间中，n沟道晶体管68的栅极电极68a与沟道区域68d之间的电压(电位差)Vgc(参照图20)为约-8.5V～约-5.5V范围的电压。即，在该期间中，栅极电极68a与沟道区域68d之间的电压Vgc(约-8.5V～约-5.5V)为n沟道晶体管68的截止区域的电压(约0.5V以下)，所以n沟道晶体管68变为截止状态。

另外，在第四实施方式中，向覆盖像素部66的n沟道晶体管68地设置的显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)的固定电位。由此，显示部遮光膜13的像素部遮光区域13a的电位Vback如图21所示，被固定在1/2(Vdd+Vbb)＝约2.75V。此时，像素部遮光区域13a与n沟道晶体管68的漏极区域68b之间的有效电压(电位差)Vbd＝1/3(Vback-Vsig)、和像素部遮光区域13a与n沟道晶体管68的沟道区域68d之间的有效电压(电位差)Vbc＝1/3(Vback-Vch)分别表示图22所示的波形。另外，像素部遮光区域13a与n沟道晶体管68的沟道区域68d之间的有效电压Vbc如图22所示，在约-1.4V～约-0.3V的范围内变化。由此，像素部遮光区域13a与沟道区域68d之间的有效电压Vbc(约-1.4V～约0.3V)如图23所示，始终为n沟道晶体管68的截止区域的电压(约0.5V以下)。因此，在将n沟道晶体管68的上部沟道保持为截止状态的期间，抑制在向显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)的电位的情况下，n沟道晶体管68的下部沟道导通。因此，在该期间，抑制经n沟道晶体管68的下部沟道在漏极区域68b与源极区域68c之间流过电流。

下面，输入像素部66的p沟道晶体管73的栅极电极73a的电位(栅极电位Vgate(Pch)＝n沟道晶体管68的源极电位Vs)如图24所示，在约3.5V～约6.5V的范围内变化。之后，向p沟道晶体管73的漏极区域73b施加正侧电位PVdd(约8V)。此时，p沟道晶体管73的沟道区域73d的电位Vch表示图24所示的波形。由此，p沟道晶体管73的栅极电极73a与漏极区域73b之间的电压(电位差)Vgd＝Vgate(Pch)-Vd(Pch)、栅极电极73a与沟道区域73d间的电压(电位差)Vgc＝Vgate(Pch)-Vch(Pch)按图25所示的波形变化。另外，在栅极电极73a与沟道区域73d之间的电压Vgc变为p沟道晶体管73的导通区域的电压(约-2.5V以下)的期间中，p沟道晶体管73变为导通状态。另一方面，在栅极电极73a与沟道区域73d之间的电压Vgc变为p沟道晶体管73的截止区域的电压(约-2V以上)的期间中，p沟道晶体管73变为截止状态。

另外，在第四实施方式中，向覆盖像素部66的p沟道晶体管73地设置的显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)＝约2.75V的电位。由此，第四实施方式的像素部遮光区域13a的电位Vback如图26所示，被固定在约2.75V。此时，像素部遮光区域13a与p沟道晶体管73的漏极区域73b之间的有效电压(电位差)Vbd＝1/3(Vback-Vd(Pch))如图27所示，变为约-1.75V。另外，像素部遮光区域13a与p沟道晶体管73的沟道区域73d之间的有效电压(电位差)Vbc＝1/3(Vback-Vch(Pch))在表示图27所示的波形的同时，为约-1.75V～约-0.25V的范围的电压。由此，像素部遮光区域13a与p沟道晶体管73的沟道区域73d之间的有效电压(电位差)Vbc(约-1.75V～约-0.25V)如图28所示，始终为p沟道晶体管73的截止区域的电压(约-2V以上)。因此，在将p沟道晶体管73的上部沟道保持为截止状态的期间，抑制在向显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)的电位的情况下，p沟道晶体管73的下部沟道导通。因此，在该期间，抑制经p沟道晶体管73的下部沟道在漏极区域73b与源极区域73c之间流过电流。

在第四实施方式中，如上所述，在有机EL显示装置中，在向显示部遮光膜13和电平变换电路遮光膜38提供1/2(Vdd+Vbb)的电位的同时，向移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34提供1/2(Vdd+Vss)的电位，从而，可将显示部遮光膜13和电平变换电路遮光膜38固定在1/2(Vdd+Vbb)的电位，同时，可将移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34固定在1/2(Vdd+Vss)的电位。由此，由于显示部遮光膜13、电平变换电路遮光膜38、移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34中电位不变动，所以可抑制像素部66的n沟道晶体管68和p沟道晶体管73的阈值电压、和电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29的各自中包含的n沟道晶体管的阈值电压伴随这些遮光膜的电位变动而变动。因此，就有机EL显示装置而言，可使像素部66的n沟道晶体管68和p沟道晶体管73的动作、电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29的各自中包含的n沟道晶体管的动作稳定。

另外，在第四实施方式中，就有机EL显示装置而言，在向显示部遮光膜13的像素部遮光区域13a和电平变换电路遮光膜38提供1/2(Vdd+Vbb)的电位的同时，向移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34提供1/2(Vdd+Vss)的电位，由此，可使上述各遮光膜与对应的像素部66的n沟道晶体管68和p沟道晶体管73、电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29各自中包含的n沟道晶体管之间的电压(电位差)Vbc不超过上述n沟道晶体管或p沟道晶体管各自的阈值电压Vth。因此，可抑制在向显示部遮光膜13和电平变换电路遮光膜38提供1/2(Vdd+Vbb)的电位的同时，向移位寄存器电路遮光膜30和37、采样晶体管遮光膜31、缓冲器遮光膜32、DA转换器遮光膜33和时钟发生电路遮光膜34提供1/2(Vdd+Vss)的电位的情况下，像素部66的n沟道晶体管68和p沟道晶体管73的下部沟道、电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29各自的n沟道晶体管的下部沟道变为导通状态。由此，可抑制在将像素部66的n沟道晶体管68和p沟道晶体管73的上部沟道、与电平变换电路36、移位寄存器电路25和35、采样晶体管26、缓冲器27、DA转换器28和时钟发生电路29各自的n沟道晶体管的上部沟道保持在截止状态的期间，上述n沟道晶体管或p沟道晶体管的下部沟道因向对应的遮光膜提供电位而导通所引起的有机EL显示装置的动作故障。

第四实施方式的上述以外的效果与上述第一实施方式的效果一样。

(第五实施方式)

在第五实施方式中，与上述第四实施方式不同，说明向有机EL显示装置的显示部遮光膜的像素部遮光区域施加与对应像素部的n沟道晶体管和p沟道晶体管的栅极电极相同的电位的情况。

该第五实施方式的有机EL显示装置具有与图18所示的第四实施方式的像素部66一样的像素部。其中，在第五实施方式中，图18所示的第四实施方式的像素部66的n沟道晶体管68和p沟道晶体管73具有经插接件21与中间布线层42连接图12所示的第二实施方式的栅极电极48a与显示部遮光膜13的像素部遮光区域13a的构造。另外，在第五实施方式中，将与连接于一个栅极线上的多个n沟道晶体管68(p沟道晶体管73)的栅极电极分别连接的像素部遮光区域13a、和与连接于其它栅极线上的多个n沟道晶体管68(p沟道晶体管73)的栅极电极分别连接的像素部遮光区域13a进行电气断开。由此，在第五实施方式中，向图18所示的第四实施方式的像素部66的n沟道晶体管68和p沟道晶体管73各自的栅极电极68a和73a、与对应的显示部遮光膜13的像素部遮光区域13a施加相同的电位。第五实施方式的有机EL显示装置的上述以外的构成与上述第四实施方式的有机EL显示装置的构成一样。

另外，与上述第四实施方式一样，向第五实施方式的有机EL显示装置的电平变换电路遮光膜施加1/2(Vdd+Vbb)的固定电位。另外，与上述第四实施方式一样，向第五实施方式的有机EL显示装置的H系列驱动器的移位寄存器电路遮光膜、采样晶体管遮光膜、缓冲器遮光膜、DA转换器遮光膜、时钟发生电路遮光膜、和V系列驱动器的移位寄存器电路遮光膜施加1/2(Vdd+Vss)的固定电位。

下面，参照图29-图32，说明第五实施方式的有机EL显示装置的像素部的n沟道晶体管和p沟道晶体管的动作。

在该第五实施方式的有机EL显示装置的像素部66的n沟道晶体管68中，分别向栅极电极68a和漏极区域68b施加与图19所示的上述第四实施方式的栅极电位Vgate和信号电位Vsig一样的电位。由此，向第五实施方式的n沟道晶体管68的沟道区域68d施加与图19所示的第四实施方式的沟道区域68d的电位Vch一样的电位。因此，在第五实施方式的像素部66的n沟道晶体管68的上部沟道侧，执行与上述第四实施方式一样的动作。

另外，在第五实施方式中，通过连接n沟道晶体管68的栅极电极68a与显示部遮光膜13的像素部遮光区域13a，将施加于连接在同一栅极线上的多个n沟道晶体管68的栅极电极68a的电位Vgate同样施加于分别连接于这些多个n沟道晶体管68的栅极电极68a上的像素部遮光区域13a。即，该第五实施方式的施加于显示部遮光膜13的像素部遮光区域13a上的电位Vback表示与图19所示的第四实施方式的n沟道晶体管68的栅极电位Vgate相同的波形。另外，在第五实施方式中，在向n沟道晶体管68的栅极电极68a施加正侧电位Vdd的期间，向对应的像素部遮光区域13a也施加正侧电位Vdd。另一方面，在向n沟道晶体管68的栅极电极68a施加负侧电位Vbb的期间，向对应的像素部遮光区域13a也施加负侧电位Vbb。另外，第五实施方式的显示部遮光膜13的像素部遮光区域13a、与n沟道晶体管68的漏极区域68b之间的有效电压Vbd＝1/3(Vback-Vsig)如图29所示，表示将图20所示的第四实施方式的n沟道晶体管68的栅极电极68a与漏极区域68b之间的电压Vgd的波形电压值缩小到1/3后的波形。另外，第五实施方式的显示部遮光膜13的像素部遮光区域13a、与n沟道晶体管68的沟道区域68d之间的有效电压Vbc＝1/3(Vback-Vch)如图29所示，表示将图20所示的第四实施方式的n沟道晶体管68的栅极电极68a与沟道区域68d之间的电压Vgc的波形电压值缩小到1/3后的波形。

因此，在n沟道晶体管68的上部沟道为导通状态的期间中，第五实施方式的显示部遮光膜13的像素部遮光区域13a、与n沟道晶体管68的沟道区域68d之间的有效电压(电位差)Vbc在约0.2V～约1.3V的范围内变化。另一方面，在n沟道晶体管68的上部沟道为截止状态的期间，第五实施方式的显示部遮光膜13的像素部遮光区域13a与n沟道晶体管68的沟道区域68d之间的有效电压(电位差)Vbc在约-2.8V～约-1.8V的范围内变化。由此，如图30所示，在第五实施方式的n沟道晶体管68的上部沟道为截止状态的期间，像素部遮光区域13a与沟道区域68d之间的有效电压Vbc(约-2.8V～约-1.8V)变为n沟道晶体管68的截止区域的电压(约0.5V以下)。因此，抑制在n沟道晶体管68的上部沟道为截止状态的期间，n沟道晶体管68的下部沟道导通。由此，抑制该期间经n沟道晶体管68的下部沟道在漏极区域68b与源极区域68c之间流过电流。

之后，在该第五实施方式的有机EL显示装置的像素部66的p沟道晶体管73中，分别向栅极电极73a和漏极区域73b施加与图24所示的第四实施方式的栅极电位Vgate(Pch)和正侧电位PVdd一样的电位。由此，向第五实施方式的p沟道晶体管73的沟道区域73d施加与图24所示的第四实施方式的沟道区域73d的电位Vch一样的电位。因此，在第五实施方式的像素部66的p沟道晶体管73的上部沟道侧，执行与上述第四实施方式的p沟道晶体管73一样的动作。

另外，在第五实施方式中，通过连接p沟道晶体管73的栅极电极73a与显示部遮光膜13的像素部遮光区域13a，将与施加于栅极电极73a上的栅极电位Vgate(Pch)相同的电位施加于显示部遮光膜13的像素部遮光区域13a上。即，该第五实施方式的施加于显示部遮光膜13的像素部遮光区域13a上的电位Vback表示与图24所示的第四实施方式的栅极电位Vgate(Pch)相同的波形。由此，第五实施方式的显示部遮光膜13的像素部遮光区域13a与p沟道晶体管73的漏极区域73b之间的有效电压Vbd＝1/3(Vback-Vd(Pch))如图31所示，表示将图25所示的第四实施方式的p沟道晶体管73的栅极电极73a与漏极区域73b之间的电压Vgd的波形的电压值缩小到1/3后的波形。另外，第五实施方式的显示部遮光膜13的像素部遮光区域13a与p沟道晶体管73的沟道区域73d之间的有效电压Vbc＝1/3(Vback-Vch(Pch))如图31所示，表示将图25所示的第四实施方式的p沟道晶体管73的栅极电极73a与沟道区域73d之间的电压Vgc的波形的电压值缩小到1/3后的波形。

因此，第五实施方式的显示部遮光膜13的像素部遮光区域13a、与p沟道晶体管73的沟道区域73d之间的有效电压Vbc如图31所示，在约-1.5V～约0V的范围内变化。由此，如图32所示，第五实施方式的像素部遮光区域13a与p沟道晶体管73的沟道区域73d之间的有效电压Vbc(约-1.5V～约0V)变为p沟道晶体管73的截止区域的电压(约-2V以上)。因此，抑制在p沟道晶体管73的上部沟道为截止状态的期间、p沟道晶体管73的下部沟道导通。由此，抑制该期间经p沟道晶体管73的下部沟道在漏极区域73b与源极区域73c之间流过电流。

在第五实施方式中，如上所述，就有机EL显示装置而言，通过连接显示部遮光膜13的像素部遮光区域13a与对应的像素部66的n沟道晶体管68的栅极电极68a，向显示部遮光膜13的像素部遮光区域13a提供与对应的像素部66的n沟道晶体管68的栅极电位Vgate相同的电位，从而，抑制在通过向栅极电极68a施加负侧电位Vbb而使n沟道晶体管68的上部沟道保持在截止状态的期间，因还向像素部遮光区域13a提供负侧电位Vbb导致n沟道晶体管68的下部沟道导通。因此，可抑制有机EL显示装置的动作故障的产生。

另外，在第五实施方式中，就有机EL显示装置而言，通过连接显示部遮光膜13的像素部遮光区域13a与对应的像素部66的p沟道晶体管73的栅极电极73a，向显示部遮光膜13的像素部遮光区域13a提供与对应的像素部66的p沟道晶体管73的栅极电位Vgate相同的电位，从而，抑制在将p沟道晶体管73的上部沟道保持在截止状态的期间，p沟道晶体管73的下部沟道导通。因此，可抑制有机EL显示装置的动作故障的产生。

另外，在第五实施方式中，如上所述，就有机EL显示装置而言，通过连接显示部遮光膜13的像素部遮光区域13a与对应的像素部66的n沟道晶体管68的栅极电极68a(p沟道晶体管73的栅极电极73a)，向显示部遮光膜13的像素部遮光区域13a提供与施加于对应的像素部66的n沟道晶体管68的栅极电极68a(p沟道晶体管73的栅极电极73a)的电位相同的电位，从而可使显示部遮光膜13的像素部遮光区域13a起像素部66的n沟道晶体管68(p沟道晶体管73)的栅极电极的作用。由此，可使用n沟道晶体管68的栅极电极68a和显示部遮光膜13的像素部遮光区域13a双方来驱动n沟道晶体管68，同时，可使用p沟道晶体管73的栅极电极73a和显示部遮光膜13的像素部遮光区域13a双方来驱动p沟道晶体管73。由此，可使像素部66的n沟道晶体管68和p沟道晶体管73的驱动能力提高。

另外，图31所示的第五实施方式的像素部遮光区域13a与p沟道晶体管73的沟道区域73d之间的有效电压Vbc(约-1.5V～约0V)始终为p沟道晶体管73的截止区域的电压(约-2V以上)，但若设定各提供电位，使在p沟道晶体管73的上部沟道变为导通状态期间、电压Vbc变为p沟道晶体管73的导通区域的电压(约-2.5V以下)，则可容易地使显示部遮光膜13的像素部遮光区域13a起p沟道晶体管73的下部沟道侧的栅极电极的作用。

第五实施方式的上述以外的效果与上述第一实施方式的效果一样。

(第六实施方式)

在第六实施方式中，与上述第四实施方式不同，说明向有机EL显示装置的显示部遮光膜的像素部遮光区域施加与对应的像素部的n沟道晶体管和p沟道晶体管的漏极区域相同的电位的情况。

该第六实施方式的有机EL显示装置具有与图18所示的第四实施方式的像素部66一样的像素部。但是，在第六实施方式中，图18所示的第四实施方式的像素部66的n沟道晶体管68和p沟道晶体管73具有与图15所示的第三实施方式的n沟道晶体管58一样的构造。即，在第六实施方式中，图18所示的第四实施方式的像素部66的n沟道晶体管68和p沟道晶体管73具有经第一层插接件21、第二层插接件53、布线层54和插接件20a连接图15所示的第三实施方式的漏极区域8b与显示部遮光膜13的像素部遮光区域13a的构造。另外，也可由第一层插接件21来直接连接漏极区域8b与像素部遮光区域13a。由此，在第六实施方式中，向图18所示的第四实施方式的像素部66的n沟道晶体管68和p沟道晶体管73各自的漏极区域68b和73b、与对应的显示部遮光膜13的像素部遮光区域13a施加相同的电位。另外，在第六实施方式中，分开布线部遮光区域13b与像素部遮光区域13a，向布线部遮光区域13b施加适当的电位(1/2(Vdd+Vss))。第六实施方式的有机EL显示装置的上述以外的构成与上述第四实施方式的有机EL显示装置的构成一样。

另外，与上述第四实施方式一样，向第六实施方式的有机EL显示装置的电平变换电路遮光膜施加1/2(Vdd+Vbb)的电位。另外，与上述第四实施方式一样，向第五实施方式的有机EL显示装置的H系列驱动器的移位寄存器电路遮光膜、采样晶体管遮光膜、缓冲器遮光膜、DA转换器遮光膜、时钟发生电路遮光膜、和V系列驱动器的移位寄存器电路遮光膜施加1/2(Vdd+Vss)的电位。

下面，参照图33-图36，说明第六实施方式的有机EL显示装置的像素部的n沟道晶体管和p沟道晶体管的动作。

在该第六实施方式的有机EL显示装置的像素部66的n沟道晶体管68中，分别向栅极电极68a和漏极区域68b施加与图19所示的上述第四实施方式的栅极电位Vgate和信号电位Vsig一样的电位。此时，向第六实施方式的n沟道晶体管68的沟道区域68d施加与图19所示的第四实施方式的沟道区域68d的电位Vch一样的电位。由此，在第六实施方式的像素部66的n沟道晶体管68的上部沟道侧，执行与上述第四实施方式一样的动作。

另外，在第六实施方式中，通过连接n沟道晶体管68的漏极区域68b与对应的显示部遮光膜13的像素部遮光区域13a，将与施加于漏极区域68b上的信号电位Vsig相同的电位施加于显示部遮光膜13的像素部遮光区域13a上。由此，第六实施方式的显示部遮光膜13的像素部遮光区域13a与n沟道晶体管68的漏极区域68b之间的有效电压Vbd＝1/3(Vback-Vsig)如图33所示，约为0V。另外，第六实施方式的像素部遮光区域13a与n沟道晶体管68的沟道区域68d之间的有效电压Vbc＝1/3(Vback-Vch)表示图33所示的波形，同时，在约-0.2V～约0.4V的范围下变化。

因此，如图34所示，第六实施方式的像素部遮光区域13a与n沟道晶体管68的沟道区域68d之间的有效电压Vbc(约-0.2V～约0.4V)变为n沟道晶体管68的截止区域的电压(约0.5V以下)。由此，在第六实施方式中，抑制在n沟道晶体管68的上部沟道为截止状态的期间中，在将与施加于n沟道晶体管68的漏极区域68b上的信号电位Vsig相同的电位施加于显示部遮光膜13的像素部遮光区域13a的情况下，n沟道晶体管68的下部沟道导通。由此，抑制该期间经n沟道晶体管68的下部沟道在漏极区域68b与源极区域68c之间流过电流。

之后，在该第六实施方式的有机EL显示装置的像素部66的p沟道晶体管73中，分别向栅极电极73a和漏极区域73b施加与图24所示的第四实施方式的栅极电位Vgate(Pch)和正侧电位PVdd一样的电位。此时，向第六实施方式的p沟道晶体管73的沟道区域73d施加与图24所示的第四实施方式的沟道区域73d的电位Vch一样的电位。由此，在第六实施方式的像素部66的p沟道晶体管73的上部沟道侧，执行与上述第四实施方式的p沟道晶体管73一样的动作。

另外，在第六实施方式中，通过连接p沟道晶体管73的漏极区域73b与显示部遮光膜13的像素部遮光区域13a，将与施加于漏极区域73b上的正侧电位PVdd(约8V)相同的电位施加于显示部遮光膜13的像素部遮光区域13a上。由此，第六实施方式的显示部遮光膜13的像素部遮光区域13a与p沟道晶体管73的漏极区域73b之间的有效电压Vbd＝1/3(Vback-Vd(Pch))如图35所示，约为0V。另外，第六实施方式的像素部遮光区域13a与p沟道晶体管73的沟道区域73d之间的有效电压Vbc＝1/3(Vback-Vch(Pch))表示图35所示的波形，同时，在约0V～约1.5V的范围下变化。

因此，如图36所示，第六实施方式的像素部遮光区域13a与p沟道晶体管73的沟道区域73d之间的有效电压(电位差)Vbc(约0V～约1.5V)变为p沟道晶体管73的截止区域的电压(约-2V以上)。由此，在第六实施方式中，抑制在p沟道晶体管73的上部沟道为截止状态的期间中，在将与施加于漏极区域73b上的正侧电位PVdd相同电位施加于对应的显示部遮光膜13的像素部遮光区域13a的情况下，p沟道晶体管73的下部沟道导通。由此，抑制该期间经p沟道晶体管73的下部沟道在漏极区域73b与源极区域73c之间流过电流。

在第六实施方式中，如上所述，像素部66的n沟道晶体管68的沟道区域68d的电位在漏极区域68b的电位(信号电位Vsig)变化的电压范围内，且为对应于漏极区域68b的电位(信号电位Vsig)的电位。由此，就有机EL显示装置而言，通过连接显示部遮光膜13的像素部遮光区域13a与对应的像素部66的n沟道晶体管68的漏极区域68b，向显示部遮光膜13的像素部遮光区域13a提供与施加于对应的像素部66的n沟道晶体管68的漏极区域68b上的信号电位Vsig相同的电位，从而可将显示部遮光膜13的像素部遮光区域13a与对应的n沟道晶体管68的沟道区域68b之间的有效电压(电位差)Vbc控制在约-0.2V～约0.4V的范围内。因此，可将显示部遮光膜13的像素部遮光区域13a与对应的n沟道晶体管68的沟道区域68b之间的有效电压(电位差)Vbc控制在n沟道晶体管68的截止区域的电压范围内(约0.5V以下)。由此，可抑制因向显示部遮光膜13的像素部遮光区域13a施加与施加于漏极区域68b上的信号电位Vsig相同的电位、而在n沟道晶体管68的上部沟道截止时、n沟道晶体管68的下部沟道导通。因此，可抑制有机EL显示装置的动作故障的产生。

另外，在第六实施方式中，像素部66的p沟道晶体管73的沟道区域73d的电位为对应于漏极区域73b的正侧电位PVdd的规定范围内的电位。由此，就有机EL显示装置而言，通过连接显示部遮光膜13的像素部遮光区域13a与对应的像素部66的p沟道晶体管73的漏极区域73b，向显示部遮光膜13的像素部遮光区域13a提供与施加于对应的像素部66的p沟道晶体管73的漏极区域73b上的正侧电位PVdd相同的电位，从而可将显示部遮光膜13的像素部遮光区域13a与对应的p沟道晶体管73的沟道区域73d之间的有效电压(电位差)Vbc控制在约0V～约1.5V的范围内。因此，可将显示部遮光膜13的像素部遮光区域13a与对应的p沟道晶体管73的沟道区域73d之间的有效电压(电位差)Vbc控制在p沟道晶体管73的截止区域的电压范围内(约-2V以上)。由此，可抑制因向显示部遮光膜13的像素部遮光区域13a施加与施加于漏极区域73b上的正侧电位PVdd相同的电位、而在p沟道晶体管73的上部沟道截止时、p沟道晶体管73的下部沟道导通。因此，也可抑制有机EL显示装置的动作故障的产生。

另外，在第六实施方式中，通过连接显示部遮光膜13的像素部遮光区域13a与n沟道晶体管68的漏极区域68b，连接于n沟道晶体管68的漏极区域68b上的漏极线的电容增加了显示部遮光膜13的像素部遮光区域13a的部分。由此，在向漏极线提供图像信号(信号电位Vsig)时，可将该图像信号的电荷充分存储在漏极线和连接于漏极线上的作为电容量而贡献的部分中。另外，在n沟道晶体管68因从栅极线提供规定的扫描信号而导通的期间，可经n沟道晶体管68向p沟道晶体管73的栅极提供该充分存储的电荷。由此，与漏极线的电容小的情况不同，可将提供给漏极线的图像信号的信号电位Vsig充分传递到p沟道晶体管73a的栅极，所以可确实对应于图像信号的信号电位Vsig来控制p沟道晶体管73的导通状态(截止状态)。因此，可对应于图像信号来正确控制经p沟道晶体管73施加于有机EL显示装置72的电位，所以可使有机EL显示装置的画质提高。

第六实施方式的上述以外的效果与上述第一实施方式的效果一样。

(第七实施方式)

在第七实施方式中，与上述第四实施方式不同，说明向有机EL显示装置的像素部的p沟道晶体管下方配置的显示部遮光膜的像素部遮光区域施加向p沟道晶体管的漏极区域施加的正侧电位PVdd，同时，向像素部的n沟道晶体管下方配置的显示部遮光膜的像素部遮光区域施加1/2(Vdd+Vbb)的电位的情况。

该第七实施方式的有机EL显示装置具有与图18所示的第四实施方式的像素部66一样的像素部。其中，在第七实施方式中，对图18所示的第四实施方式的像素部66的p沟道晶体管73下方配置的显示部遮光膜13的像素部遮光区域13a，连接有与p沟道晶体管73的漏极区域73b上连接的提供正侧电位PVdd的信号线。由此，在第七实施方式中，向像素部66的p沟道晶体管73下方配置的显示部遮光膜13的像素部遮光区域13a提供正侧电位PVdd。第七实施方式的有机EL显示装置的上述以外的构成与上述第四实施方式的有机EL显示装置的构成一样。

另外，与上述第四实施方式一样，向第七实施方式的像素部66的布线部遮光区域13b和n沟道晶体管68下方配置的显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)的电位。另外，与上述第四实施方式一样，向第七实施方式的有机EL显示装置的电平变换电路遮光膜施加1/2(Vdd+Vbb)的电位。另外，与上述第四实施方式一样，向第七实施方式的有机EL显示装置的H系列驱动器的移位寄存器电路遮光膜、采样晶体管遮光膜、缓冲器遮光膜、DA转换器遮光膜、时钟发生电路遮光膜、和V系列驱动器的移位寄存器电路遮光膜施加1/2(Vdd+Vss)的电位。

下面，说明第七实施方式的有机EL显示装置的像素部的n沟道晶体管和p沟道晶体管的动作。

该第七实施方式的有机EL显示装置的像素部66的n沟道晶体管68通过执行与上述实施方式4的像素部66的n沟道晶体管68完全一样的动作，抑制在n沟道晶体管68的上部沟道为截止状态的期间、n沟道晶体管68的下部沟道导通。

另外，在第七实施方式的像素部66的p沟道晶体管73中，向栅极电极73a施加与图24所示的第四实施方式的栅极电位Vgate(Pch)一样的电位，同时，向漏极区域73b施加正侧电位PVdd(约8V)。此时，第七实施方式的p沟道晶体管73的沟道区域73d的电位Vch(Pch)表示与图24所示的第四实施方式的沟道区域73d的电位Vch(Pch)一样的波形。由此，在第七实施方式的p沟道晶体管73的上部沟道侧，执行与上述第四实施方式的p沟道晶体管73一样的动作。

另外，在第七实施方式中，向p沟道晶体管73下方配置的显示部遮光膜13的像素部遮光区域13a施加正侧电位PVdd(约8V)。由此，在第七实施方式的p沟道晶体管73的下部沟道侧，执行与上述第六实施方式的p沟道晶体管73的下部沟道侧一样的动作。从而抑制在p沟道晶体管73的上部沟道为截止状态的期间、p沟道晶体管73的下部沟道导通。

在第七实施方式中，如上所述，p沟道晶体管73的沟道区域73d的电位变为对应于漏极区域73b的正侧电位PVdd的规定范围内的电位。由此，就有机EL显示装置而言，通过向像素部66的p沟道晶体管73下方配置的显示部遮光膜13的像素部遮光区域13a施加与向p沟道晶体管73的漏极区域73b施加的正侧电位PVdd相同的电位，可将显示部遮光膜13的像素部遮光区域13a与对应的p沟道晶体管73的沟道区域73d之间的有效电压(电位差)Vbc控制在p沟道晶体管73的截止区域的电压范围内(约-2V以上)。因此，可容易地确实抑制由于向显示部遮光膜13的像素部遮光区域13a施加正侧电位PVdd而在像素部66的p沟道晶体管73截止时、像素部66的p沟道晶体管73导通。结果，可抑制有机EL显示装置的动作故障的产生。

第七实施方式的上述以外的效果与上述第四实施方式的效果一样。

(第八实施方式)

在第八实施方式中，说明在液晶显示装置的外围电路设置由n沟道晶体管和p沟道晶体管构成的CMOS电路的情况。

在第八实施方式的液晶显示装置中，在图1所示的第一实施方式的液晶显示装置的移位寄存器电路25和35、DA转换器28、时钟发生电路29和电平变换电路36中，设置图37所示的由n沟道晶体管81和p沟道晶体管82构成的CMOS电路83。另外，该n沟道晶体管81和p沟道晶体管82是本发明‘第二晶体管’的一例。另外，相互连接n沟道晶体管81的栅极电极81a和p沟道晶体管82的栅极电极82a。由此，向n沟道晶体管81的栅极电极81a和p沟道晶体管82的栅极电极82a施加相同电位。另外，向p沟道晶体管82的源极区域82b施加正侧电位Vdd，同时，向n沟道晶体管81的源极区域81a施加负侧电位Vbb。另外，n沟道晶体管81和p沟道晶体管82具有共用的漏极区域84。

另外，在第八实施方式中，如图1所示，分别设置移位寄存器电路遮光膜30和37、DA转换器遮光膜33、时钟发生电路遮光膜34和电平变换电路遮光膜38，以覆盖移位寄存器电路25和35、DA转换器28、时钟发生电路29和电平变换电路36中设置的CMOS电路83的下方。另外，在第八实施方式中，向移位寄存器电路遮光膜30和37、DA转换器遮光膜33、时钟发生电路遮光膜34和电平变换电路遮光膜38分别施加1/2(Vdd+Vbb)＝约2.75V的电位。

第八实施方式的液晶显示装置的上述以外的构成与上述第一实施方式的液晶显示装置的构成一样。另外，与上述第一实施方式一样，向第八实施方式的像素部的n沟道晶体管下方配置的显示部遮光膜的像素部遮光区域施加1/2(Vdd+Vbb)的电位。另外，与上述第一实施方式一样，向第八实施方式的液晶显示装置的采样晶体管遮光膜与缓冲器遮光膜施加1/2(Vdd+Vss)的电位。

下面，参照图37和图38，说明本发明第八实施方式的液晶显示装置的外围电路中包含的CMOS电路83的动作。另外，设构成CMOS电路83的n沟道晶体管的阈值电压Vth约为1V，p沟道晶体管的阈值电压Vth约为-2.5V。由此，就CMOS电路83而言，n沟道晶体管在栅极电极与沟道区域之间的电压为约1V以上时为导通状态，p沟道晶体管在栅极电极与沟道区域之间的电压为约-2.5V以下时为导通状态。另外，就CMOS电路83而言，n沟道晶体管在栅极电极与沟道区域之间的电压为约0.5V以下时为截止状态，p沟道晶体管在栅极电极与沟道区域之间的电压为约-2V以上时为截止状态。

在第八实施方式中，当CMOS电路83的n沟道晶体管81的上部沟道为截止状态、且向n沟道晶体管81的源极区域81b和漏极区域84之一施加约7.5V的电位时，在向对应的遮光膜施加1/2(Vdd+Vbb)＝约2.75V的电位的情况下，该遮光膜与CMOS电路83的n沟道晶体管81的沟道区域81c之间的有效电压(电位差)Vbc如图38所示，为约0.4V。此时，当CMOS电路83的n沟道晶体管81的上部沟道为截止状态时，对应的遮光膜与n沟道晶体管81的沟道区域81c之间的有效电压(电位差)Vbc变为n沟道晶体管81的截止区域的电压。由此，抑制此时n沟道晶体管81的下部沟道导通。

另外，当n沟道晶体管81的上部沟道为截止状态、且向n沟道晶体管81的源极区域81b和漏极区域84施加相同电位时，在向对应的遮光膜施加1/2(Vdd+Vbb)＝约2.75V的电位的情况下，该遮光膜与n沟道晶体管81的沟道区域81c之间的有效电压(电位差)Vbc有时为图38所示的约0.4V以外的电压。此时，由于n沟道晶体管81的源极区域81b和漏极区域84之间不产生电位差，所以源极区域81b和漏极区域84之间不流过泄漏电流。

另一方面，当CMOS电路83的p沟道晶体管82的上部沟道(栅极电极82a侧的沟道)为截止状态、且向p沟道晶体管82的源极区域82b和漏极区域84之一施加约7.5V的电位时，在向对应的遮光膜施加1/2(Vdd+Vbb)＝约2.75V的电位的情况下，该遮光膜与CMOS电路83的p沟道晶体管82的沟道区域82c之间的有效电压(电位差)Vbc如图38所示，为约0.4V。由此，当CMOS电路83的p沟道晶体管82的上部沟道为截止状态时，对应的遮光膜与p沟道晶体管82的沟道区域82c之间的有效电压Vbc变为p沟道晶体管82的截止区域的电压(约-2V以上)。由此，抑制此时p沟道晶体管82的下部沟道(遮光膜侧的沟道)导通。

另外，当p沟道晶体管82的上部沟道为截止状态、且向p沟道晶体管82的源极区域82b和漏极区域84施加相同电位时，在向对应的遮光膜施加1/2(Vdd+Vbb)＝约2.75V的电位的情况下，该遮光膜与p沟道晶体管82的沟道区域82c之间的有效电压(电位差)Vbc有时为图38所示的约0.4V以外的电压。此时，由于p沟道晶体管82的源极区域82b和漏极区域84之间不产生电位差，所以源极区域82b和漏极区域84之间不流过泄漏电流。

在第八实施方式中，如上所述，通过向移位寄存器电路遮光膜30和37、DA转换器遮光膜33、时钟发生电路遮光膜34和电平变换电路遮光膜38施加1/2(Vdd+Vbb)的电位，当与上述各遮光膜对应的CMOS电路83的n沟道晶体管81和p沟道晶体管82的上部沟道为截止状态时，可将各遮光膜与对应的n沟道晶体管81和p沟道晶体管82各自的沟道区域81c和82c之间的电压Vbc变为n沟道晶体管61和p沟道晶体管62分别变为截止状态的电压。因此，可抑制当将CMOS电路83的n沟道晶体管81和p沟道晶体管82的上部沟道分别保持在截止状态时，n沟道晶体管61和p沟道晶体管62的下部沟道导通。由此，可抑制外围电路中包含CMOS电路的液晶显示装置产生动作故障。

下面，参照图39，说明施加于遮光膜的电位、与对应于该遮光膜的p沟道晶体管和n沟道晶体管的阈值电压Vth(设计值)的关系。另外，在图39中，表示将p沟道晶体管和n沟道晶体管与它们下方配置的遮光膜之间的绝缘膜厚度设为p沟道晶体管和n沟道晶体管的栅极绝缘膜厚度的3倍时、施加于遮光膜的电位与p沟道晶体管和n沟道晶体管的阈值电压Vth的关系。

这里，参照图39，讨论上述第一和第四实施方式。在上述第一实施方式的液晶显示装置中，显示部遮光膜13(参照图1)的像素部遮光区域13a与对应的像素部6的n沟道晶体管8的沟道区域8d之间的有效电压Vbc变为约-1.4V～约0.1V。另外，在第一实施方式中，向显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)＝约1.5V的电位。此时，从图39可知，由于n沟道晶体管8的阈值电压Vth从约1.0V到约0.8V下降约0.2V，所以n沟道晶体管8的导通区域的电压范围(约1V以上)和截止区域的电压范围(约0.5V以下)向下降约0.2V的方向移位。此时，显示部遮光膜13的像素部遮光区域13a与对应的n沟道晶体管8的沟道区域8d之间的有效电压Vbc(约-1.4V～约0.1V)被维持在移位后的n沟道晶体管8的截止区域的电压范围(约0.3V以下)内。由此，在第一实施方式的像素部6的n沟道晶体管8的上部沟道为截止状态的期间，通过向对应的显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)的电位，在n沟道晶体管8的阈值电压Vth降低的情况下，也将n沟道晶体管8的下部沟道保持在截止状态。

另外，在基于上述第四实施方式的有机EL显示装置中，在显示部遮光膜13的像素部遮光区域13a和对应的像素部66(参照图18)的n沟道晶体管68的沟道区域68d之间的有效电压Vbc变为约-1.4V～约-0.3V。此外，在第四实施方式中，向显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)＝约2.75V的电位。此时，从图39可知，由于n沟道晶体管68的阈值电压Vth从约1.0V到约0.6V下降约0.4V，所以n沟道晶体管68的导通区域的电压范围(约1V以上)和截止区域的电压范围(约0.5V以下)向下降约0.4V的方向移位。此时，显示部遮光膜13的像素部遮光区域13a与对应的n沟道晶体管68的沟道区域68d之间的有效电压Vbc(约-1.4V～约-0.3V)被维持在移位后的n沟道晶体管68的截止区域的电压范围(约0.1V以下)内。由此，在第四实施方式的像素部66的n沟道晶体管68的上部沟道为截止状态的期间，通过向对应的显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)的电位的情况下，也将n沟道晶体管68的下部沟道保持在截止状态。

此外，在上述第四实施方式的有机EL显示装置中，通过向显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)＝约2.75V的电位，从图39可知，像素部66的p沟道晶体管73的阈值电压Vth从约-2.5V下降到约-2.9V。由此，像素部66的p沟道晶体管73的导通区域的电压范围(-2.5V以下)和截止区域的电压范围(-2V以上)向下降的方向移位。因此，p沟道晶体管73的截止区域的电压范围增大。此时，显示部遮光膜13的像素部遮光区域13a与对应的p沟道晶体管73的沟道区域73d之间的有效电压Vbc被维持在移位后的p沟道晶体管73的截止区域的电压范围内。由此，在第四实施方式的像素部66的p沟道晶体管73的上部沟道为截止状态的期间，在向对应的显示部遮光膜13的像素部遮光区域13a施加1/2(Vdd+Vbb)的电位的情况下，也将p沟道晶体管73的下部沟道保持在截止状态。

(第九实施方式)

参照图40-图42，在第九实施方式中，与上述第四-第七实施方式不同，说明在像素部分别设置对应于n沟道晶体管的遮光膜与对应于p沟道晶体管的遮光膜的情况。另外，图40-图42中，图中的Vdd、PVdd、Vbb和Vsig的各个电位与上述第四实施方式一样。即，Vdd和PVdd的电位分别为约7.5V和约8V。另外，Vbb的电位为约-2V，Vsig的电位为约3.5V～约6.5V。

第九实施方式的有机EL显示装置如图40所示，具备有机EL显示面板91、和装配于有机EL显示面板91上的外部电路部92。有机EL显示面板91包含显示部93、和设置在显示部93外围的H系列驱动器94和V系列驱动器95。另外，在显示部93中，将多个像素部96配置成矩阵状。

各像素部96如图41所示，由作为开关元件的n沟道晶体管101、辅助电容102、阳极103、阴极104、夹持在阳极103与阴极104中的有机EL元件105、和作为驱动晶体管的p沟道晶体管106构成。n沟道晶体管101被配置于图40所示的像素部96的规定区域96a中，同时，p沟道晶体管106被配置于图40所示的像素部96的规定区域96a以外的规定区域96b中。另外，n沟道晶体管101和p沟道晶体管106分别是本发明的‘第一晶体管’和‘第二晶体管’的一例。另外，区域96a和96b分别是本发明的‘第一区域’和‘第二区域’的一例。另外，n沟道晶体管101和p沟道晶体管106具有与上述第四实施方式的n沟道晶体管68和p沟道晶体管73一样的构造。即，n沟道晶体管101的阈值电压Vth为约1V，p沟道晶体管106的阈值电压Vth为约-2.5V。

另外，如图41所示，n沟道晶体管101的栅极电极101a连接于栅极线GL上。经该栅极线GL，向n沟道晶体管101的栅极电极101a施加正侧电位Vdd(约7.5V)和负侧电位Vbb(约-2V)。另外，n沟道晶体管101的漏极区域101b连接于漏极线DL上。经该漏极线DL，向n沟道晶体管101的漏极区域101b提供图像信号的信号电位Vsig(约3.5V～约6.5V)。n沟道晶体管101的源极区域101c连接于辅助电容102的一个电极与p沟道晶体管106的栅极电极106a上。p沟道晶体管106的漏极区域106b连接于布线97上。经该布线97，向p沟道晶体管106的漏极区域106b提供正侧电位PVdd(约8V)。p沟道晶体管106的源极区域106c连接于阳极103上。另外，向辅助电容102的另一电极提供正侧电位PVdd(约8V)，同时，向阴极104提供各像素部96共用的接地电位GND(Vcom)。另外，图41所示的第九实施方式的像素部96的电路构成与图18所示的第四实施方式的像素部66的电路构成一样。

另外，如图40所示，H系列驱动器94包含H系列移位寄存器电路111和模拟开关112。模拟开关112如图42所示，由n沟道晶体管121和p沟道晶体管122构成。该n沟道晶体管121和p沟道晶体管122的阈值电压Vth分别为约1V和约-2.5V。另外，图42中仅图示对应于1条漏极线DL的一个开关。

作为模拟开关112的具体电路构成，在连接n沟道晶体管121的漏极区域与p沟道晶体管122的源极区域的同时，连接n沟道晶体管121的源极区域与p沟道晶体管122的漏极区域。另外，向n沟道晶体管121的漏极区域(p沟道晶体管122的源极区域)输入图像信号的信号电位Vsig，同时，在n沟道晶体管121的源极区域(p沟道晶体管122的漏极区域)上连接漏极线DL。另外，向n沟道晶体管121的栅极电极输入H系列移位寄存器电路111(参照图40)的输出信号S1，同时，向p沟道晶体管122的栅极电极输入H系列移位寄存器电路111的输出信号S2。另外，n沟道晶体管121配置于模拟开关112的区域112a中，同时，p沟道晶体管122配置于模拟开关112的区域112a以外的区域112b中。

另外，如图40所示，V系列驱动器95包含V系列移位寄存器电路113和电平变换电路114。另外，漏极线DL经模拟开关112连接于H系列移位寄存器电路111上，同时，栅极线GL经电平变换电路114连接于V系列移位寄存器电路113上。

另外，外部电路部92包含电位生成电路部92a和92b。电位生成电路部92a连接于布线97上，同时，具有生成PVdd(约8V)电位的功能。由此，经布线97向p沟道晶体管106的漏极区域106b(参照图41)提供PVdd(约8V)的电位。另外，电位生成电路部92b具有生成Vbb(约-2V)的电位的功能。另外，该电位生成电路部92b连接于电平变换电路114的L电平侧的电源布线(未图示)上。

这里，在第九实施方式中，设置n沟道晶体管用遮光膜98，以覆盖像素部96的区域96a(图41所示n沟道晶体管101)的下方，同时，设置p沟道晶体管用遮光膜99，以覆盖像素部96的区域96b(图41所示p沟道晶体管106)的下方。另外，n沟道晶体管用遮光膜98是本发明的‘第一遮光膜’的一例，p沟道晶体管用遮光膜99是本发明的‘第二遮光膜’的一例。

作为具体构造，n沟道晶体管用遮光膜98具有覆盖多个像素部96的区域96a(n沟道晶体管101)各自下方的多个遮光部98a、对1条栅极线GL各设置1个的多个线状部98b、和连结多个线状部98b的一个连结部98c。n沟道晶体管用遮光膜98的对应于规定栅极线GL的规定数量遮光部98a连接于与n沟道晶体管用遮光膜98的对应于规定栅极线GL的一个线状部98b上。另外，n沟道晶体管用遮光膜98的多个线状部98b沿栅极线GL延伸地形成，同时，该n沟道晶体管用遮光膜98的多个线状部98b的一个端部在显示部93的外侧连接于n沟道晶体管用遮光膜98的一个连结部98c上。另外，n沟道晶体管用遮光膜98的连结部98c连接于外部电路部92的电位生成电路部92b上。即，从外部电路部92的电位生成电路部92b向n沟道晶体管用遮光膜98提供Vbb(约-2V)的固定电位。

在该第九实施方式中，与图3所示的第一实施方式一样，在n沟道晶体管101(参照图41)与n沟道晶体管用遮光膜98的遮光部98a之间，设置具有n沟道晶体管101的栅极绝缘膜(未图示)厚度的约3倍厚度的绝缘膜(未图示)。因此，当向n沟道晶体管用遮光膜98提供电位时、从n沟道晶体管用遮光膜98的遮光部98a施加于沟道区域101d(参照图41)的电场强度为向栅极电极101a(参照图41)提供相同电位时、从栅极电极101a施加于沟道区域101d的电场强度的约1/3。因此，作为n沟道晶体管用遮光膜98的遮光部98a与沟道区域101d之间的有效电压(电位差)Vbc，设为n沟道晶体管用遮光膜98的遮光部98a的电位Vback与沟道区域101d的电位Vch的电位差的1/3电压。即，n沟道晶体管用遮光膜98的遮光部98a与沟道区域101d之间的有效电压Vbc为1/3(Vback-Vch)。

另外，p沟道晶体管用遮光膜99具有覆盖多个像素部96的区域96b(p沟道晶体管106)各自下方的多个遮光部99a、对1条栅极线GL各设置1个的多个线状部99b、和连结多个线状部99b的一个连结部99c。p沟道晶体管用遮光膜99的与规定栅极线GL对应的规定数量遮光部99a连接于p沟道晶体管用遮光膜99的与规定栅极线GL对应的一个线状部99b上。另外，p沟道晶体管用遮光膜99的多个线状部99b沿栅极线GL延伸地形成，同时，该p沟道晶体管用遮光膜99的多个线状部99b的一个端部在显示部93的外侧连接于p沟道晶体管用遮光膜99的一个连结部99c上。另外，p沟道晶体管用遮光膜99的连结部99c在显示部93的外侧连接于布线97上。即，从外部电路部92的电位生成电路部92a经布线97向p沟道晶体管用遮光膜99提供PVdd(约8V)的固定电位。

在该第九实施方式中，与图3所示的第一实施方式一样，在p沟道晶体管106(参照图41)与p沟道晶体管用遮光膜99的遮光部99a之间，设置具有p沟道晶体管106的栅极绝缘膜(未图示)厚度的约3倍厚度的绝缘膜(未图示)。因此，当向p沟道晶体管用遮光膜99提供电位时、从p沟道晶体管用遮光膜99的遮光部99a施加于沟道区域106d(参照图41)的电场强度为向栅极电极106a(参照图41)提供相同电位时、从栅极电极106a施加于沟道区域106d的电场强度的约1/3。因此，作为p沟道晶体管用遮光膜99的遮光部99a与沟道区域106d之间的有效电压(电位差)Vbc(Pch)，设为p沟道晶体管用遮光膜99的遮光部99a的电位Vback(Pch)与沟道区域106d的电位Vch(Pch)的电位差的1/3电压。即，p沟道晶体管用遮光膜99的遮光部99a与沟道区域106d之间的有效电压Vbc(Pch)为1/3(Vback(Pch)-Vch(Pch))。

下面，参照图40和图41，说明第九实施方式的有机EL显示装置的动作。另外，像素部96的n沟道晶体管101(参照图41)中的电压(Vgate、Vch、Vsig、Vgc、Vgd)变化与图19和图20所示的第四实施方式一样。另外，像素部96的p沟道晶体管106(参照图41)中的电压(Vgate(Pch)、Vch(Pch)、Vd(Pch)、Vgc(Pch)、Vgd(Pch))变化与图24和图25所示的第四实施方式一样。

另外，在第九实施方式中，由于向设置于n沟道晶体管101下方的n沟道晶体管用遮光膜98(参照图40)提供Vbb(约-2V)的固定电压，所以n沟道晶体管用遮光膜98的电位Vback被固定在Vbb(约-2V)。另外，n沟道晶体管101的沟道区域101d的电位Vch在约3.5V～约6.5V的范围内变化。

因此，n沟道晶体管用遮光膜98的遮光部98a与n沟道晶体管101的沟道区域101d之间的有效电压(电位差)Vbc＝1/3(Vback-Vch)在约-1.8V～约-2.8V的范围内变化。由此，n沟道晶体管用遮光膜98的遮光部98a与n沟道晶体管101的沟道区域101d之间的有效电压Vbc(约-1.8V～约-2.8V)始终是n沟道晶体管101的截止区域的电压(约0.5V以下)。结果，抑制在将n沟道晶体管101的上部沟道保持在截止状态的期间、n沟道晶体管101的下部沟道导通。因此，抑制在该期间经n沟道晶体管101的下部沟道向漏极区域101b与源极区域101c之间流过电流。

另外，在第九实施方式中，由于向设置于p沟道晶体管106下方的p沟道晶体管用遮光膜99(参照图40)提供PVdd(约8V)的固定电位，所以p沟道晶体管用遮光膜99的电位Vback(Pch)被固定在PVdd(约8V)。另外，向p沟道晶体管106的漏极区域106b提供与提供给p沟道晶体管用遮光膜99的电位相同的PVdd(约8V)的固定电位。

因此，在第九实施方式中，与上述第六实施方式一样，p沟道晶体管用遮光膜99的遮光部99a与p沟道晶体管106的沟道区域106d之间的有效电压(电位差)Vbc(Pch)＝1/3(Vback(Pch)-Vch(Pch))在约0V～约1.5V的范围内变化。由此，p沟道晶体管用遮光膜99的遮光部99a与p沟道晶体管106的沟道区域106d之间的有效电压Vbc(Pch)(约0V～约1.5V)始终是p沟道晶体管106的截止区域的电压(约-2V以上)。结果，抑制在将p沟道晶体管106的上部沟道保持在截止状态的期间、p沟道晶体管106的下部沟道导通。因此，抑制在该期间经p沟道晶体管106的下部沟道而在漏极区域106b与源极区域106c之间流过电流。

在第九实施方式中，如上所述，就像素部96而言，在向对应于n沟道晶体管101的n沟道晶体管用遮光膜98提供Vbb的电位的同时，向对应于p沟道晶体管106的p沟道晶体管用遮光膜99提供PVdd的电位，由此，在可将n沟道晶体管用遮光膜98固定在Vbb的电位的同时，可将p沟道晶体管用遮光膜99固定在PVdd的电位。由此，就像素部96而言，可抑制n沟道晶体管101的阈值电压Vth伴随n沟道晶体管用遮光膜98的电位变动而变动，同时，可抑制像素部96的p沟道晶体管106的阈值电压Vth伴随p沟道晶体管用遮光膜99的电位变动而变动。因此，就像素部96而言，可使n沟道晶体管101和p沟道晶体管106的动作稳定。

另外，在第九实施方式中，如上所述，就像素部96而言，通过向对应于n沟道晶体管101的n沟道晶体管用遮光膜98提供Vbb的电位，同时，向对应于p沟道晶体管106的p沟道晶体管用遮光膜99提供PVdd的电位，可使n沟道晶体管用遮光膜98与n沟道晶体管101的沟道区域101d之间的有效电压Vbc不超过n沟道晶体管101的阈值电压Vth，同时，可使p沟道晶体管用遮光膜99与p沟道晶体管106的沟道区域106d之间的有效电压Vbc(Pch)不超过p沟道晶体管106的阈值电压Vth。因此，就像素部96而言，可抑制即使在向n沟道晶体管用遮光膜98提供Vbb的电位、并向p沟道晶体管用遮光膜99提供PVdd的电位时，n沟道晶体管101和p沟道晶体管106变为导通状态。由此，就像素部96而言，可抑制将n沟道晶体管101和p沟道晶体管106保持在截止状态的期间、由于向n沟道晶体管用遮光膜98和p沟道晶体管用遮光膜99提供电位而使n沟道晶体管101和p沟道晶体管106导通，造成有机EL显示装置的动作不稳定等故障。

另外，在第九实施方式中，如上所述，通过由一个n沟道晶体管用遮光膜98覆盖多个像素部96各自的n沟道晶体管101的下方，同时，由一个p沟道晶体管用遮光膜99覆盖多个像素部96各自的p沟道晶体管106的下方，与对多个n沟道晶体管101(p沟道晶体管106)各设置一个n沟道晶体管用遮光膜98(p沟道晶体管用遮光膜99)，同时，对该多个n沟道晶体管用遮光膜98(p沟道晶体管用遮光膜99)分别提供规定电位的情况相比，可使向n沟道晶体管用遮光膜98(p沟道晶体管用遮光膜99)提供电位的布线等的数量减少。由此，可就布线数量减少的部分来抑制包含多个像素部96的显示部93增大，所以可抑制有机EL显示装置大型化。

另外，在第九实施方式中，如上所述，就像素部96而言，通过在n沟道晶体管101与n沟道晶体管用遮光膜98之间设置具有n沟道晶体管101的栅极绝缘膜(未图示)厚度的约3倍厚度的绝缘膜(未图示)，可在n沟道晶体管用遮光膜98起不期望的栅极电极的情况下，即使当向n沟道晶体管用遮光膜98施加Vbb电位时，由于设置在n沟道晶体管101与n沟道晶体管用遮光膜98之间的起栅极绝缘膜作用的绝缘膜厚度大，所以可抑制施加于n沟道晶体管用遮光膜98上的Vbb电位影响n沟道晶体管101的沟道区域101d。由此，可抑制由于向n沟道晶体管用遮光膜98施加Vbb的电位而导致n沟道晶体管101的阈值电压Vth的变化变大的所谓缺陷。

另外，在第九实施方式中，如上所述，就像素部96而言，通过在p沟道晶体管106与p沟道晶体管用遮光膜99之间设置具有p沟道晶体管106的栅极绝缘膜(未图示)厚度的约3倍厚度的绝缘膜(未图示)，可在p沟道晶体管用遮光膜99起不期望的栅极电极的情况下，即使当向p沟道晶体管用遮光膜99施加PVdd电位时，由于设置在p沟道晶体管106与p沟道晶体管用遮光膜99之间的起栅极绝缘膜作用的绝缘膜厚度大，所以可抑制施加于p沟道晶体管用遮光膜99上的PVdd电位影响p沟道晶体管106的沟道区域106d。由此，可抑制由于向p沟道晶体管用遮光膜99施加PVdd的电位而导致p沟道晶体管106的阈值电压Vth的变化变大的所谓缺陷。

(第十实施方式)

参照图43，在第十实施方式中，说明与图40所示的第九实施方式不同，就像素部而言，不设置覆盖p沟道晶体管下方的遮光膜、而仅设置覆盖起开关元件作用的n沟道晶体管下方的n沟道晶体管用遮光膜的情况。

在该第十实施方式中，如图43所示，与图40所示的第九实施方式一样，设置n沟道晶体管用遮光膜98，以覆盖像素部96的区域96a(图41所示的起开关元件作用的n沟道晶体管101)的下方。另一方面，在第十实施方式中，与图40所示的第九实施方式不同，不设置覆盖像素部96的区域96b(图41所示的p沟道晶体管106)下方的p沟道晶体管用遮光膜。另外，区域96a是本发明的‘第一区域’和‘第一电路部’的一例，n沟道晶体管101是本发明的‘第一晶体管’的一例。另外，n沟道晶体管用遮光膜98是本发明的‘第一遮光膜’和‘像素部遮光膜’的一例。

另外，在第十实施方式中，设置模拟开关用遮光膜131，以覆盖模拟开关112的区域112a和112b(图42所示的n沟道晶体管121和p沟道晶体管122)的下方。另外，区域112a和112b是本发明的‘第二区域’、‘第二电路部’和‘外围电路部’的一例，n沟道晶体管121和p沟道晶体管122是本发明的‘第二晶体管’的一例。另外，模拟开关用遮光膜131是本发明的‘第二遮光膜’和‘外围电路部遮光膜’的一例。

另外，在第十实施方式中，在外部电路部92中，除电位生成电路部92a和92b外，还设置生成正侧电位Vdd与负侧电位Vbb的中间电位(1/2(Vdd+Vbb))的电位生成电路部92c。另外，将上述模拟开关用遮光膜131连接于电位生成电路部92c上。由此，向模拟开关用遮光膜131提供正侧电位Vdd与负侧电位Vbb的中间电位(1/2(Vdd+Vbb))。

另外，第十实施方式的其它构成与上述第九实施方式一样。

下面，参照图41-图43，说明第十实施方式的有机EL显示装置的动作。另外，像素部96的n沟道晶体管101(参照图41)中的电压(Vgate、Vch、Vsig、Vgc、Vgd)变化与图19和图20所示的第四实施方式一样。另外，像素部96的p沟道晶体管106(参照图41)中的电压(Vgate(Pch)、Vch(Pch)、Vd(Pch)、Vgc(Pch)、Vgd(Pch))变化与图24和图25所示的第四实施方式一样。

另外，在第十实施方式中，由于向设置于n沟道晶体管101下方的n沟道晶体管用遮光膜98(参照图43)提供Vbb(约-2V)的固定电压，所以n沟道晶体管用遮光膜98的电位Vback被固定在Vbb(约-2V)。另外，n沟道晶体管101的沟道区域101d的电位Vch在约3.5V～约6.5V的范围内变化。

因此，n沟道晶体管用遮光膜98的遮光部98a与n沟道晶体管101的沟道区域101d之间的有效电压(电位差)Vbc＝1/3(Vback-Vch)在约-1.8V～约-2.8V的范围内变化。由此，n沟道晶体管用遮光膜98的遮光部98a与n沟道晶体管101的沟道区域101d之间的有效电压Vbc(约-1.8V～约-2.8V)始终是n沟道晶体管101的截止区域的电压(约0.5V以下)。结果，抑制在将n沟道晶体管101的上部沟道保持在截止状态的期间、n沟道晶体管101的下部沟道导通。因此，抑制在该期间经n沟道晶体管101的下部沟道而在漏极区域101b与源极区域101c之间流过电流。

另外，在第十实施方式中，向设置于模拟开关112的n沟道晶体管121和p沟道晶体管122(参照图42)下方的模拟开关用遮光膜131(参照图43)提供正侧电位Vdd(约7.5V)与负侧电位Vbb(约-2V)的中间电位(1/2(Vdd+Vbb)3.0V)。即，模拟开关用遮光膜131的电位Vback被固定在约3.0V。另外，模拟开关112的n沟道晶体管121和p沟道晶体管122的沟道区域的电位在约3.5V～约6.5V(图像信号的信号电位Vsig)的范围内变化。

因此，在第十实施方式中，模拟开关用遮光膜131与n沟道晶体管121(p沟道晶体管122)的沟道区域之间的有效电压(电位差)Vbc＝1/3(Vback-Vch)在约-1.2V～约-0.2V的范围内变化。由此，模拟开关用遮光膜131与n沟道晶体管121的沟道区域之间的有效电压Vbc(约-1.2V～约-0.2V)始终是n沟道晶体管121的截止区域的电压(约0.5V以下)。另外，模拟开关用遮光膜131与p沟道晶体管122的沟道区域之间的有效电压Vbc(Pch)(约-1.2V～约-0.2V)始终是p沟道晶体管122的截止区域的电压(约-2V以上)。结果，抑制在将n沟道晶体管121(p沟道晶体管122)的上部沟道保持在截止状态的期间、n沟道晶体管121(p沟道晶体管122)的下部沟道导通。因此，抑制在该期间经n沟道晶体管121(p沟道晶体管122)的下部沟道而在漏极区域与源极区域之间流过电流。

在第十实施方式中，如上所述，在向对应于像素部96的n沟道晶体管101的n沟道晶体管用遮光膜98提供Vbb的电位的同时，向对应于模拟开关112的模拟开关用遮光膜131提供1/2(Vdd+Vbb)的电位，由此，在可将n沟道晶体管用遮光膜98固定在Vbb的电位的同时，可将模拟开关用遮光膜131固定在1/2(Vdd+Vbb)的电位。由此，可抑制像素部96的n沟道晶体管101的阈值电压Vth伴随n沟道晶体管用遮光膜98的电位变动而变动，同时，可抑制模拟开关112的n沟道晶体管121和p沟道晶体管122的阈值电压Vth伴随模拟开关用遮光膜131的电位变动而变动。因此，可使像素部96的n沟道晶体管101、模拟开关112的n沟道晶体管121和p沟道晶体管122的动作稳定。

另外，在第十实施方式中，如上所述，通过向对应于像素部96的n沟道晶体管101的n沟道晶体管用遮光膜98提供Vbb的电位，同时，向对应于模拟开关112的模拟开关用遮光膜131提供1/2(Vdd+Vbb)的电位，可使像素部96的n沟道晶体管101的沟道区域101d与n沟道晶体管用遮光膜98之间的有效电压Vbc不超过n沟道晶体管101的阈值电压Vth，同时，可使模拟开关112的n沟道晶体管121(p沟道晶体管122)的沟道区域与模拟开关用遮光膜131之间的有效电压Vbc不超过n沟道晶体管121(p沟道晶体管122)的阈值电压Vth。因此，可抑制即使在向n沟道晶体管用遮光膜98提供Vbb的电位、并向模拟开关用遮光膜131提供1/2(Vdd+Vbb)的电位时，像素部96的n沟道晶体管101和模拟开关112的n沟道晶体管121(p沟道晶体管122)变为导通状态。由此，可抑制在将像素部96的n沟道晶体管101和模拟开关112的n沟道晶体管121(p沟道晶体管122)保持在截止状态的期间、由于向n沟道晶体管用遮光膜98和模拟开关用遮光膜131提供电位而使n沟道晶体管101和n沟道晶体管121(p沟道晶体管122)导通，从而造成有机EL显示装置的动作不稳定的所谓故障。

另外，在第十实施方式中，如上所述，就像素部96而言，通过不设置覆盖p沟道晶体管106下方的遮光膜、而仅设置覆盖起开关元件作用的n沟道晶体管101下方的n沟道晶体管用遮光膜98，可抑制用于向n沟道晶体管用遮光膜98提供电位的布线缠绕变复杂。另外，由于可利用起开关元件作用的n沟道晶体管101来控制向像素部96提供图像信号，所以若在起开关元件作用的n沟道晶体管101下方配置n沟道晶体管用遮光膜98，则可抑制光照射产生的泄漏电流产生造成的、提供给像素部96的图像信号的信号电位Vsig变化等故障。另外，在形成起开关元件作用的n沟道晶体管101的结晶硅层(有源层)时，当使用激光进行结晶硅层的结晶化的情况下，即便由于激光被n沟道晶体管用遮光膜98反射、结晶硅层的结晶性产生差异，也由于起开关元件作用的n沟道晶体管101的特性难以取决于结晶硅层(有源层)的结晶性，所以可抑制起开关元件作用的n沟道晶体管101的特性差异。因此，若仅覆盖起开关元件作用的n沟道晶体管101下方地配置n沟道晶体管用遮光膜98，则可在抑制向n沟道晶体管用遮光膜98提供电位用的布线缠绕变复杂的同时，抑制以对应于图像信号的信号电位Vsig的灰度(gradation)以外的灰度来显示图像。

另外，在第十实施方式中，如上所述，通过向模拟开关用遮光膜131提供正侧电位Vdd与负侧电位Vbb的中间电位(1/2(Vdd+Vbb))，即便模拟开关112中包含n沟道晶体管121和p沟道晶体管122双方，模拟开关112的n沟道晶体管121和p沟道晶体管122各自的沟道区域与模拟开关用遮光膜131之间的有效电压Vbc也不会超过n沟道晶体管121和p沟道晶体管122各自的阈值电压Vth。

另外，在第十实施方式中，如上所述，通过在外部电路部92中设置用于生成正侧电位Vdd与负侧电位Vbb的中间电位(1/2(Vdd+Vbb))的电位生成电路部92c，可容易地向模拟开关用遮光膜131提供正侧电位Vdd与负侧电位Vbb的中间电位(1/2(Vdd+Vbb))。

另外，第十实施方式的其它效果与上述第九实施方式一样。

(第十一实施方式)

参照图44，在第十一实施方式中，在图43所示的第十实施方式的构成中，将模拟开关用遮光膜分割成两个模拟开关用遮光膜131a和131b。具体而言，模拟开关用遮光膜131a设置在模拟开关112的配置n沟道晶体管121的区域112a中，以覆盖模拟开关112的n沟道晶体管121(参照图42)的下方。该模拟开关用遮光膜131a连接于外部电路部92的生成Vbb(约-2V)电位的电位生成电路部92b上。由此，从外部电路部92的电位生成电路部92b向模拟开关用遮光膜131a提供Vbb(约-2V)的固定电位。另外，区域112a是本发明的‘第一区域’和‘第一外围电路部’的一例，模拟开关用遮光膜131a是本发明的‘第一遮光膜’的一例。另外，n沟道晶体管121是本发明的‘第一晶体管’的一例。

另外，模拟开关用遮光膜131b设置在模拟开关112的配置p沟道晶体管122的区域112b中，以覆盖模拟开关112的p沟道晶体管122(参照图42)的下方。该模拟开关用遮光膜131b连接于外部电路部92的生成PVdd(约8V)电位的电位生成电路部92a上。由此，从外部电路部92的电位生成电路部92a向模拟开关用遮光膜131b提供PVdd(约8V)的固定电位。另外，区域112b是本发明的‘第二区域’和‘第二外围电路部’的一例，模拟开关用遮光膜131b是本发明的‘第二遮光膜’的一例。另外，p沟道晶体管122是本发明的‘第二晶体管’的一例。

另外，在第十一实施方式中，与上述第十实施方式一样，就像素部96而言，不设置覆盖位于区域96b的p沟道晶体管106(参照图41)下方的遮光膜，而仅设置覆盖位于区域96a的起开关元件作用的n沟道晶体管101(参照图41)下方的n沟道晶体管用遮光膜98。另外，区域96a是本发明的‘第一区域’的一例，n沟道晶体管用遮光膜98是本发明的‘第一遮光膜’的一例。另外，n沟道晶体管101是本发明的‘第一晶体管’的一例。

另外，第十一实施方式的其它构成与上述第九实施方式一样。

下面，参照图41、图42和图44，说明第十一实施方式的有机EL显示装置的动作。另外，像素部96的n沟道晶体管101(参照图41)中的电压(Vgate、Vch、Vsig、Vgc、Vgd)变化与图19和图20所示的第四实施方式一样。另外，像素部96的p沟道晶体管106(参照图41)中的电压(Vgate(Pch)、Vch(Pch)、Vd(Pch)、Vgc(Pch)、Vgd(Pch))变化与图24和图25所示的第四实施方式一样。

另外，在第十一实施方式中，由于向设置于n沟道晶体管101下方的n沟道晶体管用遮光膜98(参照图44)提供Vbb(约-2V)的固定电位，所以n沟道晶体管用遮光膜98的电位Vback被固定在Vbb(约-2V)。另外，n沟道晶体管101的沟道区域101d的电位Vch在约3.5V～约6.5V的范围内变化。

因此，n沟道晶体管用遮光膜98的遮光部98a与n沟道晶体管101的沟道区域101d之间的有效电压(电位差)Vbc＝1/3(Vback-Vch)在约-1.8V～约-2.8V的范围内变化。由此，n沟道晶体管用遮光膜98的遮光部98a与n沟道晶体管101的沟道区域101d之间的有效电压Vbc(约-1.8V～约-2.8V)始终是n沟道晶体管101的截止区域的电压(约0.5V以下)。结果，抑制在将n沟道晶体管101的上部沟道保持在截止状态的期间、n沟道晶体管101的下部沟道导通。因此，抑制在该期间经n沟道晶体管101的下部沟道而在漏极区域101b与源极区域101c之间流过电流。

另外，在第十一实施方式中，向设置于模拟开关112的n沟道晶体管121(参照图42)下方的模拟开关用遮光膜131a提供Vbb(约-2V)的电位。因此，模拟开关用遮光膜131a的电位Vback被固定在约-2.0V。另外，向设置于模拟开关112的p沟道晶体管122(参照图42)下方的模拟开关用遮光膜131b提供PVdd(约8V)的电位。因此，模拟开关用遮光膜131b的电位Vback(Pch)被固定在约8V。另外，模拟开关112的n沟道晶体管121和p沟道晶体管122的沟道区域的电位在约3.5V～约6.5V(图像信号的信号电位Vsig)的范围内变化。

因此，在第十一实施方式中，模拟开关用遮光膜131a与n沟道晶体管121的沟道区域之间的有效电压(电位差)Vbc＝1/3(Vback-Vch)在约-2.8V～约-1.8V的范围内变化。由此，模拟开关用遮光膜131a与n沟道晶体管121的沟道区域之间的有效电压Vbc(约-2.8V～约-1.8V)始终是n沟道晶体管121的截止区域的电压(约0.5V以下)。另外，模拟开关用遮光膜131b与p沟道晶体管122的沟道区域之间的有效电压(电位差)Vbc(Pch)＝1/3(Vback(Pch)-Vch(Pch))在约0.5V～约1.5V的范围内变化。由此，模拟开关用遮光膜131b与p沟道晶体管122的沟道区域之间的有效电压Vbc(Pch)(约0.5V～约1.5V)始终是p沟道晶体管122的截止区域的电压(约-2V以上)。结果，抑制在将n沟道晶体管121和p沟道晶体管122的上部沟道保持在截止状态的期间、n沟道晶体管121和p沟道晶体管122的下部沟道导通。因此，抑制在该期间经n沟道晶体管121和p沟道晶体管122的下部沟道而在漏极区域与源极区域之间流过电流。

在第十一实施方式中，如上所述，在向对应于像素部96的n沟道晶体管101的n沟道晶体管用遮光膜98和对应于模拟开关112的n沟道晶体管121的模拟开关用遮光膜131a提供Vbb的电位的同时，向对应于模拟开关112的p沟道晶体管122的模拟开关用遮光膜131b提供PVdd的电位，由此，在可将n沟道晶体管用遮光膜98和模拟开关用遮光膜131a固定在Vbb的电位的同时，可将模拟开关用遮光膜131b固定在PVdd的电位。由此，可抑制像素部96的n沟道晶体管101的阈值电压Vth伴随n沟道晶体管用遮光膜98的电位变动而变动，同时，可抑制模拟开关112的n沟道晶体管121和p沟道晶体管122的阈值电压Vth伴随模拟开关用遮光膜131a和131b的电位变动而变动。因此，可使像素部96的n沟道晶体管101、模拟开关112的n沟道晶体管121和p沟道晶体管122的动作稳定。

另外，在第十一实施方式中，如上所述，通过向对应于像素部96的n沟道晶体管101的n沟道晶体管用遮光膜98和对应于模拟开关112的n沟道晶体管121的模拟开关用遮光膜131a提供Vbb的电位，同时，向对应于模拟开关112的p沟道晶体管122的模拟开关用遮光膜131b提供PVdd的电位，可使像素部96的n沟道晶体管101的沟道区域101d与n沟道晶体管用遮光膜98之间的有效电压Vbc不超过n沟道晶体管101的阈值电压Vth，同时，可使模拟开关112的n沟道晶体管121(p沟道晶体管122)的沟道区域与模拟开关用遮光膜131a(模拟开关用遮光膜131b)之间的有效电压Vbc不超过n沟道晶体管121(p沟道晶体管122)的阈值电压Vth。因此，可抑制在向n沟道晶体管用遮光膜98与模拟开关用遮光膜131a提供Vbb的电位的同时、向模拟开关用遮光膜131b提供PVdd的电位时、像素部96的n沟道晶体管101和模拟开关112的n沟道晶体管121(p沟道晶体管122)变为导通状态。由此，可抑制在将像素部96的n沟道晶体管101和模拟开关112的n沟道晶体管121(p沟道晶体管122)保持在截止状态的期间、由于向n沟道晶体管用遮光膜98和模拟开关用遮光膜131a(模拟开关用遮光膜131b)提供电位而使n沟道晶体管101和n沟道晶体管121(p沟道晶体管122)导通，造成有机EL显示装置的动作不稳定等故障。

另外，在第十一实施方式中，如上所述，将配置于模拟开关112下方的模拟开关用遮光膜分割成对应于n沟道晶体管121的模拟开关用遮光膜131a、和对应于p沟道晶体管122的模拟开关用遮光膜131b，同时，向模拟开关用遮光膜131a、131b分别提供Vbb的电位和PVdd的电位，从而可使n沟道晶体管121的沟道区域与模拟开关用遮光膜131a之间的有效电压Vbc相比于n沟道晶体管121的阈值电压Vth进一步减小。另外，可使p沟道晶体管122的沟道区域与模拟开关用遮光膜131b之间的有效电压Vbc(Pch)相比于p沟道晶体管122的阈值电压Vth进一步增大。由此，可使模拟开关112的n沟道晶体管121和p沟道晶体管122的截止特性提高。此时，在第十一实施方式中，与上述第十实施方式不同，不必生成正侧电位Vdd与负侧电位Vbb的中间电位(1/2(Vdd+Vbb))，所以可简化外部电路部92的电路构成。

另外，第十一实施方式的其它效果与上述第九和第十实施方式一样。

(第十二实施方式)

参照图45，在第十二实施方式中，与图44所示的第十一实施方式不同，在对应于模拟开关112的区域中，不设置覆盖位于区域112a中的n沟道晶体管121(参照图42)下方的遮光膜，而仅设置覆盖位于区域112b的p沟道晶体管122(参照图42)下方的模拟开关用遮光膜131b。另外，在模拟开关用遮光膜131b上。连接生成提供给V系列驱动器95的VVdd正侧电位用的电位生成电路部92d。

另外，第十二实施方式的其它构成与上述第十一实施方式一样。

在第十二实施方式中，如上所述，在对应于模拟开关112的区域中，不设置覆盖n沟道晶体管121下方的遮光膜，而仅设置覆盖p沟道晶体管122下方的模拟开关用遮光膜131b，从而可抑制向模拟开关用遮光膜131b提供电位用的布线缠绕变复杂。这里，通常n沟道晶体管121的载流子移动率比p沟道晶体管122大，由此具有比p沟道晶体管122的栅极宽度小的栅极宽度。由此，n沟道晶体管121因栅极宽度减小的部分难以产生因光入射到有源层所造成的误动作。因此，即便不在n沟道晶体管121的下方配置遮光膜，模拟开关121的动作也不容易变得不稳定。因此，若仅覆盖模拟开关112的p沟道晶体管122的下方地配置模拟开关用遮光膜131b，则可边抑制向模拟开关用遮光膜131b提供电位用的布线缠绕变复杂，边抑制模拟开关112的动作不稳定。

另外，第十二实施方式的其它效果与上述第十一实施方式一样。

另外，这次公开的实施方式在所有方面只是示例，不应认为是限制性的。本发明的范围不是由上述实施方式的说明，而是由权利要求的范围示出，并且包含与权利要求的范围等同的含义和范围内的全部变更。

例如，在上述实施方式中，作为显示装置的一例针对液晶显示装置和有机EL显示装置来说明，但本发明不限于此，也可将本发明适用于液晶显示装置和有机EL显示装置以外的显示装置。例如，也可将本发明适用于表面电场显示器(SED：Surface-conduction Electron-emitterDisplay)等中。

另外，在上述实施方式中，对构成TFT的结晶硅膜执行沟道掺杂，但本发明不限于此，也可不对结晶硅膜执行沟道掺杂。

另外，在上述实施方式中，对分别构成用于有机EL显示装置中的n沟道晶体管和p沟道晶体管的结晶硅膜双方均执行沟道掺杂，但本发明不限于此，也可仅向n沟道晶体管的结晶硅膜或p沟道晶体管的结晶硅膜之一执行沟道掺杂。此时，在向遮光膜提供各种电位时，为了不流过泄漏电流，优选就n沟道晶体管和p沟道晶体管各自的阈值电压Vth差异部分，在估计余裕的基础上，利用上述沟道掺杂来进行n沟道晶体管或p沟道晶体管的阈值电压Vth的控制。

另外，在上述实施方式中，说明将本发明适用于经配置在显示面板下部的玻璃基板使光射出到下方后显示映像的底部发射型的有机EL显示装置，但本发明不限于此，也可将本发明适用于向栅极电极方向射出光的顶部发射型的有机EL显示装置。

另外，在上述实施方式中，通过以均匀的照射条件照射红外激光来加热形成于基板上的非晶硅膜的整个面，形成利用沿横向生长的柱状结晶硅(准单结晶：pseudo-single crystals)构成整体的结晶硅膜，但本发明不限于此，也可通过调节红外激光的照射条件，在像素部中形成由结晶粒小的多晶硅构成的结晶硅膜，同时，在像素部以外的区域中，形成由横向生长的柱状结晶硅构成的结晶硅膜。由此，可在设置于像素部中的晶体管的性能均匀性提高的同时，在外围电路部中形成高性能的晶体管。

另外，在上述实施方式中，在V系列驱动器内设置电平变换电路，但本发明不限于此，也可不在V系列驱动器内设置电平变换电路。

另外，在上述实施方式中，通过向非晶硅膜照射红外激光，形成作为晶体管的有源层的结晶硅膜，但本发明不限于此，也可通过向非晶硅膜照射准分子激光器等的紫外激光，形成作为晶体管的有源层的结晶硅膜。

另外，在上述第三和第六实施方式中，构成为连接像素部的n沟道晶体管的漏极区域和对应的显示部遮光膜的像素部遮光区域，但本发明不限于此，也可连接像素部的n沟道晶体管的源极区域与对应的显示部遮光膜的像素部遮光区域。

另外，在上述实施方式中，利用可变电阻器来调节n沟道晶体管的阈值电压Vth，但本发明不限于此，也可利用可变电阻器以外的手段来调节n沟道晶体管的阈值电压Vth。

另外，在上述实施方式中，在外部电路部中设置可变电阻器，但本发明不限于此，也可在显示面板内设置可变电阻器。另外，可变电阻器不限于1个，也可设置多个。

另外，在上述第三和第六实施方式中，构成为连接全部像素部的n沟道晶体管的漏极区域与对应的显示部遮光膜的像素部遮光区域，但本发明不限于此，也可在连接部分像素部的n沟道晶体管的漏极区域与对应的显示部遮光膜的像素部遮光区域的同时，向对应于其余像素部的n沟道晶体管的显示部遮光膜的像素部遮光区域提供1/2(Vdd+Vbb)的电位。

在上述第八实施方式中，在将提供给CMOS电路的H电平的电位设为Vdd的同时，将L电平的电位设为Vbb，但本发明不限于此，也可在将提供给CMOS电路的H电平的电位设为Vdd，并将L电平的电位设为Vss。另外，在该第八实施方式的液晶显示装置中，也可使用图1所示的第一实施方式的可变电阻器41来调节提供给遮光膜的电位。

另外，在上述第八实施方式中，向包含于外围电路部中的CMOS电路所对应的遮光膜施加1/2(Vdd+Vbb)的固定电位，但本发明不限于此，也可利用图1所示的第一实施方式的可变电阻器41等来调节施加于遮光膜的电位。若如此构成，则可调节构成CMOS电路的n沟道晶体管和p沟道晶体管的阈值电压。由此，可分别调节遮光膜与CMOS电路的n沟道晶体管和p沟道晶体管各自的沟道区域之间的有效电压Vbc电压，以在超出n沟道晶体管和p沟道晶体管的截止区域的电压范围的情况下，遮光膜与CMOS电路的n沟道晶体管和p沟道晶体管的各自的沟道区域之间的有效电压Vbc分别进入n沟道晶体管和p沟道晶体管的截止区域的电压范围内。

另外，在上述第九-第十二实施方式中，将Vbb设定为约-2V，但本发明不限于此，也可将Vbb设定为0V。这样在将Vbb设定为0V的情况下，例如在第十实施方式(参照图43)的构成中，提供给在模拟开关112的n沟道晶体管121和p沟道晶体管122下方设置的模拟开关用遮光膜131的电位Vback变为1/2(Vdd+Vbb)＝1/2(7.5-0)3.75V。由此，模拟开关用遮光膜131与n沟道晶体管121(p沟道晶体管122)的沟道区域之间的有效电压(电位差)Vbc＝1/3(Vback-Vch)在约-0.917V～约0.083V的范围内变化。另外，Vch3.5V～6.5V。即，模拟开关用遮光膜131与n沟道晶体管121的沟道区域之间的有效电压Vbc始终为n沟道晶体管121的截止区域的电压(约0.5V以下)，同时，模拟开关用遮光膜131与p沟道晶体管122的沟道区域之间的有效电压Vbc(Pch)始终为p沟道晶体管122的截止区域的电压(约-2V以上)。这样，若将Vbb设定为约0V，则由于不必设置用于生成Vbb(约-2V)电位的电位生成电路部，所以可简化外部电路部的构成。

另外，在上述第九-第十二实施方式中，使用n沟道晶体管作为开关晶体管，同时，使用p沟道晶体管作为驱动晶体管，但本发明不限于此，也可在将p沟道晶体管用作开关晶体管的同时，将n沟道晶体管用作驱动晶体管。

另外，在上述第十一实施方式中，向对应于模拟开关的p沟道晶体管的模拟开关用遮光膜施加与提供给像素部的p沟道晶体管的漏极区域的PVdd的电位相同的PVdd电位，但本发明不限于此，也可向对应于模拟开关的p沟道晶体管的模拟开关用遮光膜施加与提供给H系列驱动器的正侧电位相同的正侧电位，也可施加与提供给V系列驱动器的正侧电位相同的正侧电位。在向对应于模拟开关的p沟道晶体管的模拟开关用遮光膜施加与提供给H系列驱动器的正侧电位相同的正侧电位的情况下，通过将模拟开关用遮光膜配置在H系列驱动器(模拟开关)下方，可抑制向模拟开关用遮光膜提供电位用的布线缠绕变复杂。另外，在向对应于模拟开关的p沟道晶体管的模拟开关用遮光膜施加与提供给V系列驱动器的正侧电位相同的正侧电位的情况下，由于V系列驱动器以比H系列驱动器低的速度动作，所以可抑制施加电位因V系列驱动器的动作而变得不稳定。

另外，在第十二实施方式中，向模拟开关用遮光膜提供与提供给V系列驱动器的VVdd电位相同的VVdd的电位，但本发明不限于此，也可施加与向像素部的p沟道晶体管的漏极区域提供的PVdd电位相同的PVdd的电位，或施加与提供给H系列驱动器的正侧电位相同的正侧电位。

Claims (20)

1、一种显示装置，其特征在于，具备：

第一区域，具有规定的功能，并包含第一晶体管；

第一遮光膜，设置在所述第一区域中，并配置于对应于所述第一晶体管的区域中，被提供第一电位；

第二区域，具有规定的功能，并包含第二晶体管；和

第二遮光膜，设置在所述第二区域中，并配置于对应于所述第二晶体管的区域中，被提供第二电位。

2、根据权利要求1所述的显示装置，其特征在于：

包含所述第一晶体管的第一区域包括具有规定功能的第一电路部，

包含所述第二晶体管的第二区域包括具有规定功能的第二电路部。

3、根据权利要求2所述的显示装置，其特征在于：

所述第一电路部包含具有所述第一晶体管的像素部，

所述第二电路部包含外围电路部，该外围电路部设置在包含所述像素部的显示部的外围，具有所述第二晶体管，

所述第一遮光膜包含配置于所述像素部中包括的所述第一晶体管下方的像素部遮光膜，

所述第二遮光膜包含配置于所述外围电路部中包括的所述第二晶体管下方的外围电路部遮光膜。

4、根据权利要求3所述的显示装置，其特征在于：

提供给所述像素部遮光膜的所述第一电位是与施加于对应的所述第一晶体管的栅极电极上的电位相同的电位。

5、根据权利要求4所述的显示装置，其特征在于：

所述像素部遮光膜电连接于所述第一晶体管的栅极电极上。

6、根据权利要求3所述的显示装置，其特征在于：

提供给所述像素部遮光膜的所述第一电位是与施加于对应的所述第一晶体管的源极区域和漏极区域之一上的电位相同的电位。

7、根据权利要求6所述的显示装置，其特征在于：

所述像素部遮光膜电连接于所述第一晶体管的源极区域和漏极区域之一上。

8、根据权利要求3所述的显示装置，其特征在于：

所述像素部包含p沟道晶体管，

提供给配置于所述像素部的p沟道晶体管下方的所述像素部遮光膜的所述第一电位是施加于所述p沟道晶体管的漏极区域上的正侧电位。

9、根据权利要求3所述的显示装置，其特征在于：

所述像素部包含多个所述第一晶体管，

所述像素部的多个第一晶体管的至少一个起开关元件的作用，

按照至少覆盖起所述开关元件作用的第一晶体管的下方的方式，配置所述像素部遮光膜。

10、根据权利要求3所述的显示装置，其特征在于：

所述第一电路部包含多个具有所述第一晶体管的像素部，

由一个所述像素部遮光膜来覆盖所述多个像素部各自的第一晶体管的下方。

11、根据权利要求3所述的显示装置，其特征在于：

所述外围电路部至少包含p沟道晶体管，

所述外围电路部遮光膜至少配置在所述p沟道晶体管的下方。

12、根据权利要求11所述的显示装置，其特征在于：

所述外围电路部除所述p沟道晶体管外，还包含n沟道晶体管，

所述外围电路部遮光膜配置在所述n沟道晶体管和所述p沟道晶体管的下方。

13、根据权利要求1所述的显示装置，其特征在于，还包括：

具有第一厚度的所述第一晶体管的第一栅极绝缘膜；

第一绝缘膜，设置在所述第一晶体管与所述第一遮光膜之间，具有所述第一栅极绝缘膜的所述第一厚度的3倍以上的第二厚度；

具有第三厚度的所述第二晶体管的第二栅极绝缘膜；和

第二绝缘膜，设置在所述第二晶体管与所述第二遮光膜之间，具有所述第二栅极绝缘膜的所述第三厚度的3倍以上的第四厚度。

14、根据权利要求13所述的显示装置，其特征在于：

所述第一栅极绝缘膜和所述第一绝缘膜由相同材料构成，

所述第二栅极绝缘膜和所述第二绝缘膜由相同材料构成。

15、根据权利要求1所述的显示装置，其特征在于：

所述第一电位是提供给所述第一晶体管的栅极电极的正侧电位与负侧电位的中间电位，

所述第二电位是提供给所述第二晶体管的栅极电极的正侧电位与负侧电位的中间电位。

16、根据权利要求15所述的显示装置，其特征在于：

还具备用于生成所述正侧电位与负侧电位的中间电位的电位生成电路部。

17、根据权利要求15所述的显示装置，其特征在于：

所述第一区域和所述第二区域的至少一方包含n沟道晶体管和p沟道晶体管双方。

18、根据权利要求1所述的显示装置，其特征在于：

包含所述第一晶体管的第一区域和包含所述第二晶体管的第二区域设置在像素部，

所述第一遮光膜配置在包含于所述像素部的第一区域中的第一晶体管的下方，

所述第二遮光膜配置在包含于所述像素部的第二区域中的第二晶体管的下方。

19、根据权利要求18所述的显示装置，其特征在于：

所述第一区域的第一晶体管和所述第二区域的第二晶体管具有互不相同的导电类型。

20、根据权利要求1所述的显示装置，其特征在于：

所述第一区域包含具有所述第一晶体管的像素部、和具有所述第一晶体管的第一外围电路部，

所述第二区域包含具有所述第二晶体管的第二外围电路部，

所述第一遮光膜配置在包含于所述像素部的第一晶体管和包含于所述第一外围电路部的第一晶体管的下方，

所述第二遮光膜配置在包含于所述第二外围电路部的第二晶体管的下方。

Images