CN106847756B - 一种阵列基板的制作方法、阵列基板及显示装置 - Google Patents
一种阵列基板的制作方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN106847756B CN106847756B CN201710005691.8A CN201710005691A CN106847756B CN 106847756 B CN106847756 B CN 106847756B CN 201710005691 A CN201710005691 A CN 201710005691A CN 106847756 B CN106847756 B CN 106847756B
- Authority
- CN
- China
- Prior art keywords
- layer
- drain metal
- metal layer
- array substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 240
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 85
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 34
- 239000010408 film Substances 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 description 8
- 239000012495 reaction gas Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制作方法、阵列基板及显示装置，包括：在衬底基板上形成具有相同图形的有源层和半导体层；在半导体层上形成源漏金属层的图形；形成用于至少覆盖源漏金属层位于有源层图形之上的侧面的保护层；对半导体层进行刻蚀，形成薄膜晶体管的沟道区域；去除保护层。本发明实施例提供的阵列基板的制作方法，在形成源漏金属层的图形后，形成用于至少覆盖源漏金属层位于有源层图形之上的侧面的保护层，因而在对半导体层进行刻蚀时，不会对源漏金属层产生腐蚀，并且在形成沟道区域后去除保护层，所以也不会改变薄膜晶体管的结构。
Description
技术领域
本发明涉及显示技术领域，尤指一种阵列基板的制作方法、阵列基板及显示装置。
背景技术
高级超维场开关技术(Advanced-Super Dimension Switch，ADS)通过同一平面内像素电极边缘所产生的平行电场以及像素电极与公共电极层间产生的纵向电场形成多维电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。ADS技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push mura)等优点。制作ADS产品主要采用6次掩模工艺，包括：依次在基板上形成栅极金属层(Gate)、有源层(Active)、公共电极层(1st ITO)、源漏金属层(SD)、钝化层(PVX)、像素电极层(2nd ITO)层。
现有技术中，如图1所示，在衬底基板100上制作有源层101、半导体层102、源漏金属(SD)层103之后即进行沟道刻蚀(刻掉)，如果SD层103中包含比较活泼的金属或合金，例如AlNd，在进行沟道刻蚀时，反应气体Cl2容易与SD层103侧面处暴漏在外的比较活泼的金属发生反应，使SD层103受到腐蚀。
发明内容
本发明实施例提供了一种阵列基板的制作方法、阵列基板及显示装置，用以解决现有技术中存在的在进行沟道刻蚀时，反应气体腐蚀源漏金属层的问题。
本发明实施例提供了一种阵列基板的制作方法，包括：
在衬底基板上形成具有相同图形的有源层和半导体层；
在所述半导体层上形成源漏金属层的图形；
形成用于至少覆盖所述源漏金属层位于所述有源层图形之上的侧面的保护层；
对所述半导体层进行刻蚀，形成薄膜晶体管的沟道区域；
去除所述保护层。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，所述保护层的材料为光刻胶；所述形成用于至少覆盖所述源漏金属层位于所述有源层图形之上的侧面的保护层，包括：
在所述源漏金属层上形成第一光刻胶层；
采用形成所述源漏金属层的掩模板，以特定曝光速度对所述第一光刻胶层进行曝光，形成所述保护层的图形。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，所述在所述源漏金属层上形成第一光刻胶层，具体包括：
在形成所述源漏金属层的图形之后，且去除形成所述源漏金属层的图形的第二光刻胶层之前，形成所述第一光刻胶层。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，所述去除所述保护层，具体包括：
采用剥离工艺，同时去除所述第一光刻胶层和所述第二光刻胶层。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，所述第一光刻胶层和所述第二光刻胶层均为正性光刻胶时，对所述第一光刻胶层进行曝光的特定曝光速度高于对所述第二光刻胶层进行曝光时采用的曝光速度；
所述第一光刻胶层和所述第二光刻胶层均为负性光刻胶时，对所述第一光刻胶层进行曝光的特定曝光速度低于对所述第二光刻胶层进行曝光时采用的曝光速度。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，所述源漏金属层为由钼、铝、钕化铝、钛或铜中的一种或多种构成的单层膜或多层膜。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，所述源漏金属层为由钼金属层、钕化铝金属层以及钼金属层构成的三层膜。
本发明实施例还提供了一种阵列基板，所述阵列基板由上述制作方法制作而成。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述阵列基板为高级超维场开关型液晶显示阵列基板。
本发明实施例还提供了一种显示装置，包括上述阵列基板。
本发明有益效果如下：
本发明实施例提供了一种阵列基板的制作方法、阵列基板及显示装置，包括：在衬底基板上形成具有相同图形的有源层和半导体层；在半导体层上形成源漏金属层的图形；形成用于至少覆盖源漏金属层位于有源层图形之上的侧面的保护层；对半导体层进行刻蚀，形成薄膜晶体管的沟道区域；去除保护层。本发明实施例提供的阵列基板的制作方法，在形成源漏金属层的图形后，形成用于至少覆盖源漏金属层位于有源层图形之上的侧面的保护层，因而在对半导体层进行刻蚀时，不会对源漏金属层产生腐蚀，并且在形成沟道区域后去除保护层，所以也不会改变薄膜晶体管的结构。
附图说明
图1为现有技术中制作阵列基板过程中，反应气体腐蚀源漏金属层的示意图；
图2为本发明实施例提供的阵列基板的制作方法的流程图；
图3a到图3e为本发明实施例提供的阵列基板的制作方法中，各步骤的截面示意图；
图4为本发明实施例提供的阵列基板的结构示意图。
具体实施方式
针对现有技术中存在的在进行沟道刻蚀时，反应气体腐蚀源漏金属层的问题，本发明实施例提供了一种阵列基板的制作方法、阵列基板及显示装置。
下面结合附图，对本发明实施例提供的阵列基板的制作方法、阵列基板及显示装置的具体实施方式进行详细地说明。附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
如图2所示，本发明实施例提供了一种阵列基板的制作方法，包括：
S201、在衬底基板上形成具有相同图形的有源层和半导体层；
S202、在半导体层上形成源漏金属层的图形；
S203、形成用于至少覆盖源漏金属层位于有源层图形之上的侧面的保护层；
S204、对半导体层进行刻蚀，形成薄膜晶体管的沟道区域；
S205、去除保护层。
本发明实施例提供的阵列基板的制作方法，在形成源漏金属层的图形后，形成用于至少覆盖源漏金属层位于有源层图形之上的侧面的保护层，因而在对半导体层进行刻蚀时，不会对源漏金属层产生腐蚀，并且在形成沟道区域后去除保护层，所以也不会改变薄膜晶体管的结构。
上述步骤S201中，半导体层优选为N型半导体层，用于提供载流子以提高有源层和源漏金属层之间的导电性，上述步骤S202中，在制作源漏金属层的图形，一般采用湿法刻蚀的工艺，因而不会引入与源漏金属层发生反应的反应气体，即在制作源漏金属层的图形过程中一般不会对源漏金属层产生腐蚀。
上述步骤S203中，如果源漏金属层上表面已经覆盖了其他物质，例如制作源漏金属层时的光刻胶，则保护层只需覆盖源漏金属层位于有源层之上的侧面；如果源漏金属层的上表面没有被任何物质覆盖，则保护层需要覆盖源漏金属层的上表面和位于有源层之上的侧面，从而使源漏金属层不会被后续沟道刻蚀工艺中的反应气体腐蚀。
具体地，上述保护层的材料优选为光刻胶；上述步骤S203，可以包括图中未示出的步骤S2031和步骤S2032：
S2031、在源漏金属层上形成第一光刻胶层；
S2032、采用形成源漏金属层的掩模板，以特定曝光速度对第一光刻胶层进行曝光，形成保护层的图形。
在制作保护层时，使用光刻胶作为保护层的材料，并且采用形成源漏金属层的掩模板，通过调整曝光速度以形成保护层的图形，无需再针对保护层制作掩模板，制作工艺简单，并且节约了制作成本。
在具体实施时，上述保护层也可以采用其他材料，只要形成薄膜晶体管的沟道区域后，能够去除即可，采用光刻胶只是优选的实施方式，此处并不对保护层的材料进行限定。
更具体地，上述步骤S2031，具体包括：
在形成源漏金属层的图形之后，且去除形成源漏金属层的图形的第二光刻胶层之前，形成第一光刻胶层。
在去除形成源漏金属层的图形的第二光刻胶之前，形成上述第一光刻胶层，因而后续第一光刻胶层和第二光刻胶层可以一起去除，即上述步骤S205，可以具体包括：
采用剥离工艺，同时去除第一光刻胶层和第二光刻胶层。
由于上述保护层采用形成源漏金属层的掩模板，所以第一光刻胶层和第二光刻胶层的性质类似，同为正性光刻胶或同为负性光刻胶，优选为相同材料的光刻胶，可以采用相同的剥离工艺去除第一光刻胶层和第二光刻胶层，使工艺过程更加方便。
在具体实施时，在对第一光刻胶层和第二光刻胶层分别进行曝光时，若曝光速度相同，则第一光刻胶和第二光刻胶的宽度一致，这样第一光刻胶无法覆盖源漏金属层的侧面，因此在制作第一光刻胶的图形时，需要对曝光速度进行调节，调节方式如下：
情况一：第一光刻胶层和第二光刻胶层均为正性光刻胶时，对第一光刻胶层进行曝光的特定曝光速度高于对第二光刻胶层进行曝光时采用的曝光速度；
情况二：第一光刻胶层和第二光刻胶层均为负性光刻胶时，对第一光刻胶层进行曝光的特定曝光速度低于对第二光刻胶层进行曝光时采用的曝光速度。
以情况一为例，对第一光刻胶的曝光过程进行说明：对第一光刻胶层的曝光速度高于第二光刻胶层的曝光速度，因而对第一光刻胶层曝光时，光源与第一光刻胶层的接触时间较短，导致第一光刻胶层被刻蚀掉的部分较少，因此，最终第一光刻胶层的图形要比第二光刻胶层的图形宽，所以，第一光刻胶层能够覆盖源漏金属层的侧面，情况二的原理与情况一类似，此处不再赘述。
以下参考图3a至图3e，对上述制作阵列基板的过程进行详细说明：
图3a为上述步骤S201后得到的图形，制作过程可以具体为：
在衬底基板100上分别形成有源层101的薄膜和半导体层102的薄膜；
采用相同的掩模板对有源层101的薄膜和半导体层102的薄膜进行光刻工艺，以得到具有相同图形的有源层101和半导体层102。
图3b为上述步骤S202后得到的图形，并且此时没有去除制作源漏金属层103的第二光刻胶层104，制作过程可以具体为：
在半导体层102上形成源漏金属层103的薄膜；
在形成的源漏金属层103的薄膜上，形成第二光刻胶层104；
对第二光刻胶层104进行曝光，得到第二光刻胶层104的图形；
对源漏金属层103进行湿法刻蚀，得到源漏金属层103的图形。
图3c为上述步骤S203后得到的图形，制作过程可以具体为：
在形成源漏金属层103的图形之后，且去除形成源漏金属层103的图形的第二光刻胶层104之前，形成第一光刻胶层105；
采用形成源漏金属层103的掩模板，以特定曝光速度对第一光刻胶层105进行曝光，形成保护层的图形。
图3d为上述步骤S204后得到的图形，通过对半导体层102进行刻蚀，以得到薄膜晶体管的沟道区域，该过程中，由于保护层覆盖了源漏金属层103的侧面，因而在半导体层102刻蚀过程中，反应气体不会腐蚀源漏金属层103。
此外，对于半导体层102的图形制作过程中，无需制作半导体层102的图形对应的掩模板，节约了制作成本，制作半导体层102的图形可以节省掩模板的原因为：将制作半导体层102的图形的过程分为两步，第一步，在制作有源层101的时候，形成于有源层101图形一致的半导体层102的初步图形；第二步，形成源漏金属层103的图形后，将源漏金属层103的图形作为“天然的掩模板”，对半导体层102直接进行刻蚀，形成沟道区域。可见，该过程并没有增加工艺的复杂程度，并且节省了制作半导体层102的掩模板。
图3e为上述步骤S205后得到的图形，采用剥离工艺，同时去除第一光刻胶层105和第二光刻胶层104，避免了分别对第一光刻胶层105和第二光刻胶层104进行剥离，减少了工艺过程。
在实际应用时，上述源漏金属层103可以为由钼、铝、钕化铝、钛或铜中的一种或多种构成的单层膜或多层膜。
为了满足大尺寸阵列基板的要求，可以将上述源漏金属层103做成三层膜的结构，如图4所示，上述源漏金属层103可以为由钼金属层1031、钕化铝金属层1032以及钼金属层1033构成的三层膜。该结构和采用的金属材料是本发明的优选实施方式，此处并不对源漏金属层103的结构和材料进行限定。
应当说明的是，在制作阵列基板的过程中，还应该包括制作栅极、栅极绝缘层、公共电极层、像素电极层以及钝化层等，这些过程可以采用现有技术中的工艺和顺序，此处不再赘述。
基于同一发明构思，本发明实施例提供一种阵列基板，该阵列基板由上述制作方法制作而成。由于该阵列基板解决问题的原理与上述阵列基板的制作方法相似，因此该阵列基板的实施可以参见上述阵列基板的制作方法的实施，重复之处不再赘述。
具体地，本发明实施例提供的上述阵列基板中，该阵列基板优选为高级超维场开关型液晶显示阵列基板。该阵列基板为ADS型只是本发明优选实施方式，在具体实施时，也可以为其他类型的阵列基板，此处不做限定。
基于同一发明构思，本发明实施例提供了一种显示装置，包括上述阵列基板，该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与上述阵列基板相似，因此该显示装置的实施可以参见上述阵列基板的实施，重复之处不再赘述。
本发明实施例提供的阵列基板的制作方法，在形成源漏金属层的图形后，形成用于至少覆盖源漏金属层位于有源层图形之上的侧面的保护层，因而在对半导体层进行刻蚀时，不会对源漏金属层产生腐蚀，并且在形成沟道区域后去除保护层，所以也不会改变薄膜晶体管的结构。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成具有相同图形的有源层和半导体层；
在所述半导体层上形成源漏金属层的图形；
形成用于至少覆盖所述源漏金属层位于所述有源层图形之上的侧面的保护层；
对所述半导体层进行刻蚀，形成薄膜晶体管的沟道区域；
去除所述保护层；
所述保护层的材料为光刻胶；所述形成用于至少覆盖所述源漏金属层位于所述有源层图形之上的侧面的保护层，包括：
在所述源漏金属层上形成第一光刻胶层；
采用形成所述源漏金属层的掩模板，以特定曝光速度对所述第一光刻胶层进行曝光，形成所述保护层的图形。
2.如权利要求1所述的制作方法，其特征在于，所述在所述源漏金属层上形成第一光刻胶层，具体包括：
在形成所述源漏金属层的图形之后，且去除形成所述源漏金属层的图形的第二光刻胶层之前，形成所述第一光刻胶层。
3.如权利要求2所述的制作方法，其特征在于，所述去除所述保护层，具体包括：
采用剥离工艺，同时去除所述第一光刻胶层和所述第二光刻胶层。
4.如权利要求2所述的制作方法，其特征在于，所述第一光刻胶层和所述第二光刻胶层均为正性光刻胶时，对所述第一光刻胶层进行曝光的特定曝光速度高于对所述第二光刻胶层进行曝光时采用的曝光速度；
所述第一光刻胶层和所述第二光刻胶层均为负性光刻胶时，对所述第一光刻胶层进行曝光的特定曝光速度低于对所述第二光刻胶层进行曝光时采用的曝光速度。
5.如权利要求1-4任一项所述的制作方法，其特征在于，所述源漏金属层为由钼、铝、钕化铝、钛或铜中的一种或多种构成的单层膜或多层膜。
6.如权利要求5所述的制作方法，其特征在于，所述源漏金属层为由钼金属层、钕化铝金属层以及钼金属层构成的三层膜。
7.一种阵列基板，其特征在于，所述阵列基板由如权利要求1-6任一项所述的制作方法制作而成。
8.如权利要求7所述的阵列基板，其特征在于，所述阵列基板为高级超维场开关型液晶显示阵列基板。
9.一种显示装置，其特征在于，包括如权利要求8所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710005691.8A CN106847756B (zh) | 2017-01-04 | 2017-01-04 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710005691.8A CN106847756B (zh) | 2017-01-04 | 2017-01-04 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847756A CN106847756A (zh) | 2017-06-13 |
| CN106847756B true CN106847756B (zh) | 2020-02-18 |
Family
ID=59117818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710005691.8A Active CN106847756B (zh) | 2017-01-04 | 2017-01-04 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847756B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1932623A (zh) * | 2000-09-20 | 2007-03-21 | 株式会社日立制作所 | 液晶显示器 |
| CN105590895A (zh) * | 2014-11-14 | 2016-05-18 | 群创光电股份有限公司 | 显示面板的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5838119B2 (ja) * | 2012-04-24 | 2015-12-24 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びそれを用いた表示装置 |
-
2017
- 2017-01-04 CN CN201710005691.8A patent/CN106847756B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1932623A (zh) * | 2000-09-20 | 2007-03-21 | 株式会社日立制作所 | 液晶显示器 |
| CN105590895A (zh) * | 2014-11-14 | 2016-05-18 | 群创光电股份有限公司 | 显示面板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847756A (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9806108B2 (en) | Manufacturing method of thin film transistor, manufacturing method of array substrate and array substrate | |
| US9859304B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| US9711544B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display device | |
| US9761617B2 (en) | Method for manufacturing array substrate, array substrate and display device | |
| EP3214492A1 (en) | Coa substrate and manufacturing method thereof and display device | |
| US10651204B2 (en) | Array substrate, its manufacturing method and display device | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| WO2019109712A1 (zh) | 阵列基板及制作方法、显示面板、显示装置 | |
| US9740053B2 (en) | Array substrate, fabrication method thereof, and display device | |
| US20180292696A1 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
| US9171941B2 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| US10504926B2 (en) | Thin film transistor, method for fabricating the same, array substrate, and display panel | |
| US20170110587A1 (en) | Array substrate and manufacturing method thereof, display panel, display device | |
| US9684217B2 (en) | Array substrate, method for manufacturing the same and liquid crystal display device | |
| US9972643B2 (en) | Array substrate and fabrication method thereof, and display device | |
| US10551696B2 (en) | Method of producing metal electrode, array substrate and method of producing the same, display device | |
| US20120241746A1 (en) | Electrophoresis display and manufacturing method | |
| CN107123687B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US10141352B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| US10763283B2 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| CN106847756B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| US10164028B2 (en) | Thin film transistor, manufacturing method therefor, oxide back plate and display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |