CN110459505A - 过孔连接结构及阵列基板的制造方法、阵列基板 - Google Patents

过孔连接结构及阵列基板的制造方法、阵列基板 Download PDF

Info

Publication number
CN110459505A
CN110459505A CN201810428335.1A CN201810428335A CN110459505A CN 110459505 A CN110459505 A CN 110459505A CN 201810428335 A CN201810428335 A CN 201810428335A CN 110459505 A CN110459505 A CN 110459505A
Authority
CN
China
Prior art keywords
layer
manufacturing
electrode
contact electrode
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810428335.1A
Other languages
English (en)
Other versions
CN110459505B (zh
Inventor
卢鹏程
陈小川
杨盛际
黄冠达
王辉
王晏酩
王维海
秦国红
宋亚歌
李健通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810428335.1A priority Critical patent/CN110459505B/zh
Priority to US16/473,950 priority patent/US11302869B2/en
Priority to PCT/CN2018/123956 priority patent/WO2019214253A1/zh
Publication of CN110459505A publication Critical patent/CN110459505A/zh
Application granted granted Critical
Publication of CN110459505B publication Critical patent/CN110459505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本公开实施例提供一种过孔连接结构及阵列基板的制造方法、阵列基板，该过孔连接结构的制造方法包括：在衬底基板上形成绝缘层并在该绝缘层中形成第一过孔；在该第一过孔中形成连接部；在该绝缘层的表面上形成覆盖该连接部的保护层；在该绝缘层和所述保护层中形成第二过孔；至少部分去除该保护层，暴露出该连接部。该制造方法通过在形成第二过孔之前形成保护层对连接部进行保护，避免了光刻胶的剥离工艺对该连接部造成损伤。

Description

过孔连接结构及阵列基板的制造方法、阵列基板
技术领域
本公开实施例涉及一种过孔连接结构及阵列基板的制造方法、阵列基板。
背景技术
显示面板通常包括显示区和焊盘(Bonding Pad)区，焊盘区用于在显示区器件制作完成后，与外部元件进行绑定(Bonding)以为显示面板提供信号，例如电源电压信号等。焊盘区的过孔连接结构的制作工艺如何不对显示区器件造成不利影响，是本领域关注的问题。
发明内容
本公开至少一实施例提供一种过孔连接结构的制造方法，包括：在衬底基板上形成绝缘层并在所述绝缘层中形成第一过孔；在所述第一过孔中形成连接部；在所述绝缘层的表面上形成覆盖所述连接部的保护层；在所述绝缘层和所述保护层中形成第二过孔；至少部分去除所述保护层，暴露出所述连接部。
例如，所述制造方法还包括：在形成所述绝缘层之前，在所述衬底基板上形成第一接触电极和第二接触电极，所述绝缘层覆盖所述第一接触电极和所述第二接触电极，所述第一过孔和所述第二过孔分别至少部分暴露所述第一接触电极和所述第二接触电极，所述第一接触电极与所述连接部电连接。
例如，所述第一接触电极和所述第二接触电极在所述衬底基板上的同一层中形成。
例如，至少部分去除所述保护层包括：在所述保护层上涂覆第一光刻胶层，采用第一掩模板对所述第一光刻胶层曝光、显影，以形成第一刻蚀掩膜，所述第一刻蚀掩膜包括保留在所述第二过孔中的部分；采用所述第一刻蚀掩膜刻蚀所述保护层。
例如，在所述绝缘层和所述保护层中形成所述第二过孔包括：在所述保护层上涂覆第二光刻胶层，采用第二掩模板对所述第二光刻胶层曝光，以形成第二刻蚀掩膜；采用所述第二刻蚀掩膜对所述保护层和所述绝缘层进行刻蚀。
例如，所述第一掩模板和所述第二掩模板是同一掩模板或具有相同的图案，所述第一光刻胶层和所述第二光刻胶层采用性质相反的光刻胶材料。
例如，形成所述连接部包括：形成在所述绝缘层上形成导电层，其中所述导电层填充所述第一过孔，进行抛光处理以去除所述绝缘层表面上的所述导电层。
例如，所述制造方法还包括：在去除所述保护层之后，在所述绝缘层之上形成第一电极，其中，所述第一电极与所述连接部电连接。
例如，所述制造方法还包括：在形成第一电极的同时，在所述第二过孔中形成第二电极。
本公开至少一实施例还提供一种阵列基板的制造方法，所述阵列基板包括过孔连接结构，所述制造方法包括：包括采用上述制造方法形成所述过孔连接结构。
例如，所述阵列基板包括显示区和焊盘区，其中，所述第一过孔位于所述显示区，所述第二过孔位于所述焊盘区。
例如，所述制造方法还包括：在形成所述绝缘层之前，在所述衬底基板上形成第一接触电极和第二接触电极，所述绝缘层覆盖所述第一接触电极和所述第二接触电极，所述第一过孔和所述第二过孔分别至少部分暴露出所述第一接触电极和所述第二接触电极，所述第一接触电极与所述连接部电连接。
例如，所述制造方法还包括：在去除所述保护层之后，在所述绝缘层之上形成第一电极，其中，所述第一电极与所述连接部电连接。
例如，所述制造方法还包括：在所述第一电极上形成有机发光二极管。
例如，所述阵列基板包括源漏电极层和栅极层，所述第一接触电极和第二接触电极与所述源漏电极层形成于同一层，或者所述第一接触电极与所述第二接触电极分别与所述源漏电极层和所述栅极层形成于同一层。
本公开至少一实施例还提供一种阵列基板，所述阵列基板采用上述的制造方法形成。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A-1C为一种过孔连接结构的制造方法的步骤示意图；
图2为本公开一实施例提供的过孔连接结构的制造方法流程图；
图3A-3I为本公开一实施例提供的过孔连接结构的制造方法步骤示意图；
图4A-4C为本公开另一实施例提供的过孔连接结构的制造方法步骤示意图；
图5为本公开一实施例提供的阵列基板的平面示意图；
图6A和图6B为图5中阵列基板的局部剖视图；
图7为本公开实施例提供的阵列基板的制造方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
发明人发现，过孔的制造工艺容易对已经形成的过孔中的连接部造成不利影响，例如，在焊盘区的接触孔的制造工艺中，容易对显示区中用于像素电极的过孔中的连接部造成腐蚀或剥落等不利影响。如图1A-1C所示，利用光刻胶层11作为掩模刻蚀绝缘层16形成接触孔12，从而暴露出焊盘区的接触电极13，之后在对光刻胶层11进行剥离时，容易将像素电极过孔17中的连接部14的导电材料部分带出，由此在像素电极过孔17中的连接部14上方形成空隙，该空隙导致后续在连接部14上形成的像素电极15容易断裂或者在该像素电极15的表面形成较大的段差(如图1C)，这不但容易造成该像素电极15与该连接部14之间的接触不良，还容易对后续形成在像素电极15上的发光元件等造成不利影响，从而导致由此得到的显示装置显示不均一等问题。
本公开的至少一实施例提供一种过孔连接结构及阵列基板的制造方法、以及采用该制造方法形成的阵列基板，能够对该过孔连接结构中的连接部进行保护，使得其上形成的结构具有较为平整的表面，从而对工艺进行了改良。
图2为本公开一实施例提供的过孔连接结构的制造方法流程图，图3A-3I为该制造方法的制造方法步骤示意图。如图所示，该过孔连接结构的制造方法包括以下步骤。
步骤S201：如图3A所示，在衬底基板20上形成绝缘层21并在该绝缘层中形成第一过孔22。
例如，衬底基板20可以是无机衬底(如玻璃、石英、蓝宝石、硅片等)或者有机柔性衬底(如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等)，本实施例包括但不限于此。
例如，该衬底基板为硅片，该过孔连接结构的制作工艺可与硅基工艺兼容，有助于实现更高的分辨率(PPI)。
例如，绝缘层21可以包括无机绝缘材料，例如氮化硅、氮氧化硅等，或者氧化铝、氮化钛等。例如，该绝缘层还可以包括丙烯酸、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，该绝缘层可以是单层结构也可以是多层结构。
例如，可以采用化学气相淀积工艺(例如形成无机绝缘材料)或者旋涂、印刷(例如形成有机绝缘材料)等工艺形成该绝缘层21。
例如，形成第一过孔22可以采用常规的光刻工艺，包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤，这里不再赘述。
步骤S202：在第一过孔22中形成连接部23。
如图3B所示，形成该连接部包括在包括第一过孔22的绝缘层21的表面上形成导电层231，该导电层231填充在第一过孔22中。例如，该导电层的材料包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，形成该导电层231的工艺包括采用溅射、物理气相淀积或化学气相淀积等工艺。
如图3C所示，在该实施例的一个示例中，使用构图工艺形成位于第一过孔22中的连接部23，以得到导电过孔结构。
在该实施例的另一个示例中，对该导电层231进行抛光处理，以去除位于该绝缘层21表面上的导电层231但保留位于第一过孔22中的导电层231的部分。
例如，该抛光处理使得该导电层的表面与该绝缘层21齐平。
例如，该抛光处理包括物理抛光工艺或化学抛光工艺，例如为化学机械抛光(Chemical Mechanical Polishing)工艺。
对该导电层进行抛光处理形成该连接部可以避免光刻工艺中光刻胶的剥离对该连接部造成损伤。
步骤S203：如图3D所示，在绝缘层21的表面形成覆盖连接部23的保护层24。
例如，保护层24可以包括无机绝缘材料，例如氮化硅、硅氮氧化物等硅的氮氧化物材料，或者氧化铝、氮化钛等金属氮氧化物材料。例如，该绝缘层还可以包括丙烯酸、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，该绝缘层可以是单层结构也可以是多层结构。
例如，形成该保护层24可以采用化学气相淀积工艺(例如形成无机绝缘材料)或者旋涂、印刷(例如形成有机绝缘材料)等工艺。
步骤S204：在绝缘层21和保护层24中形成第二过孔25。
如图3E所示，在该保护层24上形成第一光刻胶层并采用第一掩模板对该第一光刻胶层进行曝光、显影，以形成第一刻蚀掩膜251，采用该第一刻蚀掩膜251对该保护层24和该绝缘层21进行刻蚀，形成穿过该保护层24和该绝缘层21的第二过孔25，然后去除位于保护层24表面上的第一刻蚀掩膜251。
例如，该第一光刻胶层采用正性光刻胶材料，该第一掩模板图案的透光区对应该第二过孔区。
或者，例如，该第一光刻胶层采用负性光刻胶材料，该第一掩模板的不透光区对应该第二过孔区。
步骤S205：至少部分去除该保护层24，暴露出该连接部23。
例如，如图3F所示，在一个示例中，可以采用光刻工艺去除该保护层24以露出连接部23，该光刻工艺包括：在该保护层24上形成第二光刻胶层，并采用第二掩模板对该第二光刻胶层进行曝光、显影，以形成第二刻蚀掩膜252，该第二刻蚀掩膜包括保留在该第二过孔中的部分；然后采用该第二刻蚀掩膜对该保护层24进行刻蚀，去除该保护层24的至少部分并暴露出连接部23。该第二刻蚀掩膜可以保护该第二过孔中的材料(如以下实施例中的第二接触电极)在后续的保护层刻蚀工艺中不受损伤。
例如，在一个示例中，该第二掩模板与该第一掩模板是同一掩模板或具有相同的图案(透光区)，同时该第二光刻胶层和该第一光刻胶层采用性质相反的光刻胶材料，这样得到的第二刻蚀掩膜252与第一刻蚀掩膜251的图案形成互补，如图3G所示，由此可以减少一块掩模板，降低了制造成本。
例如，第一光刻胶层采用正性光刻胶材料，第二光刻胶材料采用负性光刻胶材料；或者，第一光刻胶层采用负性光刻胶材料，第二光刻胶材料采用正性光刻胶材料。
在本实施例的一个示例中，第二刻蚀掩膜252仅包括保留在第二过孔25中的部分，保护层24完全暴露从而被完全去除。在本实施例的其它示例中，第二刻蚀掩膜252可以仅暴露部分保护层24从而仅去除该部分保护层24以露出连接部23。例如，如图3H所示，在这一步骤中，第二刻蚀掩膜252仅仅暴露出保护层24对应于第一过孔22的部分，因此，保护层24仅被去除其对应于第一过孔22的部分。在实际工艺中，可以根据需要选择形成该保护层的图案。
如图3I所示，去除第二刻蚀掩膜252形成该过孔连接结构200。由于连接部23的表面没有被该第二刻蚀掩膜覆盖，因此，在该第二刻蚀掩膜的去除过程中，连接部的表面23可以不受剥离该第二刻蚀掩膜的工艺的影响。
本公开的至少一实施例提供的过孔连接结构的制造方法中，在形成第二过孔之前形成保护层对连接部进行保护，避免了在连接部表面直接形成光刻胶，进而避免光刻胶的剥离工艺对该连接部造成损伤，从而使得该过孔连接结构具有一个完整的接触表面，有利于后续器件的形成。
图4A-4C为本公开另一实施例提供的过孔连接结构的制造方法步骤示意图。该制造方法与上一实施例所提供的过孔连接结构的制造方法基本相同，以下将主要针对二者的区别进行详细说明，相同的部分这里不再赘述。
如图4A所示，该过孔连接结构的制造方法还包括：在形成绝缘层21之前，在衬底基板20上形成第一接触电极201和第二接触电极202，绝缘层21覆盖该第一接触电极201和该第二接触电极202，第一过孔22和第二过孔25分别至少部分暴露出该第一接触电极201和第二接触电极202，并且第一接触电极201与连接部23电连接。
例如，如图4A所示，该第一接触电极201与第二接触电极202在该衬底基板上的同一层形成。
需要说明的是，本公开中所提到的“在同一层中形成”指的两种结构(如该第一接触电极和第二接触电极)由同一材料经过同一淀积工艺和同一构图工艺形成。
例如，如图4B所示，该第一接触电极201与第二接触电极202也可以在该衬底基板上的不同层形成，例如二者之间具有一层或多层层间绝缘层210。此种情形，例如，该第一接触电极和第二接触电极可以包括相同或不同的导电材料。
例如，用于形成该第一接触电极201与第二接触电极202的导电材料包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，如图4C所示，该实施例的一个示例中，在形成了前述过孔连接结构之后，在绝缘层21上形成第一电极26，该第一电极与连接部23电连接，也即与该第一接触电极201电连接。由于连接部23具有平整的表面，该第一电极26与该连接部23具有平整的接触界面，有利于二者之间形成良好的电接触。第一电极26根据需要可以采用不同的材料，例如金属材料或者导电金属氧化物等。
例如，如图所示，该制造方法还包括形成第二电极27，该第二电极与该第二接触电极202电连接，且还可以对于第二接触电极202提供防氧化等保护功能，也即作为保护电极。例如，该第二电极27与该第一电极26在同一构图工艺中形成。
本公开的至少一实施例还提供一种阵列基板及其制造方法，该阵列基板包括过孔连接结构，该阵列基板的制造方法包括采用上述制造方法形成该过孔连接结构。
例如，该阵列基板可以是用于液晶显示装置的阵列基板，也可以是用于有机发光二极管(OLED)显示装置的阵列基板，例如该液晶显示装置或OLED显示装置分别为硅基液晶显示装置或硅基OLED显示装置。该过孔连接结构可以位于该阵列基板的显示区，也可以位于该阵列基板的非显示区，也可以部分位于显示区、部分位于非显示区。本领域技术人员应当理解，只要阵列基板包含采用上述制造方法所形成的过孔连接结构，该阵列基板及其制造方法就落入本公开的保护范围之中。
图5为本公开一实施例提供的阵列基板的平面示意图，图6A-6B为图5沿剖面线I-I’方向的剖视图的不同示例，图7为该阵列基板的制造方法的流程图。以下以形成一种OLED显示装置的阵列基板为例，结合图5、图6A-6B及图7对本公开实施例提供的阵列基板及其制造方法进行示例性说明。为了方便说明，与上述实施例相同的元件采用相同的标号表示，这里不再赘述。
如图5所示，阵列基板300包括显示区301和焊盘区302。显示区301设置有阵列排布的多个像素单元303，每个像素单元包括至少一个有机发光晶体管以及与之连接的像素电路，该有机发光晶体管在像素电路的驱动下发光。焊盘区302设置有多个焊盘304(BondingPad)，用于在显示区器件制作完成后，与外部元件(如栅极驱动电路、数据驱动电路、电源等)进行绑定(Bonding)以为该阵列基板提供信号，例如栅极扫描信号、显示数据信号、电源电压信号(如VDD、VSS)等。
如图6A、图6B以及图7所示，该阵列基板的制造方法包括如下步骤。
步骤S701：在显示区301形成第一接触电极201，在焊盘区302形成第二接触电极202。
如图6A和图6B所示，在衬底基板20上形成像素电路310，该像素电路例如包括常规OLED像素驱动电路，例如包括开关晶体管、驱动晶体管及存储电容，或者还可以进一步包括复位晶体管、发光控制晶体管等，本实施例不限制像素电路的具体结构。为了清楚起见，图6A和图6B仅示出了该像素电路的驱动晶体管311。
该像素电路的制造方法可以为常规像素驱动电路的制造方法，例如包括溅射(例如形成金属层及金属氧化物层)、化学气相淀积(例如形成无机介质层)、喷墨打印或者旋涂(例如形成有机介质层)、光刻(例如进行构图工艺)等常规工艺步骤。
例如，该制造方法包括在衬底基板20上形成有源层312、栅绝缘层313、栅极层(包括栅极314以及与之连接的栅线)、层间绝缘层315以及源漏电极层(包括源极316、漏极317以及数据线等)，从而在显示区形成驱动晶体管311。该有源层312可以包括单质半导体材料或化合物半导体材料，例如可以包括非晶硅、多晶硅、金属氧化物半导体等。
例如，在图6A所示的示例中，第一接触电极201和第二接触电极202形成于同一层中。例如，第一接触电极201和第二接触电极202与该源漏电极层形成于同一层中，例如由同一道构图工艺形成。例如，第一接触电极201具体实现为源极316，或者说第一接触电极201与源极316一体成型；第二接触电极202与显示区域中的数据线电连接，用于数据线与数据驱动电路的绑定。例如，第一接触电极201可以与源极316分别形成并形成电连接。
例如，在一个示例中，第一接触电极201与第二接触电极202与该源漏电极层不在同一层形成，例如该第一接触电极201形成于位于该源漏电极层之上的顶层导电层(未示出)中，并通过过孔与该源漏电极层形成电连接。
例如，在图6B所示的示例中，该第一接触电极201与该源漏电极层形成于同一层中，该第二接触电极202与该栅极层形成于同一层中。例如，第二接触电极202与显示区中的栅线的引线电连接，用于栅线与栅极驱动电路的绑定。
此外，参照图4C，在图6A和图6B所示的实施例中，在第二过孔25中也可以形成第二电极27，以与第二接触电极202电连接，以及提供对于第二接触电极202的保护等。
需要说明的是，这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，因此根据需要二者是可以互换的。并且，在图6A和图6B中，驱动晶体管311为顶栅型，但是本公开的实施例并不限制于晶体管的具体类型，其可以为顶栅型，也可以为底栅型等，并且当晶体管为不同的类型时，衬底基板上的层结构也相应的不同。
步骤S702至步骤S706与上述步骤S201至步骤S205基本相同，这里不再赘述。
步骤S707：形成第一电极26，该第一电极26与连接部23电连接。
如上所述可以通过研磨工艺等使得连接部23具有平整的表面，由此该第一电极26与该连接部23具有平整的接触界面，有利于二者形成良好的电接触。
例如，在一个示例中，该第一电极26形成为有机发光二极管的阳极。例如，该第一电极26的材料为高功函数的金属或导电金属氧化物；又例如，为了形成顶发射型有机发光二极管，该第一电极26包括反射率高的导电材料，例如包括金属层与导电金属氧化物层(例如氧化铟锡ITO等)的叠层结构，该金属层与连接部23电连接。
例如，该第一电极26通过蒸镀以及构图工艺形成。
步骤S708：在第一电极26上形成有机发光二极管30。
例如，在第一电极26上形成像素界定层(Pixel Defining Layer,PDL)28，并通过构图工艺在像素界定层28上形成开口从而定义发光区，该开口暴露出第一电极26的至少部分。然后，对应该像素界定层28上的开口依次形成有机发光层261和第三电极262，从而形成该有机发光二极管30。
例如，该像素界定层28为有机材料形成，例如为聚酰亚胺(Polyimide,PI)或其他有机树脂等。该形成工艺例如包括涂布PI溶液并对该PI溶液进行固化从而形成PI层，然后对该PI层进行构图工艺从而形成该像素界定层28。
例如，通过蒸镀工艺形成该有机发光层261和该第三电极262。该有机发光层根据需要还可以包括空穴注入层、空穴传输层、电子传输层、电子注入层等。
例如，该第三电极262形成为该有机发光晶体管的阴极，例如低功函数的金属导电材料。例如为了形成顶发射型的有机发光二极管，该第三电极采用透射率高的导电材料形成，例如由导电率高的金属材料与透射率高的导电金属氧化物材料的叠层结构(例如Ag/ITO结构)形成。
在另一个示例中，该第一电极26形成为有机发光二极管的阴极，相应地第三电极262形成为该有机发光二极管的阳极。
本公开实施例还提供一种阵列基板以及包括该阵列基板的显示装置，该阵列基板采用上述制造方法形成。该显示装置例如为液晶显示装置、有机发光二极管显示装置等。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种过孔连接结构的制造方法，包括：
在衬底基板上形成绝缘层并在所述绝缘层中形成第一过孔；
在所述第一过孔中形成连接部；
在所述绝缘层的表面上形成覆盖所述连接部的保护层；
在所述绝缘层和所述保护层中形成第二过孔；
至少部分去除所述保护层，暴露出所述连接部。
2.如权利要求1所述的制造方法，还包括：在形成所述绝缘层之前，在所述衬底基板上形成第一接触电极和第二接触电极，
其中，所述绝缘层覆盖所述第一接触电极和所述第二接触电极，
所述第一过孔和所述第二过孔分别至少部分暴露所述第一接触电极和所述第二接触电极，
所述第一接触电极与所述连接部电连接。
3.如权利要求2所述的制造方法，其中，所述第一接触电极和所述第二接触电极在所述衬底基板上的同一层中形成。
4.如权利要求1所述的制造方法，其中，至少部分去除所述保护层包括：
在所述保护层上涂覆第一光刻胶层，采用第一掩模板对所述第一光刻胶层曝光、显影，以形成第一刻蚀掩膜，所述第一刻蚀掩膜包括保留在所述第二过孔中的部分；
采用所述第一刻蚀掩膜刻蚀所述保护层。
5.如权利要求4所述的制造方法，其中，在所述绝缘层和所述保护层中形成所述第二过孔包括：
在所述保护层上涂覆第二光刻胶层，采用第二掩模板对所述第二光刻胶层曝光、显影，以形成第二刻蚀掩膜；
采用所述第二刻蚀掩膜对所述保护层和所述绝缘层进行刻蚀。
6.如权利要求5所述的制造方法，其中，所述第一掩模板和所述第二掩模板是同一掩模板或具有相同的图案，所述第一光刻胶层和所述第二光刻胶层采用性质相反的光刻胶材料。
7.如权利要求1所述的制造方法，其中，形成所述连接部包括：
形成在所述绝缘层上形成导电层，其中所述导电层填充所述第一过孔，
进行抛光处理以去除所述绝缘层表面上的所述导电层。
8.如权利要求1所述的制造方法，还包括：在至少部分去除所述保护层之后，在所述绝缘层之上形成第一电极，其中，所述第一电极与所述连接部电连接。
9.如权利要求8所述的制造方法，还包括：在形成所述第一电极的同时，在所述第二过孔中形成第二电极。
10.一种阵列基板的制造方法，所述阵列基板包括过孔连接结构，所述制造方法包括：
包括采用如权利要求1或4-7中任一所述的制造方法形成所述过孔连接结构。
11.如权利要求10所述的制造方法，所述阵列基板包括显示区和焊盘区，其中，所述第一过孔位于所述显示区，所述第二过孔位于所述焊盘区。
12.如权利要求11所述的制造方法，还包括：在形成所述绝缘层之前，在所述衬底基板上形成第一接触电极和第二接触电极，
其中，所述绝缘层覆盖所述第一接触电极和所述第二接触电极，所述第一过孔和所述第二过孔分别至少部分暴露出所述第一接触电极和所述第二接触电极，所述第一接触电极与所述连接部电连接。
13.如权利要求12所述的制造方法，还包括：在至少部分去除所述保护层之后，在所述绝缘层之上形成第一电极，其中，所述第一电极与所述连接部电连接。
14.如权利要求13所述的制造方法，还包括：在所述第一电极上形成有机发光二极管。
15.如权利要求11-14任一所述的制造方法，其中，所述阵列基板包括源漏电极层和栅极层，
所述第一接触电极和第二接触电极与所述源漏电极层形成于同一层，或者所述第一接触电极与所述第二接触电极分别与所述源漏电极层和所述栅极层形成于同一层。
16.一种阵列基板，采用如权利要求10-15任一所述的制造方法形成。
CN201810428335.1A 2018-05-07 2018-05-07 过孔连接结构及阵列基板的制造方法、阵列基板 Active CN110459505B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810428335.1A CN110459505B (zh) 2018-05-07 2018-05-07 过孔连接结构及阵列基板的制造方法、阵列基板
US16/473,950 US11302869B2 (en) 2018-05-07 2018-12-26 Manufacturing method of via-hole connection structure, array substrate and manufacturing method thereof, display device and manufacturing method thereof
PCT/CN2018/123956 WO2019214253A1 (zh) 2018-05-07 2018-12-26 过孔连接结构及阵列基板的制造方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810428335.1A CN110459505B (zh) 2018-05-07 2018-05-07 过孔连接结构及阵列基板的制造方法、阵列基板

Publications (2)

Publication Number Publication Date
CN110459505A true CN110459505A (zh) 2019-11-15
CN110459505B CN110459505B (zh) 2022-01-11

Family

ID=68467182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810428335.1A Active CN110459505B (zh) 2018-05-07 2018-05-07 过孔连接结构及阵列基板的制造方法、阵列基板

Country Status (3)

Country Link
US (1) US11302869B2 (zh)
CN (1) CN110459505B (zh)
WO (1) WO2019214253A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951845A (zh) * 2021-01-25 2021-06-11 武汉华星光电技术有限公司 阵列基板
WO2021189483A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2021227753A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
WO2022048538A1 (zh) * 2020-09-07 2022-03-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和背光模组

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906831A (zh) * 2020-03-27 2022-01-07 京东方科技集团股份有限公司 显示模组及显示装置
CN114556203B (zh) * 2020-09-18 2023-06-16 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和背光模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294951A (ja) * 2006-04-24 2007-11-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
CN102832200A (zh) * 2011-06-15 2012-12-19 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN103579532A (zh) * 2012-08-10 2014-02-12 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN103824865A (zh) * 2014-02-14 2014-05-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104091761A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 一种图案化薄膜的制备方法、显示基板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603836B1 (ko) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR102066623B1 (ko) 2013-08-21 2020-01-17 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP2016004910A (ja) * 2014-06-17 2016-01-12 キヤノン株式会社 有機発光装置
CN104867964B (zh) * 2015-05-18 2019-02-22 京东方科技集团股份有限公司 阵列基板、其制造方法以及有机发光二极管显示装置
JP2017168308A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 表示装置
CN106129006A (zh) 2016-06-30 2016-11-16 上海华力微电子有限公司 一种提高闪存低温数据存储特性的方法
CN106129066A (zh) * 2016-07-18 2016-11-16 京东方科技集团股份有限公司 一种阵列基板、显示面板及阵列基板制备方法
CN106847830B (zh) 2017-03-02 2019-06-14 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN106941093B (zh) 2017-05-12 2019-10-11 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP2020109452A (ja) * 2019-01-07 2020-07-16 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294951A (ja) * 2006-04-24 2007-11-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
CN102832200A (zh) * 2011-06-15 2012-12-19 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN103579532A (zh) * 2012-08-10 2014-02-12 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN103824865A (zh) * 2014-02-14 2014-05-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104091761A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 一种图案化薄膜的制备方法、显示基板及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021189483A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113841250A (zh) * 2020-03-27 2021-12-24 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11871625B2 (en) 2020-03-27 2024-01-09 Boe Technology Group Co., Ltd. Display substrate, preparation method thereof, and display apparatus
WO2021227753A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
WO2022048538A1 (zh) * 2020-09-07 2022-03-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和背光模组
CN112951845A (zh) * 2021-01-25 2021-06-11 武汉华星光电技术有限公司 阵列基板

Also Published As

Publication number Publication date
US20210351353A1 (en) 2021-11-11
CN110459505B (zh) 2022-01-11
WO2019214253A1 (zh) 2019-11-14
US11302869B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
CN110459505A (zh) 过孔连接结构及阵列基板的制造方法、阵列基板
CN108010935B (zh) 有机发光显示装置及其制造方法
KR102458907B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN101261956B (zh) 制造显示装置的方法
CN102867839B (zh) 有机电致发光显示装置的阵列基板及其制造方法
JP4333922B2 (ja) 有機電界発光素子
TWI412294B (zh) 有機發光裝置及其製造方法
JP2013225645A (ja) アレイ基板及びその製造方法
CN104637438A (zh) 柔性显示器及其制造方法
JP3924750B2 (ja) Ａｍｅｌディスプレイパネルおよびその製造方法
US20210202464A1 (en) Electrostatic Discharge Unit, Array Substrate and Display Panel
CN101908537A (zh) 用于显示设备的阵列基板及其制造方法
KR102070148B1 (ko) 표시 장치 및 이의 제조 방법
CN110010623A (zh) 显示装置
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR20190073867A (ko) 표시 장치
KR20110065717A (ko) 유기발광 표시장치의 제조방법
CN103383924B (zh) 阵列基板及其制造方法
CN107302061A (zh) Oled显示基板及其制作方法、显示装置
JP2007026866A (ja) 表示装置の製造方法
CN104681587A (zh) 有机发光显示装置及其制造方法
KR102230692B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US20240016017A1 (en) Display panel and method for manufacturing same
WO2021169568A1 (zh) 显示母板及其制备方法、显示基板和显示装置
CN114156289A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant