CN111490076A - 导线、包括导线的显示装置和制造显示装置的方法 - Google Patents
导线、包括导线的显示装置和制造显示装置的方法 Download PDFInfo
- Publication number
- CN111490076A CN111490076A CN202010073723.XA CN202010073723A CN111490076A CN 111490076 A CN111490076 A CN 111490076A CN 202010073723 A CN202010073723 A CN 202010073723A CN 111490076 A CN111490076 A CN 111490076A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive line
- display device
- disposed
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010936 titanium Substances 0.000 claims abstract description 57
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 45
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 41
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 36
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 500
- 239000003870 refractory metal Substances 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 45
- 239000003990 capacitor Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 18
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 11
- 239000002356 single layer Substances 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 description 15
- 230000008021 deposition Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000011810 insulating material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001225 polyester resin Polymers 0.000 description 3
- 239000004645 polyester resin Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
Abstract
本公开涉及导线、包括导线的显示装置和制造显示装置的方法,用于显示装置的导线可以包括:第一层,包括铝或铝合金;第二层,设置在所述第一层上,所述第二层包括氮化钛;以及第三层,设置在所述第二层上,所述第三层包括钛并且具有包括多个堆叠的子层的多层结构。
Description
技术领域
实施例涉及显示装置。更具体地,实施例涉及用于显示装置的导线、包括导线的显示装置以及制造包括导线的显示装置的方法。
背景技术
随着用于可视地表示各种电信号信息的显示装置已经迅速发展,已经使用了具有诸如纤薄、轻质和低功耗的优异特性的各种平板显示装置。平板显示装置中的液晶显示装置和有机发光显示装置由于它们的诸如优异的分辨率、图像质量等优点被广泛地商业化。具体地,有机发光显示装置已经由于它的诸如宽视角、高对比度和高响应速度的优点而引起关注。
近来,对具有高分辨率的显示装置的需求日益增加,因此,已经进行了可以提高每单位面积的像素集成的研究。为了高速处理图像信号,日益需要具有较低电阻的导线,因此,已经进行了使用铝(Al)代替钼(Mo)等作为导线的材料的研究。
然而,在高温处理期间,可能在包括铝(Al)的导线中产生铝(Al)的小丘。为了防止小丘的产生,可以在导线上另外形成包括钛(Ti)等的覆盖层。然而,当覆盖层的厚度增加时,在导线的蚀刻工艺期间,可能从覆盖层中包括的晶粒中产生过量的残留物。
发明内容
实施例提供了一种用于其中不产生过量的残留物的显示装置的导线以及包括所述导线的显示装置。
实施例提供一种制造包括用于防止产生过量的残留物的导线的显示装置的方法。
根据实施例的用于显示装置的导线可以包括:包括铝(Al)或铝合金的第一层;设置在所述第一层上的第二层,所述第二层包括难熔金属氮化物;以及设置在所述第二层上的第三层,包括难熔金属的所述第三层具有包括多个堆叠的子层的多层结构,所述第三层具有设置在相邻子层之间的界面。
在一实施例中,所述难熔金属氮化物可以包括氮化钛,并且所述难熔金属可以包括钛。
在一实施例中,所述第一层和所述第二层中的每一个可以具有单层结构。
在一实施例中,所述多个堆叠的子层可以包括彼此基本相同的材料。
在一实施例中,所述多个堆叠的子层中的每个子层可以包括钛。
在一实施例中,所述多个堆叠的子层可以包括彼此不同的材料。
在一实施例中,所述多个堆叠的子层中的一个子层可以包括钛,并且所述多个堆叠的子层中的另一子层可以包括氮化钛或氧化钛。
在一实施例中,所述多个堆叠的子层的厚度可以基本相等。
在一实施例中,所述第三层的厚度可以小于所述第一层的厚度。
在一实施例中,所述第二层的厚度可以小于所述第一层的厚度和所述第三层的厚度。
在一实施例中,所述第三层可以由两个、三个或四个子层组成。
根据实施例的显示装置可以包括:基底;设置在所述基底上的半导体层;设置在所述半导体层上的第一导线;以及设置在所述第一导线上的第二导线。所述第二导线可以包括:包括铝(Al)或铝合金的第一层;设置在所述第一层上的第二层,所述第二层包括难熔金属氮化物;以及设置在所述第二层上的第三层,所述第三层包括难熔金属并且具有包括多个堆叠的子层的多层结构,所述第三层具有设置在相邻子层之间的界面。
在一实施例中,所述第一导线可以包括:包括铝或铝合金的第一层;设置在所述第一层上的第二层,所述第二层包括氮化钛;以及设置在所述第二层上的第三层,所述第三层包括钛并且具有单层结构。
在一实施例中,所述第二导线的所述第三层的厚度可以大于或基本上等于所述第一导线的所述第三层的厚度。
在一实施例中,所述第二导线的所述第三层的所述多个堆叠的子层中的每个子层的厚度可以小于所述第一导线的所述第三层的厚度。
在一实施例中,所述第二导线的所述第三层中包括的晶粒的平均尺寸可以小于所述第一导线的所述第三层中包括的晶粒的平均尺寸。
在一实施例中,所述显示装置还可以包括设置在所述第二导线上的第三导线。所述第三导线可以经由暴露所述半导体层的一部分的第一接触孔与所述半导体层接触,并且可以经由暴露所述第二导线的一部分的第二接触孔与所述第二导线接触。
在一实施例中,所述第一接触孔的深度可以大于所述第二接触孔的深度。
在一实施例中,所述显示装置还可以包括:第一电极,设置在所述第二导线上;发射层,设置在所述第一电极上;以及第二电极,设置在所述发射层上。
根据实施例的制造显示装置的方法可以包括:在基底上形成半导体层;在所述半导体层上形成第一导线;以及在所述第一导线上形成第二导线,所述第二导线包括:包括铝或铝合金的第一层、包括难熔金属氮化物的第二层以及包括难熔金属的第三层。所述第二导线的所述第三层可以具有包括多个堆叠的子层的多层结构,并且所述形成所述第二导线可以包括在形成通过不连续沉积形成的所述子层之间的真空中断。
在一实施例中,所述第一导线可以包括:包括铝或铝合金的第一层、包括氮化钛的第二层以及包括钛的第三层。在形成所述第一导线的所述第三层期间,可以在未真空中断的情况下形成所述第一导线的所述第三层。
在一实施例中,所述第二导线的所述第三层的厚度可以大于或基本上等于所述第一导线的所述第三层的厚度。
在一实施例中,所述方法还可以包括:在形成所述第一导线之前形成覆盖所述半导体层的第一绝缘层;在形成所述第二导线之前形成覆盖所述第一导线的第二绝缘层;形成覆盖所述第二导线的第三绝缘层;形成穿过所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的第一接触孔以暴露所述半导体层的一部分,并形成穿过所述第三绝缘层的第二接触孔以暴露所述第二导线的一部分;以及在所述第三绝缘层上形成第三导线,所述第三导线填充所述第一接触孔和所述第二接触孔。
在一实施例中,所述第一接触孔和所述第二接触孔可以基本上同时形成。
在一实施例中,所述方法还可以包括:在所述第二导线上形成第一电极;在所述第一电极上形成发射层;以及在所述发射层上形成第二电极。
根据实施例的用于显示装置的导线可以包括:包括铝(Al)合金的第一层;设置在所述第一层上的第二层,所述第二层包括氮化钛(TiNx);以及设置在所述第二层上的第三层,所述第三层包括钛(Ti),所述第三层具有包括多个堆叠的子层的多层结构,所述第三层在相邻子层之间具有界面。
根据实施例的显示装置可以包括:基底;开关晶体管,包括第一栅电极,所述第一栅电极包括顺序地设置在所述基底上的铝或铝合金、难熔金属氮化物和难熔金属;驱动晶体管,包括第二栅电极,所述第二栅电极包括顺序地设置在所述基底上的铝或铝合金、难熔金属氮化物和难熔金属;发光二极管,具有连接到所述驱动晶体管并设置在所述基底上的电极,其中,所述第二栅电极中的所述难熔金属包括多个堆叠的子层,所述多个堆叠的子层具有设置在相邻子层之间的界面。
在一实施例中,所述第一栅电极中的所述难熔金属可以不具有界面。
在一实施例中,所述难熔金属氮化物可以包括氮化钛,并且所述难熔金属可以包括钛。
在一实施例中,所述多个堆叠的子层中的每个子层可以具有柱状晶粒,并且所述柱状晶粒在所述界面处具有不连续部分。
在一实施例中,所述驱动晶体管中的所述难熔金属的所述多个堆叠的子层可以包括钛层和设置在所述钛层上的氮化钛层或氧化钛层。
在一实施例中,所述驱动晶体管中的所述难熔金属的所述多个堆叠的子层可以包括顺序地堆叠的多个钛层且所述界面在相邻钛层之间。
在一实施例中,所述显示装置还可以包括连接在所述驱动晶体管的源电极和栅电极之间的电容器。所述电容器可以包括具有与所述第一栅电极相同的结构的第一电极和具有与所述第二栅电极相同的结构的第二电极。
在一实施例中,所述驱动晶体管中的所述难熔金属中包括的晶粒的平均尺寸可以小于所述开关晶体管中的所述难熔金属中包括的晶粒的平均尺寸。
在根据实施例的用于显示装置的导线和包括所述导线的所述显示装置中,所述导线可以包括:包括铝或铝合金的第一层、包括氮化钛的第二层以及包括钛的第三层,并且所述第三层可以具有包括所述多个堆叠的子层的所述多层结构。因此,可以提供在所述蚀刻工艺期间不产生过量的残留物的导线。
在根据实施例的制造包括导线的显示装置的方法中,可以通过不连续沉积形成导线的第三层的多个堆叠的子层。因此,可以防止在蚀刻工艺期间产生过量的残留物。
附图说明
从结合附图进行的以下详细描述中,将更清楚地理解说明性的非限制性实施例。
图1是示出根据实施例的显示装置的平面图。
图2是示出图1中的像素的示例的电路图。
图3是示出根据实施例的显示装置的截面图。
图4是示出图3中的第一导线的截面图。
图5是示出图3中的第二导线的截面图。
图6A和图6B是示出图4中的第一导线的第三层中的晶粒的图。
图7A、图7B和图7C是示出图5中的第二导线的第三层中的晶粒的图。
图8、图9、图10、图11和图12是示出根据实施例的制造显示装置的方法的截面图。
具体实施方式
在下文中,将参考附图详细说明根据实施例的导线、显示装置和制造显示装置的方法。
在下文中,将参考图1至图7C描述根据实施例的用于显示装置的导线和包括所述导线的显示装置。
图1是示出根据实施例的显示装置100的平面图。
参考图1,显示装置100可以包括基底110和设置在基底110上的多个像素PX。
基底110可以包括显示区域DA和外围区域PA。外围区域PA可以位于显示区域DA外部。外围区域PA可以位于显示区域DA的至少一侧处。
多个栅极线GL和多个数据线DL可以设置在显示区域DA中。栅极线GL可以在第一方向DR1上延伸,并且可以沿着与第一方向DR1交叉的第二方向DR2布置。数据线DL可以在第二方向DR2上延伸,并且可以沿着第一方向DR1布置。栅极线GL和数据线DL可以分别连接到设置在外围区域PA中的栅极驱动器和数据驱动器,并且可以分别接收栅极信号和数据信号。
像素PX可以分别设置在栅极线GL和数据线DL之间的交叉点处,并且每个像素PX可以连接到相应的栅极线GL和相应的数据线DL以接收栅极信号和数据信号。每个像素PX可以响应于栅极信号和数据信号而发光,并且从每个像素PX发射的光可以在显示区域DA中显示图像。像素PX可以不设置在外围区域PA中,因此,外围区域PA可以是非显示区域。
图2是示出图1中的像素PX的示例的电路图。
参考图2,像素PX可以电连接到栅极线GL、数据线DL、第一电源ELVDD和第二电源ELVSS。在一实施例中,第一电源ELVDD的电压电平可以大于第二电源ELVSS的电压电平。
在一实施例中,像素PX可以包括第一晶体管TRl(开关晶体管)、第二晶体管TR2(驱动晶体管)、电容器CAP和有机发光二极管OLED。然而,本公开不限于此,并且在另一实施例中,像素PX可以包括三个或更多个晶体管和/或两个或更多个电容器。此外,在另一实施例中,像素PX的元件可以与图2所示的像素PX的元件的连接不同地连接。
第一晶体管TRl可以具有连接到栅极线GL的栅电极、连接到数据线DL的源电极以及连接到第一节点Nl的漏电极。第二晶体管TR2可以具有连接到第一节点N1的栅电极、连接到第一电源ELVDD的源电极以及连接到有机发光二极管OLED的漏电极。电容器CAP可以具有连接到第一节点N1的第一电容器电极和连接到第一电源ELVDD的第二电容器电极。有机发光二极管OLED可以具有连接到第二晶体管TR2的阳极和连接到第二电源ELVSS的阴极。
当第一晶体管TR1通过从栅极线GL接收的栅极信号而导通时,第一晶体管TR1可以将从数据线DL接收的数据信号传输到第一节点N1。第二晶体管TR2可以响应于存储在电容器CAP中的第一电源ELVDD和第一节点N1之间的电压向有机发光二极管OLED提供驱动电流,并且有机发光二极管OLED可以根据驱动电流发光。
图3是示出根据实施例的显示装置100的截面图。例如,图3可以示出图2中的像素PX。
参考图3,显示装置100可以包括设置在基底110上的第一晶体管TR1、第二晶体管TR2、电容器CAP和有机发光二极管OLED。顺序地堆叠的半导体层131和132、第一导线151和153、第二导线172和173、第三导线191a、191b、192a和192b、第一电极220、发射层240和第二电极250可以设置在基底110上。
基底110可以是包括玻璃、石英或塑料等的绝缘基底。
缓冲层120可以设置在基底110上。缓冲层120可以阻挡诸如氧、湿气等杂质渗透入基底110。此外,缓冲层120可以在基底110上方提供平坦化的表面。缓冲层120可以是包括氮化硅、氧化硅、氮氧化硅等的无机绝缘层。可替代地,可以省略缓冲层120。
半导体层131和132可以设置在缓冲层120上。半导体层131和132可以包括彼此间隔开的第一半导体131和第二半导体132(为了便于理解和清楚起见,第一半导体131和第二半导体132分别与对应的半导体层131和132采用相同的附图标记来表示)。半导体层131和132可以由非晶硅、多晶硅或氧化物半导体等形成。第一半导体131和第二半导体132中的每一个可以包括源极区、漏极区以及在源极区和漏极区之间形成的沟道区。
第一绝缘层140可以设置在半导体层131和132上。第一绝缘层140可以设置在缓冲层120上,并且可以覆盖半导体层131和132。第一绝缘层140可以使第一导线151和153与半导体层131和132绝缘。第一绝缘层140可以是包括氮化硅、氧化硅、氮氧化硅等的无机绝缘层。在一实施例中,第一绝缘层140可以是具有从约600埃至约1400埃的厚度的氧化硅层。
第一导线151和153可以设置在第一绝缘层140上。第一导线151和153可以包括彼此间隔开的第一栅电极151和第一电容器电极153(为了便于理解和清楚起见,第一栅电极151和第一电容器电极153分别与对应的第一导线151和153采用相同的附图标记来表示)。第一栅电极151可以与第一半导体131的沟道区重叠。
图4是示出图3中的第一导线151和153的截面图。
参考图4,第一导线400可以包括多个层410、420和430。图4中的第一导线400可以对应于图3中的第一导线151和153。第一导线400可以包括第一层410、设置在第一层410上的第二层420以及设置在第二层420上的第三层430。
第一层410可以包括铝(Al)或铝合金。铝可以具有相对低的电阻率,因此,第一层410可以用作第一导线400的主导电层。在一实施例中,第一层410可以具有单层结构。在这样的实施例中,第一层410可以包括具有高导电性的铝或铝合金。在一实施例中,第一层410的厚度TH41可以在从约1000埃至约1800埃的范围内。
第二层420可以包括难熔金属氮化物,例如,氮化钛(TiNx)。第二层420可以设置在第一层410和第三层430之间,并且可以用作辅助导电层,例如,防止材料在第一层410和第三层430之间扩散的扩散阻挡层。因为第二层420形成在第一层410和第三层430之间,所以可以减少或基本上防止在第一层410和第三层430之间的材料的扩散。因此,可以防止在第一层410和第三层430之间的界面处形成具有相对高的电阻率的金属合金。在一实施例中,第二层420可以具有单层结构。在这样的实施例中,第二层420可以包括氮化钛(TiNx)。在一实施例中,第二层420的厚度TH42可以在从约100埃至约300埃的范围内。
第三层430可以包括难熔金属,例如,钛(Ti)。第三层430在其中可以不具有界面。第三层430可以用作覆盖层,以防止包括在第一层410中的铝的小丘在高温工艺中产生。在一实施例中,第三层430可以具有单层结构。在这样的实施例中,第三层430可以由钛(Ti)组成。在一实施例中,第三层430的厚度TH43可以在从约300埃至约700埃的范围内。
在一实施例中,第三层430的厚度TH43可以小于第一层410的厚度TH41。由于第三层430用作覆盖层,所以第三层430可以具有相对小的厚度以减小由于第一导线400导致的台阶部。在一实施例中,第二层420的厚度TH42可以小于第一层410的厚度TH41和第三层430的厚度TH43。因为第二层420包括具有相对高的电阻率的难熔金属氮化物,所以第二层420可以具有小于包括金属的第一层410和第三层430的厚度的厚度。
再次参考图3,第二绝缘层160可以设置在第一导线151和153上。第二绝缘层160可以设置在第一绝缘层140上,并且可以覆盖第一导线151和153。第二绝缘层160可以使第二导线172和173与第一导线151和153绝缘。第二绝缘层160可以是包括氮化硅、氧化硅、氮氧化硅等的无机绝缘层。在一实施例中,第二绝缘层160可以是具有从约600埃至约1400埃的厚度的氮化硅层。
第二导线172和173可以设置在第二绝缘层160上。第二导线172和173可以包括彼此间隔开的第二栅电极172和第二电容器电极173(为了便于理解和清楚起见,第二栅电极172和第二电容器电极173分别与对应的第二导线172和173采用相同的附图标记来表示)。第二栅电极172可以与第二半导体132的沟道区重叠。第二电容器电极173可以与第一电容器电极153重叠。第一电容器电极153和第二电容器电极173可以形成电容器CAP。
第三绝缘层180可以设置在第二导线172和173上。第三绝缘层180可以设置在第二绝缘层160上,并且可以覆盖第二导线172和173。第三绝缘层180可以使第三导线191a、191b、192a和192b与第二导线172和173绝缘。第三绝缘层180可以是包括丙烯酸类树脂、环氧类树脂、聚酰亚胺类树脂、聚酯类树脂等的有机绝缘层或者包括氮化硅、氧化硅、氮氧化硅等的无机绝缘层。第三绝缘层180可以是多层结构,所述多层结构具有无机层和设置在无机层上的有机层或设置在无机层之间的有机层。
第三导线191a、191b、192a和192b可以设置在第三绝缘层180上。第三导线191a、191b、192a和192b可以包括彼此间隔开的第一源电极191a、第一漏电极191b、第二源电极192a和第二漏电极192b(为了便于理解和清楚起见,第一源电极191a、第一漏电极191b、第二源电极192a和第二漏电极192b分别与对应的第三导线191a、191b、192a和192b采用相同的附图标记来表示)。第一源电极191a和第一漏电极191b可以经由穿过第一绝缘层140、第二绝缘层160和第三绝缘层180的接触孔分别与第一半导体131的源极区和漏极区接触。
第二源电极192a可以经由暴露第二半导体132的一部分的第一接触孔CH1与第二半导体132的源极区接触,并且可以经由暴露第二电容器电极173的一部分的第二接触孔CH2与第二电容器电极173接触。第一接触孔CH1可以穿过第一绝缘层140、第二绝缘层160和第三绝缘层180,并且第二接触孔CH2可以穿过第三绝缘层180。在这种情况下,第一接触孔CH1的深度可以大于第二接触孔CH2的深度。
第二漏电极192b可以经由穿过第一绝缘层140、第二绝缘层160和第三绝缘层180的接触孔与第二半导体132的漏极区接触。第一半导体131、第一栅电极151、第一源电极191a和第一漏电极191b可以形成第一晶体管TR1,并且第二半导体132、第二栅电极172、第二源电极192a和第二漏电极192b可以形成第二晶体管TR2。
图5是示出图3中的第二导线172和173的截面图。
参考图5,第二导线500可以包括多个层510、520和530。图5中的第二导线500可以对应于图3中的第二导线172和173。第二导线500可以包括第一层510、设置在第一层510上的第二层520以及设置在第二层520上的第三层530。
第一层510可以包括铝(Al)或铝合金。铝可以具有相对低的电阻率,因此,第一层510可以用作第二导线500的主导电层。在一实施例中,第一层510可以具有单层结构。在这样的实施例中,第一层510可以包括铝或铝合金。在一实施例中,第一层510的厚度TH51可以在从约1000埃至约1800埃的范围内。在一实施例中,第二导线500的第一层510可以包括与第一导线400的第一层410的材料基本相同的材料,并且可以具有与第一导线400的第一层410的厚度基本相同的厚度。
第二层520可以包括难熔金属氮化物,例如,氮化钛(TiNx)。第二层520可以设置在第一层510和第三层530之间,并且可以用作防止材料在第一层510和第三层530之间扩散的辅助导电层。因为第二层520形成在第一层510和第三层530之间,所以可以减少或基本上防止在第一层510和第三层530之间的材料的扩散。因此,可以防止在第一层510和第三层530之间的界面处形成具有相对高的电阻率的金属合金。在一实施例中,第二层520可以具有单层结构。在这样的实施例中,第二层520可以包括难熔金属氮化物,例如,氮化钛(TiNx)。在一实施例中,第二层520的厚度TH52可以在从约100埃至约300埃的范围内。在一实施例中,第二导线500的第二层520可以包括与第一导线400的第二层420的材料基本相同的材料,并且可以具有与第一导线400的第二层420的厚度基本相同的厚度。
第三层530可以包括钛(Ti)。第三层530可以用作覆盖层,以防止包括在第一层510中的铝的小丘在高温工艺中产生。在一实施例中,第三层530的厚度TH53可以在从约600埃至约1000埃的范围内。
第三层530可以具有多层结构。第三层530可以包括多个堆叠的子层531、532和533。在一实施例中,第三层530可以包括三个子层531、532和533。例如,第三层530可以包括具有设置在相邻子层之间的界面的顺序地堆叠的第一子层531、第二子层532和第三子层533。三个子层531、532和533中的每一个可以具有在界面处具有不连续部分的柱状晶粒。然而,本公开不限于此,并且在另一实施例中,第三层530可以包括两个或四个子层。在另一实施例中,第三层530可以包括五个或更多个子层。在下文中,示例性地描述了在本实施例中第三层530包括三个子层531、532和533。
在一实施例中,多个子层531、532和533可以包括基本相同的材料。在这样的实施例中,多个子层531、532和533中的每一个可以包括例如钛(Ti)的难熔金属、难熔金属氮化物或难熔金属氧化物。
在另一实施例中,多个子层531、532和533可以包括彼此不同的材料。在这样的实施例中,多个子层531、532和533中的一个子层可以包括钛(Ti),并且多个子层531、532和533中的另一子层可以包括氮化钛(TiNx)或氧化钛(TiOx)。例如,第一子层531和第三子层533中的每一个可以包括钛,并且第二子层532可以包括氮化钛。
在一实施例中,多个子层531、532和533的厚度可以基本相等。例如,当包括三个子层531、532和533的第三层530的总厚度TH53为约600埃时,子层531、532和533中的每一个的厚度可以为约200埃。然而,本公开不限于此,并且在另一实施例中,多个子层531、532和533的厚度可以彼此不同。
在一实施例中,第三层530的厚度TH53可以小于第一层510的厚度TH51。由于第三层530用作覆盖层,所以第三层530可以具有相对小的厚度以减小由于第二导线500导致的台阶部。在一实施例中,第二层520的厚度TH52可以小于第一层510的厚度TH51和第三层530的厚度TH53。因为第二层520包括具有相对高的电阻率的难熔金属氮化物,所以第二层520可以具有小于包括金属的第一层510和第三层530的厚度的厚度。
在一实施例中,第二导线500的第三层530的厚度TH53可以大于或基本上等于第一导线400的第三层430的厚度TH43。当第一接触孔CH1和第二接触孔CH2同时形成时,因为如上所述的第一接触孔CH1的深度大于第二接触孔CH2的深度,所以在第一接触孔CH1的形成期间可以蚀刻第二导线500的第三层530。因为第二导线500的第三层530具有相对大的厚度,所以可以防止蚀刻第二导线500的第二层520和第一层510。
图6A和图6B是示出图4中的第一导线400的第三层430中的晶粒的图。图7A、图7B和图7C是示出图5中的第二导线500的第三层530中的晶粒的图。
在一实施例中,第二导线500的第三层530的子层531、532和533中的每一个的厚度可以小于第一导线400的第三层430的厚度TH43。当金属层具有包括多个子层的多层结构时,金属层可以包括具有小于包括在具有单层结构的金属层中的晶粒的尺寸的尺寸的晶粒。图6A和图6B示出了包括在第一导线400的第三层430中的具有相对大的尺寸的晶粒,并且图7A、图7B和图7C示出了包括在第二导线500的第三层530中的具有相对小的尺寸的晶粒。在具有包括多个子层531、532和533的多层结构的第二导线500的第三层530中包括的每单位体积的晶粒的数量可以大于在具有单层结构的第一导线400的第三层430中包括的每单位体积的晶粒的数量。因此,包括在第二导线500的第三层530中的晶粒的平均尺寸可以小于包括在第一导线400的第三层430中的晶粒的平均尺寸。例如,包括在第二导线500的第三层530中的柱状晶粒的平均高度可以小于包括在第一导线400的第三层430中的柱状晶粒的平均高度。因此,沿着垂直于包括在第二导线500的第三层530中的基底110的方向生长的与柱状晶粒的高度对应的第二导线500的第三层530的子层531、532和533中的每一个的厚度可以小于与包括在第一导线400的第三层430中的柱状晶粒的高度对应的第一导线400的第三层430的厚度TH43。
再次参考图3,第四绝缘层210可以设置在第三导线191a、191b、192a和192b上。第四绝缘层210可以设置在第三绝缘层180上,并且可以覆盖第三导线191a、191b、192a和192b。第四绝缘层210可以在第三导线191a、191b、192a和192b上方提供平坦化的表面。第四绝缘层210可以是包括丙烯酸类树脂、环氧类树脂、聚酰亚胺类树脂、聚酯类树脂等的有机绝缘层或者包括氮化硅、氧化硅、氮氧化硅等的无机绝缘层。
第一电极220可以设置在第四绝缘层210上。可以为每个像素将第一电极220图案化。第一电极220可以经由形成在第四绝缘层210中的接触孔电连接到第二晶体管TR2。第一电极220可以包括金属或透明导电氧化物等。
第五绝缘层230可以设置在第一电极220上。第五绝缘层230可以设置在第四绝缘层210上,并且可以覆盖第一电极220的边缘。第五绝缘层230可以包括暴露第一电极220的一部分的开口。例如,第五绝缘层230的开口可以暴露第一电极220的中央部分,因此,第五绝缘层230可以限定与第一电极220的中央部分对应的发射区域。第五绝缘层230可以包括有机绝缘材料,诸如,丙烯酸类树脂、环氧类树脂、聚酰亚胺类树脂、聚酯类树脂等。
发射层240可以设置在第一电极220上。发射层240可以设置在由第五绝缘层230的开口暴露的第一电极220的一部分上。电子和空穴可以在发射层240中结合以发光。在一实施例中,可以在第一电极220和发射层240之间设置用于注入空穴的空穴注入层(HIL)和/或空穴传输层(HTL),所述空穴传输层(HTL)具有优异的空穴传输性能并通过限制在发射层240中未结合的电子的移动以提高空穴和电子的复合的机会。在一实施例中,用于限制在发射层240中未结合的空穴的移动的空穴阻挡层(HBL)、用于易于将电子传输到发射层240的电子传输层(ETL)和/或用于注入电子的电子注入层(EIL)可以设置在发射层240上。
第二电极250可以设置在发射层240上。第二电极250可以共同形成在多个像素PX上方。第二电极250可以包括金属或透明导电氧化物等。第一电极220、发射层240和第二电极250可以形成有机发光二极管OLED。在一实施例中,第一电极220可以是有机发光二极管OLED的阳极,并且第二电极250可以是有机发光二极管OLED的阴极。然而,本公开不限于此,并且在另一实施例中,第一电极220可以是有机发光二极管OLED的阴极,并且第二电极250可以是有机发光二极管OLED的阳极。
在下文中,将参考图3、图8至图12描述根据实施例的制造包括导线的显示装置的方法。
图8、图9、图10、图11和图12是示出根据实施例的制造显示装置的方法的截面图。
参考图8,可以在基底110上沉积无机绝缘材料以形成缓冲层120。然后,可以在缓冲层120上沉积半导体材料并将所述半导体材料图案化以形成包括第一半导体131和第二半导体132的半导体层131和132。
参考图9,可以在其上形成有半导体层131和132的缓冲层120上沉积无机绝缘材料以形成第一绝缘层140。然后,可以在第一绝缘层140上沉积诸如金属等的导电材料,并且将所述导电材料图案化以形成包括第一栅电极151和第一电容器电极153的第一导线151和153。
更具体地描述第一导线151和153的形成,可以沉积铝(Al)或铝合金,可以在铝(Al)或铝合金上沉积氮化钛(TiNx),可以在氮化钛(TiNx)上沉积钛(Ti),并且可以将所述沉积的铝(Al)或铝合金、氮化钛(TiNx)和钛(Ti)图案化以形成如图4所示的包括第一层410、第二层420和第三层430的第一导线400。第一导线400的第三层430可以通过诸如溅射的真空沉积形成。第一导线400的第三层430可以通过钛(Ti)的连续沉积形成。这种在整个沉积工艺中不中断真空的材料的沉积称为连续沉积。通过这种连续沉积,如图6A和图6B所示,可以形成具有单层结构的第一导线400的第三层430,所述单层结构包括具有相对大的尺寸的柱状晶粒。
参考图10,可以在其上形成有第一导线151和153的第一绝缘层140上沉积无机绝缘材料以形成第二绝缘层160。然后,可以在第二绝缘层160上沉积诸如金属等的导电材料,并且将所述导电材料图案化以形成包括第二栅电极172和第二电容器电极173的第二导线172和173。在这种情况下,可以形成包括第一电容器电极153和第二电容器电极173的电容器CAP。然后,可以掺杂杂质以形成第一半导体131的源极区和漏极区以及第二半导体132的源极区和漏极区。
更具体地描述第二导线172和173的形成,可以沉积铝(Al)或铝合金,可以在铝(Al)或铝合金上沉积氮化钛(TiNx),并且可以在氮化钛(TiNx)上沉积钛(Ti)、氮化钛(TiNx)和/或氧化钛(TiOx),并且可以将所沉积的铝(Al)或铝合金、氮化钛(TiNx)和钛(Ti)、氮化钛(TiNx)和/或氧化钛(TiOx)图案化以形成如图5所示的包括第一层510、第二层520和第三层530的第二导线500。第二导线500的第三层530可以通过诸如溅射的真空沉积形成。第二导线500的第三层530可以通过钛(Ti)、氮化钛(TiNx)和/或氧化钛(TiOx)的不连续沉积来形成。例如,在第一沉积工艺中沉积钛(Ti)、氮化钛(TiNx)和氧化钛(TiOx)中的一种,执行其中终止第一沉积工艺的真空中断,并且在第二沉积工艺中在其上沉积钛(Ti)、氮化钛(TiNx)和氧化钛(TiOx)中的一种,执行其中终止第二沉积工艺的真空中断,在其上沉积钛(Ti)、氮化钛(TiNx)和氧化钛(TiOx)中的一种,并且将其图案化以形成包括第一层510、第二层520和第三层530的第二导线500的第三层530。这种在整个沉积工艺中具有至少一个真空中断的材料的沉积称为不连续沉积。在第一子层531的形成中的沉积条件(例如,时间、温度等)、在第二子层532的形成中的沉积条件和在第三子层533的形成中的沉积条件可以基本上彼此相同或彼此不同。此外,第一子层531、第二子层532和第三子层533可以由基本上相同的材料或不同的材料形成。因此,可以形成不连续的且具有在它们之间形成的界面的第一子层531、第二子层532和第三子层533。通过这种不连续沉积,如图7A至图7C所示,可以形成具有多层结构的第二导线500的第三层530,所述多层结构包括具有相对小的尺寸的晶粒。
在一实施例中,第二导线500的第三层530的厚度可以大于或基本上等于第一导线400的第三层430的厚度。随着金属层的厚度增加,在金属层的图案化工艺期间可能产生大量残留物。然而,根据本实施例,可以通过不连续沉积形成具有相对大的厚度的第二导线500的第三层530,从而包括多个子层531、532和533。此外,包括在第二导线500的第三层530中的晶粒可以具有相对小的尺寸,以便可以防止在第二导线500的第三层530的图案化工艺中产生过量的残留物。
参考图11,可以在其上形成有第二导线172和173的第二绝缘层160上沉积有机绝缘材料或无机绝缘材料以形成第三绝缘层180。然后,可以蚀刻第三绝缘层180、第二绝缘层160和第一绝缘层140以形成包括第一接触孔CH1的接触孔,并且可以蚀刻第三绝缘层180以形成第二接触孔CH2。可以基本上同时形成第一接触孔CH1和第二接触孔CH2。
参考图12,可以在第三绝缘层180上沉积导电材料以填充包括第一接触孔CH1和第二接触孔CH2的接触孔,并且可以将所述导电材料图案化以形成包括第一源电极191a、第一漏电极191b、第二源电极192a和第二漏电极192b的第三导线191a、191b、192a和192b。在这种情况下,可以形成包括第一半导体131、第一栅电极151、第一源电极191a和第一漏电极191b的第一晶体管TR1、开关晶体管,并且可以形成包括第二半导体132、第二栅电极172、第二源电极192a和第二漏电极192b的第二晶体管TR2、驱动晶体管。
参考图3,可以在其上形成有第三导线191a、191b、192a和192b的第三绝缘层180上沉积有机绝缘材料或无机绝缘材料,并且可以将所述有机绝缘材料或所述无机绝缘材料图案化以形成第四绝缘层210,所述第四绝缘层210暴露第二漏电极192b的一部分。然后,可以在第四绝缘层210上沉积诸如金属、透明导电氧化物等的导电材料,并且将所述导电材料图案化以形成第一电极220。然后,可以在其上形成有第一电极220的第四绝缘层210上沉积有机绝缘材料,并且将所述有机绝缘材料图案化以形成暴露第一电极220的一部分的第五绝缘层230。然后,可以在第一电极220的暴露部分上沉积有机材料以形成发射层240。然后,可以在发射层240和第五绝缘层230上沉积诸如金属、透明导电氧化物等的导电材料,并且将所述导电材料图案化以形成第二电极250。在这种情况下,可以形成包括第一电极220、发射层240和第二电极250的有机发光二极管OLED。
根据实施例的显示装置可以应用于包括在计算机、笔记本计算机、移动电话、智能电话、智能平板计算机、PMP、PDA或MP3播放器等中的显示装置。
尽管已经参考附图描述了根据实施例的导线、显示装置以及制造所述显示装置的方法,但是示出的实施例是示例,且在不脱离本公开中描述的技术精神的情况下,可以由具有相关技术领域中的普通知识的技术人员进行修改和改变。
Claims (35)
1.一种用于显示装置的导线,其中,所述导线包括:
包括铝或铝合金的第一层;
设置在所述第一层上的第二层,所述第二层包括难熔金属氮化物;以及
设置在所述第二层上的第三层,包括难熔金属的所述第三层具有包括多个堆叠的子层的多层结构,所述第三层具有设置在相邻子层之间的界面。
2.根据权利要求1所述的导线,其中,所述难熔金属氮化物包括氮化钛,并且所述难熔金属包括钛。
3.根据权利要求2所述的导线,其中,所述第一层和所述第二层中的每一个具有单层结构。
4.根据权利要求2所述的导线,其中,所述多个堆叠的子层包括相同的材料。
5.根据权利要求4所述的导线,其中,所述多个堆叠的子层的每个子层包括钛。
6.根据权利要求2所述的导线,其中,所述多个堆叠的子层包括彼此不同的材料。
7.根据权利要求6所述的导线,其中,所述多个堆叠的子层中的一个子层包括钛,并且
其中,所述多个堆叠的子层中的另一子层包括氮化钛或氧化钛。
8.根据权利要求2所述的导线,其中,所述多个堆叠的子层的厚度相等。
9.根据权利要求2所述的导线,其中,所述第三层的厚度小于所述第一层的厚度。
10.根据权利要求2所述的导线,其中,所述第二层的厚度小于所述第一层的厚度和所述第三层的厚度。
11.根据权利要求2所述的导线,其中,所述第三层由两个、三个或四个子层组成。
12.一种显示装置,其中,所述显示装置包括:
基底;
设置在所述基底上的半导体层;
设置在所述半导体层上的第一导线;以及
设置在所述第一导线上的第二导线,
其中,所述第二导线包括:
包括铝或铝合金的第一层;
设置在所述第一层上的第二层,所述第二层包括难熔金属氮化物;以及
设置在所述第二层上的第三层,所述第三层包括难熔金属并且具有包括多个堆叠的子层的多层结构,所述第三层具有设置在相邻子层之间的界面。
13.根据权利要求12所述的显示装置,其中,所述难熔金属氮化物包括氮化钛,并且所述难熔金属包括钛。
14.根据权利要求13所述的显示装置,其中,所述第一导线包括:
包括铝或铝合金的第一层;
设置在所述第一层上的第二层,所述第二层包括氮化钛;以及
设置在所述第二层上的第三层,所述第三层包括钛并且具有单层结构。
15.根据权利要求14所述的显示装置,其中,所述第二导线的所述第三层的厚度大于或等于所述第一导线的所述第三层的厚度。
16.根据权利要求14所述的显示装置,其中,所述第二导线的所述第三层的所述多个堆叠的子层中的每个子层的厚度小于所述第一导线的所述第三层的厚度。
17.根据权利要求14所述的显示装置,其中,所述第二导线的所述第三层中包括的晶粒的平均尺寸小于所述第一导线的所述第三层中包括的晶粒的平均尺寸。
18.根据权利要求13所述的显示装置,其中,所述显示装置还包括设置在所述第二导线上的第三导线,
其中,所述第三导线经由暴露所述半导体层的一部分的第一接触孔与所述半导体层接触,并且所述第三导线经由暴露所述第二导线的一部分的第二接触孔与所述第二导线接触。
19.根据权利要求18所述的显示装置,其中,所述第一接触孔的深度大于所述第二接触孔的深度。
20.根据权利要求12所述的显示装置,其中,所述显示装置还包括:
设置在所述第二导线上的第一电极;
设置在所述第一电极上的发射层;以及
设置在所述发射层上的第二电极。
21.一种制造显示装置的方法,其中,所述方法包括:
在基底上形成半导体层;
在所述半导体层上形成第一导线;以及
在所述第一导线上形成第二导线,所述第二导线包括:包括铝或铝合金的第一层、包括难熔金属氮化物的第二层和包括难熔金属的第三层,
其中,所述第二导线的所述第三层具有包括多个堆叠的子层的多层结构,所述形成所述第二导线包括在形成所述子层之间的真空中断。
22.根据权利要求21所述的方法,其中,所述第一导线包括:包括铝或铝合金的第一层、包括氮化钛的第二层和包括钛的第三层,
在形成所述第一导线的所述第三层期间,在未真空中断的情况下形成所述第一导线的所述第三层。
23.根据权利要求22所述的方法,其中,所述第二导线的所述第三层的厚度大于或等于所述第一导线的所述第三层的厚度。
24.根据权利要求21所述的方法,其中,所述方法还包括:
在形成所述第一导线之前形成覆盖所述半导体层的第一绝缘层;
在形成所述第二导线之前形成覆盖所述第一导线的第二绝缘层;
形成覆盖所述第二导线的第三绝缘层;
形成穿过所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的第一接触孔以暴露所述半导体层的一部分,并形成穿过所述第三绝缘层的第二接触孔以暴露所述第二导线的一部分;以及
在所述第三绝缘层上形成第三导线,所述第三导线填充所述第一接触孔和所述第二接触孔。
25.根据权利要求24所述的方法,其中,所述第一接触孔和所述第二接触孔同时形成。
26.根据权利要求21所述的方法,其中,所述方法还包括:
在所述第二导线上形成第一电极;
在所述第一电极上形成发射层;以及
在所述发射层上形成第二电极。
27.一种用于显示装置的导线,其中,所述导线包括:
包括铝合金的第一层;
设置在所述第一层上的第二层,所述第二层包括氮化钛;以及
设置在所述第二层上的第三层,所述第三层包括钛,所述第三层具有包括多个堆叠的子层的多层结构,所述第三层在相邻子层之间具有界面。
28.一种显示装置,其中,所述显示装置包括:
基底;
开关晶体管,包括第一栅电极,所述第一栅电极包括顺序地设置在所述基底上的铝或铝合金、难熔金属氮化物和难熔金属;
驱动晶体管,包括第二栅电极,所述第二栅电极包括顺序地设置在所述基底上的铝或铝合金、难熔金属氮化物和难熔金属;
发光二极管,具有连接到所述驱动晶体管并设置在所述基底上的电极,
其中,所述第二栅电极中的所述难熔金属包括多个堆叠的子层,所述多个堆叠的子层具有设置在相邻子层之间的界面。
29.根据权利要求28所述的显示装置,其中,所述第一栅电极中的所述难熔金属不具有界面。
30.根据权利要求29所述的显示装置,其中,所述难熔金属氮化物包括氮化钛,并且所述难熔金属包括钛。
31.根据权利要求30所述的显示装置,其中,所述多个堆叠的子层中的每个子层具有柱状晶粒,并且所述柱状晶粒在所述界面处具有不连续部分。
32.根据权利要求31所述的显示装置,其中,所述驱动晶体管中的所述难熔金属的所述多个堆叠的子层包括钛层和设置在所述钛层上的氮化钛层或氧化钛层。
33.根据权利要求31所述的显示装置,其中,所述驱动晶体管中的所述难熔金属的所述多个堆叠的子层包括顺序地堆叠的多个钛层且所述界面在相邻钛层之间。
34.根据权利要求33所述的显示装置,其中,所述显示装置还包括连接在所述驱动晶体管的源电极和栅电极之间的电容器,所述电容器包括具有与所述第一栅电极相同的结构的第一电极和具有与所述第二栅电极相同的结构的第二电极。
35.根据权利要求30所述的显示装置,其中,所述驱动晶体管中的所述难熔金属中包括的晶粒的平均尺寸小于所述开关晶体管中的所述难熔金属中包括的晶粒的平均尺寸。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190009621A KR20200093100A (ko) | 2019-01-25 | 2019-01-25 | 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법 |
KR10-2019-0009621 | 2019-01-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111490076A true CN111490076A (zh) | 2020-08-04 |
Family
ID=69147512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010073723.XA Pending CN111490076A (zh) | 2019-01-25 | 2020-01-22 | 导线、包括导线的显示装置和制造显示装置的方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11271067B2 (zh) |
EP (1) | EP3723131A3 (zh) |
KR (1) | KR20200093100A (zh) |
CN (1) | CN111490076A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112951845A (zh) * | 2021-01-25 | 2021-06-11 | 武汉华星光电技术有限公司 | 阵列基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1530725A (zh) * | 2003-03-12 | 2004-09-22 | 三星Sdi株式会社 | 平板显示器中使用的薄膜晶体管的新颖导电元件 |
CN102456696A (zh) * | 2010-10-22 | 2012-05-16 | 三星移动显示器株式会社 | 显示装置及其制造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4939689B2 (ja) | 2000-01-26 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP2004226890A (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Display Technologies Corp | 液晶表示装置とその製造方法 |
JP4454242B2 (ja) * | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP2004318086A (ja) * | 2003-03-31 | 2004-11-11 | Fujitsu Display Technologies Corp | 薄膜トランジスタ基板およびそのリペア方法 |
JP3790242B2 (ja) | 2003-09-26 | 2006-06-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7685706B2 (en) | 2005-07-08 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd | Method of manufacturing a semiconductor device |
JP2007115869A (ja) | 2005-10-20 | 2007-05-10 | Fujitsu Ltd | 半導体装置の製造方法 |
US9969613B2 (en) * | 2013-04-12 | 2018-05-15 | International Business Machines Corporation | Method for forming micro-electro-mechanical system (MEMS) beam structure |
KR102094841B1 (ko) * | 2013-05-16 | 2020-03-31 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR102140210B1 (ko) | 2014-06-23 | 2020-07-31 | 어플라이드 머티어리얼스, 인코포레이티드 | 층을 증착하는 방법, 트랜지스터를 제조하는 방법, 전자 디바이스에 대한 층 스택, 및 전자 디바이스 |
KR102485689B1 (ko) * | 2015-02-26 | 2023-01-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
KR102374749B1 (ko) | 2015-07-15 | 2022-03-17 | 엘지디스플레이 주식회사 | 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법 |
KR102553981B1 (ko) * | 2016-08-16 | 2023-07-12 | 삼성디스플레이 주식회사 | 표시 장치용 백플레인 및 이의 제조 방법 |
KR20180032731A (ko) | 2016-09-22 | 2018-04-02 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
US11309251B2 (en) * | 2017-07-31 | 2022-04-19 | AdTech Ceramics Company | Selective metallization of integrated circuit packages |
US10505045B2 (en) * | 2017-11-24 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure with conductive layer between gate and gate contact |
KR102649752B1 (ko) * | 2017-12-22 | 2024-03-19 | 엘지디스플레이 주식회사 | 표시 장치 |
-
2019
- 2019-01-25 KR KR1020190009621A patent/KR20200093100A/ko not_active Application Discontinuation
- 2019-12-19 US US16/720,230 patent/US11271067B2/en active Active
-
2020
- 2020-01-08 EP EP20150653.2A patent/EP3723131A3/en active Pending
- 2020-01-22 CN CN202010073723.XA patent/CN111490076A/zh active Pending
-
2022
- 2022-02-02 US US17/591,268 patent/US11871628B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1530725A (zh) * | 2003-03-12 | 2004-09-22 | 三星Sdi株式会社 | 平板显示器中使用的薄膜晶体管的新颖导电元件 |
CN102456696A (zh) * | 2010-10-22 | 2012-05-16 | 三星移动显示器株式会社 | 显示装置及其制造方法 |
Non-Patent Citations (1)
Title |
---|
WEN-FA WU ET AL: "Novel Multilayered Ti/TiN Diffusion Barrier for Al Metallization", 《JOURNAL OF ELECTRONIC MATERIALS》, vol. 34, no. 8, 1 August 2005 (2005-08-01), pages 1150 - 1156, XP055571939, DOI: 10.1007/s11664-005-0244-9 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112951845A (zh) * | 2021-01-25 | 2021-06-11 | 武汉华星光电技术有限公司 | 阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
EP3723131A2 (en) | 2020-10-14 |
US11271067B2 (en) | 2022-03-08 |
EP3723131A3 (en) | 2020-11-11 |
KR20200093100A (ko) | 2020-08-05 |
US20200243638A1 (en) | 2020-07-30 |
US11871628B2 (en) | 2024-01-09 |
US20220157920A1 (en) | 2022-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9818814B2 (en) | Organic light emitting display devices and methods of manufacturing organic light emitting display devices | |
US11024216B2 (en) | Display substrate and display device including the same | |
US9196667B2 (en) | Organic light-emitting display with vertically stacked capacitor and capacitive feedback | |
CN100511698C (zh) | 有机电致发光器件及其制造方法 | |
CN102569344B (zh) | 有机发光显示装置 | |
JP5948427B2 (ja) | 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法 | |
US10868272B2 (en) | Display device and manufacturing method thereof | |
US10276723B2 (en) | Flexible display | |
US8633479B2 (en) | Display device with metal oxidel layer and method for manufacturing the same | |
KR100684835B1 (ko) | 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치 | |
US11871628B2 (en) | Method of manufacturing conductive line for display device including the same | |
CN114429959A (zh) | 显示基板及其制备方法、显示装置 | |
US10879329B2 (en) | Semiconductor device, semiconductor substrate, luminescent unit, and display unit | |
US10761626B2 (en) | Touch sensor and manufacturing method thereof, and display device including the same | |
CN110931511A (zh) | 一种显示面板及其制备方法 | |
US20220246702A1 (en) | Display device and manufacturing method for the same | |
WO2019064744A1 (ja) | 表示装置 | |
KR100684834B1 (ko) | 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치 | |
US11961849B2 (en) | Display device having multiple insulating layers of same material | |
US20220285647A1 (en) | Display apparatus | |
US20240065031A1 (en) | Light emitting display device | |
US20240107811A1 (en) | Display apparatus | |
EP4207987A1 (en) | Electroluminescence display | |
KR20240078798A (ko) | 산화물 반도체를 포함하는 디스플레이 장치 | |
CN113937111A (zh) | 一种显示基板及其制备方法以及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |