CN114429959A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN114429959A
CN114429959A CN202011187330.8A CN202011187330A CN114429959A CN 114429959 A CN114429959 A CN 114429959A CN 202011187330 A CN202011187330 A CN 202011187330A CN 114429959 A CN114429959 A CN 114429959A
Authority
CN
China
Prior art keywords
metal structure
semiconductor
substrate
display
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011187330.8A
Other languages
English (en)
Inventor
周洋
韩林宏
杨慧娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011187330.8A priority Critical patent/CN114429959A/zh
Priority to PCT/CN2021/116288 priority patent/WO2022088980A1/zh
Priority to US17/789,170 priority patent/US20230029861A1/en
Publication of CN114429959A publication Critical patent/CN114429959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板，包括：显示区域、挖槽区域以及电容补偿区域。显示区域至少部分地包围挖槽区域，电容补偿区域位于显示区域和挖槽区域之间。电容补偿区域设置有第一电容补偿单元。第一电容补偿单元包括：依次设置在基底上的半导体结构、第一金属结构和第二金属结构。半导体结构和第二金属结构之间的绝缘层设置有多个第一过孔，第二金属结构通过多个第一过孔与半导体结构连接。第一金属结构包括沿第一方向延伸的多条第二栅线。第二栅线与第二金属结构和半导体结构形成电容。多个第一过孔沿第一方向排布，且在垂直于第一方向的第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和。

Description

显示基板及其制备方法、显示装置
技术领域
本文涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
背景技术
随着显示技术的迅速发展，消费者对显示装置的外观要求越来越高，许多显示面板由传统的方形变为目前流行的异形结构，比如显示区的圆角化、显示区的异形挖槽等，异形结构对制作商无疑是一种挑战。例如，具有凹口设计的异形显示屏(例如，“刘海”屏)越来越多地被手机制造商所采用。这种异形显示屏有利于获取更高的屏占比，而且显示屏中的凹口设计能够为前置摄像头等部件预留设计空间。然而，这种凹口设计会导致在凹口两侧的像素的栅线信号与其他显示区域的像素的栅线信号出现差异，这种差异可能导致显示不均(Mura)问题。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种显示基板及其制备方法、显示装置。
一方面，本公开提供一种显示基板，包括：显示区域、挖槽区域以及电容补偿区域。所述显示区域至少部分地包围所述挖槽区域，所述电容补偿区域位于所述显示区域和所述挖槽区域之间。所述显示区域内设置有多条第一栅线。所述电容补偿区域设置有第一电容补偿单元。所述第一电容补偿单元包括：依次设置在基底上的半导体结构、第一金属结构和第二金属结构。所述半导体结构与第一金属结构相互绝缘，所述第一金属结构与第二金属结构相互绝缘。所述半导体结构和第二金属结构之间的绝缘层设置有多个第一过孔，所述第二金属结构通过所述多个第一过孔与所述半导体结构连接。所述第一金属结构包括沿第一方向延伸的多条第二栅线，至少一条第二栅线与对应的第一栅线连接；所述第二栅线在所述基底上的正投影与所述第二金属结构在所述基底上的正投影至少部分交叠，且所述第二栅线在所述基底上的正投影与所述半导体结构在所述基底上的正投影至少部分交叠；所述第二栅线与所述第二金属结构和半导体结构形成电容。所述多个第一过孔沿所述第一方向排布，且在垂直于所述第一方向的第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和。
另一方面，本公开提供一种显示装置，包括如上所述的显示基板。
另一方面，本公开提供一种显示基板的制备方法。所述显示基板包括：显示区域、挖槽区域以及电容补偿区域，所述显示区域至少部分地包围所述挖槽区域，所述电容补偿区域位于所述显示区域和所述挖槽区域之间。所述制备方法，包括：提供一基底；在位于显示区域和挖槽区域之间的电容补偿区域，在所述基底上依次形成半导体结构、第一金属结构和第二金属结构。其中，所述半导体结构与第一金属结构相互绝缘，所述第一金属结构与第二金属结构相互绝缘，所述半导体结构和第二金属结构之间的绝缘层设置有多个第一过孔，所述第二金属结构通过所述多个第一过孔与所述半导体结构连接。所述第一金属结构包括沿第一方向延伸的多条第二栅线，分别与显示区域内的多条第一栅线连接；所述第二栅线在所述基底上的正投影与所述第二金属结构在所述基底上的正投影至少部分交叠，且所述第二栅线在所述基底上的正投影与所述半导体结构在所述基底上的正投影至少部分交叠；所述第二栅线与所述第二金属结构和半导体结构形成电容。所述多个第一过孔沿所述第一方向排布，且在垂直于所述第一方向的第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为本公开至少一实施例的显示基板的结构示意图；
图2为本公开至少一实施例的显示基板的局部示意图；
图3为本公开至少一实施例的子像素的驱动电路的等效电路图；
图4为本公开至少一实施例的一个子像素的驱动电路的俯视图；
图5A为本公开至少一实施例形成半导体层后的驱动电路的俯视图；
图5B为本公开至少一实施例形成第一导电层后的驱动电路的俯视图；
图5C为本公开至少一实施例形成第二导电层后的驱动电路的俯视图；
图5D为本公开至少一实施例形成第三导电层后的驱动电路的俯视图；
图6为图2中沿P-P方向的剖面示意图；
图7为图2中区域Q的局部放大示意图；
图8A为图7中半导体结构的俯视图；
图8B为图7中第二金属结构的俯视图；
图9为本公开至少一实施例的电容补偿区域的一种结构示意图；
图10为图9中沿P-P方向的剖面示意图；
图11为图9中区域S1的局部放大示意图；
图12A为图11中半导体结构的俯视图；
图12B为图11中第二金属结构的俯视图；
图13为本公开至少一实施例的电容补偿区域的另一种结构示意图；
图14为图13中沿P-P方向的剖面示意图；
图15为图13中区域S2的局部放大示意图；
图16A为图15中半导体结构的俯视图；
图16B为图15中第二金属结构的俯视图；
图17为本公开至少一实施例的显示装置的示意图。
具体实施方式
本公开描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本公开所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本公开包括并设想了与本领域普通技术人员已知的特征和元件的组合。本公开已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的技术方案。任何实施例的任何特征或元件也可以与来自其它技术方案的特征或元件组合，以形成另一个由权利要求限定的独特的技术方案。因此，应当理解，在本公开中示出或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行一种或多种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本公开实施例的精神和范围内。
下面参照附图对实施方式进行说明。其中，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为不同形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，有时为了明确起见，夸大表示了每个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中每个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。在本公开中，“多个”可以表示两个或两个以上的数目。
在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。构成要素的位置关系根据描述每个构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本公开中，“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“电性的连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有一种或多种功能的元件等。
在本公开中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，或者可以包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，或者，可以包括85°以上且95°以下的角度的状态。
在本公开中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
在本公开中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本公开中，沟道区域是指电流主要流过的区域。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本公开中，“源电极”和“漏电极”可以互相调换。
本领域技术人员可以理解，本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。示例性地，本公开实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的开关晶体管的源电极、漏电极是对称的，所以其源电极、漏电极可以互换。在本公开实施例中，控制极可以为栅电极，为区分晶体管除栅电极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源电极或者漏电极，第二极可以为漏电极或源电极。
本公开实施例提供一种显示基板及其制备方法、显示装置，可以提高显示装置的显示效果。
本公开实施例提供一种显示基板，包括：显示区域、挖槽区域以及电容补偿区域。显示区域至少部分地包围挖槽区域，电容补偿区域位于显示区域和挖槽区域之间。显示区域内设置有多条第一栅线。电容补偿区域设置有第一电容补偿单元。第一电容补偿单元包括：依次设置在基底上的半导体结构、第一金属结构和第二金属结构。半导体结构与第一金属结构相互绝缘，第一金属结构与第二金属结构相互绝缘。半导体结构和第二金属结构之间的绝缘层设置有多个第一过孔，第二金属结构通过多个第一过孔与半导体结构连接。第一金属结构包括沿第一方向延伸的多条第二栅线，至少一条第二栅线与对应的第一栅线连接。第二栅线在基底上的正投影与第二金属结构在基底上的正投影至少部分交叠，且第二栅线在基底上的正投影与半导体结构在基底上的正投影至少部分交叠。第二栅线与第二金属结构和半导体结构形成电容。多个第一过孔沿第一方向排布，且在垂直于第一方向的第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和。
在本公开中，“宽度”表示在信号线的延伸方向的垂直方向上的特征尺寸。例如，第二栅线的宽度为第二栅线沿第二方向的长度。
本实施例提供的显示基板，通过在显示区域和挖槽区域之间的电容补偿区域设置第一电容补偿单元，可以对显示区域内绕过挖槽区域的第一栅线的负载电容进行补偿，从而确保显示区域的显示均一性。而且，连接半导体结构和第二金属结构的多个第一过孔沿第一方向排布，且在第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和，可以节省第一电容补偿单元占用的空间，有利于减小边框尺寸。
在一些示例性实施方式中，第一金属结构包括沿第一方向延伸的N条第二栅线，N为大于1的整数。在一些示例中，N可以根据电容补偿区域沿第二方向的长度和第二栅线的宽度来确定。例如，N条第二栅线的总宽度小于电容补偿区域沿第二方向的长度。在垂直于第一方向的第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和且小于N条第二栅线的宽度之和。例如，在垂直于第一方向的第二方向上，N条第二栅线可以作为一组，在N条第二栅线的相对两侧边缘分别设置沿第一方向排布的多个第一过孔。
在一些示例性实施方式中，第一金属结构包括沿第一方向延伸的N条第二栅线，N为大于1的整数。在垂直于第一方向的第二方向上，相邻两个第一过孔之间的距离大于N条第二栅线的宽度之和。例如，在垂直于第一方向上的第二方向上，可以将两条或两条以上的第二栅线作为一组，在任两组第二栅线的相邻边缘分别设置沿第一方向排布的多个第一过孔。然而，本实施例对此并不限定。
在一些示例性实施方式中，半导体结构可以包括至少一个半导体块。多个第一过孔可以分别位于至少一个半导体块在第二方向上的单侧边缘或相对两侧边缘。在一些示例中，半导体结构可以包括阵列排布的多个半导体块。例如，位于半导体块阵列中间区域的半导体块可以呈矩形，位于第一方向上的两侧边缘区域的半导体块可以呈三角形或梯形，且三角形或梯形的长边与矩形半导体块相邻。或者，半导体结构可以包括一个半导体块。然而，本实施例对此并不限定。
在一些示例性实施方式中，半导体结构包括沿第一方向依次排布的多个半导体块，至少一个半导体块沿第一方向的长度范围为10至300微米。例如，半导体块沿第一方向的长度可以为260微米。然而，本实施例对此并不限定。
在一些示例性实施方式中，第一金属结构包括的至少一条第二栅线的宽度与相邻第二栅线的宽度可以不同。例如，第一金属结构可以包括多条宽度不同的第二栅线。然而，本实施例对此并不限定。在本示例性实施方式中，在半导体结构和第二金属结构的形状固定的情况下，通过调整第一金属结构的第二栅线的宽度，可以调整第二栅线与第二金属结构和半导体结构形成的电容的大小，实现针对性补偿显示区域内与第二栅线连接的第一栅线的负载电容。
在一些示例性实施方式中，第二金属结构在基底上的正投影可以覆盖半导体结构在基底上的正投影。然而，本实施例对此并不限定。在一些示例中，第二金属结构在基底上的正投影与半导体结构在基底上的正投影可以部分交叠。
在一些示例性实施方式中，电容补偿区域还可以设置有第二电容补偿单元。第二电容补偿单元可以包括：依次设置在基底上且相互绝缘的第三金属结构和第四金属层结构。第三金属结构与第一金属结构为同层结构，第四金属结构与第二金属结构为同层结构。第三金属结构在基底上的正投影与第四金属结构在基底上的正投影至少部分交叠，第三金属结构与第四金属结构形成电容。在一些示例中，第二电容补偿单元可以位于第一电容补偿单元靠近显示区域的一侧。然而，本实施例对此并不限定。
在一些示例性实施方式中，第二金属结构至少包括：沿第一方向延伸的第一电位信号线。例如，第一电位信号线可以为显示基板中的低电位电源线(VSS)或高电位电源线(VDD)。然而，本实施例对此并不限定。在一些示例中，第一电位信号线可以为其他提供低电位信号的走线，或者，其他提供高电位信号的走线。本实施例对于高电位和低电位并不限定，高电位和低电位是相对而言的。
在一些示例性实施方式中，显示基板还可以包括：位于显示区域周边且远离挖槽区域的边框区域。电容补偿区域内的第一电位信号线的宽度可以大于边框区域内的第一电位信号线的宽度。边框区域内的第一电位信号线的多个位置可以是等宽度设置的。电容补偿区域内的第一电位信号线的多个位置的宽度可以是不同的。
在一些示例性实施方式中，电容补偿区域内的第一电位信号线具有主体部和延伸部。主体部沿着第一方向延伸，延伸部沿着第二方向延伸，且延伸部靠近挖槽区域的一端与主体部连接。延伸部在第一方向上的长度沿着远离挖槽区域的方向逐渐增加后减少。然而，本实施例对此并不限定。在一些示例中，延伸部在第一方向上的长度沿着远离挖槽区域的方向逐渐增加，或者逐渐减小后增加。
在一些示例性实施方式中，第二金属结构还包括：延伸电极。延伸电极与第一电位信号线之间通过多个连接电极连接。在一些示例中，第一电位信号线为低电位电源线，则延伸电极位于第一电位信号线远离挖槽区域的一侧。在一些示例中，第一电位信号线为高电位电源线，则延伸电极位于第一电位信号线靠近挖槽区域的一侧。然而，本实施例对此并不限定。本示例性实施方式中通过设置延伸电极，可以增加第一电容补偿单元的覆盖范围。
在一些示例性实施方式中，多个连接电极可以与第一金属结构同层设置，或者，多个连接电极可以与第一栅线同层设置。然而，本实施例对此并不限定。在一些示例性实施方式中，多个连接电极所在膜层和第二金属结构之间的绝缘层可以设置有多个第二过孔。延伸电极和第一电位信号线可以分别通过多个第二过孔与连接电极连接。其中，第一过孔与第二过孔可以相互间隔，且沿着第一方向排布。然而，本实施例对此并不限定。在一些示例中，第一过孔和第二过孔可以分别沿着第一方向排布，且在第二方向上，第一过孔与第二过孔之间的距离可以至少大于两条第二栅线的宽度之和。
在一些示例性实施方式中，显示区域可以设置有规则排布的多个子像素，至少一个子像素可以包括：发光元件以及用于驱动发光元件发光的驱动电路，驱动电路可以包括多个晶体管和存储电容。显示区域可以包括：基底以及依次设置在基底上的半导体层、第一导电层、第二导电层以及第三导电层。半导体层可以包括：多个晶体管的有源层；第一导电层可以包括：多个晶体管的栅电极、存储电容的第一电极以及与栅电极连接的第一栅线；第二导电层可以包括：存储电容的第二电极；第三导电层可以包括：多个晶体管的源电极和漏电极。其中，半导体结构与半导体层可以同层设置，第一金属结构与第二导电层可以同层设置；第二金属结构与第三导电层可以同层设置。第一金属结构包括的第二栅线与第一导电层内对应的第一栅线连接。
下面通过一些示例对本公开实施例提供的显示基板进行举例说明。
图1为本公开至少一实施例的显示基板的结构示意图。如图1所示，本实施例提供一种显示基板，可以包括：显示区域A、电容补偿区域B1、边框区域B2以及挖槽区域C。挖槽区域C可以位于显示区域A的一侧。显示区域A可以向外延伸形成电容补偿区域B1和边框区域B2，即显示区域A、电容补偿区域B1和边框区域B2可以为连续区域。挖槽区域C和显示区域A可以为通过电容补偿区域B1相互连接且互不重合的两个区域。挖槽区域C与电容补偿区域B1可以相互连接且互不重合。
在至少一示例性实施例中，如图1所示，电容补偿区域B1可以位于显示区域A靠近挖槽区域C的一侧，且可以位于挖槽区域C和显示区域A之间。显示区域A远离挖槽区域C的一侧可以由边框区域B2围绕。电容补偿区域B1和边框区域B2连接后的形状与显示区域A的外轮廓的形状相同。换言之，电容补偿区域B1和边框区域B2连接后围绕显示区域A的外轮廓设置。例如，显示区域A的部分外轮廓为圆弧形的情况下，包围该部分外轮廓的区域可以为相同弧度的圆弧形。
在至少一示例性实施例中，如图1所示，显示区域A、电容补偿区域B1、边框区域B2和挖槽区域C可以组成封闭图形。封闭图形可以为圆角矩形，挖槽区域C可以位于封闭图形的边缘位置。换言之，挖槽区域C可以被显示区域A至少部分地包围。图1所示的显示基板可以用于形成“刘海”屏。然而，本实施例对此并不限定。例如，封闭图形可以是圆形、或者三角形(包括圆角三角形)等。
在至少一示例性实施例中，如图1所示，挖槽区域C可以为一个凹口结构。显示区域A可以包括第一子显示区域A1、第二子显示区域A2以及第三子显示区域A3。第一子显示区域A1、第二子显示区域A2和第三子显示区域A3分别从三面包围挖槽区域C，形成凹口结构。第一子显示区域A1和第二子显示区域A2分别位于挖槽区域C的相对两侧，第三子显示区域A3位于第一子显示区域A1、挖槽区域C和第二子显示区域A2的相同侧。第一子显示区域A1和第二子显示区域A2类似于第三子显示区域A3的两个“耳朵”。然而，本实施例对此并不限定。在一些示例中，挖槽区域可以是被显示区域完全包围的封闭形状(例如，方孔、圆孔等)。挖槽区域例如可以用于给前置摄像头等部件预留设计空间。
图2为本公开至少一实施例的显示基板的局部示意图。如图1和图2所示，显示区域A相对两侧的边框区域B2内可以设置扫描驱动电路210a和210b。第一子显示区域A1可以设置有规则排布的多个子像素(图未示)、与扫描驱动电路210a连接并沿着第一方向D1延伸的多条第一栅线321、以及沿着第二方向D2延伸的多条数据线(图未示)。第二子显示区域A2可以设置有多个子像素(图未示)、与扫描驱动电路210b连接并沿着第一方向D1延伸的多条第一栅线321、以及沿着第二方向D2延伸的多条数据线(图未示)。电容补偿区域B1设置有多条第二栅线322，多条第二栅线322均沿着平行于电容补偿区域B1靠近显示区域A一侧的边缘的延伸方向延伸。第三子显示区域A3可以设置有规则排布的多个子像素(图未示)、与扫描驱动电路210a和210b连接并沿着第一方向D1延伸的多条第一栅线321、以及沿着第二方向D2延伸的多个数据线(图未示)。第一方向D1(例如，行方向)可以垂直于第二方向D2(例如，列方向)。至少一个子像素可以包括：发光元件以及用于驱动发光元件发光的驱动电路。驱动电路可以包括多个晶体管和存储电容。
在至少一示例性实施例中，如图2所示，多条第一栅线321可以分别连接位于显示区域A两侧的边框区域B2内的扫描驱动电路210a和210b。任一扫描驱动电路可以包括多个级联的移位寄存器单元。为了便于区分栅线以及子像素的行，在图1中有时从上起按顺序称为第1行、第2行、……、第M行。
在一些示例中，以一个子像素的驱动电路包括七个晶体管和一个存储电容为例进行说明。图3为本公开至少一实施例的子像素的驱动电路的等效电路图。如图3所示，本示例性实施例的驱动电路包括：第一晶体管M1至第七晶体管M7以及存储电容Cst。第一晶体管M1为驱动晶体管。第二晶体管M2至第七晶体管M7均为开关晶体管。
在本示例性实施例中，第一晶体管M1的控制极与第一节点N1连接，第一晶体管M1的第一极与第二节点N2连接，第一晶体管M2的第二极与第三节点N3连接。第二晶体管M2的控制极与扫描线GATE连接，第二晶体管M2的第一极与数据线DATA连接，第二晶体管M2的第二极与第二节点N2连接。第三晶体管M3的控制极与扫描线GATE连接，第三晶体管M3的第一极与第一节点N1连接，第三晶体管M3的第二极与第三节点N3连接。第四晶体管M4的控制极与复位信号线RST连接，第四晶体管M4的第一极与初始信号线Vint，第四晶体管M4的第二极与第一节点N1连接。第五晶体管M5的控制极与发光控制线EM连接，第五晶体管M5的第一极与高电位电源线VDD连接，第五晶体管M5的第二极与第二节点N2连接。第六晶体管M6的控制极与发光控制线EM连接，第六晶体管M6的第一极与第三节点N3连接，第六晶体管M6的第二极与第四节点N4连接。第七晶体管M7的控制极与复位信号线RST连接，第七晶体管M7的第一极与初始信号线Vint连接，第七晶体管M7的第二极与第四节点N4连接。存储电容Cst的第一电极与第一节点N1连接，存储电容Cst的第二电极与第一电源线VDD连接。发光元件EL的阳极与第四节点N4连接，发光元件EL的阴极与低电位电源线VSS连接。
在本示例性实施例中，与扫描驱动电路210a和210b连接的第一栅线可以包括扫描线GATE和复位信号线RST。例如，第n行的子像素连接的扫描线GATE可以为第n行的第一栅线，第n行的子像素连接的复位信号线RST可以为第n-1行的第一栅线，n为大于1的整数。
下面以第一晶体管M1至第七晶体管M7均为P型薄膜晶体管为例，对图3提供的驱动电路的工作过程进行示例性说明。如图3所示，本示例性实施例中涉及的驱动电路可以包括：6个开关晶体管(M2至M7)，1个驱动晶体管(M1)、1个电容单元(Cst)、5个信号输入端(DATA、GATE、EM、RST和Vint)、2个电源端(VDD和VSS)。示例性地，高电位电源线VDD可以持续提供高电平信号，低电位电源线VSS可以持续提供低电平信号。
在复位阶段，扫描线GATE输入高电平信号，第二晶体管M2和第三晶体管M3截止。发光控制线EM输入高电平信号，第五晶体管M5和第六晶体管M6截止。复位信号线RST输入低电平信号，第四晶体管M4和第七晶体管M7导通，向第一节点N1和第四节点N4提供初始信号线Vint输入的信号，以对第一节点N1和第四节点N4进行复位，从而消除上一帧信号的影响。
在写入阶段，复位信号线RST输入高电平信号，第四晶体管M4和第七晶体管M7截止。发光控制线EM输入高电平信号，第五晶体管M5和第六晶体管M6截止。扫描线GATE输入低电平信号，第二晶体管M2和第三晶体管M3导通。第二晶体管M2导通，向第二节点N2提供数据线DATA输入的数据信号，此时，第二节点N2的电位Vn2＝Vdata，Vdata为数据信号的电压值。第三晶体管M3导通，将第一节点N1和第三节点N3连通，即将第一晶体管M1的控制极与第二极连通，以将传输至第二节点N2的数据信号和第一晶体管M1的阈值电压Vth(即补偿信号)写入第一节点N1，同时对存储电容Cst进行充电，此时，第一节点N1的电位Vn1＝Vdata-Vth。通过写入阶段可以将数据信号写入第一晶体管M1的控制极并对第一晶体管M1的阈值电压进行补偿，以在发光阶段消除第一晶体管M1的阈值电压对驱动电流的影响。
在发光阶段，复位信号线RST输入高电平信号，第四晶体管M4和第七晶体管M7截止。扫描线GATE输入高电平信号，第二晶体管M2和第三晶体管M3截止。发光控制线EM输入低电平信号，第五晶体管M5和第六晶体管M6导通。第五晶体管M5导通，向第二节点N2提供第一电源线VDD输入的信号，此时，Vn2＝Vvdd。第一晶体管M1在第一节点N1的信号(即数据信号和补偿信号)的作用下导通，并在第一电源线VDD提供的信号的作用下输出驱动电流，以驱动发光元件EL发光。第一节点N1的电位在存储电容Cst的作用下保持在Vdata-Vth不变，则第一晶体管M1的源栅电压可以为：Vsg＝Vn2-Vn1＝Vvdd-Vdata+Vth。
根据以下晶体管I-V曲线方程：I＝K(Vsg-Vth)2＝K(Vvdd-Vdata)2；
其中，K为与驱动晶体管(即第一晶体管M1)的工艺参数和几何尺寸有关的固定常数。
由此可见，驱动电流与第一晶体管M1(即驱动晶体管)的阈值电压无关，消除了阈值电压对发光元件EL的影响，从而可以提高显示均匀性和发光效率。
在至少一示例性实施例中，显示区域可以包括：基底以及依次设置在基底上的半导体层、第一导电层、第二导电层以及第三导电层。图4为本公开至少一实施例的一个子像素的驱动电路的俯视图。图5A为本公开至少一实施例形成半导体层后的驱动电路的俯视图。图5B为本公开至少一实施例形成第一导电层后的驱动电路的俯视图。图5C为本公开至少一实施例形成第二导电层后的驱动电路的俯视图。图5D为本公开至少一实施例形成第三导电层后的驱动电路的俯视图。
在至少一示例性实施例中，如图4和图5A所示，半导体层可以包括：第一晶体管至第七晶体管的有源层。至少一个有源层可以包括：沟道区、第一掺杂区和第二掺杂区，沟道区可以不掺杂杂质，并具有半导体特性，第一掺杂区和第二掺杂区可以在沟道区的两侧，并且掺杂有杂质微粒，并因此具有导电性。杂质可以根据晶体管的类型而变化。半导体层的第一掺杂区或第二掺杂区可以被解释为晶体管的源电极或漏电极。例如，第一晶体管的源电极可以与有源层的沟道区T1的周边、掺杂有杂质的第一掺杂区对应；第一晶体管的漏电极可以与有源层的沟道区T1的周边、掺杂有杂质的第二掺杂区对应。另外，晶体管之间的有源层的部分可以被解释为掺杂有杂质的布线，可以用于电连接晶体管。图5A中，T1表示第一晶体管的有源层的沟通区，T2表示第二晶体管的有源层的沟通区，T3表示第三晶体管的有源层的沟通区，T4表示第四晶体管的有源层的沟通区，T5表示第五晶体管的有源层的沟通区，T6表示第六晶体管的有源层的沟通区，T7表示第七晶体管的有源层的沟通区。
在至少一示例性实施例中，如图4和图5B所示，第一导电层可以包括：发光控制线EM、扫描线GATE、复位信号线RST以及存储电容Cst的第一电极CE1。第一晶体管的控制极(即栅电极)与存储电容的Cst的第一电极CE1为一体结构，即存储电容Cst的第一电极CE1同时作为第一晶体管的栅电极。第四晶体管和第七晶体管的栅电极与复位信号线RST为一体结构。第二晶体管和第三晶体管的栅电极与扫描线GATE为一体结构。第五晶体管和第六晶体管的栅电极与发光控制线EM为一体结构。然而，本实施例对此并不限定。
在至少一示例性实施例中，如图4和图5C所示，第二导电层可以包括：初始信号线Vint和存储电容Cst的第二电极CE2。第二电极CE2具有一个镂空区域。第一晶体管的栅电极在基底上的正投影可以覆盖镂空区域在基底上的正投影。镂空区域在基底上的正投影可以为多边形。然而，本实施例对此并不限定。
在至少一示例性实施例中，如图4和图5D所示，第三导电层可以包括：数据线DATA、第一电源线VDD以及多个连接电极CP1、CP2及CP3。数据线DATA与第一电源线VDD相互平行。数据线DATA可以通过第三导电层与半导体层之间的绝缘层上的开孔与第二晶体管的第一极连接。第一电源线VDD可以通过第三导电层与半导体层之间的绝缘层上的开孔与第五晶体管的第一极连接。第一电源线VDD可以通过第三导电层与第二导电层之间的绝缘层上的开孔与存储电容的第二电极CE2连接。连接电极CP1的一端可以通过第三导电层与第一导电层之间的绝缘层上的开孔与存储电容的第一电极CE1连接，且该开孔在基底上的正投影位于存储电容的第二电极CE2的镂空区域内；连接电极CP1的另一端可以通过第三导电层与半导体层之间的绝缘层上的开孔与第三晶体管的第一极连接。连接电极CP2的一端可以通过第三导电层和第二导电层之间的绝缘层上的开孔与初始信号线Vint连接；连接电极CP2的另一端可以通过第三导电层与半导体层之间的绝缘层上的开孔与第四晶体管的第二极和第七晶体管的第一极连接。连接电极CP3的一端可以通过第三导电层和半导体层之间的绝缘层上的开孔与第六晶体管的第二极连接；连接电极CP3的另一端可以通过第三导电层和半导体层之间的绝缘层上的开孔与下一行子像素的第七晶体管的第二极连接。发光元件可以包括：阳极、发光功能层和阴极。例如，阳极可以与连接电极CP3连接。
在至少一示例性实施例中，如图2所示，从上起按顺序的前N条第一栅线321(即位于第一子显示区域A1内的多条第一栅线)可以通过电容补偿区域B1内的多条第二栅线322分别与第二子显示区域A2内的前N条第一栅线321对应连接。电容补偿区域B1内的任一条第二栅线322可以连接第一子显示区域A1和第二子显示区域A2内相同行的第一栅线321。第三子显示区域A3内的多条第一栅线321(例如，第N+1至第M条第一栅线)可以平行地沿第一方向D1延伸。每一条第一栅线321可以配置为连接一行子像素。在一些示例中，每条第一栅线可以配置为给一行子像素提供扫描信号。在一些示例中，每条第一栅线可以配置为给一行子像素提供扫描信号，并给上一行子像素提供复位信号。然而，本实施例对此并不限定。
在至少一示例性实施例中，如图2所示，第一子显示区域A1和第二子显示区域A2内的第一栅线321无法相互横向直连，而是通过电容补偿区域B1内的第二栅线322来绕开挖槽区域C实现相互连接。电容补偿区域B1内的第二栅线322的密度大于显示区域A内的第一栅线321的密度。而且，电容补偿区域B1内的第二栅线322可以沿着显示区域A的外轮廓延伸，即沿着平行于显示区域A靠近电容补偿区域B1一侧的边缘的方向延伸。例如，显示区域A的部分外轮廓为圆弧形的情况下，电容补偿区域B1内的第二栅线322可以由多个直线段连接形成，以沿着显示区域A的外轮廓形状延伸。然而，本实施例对此并不限定。在一些示例中，电容补偿区域B1内的第二栅线可以包括曲线段，以沿着显示区域的外轮廓形状延伸。
在至少一示例性实施例中，如图2所示，由于挖槽区域C的存在，删减了部分子像素，导致分布在第一子显示区域A1和第二子显示区域A2内的第一栅线321所连接的子像素的数目少于在第三子显示区域A3内的第一栅线321所连接的子像素的数目。如此一来，第一子显示区域A1和第二子显示区域A2内的第一栅线的负载(loading)电容小于第三子显示区域A3内的第一栅线上的负载电容，进而造成第一子显示区域A1和第二子显示区域A2内的子像素的数据写入时间与第三子显示区域A3内的子像素的数据写入时间不同，产生显示不均(Mura)情况，从而影响显示效果。本示例性实施例通过在电容补偿区域B1设置第一电容补偿单元221，可以给第一子显示区域A1和第二子显示区域A2的第一栅线补偿缺失的负载电容。
图6为图2中沿P-P方向的剖面示意图，其中，仅以五条第二栅线322为例示意电容补偿区域B1的膜层结构。图7为图2中区域Q的局部放大示意图。在至少一示例性实施例中，如图2、图6和图7所示，电容补偿区域B1内设置第一电容补偿单元221。第一电容补偿单元221可以包括：依次设置在基底10上的半导体结构31、第一金属结构32以及第二金属结构33。半导体结构31与第一金属结构32相互绝缘，第一金属结构32与第二金属结构33相互绝缘。如图2所示，第一电容补偿单元221靠近第一显示区域A1侧的结构和靠近第二显示区域A2侧的结构可以沿显示基板在第一方向D1的中心线呈镜像。下面参照附图以第一电容补偿结构221靠近第一显示区域A1侧的结构为例进行示意和说明。
图8A为图7中半导体结构的俯视图。如图6、图7和图8A所示，半导体结构31可以包括多个规则排布的半导体块310a、310b。半导体块310a为矩形半导体块。半导体块310b沿第一方向排布在多个半导体块310a的两端。多个半导体块310a的尺寸可以相同，或者，可以沿着第一方向D1从中间向两侧边缘递减。位于边缘位置的半导体块310b在第一方向D1上的长度可以先递增后递减。然而，本实施例对此并不限定。在一些示例中，半导体结构可以包括多行半导体块。每行的边缘位置可以排布梯形或三角形的半导体块，中间区域可以排布矩形半导体块。以每行的边缘位置排布梯形半导体块为例，梯形半导体块的长边与矩形半导体块邻近。
在至少一示例性实施例中，如图6和图7所示，第一金属结构32可以包括沿第一方向D1延伸的多条第二栅线322。多条第二栅线322的宽度W可以不相同。任一条第二栅线322在基底上的正投影与半导体结构的半导体块在基底上的正投影部分重叠。然而，本实施例对此并不限定。例如，多条第二栅线的宽度可以相同。
图8B为图7中第二金属结构的俯视图。如图6、图7和图8B所示，第二金属结构33可以包括第一电位信号线331。例如，第一电位信号线331可以为低电位电源线(VSS)。第一电位信号线331可以包括：主体部3311和延伸部3312。主体部3311沿着第一方向D1延伸，延伸部3312沿着第二方向D2延伸，且延伸部3312靠近挖槽区域的一端与主体部3311连接。延伸部3312在第一方向D1上的长度沿着远离挖槽区域的方向逐渐增加后减少。然而，本实施例对此并不限定。例如，延伸部在第一方向上的长度可以沿着远离挖槽区域的方向递增，或者，先递减后递增，或者递减。
在至少一示例性实施例中，如图6和图7所示，半导体结构31和第二金属结构33之间的绝缘层(如图6所示，包括第一绝缘层13、第二绝缘层16以及第三绝缘层18)可以设置有多个第一过孔501，第二金属结构33的第一电位信号线331可以通过多个第一过孔501与半导体结构31的半导体块310a和310b分别实现电连接。如图6、图7、图8A和图8B所示，在第一电容补偿单元221中，第二金属结构33的第一电位信号线331在基底10上的正投影可以覆盖半导体结构31在基底10上的正投影。如图6和图7所示，第二金属结构33的第一电位信号线331在基底10上的正投影可以与多条第二栅线322在基底10上的正投影部分交叠。至少一条第二栅线322在基底10上的正投影可以与半导体结构31在基底10上的正投影部分交叠。如图7所示，多个第一过孔501可以沿第一方向D1规则排布，形成相对的两排第一过孔501。
在本示例性实施例中，在第一电容补偿单元221中，第一金属结构32的第二栅线322可以与半导体结构31以及第二金属结构33的第一电位信号线331形成三层电容结构，作为与第二栅线322连接的显示区域的第一栅线的补偿电容，以增加第一子显示区域和第二子显示区域内的第一栅线的负载电容。其中，第一电位信号线331和半导体结构31相互电连接，可以共同作为补偿电容的第一电极，第二栅线322可以作为补偿电容的第二电极。其中，补偿电容的大小可以通过理论模拟计算设计。在一些示例中，在根据理论模拟设计补偿电容的大小之后，第一电位信号线和半导体结构的形状基本固定，因此，可以通过调节第二栅线的尺寸来调节补偿电容的大小，例如，可以调节第二栅线的宽度来调节补偿电容的大小。在一些示例中，在电容补偿区域B1内，多条第二栅线的宽度可以不同，从而给与第二栅线连接的第一栅线提供大小不同的补偿电容，以实现针对性补偿第一栅线的负载电容的效果。第二栅线的宽度和与其连接的第一栅线的宽度可以相同或不同。然而，本实施例对此并不限定。
在至少一示例性实施例中，如图6所示，第三子显示区域A3可以包括：基底10以及依次设置在基底10上的半导体层、第一导电层、第二导电层以及第三导电层。半导体层可以包括：晶体管的有源层12。第一导电层可以包括：晶体管的栅电极14、存储电容的第一电极15以及与栅电极连接的第一栅线(图未示)。第二导电层可以包括：存储电容的第二电极17。第三导电层可以包括：晶体管的源电极20和漏电极19。有源层12靠近基底10的一侧可以设置缓冲层11。有源层12与第一导电层之间可以设置有第一绝缘层13。第一导电层与第二导电层之间可以设置有第二绝缘层16。第二导电层与第三导电层之间可以设置有第三绝缘层18。在第三导电层远离基底10的一侧可以依次形成第四绝缘层、第四导电层(例如，包括发光元件的阳极)、像素界定层、有机发光层、阴极层以及封装层，从而形成子像素。第一子显示区域和第二子显示区域的结构与第三子显示区域的结构相同，故于此不再赘述。
在至少一示例性实施例中，如图6所示，电容补偿区域B1的半导体结构31可以与第三子显示区域A3的半导体层同层设置，电容补偿区域B1的第一金属结构32可以与第三子显示区域A3的第二导电层同层设置，电容补偿区域B1的第二金属结构33可以与第三子显示区域A3的第三导电层同层设置。第二金属结构33和半导体结构31之间可以设置有第一绝缘层13、第二绝缘层16和第三绝缘层18。然而，本实施例对此并不限定。在一些示例中，第四导电层可以包括用于连接晶体管的漏电极与发光元件的阳极之间的连接电极。第三导电层和第四导电层之间可以设置有第四绝缘层。在第四导电层远离基底的一侧可以依次形成第五绝缘层、第五导电层(例如，包括发光元件的阳极)、像素界定层、有机发光层、阴极层以及封装层，从而形成子像素。在本示例中，电容补偿区域的第一金属结构可以与显示区域的第三导电层同层设置，电容补偿区域的第二金属结构可以与显示区域的第四导电层同层设置。
在至少一示例性实施例中，如图7所示，形成第一电容补偿单元221的多条第二栅线322可以平行地沿第一方向D1延伸。多个第一过孔501可以沿第二栅线322的延伸方向(即第一方向D1)排布。在垂直于第一方向D1的第二方向D2上，相邻两个第一过孔501之间的距离可以至少大于两条第二栅线322的宽度之和。例如，电容补偿区域设置有N条第二栅线，则在第二方向D2上，相邻两个第一过孔501之间的距离可以大于N条第二栅线的宽度之和，即，在N条第二栅线沿第二方向上的相对两侧边缘位置设置多个第一过孔，实现半导体结构和第二金属结构的电连接。然而，本实施例对此并不限定。例如，电容补偿区域设置有N条第二栅线，则在第二方向上，相邻两个第一过孔之间的距离可以小于N条第二栅线的宽度之和，且大于N/2条第二栅线的宽度之和，N可以为大于4的整数，即，将N条第二栅线分成两组，在两组第二栅线沿第二方向上的交界处以及外侧边缘位置设置多个第一过孔，实现半导体结构和第二金属结构的电连接。在本示例性实施例中，两排第一过孔之间的相邻第二栅线可以紧凑地排布，从而减少相邻第二栅线之间的间距，节省占用的边框区域，有利于实现窄边框设计。
在至少一示例性实施例中，如图7和图8A所示，以半导体结构包括的半导体块为矩形半导体块为例，多个第一过孔501可以分别排布在矩形半导体块310a在第二方向D2上的相对两侧边缘(例如，沿第二方向D2上的上边缘和下边缘位置)。由于一个矩形半导体块310a在基底上的正投影可以与多条第二栅线322交叠，因此，在第二方向D2上，相邻第一过孔501之间的距离可以大于多条第二栅线322的宽度之和。在本示例中，第一过孔501可以为方形过孔。然而，本实施例对此并不限定。例如，第一过孔501可以为圆形、或者长条形等形状。
在至少一示例性实施例中，如图7和图8A所示，至少一个个矩形半导体块310a上在第二方向D2上的一侧边缘可以设置多个第一过孔501，且在相对两侧边缘可以形成两行规则排布的第一过孔501。在一些示例中，在第一方向D1上，相邻两个第一过孔501之间的间距可以大于或等于1微米(μm)。然而，本实施例对此并不限定。在一些示例中，多个第一过孔可以仅排布在矩形半导体块在第二方向上的一侧边缘，例如，沿第二方向上的上边缘或下边缘位置。在半导体结构沿第一方向上的边缘位置的半导体块310b上，多个第一过孔501可以排布在半导体块310b沿第二方向D2的相对最远边缘位置。
下面通过本实施例的显示基板的制备过程的示例进一步说明本实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是已知成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做限定。在本实施例的描述中，“薄膜”是指将某一种材料在基底上利用沉积或其它工艺制作出的一层薄膜。
在一些示例性实施方式中，本示例性实施例提供的显示基板的制备过程可以包括步骤(1)至步骤(6)。
(1)在显示区域形成半导体层，在电容补偿区域形成半导体结构。在一些示例性实施方式中，在基底10上形成缓冲层11，在缓冲层11上沉积半导体薄膜，通过构图工艺对半导体薄膜进行构图，在显示区域A形成半导体层，在电容补偿区域B1形成半导体结构31。在一些示例中，半导体结构和半导体层是同层设置的。如图6、图7及图8A所示，半导体层可以包括晶体管的有源层12，半导体结构可以包括规则排布的多个半导体块310a和310b。每个半导体块310a或310b的尺寸可以大于显示区域内任一晶体管的有源层的尺寸。在一些示例中，半导体块可以为矩形。例如，电容补偿区域B1内的半导体块沿第一方向D1的长度范围可以为10至300微米，例如，可以为260微米。然而，本实施例对此并不限定。
其中，基底10可以为柔性基底，采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。
其中，半导体薄膜可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等一种或多种材料，即本实施例同时适用于基于氧化物(Oxide)技术、硅技术以及有机物技术制造的基于顶栅(TopGate)薄膜晶体管(TFT，Thin Film Transistor)的显示基板。
(2)在形成前述结构的基底上，在显示区域形成第一导电层。在一些示例性实施方式中，在形成前述结构的基底10上，依次沉积第一绝缘薄膜和第一导电薄膜，通过构图工艺对第一导电薄膜进行构图，形成覆盖半导体结构和半导体层的第一绝缘层13，并在显示区域A在第一绝缘层13上形成第一导电层。其中，第一导电层可以包括：第一栅线、晶体管的栅电极14以及存储电容的第一电极15，如图6所示。
(3)在形成前述结构的基底上，在显示区域形成第二导电层，在电容补偿区域形成第一金属结构。在一些示例中，第二导电层与第一金属结构可以是同层设置的。在一些示例性实施方式中，在形成前述结构的基底10上，沉积第二绝缘薄膜和第二导电薄膜，通过构图工艺对第二导电薄膜进行构图，形成覆盖第一导电层的第二绝缘层16，以及在显示区域A的第二绝缘层16上形成第二导电层，在电容补偿区域B1的第二绝缘层16上形成第一金属结构32，如图6所示。显示区域A的第二导电层可以包括存储电容的第二电极17；电容补偿区域B1的第一金属结构32可以包括多条第二栅线322。在显示区域A内的第一栅线可以与晶体管的栅电极连接。存储电容的第二电极17的位置与第一电极15相对应。
在一些示例性实施方式中，第一金属结构32的第二栅线322可以通过第二绝缘层16上开设的过孔与第一导电层的第一栅线连接，以实现通过第二栅线连接第一子显示区域和第二子显示区域内的第一栅线。在一些示例中，在第一子显示区域和电容补偿区域的交界处、第二子显示区域和电容补偿区域的交界处可以设置栅线连接电极，栅线连接电极与第二栅线同层设置并连接，并通过第二绝缘层上开设的过孔分别与第一子显示区域的第一栅线和第二子显示区域的第一栅线连接。或者，电容补偿区域的第二栅线可以延伸到第一子显示区域和电容补偿区域的交界处、第二子显示区域和电容补偿区域的交界处，第二栅线通过第二绝缘层上开设的过孔分别与第一子显示区域的第一栅线和第二子显示区域的第一栅线连接。然而，本实施例对此并不限定。
(4)在形成前述结构的基底上，在显示区域形成第三导电层，在电容补偿区域形成第二金属结构。在一些示例中，第三导电层与第二金属结构可以是同层设置的。在一些示例性实施方式中，在形成前述结构的基底10上，沉积第三绝缘薄膜，通过构图工艺对第三绝缘薄膜进行构图，形成第三绝缘层18。在显示区域A的第三绝缘层18上开设有多个过孔，分别暴露出有源层的两端。在电容补偿区域B1的第三绝缘层18上开设有多个第一过孔501，分别暴露出半导体结构31在第二方向D2上的相对两侧边缘。然后，沉积第三导电薄膜，通过构图工艺对第三导电薄膜进行构图，在显示区域A形成第三导电层，在电容补偿区域B1形成第二金属结构33。第三导电层可以包括晶体管的源电极20、漏电极19、电源线(图未示)以及数据信号线(图未示)图案，如图6所示。在一些示例中，第二金属结构33可以包括第一电位信号线331，例如低电位电源线，如图6所示。源电极20和漏电极19分别连接至有源层12的两端。第一电位信号线331可以通过第一过孔501连接半导体结构31。
(5)在形成前述结构的基底10上，形成第四绝缘层。其中，第四绝缘层可以采用聚硅氧烷系材料、亚克力系材料或聚酰亚胺系材料等有机材料。第四绝缘层可以称为平坦层。在一些示例中，第四绝缘层可以包括无机材料和有机材料的堆叠结构。
(6)在形成前述结构的基底上，在显示区域形成发光元件。在一些示例性实施方式中，在形成前述结构的基底10上，在显示区域A形成阳极，阳极通过第四绝缘层上的过孔可以与晶体管的漏极连接。然后，涂覆像素定义薄膜，通过掩膜曝光和显影形成像素定义层图案，限定出暴露阳极的开口区域。然后，采用蒸镀或喷墨打印方式，在开口区域内形成有机发光层，采用蒸镀方式形成覆盖有机发光层的阴极。然后，可以形成无机/有机/无机的三层结构的封装层，完成显示基板的封装。
其中，像素定义薄膜可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。
在一些示例中，有机发光层主要可以包括发光材料层。在一些示例中，有机发光层可以包括：依次设置的空穴注入层、空穴传输层、发光材料层、电子传输层以及电子注入层，可以提高电子和空穴注入发光材料层的效率。然而，本实施例对此并不限定。
在一些示例中，缓冲层11、第一绝缘层13、第二绝缘层16以及第三绝缘层18可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)等，或者，可以采用高介电常数(Highk)材料，如氧化铝(AlOx)、氧化铪(HfOx)、氧化钽(TaOx)等，或者，可以是单层、多层或复合层。通常，第一绝缘层13和第二绝缘层16可以称为栅绝缘层，第三绝缘层18可以称为层间绝缘层。
在一些示例中，第一导电薄膜至第四导电薄膜均可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钼(Mo)等，或上述金属的合金材料，如铝铌合金(AlNd)、钼铌合金(MoNb)等，可以是多层堆叠结构，如Mo/Cu/Mo、Mo/Al/Mo等，也可以是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO等。
在一些示例中，阳极可以采用氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种透明导电材料。阴极可以采用银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其化合物。然而，本实施例对此并不限定。
本示例性实施例提供的显示基板可以通过电容补偿区域内设置的第一电容补偿单元，增加第一子显示区域和第二子显示区域的第一栅线的负载电容，从而提高显示区域的显示均一性。而且，通过在半导体结构的第二方向上的边缘位置设置第一过孔，可以减小第一电容补偿单元占用的空间，从而有利于减小边框尺寸。而且，在本示例性实施例中，由于原本的边框区域会设置第一电位信号线，无需增加额外的结构来对显示区域的第一栅线的负载电容进行补偿，便于缩减显示基板的边框，有利于窄边框设计。
图9为本公开至少一实施例的电容补偿区域的一种结构示意图，为图1中的区域S的局部放大示意图。图10为图9中沿P-P方向的剖面示意图。图11为图9中的区域S1的局部放大示意图。图12A为图11中的半导体结构的俯视图。图12B为图11中的第二金属结构的俯视图。
在至少一示例性实施例中，如图9和图10所示，在电容补偿区域B1内设置有第一电容补偿单元221以及第二电容补偿单元222。第一电容补偿单元221可以包括：依次设置在基底10上的半导体结构、第一金属结构以及第二金属结构。半导体结构包括：多个半导体块311和312。第一金属结构包括多条第二栅线322。第二金属结构包括：第一电位信号线331和延伸电极332。本示例中，第一电位信号线331为低电位电源线。第二电容补偿单元222可以包括：依次设置在基底10上且相互绝缘的第三金属结构和第四金属结构。其中，第三金属结构包括多条第二栅线，第四金属结构包括第一电位信号线。第三金属结构与第一金属结构为同层结构，第四金属结构与第二金属结构为同层结构。在第二电容补偿单元222中，第三金属结构和第四金属结构可以形成电容。第三金属结构包括的第二栅线与第一金属结构包括的第二栅线是连续的，第四金属结构包括的第一电位信号线与第二金属结构包括的第一电位信号线是连续的。在电容补偿区域内，第二电容补偿单元222可以位于第一电容补偿单元221靠近第一子显示区域的一侧或者靠近第二子显示区域的一侧。然而，本实施例对此并不限定。
在至少一示例性实施例中，如图1和图9所示，在电容补偿区域内，靠近挖槽区域的第二栅线可以通过第二电容补偿单元222和第一电容补偿单元221，来增加第一子显示区域和第二子显示区域的第一栅线的负载电容；远离显示区域的第二栅线可以仅通过第一电容补偿单元221，来增加第一子显示区域和第二子显示区域的第一栅线的负载电容。
在至少一示例性实施例中，如图9和图10所示，在第一电位信号线331靠近第三子显示区域的一侧(即远离挖槽区域的一侧)，可以设置延伸电极332，延伸电极332和第一电位信号线331之间可以通过多个连接电极35实现电连接。例如，多个连接电极35可以与第二栅线322同层设置。延伸电极332和第一电位信号线331分别通过设置在第三绝缘层18上的第二过孔与连接电极35连接。然而，本实施例对此并不限定。在一些示例中，多个连接电极35可以与显示区域的第一栅线和晶体管的栅电极同层设置。
在显示基板的制备过程中，为了有效防止水氧进入显示区域，在边框区域会形成围绕显示区域的隔离槽或隔离坝。为了避免形成水氧通道，在隔离槽或隔离坝的位置不会形成连续的第二金属结构。如图11和图12B所示，本示例性实施例中，通过设置与第一电位信号线331不连续的延伸电极332，且通过与第一金属结构同层设置的连接电极35来实现延伸电极332与第一电位信号线331的电连接，不仅可以扩展第一电容补偿单元的覆盖范围，而且可以避免隔离槽或隔离坝对电容补偿单元的影响。
在至少一示例性实施例中，如图1、图2和图9所示，在电容补偿区域B1内，多条第二栅线322可以分别包括两个曲线段和一个直线段，一条第二栅线322的直线段的两端分别与一个曲线段连接，其中一个曲线段可以与第一子显示区域A1内的第一栅线321连接，另一个曲线段可以与第二子显示区域A2内的第一栅线321连接。即，电容补偿区域B1内的第二栅线322可以沿着显示区域A的外轮廓延伸。然而，本实施例对此并不限定。
在至少一示例性实施方式中，第一电位信号线331的宽度可以大于第二栅线322的宽度。靠近挖槽区域的第二栅线322的曲线段在基底上的正投影可以被第一电位信号线331在基底上的正投影覆盖，从而使得第二栅线与第一电位信号线交叠形成电容，作为第二电容补偿单元，以增加第一栅线上的负载电容。
在至少一示例性实施例中，如图9所示，形成第一电容补偿单元221的第一电位信号线可以具有沿第一方向D1延伸的主体部和沿第二方向D2延伸的延伸部，延伸部靠近挖槽区域的一端与主体部连接，且延伸部在第一方向D1上的长度可以沿着远离挖槽区域的方向逐渐增大。形成第一电容补偿单元221的延伸电极在第一方向D1上的长度可以沿着远离挖槽区域的方向逐渐增大。在本示例中，如图12A所示，半导体结构可以包括与第一电位信号线对应的多个规则排布的半导体块311以及与延伸电极对应的多个规则排布的半导体块312。在一些示例中，半导体块311和312的尺寸可以相同或不同。例如，半导体块311沿第二方向D2的长度可以大于半导体块312沿第二方向D2的长度。然而，本实施例对此并不限定。
本示例性实施方式中，如图9所示，由于第一电位信号线331和延伸电极332在第一方向D1上的长度存在变化，第一电位信号线331和延伸电极332与不同第二栅线的交叠面积不同，可以给不同第二栅线提供大小不同的补偿电容，实现针对性补偿栅线负载电容的效果。在一些示例中，还可以通过调整半导体结构的形状，来调整补偿电容的大小，以实现针对性补偿的效果。
在至少一示例性实施例中，如图9和图11所示，第一过孔501和第二过孔502均位于第一电位信号线331远离挖槽区域一侧的边缘位置，以及第一延伸电极332靠近挖槽区域一侧的边缘位置。第一过孔501可以与第二过孔502间隔排布，且沿第一方向D1延伸。在第二方向D2上，第一电位信号线331与延伸电极332之间的间距大于10微米，因此，如图11所示的沿第一方向D1排布的两排第一过孔501沿第二方向D2之间的距离至少大于两条第二栅线的宽度。第一过孔501还可以位于第一电位信号线331靠近挖槽区域一侧的边缘位置，以及延伸电极332远离挖槽区域一侧的边缘位置。然而，本实施例对此并不限定。在一些示例中，第二过孔502可以设置在第一电位信号线331远离挖槽区域一侧的边缘位置，以及延伸电极332靠近挖槽区域一侧的边缘位置；第一过孔501可以设置在第一电位信号线331靠近挖槽区域一侧的位置，以及延伸电极332远离挖槽区域一侧的边缘位置。
图13为本公开至少一实施例的电容补偿区域的另一结构示意图，为图1中的区域S的局部放大示意图。图14为图13中沿P-P方向的剖面示意图。图15为图13中的区域S2的局部放大图。图16A为图15中的半导体结构的俯视图。图16B为图15中的第二金属结构的俯视图。
在至少一示例性实施例中，如图1、图13和图14所示，在电容补偿区域B1内设置有第一电容补偿单元221。第一电容补偿单元221可以包括：依次设置在基底10上的半导体结构31、第一金属结构、以及第二金属结构。半导体结构包括：多个半导体块311和312。第一金属结构包括多条第二栅线322。第二金属结构包括：第一电位信号线331和延伸电极332。本示例中，第一电位信号线331为高电位电源线(VDD)。在延伸电极332靠近挖槽区域的一侧设置有第二电位信号线333，第二电位信号线33例如为低电位电源线(VSS)。在本示例性实施例中，在第一电容补偿单元221中，第二栅线、半导体结构和第一电位信号线可以形成电容，第二栅线、半导体结构和延伸电极可以形成电容。
在至少一示例性实施例中，如图13和图15所示，第一电位信号线331可以从第三子显示区域向电容补偿区域延伸，延伸电极332与第一电位信号线331之间不连续，可以通过多个连接电极35实现电连接。连接电极35可以与第二栅线322同层设置。延伸电极332和第一电位信号线331分别通过设置在第三绝缘层18上的第三过孔与连接电极35连接。本示例性实施例中，如图15和图16B所示，通过设置与第一电位信号线331不连续的延伸电极332，且通过与第一金属结构同层设置的连接电极35来实现延伸电极332与第一电位信号线331的电连接，不仅可以扩展第一电容补偿单元的覆盖范围，而且可以避免隔离槽或隔离坝对电容补偿单元的影响。
在至少一示例性实施例中，如图13所示，形成第一电容补偿单元221的第一电位信号线331在第一方向D1上的长度可以沿着靠近挖槽区域的方向逐渐减小。然而，本实施例对此并不限定。在一些示例中，第一电位信号线在第一方向上的长度可以沿着靠近挖槽区域的方向逐渐增大后减小。如图13所示，形成第一电容补偿单元221的延伸电极在第一方向D1上的长度可以沿着靠近挖槽区域的方向逐渐减小。在本示例中，如图16A所示，半导体结构可以包括与第一电位信号线对应的多个规则排布的半导体块311以及与延伸电极对应的多个规则排布的半导体块312。在一些示例中，半导体块311和312的尺寸可以相同或不同。例如，半导体块311沿第二方向D2的长度可以大于半导体块312沿第二方向D2的长度。然而，本实施例对此并不限定。
在至少一示例性实施例中，如图15所示，第一过孔501与第二过孔502可以均位于第一电位信号线331靠近挖槽区域一侧的边缘位置，以及延伸电极332远离挖槽区域一侧的边缘位置。第一过孔501可以与第二过孔502间隔排布，且沿第一方向D1延伸。在第二方向D2上，第一电位信号线331与延伸电极332之间的间距大于10微米，因此，如图15所示，在第一电位信号线331和延伸电极332的相邻边缘位置沿第一方向D1排布的两排第一过孔501之间的距离至少大于两条第二栅线的宽度。第一过孔501还可以排布在延伸电极332靠近第二电位信号线333一侧的边缘位置，以及第一电位信号线331远离挖槽区域一侧的边缘位置。然而，本实施例对此并不限定。
本示例性实施例中，通过采用第二金属结构(包括第一电位信号线和延伸电极)、半导体结构和第二栅线形成电容，补偿负载电容，可以提高显示基板的显示均一性。而且，通过在第一电位信号线和延伸电极沿第二方向上的边缘位置设置第一过孔，可以减少第一电容补偿单元占用的空间，从而有利于窄边框设计。
本公开至少一实施例还提供一种显示基板的制备方法，用于制备如上所述的显示基板。本实施例的制备方法包括：提供一基底；在位于显示区域和挖槽区域之间的电容补偿区域，在基底上依次形成半导体结构、第一金属结构和第二金属结构。其中，半导体结构与第一金属结构相互绝缘，第一金属结构与第二金属结构相互绝缘。半导体结构和第二金属结构之间的绝缘层设置有多个第一过孔，第二金属结构通过多个第一过孔与半导体结构连接。第一金属结构包括沿第一方向延伸的多条第二栅线，分别与显示区域内的多条第一栅线连接。第二栅线在基底上的正投影与第二金属结构在基底上的正投影至少部分交叠，且第二栅线在基底上的正投影与半导体结构在基底上的正投影至少部分交叠。第二栅线与第二金属结构和半导体结构形成电容。多个第一过孔沿第一方向排布，且在垂直于第一方向的第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和。
在一些示例性实施方式中，上述制备方法还可以包括：在显示区域，在基底上依次形成半导体层、第一导电层、第二导电层以及第三导电层。其中，半导体层包括：多个晶体管的有源层；第一导电层包括：多个晶体管的栅电极、存储电容的第一电极以及与栅电极连接的第一栅线；第二导电层包括：存储电容的第二电极；第三导电层包括：多个晶体管的源电极和漏电极。半导体结构与半导体层同层设置，第一金属结构与第二导电层同层设置，第二金属结构与第三导电层同层设置。第一金属结构包括的第二栅线与所述第一导电层内对应的第一栅线连接。
关于本实施例提供的显示基板的制备过程可以参照前述实施例的描述，故于此不再赘述。
图17为本公开至少一实施例提供的显示装置的示例图。如图17所示，本实施例提供的显示装置61包括：显示基板610。其中，显示基板610为前述实施例提供的显示基板，其实现原理和实现效果类似，在此不再赘述。在一些示例中，显示基板可以为OLED显示基板。在一些示例中，显示装置可以为：OLED显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本实施例并不以此为限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (18)

1.一种显示基板，其特征在于，包括：
显示区域、挖槽区域以及电容补偿区域，所述显示区域至少部分地包围所述挖槽区域，所述电容补偿区域位于所述显示区域和所述挖槽区域之间；所述显示区域内设置有多条第一栅线；
所述电容补偿区域设置有第一电容补偿单元；
所述第一电容补偿单元包括：依次设置在基底上的半导体结构、第一金属结构和第二金属结构；所述半导体结构与第一金属结构相互绝缘，所述第一金属结构与第二金属结构相互绝缘；所述半导体结构和第二金属结构之间的绝缘层设置有多个第一过孔，所述第二金属结构通过所述多个第一过孔与所述半导体结构连接；
所述第一金属结构包括沿第一方向延伸的多条第二栅线，至少一条第二栅线与对应的第一栅线连接；所述第二栅线在所述基底上的正投影与所述第二金属结构在所述基底上的正投影至少部分交叠，且所述第二栅线在所述基底上的正投影与所述半导体结构在所述基底上的正投影至少部分交叠；所述第二栅线与所述第二金属结构和半导体结构形成电容；
所述多个第一过孔沿所述第一方向排布，且在垂直于所述第一方向的第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和。
2.根据权利要求1所述的显示基板，其特征在于，所述第一金属结构包括沿第一方向延伸的N条第二栅线，N为大于1的整数；
在垂直于所述第一方向的第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和且小于N条第二栅线的宽度之和。
3.根据权利要求1所述的显示基板，其特征在于，所述第一金属结构包括沿第一方向延伸的N条第二栅线，N为大于1的整数；
在垂直于所述第一方向的第二方向上，相邻两个第一过孔之间的距离大于N条第二栅线的宽度之和。
4.根据权利要求1所述的显示基板，其特征在于，所述半导体结构包括至少一个半导体块，所述多个第一过孔分别位于所述至少一个半导体块在所述第二方向上的单侧边缘或相对两侧边缘。
5.根据权利要求4所述的显示基板，其特征在于，所述半导体结构包括沿第一方向依次排布的多个半导体块，至少一个半导体块沿所述第一方向的长度范围为10至300微米。
6.根据权利要求1所述的显示基板，其特征在于，所述第二金属结构在所述基底上的正投影覆盖所述半导体结构在所述基底上的正投影。
7.根据权利要求1所述的显示基板，其特征在于，所述第一金属结构包括的至少一条第二栅线的宽度与相邻第二栅线的宽度不同。
8.根据权利要求1至7中任一项所述的显示基板，其特征在于，所述电容补偿区域还设置有第二电容补偿单元，所述第二电容补偿单元包括：依次设置在所述基底上且相互绝缘的第三金属结构和第四金属结构；所述第三金属结构与所述第一金属结构为同层结构，所述第四金属结构与所述第二金属结构为同层结构；所述第三金属结构在所述基底上的正投影与所述第四金属结构在所述基底上的正投影至少部分交叠，所述第三金属结构与所述第四金属结构形成电容。
9.根据权利要求1至7中任一项所述的显示基板，其特征在于，所述第二金属结构至少包括：沿第一方向延伸的第一电位信号线。
10.根据权利要求9所述的显示基板，其特征在于，所述显示基板还包括：位于显示区域周边且远离所述挖槽区域的边框区域；其中，所述电容补偿区域内的第一电位信号线的宽度大于所述边框区域内的第一电位信号线的宽度。
11.根据权利要求9所述的显示基板，其特征在于，所述电容补偿区域内的所述第一电位信号线具有主体部和延伸部，所述主体部沿着所述第一方向延伸，所述延伸部沿着所述第二方向延伸，且所述延伸部靠近所述挖槽区域的一端与所述主体部连接；所述延伸部在所述第一方向上的长度沿着远离所述挖槽区域的方向逐渐增加后减少。
12.根据权利要求9所述的显示基板，其特征在于，所述第二金属结构还包括：延伸电极，所述延伸电极与所述第一电位信号线之间通过多个连接电极连接。
13.根据权利要求12所述的显示基板，其特征在于，所述多个连接电极所在膜层和第二金属结构之间的绝缘层设置有多个第二过孔，所述延伸电极和第一电位信号线分别通过所述多个第二过孔与所述连接电极连接；
所述第一过孔与第二过孔相互间隔，且沿着所述第一方向排布。
14.根据权利要求9所述的显示基板，其特征在于，所述第一电位信号线为低电位电源线或高电位电源线。
15.根据权利要求1所述的显示基板，其特征在于，所述显示区域设置有规则排布的多个子像素，至少一个子像素包括：发光元件以及用于驱动发光元件发光的驱动电路，所述驱动电路包括多个晶体管和存储电容；
所述显示区域包括：基底以及依次设置在基底上的半导体层、第一导电层、第二导电层以及第三导电层；
所述半导体层包括：多个晶体管的有源层；
所述第一导电层包括：多个晶体管的栅电极、存储电容的第一电极以及与所述栅电极连接的第一栅线；
所述第二导电层包括：存储电容的第二电极；
所述第三导电层包括：多个晶体管的源电极和漏电极；
所述半导体结构与所述半导体层同层设置，所述第一金属结构与所述第二导电层同层设置；所述第二金属结构与所述第三导电层同层设置；
所述第一金属结构包括的第二栅线与所述第一导电层内对应的第一栅线连接。
16.一种显示装置，其特征在于，包括如权利要求1至15中任一项所述的显示基板。
17.一种显示基板的制备方法，其特征在于，所述显示基板包括显示区域、挖槽区域以及电容补偿区域，所述显示区域至少部分地包围所述挖槽区域，所述电容补偿区域位于所述显示区域和所述挖槽区域之间；
所述制备方法包括：
提供一基底；
在所述电容补偿区域，在所述基底上依次形成半导体结构、第一金属结构和第二金属结构；其中，所述半导体结构与第一金属结构相互绝缘，所述第一金属结构与第二金属结构相互绝缘，所述半导体结构和第二金属结构之间的绝缘层设置有多个第一过孔，所述第二金属结构通过所述多个第一过孔与所述半导体结构连接；所述第一金属结构包括沿第一方向延伸的多条第二栅线，分别与显示区域内的多条第一栅线连接；所述第二栅线在所述基底上的正投影与所述第二金属结构在所述基底上的正投影至少部分交叠，且所述第二栅线在所述基底上的正投影与所述半导体结构在所述基底上的正投影至少部分交叠；所述第二栅线与所述第二金属结构和半导体结构形成电容；所述多个第一过孔沿所述第一方向排布，且在垂直于所述第一方向的第二方向上，相邻两个第一过孔之间的距离至少大于两条第二栅线的宽度之和。
18.根据权利要求17所述的制备方法，其特征在于，所述制备方法还包括：在所述显示区域，在所述基底上依次形成半导体层、第一导电层、第二导电层以及第三导电层；
其中，所述半导体层包括：多个晶体管的有源层；
所述第一导电层包括：多个晶体管的栅电极、存储电容的第一电极以及与所述栅电极连接的第一栅线；
所述第二导电层包括：存储电容的第二电极；
所述第三导电层包括：多个晶体管的源电极和漏电极；
所述半导体结构与所述半导体层同层设置，所述第一金属结构与所述第二导电层同层设置；所述第二金属结构与所述第三导电层同层设置；
所述第一金属结构包括的第二栅线与所述第一导电层内对应的第一栅线连接。
CN202011187330.8A 2020-10-29 2020-10-29 显示基板及其制备方法、显示装置 Pending CN114429959A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011187330.8A CN114429959A (zh) 2020-10-29 2020-10-29 显示基板及其制备方法、显示装置
PCT/CN2021/116288 WO2022088980A1 (zh) 2020-10-29 2021-09-02 显示基板及其制备方法、显示装置
US17/789,170 US20230029861A1 (en) 2020-10-29 2021-09-02 Display substrate and manufacturing method therefor, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011187330.8A CN114429959A (zh) 2020-10-29 2020-10-29 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN114429959A true CN114429959A (zh) 2022-05-03

Family

ID=81310169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011187330.8A Pending CN114429959A (zh) 2020-10-29 2020-10-29 显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US20230029861A1 (zh)
CN (1) CN114429959A (zh)
WO (1) WO2022088980A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023245610A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 显示基板以及显示装置
WO2024045988A1 (zh) * 2022-09-01 2024-03-07 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598139B (zh) * 2018-06-26 2021-04-30 武汉天马微电子有限公司 显示面板及显示装置
CN108803178B (zh) * 2018-07-24 2020-07-28 武汉华星光电技术有限公司 液晶显示面板
CN109449167B (zh) * 2018-11-13 2020-12-04 武汉天马微电子有限公司 一种显示面板及显示装置
CN209843713U (zh) * 2019-06-26 2019-12-24 昆山国显光电有限公司 一种显示面板及显示装置
CN110459572B (zh) * 2019-08-19 2023-01-06 京东方科技集团股份有限公司 显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023245610A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 显示基板以及显示装置
WO2024045988A1 (zh) * 2022-09-01 2024-03-07 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20230029861A1 (en) 2023-02-02
WO2022088980A1 (zh) 2022-05-05

Similar Documents

Publication Publication Date Title
CN112071882B (zh) 显示基板及其制备方法、显示装置
CN111564476B (zh) 显示基板及其制备方法、显示装置
US9818814B2 (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices
US10964772B2 (en) OLED plate, display panel and display device using the same
CN111179828B (zh) 显示基板及其制备方法、显示装置
CN111863929B (zh) 显示基板及其制备方法、显示装置
CN111682031B (zh) 一种显示基板及其制备方法、显示装置
US20220123073A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
WO2021237725A9 (zh) 显示基板和显示装置
WO2021083226A1 (zh) 一种显示基板及其制作方法、显示装置
WO2022088980A1 (zh) 显示基板及其制备方法、显示装置
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
CN114122025A (zh) 显示基板及其制备方法、显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN115398532B (zh) 显示基板及其制备方法、显示装置
US20230026444A1 (en) Display device and driving method therefor
CN111490076A (zh) 导线、包括导线的显示装置和制造显示装置的方法
US20230180521A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
WO2022227478A1 (zh) 一种显示基板及其制作方法、显示装置
CN117322161A (zh) 显示基板及其制备方法、显示装置
CN116867317A (zh) 显示基板及其制备方法、显示装置
CN116456772A (zh) 显示基板及其制备方法、显示装置
CN115812351A (zh) 显示基板及其制备方法、显示装置
CN116157856A (zh) 显示基板及显示装置
CN116210367A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination